KR20220096091A - 멀티비젼 시스템 - Google Patents

Abstract

본 개시는 복수의 표시 모듈로 구성된 멀티비젼 시스템에 관한 것으로, 표시 모듈 간에 휘도 편차를 방지하기 위한 모듈 간의 통신 주파수가 모듈간 통신의 비트(bit)수와 복수의 표시 모듈 전체의 개수를 곱한 값을 하나의 프레임 구간으로 나눈 값보다 큰 값인 것을 특징으로 한다.

Description

멀티비젼 시스템{MULTIVISION SYSTEM}

본 개시는 복수의 표시 모듈 간에 휘도 편차가 발생하는 것을 방지할 수 있는 멀티비젼 시스템에 관한 것이다.

표시장치(Display Device)는 TV, 휴대폰, 노트북 및 태블릿 등과 같은 다양한 전자기기에 적용된다. 이에 표시장치의 박형화, 경량화 및 저소비전력화 등을 개발시키기 위한 연구가 계속되고 있다.

표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다.

이러한 평판표시장치는 박형화, 경량화 및 대형화를 통해, 그 적용범위가 넓어지고 있는 추세이다.

특히, 평판표시장치는 창문, 광고판 및 경기안내판 등과 같은 100인치 이상의 대형 표시장치로 구현될 수 있다. 그런데, 공정의 어려움 및 제조비용의 상승으로 인해, 100인치 이상의 평판표시패널을 마련하는 것은 사실상 불가능하다.

이에 따라, 표시패널과 이를 구동하는 패널구동부를 각각 포함하는 복수의 표시모듈이 결합된 구조로 이루어진 멀티비젼 시스템이 제안되었다.

한편, 유기발광표시장치와 같이, 자발광소자로 구현되는 표시장치의 경우, 표시영역 중 실제 광을 방출하는 유효영역의 면적과 광의 밝기에 따라 전력소모가 증가된다. 즉, 유효영역의 면적이 넓을수록, 광의 밝기가 높을수록, 전력소모가 증가된다. 이에 따라, 넓은 유효영역에서 높은 밝기의 광을 방출하면, 영상을 표시하는 표시패널에 공급되는 전력이 부족해질 수 있고, 그로 인해 표시패널의 영상 표시가 불안정해질 수 있는 문제점이 있다.

이를 방지하기 위하여, 자발광소자로 구현되는 표시장치의 경우, APL(Average Picture Level; 평균화상레벨)에 대응하는 피크휘도를 이용하여 영상을 표시할 수 있다. 여기서, APL은 유효영역의 면적에 대응하고, 피크휘도는 최고계조에 대응하는 휘도를 나타낸다.

그런데, 복수의 표시모듈을 포함하는 멀티비젼 시스템에 있어서, 복수의 표시모듈은 하나의 영상신호에 대응하는 복수의 분할영상신호를 표시한다. 그러므로, 복수의 표시모듈은 서로 다른 분할영상신호에 따른 APL에 대응한 피크휘도를 이용하여 각각의 분할영상신호를 표시한다. 이에 따라, 하나의 영상에 대응한 복수의 분할영상신호가 복수의 표시모듈에 의해 서로 상이한 밝기로 표시됨으로써, 복수의 표시모듈 간 휘도편차가 발생하는 문제점이 있다.

본 개시가 해결하고자 하는 과제는 복수의 표시 모듈 간에 휘도 편차가 발생하는 것을 방지할 수 있는 멀티비젼 시스템을 제공하는 것이다.

본 개시는 다음과 같은 실시예를 가진다.

실시예에 따른 멀티비젼 시스템은 서로 연결된 복수의 표시 모듈을 구비하는 멀티비젼 시스템으로서, 상기 복수의 표시 모듈은 호스트 시스템으로부터 분배되어 공급된 분할 영상을 발광 소자를 이용하는 해당 표시 패널에 각각 표시하며, 상기 복수의 표시 모듈은 모듈간 통신을 통해 상기 분할 영상의 휘도를 프레임 단위로 보정하고, 상기 모듈간 통신의 주파수는 하나의 프레임 구간 내에서 적어도 1회 이상 통신할 수 있는 주파수인 것을 특징으로 한다.

상기 복수의 표시 모듈은 데이지 체인(daisy chain) 방식으로 연결된 것을 특징으로 한다.

상기 복수의 표시 모듈 각각에 포함된 타이밍 컨트롤러는 상기 분할 영상을 프레임 단위로 분석하여 평균화상레벨을 산출하고, 상기 모듈간 통신을 통해 상기 복수의 표시 모듈 각각의 평균화상레벨 중 최대 값을 대표 평균화상레벨로 정하고, 상기 대표 평균화상레벨에 따라 타겟 휘도를 설정하여 상기 분할 영상의 휘도를 보정하는 것을 특징으로 한다.

상기 복수의 표시 모듈 전체가 모듈간 통신을 하는데 걸리는 총 시간은 하나의 프레임 구간보다 작은 것을 특징으로 한다.

상기 모듈간 통신의 클록 주파수는 상기 모듈간 통신의 비트(bit)수와 상기 복수의 표시 모듈 전체의 개수를 곱한 값을, 하나의 프레임 구간으로 나눈 값보다 큰 것을 특징으로 한다.

본 개시는 복수의 표시 모듈로 구성된 멀티비젼 시스템에 관한 것으로, 표시 모듈 간에 휘도 편차를 방지하기 위한 모듈 간의 통신 주파수가 모듈간 통신의 비트(bit)수와 복수의 표시 모듈 전체의 개수를 곱한 값을 하나의 프레임 구간으로 나눈 값보다 큰 값인 것을 특징으로 한다. 이를 통해서 분할 영상의 수직 동기 신호가 동기화 되지 않더라도 표시 모듈 간에 휘도 편차를 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 멀티비젼 시스템을 개략적으로 나타낸 시스템 블록도이다.
도 2는 일 실시예에 따른 각 표시 모듈의 구성을 개략적으로 나타낸 블록도이다.
도 3은 일 실시예에 따른 각 서브픽셀의 구성을 예시한 등가회로도이다.
도 4는 피크 휘도와 풀 화이트 휘도에서 발광되는 픽셀들을 보여주는 도면들이다.
도 5는 PLC 제어 방법의 PLC 커브를 보여주는 그래프이다.
도 6은 APL에 따른 휘도 변화를 보여주는 그래프이다.
도 7은 실시예에 따른 복수의 표시 모듈에서 APL 값을 맞춰 휘도 편차를 해소하는 방법을 예시한 도면이다.
도 8은 표시 모듈 M1, M2간 VLC 통신을 설명하기 위한 도면이다.
도 9는 실시예에 따른 복수의 표시 모듈에서 모듈간 통신을 나타낸 도면이다.
도 10은 실시예에 따른 VLC 통신의 주파수를 설정하는 방법을 설명하기 위한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

본 발명에서 표시패널의 기판 상에 형성되는 픽셀 회로는 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT(Thin Film Transistor)로 구현될 수 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.

이하에서, 게이트 온 전압(Gate On Voltage)은 TFT가 턴-온(turn-on)될 수 있는 게이트 신호의 전압이다. 게이트 오프 전압(Gate Off Voltage)은 TFT가 턴-오프(turn-off)될 수 있는 전압이다. PMOS에서 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)이다. NMOS에서 게이트 온 전압은 VGH이고, 게이트 오프 전압은 VGL이다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

도 1은 본 발명의 일 실시예에 따른 멀티비젼 시스템을 개략적으로 나타낸 시스템 블록도이다.

도 1에 도시된 멀티비젼 시스템은 호스트 시스템(1000)과, 호스트 시스템(1000)과 개별적으로 접속된 복수의 표시 모듈(M1~Mn)(n은 2이상의 자연수)을 구비한다.

호스트 시스템(1000)은 영상 소스를 공급받고 영상 소스를 복수의 표시 모듈(M1~Mn)로 분배하여 공급한다. 호스트 시스템(1000)은 복수의 표시 모듈(M1~Mn)에 표시될 영상을 각 표시 모듈의 해상도에 맞춰 스케일링한 다음, 스케일링된 영상을 기본 타이밍 제어 신호들과 함께 각 표시 모듈로 공급한다. 호스트 시스템(1000)은 복수의 표시 모듈(M1~Mn) 각각에 부여된 고유 ID(Identification) 정보와 함께 각 영상을 각 표시 모듈에 공급할 수 있다.

복수의 표시 모듈(M1~Mn) 각각은 호스트 시스템(1000)으로부터 개별적으로 전송된 분할 영상을 영상 처리하여 각 표시패널(100)에 표시한다. 복수의 표시 모듈(M1~Mn)은 도 1과 같이 일렬로 배열되거나, 매트릭스 형태로 배열되거나, 다양한 형태로 배열되어 하나의 대화면을 구성할 수 있다.

다양한 실시예에서 복수의 표시 모듈(M1~Mn)은 도 1과 같이 각각 인접한 복수의 표시 모듈(M1~Mn)과 데이지 체인(daisy chain)방식으로 연결될 수 있다. 데이지 체인 방식으로 서로 연결된 각 복수의 표시 모듈(M1~Mn)은 멀티비젼 시스템 영상에 대응하는 영상 신호와 제어 신호 등을 영상소스 또는 인접한 다른 복수의 표시 모듈(M1~Mn)로부터 수신하고, 수신된 영상을 다른 인접한 표시 모듈로 바이패스하여 전달한다. 각 표시 모듈(M1~Mn)은 인접한 표시 모듈로부터 입력된 영상 중 표시할 영역에 해당하는 영역의 개별영상을 분할하고, 분할된 개별 영상을 디스플레이 할 수 있다.

복수의 표시 모듈(M1~Mn)은 모듈간 통신을 통해 영상 정보를 공유하여 공통값으로 각 모듈의 영상 휘도를 조절함으로써 모듈간의 휘도 편차를 완화하여 복수의 표시 모듈(M1~Mn)에 분할 표시되는 영상의 휘도를 균일화할 수 있다. 구체적으로 복수의 표시 모듈(M1~Mn)은 모듈간 통신을 통해 분할 영상의 휘도를 프레임 단위로 보정할 수 있다. 소비 전력 감소를 위하여, 복수의 표시 모듈(M1~Mn) 각각은 입력 영상을 적어도 프레임 단위로 분석하여 산출된 APL에 기초하여 영상 데이터를 1차적으로 보정함으로써, 소비 전력을 감소하면서 영상의 휘도를 조절하는 영상 처리 방법을 이용할 수 있다.

컨트라스트비 향상 및 소비 전력 감소를 위하여, 복수의 표시 모듈(M1~Mn) 각각은 입력 영상에 대한 평균 화상 레벨(Average Picture Level; 이하 APL)을 산출하고, 산출된 APL에 기초하여 타겟 휘도를 설정하고, 타겟 휘도에 맞추어 영상 휘도를 조절한다. 복수의 표시 모듈(M1~Mn) 각각은 모듈간 통신을 통해 APL을 공유하여 대표 APL을 결정하고, 결정된 대표 APL에 따라 타겟 휘도를 설정하여, 영상 휘도를 조절할 수 있다. 대표 APL은 각각의 APL 중 최대 값을 대표 APL로 정할 수 있다.

도 2는 일 실시예에 따른 각 표시 모듈의 구성을 개략적으로 나타낸 블록도이다. 도 3은 일 실시예에 따른 각 서브픽셀의 구성을 예시한 등가회로도이다.

도 2에 도시된 각 표시 모듈은 표시패널(100), 게이트 드라이버(200), 데이터 드라이버(300), 타이밍 컨트롤러(400), 메모리(500), 감마 전압 생성부(700), 전원 공급부(600), 메모리(500) 등을 포함한다.

전원 공급부(600)는 외부로부터 공급받은 입력 전압을 이용하여 표시 모듈의 모든 회로 구성, 즉 표시패널(100), 게이트 드라이버(200), 데이터 드라이버(300), 타이밍 컨트롤러(400), 감마 전압 생성부(700), 메모리(500) 등의 구동에 필요한 각종 구동 전압들을 생성하여 출력한다.

예를 들면, 전원 공급부(600)는 입력 전압을 이용하여 타이밍 컨트롤러(400) 및 데이터 드라이버(300) 등에 공급되는 디지털 구동 전압과, 데이터 드라이버(300)에 공급되는 아날로그 구동 전압, 게이트 드라이버(200)에 공급되는 게이트 온 전압(VGH) 및 게이트 오프 전압(VGL)과, 표시패널(100) 구동에 필요한 복수의 구동 전압(EVDD, EVSS)과, 레퍼런스 전압을 생성하여 데이터 드라이버(300)를 통해 표시패널(100)에 공급한다.

표시패널(100)은 서브픽셀들(SP)이 매트릭스 형태로 배열된 픽셀 어레이를 통해 영상을 표시한다. 기본 픽셀은 화이트(W), 레드(R), 그린(G), 블루(B) 서브픽셀들 중 컬러 혼합으로 화이트 표현이 가능한 적어도 3개 서브픽셀들로 구성될 수 있다. 예를 들면, 기본 픽셀은 R/G/B 조합의 서브픽셀들, W/R/G 조합의 서브픽셀들, B/W/R 조합의 서브픽셀들, G/B/W 조합의 서브픽셀들로 구성되거나, W/R/G/B 조합의 서브픽셀들로 구성될 수 있다.

도 3을 참조하면, 각 서브픽셀(SP)은 고전위 구동전압(제1 구동 전압; 이하 EVDD) 라인(PW1) 및 저전위 구동전압(제2 구동전압; 이하 EVSS) 라인(PW2) 사이에 접속된 발광 소자(10)와, 발광 소자(10)를 독립적으로 구동하기 위하여 제1 및 제2 스위칭 TFT(ST1, ST2) 및 구동 TFT(DT)와 스토리지 커패시터(Cst)를 적어도 포함하는 픽셀 회로를 구비한다. 한편, 도 2의 픽셀 회로는 일 예시일 뿐, 다양한 형태의 픽셀 회로로 구성될 수 있으며, 본 개시의 기술사상이 이에 제한되는 것은 아니다.

스위칭 TFT(ST1, ST2) 및 구동 TFT(DT)는 아몰퍼스 실리콘 (a-Si) TFT, 폴리-실리콘(poly-Si) TFT, 산화물(Oxide) TFT, 또는 유기(Organic) TFT 등이 이용될 수 있다.

발광 소자(10)는 OLED(Organic Light Emitting Diode)로 구성될 수 있다. 발광 소자(10)는 구동 TFT(DT)의 소스 노드(N2)와 접속된 애노드와, EVSS 라인(PW2)과 접속된 캐소드와, 애노드 및 캐소드 사이의 유기 발광층을 구비한다. 애노드는 서브픽셀별로 독립적이지만 캐소드는 전체 서브픽셀들이 공유하는 공통 전극일 수 있다. 발광 소자(10)는 구동 TFT(DT)로부터 구동 전류가 공급되면 캐소드로부터의 전자가 유기 발광층으로 주입되고, 애노드로부터의 정공이 유기 발광층으로 주입되어, 유기 발광층에서 전자 및 정공의 재결합으로 형광 또는 인광 물질을 발광시킴으로써, 구동 전류의 전류값에 비례하는 밝기의 광을 발생한다.

제1 스위칭 TFT(ST1)는 게이트 드라이버(200)로부터 한 게이트 라인(GLn1)에 공급되는 스캔 펄스(SCAN)에 의해 구동되고, 데이터 드라이버(300)로부터 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)을 구동 TFT(DT)의 게이트 노드(N1)에 공급한다.

제2 스위칭 TFT(ST2)는 게이트 드라이버(200)로부터 다른 게이트 라인(GLn2)에 공급되는 센스 펄스(SENSE)에 의해 구동되고, 데이터 드라이버(300)로부터 레퍼런스 라인(REF)에 공급되는 레퍼런스 전압(Vref)을 구동 TFT(DT)의 소스 노드(N2)에 공급한다.

구동 TFT(DT)의 게이트 노드(N1) 및 소스 노드(N2) 사이에 접속된 스토리지 커패시터(Cst)는 제1 및 제2 스위칭 TFT(ST1, ST2)를 통해 게이트 노드(N1) 및 소스 노드(N2)에 각각 공급된 데이터 전압(Vdata)과 레퍼런스 전압(Vref)의 차전압을 구동 TFT(DT)의 구동 전압(Vgs)으로 충전하고, 제1 및 제2 스위칭 TFT(ST1, ST2)가 오프되는 발광 기간 동안 충전된 구동 전압(Vgs)을 홀딩한다.

구동 TFT(DT)는 EVDD 라인(PW1)으로부터 공급되는 전류를 스토리지 커패시터(Cst)로부터 공급된 구동 전압(Vgs)에 따라 제어하여 구동 전압(Vgs)에 의해 정해진 구동 전류를 발광 소자(10)로 공급함으로써 발광 소자(10)를 발광시킨다.

한편, 서브픽셀(SP)의 센싱 모드일 때, 구동 TFT(DT)는 데이터 라인(DL) 및 제1 스위칭 TFT(ST1)를 통해 공급되는 센싱용 데이터 전압(Vdata)과, 레퍼런스 라인(REF) 및 제2 스위칭 TFT(ST2)를 통해 공급되는 레퍼런스 전압(Vref)를 공급받아 구동한다. 구동 TFT(DT)의 전기적인 특성(Vth, 이동도)이 반영된 픽셀 전류는 제2 스위칭 TFT(ST2)를 통해 플로팅 상태인 레퍼런스 라인(REF)의 라인 커패시터에 전압으로 충전된다. 데이터 드라이버(300)는 레퍼런스 라인(REF)에 충전된 전압을 샘플링하고 각 서브픽셀(SP)의 센싱 데이터로 변환하여 타이밍 컨트롤러(400)로 출력한다.

게이트 드라이버(200)는 타이밍 컨트롤러(400)로부터 공급받은 복수의 게이트 제어 신호들을 이용하여 표시패널(100)의 게이트 라인들을 개별적으로 구동한다. 게이트 드라이버(200)는 해당 게이트 라인의 구동 기간 동안 게이트 온 전압(VGH; 게이트 온 전압)을 해당 게이트 라인에 공급하고, 해당 게이트 라인의 비구동 기간에는 게이트 오프 전압(VGL; 게이트 오프 전압)을 해당 게이트 라인에 공급한다. 게이트 드라이버(200)는 스캔용 게이트 라인에는 스캔 펄스(SCAN)를 공급하고, 센스용 게이트 라인에는 센스 펄스(SENSE)를 공급한다.

게이트 드라이버(200)는 복수의 게이트 IC로 구성되고, COF(Chip On Film) 등과 같이 회로 필름에 개별적으로 실장되어 표시패널(100)에 TAB(Tape Automatic Bonding) 방식으로 본딩되거나, COG(Chip On Glass) 방식으로 표시패널(100) 상에 실장될 수 있다. 한편, 게이트 드라이버(200)는 표시패널(100)의 픽셀 어레이를 구성하는 박막 트랜지스터 어레이와 함께 기판에 형성됨으로써 표시패널(100)의 비표시 영역에 GIP(Gate In Panel) 타입으로 내장되어 구성될 수 있다.

감마 전압 생성부(700)는 전압 레벨이 서로 다른 복수의 기준 감마 전압들을 포함하는 기준 감마 전압 세트를 생성하고 기준 감마 전압 세트를 데이터 드라이버(300)로 공급한다.

데이터 드라이버(300)는 타이밍 컨트롤러(400)로부터 공급받은 데이터 제어 신호에 따라, 타이밍 컨트롤러(400)로부터 공급받은 영상 데이터를 아날로그 데이터 신호로 변환하여 표시패널(100)의 데이터 라인들로 공급한다. 데이터 드라이버(300)는 감마 전압 생성부(700)로부터 공급받은 기준 감마 전압 세트를 데이터의 계조값에 각각 대응하는 복수의 계조 전압들로 세분화한다. 데이터 드라이버(300)는 세분화된 계조 전압들을 이용하여 디지털 데이터를 아날로그 데이터 전압으로 변환하고, 표시패널(100)의 데이터 라인들 각각에 데이터 전압을 공급한다. 데이터 드라이버(300)는 전압 공급부(500)로부터 공급받은 레퍼런스 전압(Vref)을 타이밍 컨트롤러(400)의 제어에 따라 표시패널(100)의 레퍼런스 라인들에 공급한다.

데이터 드라이버(300)는 타이밍 컨트롤러(400)의 제어에 따라 센싱 모드일 때, 데이터 라인으로 센싱용 데이터 전압을 공급하여 각 서브픽셀이 구동되게 하고, 구동된 서브픽셀의 전기적인 특성을 나타내는 픽셀 전류를 레퍼런스 라인을 통해 전압으로 센싱하고 디지털 센싱 데이터로 변환하여 타이밍 컨트롤러(400)에 제공한다.

데이터 드라이버(300)는 복수의 데이터 IC로 구성되어, COF 등과 같이 회로 필름에 실장되어 표시패널(100)에 TAB 방식으로 본딩되거나, COG 방식으로 표시패널(100) 상에 실장될 수 있다.

타이밍 컨트롤러(400)는 호스트 시스템(10; 도 1)으로부터 영상 데이터 및 입력 타이밍 제어 신호들을 공급받는다. 입력 타이밍 제어 신호들은 도트 클럭, 데이터 인에이블 신호, 수직 동기 신호(Vsync), 수평 동기 신호 등을 포함할 수 있다.

타이밍 컨트롤러(400)는 호스트 시스템(1000)으로부터 공급받은 입력 타이밍 제어 신호들과 내부 레지스터에 저장된 타이밍 설정 정보(스타트 타이밍, 펄스폭 등)를 이용하여 데이터 드라이버(300)의 구동 타이밍을 제어하는 복수의 데이터 제어 신호들을 생성하여 데이터 드라이버(300)로 공급하고, 게이트 드라이버(200)의 구동 타이밍을 제어하는 복수의 게이트 제어 신호들을 생성하여 게이트 드라이버(200)로 공급한다.

센싱 모드일 때, 타이밍 컨트롤러(400)는 데이터 드라이버(300)를 통해 표시패널(100)의 각 서브픽셀의 전기적인 특성(구동 TFT의 Vth, 이동도 등)을 센싱하고 센싱 결과를 이용하여 메모리(500)에 저장된 각 서브픽셀의 보상값을 업데이트한다.

타이밍 컨트롤러(400)는 호스트 시스템(1000)으로부터 시스템으로부터 공급받은 입력 영상에 대하여 소비 전력 감소 및 발광 소자(10)의 열화 감소를 위한 휘도 보정 처리를 수행한다. 특히, 타이밍 컨트롤러(400)는 내장된 통신부를 이용한 모듈간 통신을 통해 영상 정보를 다른 모듈과 공유하여 공통값을 결정하고, 결정된 공통값에 따라 입력 영상에 대한 휘도 보정 처리를 수행한다.

타이밍 컨트롤러(400)는 프레임 단위로 입력 영상을 분석하여 APL을 산출하고, 모듈간 통신을 통해 복수의 모듈들에 대한 APL들 중 최대값을 공통 APL로 결정한다. 타이밍 컨트롤러(400)는 공통 APL에 따라 반비례 관계를 갖는 제1 타겟 피크 휘도와 그에 따른 제1 휘도 게인을 결정하고, 결정된 제1 휘도 게인을 적용하여 입력 영상의 휘도를 보정한다.

이하에서는 도 4 내지 도 6을 참고하여 APL(평균화상레벨)과 PLC(피크 휘도제어) 및 휘도의 관계에 대해서 설명한다.

도 4는 피크 휘도와 풀 화이트 휘도에서 발광되는 픽셀들을 보여주는 도면들이다. 도 5는 PLC 제어 방법의 PLC 커브를 보여주는 그래프이다. 도 6은 APL에 따른 휘도 변화를 보여주는 그래프이다.

평균 화상 레벨(APL)은 1 프레임 영상 데이터에서 가장 밝은 색의 휘도 평균으로 정의되고, 수학식 1과 같이 나타낼 수 있다.

[수학식 1]

여기서, R은 적색 데이터, G는 녹색 데이터, B는 청색 데이터를 의미한다. Max(R, G, B)는 R, G, B 중 최대값이고, SUM{Max(R, G, B)}는 R, G, B 중 최대값의 합이다.

밝은 픽셀 데이터의 개수가 많은 영상은 평균 화상 레벨(APL)이 높다. 반면에, 밝은 픽셀 데이터의 개수가 적은 영상은 평균 화상 레벨(APL)이 낮다. 픽셀 데이터가 8 bit 일 때, 피크 화이트 계조(Peak white gray level)는 계조값 255 이다.

도 4에서, 화면 전체의 픽셀들 중에서 대략 25%의 픽셀들이 피크 화이트 계조를 표시하고 나머지 픽셀들이 블랙 계조 0(zero)를 표시하면, APL은 25%이다. 이에 비하여, 화면 전체의 픽셀들이 피크 화이트 계조 255를 표시할 때 APL은 100%이다. 이하에서, 피크 휘도(peak luminance)는 APL = 25% 일 때의 휘도로 정의되고, 풀 화이트 휘도(full white luminance)는 APL = 100 %의 휘도로 정의된다.

피크 휘도는 풀 화이트 휘도에 비하여 휘도가 더 높다. 왜냐하면 피크 휘도의 화면 부하는 풀 화이트 휘도의 화면 부하 부하보다 더 낮기 때문이다. 즉 표시패널의 발광소자가 OLED로 구성된 경우에, 피크 휘도는 풀 화이트 휘도에서 보다 픽셀들의 OLED에 더 많은 구동전류가 흐른다. 따라서 발광소자는 피크 휘도에서 풀 화이트 휘도 보다 더 밝게 발광한다.

피크 휘도 제어(Peak Luminance Control : PLC) 방법(이하, "PLC 제어 방법"이라 함)은 도 5에 도시된 PLC 커브를 바탕으로 APL이 낮을 경우에 감마보상전압을 높여 피크 휘도를 높여 대비비(Contrast ratio)를 향상시키고, APL이 높으면 감마보상전압을 낮추어 소비 전력을 낮춘다. 감마보상전압을 높이면 픽셀의 OLED에 더 많은 구동전류가 많이 흘러 그 픽셀의 휘도가 높아지지만 소비 전력이 증가한다. 도 5에서 "Normal" 은 APL에 무관하게 픽셀의 피크 휘도가 일정한 경우이다.

PLC 커브는 픽셀의 피크 휘도를 제한하여 소비 전력을 줄인다. 표시패널의 픽셀들은 PLC 커브에 의해 제한된 피크 휘도 이하로 발광한다. PLC 커브는 도 5와 같이 APL에서 픽셀들의 피크 휘도를 높이는 반면, APL이 높아질수록 픽셀들의 피크 휘도를 낮춘다. 도 6과 같이 PLC 제어 방법에 의하면 같은 계조(gray scale level)에서 APL에 따라 픽셀들의 피크 휘도가 달라진다.

한편, 복수의 표시모듈을 포함하는 멀티비젼 시스템에 있어서, 복수의 표시모듈은 하나의 영상신호에 대응하는 복수의 분할영상신호를 표시한다. 그러므로, 복수의 표시모듈이 표시하는 서로 다른 분할영상신호는 서로 다른 APL을 가질 수 있다. 복수의 표시모듈은 서로 다른 APL에 대응한 피크휘도를 이용하여 각각의 분할영상신호를 표시한다. 이에 따라, 하나의 영상에 대응한 복수의 분할영상신호가 복수의 표시모듈에 의해 서로 상이한 밝기로 표시될 수 있다. 즉, 복수의 표시모듈이 표시하는 서로 다른 분할영상신호는 휘도편차가 발생할 수 있다.

도 7은 실시예에 따른 복수의 표시 모듈에서 APL 값을 맞춰 휘도 편차를 해소하는 방법을 예시한 도면이다.

도 7 (a)에 예시한 바와 같이 복수의 표시 모듈(M1~M4) 각각은 영상에 따른 APL값(30, 50, 70, 60)이 상이하여 휘도 편차가 발생할 수 있다. 복수의 표시 모듈(M1~M4)은 모듈간 통신을 통해 도 7(b)에 예시한 바와 같이 복수의 APL 값(30, 50, 70, 60) 중 최소값(30)을 공통 APL값(30)으로 결정할 수 있다. 복수의 표시 모듈(M1~M4) 각각은 공통 APL값(30)을 타겟 피크 휘도로 이용하여 영상 휘도를 조절함으로써 도 7(b)와 같이 복수의 표시 모듈(M1~M4)에 분할 표시되는 영상의 휘도 균일도를 확보할 수 있다.

또한, 일 실시예에 따른 복수의 표시 모듈(M1~M4)은 모듈간 통신을 통해 복수의 APL에 대응한 소정의 공용 피크 휘도(CPL)를 산출하고, 각 표시 모듈(M1~M4)은 CPL 값을 이용하여 각각의 분할영상신호를 동일한 밝기로 표시할 수 있다.

이와 같이 멀티비젼 시스템이 표시하는 영상에서 분할 표시되는 영상의 휘도 균일도를 확보하기 위해서는 복수의 표시 모듈(M1~M4) 각각은 모듈간 통신을 통해 APL 등 모듈 간 밝기 정보를 서로 교환하여야 한다. 모듈간 통신은 복수의 표시 모듈(M1~M4) 각각의 분할 영상의 수직 동기 신호(Vsync)에 동기화되어 이루어질 수 있다. 수직 동기 신호(Vsync)는 프레임의 끝 또는 시작을 알리는 신호이다. 이하에서는 복수의 표시 모듈(M1~M4)이 분할 표시되는 영상의 휘도 균일도를 확보하기 위해서 APL 등 밝기 정보를 서로 교환하는 통신을 VLC(Video Luminance Compensation) 통신이라 정의한다.

도 8은 표시 모듈 M1, M2간 VLC 통신을 설명하기 위한 도면이다.

도 8은 설명의 편의를 위해서 멀티비젼 시스템이 두개의 표시 모듈 M1, M2로 구성된 것을 예시로 한다. 도 8에서 화살표는 표시 모듈 M1, M2가 VLC 통신을 시작하는 시점을 나타낸다.

표시 모듈 M1에 입력되는 분할 영상의 수직 동기 신호(M1 Vsync)는, 표시 모듈 M2에 입력되는 분할 영상의 수직 동기 신호(M2 Vsync)와 다를 수 있다. 복수의 표시 모듈(M1~Mn)에 입력되는 분할 영상의 수직 동기 신호(Vsync)가 동기화 되지 않은 경우, 각각의 모듈은 VLC 통신을 놓칠 수 있다.

도 8에 도시된 바와 같이 표시 모듈 M1, M2는 각각 자신의 분할 영상의 수직 동기 신호(M1 Vsync, M2 Vsync)에 동기되어 VLC 통신을 할 수 있다. 이 경우 N+1 프레임에서 표시 모듈 M1은 표시 모듈 M2의 밝기 정보를 받지 못할 수 있다. 왜냐하면 표시 모듈(M1,M2)에 입력되는 분할 영상의 수직 동기 신호(Vsync)가 동기화 되어 있지 않기 때문에, N+1 프레임에서 표시 모듈 M1은 표시 모듈 M2의 N+1 프레임의 밝기 정보를 받는 것이 아니라, N프레임의 밝기 정보를 받게 된다. 그 결과 VLC 통신을 통해서 분할 표시되는 영상의 휘도 균일도를 확보할 수 없고 휘도 편차가 발생하게 된다. 이를 해결하기 위한 수단으로, 각 표시 모듈(M1, M2)의 수직 동기 신호(M1 Vsync, M2 Vsync)를 동기화 한다면 해결될 수 있다. 그러나 수직 동기 신호 (M1 Vsync, M2 Vsync)를 동기화하기 위해 별도의 구성이 필요하고, 이는 시스템을 구현하는 비용을 증가시킨다는 점에서 바람직하지 않다.

이에 본 개시의 발명자들은 VLC 통신을 분할 영상의 수직 동기 신호(Vsync)와 독립적으로 하되, VLC 통신을 통해서 분할 표시되는 영상의 휘도 균일도를 확보할 수 있는 방법을 발명하였다.

도 9는 실시예에 따른 복수의 표시 모듈에서 모듈간 통신을 나타낸 것으로 4개 표시 모듈(M1~M4)을 예를 들어 나타낸 것이다.

도 9를 참조하면, 복수의 표시 모듈(M1~M4) 각각은 송신부(Tx) 및 수신부(Rx)를 포함하는 통신부를 통해 데이지 체인(Daisy chain) 연결 구조로 접속된다. 데이지 체인 방식으로 서로 연결된 복수의 표시 모듈(M1~M4)은 멀티비젼 시스템 영상에 대응하는 영상 신호와 제어 신호 등을 영상소스 또는 인접한 다른 복수의 표시 모듈(M1~M4)로부터 수신하고, 수신된 영상을 다른 인접한 표시 모듈로 바이패스하여 전달한다. VLC 통신을 통해 복수의 표시 모듈(M1~M4) 각각은 분할 표시되는 영상의 휘도 균일도를 확보하기 위해서 APL 등 밝기 정보를 서로 교환할 수 있다.

도 10은 실시예에 따른 VLC 통신의 주파수를 설정하는 방법을 설명하기 위한 도면이다.

VLC 통신을 분할 영상의 수직 동기 신호(Vsync)와 독립적으로 하되, VLC 통신 주기는 1 프레임 구간 내에서 최소 1회 이상 VLC 통신할 수 있도록 설정되어야 한다. 도 10은 1 프레임 구간 내에서 2회 VLC 통신하는 것으로 도시되어 있다.

멀티비젼 시스템을 구성하는 복수의 표시 모듈 전체가 VLC 통신을 하는데 걸리는 총 시간 T는 VLC 통신의 bit수, 멀티비젼 시스템을 구성하는 복수의 표시 모듈 전체의 개수, VLC 통신의 클록 주기에 비례한다. VLC 통신의 bit수는 VLC 통신의 데이터 구성에 따라 달라질 수 있다. VLC 통신의 데이터는 분할 영상의 APL 등의 밝기 정보, 표시 모듈의 ID, 전체 표시 모듈의 개수 정보 등을 포함하여 구성될 수 있다. 표시 모듈 전체가 VLC 통신을 하는데 걸리는 총 시간 T는 수학식 1과 같다.

[수학식 1]

1 프레임 구간 내에서 표시 모듈 전체가 VLC 통신을 완료한다면, 분할 영상의 수직 동기 신호(Vsync)가 서로 동기화되어 있지 않더라도, 표시 모듈들은 서로의 분할 영상의 밝기 정보 등을 원활하게 공유할 수 있게 된다. 즉 VLC 통신을 하는데 걸리는 총 시간 T는 1 프레임 구간보다 작아야 한다.

이를 만족하는 VLC 통신의 주파수 조건을 정리하면 수학식 2 같다

[수학식 2]

이상 설명한 바와 같이 본 개시가 제공하는 멀티비젼 시스템은 복수의 표시 모듈 간에 휘도 편차가 발생하는 것을 방지할 수 있다. 또한, 표시 모듈 간에 통신이 분할 영상의 수직 동기 신호와 독립적으로 이루어지더라도, 표시 모듈 간에 휘도 편차가 발생하는 것을 방지할 수 있다. 따라서 각 표시 모듈에 입력되는 분할 영상의 수직 동기 신호를 서로 동기화 하기 위한 별도의 구성이 필요 없다는 장점이 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

1. 서로 연결된 복수의 표시 모듈을 구비하는 멀티비젼 시스템으로서,
   상기 복수의 표시 모듈은 호스트 시스템으로부터 분배되어 공급된 분할 영상을 발광 소자를 이용하는 해당 표시 패널에 각각 표시하며,
   상기 복수의 표시 모듈은 모듈간 통신을 통해 상기 분할 영상의 휘도를 프레임 단위로 보정하고,
   상기 모듈간 통신의 주파수는 하나의 프레임 구간 내에서 적어도 1회 이상 통신할 수 있는 주파수인 것을 특징으로 하는
   멀티비젼 시스템.
   
2. 제1항에 있어서,
   상기 복수의 표시 모듈은 데이지 체인(daisy chain) 방식으로 연결된 것을 특징으로 하는 멀티비젼 시스템.
   
3. 제1항에 있어서,
   상기 복수의 표시 모듈 각각에 포함된 타이밍 컨트롤러는
   상기 분할 영상을 프레임 단위로 분석하여 평균화상레벨을 산출하고, 상기 모듈간 통신을 통해 상기 복수의 표시 모듈 각각의 평균화상레벨 중 최대 값을 대표 평균화상레벨로 정하고, 상기 대표 평균화상레벨에 따라 타겟 휘도를 설정하여 상기 분할 영상의 휘도를 보정하는 것을 특징으로 하는
   멀티비젼 시스템.
   
4. 제3항에 있어서,
   상기 복수의 표시 모듈 전체가 모듈간 통신을 하는데 걸리는 총 시간은 하나의 프레임 구간보다 작은 것을 특징으로 하는
   멀티비젼 시스템.
   
5. 제1항에 있어서,
   상기 모듈간 통신의 클록 주파수는
   상기 모듈간 통신의 비트(bit)수와 상기 복수의 표시 모듈 전체의 개수를 곱한 값을, 하나의 프레임 구간으로 나눈 값보다 큰 것을 특징으로 하는
   멀티비젼 시스템.
   
   

Images