KR20220095491A

KR20220095491A - 표시 장치

Info

Publication number: KR20220095491A
Application number: KR1020200187053A
Authority: KR
Inventors: 이기정
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-12-30
Filing date: 2020-12-30
Publication date: 2022-07-07

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 디스플레이 구동 기간의 제1 기간에 영상을 표시하는 표시 패널, 터치 구동 기간의 제2 기간에 터치 센서로 동작하는 터치 패널, 상기 표시 패널의 복수의 화소에 데이터 전압을 공급하며, 디지털 회로와 아날로그 회로를 포함하는 데이터 구동 회로, 상기 데이터 구동 회로에 영상 데이터 및 컨트롤 신호를 공급하는 타이밍 컨트롤러 및 상기 데이터 구동 회로에 구비되며, 상기 제2 기간의 제1 영역에서 상기 디지털 회로 및 상기 아날로그 회로를 비활성화하고, 나머지 제2 영역에서 상기 디지털 회로의 복귀 및 상기 아날로그 회로의 웨이크-업 기능을 시작하는 디지털 회로 비활성(Digital Block Disable; DBD) 핀을 포함하며, AIT 타입의 터치 표시 장치의 소비 전력을 저감할 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 터치 패널을 구비한 표시 장치에 관한 것이다.

멀티 미디어의 발달과 함께 평판 표시 장치의 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(LCD), 유기 발광 표시 장치(OLED) 등의 평판 표시 장치가 상용화되고 있다.

이러한 평판 표시 장치에 터치 패널(touch panel)을 적층 하여, 손이나 스타일러스 펜(stylus pen) 등이 접촉되는 터치 지점에 저항이나 정전 용량과 같은 전기적인 특성이 변하는 경우에, 터치 지점을 감지하여 터치 지점에 대응되는 정보를 출력하거나 연산을 수행하는 터치 표시 장치가 널리 사용되고 있다. 이러한 터치 표시 장치는 사용자 인터페이스(User Interface; UI)의 하나로써, 그 응용 범위가 소형 휴대용 단말기, 사무용 기기, 모바일 기기 등으로 확대되고 있다.

그러나, 이러한 터치 표시 장치에 별도의 터치 패널을 적층 하는 경우, 표시 장치의 두께가 두꺼워져서 이를 얇게 제작하는데 한계가 있고, 적층된 터치 패널을 통과하면서 빛의 투과 효율이 감소하며, 생산비가 증가하는 단점이 있다.

이와 같은 문제점을 해결하기 위해서, 최근에는 터치 표시 장치의 픽셀 영역에 터치 센서가 내장되는 AIT(Advanced In-cell Touch) 타입의 터치 표시 장치가 제안되었다.

한편, 표시 구동 기간과 터치 구동 기간을 시간적으로 분할하여 구동하는데, 터치 구동 기간에는 소스 구동 직접 회로(Source Driving Integrated Circuit; SDIC)의 아날로그 회로만을 비활성화(disable)하고 디지털 회로는 여전히 동작함에 따라 불필요한 전력이 소비되는 문제가 있다.

본 발명이 해결하고자 하는 과제는 소비 전력을 절감할 수 있는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따른 표시 장치는, 디스플레이 구동 기간의 제1 기간에 영상을 표시하는 표시 패널, 터치 구동 기간의 제2 기간에 터치 센서로 동작하는 터치 패널, 상기 표시 패널의 복수의 화소에 데이터 전압을 공급하며, 디지털 회로와 아날로그 회로를 포함하는 데이터 구동 회로, 상기 데이터 구동 회로에 영상 데이터 및 컨트롤 신호를 공급하는 타이밍 컨트롤러 및 상기 데이터 구동 회로에 구비되며, 상기 제2 기간의 제1 영역에서 상기 디지털 회로 및 상기 아날로그 회로를 비활성화하고, 나머지 제2 영역에서 상기 디지털 회로의 복귀 및 상기 아날로그 회로의 웨이크-업 기능을 시작하는 디지털 회로 비활성(Digital Block Disable; DBD) 핀을 포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명은 터치 구동 기간 동안에 소스 구동 직접 회로의 모든 회로를 비활성화함으로써 AIT 타입의 터치 표시 장치의 소비 전력을 저감할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 터치 표시 장치의 블록도이다.
도 2는 도 1의 터치 표시 장치에 있어, 표시 패널에 구비된 터치 센서의 블록도이다.
도 3은 인-셀 방식의 시간 분할 구동을 설명하기 위한 신호 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 터치 표시 장치의 터치 스크린 구동 회로와 마이크로 컨트롤 유닛을 간략하게 보여주는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 소스 구동 집적 회로를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치에 있어, 소스 구동 집적 회로의 활성화 및 비활성화를 설명하기 위한 표다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에 있어, 슬립 모드(sleep mode)로 진입하는 경우와, 웨이크-업(wakeup) 기능을 통해 정상 상태로 복귀하는 경우의 신호 흐름도를 보여주는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들면 '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 위(on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 터치 표시 장치의 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 터치 표시 장치는, 표시 패널(DP), 게이트 구동 회로(110), 데이터 구동 회로(120), 터치 스크린 구동 회로(130), 타이밍 컨트롤러(140) 및 마이크로 컨트롤 유닛(150)을 포함할 수 있다.

표시 패널(DP)은 영상을 표시하기 위한 패널이다. 표시 패널(DP)은 기판 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 표시 패널(DP)은 상호 교차하는 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)에 의해 구획될 수 있으며, 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)에 연결된 복수의 화소를 포함할 수 있다.

표시 패널(DP)은 복수의 화소에 의해 정의되는 복수의 표시 영역과 각종 신호 배선들이나 패드 등이 형성되는 비표시 영역을 포함할 수 있다.

복수의 화소 각각은 복수의 서브 화소를 포함할 수 있다. 복수의 서브 화소는 서로 다른 색을 발광하기 위한 서브 화소일 수 있다. 예를 들어, 복수의 서브 화소는 각각 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소일 수 있으나, 이에 제한되는 것은 아니다. 이러한 복수의 서브 화소는 화소를 구성할 수 있다. 즉, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소는 하나의 화소를 구성할 수 있고, 표시 패널(DP)은 복수의 화소를 포함할 수 있다.

표시 패널(DP)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널(DP)로 구현될 수 있다.

터치 패널(TP)은 터치 센서에 해당하는 다수의 터치 전극이 배치될 수 있으며, 다수의 터치 전극과 터치 스크린 구동 회로(130)를 전기적으로 연결하기 위한 다수의 센싱 라인이 배치될 수 있다. 이때, 터치 센싱 방법으로서는 터치 전극과 손가락 등의 터치 대상 사이의 커패시턴스를 이용하여 터치의 존재 및 터치 위치를 결정하는 자기 정전용량(self-capacitance) 방식, 또는 터치 전극 사이의 커패시턴스를 이용하여 터치의 존재 및 터치 위치를 결정하는 상호 정전용량(mutual-capacitance) 방식이 사용될 수 있다.

자기 정전용량 방식은 터치 전극이 터치 구동 신호가 인가되는 구동 전극(송신 전극)의 역할과 터치 센싱 신호가 검출되는 센싱 전극(수신 전극)의 역할을 동시에 가질 수 있으며, 상호 정전 용량 방식에서는 터치 전극 내에 터치 구동 신호가 인가되는 구동 전극과 터치 센싱 신호가 검출되는 센싱 전극을 구분하고 있다.

터치 패널(TP)은 표시 패널(DP)의 외부에 존재하는 외장형(또는 애드-온 타입(add-on type)일 수도 있고, 표시 패널(DP)의 내부에 내장되는 내장형(인-셀(in-cell) 타입, 온-셀(on-cell) 타입 등)일 수도 있다. 터치 패널(TP)에 배치되는 다수의 터치 전극은 터치 센싱 구간에서는 터치 센서로서 동작하지만, 표시 구간에서는 영상 데이터를 표시하기 위해서 공통 전압이 인가되는 공통 전극이 될 수 있다.

다음으로, 타이밍 컨트롤러(140)는 게이트 구동 회로(110)와 데이터 구동 회로(120)를 제어할 수 있다. 타이밍 컨트롤러(140)는 호스트 시스템으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭(MCLK) 등의 타이밍 신호와 영상 데이터(Vdata)를 공급받는다.

타이밍 컨트롤러(140)는 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 쉬프트 클럭(Gate Shift Clock; GSC) 및 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등의 스캔 타이밍 제어 신호를 기반으로 게이트 구동 회로(110)를 제어할 수 있다. 또한, 타이밍 컨트롤러(140)는 소스 샘플링 클럭(Source Sampling Clock; SSC), 극성 제어 신호(Polarity; POL), 및 소스 출력 인에이블 신호(Source Output Enable; SOE) 등의 데이터 타이밍 제어 신호를 기반으로 데이터 구동 회로(120)를 제어할 수 있다.

타이밍 컨트롤러(140)는, 데이터 구동 회로(120)가 본딩된 소스 인쇄 회로 기판과 연성 플랫 케이블(Flexible Flat Cable; FFC) 또는 연성 인쇄 회로(Flexible Printed Circuit; FPC)의 연결 매체를 통해 연결된 컨트롤 인쇄 회로 기판(Control Printed Circuit Board)에 배치될 수 있다.

이러한 컨트롤 인쇄 회로 기판에는, 표시 패널(DP), 게이트 구동 회로(110) 및 데이터 구동 회로(120) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(Power Management IC; PMIC)라고도 한다.

위에서 언급한 소스 인쇄 회로 기판과 컨트롤 인쇄 회로 기판은, 하나의 인쇄 회로 기판으로 되어 있을 수도 있다.

게이트 구동 회로(110)는 다수의 게이트 라인(GL)을 통해 스캔 신호를 표시 패널(DP)에 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동할 수 있다. 여기서, 게이트 구동 회로(110)는 스캔 구동 회로 또는 게이트 구동 집적 회로(Gate Driver IC; GDIC)라고도 한다.

게이트 구동 회로(110)는 타이밍 컨트롤러(140)의 제어에 따라, 온(on) 전압 또는 오프(off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다. 이를 위해, 게이트 구동 회로(110)는 시프트 레지스터(shift register), 또는 레벨 시프터(level shifter) 등을 포함할 수 있다.

게이트 구동 회로(110)는 표시 패널(DP)의 일측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 설계 방식 등에 따라 표시 패널(DP)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.

다음으로, 데이터 구동 회로(120)는 타이밍 컨트롤러(140)로부터 영상 데이터(Vdata)를 입력 받아 다수의 데이터 라인(DL)으로 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동 회로(120)는 소스 구동 회로 또는 소스 구동 집적 회로(Source Driver IC; SDIC)라고도 한다. 데이터 구동 회로(120)는, TAB(Tape Automated Bonding) 방식 또는 칩 온 글래스(Chip on Glass; COG) 방식으로 표시 패널(DP)의 본딩 패드에 연결되거나, 표시 패널(DP)에 직접 배치될 수도 있으며, 경우에 따라서, 표시 패널(DP)에 집적화되어 배치될 수도 있다.

데이터 구동 회로(120)는 게이트 구동 회로(110)에 의해 특정 게이트 라인(GL)이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터(Vdata)를 아날로그 형태의 영상 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.

데이터 구동 회로(120)는 표시 패널(DP)의 일측(예: 상측 또는 하측)에만 위치할 수도 있고, 구동 방식, 설계 방식 등에 따라 표시 패널(DP)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.

데이터 구동 회로(120)는 시프트 레지스터(shift register), 래치 회로(latch circuit), 디지털 아날로그 컨버터(Digital to Analog Converter; DAC), 출력 버퍼 등을 포함할 수 있다. 디지털 아날로그 컨버터(DAC)는 타이밍 컨트롤러(140)에서 수신된 영상 데이터(Vdata)를 데이터 라인(DL)으로 공급하기 위한 아날로그 형태의 영상 데이터 전압으로 변환하기 위한 구성이다. 경우에 따라서, 서브 화소의 특성(예: 구동 트랜지스터의 문턱 전압 및 이동도, 유기 발광 다이오드의 문턱 전압, 서브 화소의 휘도 등)을 보상하기 위하여 서브 화소의 특성을 센싱 하기 위한 센싱부(센서)를 더 포함할 수도 있다.

터치 스크린 구동 회로(130)는 표시 패널(DP)에서 터치의 유무 및 터치가 이루어진 위치를 센싱(sensing)한다. 터치 스크린 구동 회로(130)에는 터치 센서를 구동하기 위한 구동 전압을 생성하는 회로와 터치 센서를 센싱하고 터치의 유무 및 좌표 정보 등을 검출하기 위한 데이터를 생성하는 회로가 포함될 수 있다.

터치 스크린 구동 회로(130)는 표시 패널(DP)과 접속되는 외부 기판 상에 형성될 수 있다. 터치 스크린 구동 회로(130)는 다수의 센싱 라인(SL)을 통해 표시 패널(DP)에 연결될 수 있다. 터치 스크린 구동 회로(130)는 표시 패널(DP)에 형성된 터치 센서들 사이의 정전 용량의 편차를 기반으로 터치의 존재 및 터치 위치를 센싱 한다. 즉, 사용자의 손가락이 접촉된 위치와 비-접촉된 위치 사이에 정전 용량의 편차가 발생하는데, 터치 스크린 구동회로(130)는 이러한 정전 용량의 편차를 감지하는 방식으로 터치의 존재 및 터치 위치를 센싱 한다. 터치 스크린 구동 회로(130)는 터치의 존재 및 터치 위치에 대한 터치 센싱 전압을 생성하고 이를 마이크로 컨트롤 유닛(150)으로 전달할 수 있다.

마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)를 제어할 수 있다. 마이크로 컨트롤 유닛(150)은 타이밍 컨트롤러(140)로부터 컨트롤 동기 신호를 공급받아 이를 기반으로 터치 스크린 구동 회로(130)를 제어하는 터치 동기 신호(Tsync)를 생성할 수 있다. 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)와의 사이에 정의된 인터페이스(IF)를 기반으로 터치 센싱 전압 등을 주고 받는다.

여기에서, 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)와 함께 하나의 집적 회로(IC) 형태로 이루어진 터치 제어 회로로 형성될 수도 있고, 타이밍 컨트롤러(140)와 함께 하나의 집적 회로(IC) 형태로 이루어진 제어 회로로 형성될 수도 있을 것이다.

한편, 터치 표시 장치는 메모리를 더 포함할 수 있다. 메모리는 타이밍 컨트롤러(140)에서 출력되는 영상 데이터(Vdata)를 임시로 저장하고, 이후 지정된 타이밍(timing)에 영상 데이터(Vdata)를 데이터 구동 회로(120)로 출력할 수 있다. 메모리는 데이터 구동 회로(120)의 내부 또는 외부에 배치될 수 있으며, 데이터 구동 회로(120)의 외부에 배치되는 경우에는 타이밍 컨트롤러(140)와 데이터 구동 회로(120)의 사이에 배치될 수 있다.

또한, 메모리는 외부에서 수신된 영상 데이터(Vdata)를 저장하고, 저장된 영상 데이터(Vdata)를 타이밍 컨트롤러(140)로 공급하는 버퍼 메모리를 더 포함할 수 있다.

그 밖에, 터치 표시 장치는 외부의 다른 전자 장치 또는 전자 부품과의 신호 입출력, 또는 통신을 위한 인터페이스를 포함할 수 있다. 인터페이스는 예를 들어, LVDS(Low-Voltage Differential Signaling) 인터페이스, MIPI(Mobile Industry Processor Interface), 시리얼 인터페이스 중 하나 이상을 포함할 수 있다.

도 2는 도 1의 터치 표시 장치에 있어, 표시 패널에 구비된 터치 센서의 블록도이다.

도 2를 참조하면, 터치 패널은 표시 패널의 픽셀 어레이 구역에 인-셀(in-cell) 방식으로 내장되도록 구현될 수 있으나, 이에 제한되지 않는다.

이때, 인-셀 방식의 터치 패널은 표시 패널의 내부에 블록 또는 포인트 형태로 구성된 공통 전극(CE)을 터치 센서(TS1, TS2, TS3, TS4)로 이용할 수 있다.

인-셀 방식의 터치 패널은 표시 패널의 내부에 형성된 다수의 서브 화소에 포함된 공통 전극(CE)이 하나의 터치 센서(TS1, TS2, TS3, TS4)를 이루게 된다. 터치 센서(TS1, TS2, TS3, TS4)는 표시 패널에서 분리 형성된 공통 전극(CE)에 의해 정의될 수 있다.

다수의 터치 센서(TS1, TS2, TS3, TS4)는 표시 패널의 표시 구역에 횡렬로 배치될 수 있으며, 각 터치 센서(TS1, TS2, TS3, TS4)에는 터치 센싱 신호를 수신하기 위한 센싱 라인(SL1, SL2, SL3, SL4)이 연결될 수 있다.

도 3은 인-셀 방식의 시간 분할 구동을 설명하기 위한 신호 흐름도이다.

도 3을 참조하면, 인-셀 방식의 터치 표시 장치는 표시 패널에 영상을 표시하는 디스플레이 구동 기간(Td)과 표시 패널을 센싱하는 터치 구동 기간(Tt)이 시간적으로 분할될 수 있다.

터치 표시 장치는 표시 구동 기간(Td)과 터치 구동 기간(Tt)을 시간적으로 분할하여 구동될 수 있다.

도 1을 함께 참조하면, 터치 스크린 구동 회로(130)는 표시 패널(DP)에 연결된 센싱 라인(SL)을 통해 터치 구동 신호를 공급할 수 있다. 이때, 터치 구동 기간(Tt) 동안에는 센싱 라인(SL)에 터치 구동 신호가 공급되어 터치 센서를 통해 터치 센싱 신호를 입력 받게 되고, 표시 구동 기간(Td) 동안에는 센싱 라인(SL)에 공통 전압이 공급되어 표시 패널(DP)을 통해 영상 이미지가 표시될 수 있도록 한다. 이때, 표시 구동 기간(Td)과 터치 구동 기간(Tt)의 시간 분할은 터치 동기 신호(Tsync)에 의해 이루어질 수 있다.

도 4는 본 발명의 일 실시예에 따른 터치 표시 장치의 터치 스크린 구동 회로와 마이크로 컨트롤 유닛을 간략하게 보여주는 블록도이다.

도 4를 참조하면, 터치 스크린 구동 회로(130)는 터치 센싱 구간 동안 터치 패널(TP)을 구동하고, 터치 유무에 따라 차이가 나는 터치 센싱 신호를 멀티플렉서(132)를 통해 선택적으로 검출하고, 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)의 터치 센싱 결과를 이용하여 터치 유무 및 터치 위치를 결정할 수 있다.

터치 스크린 구동 회로(130)는 둘 이상의 터치 전극(TE)으로 터치 구동 신호를 출력하고, 터치 구동 신호가 인가된 각 터치 전극(TE)에서 검출되는 터치 센싱 신호 중에서 멀티플렉서(132)를 통해 선택된 신호를 디지털 아날로그 컨버터(136)을 통해 디지털 값의 터치 센싱 데이터로 변환한다. 또한, 변환된 터치 센싱 데이터는 IC 컨트롤러(138)를 통해 마이크로 컨트롤 유닛(150)으로 전송되며, 마이크로 컨트롤 유닛(150)은 터치 센싱 데이터를 수신하여 이를 토대로 터치 유무 및 터치 위치에 대한 터치 정보를 검출할 수 있다.

이때, 터치 스크린 구동 회로(130)와 마이크로 컨트롤 유닛(150)은 병렬 처리 관점에서 마스터-슬레이브 구조로 볼 수 있다. 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)를 전체적으로 제어하는 입장에서 마스터(master)에 해당할 수 있으며, 터치 스크린 구동 회로(130)는 마이크로 컨트롤 유닛(150)의 제어에 따라 터치 패널(TP)에 대한 터치 센싱 동작을 수행하는 슬레이브(slave)에 해당한다고 볼 수 있다. 이를 위해, 터치 스크린 구동 회로(130)는 터치 센싱 유닛(134)과 슬레이브 역할을 하는 IC 컨트롤러(138)을 포함할 수 있으며, 터치 스크린 구동 회로(130)의 IC 컨트롤러(138)와 마이크로 컨트롤 유닛(150)은 통신 인터페이스를 통해 데이터 송수신을 수행할 수 있다.

터치 스크린 구동 회로(130)와 마이크로 컨트롤 유닛(150) 사이의 통신 인터페이스는 일 예로, 직렬 주변기기 인터페이스(Serial Peripheral Interface; SPI)일 수 있다. 터치 스크린 구동 회로(130)와 마이크로 컨트롤 유닛(150) 사이의 통신 인터페이스는 슬레이브 선택 신호 라인(L1), 클럭 신호 라인(L2), 마스터 데이터 출력 라인(L3), 및 슬레이브 데이터 출력 라인(L4)을 포함할 수 있다.

슬레이브 선택 신호 라인(L1)은 마이크로 컨트롤 유닛(150)이 터치 센싱 동작을 할 터치 스크린 구동 회로(130)를 선택하기 위하여, 슬레이브 선택 신호(SSN)를 출력하는 신호 선이다. 터치 스크린 구동 회로(130)가 집적회로 칩으로 구현되는 경우에는 슬레이브 선택 신호(SSN)가 칩 선택 신호가 되고, 이 경우, 슬레이브 선택 신호 라인(L1)은 칩 선택 신호 라인이 될 수 있을 것이다. 또한, 클럭 신호 라인(L2)은 마이크로 컨트롤 유닛(150)에서 터치 스크린 구동 회로(130)로 클럭 신호(SCLK)를 전송하기 위한 신호 선이다. 마스터 데이터 출력 라인(L3)은 마이크로 컨트롤 유닛(150)에서 터치 스크린 구동 회로(130)로 마스터 데이터(MOSI)를 전송하기 위한 신호 선이다. 슬레이브 데이터 출력 라인(L4)은 터치 스크린 구동 회로(130)에서 마이크로 컨트롤 유닛(150)으로 슬레이브 데이터(MISO)를 전송하기 위한 신호 선이다.

마이크로 컨트롤 유닛(150)은 클럭 신호 라인(L2)을 통해 전송되는 클럭 신호(SCLK)에 동기 시켜서, 마스터 데이터(MOSI)를 터치 스크린 구동 회로(130)에 전송할 수 있다. 이때, 마스터 데이터(MOSI)는 터치 스크린 구동 회로(130)와의 통신에 필요한 정보, 또는 터치 스크린 구동 회로(130)의 동작을 제어하기 위해 필요한 정보 등을 기록 데이터로서 포함할 수 있다.

또한, 터치 스크린 구동 회로(130)는 클럭 신호 라인(L2)을 통해 전송되는 클럭 신호(SCLK)에 동기 시켜서, 슬레이브 데이터(MISO)를 마이크로 컨트롤 유닛(150)에 전송할 수 있다. 슬레이브 데이터(MISO)는 터치 스크린 구동 회로(130)의 터치 구동을 통해 생성된 터치 센싱 데이터 등을 읽기 데이터로서 포함할 수 있다.

마이크로 컨트롤 유닛(150)이 마스터 데이터(MOSI)를 클럭 신호(SCLK)에 동기화시켜서 전송함으로써, 터치 스크린 구동 회로(130)는 마이크로 컨트롤 유닛(150)에서 전송된 마스터 데이터(MOSI)를 정확하게 읽을 수 있다. 또한, 터치 스크린 구동 회로(130)가 슬레이브 데이터(MISO)를 클럭 신호(SCLK)에 동기 시켜서 전송하여, 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)에서 전송된 슬레이브 데이터(MISO)를 정확하게 읽을 수 있다.

예를 들어, 터치 센싱 유닛(134) 및 디지털 아날로그 컨버터(136)를 통해 센싱된 터치 센싱 데이터는 버퍼(BUF)에서 일시 저장된 상태에서, 인터페이스 요청 신호를 통해 마이크로 컨트롤 유닛(150)에 이를 알리게 된다. 마이크로 컨트롤 유닛(150)에서는 인터페이스 요청 신호에 해당하는 프로토콜(예를 들어, SSN=1 & MISO=1)을 입력 받았을 때, 버퍼(BUF)에 있는 터치 센싱 데이터를 읽어서 마이크로 컨트롤 유닛(150)의 내부 메모리에 저장한다. 이후, 마이크로 컨트롤 유닛(150)은 내부 메모리에 저장된 터치 센싱 데이터를 처리하여, 터치 좌표를 추출하는 등의 후처리 작업을 수행한다.

이러한 터치 표시 장치는 소비 전력을 절감하기 위해서, 사용자가 표시 장치를 사용하지 않을 때 슬립 모드 또는 아이들 모드로 진입하고, 사용자가 터치 패널(TP)을 터치하는 경우에 정상적인 동작(표시 구동 및 터치 구동 등)을 수행할 수 있도록 웨이크-업 기능을 수행할 수 있다.

한편, AIT 타입의 터치 표시 장치에서, 터치 구동 기간 동안에 데이터 구동 회로의 아날로그 회로만 비활성화하고 디지털 회로는 활성화된 채로 구동할 경우, 불필요한 전력이 낭비될 수 있다.

이에, 본 발명의 일 실시예에서는, 터치 구동 기간 동안에 소스 구동 직접 회로의 모든 회로를 비활성화함으로써 AIT 타입의 터치 표시 장치의 소비 전력을 저감할 수 있게 되며, 이를 도 5 내지 도 7을 참조하여 상세히 설명한다.

도 5는 본 발명의 일 실시예에 따른 표시 장치의 소스 구동 집적 회로를 설명하기 위한 도면이다.

도 5를 참조하면, 본 발명의 일 실시예에 따른 데이터 구동 회로(120)는, 디지털 신호 형태의 영상 데이터를 수신하고 저장하는 디지털 회로(120a)와 이 영상 데이터를 아날로그 신호 형태의 계조 전압으로 변환하여 표시 패널의 데이터 라인으로 출력하는 아날로그 회로(120b)를 포함할 수 있다.

데이터 구동 회로(120)는 k(k는 2 이상의 양의 정수) 개의 데이터 라인에 정 극성/부 극성의 데이터 전압을 공급한다.

디지털 회로(120a)는 쉬프트 레지스터부(121, 122) 및 데이터 래치부(Latch; 125)를 포함할 수 있다.

쉬프트 레지스터부(121, 122)는 로직부(Logic, 121)와 EPI 수신부(EPI Rx; 123) 및 클럭 복원부(CDR; 124)를 포함할 수 있으나, 이에 제한되지 않는다.

또한, 쉬프트 레지스터부(121, 122)는 영상 데이터가 순차적으로 데이터 래치부(125)에 저장되는 타이밍을 제어할 수 있다. 쉬프트 레지스터부(121, 122)는 수직 동기 시작 신호를 순차적으로 쉬프팅 연산하여, 쉬프팅된 클럭 신호들을 데이터 래치부(125)에 제공할 수 있다.

본 발명은, 타이밍 컨트롤러와 데이터 구동 회로(120)를 점 대 점(point to point) 방식으로 연결하여 타이밍 컨트롤러와 데이터 구동 회로(120) 사이의 배선 수를 최소화하고 신호 전송을 안정화하기 위한 신호 전송 프로토콜(이하 "EPI 인터페이스 프로토콜"라 함)을 이용할 수 있다.

EPI 인터페이스 프로토콜은 하기 (1) 내지 (3)의 인터페이스 규정을 만족할 수 있다.

(1) 타이밍 컨트롤러의 송신부와 데이터 구동 회로(120)의 EPI 수신부(123) 사이에 배선 공유 없이 데이터 배선 쌍을 경유하여 타이밍 컨트롤러의 송신부와 데이터 구동 회로(120)의 EPI 수신부(123)를 점 대 점 방식으로 연결한다.

(2) 타이밍 컨트롤러와 데이터 구동 회로(120) 사이에 별도의 클럭 배선 쌍을 연결하지 않는다. 타이밍 컨트롤러는 데이터 배선 쌍을 통해 클럭 신호와 함께 비디오 데이터 및 컨트롤 데이터를 데이터 구동 회로(120)로 전송한다.

(3) 데이터 구동 회로(120) 각각에 CDR(Clock and Data Recovery)을 위한 클럭 복원부(124)가 내장되어 있다. 타이밍 컨트롤러는 클럭 복원부(124)의 출력 위상과 주파수가 고정(lock)되도록 클럭 트레이닝 패턴(clock training pattern 또는 preamble) 신호를 데이터 구동 회로(120)에 전송한다. 데이터 구동 회로(120)에 내장된 클럭 복원부(124)는 데이터 배선 쌍을 통해 입력되는 클럭 트레이닝 패턴 신호와 클럭 신호가 입력되면 내부 클럭을 발생한다.

EPI 인터페이스 프로토콜에서는, 전술한 바와 같이 타이밍 컨트롤러는 컨트롤 데이터와 입력 영상의 비디오 데이터를 전송하기 전에 프리엠블 신호를 데이터 구동 회로(120)로 전송한다. 데이터 구동 회로(120)의 클럭 복원부(124)는 프리엠블 신호에 따라 클럭 트레이닝(clock training) 동작을 수행하여 내부 클럭의 위상과 주파수를 안정하게 고정한다. 내부 클럭의 위상과 주파수가 안정되게 고정될 때에 데이터 구동 회로(120)와 타이밍 컨트롤러 사이에서 입력 영상의 데이터가 전송되는 데이터 링크가 확립된다. 타이밍 컨트롤러는 마지막 데이터 구동 회로(120)로부터 수신된 락(lock) 신호가 수신된 후, 컨트롤 데이터와 비디오 데이터를 데이터 구동 회로(120)로 전송하기 시작한다.

데이터 구동 회로(120) 중 어느 하나라도 내장된 클럭 복원부(124)의 출력 위상과 주파수가 언락(unlock)되면, 락 신호를 로우 로직 레벨(low logic level)로 반전시키고, 마지막 데이터 구동 회로(120)에서는 반전된 락 신호를 타이밍 컨트롤러에 전송한다. 타이밍 컨트롤러는 락 신호가 로우 로직 레벨로 반전되면 프리엠블 신호를 데이터 구동 회로(120)로 전송하여 데이터 구동 회로(120)의 클럭 트레이닝을 재개한다. 다만, 본 발명이 상술한 EPI 인터페이스 프로토콜에 제한되는 것은 아니다.

다음으로, 데이터 래치부(125)는 복수의 래치 회로들로 구성되며, 쉬프트 레지스터부(121, 122)로부터 출력된 클럭 신호들을 기초로 하나의 수평 라인에 해당하는 영상 데이터를 래치 회로의 한 끝에서 다른 끝까지 순차적으로 저장할 수 있다. 그리고, 데이터 래치부(125)는 영상 데이터의 저장이 완료되면, 로드신호에 응답하여, 영상 데이터를 출력할 수 있다.

또한, 아날로그 회로(120b)는 감마 생성부(P-GMA; 126)와 디지털 아날로그 변환기(Digital to Analog Convertor; DAC)(127) 및 출력 버퍼(Output Circuit; 128)를 포함할 수 있다.

감마 생성부(126)는 디지털 데이터 신호를 아날로그 전류신호로 변환하는 기준이 되는 감마 전류를 생성하고, 이를 디지털 아날로그 변환기(127)에 공급할 수 있다.

디지털 아날로그 변환기(127)는 데이터 래치부(125)로부터 출력된 영상 데이터를 수신하고, 계조 전압들 중 영상 데이터에 상응하는 아날로그 계조 전압을 출력할 수 있다. 예를 들면, 디지털 아날로그 변환기(127)의 일종인, 감마 디코더는 N비트의 영상 데이터를 디코딩하고, 디코딩 결과에 응답하여 2N개의 계조 전압들 중에서, 하나의 계조 전압을 선택하고, 선택된 계조 전압을 출력 버퍼(128)에 출력할 수 있다. 더 나아가, 디지털 아날로그 변환기(127)는 극성 제어 신호에 기초하여 2N개의 하이 계조 전압들 및 2N개의 로우 계조 전압들 중 하나의 계조 전압을 선택하고, 선택된 계조 전압을 출력할 수 있다.

출력 버퍼(128)는 디지털 아날로그 변환기(127)에서 출력된 아날로그 계조 전압을 버퍼링(buffering) 하여 출력할 수 있다. 출력 버퍼(128)는 복수의 출력 앰프 및 복수의 출력 앰프의 바이어스를 제어하는 출력 앰프 바이어스 회로를 구비할 수 있다.

그리고, 출력 앰프 바이어스 회로는 전력 제어 신호를 전력 제어부로부터 수신하여, 출력 앰프의 바이어스 전류를 제어할 수 있다. 출력 앰프는 영상 데이터에 대응하여 선택된 계조 전압을 입력 신호로서 각각 인가 받고, 이를 버퍼링 하여 영상 표시 패널의 데이터 라인으로 출력할 수 있다. 이때, 바이어스 신호의 레벨, 예를 들면, 바이어스 전류 레벨에 따라, 출력 앰프의 슬루율(slew rate)이 조절될 수도 있다. 또한, 출력 버퍼(128)는 데이터 라인과 1:1 연결될 수 있으나, 출력 버퍼(128)의 개수를 줄이기 위한 방법으로 출력 버퍼(128)와 데이터 라인 사이에 먹스를 통하여 1:N으로 연결될 수도 있다.

한편, 이와 같이 구성되는 본 발명의 데이터 구동 회로(120)는, 디지털 회로 비활성(Digital Block Disable; DBD) 핀(129)을 더 포함하는 것을 특징으로 한다. 이때, DBD 핀(129)은 디지털 회로(120a)의 일측에 구비될 수 있으나, 이에 제한되지 않는다.

즉, 본 발명의 일 실시예는, 타이밍 컨트롤러와 DBD 핀(129)을 통해 터치 구동 기간 동안에 데이터 구동 회로(120)의 모든 회로, 즉 디지털 회로(120a)와 아날로그 회로(120b)를 비활성화함으로써 AIT 타입의 터치 표시 장치의 소비 전력을 저감하는 것을 특징으로 한다.

도 6은 본 발명의 일 실시예에 따른 표시 장치에 있어, 소스 구동 집적 회로의 활성화 및 비활성화를 설명하기 위한 표다.

도 7은 본 발명의 일 실시예에 따른 표시 장치에 있어, 슬립 모드(sleep mode)로 진입하는 경우와, 웨이크-업(wakeup) 기능을 통해 정상 상태로 복귀하는 경우의 신호 흐름도를 보여주는 도면이다.

도 6을 참조하면, 터치 구동 기간 동안에는 타이밍 컨트롤러의 컨트롤 신호로부터 DBD 핀에 1이 입력되게 된다. 이 경우, 아날로그 회로 비활성(Analog Block Disable; ABDEN) 패킷(packet)에 관계없이 모든 구성이 오프(OFF) 된다. 즉, 디지털 회로의 쉬프트 레지스터부(Login, EPI Rx) 및 데이터 래치부가 오프(OFF) 되며, 아날로그 회로의 감마 생성부(P-GMA)와 디지털 아날로그 변환기(DAC) 및 출력 버퍼가 오프(OFF) 된다.

타이밍 컨트롤러로부터 DBD 핀에 1이 입력되면, 디지털 회로가 오프(OFF) 되며, 아날로그 회로의 디지털 아날로그 변환기(DAC)로 인해 변화되는 아날로그 회로도 오프(OFF)될 수 있다. 이와 같이 터치 구동 기간 동안에 데이터 구동 회로의 동작이 완전히 오프(OFF)됨으로써 고해상도의 AIT 타입 터치 표시 장치의 로직 전력(logic power)을 약 150mW 절감할 수 있게 된다.

터치 구동 기간 동안에 데이터 구동 회로의 동작이 완전히 오프(OFF)된 후에는, 디스플레이 구동 전에 다시 컨트롤 신호를 입력하여 데이터 구동 회로의 동작을 온(ON) 하게 된다.

다음으로, 디스플레이 구동 기간 동안에는 타이밍 컨트롤러로부터 DBD 핀에 0이 입력되게 된다.

이 경우, ABDEN 패킷에 0이 입력되면, 모든 구성이 온(ON) 된다. 즉, 디지털 회로의 쉬프트 레지스터부(Login, EPI Rx) 및 데이터 래치부가 온(ON) 되며, 아날로그 회로의 감마 생성부(P-GMA)와 디지털 아날로그 변환기(DAC) 및 출력 버퍼가 온(ON) 된다. 반면에, ABDEN 패킷에 1이 입력되면, 디지털 회로의 구성이 온(ON) 되는 한편, 아날로그 회로의 구성이 오프(OFF) 된다. 즉, 디지털 회로의 쉬프트 레지스터부(Login, EPI Rx) 및 데이터 래치부가 온(ON) 되며, 아날로그 회로의 감마 생성부(P-GMA)와 디지털 아날로그 변환기(DAC) 및 출력 버퍼가 오프(OFF) 된다.

다음으로, 도 7을 참조하면, 본 발명의 실시예에 따른 터치 표시 장치는 디스플레이 구동과 터치 구동을 시간 분할하여 수행할 수 있다. 이러한 구동 방식을 시간 분할 구동 방식이라고 한다.

본 발명의 실시예에 따른 터치 표시 장치는, 디스플레이 구동 기간과 터치 구동 기간을 구분하기 위하여, 터치 동기 신호(Tsync)를 이용할 수 있다.

예로, 터치 동기 신호(Tsync)에서, 제1 레벨(예: 하이 레벨)은 디스플레이 구동 기간을 나타내고, 제2 레벨(예: 로우 레벨)은 터치 구동 기간을 나타낼 수 있다.

예를 들면, 도 7에서 t0 이전 및 t4 이후의 소정 기간이 디스플레이 구동 기간일 수 있으며, t0에서 t4 사이의 기간이 터치 구동 기간일 수 있다.

터치 구동 기간 동안, 터치 전극들의 전체 또는 일부는 터치 구동 신호를 인가 받는다. 디스플레이 구동 기간 동안, 터치 전극들은 플로팅(floating) 되거나 그라운드에 접지되거나 특정 DC 전압이 인가될 수 있다.

만약, 터치 전극이 디스플레이 구동을 위한 공통 전극 역할도 하는 경우, 터치 전극은, 디스플레이 구동 기간 동안 디스플레이 구동을 위한 공통 전압을 인가 받고, 터치 구동 기간 동안 터치 구동 신호를 인가 받을 수 있다.

터치 구동 기간 동안 터치 전극에 인가되는 터치 구동 신호는 DC 전압일 수도 있지만, 전압 레벨이 변경되는 신호일 수도 있다. 터치 구동 신호가 전압 레벨이 변경되는 신호인 경우, 터치 구동 신호는 변조 신호, 펄스 신호, 또는 AC 신호 등이라고도 할 수 있다.

EPI 데이터 신호는 도 7에 도시된 바와 같이, 터치 동기 신호(Tsync)에 따라 디스플레이 구동 기간인 제1 기간 및 터치 구동 기간인 제2 기간으로 구분될 수 있다.

EPI 데이터 신호는 1수평 기간 동안 화상을 표시하기 위한 1라인분의 데이터 신호와 이 데이터 신호를 제어하는 제어 신호를 포함할 수 있다.

터치 구동 기간인 제2 기간에서는 데이터 전압이 공급되지 않는 블랭크 기간(VBlank)일 수 있다.

디스플레이 구동 기간인 제1 기간에서도 블랭크 기간(VBlank)이 포함될 수 있다. 즉, t0 이전의 t1'에서 t0까지는 데이터 전압이 공급되지 않는 블랭크 기간(VBlank)일 수 있으나, 이에 제한되지 않는다. 이때의 블랭크 기간(VBlank)은 1수평 기간과 같거나 클 수 있다.

또한, t4 이후의 t4에서 t5까지의 3개의 수평 기간 역시 데이터 전압이 공급되지 않는 블랭크 기간(VBlank)일 수 있으나, 이에 제한되지 않는다.

또한, t2에서 t4까지의 3개의 수평 기간은 클럭 트레이닝 패턴 신호(clock training pattern signal)가 데이터 구동 회로에 입력되는 클럭 트레이닝 기간(CT)일 수 있으나, 이에 제한되지 않는다. 전술한 바와 같이, EPI 인터페이스의 신호 전송 프로토콜에서, 타이밍 컨트롤러는 컨트롤 데이터와 입력 영상의 픽셀 데이터를 전송하기 전에 클럭 트레이닝 패턴 신호를 데이터 구동 회로로 전송한다. 데이터 구동 회로의 클럭 복원부는 클럭 트레이닝 패턴 신호를 기준으로 클럭 트레이닝 동작을 수행하여 데이터 배선 쌍을 통해 수신된 클럭을 복원하여 내부 클럭을 발생하고, 내부 클럭의 위상과 주파수가 안정되게 고정되면, 타이밍 컨트롤러와의 데이터 링크를 확립한다.

터치 동기 신호(Tsync)의 제1 기간 및 제2 기간의 일부 구간에서 정상 모드(normal mode)가 진행될 수 있다. 또한, 터치 동기 신호(Tsync)의 제2 기간의 나머지 일부 구간에서 전력 차단 모드(power shut down mode)가 진행될 수 있다.

터치 동기 신호(Tsync)가 하이 레벨을 유지하고, DBD 핀에 0이 입력되는 정상 모드(normal mode)에서는 디지털 회로와 아날로그 회로 모두 온(ON) 되어 구동될 수 있다.

한편, 터치 동기 신호(Tsync)가 하이 레벨에서 로우 레벨로 변하고, DBD 핀에 1이 입력되면 전력 차단 모드(power shut down mode)가 시작될 수 있다.

이때, 전력 차단 모드(power shut down mode)의 초기 1수평 기간, 예를 들면, t0에서 t1까지의 기간에는 디지털 회로는 오프(OFF) 되나, 아날로그 회로는 아직 온(ON)을 유지한다. t0에서 t1까지의 기간은 5μs 이상일 수 있으나, 이에 제한되지 않는다.

t1의 시간에 아날로그 회로 역시 오프(OFF)될 수 있다.

이후, t1에서 t2까지 기간 동안 전력 차단 모드(power shut down mode)가 지속될 수 있다.

이후, 터치 동기 신호(Tsync)가 로우 레벨을 유지한 상태에서, DBD 핀에 0이 입력됨에 따라 디지털 회로의 복귀(recovery) 및 아날로그 회로의 웨이크-업(wakeup) 기능이 시작될 수 있다.

즉, DBD 핀에 0이 입력됨에 따라 정상 모드(normal mode)가 시작되는데, 디지털 회로의 복귀(Lock Recovery) 기능이 제1 기간(TR) 내에 수행될 수 있다.

제1 기간(TR)은, 예를 들면, t2에서 t4까지의 3개의 수평 기간에 해당할 수 있고, 이때 클럭 트레이닝 패턴 신호(clock training pattern signal)가 데이터 구동 회로에 입력되는 클럭 트레이닝 기간(CT)일 수 있으나, 이에 제한되지 않는다.

제1 기간(TR)은, 예를 들면, 30μs 이상일 수 있으나, 이에 제한되지 않는다.

이와 동시에 아날로그 회로의 웨이크-업(Wakeup) 기능이 제2 기간(TW) 내에 수행될 수 있다.

제2 기간(TW)은, 예를 들면, t2에서 t3까지 2개의 수평 기간에 해당할 수 있고, 클럭 트레이닝 기간(CT)일 수 있으나, 이에 제한되지 않는다.

제2 기간(TW)은, 예를 들면, 20μs 이상일 수 있고, 이에 제한되지 않는다.

또한, 제2 기간(TW)은 제1 기간(TR)은보다 짧을 수 있으나, 이에 제한되지 않는다.

제1 기간(TR) 동안 디지털 회로의 복귀(Lock Recovery) 기능이 수행된 후, 디지털 회로가 온(ON) 되어 구동되는 한편, 제2 기간(TW) 동안 아날로그 회로의 웨이크-업(Wakeup) 기능이 수행된 후, 아날로그 회로가 온(ON) 되어 구동될 수 있다.

디지털 회로까지 온(ON) 되어 구동될 때에, 터치 동기 신호(Tsync)가 로우 레벨에서 하이 레벨로 변하며 일정 기간 후에 데이터 전압을 공급하게 된다.

본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.

본 발명의 다른 특징에 따르면, 상기 디지털 회로는 쉬프트 레지스터부 및 데이터 래치부를 포함하며, 상기 쉬프트 레지스터부는 로직부, EPI 수신부 및 클럭 복원부를 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 아날로그 회로는 감마 생성부와 디지털 아날로그 변환기 및 출력 버퍼를 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 DBD 핀은 상기 디지털 회로의 일측에 구비될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 타이밍 컨트롤러로부터 상기 터치 패널로 공급되며, 상기 제1 기간에 하이 레벨을 가지고, 상기 제2 기간에 로우 레벨을 갖는 터치 동기 신호를 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 타이밍 컨트롤러로부터 상기 데이터 구동 회로로 공급되며, 1수평 기간 동안 영상을 표시하기 위한 1라인분의 상기 데이터 전압을 제어하는 EPI 데이터 신호를 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 EPI 데이터 신호는, 상기 제2 기간에 상기 데이터 전압이 공급되지 않는 블랭크 기간을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 EPI 데이터 신호는, 상기 제1 기간의 일부에서 상기 데이터 전압이 공급되지 않는 블랭크 기간을 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 블랭크 기간은 상기 제1 기간 마지막의 1수평 기간을 포함하며, 상기 블랭크 기간은 상기 제1 기간 처음에서 3개의 수평 기간을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 EPI 데이터 신호는, 상기 제2 기간의 일부에서 클럭 트레이닝 패턴 신호(clock training pattern signal)가 상기 데이터 구동 회로에 입력되는 클럭 트레이닝 기간을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 클럭 트레이닝 기간은 상기 제2 기간 마지막에서 3개의 수평 기간을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1 기간 및 상기 제2 기간의 제2 영역에서 정상 모드가 진행되고, 상기 제2 기간의 제1 영역에서 전력 차단 모드가 진행될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 정상 모드에서, 상기 터치 동기 신호가 상기 하이 레벨을 유지하고 상기 DBD 핀에 0이 입력되어 상기 디지털 회로와 상기 아날로그 회로 모두 온(ON) 될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 터치 동기 신호가 상기 하이 레벨에서 상기 로우 레벨로 변하고, 상기 DBD 핀에 1이 입력되면, 상기 전력 차단 모드가 시작될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 전력 차단 모드의 초기 1수평 기간에 상기 디지털 회로는 오프(OFF) 되나, 상기 아날로그 회로는 아직 온(ON)을 유지할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 터치 동기 신호가 상기 로우 레벨을 유지한 상태에서, 상기 DBD 핀에 0이 입력됨에 따라, 상기 디지털 회로의 복귀 및 상기 아날로그 회로의 웨이크-업 기능이 시작될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 디지털 회로의 복귀는 3개의 수평 기간 내에 수행될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 아날로그 회로의 웨이크-업은 2개의 수평 기간 내에 수행될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

110: 게이트 구동 회로
120: 데이터 구동 회로
120a: 디지털 회로
120b: 아날로그 회로
121: 로직부
123: EPI 수신부
124: 클럭 복원부
125: 데이터 래치부
126: 감마 생성부
127: 디지털 아날로그 변환기
127: 출력 버퍼
130: 터치 스크린 구동 회로
140: 타이밍 컨트롤러
150: 마이크로 컨트롤 유닛
DL: 데이터 라인
DP: 표시 패널
GL: 게이트 라인

Claims

디스플레이 구동 기간의 제1 기간에 영상을 표시하고, 터치 구동 기간의 제2 기간에 터치 센서로 동작하는 표시 패널;
상기 표시 패널의 복수의 화소에 데이터 전압을 공급하며, 디지털 회로와 아날로그 회로를 포함하는 데이터 구동 회로;
상기 데이터 구동 회로에 영상 데이터 및 컨트롤 신호를 공급하는 타이밍 컨트롤러; 및
상기 데이터 구동 회로에 구비되며, 상기 제2 기간의 제1 영역에서 상기 디지털 회로 및 상기 아날로그 회로를 비활성화하고, 나머지 제2 영역에서 상기 디지털 회로의 복귀 및 상기 아날로그 회로의 웨이크-업 기능을 시작하는 디지털 회로 비활성(Digital Block Disable; DBD) 핀을 포함하는, 표시 장치.
제 1 항에 있어서,
상기 디지털 회로는 쉬프트 레지스터부 및 데이터 래치부를 포함하며,
상기 쉬프트 레지스터부는 로직부, EPI 수신부 및 클럭 복원부를 포함하는, 표시 장치.
제 1 항에 있어서,
상기 아날로그 회로는 감마 생성부와 디지털 아날로그 변환기 및 출력 버퍼를 포함하는, 표시 장치.
제 1 항에 있어서,
상기 DBD 핀은 상기 디지털 회로의 일측에 구비되는, 표시 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러로부터 상기 표시 패널로 공급되며,
상기 제1 기간에 하이 레벨을 가지고, 상기 제2 기간에 로우 레벨을 갖는 터치 동기 신호를 더 포함하는, 표시 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러로부터 상기 데이터 구동 회로로 공급되며,
1수평 기간 동안 영상을 표시하기 위한 1라인분의 상기 데이터 전압을 제어하는 EPI 데이터 신호를 더 포함하는, 표시 장치.
제 6 항에 있어서,
상기 EPI 데이터 신호는, 상기 제2 기간에 상기 데이터 전압이 공급되지 않는 블랭크 기간을 포함하는, 표시 장치.
제 6 항에 있어서,
상기 EPI 데이터 신호는, 상기 제1 기간의 일부에서 상기 데이터 전압이 공급되지 않는 블랭크 기간을 더 포함하는, 표시 장치.
제 8 항에 있어서,
상기 블랭크 기간은 상기 제1 기간 마지막의 1수평 기간을 포함하며,
상기 블랭크 기간은 상기 제1 기간 처음에서 3개의 수평 기간을 포함하는, 표시 장치.
제 6 항에 있어서,
상기 EPI 데이터 신호는, 상기 제2 기간의 일부에서 클럭 트레이닝 패턴 신호(clock training pattern signal)가 상기 데이터 구동 회로에 입력되는 클럭 트레이닝 기간을 포함하는, 표시 장치.
제 10 항에 있어서,
상기 클럭 트레이닝 기간은 상기 제2 기간 마지막에서 3개의 수평 기간을 포함하는, 표시 장치.
제 5 항에 있어서,
상기 제1 기간 및 상기 제2 기간의 제2 영역에서 정상 모드가 진행되고,
상기 제2 기간의 제1 영역에서 전력 차단 모드가 진행되는, 표시 장치.
제 12 항에 있어서,
상기 정상 모드에서, 상기 터치 동기 신호가 상기 하이 레벨을 유지하고 상기 DBD 핀에 0이 입력되어 상기 디지털 회로와 상기 아날로그 회로 모두 온(ON) 되는, 표시 장치.
제 12 항에 있어서,
상기 터치 동기 신호가 상기 하이 레벨에서 상기 로우 레벨로 변하고, 상기 DBD 핀에 1이 입력되면, 상기 전력 차단 모드가 시작되는, 표시 장치.
제 14 항에 있어서,
상기 전력 차단 모드의 초기 1수평 기간에 상기 디지털 회로는 오프(OFF) 되나, 상기 아날로그 회로는 아직 온(ON)을 유지하는, 표시 장치.
제 12 항에 있어서,
상기 터치 동기 신호가 상기 로우 레벨을 유지한 상태에서, 상기 DBD 핀에 0이 입력됨에 따라, 상기 디지털 회로의 복귀 및 상기 아날로그 회로의 웨이크-업 기능이 시작되는, 표시 장치.
제 16 항에 있어서,
상기 디지털 회로의 복귀는 3개의 수평 기간 내에 수행되는, 표시 장치.
제 16 항에 있어서,
상기 아날로그 회로의 웨이크-업은 2개의 수평 기간 내에 수행되는, 표시 장치.