KR20220095467A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR20220095467A KR20220095467A KR1020200186998A KR20200186998A KR20220095467A KR 20220095467 A KR20220095467 A KR 20220095467A KR 1020200186998 A KR1020200186998 A KR 1020200186998A KR 20200186998 A KR20200186998 A KR 20200186998A KR 20220095467 A KR20220095467 A KR 20220095467A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- initialization
- transistor
- light emitting
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 33
- 230000007423 decrease Effects 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 18
- 230000003071 parasitic effect Effects 0.000 description 14
- 241001270131 Agaricus moelleri Species 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000002096 quantum dot Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- H01L27/3244—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 고속 구동 시, 안정적으로 다양한 계조의 영상을 표시할 수 있는 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device capable of stably displaying images of various grayscales when driven at a high speed.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.Display devices used in computer monitors, TVs, and mobile phones include organic light emitting displays (OLEDs) that emit light by themselves, and liquid crystal displays (LCDs) that require a separate light source. have.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.Display devices are being applied to personal portable devices as well as computer monitors and TVs, and research on a display device having a reduced volume and weight while having a large display area is in progress.
한편, 표시 장치는 다양한 계조를 표현하는 방식으로 정감마 계조 방식 또는 역감마 계조 방식을 사용할 수 있다. 정감마 계조 방식은 데이터 전압과 계조가 비례하는 방식이고, 역감마 계조 방식은 전압 레벨과 계조가 반비례하는 방식이다.Meanwhile, the display device may use a positive gamma grayscale method or an inverse gamma grayscale method as a method of expressing various grayscales. The positive gamma gradation method is a method in which a data voltage is proportional to a gray level, and the inverse gamma gray level method is a method in which a voltage level and a gray level are inversely proportional.
본 발명이 해결하고자 하는 과제는 역감마 계조 방식을 사용하는 표시 장치에서, 고속 구동 시 안정적으로 다양한 계조를 표현할 수 있는 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a display device capable of stably expressing various gray scales when driving at a high speed in a display device using an inverse gamma gray scale method.
본 발명이 해결하고자 하는 다른 과제는 역감마 계조 방식을 사용하는 표시 장치에서 고속 구동 시 발광 소자의 애노드의 전압을 용이하게 충전할 수 있는 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a display device capable of easily charging the voltage of an anode of a light emitting device when driving at a high speed in a display device using an inverse gamma grayscale method.
본 발명이 해결하고자 하는 또 다른 과제는 표시되는 영상의 휘도에 따라 발광 소자를 초기화하는 전압을 가변하여, 용이하게 고휘도 또는 저휘도 영상을 표시할 수 있는 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a display device capable of easily displaying a high luminance or low luminance image by varying a voltage for initializing a light emitting element according to the luminance of a displayed image.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는, 복수의 발광 소자를 포함하는 복수의 서브 화소가 배치된 기판, 및 복수의 발광 소자 각각의 애노드와 연결된 초기화 트랜지스터를 포함하고, 복수의 발광 소자에서 발광되는 광의 휘도가 증가할수록, 초기화 트랜지스터를 통해 애노드로 전달된 초기화 전압이 증가할 수 있다. 따라서, 발광 소자에서 발광되는 광의 휘도에 따라 애노드의 초기화 전압을 가변하여, 블랙 영상에서 고계조 영상까지 모두 안정적으로 표시할 수 있다.In order to solve the above problems, a display device according to an embodiment of the present invention includes a substrate on which a plurality of sub-pixels including a plurality of light emitting devices are disposed, and an initialization transistor connected to an anode of each of the plurality of light emitting devices. In addition, as the luminance of light emitted from the plurality of light emitting devices increases, the initialization voltage transmitted to the anode through the initialization transistor may increase. Accordingly, by varying the initialization voltage of the anode according to the luminance of light emitted from the light emitting device, it is possible to stably display everything from a black image to a high grayscale image.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 복수의 서브 화소에 배치되고, 저전위 전원 배선과 연결된 캐소드를 포함하는 복수의 발광 소자, 복수의 발광 소자 각각의 애노드와 연결되어, 애노드의 전압을 초기화 전압으로 초기화하는 초기화 트랜지스터, 및 복수의 서브 화소로 데이터 전압을 전달하는 복수의 데이터 배선을 포함하고, 복수의 서브 화소에 의해 표시되는 영상이 저계조일수록 초기화 전압은 감소하고, 데이터 전압은 증가하며, 영상이 고계조일수록 초기화 전압은 증가하고, 데이터 전압은 감소할 수 있다. 따라서, 표시되는 영상의 계조에 따라 애노드의 초기화 전압을 가변하여, 고계조 영상에서는 제한된 시간 내에서 애노드의 전압을 타겟으로 하는 전압까지 용이하게 상승시켜 고계조 영상을 표시하고, 블랙 영상에서는 애노드의 전압을 적어도 발광 소자의 문턱 전압보다 낮은 전압으로 구성하여 블랙 영상에서 발광 소자가 발광하는 현상을 최소화할 수 있다. In order to solve the above problems, a display device according to another embodiment of the present invention provides a plurality of sub-pixels on a substrate, a plurality of sub-pixels, a plurality of sub-pixels, and a plurality of cathodes connected to low-potential power lines. a light emitting device, an initialization transistor connected to an anode of each of the plurality of light emitting devices to initialize the voltage of the anode to an initialization voltage, and a plurality of data lines transmitting data voltages to the plurality of sub-pixels; The initialization voltage may decrease and the data voltage may increase as the image displayed by the display has a low grayscale, and the initialization voltage may increase and the data voltage may decrease as the image displayed by the high grayscale increases. Therefore, by varying the initialization voltage of the anode according to the gray level of the displayed image, the high gray level image is displayed by easily increasing the voltage of the anode to the target voltage within a limited time in the high gray level image, and the high gray level image is displayed in the black image. By configuring the voltage to be at least lower than the threshold voltage of the light emitting device, it is possible to minimize the phenomenon in which the light emitting device emits light in the black image.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Details of other embodiments are included in the detailed description and drawings.
본 발명은 표시 장치에서 표시되는 영상의 계조에 따라 애노드의 초기화 전압을 가변하여, 다양한 계조의 영상을 표시할 수 있다. According to the present invention, an image of various gray levels can be displayed by varying the initialization voltage of the anode according to the gray level of the image displayed on the display device.
본 발명은 고계조 영상을 표시할 때, 애노드의 전압을 상대적으로 높은 전압으로 초기화하여, 제한된 시간 내에서 애노드의 전압을 타겟 전압까지 용이하게 충전 및 상승시켜 고계조 영상을 안정적으로 표시할 수 있다.The present invention initializes the voltage of the anode to a relatively high voltage when displaying a high-gradation image, so that the voltage of the anode can be easily charged and increased to the target voltage within a limited time, thereby stably displaying the high-gradation image. .
본 발명은 블랙 영상을 표시할 때, 애노드의 초기화 전압을 적어도 발광 소자의 문턱 전압보다 낮은 전압으로 설정하여 발광 소자가 발광하여 블랙 영상이 표시되지 않는 문제점을 최소화할 수 있다. According to the present invention, when the black image is displayed, the problem that the black image is not displayed can be minimized by setting the initialization voltage of the anode to at least a voltage lower than the threshold voltage of the light emitting device, so that the light emitting device emits light.
본 발명은 표시될 영상의 계조에 따라 가변되는 초기화 전압을 데이터 전압을 이용해 출력함으로써, 초기화 전압 가변을 위한 별도의 IC나 회로 구조를 간소화할 수 있다. According to the present invention, a separate IC or circuit structure for changing the initialization voltage can be simplified by outputting the initialization voltage that is changed according to the grayscale of the image to be displayed using the data voltage.
본 발명은 역감마 계조 방식에서 데이터 전압을 반전시켜 애노드를 초기화하는 초기화 전압으로 사용함에 따라 화소 회로의 구조를 간소화할 수 있다. The present invention can simplify the structure of the pixel circuit by inverting the data voltage in the inverse gamma grayscale method and using it as an initialization voltage for initializing the anode.
본 발명은 표시될 영상의 계조에 따라 발광 소자의 기생 커패시터의 방전 속도를 제어하여 애노드의 초기화 전압을 용이하게 가변할 수 있다.According to the present invention, the initialization voltage of the anode can be easily varied by controlling the discharge rate of the parasitic capacitor of the light emitting device according to the gray level of the image to be displayed.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.The effect according to the present invention is not limited by the contents exemplified above, and more various effects are included in the present invention.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 구성도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소 회로의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 화소 회로에 입력되는 신호들의 파형을 도시한 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 발광 소자의 애노드의 전압을 설명하기 위한 파형도이다.
도 5는 비교예에 따른 표시 장치의 발광 소자의 애노드의 전압을 설명하기 위한 파형도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 화소 회로의 회로도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 방전 전류를 설명하기 위한 도면이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 화소 회로의 회로도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 방전 전류를 설명하기 위한 도면이다.1 is a schematic configuration diagram of a display device according to an exemplary embodiment of the present invention.
2 is a circuit diagram of a pixel circuit of a display device according to an exemplary embodiment.
3 is a timing diagram illustrating waveforms of signals input to a pixel circuit of a display device according to an exemplary embodiment.
4 is a waveform diagram illustrating a voltage of an anode of a light emitting device of a display device according to an exemplary embodiment of the present invention.
5 is a waveform diagram illustrating a voltage of an anode of a light emitting device of a display device according to a comparative example.
6 is a circuit diagram of a pixel circuit of a display device according to another exemplary embodiment of the present invention.
7 is a diagram for describing a discharge current of a display device according to another exemplary embodiment of the present invention.
8 is a circuit diagram of a pixel circuit of a display device according to another exemplary embodiment of the present invention.
9 is a diagram for explaining a discharge current of a display device according to another exemplary embodiment of the present invention.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different shapes, only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention pertains It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, areas, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. When 'includes', 'have', 'consists of', etc. mentioned in the present invention are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, cases including the plural are included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. In interpreting the components, it is construed as including an error range even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.Reference to a device or layer “on” another device or layer includes any intervening layer or other device directly on or in the middle of the other device or layer.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.Also, although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.The area and thickness of each component shown in the drawings are illustrated for convenience of description, and the present invention is not necessarily limited to the area and thickness of the illustrated component.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or implemented together in a related relationship. may be
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 구성도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 표시 패널(PN), 게이트 드라이버(GD), 데이터 드라이버(DD) 및 타이밍 컨트롤러(TC)만을 도시하였다.1 is a schematic configuration diagram of a display device according to an exemplary embodiment of the present invention. In FIG. 1 , only the display panel PN, the gate driver GD, the data driver DD, and the timing controller TC are illustrated among various components of the
도 1을 참조하면, 표시 장치(100)는 복수의 서브 화소(SP)를 포함하는 표시 패널(PN), 표시 패널(PN)에 각종 신호를 공급하는 게이트 드라이버(GD) 및 데이터 드라이버(DD), 게이트 드라이버(GD)와 데이터 드라이버(DD)를 제어하는 타이밍 컨트롤러(TC)를 포함한다.Referring to FIG. 1 , the
타이밍 컨트롤러(TC)는 외부로부터 입력된 영상 데이터(RGB)를 정렬하여 데이터 드라이버(DD)에 공급한다. 타이밍 컨트롤러(TC)는 외부로부터 입력되는 동기 신호(SYNC), 예를 들어, 도트 클럭 신호, 데이터 인에이블 신호, 수평/수직 동기 신호를 이용해 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 그리고 타이밍 컨트롤러(TC)는 생성된 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 게이트 드라이버(GD) 및 데이터 드라이버(DD) 각각에 공급하여 게이트 드라이버(GD) 및 데이터 드라이버(DD)를 제어할 수 있다.The timing controller TC aligns the image data RGB input from the outside and supplies it to the data driver DD. The timing controller TC generates a gate control signal GCS and a data control signal DCS using an externally input synchronization signal SYNC, for example, a dot clock signal, a data enable signal, and a horizontal/vertical synchronization signal. can create In addition, the timing controller TC supplies the generated gate control signal GCS and the data control signal DCS to the gate driver GD and the data driver DD, respectively, to control the gate driver GD and the data driver DD. can be controlled
게이트 드라이버(GD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 게이트 제어 신호(GCS)에 따라 복수의 스캔 배선(SL)에 복수의 스캔 신호(SCAN)를 공급한다. 도 1에서는 하나의 게이트 드라이버(GD)가 표시 패널(PN)의 일 측에 이격되어 배치된 것으로 도시하였으나, 게이트 드라이버(GD)의 개수 및 배치는 이에 제한되지 않는다. The gate driver GD supplies the plurality of scan signals SCAN to the plurality of scan lines SL according to the plurality of gate control signals GCS provided from the timing controller TC. Although one gate driver GD is illustrated as being spaced apart from one side of the display panel PN in FIG. 1 , the number and arrangement of the gate drivers GD is not limited thereto.
데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(TC)로부터 입력되는 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 전압(Vdata)으로 변환한다. 그리고 데이터 드라이버(DD)는 변환된 데이터 전압(Vdata)을 복수의 데이터 배선(DL)에 공급할 수 있다. The data driver DD converts the image data RGB input from the timing controller TC into the data voltage Vdata by using the reference gamma voltage according to the plurality of data control signals DCS provided from the timing controller TC. do. In addition, the data driver DD may supply the converted data voltage Vdata to the plurality of data lines DL.
표시 패널(PN)은 사용자에게 영상을 표시하기 위한 구성으로, 복수의 서브 화소(SP)를 포함한다. 표시 패널(PN)에서 복수의 스캔 배선(SL) 및 복수의 데이터 배선(DL)이 서로 교차되고, 복수의 서브 화소(SP) 각각은 스캔 배선(SL) 및 데이터 배선(DL)에 연결된다. 이 외에도 도면에 도시되지는 않았으나, 복수의 서브 화소(SP) 각각은 고전위 전원 배선, 저전위 전원 배선, 초기화 신호 배선, 발광 제어 배선 등에 연결될 수 있다.The display panel PN is configured to display an image to a user and includes a plurality of sub-pixels SP. In the display panel PN, the plurality of scan lines SL and the plurality of data lines DL cross each other, and each of the plurality of sub-pixels SP is connected to the scan line SL and the data line DL. In addition, although not shown in the drawings, each of the plurality of sub-pixels SP may be connected to a high potential power line, a low potential power line, an initialization signal line, a light emission control line, and the like.
복수의 서브 화소(SP)는 화면을 구성하는 최소 단위로, 복수의 서브 화소(SP) 각각은 발광 소자 및 이를 구동하기 위한 화소 회로를 포함한다. 복수의 발광 소자는 표시 패널(PN)의 종류에 따라 상이하게 정의될 수 있다. 예를 들어, 표시 패널(PN)이 유기 발광 표시 패널인 경우, 발광 소자는 애노드, 유기층 및 캐소드를 포함하는 유기 발광 소자일 수 있다. 이외에도 발광 소자로 퀀텀닷(Quantum dot, QD)이 포함된 퀀텀닷 발광 소자(Quantum dot light-emitting diode, QLED) 등이 더 사용될 수도 있다. 이하에서는 발광 소자가 애노드와 캐소드를 포함하는 유기 발광 소자인 것으로 가정하여 설명하기로 하나, 발광 소자의 종류는 이에 제한되지 않는다.The plurality of sub-pixels SP is a minimum unit constituting a screen, and each of the plurality of sub-pixels SP includes a light emitting device and a pixel circuit for driving the plurality of sub-pixels. The plurality of light emitting devices may be defined differently depending on the type of the display panel PN. For example, when the display panel PN is an organic light emitting display panel, the light emitting device may be an organic light emitting device including an anode, an organic layer, and a cathode. In addition, a quantum dot light-emitting diode (QLED) including a quantum dot (QD) may be further used as the light emitting device. Hereinafter, it is assumed that the light emitting device is an organic light emitting device including an anode and a cathode, but the type of the light emitting device is not limited thereto.
화소 회로는 발광 소자의 구동을 제어하기 위한 회로이다. 화소 회로는 예를 들어, 복수의 트랜지스터 및 커패시터를 포함하여 구성될 수 있으나, 이에 제한되는 것은 아니다.The pixel circuit is a circuit for controlling the driving of the light emitting element. The pixel circuit may include, for example, a plurality of transistors and capacitors, but is not limited thereto.
이하에서는 도 2 및 도 3을 참조하여 복수의 서브 화소(SP)에 대하여 보다 상세히 설명하기로 한다. Hereinafter, the plurality of sub-pixels SP will be described in more detail with reference to FIGS. 2 and 3 .
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소 회로의 회로도이다. 도 3은 본 발명의 일 실시예에 따른 표시 장치의 화소 회로에 입력되는 신호들의 파형을 도시한 타이밍도이다. 2 is a circuit diagram of a pixel circuit of a display device according to an exemplary embodiment. 3 is a timing diagram illustrating waveforms of signals input to a pixel circuit of a display device according to an exemplary embodiment.
도 2를 참조하면, 복수의 서브 화소(SP) 각각에는 발광 소자(OLED)와 발광 소자(OLED)를 구동하기 위한 화소 회로가 배치된다. Referring to FIG. 2 , a light emitting device OLED and a pixel circuit for driving the light emitting device OLED are disposed in each of the plurality of sub-pixels SP.
화소 회로는 복수의 트랜지스터와 스토리지 커패시터(Cst)를 포함할 수 있다. 예를 들어, 화소 회로는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 구동 트랜지스터(DT) 및 하나의 스토리지 커패시터(Cst)를 포함하는 7T1C 구조로 이루어질 수 있다. 다만, 화소 회로에 포함된 트랜지스터 및 커패시터의 개수는 다양하게 구성될 수 있으며, 이에 제한되지 않는다. The pixel circuit may include a plurality of transistors and a storage capacitor Cst. For example, the pixel circuit includes a first transistor T1 , a second transistor T2 , a third transistor T3 , a fourth transistor T4 , a fifth transistor T5 , a sixth transistor T6 , and a driver. It may have a 7T1C structure including a transistor DT and one storage capacitor Cst. However, the number of transistors and capacitors included in the pixel circuit may be variously configured, but is not limited thereto.
한편, 복수의 트랜지스터는 N타입 트랜지스터 또는 P타입 트랜지스터일 수 있다. N타입 트랜지스터는 캐리어가 전자이므로 소스 전극에서 드레인 전극으로 전자가 흐를 수 있고, 전류는 드레인 전극에서 소스 전극으로 흐를 수 있다. P타입 트랜지스터는 캐리어가 정공이므로 소스 전극에서 드레인 전극으로 정공이 흐를 수 있고, 전류는 소스 전극에서 드레인 전극으로 흐를 수 있다. 예를 들어, 복수의 트랜지스터 중 하나의 트랜지스터는 N타입 트랜지스터일 수 있고, 복수의 트랜지스터 중 다른 하나의 트랜지스터는 P타입 트랜지스터일 수 있다. 이하에서는 복수의 트랜지스터가 P타입 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되지 않는다. Meanwhile, the plurality of transistors may be N-type transistors or P-type transistors. In the N-type transistor, since carriers are electrons, electrons may flow from the source electrode to the drain electrode, and current may flow from the drain electrode to the source electrode. In the P-type transistor, since carriers are holes, holes may flow from the source electrode to the drain electrode, and current may flow from the source electrode to the drain electrode. For example, one transistor of the plurality of transistors may be an N-type transistor, and the other transistor of the plurality of transistors may be a P-type transistor. Hereinafter, it is assumed that the plurality of transistors are P-type transistors, but the present invention is not limited thereto.
구동 트랜지스터(DT)는 발광 소자(OLED)에 인가되는 구동 전류를 제어하는 트랜지스터이다. 구동 트랜지스터(DT)는 제1 전극이 제1 노드(N1)에 연결되고, 게이트 전극이 제2 노드(N2)에 연결되며, 제2 전극이 제3 노드(N3)에 연결된다. 제1 노드(N1)는 고전위 전원 전압(VDD) 또는 데이터 전압(Vdata)이 전달되는 노드로, 구동 트랜지스터(DT)는 제1 노드(N1)를 통해 고전위 전원 배선 또는 데이터 배선(DL)과 전기적으로 연결될 수 있다. 제2 노드(N2)는 스토리지 커패시터(Cst)와 제1 초기화 배선 사이의 노드로, 구동 트랜지스터(DT)는 제2 노드(N2)에 전달되는 전압에 기초하여 턴 온(turn-on) 또는 턴 오프(turn-off) 될 수 있다. 제3 노드(N3)는 구동 트랜지스터(DT)와 발광 소자(OLED) 사이의 노드로 구동 전류는 제3 노드(N3)를 지나 발광 소자(OLED)의 애노드로 전달될 수 있다. The driving transistor DT is a transistor that controls a driving current applied to the light emitting device OLED. In the driving transistor DT, a first electrode is connected to a first node N1 , a gate electrode is connected to a second node N2 , and a second electrode is connected to a third node N3 . The first node N1 is a node to which the high potential power voltage VDD or the data voltage Vdata is transmitted, and the driving transistor DT is connected to the high potential power supply line or data line DL through the first node N1. can be electrically connected to The second node N2 is a node between the storage capacitor Cst and the first initialization line, and the driving transistor DT is turned on or turned on based on the voltage transferred to the second node N2 . can be turned off. The third node N3 is a node between the driving transistor DT and the light emitting device OLED, and a driving current may be transferred to the anode of the light emitting device OLED through the third node N3.
제1 트랜지스터(T1)는 게이트 전극에 인가된 전압에 따라, 데이터 배선(DL)과 제1 노드(N1)를 선택적으로 연결한다. 제1 트랜지스터(T1)는 게이트 전극이 N번째 스캔 배선(SL)에 연결되어, N번째 스캔 신호(SCAN(N))에 의해 턴 온 또는 턴 오프 될 수 있다. 제1 트랜지스터(T1)는 턴 온 된 경우, 제1 노드(N1)와 데이터 배선(DL)을 전기적으로 연결할 수 있다. The first transistor T1 selectively connects the data line DL and the first node N1 according to a voltage applied to the gate electrode. The first transistor T1 may have a gate electrode connected to the N-th scan line SL, and may be turned on or off by the N-th scan signal SCAN(N). When the first transistor T1 is turned on, it may electrically connect the first node N1 and the data line DL.
제2 트랜지스터(T2)는 게이트 전극에 인가된 전압에 따라, 고전위 전원 배선과 제1 노드(N1)를 선택적으로 연결한다. 제2 트랜지스터(T2)는 게이트 전극이 발광 제어 배선에 연결되어, 발광 제어 배선에 인가된 발광 제어 신호(EM)에 의해 턴 온 또는 턴 오프 될 수 있다. 제2 트랜지스터(T2)는 턴 온 된 경우, 제1 노드(N1)와 고전위 전원 배선을 전기적으로 연결할 수 있다. The second transistor T2 selectively connects the high potential power line and the first node N1 according to the voltage applied to the gate electrode. The second transistor T2 may have a gate electrode connected to the light emission control line and may be turned on or off by the light emission control signal EM applied to the light emission control line. When the second transistor T2 is turned on, it may electrically connect the first node N1 and the high potential power line.
제2 노드(N2)와 제3 노드(N3) 사이에 제3 트랜지스터(T3)가 연결된다. 제3 트랜지스터(T3)는 구동 트랜지스터(DT)의 게이트 전극과 제2 전극 사이에 연결될 수 있다. 제3 트랜지스터(T3)는 게이트 전극이 N번째 스캔 배선(SL)과 연결되고, N번째 스캔 신호(SCAN(N))에 의해 턴 온 또는 턴 오프 될 수 있다. 턴 온 된 제3 트랜지스터(T3)는 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 단락시켜 구동 트랜지스터(DT)를 다이오드 커넥션(diode connection)시킬 수 있다. A third transistor T3 is connected between the second node N2 and the third node N3 . The third transistor T3 may be connected between the gate electrode and the second electrode of the driving transistor DT. The third transistor T3 has a gate electrode connected to the N-th scan line SL, and may be turned on or off by the N-th scan signal SCAN(N). The turned-on third transistor T3 may diode-connect the driving transistor DT by shorting the gate electrode and the second electrode of the driving transistor DT.
만약, 제3 트랜지스터(T3)에 의해 구동 트랜지스터(DT)가 다이오드 커넥션 된 경우, 구동 트랜지스터(DT)의 제1 전극에서 제2 전극으로 전류가 흐를 수 있고, 제2 노드(N2)의 전압은 계속 상승할 수 있다. 이 경우, 구동 트랜지스터(DT)의 게이트 전극과 연결된 제2 노드(N2)의 전압은 데이터 전압(Vdata)에서 구동 트랜지스터(DT)의 문턱 전압을 뺀 값까지 상승하여 구동 트랜지스터(DT)의 문턱 전압을 샘플링할 수 있다. 따라서, 제3 트랜지스터(T3)는 데이터 전압(Vdata)에 구동 트랜지스터(DT)의 문턱 전압이 보상된 전압이 구동 트랜지스터(DT)로 인가되도록 할 수 있다.If the driving transistor DT is diode-connected by the third transistor T3, a current may flow from the first electrode to the second electrode of the driving transistor DT, and the voltage at the second node N2 is can continue to rise. In this case, the voltage of the second node N2 connected to the gate electrode of the driving transistor DT rises to a value obtained by subtracting the threshold voltage of the driving transistor DT from the data voltage Vdata, and thus the threshold voltage of the driving transistor DT can be sampled. Accordingly, the third transistor T3 may allow a voltage obtained by compensating the threshold voltage of the driving transistor DT to the data voltage Vdata to be applied to the driving transistor DT.
제1 초기화 배선과 제2 노드(N2) 사이에 제4 트랜지스터(T4)가 배치된다. 제4 트랜지스터(T4)는 N-1번째 스캔 배선(SL)에 인가된 N-1번째 스캔 신호(SCAN(N-1))에 의해 턴 온 되어 제1 초기화 배선과 제2 노드(N2)를 전기적으로 연결할 수 있다. 제4 트랜지스터(T4)는 구동 트랜지스터(DT)의 게이트 전극이자 제2 노드(N2)로 제1 초기화 전압(Vini1)을 전달하여, 구동 트랜지스터(DT)의 게이트 전극의 전압을 제1 초기화 전압(Vini1)으로 초기화할 수 있다. A fourth transistor T4 is disposed between the first initialization line and the second node N2 . The fourth transistor T4 is turned on by the N-1 th scan signal SCAN(N-1) applied to the N-1 th scan line SL to connect the first initialization line and the second node N2. It can be electrically connected. The fourth transistor T4 transfers the first initialization voltage Vini1 to the gate electrode of the driving transistor DT and the second node N2 to change the voltage of the gate electrode of the driving transistor DT to the first initialization voltage ( Vini1) can be initialized.
구동 트랜지스터(DT)와 발광 소자(OLED) 사이에 제5 트랜지스터(T5)가 배치된다. 제5 트랜지스터(T5)는 발광 제어 배선의 발광 제어 신호(EM)에 의해 턴 온 되어 구동 전류를 발광 소자(OLED)로 전달할 수 있다. 제5 트랜지스터(T5)의 턴 온 타이밍을 조절하여, 발광 소자(OLED)의 발광 타이밍을 제어할 수 있다. A fifth transistor T5 is disposed between the driving transistor DT and the light emitting device OLED. The fifth transistor T5 may be turned on by the emission control signal EM of the emission control line to transmit a driving current to the light emitting device OLED. By adjusting the turn-on timing of the fifth transistor T5 , the light emission timing of the light emitting device OLED may be controlled.
발광 소자(OLED)의 애노드와 제2 초기화 배선 사이에 제6 트랜지스터(T6)가 배치된다. 제6 트랜지스터(T6)는 N번째 스캔 배선(SL)에 인가된 N번째 스캔 신호(SCAN(N))에 의해 턴 온 되어, 발광 소자(OLED)의 애노드의 전압을 제2 초기화 전압(Vini2)으로 초기화할 수 있다. 이때, 애노드의 전압을 제2 초기화 전압(Vini2)으로 초기화하는 제6 트랜지스터(T6)는 초기화 트랜지스터로 지칭될 수 있다. A sixth transistor T6 is disposed between the anode of the light emitting device OLED and the second initialization line. The sixth transistor T6 is turned on by the N-th scan signal SCAN(N) applied to the N-th scan line SL to change the voltage of the anode of the light emitting device OLED to the second initialization voltage Vini2 . can be initialized with In this case, the sixth transistor T6 that initializes the voltage of the anode to the second initialization voltage Vini2 may be referred to as an initialization transistor.
고전위 전원 배선과 제2 노드(N2) 사이에 스토리지 커패시터(Cst)가 배치된다. 스토리지 커패시터(Cst)는 일정 전압을 저장하여 발광 기간 동안 구동 트랜지스터(DT)의 게이트 전극의 전압을 일정하게 유지시킬 수 있다. A storage capacitor Cst is disposed between the high potential power line and the second node N2 . The storage capacitor Cst may store a constant voltage to constantly maintain the voltage of the gate electrode of the driving transistor DT during the light emission period.
발광 소자(OLED)는 애노드가 제5 트랜지스터(T5)와 연결되고, 캐소드가 저전위 전원 배선에 연결된다. 발광 소자(OLED)는 구동 트랜지스터(DT)에 의해 제어된 구동 전류를 공급받아 광을 발광할 수 있다. The light emitting device OLED has an anode connected to the fifth transistor T5 and a cathode connected to a low potential power line. The light emitting device OLED may emit light by receiving a driving current controlled by the driving transistor DT.
한편, 화소 회로는 하나의 프레임 동안 초기화 기간(initial), 샘플링 및 데이터 기입 기간(Sampling & Writing) 및 발광 기간(Emission)으로 나누어 구동될 수 있다. Meanwhile, the pixel circuit may be driven by dividing it into an initialization period (initial), a sampling and data writing period (Sampling & Writing), and an emission period (Emission) during one frame.
도 3을 참조하면, 초기화 기간 동안 구동 트랜지스터(DT)의 게이트 전극의 전압을 초기화할 수 있다. Referring to FIG. 3 , the voltage of the gate electrode of the driving transistor DT may be initialized during the initialization period.
먼저, 초기화 기간 동안 N-1번째 스캔 배선(SL)에 로우 레벨의 N-1번째 스캔 신호(SCAN(N-1))가 인가될 수 있다. 로우 레벨의 N-1번째 스캔 신호(SCAN(N-1))가 인가된 경우, 제4 트랜지스터(T4)가 턴 온 되어, 구동 트랜지스터(DT)의 게이트 전극의 전압을 제1 초기화 전압(Vini1)으로 초기화할 수 있다. First, a low-level N-1 th scan signal SCAN(N-1) may be applied to the N-1 th scan line SL during the initialization period. When the N-1 th scan signal SCAN(N-1) of the low level is applied, the fourth transistor T4 is turned on to change the voltage of the gate electrode of the driving transistor DT to the first initialization voltage Vini1 ) can be initialized.
다음으로, 샘플링 및 데이터 기입 기간에 N번째 스캔 배선(SL)에 로우 레벨의 N번째 스캔 신호(SCAN(N))가 인가될 수 있다. 이 경우, N번째 스캔 배선(SL)에 게이트 전극이 연결된 제1 트랜지스터(T1), 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)가 턴 온 될 수 있다. Next, the N-th scan signal SCAN(N) of a low level may be applied to the N-th scan line SL in the sampling and data writing period. In this case, the first transistor T1 , the third transistor T3 , and the sixth transistor T6 having the gate electrode connected to the N-th scan line SL may be turned on.
제1 트랜지스터(T1)가 턴 온 되어, 제1 노드(N1)이자 구동 트랜지스터(DT)의 제1 전극으로 데이터 전압(Vdata)이 공급될 수 있다. 이때, 상술한 바와 같이 제3 트랜지스터(T3)가 턴 온 되어 제2 노드(N2)의 전압은 데이터 전압(Vdata)에서 구동 트랜지스터(DT)의 문턱 전압을 뺀 값까지 상승할 수 있고, 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압(Vdata)에 구동 트랜지스터(DT)의 문턱 전압이 보상된 전압이 인가될 수 있다. As the first transistor T1 is turned on, the data voltage Vdata may be supplied to the first node N1 and the first electrode of the driving transistor DT. At this time, as described above, as the third transistor T3 is turned on, the voltage of the second node N2 may rise to a value obtained by subtracting the threshold voltage of the driving transistor DT from the data voltage Vdata, and the driving transistor A voltage in which the threshold voltage of the driving transistor DT is compensated may be applied to the data voltage Vdata to the gate electrode of DT.
그리고 제6 트랜지스터(T6)가 턴 온 된 경우, 제2 초기화 전압(Vini2)이 발광 소자(OLED)의 애노드로 전달되어, 애노드의 전압이 제2 초기화 전압(Vini2)으로 초기화될 수 있다.In addition, when the sixth transistor T6 is turned on, the second initialization voltage Vini2 may be transferred to the anode of the light emitting device OLED, and the voltage of the anode may be initialized to the second initialization voltage Vini2.
마지막으로, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)가 인가되어 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)가 턴 온 된다. 제2 트랜지스터(T2)가 턴 온 되어 구동 트랜지스터(DT)로 고전위 전원 전압(VDD)을 공급할 수 있고, 제5 트랜지스터(T5)는 턴 온 되어 구동 트랜지스터(DT)로부터 구동 전류를 발광 소자(OLED)로 전달할 수 있다. 따라서, 발광 기간 동안 발광 소자(OLED)는 구동 전류를 공급받아 발광할 수 있다.Finally, the low-level emission control signal EM is applied during the emission period to turn on the second transistor T2 and the fifth transistor T5 . The second transistor T2 is turned on to supply the high potential power voltage VDD to the driving transistor DT, and the fifth transistor T5 is turned on to transmit a driving current from the driving transistor DT to the light emitting device ( OLED). Accordingly, during the light emission period, the light emitting device OLED may receive a driving current to emit light.
한편, 발광 소자(OLED)의 애노드 전압을 초기화하는 제2 초기화 전압(Vini2)을 일정 레벨로 고정시키는 경우, 고계조의 영상 또는 저계조의 영상 중 어느 하나를 표시하기 어려운 문제점이 있다. 예를 들어, 제2 초기화 전압(Vini2)을 저전위 전원 전압(VSS)과 유사한 수준의 낮은 전압으로 고정한 경우, 고휘도의 영상을 표시하기 위해 필요한 타겟 전압까지 애노드 전압을 상승시키기 위해 필요한 시간이 부족하여 고휘도의 영상을 표시하기 어려울 수도 있다. 만약, 이러한 문제를 해결하기 위해 제2 초기화 전압(Vini2)을 상승시켜 저전위 전원 전압(VSS)과 차이를 크게 주는 경우, 고휘도 영상은 용이하게 표시할지라도 제2 초기화 전압(Vini2)이 발광 소자(OLED)의 문턱 전압보다 큰 값을 가져 발광 소자(OLED)가 발광함에 따라 블랙 영상을 표시하기 어려운 문제점이 발생할 수 있다. On the other hand, when the second initialization voltage Vini2 for initializing the anode voltage of the light emitting device OLED is fixed to a predetermined level, it is difficult to display either a high grayscale image or a low grayscale image. For example, when the second initialization voltage Vini2 is fixed to a low voltage similar to the low potential power supply voltage VSS, the time required to increase the anode voltage to the target voltage required to display a high-brightness image is insufficient. Therefore, it may be difficult to display a high-brightness image. If, in order to solve this problem, the second initialization voltage Vini2 is increased to give a large difference from the low potential power voltage VSS, the second initialization voltage Vini2 is the light emitting device even though a high-brightness image is easily displayed. As the light emitting device (OLED) emits light because it has a value greater than the threshold voltage of the OLED, it may be difficult to display a black image.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 표시될 영상의 계조에 따라 제2 초기화 전압(Vini2)을 가변하여 애노드의 전압을 초기화할 수 있다. Accordingly, in the
이하에서는 도 4 및 도 5를 참조하여, 제2 초기화 전압(Vini2)을 가변하여 고계조 및 저계조의 영상을 모두 용이하게 구현하는 방법에 대해 상세히 설명하기로 한다. Hereinafter, a method of easily realizing both high grayscale and low grayscale images by varying the second initialization voltage Vini2 will be described in detail with reference to FIGS. 4 and 5 .
도 4는 본 발명의 일 실시예에 따른 표시 장치의 발광 소자의 애노드의 전압을 설명하기 위한 파형도이다. 도 5는 비교예에 따른 표시 장치의 발광 소자의 애노드의 전압을 설명하기 위한 파형도이다. 본 발명의 일 실시예에 따른 표시 장치(100)는 제2 초기화 전압(Vini2)이자 애노드의 전압이 가변되고, 비교예에 따른 표시 장치는 제2 초기화 전압(Vini2), 즉, 애노드의 전압이 일정 레벨로 고정된다. 4 is a waveform diagram illustrating a voltage of an anode of a light emitting device of a display device according to an exemplary embodiment of the present invention. 5 is a waveform diagram illustrating a voltage of an anode of a light emitting device of a display device according to a comparative example. In the
도 4를 참조하면, 표시될 영상의 계조에 따라 발광 소자(OLED)에서 발광하는 광의 휘도가 달라짐에 따라 애노드로 인가되는 제2 초기화 전압(Vini2)이 가변될 수 있다.Referring to FIG. 4 , the second initialization voltage Vini2 applied to the anode may vary as the luminance of the light emitted from the light emitting device OLED varies according to the gray level of the image to be displayed.
먼저, 고계조 영상을 표시하는 경우, 발광 소자(OLED)에서 고휘도의 광을 발광하기 위해 타겟으로 하는 애노드 전압을 제1 애노드 전압(V_anode1)으로 가정할 수 있다. 이 경우, 제한된 시간 동안 애노드의 초기 전압인 제2 초기화 전압(Vini2_1)에서 제1 애노드 전압(V_anode1)까지 상승하기 위해, 제2 초기화 전압(Vini2_1)이 높은 값을 갖는 것이 유리할 수 있다. 제2 초기화 전압(Vini2_1)이 높은 값을 가질수록 제2 초기화 전압(Vini2_1)에서 제1 애노드 전압(V_anode1)까지 상승하는데 필요한 시간을 감소시킬 수 있다. 그러므로, 고계조 영상일수록 제2 초기화 전압(Vini2_1)을 높게 구성하여, 타겟으로 하는 애노드의 전압과 제2 초기화 전압(Vini2_1) 사이의 전압 차는 감소시키고, 제2 초기화 전압(Vini2_1)과 저전위 전원 전압(VSS) 사이의 전압 차(D1)는 증가시킬 수 있다. First, when displaying a high grayscale image, it may be assumed that an anode voltage, which is a target for emitting light of high luminance from the light emitting device OLED, is the first anode voltage V_anode1 . In this case, in order to increase from the second initialization voltage Vini2_1 that is the initial voltage of the anode to the first anode voltage V_anode1 for a limited time, it may be advantageous for the second initialization voltage Vini2_1 to have a high value. As the second initialization voltage Vini2_1 has a higher value, the time required to rise from the second initialization voltage Vini2_1 to the first anode voltage V_anode1 may be reduced. Therefore, the higher the grayscale image, the higher the second initialization voltage Vini2_1 is configured to reduce the voltage difference between the target anode voltage and the second initialization voltage Vini2_1, and the second initialization voltage Vini2_1 and the low potential power supply The voltage difference D1 between the voltages VSS may increase.
다음으로, 저계조 영상을 표시하는 경우, 발광 소자(OLED)에서 저휘도의 광을 발광하기 위해 타겟으로 하는 애노드 전압을 제2 애노드 전압(V_anode2)으로 가정할 수 있다. 이 경우, 제2 초기화 전압(Vini2_2)을 고계조 영상에서 제2 초기화 전압(Vini2_1)보다 낮은 전압으로 구성하여도, 제한된 시간 동안 애노드의 전압이 제2 애노드 전압(V_anode2)까지 충분히 상승할 수 있다. 따라서, 고계조에서 저계조 영상으로 갈수록 제2 초기화 전압(Vini2_2)은 감소할 수 있고, 제2 초기화 전압(Vini2_2)과 저전위 전원 전압(VSS) 사이의 전압 차(D2)도 감소할 수 있다. Next, when a low grayscale image is displayed, it may be assumed that an anode voltage, which is a target for emitting light of low luminance from the light emitting device OLED, is the second anode voltage V_anode2 . In this case, even when the second initialization voltage Vini2_2 is configured as a voltage lower than the second initialization voltage Vini2_1 in the high grayscale image, the voltage of the anode may sufficiently rise to the second anode voltage V_anode2 for a limited time. . Accordingly, the second initialization voltage Vini2_2 may decrease from the high grayscale to the low grayscale image, and the voltage difference D2 between the second initialization voltage Vini2_2 and the low potential power voltage VSS may also decrease. .
이어서, 블랙 영상을 표시하는 경우, 발광 소자(OLED)에서 광을 발광하지 않도록 타겟으로 하는 애노드 전압을 제3 애노드 전압(V_anode3)으로 가정할 수 있다. 제3 애노드 전압(V_anode3)이 발광 소자(OLED)의 문턱 전압(Vth_OLED)보다 높다면 발광 소자(OLED)가 발광하게 되어 블랙을 표시할 수 없으므로, 제3 애노드 전압(V_anode3)은 발광 소자(OLED)의 문턱 전압(Vth_OLED)보다 낮은 전압이 될 수 있다. 이때, 제2 초기화 전압(Vini2_3)을 보다 낮은 전압으로 구성하여, 애노드의 전압이 문턱 전압(Vth_OLED) 이상으로 상승하는 것을 방지할 수 있다. 블랙 영상을 표시할 때, 제2 초기화 전압(Vini2_3)은 가장 낮은 전압으로 구성될 수 있고, 제2 초기화 전압(Vini2_3)과 저전위 전원 전압(VSS) 사이의 전압 차(D3) 또한 가장 작을 수 있다. Subsequently, when a black image is displayed, it may be assumed that an anode voltage, which is a target so that light is not emitted from the light emitting device OLED, is a third anode voltage V_anode3 . If the third anode voltage V_anode3 is higher than the threshold voltage Vth_OLED of the light emitting device OLED, the light emitting device OLED emits light and thus black cannot be displayed, so the third anode voltage V_anode3 is the light emitting device OLED ) may be lower than the threshold voltage Vth_OLED. In this case, by configuring the second initialization voltage Vini2_3 to be a lower voltage, it is possible to prevent the voltage of the anode from rising above the threshold voltage Vth_OLED. When a black image is displayed, the second initialization voltage Vini2_3 may be configured as the lowest voltage, and the voltage difference D3 between the second initialization voltage Vini2_3 and the low potential power voltage VSS may also be the smallest. have.
정리하면, 애노드의 제2 초기화 전압(Vini2)은 표시될 영상의 계조, 즉, 발광 소자(OLED)의 휘도와 비례할 수 있다. 고휘도의 광이 필요한 고계조 영상에서는 제2 초기화 전압(Vini2_1)이 상대적으로 높은 전압일 수 있고, 저휘도의 광 또는 광이 필요하지 않은 저계조 영상 또는 블랙 영상에서는 제2 초기화 전압(Vini2_2, Vini2_3)이 상대적은 낮은 전압일 수 있다. In summary, the second initialization voltage Vini2 of the anode may be proportional to the gray level of the image to be displayed, that is, the luminance of the light emitting device OLED. The second initialization voltage Vini2_1 may be a relatively high voltage in the high grayscale image requiring high luminance light, and the second initialization voltage Vini2_2, Vini2_3 in the low grayscale image or black image that does not require low luminance light or light. ) may be a relatively low voltage.
한편, 비교예에 따른 표시 장치에서는 제2 초기화 전압이 고정되어, 고계조의 영상을 표시하거나, 블랙 영상을 표시하기 어려울 수 있다. Meanwhile, in the display device according to the comparative example, since the second initialization voltage is fixed, it may be difficult to display a high grayscale image or a black image.
구체적으로, 도 5를 참조하면, 애노드의 초기 전압인 제2 초기화 전압(Vini2_4)이 보다 낮은 전압으로 고정된 경우, 제한된 시간 동안 애노드의 전압이 제2 초기화 전압(Vini2_4)에서 타겟으로 하는 제1 애노드 전압(V_anode1)까지 상승하기 어려울 수도 있다. 즉, 제2 초기화 전압(Vini2_4)과 저전위 전원 전압(VSS)의 전압 차(D4)가 작은 경우, 제한된 시간 동안 애노드의 전압이 제2 초기화 전압(Vini2_4)에서 제1 애노드 전압(V_anode1)까지 상승하기 어려울 수 있다. 표시 장치를 고속으로 구동할 때, 발광 소자(OLED)의 애노드의 전압이 상승하는 시간이 제한적이므로, 애노드에 충분한 전압이 충전되기 어려울 수 있다. 그러므로, 제2 초기화 전압(Vini2_4)의 전압 레벨에 따라 고계조의 영상을 표시하기 어려울 수도 있다. Specifically, referring to FIG. 5 , when the second initialization voltage Vini2_4 , which is the initial voltage of the anode, is fixed to a lower voltage, the voltage of the anode is the first target at the second initialization voltage Vini2_4 for a limited time. It may be difficult to rise to the anode voltage (V_anode1). That is, when the voltage difference D4 between the second initialization voltage Vini2_4 and the low-potential power supply voltage VSS is small, the voltage of the anode increases from the second initialization voltage Vini2_4 to the first anode voltage V_anode1 for a limited time. It can be difficult to climb. When the display device is driven at a high speed, since the time for which the voltage of the anode of the light emitting device OLED rises is limited, it may be difficult to charge the anode with sufficient voltage. Therefore, it may be difficult to display a high grayscale image according to the voltage level of the second initialization voltage Vini2_4 .
다만, 고계조의 영상을 표시하기 위해 제2 초기화 전압(Vini2_5)을 보다 높은 전압으로 고정하는 경우, 블랙 영상을 표시하기 어려울 수도 있다. 예를 들어, 제2 초기화 전압(Vini2_5)을 증가시킬 때, 애노드의 초기 전압이자 제2 초기화 전압(Vini2_5)이 발광 소자(OLED)의 문턱 전압(Vth_OLED)보다 높은 전압이 되는 경우가 발생할 수 있다. 제2 초기화 전압(Vini2_5)과 저전위 전원 전압(VSS)의 전압 차(D5)가 큰 경우, 초기의 애노드의 전압이 발광 소자(OLED)의 문턱 전압(Vth_OLED)보다 높거나 유사한 전압이 되는 경우가 발생할 수 있다. 제2 초기화 전압(Vini2_5)이 발광 소자(OLED)의 문턱 전압(Vth_OLED)보다 높은 경우, 애노드의 전압이 문턱 전압(Vth_OLED) 아래의 전압으로 방전되지 못하면 발광 소자(OLED)가 발광하게 되어 블랙 영상을 표시할 수 없다. 그러므로, 비교예에 따른 표시 장치와 같이 제2 초기화 전압(Vini2_4, Vini2_5)을 특정 전압으로 고정하는 경우, 고계조의 영상을 표시하기 어렵거나, 블랙 영상을 표시하기 어려울 수 있다. However, when the second initialization voltage Vini2_5 is fixed to a higher voltage to display a high grayscale image, it may be difficult to display a black image. For example, when the second initialization voltage Vini2_5 is increased, the initial voltage of the anode and the second initialization voltage Vini2_5 may be higher than the threshold voltage Vth_OLED of the light emitting device OLED. . When the voltage difference D5 between the second initialization voltage Vini2_5 and the low-potential power supply voltage VSS is large, the initial anode voltage is higher than or similar to the threshold voltage Vth_OLED of the light emitting device OLED may occur. When the second initialization voltage Vini2_5 is higher than the threshold voltage Vth_OLED of the light emitting device OLED, if the voltage of the anode is not discharged to a voltage below the threshold voltage Vth_OLED, the light emitting device OLED emits light and a black image cannot be displayed Therefore, when the second initialization voltages Vini2_4 and Vini2_5 are fixed to specific voltages as in the display device according to the comparative example, it may be difficult to display a high grayscale image or to display a black image.
따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 표시되는 영상의 계조에 따라 제2 초기화 전압(Vini2)을 가변하여 애노드의 전압을 용이하게 제어할 수 있다. 구체적으로, 고계조의 영상을 표시할 때, 제2 초기화 전압(Vini2), 즉, 애노드의 초기 전압을 보다 높은 전압으로 설정하여, 제한된 시간 내에 타겟으로 하는 고전압까지 애노드 전압을 용이하게 상승시킬 수 있다. 저계조의 영상을 표시할 때, 애노드의 초기 전압인 제2 초기화 전압(Vini2)을 보다 낮은 전압으로 설정하여, 제한된 시간 내에 타겟으로 하는 저전압까지 애노드 전압을 용이하게 상승시킬 수 있다. 아울러, 블랙 영상을 표시할 때, 제2 초기화 전압(Vini2)이자 애노드의 초기 전압을 적어도 문턱 전압(Vth_OLED)보다 낮은 전압으로 설정하여, 애노드의 초기 전압을 문턱 전압(Vth_OLED) 이하로 구성할 수 있고, 블랙 영상을 용이하게 표시할 수 있다. Accordingly, in the
한편, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 기존의 화소 회로에 인가되는 다른 전압을 이용하여 계조에 따라 가변되는 제2 초기화 전압(Vini2)을 출력할 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 역감마 계조 방식에 따른 데이터 전압(Vdata)을 이용하여 계조에 따라 가변하는 제2 초기화 전압(Vini2)을 출력할 수 있다. On the other hand, the
구체적으로, 본 발명의 일 실시예에 따른 표시 장치(100)는 역감마 계조 방식으로 동작할 수 있다. 역감마 계조 방식은 데이터 전압(Vdata)의 크기와 휘도가 반비례하는 방식으로, 데이터 전압(Vdata)이 높아질수록 휘도가 감소하고, 데이터 전압(Vdata)이 낮아질수록 휘도가 증가할 수 있다. 역감마 계조 방식은 구동 트랜지스터(DT)의 게이트 전극의 전압보다 낮은 전압 범위의 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 제1 전극에 인가하도록 구성된다. 이 경우, 데이터 전압(Vdata)을 높일수록 구동 트랜지스터(DT)의 게이트 전극과 제1 전극 사이의 전압(Vgs)이 작아지므로, 구동 전류와 휘도가 작아질 수 있다. 그러므로, 역감마 계조 방식에서는 데이터 전압(Vdata)이 증가할수록 표시 장치(100)의 휘도가 감소할 수 있다. Specifically, the
한편, 상술한 바와 같이, 제2 초기화 전압(Vini2)은 고계조의 영상일수록 높은 전압으로 구성되어 저전위 전원 전압(VSS)과의 전압 차가 큰 것이 유리하고, 저계조 또는 블랙 영상인 경우 상대적으로 낮은 전압으로 구성되어 저전위 전원 전압(VSS)과 전압 차가 작은 것이 유리하다. 그러므로, 표시 장치(100)에서 고휘도의 영상을 표시할수록 제2 초기화 전압(Vini2)은 증가할 수 있다. On the other hand, as described above, the second initialization voltage Vini2 is configured to have a higher voltage as the image of the high grayscale is higher, so it is advantageous to have a large voltage difference from the low potential power voltage VSS. It is advantageous that the voltage difference between the low potential power supply voltage (VSS) and the voltage difference is small because it is composed of a low voltage. Therefore, as the
이때, 역감마 계조 방식에서 데이터 전압(Vdata)은 고계조 영상일수록 낮은 양의 전압으로 구성되고, 저계조 영상일수록 높은 양의 전압으로 구성될 수 있다. 그리고 이러한 데이터 전압(Vdata)의 극성을 반전시키면, 고계조 영상일 때 음의 데이터 전압(-Vdata)이 저계조 영상일 때 음의 데이터 전압(-Vdata)보다 높은 값을 가질 수 있다. 예를 들어, 고계조 영상을 표시하기 위해 데이터 전압(Vdata)을 2V로 구성하고, 저계조 영상을 표시하기 위해 데이터 전압(Vdata)을 보다 높은 6V로 구성할 수 있다. 그리고 데이터 전압(Vdata)의 극성을 반전시키면, 고계조에서 음의 데이터 전압(-Vdata)은 -2V가 되고, 저계조에서 음의 데이터 전압(-Vdata)은 -6V가 되어 고계조에서 음의 데이터 전압(-Vdata)이 저계조에서 음의 데이터 전압(-Vdata)보다 큰 값을 가질 수 있다. In this case, in the inverse gamma grayscale method, the data voltage Vdata may be configured as a low positive voltage for a high grayscale image, and may be configured as a high positive voltage for a low grayscale image. In addition, if the polarity of the data voltage Vdata is inverted, the negative data voltage -Vdata in the high grayscale image may have a higher value than the negative data voltage -Vdata in the low grayscale image. For example, the data voltage Vdata may be configured as 2V to display a high grayscale image, and the data voltage Vdata may be configured as a higher 6V to display a low grayscale image. And if the polarity of the data voltage Vdata is inverted, the negative data voltage (-Vdata) becomes -2V in the high grayscale, and the negative data voltage (-Vdata) in the low grayscale becomes -6V, and becomes negative in the high grayscale. The data voltage -Vdata may have a greater value than the negative data voltage -Vdata in the low grayscale.
이에, 음의 데이터 전압(-Vdata)을 제2 초기화 전압(Vini2)으로 사용하는 경우, 고계조 영상에서 제2 초기화 전압(Vini2)을 저계조 영상에서 제2 초기화 전압(Vini2)보다 높은 전압으로 구성할 수 있다. 예를 들어, 고계조 영상을 표시할 때, 데이터 전압(Vdata)을 2V로 구성하면, 제2 초기화 전압(Vini2)을 -2V로 구성할 수 있다. 반대로 저계조 영상 또는 블랙 영상을 표시할 때, 데이터 전압(Vdata)을 6V로 증가시키면, 제2 초기화 전압(Vini2)은 -6V로 감소하여 애노드의 전압이 적어도 문턱 전압(Vth_OLED) 보다 낮아질 수 있다.Accordingly, when the negative data voltage (-Vdata) is used as the second initialization voltage Vini2, the second initialization voltage Vini2 in the high grayscale image is changed to a voltage higher than the second initialization voltage Vini2 in the low grayscale image. configurable. For example, when displaying a high grayscale image, if the data voltage Vdata is configured to be 2V, the second initialization voltage Vini2 may be configured to be -2V. Conversely, when a low grayscale image or a black image is displayed, if the data voltage Vdata is increased to 6V, the second initialization voltage Vini2 is decreased to -6V, so that the voltage of the anode may be lower than at least the threshold voltage Vth_OLED. .
한편, 제2 초기화 전압(Vini2)은 다양한 방식으로 공급될 수 있다. 예를 들어, 제2 초기화 전압(Vini2)을 인가하는 제2 초기화 배선과 데이터 배선(DL) 사이에 인버터(IV)를 연결하여 음의 데이터 전압(-Vdata)을 제2 초기화 전압(Vini2)으로 인가할 수도 있고, DC-DC 컨버터를 사용하여 제2 초기화 전압(Vini2)을 인가할 수 있다. 예를 들어, 타이밍 컨트롤러(TC) 및 데이터 드라이버(DD) 등을 포함하는 구동부에서 표시될 영상의 계조에 기초하여 제2 초기화 전압(Vini2)을 생성한 후, 이를 제2 초기화 배선으로 출력할 수도 있다. 이 경우, 영상의 계조에 따른 제2 초기화 전압(Vini2) 정보가 저장된 룩 업 테이블이나, 기존의 화소 회로에 인가되는 다른 전압을 이용하여 제2 초기화 전압(Vini2)을 생성할 수도 있다. 따라서, 제2 초기화 전압(Vini2)의 인가 방식은 다양하게 구성될 수 있으며, 이에 제한되지 않는다. Meanwhile, the second initialization voltage Vini2 may be supplied in various ways. For example, the inverter IV is connected between the data line DL and the second initialization line that applies the second initialization voltage Vini2 to convert the negative data voltage -Vdata into the second initialization voltage Vini2. may be applied, or the second initialization voltage Vini2 may be applied using a DC-DC converter. For example, the driver including the timing controller TC and the data driver DD may generate the second initialization voltage Vini2 based on the grayscale of the image to be displayed and then output it to the second initialization wire. have. In this case, the second initialization voltage Vini2 may be generated using a look-up table in which information on the second initialization voltage Vini2 according to the gray level of the image is stored or another voltage applied to the existing pixel circuit. Accordingly, a method of applying the second initialization voltage Vini2 may be configured in various ways, but is not limited thereto.
그리고 본 명세서에서는 데이터 전압(Vdata)을 이용하여 제2 초기화 전압(Vini2)을 가변하는 것으로 설명하였으나, 데이터 전압(Vdata) 대신 다른 전압을 이용하여 제2 초기화 전압(Vini2)을 가변할 수도 있으며, 이에 제한되지 않는다. In the present specification, it has been described that the second initialization voltage Vini2 is varied using the data voltage Vdata, but the second initialization voltage Vini2 may be varied using another voltage instead of the data voltage Vdata. It is not limited thereto.
또한, 본 명세서에서 화소 회로가 7T1C 구조인 것으로 설명하였으나, 역감마 방식을 사용하고, 애노드의 전압을 초기화하는 구성을 포함하는 화소 회로, 예를 들어, 8T1C 구조 등의 회로를 사용할 수도 있으며, 이에 제한되지 않는다. In addition, although it has been described in this specification that the pixel circuit has a 7T1C structure, a pixel circuit including a configuration that uses an inverse gamma method and initializes the anode voltage, for example, a circuit such as an 8T1C structure, may be used. not limited
본 발명의 일 실시예에 따른 표시 장치(100)에서는 표시될 영상의 계조에 따라 애노드의 전압을 초기화하는 제2 초기화 전압(Vini2)을 가변하여, 고계조 영상, 저계조 영상 및 블랙 영상을 안정적으로 표시할 수 있다. 발광 기간 전에 애노드의 전압을 제2 초기화 전압(Vini2)으로 초기화한 후, 타겟으로 하는 전압까지 애노드의 전압을 상승시켜 다양한 계조의 영상을 표시할 수 있다. 이때, 제한된 시간 내에서 고계조 영상을 표시하기 위해 애노드의 전압을 특정 전압으로 상승시켜야 하는 상황에서, 제2 초기화 전압(Vini2)이 특정 전압에 보다 인접하게 설정된 것이 유리할 수 있다. 반대로, 블랙 영상을 표시하기 위해서 애노드의 초기 전압인 제2 초기화 전압(Vini2)을 적어도 발광 소자(OLED)의 문턱 전압(Vth_OLED) 이하로 구성하여 블랙 영상에서 발광 소자(OLED)가 발광하지 않도록 할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 표시될 영상의 계조에 따라 애노드의 제2 초기화 전압(Vini2)을 가변하여, 다양한 계조의 영상을 안정적으로 표시할 수 있다. In the
본 발명의 일 실시예에 따른 표시 장치(100)에서는 데이터 전압(Vdata)을 활용하여 제2 초기화 전압(Vini2)을 가변함으로써, 제2 초기화 전압(Vini2)을 가변하여 인가하기 위한 구동 IC나 데이터 드라이버(DD) 등의 구조를 간소화할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 표시 장치(100)는 데이터 전압(Vdata)과 휘도가 반비례하는 역감마 계조 방식으로 구동될 수 있다. 이 경우, 고계조 영상에서는 데이터 전압(Vdata)이 상대적으로 낮은 양의 전압으로 이루어지고, 저계조 영상에서는 데이터 전압(Vdata)이 상대적으로 높은 양의 전압으로 이루어질 수 있다. 이때, 데이터 전압(Vdata)을 반전한 음의 데이터 전압(-Vdata)을 제2 초기화 전압(Vini2)으로 사용할 수 있다. 예를 들어, 고휘도 영상에서 데이터 전압(Vdata)이 2V이면 제2 초기화 전압(Vini2)은 -2V가 될 수 있고, 저휘도 영상에서 데이터 전압(Vdata)이 6V이면 제2 초기화 전압(Vini2)은-6V가 될 수 있다. 그리고 고휘도 영상을 표시하기 위해 제2 초기화 전압(Vini2)은 저전위 전원 전압(VSS)과의 전압 차가 큰 전압으로 구성되고, 저휘도 영상에서 제2 초기화 전압(Vini2)은 저전위 전원 전압(VSS)과 전압 차가 작은 전압으로 구성될 수 있다. 즉, 고휘도 영상에서 제2 초기화 전압(Vini2)이 저휘도 영상에서 제2 초기화 전압(Vini2)보다 큰 값을 가져야 한다. 그리고 데이터 전압(Vdata)을 음의 데이터 전압(-Vdata)으로 반전하여 제2 초기화 전압(Vini2)으로 이용하는 경우, 저휘도 영상에서 제2 초기화 전압(Vini2)인 -6V보다 고휘도 영상에서 제2 초기화 전압(Vini2)은 -2V이 더 큰 값을 가지게 된다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 역감마 계조 방식에서 사용되는 데이터 전압(Vdata)을 반전시켜 제2 초기화 전압(Vini2)으로 사용함에 따라, 계조 별로 제2 초기화 전압(Vini2)을 가변할 수 있고, 제2 초기화 전압(Vini2)을 생성하기 위한 별도의 구동 IC나 데이터 드라이버(DD) 등의 구조를 간소화할 수 있다.In the
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 화소 회로의 회로도이다. 도 7은 본 발명의 다른 실시예에 따른 표시 장치의 방전 전류를 설명하기 위한 도면이다. 도 6 및 도 7의 표시 장치(600)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 제7 트랜지스터(T7)를 이용하여 애노드로 전달되는 제2 초기화 전압(Vini2)을 가변하는 점을 제외하면 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다. 6 is a circuit diagram of a pixel circuit of a display device according to another exemplary embodiment of the present invention. 7 is a diagram for describing a discharge current of a display device according to another exemplary embodiment of the present invention. Compared to the
도 6을 참조하면, 제6 트랜지스터(T6)와 발광 소자(OLED)의 캐소드 사이에 제7 트랜지스터(T7)가 배치된다. 제7 트랜지스터(T7)를 통해 발광 소자(OLED)의 기생 커패시터(COLED)의 전하가 방전될 수 있다. 제7 트랜지스터(T7)는 제6 트랜지스터(T6)와 함께 발광 소자(OLED) 양단의 기생 커패시터(COLED)를 방전시켜 애노드의 전압을 다양한 제2 초기화 전압(Vini2)으로 가변할 수 있다. Referring to FIG. 6 , a seventh transistor T7 is disposed between the sixth transistor T6 and the cathode of the light emitting device OLED. Charges of the parasitic capacitor COLED of the light emitting device OLED may be discharged through the seventh transistor T7 . The seventh transistor T7 and the sixth transistor T6 may discharge the parasitic capacitor COLED across the light emitting device OLED to vary the voltage of the anode to various second initialization voltages Vini2 .
제7 트랜지스터(T7)의 게이트 전극은 인버터(IV)를 사이에 두고 데이터 배선(DL)과 연결된다. 데이터 배선(DL)으로부터 양의 데이터 전압(Vdata)은 인버터(IV)를 통과하며 음의 데이터 전압(-Vdata)으로 변환될 수 있고, 음의 데이터 전압(-Vdata)은 제7 트랜지스터(T7)의 게이트 전극으로 인가될 수 있다. 이때, 제7 트랜지스터(T7)의 게이트 전극에 인가되는 음의 데이터 전압(-Vdata)의 크기에 따라 제7 트랜지스터(T7)를 통해 발광 소자(OLED)의 기생 커패시터(COLED)의 방전 속도가 결정되고, 애노드의 초기 전압인 제2 초기화 전압(Vini2)이 결정될 수 있다. The gate electrode of the seventh transistor T7 is connected to the data line DL with the inverter IV interposed therebetween. The positive data voltage Vdata from the data line DL passes through the inverter IV and may be converted into a negative data voltage -Vdata, and the negative data voltage -Vdata is transferred to the seventh transistor T7. can be applied to the gate electrode of At this time, the discharge rate of the parasitic capacitor COLED of the light emitting device OLED through the seventh transistor T7 is determined according to the magnitude of the negative data voltage -Vdata applied to the gate electrode of the seventh transistor T7. and a second initialization voltage Vini2 that is an initial voltage of the anode may be determined.
도 7을 함께 참조하면, 제7 트랜지스터(T7)를 통해 기생 커패시터(COLED)로부터 방전 전류(Idc)가 흐를 수 있다. 이때, 제7 트랜지스터(T7)의 게이트 전극에 인가되는 음의 데이터 전압(-Vdata)의 크기에 따라 제7 트랜지스터(T7)를 통해 흐르는 방전 전류(Idc)가 제어될 수 있다. 이때, 초기화 트랜지스터로 지칭되는 제6 트랜지스터(T6)와 연결되어, 방전 전류(Idc)를 제어하는 제7 트랜지스터(T7)는 방전 제어 트랜지스터로 지칭될 수도 있다. Referring to FIG. 7 together, a discharge current Idc may flow from the parasitic capacitor COLED through the seventh transistor T7. In this case, the discharge current Idc flowing through the seventh transistor T7 may be controlled according to the magnitude of the negative data voltage -Vdata applied to the gate electrode of the seventh transistor T7 . In this case, the seventh transistor T7 connected to the sixth transistor T6 referred to as an initialization transistor to control the discharge current Idc may be referred to as a discharge control transistor.
예를 들어, 고계조 영상에서 데이터 전압(Vdata)을 2V로 하고, 저계조 영상에서 데이터 전압(Vdata)을 6V로 가정할 수 있다. 이 경우, 고계조 영상에서 음의 데이터 전압(-Vdata)은 -2V이고, 저계조 영상에서 음의 데이터 전압(-Vdata)은 -6V이다. 이때, 제7 트랜지스터(T7)에 -2V가 인가되는 경우보다 -6V가 인가될 때 방전 전류(Idc)가 더 많이 흐를 수 있다. For example, it may be assumed that the data voltage Vdata is 2V in the high grayscale image and the data voltage Vdata is 6V in the low grayscale image. In this case, the negative data voltage (-Vdata) in the high grayscale image is -2V, and the negative data voltage (-Vdata) in the low grayscale image is -6V. In this case, the discharge current Idc may flow more when -6V is applied than when -2V is applied to the seventh transistor T7 .
그러므로, 고계조 영상에서 제7 트랜지스터(T7)의 게이트 전극에 -2V가 인가되어 상대적으로 작은 방전 전류(Idc)가 흐르는 경우, 애노드의 전압이 상대적으로 높은 제2 초기화 전압(Vini2)으로 초기화될 수 있다. 반대로, 저계조 영상에서 제7 트랜지스터(T7)의 게이트 전극에 -6V가 인가되어 상대적으로 많은 방전 전류(Idc)가 흐르는 경우, 애노드의 전압이 상대적으로 낮은 제2 초기화 전압(Vini2)으로 초기화될 수 있다. 따라서, 고계조 영상에서 제7 트랜지스터(T7)를 통해 흐르는 방전 전류(Idc)보다 저계조 영상에서 제7 트랜지스터(T7)를 통해 흐르는 방전 전류(Idc)를 증가시켜, 저계조 영상에서 애노드의 전압을 상대적으로 낮은 전압으로 초기화할 수 있다. Therefore, in the high grayscale image, when -2V is applied to the gate electrode of the seventh transistor T7 and a relatively small discharge current Idc flows, the anode voltage is initialized to the relatively high second initialization voltage Vini2. can Conversely, when -6V is applied to the gate electrode of the seventh transistor T7 and a relatively large discharge current Idc flows in the low grayscale image, the anode voltage is initialized to the relatively low second initialization voltage Vini2. can Accordingly, by increasing the discharge current Idc flowing through the seventh transistor T7 in the low grayscale image than the discharge current Idc flowing through the seventh transistor T7 in the high grayscale image, the voltage of the anode in the low grayscale image can be initialized to a relatively low voltage.
따라서, 본 발명의 다른 실시예에 따른 표시 장치(600)에서는 음의 데이터 전압(-Vdata)에 의해 턴 온 또는 턴 오프 되어, 발광 소자(OLED)의 애노드와 캐소드를 연결하는 제7 트랜지스터(T7)를 배치하여, 애노드의 전압을 다양한 제2 초기화 전압(Vini2)으로 초기화할 수 있다. 구체적으로, 제7 트랜지스터(T7)는 발광 소자(OLED)의 기생 커패시터(COLED)와 저전위 전원 전압(VSS) 사이에 연결되어, 턴 온 된 경우 기생 커패시터(COLED)의 전하를 방전시킬 수 있다. 이때, 인버터(IV)에서 데이터 전압(Vdata)을 음의 데이터 전압(-Vdata)으로 변환한 후, 이를 제7 트랜지스터(T7)의 게이트 전극에 인가하여 제7 트랜지스터(T7)를 턴 온 또는 턴 오프 시킬 수 있다. 제7 트랜지스터(T7)의 게이트 전극에 인가되는 음의 데이터 전압(-Vdata)의 크기에 따라 제7 트랜지스터(T7)를 통해 흐르는 방전 전류(Idc)의 크기가 결정될 수 있고, 애노드의 제2 초기화 전압(Vini2) 또한 달라질 수 있다. 고계조 또는 저계조에 따라 데이터 전압(Vdata)이 달라지므로, 제7 트랜지스터(T7)를 통해 흐르는 방전 전류(Idc) 또한 달라질 수 있다. 예를 들어, 고계조 영상에서는 방전 전류(Idc)의 크기를 작게 하여 애노드의 제2 초기화 전압(Vini2)을 상대적으로 높은 전압으로 제어할 수 있고, 저계조 영상에서는 방전 전류(Idc)의 크기를 크게 하여 애노드의 제2 초기화 전압(Vini2)을 상대적으로 낮은 전압으로 제어할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(600)에서는 음의 데이터 전압(-Vdata)에 따라 발광 소자(OLED)의 기생 커패시터(COLED)의 방전 시 흐르는 방전 전류(Idc)의 크기를 제어하는 제7 트랜지스터(T7)를 배치하여, 애노드의 제2 초기화 전압(Vini2)을 다양한 전압으로 가변할 수 있다. 그러므로, 제한된 시간 내에서 애노드의 전압을 타겟 전압까지 충전하여 안정적으로 고휘도 영상을 표시할 수 있고, 애노드의 초기 전압인 제2 초기화 전압(Vini2)이 발광 소자(OLED)의 문턱 전압(Vth_OLED)을 넘지 않도록 하여 블랙 영상을 용이하게 표시할 수 있다. Accordingly, in the
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 화소 회로의 회로도이다. 도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 방전 전류를 설명하기 위한 도면이다. 도 8 및 도 9의 표시 장치(800)는 도 6 및 도 7의 표시 장치(600)와 비교하여 기준 전압 배선을 더 포함하는 점을 제외하면 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다. 8 is a circuit diagram of a pixel circuit of a display device according to another exemplary embodiment. 9 is a diagram for explaining a discharge current of a display device according to another exemplary embodiment of the present invention. Compared to the
도 8 및 도 9를 함께 참조하면, 제7 트랜지스터(T7)는 애노드와 기준 전압 배선 사이에 연결된다. 만약, 제7 트랜지스터(T7)의 게이트 전극에 턴 온 전압이 인가되는 경우, 제7 트랜지스터(T7)를 통해 발광 소자(OLED)의 애노드에서 기준 전압 배선까지 방전 전류(Idc)가 흐르며, 발광 소자(OLED)의 기생 커패시터(COLED)가 방전될 수 있다. 8 and 9 together, the seventh transistor T7 is connected between the anode and the reference voltage line. If a turn-on voltage is applied to the gate electrode of the seventh transistor T7, the discharge current Idc flows from the anode of the light emitting device OLED to the reference voltage line through the seventh transistor T7, and the light emitting device The parasitic capacitor COLED of the OLED may be discharged.
이때, 기준 전압 배선의 기준 전압(Vref)에 따라 제7 트랜지스터(T7)의 제1 전극과 제2 전극 사이의 전압(Vds)이 제어될 수 있다. 제7 트랜지스터(T7)를 흐르는 방전 전류(Idc)는 게이트 전극과 제1 전극 사이의 전압(Vgs)과 제1 전극과 제2 전극 사이의 전압(Vds)에 의해 결정될 수 있다. 이때, 제1 전극과 제2 전극 사이의 전압(Vds)이 증가할수록 방전 전류(Idc) 또한 증가할 수 있다. 예를 들어, 저계조 영상을 표시하기 위해 기준 전압(Vref)을 저전위 전원 전압(VSS)보다 낮게 구성하여 제1 전극과 제2 전극 사이의 전압(Vds) 및 제7 트랜지스터(T7)를 통해 흐르는 방전 전류(Idc)를 증가시킬 수 있고, 애노드의 초기 전압인 제2 초기화 전압(Vini2) 또한 낮은 값으로 설정될 수 있다. 반대로, 고계조 영상을 표시하기 위해 기준 전압(Vref)을 저전위 전원 전압(VSS)보다 높게 구성하여 제1 전극과 제2 전극 사이의 전압(Vds) 및 방전 전류(Idc)를 감소시킬 수 있고, 애노드의 초기 전압인 제2 초기화 전압(Vini2) 또한 높은 값으로 설정될 수 있다. In this case, the voltage Vds between the first electrode and the second electrode of the seventh transistor T7 may be controlled according to the reference voltage Vref of the reference voltage line. The discharge current Idc flowing through the seventh transistor T7 may be determined by the voltage Vgs between the gate electrode and the first electrode and the voltage Vds between the first electrode and the second electrode. In this case, as the voltage Vds between the first electrode and the second electrode increases, the discharge current Idc may also increase. For example, in order to display a low grayscale image, the reference voltage Vref is configured to be lower than the low potential power voltage VSS through the voltage Vds between the first electrode and the second electrode and the seventh transistor T7. The flowing discharge current Idc may be increased, and the second initialization voltage Vini2, which is an initial voltage of the anode, may also be set to a low value. Conversely, the voltage Vds and the discharge current Idc between the first electrode and the second electrode can be reduced by configuring the reference voltage Vref to be higher than the low-potential power supply voltage VSS in order to display a high grayscale image. , the second initialization voltage Vini2, which is the initial voltage of the anode, may also be set to a high value.
따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 발광 소자(OLED)의 애노드와 연결된 제7 트랜지스터(T7)를 기준 전압 배선과 연결하여, 제7 트랜지스터(T7)를 통해 흐르는 방전 전류(Idc)의 크기를 제어할 수 있고, 표시되는 영상의 계조에 따라 애노드의 초기 전압인 제2 초기화 전압(Vini2)을 다양하게 가변할 수 있다. 발광 소자(OLED)의 기생 커패시터(COLED)와 연결된 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 통해 방전 전류(Idc)가 흘러 기생 커패시터(COLED)가 방전될 수 있고, 이에 따라 애노드의 초기 전압인 제2 초기화 전압(Vini2)이 결정될 수 있다. 이때, 방전 전류(Idc)는 제7 트랜지스터(T7)의 게이트 전극과 제1 전극 사이의 전압(Vgs)과 제1 전극과 제2 전극 사이의 전압(Vds)에 따라 제어될 수 있다. 이 경우, 제7 트랜지스터(T7)와 연결된 기준 전압 배선의 기준 전압(Vref)을 제어하여 제7 트랜지스터(T7)의 제1 전극과 제2 전극 사이의 전압(Vds)을 제어할 수 있고, 방전 전류(Idc)의 크기를 결정할 수 있다. 만약, 제1 전극과 제2 전극 사이의 전압(Vds)을 제어하여 방전 전류(Idc)를 증가시키는 경우, 기생 커패시터(COLED)가 상대적으로 많이 방전되어 제2 초기화 전압(Vini2)이 상대적으로 낮은 전압으로 결정될 수 있다. 반대로 제1 전극과 제2 전극 사이의 전압(Vds)을 제어하여 방전 전류(Idc)를 감소시키는 경우, 기생 커패시터(COLED)가 상대적으로 적게 방전되어 제2 초기화 전압(Vini2)이 상대적으로 높은 전압으로 결정될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제7 트랜지스터(T7)를 기준 전압 배선과 연결하여 제1 전극과 제2 전극 사이의 전압(Vds) 및 이에 따른 방전 전류(Idc)를 제어할 수 있고, 표시될 영상의 계조에 따라 애노드의 초기 전압인 제2 초기화 전압(Vini2)을 다양하게 가변할 수 있다. Accordingly, in the
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.Display devices according to embodiments of the present invention may be described as follows.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 발광 소자를 포함하는 복수의 서브 화소가 배치된 기판, 및 복수의 발광 소자 각각의 애노드와 연결된 초기화 트랜지스터를 포함하고, 복수의 발광 소자에서 발광되는 광의 휘도가 증가할수록, 초기화 트랜지스터를 통해 애노드로 전달된 초기화 전압이 증가할 수 있다.A display device according to an embodiment of the present invention includes a substrate on which a plurality of sub-pixels including a plurality of light emitting devices are disposed, and an initialization transistor connected to an anode of each of the plurality of light emitting devices, and light is emitted from the plurality of light emitting devices As the luminance of the used light increases, the initialization voltage transmitted to the anode through the initialization transistor may increase.
본 발명의 다른 특징에 따르면, 복수의 발광 소자 각각의 캐소드에 저전위 전원 전압을 공급하는 저전위 전원 배선을 더 포함하고, 복수의 발광 소자에서 발광된 광이 고휘도일수록, 초기화 전압과 저전위 전원 전압 사이의 전압 차는 증가할 수 있다.According to another feature of the present invention, it further includes a low-potential power wiring supplying a low-potential power supply voltage to the cathodes of each of the plurality of light-emitting devices, and as the light emitted from the plurality of light-emitting devices has a higher luminance, the initialization voltage and the low-potential power supply The voltage difference between the voltages may increase.
본 발명의 또 다른 특징에 따르면, 복수의 발광 소자에서 발광된 광이 저휘도일수록, 초기화 전압과 저전위 전원 전압 사이의 전압 차는 감소할 수 있다.According to another feature of the present invention, as the luminance of the light emitted from the plurality of light emitting devices is lower, the voltage difference between the initialization voltage and the low potential power supply voltage may decrease.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소 각각으로 데이터 전압을 공급하는 복수의 데이터 배선을 더 포함하고, 복수의 발광 소자에서 발광된 광의 휘도는 데이터 전압과 반비례할 수 있다.According to another feature of the present invention, the device further includes a plurality of data lines supplying a data voltage to each of the plurality of sub-pixels, and the luminance of light emitted from the plurality of light emitting devices may be inversely proportional to the data voltage.
본 발명의 또 다른 특징에 따르면, 초기화 트랜지스터의 제1 전극과 연결된 초기화 배선을 더 포함하고, 초기화 배선을 통해 제1 전극에 인가된 제1 전압은 데이터 전압보다 낮은 전압일 수 있다.According to another feature of the present invention, the device may further include an initialization line connected to the first electrode of the initialization transistor, and the first voltage applied to the first electrode through the initialization line may be lower than the data voltage.
본 발명의 또 다른 특징에 따르면, 제1 전압 및 데이터 전압은 절댓값이 동일할 수 있다.According to another feature of the present invention, the absolute value of the first voltage and the data voltage may be the same.
본 발명의 또 다른 특징에 따르면, 초기화 트랜지스터와 연결된 방전 제어 트랜지스터, 및 방전 제어 트랜지스터의 게이트 전극과 복수의 데이터 배선 각각의 사이에 연결된 인버터를 더 포함할 수 있다.According to another feature of the present invention, the display device may further include a discharge control transistor connected to the initialization transistor, and an inverter connected between the gate electrode of the discharge control transistor and each of the plurality of data lines.
본 발명의 또 다른 특징에 따르면, 방전 제어 트랜지스터는 제1 전극이 저전위 전원 배선과 연결되고, 제2 전극이 초기화 트랜지스터와 연결될 수 있다.According to another feature of the present invention, in the discharge control transistor, a first electrode may be connected to a low-potential power line, and a second electrode may be connected to an initialization transistor.
본 발명의 또 다른 특징에 따르면, 방전 제어 트랜지스터의 제1 전극과 연결된 기준 전압 배선을 더 포함할 수 있다.According to another feature of the present invention, a reference voltage line connected to the first electrode of the discharge control transistor may be further included.
본 발명의 다른 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 복수의 서브 화소에 배치되고, 저전위 전원 배선과 연결된 캐소드를 포함하는 복수의 발광 소자, 복수의 발광 소자 각각의 애노드와 연결되어, 애노드의 전압을 초기화 전압으로 초기화하는 초기화 트랜지스터, 및 복수의 서브 화소로 데이터 전압을 전달하는 복수의 데이터 배선을 포함하고, 복수의 서브 화소에 의해 표시되는 영상이 저계조일수록 초기화 전압은 감소하고, 데이터 전압은 증가하며, 영상이 고계조일수록 초기화 전압은 증가하고, 데이터 전압은 감소할 수 있다.A display device according to another embodiment of the present invention includes a substrate on which a plurality of sub-pixels are defined, a plurality of light-emitting devices disposed on the plurality of sub-pixels and including a cathode connected to a low-potential power line, and each of the plurality of light-emitting devices an initialization transistor connected to the anode to initialize the voltage of the anode to the initialization voltage, and a plurality of data lines transmitting data voltages to the plurality of sub-pixels, wherein the image displayed by the plurality of sub-pixels is initialized as the grayscale is lower The voltage may decrease, the data voltage may increase, and the initialization voltage may increase and the data voltage may decrease as the image has a higher grayscale.
본 발명의 다른 특징에 따르면, 영상이 블랙 영상인 경우, 초기화 전압은 적어도 복수의 발광 소자의 문턱 전압 보다 낮은 전압일 수 있다.According to another feature of the present invention, when the image is a black image, the initialization voltage may be a voltage lower than the threshold voltages of at least the plurality of light emitting devices.
본 발명의 또 다른 특징에 따르면, 초기화 트랜지스터의 제1 전극과 연결된 초기화 배선을 더 포함하고, 초기화 배선으로부터 제1 전극으로 전달된 제1 전압은 절댓값이 데이터 전압의 절댓값과 동일할 수 있다.According to another feature of the present invention, the method may further include an initialization line connected to the first electrode of the initialization transistor, and an absolute value of the first voltage transmitted from the initialization line to the first electrode may be the same as an absolute value of the data voltage.
본 발명의 또 다른 특징에 따르면, 초기화 트랜지스터의 제1 전극과 연결된 방전 제어 트랜지스터, 및 방전 제어 트랜지스터의 게이트 전극과 복수의 데이터 배선 각각의 사이에 연결된 인버터를 더 포함할 수 있다.According to another feature of the present invention, the display device may further include a discharge control transistor connected to the first electrode of the initialization transistor, and an inverter connected between the gate electrode of the discharge control transistor and each of the plurality of data lines.
본 발명의 또 다른 특징에 따르면, 방전 제어 트랜지스터의 제1 전극 및 제2 전극 중 하나는 복수의 발광 소자의 캐소드와 연결되고, 나머지는 초기화 트랜지스터의 제1 전극과 연결될 수 있다.According to another feature of the present invention, one of the first electrode and the second electrode of the discharge control transistor may be connected to the cathodes of the plurality of light emitting devices, and the other may be connected to the first electrode of the initialization transistor.
본 발명의 또 다른 특징에 따르면, 방전 제어 트랜지스터의 제1 전극 및 제2 전극 중 하나와 연결된 기준 전압 배선을 더 포함하고, 기준 전압 배선의 기준 전압은 저전위 전원 배선의 저전위 전원 전압보다 낮은 전압일 수 있다.According to still another feature of the present invention, it further includes a reference voltage line connected to one of the first electrode and the second electrode of the discharge control transistor, wherein the reference voltage of the reference voltage line is lower than the low potential power supply voltage of the low potential power line. It can be voltage.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
100, 600, 800: 표시 장치
PN: 표시 패널
GD: 게이트 드라이버
DD: 데이터 드라이버
TC: 타이밍 컨트롤러
SP: 서브 화소
SL: 스캔 배선
DL: 데이터 배선
RGB: 영상 데이터
SYNC: 동기 신호
GCS: 게이트 제어 신호
DCS: 데이터 제어 신호
DT: 구동 트랜지스터
T1: 제1 트랜지스터
T2: 제2 트랜지스터
T3: 제3 트랜지스터
T4: 제4 트랜지스터
T5: 제5 트랜지스터
T6: 제6 트랜지스터
T7: 제7 트랜지스터
Cst: 스토리지 커패시터
COLED: 기생 커패시터
OLED: 발광 소자
IV: 인버터
N1: 제1 노드
N2: 제2 노드
N3: 제3 노드
SCAN: 스캔 신호
SCAN(N): N번째 스캔 신호
SCAN(N-1): N-1번째 스캔 신호
Vdata: 데이터 전압
VDD: 고전위 전원 전압
VSS: 저전위 전원 전압
Vini1: 제1 초기화 전압
Vini2: 제2 초기화 전압
EM: 발광 제어 신호
Idc: 방전 전류
Vref: 기준 전압
V_anode1: 제1 애노드 전압
V_anode2: 제2 애노드 전압
V_anode3: 제3 애노드 전압
V_anode4: 제4 애노드 전압
V_anode5: 제5 애노드 전압
Vth_OLED: 발광 소자의 문턱 전압
D1, D2, D3, D4, D5: 제2 초기화 전압과 저전위 전원 전압의 전압 차100, 600, 800: display device
PN: display panel
GD: gate driver
DD: data driver
TC: Timing Controller
SP: sub pixel
SL: scan wiring
DL: data wiring
RGB: image data
SYNC: Sync signal
GCS: gate control signal
DCS: data control signal
DT: driving transistor
T1: first transistor
T2: second transistor
T3: third transistor
T4: fourth transistor
T5: fifth transistor
T6: sixth transistor
T7: 7th transistor
Cst: storage capacitor
COLED: Parasitic Capacitors
OLED: light emitting element
IV: inverter
N1: first node
N2: second node
N3: third node
SCAN: scan signal
SCAN(N): Nth scan signal
SCAN(N-1): N-1th scan signal
Vdata: data voltage
VDD: high potential supply voltage
VSS: Low-potential supply voltage
Vini1: first initialization voltage
Vini2: second initialization voltage
EM: light emission control signal
Idc: discharge current
Vref: reference voltage
V_anode1: first anode voltage
V_anode2: second anode voltage
V_anode3: third anode voltage
V_anode4: fourth anode voltage
V_anode5: fifth anode voltage
Vth_OLED: Threshold voltage of the light emitting device
D1, D2, D3, D4, D5: voltage difference between the second initialization voltage and the low-potential power supply voltage
Claims (15)
상기 복수의 발광 소자 각각의 애노드와 연결된 초기화 트랜지스터를 포함하고,
상기 복수의 발광 소자에서 발광되는 광의 휘도가 증가할수록 상기 초기화 트랜지스터를 통해 상기 애노드로 전달된 초기화 전압이 증가하는, 표시 장치.a substrate on which a plurality of sub-pixels including a plurality of light emitting devices are disposed; and
Including an initialization transistor connected to the anode of each of the plurality of light emitting devices,
The initialization voltage transmitted to the anode through the initialization transistor increases as the luminance of the light emitted from the plurality of light emitting devices increases.
상기 복수의 발광 소자 각각의 캐소드에 저전위 전원 전압을 공급하는 저전위 전원 배선을 더 포함하고,
상기 복수의 발광 소자에서 발광된 광이 고휘도일수록, 상기 초기화 전압과 상기 저전위 전원 전압 사이의 전압 차는 증가하는, 표시 장치.According to claim 1,
Further comprising a low potential power supply wiring for supplying a low potential power supply voltage to the cathode of each of the plurality of light emitting devices,
A voltage difference between the initialization voltage and the low-potential power supply voltage increases as the light emitted from the plurality of light emitting devices has a higher luminance.
상기 복수의 발광 소자에서 발광된 광이 저휘도일수록, 상기 초기화 전압과 상기 저전위 전원 전압 사이의 전압 차는 감소하는, 표시 장치.3. The method of claim 2,
A voltage difference between the initialization voltage and the low potential power supply voltage decreases as the light emitted from the plurality of light emitting devices has a lower luminance.
상기 복수의 서브 화소 각각으로 데이터 전압을 공급하는 복수의 데이터 배선을 더 포함하고,
상기 복수의 발광 소자에서 발광된 광의 휘도는 상기 데이터 전압과 반비례하는, 표시 장치.3. The method of claim 2,
a plurality of data lines supplying data voltages to each of the plurality of sub-pixels;
and a luminance of light emitted from the plurality of light emitting devices is inversely proportional to the data voltage.
상기 초기화 트랜지스터의 제1 전극과 연결된 초기화 배선을 더 포함하고,
상기 초기화 배선을 통해 상기 제1 전극에 인가된 제1 전압은 상기 데이터 전압보다 낮은 전압인, 표시 장치.5. The method of claim 4,
Further comprising an initialization wire connected to the first electrode of the initialization transistor,
The first voltage applied to the first electrode through the initialization line is a voltage lower than the data voltage.
상기 제1 전압 및 상기 데이터 전압은 절댓값이 동일한, 표시 장치.6. The method of claim 5,
and the first voltage and the data voltage have the same absolute value.
상기 초기화 트랜지스터와 연결된 방전 제어 트랜지스터; 및
상기 방전 제어 트랜지스터의 게이트 전극과 상기 복수의 데이터 배선 각각의 사이에 연결된 인버터를 더 포함하는, 표시 장치.5. The method of claim 4,
a discharge control transistor connected to the initialization transistor; and
and an inverter connected between the gate electrode of the discharge control transistor and each of the plurality of data lines.
상기 방전 제어 트랜지스터는 제1 전극이 저전위 전원 배선과 연결되고, 제2 전극이 상기 초기화 트랜지스터와 연결된, 표시 장치.8. The method of claim 7,
In the discharge control transistor, a first electrode is connected to a low potential power line, and a second electrode is connected to the initialization transistor.
상기 방전 제어 트랜지스터의 제1 전극과 연결된 기준 전압 배선을 더 포함하는, 표시 장치.8. The method of claim 7,
and a reference voltage line connected to the first electrode of the discharge control transistor.
상기 복수의 서브 화소에 배치되고, 저전위 전원 배선과 연결된 캐소드를 포함하는 복수의 발광 소자;
상기 복수의 발광 소자 각각의 애노드와 연결되어, 상기 애노드의 전압을 초기화 전압으로 초기화하는 초기화 트랜지스터; 및
상기 복수의 서브 화소로 데이터 전압을 전달하는 복수의 데이터 배선을 포함하고,
상기 복수의 서브 화소에 의해 표시되는 영상이 저계조일수록 상기 초기화 전압은 감소하고, 상기 데이터 전압은 증가하며,
상기 상기 영상이 고계조일수록 상기 초기화 전압은 증가하고, 상기 데이터 전압은 감소하는, 표시 장치.a substrate on which a plurality of sub-pixels are defined;
a plurality of light emitting devices disposed in the plurality of sub-pixels and including a cathode connected to a low potential power line;
an initialization transistor connected to an anode of each of the plurality of light emitting devices to initialize a voltage of the anode to an initialization voltage; and
a plurality of data lines for transferring data voltages to the plurality of sub-pixels;
As the image displayed by the plurality of sub-pixels has a lower gray scale, the initialization voltage decreases and the data voltage increases,
The initialization voltage increases and the data voltage decreases as the image has a higher grayscale.
상기 영상이 블랙 영상인 경우, 상기 초기화 전압은 적어도 상기 복수의 발광 소자의 문턱 전압 보다 낮은 전압인, 표시 장치.11. The method of claim 10,
When the image is a black image, the initialization voltage is at least a voltage lower than a threshold voltage of the plurality of light emitting devices.
상기 초기화 트랜지스터의 제1 전극과 연결된 초기화 배선을 더 포함하고,
상기 초기화 배선으로부터 상기 제1 전극으로 전달된 제1 전압은 절댓값이 상기 데이터 전압의 절댓값과 동일한, 표시 장치.11. The method of claim 10,
Further comprising an initialization line connected to the first electrode of the initialization transistor,
and an absolute value of the first voltage transmitted from the initialization line to the first electrode is the same as an absolute value of the data voltage.
상기 초기화 트랜지스터의 제1 전극과 연결된 방전 제어 트랜지스터; 및
상기 방전 제어 트랜지스터의 게이트 전극과 상기 복수의 데이터 배선 각각의 사이에 연결된 인버터를 더 포함하는, 표시 장치.11. The method of claim 10,
a discharge control transistor connected to a first electrode of the initialization transistor; and
and an inverter connected between the gate electrode of the discharge control transistor and each of the plurality of data lines.
상기 방전 제어 트랜지스터의 제1 전극 및 제2 전극 중 하나는 상기 복수의 발광 소자의 캐소드와 연결되고, 나머지는 상기 초기화 트랜지스터의 제1 전극과 연결되는, 표시 장치.14. The method of claim 13,
one of the first and second electrodes of the discharge control transistor is connected to the cathodes of the plurality of light emitting devices, and the other is connected to the first electrode of the initialization transistor.
상기 방전 제어 트랜지스터의 제1 전극 및 제2 전극 중 하나와 연결된 기준 전압 배선을 더 포함하고,
상기 기준 전압 배선의 기준 전압은 상기 저전위 전원 배선의 저전위 전원 전압보다 낮은 전압인, 표시 장치.14. The method of claim 13,
Further comprising a reference voltage line connected to one of the first electrode and the second electrode of the discharge control transistor,
The reference voltage of the reference voltage line is a voltage lower than a low potential power voltage of the low potential power line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200186998A KR102717485B1 (en) | 2020-12-30 | 2020-12-30 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200186998A KR102717485B1 (en) | 2020-12-30 | 2020-12-30 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220095467A true KR20220095467A (en) | 2022-07-07 |
KR102717485B1 KR102717485B1 (en) | 2024-10-14 |
Family
ID=82398791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200186998A KR102717485B1 (en) | 2020-12-30 | 2020-12-30 | Display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102717485B1 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003223140A (en) * | 2002-01-30 | 2003-08-08 | Toyota Industries Corp | El (electroluminescence) display device and its driving method |
-
2020
- 2020-12-30 KR KR1020200186998A patent/KR102717485B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR102717485B1 (en) | 2024-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113838421B (en) | Pixel circuit, driving method thereof and display panel | |
CN109545149B (en) | Organic light emitting display device | |
US20220076616A1 (en) | Pixel driving circuit, display apparatus, and method for driving pixel driving circuit | |
TWI395182B (en) | Pixel stracture,organic light emitting display using the same and method of expressing black gradation | |
KR102274740B1 (en) | Display device | |
KR101040786B1 (en) | Pixel and organic light emitting display device using the same | |
KR100666640B1 (en) | Organic electroluminescent display device | |
KR101760090B1 (en) | Pixel and Organic Light Emitting Display Device Using the same | |
CN109872692B (en) | Pixel circuit, driving method thereof and display device | |
KR20180071572A (en) | Light emitting display device and driving method for the same | |
KR20140096862A (en) | Pixel, organic light emitting diplay including the same, and method for driving the same | |
CN109979394A (en) | Pixel circuit and its driving method, array substrate and display device | |
CN112771600B (en) | Pixel circuit, driving method thereof, array substrate and display device | |
KR20150019001A (en) | Organic light emitting display device and method for driving the same | |
KR102414370B1 (en) | Gamma voltage generater and display device using the same | |
KR20200015874A (en) | Display device and clock and voltage generation circuit | |
GB2620507A (en) | Pixel circuit and driving method therefor and display panel | |
KR20210027652A (en) | Driving method for display device | |
US11527199B2 (en) | Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device | |
CN114724512A (en) | Display device | |
US11790851B2 (en) | Display device and gamma unit including first and second reference voltage generators for display panel | |
KR101699045B1 (en) | Organic Light Emitting Display and Driving Method Thereof | |
KR102717485B1 (en) | Display device | |
KR100595108B1 (en) | Pixel and Light Emitting Display and Driving Method Thereof | |
KR20210085502A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |