KR20220093542A - Display Device and Driving Method of the same - Google Patents

Display Device and Driving Method of the same Download PDF

Info

Publication number
KR20220093542A
KR20220093542A KR1020200184363A KR20200184363A KR20220093542A KR 20220093542 A KR20220093542 A KR 20220093542A KR 1020200184363 A KR1020200184363 A KR 1020200184363A KR 20200184363 A KR20200184363 A KR 20200184363A KR 20220093542 A KR20220093542 A KR 20220093542A
Authority
KR
South Korea
Prior art keywords
data signal
image
frame data
display device
signal
Prior art date
Application number
KR1020200184363A
Other languages
Korean (ko)
Inventor
유동준
양승욱
김민회
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200184363A priority Critical patent/KR20220093542A/en
Publication of KR20220093542A publication Critical patent/KR20220093542A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention may provide a display device. The display device includes: a display panel displaying an image; a timing control unit supplying a data signal for displaying the image; and a data driving unit converting the data signal into a data voltage to be supplied to the display panel. The timing control unit can receive the data signal in which two data signals are integrated into one at the same time from the outside.

Description

표시장치 및 이의 구동방법{Display Device and Driving Method of the same}Display Device and Driving Method of the Same

본 발명은 표시장치 및 이의 구동방법에 관한 것이다.The present invention relates to a display device and a driving method thereof.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 발광표시장치(Light Emitting Display Device: LED), 양자점표시장치(Quantum Dot Display Device; QDD), 액정표시장치(Liquid Crystal Display Device: LCD) 등과 같은 표시장치의 사용이 증가하고 있다.With the development of information technology, the market for display devices, which is a connection medium between users and information, is growing. Accordingly, the use of display devices such as a light emitting display device (LED), a quantum dot display device (QDD), and a liquid crystal display device (LCD) is increasing.

앞서 설명한 표시장치들은 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다.The display devices described above include a display panel including sub-pixels, a driving unit outputting a driving signal for driving the display panel, and a power supply unit generating power to be supplied to the display panel or the driving unit, and the like.

위와 같은 표시장치들은 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있다.In the above display devices, when a driving signal, for example, a scan signal and a data signal, is supplied to the sub-pixels formed on the display panel, the selected sub-pixel transmits light or directly emits light to display an image.

한편, 앞서 설명한 표시장치들 중 발광표시장치는 빠른 응답속도, 고휘도 및 시야각이 넓은 전기적 그리고 광학적 특성과 더불어 유연한 형태로 구현할 수 있는 기구적 특성 등과 같이 많은 장점이 있다. 그러나 발광표시장치는 개선점이 남아 있는바 지속적인 연구가 필요하다.On the other hand, among the display devices described above, the light emitting display device has many advantages such as fast response speed, high brightness, wide electrical and optical properties, and mechanical properties that can be implemented in a flexible form. However, as the light emitting display device still needs improvement, continuous research is needed.

본 발명은 메모리 사용에 따른 입출력 지연(Lag)을 낮추어 프레임 지연 시간 발생분을 제거할 수 있음은 물론이고 메모리 제거에 따른 비용 절감하고, 영상 공급부와 타이밍 제어부 간에 송수신할 수 있는 밴드폭 범위 내에서 두 개의 프레임 데이터신호를 한번에 동시 전송할 수 있는 장치를 제공하는 것이다.The present invention can reduce the input/output delay (Lag) according to the use of memory to eliminate the occurrence of frame delay time, as well as reduce the cost due to the removal of the memory, and within the bandwidth range that can be transmitted/received between the image supply unit and the timing control unit. It is to provide an apparatus capable of simultaneously transmitting two frame data signals at the same time.

본 발명은 영상을 표시하는 표시패널; 상기 영상을 표시하기 위한 데이터신호를 공급하는 타이밍 제어부; 및 상기 데이터신호를 데이터전압으로 변환하여 상기 표시패널에 공급하는 데이터 구동부를 포함하고, 상기 타이밍 제어부는 외부로부터 두 개의 데이터신호가 하나로 병합된 데이터신호를 동시에 인가받는 표시장치를 제공할 수 있다.The present invention provides a display panel for displaying an image; a timing controller for supplying a data signal for displaying the image; and a data driver that converts the data signal into a data voltage and supplies it to the display panel, wherein the timing controller receives a data signal in which two data signals are merged into one at the same time.

상기 하나로 병합된 데이터신호는 상기 표시패널에 현재 표시할 데이터신호와 상기 현재 표시할 데이터신호의 다음 데이터신호를 포함할 수 있다.The merged data signal may include a data signal to be currently displayed on the display panel and a data signal following the data signal to be displayed currently.

상기 다음 데이터신호는 1/N (N은 4 이상 정수)의 비율로 다운 샘플링된 데이터신호일 수 있다.The next data signal may be a data signal down-sampled at a ratio of 1/N (N is an integer greater than or equal to 4).

상기 타이밍 제어부는 상기 하나로 병합된 데이터신호에 포함된 상기 현재 표시할 데이터신호와 상기 다운 샘플링된 데이터신호를 분리하는 영상 분리부를 포함할 수 있다.The timing control unit may include an image separation unit that separates the down-sampled data signal from the currently displayed data signal included in the merged data signal.

상기 타이밍 제어부는 상기 현재 표시할 데이터신호의 영상 처리 또는 영상 보상 시 상기 다운 샘플링된 데이터신호를 레퍼런스로 사용할 수 있다.The timing controller may use the down-sampled data signal as a reference during image processing or image compensation of the currently displayed data signal.

상기 타이밍 제어부에 상기 하나로 병합된 데이터신호를 전송하는 영상 공급부를 더 포함하고, 상기 영상 공급부는 상기 표시패널에 현재 표시할 데이터신호와 상기 현재 표시할 데이터신호의 다음 데이터신호를 상기 하나의 프레임 데이터신호로 병합하기 위해 데이터신호의 출력을 활성화하는 데이터 인에이블 신호의 일부 구간을 확장할 수 있다.and an image supply unit for transmitting the merged data signal to the timing control unit, wherein the image supply unit transmits the data signal to be currently displayed on the display panel and a next data signal of the data signal to be displayed on the display panel as the one frame data In order to merge into a signal, a partial section of the data enable signal that activates the output of the data signal may be extended.

상기 영상 공급부는 상기 데이터 인에이블 신호의 로직로우구간을 줄이는 대신 로직하이구간을 확장하여 더미액티브구간을 마련하고, 상기 더미액티브구간에 상기 다음 데이터신호를 배치할 수 있다.The image supply unit may extend a logic high period instead of reducing a logic low period of the data enable signal to provide a dummy active period, and place the next data signal in the dummy active period.

상기 영상 공급부는 상기 다음 데이터신호를 1/N (N은 4 이상 정수)의 비율로 다운 샘플링하고, 다운 샘플링된 데이터신호의 한 라인분의 데이터신호가 다수의 데이터 인에이블 신호의 상기 더미액티브구간마다 위치하여 전송되도록 분산 배치할 수 있다.The image supply unit down-samples the next data signal at a ratio of 1/N (N is an integer greater than or equal to 4), and the data signal for one line of the down-sampled data signal is in the dummy active period of a plurality of data enable signals. It can be distributed so that it can be located and transmitted at each location.

다른 측면에서 본 발명은 외부로부터 두 개의 데이터신호가 하나로 병합된 데이터신호를 동시에 인가받는 단계; 상기 하나로 병합된 데이터신호에서 표시패널에 현재 표시할 제N데이터신호와 상기 제N데이터신호의 다음에 표시할 제N+1데이터신호를 분리하는 단계; 및 상기 제N+1데이터신호를 기반으로 상기 제N데이터신호를 보상 처리하고 출력하는 단계를 포함하는 표시장치의 구동방법을 제공할 수 있다.In another aspect, the present invention comprises the steps of simultaneously receiving a data signal in which two data signals are merged into one from the outside; separating an Nth data signal to be currently displayed on a display panel and an N+1th data signal to be displayed next to the Nth data signal from the merged data signal; and compensating and outputting the Nth data signal based on the N+1th data signal.

상기 제N+1데이터신호는 다운 샘플링되어 상기 하나로 병합된 데이터신호에 배치될 수 있다.The N+1th data signal may be down-sampled and disposed in the merged data signal.

본 발명은 메모리 사용에 따른 입출력 지연(Lag)을 낮추어 프레임 지연 시간 발생분을 제거할 수 있음은 물론이고 메모리 제거에 따른 비용 절감 효과가 있다. 또한, 본 발명은 영상 공급부와 타이밍 제어부 간에 송수신할 수 있는 밴드폭 범위 내에서 두 개의 프레임 데이터신호를 한번에 동시 전송할 수 있는 효과가 있다.According to the present invention, it is possible to eliminate the occurrence of frame delay time by lowering the input/output delay (Lag) according to the use of the memory, and there is an effect of reducing the cost due to the removal of the memory. In addition, the present invention has the effect of simultaneously transmitting two frame data signals within a bandwidth range that can be transmitted and received between the image supply unit and the timing control unit.

도 1은 발광표시장치의 구성을 개략적으로 나타낸 블록도이고, 도 2는 표시패널에 포함된 서브 픽셀의 구성을 개략적으로 나타낸 블록도이고, 도 3은 게이트인패널 방식 스캔 구동부와 관련된 장치의 구성 예시도이고, 도 4는 게이트인패널 방식 스캔 구동부의 배치 예시도이다.
도 5는 본 발명의 제1실시예에 따라 발광표시장치로 구현한 텔레비전을 나타낸 도면이고, 도 6은 본 발명의 제1실시예에 따라 발광표시장치의 일부 구성을 나타낸 도면이고, 도 7은 도 6의 영상 공급부로부터 출력되는 프레임 데이터신호의 형태를 나타낸 도면이다.
도 8은 본 발명의 제2실시예에 따라 발광표시장치의 일부 구성을 나타낸 도면이고, 도 9는 다운 샘플링의 예시를 나타낸 도면이고, 도 10은 데이터 인에이블 신호의 액티브 구간 확장을 나타낸 도면이고, 도 11은 확장된 액티브 구간을 갖는 데이터 인에이블 신호에 대응하여 마련된 제N프레임 데이터신호와 제N+1프레임 데이터신호를 나타낸 도면이다.
도 12는 영상 처리부에서 타이밍 제어부로 전송되는 신호 체계에서 볼 수 있는 프레임 데이터신호 형태를 나타낸 도면이고, 도 13 및 도 14는 영상 분리부에 의해 제N프레임 데이터신호와 다운 샘플링된 제N+1프레임 데이터신호가 분리되는 과정을 나타낸 도면들이고, 도 15 및 도 16은 본 발명의 제2실시예에 따른 이점을 설명하기 위한 도면들이다.
도 17은 본 발명의 제3실시예에 따른 발광표시장치의 영상 병합 전송 방법과 이의 분리 및 영상 표시 방법의 흐름을 나타내는 도면이다.1 is a block diagram schematically showing the configuration of a light emitting display device, FIG. 2 is a block diagram schematically showing the configuration of sub-pixels included in a display panel, and FIG. 3 is a configuration of a device related to a gate-in-panel scan driver It is an exemplary view, and FIG. 4 is an exemplary arrangement view of a gate-in-panel type scan driver.
5 is a view showing a television implemented with a light emitting display device according to a first embodiment of the present invention, FIG. 6 is a view showing a partial configuration of a light emitting display device according to the first embodiment of the present invention, and FIG. 7 is 6 is a view showing the form of a frame data signal output from the image supply unit.
8 is a diagram illustrating a partial configuration of a light emitting display device according to a second embodiment of the present invention, FIG. 9 is a diagram illustrating an example of downsampling, and FIG. 10 is a diagram illustrating an active period extension of a data enable signal. , FIG. 11 is a diagram illustrating an Nth frame data signal and an N+1th frame data signal prepared in response to a data enable signal having an extended active period.
12 is a view showing the frame data signal form that can be seen in the signal system transmitted from the image processing unit to the timing control unit, and FIGS. 13 and 14 are the N+1th frame data signal down-sampled with the Nth frame data signal by the image dividing unit. It is a diagram illustrating a process in which a frame data signal is separated, and FIGS. 15 and 16 are diagrams for explaining the advantages according to the second embodiment of the present invention.
17 is a diagram illustrating a flow of a method for merging and transmitting an image of a light emitting display device according to a third embodiment of the present invention, and a method for separating and displaying an image.

본 발명에 따른 표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다. 본 발명에 따른 표시장치는 발광표시장치(Light Emitting Display Apparatus: LED), 양자점표시장치(Quantum Dot Display Apparatus; QDD), 액정표시장치(Liquid Crystal Display Apparatus: LCD) 등으로 구현될 수 있다.The display device according to the present invention may be implemented as a television, an image player, a personal computer (PC), a home theater, an electric vehicle, a smart phone, and the like, but is not limited thereto. The display device according to the present invention may be implemented as a light emitting display device (LED), a quantum dot display device (QDD), a liquid crystal display device (LCD), or the like.

그러나, 이하에서는 설명의 편의를 위해 빛을 직접 발광하는 방식으로 영상을 표현하는 발광표시장치를 일례로 한다. 발광표시장치는 무기 발광다이오드를 기반으로 구현되거나 유기 발광다이오드를 기반으로 구현될 수 있으나, 이하에서는 설명의 편의를 위해 유기 발광다이오드를 기반으로 구현된 것을 일례로 설명한다.However, hereinafter, for convenience of explanation, a light emitting display device that displays an image by emitting light directly is taken as an example. The light emitting display device may be implemented based on an inorganic light emitting diode or an organic light emitting diode. Hereinafter, for convenience of description, an example implemented based on an organic light emitting diode will be described.

도 1은 발광표시장치의 구성을 개략적으로 나타낸 블록도이고, 도 2는 표시패널에 포함된 서브 픽셀의 구성을 개략적으로 나타낸 블록도이고, 도 3은 게이트인패널 방식 스캔 구동부와 관련된 장치의 구성 예시도이고, 도 4는 게이트인패널 방식 스캔 구동부의 배치 예시도이다.1 is a block diagram schematically showing the configuration of a light emitting display device, FIG. 2 is a block diagram schematically showing the configuration of sub-pixels included in a display panel, and FIG. 3 is a configuration of a device related to a gate-in-panel scan driver It is an exemplary view, and FIG. 4 is an exemplary arrangement view of a gate-in-panel type scan driver.

도 1 내지 도 4에 도시된 바와 같이, 발광표시장치는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등을 포함할 수 있다.1 to 4 , the light emitting display device includes an image supply unit 110 , a timing control unit 120 , a scan driver 130 , a data driver 140 , a display panel 150 , and a power supply unit 180 . and the like.

영상 공급부(110)(또는 호스트시스템)는 영상을 표시하기 위한 데이터신호와 더불어 각종 구동신호를 출력할 수 있다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.The image supply unit 110 (or the host system) may output various driving signals along with a data signal for displaying an image. The image supply unit 110 may supply a data signal and various driving signals to the timing control unit 120 .

타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력할 수 있다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급할 수 있다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.The timing controller 120 includes a gate timing control signal GDC for controlling the operation timing of the scan driver 130 , a data timing control signal DDC for controlling the operation timing of the data driver 140 , and various synchronization signals ( Vsync, which is a vertical sync signal, and Hsync, which is a horizontal sync signal) can be output. The timing controller 120 may supply the data signal DATA supplied from the image supplier 110 together with the data timing control signal DDC to the data driver 140 . The timing controller 120 may be formed in the form of an integrated circuit (IC) and mounted on a printed circuit board, but is not limited thereto.

전원 공급부(180)는 타이밍 제어부(120)의 제어하에 외부로부터 공급되는 전원을 고전위의 제1전원과 저전위의 제2전원 등으로 변환하여 제1전원라인(EVDD)과 제2전원라인(EVSS)을 통해 출력할 수 있다. 전원 공급부(180)는 제1전원 및 제2전원뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 게이트하이전압과 게이트로우전압을 포함하는 게이트전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압과 하프드레인전압을 포함하는 드레인전압) 등을 생성 및 출력할 수 있다.The power supply unit 180 converts the power supplied from the outside under the control of the timing control unit 120 into a first power supply having a high potential and a second power supply having a low potential, and the like to the first power line EVDD and the second power line ( EVSS). The power supply unit 180 is used to drive the first power and the second power as well as a voltage required for driving the scan driver 130 (eg, a gate voltage including a gate high voltage and a gate low voltage) or a data driver 140 . A necessary voltage (a drain voltage including a drain voltage and a half-drain voltage) may be generated and output.

데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력할 수 있다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급할 수 있다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.The data driver 140 samples and latches the data signal DATA in response to the data timing control signal DDC supplied from the timing controller 120 , and converts the digital data signal to analog data based on the gamma reference voltage. It can be converted to voltage and output. The data driver 140 may supply a data voltage to the sub-pixels included in the display panel 150 through the data lines DL1 to DLn. The data driver 140 may be formed in the form of an IC and may be mounted on the display panel 150 or mounted on a printed circuit board, but is not limited thereto.

표시패널(150)은 스캔신호와 데이터전압을 포함하는 구동신호와 전원 등에 대응하여 영상을 표시할 수 있다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다. 표시패널(150)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 기판을 기반으로 제작될 수 있다. 그리고 빛을 발광하는 서브 픽셀들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있다.The display panel 150 may display an image in response to a driving signal including a scan signal and a data voltage, a power supply, and the like. The sub-pixels of the display panel 150 directly emit light. The display panel 150 may be manufactured based on a substrate having rigidity or flexibility, such as glass, silicon, polyimide, or the like. In addition, the sub-pixels that emit light may include pixels including red, green, and blue or pixels including red, green, blue, and white.

하나의 서브 픽셀(SP)은 제1데이터라인(DL1), 제1스캔라인(GL1), 제1전원라인(EVDD) 및 제2전원라인(EVSS)에 연결될 수 있다. 하나의 서브 픽셀(SP)은 스위칭 트랜지스터, 구동 트랜지스터, 커패시터, 유기 발광다이오드 등을 포함할 수 있다. 서브 픽셀은 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드에 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 회로를 포함할 수 있다.One sub-pixel SP may be connected to the first data line DL1 , the first scan line GL1 , the first power line EVDD, and the second power line EVSS. One sub-pixel SP may include a switching transistor, a driving transistor, a capacitor, an organic light emitting diode, and the like. The sub-pixel may include a circuit compensating for deterioration of an organic light emitting diode that emits light, as well as a driving transistor that supplies a driving current to the organic light emitting diode.

스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 스캔전압)를 출력할 수 있다. 스캔 구동부(130)는 스캔라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급할 수 있다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있다.The scan driver 130 may output a scan signal (or a scan voltage) in response to the gate timing control signal GDC supplied from the timing controller 120 . The scan driver 130 may supply a scan signal to the sub-pixels included in the display panel 150 through the scan lines GL1 to GLm. The scan driver 130 may be formed in the form of an IC or may be directly formed on the display panel 150 in a gate-in-panel method.

게이트인패널 방식 스캔 구동부(130)는 시프트 레지스터(131)와 레벨 시프터(135)를 포함할 수 있다. 레벨 시프터(135)는 타이밍 제어부(120)로부터 출력된 신호들을 기반으로 클록신호들(Clks)과 스타트신호(Vst) 등을 하나 이상 생성 및 출력할 수 있다. 클록신호들(Clks)은 2상, 4상, 8상 등 위상이 다른 K(K는 2 이상 정수)상의 형태로 생성 및 출력될 수 있다.The gate-in-panel type scan driver 130 may include a shift register 131 and a level shifter 135 . The level shifter 135 may generate and output one or more clock signals Clks and a start signal Vst based on signals output from the timing controller 120 . The clock signals Clks may be generated and output in the form of K (K is an integer greater than or equal to 2) phases having different phases, such as two-phase, four-phase, and eight-phase.

시프트 레지스터(131)는 레벨 시프터(135)로부터 출력된 신호들(Clks, Vst) 등을 기반으로 동작하며 표시패널(150)에 형성된 박막 트랜지스터를 턴온 또는 턴오프할 수 있는 스캔신호들(Scan[1] ~ Scan[m])을 출력할 수 있다. 시프트 레지스터(131)는 게이트인패널 방식에 의해 표시패널(150) 상에 박막 형태로 형성된다.The shift register 131 operates based on signals Clks and Vst output from the level shifter 135 and scan signals Scan[ 1] ~ Scan[m]) can be output. The shift register 131 is formed in the form of a thin film on the display panel 150 by a gate-in-panel method.

시프트 레지스터(131)는 일반적으로 표시패널(150)의 비표시영역(NA)에 배치될 수 있다. 이때, 시프트 레지스터(131)는 도 3(a)와 같이 표시패널(150)의 좌우측 비표시영역(NA)에 배치되거나 도 3(b)와 같이 표시패널(150)의 상하측 비표시영역(NA)에 배치될 수 있다.The shift register 131 may be generally disposed in the non-display area NA of the display panel 150 . In this case, the shift register 131 is disposed in the left and right non-display areas NA of the display panel 150 as shown in FIG. 3(a) or in the upper and lower non-display areas (NA) of the display panel 150 as shown in FIG. NA).

한편, 도 3에서는 표시영역(AA)의 좌우측 또는 상하측에 위치하는 비표시영역(NA)에 제1측 시프트 레지스터(131a)와 제2측 시프트 레지스터(131b)가 배치된 것을 일례로 도시 및 설명하였으나 좌측, 우측, 상측 또는 하측에 하나만 배치될 수도 있다. 또한, 시프트 레지스터(131)는 비표시영역(NA)과 표시영역(AA)에 분할 배치되거나 표시영역(AA) 내에 분산 배치될 수도 있다.Meanwhile, FIG. 3 shows, as an example, that the first-side shift register 131a and the second-side shift register 131b are disposed in the non-display area NA located at the left and right sides or upper and lower sides of the display area AA. Although described, only one may be disposed on the left, right, upper or lower side. Also, the shift register 131 may be dividedly disposed in the non-display area NA and the display area AA or may be distributed in the display area AA.

이 밖에, 레벨 시프터(135)는 시프트 레지스터(131)와 달리 독립된 IC 형태로 형성되거나 전원 공급부(180)의 내부에 포함될 수 있다. 하지만, 이는 하나의 예시일 뿐, 발광표시장치의 구현 방식에 따라 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 중 하나 이상이 하나의 IC 내에 통합되는 등 다양한 형태로 구현될 수 있다.In addition, the level shifter 135 may be formed as an independent IC unlike the shift register 131 or may be included in the power supply unit 180 . However, this is only an example, and depending on the implementation method of the light emitting display device, one or more of the timing controller 120 , the scan driver 130 , and the data driver 140 may be implemented in various forms, such as being integrated into one IC. can

도 5는 본 발명의 제1실시예에 따라 발광표시장치로 구현한 텔레비전을 나타낸 도면이고, 도 6은 본 발명의 제1실시예에 따라 발광표시장치의 일부 구성을 나타낸 도면이고, 도 7은 도 6의 영상 공급부로부터 출력되는 프레임 데이터신호의 형태를 나타낸 도면이다.5 is a view showing a television implemented with a light emitting display device according to a first embodiment of the present invention, FIG. 6 is a view showing a partial configuration of a light emitting display device according to the first embodiment of the present invention, and FIG. 7 is 6 is a view showing the form of a frame data signal output from the image supply unit.

도 5 및 도 6에 도시된 바와 같이, 본 발명의 제1실시예에 따른 발광표시장치는 텔레비전(100)의 형태로 구현될 수 있다. 텔레비전(100)은 방송국이나 별도로 마련된 저장장치로부터 데이터신호(DATA)를 공급받고 이를 기반으로 영상을 표시할 수 있다.5 and 6 , the light emitting display device according to the first embodiment of the present invention may be implemented in the form of a television 100 . The television 100 may receive a data signal DATA from a broadcasting station or a separately provided storage device and display an image based thereon.

텔레비전(100)과 같은 발광표시장치에서 데이터신호(DATA)에 대한 영상 처리를 수행하는 부분은 영상 공급부(110)와 영상 처리용 메모리(MEM)에 해당하고, 표시패널을 구동 및 보상하는 부분은 타이밍 제어부(120)와 보상 처리용 메모리(DDR)에 해당할 수 있다.In the light emitting display device such as the television 100, the part that performs image processing on the data signal DATA corresponds to the image supply unit 110 and the image processing memory MEM, and the part that drives and compensates the display panel is It may correspond to the timing controller 120 and the memory for compensation processing (DDR).

영상 공급부(110)는 프레임 단위로 입력되는 데이터신호(DATA)를 텔레비전(100)에서 구현하기 적합한 형태로 만들기 위해 영상 처리(전처리)를 수행할 수 있다. 영상 공급부(110)는 입력되는 데이터신호(DATA)에 대한 영상 처리를 하기 위해 프레임마다 데이터신호(DATA)를 영상 처리용 메모리(MEM)에 저장하고 불러들일 수 있다. 그리고 각종 영상 처리 알고리즘을 기반으로 불러들인 데이터신호(DATA)에 대한 영상 처리를 수행할 수 있다.The image supply unit 110 may perform image processing (pre-processing) in order to make the data signal DATA input in frame units into a form suitable for realization in the television 100 . The image supply unit 110 may store and load the data signal DATA in the image processing memory MEM for each frame in order to perform image processing on the input data signal DATA. In addition, image processing may be performed on the data signal DATA loaded based on various image processing algorithms.

영상 공급부(110)는 영상 처리용 메모리(MEM)를 가지고 있기 때문에 현재 영상인 제N프레임 데이터신호([N])와 그 다음 영상인 제N+1프레임 데이터신호([N+1])를 가지고 있을 수 있다. 영상 공급부(110)는 영상 처리를 통해 제N프레임 데이터신호([N])와 제N+1프레임 데이터신호([N+1])를 하나로 병합하여 병합된 프레임 데이터신호([N] + [N+1])를 만들고 이를 타이밍 제어부(120)에 제공할 수 있다.Since the image supply unit 110 has a memory for image processing (MEM), it receives the Nth frame data signal [N], which is the current image, and the N+1th frame data signal, [N+1], which is the next image. may have The image supply unit 110 merges the Nth frame data signal ([N]) and the N+1th frame data signal ([N+1]) into one through image processing, and the merged frame data signal ([N] + [ N+1]) and may provide it to the timing controller 120 .

타이밍 제어부(120)는 영상 공급부부(110)로부터 병합된 프레임 데이터신호([N] + [N+1])를 제공받고 이를 다시 분리한 후 표시패널에서 표현하기 적합한 형태로 만들기 위해 영상 처리(후처리)를 수행할 수 있다. 타이밍 제어부(120)는 영상 분리부(121), 제1화질 후처리부(123), 영상 보상부(125), 제2화질 후처리부(127) 등을 포함할 수 있다.The timing control unit 120 receives the merged frame data signal ([N] + [N+1]) from the image supply unit 110, separates them again, and processes the image ( post-processing) can be performed. The timing controller 120 may include an image separator 121 , a first image quality post-processor 123 , an image compensator 125 , and a second image quality post-processor 127 .

영상 분리부(121)는 하나로 병합된 프레임 데이터신호([N] + [N+1])를 다시 제N프레임 데이터신호([N])와 제N+1프레임 데이터신호([N+1])로 분리할 수 있다. 제1화질 후처리부(123)는 제N프레임 데이터신호([N])에 대하여 표시패널에서 표현하기 적합한 형태로 만들기 위해 영상 처리를 수행할 수 있다. 제2화질 후처리부(127)는 제N+1프레임 데이터신호([N+1])에 대하여 표시패널에서 표현하기 적합한 형태로 만들기 위해 영상 처리를 수행할 수 있다.The image separator 121 converts the merged frame data signal ([N] + [N+1]) back to the N-th frame data signal ([N]) and the N+1-th frame data signal ([N+1] ) can be separated. The first image quality post-processing unit 123 may perform image processing to make the N-th frame data signal [N] into a form suitable for expression on the display panel. The second image quality post-processing unit 127 may perform image processing to make the N+1th frame data signal [N+1] into a form suitable for expression on the display panel.

영상 보상부(125)는 제1화질 후처리부(123)로부터 출력된 제N프레임 데이터신호([N])에 대하여 보상 처리를 수행할 수 있다. 영상 보상부(125)는 열화 보상 등을 포함하는 화질 보상을 위해 제N프레임 데이터신호([N])를 보상 처리용 메모리(DDR)에 저장하고 불러들일 수 있다.The image compensation unit 125 may perform compensation processing on the N-th frame data signal [N] output from the first picture quality post-processing unit 123 . The image compensator 125 may store and load the N-th frame data signal [N] in the compensation processing memory DDR for image quality compensation including deterioration compensation.

도 6 및 도 7에 도시된 바와 같이, 영상 공급부(110)는 병합된 프레임 데이터신호([N] + [N+1])를 만들기 위해 제N프레임 데이터신호([N])는 원영상 그대로 두고 제N+1프레임 데이터신호([N+1])에 대해 다운 샘플링할 수 있다. 또한, 영상 공급부(110)는 하나로 병합된 프레임 데이터신호([N] + [N+1]; 1 FRAME DATA)를 만들고 이를 타이밍 제어부(120)에 동시에 전송하기 위해 수평 블랭크 기간(H blank)을 활용할 수 있다.As shown in FIGS. 6 and 7 , the image supply unit 110 converts the Nth frame data signal ([N]) to the original image in order to create the merged frame data signal ([N] + [N+1]). It is possible to down-sample the N+1th frame data signal ([N+1]). In addition, the image supply unit 110 creates a merged frame data signal ([N] + [N+1]; 1 FRAME DATA) and simultaneously transmits it to the timing control unit 120, a horizontal blank period (H blank) can be used

이상 본 발명의 제1실시예와 같이, 영상 공급부(110)에서 두 개의 프레임 데이터신호를 하나로 병합하여 전송하고, 타이밍 제어부(120)에서 병합된 프레임 데이터신호를 다시 두 개의 프레임 데이터신호로 분리한 후 영상 처리(후처리)를 수행하면 메모리를 절감할 수 있다.As in the first embodiment of the present invention, the image supply unit 110 merges two frame data signals into one and transmits them, and the timing control unit 120 separates the merged frame data signal into two frame data signals again. Memory can be saved by performing post-image processing (post-processing).

통상적으로, 표시패널에서 표현하기 적합한 형태로 만들기 위해 영상 처리하는 과정과 열화 보상 등을 포함하는 보상 처리하는 과정을 수행하기 위해서는 각각 프레임 메모리가 필요하다. 하지만, 본 발명의 제1실시예와 같이 제N프레임 데이터신호([N])에 대한 영상 처리시 제N+1프레임 데이터신호([N+1])를 사용하면 별도의 영상 처리용 메모리에 저장하는 과정을 삭제(생략)할 수 있다. 그 이유는 제N+1프레임 데이터신호([N+1])는 다음 프레임에 전송되므로 제N프레임 데이터신호([N])에 대한 영상 처리시 제N+1프레임 데이터신호([N+1])를 레퍼런스로 사용하고 삭제할 수 있기 때문이다.In general, each frame memory is required to perform an image processing process to make the display panel in a form suitable for expression and a compensation process including deterioration compensation. However, as in the first embodiment of the present invention, when the N+1th frame data signal ([N+1]) is used in image processing for the Nth frame data signal [N], it is stored in a separate image processing memory. You can delete (omit) the process of saving. The reason is that since the N+1th frame data signal ([N+1]) is transmitted in the next frame, the N+1th frame data signal ([N+1] ]) as a reference and can be deleted.

참고로, 종래에는 제N프레임 데이터신호([N])에 대한 영상 처리시 이전 영상인 제N-1프레임 데이터신호([N+1])를 레퍼런스로 사용하였기 때문에 이를 제거하지 않고 영상 처리용 메모리에 저장후 읽어들여 한다. 이 때문에, 종래에는 영상 처리용 메모리를 제거할 수 없어 타이밍 제어부에 두 개의 프레임 메모리가 구비될 수 밖에 없었다.For reference, conventionally, since the N-1th frame data signal ([N+1]), which is the previous image, is used as a reference in image processing for the Nth frame data signal ([N]), it is not removed for image processing Stored in memory and then read. For this reason, in the prior art, since the memory for image processing cannot be removed, two frame memories have to be provided in the timing controller.

이와 달리, 본 발명의 제1실시예에 따른 발광표시장치는 앞서 설명한 방식을 기반으로 장치가 구성됨에 따라 타이밍 제어부(120)에 보상 처리용 메모리(DDR)와 같이 한 개의 프레임 메모리만 구비하도록 장치를 구현(메모리 절감형)할 수 있다.In contrast, in the light emitting display device according to the first embodiment of the present invention, as the device is configured based on the above-described method, the timing controller 120 is provided with only one frame memory, such as a memory for compensation processing (DDR). can be implemented (memory saving type).

한편, 본 발명의 제1실시예에서는 설명의 이해를 돕기 위해 제N프레임 데이터신호([N])와 제N+1프레임 데이터신호([N+1])를 하나로 병합하는 것을 일례로 하였다. 그러나 이는 하나의 예시일 뿐, 본 발명은 제N프레임 데이터신호([N])보다 앞선 영상 즉, N+I(I는 1 이상 정수)프레임 데이터신호([N+I])과 병합될 수 있는 것으로 이해되어야 할 것이다.Meanwhile, in the first embodiment of the present invention, merging the Nth frame data signal ([N]) and the N+1th frame data signal ([N+1]) into one is taken as an example in order to facilitate the understanding of the description. However, this is only an example, and the present invention can be merged with an image preceding the N-th frame data signal ([N]), that is, an N+I (I is an integer greater than or equal to 1) frame data signal ([N+I]). It should be understood that there is

이하, 본 발명의 제2실시예에 따라 앞서 설명한 장치의 구성과 프레임 데이터신호의 병합 및 분리 등에 대한 설명을 더욱 구체화한다.Hereinafter, the configuration of the device described above and the merging and separation of frame data signals according to the second embodiment of the present invention will be further detailed.

도 8은 본 발명의 제2실시예에 따라 발광표시장치의 일부 구성을 나타낸 도면이고, 도 9는 다운 샘플링의 예시를 나타낸 도면이고, 도 10은 데이터 인에이블 신호의 액티브 구간 확장을 나타낸 도면이고, 도 11은 확장된 액티브 구간을 갖는 데이터 인에이블 신호에 대응하여 마련된 제N프레임 데이터신호와 제N+1프레임 데이터신호를 나타낸 도면이다.8 is a diagram illustrating a partial configuration of a light emitting display device according to a second embodiment of the present invention, FIG. 9 is a diagram illustrating an example of downsampling, and FIG. 10 is a diagram illustrating an active period extension of a data enable signal. , FIG. 11 is a diagram illustrating an Nth frame data signal and an N+1th frame data signal prepared in response to a data enable signal having an extended active period.

도 8에 도시된 바와 같이, 영상 공급부(110)는 영상 입력부(111), 잔상 처리부(113), 제1화질 전처리부(115), 다운 샘플링부(117), 제2화질 전처리부(118), 영상 병합부(119) 등을 포함할 수 있다.As shown in FIG. 8 , the image supply unit 110 includes an image input unit 111 , an afterimage processing unit 113 , a first image quality preprocessor 115 , a downsampling unit 117 , and a second image quality preprocessor 118 . , an image merging unit 119 and the like.

영상 입력부(111)는 입력된 데이터신호(DATA)를 표시패널에서 구현하기 적합한 해상도로 만들기 위해 영상 포맷을 변환하여 출력할 수 있다. 영상 입력부(111)는 스케일러(scaler)가 내장된 시스템온칩(System On Chip; SoC) 등으로 구성될 수 있다.The image input unit 111 may convert the image format to make the input data signal DATA a resolution suitable for realization in the display panel and output the converted image format. The image input unit 111 may be configured of a system on chip (SoC) having a built-in scaler.

잔상 처리부(113)는 영상 입력부(111)로부터 출력되는 데이터신호(DATA)에서 움직을 예측하고 보상하는 MEMC(Motion Estimation/Motion Compensation)를 기반으로 동영상에 대한 응답 특성과 표시품질을 향상하기 위한 잔상 처리를 할 수 있다. 잔상 처리부(113)는 장치의 구성에 따라 영상 입력부(111)의 내부에 포함될 수도 있다.The afterimage processing unit 113 is an afterimage for improving response characteristics and display quality of a moving image based on MEMC (Motion Estimation/Motion Compensation) that predicts and compensates for motion in the data signal DATA output from the image input unit 111 . can be processed The afterimage processing unit 113 may be included in the image input unit 111 according to the configuration of the device.

제1화질 전처리부(115)는 잔상 처리부(113)로부터 출력된 데이터신호(DATA)의 표시품질을 향상하기 위한 화질 전처리(Picture Quality; PQ)를 수행할 수 있다.The first picture quality preprocessor 115 may perform picture quality preprocessing (PQ) for improving the display quality of the data signal DATA output from the afterimage processing unit 113 .

다운 샘플링부(117)는 입력된 데이터신호(DATA)에서 현재 출력할 프레임 데이터신호가 아닌 그 다음에 출력할 프레임 데이터신호에 대한 다운 샘플링을 수행할 수 있다. 다운 샘플링부(117)는 현재 출력할 프레임 데이터신호가 아닌 그 다음에 출력할 프레임 데이터신호를 1/N(N은 4 이상 정수) 비율로 다운 샘플링하여 출력할 수 있다.The down-sampling unit 117 may perform down-sampling of the frame data signal to be output next, not the frame data signal to be currently output from the input data signal DATA. The down-sampling unit 117 may down-sample the frame data signal to be output next instead of the frame data signal to be currently output at a ratio of 1/N (N is an integer greater than or equal to 4) and output the down-sampling unit.

제2화질 전처리부(119)는 다운 샘플링부(117)에 의해 다운 샘플링된 프레임 데이터신호의 표시품질을 향상하기 위한 화질 전처리(Picture Quality; PQ)를 수행할 수 있다. 제2화질 전처리부(119)는 제1화질 전처리부(115)와 동일한 기법으로 화질 전처리를 수행할 수 있다. 즉, 현재 출력할 프레임 데이터신호와 다운 샘플링된 프레임 데이터신호는 동일한 조건의 화질 전처리를 받을 수 있다.The second quality pre-processing unit 119 may perform picture quality pre-processing (PQ) for improving the display quality of the frame data signal down-sampled by the down-sampling unit 117 . The second image quality preprocessor 119 may perform image quality preprocessing in the same manner as the first image quality preprocessor 115 . That is, the frame data signal to be currently output and the down-sampled frame data signal may be subjected to image quality preprocessing under the same conditions.

영상 병합부(119)는 현재 출력할 프레임 데이터신호와 다운 샘플링된 프레임 데이터신호를 하나로 병합하여 병합된 프레임 데이터신호를 만들고 이를 타이밍 제어부(120)에 제공할 수 있다.The image merging unit 119 may create a merged frame data signal by merging the currently output frame data signal and the down-sampled frame data signal into one, and may provide the merged frame data signal to the timing controller 120 .

타이밍 제어부(120)는 영상 분리부(121), 제1화질 후처리부(123), 영상 보상부(125), 제2화질 후처리부(127), 영상 구동부(129) 등을 포함할 수 있다.The timing controller 120 may include an image separator 121 , a first image quality post-processor 123 , an image compensator 125 , a second image quality post-processor 127 , an image driver 129 , and the like.

영상 분리부(121)는 영상 공급부(110)로부터 하나로 병합된 프레임 데이터신호를 공급받고 이를 다시 현재 출력할 프레임 데이터신호와 다운 샘플링된 프레임 데이터신호로 분리할 수 있다.The image separation unit 121 may receive the merged frame data signal from the image supply unit 110 and divide it into a frame data signal to be currently output and a down-sampled frame data signal.

제1화질 후처리부(123)는 현재 출력할 프레임 데이터신호에 대하여 표시패널에서 표현하기 적합한 형태로 만들기 위한 영상 처리를 수행할 수 있다. 제2화질 후처리부(127)는 다운 샘플링된 프레임 데이터신호에 대하여 현재 출력할 프레임 데이터신호와 동일한 조건으로 영상 처리를 수행할 수 있다.The first image quality post-processing unit 123 may perform image processing to make the frame data signal to be currently output into a form suitable for expression on the display panel. The second image quality post-processing unit 127 may perform image processing on the down-sampled frame data signal under the same conditions as the frame data signal to be currently output.

영상 보상부(125)는 현재 출력할 프레임 데이터신호에 대하여 표시패널의 열화에 대응한 열화 보상과 더불어 휘도 보상, 자동 최대 전류 제한(Automatic Current Limit; ACL) 등을 포함하는 보상(예: ACL을 반영하여 데이터신호와 피크 휘도 매칭)을 수행할 수 있다.The image compensator 125 provides compensation (eg, ACL) including luminance compensation and automatic current limit (ACL) as well as degradation compensation corresponding to degradation of the display panel for the frame data signal to be output currently. By reflecting this, data signal and peak luminance matching) can be performed.

영상 구동부(129)는 영상 보상부(125)로부터 전달된 현재 출력할 프레임 데이터신호를 데이터 구동부(140) 측에서 전달받기 적합한 형태로 인터페이스를 구동하여 출력할 수 있다.The image driver 129 may drive the interface to output the frame data signal to be output currently transmitted from the image compensator 125 in a form suitable for receiving from the data driver 140 .

이하, 현재 출력할 프레임 데이터신호인 제N프레임 데이터신호([N])와 그 다음에 출력할 프레임 데이터신호인 제N+1프레임 데이터신호([N+1])를 기반으로 도 8에 도시된 장치의 기능 등에 대한 설명을 구체화한다.Hereinafter, it is shown in FIG. 8 based on the Nth frame data signal ([N]) which is the frame data signal to be currently output and the N+1th frame data signal ([N+1]) which is the frame data signal to be output next. Detailed description of the functions of the device, etc.

도 8 및 도 9에 도시된 바와 같이, 다운 샘플링부(117)는 제N+1프레임 데이터신호([N+1])를 1/N(N은 4 이상 정수) 비율로 다운 샘플링하여 제N+1'프레임 데이터신호([N+1]')를 마련할 수 있다. 다운 샘플링부(117)는 제N+1프레임 데이터신호([N+1])의 수직방향(Vertical) 및 수평방향(Horizontal) 모두에 대해 다운 샘플링할 수 있다.8 and 9 , the down-sampling unit 117 down-samples the N+1th frame data signal ([N+1]) at a ratio of 1/N (N is an integer greater than or equal to 4) to the Nth A +1'frame data signal ([N+1]') may be provided. The down-sampling unit 117 may down-sample both the vertical and horizontal directions of the N+1th frame data signal [N+1].

다운 샘플링부(117)는 상하좌우로 인접한 4개의 서브 픽셀 중 어느 하나의 서브 픽셀을 기준으로 샘플링하거나 4개의 서브 픽셀 중 가장 높은 휘도나 높은 전류를 소모하는 서브 픽셀을 기준으로 샘플링할 수 있다. 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')는 샘플링 비율에 따라 이전 대비 데이터량 및 해상도 등이 낮아질 수 있다. 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')는 영상 표현이 아닌 영상 처리나 영상 보상 시 레퍼런스로 사용되나 레퍼런스로서의 활용성을 고려하여 대략 1/8 비율로 다운 샘플링하는 것이 바람직하다.The down-sampling unit 117 may sample based on any one of the four sub-pixels adjacent to the top, bottom, left, and right, or may sample based on the sub-pixel that consumes the highest luminance or high current among the four sub-pixels. The down-sampled N+1'th frame data signal ([N+1]') may have a lower data amount and resolution compared to the previous one according to a sampling rate. The down-sampled N+1'th frame data signal ([N+1]') is used as a reference for image processing or image compensation rather than image expression, but it is it is preferable

도 8 및, 도 10 및 도 11에 도시된 바와 같이, 영상 병합부(119)는 제N프레임 데이터신호([N])와 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 하나의 프레임 데이터신호로 병합하기 위해 데이터신호의 출력을 활성화하는 데이터 인에이블 신호(DE)의 일부 구간을 확장할 수 있다.As shown in FIGS. 8 and 10 and 11 , the image merging unit 119 includes an Nth frame data signal ([N]) and a down-sampled N+1′th frame data signal ([N+1] ') may be extended to a portion of the data enable signal DE for activating the output of the data signal in order to merge the data signal into one frame data signal.

데이터 인에이블 신호(DE)는 로직하이구간(tHV)과 로직로우구간(tHVB)을 포함할 수 있다. 로직하이구간(tHV)은 데이터신호의 출력을 활성화하는 구간에 해당하고 로직로우구간(tHVB)은 데이터신호의 출력을 비활성화하는 구간에 해당할 수 있다.The data enable signal DE may include a logic high period tHV and a logic low period tHVB. The logic high period tHV may correspond to a period in which the output of the data signal is activated, and the logic low period tHVB may correspond to a period in which the output of the data signal is deactivated.

영상 병합부(119)는 데이터 인에이블 신호(DE)의 로직로우구간(tHVB)을 줄이는 대신 로직하이구간(tHV)을 확장하여 더미액티브구간(tHVA)을 마련할 수 있다.The image merging unit 119 may provide a dummy active period tHVA by extending the logic high period tHV instead of reducing the logic low period tHVB of the data enable signal DE.

그리고 영상 병합부(119)는 로직하이구간(tHV)에 제N프레임 데이터신호([N])를 배치(DE for video DATA [N])시키고, 더미액티브구간(tHVA)에 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 배치(DE for video DATA [N+1]')시킬 수 있다.And the image merging unit 119 arranges (DE for video DATA [N]) the Nth frame data signal ([N]) in the logic high period (tHV), the down-sampled Nth in the dummy active period (tHVA) A +1'frame data signal ([N+1]') can be arranged (DE for video DATA [N+1]').

그 결과, 제N프레임 데이터신호([N])와 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')는 하나의 데이터 인에이블 신호(DE)에 두 개의 데이터신호가 병합되어 동시에 출력될 수 있는 신호 체계로 구현될 수 있다.As a result, the N-th frame data signal [N] and the down-sampled N+1'-th frame data signal [N+1]' are two data signals merged into one data enable signal DE. It can be implemented as a signal system that can be output simultaneously.

도 12는 영상 처리부에서 타이밍 제어부로 전송되는 신호 체계에서 볼 수 있는 프레임 데이터신호 형태를 나타낸 도면이고, 도 13 및 도 14는 영상 분리부에 의해 제N프레임 데이터신호와 다운 샘플링된 제N+1프레임 데이터신호가 분리되는 과정을 나타낸 도면들이고, 도 15 및 도 16은 본 발명의 제2실시예에 따른 이점을 설명하기 위한 도면들이다.12 is a view showing the frame data signal form that can be seen in the signal system transmitted from the image processing unit to the timing control unit, and FIGS. 13 and 14 are the N+1th frame data signal down-sampled with the Nth frame data signal by the image dividing unit. It is a diagram illustrating a process in which a frame data signal is separated, and FIGS. 15 and 16 are diagrams for explaining the advantages according to the second embodiment of the present invention.

도 12에 도시된 바와 같이, 영상 병합부(119)는 1 프레임 데이터신호(1 FRAME DATA)를 정의하는 수직동기신호(VSYNC)의 구간에 대응하여 데이터 인에이블 신호(DE) 등을 출력할 수 있다.As shown in FIG. 12 , the image merging unit 119 may output a data enable signal DE, etc., corresponding to a section of the vertical synchronization signal VSYNC defining one frame data signal 1 FRAME DATA. have.

데이터 인에이블 신호(DE)의 일부 구간을 확대하여 살펴보면 알 수 있듯이, 영상 병합부(119)는 하나의 데이터 인에이블 신호(DE)에 제N프레임 데이터신호([N])와 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 병합하여 출력할 수 있다. 여기서, CLK는 타이밍 제어부 그리고 데이터 구동부의 동작을 타이밍을 제어하기 위한 클록신호에 해당할 수 있다.As can be seen by enlarging a partial section of the data enable signal DE, the image merging unit 119 combines the Nth frame data signal [N] and the downsampled second data enable signal DE into one data enable signal DE. N+1' frame data signals ([N+1]') may be merged and output. Here, CLK may correspond to a clock signal for controlling the timing of operations of the timing controller and the data driver.

도 13 및 도 14에 도시된 바와 같이, 영상 분리부(121)는 하나의 프레임 데이터신호로 병합된 제N프레임 데이터신호([N])와 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 병합전의 형태로 분리할 수 있다.As shown in FIGS. 13 and 14 , the image separation unit 121 includes an N-th frame data signal ([N]) merged into one frame data signal and a down-sampled N+1'-th frame data signal ([N]). N+1]') can be separated in the form before merging.

영상 병합부(119)로부터 송신되어 영상 분리부(121)에 수신된 하나의 프레임 데이터신호(DATA [N]+[N+1]')는 도 14의 ①과 같은 형태를 가질 수 있다. 그러나 영상 분리부(121)의 영상 분리 과정에 의해 도 14의 ②와 같이 제N프레임 데이터신호([N]) 그리고 도 14의 ③와 같이 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')로 분리될 수 있다.One frame data signal DATA [N]+[N+1]' transmitted from the image merging unit 119 and received by the image separation unit 121 may have the same shape as ① in FIG. 14 . However, by the image separation process of the image separation unit 121, the Nth frame data signal ([N]) as shown in ② of FIG. 14 and the down-sampled N+1' frame data signal ([N] as shown in ③ of FIG. 14 ) +1]').

도 14의 분리 과정에서 알 수 있듯이, 제N프레임 데이터신호([N])의 한 라인분의 데이터신호(1st LINE)는 하나의 데이터 인에이블 신호(DE)에 전송되도록 배치될 수 있다. 그러나 제N+1'프레임 데이터신호([N+1]')의 한 라인분의 데이터신호(1st LINE)는 다수의 데이터 인에이블 신호(DE)에 전송되도록 분산 배치될 수 있다. 이처럼, 제N+1'프레임 데이터신호([N+1]')의 한 라인분의 데이터신호(1st LINE)가 다수의 데이터 인에이블 신호(DE)에 전송될 수 있는 이유는 앞서 다운 샘플링을 하여 데이터신호의 데이터량을 낮췄기 때문에 가능하다.As can be seen from the separation process of FIG. 14 , the data signal 1st LINE for one line of the Nth frame data signal [N] may be arranged to be transmitted to one data enable signal DE. However, the data signal 1st LINE for one line of the N+1'th frame data signal [N+1]' may be distributed to be transmitted to a plurality of data enable signals DE. As such, the reason why the data signal 1st LINE for one line of the N+1'th frame data signal [N+1]' can be transmitted to the plurality of data enable signals DE is through downsampling. This is possible because the data amount of the data signal is lowered.

도 8 내지 도 16에 도시된 바와 같이, 제2실시예는 제N프레임 데이터신호([N])에 대한 영상 처리 시 제N프레임 데이터신호([N])보다 전에 인가된 제N-1프레임 데이터신호가 아닌 다음에 인가될 제N+1프레임 데이터신호를 이용할 수 있다. 또한, 제N+1프레임 데이터신호를 그대로 이용하지 않고, 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 이용할 수 있다.8 to 16 , in the second embodiment, the N-1th frame applied before the Nth frame data signal ([N]) during image processing for the Nth frame data signal ([N]) Instead of the data signal, the N+1th frame data signal to be applied next may be used. Also, the down-sampled N+1'th frame data signal ([N+1]') may be used instead of using the N+1th frame data signal as it is.

이처럼, 다음에 인가될 제N+1프레임 데이터신호를 이용하면 제N프레임 데이터신호([N])에 대한 영상 처리 시 이전 프레임 데이터신호를 저장하거나 불러들이는 과정을 생략할 수 있다. 즉, 하나로 병합된 프레임 데이터신호를 다시 두 개의 프레임 데이터신호로 분리하고 다른 하나를 영상 처리에 필요한 레퍼런스로 활용하므로 메모리를 사용해야 하는 과정을 삭제(생략)할 수 있다.In this way, when the N+1th frame data signal to be applied next is used, the process of storing or retrieving the previous frame data signal during image processing for the Nth frame data signal [N] can be omitted. That is, since the merged frame data signal is again divided into two frame data signals and the other is used as a reference for image processing, the process of using a memory can be deleted (omitted).

또한, 메모리 사용에 따른 입출력 지연(Lag)을 낮추기 위해 메모리 사용 과정을 삭제함에 따라 대략 1 프레임의 지연 시간 발생분을 제거할 수 있다.In addition, since the memory use process is deleted in order to lower the input/output delay (Lag) according to the memory use, the delay time of approximately one frame can be eliminated.

또한, 다음에 인가될 제N+1프레임 데이터신호를 그대로 제N프레임 데이터신호([N])와 병합하지 않고 다운 샘플링하므로 영상 공급부(110)와 타이밍 제어부(120) 간에 송수신할 수 있는 밴드폭(Band Width) 범위 내에서 두 개의 프레임 데이터신호를 한번에 동시 전송할 수 있다.In addition, since the N+1th frame data signal to be applied next is down-sampled without merging with the Nth frame data signal [N] as it is, the bandwidth that can be transmitted/received between the image supply unit 110 and the timing control unit 120 . Two frame data signals can be simultaneously transmitted within the (Band Width) range.

또한, 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')는 예를 들면, 도 15와 같이 입력 데이터신호(입력 DATA) 대비 출력 데이터신호(출력 DATA)의 전류 사용량을 제한하기 위한 자동 최대 전류 제한 등과 같은 부분의 영상 처리 시 사용할 수 있다.In addition, the down-sampled N+1'th frame data signal ([N+1]') limits the current consumption of the output data signal (output DATA) compared to the input data signal (input DATA) as shown in FIG. 15 , for example. It can be used for image processing such as automatic maximum current limit for

예컨대, 현재 표시할 제N프레임 데이터신호([N])의 경우 자동 최대 전류 제한 시 각각의 픽셀값이 아닌 전체 전류치가 중요하므로 레퍼런스에 해당하는 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')에서 전류치만 참고용으로 사용할 수 있다. 따라서, 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')는 전체의 전류치를 참고할 수 있는 부분이 손실되지 않도록 마련될 수 있다. 이를 위해, 제N프레임 데이터신호([N])와 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')에 대해 동일한 영상 처리를 수행하여 양자의 전체 전류치가 변하거나 상이한 차이가 나지 않도록 할 수 있다.For example, in the case of the currently displayed Nth frame data signal ([N]), the down-sampled N+1' frame data signal ([ N+1]'), only the current value can be used for reference. Accordingly, the down-sampled N+1'th frame data signal [N+1]' may be provided so that a portion that can refer to the entire current value is not lost. To this end, the same image processing is performed on the N-th frame data signal ([N]) and the down-sampled N+1'-th frame data signal ([N+1]') so that the total current values of both are changed or different. you can make it so it doesn't happen.

이 밖에, 현재 표시할 제N프레임 데이터신호([N])는 표시패널(150)에 적합한 형태로 영상 처리되거나 보상되므로, 도 16의 흐름에서 볼 수 있는 바와 같이 거의 원본 영상 그대로 표시패널(150)에 인가되기 때문에 화질적으로 받는 문제는 발생하지 않을 수 있다.In addition, since the N-th frame data signal [N] to be displayed currently is image-processed or compensated in a form suitable for the display panel 150, as can be seen from the flow of FIG. 16, the display panel 150 is almost original as it is. ), so there may not be a problem with image quality.

도 17은 본 발명의 제3실시예에 따른 발광표시장치의 영상 병합 전송 방법과 이의 분리 및 영상 표시 방법의 흐름을 나타내는 도면이다.17 is a diagram illustrating a flow of a method for merging and transmitting an image of a light emitting display device according to a third embodiment of the present invention, and a method for separating and displaying an image.

발광표시장치를 이용한 텔레비전 등의 표시장치에서 두 개의 영상을 하나로 병합하여 동시에 전송하고 이를 다시 분리한 후 영상을 표시하는 방법을 설명하면 다음의 도 17과 같다.A method of merging two images in a display device such as a television using a light emitting display device, simultaneously transmitting them, separating them again, and displaying the images is as shown in FIG. 17 .

먼저, 영상 공급부(110)는 레퍼런스로 활용할 제N+1프레임 데이터신호([N+1])를 다운 샘플링하여 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 마련할 수 있다(S110). 다음, 영상 공급부(110)는 현재 표시할 제N프레임 데이터신호([N])에 대한 MEMC(Motion Estimation/Motion Compensation)를 기반으로 잔상을 처리할 수 있다(S120). 이때, 잔상 처리는 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')에 대해서도 수행될 수 있다.First, the image supply unit 110 down-samples an N+1-th frame data signal ([N+1]) to be used as a reference to prepare a down-sampled N+1'-th frame data signal ([N+1]') It can be done (S110). Next, the image supply unit 110 may process an afterimage based on a Motion Estimation/Motion Compensation (MEMC) of the N-th frame data signal [N] to be currently displayed (S120). In this case, the afterimage processing may also be performed on the down-sampled N+1'th frame data signal ([N+1]').

다음, 영상 공급부(110)는 제N프레임 데이터신호([N])와 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 동일한 조건으로 화질 처리(화질 전처리)할 수 있다(S130). 다음, 영상 공급부(110)는 화질 처리된 제N프레임 데이터신호([N])와 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 하나의 프레임 데이터신호로 병합하여 타이밍 제어부(120)에 전송할 수 있다(S140).Next, the image supply unit 110 may perform image quality processing (image quality pre-processing) on the Nth frame data signal ([N]) and the down-sampled N+1'th frame data signal ([N+1]') under the same conditions. There is (S130). Next, the image supply unit 110 merges the image quality-processed N-th frame data signal ([N]) and the down-sampled N+1'-th frame data signal ([N+1]') into one frame data signal, It can be transmitted to the timing controller 120 (S140).

다음, 타이밍 제어부(120)는 하나의 프레임 데이터신호에서 제N프레임 데이터신호([N])와 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 분리할 수 있다(S150). 다음, 타이밍 제어부(120)는 제N프레임 데이터신호([N])와 다운 샘플링된 제N+1'프레임 데이터신호([N+1]') 각각에 대하여 화질 처리(화질 후처리)할 수 있다.Next, the timing controller 120 may separate the Nth frame data signal ([N]) and the down-sampled N+1'th frame data signal ([N+1]') from one frame data signal ( S150). Next, the timing controller 120 may perform image quality processing (image quality post-processing) for each of the Nth frame data signal ([N]) and the downsampled N+1th frame data signal ([N+1]'). have.

다음, 타이밍 제어부(120)는 제N프레임 데이터신호([N])에 대한 영상 처리와 더불어 보상 처리를 할 수 있다(S170). 이때, 타이밍 제어부(120)는 영상 처리 또는 보상 처리시 다운 샘플링된 제N+1'프레임 데이터신호([N+1]')를 이용할 수 있다. 다음, 타이밍 제어부(120)는 표시패널에 영상이 표시되도록 제N프레임 데이터신호([N])를 출력할 수 있다(S180).Next, the timing controller 120 may perform compensation processing along with image processing on the Nth frame data signal [N] (S170). In this case, the timing controller 120 may use the down-sampled N+1'th frame data signal ([N+1]') during image processing or compensation processing. Next, the timing controller 120 may output an N-th frame data signal [N] to display an image on the display panel (S180).

이상, 본 발명은 메모리 사용에 따른 입출력 지연(Lag)을 낮추어 프레임 지연 시간 발생분을 제거할 수 있음은 물론이고 메모리 제거에 따른 비용 절감 효과가 있다. 또한, 본 발명은 영상 공급부와 타이밍 제어부 간에 송수신할 수 있는 밴드폭 범위 내에서 두 개의 프레임 데이터신호를 한번에 동시 전송할 수 있는 효과가 있다.As described above, according to the present invention, it is possible to eliminate the occurrence of frame delay time by lowering the input/output delay (Lag) according to the use of the memory, and there is an effect of reducing the cost due to the removal of the memory. In addition, the present invention has the effect of simultaneously transmitting two frame data signals within a bandwidth range that can be transmitted and received between the image supply unit and the timing control unit.

110: 영상 공급부 111: 영상 입력부
113: 잔상 처리부 115: 제1화질 전처리부
117: 다운 샘플링부 118: 제2화질 전처리부
119: 영상 병합부 120: 타이밍 제어부
121: 영상 분리부 123: 제1화질 후처리부
125: 영상 보상부 127: 제2화질 후처리부
129: 영상 구동부 150: 표시패널110: image supply unit 111: image input unit
113: afterimage processing unit 115: first image quality preprocessing unit
117: down-sampling unit 118: second image quality pre-processing unit
119: image merging unit 120: timing control unit
121: image separation unit 123: first image quality post-processing unit
125: image compensator 127: second image quality post-processing unit
129: image driver 150: display panel

Claims (10)

영상을 표시하는 표시패널;
상기 영상을 표시하기 위한 데이터신호를 공급하는 타이밍 제어부; 및
상기 데이터신호를 데이터전압으로 변환하여 상기 표시패널에 공급하는 데이터 구동부를 포함하고,
상기 타이밍 제어부는 외부로부터 두 개의 데이터신호가 하나로 병합된 데이터신호를 동시에 인가받는 표시장치.a display panel for displaying an image;
a timing controller for supplying a data signal for displaying the image; and
and a data driver converting the data signal into a data voltage and supplying it to the display panel;
The timing control unit is a display device that simultaneously receives a data signal in which two data signals are merged into one from the outside. 제1항에 있어서,
상기 하나로 병합된 데이터신호는
상기 표시패널에 현재 표시할 데이터신호와 상기 현재 표시할 데이터신호의 다음 데이터신호를 포함하는 표시장치.According to claim 1,
The data signal merged into one is
A display device comprising a data signal to be currently displayed on the display panel and a data signal following the data signal to be displayed currently. 제2항에 있어서,
상기 다음 데이터신호는
1/N (N은 4 이상 정수)의 비율로 다운 샘플링된 데이터신호인 표시장치.3. The method of claim 2,
The next data signal is
A display device that is a data signal down-sampled at a ratio of 1/N (N is an integer greater than or equal to 4). 제3항에 있어서,
상기 타이밍 제어부는
상기 하나로 병합된 데이터신호에 포함된 상기 현재 표시할 데이터신호와 상기 다운 샘플링된 데이터신호를 분리하는 영상 분리부를 포함하는 표시장치.4. The method of claim 3,
The timing control
and an image separator for separating the data signal to be displayed and the down-sampled data signal included in the merged data signal. 제4항에 있어서,
상기 타이밍 제어부는
상기 현재 표시할 데이터신호의 영상 처리 또는 영상 보상 시 상기 다운 샘플링된 데이터신호를 레퍼런스로 사용하는 표시장치.5. The method of claim 4,
The timing control
A display device using the down-sampled data signal as a reference in image processing or image compensation of the currently displayed data signal. 제1항에 있어서,
상기 타이밍 제어부에 상기 하나로 병합된 데이터신호를 전송하는 영상 공급부를 더 포함하고,
상기 영상 공급부는
상기 표시패널에 현재 표시할 데이터신호와 상기 현재 표시할 데이터신호의 다음 데이터신호를 상기 하나의 프레임 데이터신호로 병합하기 위해 데이터신호의 출력을 활성화하는 데이터 인에이블 신호의 일부 구간을 확장하는 표시장치.According to claim 1,
Further comprising an image supply unit for transmitting the merged data signal to the timing control unit,
The video supply unit
a display device extending a partial section of a data enable signal for activating an output of a data signal to merge a data signal to be currently displayed on the display panel and a data signal next to the data signal to be displayed on the display panel into the one frame data signal . 제6항에 있어서,
상기 영상 공급부는
상기 데이터 인에이블 신호의 로직로우구간을 줄이는 대신 로직하이구간을 확장하여 더미액티브구간을 마련하고, 상기 더미액티브구간에 상기 다음 데이터신호를 배치하는 표시장치.7. The method of claim 6,
The video supply unit
A display device for providing a dummy active section by extending a logic high section instead of reducing a logic low section of the data enable signal, and arranging the next data signal in the dummy active section. 제6항에 있어서,
상기 영상 공급부는
상기 다음 데이터신호를 1/N (N은 4 이상 정수)의 비율로 다운 샘플링하고, 다운 샘플링된 데이터신호의 한 라인분의 데이터신호가 다수의 데이터 인에이블 신호의 상기 더미액티브구간마다 위치하여 전송되도록 분산 배치하는 표시장치.7. The method of claim 6,
The video supply unit
The next data signal is down-sampled at a ratio of 1/N (N is an integer greater than or equal to 4), and a data signal corresponding to one line of the down-sampled data signal is located and transmitted in each of the dummy active sections of a plurality of data enable signals. Display devices that are distributed as much as possible. 외부로부터 두 개의 데이터신호가 하나로 병합된 데이터신호를 동시에 인가받는 단계;
상기 하나로 병합된 데이터신호에서 표시패널에 현재 표시할 제N데이터신호와 상기 제N데이터신호의 다음에 표시할 제N+1데이터신호를 분리하는 단계; 및
상기 제N+1데이터신호를 기반으로 상기 제N데이터신호를 보상 처리하고 출력하는 단계를 포함하는 표시장치의 구동방법.receiving a data signal in which two data signals are merged into one at the same time from the outside;
separating an Nth data signal to be currently displayed on a display panel and an N+1th data signal to be displayed next to the Nth data signal from the merged data signal; and
and compensating and outputting the Nth data signal based on the N+1th data signal. 제9항에 있어서,
상기 제N+1데이터신호는
다운 샘플링되어 상기 하나로 병합된 데이터신호에 배치된 표시장치의 구동방법.10. The method of claim 9,
The N+1th data signal is
A method of driving a display device disposed in the down-sampled data signal merged into one.
KR1020200184363A 2020-12-28 2020-12-28 Display Device and Driving Method of the same KR20220093542A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200184363A KR20220093542A (en) 2020-12-28 2020-12-28 Display Device and Driving Method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200184363A KR20220093542A (en) 2020-12-28 2020-12-28 Display Device and Driving Method of the same

Publications (1)

Publication Number Publication Date
KR20220093542A true KR20220093542A (en) 2022-07-05

Family

ID=82402413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200184363A KR20220093542A (en) 2020-12-28 2020-12-28 Display Device and Driving Method of the same

Country Status (1)

Country Link
KR (1) KR20220093542A (en)

Similar Documents

Publication Publication Date Title
US20070024557A1 (en) Video signal processor, display device, and method of driving the same
TWI424418B (en) Color sequential display and power-saving method thereof
US6930675B2 (en) Display driver, display unit, and electronic instrument
KR20180039232A (en) Display device capable of changing frame rate and operating method thereof
US20080246710A1 (en) Display Device And Driving Method Thereof
US20080198185A1 (en) Display device
KR20050002428A (en) Liquid Crystal Display Device and Method of Driving The Same
JP2003228347A (en) Display device and driving method therefor
US20060227628A1 (en) Display driver and display driving method
JP2002032048A (en) Picture display device and electronic apparatus using the same
EP0918278B1 (en) Circuit for simultaneous driving of liquid crystal display panel and television
KR20150015681A (en) Display apparatus and dirving mehtod thereof
US11837143B2 (en) Display apparatus and a method of driving the same
US7859594B2 (en) Display driving signal processor, display apparatus and a method of processing display driving signal
WO2012053466A1 (en) Display device and method of driving same
JP2002132224A (en) Liquid crystal display device and liquid crystal driving method
US7663591B2 (en) Display device and method of driving same
US8319760B2 (en) Display device, driving method of the same and electronic equipment incorporating the same
US8077132B2 (en) Flat display device and method of driving the same
US20070080915A1 (en) Display driver, electro-optical device, electronic instrument, and drive method
JP3946749B2 (en) Image display device and electronic apparatus using the same
US20050057475A1 (en) Display device for displaying a plurality of images on one screen
KR20220093542A (en) Display Device and Driving Method of the same
JPH10240195A (en) Liquid crystal display device
JP2007316380A (en) Electro-optical device, method for driving electro-optical device, and electronic apparatus