KR20220091788A - Offset cancellation circuit for current balancing circtuit - Google Patents

Offset cancellation circuit for current balancing circtuit Download PDF

Info

Publication number
KR20220091788A
KR20220091788A KR1020200182847A KR20200182847A KR20220091788A KR 20220091788 A KR20220091788 A KR 20220091788A KR 1020200182847 A KR1020200182847 A KR 1020200182847A KR 20200182847 A KR20200182847 A KR 20200182847A KR 20220091788 A KR20220091788 A KR 20220091788A
Authority
KR
South Korea
Prior art keywords
voltage
offset
input
current
inputs
Prior art date
Application number
KR1020200182847A
Other languages
Korean (ko)
Other versions
KR102505548B1 (en
Inventor
이원효
김종선
윤병진
Original Assignee
(주)실리콘인사이드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘인사이드 filed Critical (주)실리콘인사이드
Priority to KR1020200182847A priority Critical patent/KR102505548B1/en
Priority to PCT/KR2021/008229 priority patent/WO2022139091A1/en
Priority to CN202180001943.4A priority patent/CN114982116A/en
Publication of KR20220091788A publication Critical patent/KR20220091788A/en
Application granted granted Critical
Publication of KR102505548B1 publication Critical patent/KR102505548B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

The present invention relates to an offset cancellation circuit for a current balancing circuit, wherein current imbalance caused by offset generated by the mismatch of an element, process voltage temperature (PVT) fluctuation, etc. can be solved. More specifically, the current balancing circuit according to the present invention comprises: a first comparator part having a first offset voltage formed on two inputs and having offset elimination voltage inputted by either of the inputs; a second comparator part having a second offset voltage formed on two inputs, having the output voltage of the first comparator inputted by one of the inputs and having reference voltage inputted by the other input; a third comparator part having a third offset voltage formed on two inputs, having the output voltage of the second comparator part inputted by one of the inputs and having a reference voltage inputted by the other input; and a control part for forming and outputting offset elimination voltage, which increases with the lapse of time during a calibration process, and outputting the offset elimination voltage when the offset elimination voltage is greater than the sum of the first offset voltage, the second offset voltage, and the third offset voltage.

Description

전류 발란싱 회로의 오프셋 상쇠 회로{OFFSET CANCELLATION CIRCUIT FOR CURRENT BALANCING CIRCTUIT}OFFSET CANCELLATION CIRCUIT FOR CURRENT BALANCING CIRCTUIT

본 기술은 전류 발란싱 회로의 오프셋 상쇠 회로에 관한 것으로서, 소자의 부정합(mismatch), PVT 변동(process, voltage, temperature) 등에 의하여 생되는 오프셋에 의한 전류 불균형을 해소하기 위한 것이다. The present technology relates to an offset cancellation circuit of a current balancing circuit, and is intended to solve a current imbalance caused by an offset generated by device mismatch, PVT variation (process, voltage, temperature), and the like.

컨버터(converter)는 교류 전력을 직류 전력으로 변환하거나 직류 전압을 승압 혹은 강압하는 장치를 통칭한다. 특히 직류 - 직류 컨버터(DC-DC converter)는 입력된 전압을 승압하는 부스트 컨버터, 입력된 전압을 감압하는 벅 컨버터 등이 있으며, 산업뿐만 아니라 가정에서도 흔히 사용된다. A converter is a generic term for a device that converts AC power into DC power or boosts or steps down a DC voltage. In particular, a DC-DC converter includes a boost converter that boosts the input voltage and a buck converter that reduces the input voltage, and is commonly used not only in industry but also at home.

이러한 컨버터들은 스위칭 소자들이 구동 전압과 기준 전압 사이에서 직렬로 연결되고, 스위칭 소자가 연결된 노드에서 출력된 전류가 인덕터를 통하여 부하에 제공된다. In such converters, switching elements are connected in series between a driving voltage and a reference voltage, and a current output from a node to which the switching element is connected is provided to a load through an inductor.

다상 컨버터가 출력하는 전류는 각 상에서 출력되는 전류의 합에 상응하며, 각 상이 출력하는 전류가 고르게 분산되었을 때 높은 효율을 가진다. 그러나, 각 상 중 어느 한 상에서 전류가 집중되면 구동 회로에 부하가 집중되어 효율이 저하된다. 따라서, 전류가 집중되어 발생하는 효율 감소를 방지하기 위하여 전류 발란싱 회로(current balancing circuit)을 둔다. The current output from the polyphase converter corresponds to the sum of the currents output from each phase, and high efficiency is achieved when the currents output from each phase are evenly distributed. However, when the current is concentrated in any one of the phases, the load is concentrated in the driving circuit and the efficiency is lowered. Accordingly, a current balancing circuit is provided in order to prevent a decrease in efficiency caused by concentration of current.

그러나, 전류 발란싱 회로는 필연적으로 소자의 부정합(mismatch), PVT 변동(process, voltage, temperature) 등에 의하여 비이상적인 특성인 오프셋이 발생하며, 이로부터 전류 균형이 깨질 수 있다. 본 발명은 이와 같이 발생하는 전류 불균형을 해소하기 위한 것이다. However, in the current balancing circuit, an offset, which is a non-ideal characteristic, inevitably occurs due to device mismatch, PVT variation (process, voltage, temperature), etc., and the current balance may be broken from this. The present invention is to solve the current imbalance that occurs in this way.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. The technical problems to be achieved by the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those of ordinary skill in the art from the description of the present invention. .

본 발명의 전류 발란싱 회로는 두 개의 입력에 제1 오프셋 전압이 형성되고, 어느 하나의 입력으로 오프셋 소거 전압이 입력되는 제1 비교기부; 두 개의 입력에 제2 오프셋 전압이 형성되고, 어느 하나의 입력으로 제1 비교기부의 출력 전압이 입력되고, 다른 하나의 입력으로 기준 전압이 입력되는 제2 비교기부; 두 개의 입력에 제3 오프셋 전압이 형성되고, 어느 하나의 입력으로 제2 비교기부의 출력 전압이 입력되고, 다른 하나의 입력으로 기준 전압이 입력되는 제3 비교기부를 포함하며, 캘리브레이션 과정에서 시간에 따라 증가하는 오프셋 소거 전압을 형성하여 출력하고, 오프셋 소거 전압이 제1 오프셋 전압과 제2 오프셋 전압 및 제3 오프셋 전압의 합보다 클 때의 오프셋 소거 전압을 출력하는 제어부를 포함한다.A current balancing circuit of the present invention includes: a first comparator unit in which a first offset voltage is formed at two inputs and an offset cancellation voltage is input to any one input; a second comparator unit having a second offset voltage formed at two inputs, an output voltage of the first comparator unit being input as one input, and a reference voltage being inputted as the other input; and a third comparator unit in which a third offset voltage is formed at two inputs, an output voltage of the second comparator unit is input as one input, and a reference voltage is input as the other input; and a controller configured to form and output an offset cancellation voltage that increases according to , and output an offset cancellation voltage when the offset cancellation voltage is greater than the sum of the first offset voltage, the second offset voltage, and the third offset voltage.

본 발명의 어느 한 실시예에 의하면, 제1 비교기부는, 두 개의 입력에 제1 오프셋 전압이 형성되고, 어느 하나의 입력으로 오프셋 소거 전압이 입력되는 트랜스컨덕턴스 증폭기(transconductance amplifier); 두 개의 입력에 연결된 센싱 저항; 센싱 저항과 병렬로 연결된 스위치를 포함하며, 트랜스컨덕턴스 증폭기는, 센싱 저항을 흐르는 전류에 의하여 형성되는 전압을 제공받고, 상응하는 전류를 출력한다.According to one embodiment of the present invention, the first comparator unit may include: a transconductance amplifier in which a first offset voltage is formed at two inputs and an offset cancellation voltage is input to any one input; a sense resistor connected to the two inputs; and a switch connected in parallel with the sensing resistor, wherein the transconductance amplifier receives a voltage formed by a current flowing through the sensing resistor and outputs a corresponding current.

본 발명의 어느 한 실시예에 의하면, 캘리브레이션 과정에서, 제어부는 스위치가 도통되도록 제어하고, 트랜스컨덕턴스 증폭기는 제1 오프셋 전압과 오프셋 소거 전압과의 크기를 비교한다.According to one embodiment of the present invention, during the calibration process, the control unit controls the switch to conduct, and the transconductance amplifier compares the magnitude of the first offset voltage and the offset cancellation voltage.

본 발명의 어느 한 실시예에 의하면, 제2 비교기부는, 연산 증폭기 및 연산 증폭기의 궤환 루프(feedback loop)에 연결된 리액턴스 소자를 포함하며 평균 전류와 채널 전류의 차이를 연산하는 저역 통과 필터이다.According to one embodiment of the present invention, the second comparator unit is a low-pass filter including an operational amplifier and a reactance element connected to a feedback loop of the operational amplifier and calculating the difference between the average current and the channel current.

본 발명의 어느 한 실시예에 의하면, 제2 비교기부는, 캘리브레이션 과정에서 기준 전압이 일 입력으로 제공된다. According to one embodiment of the present invention, in the second comparator unit, a reference voltage is provided as one input during a calibration process.

본 발명의 어느 한 실시예에 의하면, 제3 비교기부는, 오프셋 소거 전압과 제1 오프셋 전압과 제2 오프셋 전압 및 제3 오프셋 전압의 합의 크기를 비교하여 상응하는 신호를 출력한다.According to one embodiment of the present invention, the third comparator unit outputs a corresponding signal by comparing the magnitudes of the offset erase voltage, the first offset voltage, the second offset voltage, and the third offset voltage.

본 발명의 어느 한 실시예에 의하면, 제어부는, 클록 펄스가 입력되고, 입력된 클록 펄스의 개수를 계수하는 카운터; 카운터의 계수 결과에 상응하도록 시간에 따라 증가하는 오프셋 소거 전압을 생성하는 디지털 아날로그 변환기(DAC, digital analog converter); 카운터의 계수 결과를 저장하는 메모리 소자를 포함한다.According to one embodiment of the present invention, the control unit includes: a counter to which a clock pulse is input and counting the number of input clock pulses; a digital analog converter (DAC) for generating an offset cancellation voltage that increases with time to correspond to the counting result of the counter; and a memory element for storing the counting result of the counter.

본 발명의 어느 한 실시예에 의하면, 제어부는, 다중화기(MUX)를 더 포함하고, 오프셋 소거 전압이 제1 오프셋 전압과 제2 오프셋 전압 및 제3 오프셋 전압의 합보다 클 때 메모리 소자는 카운터의 계수 결과를 저장하며, 캘리브레이션 과정이 종료되면 메모리 소자는 저장된 카운터의 계수 결과를 DAC에 제공하고, DAC는 카운터의 계수 결과에 상응하는 오프셋 소거 전압을 출력한다.According to one embodiment of the present invention, the control unit further includes a multiplexer (MUX), and when the offset erase voltage is greater than the sum of the first offset voltage, the second offset voltage, and the third offset voltage, the memory device is stores the count result of , and when the calibration process is completed, the memory device provides the count result of the stored counter to the DAC, and the DAC outputs an offset erase voltage corresponding to the count result of the counter.

본 발명의 어느 한 실시예에 의하면, 전류 발란싱 회로는, 다상(multi-phase) 컨버터의 각 상별 전류를 발란싱한다.According to one embodiment of the present invention, the current balancing circuit balances the current for each phase of the multi-phase converter.

본 발명에 의하면, 컨버터 회로의 소자에 형성되는 오프셋에 의하여 발생하는 각 상별 전류 부정합(mismatch)을 소거하여 전류를 발란싱할 수 있는 효과가 있다. According to the present invention, there is an effect that current can be balanced by eliminating a current mismatch for each phase caused by an offset formed in an element of a converter circuit.

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다.Effects of the present invention are not limited to those mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 전류 발란싱 회로를 포함하는 다상 컨버터의 개요를 도시한 도면.
도 2(a)는 본 발명의 전류 발란싱 회로를 포함하는 다상 컨버터에서 불균형이 발생한 각 상별 전류의 개요를 도시한 도면이고, 도 2(b)는 듀티비를 조절한 상태의 전류를 예시한 도면이며, 도 2(c)는 다상 컨버터의 모든 상에 흐르는 전류가 발란싱된 상태를 도시한 도면.
도 3(a)는 오프셋에 의한 전류 불균형을 해소하기 위하여 수행되는 캘리브레이션 과정에서 전류 발란싱 회로에 포함된 어느 한 상의 등가 회로이고, 도 3(b)는 캘리브레이션 과정에서 전류 발란싱 회로 어느 한 상의 간략화된 등가 회로.
도 4는 캘리브레이션 과정에서 본 실시예에 의한 전류 발란싱 회로의 동작을 설명하기 위한 개요적인 타이밍도.1 is a schematic diagram of a polyphase converter comprising a current balancing circuit of the present invention;
Figure 2 (a) is a view showing an outline of the current for each phase in which imbalance occurs in the polyphase converter including the current balancing circuit of the present invention, Figure 2 (b) is a view illustrating the current in a state in which the duty ratio is adjusted and FIG. 2(c) is a view showing a balanced state in which currents flowing in all phases of the polyphase converter are balanced.
3 (a) is an equivalent circuit of any one phase included in the current balancing circuit in the calibration process performed to resolve the current imbalance due to the offset, and FIG. 3 (b) is a simplified diagram of one phase of the current balancing circuit during the calibration process. equivalent circuit.
4 is a schematic timing diagram for explaining the operation of the current balancing circuit according to the present embodiment in the calibration process.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, the terms or words used in the present specification and claims should not be construed as being limited to conventional or dictionary meanings, and the inventor should properly understand the concept of the term in order to best describe his invention. Based on the principle that it can be defined, it should be interpreted as meaning and concept consistent with the technical idea of the present invention. Therefore, the configuration shown in the embodiments and drawings described in the present specification is only the most preferred embodiment of the present invention and does not represent all the technical spirit of the present invention, so at the time of the present application, various It should be understood that there may be equivalents and variations.

도 1은 본 발명의 전류 발란싱 회로를 포함하는 다상 컨버터(1)의 개요를 도시한 도면이다. 도 1을 참조하면, 다상 컨버터는 구동 전압(VIN)과 기준 전압 사이에서 직렬로 연결된 복수의 스위칭 소자들(SWa1, SWa2, SWb1, SWb2, SWc1, SWc2) 과, 각 상에서 출력된 전류(ILa, ILb, ILc)를 센싱하여 상응하는 전류를 출력하는 트랜스컨덕턴스 증폭기부(100a, 100b, 100c)와 트랜스컨덕턴스 증폭기부(100a, 100b, 100c)가 출력하는 전류를 평균화하여 출력하는 저역 통과 필터(210)와 평균 전류와 트랜스컨덕턴스 증폭기부(100a, 100b, 100c)가 출력하는 전류의 차이를 연산하는 연산부(220a, 220b, 220c) 및 연산부가 연산한 전류의 차이로부터 각 상에 포함된 복수의 스위칭 소자들(SWa1, SWa2, SWb1, SWb2, SWc1, SWc2)의 게이팅 신호를 형성하여 듀티비를 제어하는 듀티비 제어부(300a, 300b, 300c)를 포함한다. 1 is a diagram schematically showing a polyphase converter 1 including a current balancing circuit of the present invention. Referring to FIG. 1 , the polyphase converter includes a plurality of switching elements SWa1 , SWa2 , SWb1 , SWb2 , SWc1 , SWc2 connected in series between a driving voltage VIN and a reference voltage, and a current output from each phase I La , I Lb , I Lc ) are sensed and outputted from the transconductance amplifier units 100a, 100b, and 100c and the transconductance amplifier units 100a, 100b, and 100c for outputting a corresponding current by averaging the current output and outputting the low pass The filter 210 and the arithmetic units 220a, 220b, 220c for calculating the difference between the current output by the filter 210 and the average current and the transconductance amplifier units 100a, 100b, 100c and the difference in the current calculated by the arithmetic unit included in each phase and duty ratio controllers 300a, 300b, and 300c configured to form gating signals of the plurality of switching elements SWa1, SWa2, SWb1, SWb2, SWc1, and SWc2 to control duty ratios.

도 2(a)는 본 발명의 전류 발란싱 회로를 포함하는 다상 컨버터(1)에서 불균형이 발생한 각 상별 전류의 개요를 도시한 도면이다. 도 1과 도 2(a)를 참조하면, 불균형에 의하여 c 상에서 출력된 전류(ILc)가 증가한다. 증가한 전류에 의하여 열이 발생하여 구동 회로의 효율이 저하된다. 본 발명의 전류 발란싱 회로에 의하면 트랜스 컨덕턴스 증폭기(Gma, Gmb, Gmc) 들은 각 상에 흐르는 각 상에 흐르는 전류를 검출하고, 전류에 상응하는 신호를 저역 통과 필터(210)에 제공한다. FIG. 2(a) is a diagram illustrating an outline of current for each phase in which imbalance occurs in the polyphase converter 1 including the current balancing circuit of the present invention. Referring to FIGS. 1 and 2 ( a ), the current I Lc output from the c phase increases due to the imbalance. Heat is generated by the increased current and the efficiency of the driving circuit is lowered. According to the current balancing circuit of the present invention, the transconductance amplifiers Gma, Gmb, and Gmc detect a current flowing in each phase flowing in each phase, and provide a signal corresponding to the current to the low-pass filter 210 .

저역 통과 필터(210)는 제공된 전류의 평균에 상응하는 전류 신호(IAVG)를 출력하고, 연산부(220a, 220b, 220c)에 제공한다. 연산부(220a, 220b, 220c)는 트랜스 컨덕턴스 증폭기(Gma, Gmb, Gmc)가 각 상의 출력 전류를 검출하여 출력한 신호와 평균 전류(IAVG)와의 차이를 연산하여 듀티비 제어부(300a, 300b, 300c)에 제공한다. 듀티비 제어부(300a, 300b, 300c)는 연산된 차이 신호(IDUTYa, IDUTYb, IDUTYc)를 제공받고, 각 스위치들의 게이팅 신호를 형성하여 각 상 출력의 듀티비를 조절한다. 이와 같이 조절된 듀티비에 의하여 도 2(b)로 예시된 것과 같이 전류 불균형이 다소 해소된다. The low-pass filter 210 outputs a current signal I AVG corresponding to the average of the provided currents, and provides the output to the operation units 220a, 220b, and 220c. The calculating units 220a, 220b, and 220c calculate the difference between the signal output by the transconductance amplifiers Gma, Gmb, and Gmc detecting the output current of each phase and the average current I AVG to calculate the duty ratio control unit 300a, 300b, 300c). The duty ratio controllers 300a, 300b, and 300c receive the calculated difference signals I DUTYa , I DUTYb , and I DUTYc , and form gating signals of the respective switches to adjust the duty ratio of each phase output. As illustrated in FIG. 2(b), current imbalance is somewhat resolved by the duty ratio adjusted in this way.

그러나, 전류 발란싱 회로의 각 상에 포함된 소자들에 오프셋 등의 비이상적인 특성이 형성되며, 이로부터 도 2(c)로 예시된 것과 같이 모든 상에 흐르는 전류(IL1, IL2, IL3)를 고르게 발란싱하는 것이 곤란할 수 있다. However, non-ideal characteristics such as offset are formed in elements included in each phase of the current balancing circuit, and from this, currents I L1 , I L2 , I L3 flowing through all phases as illustrated in FIG. 2(c) are formed. ) may be difficult to evenly balance.

도 3(a)는 오프셋에 의한 전류 불균형을 해소하기 위하여 수행되는 캘리브레이션 과정에서 전류 발란싱 회로에 포함된 어느 한 상의 등가 회로이고, 도 3(b)는 캘리브레이션 과정에서 전류 발란싱 회로 어느 한 상의 간략화된 등가 회로이다. 일 실시예로, 캘리브레이션 과정은 컨버터가 구동을 시작할 때 수행될 수 있다. 도 3(a) 및 도 3(b)를 참조하면, 트랜스컨덕턴스 증폭기부(100a, 100b, 100c, 도 1 참조)의 두 입력 사이에는 제1 오프셋 전압(Vos1)이 형성되고, 어느 하나의 입력으로 오프셋 소거 전압(Vosc)이 입력된다. 캘리브레이션 과정에서 트랜스컨덕턴스 증폭기는 제1 비교기(100)로 모델될 수 있으며, 비교기와 등가로 동작한다.3 (a) is an equivalent circuit of any one phase included in the current balancing circuit in the calibration process performed to resolve the current imbalance due to the offset, and FIG. 3 (b) is a simplified diagram of one phase of the current balancing circuit during the calibration process. It is an equivalent circuit. In an embodiment, the calibration process may be performed when the converter starts driving. 3(a) and 3(b), a first offset voltage Vos1 is formed between two inputs of the transconductance amplifier units 100a, 100b, 100c (see FIG. 1), and any one input to the offset cancellation voltage Vosc is input. In the calibration process, the transconductance amplifier may be modeled as the first comparator 100 and operates equivalently to the comparator.

저역 통과 필터(210)와 연산부(220a, 220b, 220c, 도 1 참조)의 두 입력 사이에는 오프셋 전압(Vos2)이 형성된다. 또한, 저역 통과 필터(210)와 연산부(220)는 캘리브레이션 과정에서 제2 비교기(200)로 모델될 수 있으며 비교기와 등가로 동작한다. 또한, 듀티비 제어부(300)는 두 입력 사이에 오프셋 전압(Vos3)이 형성되며, 캘리브레이션 과정에서 제3 비교기(300)로 모델될 수 있으며, 비교기와 등가로 동작한다. An offset voltage Vos2 is formed between the two inputs of the low-pass filter 210 and the operation units 220a, 220b, and 220c (refer to FIG. 1). In addition, the low-pass filter 210 and the operation unit 220 may be modeled as the second comparator 200 in the calibration process and operate equivalently to the comparator. In addition, the duty ratio control unit 300 forms an offset voltage Vos3 between two inputs, and may be modeled as the third comparator 300 in the calibration process, and operates equivalently to the comparator.

따라서, 본 실시예에 의한 전류 발란싱 회로는 캘리브레이션 과정에서 두 입력 사이에 제1 오프셋 전압(Vos1)이 형성되고, 어느 하나의 입력으로 오프셋 소거 전압(Vosc)이 입력되는 제1 비교기부(100)와, 두 개의 입력에 제2 오프셋 전압(Vos2)이 형성되고, 어느 하나의 입력으로 제1 비교기부(100)의 출력 전압이 입력되고, 다른 하나의 입력으로 기준 전압(Vref)이 입력되는 제2 비교기부(200)와 두 개의 입력에 제3 오프셋 전압(Vos3)이 형성되고, 어느 하나의 입력으로 제2 비교기부(200)의 출력 전압이 입력되고, 다른 하나의 입력으로 기준 전압(Vref)이 입력되는 제3 비교기부(300)를 포함하며, 캘리브레이션 과정에서 시간에 따라 증가하는 오프셋 소거 전압을 형성하여 출력하고, 오프셋 소거 전압이 제1 오프셋 전압과 제2 오프셋 전압 및 제3 오프셋 전압의 합보다 클 때의 오프셋 소거 전압을 출력하는 제어부(400)를 포함한다.Accordingly, in the current balancing circuit according to the present embodiment, a first offset voltage Vos1 is formed between two inputs during a calibration process, and the first comparator unit 100 to which an offset cancellation voltage Vosc is inputted as one input. And, the second offset voltage Vos2 is formed in two inputs, the output voltage of the first comparator 100 is input as one input, and the reference voltage Vref is input as the other input. 2 A third offset voltage Vos3 is formed in the second comparator 200 and two inputs, an output voltage of the second comparator 200 is inputted to one input, and a reference voltage Vref is input to the other input. ) is inputted, the third comparator 300 is input to form and output an offset erase voltage that increases with time in the calibration process, and the offset erase voltage is the first offset voltage, the second offset voltage, and the third offset voltage. and a control unit 400 outputting an offset erase voltage when it is greater than the sum of .

도 4는 캘리브레이션 과정에서 본 실시예에 의한 전류 발란싱 회로의 동작을 설명하기 위한 개요적인 타이밍도이다. 도 3 및 도 4를 참조하면, 컨버터에 전원이 인가되어 구동되면 캘리브레이션 시작 신호(CALON)의 상태가 변화하여 오프셋을 소거하기 위한 캘리브레이션 과정이 시작된다. 도 4로 예시된 실시예에서, 캘리브레이션 시작 신호(CALON)는 논리 하이 상태에서 캘리브레이션 과정이 시작되는 것으로 예시되었다. 그러나, 도시되지 않은 실시예에서, 캘리브레이션 과정에서 캘리브레이션 시작 신호(CALON)는 논리 로우 상태일 수 있다. 4 is a schematic timing diagram for explaining the operation of the current balancing circuit according to the present embodiment in the calibration process. Referring to FIGS. 3 and 4 , when power is applied to and driven to the converter, the state of the calibration start signal CALON changes, and a calibration process for canceling the offset starts. In the embodiment illustrated in FIG. 4 , the calibration start signal CALON is illustrated as starting the calibration process in a logic high state. However, in an embodiment not shown, the calibration start signal CALON may be in a logic low state during the calibration process.

카운터(counter)에는 캘리브레이션 시작 신호(CALON)가 제공됨에 따라 클록 펄스가 제공된다. 카운터(counter)는 입력된 클록 펄스의 개수를 계수(counter)하고, 계수 결과(CAL count)를 출력한다. 메모리(Memory)는 카운터(counter)가 출력한 계수 결과를 제공받고 저장한다. A clock pulse is provided to the counter as a calibration start signal CALON is provided. A counter counts the number of input clock pulses and outputs a counting result (CAL count). The memory receives and stores the counting result output by the counter.

캘리브레이션 시작 신호(CALON)가 논리 하이 상태로 유지됨에 따라 캘리브레이션 다중화기(CAL MUX)는 카운터(counter)가 출력한 계수 결과(CAL count) 신호를 디지털 아날로그 변환기(DAC)에 출력한다. DAC은 제공된 계수 결과(CAL count) 신호에 상응하도록 시간의 경과에 따라 증가하는 오프셋 소거 신호(Vosc)를 형성하여 제1 비교기부(100)의 일 입력으로 제공한다. As the calibration start signal CALON is maintained in a logic high state, the calibration multiplexer CAL MUX outputs a counting result signal CAL count output by a counter to the digital-to-analog converter DAC. The DAC forms an offset cancellation signal Vosc that increases over time to correspond to the provided count result (CAL count) signal, and provides it as one input of the first comparator unit 100 .

제1 비교기부(100)는 상술한 바와 같이 각 상의 전류를 센싱하고, 센싱 결과에 상응하는 전류를 출력하는 트랜스컨덕턴스 증폭기(Gma, Gmb, Gmc, 도 1 참조)일 수 있다. 따라서, 각 상의 전류(IL)가 흘려 상응하는 전압이 형성되는 저항이 제1 비교기부(100)의 두 입력 사이에 연결되어 있다. 그러나, 저항이 연결된 상태에서는 오프셋 전압에 의한 영향을 정확하게 측정할 수 없으므로, 스위치(SW)를 도통시켜 각 상의 전류(IL)를 기준 전압으로 우회한다. 일 예로, 스위치(SW)의 도통 및 차단은 캘리브레이션 시작 신호(CALON)에 의하여 수행될 수 있다.The first comparator unit 100 may be a transconductance amplifier (Gma, Gmb, Gmc, see FIG. 1) that senses the current of each phase as described above and outputs a current corresponding to the sensing result. Accordingly, a resistor, through which a current I L of each phase flows and a corresponding voltage is formed, is connected between the two inputs of the first comparator 100 . However, since the effect of the offset voltage cannot be accurately measured while the resistor is connected, the current I L of each phase is bypassed as the reference voltage by turning the switch SW into conduction. For example, conduction and disconnection of the switch SW may be performed by the calibration start signal CALON.

DAC는 기준 전압(Vref)을 형성하여 출력할 수 있으며, 캘리브레이션 과정에서 다중화기(MUX)를 통하여 제2 비교기(200) 및 제3 비교기(300)의 어느 한 입력으로 제공된다. The DAC may form and output the reference voltage Vref, and is provided as one input of the second comparator 200 and the third comparator 300 through the multiplexer MUX during the calibration process.

상술한 바와 같이, DAC은 카운터(counter)가 클록 펄스의 개수를 계수한 계수 결과 신호를 제공받고, 계수 결과 신호에 상응하는 오프셋 소거 신호(Vosc)를 형성하여 출력한다. 따라서, 오프셋 소거 신호(Vosc)는 시간이 경과함에 따라서 증가한다. As described above, the DAC receives a count result signal obtained by counting the number of clock pulses by a counter, and forms and outputs an offset cancellation signal Vosc corresponding to the count result signal. Accordingly, the offset cancellation signal Vosc increases as time elapses.

제1 비교기(100)로 제공되는 오프셋 소거 신호(Vosc)의 크기와 제1 오프셋 신호(Vos1), 제2 오프셋 신호(Vos2) 및 제3 오프셋 신호(Vos3) 합의 크기가 역전될 때, 제3 비교기(300)의 출력 CP_OUT 신호가 변화한다. 일 예로, 트랜스컨덕턴스 증폭기(100)에 형성되는 제1 오프셋 전압(Vos1)이 5mV, 저역 통과 필터(200)에 형성되는 제2 오프셋 전압(Vos2)의 크기가 -3mV, 듀티 제어부(300)에서 형성되는 제3 오프셋 전압(Vos3)의 크기가 2mV일 때, 오프셋 소거 전압(Vosc)의 크기가 4mV를 초과할 때 비로소 제3 비교기가 출력하는 CP_OUT 신호가 변화한다. When the magnitude of the offset cancellation signal Vosc provided to the first comparator 100 and the magnitude of the sum of the first offset signal Vos1 , the second offset signal Vos2 and the third offset signal Vos3 are reversed, the third The output CP_OUT signal of the comparator 300 changes. For example, the first offset voltage Vos1 formed in the transconductance amplifier 100 is 5 mV, the magnitude of the second offset voltage Vos2 formed in the low-pass filter 200 is -3 mV, and in the duty control unit 300 , The CP_OUT signal output by the third comparator changes only when the magnitude of the formed third offset voltage Vos3 is 2 mV and the magnitude of the offset cancellation voltage Vosc exceeds 4 mV.

메모리(Memory)는 CP_OUT 신호의 변화를 검출하고, 카운터(counter)가 제공한 계수 결과 신호(CAL count)를 저장한다. 도시된 실시예에서, 메모리는 CP_OUT 신호가 변화하기 직전의 계수 결과 신호(CAL count)를 저장한다. 그러나, 도시되지 않은 실시예에서, 메모리는 CP_OUT 신호가 변화한 직후의 계수 결과 신호(CAL count)를 저장한다.The memory detects a change in the CP_OUT signal and stores a count result signal (CAL count) provided by a counter. In the illustrated embodiment, the memory stores the count result signal CAL count just before the CP_OUT signal changes. However, in an embodiment not shown, the memory stores the count result signal CAL count immediately after the CP_OUT signal changes.

일 실시예로, CP_OUT 신호가 변화한 이후에, 메모리(momory)는 카운터(counter)가 출력하는 계수 결과 신호(CAL count)의 값이 변화하더라도 저장한 값을 갱신(update)하지 않는다. In one embodiment, after the CP_OUT signal is changed, the memory does not update the stored value even if the value of the count result signal CAL count output by the counter changes.

카운터(counter)가 계수할 수 있는 최대값에 도달하면 캘리브레이션 과정은 종료되고, 캘리브레이션 시작 신호(CAL_ON)의 상태는 변화한다. 캘리브레이션 과정이 종료함에 따라 메모리(memroy)는 저장한 계수 결과 신호(CAL count)를 출력하고, 다중화기(MUX)는 메모리가 출력한 계수 결과 신호를 DAC에 제공한다. DAC은 동일한 제공된 계수 결과 신호(CAL count) 신호에 상응하는 오프셋 소거 신호(Vosc)를 형성하여 출력한다. When the counter reaches the maximum value that can be counted, the calibration process ends, and the state of the calibration start signal CAL_ON changes. As the calibration process is completed, the memory (memroy) outputs the stored count result signal (CAL count), and the multiplexer (MUX) provides the count result signal output by the memory to the DAC. The DAC forms and outputs an offset cancellation signal Vosc corresponding to the same provided counting result signal CAL count signal.

따라서 본 실시예에서, 캘리브레이션 과정 이후 컨버터가 동작할 때 컨버터에 포함된 소자들의 오프셋을 제거할 수 있으며, 컨버터 각 상의 전류를 높은 정밀도로 발란싱할 수 있다. Accordingly, in the present embodiment, when the converter operates after the calibration process, it is possible to remove the offset of elements included in the converter, and it is possible to balance the current in each phase of the converter with high precision.

이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다. The present invention has been described above in relation to specific embodiments of the present invention, but this is merely an example and the present invention is not limited thereto. Those of ordinary skill in the art to which the present invention pertains can change or modify the described embodiments without departing from the scope of the present invention, within the technical spirit of the present invention and equivalent scope of the claims to be described below Various modifications and variations are possible.

1: 다상 컨버터
SWa1, SWa2, SWb1, SWb2, SWc1, SWc2: 스위칭 소자
100a, 100b, 100c: 트랜스컨덕턴스 증폭기부
210: 저역 통과 필터
220a, 220b, 220c: 연산부
300a, 300b, 300c: 듀티비 제어부
400:제어부1: polyphase converter
SWa1, SWa2, SWb1, SWb2, SWc1, SWc2: switching element
100a, 100b, 100c: transconductance amplifier unit
210: low pass filter
220a, 220b, 220c: arithmetic unit
300a, 300b, 300c: duty ratio control unit
400: control unit

Claims (9)

두 개의 입력에 제1 오프셋 전압이 형성되고, 어느 하나의 입력으로 오프셋 소거 전압이 입력되는 제1 비교기부;
두 개의 입력에 제2 오프셋 전압이 형성되고, 어느 하나의 입력으로 상기 제1 비교기부의 출력 전압이 입력되고, 다른 하나의 입력으로 기준 전압이 입력되는 제2 비교기부;
두 개의 입력에 제3 오프셋 전압이 형성되고, 어느 하나의 입력으로 상기 제2 비교기부의 출력 전압이 입력되고, 다른 하나의 입력으로 상기 기준 전압이 입력되는 제3 비교기부; 및
캘리브레이션 과정에서 시간에 따라 증가하는 상기 오프셋 소거 전압을 형성하여 출력하고, 상기 오프셋 소거 전압이 상기 제1 오프셋 전압과 상기 제2 오프셋 전압 및 상기 제3 오프셋 전압의 합보다 클 때의 오프셋 소거 전압을 출력하는 제어부;
를 포함하는 전류 발란싱 회로(current balancing circuit).
a first comparator unit having first offset voltages formed on two inputs and receiving an offset cancellation voltage through any one input;
a second comparator unit having a second offset voltage formed at two inputs, an output voltage of the first comparator unit is input as one input, and a reference voltage is inputted as the other input;
a third comparator unit having a third offset voltage formed at two inputs, an output voltage of the second comparator unit being input as one input, and receiving the reference voltage as the other input; and
In the calibration process, the offset cancellation voltage that increases with time is formed and output, and the offset cancellation voltage when the offset cancellation voltage is greater than the sum of the first offset voltage, the second offset voltage, and the third offset voltage a control unit to output;
A current balancing circuit comprising a.
 제1항에 있어서, 상기 제1 비교기부는,
상기 두 개의 입력에 제1 오프셋 전압이 형성되고, 어느 하나의 입력으로 오프셋 소거 전압이 입력되는 트랜스컨덕턴스 증폭기(transconductance amplifier);
상기 두 개의 입력에 연결된 센싱 저항; 및
상기 센싱 저항과 병렬로 연결된 스위치;를 포함하며,
상기 트랜스컨덕턴스 증폭기는, 상기 센싱 저항을 흐르는 전류에 의하여 형성되는 전압을 제공받고, 상응하는 전류를 출력하는 전류 발란싱 회로.
According to claim 1, wherein the first comparator unit,
a transconductance amplifier in which a first offset voltage is formed at the two inputs and an offset cancellation voltage is input to one of the inputs;
a sensing resistor coupled to the two inputs; and
a switch connected in parallel with the sensing resistor; and
The transconductance amplifier is a current balancing circuit that receives a voltage formed by a current flowing through the sensing resistor and outputs a corresponding current.
 제2항에 있어서,
상기 캘리브레이션 과정에서, 상기 제어부는 상기 스위치가 도통되도록 제어하고, 상기 트랜스컨덕턴스 증폭기는 상기 제1 오프셋 전압과 상기 오프셋 소거 전압과의 크기를 비교하는 전류 발란싱 회로.
3. The method of claim 2,
In the calibration process, the controller controls the switch to conduct, and the transconductance amplifier compares the magnitude of the first offset voltage with the offset cancellation voltage.
 제1항에 있어서, 상기 제2 비교기부는,
연산 증폭기 및 상기 연산 증폭기의 궤환 루프(feedback loop)에 연결된 리액턴스 소자를 포함하여 입력된 전류의 평균전류를 출력하는 저역 통과 필터 및 평균 전류와 채널 전류의 차이를 연산하는 연산부를 포함하는 전류 발란싱 회로.
According to claim 1, wherein the second comparator unit,
A current balancing circuit comprising an operational amplifier and a low-pass filter for outputting an average current of an input current including a reactance element connected to a feedback loop of the operational amplifier, and an operation unit for calculating a difference between the average current and the channel current .
 제4항에 있어서, 상기 제2 비교기부는,
상기 캘리브레이션 과정에서 상기 기준 전압이 상기 일 입력으로 제공되는 전류 발란싱 회로.
The method of claim 4, wherein the second comparator unit,
A current balancing circuit in which the reference voltage is provided as the one input during the calibration process.
 제1항에 있어서, 상기 제3 비교기부는,
상기 오프셋 소거 전압과 상기 제1 오프셋 전압과 상기 제2 오프셋 전압 및 상기 제3 오프셋 전압의 합의 크기를 비교하여 상응하는 신호를 출력하는 전류 발란싱 회로.
According to claim 1, wherein the third comparator unit,
A current balancing circuit for outputting a corresponding signal by comparing magnitudes of the offset erase voltage, the first offset voltage, the second offset voltage, and the third offset voltage.
 제1항에 있어서, 상기 제어부는,
클록 펄스가 입력되고, 입력된 상기 클록 펄스의 개수를 계수하는 카운터;
상기 카운터의 계수 결과에 상응하도록 시간에 따라 증가하는 상기 오프셋 소거 전압을 생성하는 디지털 아날로그 변환기(DAC, digital analog converter); 및
상기 카운터의 계수 결과를 저장하는 메모리 소자;를 포함하는 전류 발란싱 회로.
According to claim 1, wherein the control unit,
a counter to which a clock pulse is input, and a counter for counting the number of the input clock pulses;
a digital analog converter (DAC) configured to generate the offset cancellation voltage that increases with time to correspond to the counting result of the counter; and
and a memory device configured to store the count result of the counter.
 제7항에 있어서, 상기 제어부는,
다중화기(MUX)를 더 포함하고,
상기 오프셋 소거 전압이 상기 제1 오프셋 전압과 상기 제2 오프셋 전압 및 상기 제3 오프셋 전압의 합보다 클 때 상기 메모리 소자는 상기 카운터의 계수 결과를 저장하며,
상기 캘리브레이션 과정이 종료되면, 상기 메모리 소자는 저장된 상기 카운터의 계수 결과를 상기 DAC에 제공하고,
상기 DAC는 상기 카운터의 계수 결과에 상응하는 상기 오프셋 소거 전압을 출력하는 전류 발란싱 회로.
According to claim 7, wherein the control unit,
Further comprising a multiplexer (MUX),
When the offset erase voltage is greater than the sum of the first offset voltage, the second offset voltage, and the third offset voltage, the memory device stores the count result of the counter;
When the calibration process is completed, the memory device provides the stored count result of the counter to the DAC,
wherein the DAC is a current balancing circuit configured to output the offset cancellation voltage corresponding to a count result of the counter.
 제1항에 있어서, 상기 전류 발란싱 회로는,
다상(multi-phase) 컨버터의 각 상별 전류를 발란싱하는 전류 발란싱 회로.The method of claim 1 , wherein the current balancing circuit comprises:
A current balancing circuit that balances the current for each phase of a multi-phase converter.
KR1020200182847A 2020-12-24 2020-12-24 Offset cancellation circuit for current balancing circtuit KR102505548B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200182847A KR102505548B1 (en) 2020-12-24 2020-12-24 Offset cancellation circuit for current balancing circtuit
PCT/KR2021/008229 WO2022139091A1 (en) 2020-12-24 2021-06-30 Offset cancelling circuit of current balancing circuit
CN202180001943.4A CN114982116A (en) 2020-12-24 2021-06-30 Offset cancellation circuit of current balance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200182847A KR102505548B1 (en) 2020-12-24 2020-12-24 Offset cancellation circuit for current balancing circtuit

Publications (2)

Publication Number Publication Date
KR20220091788A true KR20220091788A (en) 2022-07-01
KR102505548B1 KR102505548B1 (en) 2023-03-02

Family

ID=82158090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200182847A KR102505548B1 (en) 2020-12-24 2020-12-24 Offset cancellation circuit for current balancing circtuit

Country Status (3)

Country Link
KR (1) KR102505548B1 (en)
CN (1) CN114982116A (en)
WO (1) WO2022139091A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120256659A1 (en) * 2011-04-05 2012-10-11 Maxim Integrated Products, Inc. Current share compensation design
KR20160014198A (en) * 2014-07-28 2016-02-11 현대자동차주식회사 Method and apparatus for controlling current of multi-phase interleaved converter
US20170179830A1 (en) * 2013-06-26 2017-06-22 Infineon Technologies Austria Ag Multiphase Regulator with Current Pattern Matching
JP2017135812A (en) * 2016-01-26 2017-08-03 ローム株式会社 Dc/dc converter, control circuit of them, control method, and system power source
KR20190142724A (en) * 2018-06-18 2019-12-27 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니 Lossless current balancing and sharing between paralleled linear voltage regulators

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120256659A1 (en) * 2011-04-05 2012-10-11 Maxim Integrated Products, Inc. Current share compensation design
US20170179830A1 (en) * 2013-06-26 2017-06-22 Infineon Technologies Austria Ag Multiphase Regulator with Current Pattern Matching
KR20160014198A (en) * 2014-07-28 2016-02-11 현대자동차주식회사 Method and apparatus for controlling current of multi-phase interleaved converter
JP2017135812A (en) * 2016-01-26 2017-08-03 ローム株式会社 Dc/dc converter, control circuit of them, control method, and system power source
KR20190142724A (en) * 2018-06-18 2019-12-27 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니 Lossless current balancing and sharing between paralleled linear voltage regulators

Also Published As

Publication number Publication date
WO2022139091A1 (en) 2022-06-30
CN114982116A (en) 2022-08-30
KR102505548B1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US10797585B2 (en) Multi-phase control for pulse width modulation power converters
US8008901B2 (en) Regulated power supply with multiple regulators sharing the total current supplied to a load
US9793800B1 (en) Multiphase switching power supply with robust current sensing and shared amplifier
US20110267019A1 (en) Methods and systems to digitally balance currents of a multi-phase voltage regulator
US20120242300A1 (en) Dc-dc converter control apparatus and dc-dc converter
US9008251B2 (en) Adaptive phase-shifted synchronization clock generation circuit and method for generating phase-shifted synchronization clock
EP2279468A1 (en) Self-tuning digital current estimator for low-power switching converters
US10700607B2 (en) Control method and control circuit of a multi-phase converter
Le Bolloch et al. New masterless modular current-sharing technique for DC/DC parallel converters
US10749433B2 (en) Current balance feedback circuit and method to improve the stability of a multi-phase converter
CN111208857B (en) Control circuit and control method of self-adaptive voltage positioning direct current voltage stabilizer
US7696912B2 (en) Interrupt based multiplexed current limit circuit
KR20100027370A (en) Stability compensating circuit and a dc-dc converter having the same
US11190101B2 (en) System and method for balancing current of converter phases
WO2020185263A1 (en) Current control for buck-boost converters using conditional offsets
Jakobsen et al. Interleaved buck converter with variable number of active phases and a predictive current sharing scheme
KR102505548B1 (en) Offset cancellation circuit for current balancing circtuit
CN109782053B (en) Power supply device
US20220345024A1 (en) Dynamic current detection loops for multiphase power converter
KR20220043388A (en) Apparatus and method for controlling multi-phase interleaved voltage balancer
WO2021236163A8 (en) Method and apparatus for phase current balancing in a multi-phase dc-to-dc converter
Braic et al. FPGA implementation of fixed-point arithmetic voltage mode controller for the Buck converter
US20230378864A1 (en) Method and apparatus for sensing inductor input/output current in a dc-dc converter circuit
US11848613B1 (en) Automatic charge balancing between phases using voltage control loop in multiphase converter
CN118432442A (en) Staggered parallel buck converter and current sharing control method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right