KR20220090246A - A shroud ring of semiconductor etching apparatus - Google Patents
A shroud ring of semiconductor etching apparatus Download PDFInfo
- Publication number
- KR20220090246A KR20220090246A KR1020200181250A KR20200181250A KR20220090246A KR 20220090246 A KR20220090246 A KR 20220090246A KR 1020200181250 A KR1020200181250 A KR 1020200181250A KR 20200181250 A KR20200181250 A KR 20200181250A KR 20220090246 A KR20220090246 A KR 20220090246A
- Authority
- KR
- South Korea
- Prior art keywords
- shape
- ring
- shroud ring
- slot
- etching apparatus
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
- H01J37/32642—Focus rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
- H01J2237/3341—Reactive etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 Y자형 또는 립형상으로 가공된 슬롯을 형성함으로써, 식각장치의 에이징 작업에 소요되는 시간을 단축하고 플라즈마의 원활한 유동을 통해 품질을 향상시킬 수 있는 반도체 식각장치용 쉬라우드 링에 관한 것으로, 중앙부가 수직방향으로 관통되게 형성되고 정전 척의 상부 외측에 놓여지되 상하부의 전극과 결합되는 쉬라우드 링과, 쉬라우드 링 내부에 가스의 흐름을 유도하도록 형성되는 다수개의 슬롯을 포함하는 것을 특징으로 한다.The present invention relates to a shroud ring for a semiconductor etching apparatus capable of reducing the time required for the aging operation of the etching apparatus and improving the quality through the smooth flow of plasma by forming a slot processed in a Y-shape or lip shape. , A shroud ring having a central portion vertically penetrating through it and disposed on the outside of the electrostatic chuck to be coupled to the upper and lower electrodes, and a plurality of slots formed to induce a gas flow inside the shroud ring. do.
Description
본 발명은 반도체 식각장치용 쉬라우드 링에 관한 것으로서, 보다 상세하게는 슬롯 입구형상이 Y자형 또는 립형상으로 가공된 슬롯을 형성함으로써, 식각장치의 에이징 작업에 소요되는 시간을 단축하고 플라즈마의 원활한 유동을 통해 품질을 향상시킬 수 있는 반도체 식각장치용 쉬라우드 링에 관한 것이다.The present invention relates to a shroud ring for a semiconductor etching apparatus, and more particularly, by forming a slot in which the slot entrance shape is processed into a Y-shape or a lip shape, the time required for the aging operation of the etching apparatus is reduced and the plasma is smooth. It relates to a shroud ring for a semiconductor etching device that can improve quality through flow.
통상적인 반도체 웨이퍼 공정을 보면, 1) 웨이퍼를 제작하는 공정, 2) 웨이퍼 표면에 산화 막을 형성시키는 산화 공정, 3) 준비된 웨이퍼 위에 반도체 회로를 그려 넣는 포토공정, 4) 필요한 회로 패턴을 제외한 나머지 부분을 제거하여 반도체 구조를 형성하는 패턴을 만드는 에칭(식각)공정, 5) 웨이퍼 위에 원하는 분자 또는 단위의 물질을 박막의 두께로 입혀 전기적인 특성을 갖게 하는 증착공정, 6) 소자 동작 신호가 섞이지 않고 잘 전달되도록 선을 연결하는 금속 배선 공정, 7) EDS test(electrical die sorting) 웨이퍼 상태인 각각의 칩들이 원하는 품질 수준에 도달하는지를 체크하는 테스트 공정, 8) 외부 환경으로부터 배선, 전력공급, 직접회로의 보호, 단자 간 연결을 위한 전기적 포장을 하는 패키징 공정으로 이루어진다.In a typical semiconductor wafer process, 1) wafer manufacturing process, 2) oxidation process to form an oxide film on the wafer surface, 3) photo process to draw semiconductor circuits on the prepared wafer, 4) other parts except for necessary circuit patterns An etching (etching) process to create a pattern to form a semiconductor structure by removing Metal wiring process that connects wires to ensure good transmission, 7) EDS test (electrical die sorting) A test process that checks whether each chip in the wafer state reaches the desired quality level, 8) Wiring, power supply, and integrated circuit from the external environment The packaging process consists of electrical packaging for protection of terminals and connections between terminals.
한편, 상기 에칭공정 시 챔버의 내부에 장착되어, 플라즈마 가스의 확산을 방지하면서도 가스의 유동 제어 및 양을 조절토록 하여 안정화된 에칭작업이 가능토록 하는 역할을 수행하는 쉬라우드 링 또는 포커스 링이 구성된다.On the other hand, a shroud ring or a focus ring installed inside the chamber during the etching process to prevent diffusion of plasma gas and to control the flow and amount of gas to enable a stabilized etching operation is configured. do.
도 1은 일반적인 건식식각장치를 도시한 것으로서, 프로세스 챔버(10)의 내부에는 웨이퍼(W)가 안착되도록 하는 정전 척(11)이 구비되고, 정전 척(11)의 저면에는 하부 전극(12)이 구비되며, 정전 척(11)으로부터 소정의 높이에는 상부 전극(13)이 구비된다. 1 shows a general dry etching apparatus, an
그리고, 상부 전극(13)이 구비되는 프로세스 챔버(10)의 상부 또는 일측으로부터는 반응 가스가 공급되도록 한다. In addition, the reaction gas is supplied from an upper portion or one side of the
따라서, 프로세스 챔버(10)의 정전 척(11)에 웨이퍼(W)를 안착시킨 상태에서 내부로 반응 가스를 공급하면서 하부 전극(12)과 상부 전극(13)으로 RF 바이어스를 인가하게 되면 웨이퍼(W)의 상부에서는 플라즈마가 발생되면서 이 플라즈마가 웨이퍼(W)의 막질과 충돌하여 식각이 이루어지게 되는 것이다.Accordingly, when an RF bias is applied to the
또한, 도 2에서와 같이 반도체 건식식각공정 중 현재 흔하게 사용되고 있는 절연 막(dielectric layer) 식각장치에서는 식각 시 플라즈마의 밀도를 높여 식각속도(Etching rate)를 높이고, 식각 이온의 방향성을 좋게 하고, 또한 이물질(particle)을 줄이기 위해 실리콘으로 제작된 쉬라우드 링(15)을 식각챔버(10)에 사용하여 왔다.In addition, as shown in FIG. 2, in the dielectric layer etching apparatus currently commonly used during the semiconductor dry etching process, the density of plasma is increased during etching to increase the etching rate, improve the directionality of etching ions, and In order to reduce particles, a
상기 쉬라우드 링(15)은 내부에서 형성된 플라즈마를 원활하게 배출할 수 있도록 하면서 내부에 형성된 플라즈마 환경에 영향을 주지 않도록 외주연에 다수개의 슬롯(16)이 형성된다. 지금까지 사용되어 온 쉬라우드 링(15)의 슬롯(16) 형상은 도 3에서와 같이 장방형 형상을 가지고 있었다. 이러한 장방향 형상의 슬롯(16)을 포함하는 쉬라우드 링(15)은 슬롯(16)의 입구 형상이 쉬라우드 링(15) 제작시에 직각으로 형성되어 있었다. 이 경우 플라즈마 흐름에 저항이 발생하게 되어서 본격적인 웨이퍼 에칭작업을 하기 전에 미리 에이징 작업을 통해서 슬롯의 입구의 형상을 마모되게 하여 플라즈마의 원활한 유동이 되도록 해야만 하는 번거로움이 있었다.A plurality of
이러한 에이징 작업은 플라즈마의 품질 유지를 위하여 또는 플라즈마의 유동이 원활하도록 슬롯(16)의 입구의 모서리 지점을 마모시키는 단계로서, 플라즈마를 계속해서 공급하면서 슬롯 입구의 모서리 지점을 닳게 한다. This aging operation is a step of abrading the edge of the inlet of the
이러한 에이징 작업은 상당한 시간이 소요됨에 따라 상기 식각 장치의 전체적인 백업 시간이 길어지고 이에 따라 식각 장치의 가동 시간이 줄어들게 되어 반도체 장치의 생산성에 지장을 초래하게 되었다. As this aging operation takes a significant amount of time, the overall backup time of the etching apparatus is lengthened, and accordingly, the operating time of the etching apparatus is reduced, thereby impairing the productivity of the semiconductor device.
또한 테스트 웨이퍼를 다량으로 사용하게 되어 반도체 제조 원가의 상승의 원인이 되었다. 따라서 에이징 작업의 수행시간을 단축하는 것이 요구되어 왔다.In addition, a large amount of test wafers were used, which caused an increase in semiconductor manufacturing cost. Therefore, it has been required to shorten the execution time of the aging operation.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 반도체 식각장치용 쉬라우드 링에 형성된 슬롯 입구형상을 Y자형 또는 립형상으로 가공하여 형성함으로써, 식각장치의 에이징 작업에 소요되는 시간을 단축하고 품질을 향상시킬 수 있는 반도체 식각장치용 쉬라우드 링을 제공함에 있다.Therefore, the present invention has been devised to solve the above problems, and its purpose is to process the slot entrance shape formed in the shroud ring for a semiconductor etching apparatus into a Y-shape or a lip shape to form a Y-shape or lip shape, thereby required for the aging operation of the etching apparatus An object of the present invention is to provide a shroud ring for a semiconductor etching device capable of reducing the time required and improving the quality.
상기한 목적을 달성하기 위한 본 발명의 실시 예에 따른 반도체 식각장치용 쉬라우드 링은 상부전극과 결합되는 상부 링과 상기 상부 링에 밀착되어 연결되고 내부 플라즈마를 배출하기 위한 다수개의 슬롯이 형성된 하부 링으로 구성되되 상기 슬롯의 입구형상이 라운드 형상을 포함할 수 있다.A shroud ring for a semiconductor etching apparatus according to an embodiment of the present invention for achieving the above object includes an upper ring coupled to an upper electrode and a lower portion in close contact with the upper ring and having a plurality of slots for discharging internal plasma. It is composed of a ring, and the inlet shape of the slot may include a round shape.
상기 슬롯의 입구의 형상은 Y자형 또는 립형상으로 형성될 수 있다.The shape of the inlet of the slot may be formed in a Y-shape or a lip shape.
상기 상부링과 하부링은 각각 제작되어 연결부재에 의한 체결될 수 있다.The upper ring and the lower ring may be respectively manufactured and fastened by a connecting member.
상기 슬롯의 입구형상 가공시 입구형상에 대응하는 구조를 갖는 드릴을 이용하여 입구형상을 가공할 수 있다.When machining the inlet shape of the slot, the inlet shape may be machined using a drill having a structure corresponding to the inlet shape.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 식각장치용 쉬라우드 링에 의하면, 슬롯 입구형상을 Y자형 또는 립형상으로 가공하여 형성함으로써, 식각장치의 에이징 작업에 소요되는 시간을 단축하고 플리즈마의 원활한 유동을 통해 품질을 향상시킬 수 있다.As described above, according to the shroud ring for a semiconductor etching apparatus according to the present invention, the slot entrance shape is processed into a Y-shape or a lip shape, thereby reducing the time required for the aging operation of the etching apparatus and smooth flow of plasma quality can be improved through
도 1은 일반적인 식각장치를 도시한 측단면도이다.
도 2는 종래에 따른 쉬라우드 링이 설치된 식각장치를 도시한 측단면도이다.
도 3의 (a)는 종래에 따른 쉬라우드 링의 슬롯을 도시한 확대도이고, (b)는 A-A의 절단면도이다.
도 4의 (a)는 본 발명의 일 실시예에 따른 반도체 식각장치용 쉬라우드 링의 슬롯을 도시한 확대도이고, (b)는 A'-A'의 절단면도이다.
도 5의 (a)는 본 발명의 다른 실시예에 따른 반도체 식각장치용 쉬라우드 링의 슬롯을 도시한 확대도이고, (b)는 A''-A''의 절단면도이다.
도 6은 본 발명에 따른 복수 개로 나뉘어진 반도체 식각장치용 쉬라우드 링의 분해사시도이다.1 is a side cross-sectional view showing a general etching apparatus.
2 is a side cross-sectional view showing an etching apparatus in which a shroud ring is installed according to the related art.
Figure 3 (a) is an enlarged view showing the slot of the shroud ring according to the prior art, (b) is a cross-sectional view taken along AA.
Figure 4 (a) is an enlarged view showing a slot of a shroud ring for a semiconductor etching apparatus according to an embodiment of the present invention, (b) is a cross-sectional view of A'-A'.
Figure 5 (a) is an enlarged view showing a slot of a shroud ring for a semiconductor etching apparatus according to another embodiment of the present invention, (b) is a cross-sectional view of A''-A''.
6 is an exploded perspective view of a shroud ring for a semiconductor etching apparatus divided into a plurality according to the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can have various changes and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나, 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허청구범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.In the drawings, embodiments of the present invention are not limited to the specific form shown and are exaggerated for clarity. Although specific terms have been used herein, they are used for the purpose of describing the present invention, and are not used to limit the meaning or scope of the present invention described in the claims.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.In the present specification, the expression 'and/or' is used to mean including at least one of the elements listed before and after. In addition, the expression 'connected/coupled' is used in a sense including being directly connected to another element or indirectly connected through another element. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. Also, as used herein, a component, step, operation, and element referred to as 'comprises' or 'comprising' refers to the presence or addition of one or more other components, steps, operation and element.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 측(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, each layer (film), region, pattern or structures is placed “on” or “under” the substrate, each side (film), region, pad or patterns. The description of "formed on" includes all those formed directly or through another layer. The standards for the upper/above or lower/lower layers of each layer will be described with reference to the drawings.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 4의 (a)는 본 발명의 일 실시예에 따른 반도체 식각장치용 쉬라우드 링의 슬롯을 도시한 확대도이고, (b)는 A'의 절단면도이며, 도 5의 (a)는 본 발명의 다른 실시예에 따른 반도체 식각장치용 쉬라우드 링의 슬롯을 도시한 확대도이고, (b)는 A''의 절단면도이며, 도 6은 본 발명에 따른 복수 개로 나뉘어진 반도체 식각장치용 쉬라우드 링의 분해사시도이다.Figure 4 (a) is an enlarged view showing a slot of a shroud ring for a semiconductor etching apparatus according to an embodiment of the present invention, (b) is a cross-sectional view of A', Figure 5 (a) is the view An enlarged view showing a slot of a shroud ring for a semiconductor etching apparatus according to another embodiment of the present invention, (b) is a cross-sectional view of A'', and FIG. 6 is a semiconductor etching apparatus divided into a plurality according to the present invention It is an exploded perspective view of the shroud ring.
도 4 내지 도 6에 도시된 바와 같이, 본 발명에 따른 반도체 식각장치용 쉬라우드 링(100)은 쉬라우드 링(100)과 슬롯(110)을 포함하게 된다.4 to 6 , the
상기 쉬라우드 링(100)은 원형의 형상을 취하며 중앙부가 수직방향으로 관통되게 형성되고, 반도체 식각장치의 정전 척의 상부 외측에 놓여지면서 상하부 전극과 결합되어 고정되게 된다.The
이때, 상기 쉬라우드 링(100)은 포커스 링을 의미하기도 한다.In this case, the
또한, 상기 쉬라우드 링(100)은 실리콘(Si)이나 실리콘카바이드(SiC) 중 적어도 어느 하나 이상으로 이루어 질 수 있다.In addition, the
도 4 또는 도 5에 도시된 바와 같이 본 발명의 슬롯(110)의 입구 형상은 라운드 형상을 갖는 것이 특징이다. 좀더 상세하게 설명하면, 종래의 슬롯(16)과 전체적으로는 유사한 형상이지만, 슬롯(110) 입구에서 장방형의 형상을 하되 슬롯(110)으로부터 플라즈마의 유동이 깨지는 현상을 방지하기 위해 슬롯(110)의 상부를 라운드 형상의 넓고 완만하게 형성되는 것이 바람직하다.4 or 5, the inlet shape of the
본 발명의 일 실시예 따른 슬롯(111)은 입구형상이 도 4와 같이, Y자형으로 형성될 수 있다.The
상기 Y자형 슬롯(111)은 플라즈마의 유동이 깨지는 현상을 방지하기 위해 슬롯의 상부를 넓고 완만한 경사를 이루도록 형성되게 된다. 즉, 종래의 장방형 슬롯의 모서리로부터 플라즈마의 유동이 깨지거나 품질이 떨어지는 현상을 방지하게 된다.The Y-
또한, 본 발명의 다른 실시예에 따른 슬롯(112)은 입구형상이 도 5와 같이, 립형상으로 형성될 수 있다.In addition, the
상기 입구형상이 립형상으로 형성된 슬롯(112)은 상기 Y자형 슬롯(111)의 모서리와 내부에 생기는 모서리를 완만하게 곡선을 이루도록 형성하여 보다 원활하게 유동될 수 있다.The
또한, 슬롯(110)의 상부는 넓고 하부는 좁아서 유동에 효과적이며, 하부는 종래의 장방형의 형상을 유지하므로 플라즈마가 입구형상에 따른 저항 없이 원활하게 배출될 수 있다.In addition, since the upper part of the
상기 슬롯(110)의 입구 형상을 Y자형(111) 또는 립형상(112)으로 형성함에 있어서, 다양한 방법을 이용하여 형성가능하다. 하나의 실시예로서 가공시 사용되는 드릴의 형상을 입구형상에 대응하는 구조를 갖는 드릴을 이용하여 입구형상을 가공하는 것이 효과적이다. 다른 방법으로서 레이저 및 방전 등의 고급 가공 장비로 가공하여 제작될 수도 있다.In forming the inlet shape of the
이때, 본 발명에서는 슬롯(110)의 형상을 도 4와 도 5와 같이 도시하였지만, 본 발명의 실시 예로써 한정 짓지 아니한다.At this time, although the shape of the
이와 같이 본 발명의 실시예에 따른 슬롯(110)들을 구비한 쉬라우드 링(100)을 제작함으로써, 한정 링의 본연의 목적을 그대로 유지함과 동시에, 에이징 작업에 소요되는 시간을 단축하거나 생략할 수 있어 생산성이 높아질 수 있고, 플라즈마의 유동이 깨지는 현상이 방지됨에 따라 품질을 향상시킬 수 있다.As described above, by manufacturing the
도 6을 참조하면, 상기 쉬라우드 링(100)은 상부 링(120)과, 하부 링(130)과, 결합부(200)를 포함하게 된다.Referring to FIG. 6 , the
상기 상부 링(120)은 반도체 식각장치의 정전 척 상부 외측에 놓여지게 되는 것으로서, 상기 상부 링(120)은 원판 형태의 가공물을 가공물 고정 척에 올려놓고 고정한 상태에서 가공기를 이용하여 가공하여 제작된다. The
상기 하부 링(130)은 상부 링(120)과 별도로 분리하여 가공하게 된다.The
또한, 상기 하부 링(130)에 가스의 흐름을 유도할 수 있도록 다수의 슬롯(110)을 가공하게 된다. In addition, a plurality of
이때, 상기 쉬라우드 링(100)은 하나의 실시예로서 복수개로 나뉘어져 형성된 쉬라우드 링으로 설명하였지만, 일체형으로 형성된 쉬라우드 링일 수 있다.In this case, although the
상기 결합부(200)는 서로 분리되어 가공된 상부 링(120)과 하부 링(130)을 착탈 가능하게 결합하는 것이다.The
상기 결합부(200)는 체결홈(121)과, 결합홈(131)과, 연결부재(210)를 포함하게 된다. 상기 체결홈(121)은 상부 링(120)의 하부에 형성되게 된다. The
또한, 상기 체결홈(121)은 연결부재(210)가 볼팅 체결될 수 있도록 나사홈이 형성되게 된다. In addition, the
상기 결합홈(131)은 하부 링(130)의 테두리에 상,하를 관통하여 형성되게 된다. The
또한, 상기 체결홈(121)과 결합홈(131)은 서로 연통되게 형성되는 것이다. In addition, the
상기 연결부재(210)는 체결홈(121)에 나사 체결되는 볼트 형태로 이루어지게 된다. The connecting
즉, 상기 체결홈(121)과 결합홈(131)이 서로 연통된 상태에서 상기 연결부재(210)를 결합홈(121)으로 삽입하여 상기 체결홈(121)에 체결함으로써 상기 상부 링(120)과 하부 링(130)을 서로 연결시키거나 쉽게 분리할 수 있는 것이다. That is, by inserting the
그리고, 상기 결합부(200)는 상부 링(120)과 하부 링(130)의 결합력을 높일 수 있도록 상,하부 링(120.130)에 일정 간격을 두고 복수개로 연결되게 된다. In addition, a plurality of the
또한, 상기 결합부(200)를 통해 상,하부 링(120.130)을 연결시킬 때 상기 상부 링(120)의 하단 면과 하부 링(130)의 상단 면이 최대한 밀착되도록 연결시키게 된다. 상기 결합부(200)는 하나의 실시예로서 볼트체결 방식에 대해서 설명하였지만, 그 이외 다양한 방식의 결합방식을 적용하는 것이 가능하다.In addition, when the upper and lower rings 120.130 are connected through the
이상에서 설명한 바와 같이 본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.As described above, the present invention is not limited to the specific preferred embodiments described above, and any person with ordinary skill in the art to which the invention pertains can variously Of course, modifications are possible, and such modifications are intended to be within the scope of the claims.
100 : 쉬라우드 링 110 : 슬롯
111 : Y자형 슬롯 112 : 립형상으로 형성된 슬롯
120 : 상부 링 121 : 체결홈
130 : 하부 링 131 : 결합홈
200 : 결합부 210 : 연결부재100: shroud ring 110: slot
111: Y-shaped slot 112: Slot formed in a lip shape
120: upper ring 121: fastening groove
130: lower ring 131: coupling groove
200: coupling part 210: connecting member
Claims (5)
상기 쉬라우드 링은
상부전극과 결합되는 상부 링;과
상기 상부 링에 밀착되어 연결되어 내부 플라즈마를 배출하기 위한 다수개의 슬롯이 형성된 하부 링;으로 구성되되
상기 슬롯의 입구형상이 라운드 형상을 갖는
반도체 식각장치용 쉬라우드 링.In the shroud ring for a semiconductor etching apparatus in which the central part is formed to penetrate in the vertical direction and plasma is formed in the inner space while being coupled to the upper and lower electrodes,
The shroud ring is
an upper ring coupled to the upper electrode; and
A lower ring in close contact with the upper ring and having a plurality of slots for discharging internal plasma;
The inlet shape of the slot has a round shape
Shroud ring for semiconductor etching equipment.
상기 슬롯의 입구의 형상은,
Y자형으로 형성되는 반도체 식각장치용 쉬라우드 링.The method of claim 1,
The shape of the inlet of the slot is,
A shroud ring for a semiconductor etching device formed in a Y-shape.
상기 슬롯의 입구의 형상은,
립형상으로 형성되는 반도체 식각장치용 쉬라우드 링.The method of claim 1,
The shape of the inlet of the slot is,
A shroud ring for a semiconductor etching device formed in the shape of a lip.
상기 상부링과 하부링은 각각 제작되어 연결부재에 의한 체결되는 반도체 식각장치용 쉬라우드 링.The method of claim 1,
The upper ring and the lower ring are each manufactured and fastened by a connecting member as a shroud ring for a semiconductor etching apparatus.
상기 슬롯의 입구형상 가공시 사용되는 드릴의 형상을 입구형상에 대응하는 구조를 갖는 드릴을 이용하여 입구형상을 가공하는 반도체 식각장치용 쉬라우드 링.The method of claim 1,
A shroud ring for a semiconductor etching apparatus for processing an entrance shape using a drill having a structure corresponding to the entrance shape of the drill used when processing the entrance shape of the slot.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200181250A KR20220090246A (en) | 2020-12-22 | 2020-12-22 | A shroud ring of semiconductor etching apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200181250A KR20220090246A (en) | 2020-12-22 | 2020-12-22 | A shroud ring of semiconductor etching apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220090246A true KR20220090246A (en) | 2022-06-29 |
Family
ID=82270148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200181250A KR20220090246A (en) | 2020-12-22 | 2020-12-22 | A shroud ring of semiconductor etching apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220090246A (en) |
-
2020
- 2020-12-22 KR KR1020200181250A patent/KR20220090246A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11367652B2 (en) | Microelectronic assembly from processed substrate | |
US11488865B2 (en) | Method and apparatus for plasma dicing a semi-conductor wafer | |
KR100505035B1 (en) | Electrostatic chuck for supporting a substrate | |
KR101896491B1 (en) | Plasma etching device, and plasma etching method | |
US11651991B2 (en) | Electrostatic Chuck design for cooling-gas light-up prevention | |
KR101174816B1 (en) | Focus Ring of Plasma Processing Apparatus and Plasma Processing Apparatus Having the Same | |
CN101199036B (en) | Confined plasma with adjustable electrode area ratio | |
US20200312635A1 (en) | Plasma focus ring of semiconductor etching apparatus and manufacturing method thereof | |
JP4878109B2 (en) | Substrate transfer system and substrate transfer method | |
JP2016530726A (en) | Method and apparatus for plasma dicing a semiconductor wafer | |
TWI748103B (en) | Substrate processing method | |
KR102464458B1 (en) | Focus ring with improved semiconductor plasma etching process | |
KR20210062094A (en) | Lower plasma exclusion zone ring for bevel etcher | |
KR20220090246A (en) | A shroud ring of semiconductor etching apparatus | |
KR100794308B1 (en) | Semiconductor plasma apparatus | |
EP0668607A1 (en) | Erosion resistant electrostatic chuck | |
KR100962210B1 (en) | Electrostatic chuck | |
US20200211847A1 (en) | Method of fabricating semiconductor device | |
KR20110058058A (en) | Electrostatic chuck | |
US20230343647A1 (en) | Method and apparatus for plasma dicing a semi-conductor wafer | |
US20230020438A1 (en) | Method and apparatus for plasma dicing a semi-conductor wafer | |
JP2002043294A (en) | Method and device for plasma processing | |
KR20220070800A (en) | An unit for controlling an electrode and an apparatus for treating a substrate with the unit | |
KR20240043907A (en) | Substrate processing apparatus and semiconductor devcie manafacturing method using the same | |
KR20240029884A (en) | Detachable shroud ring with hidden bolting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E601 | Decision to refuse application |