KR20220084469A - 표시 패널 및 이를 포함한 표시 장치 - Google Patents

표시 패널 및 이를 포함한 표시 장치 Download PDF

Info

Publication number
KR20220084469A
KR20220084469A KR1020200173956A KR20200173956A KR20220084469A KR 20220084469 A KR20220084469 A KR 20220084469A KR 1020200173956 A KR1020200173956 A KR 1020200173956A KR 20200173956 A KR20200173956 A KR 20200173956A KR 20220084469 A KR20220084469 A KR 20220084469A
Authority
KR
South Korea
Prior art keywords
disposed
area
layer
cathode
pixel
Prior art date
Application number
KR1020200173956A
Other languages
English (en)
Inventor
김가경
유배근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200173956A priority Critical patent/KR20220084469A/ko
Priority to US17/532,523 priority patent/US11968857B2/en
Publication of KR20220084469A publication Critical patent/KR20220084469A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L51/5225—
    • H01L27/3234—
    • H01L27/326—
    • H01L51/5231—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80523—Multilayers, e.g. opaque multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 실시예에 따른 표시 패널은 복수 개의 제1 픽셀이 배치된 제1 영역, 및 복수 개의 제2 픽셀이 배치된 픽셀 영역 및 복수 개의 제2 픽셀 사이에 배치된 복수 개의 투광 영역을 포함하는 제2 영역으로 구분된다. 제1 픽셀 및 제2 픽셀은 각각 발광 소자를 포함하고, 발광 소자는 애노드층 및 복수 개의 캐소드층을 포함한다. 그리고, 제2 영역에 배치된 복수 개의 캐소드층은 투광 영역을 제외한 영역에 배치된다. 이에 따라, 투광 영역의 광 투과도를 향상시키고 표시 패널의 신뢰성을 확보할 수 있다.

Description

표시 패널 및 이를 포함한 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 명세서는 해상도가 서로 다른 영역들을 포함한 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.
전계 발광 표시 장치는 발광층의 재료에 따라 무기 발광 표시 장치와 유기 발광 표시 장치로 구별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시 장치는 스스로 발광하는 유기 발광 다이오드(organic light emitting diode)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시 장치는 유기 발광 다이오드가 픽셀들 각각에 형성된다. 유기 발광 표시 장치는 응답속도가 빠르고 발광 효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비와 색재현율이 우수하다.
현대 사회에서는 모바일 단말기의 사용이 필수적이고, 모바일 단말기를 통해 생활속에서 필요한 다양한 기능을 구현시키기 위한 멀티 미디어 기능이 향상되고 있다. 예를 들어, 스마트 폰에 카메라가 기본으로 내장되어 있고 카메라의 해상도가 기존의 디지털 카메라 수준으로 높아지고 있는 추세이다. 그런데, 스마트 폰의 전방 카메라는 화면의 크기 및 디자인을 제한하므로 화면을 보다 넓고 자유롭게 디자인 하는 것을 어렵게 하고 있다. 이에, 카메라가 차지하는 공간을 줄이기 위하여 노치(notch) 또는 펀치홀(punch hole)을 포함한 화면 디자인이 스마트 폰에 채택된 바 있지만, 카메라로 인하여 화면 크기가 여전히 제한되어 풀 스크린 디스플레이(full-screen display)를 구현하기 어려운 것은 마찬가지이다. 풀 스크린 디스플레이는 모바일 단말기의 전면 대부분이 영상이 표시될 수 있도록 구현된 표시 장치를 의미한다.
풀 스크린 디스플레이를 구현하기 위하여, 표시 패널의 화면 내에 저해상도 픽셀들이 배치된 촬상 영역을 마련하고, 표시 패널의 아래에 촬상 영역과 대향하는 위치에 카메라 및/또는 각종 센서를 배치하는 방안이 제안되고 있다.
그러나, 저해상도 이더라도 촬상 영역에 픽셀이 배치되므로 상대적으로 광 투과율이 낮아져 카메라 및/또는 각종 센서의 성능이 저하되는 문제가 있다.
본 명세서의 실시예에 따른 해결 과제는 촬상 영역의 광 투과율을 향상시킬 수 있는 표시 패널과 이를 포함한 표시 장치를 제공하는 것이다.
본 명세서의 실시예에 따른 다른 해결 과제는 촬상 영역의 봉지층의 특성을 향상시켜 신뢰성을 향상시킨 표시 패널 및 이를 포함한 표시 장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 표시 패널에 있어서, 표시 패널은 복수 개의 제1 픽셀이 배치된 제1 영역, 및 복수 개의 제2 픽셀이 배치된 픽셀 영역 및 복수 개의 제2 픽셀 사이에 배치된 복수 개의 투광 영역을 포함하는 제2 영역으로 구분된다. 제1 픽셀 및 제2 픽셀은 각각 발광 소자를 포함하고, 발광 소자는 애노드층 및 복수 개의 캐소드층을 포함한다. 그리고, 제2 영역에 배치된 복수 개의 캐소드층은 투광 영역을 제외한 영역에 배치된다. 이에 따라, 투광 영역의 광 투과도를 향상시키고 표시 패널의 신뢰성을 확보할 수 있다.
본 명세서의 일 실시예에 따른 표시 장치에 있어서, 표시 장치는 복수 개의 제1 픽셀이 배치된 제1 영역, 복수 개의 제2 픽셀이 배치된 픽셀 영역, 및 복수 개의 제2 픽셀 사이에 배치된 복수 개의 투광 영역을 포함하는 제2 영역을 포함하는 표시 패널, 및 제2 영역의 하부에 배치된 적어도 하나의 센서를 포함한다. 제1 픽셀 및 제2 픽셀에 각각 포함된 발광 소자는 애노드층 및 복수 개의 캐소드층을 포함하며, 복수 개의 캐소드층은 투광 영역을 제외한 영역에 배치된다. 이에 따라, 투광 영역의 광 투과도를 향상시키고 표시 패널의 신뢰성을 확보할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예들에 따르면, 표시 패널에 캐소드를 패터닝하여 투광 영역을 형성함으로써 촬상 영역의 광 투과도를 향상시킬 수 있다.
본 명세서의 실시예들에 따르면, 표시 패널에 패터닝된 캐소드를 복수 개로 나누어 배치시킴으로써 촬상 영역의 광 투과도를 향상시키고 표시 패널의 신뢰성을 확보할 수 있다.
본 명세서의 실시예들에 따르면, 표시 패널의 디스플레이 영역에 캐소드를 복수 개로 중복 배치시킴으로써 캐소드로 인한 저항을 감소시키고 캐소드로 제공되는 전압을 안정화시킬 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치의 개념도이다.
도 2a 내지 도 2d는 촬상 영역의 다양한 배치 및 형상을 보여주는 도면이다.
도 3은 본 명세서의 일 실시예에 따른 표시 패널을 개략적으로 보여주는 단면도이다.
도 4는 본 명세서의 일 실시예에 따른 표시 패널의 디스플레이 영역에 배치된 픽셀의 배치를 나타낸 도면이다.
도 5a는 본 명세서의 일 실시예에 따른 촬상 영역의 픽셀과 투광 영역을 나타낸 도면이다.
도 5b는 도 5b의 A 부분의 확대도이다.
도 6a는 본 명세서의 일 실시예에 따른 디스플레이 영역의 픽셀 및 금속층의 배치를 나타낸 도면이다.
도 6b는 도 6a의 A-A'의 단면도이다.
도 7a는 본 명세서의 다른 실시예에 따른 디스플레이 영역의 픽셀 및 금속층의 배치를 나타낸 도면이다.
도 7b는 도 7a의 B-B'의 단면도이다.
도 8a는 본 명세서의 일 실시예에 따른 촬상 영역의 픽셀 및 금속층의 배치를 나타낸 도면이다.
도 8b는 도 8a의 C-C'의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 일 실시예에 따른 화소 구동 회로 및 이를 이용한 전계발광 표시장치에 대하여 설명하기로 한다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치(100)의 개념도이고, 도 2a 내지 도 2d는 촬상 영역의 다양한 배치 및 형상을 보여주는 도면이고, 도 3은 본 명세서의 일 실시예에 따른 표시 패널(110)을 개략적으로 보여주는 단면도이며, 도 4는 본 명세서의 일 실시예에 따른 표시 패널(110)의 디스플레이 영역(DA)에 배치된 픽셀(PIX)의 배치를 나타낸 도면이다.
도 1을 참조하면, 표시 패널(110) 및 케이스를 포함하고, 표시 패널(110)의 전면은 표시 영역으로 구성될 수 있다. 따라서, 풀 스크린 디스플레이(full-screen display)가 가능해질 수 있다.
표시 영역은 제1 영역(DA)과 제2 영역(CA)을 포함할 수 있다. 제1 영역(DA)과 제2 영역(CA)은 모두 영상을 출력하지만 해상도가 상이할 수 있다. 예를 들어, 제2 영역(CA)에 배치된 복수 개의 제2 픽셀의 해상도는 제1 영역(DA)에 배치된 복수 개의 제1 픽셀의 해상도보다 낮을 수 있다. 제2 영역(CA)에 배치된 복수 개의 제2 픽셀의 해상도가 낮아지는 만큼 제2 영역(CA)에 배치된 센서(41, 42)에 충분한 광량을 주입할 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고 제2 영역(CA)이 충분한 광 투과율을 갖거나 적절한 노이즈 보상 알고리즘이 구현될 수 있다면 제1 영역(DA)의 해상도와 제2 영역(CA)의 해상도는 동일할 수도 있다. 본 명세서의 일 실시예예 따른 표시 패널(110)의 제2 영역(CA)의 해상도는 제1 영역(DA)의 해상도보다 낮은 경우를 예로 들어 설명한다.
본 명세서의 일 실시예에 따른 표시 패널(110)에 포함된 제2 영역(CA)은 센서(41, 42)가 배치된 영역일 수 있다. 제2 영역(CA)은 각종 센서와 중첩되는 영역으로 영상의 대부분을 출력하는 제1 영역(DA)보다 면적이 작을 수 있다.
센서(41, 42)는 이미지 센서, 근접 센서, 조도 센서, 제스처 센서, 모션 센서, 지문 인식 센서, 및 생체 센서 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 센서(41)는 조도 센서일 수 있고 제2 센서(42)는 이미지 또는 동영상을 촬영하는 이미지 센서일 수 있으나, 이에 한정되는 것은 아니다.
도 2a 내지 도 2d를 참조하면, 제2 영역(CA)은 광의 입사가 필요한 다양한 위치에 배치될 수 있다. 예를 들어, 도 2a와 같이 제2 영역(CA)은 영상을 표시하는 디스플레이 영역의 상단 좌측에 배치될 수도 있고, 도 2b와 같이 제2 영역(CA)은 디스플레이 영역의 상단 우측에 배치될 수도 있고, 도 2c와 같이 제2 영역(CA)은 디스플레이 영역의 상단에 전체적으로 배치될 수도 있고, 도 2d와 같이 제2 영역(CA)은 디스플레이 영역의 상단의 일부분에 배치될 수도 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제2 영역(CA)은 디스플레이 영역의 중앙부, 하단부, 또는 측면부에 배치될 수도 있다.
이하에서는 제1 영역(DA)은 디스플레이 영역으로 설명하고 제2 영역(CA)은 촬상 영역으로 설명할 수 있다.
도 3 및 도 4를 참조하면, 디스플레이 영역(DA)과 촬상 영역(CA)은 픽셀 데이터에 따라 발광하는 픽셀들이 배치된 픽셀 어레이를 포함할 수 있다. 앞서 설명한 복수 개의 제1 픽셀 또는 복수 개의 제2 픽셀은 각각 픽셀 어레이를 의미할 수 있다. 또한, 해상도는 단위 면적당 픽셀 수(pixels per inch, PPI)를 의미하며, 촬상 영역(CA)의 단위 면적당 픽셀 수는 촬상 영역(CA)의 광 투과율을 확보하기 위하여 디스플레이 영역(DA)의 단위 면적당 픽셀 수 보다 낮을 수 있다.
디스플레이 영역(DA)의 픽셀 어레이는 단위 면적당 픽셀 수가 높은 복수의 픽셀들이 배치된 픽셀 영역을 포함할 수 있다. 디스플레이 영역(DA)에서 단위 면적당 픽셀 수가 높은 복수 개의 제1 픽셀들이 배치된 픽셀 영역을 제1 픽셀 영역이라고 지칭할 수 있다.
그리고, 촬상 영역(CA)의 픽셀 어레이는 투광 영역에 의해 이격되어 상대적으로 단위 면적당 픽셀 수가 낮은 복수의 픽셀 그룹들이 배치된 픽셀 영역을 포함할 수 있다. 촬상 영역(CA)에서 단위 면적당 픽셀 수가 낮은 복수 개의 제2 픽셀들이 배치된 픽셀 영역을 제2 픽셀 영역이라고 지칭할 수 있다. 촬상 영역(CA)에서 외부 광은 광 투과율이 높은 투광 영역을 통해 표시 패널(110)을 투과하여 표시 패널(110) 아래의 센서에 수광될 수 있다.
디스플레이 영역(DA)과 촬상 영역(CA)이 모두 픽셀들을 포함하기 때문에 입력 영상은 디스플레이 영역(DA)과 촬상 영역(CA) 모두에서 표시될 수 있다.
디스플레이 영역(DA)과 촬상 영역(CA)의 픽셀들 각각은 영상의 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함할 수 있다. 서브 픽셀들은 적색 서브 픽셀(R), 녹색 서브 픽셀(G), 및 청색 서브 픽셀(B)을 포함할 수 있다. 서브 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있으나, 도 3 및 도 4에서는 적색 서브 픽셀(R), 녹색 서브 픽셀(G), 및 청색 서브 픽셀(B)을 포함하는 경우를 예로 들어 설명한다. 그리고, 서브 픽셀들 각각은 픽셀 회로와 발광 소자를 포함할 수 있다.
촬상 영역(CA)은 픽셀들과 표시 패널(110)의 화면 아래에 배치된 센서를 포함할 수 있다. 앞서 설명한 바와 같이, 센서는 다양한 종류의 센서들을 포함할 수 있는데, 본 명세서의 일 실시예에 따른 표시 장치(100)에 배치된 센서는 카메라 모듈을 예로 들어 설명한다. 촬상 영역(CA)에 배치된 픽셀들은 디스플레이 모드에서 입력 영상의 픽셀 데이터가 기입되어 영상을 표시할 수 있다.
카메라 모듈은 촬상 모드에서 외부 이미지를 촬상하여 사진 또는 동영상 이미지 데이터를 출력할 수 있다. 카메라 모듈의 렌즈는 촬상 영역(CA)과 대향할 수 있다. 외부 광은 촬상 영역(CA)을 통해 카메라 모듈의 렌즈(30)에 입사되고, 렌즈(30)는 이미지 센서에 광을 집광할 수 있다. 카메라 모듈은 촬상 모드에서 외부 이미지를 촬상하여 사진 또는 동영상 이미지 데이터를 출력할 수 있다.
촬상 영역(CA)은 광 투과율을 확보하기 위하여 픽셀 어레이의 단위 면적당 픽셀 수가 상대적으로 낮으므로 이로 인한 촬상 영역(CA)에서 픽셀들의 휘도와 색좌표를 보상하기 위해서 화질 보상 알고리즘이 적용될 수 있다. 따라서, 카메라 모듈로 인하여 화면의 표시 영역이 제한을 받지 않고 풀 스크린 디스플레이를 구현할 수 있다.
표시 패널(110)은 X축 방향의 폭, Y축 방향의 길이, 그리고 Z축 방향의 두께를 갖는다. 표시 패널(110)은 기판(10) 상에 배치된 회로층(12)과, 회로층(12) 상에 배치된 발광 소자층(14)을 포함할 수 있다. 발광 소자층(14) 상에 봉지층(18)이 배치되고, 봉지층(18) 위에 커버 글래스(20)가 배치될 수 있다. 경우에 따라 표시 장치(100)의 야외 시인성을 개선하기 위해, 봉지층(18)과 커버 글래스(20) 사이에 편광판이 배치될 수도 있다.
회로층(12)은 데이터 라인들, 게이트 라인들, 전원 라인들 등의 배선들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부 등을 포함할 수 있다. 회로층(12)은 TFT(thin film transistor)로 구현된 트랜지스터와 커패시터 등의 회로 소자, 및 배선들을 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층으로 구현될 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자는 유기 발광 다이오드로 구현될 수 있다. 유기 발광 다이오드는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함할 수 있다. 유기 화합물층은 정공주입층(hole inection layer, HIL), 정공수송층(hole transport layer, HTL), 발광층(emission layer, EML), 전자수송층(electron transport layer, ETL), 및 전자주입층(electrion injection layer, EIL)을 포함할 수 있으나 이에 한정되지는 않는다. 유기 화합물층 중 발광층을 제외한 층들은 픽셀들에 공통으로 적층될 수 있으므로 공통층이라고 지칭할 수 있다. 유기 발광 다이오드의 애노드와 캐소드에 전압이 인가되면 정공수송층을 통과한 정공과 전자수송층을 통과한 전자가 발광층으로 이동되어 여기자를 형성하여 발광층에서 가시광이 방출될 수 있다. 발광 소자층(14)은 적색, 녹색, 및 청색의 파장을 선택적으로 투과시키는 픽셀들 상에 배치된다. 경우에 따라, 발광 소자층(14)으로부터 빛이 투과하는 방향에 컬러 필터 어레이를 배치시킬 수도 있다.
발광 소자층(14)은 봉지층(18)에 의해 커버될 수 있다. 봉지층(18)은 유기막과 무기막이 교대로 적층된 구조일 수 있다. 무기막은 수분이나 산소의 침투를 차단할 수 있고, 유기막은 무기막의 표면을 평탄화할 수 있다. 유기막과 무기막이 여러 겹으로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분 및 산소의 침투를 효과적으로 차단할 수 있다.
도 4를 참조하면, 디스플레이 영역(DA)은 매트릭스 형태로 배열된 픽셀들(PIX1, PIX2)을 포함할 수 있다. 픽셀들(PIX1, PIX2) 각각은 적색 서브 픽셀(R), 녹색 서브 픽셀(G), 및 청색 서브 픽셀(B) 중 복수 개의 서브 픽셀을 포함함으로써 하나의 단위 픽셀로 구현될 수 있다.
픽셀들(PIX1, PIX2) 각각은 백색 서브 픽셀을 더 포함할 수도 있다. 또한, 서브 픽셀 렌더링 알고리즘을 이용하여 두 개의 서브 픽셀을 하나의 픽셀로써 구현시킬 수 있다. 예를 들어, 제1 픽셀(PIX1)은 적색 서브 픽셀(R) 및 녹색 서브 픽셀(G)을 포함하고, 제2 픽셀(PIX2)은 청색 서브 픽셀(B) 및 녹색 서브 픽셀(G)을 포함하도록 구현시킬 수 있다. 픽셀들(PIX1, PIX2) 각각에서 부족한 컬러 표현은 서브 픽셀 렌더링 알고리즘을 통해 이웃한 픽셀들의 해당 컬러 데이터들의 평균값으로 보상될 수 있다. 또한, 제1 픽셀(PIX1)과 제2 픽셀(PIX2)을 포함하여 픽셀 그룹(PG)이라고 할 때, 디스플레이 영역(DA)은 소정의 거리(D0)만큼 이격된 픽셀 그룹(PG)들을 포함한다.
도 4에서는 서브 픽셀들의 배치가 적색 서브 픽셀(R), 녹색 서브 픽셀(G), 청색 서브 픽셀(B), 녹색 서브 픽셀(G)이 X 축 방향으로 지그재그로 배치되는 것을 나타내고 있지만, 서브 픽셀들의 배치는 이에 한정되지는 않는다.
도 5a는 본 명세서의 일 실시예에 따른 표시 패널(110)에서 촬상 영역(CA)의 픽셀과 투광 영역(AG)을 나타낸 도면이고, 도 5b는 도 5b의 A 부분의 확대도이다.
도 5a 및 도 5b를 참조하면, 촬상 영역(CA)에는 복수 개의 투광 영역(AG)이 존재한다. 복수 개의 투광 영역(AG)은 복수 개의 제2 픽셀 사이에 배치될 수 있다. 구체적으로, 촬상 영역(CA)은 소정의 거리(D1)만큼 이격된 픽셀 그룹(PG)과, 이웃한 픽셀 그룹(PG) 사이에 배치된 투광 영역(AG)을 포함할 수 있다. 투광 영역(AG)을 통해 외부 광이 카메라 모듈의 렌즈로 수광될 수 있다. 픽셀 그룹(PG)은 제1 픽셀(PIX1)과 제2 픽셀(PIX2)을 포함하고, 제2 픽셀 영역 내에서 서로 이격 배치될 수 있다. 이 경우, 촬상 영역(CA)에서 픽셀 그룹(PG)들이 이격된 거리(D1)는 디스플레이 영역(DA)에서 픽셀 그룹(PG)들이 이격된 거리(D0) 보다 크다. 도 5a에서는 촬상 영역(CA)에서 픽셀 그룹(PG)들이 이격된 거리(D1)가 디스플레이 영역(DA)에서 픽셀 그룹(PG)들이 이격된 거리(D0)의 두 배로 나타내었지만, 이에 한정되지는 않는다.
투광 영역(AG)은 최소한의 광 손실로 빛이 입사될 수 있도록 금속없이 광 투과율이 높은 투명한 매질들을 포함할 수 있다. 투광 영역(AG)은 금속 배선이나 픽셀들을 포함하지 않고 투명한 절연 재료들로 이루어질 수 있다. 촬상 영역(CA)의 광 투과율은 투광 영역(AG)이 클수록 높아질 수 있다.
픽셀 그룹(PG)은 하나 또는 두 개의 픽셀이 포함될 수 있다. 픽셀 그룹(PG)의 픽셀들 각각은 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 예를 들어, 픽셀 그룹(PG) 내의 한 개의 픽셀은 적색 서브 픽셀(R), 녹색 서브 픽셀(G), 및 청색 서브 픽셀(B)을 포함하거나 이 중 두 개의 서브 픽셀들을 포함할 수 있으며, 흰색 서브 픽셀을 더 포함할 수도 있다.
투광 영역(AG) 간의 거리(D3)는 픽셀 그룹(PG) 간의 간격(D1) 보다 작을 수 있다. 서브 픽셀들 간의 간격(D2)은 픽셀 그룹(PG) 간의 간격(D1) 보다 작을 수 있다.
투광 영역(AG)의 형상은 원형으로 예시되었으나, 이에 한정되지는 않는다. 예를 들어, 투광 영역(AG)은 원형, 타원형, 다각형 등 다양한 형태로 설계될 수 있다.
도 5b를 참조하면, 투광 영역(AG)에서 금속 전극 물질은 모두 제거될 수 있다. 따라서, 픽셀의 배선(TS)들은 투광 영역(AG)의 외측에 배치될 수 있다. 따라서, 투광 영역(AG)을 통해 광은 유효하게 입사될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고, 투광 영역(AG) 내의 일부 영역에는 금속 전극 물질이 잔존할 수도 있다.
도 6a는 본 명세서의 일 실시예에 따른 디스플레이 영역(DA)의 픽셀 및 금속층의 배치를 나타낸 도면이고, 도 6b는 도 6a의 A-A'의 단면도이다. 도 6a 및 도 6b의 도면은 각각 도 3 및 도 4의 도면과 중복되는 부분이 있으므로 중복되는 부분의 설명은 생략한다.
도 6a 및 도 6b를 참조하면, 디스플레이 영역(DA)에 배치된 제1 픽셀(PIX1) 및 제2 픽셀(PIX2)을 포함하는 픽셀 그룹(PG) 마다 금속층이 배치될 수 있다. 예를 들어, 금속층은 발광 소자층(14)에 포함되어 광을 투과시키기 어려운 층일 수 있다. 본 명세서의 일 실시예에 따른 금속층은 캐소드를 예로 들어 설명한다.
본 명세서의 일 실시예에 따른 표시 패널(110)에 배치된 캐소드는 두 개의 캐소드층으로 구현될 수 있다. 캐소드는 제1 캐소드층(14-61) 및 제2 캐소드층(14-62)을 포함하고, 제1 캐소드층(14-61) 및 제2 캐소드층(14-62)은 각각 패터닝되어 구현될 수 있다. 제1 캐소드층(14-61)과 제2 캐소드층(14-62)은 픽셀 그룹(PG)을 커버할 수 있는 크기로, 픽셀 그룹(PG)의 모양에 따라 변형되어 구현될 수 있다.
본 명세서의 일 실시예에 따른 표시 패널(110)에 배치된 제1 캐소드층(14-61) 및 제2 캐소드층(14-62)은 픽셀 그룹(PG)을 단위로 이격되어 배치된 것을 나타내지만, 이에 한정되지는 않는다. 제1 캐소드층(14-61) 및 제2 캐소드층(14-62)은 각각 제1 픽셀(PIX1) 또는 제2 픽셀(PIX2) 단위로 이격되어 배치될 수도 있고, 서브 픽셀 단위로 이격되어 배치될 수도 있다.
또한, 제1 캐소드층(14-61)과 제2 캐소드층(14-62)은 각각 팔각형 형상으로 구현되는 것으로 나타내지만, 이에 한정되지는 않는다. 제1 캐소드층(14-61)과 제2 캐소드층(14-62)은 각각 원 또는 다각형 등의 동일한 모양으로 구현될 수 있다.
복수 개의 제1 캐소드층(14-61)들은 서로 중첩되지 않는다. 마찬가지로, 복수 개의 제2 캐소드층(14-62)들은 서로 중첩되지 않는다. X 축 방향 및 Y 축 방향으로 제1 캐소드층(14-61) 또는 제2 캐소드층(14-62) 중 어느 하나가 배열되고, 대각선 방향으로 제1 캐소드층(14-61)과 제2 캐소드층(14-62)이 교대로 배열되어, 제1 캐소드층(14-61)의 대각선 방향으로는 제2 캐소드층(14-62)이 배치되고 제2 캐소드층(14-62)의 대각선 방향으로는 제1 캐소드층(14-61)이 배치될 수 있다. 그리고, 인접한 제1 캐소드층(14-61)과 제2 캐소드층(14-62)은 서로 중첩되도록 구현되어 서로 도통될 수 있다.
도 6b를 참조하면, 디스플레이 영역(DA)에서 녹색 서브 픽셀(G)과 청색 서브 픽셀(B)의 단면을 나타낸다. 앞서 설명한 바와 같이, 발광 소자층(14)은 애노드, 발광층, 캐소드, 및 공통층을 포함할 수 있다. 따라서, 도 6b에서는 발광 소자층(14)을 구체화하여 애노드층(14-1), 공통층(14-2), 발광층(14-3), 및 캐소드층(14-6)으로 도시한다.
기판(10) 상에 회로층(12), 회로층(12) 상에 애노드층(14-1)이 배치된다. 애노드층(14-1)은 서브 픽셀별로 이격되어 배치된다. 애노드층(14-1) 상에는 뱅크층(13)이 애노드층(14-1)의 엣지를 커버하고 애노드층(14-1)의 대부분은 노출시킬 수 있도록 배치됨으로써, 서브 픽셀들을 구분하는 역할을 할 수 있다.
뱅크층(13)에 의해 노출된 애노드층(14-1) 및 뱅크층(13) 상에는 공통층(14-2)이 배치된다. 공통층(14-2)은 정공주입층, 정공수송층을 포함할 수 있으나, 이에 한정되지는 않는다.
그리고, 공통층 상에는 발광층(14-3)이 배치된다. 녹색 서브 픽셀(G)에는 녹색 발광층(14-31)이 배치되고, 청색 서브 픽셀(B)에는 청색 발광층(14-32)이 배치된다. 녹색 발광층(14-31) 상에는 제1 캐소드층(14-61)이 배치되고, 청색 발광층(14-32) 상에는 제2 캐소드층(14-62)이 배치된다. 녹색 발광층(14-31)과 제1 캐소드층(14-61) 사이, 청색 발광층(14-32)과 제2 캐소드층(14-62) 사이에는 또 다른 공통층이 배치될 수 있는데 도면에서는 생략되었다.
캐소드를 구현하기 위한 제1 캐소드층(14-61)과 제2 캐소드층(14-62)은 각각 단일 층 또는 복수 개의 층으로 구현되거나 금속 재료들의 합금으로 구현될 수도 있다. 캐소드는 알루미늄(Al), 은(Ag), 마그네슘(Mg), 이터븀(Yb), 인듐주석산화물(ITO)등의 금속 재료로 구현될 수 있다. 또한, 제1 캐소드층(14-61)과 제2 캐소드층(14-62)은 동일한 재료를 사용함으로써 동일한 저항 및 전도도를 구현할 수 있다.
제1 캐소드층(14-61)과 제2 캐소드층(14-62)은 비발광 영역에서 중첩함으로써, 전기적으로 도통된다. 이 경우, 비발광 영역은 애노드층(14-1)이 배치되지 않은 영역을 의미할 수 있다.
도 7a는 본 명세서의 다른 실시예에 따른 디스플레이 영역(DA)의 픽셀 및 금속층의 배치를 나타낸 도면이고, 도 7b는 도 7a의 B-B'의 단면도이다. 도 7a 및 도 7b의 도면은 각각 도 6a 및 도 6b의 변형된 실시예이므로 중복된 부분은 생략한다.
도 7a 및 도 7b를 참조하면, 디스플레이 영역(DA)에 배치된 제1 픽셀(PIX1) 및 제2 픽셀(PIX2)을 포함하는 픽셀 그룹(PG) 마다 캐소드층(14-7)이 배치될 수 있다.
본 명세서의 일 실시예에 따른 표시 패널(110)에 배치된 제1 캐소드층(14-71) 및 제2 캐소드층(14-72)은 각각 패터닝되어 구현될 수 있다.
본 명세서의 일 실시예에 따른 표시 패널(110)에 배치된 제1 캐소드층(14-71)은 도 6a에 도시된 제1 캐소드층(14-61)들 중 Y 축 방향으로 배열된 제1 캐소드층(14-61)들을 서로 연결시킨 모양으로 패터닝시킴으로써, 본 명세서의 다른 실시예에 따른 제1 캐소드층(14-71)을 구현할 수 있다.
제2 캐소드층(14-72)도 마찬가지로, 도 6a에 도시된 제2 캐소드층(14-62)들 중 X 축 방향으로 배열된 제2 캐소드층(14-62)들을 서로 연결시킨 모양으로 패터닝시킴으로써 본 명세서의 다른 실시예에 따른 제2 캐소드층(14-72)을 구현할 수 있다. 그리고, 제1 캐소드층(14-71)과 제2 캐소드층(14-72)은 서로 교차되는 영역에서 중첩되도록 구현됨으로써 서로 도통될 수 있다.
제1 캐소드층(14-71)은 Y 축 방향으로 연결된 모양이고 제2 캐소드층(14-72)은 X 축 방향으로 연결된 모양이지만, 동일한 마스크로 구현할 수 있으므로 실질적으로 동일한 모양이라고 간주할 수 있다.
캐소드를 구현하기 위한 제1 캐소드층(14-71)과 제2 캐소드층(14-72)은 각각 단일 층 또는 복수 개의 층으로 구현되거나 금속 재료들의 합금으로 구현될 수도 있다. 캐소드는 알루미늄(Al), 은(Ag), 마그네슘(Mg), 이터븀(Yb), 인듐주석산화물(ITO)등의 금속 재료로 구현될 수 있다. 또한, 제1 캐소드층(14-71)과 제2 캐소드층(14-72)은 동일한 재료를 사용함으로써 동일한 저항 및 전도도를 구현할 수 있다.
도 7b를 참조하면, 적색 서브 픽셀(R)과 청색 서브 픽셀(B)의 단면을 나타낸다. 앞서 설명한 바와 같이, 발광 소자층(14)을 구체화하여 애노드층(14-1), 공통층(14-2), 발광층(14-3), 및 캐소드층(14-7)으로 도시한다.
기판(10) 상에 회로층(12), 회로층(12) 상에 애노드층(14-1)이 배치된다. 애노드층(14-1)은 서브 픽셀별로 이격되어 배치된다. 애노드층(14-1) 상에는 뱅크층(13)이 애노드층(14-1)의 엣지를 커버하고 애노드층(14-1)의 대부분은 노출시킬 수 있도록 배치됨으로써, 서브 픽셀들을 구분하는 역할을 할 수 있다.
뱅크층(13)에 의해 노출된 애노드층(14-1) 및 뱅크층(13) 상에는 공통층(14-2)이 배치된다. 공통층(14-2)은 정공주입층, 정공수송층을 포함할 수 있으나, 이에 한정되지는 않는다.
그리고, 공통층(14-2) 상에는 발광층(14-3)이 배치된다. 적색 서브 픽셀(R)에는 적색 발광층(14-33)이 배치되고, 청색 서브 픽셀(B)에는 청색 발광층(14-32)이 배치된다. 적색 발광층(14-33)과 청색 발광층(14-32) 상에는 제1 캐소드층(14-71)이 배치되고, 제1 캐소드층(14-71) 상에 제2 캐소드층(14-72)이 배치된다. 구체적으로, 제2 캐소드층(14-72)은 적색 발광층(14-33)과 청색 발광층(14-32) 사이에 배치된다. 제1 캐소드층(14-71)과 제2 캐소드층(14-72)은 비발광 영역에서 중첩함으로써, 전기적으로 도통된다. 이 경우, 비발광 영역은 애노드층(14-1)이 배치되지 않은 영역을 의미할 수 있다.
한편, 디스플레이 영역(DA)에 배치된 제1 캐소드층(14-61, 14--71)과 제2 캐소드층(14-62, 14-72)은 앞에서 언급된 형태로 한정되지 않고, 다양하게 구현될 수 있다. 예를 들어, 제1 캐소드층은 디스플레이 영역(DA)에 넓은 평판의 형태로 배치되고, 제2 캐소드층이 제1 캐소드층 위에 중첩 및 패터닝되어 배치될 수 있다. 이 경우, 제2 캐소드층의 형태는 다양하게 구현될 수 있는데, 도 8a에 설명될 촬상 영역(CA)에 배치된 제2 캐소드층과 동일한 형태 및 패턴으로 배치될 수 있다. 이에 따라, 캐소드는 서로 중첩된 제1 캐소드층과 제2 캐소드층을 포함함으로써 캐소드의 저항을 감소시키고 캐소드를 통해 제공되는 전압을 안정화시킬 수 있다.
도 8a는 본 명세서의 일 실시예에 따른 촬상 영역(CA)의 픽셀 및 금속층의 배치를 나타낸 도면이고, 도 8b는 도 8a의 C-C'의 단면도이다. 도 8a 및 도 8b의 도면은 각각 도 3 및 도 5a의 도면과 중복되는 부분이 있으므로 중복되는 부분의 설명은 생략한다.
도 8a 및 도 8b를 참조하면, 촬상 영역(CA)에 배치된 제1 픽셀(PIX1) 및 제2 픽셀(PIX2)을 포함하는 픽셀 그룹(PG) 마다 캐소드층이 배치될 수 있다.
본 명세서의 일 실시예에 따른 표시 패널(110)에 배치된 캐소드는 복수의 캐소드층으로 구현될 수 있다. 앞에서 언급한 바와 같이, 캐소드는 금속 재료로 구현될 수 있다. 예를 들어, 알루미늄(Al), 은(Ag), 마그네슘(Mg), 이터븀(Yb)등일 수 있다. 픽셀을 발광시키기 위한 영역 이외의 불필요한 영역에 배치된 캐소드는 투광 영역(AG)의 광 투과도를 저해할 수 있다. 따라서, 캐소드를 판상형의 단일층으로 배치하지 않고 제1 캐소드층(14-81) 및 제2 캐소드층(14-82)으로 나누어 배치시킴으로써, 촬상 영역(CA)에 포함된 투광 영역(AG)의 광 투과도를 확보할 수 있다.
제1 캐소드층(14-81)은 픽셀 그룹(PG) 상에서 픽셀 그룹(PG)을 커버할 수 있는 크기로, 픽셀 그룹(PG)의 모양에 따라 변형되어 배치될 수 있다. 도 8a에 도시된 제1 캐소드층(14-81)은 X 축 또는 Y 축 방향으로 인접하여 배치된 두 개의 투광 영역(AG) 사이에 배치되어 모서리가 둥근 사각형으로 구현될 수 있다.
제1 캐소드층(14-81)은 픽셀 그룹(PG)에 포함된 서브 픽셀들을 커버할 수 있는 모양과 크기로 구현될 수 있고, 도면에 도시된 모양으로 한정되지는 않는다.
제1 캐소드층(14-81)들은 투광 영역(AG)을 사이에 두고 서로 이격되어 배치된다. 제2 캐소드층(14-82)은 인접한 제1 캐소드층(14-81) 두 개를 서로 연결시킬 수 있도록 비발광 영역에 배치된다. 또한, 제2 캐소드층(14-82)은 투광 영역(AG)에 배치되지 않는다. 제2 캐소드층(14-82)은 대각선 방향으로 배치된 인접한 두 개의 투광 영역(AG) 사이에 배치되어 직사각형의 모양으로 구현될 수 있지만, 제2 캐소드층(14-82)의 모양은 직사각형으로 한정되지는 않는다. 제2 캐소드층(14-82)은 대각선으로 인접한 두 개의 제1 캐소드층(14-81)과 중첩되어 연결됨으로써 제1 캐소드층(14-81)들을 도통시킨다.
복수 개의 제1 캐소드층(14-81)들은 서로 중첩되지 않는다. 마찬가지로, 복수 개의 제2 캐소드층(14-82)들도 서로 중첩되지 않는다. 대각선 방향으로 제1 캐소드층(14-81)과 제2 캐소드층(14-82)이 교대로 배치되고, 대각선 방향으로 인접한 제1 캐소드층(14-81)과 제2 캐소드층(14-82)은 중첩하게 배치되어, 제1 캐소드층(14-81)들이 제2 캐소드층(14-82)을 통해 전기적으로 도통될 수 있다.
제1 캐소드층(14-81)은 픽셀 그룹(PG)을 커버하고 제2 캐소드층(14-82)은 제1 캐소드층(14-81)을 연결시켜야하기 때문에 제1 캐소드층(14-81)과 제2 캐소드층(14-82)은 서로 다른 모양으로 구현될 수 있다.
촬상 영역(CA)은 투광 영역(AG)을 포함하기 때문에 촬상 영역(CA)에서 캐소드(14-81, 14-82)의 배치는 디스플레이 영역(DA)의 캐소드(14-61와 14-62, 14-71와 14-72)의 배치와 다른 형태로 구현된다. 이에 따라, 영역별로 적합한 광 투과율을 확보할 수 있다.
도 8b를 참조하면, 투광 영역(AG)과 녹색 서브 픽셀(G)의 단면을 나타낸다. 앞서 설명한 바와 같이, 발광 소자층(14)은 애노드, 발광층, 캐소드, 및 공통층을 포함할 수 있는데, 발광 소자층(14)을 구체화하여 도 8b에서는 애노드층(14-1), 공통층(14-2), 발광층(14-3), 및 캐소드층(14-8)으로 도시한다.
기판(10) 상에 회로층(12), 회로층(12) 상에 애노드층(14-1)이 배치된다. 애노드층(14-1)은 서브 픽셀별로 이격되어 배치된다. 애노드층(14-1) 상에는 뱅크층(13)이 애노드층(14-1)의 엣지를 커버하고 애노드층(14-1)의 대부분은 노출시킬 수 있도록 배치됨으로써, 서브 픽셀들을 구분하는 역할을 할 수 있다.
뱅크층(13)에 의해 노출된 애노드층(14-1) 및 뱅크층(13) 상에는 공통층(14-2)이 배치된다. 공통층(14-2)은 투명도가 높은 층이므로, 투광 영역(AG)에도 공통층(14-2)이 배치된다. 공통층(14-2)은 정공주입층, 정공수송층을 포함할 수 있으나, 이에 한정되지는 않는다.
공통층(14-2) 상에는 발광층(14-3)이 배치된다. 녹색 서브 픽셀(G)에는 녹색 발광층(14-31)이 배치되고, 녹색 발광층(14-31) 상에는 제1 캐소드층(14-81)이 배치된다. 제1 캐소드층(14-81)은 금속재료로 구현되기 때문에 광 투과도를 낮출 수 있으므로 투광 영역(AG)에는 배치되지 않는다.
예를 들어, 캐소드층을 패터닝된 두 개의 층으로 나누어 배치하지 않고, 캐소드층을 표시 패널(110) 전면에 배치시킨 후 투광 영역(AG)을 제거하는 방법으로 구현할 수 있다. 이 경우, 투광 영역(AG)에 배치된 캐소드층은 레이저를 이용하여 제거될 수 있다. 이때 발생하는 가루와 작은 조각들은 캐소드층 상에 배치될 봉지층(18)의 특성을 저하시키고 표시 패널(110)이 신뢰성에 영향을 줄 수 있다. 따라서, 본 명세서의 일 실시예에 따른 표시 패널(110)에 배치된 캐소드는 제1 캐소드층(14-81) 및 제2 캐소드층(14-82)을 패터닝하여 배치시킴으로써 투광 영역(AG)의 광 투과도를 향상시키고 표시 패널(110)의 신뢰성을 확보할 수 있다.
한편, 녹색 발광층(14-31)과 제1 캐소드층(14-81) 사이에는 또 다른 공통층이 배치될 수 있는데 도면에서는 생략되었다. 그리고, 제1 캐소드층(14-81) 상에는 제2 캐소드층(14-82)이 배치된다. 제1 캐소드층(14-81)과 제2 캐소드층(14-82)은 비발광 영역에서 중첩함으로써, 전기적으로 도통된다. 이 경우, 비발광 영역은 애노드층(14-1)이 배치되지 않은 영역을 의미할 수 있다.
본 명세서의 실시예에 따른 표시 패널(110) 및 이를 포함한 표시 장치(100)는 다음과 같이 설명될 수 있다. 표시 패널은 복수 개의 제1 픽셀이 배치된 제1 영역, 및 복수 개의 제2 픽셀이 배치된 픽셀 영역 및 복수 개의 제2 픽셀 사이에 배치된 복수 개의 투광 영역을 포함하는 제2 영역으로 구분된다. 제1 픽셀 및 제2 픽셀은 각각 발광 소자를 포함하고, 발광 소자는 애노드층 및 복수 개의 캐소드층을 포함한다. 그리고, 제2 영역에 배치된 복수 개의 캐소드층은 투광 영역을 제외한 영역에 배치된다. 이에 따라, 투광 영역의 광 투과도를 향상시키고 표시 패널의 신뢰성을 확보할 수 있다.
본 명세서의 다른 특징에 따르면, 제2 영역에 배치된 복수 개의 제2 픽셀의 해상도는 제1 영역에 배치된 복수 개의 제1 픽셀의 해상도보다 낮을 수 있다.
본 명세서의 다른 특징에 따르면, 복수 개의 캐소드층은 서로 다른 영역 및 서로 다른 층에 배치된 적어도 두 개 이상의 층으로 구현될 수 있다.
본 명세서의 다른 특징에 따르면, 복수 개의 캐소드층은 제1 영역과 제2 영역에서 서로 다른 형태로 배치될 수 있다.
본 명세서의 다른 특징에 따르면, 복수 개의 캐소드층은 제1 캐소드층 및 제2 캐소드층을 포함하고, 제2 캐소드층이 제1 캐소드층 상에 중첩되어 서로 도통하도록 구현될 수 있다. 또한, 제1 영역에 배치된 제1 캐소드층과 제2 캐소드층은 서로 동일한 모양으로 구현될 수 있다. 또한, 제2 영역에 배치된 제1 캐소드층과 제2 캐소드층은 서로 다른 모양으로 구현될 수 있다. 또한, 제1 캐소드층은 제2 픽셀을 커버하도록 제2 픽셀 상에 배치되고, 제2 캐소드층은 서로 인접한 제1 캐소드층을 서로 연결하도록 배치될 수 있다.
본 명세서의 다른 특징에 따르면, 복수 개의 캐소드층은 서로 중첩하는 두 개의 캐소드층을 포함하고, 두 개의 캐소드층이 서로 중첩하는 영역은 애노드층이 배치되지 않은 영역일 수 있다.
본 명세서의 다른 특징에 따르면, 복수 개의 캐소드층은 금속층으로 구현될 수 있다.
본 명세서의 일 실시예에 따른 표시 장치에 있어서, 표시 장치는 복수 개의 제1 픽셀이 배치된 제1 영역, 복수 개의 제2 픽셀이 배치된 픽셀 영역, 및 복수 개의 제2 픽셀 사이에 배치된 복수 개의 투광 영역을 포함하는 제2 영역을 포함하는 표시 패널, 및 제2 영역의 하부에 배치된 적어도 하나의 센서를 포함한다. 제1 픽셀 및 제2 픽셀에 각각 포함된 발광 소자는 애노드층 및 복수 개의 캐소드층을 포함하며, 복수 개의 캐소드층은 투광 영역을 제외한 영역에 배치된다. 이에 따라, 투광 영역의 광 투과도를 향상시키고 표시 패널의 신뢰성을 확보할 수 있다.
본 명세서의 다른 특징에 따르면, 센서는 카메라 모듈일 수 있다.
본 명세서의 다른 특징에 따르면, 복수 개의 캐소드층은 동일한 재료의 금속층으로 구현될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 표시 장치
110 : 표시 패널
10 : 기판
12 : 회로부
13 : 뱅크층
14 : 발광 소자층
14-1 : 애노드층
14-2 : 공통층
14-3 : 발광층
14-31 : 녹색 발광층
14-32 : 청색 발광층
14-33 : 적색 발광층
14-6, 14-7, 14-8 : 캐소드
14-61, 14-71, 14-81 : 제1 캐소드층
14-62, 14-72, 14-82 : 제2 캐소드층
18 : 봉지부
20 : 커버 글래스
30 : 렌즈
41, 42 : 센서

Claims (20)

  1. 복수 개의 제1 픽셀이 배치된 제1 영역; 및
    복수 개의 제2 픽셀이 배치된 픽셀 영역 및 상기 복수 개의 제2 픽셀 사이에 배치된 복수 개의 투광 영역을 포함하는 제2 영역으로 구분되고,
    상기 제1 픽셀 및 상기 제2 픽셀은 각각 발광 소자를 포함하고,
    상기 발광 소자는 애노드층 및 복수 개의 캐소드층을 포함하며,
    상기 제2 영역에 배치된 상기 복수 개의 캐소드층은 상기 투광 영역을 제외한 영역에 배치된, 표시 패널.
  2. 제1항에 있어서,
    상기 제2 영역에 배치된 상기 복수 개의 제2 픽셀의 해상도는 상기 제1 영역에 배치된 상기 복수 개의 제1 픽셀의 해상도보다 낮은, 표시 패널.
  3. 제1항에 있어서,
    상기 복수 개의 캐소드층은 서로 다른 영역에 배치된 적어도 두 개 이상의 층으로 구현된, 표시 패널.
  4. 제1항에 있어서,
    상기 복수 개의 캐소드층은 상기 제1 영역과 상기 제2 영역에서 서로 다른 형태로 배치된, 표시 패널.
  5. 제1항에 있어서,
    상기 복수 개의 캐소드층은 제1 캐소드층 및 제2 캐소드층을 포함하고,
    상기 제2 캐소드층이 상기 제1 캐소드층 상에 중첩되어 서로 도통하도록 구현된, 표시 패널.
  6. 제5항에 있어서,
    상기 제1 영역에 배치된 상기 제1 캐소드층과 상기 제2 캐소드층은 서로 동일한 모양으로 구현된, 표시 패널.
  7. 제5항에 있어서,
    상기 제2 영역에 배치된 상기 제1 캐소드층과 상기 제2 캐소드층은 서로 다른 모양으로 구현된, 표시 패널.
  8. 제7항에 있어서,
    상기 제1 캐소드층은 상기 제2 픽셀을 커버하도록 상기 제2 픽셀 상에 배치되고,
    상기 제2 캐소드층은 서로 인접한 상기 제1 캐소드층을 서로 연결하도록 배치된, 표시 패널.
  9. 제1항에 있어서,
    상기 복수 개의 캐소드층은 서로 중첩하는 두 개의 캐소드층을 포함하고,
    상기 두 개의 캐소드층이 서로 중첩하는 영역은 상기 애노드층이 배치되지 않은 영역인, 표시 패널.
  10. 제1항에 있어서,
    상기 복수 개의 캐소드층은 금속층으로 구현된, 표시 패널.
  11. 복수 개의 제1 픽셀이 배치된 제1 영역, 복수 개의 제2 픽셀이 배치된 픽셀 영역, 및 상기 복수 개의 제2 픽셀 사이에 배치된 복수 개의 투광 영역을 포함하는 제2 영역을 포함하는 표시 패널; 및
    상기 제2 영역의 하부에 배치된 적어도 하나의 센서를 포함하고,
    상기 제1 픽셀 및 상기 제2 픽셀에 각각 포함된 발광 소자는 애노드층 및 복수 개의 캐소드층을 포함하며,
    상기 복수 개의 캐소드층은 상기 투광 영역을 제외한 영역에 배치된, 표시 장치.
  12. 제11항에 있어서,
    상기 제2 영역에 배치된 상기 복수 개의 제2 픽셀의 해상도는 상기 제1 영역에 배치된 상기 복수 개의 제1 픽셀의 해상도보다 낮은, 표시 장치.
  13. 제11항에 있어서,
    상기 복수 개의 캐소드층은 상기 제1 영역과 상기 제2 영역에서 서로 다른 형태로 배치된, 표시 장치.
  14. 제11항에 있어서,
    상기 복수 개의 캐소드층은 제1 캐소드층 및 제2 캐소드층을 포함하고,
    상기 제2 캐소드층은 상기 제1 캐소드층 상에 중첩되어 서로 도통하도록 구현된, 표시 장치.
  15. 제14항에 있어서,
    상기 제1 영역에 배치된 상기 제1 캐소드층과 상기 제2 캐소드층은 서로 동일한 모양으로 구현된, 표시 장치.
  16. 제14항에 있어서,
    상기 제2 영역에 배치된 상기 제1 캐소드층과 상기 제2 캐소드층은 서로 다른 모양으로 구현된, 표시 장치.
  17. 제16항에 있어서,
    상기 제1 캐소드층은 상기 제2 픽셀을 커버하도록 상기 제2 픽셀 상에 배치되고,
    상기 제2 캐소드층은 서로 인접한 상기 제1 캐소드층을 서로 연결하도록 배치된, 표시 장치.
  18. 제11항에 있어서,
    상기 센서는 카메라 모듈인, 표시 장치.
  19. 제11항에 있어서,
    상기 복수 개의 캐소드층은 서로 중첩하는 두 개의 캐소드층을 포함하고,
    상기 두 개의 캐소드층이 서로 중첩하는 영역은 상기 애노드층이 배치되지 않은 영역인, 표시 장치.
  20. 제11항에 있어서,
    상기 복수 개의 캐소드층은 동일한 재료의 금속층으로 구현된, 표시 장치.
KR1020200173956A 2020-12-14 2020-12-14 표시 패널 및 이를 포함한 표시 장치 KR20220084469A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200173956A KR20220084469A (ko) 2020-12-14 2020-12-14 표시 패널 및 이를 포함한 표시 장치
US17/532,523 US11968857B2 (en) 2020-12-14 2021-11-22 Display panel and display device including the same for light transmittance in light-transmitting areas and enhancing reliability of display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200173956A KR20220084469A (ko) 2020-12-14 2020-12-14 표시 패널 및 이를 포함한 표시 장치

Publications (1)

Publication Number Publication Date
KR20220084469A true KR20220084469A (ko) 2022-06-21

Family

ID=81941853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200173956A KR20220084469A (ko) 2020-12-14 2020-12-14 표시 패널 및 이를 포함한 표시 장치

Country Status (2)

Country Link
US (1) US11968857B2 (ko)
KR (1) KR20220084469A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220084469A (ko) 2020-12-14 2022-06-21 엘지디스플레이 주식회사 표시 패널 및 이를 포함한 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102092924B1 (ko) 2013-08-05 2020-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102612016B1 (ko) 2018-12-13 2023-12-07 엘지디스플레이 주식회사 유기발광 표시장치
KR20210002283A (ko) * 2019-06-28 2021-01-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN110649074B (zh) * 2019-09-25 2021-10-01 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
KR20220062919A (ko) * 2020-11-09 2022-05-17 엘지디스플레이 주식회사 발광표시패널 및 이를 이용한 발광표시장치
KR20220084469A (ko) 2020-12-14 2022-06-21 엘지디스플레이 주식회사 표시 패널 및 이를 포함한 표시 장치

Also Published As

Publication number Publication date
US20220190050A1 (en) 2022-06-16
US11968857B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
US11737325B2 (en) Display panel comprising a data line including electrically-connected sub-data lines and display device having the same
US10756136B1 (en) Display panel and display device
US11910683B2 (en) Display panel and display device
JP7329685B2 (ja) 表示パネル
US11645966B2 (en) Display panel and display device
CN110634930B (zh) 显示面板和显示装置
CN112038373B (zh) 一种显示面板及显示装置
US11289564B2 (en) Double-sided display panel and method for manufacturing the same
KR20220106849A (ko) 표시 패널 및 표시 장치
US20220376028A1 (en) Display substrate and display device
US20220336538A1 (en) Display panel and display apparatus
US9601720B2 (en) Organic light emitting diode display
US20240090268A1 (en) Display panel and method for fabricating the same
US11968857B2 (en) Display panel and display device including the same for light transmittance in light-transmitting areas and enhancing reliability of display panel
US20230350530A1 (en) Display device
CN111834397A (zh) 显示面板以及显示装置
US20220199702A1 (en) Display Device
US20220199944A1 (en) Display apparatus
CN115039062B (zh) 触控显示基板和触控显示装置
CN113809135A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
A201 Request for examination