KR20220082802A

KR20220082802A - 개선된 3d 체적 이미지 재구성 정확도를 갖는 단면 이미징

Info

Publication number: KR20220082802A
Application number: KR1020227000493A
Authority: KR
Inventors: 토마스 코르프; 옌스 티모 노이만; 오이겐 포카; 알렉스 북스바움; 아미르 아비샤이; 금실 이; 잉고 슐마이어; 드미트리 클로흐코프
Original assignee: 칼 짜이스 에스엠테 게엠베하; 칼 짜이스 에스엠티 인크.
Priority date: 2019-06-07
Filing date: 2020-05-25
Publication date: 2022-06-17
Also published as: CN113950704A; WO2020244795A8; JP2022535601A; TWI776163B; EP3980970A1; TW202113758A; WO2020244795A1; US20220138973A1

Abstract

본 발명은 집적 회로의 단면화에 의한 3차원 회로 패턴 검사 기술에 관한 것으로, 보다 구체적으로는 집적 반도체 샘플의 3D 체적 이미지를 획득하기 위한 방법, 컴퓨터 프로그램 제품 및 장치에 관한 것이다. 이 방법은 집적 반도체 샘플의 피처에 기초한 단면 이미지의 피처 기반 정렬을 채용한다.

Description

개선된 3D 체적 이미지 재구성 정확도를 갖는 단면 이미징

본 발명은 집적 회로의 단면화에 의한 3차원 회로 패턴 검사 및 측정 기술에 관한 것이다. 보다 구체적으로, 본 발명은 집적 반도체 샘플의 3D 체적 이미지를 획득하는 방법 및 대응하는 컴퓨터 프로그램 제품 및 대응하는 반도체 검사 디바이스에 관한 것이다. 이러한 방법, 컴퓨터 프로그램 제품 및 디바이스는 패턴의 에지 형상의 정량적 계측, 결함 검출, 결함 검토, 및 검사를 위해 그리고 주사 하전 입자 현미경을 사용하여 미세 패턴의 라인 에지 조도 또는 표면 조도를 유도하기 위해 이용될 수 있다.

반도체 구조체는 가장 미세한 인공 구조체 중 하나이고, 단지 매우 적은 불완전한 부분만이 발생한다. 이러한 드문 불완전한 부분이 결함 검출 또는 결함 검토 또는 정량적 계측 디바이스가 찾는 시그니처이다. 제조된 반도체 구조체는 이전의 지식에 기초한다. 예를 들어, 로직 유형 샘플에서, 금속 라인이 금속층 또는 HAR(high aspect ratio) 구조체에서 평행하게 연장하고 금속 비아들은 금속층에 수직으로 연장한다. 상이한 층의 금속 라인 사이의 각도는 0°또는 90°중 어느 하나이다. 다른 한편으로, VNAND 유형 구조체의 경우에, 그 단면이 평균적으로 구형이라는 것이 알려져 있다.

집적 회로의 제조에서, 피처 크기는 더 작아지고 있다. 현재의 최소 피처 크기 또는 임계 치수는 10nm 미만, 예를 들어 7nm 또는 5nm이고, 가까운 미래에 3nm 미만에 접근한다. 따라서, 패턴의 에지 형상을 측정하고, 피처의 치수 또는 라인 에지 조도를 높은 정밀도로 결정하는 것이 어려워진다. 패턴의 에지 형상 또는 라인의 조도는 몇몇 영향요인들의 영향을 받는다. 일반적으로, 라인 또는 패턴의 에지 형상은 관련 재료 자체의 특성, 리소그래피 노광 또는 에칭, 퇴적 또는 주입과 같은 임의의 다른 관련 처리 단계의 영향을 받을 수 있다. 하전 입자 시스템의 측정 분해능은 통상적으로 개별 이미지 지점의 샘플링 래스터 또는 샘플 상의 화소당 체류 시간, 및 하전 입자 빔 직경에 의해 제한된다. 샘플링 래스터 분해능은 이미징 시스템에 대해서 설정될 수 있지만, 샘플 상의 하전 입자 빔 직경에 맞게 구성되어야 한다. 통상적인 래스터 분해능은 2nm 이하이지만, 그러나 래스터 분해능 한계는 물리적 한계 없이 감소될 수 있다. 하전 입자 빔 직경은 제한된 치수를 가지며, 이는 하전 입자 빔 동작 조건 및 렌즈에 의존한다. 빔 분해능은 빔 직경의 대략 절반으로 제한된다. 분해능은 2nm 미만일 수 있다. 그러나, 잘 알려진 디컨볼루션 기술이 예를 들어 에지 검출을 개선하기 위해 적용될 수 있다. 수 nm, 예를 들어 2nm 미만의 실제 하전 입자 시스템의 높은 측정 분해능에도 불구하고, 3D 체적에서의 측정 정확도를 10 nm보다 더 양호한 정확도로 획득하는 것은 어렵다. 예로서, 던(Dunn), 쿠비스(Kubis) 및 헐(Hull)의 "집속 이온 빔 현미경을 사용한 정량적 3차원 분석(Quantitative Three-Dimensional Analysis using Focused Ion Beam Microscopy)"(in "Introduction to Focused Ion Beams" edited by Gianuzzi and Stevie (2005))을 참조한다. 여기서, 입증된 3D 분해능은 약 30nm이다.

nm 스케일로 반도체 샘플로부터 3D 단층촬영 데이터를 생성하기 위한 일반적인 방식은 예를 들어 이중 빔 디바이스에 의해서 정교화된 소위 슬라이스 및 이미지 접근법이다. 이러한 장치에서, 2개의 입자 광학 시스템은 각도를 이루어 배열된다. 제1 입자 광학 시스템은 주사 전자 현미경(SEM)일 수 있다. 제2 입자 광학 시스템은 예를 들어 갈륨(Ga) 이온을 사용하는 집속 이온 빔 광학 시스템(FIB)일 수 있다. Ga 이온의 집속 이온 빔(FIB)을 사용하여 슬라이스마다 반도체 샘플의 에지에서 층을 절단하고, 모든 단면이 주사 전자 현미경(SEM)을 사용하여 이미징된다. 2개의 입자 광학 시스템은 수직으로 또는 45°내지 90°의 각도로 배향될 수 있다. 도 1은 슬라이스 및 이미지 접근법의 개략도를 도시한다: y 방향으로의 집속 이온 입자 빔(51) 및 x-y 평면에서의 스캐닝과 함께 FIB 광학 컬럼(50)을 사용하여, 반도체 샘플(10)을 통한 단면으로부터 얇은 층이 제거되어 단면 이미지 평면(11)으로서 새로운 전면(52)을 드러낸다. 다음 단계에서, 단면(11)의 전면을 스캐닝 이미징하기 위해 SEM(도시되지 않음)이 사용된다. 이러한 예에서, SEM 광학 축은 z 방향에 평행하게 배향되고, 그리고 x-y 평면 래스터 내의 스캐닝 이미징 라인(82)이 단면 이미지 평면(11)을 스캐닝하고 단면 이미지 또는 슬라이스(100)를 형성한다. 예를 들어, 전면(53, 54)을 통한 이 접근법의 반복에 의해, 상이한 깊이에서 샘플을 통한 2D 단면 이미지(1000)의 시퀀스가 얻어진다. 2개의 후속 이미지 슬라이스 사이의 거리(dz)는 1nm 내지 10nm일 수 있다. 이들 2D 단면 이미지(1000)의 시퀀스로부터, 집적 반도체 구조체의 3D 이미지가 재구성될 수 있다.

현대의 집적 회로의 더 미세한 상세 부분 및 더 작은 피처 크기에서, 3D 단층촬영 이미지의 재구성은 여러 어려움을 암시한다. 측방향 스테이지 드리프트 또는 SEM 컬럼의 드리프트는 슬라이스간의 구조체의 측방향 위치의 오프셋을 유발할 수 있을 것이다. FIB 절단 속도의 변동은 절편면이 다양한 거리에 있게 할 수 있다. 이미지 왜곡은, 예를 들어 핀-쿠션 또는 전단 왜곡을 가지는 단면 이미지를 초래할 수 있다. 도 2는 x-y 단면 이미지의 시퀀스로부터 x-z-슬라이스의 재구성의 예를 도시한다. 단순화를 위해, 2D 단면 이미지(1000)의 시퀀스 중에서 z-위치(z1, z2, z3)에서의 3개의 단면 이미지(100.1, 100.2, 100.3)만이 도시된다. 랜덤 스테이지 또는 SEM 드리프트는 z 방향으로 연장된 금속 라인(101)의 인위적으로 향상된 라인 에지 조도 또는 z 방향에 평행하게 연장된 금속 라인(102)의 폭의 큰 변동을 초래한다.

이는 소위 기점의 도움으로 층간 거리 뿐만 아니라 각각의 슬라이스의 측방향 위치를 유도하는 일반적인 방법이다. US 9,633,819 B2는 샘플의 상부에 노출된 안내 구조체("기점")에 기초한 정렬 방법을 개시한다. 도 3a, 도 3b 및 도 3c는 기점과의 정렬을 도시한다. 아래에서 더 상세하게 설명될 바와 같이, 절편(52, 53, 54)의 FIB 절단이 시작되기 전에 단면의 방향에 대해 수직으로 샘플의 상부의 퇴적 재료(20) 내에 마커 구조체(21, 22)가 형성된다. 단면을 슬라이싱하고 이미징한 후에, 각각의 단면 이미지는 또한 기점 또는 정렬 마커(21, 22)의 단면 이미지 세그먼트(25, 27)를 포함한다. 제1 중앙 마커(21)는 슬라이스 사이의 측방향 정렬을 수행하는데 사용되는 한편, 2개의 단면 이미지 세그먼트(27)로 이어지는 2개의 외측 제2 마커(22) 사이의 거리는 각각의 슬라이스 사이의 거리를 계산하는데 사용된다.

US 7,348,556은 기점에 기초하여 라인 에지 조도를 유도하는 방법을 개시한다. 여기서, 기점은 작업편 또는 프로브의 표면 상에 미리 존재하거나, 또는 시계 내의 위치에서 밀링된다.

그러나, 기점을 사용하는 것에 의한 정밀도는 기점 생성 프로세스 및 기점 위치를 측정하기 위한 하전 입자 광학 컬럼의 측정 정밀도에 의해 제한된다. 기점 마커는 조대하고, 여러 20nm, 최대 100nm에 해당할 수 있으며, 또한, 첫 번째 슬라이스로부터 마지막 슬라이스까지 그 형상이 임의로 변할 수 있고, 그래서, 매우 더 작은 크기 및 더 양호한 오버레이 정확도의 최근의 반도체 구조체에 대하여 재구성의 정밀도가 충분하지 않을 수 있다. 아래에 더 상세히 설명되는 도 4는 정렬을 갖지 않는(도 4a) 그리고 정렬을 갖는(도 4b) 잔류 재구성 유도 라인 에지 조도의 결과를 도시한다. 스테이지 또는 하전 입자 빔 컬럼의 드리프트의 문제는 관심 실제 구조체의 감소된 크기에 따라 더 심각해진다.

이 효과 및 다른 효과는 인위적으로 불균질한 에지 형상 및 위치를 초래하고, 상호 연결된 회로 패턴의 정밀도 계측을 제한한다. 3D-재구성에서, 파형 금속 라인이 생성되고, 예를 들어 라인 에지 조도 측정이 정렬 에러에 의해서 열화된다. 미세 패턴의 치수의 계측, 또는 단면화에 의한 미세 3D 패턴의 높은 정확도의 라인 에지 조도 또는 표면 조도의 유도는 가능하지 않다. 종래 기술의 해결책은 7nm 이하의 임계 치수(CD)에 이르기까지의 최소 피처 크기를 갖는 집적 회로에 대한 최근의 고정밀 측정에 대한 요건을 해결할 수 없다.

따라서, 본 발명의 목적은 집적 반도체 샘플의 단면화에 의해 집적 반도체 샘플의 3D 체적 이미지를 획득하는 개선된 방법을 제공하는 것이다. 특히, 이 방법은 증가된 3D 재구성 정확도를 허용할 것이다.

이 목적은 독립 청구항에 의해 해결된다. 종속항은 유리한 실시예에 관한 것이다.

본 특허 출원은 독일 특허 출원 DE 10 2019 006 645.6의 우선권을 주장하며, 그 개시내용은 그 전체 범위로 본 특허 출원에 참조로 포함된다.

본 발명은 집적 회로의 단면화에 의한 3차원 회로 패턴 검사의 3D 체적 이미지의 고정밀 3D 재구성을 위한 방법, 보다 구체적으로, 스테이지 드리프트, 이미징 컬럼 드리프트 또는 이미지 왜곡에 의해 유도된 측정 아티팩트가 없는 집적 반도체 샘플의 3D 체적 이미지를 획득하기 위한 방법, 컴퓨터 프로그램 제품 및 장치를 제공한다.

이 방법은 높은 정확도로 결함 검출 또는 결함 검토를 위한 라인 에지 위치, 라인 에지 조도, 피처 치수 또는 면적의 정량적 계측을 가능하게 한다. 또한, 본 발명은 미세 패턴의 에지 형상을 검사하고 미세 패턴의 라인 에지 조도 또는 표면 조도를 높은 정확도로 유도하기 위한 방법, 컴퓨터 프로그램 제품 및 장치를 제공한다.

본 발명에 따른 기본 아이디어는 기점이 제공될 수 있는 정확도보다 높은 정확도로 공지된 및/또는 제공된 특성 데이터에 기초하여 3D 체적 이미지의 재구성을 수행하는 것이다. 이미 전술한 바와 같이, 기점 자체의 정확도는 제한된다. 따라서, 본 발명에 따르면, 3D 체적 이미지의 재구성을 위한 단면 이미지의 정렬을 위해 사용되는 특성 데이터는 기점의 위치 데이터가 아니고, 특성 데이터는 집적 반도체 샘플의 더 정확하게 공지된 및/또는 제공된 내부 구조체 또는 피처에 기초한다. 이들 내부 구조체 또는 피처는 예를 들어 금속 라인, 상호접속부, 비아, HAR 구조체 또는 게이트 구조체이다. 따라서, 본 발명에 따른 집적 반도체 샘플의 3D 체적 이미지를 획득하는 방법에서 적용되는 정렬은 피처 기반 또는 구조체 기반 정렬로 명명되며, 이 표현은 본 특허 출원 내에서 동의어로서 사용된다.

더 상세하게, 피처 기반 정렬은 3D 단층촬영 데이터 세트 또는 3D 체적 이미지를 재구성하기 위해 단면 이미지의 시퀀스의 독창적인 정밀 정렬을 적용한다. 정밀 정렬은 정렬 보정 방안을 적용하고 정렬 보정 방안에 따라 슬라이스 위치를 조정하기 위한 방법을 포함한다. 정렬 보정 방안은 이미지 또는 피처 정합에 기초한다. 이미지 정합은 일반적으로 3D 체적 내에서의 단면 이미지의 정밀한 배치를 지칭한다. 이미지 정합은 단면 이미지의 적어도 일부에 존재하는 금속 라인과 같은 집적 회로의 피처를 이용한다. 연속적인 단면 이미지 중 적어도 2개에 존재하는 이들 피처에 의해, 2개의 연속적인 단면 이미지의 상대 측방향 위치 및 회전이 높은 정확도로 결정될 수 있다. 이러한 피처 기반 정렬에 의해, 더 높은 정확도가 현재의 집적 반도체 제조 기술의 높은 정밀도로 제조되는 집적 회로의 피처의 위치에 의해 얻어질 수 있다.

추가적으로, 게이트, 금속 라인 또는 HAR 구조체, 특히 HAR 채널과 같은 집적 반도체 샘플에 존재하는 구조체의 피처의 도심 추출과 같은 통계적 방법에 의해 정확도가 향상될 수 있다. 다른 통계적 방법은 몇몇 이미지 피처의 측정 위치의 평균화를 포함할 수 있거나, 통계적 기대값에 대해 너무 많이 벗어나는 특이점을 고려할 수 있다. 이에 의해, 개별 단면 이미지의 이미지 정렬의 서브픽셀 정확도가 달성될 수 있다. 이에 의해, 2D 단면 이미지의 이미지 정합이 높은 서브픽셀 정확도를 갖는 3D 체적 이미지에서 달성된다.

본 발명에 따르면, 측방향 스테이지 드리프트 뿐만 아니라 스캐닝 하전 입자 이미지 취득 방법의 에러의 영향이 감소될 수 있다.

또한, 스캐닝 하전 입자 이미징 방법 및 장치의 왜곡 에러와 같은 이미징 수차가 집적 반도체 샘플의 피처 또는 구조체를 이용하여, 이미지 처리에 의해 추출되고 제거될 수 있다. 연속적인 이미지 슬라이스 사이의 저차 왜곡 수차 변화가 단면 이미지로부터 추출되고 제거될 수 있다.

본 발명은 이제부터 더 상세하게 설명될 것이다:

본 발명의 제1 양태에 따르면, 본 발명은 피처 기반 정렬에 의해 집적 반도체 샘플의 3D 체적 이미지를 획득하는 방법에 관한 것이며, 이는

- 적어도 제1 단면 이미지 및 제1 단면 이미지에 평행한 제2 단면 이미지를 획득하는 단계로서,

제1 및 제2 단면 이미지를 획득하는 단계는 집속 이온 빔을 사용하여 집적 반도체 샘플의 단면 표면층을 후속적으로 제거하여 이미징을 위해 새로운 단면을 접근 가능하게 하는 단계와, 집적 반도체 샘플의 새로운 단면을 이미징 디바이스로 이미징하는 단계를 포함하는, 제1 및 제2 단면 이미지를 획득하는 단계,

- 적어도 제1 및 제2 단면 이미지 각각의 이미지 정합에 의해 적어도 제1 및 제2 단면 이미지의 피처 기반 정렬을 획득하는 단계로서,

이미지 정합은 적어도 제1 및 제2 단면 이미지 내의 집적 반도체 샘플의 적어도 하나의 공통 피처에 기초하여 수행되는, 적어도 제1 및 제2 단면 이미지의 피처 기반 정렬을 획득하는 단계를 특징으로 한다.

적어도 제1 및 제2 단면 이미지에 존재하는 공통 피처는 높은 위치 정밀도로 집적 반도체 샘플 내에 제공된다. 따라서, 이미지 정합을 위한 기준으로서 이 적어도 하나의 공통 피처의 데이터를 사용하는 것은 마찬가지로 정렬의 더 높은 정확도를 허용한다.

본 발명의 바람직한 실시예에 따르면, 적어도 하나의 공통 피처는 금속 라인, 비아, HAR 구조체, HAR 채널 또는 게이트 구조체 중 적어도 하나를 포함한다. 모든 이들 피처는 바람직하게는 선형이거나 선형적 세장형이다. 이들은 샘플 내의 최저 및 가장 미세한 층에 대해 예를 들어 4 nm 내지 2 nm의 범위 또는 심지어 1 nm 미만의 정밀도일 수 있는 매우 높은 정확도로 집적 반도체 샘플 내에 제공되고 그리고/또는 이들의 위치(들)가 알려져 있다.

바람직하게는, 이미지 정합은 2개 이상의 공통 피처에 기초하여 수행된다. 이는 예를 들어, 3개, 4개, 5개, 10개, 20개 또는 심지어 그 이상의 공통 피처에 기초하여 수행될 수 있다. 더 많은 공통 피처가 수행되는 이미지 정합에 기여할수록, 정렬 정확도는 더 양호해질 수 있다: 이미징 디바이스로 집적 반도체 샘플의 새로운 단면을 이미징하기 위한 이미징 정확도는 원칙적으로 제한되지만, 그러나, 통계적 접근법이 이미징 정확도 및 따라서 이미지 정합 프로세스를 통계적으로 향상시키는데 사용될 수 있다.

바람직한 실시예에 따라서, 이미지 정합은 통계적 평가를 포함한다. 이러한 통계적 평가는 개별 단면 이미지의 데이터 및/또는 3D 체적 이미지의 데이터에 대해 동작할 수 있다. 여기에서, 보다 많은 단면 이미지가 획득될수록, 통계적 평가가 보다 강력해진다. 바람직하게는, 통계적 평가는 도심의 계산, 피처 검출 또는 통계적 평균화 중 적어도 하나를 포함한다. 이들 경우에, 통계적 평가는 바람직하게는 개별 단면 이미지의 데이터에 동작한다.

본 발명의 바람직한 실시예에 따르면, 방법은 피처 기반 정렬 이전에 정렬 마크의 위치의 측정 및 평가에 의해 적어도 제1 및 제2 단면 이미지의 기점 기반 정렬을 제공하는 단계를 포함한다. 이 방식으로, 계단식 정렬이 수행될 수 있다. 기점 기반 정렬은 본 발명의 피처 기반 정렬보다 낮은 정확도를 갖는다. 그러나, 몇몇 상황에서, 예를 들어, 단면 이미지가 고도로 반복적인 구조체/피처를 포함할 때, 계단식 정렬이 바람직하다.

본 발명의 바람직한 실시예에 따라서, 집적 반도체 샘플의 새로운 단면의 이미징은 하전 입자 디바이스, 원자력 현미경 또는 광학 현미경 중 적어도 하나로 수행된다. 예를 들어, 더 높거나 가장 높은 분해능을 갖는 이미지를 취하기 이전에 먼저 비교적 낮은 분해능을 갖는 개요 이미지를 획득하기 위해 다양한 이미징 기술이 조합될 수 있다. 고분해능으로 동작하는 하전 입자 디바이스에 대한 예는 단일 전자 빔(SEM) 또는 복수의 전자 빔(multiSEM)을 채용하는 주사 전자 현미경이다.

바람직한 실시예에 따르면, 집적 반도체 샘플의 새로운 단면의 이미징은 전자로 동작하는 하전 입자 디바이스에 의해 수행되고, 여기서, 집속 이온 빔 및 전자 빔은 서로 각도를 이루어 배열되고 동작하며, 집속 이온 빔의 빔축과 전자 빔의 빔축은 서로 교차한다. 집속 이온 빔과 전자 빔 사이의 각도는 예를 들어 90°일 수 있지만, 그러나, 다른 각도가 또한 가능하다.

본 발명의 바람직한 실시예에 따르면, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 상부면에 수직하게 형성된다. 여기서, 집적 반도체 샘플의 상부면은 편평하다고 가정되거나, 편평면으로 근사할 수 있거나, 편평면이 실제 표면에 수학적으로 피팅될 수 있다. 상부면은 기점이 제공될 수 있는 보호층 및/또는 캡을 또한 포함할 수 있다.

바람직하게는, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 적어도 하나의 금속층의 금속 라인 또는 게이트에 수직으로 형성된다. 이들 피처는 집적 반도체 샘플의 각각의 층에 제공된다. 이들은 결국 단면 이미지와 교차되고, 일반적으로 1개 초과의 단면 이미지에서 관찰 가능하고, 그에 따라 피처 기반의 고정밀 정렬을 위해 사용될 수 있다. 이 실시예의 기하학적 배열에 따르면, 이들 피처의 위치는 상이한 단면 이미지에서 변하지 않고/변하지 않아야 한다. 따라서, 이러한 기하학적 배열은 x-y 평면에서의 측방향 정렬에 특히 적합하다.

본 발명의 대안적인 실시예에 따르면, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 적어도 하나의 금속층의 금속 라인 또는 게이트에 대해 90°로부터 벗어난 각도로 경사져서 형성된다. 바람직하게, 이 각도는 집적 반도체 샘플의 여러 개의, 가장 바람직하게는 모든 금속층에서 90°에서 벗어난다. 각도가 90°에서 벗어날 때, 기하학적 배열은 또한 z 방향으로의 정밀 정렬, 말하자면 z 방향으로의 서로에 대한 복수의 단면 이미지의 거리를 정밀하게 결정하기에 적합하다. 바람직한 실시예에 따르면, 각도는 45°이지만, 그러나, 이는 또한 30°또는 60° 또는 다른 각도일 수 있다.

본 발명의 대안적인 실시예에 따라서, 적어도 제1 및 제2 단면 이미지는, 집적 반도체 샘플의 상부면에 수직인 적어도 하나의 HAR 채널의 단면 이미지를 드러내기 위해, 집적 반도체 샘플의 상부면에 대해 경사지게 형성된다. 이러한 HAR 채널은, 집적 반도체 샘플의 상당한 부분을 통해서 연장하는, 비교적 미세하고, 종종 기둥과 유사하며 세장형인 구조체이다. 구조체가 더 미세하고 더 세장형일수록, 이 구조체에 기초하는 정렬이 더 정밀하다. 이 실시예에 따르면, 단면 이미지는 또한 일반적으로 집적 반도체 샘플의 층에 대해 경사지게 형성된다. 상부면 및 층은 바람직하게는 서로 평행하게 제공된다. 이 실시예에 따르면, HAR 채널의 위치를 결정하고, 후속 단면 이미지 사이의 거리 dz를 결정하고, x-y 평면에서 측방향 정렬을 수행하는 것이 가능하다.

본 발명의 대안적인 실시예에 따르면, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 상부면에 대해 경사지게 형성되고, 적어도 제1 및 제2 단면 이미지 사이의 거리는 상부면 상에 제공된 기점의 위치에 기초하여 결정된다. 이미 전술한 바와 같이, 기점 기반 정렬의 정확도는 원칙적으로 본 발명에 따른 피처 기반 정렬의 정확도보다 작다. 그러나, 기점 기반 정렬이 피처 기반 정렬에 앞서 적용되면, 기점 기반 정렬의 정확도는 sin β배만큼 증가될 수 있고, 여기서, 각도(β)는 집속 이온 빔의 축과 집적 반도체 회로의 상부면 사이의 각도를 결정한다. 각도(β)가 더 작고 따라서 더 많이 비스듬할수록, 기점 기반 정렬의 정확도가 더 양호해진다.

유사하게, 본 발명의 다른 대안적인 실시예에 따르면, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 상부면에 대해 경사지게 형성되고, 적어도 제1 및 제2 단면 이미지 사이의 거리는 집적 반도체 샘플 내부에 그리고 상부면에 수직하게 제공된 피처, 특히 HAR 채널의 위치에 기초하여 결정된다. 여기서, 후속 피처들, 바람직하게는 HAR 채널 사이의 거리를 결정하는 정확도는 sin β배만큼 향상될 수 있으며, 여기서, 각도(β)는 집속 이온 빔의 축과 집적 반도체 회로의 상부면 사이의 각도를 결정한다.

본 발명의 바람직한 실시예에 따르면, 이미지 정렬은 적어도 제1 및 제2 단면 이미지 사이의 이미지 왜곡 편차의 차감을 포함한다. 바람직하게, 이미지 왜곡 편차의 차감은 기저 왜곡 함수에 의한 이미지 왜곡 편차의 근사화를 포함한다.

본 발명의 바람직한 실시예에 따라서, 방법은 이하의 단계:

새로운 단면의 커트닝 시그니처(curtaining signature)를 결정하는 단계; 및

상기 커트닝 시그니처를 사용하여 단면 이미지를 3D 단면 이미지로서 나타내는 단계를 더 포함한다.

집속 이온 빔의 재료 제거 속도는 제거되는 재료의 유형에 의존한다. 이러한 이유로, 일정한 급송으로 획득되지만 상이한 재료를 포함하는 새로운 단면의 표면은 이상적으로 편평하지 않고, 특정 토포그래피를 나타낸다. 이는 종종 커튼과 유사한 파형이다("커트닝 효과"). 각각의 파형 표면의 이미지는 원칙적으로 피처 또는 구조체로서 오해될 수 있는 아티팩트로서의 라인을 나타낸다. 따라서, 커트닝 보정을 수행하는 것이 바람직하다. 최신 기술에 따르면, 상이한 방향으로부터의 집속 이온 빔으로 표면층을 제거하기 위해 스테이지의 특정 이동을 적용하는 소위 요동 스테이지(rocking stage) 방법에 의해 커트닝 보정(curtaining correction)이 수행되고, 이에 의해, 파형 구조체를 평균화한다. 그러나, 요동 스테이지 방법은 단층촬영 기기에 적합하지 않으며, 그 이유는, 제거될 슬라이스가 너무 얇고 각각의 에러 또는 스테이지의 드리프트가 너무 크기 때문이다. 따라서, 본 발명에 따르면, 다른 접근법이 취해진다: 표면의 파형 토포그래피가 측정되고 추가 절차에서 적절하게 고려된다. 커트닝 또는 보다 일반적인 토포그래피 효과는, 예를 들어 재구성된 금속 라인 단면이 직사각형이 아니라 전단되거나 융기부를 나타낸다는 점에서 3D 재구성의 품질을 열화시킨다. 토포그래피는 이미지 내의 모든 지점이 동일한 평면에 속하는 것이 아니라, 이들이 개별 평면외(z-) 좌표를 갖는다는 것을 의미한다. 이 정보가 이용 가능하지 않으면, 재구성 시에, 복셀은 부정확하게 위치된다.

따라서, 커트닝 시그니처를 결정하는 단계는 새로운 단면의 3D 토포그래피를 결정하는 단계를 포함한다. 용어 시그니처는 파형 토포그래피가 이미징되는 새로운 단면의 지문/특성과 유사하다는 것을 나타낸다. 그러나, 커트닝 시그니처라는 용어는 커트닝 효과로 인해서 생성된 3D 토포그래피로 제한되지 않는다. 용어 커트닝 시그니처는 일반적으로 단면 이미지 또는 슬라이스의 3D 토포그래피를 커버한다.

표면의 3D 토포그래피를 결정하기 위한 방법은 원칙적으로 관련 기술분야에 공지되어 있다. 일 예가 타다오 수구누마(Tadao Sugunuma)의 "2차 전자 검출기를 갖는 SEM을 이용한 표면 토포그래피의 측정(Measurement of Surface Topography Using SEM with Secondary Electron Detectors)"(J. Electron. Microsc., Vol. 34, No. 4, 428-337, 1985)에 주어져 있다. 이미징 중에 3D 구조체의 음영 효과가 극복될 수 있다. 해결책은 상이한 방향으로부터 동일한 신호를 검출하기 위해 적어도 2개의 상이한 검출기를 사용하는 것이다. 더 상세하게, 스캐닝되는 표면으로부터 나오는 입자는 2개의 상이한 각도 하에서 검출된다. 바람직하게는, 검출기의 배열은 이미징될 표면의 법선에 관하여 대칭적이다. 적어도 2개의 검출기 신호의 차동 신호를 사용하는 것은 높은 정밀도로 3D 토포그래피를 결정하는 것을 허용한다. 따라서, 새로운 단면 이미지의 3D 토포그래피가 획득되고, 커트닝 시그니처가 결정된다. 본 발명에 따른 방법의 다음 단계에서, 커트닝 시그니처는 3D 단면 이미지로서 단면 이미지를 나타내기 위해 사용된다. 이들 3D 단면 이미지는 정확하게 편평하지는 않으며, 종종 약간 만곡되고, 이미지 데이터의 위치는 3차원(x, y, z)으로 특징지어진다. 이어서, 3D 또는 파형 단면 이미지를 기초로 이미지 정합이 수행된다. 이는 청구된 방법의 정확도를 상당히 향상시킨다. 또한, 측정된 3D 토포그래피는 3D 체적의 재구성에 사용될 수 있고; 이 정보가 이용 가능하면, 단순히 슬라이스를 적층하는 대신에, 모든 점의 진정한 (x,y,z) 위치가 사용되고, 즉 재구성에서 토포그래피 효과의 수학적 보정이 수행될 수 있다.

바람직한 실시예에 따라서, 방법은 이하의 단계:

새로운 단면의 커트닝 시그니처를 결정하는 단계; 및

집적 반도체 샘플의 다음 단면 표면층을 제거하면서 집속 이온 빔을 제어하기 위해 피드백 루프에서 결정된 커트닝 시그니처를 사용하는 단계를 더 포함한다.

이미 전술한 바와 같이, 새로운 디레이어링된(delayered) 단면 표면은 정확하게 편평하지는 않고, 커트닝 시그니처를 형성하는 3D 토포그래피를 나타낸다. 그에 따라, 다음의 새로운 단면을 나타내기 위해서 다음 단면을 디레이어링할 때, 이러한 3D 토포그래피가 고려될 수 있고, 집속 이온 빔이 각각 제어되어 가능한 한 편평한 새로운 단면을 획득할 수 있다. 이온 빔은 토포그래피의 최대치를 나타내는 위치에서 더 길게 및/또는 더 자주 작용하고, 토포그래피의 최소치를 나타내는 위치에서 더 짧게 및/또는 덜 자주 작용하도록 제어될 수 있다. 따라서, 다음 새로운 표면은 그 자체가 더 편평할 것이다. 실제로, 설명된 종류의 제어는 피드백 루프의 관점에서 본 발명의 방법에 통합될 수 있다.

본 발명의 다른 바람직한 실시예에 따르면, 방법은 피처의 미리 결정된 풋프린트 형상 및/또는 단면 이미지 내의 피처의 공간 분포에 기초하여 적어도 제1 및 제2 단면 이미지를 정렬하는 단계를 더 포함한다. 이러한 종류의 정렬(들)은, 조사되는 샘플 내의 피처/구조체에 관한 이전의 지식이 존재할 때 그리고 이러한 피처/구조체가 특정 공지된 기하학적 형상을 가질 때 및/또는 이러한 피처/구조체가 규칙적으로 공간적으로 배열될 때, 특히 유용하다. 피처/구조체에 대한 이전의 지식을 기초로 하여, 단면 이미지 내의 이들 피처/구조체의 이상적인 기하학적 형상이 알려져 있고, 이들 피처/구조체의 기준 또는 풋프린트가 정의될 수 있다. 피처가 예를 들어 기둥형 피처, 예를 들어 기둥형 HAR 채널이면, 이때, 기둥형 피처의 주축에 수직인 단면 이미지 내의 그 풋프린트는 이상적으로 원형이다. 단면 이미지가 기둥형 피처의 주축에 대해 경사지게 취해지면, 그 풋프린트는 타원형이다. 이미징된 풋프린트가 이전에 공지된 그리고 이상적으로 가정된 형상으로부터 벗어나면, 그 이유는 보정될 수 있는 단면 이미지에 수직인 방향에서의 오정렬일 수 있다. 달리 말하면, 후속 단면 이미지들 사이의 거리가 변동을 나타낸다. 가상 이미지 평면의 방향으로의 단면 이미지의 거리를 변화시키는 것은 이러한 방향으로의 왜곡 에러를 제거할 수 있다.

바람직한 실시예에 따라서, 피처의 풋프린트 형상은 원형 또는 타원형이다. 이들 잘 정의된 기하학적 형상은 이상적인 형상 및/또는 위치로부터 편차의 매우 정밀한 결정을 허용한다.

다른 바람직한 실시예에 따라서, 정렬은 단면 이미지의 이미지 평면에 수직인 방향으로 수행되고 및/또는 정렬은 단면 이미지의 이미지 평면 내에서 수행된다. 이는 고정밀 정렬을 가능하게 한다.

본 발명의 바람직한 실시예에 따르면, 이미지 정합 후에, 적어도 제1 및 제2 단면 이미지가 3D 체적 이미지로 조합된다. 이 3D 체적 이미지는 단층촬영 이미지이다.

본 발명의 제2 양태에 따르면, 본 발명은 전술한 실시예 중 임의의 하나에 따른 방법을 실행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램 제품에 관한 것이다. 코드는 임의의 가능한 프로그래밍 언어로 기록될 수 있고 컴퓨터 제어 시스템에서 실행될 수 있다. 이러한 컴퓨터 제어 시스템은 하나 이상의 컴퓨터 또는 처리 시스템을 포함할 수 있다.

본 발명의 제3 양태에 따르면, 본 발명은 전술한 바와 같은 실시예 중 임의의 하나에 따른 방법 중 임의의 하나를 수행하도록 구성된 반도체 검사 디바이스에 관한 것이다.

바람직한 실시예에 따르면, 반도체 검사 디바이스는

집속 이온 빔 디바이스; 및

전자와 함께 동작하고 집적 반도체 샘플의 새로운 단면의 이미징을 위해 구성된 하전 입자 동작 디바이스를 포함하고,

여기서, 집속 이온 빔 및 전자 빔은 서로 각도를 이루어 배열되고 동작하며, 집속 이온 빔의 빔축과 전자 빔의 빔축은 서로 교차한다.

바람직하게는, 집속 이온 빔의 빔축과 집적 반도체 샘플의 상부면은 서로 약 90°의 각도를 형성하고, 집속 이온 빔과 전자 빔은 서로 약 90°의 각도를 형성한다. 이러한 기하학적 배열은 이미지 정합을 위해 필요한 단면 이미지의 방향이 집적 반도체 샘플의 기하학적 형상에 적합하기 때문에 반도체 검사 디바이스의 표준 기하학적 배열 중 하나이고, 3D 체적 이미지가 쉽게 결정될 수 있다.

대안적인 실시예에 따르면, 집속 이온 빔의 빔축과 집적 반도체 샘플의 상부면은 서로 약 25°의 각도를 형성하고, 집속 이온 빔과 전자 빔은 서로 약 90°의 각도를 형성한다. 이러한 배열에 의해, 집적 반도체 샘플 상으로의 집속 이온 빔의 각도(β)에 의한 스침 입사(glancing incidence)가 실현될 수 있으며, 이는 sin β배만큼 후속 단면 이미지 사이의 거리를 결정할 때 더 높은 정밀도를 가능하게 한다. 다른 각도, 예를 들어 30°, 또는 60°가 또한 가능하다. 추가적으로, 전자로 동작되는 하전 입자 동작 디바이스의 배열을 위한 공간이 더 커지고, 이는 교차 빔 디바이스의 전체적인 배열 및 설계를 용이하게 한다. 특히, 더 편평한 대물 렌즈가 적용될 수 있어, 예를 들어 5mm 이하일 수 있는 전자 빔에 대한 감소된 작업 거리를 야기한다. 이때, FIB의 통상적인 작업 거리는 예를 들어 12mm의 범위이다.

바람직한 실시예에 따르면, 집적 반도체 샘플의 새로운 단면을 이미징하기 위한 이미징 디바이스는 상이한 각도에서 새로운 단면으로부터 나오는 입자를 검출하기 위해 상이한 위치에 배열된 적어도 2개의 검출 유닛을 포함한다. 이러한 배열은 전술한 바와 같이 단면의 커트닝 시그니처/3D 토포그래피를 결정하기 위해서 적용될 수 있다. 바람직하게는, 검출 유닛의 배열은 단면의 표면의 법선과 함께 형성된 각도에 관하여 대칭이고 그리고/또는 검출 유닛은 집속 이온 빔의 스캐닝 방향으로 서로 대향하여 제공된다. 바람직하게는, 이미징 디바이스는 정확히 2개 또는 정확히 4개의 검출 유닛을 포함한다. 한 쌍을 형성하는 2개의 검출기는 일 방향으로 표면의 토포그래피를 결정하기에 충분하다. 따라서, 4개의 검출 유닛에 의해, 2개의 바람직하게는 직교하는 방향으로의 표면의 토포그래피, 예를 들어 x-y 평면의 토포그래피(높이, 깊이)를 결정하는 것이 가능하다. 원칙적으로, 검출 유닛은 임의의 적절한 종류일 수 있다. 그러나, 한 쌍을 형성하는 적어도 2개의 검출 유닛은 동일한 종류인 것이 바람직하다. 이는 신호 처리를 용이하게 한다. 검출 유닛은 예를 들어 새로운 단면의 표면으로부터 나오는 후방 산란 전자 또는 2차 전자를 검출할 수 있다.

본 발명의 제4 양태에 따르면, 본 발명은 집적 반도체 샘플의 3D 체적 이미지를 획득하는 방법에 관한 것으로, 이는

- N개의 단면 이미지의 시퀀스를 획득하는 단계로서,

N개의 단면 이미지의 시퀀스를 획득하는 단계는 집속 이온 빔을 사용하여 집적 반도체 샘플의 단면 표면층을 후속적으로 제거하여 이미징을 위해 새로운 단면을 접근 가능하게 하는 단계와, 집적 반도체 샘플의 새로운 단면을 하전 입자 이미징 디바이스로 이미징하는 단계를 포함하고,

N개의 단면 이미지의 시퀀스의 단면 이미지 평면 각각은 z 방향에 수직으로 배향되고, 및 집적 반도체 샘플은, 집적 반도체 샘플의 적어도 하나의 금속층(Mk)의 L개의 금속 라인의 세트에 평행한 방향이 단면 이미지 평면과 각도를 형성하도록 배열되며,

N개의 단면 이미지의 시퀀스의 적어도 서브세트는 L개의 금속 라인의 단면 이미지 세그먼트를 포함하는, N개의 단면 이미지의 시퀀스를 획득하는 단계,

- l = 1 내지 L의 금속 라인의 단면 이미지 세그먼트의 각각의 위치 P(x,y;l)를 추출하는 단계,

- N개의 단면 이미지의 시퀀스의 적어도 서브세트의 z 방향을 통한 위치(P(x,y;l))의 자취(T(x,y;z;l))를 형성하는 단계,

- 자취(T(x,y;z;l))를 평균 공통 파형 구조(TA(x,y;z)) 및 잔류 편차(dT(x,y;z;l))로 분해하는 단계,

- 공통 파형 구조(TA(x,y;z))로 N개의 단면 이미지의 시퀀스의 서브세트를 변위시킴으로써 3D 체적 이미지 내에서 N개의 단면 이미지의 시퀀스의 적어도 서브세트의 위치를 보정하는 단계를 특징으로 한다.

바람직한 실시예에 따르면, 적어도 하나의 위치 P(x,y;l)의 추출은 금속 라인(l)의 단면 이미지의 에지 추출, 코너 국부화 또는 피처 국부화 중 적어도 하나를 포함한다.

바람직한 실시예에 따라서, 적어도 하나의 위치(P(x,y;l))의 추출은 무게 중심 또는 도심 계산을 포함한다.

본 발명의 제5 양태에 따르면, 본 발명은 본 발명의 제4 양태에 따른 방법을 실행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램 제품에 관한 것이다.

본 발명의 제6 양태에 따르면, 본 발명은 본 발명의 제4 양태에 따른 방법 중 임의의 방법을 수행하도록 구성된 반도체 검사 디바이스에 관한 것이다.

전술한 바와 같은 실시예는 기술적 모순이 발생하지 않는 한, 서로 전체적으로 또는 부분적으로 조합될 수 있다. 이는 또한 본 발명의 다양한 양태를 설명하는 실시예에 대해서도 유효하다.

본 발명은 다음의 도면을 참조하여 훨씬 더 더욱 완전하게 이해될 것이다.
도 1은 단면 이미징 기술의 도면이다.
도 2는 3D 체적 이미지를 통한 단면 이미지 및 절편 이미지의 2개의 예의 도면이다.
도 3은 종래 기술에서 설명된 바와 같은 기점 정렬 프로세스의 도면이다.
도 4는 금속층(M1)의 예에서의 절편 이미지의 예에서의 기점 기반 정렬의 결과의 도면이다.
도 5는 피처 기반 정렬을 이용하는 단면 이미지 기술의 도면이다.
도 6은 400개의 단면 이미지를 포함하는 단면 이미지의 스택을 통한 이미지 피처의 자취의 도면이다.
도 7은 금속층(M1)의 예에서, 피처 기반 정렬의 일 실시예에 의해 달성되는 개선의 도면이다.
도 8은 게이트 층의 예에서 본 발명의 실시예에 의해 달성된 개선의 도면이다.
도 9는 본 발명의 실시예에 의한 개선된 라인 에지 조도 유도의 도면이다.
도 10은 슬라이스간 왜곡 편차의 도면이다.
도 11은 적어도 금속층 내의 금속 라인에 대해 경사진 단면을 갖는 단면 이미징을 위한 피처 기반 정렬의 다른 실시예의 도면이다.
도 12는 HAR 채널의 단면 이미지를 드러내기 위해, 샘플, 예를 들어, 메모리 디바이스에서 HAR 채널의 배향에 대해 경사진 단면을 사용한 단면 이미징을 위한 피처 기반 정렬의 다른 실시예의 도면이다.
도 13은 집적 반도체 샘플의 상부면에 수직인 후속 단면 이미지와 전술한 배향으로 경사진 후속 단면 이미지 사이의 거리 결정의 정확도를 비교하는 도면이다.
도 14는 VNAND 구조체의 커트닝 효과 이미징의 도면이다.
도 15는 표면의 3D 토포그래피를 결정하기 위한 배열을 개략적으로 도시한다.
도 16은 3D 단면 이미지의 도면이다.
도 17은 VNAND 메모리 프로브 내의 정육각형 그리드 상의 기둥형 HAR 채널의 도면이다.
도 18은 정렬에 기초한 풋프린트 형상의 도면이다.
도 19는 도 18의 정렬에 기초한 풋프린트 형상의 세부사항을 개략적으로 추가로 도시한다.

도 12는 집적 반도체 샘플의 3D 체적 이미지를 획득하기 위한 단면 이미지 접근법의 개략도를 도시한다. 단면 접근법에 의해, 3차원(3D) 체적 이미지 취득은 "단계 및 반복" 방식에 의해 달성된다. 먼저, 집적 반도체 샘플이 관련 기술분야에 공지된 방법에 의해 후속 단면 이미지 접근법을 위해 준비된다. 본 개시내용 전체에 걸쳐, "단면 이미지" 및 "슬라이스"가 동의어로서 사용될 것이다. 상부면에 대략 수직한 단면에 접근 가능하게 하도록 집적 반도체의 상부면에 홈이 밀링되거나, 또는 블록 형상의 집적 반도체 샘플(10)이 집적 반도체 웨이퍼로부터 절단되고 제거된다. 이 처리 단계는 종종 "리프트-아웃(lift-out)"으로 지칭된다. 일 단계에서, 재료의 얇은 표면층 또는 "슬라이스"가 제거된다. 단순성을 위해, 이러한 블록 형상의 집적 반도체 샘플(10)에 대해 설명되지만, 그러나 본 발명은 블록 형상의 샘플(10)에 제한되지 않는다. 이러한 재료의 슬라이스는 집속 이온 빔 밀링 또는 집속 이온 빔(FIB)(50)에 의한 스침각(glancing angle)에서의 그러나 때때로 수직 입사에 더 가까운 각도에서의 연마의 사용을 비롯하여 관련 기술분야에 공지된 여러 방식으로 제거될 수 있다. 예를 들어, 집속 이온 빔(51)은 단면(52)을 형성하도록 방향(x)을 따라 스캐닝된다. 그 결과, 새로운 단면 표면(11)이 이미징을 위해 접근 가능하다. 후속 단계에서, 새롭게 접근 가능한 단면 표면층(11)은 주사 전자 현미경(SEM) 또는 FIB(도시되지 않음) 같은 하전 입자 빔(CPB)에 의해 래스터 스캐닝된다. 이미징 시스템 광학 축은 z 방향에 평행하게, 또는 z 방향에 대해 각도를 이루어 경사지도록 배열될 수 있다. CPB 시스템은 2nm 미만의 고분해능으로 샘플의 작은 영역을 이미징하기 위해 사용되었다. 2차 및 후방 산란 전자가 집적 반도체 샘플의 내부의 재료 콘트라스트를 드러내도록 검출기(도시되지 않음)에 의해 수집되고, 상이한 그레이 레벨로서 단면 이미지(100) 내에서 관찰 가능하다. 금속 구조체는 더 밝은 측정 결과를 발생시킨다. 표면층 제거 및 단면 이미지 프로세스는 표면(53, 54) 및 추가 표면을 통해 동일한 거리에서 반복되고, 상이한 깊이의 샘플을 통한 2D 단면 이미지(1000)의 시퀀스가 획득되어 3차원 3D 데이터세트를 구축한다. 대표 단면 이미지(100)는 14nm 기술을 사용한 상업용 인텔 프로세서 집적 반도체 칩의 측정에 의해 획득된다.

이 방법에서, 적어도 제1 및 제2 단면 이미지는 후속하여, 집적 반도체 샘플의 단면 표면층을 집속 이온 빔으로 제거하여 새로운 단면을 이미징을 위해 접근 가능하게 하는 것과, 집적 반도체 샘플의 새로운 단면을 하전 입자 빔으로 이미징하는 것을 포함한다. 이들 2D 단면 이미지(1000)의 시퀀스로부터, 집적 반도체 구조체의 3D 이미지가 재구성될 수 있다. 단면 이미지(100)의 거리 dz는 FIB 밀링 또는 연마 프로세스에 의해 제어될 수 있고, 1nm 내지 10nm 그리고 바람직하게는 약 3-5nm일 수 있다.

도 2는 x-y 방향으로 얻어지고 거리 dz만큼 z 방향으로 이격된 N=400 이미지 슬라이스 또는 단면 이미지(1000)의 시퀀스로부터 얻어진 재구성된 3D 체적 이미지 또는 3D 데이터 세트로부터의 2개의 x-z-절편 이미지의 예를 도시한다. 단순화를 위해, 단지 3개의 단면 이미지(100.1, 100.2, 100.3)가 도시되어 있다. N=400 이미지 슬라이스의 취득 사이의 랜덤 스테이지 또는 SEM 드리프트는 z 방향으로 연장된 금속 라인(101)에서 관찰 가능한 z 방향으로의 인위적으로 향상된 라인 에지 조도 또는 z 방향에 수직으로 배향된 금속 라인(102)의 폭의 큰 변동을 초래한다.

도 3은 종래 기술에 따른 기점을 사용한 정렬을 도시한다. 도 3a에 도시된 바와 같이, 절편의 FIB 절단이 시작되기 전에 단면 방향에 수직하게 샘플의 상부에 마커 구조체 또는 기점이 형성된다. 마커 구조체의 경우에, 먼저 재료(20)가 집적 반도체 샘플의 상부면(55) 상에 배치된다. 이 재료에서, 평행한 라인(21) 및 경사진 라인(22)과 같은 정렬 마크가 FIB 처리에 의해 형성된다. 도 3b는 종래 기술의 통상적인 정렬 구조체의 이미지를 도시한다. 래스터 스캐닝 라인(82)을 따른 래스터 스캐닝에 의한 단면(11)의 슬라이싱 및 이미징 후에, 각각의 단면 이미지(100)는 또한 기점 또는 정렬 마커의 단면 이미지 세그먼트를 포함한다. 대표 단면(100)이 도 3c에 도시되어 있다. 중앙 마커는 그 단면 이미지 세그먼트(25)를 통해 관찰 가능하고, 슬라이스 사이에서 x 방향 및 y 방향으로 측방향 정렬을 수행하기 위해 사용되지만; 그러나, y 방향의 정렬은 일반적으로 덜 정확하다. 2개의 외측 마커(22)의 2개의 단면 이미지 세그먼트(27) 사이의 거리를 이용하여 각각의 슬라이스 사이의 거리(dz)를 계산한다.

도 4는 집적 반도체 샘플의 M1 층에 대한 재구성 유도된 잔류 라인 에지 조도의 결과를 도시한다. 도 2에서와 같이, 이미지는 N=400 이미지 슬라이스의 시퀀스로부터 유도된 x-z 절편 이미지 또는 x-y 평면에서 각각 얻어진 단면 이미지이다. 도 4a는 이미지 슬라이스 정렬이 없는 x-z-절편 이미지의 결과를 도시하고, 도 4b는 기점에 기초하는 이미지 정렬을 동반한 결과를 도시한다. N=400 이미지 슬라이스의 취득 사이의 랜덤 스테이지 또는 SEM 드리프트는 z 방향에서 인위적으로 향상된 라인 에지 조도를 초래한다. 기점 정렬에 의한 개선은 게이트 층 내의 게이트 구조체의 이미지 블러(image blur)의 감소 및 라인 에지 조도의 감소에 의해 명백하게 관찰 가능하다.

집적 반도체 샘플 내의 피처 또는 구조체에 기초한 미세 정렬을 위한 본 발명의 실시예가 도 5에서 설명된다. 예를 들어, 도 1에 도시된 바와 같은 집적 반도체 샘플은 (K+1)개의 금속층(보통 실리콘 기판 레벨로부터 웨이퍼 상부 레벨로 계수하여 M0, M1, M2 ... MK로 지칭됨) 및 주상 구조체를 통해 금속층을 연결하는 데 사용되는 비아 층(보통 V0, V1, V2로 지칭됨)으로 구성된다.

도 5a는 금속층을 갖는 집적 반도체 샘플의 2개의 단면 이미지에 대한 간략화된 예를 도시하며, 여기서는 단순성을 위해 3개의 금속층(M0, M1, M2)만이 도시되어 있다. 금속층(M0 및 M2)은 N 단면 이미지에 평행한 금속 라인(62.1 및 62.2)을 포함하며, 그 중 2개가 n 및 n+1로 도시된다. 금속층(M1)은 단면 이미지(n, n+1)에 대해 90°의 각도로 있는 금속 라인(61)을 포함한다. 좌표계는 x-y 방향이고 z 방향에 수직인 후속적인 제1 및 제2 단면 이미지(110, 111)를 형성하도록 선택된다. 집적 반도체 프로브는 따라서 적어도 다수의 L 금속 라인이 z 방향에 평행하게 배향되고 따라서 x-y 평면에 평행한 단면 이미지 평면에 수직으로 배향되도록 배향된다. 일반적으로, 적어도 다수의 L 금속 라인은 단면 이미지 평면과 미리 결정된 각도를 형성하여, L 금속 라인 각각의 단면 이미지 세그먼트가 적어도 N개의 단면 이미지의 시퀀스에서 형성된다. 도 5의 실시예에서, 미리 결정된 각도는 90°이다.

도 5b는 z-인덱스 n(110) 및 n+1(111)을 가지는 2개의 단면 이미지를 도시한다. 일반적으로, 단면 이미지(110, 111)는 x-y 평면에서 배향되고, 단면 이미지 또는 슬라이스의 시퀀스는 1nm 내지 7nm의 거리(dz)만큼 z 방향으로 적층되거나 변위된다. 단면 절단 또는 슬라이싱이 층(M1)의 금속 라인(61)에 대해 90°의 미리 정해진 각도로 수행되었기 때문에, 모든 슬라이스 이미지에서 층(M1)의 대응하는 금속 라인(61)의 단면 이미지 세그먼트(64)를 식별하고, 또한 예를 들어, 각각의 l = 1...L 금속 라인의 각각의 단면 이미지 세그먼트의 무게 중심(C(x,y))의 계산 또는 도심 계산에 의해 그 위치(P(x,y;l))를 추출하는 것이 가능하다. 금속층(M0 및 M2)은 단면 이미지(110)가 단면 이미지(110 또는 111)에 평행하게 대응하는 금속 라인(62.1 또는 62.2)과 교차하는 경우에 단면 이미지 세그먼트(63)로서만 관찰 가능하다.

도 5c는 로직 구조체를 갖는 집적 반도체 샘플의 단면 이미지의 예를 도시한다. 비아 층(V0 내지 V6)과 교번하는 금속층(M0 내지 M7)이 표시되어 있다. M0 아래에서, 게이트 층(GL)이 관찰 가능하다. 금속 및 게이트 층은 단면 이미지에 평행하거나 수직인 금속 라인을 포함한다. 단면 절단 또는 슬라이싱이 층(M1, M3, M5,...) 내의 금속 라인에 수직으로 수행되기 때문에, 큰 세트의 후속 단면 이미지 또는 슬라이스에서 해당 층의 대응 금속 라인의 단면을 식별하는 것이 가능하고, 금속 라인의 도심이 계산될 수 있다. 예를 들어, M1, M3, M5 또는 M7에서와 같이, 단면 이미지에 수직인 금속 라인의 적어도 대부분은 많은 수의 후속 단면 이미지에 걸쳐 불변성이다. 샘플을 통한 단면 이미지는 단지 몇몇 비아를 보여주고, 일 예는 백색 원(65)으로 마킹되어 있다.

층(M1, M3,..., M7) 내의 수직 금속 라인의 단면 이미지 세그먼트는 코너 또는 에지 검출, 임계화, 또는 형태학적 작업 같은 이미지 처리에 의해 추출될 수 있다. 검출된 금속 라인의 위치는 무게 중심의 계산 또는 도심 계산에 기초하여 계산될 수 있다. 대안적으로, 금속 라인의 위치 결정은 예를 들어 피처 기반 정합에 의해 달성될 수 있다. 일반적으로, 피처 정합이라고도 지칭되는 패턴 인식 및 위치 검출 기술은 금속 라인의 단면 이미지 세그먼트 또는 금속 라인의 기준 단면 이미지 세그먼트에 대한 설계 형상의 비교를 채용할 수 있다. 피처 정합은 예를 들어 금속 라인의 기준 단면 이미지 세그먼트와의 이미지 상관을 채용할 수 있거나, 예를 들어 금속 라인의 기준 단면 이미지 세그먼트와 단면 이미지 사이의 유클리드 이미지 거리에 기초할 수 있다. 본 기술 분야의 숙련자라면 금속 라인의 단면 이미지 세그먼트의 위치 계산을 위해 위에서 언급된 방법과 동등한 방법을 사용할 수 있을 것이다.

도 5d에서, 금속 라인의 단면의 경계선은 백색 점선에 의해 표시되어 있다. 각각의 금속 라인의 위치 P(x,y;l)는 각각의 경계선 내의 도심으로서 평가된다(점으로 표시됨). 도 5d는 추출의 결과로서 그 도심(C(x,y;l))(점)과 함께 층(M1, M3, M5, M7) 내의 금속 라인의 에지 형상 또는 경계선을 도시하며, 일 예(도심(67)과 함께 층(M7) 내의 금속 라인의 에지 형상 또는 경계선(66))가 강조되어 있다.

슬라이스간의 금속 라인의 도심을 연결하여 z 방향을 통한 도심(T(x,y;z;l))의 자취, 또는 단면 이미지의 시퀀스가 생성될 수 있다. 도 6은 N=400 단면 이미지(z 방향)에 대한 층(M1, M3, M7) 내의 금속 라인의 도심의 자취를 도시한다. 금속층(M1, M7)을 위한 여러 자취(T(x,y;z;l)) 중 2개의 예(68, 69)가 각각 강조된다. 금속 라인은 높은 정밀도로 제조되기 때문에, 이들은 매우 직선형일 것으로 예상된다. 자취는 보정되어야 하는 오정렬에서 유래하는 몇몇 공통 파형 구조 T_x(z) 및 T_y(z)를 나타낸다. T_x(z) 및 T_y(z)를 차감하는 것에 의해서 오정렬을 보정한 후에, 공통 또는 평균 파형 구조(TA(x,y;z))로부터 유래하는 자취의 각각에 대한 잔류 파형 구조가 여전히 존재할 것이다. 이는, 예를 들어, 도심 결정에서의 통계적 에러로부터의 무작위적인 기여와, 예를 들어 슬라이스간의 SEM 이미지 왜곡의 변화로부터의 계통적인 기여를 가진다. 큰 공통 또는 평균 파형 구조(TA(x,y;z))는 스테이지 드리프트 또는 이미징 수차에 의해 유도되고 N=400 단면 이미지의 시퀀스의 3D 데이터세트 내의 각각의 z-위치에 대한 공통 변위 벡터 및 회전 각도 에러를 포함하는 측정 에러를 표현한다. 단순성을 위해서, 여기에서 변위 에러만이 도시되어 있고, 회전 에러는 예를 들어 회전 행렬에 의해 고려될 수 있다. 예를 들어, 적어도 L개의 자취(T(x,y;z;l))의 서브세트에 걸친 통계적 평가에 의해 자취의 공통 파형 성분(TA(x,y;z))을 추출함으로써, 위치(z)에서 각각의 단면 이미지 슬라이스에 대한 x-y 오정렬의 대부분이 3d 체적 이미지 데이터세트 내의 미세 정렬 보정 및 슬라이스 정합에서 보정될 수 있다.

공통 파형 성분(TA(x,y;z))의 추출은 위치(z)에서 각각의 단면 이미지 슬라이스에 대한 x-y-변위 벡터(x,y)를 나타내고, 이는 측방향 단면 이미지 변위의 통계적 평가에 기초한다. 통계적 평가는 정확도를 향상시키고 기점과 같은 몇몇 개별 구조체 또는 정렬 마크의 에러를 감소시킨다. 통계적 평가는 예를 들어 평균화, 도심 계산을 포함하고, 특이점을 고려할 수 있다. 예는 다수의 라인 에지 지점을 평균화하는 것에 의한 라인 에지의 평균화, 도심 계산, 피처 기반 정합 또는 다수의 도심 지점의 세트에 걸친 통계적 평균화이다. 이미지 처리 알고리즘 및 정합 알고리즘이 2개의 연속적인 단면 이미지 사이의 피처 또는 구조체 세트의 비교에 의해 아티팩트 또는 특이점을 제거하기 위해 적용될 수 있다.

금속 라인은 전체 측정된 체적을 통해 연장될 필요가 없다는 것이 언급되어야 한다. 도 6에 도시된 바와 같이, 모든 금속 라인이 모든 N개의 단면 이미지를 통해 연장하는 것은 아니다. M1 자취(68)에서와 같은 금속 라인 내의 간극이 예를 들어 M7 자취(69)에 의해 식별되고 가교될 수 있다. 일반적으로, 간극은 전체 측정된 체적의 정렬이 가능해지도록 다른 금속 라인에 의해 가교될 수 있다. 모든 금속 라인이 동일한 위치에서 종료되는 드문 경우에만, 재구성은 간극 이전 및 이후의 부분을 적절하게 정합시킬 수 없다. 그러나, 이들의 경우에는 정합은 필요하지 않다. 본 발명의 하나의 방법은 단면 이미지 또는 미가공 3D 스택으로부터 추출될 집적 반도체 샘플 내에 존재하는 구조체에 의존하기 때문에, 본 발명의 방법은 종래 기술의 "기점 기반" 정렬에 대조적으로 "구조체 기반" 정렬이라 지칭된다. 또한, 3D 체적 이미지 내의 2D 단면 이미지 슬라이스의 정밀 정렬은 정합 또는 이미지 정합이라 지칭된다.

기점 기반 정렬과 구조체 기반 정렬 사이의 비교가 도 2 및 도 8에 도시되어 있다. 도 7은 도 4a 및 도 4b에 도시된 바와 같은 M1 층을 통한 x-z 방향으로의 동일한 단면을 도시하지만, 구조체 기반 정렬 후의 단면을 도시한다. 도 8a는 기점에 기초한 정렬 후에 x-y 방향으로 각각 획득된 N=400 단면 이미지로부터 재구성된 게이트 층을 통한 x-z 방향의 단면을 도시한다. 도 8b는 구조체 기반 정렬 이후 게이트 층을 통한 동일한 단면을 도시한다. 기점 기반 정렬 단독에 의한 오정렬 또는 조대 정렬에 의해 유도된 감소된 라인 에지 조도의 개선을 도 7 및 도 8b 모두의 이미지에서 명백히 관찰 가능하고, 게이트 층과 같은 더 미세한 구조체를 갖는 하부 층에서 더 잘 관찰 가능하다.

개선의 정량적 비교는 윤곽의 추출 및 그 평균값으로부터의 윤곽의 표준 편차의 계산을 통해 달성될 수 있다. 도 9의 예로부터, 라인 에지 조도에 대한 척도가 2개의 이미지로부터 추출된다. 도 9a는 기점 기반 정렬을 위한 라인 세그먼트(91)의 예를 도시하고, 도 9b는 구조체 기반 정렬의 결과로서의 라인 세그먼트(92)의 예를 도시한다. 기점 기반 정렬에 대한 예에서, 라인 에지(91)의 표준 편차는 24.26 nm이고, 반면에 도 9b에서, 구조체 기반 정렬에서, 라인 에지(92)의 표준 편차는 12.8 nm로 2배만큼 감소된다. 일반적으로, 표준 편차는 구조체 기반 정렬에 의해 1.5-3배만큼 감소될 수 있다. 잔류 측정된 라인 에지 조도는 따라서 잔류 수차로부터의 인공적인 오배치 또는 기점의 측정으로부터의 정렬 에러로부터 감소된다. 동등한 방식으로, 표면 조도 값이 인공적인 오배치로부터 감소되고, 예를 들어, 금속 라인 폭 또는 게이트 치수의 크기 또는 치수 측정의 정밀도는 피처 기반 정렬에 의해 1.5-3배만큼 개선될 수 있다.

다른 실시예가 도 10에 도시되어 있다. 구조체 기반 또는 피처 기반 정렬에 기초하는 이미지 정합에 의한 x-y 정렬의 보정 후에, 슬라이스간의 자취의 몇몇 잔류 드리프트가 여전히 존재할 수 있다. 이러한 드리프트는 드리프트 SEM 이미지 왜곡에 기인할 수 있다. 일 예가 302로서 도시되어 있는 도심의 잔류 변위 벡터(300)를 사용하여, 이미지 왜곡은, 예를 들어, 저차 핀-쿠션(low order pin-cushion), 토로이달 왜곡(toroidal distortion), 전단 또는 키스톤 왜곡(shear or keystone distortion)과 같은, 이미지 왜곡의 일부 합리적인 기저 함수에 의한 근사화 또는 피팅에 의해서 결정될 수 있다. 이러한 기저 함수는 x-y-벡터 다항식에 의해 설명될 수 있다. 왜곡에 대해 추출된 기저 함수를 사용하여, 슬라이스간 또는 절대적 상대 이미지 왜곡 보정을 획득하기 위해서 이미지 왜곡의 차감에 의해서 각각의 단면 이미지가 보정될 수 있다. 왜곡 보정은 슬라이스별 기반으로 획득될 수 있거나, 각각의 개별적인 이미지 슬라이스에 대한 평균 왜곡 및 잔류 왜곡 편차를 유도하기 위해서 둘 초과의 또는 모든 이미지 슬라이스를 포함할 수 있다. 도 10은, 하나가 302로 표시된, 도심 주위의 왜곡 벡터(300)를 포함하는, 왜곡 필드의 추출에 대한 예를 도시한다. 단면 도심 결정은 몇몇 특이점을 생성할 수 있다. 2개의 예가 도면 부호 301로 표시되어 있다. 특이점은 예를 들어 이미지 비교에 의해 또는 통계적 분석에 의해 제거될 수 있거나, 또는 저차 왜곡 다항식의 다항식 피팅에 의해 억제될 것이다. y 방향에서 슬라이스 n=80으로부터 슬라이스 n=81로의 계통적 왜곡 변화는 합리적인 왜곡 기저 함수에 피팅되고 슬라이스간 상대 왜곡을 보정하기 위해 적용될 수 있다. 이 예에서, 낮은 왜곡은 y 방향에 비례하고 x 방향으로 일정한 이미지 필드 의존성을 갖는 y 방향의 대칭 배럴 왜곡에 의해 지배된다. 슬라이스 n=80과 슬라이스 n=81 사이의 최대 상대 왜곡 변화는 약 19nm이다. 일반적으로, 이미지간의 통상적인 상대 왜곡 변화는 0 내지 30nm일 수 있다. 왜곡 보정은 피처 기반 정렬 전에, 피처 기반 정렬 이후에 수행될 수 있거나, 위치 z에서의 각각의 단면 이미지에 대해 최저차 왜곡 벡터로서의 회전 벡터 또는 정렬 변위 벡터(TA(x,y;z))를 갖는 피처 기반 정렬의 일체부일 수 있다.

다른 실시예의 방법이 도 11a에 도시되어 있다. 이 실시예에서, 집적 반도체 샘플은 미리 정해진 각도로 절단된다. 미리 정해진 각도는 예를 들어, 층(M0)의 금속 라인(71)과 단면 x-y 평면 사이의 각도를 설명한다. 미리 정해진 각도는 예를 들어 45°일 수 있지만, 30° 또는 60° 같은 다른 각도도 가능하다. 따라서, 층(M0-M2)의 금속 라인(71)을 통한 단면 이미지(210, 211)는 금속 라인 또는 상호접속부에 대해 미리 정해진 각도를 이루고, 금속층(M0-M2)의 각각의 금속 라인의 위치는 집적 반도체 샘플의 해당 층의 금속 라인의 미리 결정된 각도와 슬라이싱 거리(dz)에 따라 제어되고 동일한 방식으로 각각의 슬라이스(210, 211)에 대해 변한다. 금속 라인(72)은 금속 라인(71)에 수직하게 세장형이며 단면 이미지 평면과 90°에서 미리 결정된 각도를 뺀 제2 각도를 형성하며, 45°의 미리 결정된 각도를 갖는 이러한 예에서, 제2 각도는 또한 45°(= 90°-45°)이다. M0 및 M2 금속 라인(71)은 슬라이스(210)로부터 슬라이스(211)로 좌측으로 블록 방향으로 "이동"하고, 반면에 층(M1)의 금속 라인(72)은 우측으로 블록 방향으로 "이동"한다. 전술한 임의의 방법에 따라 금속 라인에 대한 위치의 자취를 추출하는 것은 우측으로부터 좌측으로 연장하는 자취(단면(210, 211)에서 층(M0 및 M2)에서의 금속 라인) 및 좌측으로부터 우측으로 연장하는 자취(단면(210, 211)에서 층(M1)에서의 금속 라인)의 무리를 초래한다. 이는 도 11b의 단면 이미지(210 및 211)의 2개의 예에 도시되어 있다. 반대 방향으로 그 위치를 변화시키는, 층(M0 또는 M2)의 금속 라인(71)의 단면 이미지 세그먼트(73.1 및 73.2) 및 층(M1)의 금속 라인(72)의 단면 이미지 세그먼트(74.1 및 74.2)의 상대적인 거리 변화로부터, 슬라이스 두께(dz)가 높은 정밀도로 유도될 수 있다. 전술한 바와 같이, 예를 들어 많은 수의 금속 자취를 이용하는 통계적 평가 및 금속 라인의 제조의 높은 정밀도로 인해, z-위치 결정은 기점 기반 정렬에 대해 더 높은 정밀도로 얻어진다. 전술한 바와 같이 검출된, 금속 라인의 위치의 자취로부터, 미리 결정된 각도 및 제2 각도에 따른 금속 라인의 선형 변위가 추출될 수 있고, 자취의 잔류 공통 파 시그니처가 추출될 수 있다. 이러한 공통 파 시그니처는 전술한 바와 같은 피처 기반 정렬을 위해서 이용된다. 따라서, 금속 라인에 대해 미리 정해진 각도 하에서 단면 이미징의 방법을 사용하는 것은 순수 기점 기반 정렬에 비해 우수한 정밀도로 x, y 및 z 방향으로의 구조체 기반 정렬을 가능하게 한다. 또한, 금속 라인에 대해 각도를 이루어 단면을 이미징하는 경우, 각각의 단면 이미지에서 금속 라인의 규칙적이고 미리 결정된 위치 변화는 전술한 바와 같이 왜곡으로부터 분리 및 격리될 수 있고, 3D 체적 이미지 내에서의 2D 단면 이미지의 정합이 높은 정확도로 얻어질 수 있다.

상기 실시예에서, 단면 이미지 평면은 집적 반도체 웨이퍼의 상부면(55)에 수직으로 배향되고, 웨이퍼 상부면(55)에 대한 법선은 도 1에 도시된 바와 같이 y 방향에 평행하게 배향된다. 이는 y 방향에 평행하게 배향된, 또는, 달리 말하면, 단면 이미지 평면은 y-축 또는 웨이퍼 법선 축을 포함하고 슬라이싱 방향 z가 y-축 또는 웨이퍼 법선 축에 수직인, 2D 단면 이미지를 초래한다. 본 발명의 다른 실시예에서, 단면 이미지 평면의 교차 각도는 미리 정해진 경사 각도로 웨이퍼 법선에 대해 경사지고, 슬라이싱 방향 z는 수직이 아니고, y-축 또는 웨이퍼 법선 축에 대해 미리 정해진 경사 각도로 경사진다. 도 12a에 도시된 일 예에서, 기둥형 HAR 구조체, 예를 들어, 샘플, 예를 들어, 메모리 칩의 상당 부분을 통해 연장하는, 일 예가 도면 부호 75로 참조되는 채널 또는 채널 홀을 단면 이미지에서 관찰 가능하다. 상기 예에서와 같이, HAR 채널은 단면 이미지 평면에 대해 미리 정해진 각도의 방향으로 배향되어, HAR 채널의 단면 이미지가 단면 이미지에서 관찰 가능하도록 한다. HAR 채널의 위치는, 예를 들어, 그의 도심으로부터, 전술한 이미지 처리 방법에 의해 검출될 수 있다. 이미징으로부터의 저차 왜곡은 전술한 바와 같이 분석되고 감산될 수 있고, 슬라이스간 이미지 변위는 높은 정확도로 계산될 수 있으며, 이에 의해 높은 정밀도를 갖는 3D 체적 이미지 내의 각각의 2D 단면 이미지 슬라이스의 정합을 획득한다. 도 12b는 77.1 및 77.2로 표시된 HAR 채널의 단면 이미지 세그먼트를 갖는 인덱스가 n 및 n+1인 2개의 2D 연속 단면 이미지의 2개의 예를 도시한다. 집적 반도체 구조체(도 12a의 도면 부호 55 참조)의 상부 경계면은 도면 부호 76으로 표시되어 있다.

도 13은 한편으로 집적 반도체 샘플의 상부면에 수직한 후속 단면 이미지(도 13a)와 전술한 배향으로 경사진 후속 단면 이미지(도 13b) 사이의 거리 결정의 정확도를 비교하는 도면이다. 도 13a에 따른 기하학적 배열은 다음과 같다: 단면 이미지는 x-y 평면에 제공되고, 서로에 대해 z 방향으로 ds의 거리를 갖는다. 또한, 기점(22)은 x-z 평면 내의 집적 반도체 샘플의 상부면에 제공된다. 기점(22)은 평행하지 않고, 2α의 각도로 서로 경사지고, 후속의 단면 이미지의 위치에서 값 x 및 x-dx의 x 방향에서의 거리를 각각 갖는다. 도 13a의 발췌본은 이들 기하학적 조건을 더 상세히 도시하고 있다. 삼각 함수에 따르면, 후속 단면 이미지 사이의 거리(ds)는 이하와 같다:

거리(dx)는 측정되고, 각도(α)는 원칙적으로 공지되어 있으며, 따라서, ds가 계산될 수 있다. 이는 원칙적으로 관련 기술분야에 공지되어 있다.

이제, 도 13b를 참조하면, 본 발명에 따르면, 단면 이미지는 샘플의 상부면 상으로의 집속 이온 빔의 스침 입사를 설명하는 각도(β)만큼 상부면에 대해 경사진다. 여전히, 상부면에서의 그 위치에서 z 방향의 기점의 거리 ds_z는 다음과 같이 주어진다:

한편, 이제 z 방향에 대해 경사진 거리(ds)는 다음과 같다:

이는 다음을 초래한다:

도 13b에서, 거리(dx)는 도 13a에서와 동일한 정확도로 재차 측정될 수 있다. 그러나, dx 자체에 또는 dx를 측정할 때에 포함되는 임의의 에러는 이제 sin β배만큼 감소된다. 이는 각도(α)가 측정되거나 제공되는 임의의 결정/정밀도에 대해서도 동일하다. 따라서, 도 13b에서와 같이 단면 이미지를 경사지게 함으로써, 후속 단면 이미지 사이의 거리를 결정하는 전체 정확도가 향상될 수 있다. 이는 집적 반도체 샘플에 포함된 수직 구조체, 예를 들어, HAR 채널이 위치 결정을 위해 사용되는 경우에도 동일하다. 여기서, 중요한 양태는 샘플의 주축에 대해 경사진 평면으로부터 위치 정보를 적용하는 임의의 위치 결정이 샘플의 주축에 평행한 평면으로부터 위치 정보를 적용하는 위치 결정보다 더 정확하다는 것이다.

도 14는 VNAND 구조체의 커트닝 효과 이미징의 도면이다. 커트닝으로 인한 아티팩트인 라인(C)은 단면 이미지에서 관찰 가능하다. 커트닝은 상이한 재료의 존재로 인해 발생한다. 커트닝은 매우 미세한 VNAND 구조체의 경우인 반복적인 구조체가 이미징되는 경우에 매우 현저하다. 이미징 방법에 따라서, 커트닝의 강도가 달라진다. 2차 전자가 이미징 신호로서 검출되면, 커트닝 효과는 후방 산란 전자가 신호로서 검출되는 설정에 비해 더 강하다. 이는 2차 전자가 표면 토포그래피에 더 민감하고 토포그래피 콘트라스트를 이미징한다는 사실에 기인한다.

그러나, 후방 산란 전자가 이미징을 위한 신호로서 검출될 때에도, 이미지 정보는 여전히 표면 상의 상이한 깊이로부터 유래하기 때문에, 커트닝은 여전히 문제이다. 표준 이미지 재구성에 의해서, 후방 산란 전자 신호에 의해서 획득된 단면 이미지가 편평한 것으로 가정된다. 그러나, 이는 정확히 그러한 것은 아니다. 이러한 모순은 이미지 재구성의 에러를 초래하고, 가상의, 말하자면, 수학적으로 재구성된 이미지 평면 내의 3D 이미지의 분해능을 제한한다.

따라서, 본 발명에 따르면, 가상 이미지 평면 내의 3D 이미지의 분해능은 커트닝 보정을 수행함으로써 향상된다. 더 상세하게, 새로운 단면의 커트닝 시그니처가 결정된다. 도 15는 표면의 3D 토포그래피를 결정하기 위한 각각의 배열을 개략적으로 도시한다. 이미징 디바이스(90)는, 예를 들어 전자로 작동하는, 하전 입자 디바이스일 수 있다. 도시된 예에서, 이미징 디바이스(90)는 SEM이다. SEM(90)은 집속 이온 빔으로 집적 반도체 샘플을 디레이어링함으로써 초래되는 새로운 단면의 표면(93)을 이미징한다. 표면(93)은 편평하지 않고, 최대 및 최소를 갖는 파형이다. SEM(90)의 스캐닝 방향은 도시된 예에서 x 방향이다. 후방 산란 전자를 신호로서 검출하는 검출 유닛 쌍을 형성하는 2개의 검출 유닛(95, 96)이 제공된다. 그러나, 표면(93)으로부터 방출된 2차 전자가 대안적으로 또는 추가적으로 이미징되는 것도 가능하다. 검출 유닛(95, 96)의 기하학적 배열은 이들이 상이한 각도 하에서 표면(93)으로부터 나오는 신호/입자를 검출하도록 이루어진다. 그러나, 도시된 실시예에서, 두 개의 검출 유닛(95, 96)의 배열은 현재 이미징된 지점 또는 영역에 관하여 대칭적이다: (여기서, 전자 빔축의 방향과 동일한) 표면(93)의 법선에 대한 각도는 +/-δ이고, 검출 유닛(95, 96)은 동일한 라인 x 상에, 달리 말하면, 스캐닝 방향 x로 제공된다. 그러나, 다른 각도 및 위치도 가능하다.

최대치(94)를 SEM(90)으로 이미징할 때, 검출 유닛(95, 96)이 동일한 위치로부터 나오는 입자의 형태로 수용하는 신호 강도는 토포그래피로 인한 음영 효과로 인해 약간 상이하다. 예를 들어, 입자가 위치(x1)로부터 나올 때, 검출 유닛(95)은 검출 유닛(92)보다 약간 더 강한 신호를 수신한다. 유사하게, 위치 x2로부터 나오는 입자가 검출될 때, 검출 유닛(96)의 검출 신호는 검출 유닛(95)에서의 검출 신호보다 약간 더 강하다. 이러한 신호 강도의 차이는 양 검출 유닛(95, 96)의 차동 신호에서 쉽게 분석될 수 있다. 따라서, 예를 들어 라인 단위로 표면(93)을 스캐닝함으로써 표면(93)의 3D 토포그래피를 결정하는 것이 가능하다. 따라서, 표면(93)의 커트닝 시그니처가 결정되고 단면 이미지의 재구성에 사용될 수 있다. 결과적인 단면 이미지는 그 자체가 3D 이미지이다. 예가 도 16에 도시되어 있다. 도 16의 단면 이미지는 파형 3D 구조를 갖는다. 정량적 3D 정보는 증가된 정확도로 3D 체적 이미지의 전체 3D 이미지 재구성에 사용될 수 있다. 대안적으로 또는 추가적으로, 정량적 3D 정보는 집적 반도체 샘플의 다음 단면 표면층을 제거하는 동안 집속 이온 빔을 제어하기 위한 피드백 루프에 사용될 수 있다.

도 17은 VNAND 메모리 프로브 내의 정육각형 그리드 상의 기둥형 구조체의 도면이다. VNAND 메모리 샘플은 서로 평행하게 연장되는 많은 기둥형 구조체로 구성된다. 본 실시예에서, 샘플은 도 18에 도시된 바와 같이 "기둥"에 평행한 슬라이스로 절단된다. 도면의 이미지 평면은 슬라이스에 수직이고 프레임 영역으로서 도시된 기둥 풋프린트를 포함한다. 풋프린트의 실제 형상은 원에 근접할 것으로 예상된다. 풋프린트의 도심은 규칙적인(예를 들어, 육각형) 그리드를 형성할 것으로 예상된다. 슬라이스에 수직인 방향을 따른 슬라이스 위치의 결정의 부정확성 및/또는 공칭값으로부터 슬라이스 두께의 편차는 이 방향을 따른 이미지 스케일의 드리프트를 초래한다. 그 결과, 기둥 단면은 왜곡되어 보이고(도면의 좌측 부분 참조), 그 도심은 더 이상 규칙적인 그리드를 형성하지 않는다.

본 실시예에 따르면, 전술한 왜곡이 최소화되어 개별 기둥의 실제 기하학적 특성을 조사할 수 있도록 개별 슬라이스 위치/두께를 조정하는 것이 제안된다. 방법의 아이디어는 예를 들어 설계 데이터로부터 또는 (대칭성과 같은) 다른 고려 사항으로부터 이용 가능한 기둥 풋프린트의 실제 형상 및 공간 레이아웃에 대한 정보를 사용하는 것이다. 예를 들어, 실제 기둥 단면은 그 도심이 전술한 바와 같이 정육각형 그리드를 형성하는 - VNAND 칩의 매우 일반적인 설계 - 평균적인 완벽한 원 상에 있는 것을 가정하는 것으로 충분할 수 있다. 이어서, 도 18의 우측 부분에 도시된 바와 같이 기둥 풋프린트가 가정된 기하형태(규칙적인 그리드 상의 원)와 일치될 때까지, 개별적인 슬라이스의 위치/두께가 조정된다. 임의의 다른 더 복잡한 기둥 풋프린트 형상 및/또는 풋프린트 도심의 공간 분포가 가정될 수 있다. 또한, 설명된 개념은 VNAND 구조체 이외의 다른 구조체에 또한 적용될 수 있고, 구조체의 단면 형상은 반드시 둥글거나 타원형일 필요는 없다.

실제 프로브가 설계로부터 벗어날 수 있거나 또는 피처 형상에 대한 가정이 충분히 정확하지 않을 수 있기 때문에, 슬라이스 위치 조정 후에 얻어진 재구성된 기둥 단면은 실제 기둥 단면으로부터 여전히 벗어날 수 있다. 그러나, 대부분의 경우에, 기둥의 편차는 설계로부터 다소 국부적인 것(결함!)일 것으로 예상된다. 예를 들어, 특정 기둥은 그 이웃의 형상 또는 반경으로부터 벗어나는 형상 또는 반경을 가질 수 있다. 또한, 그 도심은 다른 도심에 의해 형성된 규칙적인 그리드 상의 각각의 위치로부터 오프셋될 수 있다. 이러한 국부적 편차 또는 결함은 슬라이스 위치의 설명된 조정 후에 남아 있을 것이고, 따라서 조사될 수 있다. 실제로, 각각의 슬라이스의 조정된 위치는 슬라이스에 의해 "접촉된" 모든 기둥 단면에 의해 영향을 받는다. 조정된 슬라이스 위치에 미치는 단일 기둥 단면의 영향은 비교적 작을 것으로 예상된다. 즉, 제안된 조정은 부정확한 슬라이스 위치 결정으로 인한 이미지 왜곡을 상당히 감소시키면서 국부적 결함을 탐색하는 것을 허용한다.

일반적으로, 실제 슬라이스에 수직인 단면(또는 다수의 단면)에서 공지된 풋프린트 형상 및 공간 분포를 갖는 피처를 포함하는 임의의 칩으로부터의 데이터는 제안된 방법으로 처리될 수 있다. VNAND-메모리 칩 레이아웃은 단지 비교적 간단한 피처 풋프린트를 갖는 예로서 사용될 뿐이다.

설명된 방법은 또한 슬라이스/단면 이미지가 작은 측방향 오프셋을 겪은 경우로 확장 가능하다. 즉, 슬라이스는 또한 측방향 정렬이 더 향상될 수 있도록 슬라이스 평면(단면 이미지 평면)에 평행한 방향으로 조정될 수 있다.

도 19는 도 18의 정렬에 기초한 풋프린트 형상의 세부사항을 개략적으로 추가로 도시한다. X 방향을 따른 개별 슬라이스(S)의 위치 조정은 예상된 형상 및 예상된 공간 그리드의 기둥 단면을 포함하는 기준 이미지에 기초한다(도 19의 X 방향은 다른 도면의 X 방향(z 방향)과 동일하지 않지만, 다음 내용의 이해를 용이하게 하기 위해 약간 상이한 용어가 선택되었음을 유의한다).

슬라이스 위치의 제안된 조정을 위한 워크플로우의 구체적인 예는 다음과 같다: 기둥 풋프린트의 실제 형상(예를 들어, 원) 및 그 공간 분포(예를 들어, 특정 규칙적인 그리드)에 관한 이용 가능한 정보를 이용하여, 어떠한 왜곡도 없는 것으로 예상되는 기둥에(그리고 실제 슬라이스에) 수직인 평면 내에서 "기준 이미지"(R)를 구성한다. 이러한 기준 이미지의 예가 도 19에 도시되어 있다. 이 이미지 내의 개별 슬라이스의 단면은 S로 나타내는 y 방향을 따른 1D 라인이다. 완벽한 그리드 상에 위치된 회색으로 도시된 완벽한 원으로 이루어진 기준 이미지(R)와 일치시키기 위해서, 슬라이스(S)가 X 방향을 따라서 조정될 필요가 있다. 기둥 풋프린트에 속하는 모든 화소가 1로 설정되는 한편 모든 다른 화소가 0으로 설정되도록, 기준 이미지 및 모든 개별적인 슬라이스 모두가 이진화된다. 기준 이미지(R)의 화소 크기는 개별 슬라이스(S)의 화소 크기와 동일하도록 설정된다. X 방향 및 Y 방향 각각을 따라서 화소 인덱스 i 및 k를 도입하면, 기준 이미지는 따라서 2D-행렬 R_(i,k)=R(x_i,y_k)로서 표현될 수 있다. 개별 슬라이스 단면(S)은 1D-벡터 S_k=S(y_k)로서 표현될 수 있다. 이 방법의 목적은 슬라이스(S)가 최상으로 기준 이미지(R)와 일치하는 x_i를 찾는 것이다(도 19 참조). 이를 위해, 그 공칭 위치 주위의 슬라이스(S)에 대한 특정 범위의 가능한 X-위치가 테스트될 수 있다. 이 범위로부터 각각의 x_i에 대해, 메리트-함수 M(x_i)의 값이 계산되어, 슬라이스(S)가 위치 x_i에서 기준 이미지(R)와 얼마나 잘 일치하는지를 특징짓는다:

다른 메리트 함수가 대안적으로 정의될 수 있다.

테스트된 X-위치의 범위가 너무 크지 않으면(즉, 초기 슬라이스 위치 결정의 불확실성이 너무 높지 않으면),

은 개별 슬라이스(S)에 대한 최종 위치로서 사용될 수 있는 특정 위치

에서 고유한 최소치에 도달할 것이다. 설명된 절차는 최종 정렬된(조정된) 3D 스택을 획득하기 위해 각각의 개별 슬라이스(S)에 대해 반복될 수 있다.

실시예의 우수한 정밀 정렬은 본 발명의 실시예의 몇몇 장점을 고려할 때 명백해진다. 첫째로, 금속 라인, 게이트, 비아 및 HAR 채널은 각각 공지된 평면에서 그리고 서로에 대해 90°의 공지된 각도 하에 각각 연장되고, 임의의 기점 마크보다 훨씬 더 정교한 제조 기술로 제조될 수 있다. 집적 회로를 위한 액침 리소그래피 노광(immersion lithography exposure), 금속 퇴적 또는 이온 주입, 지향성 RIE 에칭, 및 연마와 같은 반도체 제조 기술은 가까운 미래에 예를 들어, 7nm, 5nm 또는 3nm과 같은 수 nm의 임계 치수에 맞춤화되고, 게이트 층 및 M0과 같은 하부 금속층과 같은 최저 및 가장 미세한 층에 대해 2 nm 미만 또는 심지어 1 nm 미만의 정밀도로 통상적 패턴 배치 또는 오버레이 정확도를 초래한다. 일반적으로, 금속 라인의 오버레이 정확도는 금속 라인의 최단 치수보다 약 1/3배 더 양호하며, 그 결과, 낮은 금속층 및 게이트 층 오버레이 정확도는 1nm 정도이거나 그 미만이다. 따라서, 게이트 또는 금속 라인의 위치 정확도 또는 배치 및 치수는, 예를 들어 20nm 정도의 FIB 빔 직경 및 3 내지 5nm 초과의 FIB 스캐닝 위치설정 정확도를 갖는, 조대한 FIB 보조 퇴적 프로세스에 의해 생성된 통상적인 기점보다 훨씬 더 양호하다. 따라서, 5 또는 3nm과 같은 수 nm의 최소 피처 크기(CD)를 갖는 최근의 집적 반도체 샘플의 금속 라인은 종래 기술의 기점 기반 정렬보다 적어도 3배 개선된 피처 기반 정렬을 허용한다. 그 결과, 금속 라인 또는 게이트에 대한 도심 계산과 같은 위치 계산은 훨씬 더 높은 정밀도를 초래하고, 단면 이미지의 변위는 기점의 위치에 비해 훨씬 더 정밀하게 결정될 수 있다. 이미지 처리 기술에 의한 금속 라인의 추출은, 선택적으로, 이미지 왜곡의 평가 및 차감과 조합하여, 피처 또는 구조체 기반 정합을 통한 단면 이미지의 개선된 정밀 정렬을 초래한다.

둘째, 단면 이미지로부터, 금속 라인, 비아, HAR 채널 또는 게이트의 위치가 예를 들어 윤곽 라인으로부터 유도된다. 예를 들어, 2개의 후속의 슬라이스 내의 단일의 공통 피처의 도심의 계산은 통계적 평균화를 포함하고, 따라서 예를 들어 이미지 노이즈에 더 강인하고 이에 의해 2개의 이미지 슬라이스의 정렬의 정확도를 향상시킨다. 셋째로, 통상적으로 더 많은 수(L), 예를 들어 2개, 5개, 10개 또는 최대 100개의 금속 라인은 이미지 정합 및 정렬의 목적을 위한 위치 결정의 통계를 더 향상시킨다. 라인 에지 조도 유도는 적어도 1.5배만큼 개선될 수 있고, 2-3배가 쉽게 달성될 수 있다. 결함은 드물기 때문에, 이들은 많은 구조체를 한번에 사용하는 정렬 방법의 전체 품질에 영향을 미치지 않는다. 피처 기반 정렬의 통계적 평가는 따라서 종래 기술의 기점 기반 정렬에 비해 적어도 1.5배의 개선을 가능하게 하는 것으로 입증된다.

또한, 결함 후보는 통계적 평가로부터 특이점으로서 검출될 수 있다.

다른 실시예에서, 또는 전술한 것에 추가하여, 집적 반도체 구조체는 종래의 공지된 구조체이다. 설계 정보 또는 3D CAD 정보를 이용하여, 금속 라인 및 HAR 채널의 에지 추출, 위치 추출뿐만 아니라 이미지 정합을 개선할 수 있다. 예를 들어, CAD 정보는 금속 라인이 종료되고 따라서 단면 이미지에서 더 이상 관찰 가능하지 않아야 하는 위치를 식별하기 위해 사용될 수 있다. 이에 의해, 이미지 처리 방법의 특이점이 감소될 수 있다. 또한, 결함 후보는 통계적 평가로부터 특이점으로서 검출될 수 있다.

다른 실시예에서, 구조체 또는 피처 기반 정렬은 기점 기반 정렬과 조합된다. 집적 반도체 샘플은 게이트 층 내의 게이트와 같은 매우 반복적인 피처를 포함할 수 있을 것이고, 그러한 피처는 이미지 정합에서 모호성을 초래할 수 있을 것이다. 일반적으로, 집적 반도체 샘플의 상부에 형성된 기점과의 조대한 정합은 모호성을 감소시키고 본 발명의 실시예 중 임의의 실시예에 따른 피처 또는 구조체 기반 정렬에 의한 미세 이미지 정합의 속도를 증가시킬 수 있다.

코너 또는 에지 검출, 임계화 또는 형태학적 작업 또는 유사한 작업 같은 전술한 바와 같은 이미지 처리 방법은 관련 기술 분야에 잘 알려져 있다. 예를 들어 수백 개의 프로세서를 포함하는 컴퓨터 클러스터의 사용에 의한 계산 속도의 증가에 의해 최근에 이미지 처리가 개선되었다. 집적 반도체 샘플의 피처 또는 구조체를 추출하기 위한 이미지 처리 방법은 또한 기계 학습 알고리즘을 포함하거나 기계 학습 알고리즘으로 대체될 수 있다.

전술한 실시예는 단지 예를 들어 의도된 것이다. 실시예가 프로브로서 반도체 구조체의 예에서 설명되었지만, 방법은 정밀한 이미지 정합을 허용하는 유사한 구조체의 재료 또는 프로브에 또한 적용될 수 있다. 여기에 첨부된 청구범위에 의해 정의되는 범주로부터 벗어나지 않고 통상의 기술자에 의해 특정 실시예에 대한 변경, 수정, 변형 및 조합이 실행될 수 있다.

번호 항목
10 샘플
11 단면 표면
20 표면 퇴적 재료
21 제1 기점 마커
22 제2 기점 마커
25 제1 기점 마커의 단면 이미지 세그먼트
27 제2 기점 마커의 단면 이미지 세그먼트
50 FIB-컬럼
51 집속 이온 입자 빔
52 제1 단면 표면
53 제2 단면 표면
54 제3 단면 표면
55 샘플 상부면
61 z 방향으로 연장된 제1 금속 라인;
62.1, 62.2 x 방향으로 연장된 제2 금속 라인
63 제2 금속 라인의 단면
64 제1 금속 라인의 단면
65 비아의 단면
66 금속 라인의 단면 이미지 세그먼트의 경계선
67 금속 라인의 단면 이미지 세그먼트의 도심
68 z 방향을 통한 층(M1) 내의 금속 라인의 단면 이미지 세그먼트의 도심의 자취
69 z 방향을 통한 층(M7) 내의 금속 라인의 단면 이미지 세그먼트의 도심의 자취
71 단면 이미지에 수직인 z 방향과 미리 결정된 각도를 형성하는 방향으로 세장형인 제1 금속 라인
72 단면 이미지에 수직인 z 방향과 제2 각도를 형성하는 방향으로 세장형인 제2 금속 라인
73.1, 73.2 제1 금속 라인(71)의 단면 이미지 세그먼트
74.1, 74.2 제2 금속 라인(72)의 단면 이미지 세그먼트
75 HAR 채널 또는 상부면(55)에 수직인 금속 라인
77.1, 77.2 상부면에 수직인 금속 라인 또는 HAR 채널의 단면 이미지 세그먼트
91 기점 기반 정렬 이후 금속 라인의 라인 에지
92 피처 기반 정렬 이후의 금속 라인의 라인 에지
93 단면의 파형 표면
94 토포그래피의 최대치
95 제1 검출 유닛
96 제2 검출 유닛
100,100.1, 100.2,100.3 단면 이미지
101 z 방향으로 연장된 금속 라인
102 x 방향으로 연장된 금속 라인
110 제1 단면 이미지
111 제2 단면 이미지
210 제1 단면 이미지
211 제2 단면 이미지
300 이미지 왜곡 벡터
301 이미지 왜곡 벡터의 특이점
302 단면 이미지 내의 금속 라인의 단면 이미지 세그먼트의 도심
1000 단면 이미지의 시퀀스
±δ 표면 법선과 검출 유닛 사이의 각도

Claims

집적 반도체 샘플의 피처에 기초한 정렬에 의해 집적 반도체 샘플의 3D 체적 이미지를 획득하는 방법에 있어서,
- 적어도 제1 단면 이미지 및 제1 단면 이미지에 평행한 제2 단면 이미지를 획득하는 단계로서,
제1 및 제2 단면 이미지를 획득하는 단계는 집속 이온 빔을 사용하여 집적 반도체 샘플의 단면 표면층을 후속적으로 제거하여 이미징을 위해 새로운 단면을 접근 가능하게 하는 단계와, 집적 반도체 샘플의 새로운 단면을 이미징 디바이스로 이미징하는 단계를 포함하는, 단계, 및
- 적어도 제1 및 제2 단면 이미지 각각의 이미지 정합에 의해 적어도 제1 및 제2 단면 이미지의 피처 기반 정렬을 획득하는 단계로서,
이미지 정합은 적어도 제1 및 제2 단면 이미지 내의 집적 반도체 샘플의 적어도 하나의 공통 피처에 기초하여 수행되는, 단계를 특징으로 하는 방법.
제1항에 있어서, 적어도 하나의 공통 피처는 금속 라인, 비아, HAR 구조체, HAR 채널 또는 게이트 구조체 중 적어도 하나를 포함하는, 방법.
제1항 또는 제2항에 있어서, 이미지 정합은 2개 이상의 공통 피처에 기초하여 수행되는, 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 이미지 정합은 통계적 평가를 포함하는, 방법.
제4항에 있어서, 통계적 평가는 도심의 계산, 피처 검출 또는 통계적 평균화 중 적어도 하나를 포함하는, 방법.
제1항 내지 제5항 중 어느 한 항에 있어서, 피처 기반 정렬 이전에 정렬 마크의 위치를 측정 및 평가함으로써 적어도 제1 및 제2 단면 이미지의 기점 기반 정렬을 제공하는 단계를 포함하는, 방법.
제1항 내지 제6항 중 어느 한 항에 있어서, 집적 반도체 샘플의 새로운 단면의 이미징은 하전 입자 디바이스, 원자력 현미경 또는 광학 현미경 중 하나에 의해 수행되는, 방법.
제7항에 있어서, 집적 반도체 샘플의 새로운 단면의 이미징은 전자로 동작하는 하전 입자 디바이스에 의해 수행되며, 집속 이온 빔 및 전자 빔은 서로 각도를 이루어 배열되고 동작하며, 집속 이온 빔의 빔축과 전자 빔의 빔축은 서로 교차하는, 방법.
제1항 내지 제8항 중 어느 한 항에 있어서, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 상부면에 수직하게 형성되는, 방법.
제9항에 있어서, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 적어도 하나의 금속층의 금속 라인 또는 게이트에 수직하게 형성되는, 방법.
제9항에 있어서, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 적어도 하나의 금속층의 금속 라인 또는 게이트에 대해, 특히 모든 금속 라인 또는 모든 게이트에 대해 90°로부터 벗어나는 각도로 경사지게 형성되는, 방법.
제1항 내지 제8항 중 어느 한 항에 있어서, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 상부면에 수직인 적어도 하나의 HAR 채널의 단면 이미지를 드러내도록 집적 반도체 샘플의 상부면에 대해 경사지게 형성되는, 방법.
제1항 내지 제8항 중 어느 한 항에 있어서, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 상부면에 대해 경사지게 형성되고, 적어도 제1 및 제2 단면 이미지 사이의 거리는 상부면 상에 제공된 기점의 위치에 기초하여 결정되는, 방법.
제1항 내지 제8항 및/또는 제13항 중 어느 한 항에 있어서, 적어도 제1 및 제2 단면 이미지는 집적 반도체 샘플의 상부면에 대해 경사지게 형성되고, 적어도 제1 및 제2 단면 이미지 사이의 거리는 집적 반도체 샘플 내부의 상부면에 수직으로 제공된 피처, 특히 HAR 채널의 위치에 기초하여 결정되는, 방법.
제1항 내지 제14항 중 어느 한 항에 있어서, 이미지 정렬은 적어도 제1 및 제2 단면 이미지 사이의 이미지 왜곡 편차의 차감을 포함하는, 방법.
제15항에 있어서, 이미지 왜곡 편차의 차감은 기저 왜곡 함수에 의한 이미지 왜곡 편차의 근사화를 포함하는, 방법.
제1항 내지 제16항 중 어느 한 항에 있어서,
새로운 단면의 커트닝 시그니처를 결정하는 단계; 및
상기 커트닝 시그니처를 사용하여 단면 이미지를 3D 단면 이미지로서 나타내는 단계를 더 포함하는, 방법.
제1항 내지 제17항 중 어느 한 항에 있어서,
새로운 단면의 커트닝 시그니처를 결정하는 단계; 및
집적 반도체 샘플의 다음 단면 표면층을 제거하면서 집속 이온 빔을 제어하기 위해 피드백 루프에서 결정된 커트닝 시그니처를 사용하는 단계를 더 포함하는, 방법.
제1항 내지 제18항 중 어느 한 항에 있어서, 피처의 미리 결정된 풋프린트 형상 및/또는 단면 이미지 내의 피처의 미리 결정된 공간 분포에 기초하여 적어도 제1 및 제2 단면 이미지를 정렬시키는 단계를 더 포함하는, 방법.
제19항에 있어서, 피처의 풋프린트 형상은 원형 또는 타원형인, 방법.
제19항 또는 제20항에 있어서, 정렬 단계는 단면 이미지의 이미지 평면에 수직인 방향으로 수행되고 그리고/또는 정렬 단계는 단면 이미지의 이미지 평면 내에서 수행되는, 방법.
제1항 내지 제21항 중 어느 한 항에 있어서, 이미지 정합 후에, 적어도 제1 및 제2 단면 이미지는 3D 체적 이미지로 조합되는, 방법.
제1항 내지 제22항 중 어느 한 항에 따른 방법을 실행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램 제품.
제1항 내지 제22항 중 어느 한 항에 따른 방법을 수행하도록 구성된 반도체 검사 디바이스.
제24항에 있어서,
집속 이온 빔 디바이스; 및
전자와 함께 동작하고 집적 반도체 샘플의 새로운 단면의 이미징을 위해 구성된 하전 입자 동작 디바이스를 포함하고,
집속 이온 빔 및 전자 빔은 서로 각도를 이루어 배열되고 동작하며, 집속 이온 빔의 빔축과 전자 빔의 빔축은 서로 교차하는, 반도체 검사 디바이스.
제24항에 있어서,
집속 이온 빔의 빔축과 집적 반도체 샘플의 상부면은 서로 약 90°의 각도를 형성하고,
집속 이온 빔과 전자 빔은 서로 약 90°의 각도를 형성하는, 반도체 검사 디바이스.
제24항에 있어서,
집속 이온 빔의 빔축과 집적 반도체 샘플의 상부면은 서로 약 25°의 각도를 형성하고,
집속 이온 빔과 전자 빔은 서로 약 90°의 각도를 형성하는, 반도체 검사 디바이스.
제24항 내지 제27항 중 어느 한 항에 있어서, 집적 반도체 샘플의 새로운 단면을 이미징하기 위한 이미징 디바이스는 상이한 각도에서 새로운 단면으로부터 나오는 입자를 검출하기 위해 상이한 위치에 배열된 적어도 2개의 검출 유닛을 포함하는, 반도체 검사 디바이스.
집적 반도체 샘플의 3D 체적 이미지를 획득하는 방법에 있어서,
- N개의 단면 이미지의 시퀀스를 획득하는 단계로서,
N개의 단면 이미지의 시퀀스를 획득하는 단계는 집속 이온 빔을 사용하여 집적 반도체 샘플의 단면 표면층을 후속적으로 제거하여 이미징을 위해 새로운 단면을 접근 가능하게 하는 단계와, 집적 반도체 샘플의 새로운 단면을 하전 입자 이미징 디바이스로 이미징하는 단계를 포함하고,
N개의 단면 이미지의 시퀀스의 단면 이미지 평면 각각은 z 방향에 수직으로 배향되고, 및 집적 반도체 샘플은, 집적 반도체 샘플의 적어도 하나의 금속층(Mk)의 L개의 금속 라인의 세트에 평행한 방향이 단면 이미지 평면과 각도를 형성하도록 배열되며,
N개의 단면 이미지의 시퀀스의 적어도 서브세트는 L개의 금속 라인의 단면 이미지 세그먼트를 포함하는, 단계,
- l = 1 내지 L의 금속 라인의 단면 이미지 세그먼트의 각각의 위치 P(x,y;l)를 추출하는 단계,
- N개의 단면 이미지의 시퀀스의 적어도 서브세트의 z 방향을 통해 위치(P(x,y;l))의 자취(T(x,y;z;l))를 형성하는 단계,
- 자취(T(x,y;z;l))를 평균 공통 파형 구조(TA(x,y;z)) 및 잔류 편차(dT(x,y;z;l))로 분해하는 단계,
- 공통 파형 구조(TA(x,y;z))로 N개의 단면 이미지의 시퀀스의 서브세트를 변위시킴으로써 3D 체적 이미지 내에서 N개의 단면 이미지의 시퀀스의 적어도 서브세트의 위치를 보정하는 단계를 특징으로 하는 방법.
제29항에 있어서, 적어도 하나의 위치 P(x,y;l)의 추출은 금속 라인(l)의 단면 이미지의 에지 추출, 코너 국부화 또는 피처 국부화 중 적어도 하나를 포함하는, 방법.
제30항에 있어서, 적어도 하나의 위치(P(x,y;l))의 추출은 도심 또는 무게 중심 계산을 포함하는, 방법.
제29항 또는 제30항에 따른 방법을 실행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램 제품.
제29항 또는 제30항에 따른 방법을 수행하도록 구성된 반도체 검사 디바이스.