KR20220082736A - Display apparatus and electronic device including the same - Google Patents

Display apparatus and electronic device including the same Download PDF

Info

Publication number
KR20220082736A
KR20220082736A KR1020210164860A KR20210164860A KR20220082736A KR 20220082736 A KR20220082736 A KR 20220082736A KR 1020210164860 A KR1020210164860 A KR 1020210164860A KR 20210164860 A KR20210164860 A KR 20210164860A KR 20220082736 A KR20220082736 A KR 20220082736A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
display area
disposed
emitting devices
Prior art date
Application number
KR1020210164860A
Other languages
Korean (ko)
Inventor
최충석
정선영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/543,620 priority Critical patent/US20220181400A1/en
Priority to CN202111498297.5A priority patent/CN114628462A/en
Publication of KR20220082736A publication Critical patent/KR20220082736A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H01L51/5281
    • H01L27/323
    • H01L27/3246
    • H01L51/5256
    • H01L51/5262
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • H10K50/8445Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens

Abstract

본 발명은 전자컴포넌트가 배치되는 영역이 제2표시영역으로서 이미지를 디스플레이할 수 있는 표시 장치 및 이를 구비한 전자 기기에 관한 것이다. 제2표시영역에서의 투과율을 향상시키고 전자컴포넌트의 성능을 향상시키며, 제2표시영역에서의 외광 시인성을 개선하기 위하여, 제1표시영역 및 투과영역을 구비한 제2표시영역을 포함하는 표시 장치에 있어서, 기판; 기판 상에 배치되며, 제1표시영역을 정의하는 복수의 제1발광소자들; 기판 상에 배치되며, 제2표시영역을 정의하는 복수의 제2발광소자들; 복수의 제1발광소자들 상에 배치되며, 제2표시영역에 대응하는 홀을 포함하는 광학기능층; 복수의 제2발광소자들 상에 배치되며, 제2표시영역의 투과영역에 대응하는 관통부를 포함하는 메탈층; 및 복수의 제2발광소자들과 메탈층 사이에 개재되는 캡핑층;을 포함하는, 표시 장치 및 이를 구비한 전자 기기를 제공한다.The present invention relates to a display device capable of displaying an image in an area where an electronic component is disposed as a second display area, and an electronic device having the same. A display device including a first display area and a second display area including a transmissive area to improve transmittance in the second display area, improve performance of electronic components, and improve visibility of external light in the second display area In the method, the substrate; a plurality of first light emitting devices disposed on the substrate and defining a first display area; a plurality of second light emitting elements disposed on the substrate and defining a second display area; an optical function layer disposed on the plurality of first light emitting elements and including a hole corresponding to the second display area; a metal layer disposed on the plurality of second light emitting devices and including a through portion corresponding to the transmissive area of the second display area; and a capping layer interposed between the plurality of second light emitting devices and the metal layer.

Figure P1020210164860
Figure P1020210164860

Description

표시 장치 및 이를 구비한 전자 기기{Display apparatus and electronic device including the same}Display apparatus and electronic device including the same

본 발명은 표시 장치 및 이를 구비한 전자 기기에 관한 것이다.The present invention relates to a display device and an electronic device having the same.

근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 2. Description of the Related Art In recent years, display devices have diversified their uses. In addition, the thickness of the display device is thin and the weight is light, and the range of its use is widening.

표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서, 표시영역 내측에 이미지 디스플레이 이외의 다양한 기능을 부가하기 위한 영역을 갖는 표시 장치의 연구가 계속되고 있다.While the area occupied by the display area of the display device is enlarged, various functions grafted or linked to the display device are being added. As a method for adding various functions while increasing an area, research on a display device having a region for adding various functions other than image display inside the display region is continuing.

전자컴포넌트가 배치되는 영역에서도 이미지를 디스플레이 할 수 있도록 표시영역이 확장되고, 전자컴포넌트의 성능 저하를 최소화한 표시 장치 및 이를 구비한 전자 기기를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.An object of the present invention is to provide a display device in which a display area is expanded so that an image can be displayed even in an area where an electronic component is disposed, and which minimizes deterioration in performance of an electronic component, and an electronic device having the same. However, these problems are exemplary, and the scope of the present invention is not limited thereto.

본 발명의 일 관점에 따르면, 제1표시영역 및 투과영역을 구비한 제2표시영역을 포함하는 표시 장치에 있어서, 기판; 상기 기판 상에 배치되며, 상기 제1표시영역을 정의하는 복수의 제1발광소자들; 상기 기판 상에 배치되며, 상기 제2표시영역을 정의하는 복수의 제2발광소자들; 상기 복수의 제1발광소자들 상에 배치되며, 상기 제2표시영역에 대응하는 홀을 포함하는 광학기능층; 상기 복수의 제2발광소자들 상에 배치되며, 상기 제2표시영역의 상기 투과영역에 대응하는 관통부를 포함하는 메탈층; 및 상기 복수의 제2발광소자들과 상기 메탈층 사이에 개재되는 캡핑층;을 포함하는, 표시 장치가 제공된다. According to one aspect of the present invention, there is provided a display device including a first display area and a second display area having a transmissive area, the display device comprising: a substrate; a plurality of first light emitting devices disposed on the substrate and defining the first display area; a plurality of second light emitting elements disposed on the substrate and defining the second display area; an optical function layer disposed on the plurality of first light emitting devices and including a hole corresponding to the second display area; a metal layer disposed on the plurality of second light emitting devices and including a through portion corresponding to the transmissive area of the second display area; and a capping layer interposed between the plurality of second light emitting devices and the metal layer.

본 실시예에 따르면, 상기 메탈층은, 망간(Mn), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 니켈(Ni), 코발트(Co), 구리(Cu), 알루미늄(Al), 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 티타늄 알리미늄 질화물(TiAlNx), 티타늄 탄화물(TiC), 몰리브덴 산화물(MoOx), 크롬 산화물(CrOx) 및 텅스텐 산화물(WOx)을 포함하는 그룹에서 선택된 적어도 어느 하나를 포함할 수 있다. According to the present embodiment, the metal layer is manganese (Mn), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), nickel (Ni), cobalt (Co), copper (Cu) , aluminum (Al), chromium nitride (CrN x ), titanium nitride (TiN x ), titanium aluminum nitride (TiAlN x ), titanium carbide (TiC), molybdenum oxide (MoO x ), chromium oxide (CrO x ), and tungsten At least one selected from the group including oxide (WO x ) may be included.

본 실시예에 따르면, 상기 메탈층은, 평면 상에서 적어도 상기 복수의 제2발광소자들과 중첩될 수 있다. According to the present embodiment, the metal layer may overlap at least the plurality of second light emitting devices on a plane.

본 실시예에 따르면, 상기 메탈층은, 평면 상에서 상기 복수의 제1발광소자들과 중첩되지 않을 수 있다.According to the present embodiment, the metal layer may not overlap the plurality of first light emitting devices on a plane surface.

본 실시예에 따르면, 상기 캡핑층은, 상기 복수의 제2발광소자들에서 반사되는 광과 상기 메탈층에서 반사되는 광이 서로 상쇄간섭 되도록 하는 두께를 가질 수 있다.According to the present embodiment, the capping layer may have a thickness such that the light reflected from the plurality of second light emitting devices and the light reflected from the metal layer are destructively interfered with each other.

본 실시예에 따르면, 상기 캡핑층은 유기 절연물을 포함할 수 있다.According to this embodiment, the capping layer may include an organic insulating material.

본 실시예에 따르면, 상기 복수의 제2발광소자들 각각은, 상기 기판 상에 배치된 화소전극; 상기 화소전극 상에 배치된 대향전극; 및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층;을 포함할 수 있다.According to the present embodiment, each of the plurality of second light emitting devices may include: a pixel electrode disposed on the substrate; a counter electrode disposed on the pixel electrode; and an intermediate layer interposed between the pixel electrode and the counter electrode.

본 실시예에 따르면, 상기 복수의 제2발광소자들 각각의 상기 화소전극의 가장자리를 덮으며, 상기 복수의 제2발광소자들 각각의 발광영역을 정의하는 개구를 포함하는 화소정의막;을 더 포함할 수 있다.According to the present embodiment, a pixel defining layer covering an edge of the pixel electrode of each of the plurality of second light emitting devices and including an opening defining a light emitting area of each of the plurality of second light emitting devices; may include

본 실시예에 따르면, 상기 화소정의막은 차광물질을 포함할 수 있다. According to the present embodiment, the pixel defining layer may include a light blocking material.

본 실시예에 따르면, 상기 메탈층 상에 배치되며, 적어도 하나의 무기층 및 적어도 하나의 유기층을 구비한 봉지층;을 더 포함할 수 있다.According to the present embodiment, the encapsulation layer is disposed on the metal layer and includes at least one inorganic layer and at least one organic layer; may further include.

본 실시예에 따르면, 상기 봉지층 상의 상기 제2표시영역에 위치하는 차광패턴층;을 더 포함하며, 상기 차광패턴층은, 차광물질을 포함하는 바디부; 및 상기 바디부에 인접한 제1개구부 및 제2개구부;를 포함할 수 있다. According to the present embodiment, the method further includes a light blocking pattern layer positioned in the second display area on the encapsulation layer, wherein the light blocking pattern layer includes: a body portion including a light blocking material; and a first opening and a second opening adjacent to the body portion.

본 실시예에 따르면, 상기 차광패턴층의 상기 제1개구부는 평면 상에서 상기 복수의 제2발광소자들 중 어느 하나와 중첩하며, 상기 차광패턴층의 상기 제2개구부는 평면 상에서 상기 제2표시영역의 상기 투과영역과 중첩할 수 있다. According to the present exemplary embodiment, the first opening of the light blocking pattern layer overlaps any one of the plurality of second light emitting devices on a plane, and the second opening of the light blocking pattern layer is the second display area on a plane may overlap the transmission region of

본 실시예에 따르면, 상기 기판의 일 면에 수직하는 가상의 평면 상에서, 상기 차광패턴층의 상기 바디부의 폭은 상기 화소정의막의 폭보다 작을 수 있다. According to the present embodiment, on an imaginary plane perpendicular to one surface of the substrate, the width of the body portion of the light blocking pattern layer may be smaller than the width of the pixel defining layer.

본 실시예에 따르면, 상기 봉지층과 상기 차광패턴층 사이에 개재되며, 감지전극들 및 상기 감지전극들에 전기적으로 연결된 트레이스 라인들을 포함하는 터치감지층;을 더 포함할 수 있다. According to the present embodiment, a touch sensing layer interposed between the encapsulation layer and the light blocking pattern layer and including sensing electrodes and trace lines electrically connected to the sensing electrodes; may further include.

본 발명의 다른 관점에 따르면, 서로 상이한 해상도를 갖는 제1표시영역과 제2표시영역을 구비하는 표시 장치; 및 상기 제2표시영역에 구비된 투과영역과 중첩하는 전자컴포넌트;를 포함하며, 상기 표시 장치는, 기판; 상기 기판 상에 배치되며, 상기 제1표시영역을 정의하는 복수의 제1발광소자들; 상기 기판 상에 배치되며, 상기 제2표시영역을 정의하는 복수의 제2발광소자들; 상기 복수의 제1발광소자 상에 배치되며, 상기 제2표시영역에 대응하는 홀을 포함하는 광학기능층; 상기 복수의 제2발광소자들 상에 배치되며, 상기 제2표시영역의 상기 투과영역에 대응하는 관통부를 포함하는 메탈층; 및 상기 복수의 제2발광소자들과 상기 메탈층 사이에 개재되며, 상기 복수의 제2발광소자들에서 반사되는 광과 상기 메탈층에서 반사되는 광이 서로 상쇄간섭 되도록 소정의 두께를 갖는 캡핑층;을 포함하는, 전자 기기가 제공된다. According to another aspect of the present invention, there is provided a display device comprising: a display device including a first display area and a second display area having different resolutions; and an electronic component overlapping the transmissive region provided in the second display region, wherein the display device includes: a substrate; a plurality of first light emitting devices disposed on the substrate and defining the first display area; a plurality of second light emitting elements disposed on the substrate and defining the second display area; an optical function layer disposed on the plurality of first light emitting devices and including holes corresponding to the second display areas; a metal layer disposed on the plurality of second light emitting devices and including a through portion corresponding to the transmissive area of the second display area; and a capping layer interposed between the plurality of second light emitting devices and the metal layer, the capping layer having a predetermined thickness so that the light reflected from the plurality of second light emitting devices and the light reflected from the metal layer interfere with each other destructively. ; An electronic device is provided, including.

본 실시예에 따르면, 상기 캡핑층은, 상기 제2표시영역의 상기 투과영역에 대응하는 관통부를 포함할 수 있다. According to the present embodiment, the capping layer may include a penetrating portion corresponding to the transmissive area of the second display area.

본 실시예에 따르면, 상기 메탈층은, 평면 상에서 적어도 상기 복수의 제2발광소자들과 중첩하되, 상기 복수의 제1발광소자들과 중첩되지 않을 수 있다. According to the present embodiment, the metal layer may overlap at least the plurality of second light emitting devices on a plane, but may not overlap the plurality of first light emitting devices.

본 실시예에 따르면, 상기 복수의 제2발광소자들 각각은, 상기 기판 상에 배치된 화소전극; 상기 화소전극 상에 배치된 대향전극; 및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층;을 포함하고, 상기 복수의 제2발광소자들 각각의 상기 화소전극의 가장자리를 덮으며, 차광물질을 포함하는 화소정의막;을 더 포함할 수 있다. According to the present embodiment, each of the plurality of second light emitting devices may include: a pixel electrode disposed on the substrate; a counter electrode disposed on the pixel electrode; and an intermediate layer interposed between the pixel electrode and the counter electrode, and a pixel defining layer covering an edge of the pixel electrode of each of the plurality of second light emitting devices and including a light blocking material. can

본 실시예에 따르면, 상기 메탈층 상에 배치되며, 적어도 하나의 무기층 및 적어도 하나의 유기층을 구비한 봉지층; 상기 봉지층 상에 배치되며, 감지전극들 및 상기 감지전극들에 전기적으로 연결된 트레이스 라인들을 포함하는 터치감지층; 및 상기 터치감지층 상의 제2표시영역에 위치하는 차광패턴층;을 더 포함할 수 있다. According to the present embodiment, an encapsulation layer disposed on the metal layer and having at least one inorganic layer and at least one organic layer; a touch sensing layer disposed on the encapsulation layer and including sensing electrodes and trace lines electrically connected to the sensing electrodes; and a light blocking pattern layer positioned in the second display area on the touch sensing layer.

본 실시예에 따르면, 상기 차광패턴층은, 차광물질을 포함하는 바디부; 및 상기 바디부에 의해 적어도 일부가 둘러싸인 제1개구부 및 제2개구부;를 포함하고, 상기 차광패턴층의 상기 제1개구부는 평면 상에서 상기 복수의 제2발광소자들 중 어느 하나와 중첩하며, 상기 차광패턴층의 상기 제2개구부는 평면 상에서 상기 제2표시영역의 상기 투과영역과 중첩할 수 있다. According to this embodiment, the light blocking pattern layer may include a body portion including a light blocking material; and a first opening and a second opening at least partially surrounded by the body portion, wherein the first opening of the light blocking pattern layer overlaps any one of the plurality of second light emitting elements on a plane surface, and the The second opening of the light blocking pattern layer may overlap the transmissive area of the second display area in a plan view.

전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following detailed description, claims and drawings for carrying out the invention.

이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.These general and specific aspects may be embodied using a system, method, computer program, or combination of any system, method, and computer program.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전자컴포넌트가 배치되는 영역이 제2표시영역으로서 이미지를 디스플레이할 수 있는 표시 장치 및 이를 구비한 전자 기기를 제공할 수 있다. 나아가, 광학기능층이 제2표시영역에 대응하는 홀을 포함함으로써, 제2표시영역에서의 투과율을 향상시키고 전자컴포넌트의 성능을 향상시킬 수 있다. 또한, 제2표시영역에 배치된 캡핑층 및 메탈층을 통해, 제2표시영역에서의 외광 반사율을 감소시키고 외광 시인성을 개선할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다. According to an embodiment of the present invention made as described above, it is possible to provide a display device capable of displaying an image in an area in which an electronic component is disposed as a second display area, and an electronic device having the same. Furthermore, since the optical functional layer includes a hole corresponding to the second display region, transmittance in the second display region may be improved and the performance of the electronic component may be improved. In addition, through the capping layer and the metal layer disposed in the second display region, it is possible to reduce the reflectance of external light in the second display region and improve the visibility of external light. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 실시예들에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에 구비되는 어느 하나의 화소회로의 등가회로도이다.
도 4a는 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 제1표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 전자 기기의 표시 장치 중 제2표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5b는 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 일부를 발췌하여 개략적으로 도시한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 터치감지층을 개략적으로 나타낸 평면도이다.
도 10은 본 발명의 일 실시예에 따른 터치감지층의 적층 구조를 보여주는 단면도이다.
도 11 및 도 12는 각각 본 발명의 일 실시예에 따른 터치감지층 중 제1도전층 및 제2도전층을 나타낸 평면도이다.
도 13은 본 발명의 다른 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 전자 기기의 표시 장치의 차광패턴층의 배치를 개략적으로 나타낸 평면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 전자 기기의 표시 장치의 메탈층의 배치를 개략적으로 나타낸 평면도이다.
1 is a perspective view schematically illustrating an electronic device according to an embodiment of the present invention.
2 is a cross-sectional view schematically illustrating a part of an electronic device according to embodiments of the present invention.
3 is an equivalent circuit diagram of any one pixel circuit included in a display device according to an exemplary embodiment of the present invention.
4A is a plan view schematically illustrating a portion of a first display area of a display device of an electronic device according to an exemplary embodiment of the present invention.
4B is a plan view schematically illustrating a portion of a second display area of a display device of an electronic device according to an exemplary embodiment of the present invention.
5A is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to an exemplary embodiment.
5B is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to an exemplary embodiment.
6 is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to an exemplary embodiment.
7 is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to another exemplary embodiment of the present invention.
8 is a plan view schematically illustrating a portion of a display device of an electronic device according to an exemplary embodiment of the present invention.
9 is a plan view schematically illustrating a touch sensing layer of a display device according to an exemplary embodiment of the present invention.
10 is a cross-sectional view showing a laminated structure of a touch sensing layer according to an embodiment of the present invention.
11 and 12 are plan views each showing a first conductive layer and a second conductive layer among the touch sensing layers according to an embodiment of the present invention.
13 is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to another exemplary embodiment of the present invention.
14 is a plan view schematically illustrating an arrangement of a light blocking pattern layer of a display device of an electronic device according to another exemplary embodiment of the present invention.
15 is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to still another exemplary embodiment of the present invention.
16 is a plan view schematically illustrating an arrangement of a metal layer of a display device of an electronic device according to another exemplary embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method for achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when described with reference to the drawings, the same or corresponding components are given the same reference numerals, and the overlapping description thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.In the following embodiments, terms such as first, second, etc. are used for the purpose of distinguishing one component from another, not in a limiting sense.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following examples, the singular expression includes the plural expression unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.In the following embodiments, terms such as include or have means that the features or components described in the specification are present, and the possibility that one or more other features or components will be added is not excluded in advance.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.In the following embodiments, when it is said that a part such as a film, region, or component is on or on another part, not only when it is directly on the other part, but also another film, region, component, etc. is interposed therebetween. Including cases where there is

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, the size of the components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.In cases where certain embodiments may be implemented otherwise, a specific process sequence may be performed different from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to the order described.

본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.In the present specification, "A and/or B" refers to A, B, or A and B. And, "at least one of A and B" represents the case of A, B, or A and B.

이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.In the following embodiments, when a film, region, or component is connected, when the film, region, or component is directly connected, or/and in the middle of another film, region, or component It includes cases where they are interposed and indirectly connected. For example, in the present specification, when it is said that a film, region, component, etc. are electrically connected, when the film, region, component, etc. are directly electrically connected, and/or another film, region, component, etc. is interposed therebetween. This indicates an indirect electrical connection.

x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.The x-axis, y-axis, and z-axis are not limited to three axes on a Cartesian coordinate system, and may be interpreted in a broad sense including them. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.

도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시하는 사시도이다.1 is a perspective view schematically illustrating an electronic device according to an embodiment of the present invention.

도 1을 참조하면, 전자 기기(1)는 표시영역(DA) 및 표시영역(DA)에 인접한 주변영역(PA)을 포함할 수 있다. 전자 기기(1)는 표시영역(DA)에 배열된 복수의 화소(PX)들의 어레이를 통해 이미지를 제공할 수 있다. Referring to FIG. 1 , the electronic device 1 may include a display area DA and a peripheral area PA adjacent to the display area DA. The electronic device 1 may provide an image through an array of a plurality of pixels PX arranged in the display area DA.

복수의 화소(PX)들은 제1표시영역(DA1)에 배치된 복수의 제1화소(PX1)들 및 제2표시영역(DA2)에 배치된 복수의 제2화소(PX2)들을 포함할 수 있다. 복수의 제1화소(PX1)들의 어레이와 복수의 제2화소(PX2)들의 어레이는 서로 상이할 수 있다. 예컨대, 제2표시영역(DA2)에 배치된 복수의 제2화소(PX2)들 사이에는 투과영역(TA)이 배치되는 것과 같이, 제2표시영역(DA2)의 제2화소(PX2)들의 어레이는 제1표시영역(DA1)의 제1화소(PX1)들의 어레이와 서로 다를 수 있다.The plurality of pixels PX may include a plurality of first pixels PX1 disposed in the first display area DA1 and a plurality of second pixels PX2 disposed in the second display area DA2. . The array of the plurality of first pixels PX1 and the array of the plurality of second pixels PX2 may be different from each other. For example, the array of second pixels PX2 of the second display area DA2 is such that the transmissive area TA is disposed between the plurality of second pixels PX2 disposed in the second display area DA2 . may be different from the array of the first pixels PX1 in the first display area DA1.

전자 기기(1)는 제1표시영역(DA1)에 배치된 제1화소(PX1)들에서 방출되는 광을 이용하여 제1이미지를 제공할 수 있고, 제2표시영역(DA2)에 배치된 제2화소(PX2)들에서 방출되는 광을 이용하여 제2이미지를 제공할 수 있다. 일부 실시예에서, 제1이미지 및 제2이미지는 전자 기기(1)의 표시영역(DA)을 통해 제공하는 어느 하나의 이미지의 일부분들일 수 있다. 또는, 일부 실시예에서, 전자 기기(1)는 서로 독립적인 제1이미지 및 제2이미지를 제공할 수 있다. The electronic device 1 may provide a first image by using light emitted from the first pixels PX1 disposed in the first display area DA1 , and may provide a first image disposed in the second display area DA2 . A second image may be provided using light emitted from the two pixels PX2 . In some embodiments, the first image and the second image may be portions of any one image provided through the display area DA of the electronic device 1 . Alternatively, in some embodiments, the electronic device 1 may provide a first image and a second image independent of each other.

제2표시영역(DA2)은 복수의 제2화소(PX2)들 사이에 위치하는 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 광이 투과할 수 있는 영역으로, 제2화소(PX2)가 배치되지 않는다. The second display area DA2 may include a transmission area TA positioned between the plurality of second pixels PX2 . The transmission area TA is an area through which light can pass, and the second pixel PX2 is not disposed therein.

주변영역(PA)은 이미지를 제공하지 않는 비표시영역으로서, 표시영역(DA)을 전체적으로 또는 부분적으로 둘러쌀 수 있다. 주변영역(PA)에는 표시영역(DA)에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(PA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.The peripheral area PA is a non-display area that does not provide an image, and may entirely or partially surround the display area DA. A driver for providing an electrical signal or power to the display area DA may be disposed in the peripheral area PA. In the peripheral area PA, a pad that is an area to which an electronic device, a printed circuit board, or the like can be electrically connected may be disposed.

제2표시영역(DA2)은 도 1에 도시된 바와 같이 평면 상에서 원형의 형상을 갖거나, 타원형의 형상을 가질 수 있다. 물론 본 발명은 이에 제한되지 않으며, 예컨대 제2표시영역(DA2)은 사각형 또는 바(bar) 타입과 같은 다각형의 형상을 가질 수 있다.The second display area DA2 may have a circular shape or an elliptical shape on a plane as shown in FIG. 1 . Of course, the present invention is not limited thereto, and for example, the second display area DA2 may have a polygonal shape such as a quadrangle or a bar type.

제2표시영역(DA2)은 제1표시영역(DA1)의 내측에 배치되거나, 제1표시영역(DA1)의 일측에 배치될 수 있다. 도 1에 도시된 바와 같이 제2표시영역(DA2)은 제1표시영역(DA1)에 의해 전체적으로 둘러싸일 수 있다. 일부 실시예로서, 제2표시영역(DA2)은 제1표시영역(DA1)에 의해 부분적으로 둘러싸일 수 있다. 예를 들어, 제2표시영역(DA2)은 제1표시영역(DA1)의 일측 코너 부분에 위치한 채, 제1표시영역(DA1)에 의해 부분적으로 둘러싸일 수 있다.The second display area DA2 may be disposed inside the first display area DA1 or at one side of the first display area DA1 . As shown in FIG. 1 , the second display area DA2 may be entirely surrounded by the first display area DA1 . In some embodiments, the second display area DA2 may be partially surrounded by the first display area DA1 . For example, the second display area DA2 may be positioned at one corner of the first display area DA1 and may be partially surrounded by the first display area DA1 .

표시영역(DA)에 대한 제2표시영역(DA2)의 비율은 표시영역(DA)에 대한 제1표시영역(DA1)의 비율 보다 작을 수 있다. 전자 기기(1)는 도 1에 도시된 바와 같이 하나의 제2표시영역(DA2)을 포함하거나, 2 개 또는 그 이상의 제2표시영역(DA2)들을 포함할 수 있다. A ratio of the second display area DA2 to the display area DA may be smaller than a ratio of the first display area DA1 to the display area DA. The electronic device 1 may include one second display area DA2 as shown in FIG. 1 , or may include two or more second display areas DA2 .

전자 기기(1)는 도 1에 도시된 바와 같이 평면 상에서 모서리가 둥근 사각형의 형상을 가질 수 있으나, 이에 제한되지 않는다. 전자 기기(1)는 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있다. The electronic device 1 may have a rectangular shape with rounded corners on a plane as shown in FIG. 1 , but is not limited thereto. The electronic device 1 may have various shapes such as polygons, circles, and ovals.

전자 기기(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 장치일 수 있다. 또한, 일 실시예에 전자 기기(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)일 수 있다. The electronic device 1 includes a mobile phone, a smart phone, a tablet personal computer (PC), a mobile communication terminal, an electronic notebook, an e-book, a portable multimedia player (PMP), a navigation system, and an Ultra (UMPC). It may be a portable device such as a Mobile PC). In addition, in an embodiment, the electronic device 1 may be a wearable device such as a smart watch, a watch phone, a glasses display, and a head mounted display (HMD). have.

한편, 이하에서는 전자 기기(1)가 발광소자(Light emitting element)로서 유기발광다이오드(Organic Light Emitting Diode, OLED)를 포함하는 것을 설명하지만, 본 발명의 전자 기기(1)는 이에 제한되지 않는다. 다른 실시예로서, 전자 기기(1)는 무기 발광 다이오드를 포함하는 발광 표시 장치, 즉 무기 발광 표시 장치(Inorganic Light Emitting Display)를 구비할 수 있다. 무기 발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기 발광다이오드는 수~수백 마이크로미터의 폭을 가질 수 있으며, 일부 실시예에서 무기 발광다이오드는 마이크로 LED로 지칭될 수 있다. 또 다른 실시예로서, 전자 기기(1)는 양자점 발광 표시 장치(Quantum dot Light Emitting Display)를 구비할 수 있다. Meanwhile, in the following description, it will be described that the electronic device 1 includes an organic light emitting diode (OLED) as a light emitting element, but the electronic device 1 of the present invention is not limited thereto. As another embodiment, the electronic device 1 may include a light emitting display device including an inorganic light emitting diode, that is, an inorganic light emitting display device. The inorganic light emitting diode may include a PN diode including inorganic semiconductor-based materials. When a voltage is applied to the PN junction diode in the forward direction, holes and electrons are injected, and energy generated by recombination of the holes and electrons is converted into light energy to emit light of a predetermined color. The aforementioned inorganic light emitting diode may have a width of several to several hundred micrometers, and in some embodiments, the inorganic light emitting diode may be referred to as a micro LED. As another embodiment, the electronic device 1 may include a quantum dot light emitting display.

도 2는 본 발명의 실시예들에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다. 2 is a cross-sectional view schematically illustrating a part of an electronic device according to embodiments of the present invention.

도 2를 참조하면, 전자 기기(1)는 표시 장치(10) 및 표시 장치(10)와 중첩하는 전자컴포넌트(20)를 포함할 수 있다. Referring to FIG. 2 , the electronic device 1 may include a display device 10 and an electronic component 20 overlapping the display device 10 .

표시 장치(10)는 제1이미지를 표시하는 영역인 제1표시영역(DA1)과, 제2이미자를 표시하며 전자컴포넌트(20)와 중첩되는 영역인 제2표시영역(DA2)을 포함할 수 있다. The display device 10 may include a first display area DA1 that is an area that displays a first image, and a second display area DA2 that displays a second image and overlaps the electronic component 20 . have.

표시 장치(10)는 기판(100), 기판(100) 상의 표시층(DISL), 터치감지층(40), 광학기능층(60), 및 기판(100) 하부에 배치된 하부보호필름(PF)을 포함할 수 있다. 표시층(DISL)은 박막트랜지스터(TFT) 및 절연층(IL)들을 포함하는 화소회로층(PCL), 발광소자(200)로서 유기발광다이오드(OLED), 및 발광소자(200)를 덮는 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이에는 버퍼층(111)이 배치될 수 있다. The display device 10 includes a substrate 100 , a display layer DISL on the substrate 100 , a touch sensing layer 40 , an optical function layer 60 , and a lower protective film PF disposed under the substrate 100 . ) may be included. The display layer DISL includes a pixel circuit layer PCL including a thin film transistor TFT and insulating layers IL, an organic light emitting diode OLED as the light emitting device 200 , and a sealing member covering the light emitting device 200 . (ENCM) may be included. A buffer layer 111 may be disposed between the substrate 100 and the display layer DISL.

기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 예컨대, 고분자 수지를 포함하는 기판(100)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 특성을 가질 수 있다. 일 실시예로, 기판(100)은 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.The substrate 100 may include glass or a polymer resin. For example, the substrate 100 including the polymer resin may have a flexible characteristic capable of bending, folding, rolling, or the like. In one embodiment, the substrate 100 may have a multilayer structure including a layer including a polymer resin and an inorganic layer (not shown).

표시층(DISL)의 발광소자(200), 즉 유기발광다이오드(OLED)는 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다. 유기발광다이오드(OLED)는 포함된 유기물의 종류에 따라 서로 다른 색, 예컨대 적색, 녹색 또는 청색의 광을 방출할 수 있다.The light emitting device 200 of the display layer DISL, that is, the organic light emitting diode OLED, may be electrically connected to the thin film transistor TFT. The organic light emitting diode (OLED) may emit light of different colors, for example, red, green, or blue light according to the type of organic material included therein.

표시층(DISL)의 발광소자(200)는 발광영역을 통해 빛을 방출하며, 이러한 발광영역을 화소(PX)로 정의할 수 있다. 화소(PX)는 예컨대 적색, 녹색 또는 청색의 광을 방출할 수 있는 영역으로 정의될 수 있다. 표시영역(DA)은 이미지를 제공하는 영역으로서, 화소(PX)들의 어레이를 통해 이미지가 제공되므로, 복수의 발광소자(200)들은 표시영역(DA)을 정의할 수 있다. The light emitting device 200 of the display layer DISL emits light through a light emitting area, and this light emitting area may be defined as a pixel PX. The pixel PX may be defined as an area capable of emitting red, green, or blue light, for example. The display area DA is an area providing an image, and since the image is provided through the array of pixels PX, the plurality of light emitting devices 200 may define the display area DA.

예컨대, 복수의 제1발광소자(200-1)들은 제1표시영역(DA1)을 정의하며, 복수의 제2발광소자(200-2)들은 제2표시영역(DA2)을 정의할 수 있다. 구체적으로, 제1발광소자(200-1)가 빛을 방출하는 발광영역이 제1화소(PX1)로 정의되고, 복수의 제1화소(PX1)들의 어레이가 이미지를 제공하는 영역은 제1표시영역(DA1)으로 정의될 수 있다. 또한, 제2발광소자(200-2)가 빛을 방출하는 발광영역이 제2화소(PX2)로 정의되고, 복수의 제2화소(PX2)들의 어레이가 이미지를 제공하는 영역은 제2표시영역(DA2)으로 정의될 수 있다. For example, the plurality of first light emitting devices 200 - 1 may define a first display area DA1 , and the plurality of second light emitting devices 200 - 2 may define a second display area DA2 . In detail, the light emitting area in which the first light emitting device 200 - 1 emits light is defined as the first pixel PX1 , and the area in which the array of the plurality of first pixels PX1 provides an image is the first display area. It may be defined as an area DA1. In addition, the light emitting area from which the second light emitting device 200 - 2 emits light is defined as the second pixel PX2 , and the area in which the array of the plurality of second pixels PX2 provides an image is the second display area It can be defined as (DA2).

제1표시영역(DA1)에는 제1발광소자(200-1)와 전기적으로 연결된 박막트랜지스터(TFT)가 배치될 수 있다. 일 예로, 제2표시영역(DA2)에도 제2표시영역(DA2)에 위치한 제2발광소자(200-2)와 전기적으로 연결된 박막트랜지스터(TFT)가 배치될 수 있다. 다른 예로, 제2발광소자(200-2)와 전기적으로 연결된 박막트랜지스터(TFT)는 제2표시영역(DA2)이 아닌 주변영역(PA, 도 1 참조)에 위치할 수 있다. A thin film transistor TFT electrically connected to the first light emitting device 200 - 1 may be disposed in the first display area DA1 . For example, a thin film transistor TFT electrically connected to the second light emitting device 200 - 2 positioned in the second display area DA2 may be disposed in the second display area DA2 as well. As another example, the thin film transistor TFT electrically connected to the second light emitting device 200 - 2 may be located in the peripheral area PA (refer to FIG. 1 ) instead of the second display area DA2 .

제2표시영역(DA2)은 박막트랜지스터(TFT) 및 발광소자(200)가 배치되지 않는 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 전자컴포넌트(20)로부터 방출되는 빛/신호 또는 전자컴포넌트(20)로 입사되는 빛/신호가 투과(tansmission)되는 영역일 수 있다. 표시 장치(10)에서, 투과영역(TA)의 투과율은 약 30%이상이거나, 약 40%이상이거나, 약 50% 이상이거나, 약 60% 이상이거나, 약 75% 이상이거나, 약 80% 이상이거나, 약 85% 이상이거나, 약 90% 이상일 수 있다.The second display area DA2 may include a transmission area TA in which the thin film transistor TFT and the light emitting device 200 are not disposed. The transmission area TA may be a region through which light/signal emitted from the electronic component 20 or light/signal incident to the electronic component 20 is transmitted (tansmission). In the display device 10 , the transmittance of the transmissive area TA is about 30% or more, about 40% or more, about 50% or more, about 60% or more, about 75% or more, about 80% or more, or , may be greater than or equal to about 85%, or greater than or equal to about 90%.

비록 도 2에는 도시되지 않았으나, 제2표시영역(DA2)에는 하부금속층이 배치될 수 있다. 하부금속층은 제2표시영역(DA2)에 배치된 발광소자(200)의 하부에 배치될 수 있다. 제2표시영역(DA2)에 박막트랜지스터(TFT)가 배치되는 경우, 하부금속층은 박막트랜지스터(TFT)의 하부에 배치될 수 있다. 예컨대, 기판(100)과 박막트랜지스터(TFT) 사이에 하부금속층이 배치될 수 있다. 하부금속층은 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)에서 반사된 광이 제2표시영역(DA2)에 배치된 박막트랜지스터(TFT)에 입사하는 것을 방지할 수 있다. 이를 통해, 박막트랜지스터(TFT)의 성능 저하를 방지하거나 최소화할 수 있다.Although not shown in FIG. 2 , a lower metal layer may be disposed in the second display area DA2 . The lower metal layer may be disposed under the light emitting device 200 disposed in the second display area DA2. When the thin film transistor TFT is disposed in the second display area DA2 , the lower metal layer may be disposed under the thin film transistor TFT. For example, a lower metal layer may be disposed between the substrate 100 and the thin film transistor TFT. The lower metal layer may prevent light emitted from the electronic component 20 or reflected from the electronic component 20 from being incident on the thin film transistor TFT disposed in the second display area DA2. Through this, it is possible to prevent or minimize the performance degradation of the thin film transistor (TFT).

발광소자(200)는 봉지층(300) 또는 밀봉기판(미도시)과 같은 밀봉부재(ENCM)로 커버될 수 있다. 선택적 실시예로서, 도 2에 도시된 바와 같이 유기발광다이오드(OLED)는 봉지층(300)에 의해 커버될 수 있다. 일 실시예로 봉지층(300)은 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 봉지층(300)은 제1 및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다. The light emitting device 200 may be covered with an encapsulation layer 300 or a sealing member ENCM such as a sealing substrate (not shown). As an optional embodiment, as shown in FIG. 2 , the organic light emitting diode (OLED) may be covered by the encapsulation layer 300 . In an embodiment, the encapsulation layer 300 may include one inorganic encapsulation layer and at least one organic encapsulation layer. For example, the encapsulation layer 300 may include first and second inorganic encapsulation layers 310 and 330 and an organic encapsulation layer 320 therebetween.

터치감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치감지층(40)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치감지층(40)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.The touch sensing layer 40 may acquire coordinate information according to an external input, for example, a touch event. The touch sensing layer 40 may include a touch electrode and touch wires connected to the touch electrode. The touch sensing layer 40 may sense an external input using a self-capacitance method or a mutual capacitance method.

터치감지층(40)은 밀봉부재(ENCM) 상에 형성될 수 있다. 또는, 터치감지층(40)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA, Optically Clear Adhesive)와 같은 점착층을 통해 밀봉부재(ENCM) 상에 결합될 수 있다. 일 실시예로서, 도 2에 도시된 바와 같이 터치감지층(40)은 밀봉부재(ENCM) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치감지층(40)과 밀봉부재(ENCM) 사이에 개재되지 않을 수 있다. The touch sensing layer 40 may be formed on the sealing member ENCM. Alternatively, the touch sensing layer 40 may be separately formed on the touch substrate and then coupled to the sealing member ENCM through an adhesive layer such as an optically clear adhesive (OCA). As an embodiment, as shown in FIG. 2 , the touch-sensitive layer 40 may be formed directly on the sealing member ENCM, and in this case, the adhesive layer is between the touch-sensitive layer 40 and the sealing member ENCM. may not be included.

광학기능층(60)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(10) 을 향해 입사하는 빛(외광)의 반사율을 감소시킬 수 있다. 일부 실시예에서, 광학기능층(60)은 편광 필름(예컨대, 원편광 필름)을 포함할 수 있다. The optical function layer 60 may include an anti-reflection layer. The anti-reflection layer may reduce reflectance of light (external light) incident from the outside toward the display device 10 . In some embodiments, the optical function layer 60 may include a polarizing film (eg, a circularly polarizing film).

본 발명의 일 실시예에 따르면, 광학기능층(60)은 제2표시영역(DA2)에 대응하는 홀(60H)을 구비할 수 있다. 예컨대, 상기 홀(60H)은 제2표시영역(DA2)의 전체에 대응할 수 있다. 여기서, 구성요소들이 서로 '대응한다'라는 것은 기판(100)의 일 면에 수직인 방향으로 표시 장치(10)를 바라볼 시 구성요소들이 서로 중첩하는 것을 의미할 수 있다. 상기 홀(60H)은 광학기능층(60)의 일부가 두께 방향을 따라 전부 제거되면서 형성된 관통홀(through-hole)일 수 있다. 이에 따라, 제2표시영역(DA2)에서의 광투과율이 예컨대 투과영역(TA)의 광 투과율이 현저히 향상될 수 있다. 일부 실시예로, 상기 홀(60H)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다. According to an embodiment of the present invention, the optical function layer 60 may include a hole 60H corresponding to the second display area DA2. For example, the hole 60H may correspond to the entire second display area DA2. Here, when the components 'correspond to' each other, the components overlap each other when the display device 10 is viewed in a direction perpendicular to one surface of the substrate 100 . The hole 60H may be a through-hole formed while a part of the optical functional layer 60 is completely removed along the thickness direction. Accordingly, the light transmittance of the second display area DA2, for example, the light transmittance of the transmitting area TA may be remarkably improved. In some embodiments, the hole 60H may be filled with a transparent material such as an optically clear resin (OCR).

하부보호필름(PF)은 기판(100)의 하면에 부착될 수 있다. 하부보호필름(PF)과 기판(100) 사이에는 점착층(미도시)이 개재될 수 있다. 또는, 하부보호필름(PF)은 기판(100)의 하면 상에 직접 형성될 수 있으며, 이 경우 하부보호필름(PF)과 기판(100) 사이에는 점착층이 개재되지 않는다.The lower protective film PF may be attached to the lower surface of the substrate 100 . An adhesive layer (not shown) may be interposed between the lower protective film PF and the substrate 100 . Alternatively, the lower protective film PF may be directly formed on the lower surface of the substrate 100 . In this case, an adhesive layer is not interposed between the lower protective film PF and the substrate 100 .

하부보호필름(PF)은 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 선택적 실시예로, 하부보호필름(PF)은 제2표시영역(DA2)에 대응하는 개구(PF-OP)를 구비할 수 있다. 하부보호필름(PF)의 개구(PF-OP)는 하부보호필름(PF)의 일부가 두께 방향으로 제거되면서 형성된 오목한 부분이다. 일부 실시예에서, 하부보호필름(PF)의 개구(PF-OP)는 하부보호필름(PF)의 일부가 두께 방향을 따라 전부 제거되면서 형성될 수 있으며, 이 경우 도 2에 도시된 바와 같은 관통홀(through-hole)의 형상을 가질 수 있다. 일부 실시예에서, 하부보호필름(PF)의 개구(PF-OP)는 하부보호필름(PF)의 일부가 두께 방향을 따라 일부 제거되면서 블라인드홀(blind-hole)의 형상을 가질 수 있다. The lower protective film PF may serve to support and protect the substrate 100 . In an optional embodiment, the lower protective film PF may include an opening PF-OP corresponding to the second display area DA2. The opening PF-OP of the lower protective film PF is a concave portion formed while a portion of the lower protective film PF is removed in the thickness direction. In some embodiments, the opening PF-OP of the lower protective film PF may be formed while a portion of the lower protective film PF is completely removed along the thickness direction. It may have a shape of a through-hole. In some embodiments, the opening PF-OP of the lower protective film PF may have a blind-hole shape while a portion of the lower protective film PF is partially removed along the thickness direction.

하부보호필름(PF)이 개구(PF-OP)를 구비함으로써, 제2표시영역(DA2)의 투과율, 예컨대 투과영역(TA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(PF)은 폴리에틸렌 테레프탈레이드(PET, polyethyelene terephthalate) 또는 폴리이미드(PI, polyimide)와 같은 유기절연물을 포함할 수 있다.Since the lower protective film PF has the opening PF-OP, the transmittance of the second display area DA2, for example, the light transmittance of the transmitting area TA may be improved. The lower protective film PF may include an organic insulating material such as polyethylene terephthalate (PET) or polyimide (PI).

전자컴포넌트(20)는 제2표시영역(DA2)에 위치할 수 있다. 전자컴포넌트(20)는 광 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 광을 출력하는 소형 램프이거나, 화상을 캡쳐하는 이미지 센서(예, 카메라) 등일 수 있다. 광을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 광을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다. 일부 실시예에서, 전자컴포넌트(20)는 발광부와 수광부와 같이 서브-컴포넌트들을 포함할 수 있다. 발광부와 수광부는 일체화된 구조이거나, 물리적으로 분리된 구조로 한 쌍의 발광부와 수광부가 하나의 전자컴포넌트(20)를 이룰 수 있다.The electronic component 20 may be located in the second display area DA2. The electronic component 20 may be an electronic element using light or sound. For example, the electronic element is a sensor that measures a distance such as a proximity sensor, a sensor that recognizes a part of the user's body (eg, fingerprint, iris, face, etc.), a small lamp that outputs light, or an image sensor that captures an image ( eg, camera) and the like. The electronic element using light may use light of various wavelength bands, such as visible light, infrared light, and ultraviolet light. The electronic element using sound may use ultrasonic waves or sound of another frequency band. In some embodiments, the electronic component 20 may include sub-components such as a light emitting unit and a light receiving unit. The light emitting unit and the light receiving unit may have an integrated structure, or a pair of light emitting units and light receiving units may form one electronic component 20 in a physically separated structure.

제2표시영역(DA2)에는 하나의 전자컴포넌트(20)가 배치되거나, 복수의 전자컴포넌트(20)들이 배치될 수 있다. 전자 기기(1)가 복수의 전자컴포넌트(20)들을 포함하는 경우, 전자 기기(1)는 전자컴포넌트(20)들의 개수에 대응하는 개수의 제2표시영역(DA2)들을 포함할 수 있다. 예컨대, 전자 기기(1)는 상호 이격된 복수의 제2표시영역(DA2)들을 포함할 수 있다. 일부 실시예에서, 복수의 전자컴포넌트(20)들은 하나의 제2표시영역(DA2)에 배치될 수 있다. 예컨대, 전자 기기(1)는 바 타입의 제2표시영역(DA2)을 포함할 수 있으며, 제2표시영역(DA2)의 길이 방향을 따라 복수의 전자컴포넌트(20)들이 상호 이격되어 배치될 수 있다.One electronic component 20 or a plurality of electronic components 20 may be disposed in the second display area DA2 . When the electronic device 1 includes a plurality of electronic components 20 , the electronic device 1 may include a number of second display areas DA2 corresponding to the number of electronic components 20 . For example, the electronic device 1 may include a plurality of second display areas DA2 spaced apart from each other. In some embodiments, the plurality of electronic components 20 may be disposed in one second display area DA2 . For example, the electronic device 1 may include a bar-type second display area DA2, and a plurality of electronic components 20 may be disposed to be spaced apart from each other along the length direction of the second display area DA2. have.

도 3은 본 발명의 일 실시예에 따른 표시 장치에 구비되는 어느 하나의 화소회로의 등가회로도이다. 3 is an equivalent circuit diagram of any one pixel circuit included in a display device according to an exemplary embodiment of the present invention.

도 3을 참조하면, 표시 장치(10, 도 2 참조)는 화소회로층(PCL, 도 2 참조)에 위치한 화소회로(PC) 및 화소회로(PC)를 통해 구동 전류를 전달받아 발광하는 유기발광다이오드(OLED)를 포함할 수 있다.Referring to FIG. 3 , the display device 10 (refer to FIG. 2 ) emits light by receiving driving current through the pixel circuit PC and the pixel circuit PC located in the pixel circuit layer PCL (refer to FIG. 2 ). It may include a diode (OLED).

화소회로(PC)는 복수의 박막트랜지스터(Thin Film Transistor, TFT)들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 일 실시예에 따르면, 도 3에 도시된 바와 같이 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2) 및 스토리지 커패시터(Cap)를 포함할 수 있다. 일 예로, 제1박막트랜지스터(T1)는 구동 박막트랜지스터(driving TFT)이며, 제2박막트랜지스터(T2)는 스위칭 박막트랜지스터(switching TFT)일 수 있다. 제2박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 제1박막트랜지스터(T1)로 전달할 수 있다.The pixel circuit PC may include a plurality of thin film transistors (TFTs) and a storage capacitor. According to an embodiment, as shown in FIG. 3 , the pixel circuit PC may include a first thin film transistor T1 , a second thin film transistor T2 , and a storage capacitor Cap. For example, the first thin film transistor T1 may be a driving TFT, and the second thin film transistor T2 may be a switching TFT. The second thin film transistor T2 is connected to the scan line SL and the data line DL, and a data signal input through the data line DL according to the scan signal Sn input through the scan line SL (Dm) may be transferred to the first thin film transistor T1.

스토리지 커패시터(Cap)는 제2박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 구동전압선(PL)에 인가되는 구동전압(ELVDD)과 제2박막트랜지스터(T2)에 인가되는 임의의 전압의 차이에 해당하는 전압을 저장할 수 있다.The storage capacitor Cap is connected to the second thin film transistor T2 and the driving voltage line PL, and a driving voltage ELVDD applied to the driving voltage line PL and an arbitrary voltage applied to the second thin film transistor T2. It is possible to store the voltage corresponding to the difference of .

제1박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cap)에 연결되며, 스토리지 커패시터(Cap)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)로 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출함으로써 화상을 표시할 수 있다. The first thin film transistor T1 is connected to the driving voltage line PL and the storage capacitor Cap, and is driven from the driving voltage line PL to the organic light emitting diode OLED in response to the voltage value stored in the storage capacitor Cap. current can be controlled. The opposite electrode of the organic light emitting diode OLED is connected to the common voltage ELVSS. An organic light emitting diode (OLED) may display an image by emitting light having a predetermined luminance by a driving current.

도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다. 다만, 이하 설명의 편의를 위해, 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우에 대해 설명하도록 한다. Although the case in which the pixel circuit PC includes two thin film transistors and one storage capacitor has been described in FIG. 3 , the present invention is not limited thereto. For example, the pixel circuit PC may include three or more thin film transistors and/or two or more storage capacitors. In an embodiment, the pixel circuit PC may include seven thin film transistors and one storage capacitor. The number of thin film transistors and storage capacitors may be variously changed according to the design of the pixel circuit PC. However, for convenience of description, a case in which the pixel circuit PC includes two thin film transistors and one storage capacitor will be described.

도 4a는 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 제1표시영역의 일부를 개략적으로 나타낸 평면도이며, 도 4b는 본 발명의 일 실시예에 따른 전자 기기의 표시 장치 중 제2표시영역의 일부를 개략적으로 나타낸 평면도이다.4A is a plan view schematically illustrating a part of a first display area of a display device of an electronic device according to an embodiment of the present invention, and FIG. 4B is a second display of the display device of an electronic device according to an embodiment of the present invention. It is a plan view schematically showing a part of an area.

도 4a를 참조하면, 제1표시영역(DA1)에는 제1화소(PX1)들이 배치될 수 있다. 제1화소(PX1)들은 적색의 제1화소(Pr1), 녹색의 제1화소(Pg1), 및 청색의 제1화소(Pb1)를 포함할 수 있다. 일부 실시예로, 도 4a에 도시된 바와 같이 적색의 제1화소(Pr1), 녹색의 제1화소(Pg1), 및 청색의 제1화소(Pb1)는 펜타일 패턴으로 배치될 수 있다. 다른 실시예로, 적색의 제1화소(Pr1), 녹색의 제1화소(Pg1), 및 청색의 제1화소(Pb1)는 스트라이프 패턴으로 배치될 수 있다.Referring to FIG. 4A , first pixels PX1 may be disposed in the first display area DA1 . The first pixels PX1 may include a red first pixel Pr1 , a green first pixel Pg1 , and a blue first pixel Pb1 . In some embodiments, as shown in FIG. 4A , the red first pixel Pr1 , the green first pixel Pg1 , and the blue first pixel Pb1 may be arranged in a pentile pattern. In another embodiment, the red first pixel Pr1 , the green first pixel Pg1 , and the blue first pixel Pb1 may be arranged in a stripe pattern.

적색의 제1화소(Pr1), 녹색의 제1화소(Pg1), 및 청색의 제1화소(Pb1)는 서로 다른 크기(또는 폭)를 가질 수 있다. 예컨대, 청색의 제1화소(Pb1)는 적색의 제1화소(Pr1), 및 녹색의 제1화소(Pg1) 보다 크고, 적색의 제1화소(Pr1)는 녹색의 제1화소(Pg1) 보다 클 수 있다. 일부 실시예에서 녹색의 제1화소(Pg1)는 직사각형의 형상을 가질 수 있으며, 이웃한 녹색의 제1화소(Pg1)들은 서로 다른 방향으로 연장될 수 있다.The red first pixel Pr1 , the green first pixel Pg1 , and the blue first pixel Pb1 may have different sizes (or widths). For example, the blue first pixel Pb1 is larger than the red first pixel Pr1 and the green first pixel Pg1, and the red first pixel Pr1 is larger than the green first pixel Pg1. can be large In some embodiments, the green first pixel Pg1 may have a rectangular shape, and adjacent green first pixels Pg1 may extend in different directions.

도 4b를 참조하면, 제2표시영역(DA2)에는 제2화소(PX2)들이 배치될 수 있다. 제2화소(PX2)들은 적색의 제2화소(Pr2), 녹색의 제2화소(Pg2), 및 청색의 제2화소(Pb2)를 포함할 수 있다. 일부 실시예로, 적색의 제2화소(Pr2), 녹색의 제2화소(Pg2), 및 청색의 제2화소(Pb2)는 펜타일 패턴으로 배치될 수 있다. 다른 실시예로, 적색의 제2화소(Pr2), 녹색의 제2화소(Pg2), 및 청색의 제2화소(Pb2)는 스트라이프 패턴으로 배치될 수 있다. Referring to FIG. 4B , second pixels PX2 may be disposed in the second display area DA2 . The second pixels PX2 may include a red second pixel Pr2 , a green second pixel Pg2 , and a blue second pixel Pb2 . In some embodiments, the red second pixel Pr2 , the green second pixel Pg2 , and the blue second pixel Pb2 may be arranged in a pentile pattern. In another embodiment, the red second pixel Pr2 , the green second pixel Pg2 , and the blue second pixel Pb2 may be arranged in a stripe pattern.

제2표시영역(DA2)은 투과영역(TA)들을 포함할 수 있다. 제2표시영역(DA2)에서 투과영역(TA)은 제2화소(PX2)들과 인접하게 배치될 수 있다. 예컨대, 제2화소(PX2)들은 투과영역(TA)을 사이에 두고 상호 이격된 적어도 두 개의 제2화소(PX2)들을 포함할 수 있다. 제2표시영역(DA2)은 투과영역(TA)을 포함하므로, 제1표시영역(DA1)과 제2표시영역(DA2)은 서로 상이한 해상도를 가질 수 있다. 예컨대, 제2표시영역(DA2)에서 동일 면적 당 제2화소(PX2)들의 개수는 제1표시영역(DA1)에서 동일 면적 당 제1화소(PX1)들의 개수보다 적을 수 있다. The second display area DA2 may include transparent areas TA. In the second display area DA2 , the transmissive area TA may be disposed adjacent to the second pixels PX2 . For example, the second pixels PX2 may include at least two second pixels PX2 spaced apart from each other with the transmission area TA interposed therebetween. Since the second display area DA2 includes the transparent area TA, the first display area DA1 and the second display area DA2 may have different resolutions. For example, the number of second pixels PX2 per same area in the second display area DA2 may be less than the number of first pixels PX1 per same area in the first display area DA1 .

제2표시영역(DA2)은 적어도 하나 이상의 제2화소(PX2)를 포함하는 화소그룹(PG)과 투과영역(TA)을 포함할 수 있다. 화소그룹(PG)은 복수 개의 제2화소(PX2)들을 사전 설정된 단위로 묶은 화소 집합체로 정의할 수 있다. 일 예로, 도 4b는 8개의 제2화소(PX2)들이 하나의 화소그룹(PG)을 이루고, 서로 이웃하는 화소그룹(PG)들이 투과영역(TA)을 사이에 두고 배치된 것을 도시하고 있다. The second display area DA2 may include a pixel group PG including at least one second pixel PX2 and a transmission area TA. The pixel group PG may be defined as a pixel aggregate in which the plurality of second pixels PX2 are grouped into a preset unit. For example, FIG. 4B illustrates that eight second pixels PX2 form one pixel group PG, and adjacent pixel groups PG are disposed with the transmission area TA interposed therebetween.

일 예로, 화소그룹(PG)은 4개의 투과영역(TA)에 의해 둘러싸일 수 있다. 화소그룹(PG)과 투과영역(TA)은 x방향과 y방향을 따라 교번하여 배치될 수 있고 예컨대, 화소그룹(PG)과 투과영역(TA)이 격자 형상으로 배치될 수 있다. For example, the pixel group PG may be surrounded by four transmission areas TA. The pixel group PG and the transmissive area TA may be alternately disposed along the x-direction and the y-direction, and for example, the pixel group PG and the transmissive area TA may be disposed in a grid shape.

본 발명은 반드시 이에 한정되는 것은 아니며, 하나의 화소그룹(PG)에 포함된 제2화소(PX2)의 개수는 제2표시영역(DA2)의 해상도에 따라 변형 설계될 수 있다. 또한, 하나의 화소그룹(PG)의 주위에 배치되는 투과영역(TA)의 평면 상의 형상 및 배치도 다양하게 변형 설계될 수 있다. The present invention is not necessarily limited thereto, and the number of second pixels PX2 included in one pixel group PG may be designed to be modified according to the resolution of the second display area DA2. In addition, the shape and arrangement of the transmissive area TA disposed around one pixel group PG on a plane may be designed with various modifications.

투과영역(TA)은 빛이 투과하기 위한 영역으로서, 제2화소(PX2)들이 배치되지 않을 수 있다. 또한, 투과영역(TA)에는 화소회로(PC, 도 3 참조) 및 화소회로(PC)와 전기적으로 연결된 각종 배선들이 배치되지 않을 수 있다. The transmission area TA is an area for light to pass through, and the second pixels PX2 may not be disposed. Also, the pixel circuit PC (refer to FIG. 3 ) and various wirings electrically connected to the pixel circuit PC may not be disposed in the transmission area TA.

도 5a 및 도 5b는 각각 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다. 도 5a 및 도 5b는 도 4a의 A-A'선을 따라 취한 표시 장치의 단면 및 도 4b의 B-B'선을 따라 취한 표시 장치의 단면에 대응될 수 있다. 5A and 5B are cross-sectional views schematically illustrating a part of a display device of an electronic device according to an exemplary embodiment of the present invention. 5A and 5B may correspond to a cross-section of the display device taken along line A-A' of FIG. 4A and a cross-section of the display device taken along line B-B' of FIG. 4B .

우선 도 5a를 참조하면, 표시 장치(10)는 기판(100)을 구비할 수 있다. 일 실시예로, 기판(100)은 고분자 수지를 포함하는 베이스층 및 무기층을 포함하는 다층 구조일 수 있다. 예컨대, 기판(100)은 순차적으로 적층된 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다. 제1베이스층(101)과 제2베이스층(103)은 폴리이미드(polyimide: PI), 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 또는/및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등을 포함할 수 있다. 제1배리어층(102)과 제2배리어층(104)은 실리콘옥사이드, 실리콘옥시나이트라이드, 및/또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있다. 이러한 기판(100)은 플렉서블 특성을 가질 수 있다. First, referring to FIG. 5A , the display device 10 may include a substrate 100 . In one embodiment, the substrate 100 may have a multilayer structure including a base layer including a polymer resin and an inorganic layer. For example, the substrate 100 may include a first base layer 101 , a first barrier layer 102 , a second base layer 103 , and a second barrier layer 104 sequentially stacked. The first base layer 101 and the second base layer 103 include polyimide (PI), polyethersulfone (PES), polyarylate, polyetherimide (PEI), Polyethyelenene napthalate (PEN), polyethyeleneterepthalate (PET), polyphenylene sulfide (PPS), polycarbonate (PC), cellulose triacetate (TAC), or/and cellulose acetate propio nate (cellulose acetate propionate: CAP), and the like. The first barrier layer 102 and the second barrier layer 104 may include an inorganic insulating material such as silicon oxide, silicon oxynitride, and/or silicon nitride. Such a substrate 100 may have a flexible characteristic.

기판(100) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조로 이루어질 수 있다. A buffer layer 111 may be disposed on the substrate 100 . The buffer layer 111 may reduce or block penetration of foreign matter, moisture, or external air from the lower portion of the substrate 100 , and may provide a flat surface on the substrate 100 . The buffer layer 111 may include an inorganic insulating material such as silicon oxide, silicon oxynitride, or silicon nitride, and may have a single-layer or multi-layer structure including the above-described material.

화소회로층(PCL)은 버퍼층(111) 상에 배치될 수 있다. 화소회로층(PCL)은 박막트랜지스터(TFT)들 및 스토리지 커패시터(Cap)를 구비한 화소회로(PC), 및 화소회로(PC)의 구성요소들 아래 또는/및 위에 배치되는 절연층(IL)들을 포함할 수 있다. The pixel circuit layer PCL may be disposed on the buffer layer 111 . The pixel circuit layer PCL includes a pixel circuit PC including thin film transistors TFTs and a storage capacitor Cap, and an insulating layer IL disposed below or/and above components of the pixel circuit PC. may include

화소회로(PC)는 제1표시영역(DA1) 및 제2표시영역(DA2)에 각각 배치될 수 있으며, 일 예로 제1표시영역(DA1)의 화소회로(PC)와 제2표시영역(DA2)의 화소회로(PC)는 동일한 구조를 가질 수 있다. 다른 예로, 제1표시영역(DA1)의 화소회로(PC)와 제2표시영역(DA2)의 화소회로(PC)는 서로 상이한 구조를 가질 수 있다. 이하에서는 설명의 편의를 위해, 제1표시영역(DA1)의 화소회로(PC)와 제2표시영역(DA2)의 화소회로(PC)는 동일한 구조를 갖는 경우에 대해 설명하며, 제1표시영역(DA1)의 화소회로(PC)를 중심으로 설명하도록 한다. The pixel circuit PC may be disposed in the first display area DA1 and the second display area DA2, respectively. For example, the pixel circuit PC and the second display area DA2 in the first display area DA1. ) of the pixel circuit PC may have the same structure. As another example, the pixel circuit PC of the first display area DA1 and the pixel circuit PC of the second display area DA2 may have different structures. Hereinafter, for convenience of description, a case in which the pixel circuit PC of the first display area DA1 and the pixel circuit PC of the second display area DA2 have the same structure will be described, and the first display area The description will be focused on the pixel circuit PC of (DA1).

화소회로(PC)의 박막트랜지스터(TFT)는 반도체층(Act), 반도체층(Act)의 채널영역과 중첩하는 게이트전극(GE), 및 반도체층(Act)의 소스영역 및 드레인영역에 각각 연결된 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다.The thin film transistor TFT of the pixel circuit PC is connected to the semiconductor layer Act, the gate electrode GE overlapping the channel region of the semiconductor layer Act, and the source region and the drain region of the semiconductor layer Act, respectively. It may include a source electrode SE and a drain electrode DE.

버퍼층(111) 상의 반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 반도체층(Act)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다. 상기 드레인영역과 소스영역은 불순물이 도핑된 영역일 수 있다. The semiconductor layer Act on the buffer layer 111 may include polysilicon. Alternatively, the semiconductor layer Act may include amorphous silicon, an oxide semiconductor, or an organic semiconductor. The semiconductor layer Act may include a channel region and a drain region and a source region respectively disposed on both sides of the channel region. The drain region and the source region may be regions doped with impurities.

게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.The gate electrode GE may include a low-resistance metal material. The gate electrode GE may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and the like, and may be formed as a multilayer or single layer including the above material. have.

제1게이트절연층(112)은 반도체층(Act)과 게이트전극(GE) 사이에 개재될 수 있다. 제1게이트절연층(112)은 예컨대, 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다.The first gate insulating layer 112 may be interposed between the semiconductor layer Act and the gate electrode GE. The first gate insulating layer 112 is, for example, silicon oxide (SiO 2 ), silicon nitride (SiN X ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO 2 ) It may include an inorganic insulating material such as.

제2게이트절연층(113)은 상기 게이트전극(GE)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 상기 제1게이트절연층(112)과 유사하게, 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다.The second gate insulating layer 113 may be provided to cover the gate electrode GE. The second gate insulating layer 113 is similar to the first gate insulating layer 112 , silicon oxide (SiO 2 ), silicon nitride (SiN X ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ). ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO 2 ) may include an inorganic insulating material.

일 실시예로, 스토리지 커패시터(Cap)는 박막트랜지스터(TFT)와 중첩하여 배치될 수 있다. 스토리지 커패시터(Cap)는 서로 중첩하는 제1전극(CE1)과 제2전극(CE2)을 포함할 수 있다. 일부 실시예에서, 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cap)의 제1전극(CE1)을 포함할 수 있다. In an embodiment, the storage capacitor Cap may be disposed to overlap the thin film transistor TFT. The storage capacitor Cap may include a first electrode CE1 and a second electrode CE2 overlapping each other. In some embodiments, the gate electrode GE of the thin film transistor TFT may include the first electrode CE1 of the storage capacitor Cap.

제2게이트절연층(113) 상에는 스토리지 커패시터(Cap)의 제2전극(CE2)이 배치될 수 있다. 제2전극(CE2)은 그 아래의 게이트전극(GE)과 중첩할 수 있다. 이 때, 제2게이트절연층(113)을 사이에 두고 중첩하는 게이트전극(GE) 및 제2전극(CE2)은 스토리지 커패시터(Cap)를 형성할 수 있다. 즉, 제2전극(CE2)과 중첩하는 게이트전극(GE)은 스토리지 커패시터(Cap)의 제1전극(CE1)으로 기능할 수 있다. 다른 실시예에서, 스토리지 커패시터(Cap)는 박막트랜지스터(TFT)와 중첩되지 않도록 형성될 수도 있다.The second electrode CE2 of the storage capacitor Cap may be disposed on the second gate insulating layer 113 . The second electrode CE2 may overlap the gate electrode GE below it. In this case, the gate electrode GE and the second electrode CE2 overlapping with the second gate insulating layer 113 interposed therebetween may form a storage capacitor Cap. That is, the gate electrode GE overlapping the second electrode CE2 may function as the first electrode CE1 of the storage capacitor Cap. In another embodiment, the storage capacitor Cap may be formed not to overlap the thin film transistor TFT.

제2전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.The second electrode CE2 includes aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), and iridium (Ir). ), chromium (Cr), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and/or copper (Cu), and may be a single layer or multiple layers of the aforementioned materials. have.

층간절연층(114)은 제2전극(CE2)을 덮을 수 있다. 층간절연층(114)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 층간절연층(114)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.The interlayer insulating layer 114 may cover the second electrode CE2 . The interlayer insulating layer 114 is silicon oxide (SiO 2 ), silicon nitride (SiN X ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O) 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO 2 ), and the like. The interlayer insulating layer 114 may be a single layer or a multilayer including the aforementioned inorganic insulating material.

드레인전극(DE) 및 소스전극(SE)은 각각 층간절연층(114) 상에 위치할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 각각 그 하부의 절연층들에 형성된 컨택홀을 통해 드레인영역(D) 및 소스영역(S)과 연결될 수 있다. 드레인전극(DE) 및 소스전극(SE)은 전도성이 좋은 재료를 포함할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 드레인전극(DE) 및 소스전극(SE)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.The drain electrode DE and the source electrode SE may be respectively positioned on the interlayer insulating layer 114 . The drain electrode DE and the source electrode SE may be respectively connected to the drain region D and the source region S through contact holes formed in insulating layers below the drain electrode DE and the source electrode SE. The drain electrode DE and the source electrode SE may include a material having good conductivity. The drain electrode DE and the source electrode SE may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), or the like, and a multilayer including the above material. Alternatively, it may be formed as a single layer. In an embodiment, the drain electrode DE and the source electrode SE may have a multilayer structure of Ti/Al/Ti.

제1평탄화절연층(115)은 드레인전극(DE) 및 소스전극(SE)을 덮을 수 있다. 제1평탄화절연층(115)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.The first planarization insulating layer 115 may cover the drain electrode DE and the source electrode SE. The first planarization insulating layer 115 is a general-purpose polymer such as Polymethylmethacrylate (PMMA) or Polystyrene (PS), a polymer derivative having a phenolic group, an acrylic polymer, an imide-based polymer, an arylether-based polymer, an amide-based polymer, and a fluorine-based polymer. , p-xylene-based polymers, vinyl alcohol-based polymers, and organic insulating materials such as blends thereof.

제2평탄화절연층(117)은 제1평탄화절연층(115) 상에 배치될 수 있다. 제2평탄화절연층(117)은 제1평탄화절연층(115)과 동일한 물질을 포함할 수 있고, Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.The second planarization insulating layer 117 may be disposed on the first planarization insulating layer 115 . The second planarization insulating layer 117 may include the same material as the first planarization insulating layer 115 , a general general-purpose polymer such as polymethylmethacrylate (PMMA) or polystyrene (PS), a polymer derivative having a phenolic group, an acrylic type It may include an organic insulating material such as a polymer, an imide-based polymer, an aryl ether-based polymer, an amide-based polymer, a fluorine-based polymer, a p-xylene-based polymer, a vinyl alcohol-based polymer, and blends thereof.

전술한 구조의 화소회로층(PCL) 상에는 발광소자(200)들이 배치될 수 있다. 일 실시예로, 각 발광소자(200)는 유기발광다이오드(OLED)로서, 화소전극(210), 화소전극(210) 상에 배치된 대향전극(230), 및 화소전극(210)과 대향전극(230) 사이에 개재된 중간층(220)을 구비하는 적층 구조를 포함할 수 있다. 예컨대, 발광소자(200)들은 제1표시영역(DA1)에 배치된 제1발광소자(200-1)들 및 제2표시영역(DA2)에 배치된 제2발광소자(200-2)들을 포함할 수 있다. 제1발광소자(200-1)는 제1화소(PX1)를 통해 빛을 방출하며, 제2발광소자(200-2)는 제2화소(PX2)를 통해 빛을 방출할 수 있다. 일 예로 제1발광소자(200-1)와 제2발광소자(200-2)는 서로 동일한 구조를 가질 수 있으며, 이하 설명의 편의를 위해 제1발광소자(200-1)를 중심으로 설명하도록 한다.The light emitting devices 200 may be disposed on the pixel circuit layer PCL having the above-described structure. In one embodiment, each light emitting device 200 is an organic light emitting diode (OLED), and includes a pixel electrode 210 , a counter electrode 230 disposed on the pixel electrode 210 , and the pixel electrode 210 and the counter electrode. It may include a stacked structure having an intermediate layer 220 interposed therebetween. For example, the light emitting devices 200 include first light emitting devices 200 - 1 disposed in the first display area DA1 and second light emitting devices 200 - 2 disposed in the second display area DA2 . can do. The first light emitting device 200 - 1 may emit light through the first pixel PX1 , and the second light emitting device 200 - 2 may emit light through the second pixel PX2 . For example, the first light emitting device 200-1 and the second light emitting device 200-2 may have the same structure as each other, and for convenience of description, the first light emitting device 200-1 will be mainly described below. do.

화소전극(210)은 제2평탄화절연층(117) 상에 배치될 수 있다. 화소전극(210)은 제2평탄화절연층(117)에 형성된 컨택홀을 통해 제1평탄화절연층(115) 상의 컨택메탈(CM)에 접속될 수 있다. 컨택메탈(CM)은 제1평탄화절연층(115)에 형성된 컨택홀을 통해 화소회로(PC)의 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다. 따라서, 화소전극(210)은 컨택메탈(CM)을 통해 화소회로(PC)와 전기적으로 연결될 수 있고, 화소회로(PC)로부터 구동 전류를 인가받을 수 있다. The pixel electrode 210 may be disposed on the second planarization insulating layer 117 . The pixel electrode 210 may be connected to the contact metal CM on the first planarization insulating layer 115 through a contact hole formed in the second planarization insulating layer 117 . The contact metal CM may be electrically connected to the thin film transistor TFT of the pixel circuit PC through a contact hole formed in the first planarization insulating layer 115 . Accordingly, the pixel electrode 210 may be electrically connected to the pixel circuit PC through the contact metal CM, and may receive a driving current from the pixel circuit PC.

화소전극(210)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(210)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 또 다른 실시예로, 화소전극(210)은 순차적으로 적층된, ITO층/Ag층/ITO층의 3층 구조를 가질 수 있다.The pixel electrode 210 includes indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In 2 O 3 : indium oxide), and indium. It may include a conductive oxide such as indium gallium oxide (IGO) or aluminum zinc oxide (AZO). In another embodiment, the pixel electrode 210 may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), or neodymium (Nd). , iridium (Ir), chromium (Cr), or a reflective layer including a compound thereof may be included. In another embodiment, the pixel electrode 210 may further include a film formed of ITO, IZO, ZnO, or In 2 O 3 above/under the above-described reflective film. In another embodiment, the pixel electrode 210 may have a three-layer structure of sequentially stacked ITO layer/Ag layer/ITO layer.

화소전극(210) 상에는 화소정의막(120)이 배치될 수 있다. 화소정의막(120)은 화소전극(210)의 가장자리를 덮으며 화소전극(210)의 중심 부분에 중첩하는 개구(120OP)를 포함할 수 있다. 개구(120OP)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다. 개구(120OP)의 크기/폭이 발광영역의 크기/폭에 해당할 수 있다. 따라서, 화소(PX)의 크기 및/또는 폭은 해당하는 화소정의막(120)의 개구(120OP)의 크기 및/또는 폭에 의존할 수 있다.A pixel defining layer 120 may be disposed on the pixel electrode 210 . The pixel defining layer 120 may include an opening 120OP that covers an edge of the pixel electrode 210 and overlaps a central portion of the pixel electrode 210 . The opening 120OP may define a light emitting area of light emitted from the organic light emitting diode (OLED). The size/width of the opening 120OP may correspond to the size/width of the light emitting area. Accordingly, the size and/or width of the pixel PX may depend on the size and/or width of the opening 120OP of the corresponding pixel defining layer 120 .

화소정의막(120)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(120)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldiSL-1oxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.The pixel-defining layer 120 prevents an arc from occurring at the edge of the pixel electrode 210 by increasing the distance between the edge of the pixel electrode 210 and the counter electrode 230 on the pixel electrode 210 . can play a role The pixel defining layer 120 is made of an organic insulating material such as polyimide, polyamide, acrylic resin, benzocyclobutene, hexamethyldiSL-1oxane (HMDSO), and phenol resin, and may be formed by spin coating or the like.

중간층(220)은 화소전극(210)에 대응되도록 형성된 발광층을 포함할 수 있다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 또는, 발광층은 무기 발광물질을 포함하거나, 양자점을 포함할 수 있다.The intermediate layer 220 may include a light emitting layer formed to correspond to the pixel electrode 210 . The light emitting layer may include a polymer or a low molecular weight organic material that emits light of a predetermined color. Alternatively, the light emitting layer may include an inorganic light emitting material or quantum dots.

일 실시예로, 중간층(220)은 발광층의 아래와 위에 각각 배치되는 제1기능층(미도시) 및 제2기능층(미도시)을 포함할 수 있다. 제1기능층은 발광층 아래에 배치되는 구성요소로서, 예컨대 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층은 발광층 위에 배치되는 구성요소로서, 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층 및/또는 제2기능층은 후술할 대향전극(230)과 마찬가지로 기판(100)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.In an embodiment, the intermediate layer 220 may include a first functional layer (not shown) and a second functional layer (not shown) respectively disposed below and above the emission layer. The first functional layer is a component disposed under the light emitting layer, and may include, for example, a hole transport layer (HTL) or a hole transport layer and a hole injection layer (HIL). The second functional layer is a component disposed on the emission layer, and may include an electron transport layer (ETL) and/or an electron injection layer (EIL). The first functional layer and/or the second functional layer may be a common layer formed to completely cover the substrate 100 like the counter electrode 230 to be described later.

대향전극(230)은 화소전극(210) 상에 배치되며, 화소전극(210)과 중첩할 수 있다. 대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(230)은 제1 및 제2표시영역(DA1, DA2)을 전체적으로 커버하도록 일체로 형성될 수 있다. The counter electrode 230 is disposed on the pixel electrode 210 and may overlap the pixel electrode 210 . The counter electrode 230 may be formed of a conductive material having a low work function. For example, the counter electrode 230 may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium ( Ir), chromium (Cr), lithium (Li), calcium (Ca), or an alloy thereof may include a (semi) transparent layer. Alternatively, the counter electrode 230 may further include a layer such as ITO, IZO, ZnO or In2O3 on the (semi)transparent layer including the above-described material. The counter electrode 230 may be integrally formed to cover the entire first and second display areas DA1 and DA2 .

본 발명의 일 실시예에 따르면, 발광소자(200)들 상에는 캡핑층(250)이 구비될 수 있다. 캡핑층(250)(capping layer)은 실리콘나이트라이드와 같은 무기 절연물을 포함하거나, 및/또는 유기 절연물을 포함할 수 있다. 캡핑층(250)이 유기 절연물을 포함하는 경우, 캡핑층(250)은 예컨대 트리아민(triamine) 유도체, 카르바졸(carbazole biphenyl) 유도체, 아릴렌디아민(arylenediamine) 유도체, 알루미 키노륨 복합체(Alq3), 아크릴(acrylic), 폴리이미드(polyimide), 폴리아미드(polyamide) 등의 유기 절연물을 포함할 수 있다.According to an embodiment of the present invention, a capping layer 250 may be provided on the light emitting devices 200 . The capping layer 250 may include an inorganic insulating material such as silicon nitride, and/or an organic insulating material. When the capping layer 250 includes an organic insulating material, the capping layer 250 is, for example, a triamine derivative, a carbazole biphenyl derivative, an arylenediamine derivative, or an aluminum quinolium complex (Alq3). , acrylic (acrylic), polyimide (polyimide), may include an organic insulating material such as polyamide (polyamide).

캡핑층(250) 상에는 봉지층(300)이 배치될 수 있다. 봉지층(300)은 발광소자(200)와 중첩될 수 있다. 전술한 바와 같이, 봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하며, 일 실시예로서 도 5a는 봉지층(300)이 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)의 적층 구조를 포함하는 것을 도시하고 있다. An encapsulation layer 300 may be disposed on the capping layer 250 . The encapsulation layer 300 may overlap the light emitting device 200 . As described above, the encapsulation layer 300 includes at least one inorganic encapsulation layer and at least one organic encapsulation layer. It shows a laminated structure of the organic encapsulation layer 320 and the second inorganic encapsulation layer 330 .

제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다. 유기봉지층(320)은 투명성을 가질 수 있다. The first inorganic encapsulation layer 310 and the second inorganic encapsulation layer 330 may include at least one inorganic material selected from among aluminum oxide, titanium oxide, tantalum oxide, hafnium oxide, zinc oxide, silicon oxide, silicon nitride, and silicon oxynitride. have. The organic encapsulation layer 320 may include a polymer-based material. The polymer-based material may include an acrylic resin, an epoxy-based resin, polyimide, polyethylene, and the like. In an embodiment, the organic encapsulation layer 320 may include an acrylate. The organic encapsulation layer 320 may be formed by curing a monomer or applying a polymer. The organic encapsulation layer 320 may have transparency.

봉지층(300) 상에는 감지전극들 및 상기 감지전극들에 전기적으로 연결된 트레이스 라인들을 포함하는 터치감지층(40)이 배치되고, 터치감지층(40) 상에는 광학기능층(60)이 배치될 수 있다. 전술한 바와 같이, 터치감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 광학기능층(60)은 외부로부터 표시 장치(10)를 향해 입사하는 빛(외광)의 반사율을 감소시킬 수 있고, 및/또는 표시 장치(10)에서 방출되는 빛의 색 순도를 향상시킬 수 있다. A touch sensing layer 40 including sensing electrodes and trace lines electrically connected to the sensing electrodes is disposed on the encapsulation layer 300 , and an optical function layer 60 may be disposed on the touch sensing layer 40 . have. As described above, the touch sensing layer 40 may acquire coordinate information according to an external input, for example, a touch event. The optical function layer 60 may reduce the reflectance of light (external light) incident from the outside toward the display device 10 , and/or may improve the color purity of light emitted from the display device 10 . .

일 실시예로, 광학기능층(60)은 위상지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.In an embodiment, the optical functional layer 60 may include a retarder and/or a polarizer. The phase retarder may be a film type or liquid crystal coating type, and may include a λ/2 phase delay and/or a λ/4 phase delay. The polarizer may also be a film type or a liquid crystal coating type. The film type may include a stretched synthetic resin film, and the liquid crystal coating type may include liquid crystals arranged in a predetermined arrangement. The phase retarder and the polarizer may further include a protective film.

다른 실시예로, 광학기능층(60)은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외광 반사율이 감소될 수 있다.In another embodiment, the optical functional layer 60 may include a destructive interference structure. The destructive interference structure may include a first reflective layer and a second reflective layer disposed on different layers. The first reflected light and the second reflected light respectively reflected from the first and second reflective layers may destructively interfere, and thus external light reflectance may be reduced.

광학기능층(60) 상에는 커버 윈도우(미도시)가 배치될 수 있다. 커버 윈도우는 발광소자(200)로부터 방출되는 광을 투과시키기 위해 높은 투과율을 가질 수 있고, 표시 장치(10)의 무게를 최소화 하기 위해 얇은 두께를 가질 수 있다. 또한, 커버 윈도우는 외부의 충격으로부터 표시 장치(10)를 보호하기 위해 강한 강도 및 경도를 가질 수 있다. 커버 윈도우는 예컨대, 유리 또는 플라스틱을 포함할 수 있다.A cover window (not shown) may be disposed on the optical functional layer 60 . The cover window may have high transmittance to transmit light emitted from the light emitting device 200 , and may have a thin thickness to minimize the weight of the display device 10 . Also, the cover window may have strong strength and hardness to protect the display device 10 from external impact. The cover window may comprise, for example, glass or plastic.

일 실시예로, 터치감지층(40)과 광학기능층(60) 사이, 및 광학기능층(60)과 커버 윈도우 사이에는 각각 접착 부재(미도시)가 배치될 수 있다. 상기 접착 부재는 당 기술분야에 알려진 일반적인 것을 제한 없이 채용할 수 있다. 상기 접착 부재는 예컨대 감압성 접착제(pressure sensitive adhesive, PSA) 또는 광학 투명 접착제(OCA)일 수 있다.In an embodiment, an adhesive member (not shown) may be disposed between the touch sensing layer 40 and the optical functional layer 60 and between the optical functional layer 60 and the cover window, respectively. As the adhesive member, a general one known in the art may be employed without limitation. The adhesive member may be, for example, a pressure sensitive adhesive (PSA) or an optically clear adhesive (OCA).

한편, 표시 장치(10)의 제2표시영역(DA2)을 참조하면, 전자컴포넌트(20)가 표시 장치(10)의 제2표시영역(DA2)과 중첩하도록 배치될 수 있다. 표시 장치(10)의 제2표시영역(DA2)에는 전자컴포넌트(20)로부터 방출되거나 전자컴포넌트(20)로 향하는 빛이 투과되는 투과영역(TA)이 배치될 수 있다. Meanwhile, referring to the second display area DA2 of the display device 10 , the electronic component 20 may be disposed to overlap the second display area DA2 of the display device 10 . A transmission area TA through which light emitted from or directed to the electronic component 20 is transmitted may be disposed in the second display area DA2 of the display device 10 .

기판(100) 상의 절연층들은 각각 투과영역(TA)에 대응되는 홀을 포함할 수 있다. 예컨대, 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114), 제1평탄화절연층(115), 제2평탄화절연층(117), 및 화소정의막(120)은 각각, 투과영역(TA)에 위치하며 서로 중첩하는 제1 내지 제6홀(H1, H2, H3, H4, H5, H6)을 포함할 수 있다. 또한, 대향전극(230)은 투과영역(TA)과 중첩하는 제7홀(H7)을 포함할 수 있다. 이를 통해, 투과영역(TA)에서의 광 투과율을 향상시킬 수 있다. Each of the insulating layers on the substrate 100 may include a hole corresponding to the transmission area TA. For example, the first gate insulating layer 112 , the second gate insulating layer 113 , the interlayer insulating layer 114 , the first planarization insulating layer 115 , the second planarization insulating layer 117 , and the pixel defining layer ( Each of 120 may include first to sixth holes H1 , H2 , H3 , H4 , H5 , and H6 positioned in the transmission area TA and overlapping each other. Also, the counter electrode 230 may include a seventh hole H7 overlapping the transmission area TA. Through this, the light transmittance in the transmission area TA may be improved.

본 발명의 일 실시예에 따르면, 광학기능층(60)은 복수의 제1발광소자(200-1)들 상에 배치될 수 있다. 광학기능층(60)은 제1표시영역(DA1)과 중첩하지만, 제2표시영역(DA2)과는 중첩하지 않을 수 있다. 예컨대, 광학기능층(60)은 제2표시영역(DA2)에 대응하는 홀(60H, 도 2 참조)을 포함할 수 있다. According to an embodiment of the present invention, the optical function layer 60 may be disposed on the plurality of first light emitting devices 200 - 1 . The optical function layer 60 may overlap the first display area DA1 but may not overlap the second display area DA2 . For example, the optical function layer 60 may include a hole 60H (refer to FIG. 2 ) corresponding to the second display area DA2 .

비교예로서, 광학기능층(60)이 제2표시영역(DA2)과 중첩하도록 배치되는 경우, 제2표시영역(DA2)의 투과영역(TA)에서의 광 투과율을 크게 감소시킬 수 있다. 예컨대, 광학기능층(60)이 원편광 필름을 포함하는 경우, 광학기능층(60)을 통과하는 외광의 투과율은 약 45%일 수 있다. 이 경우, 제2표시영역(DA2)과 중첩하여 위치하는 전자컴포넌트(20)의 성능을 저하시킬 수 있다. 예컨대, 전자컴포넌트(20)가 카메라 등과 같은 촬상 소자인 경우, 제2표시영역(DA2)의 투과영역(TA)에서의 광 투과율이 낮으면 촬상 소자의 감도, 촬상 소자가 촬영한 이미지의 화질 등이 저하될 수 있다.As a comparative example, when the optical function layer 60 is disposed to overlap the second display area DA2 , the light transmittance in the transmission area TA of the second display area DA2 may be greatly reduced. For example, when the optical functional layer 60 includes a circularly polarized film, the transmittance of external light passing through the optical functional layer 60 may be about 45%. In this case, the performance of the electronic component 20 overlapping the second display area DA2 may be reduced. For example, when the electronic component 20 is an imaging device such as a camera, and the light transmittance in the transmission area TA of the second display area DA2 is low, the sensitivity of the imaging device, the quality of an image captured by the imaging device, etc. This may be lowered.

그러나, 본 발명의 일 실시예에 따르면, 광학기능층(60)이 제2표시영역(DA2)과 중첩하지 않으므로, 제2표시영역(DA2)에서 광학기능층(60)에 의한 광 투과율의 손실을 줄일 수 있다. 따라서, 제2표시영역(DA2)의 투과영역(TA)에서의 광 투과율을 향상시킬 수 있고, 전자컴포넌트(20)의 성능을 향상시킬 수 있다. However, according to the exemplary embodiment of the present invention, since the optical functional layer 60 does not overlap the second display area DA2 , the optical transmittance is lost in the second display area DA2 by the optical functional layer 60 . can reduce Accordingly, the light transmittance in the transmission area TA of the second display area DA2 may be improved, and the performance of the electronic component 20 may be improved.

한편, 제2표시영역(DA2)의 투과영역(TA)에서의 광 투과율을 향상시키기 위해 광학기능층(60)이 제2표시영역(DA2)과 중첩하지 않음에 따라, 제2표시영역(DA2)에서 외광의 반사율이 높아진다는 문제점이 발생할 수 있다. Meanwhile, since the optical function layer 60 does not overlap the second display area DA2 to improve light transmittance in the transmission area TA of the second display area DA2, the second display area DA2 ) may cause a problem that the reflectance of external light increases.

이러한 문제점을 해결하기 위해, 본 발명의 일 실시예에 따르면, 표시 장치(10)는 제2표시영역(DA2)에 위치하는 메탈층(270)을 구비할 수 있다. 즉, 메탈층(270)은 제2표시영역(DA2)과 중첩하도록 위치할 수 있다. 메탈층(270)은 복수의 제2발광소자(200-2)들 상에 배치되며, 예컨대, 복수의 제2발광소자(200-2)들과 봉지층(300) 사이에 개재될 수 있다. To solve this problem, according to an embodiment of the present invention, the display device 10 may include the metal layer 270 positioned in the second display area DA2. That is, the metal layer 270 may be positioned to overlap the second display area DA2 . The metal layer 270 is disposed on the plurality of second light emitting devices 200 - 2 , and may be interposed between the plurality of second light emitting devices 200 - 2 and the encapsulation layer 300 .

일 실시예로, 메탈층(270)은 제2표시영역(DA2)과 중첩하지만 제1표시영역(DA1)과는 중첩하지 않을 수 있다. 메탈층(270)은 평면 상에서 적어도 상기 복수의 제2발광소자(200-2)들과 중첩할 수 있으나, 복수의 제1발광소자(200-1)들과는 중첩하지 않을 수 있다. 즉, 메탈층(270)은 제2표시영역(DA2)에만 위치할 수 있다. 일 실시예로, 메탈층(270)은 복수의 제2발광소자(200-2)들과 중첩하도록 제2표시영역(DA2)에서 일체로 형성될 수 있다. 이 경우, 봉지층(300)은 예컨대 제1표시영역(DA1)에서 캡핑층(250)의 상면과 직접 접촉하고, 제2표시영역(DA2)에서 메탈층(270)의 상면과 직접 접촉할 수 있다.In an embodiment, the metal layer 270 may overlap the second display area DA2 but may not overlap the first display area DA1 . The metal layer 270 may overlap at least the plurality of second light emitting devices 200 - 2 on a plane surface, but may not overlap the plurality of first light emitting devices 200 - 1 . That is, the metal layer 270 may be positioned only in the second display area DA2 . In an embodiment, the metal layer 270 may be integrally formed in the second display area DA2 to overlap the plurality of second light emitting devices 200 - 2 . In this case, the encapsulation layer 300 may directly contact the top surface of the capping layer 250 in, for example, the first display area DA1 and directly contact the top surface of the metal layer 270 in the second display area DA2. have.

일 실시예로, 메탈층(270)은 상대적으로 낮은 광 반사율 및 상대적으로 높은 광 흡수율을 갖는 금속 물질을 포함할 수 있다. 예컨대, 메탈층(270)은 망간(Mn), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 니켈(Ni), 코발트(Co), 구리(Cu), 알루미늄(Al), 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 티타늄 알리미늄 질화물(TiAlNx), 티타늄 탄화물(TiC), 몰리브덴 산화물(MoOx), 크롬 산화물(CrOx) 및 텅스텐 산화물(WOx)을 포함하는 그룹에서 선택된 적어도 어느 하나를 포함할 수 있다. 이를 통해, 제2표시영역(DA2) 상에 입사된 외광의 일부가 메탈층(270)에 의해 흡수됨으로써, 외광 반사율을 낮추고 외광에 의한 시인성 문제를 개선할 수 있다. In an embodiment, the metal layer 270 may include a metal material having a relatively low light reflectance and a relatively high light absorptivity. For example, the metal layer 270 may include manganese (Mn), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), nickel (Ni), cobalt (Co), copper (Cu), aluminum ( Al), chromium nitride (CrNx), titanium nitride (TiNx), titanium aluminum nitride (TiAlNx), titanium carbide (TiC), molybdenum oxide (MoOx), chromium oxide (CrOx) and tungsten oxide (WOx). It may include at least one selected from. As a result, a portion of the external light incident on the second display area DA2 is absorbed by the metal layer 270 , thereby reducing the reflectance of the external light and improving the visibility problem caused by the external light.

일 실시예로, 메탈층(270)은 제2표시영역(DA2)의 투과영역(TA)에 대응하는 관통부(270TH)를 포함할 수 있다. 메탈층(270)의 관통부(270TH)는 절연층들의 제1 내지 제6홀(H1, H2, H3, H4, H5, H6) 및 대향전극(230)의 제7홀(H7)과 중첩할 수 있다. 이를 통해, 투과영역(TA)에서의 광 투과율을 향상시킬 수 있다. 메탈층(270)이 관통부(270TH)를 구비하므로, 봉지층(300)은 제2표시영역(DA2)의 투과영역(TA)에서 캡핑층(250)의 상면과 직접 접촉할 수 있다. 만약, 캡핑층(250)이 투과영역(TA)에 대응하는 홀을 포함하는 경우, 봉지층(300)은 투과영역(TA)에서 버퍼층(111)의 상면과 직접 접촉할 수 있다.In an embodiment, the metal layer 270 may include a through portion 270TH corresponding to the transmissive area TA of the second display area DA2. The through portion 270TH of the metal layer 270 may overlap the first to sixth holes H1 , H2 , H3 , H4 , H5 , H6 of the insulating layers and the seventh hole H7 of the counter electrode 230 . can Through this, the light transmittance in the transmission area TA may be improved. Since the metal layer 270 includes the through portion 270TH, the encapsulation layer 300 may directly contact the upper surface of the capping layer 250 in the transmission area TA of the second display area DA2. If the capping layer 250 includes a hole corresponding to the transmission area TA, the encapsulation layer 300 may directly contact the upper surface of the buffer layer 111 in the transmission area TA.

한편, 전술한 바와 같이, 제2표시영역(DA2) 상에 입사된 외광의 일부는 메탈층(270)에 흡수되나, 다른 일부는 메탈층(270)에서 반사되고, 나머지 일부는 메탈층(270)을 투과할 수 있다. 메탈층(270)을 투과한 외광은 복수의 제2발광소자(200-2)들에서 반사될 수 있으며, 예컨대, 복수의 제2발광소자(200-2)들 각각의 대향전극(230) 및/또는 화소전극(210)에서 반사될 수 있다. 본 발명의 일 실시예에 따르면, 제2표시영역(DA2)에서의 외광 반사율을 낮추고 외광에 의한 시인성 문제를 개선하기 위해, 복수의 제2발광소자(200-2)들에서 반사된 광과 메탈층(270)에 의해 반사된 광이 서로 상쇄간섭되도록 복수의 제2발광소자(200-2)들과 메탈층(270) 사이에 개재되는 캡핑층(250)이 구비될 수 있다. 이에 관한 상세한 내용은 이하 도 6을 참조하여 후술하도록 한다. Meanwhile, as described above, a portion of the external light incident on the second display area DA2 is absorbed by the metal layer 270 , the other portion is reflected by the metal layer 270 , and the other portion is reflected by the metal layer 270 . ) can penetrate. External light passing through the metal layer 270 may be reflected by the plurality of second light emitting devices 200 - 2 , for example, the counter electrode 230 of each of the plurality of second light emitting devices 200 - 2 and / or it may be reflected from the pixel electrode 210 . According to an embodiment of the present invention, in order to reduce the reflectance of external light in the second display area DA2 and improve the visibility problem due to external light, the light reflected from the plurality of second light emitting devices 200 - 2 and the metal A capping layer 250 interposed between the plurality of second light emitting devices 200 - 2 and the metal layer 270 may be provided so that the light reflected by the layer 270 destructively interferes with each other. Detailed information on this will be described later with reference to FIG. 6 below.

캡핑층(250)은 제1표시영역(DA1)뿐만 아니라 제2표시영역(DA2)과도 중첩하도록 배치될 수 있다. 일 실시예로, 캡핑층(250)은 유기 절연물을 포함할 수 있다. 예컨대, 캡핑층(250)은 트리아민(triamine) 유도체, 카르바졸(carbazole biphenyl) 유도체, 아릴렌디아민(arylenediamine) 유도체, 알루미 키노륨 복합체(Alq3), 아크릴(acrylic), 폴리이미드(polyimide), 폴리아미드(polyamide) 등의 유기 절연물을 포함할 수 있다.The capping layer 250 may be disposed to overlap not only the first display area DA1 but also the second display area DA2 . In an embodiment, the capping layer 250 may include an organic insulating material. For example, the capping layer 250 is a triamine derivative, a carbazole biphenyl derivative, an arylenediamine derivative, an aluminium complex (Alq3), acrylic, polyimide, It may include an organic insulating material such as polyamide.

도 5b를 참조하면, 기판(100) 상의 절연층들은 각각 투과영역(TA)을 커버할 수 있다. 예컨대, 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114), 제1평탄화절연층(115), 및 제2평탄화절연층(117)은 투과영역(TA)을 커버할 수 있다. 다만, 화소정의막(120)은 투과영역(TA)에 위치하는 제6홀(H6)을 포함할 수 있다. 또한, 대향전극(230)은 투과영역(TA)과 중첩하는 제7홀(H7)을 포함할 수 있다. Referring to FIG. 5B , each of the insulating layers on the substrate 100 may cover the transmission area TA. For example, the first gate insulating layer 112 , the second gate insulating layer 113 , the interlayer insulating layer 114 , the first planarization insulating layer 115 , and the second planarization insulating layer 117 have the transmission area TA ) can be covered. However, the pixel defining layer 120 may include a sixth hole H6 positioned in the transmission area TA. Also, the counter electrode 230 may include a seventh hole H7 overlapping the transmission area TA.

도 6은 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이며, 도 5a의 표시 장치의 VI 부분에 대응될 수 있다. 6 is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to an exemplary embodiment, and may correspond to a portion VI of the display device of FIG. 5A .

도 6을 참조하면, 외부로부터 표시 장치(10, 도 5a 참조)로 입사된 외광(L0)은 봉지층(300, 도 5a 참조)의 유기봉지층(320) 및 제1무기봉지층(310)을 통과한 후, 메탈층(270) 및 대향전극(230)에서 반사될 수 있다. Referring to FIG. 6 , the external light L0 incident from the outside to the display device 10 (refer to FIG. 5A ) is the organic encapsulation layer 320 and the first inorganic encapsulation layer 310 of the encapsulation layer 300 (refer to FIG. 5A ). After passing through, it may be reflected from the metal layer 270 and the counter electrode 230 .

본 발명의 일 실시예에 따르면, 메탈층(270)에서 반사된 제1광(L1)은 대향전극(230)에서 반사된 제2광(L2)과 상쇄 간섭을 일으킬 수 있으며, 이를 통해 외광 반사율이 감소될 수 있다. 이를 위해, 캡핑층(250)은 메탈층(270)과 대향전극(230) 사이에 개재될 수 있다. 캡핑층(250)은 메탈층(270)과 상이한 굴절율을 가질 수 있고, 메탈층(270)에서 반사된 제1광(L1)과 대향전극(230)에서 반사된 제2광(L2) 사이의 위상 차이가 약 180도가 될 수 있도록 소정의 두께(Dt)를 가질 수 있다. According to an embodiment of the present invention, the first light L1 reflected from the metal layer 270 may cause destructive interference with the second light L2 reflected from the counter electrode 230 , and through this, the external light reflectance This can be reduced. To this end, the capping layer 250 may be interposed between the metal layer 270 and the counter electrode 230 . The capping layer 250 may have a refractive index different from that of the metal layer 270 , and is formed between the first light L1 reflected from the metal layer 270 and the second light L2 reflected from the counter electrode 230 . It may have a predetermined thickness Dt so that the phase difference may be about 180 degrees.

구체적으로, 제1광(L1)과 제2광(L2) 사이의 광 경로 차이는 캡핑층(250)의 두께(dt)에 의존하므로, 캡핑층(250)의 두께(dt)를 조절함으로써 제1광(L1)과 제2광(L2) 사이의 위상 차이를 조절할 수 있다. 캡핑층(250)의 두께(dt)에 따라, 제1광(L1)과 제2광(L2)이 서로 상쇄간섭될 수 있다. 즉, 캡핑층(250)의 두께(dt)는 메탈층(270)에서 반사된 제1광(L1)과 대향전극(230)에서 반사된 제2광(L2)이 서로 상쇄간섭될 수 있도록 결정될 수 있다. Specifically, since the difference in the light path between the first light L1 and the second light L2 depends on the thickness dt of the capping layer 250 , the thickness dt of the capping layer 250 is adjusted A phase difference between the first light L1 and the second light L2 may be adjusted. Depending on the thickness dt of the capping layer 250 , the first light L1 and the second light L2 may destructively interfere with each other. That is, the thickness dt of the capping layer 250 may be determined such that the first light L1 reflected from the metal layer 270 and the second light L2 reflected from the counter electrode 230 can destructively interfere with each other. can

외부로부터 입사된 외광(L0)의 일부는 화소전극(210)에서도 반사될 수 있다. 이를 고려하여, 메탈층(270)에서 반사된 제1광(L1), 대향전극(230)에서 반사된 제2광(L2), 및 화소전극(210)에서 반사된 제3광(L3)이 전체적으로 상쇄간섭되도록, 캡핑층(250)의 두께(dt)가 결정될 수 있다. 이를 통해, 외광 반사율이 감소되고 외광에 의한 시인성 문제를 개선할 수 있다. A portion of the external light L0 incident from the outside may also be reflected by the pixel electrode 210 . In consideration of this, the first light L1 reflected from the metal layer 270 , the second light L2 reflected from the counter electrode 230 , and the third light L3 reflected from the pixel electrode 210 are The thickness dt of the capping layer 250 may be determined so as to cause destructive interference as a whole. Through this, the reflectance of external light may be reduced and the visibility problem caused by external light may be improved.

도 7은 본 발명의 다른 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이며, 도 5a의 표시 장치의 VII 부분에 대응될 수 있다. 7 is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to another exemplary embodiment, and may correspond to part VII of the display device of FIG. 5A .

도 7을 참조하면, 본 발명의 일 실시예에 따르면, 화소정의막(120)은 차광물질을 추가로 포함할 수 있고, 차광물질은 예컨대, 크롬(Cr) 또는 몰리브덴(Mo) 등을 포함하는 불투명 금속물질, 불랙잉크 및/또는 염료 등을 포함할 수 있다. 이를 통해, 화소정의막(120)이 외부로부터 입사된 외광(L0)의 일부를 흡수하고, 제2표시영역(DA2)에서의 외광 반사율을 추가로 감소시킬 수 있다. Referring to FIG. 7 , according to an embodiment of the present invention, the pixel defining layer 120 may further include a light blocking material, and the light blocking material includes, for example, chromium (Cr) or molybdenum (Mo). It may include an opaque metallic material, black ink and/or dye. Accordingly, the pixel defining layer 120 may absorb a portion of the external light L0 incident from the outside, and may further reduce the reflectance of the external light in the second display area DA2 .

도 8은 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 일부를 발췌하여 개략적으로 도시한 평면도이며, 광학기능층의 평면 상 형상을 중심으로 도시한다. 8 is a plan view schematically illustrating a portion of a display device of an electronic device according to an exemplary embodiment of the present invention, and is centered on the planar shape of the optical functional layer.

도 8을 참조하면, 광학기능층(60)은 제2표시영역(DA2)에 대응하는 홀(60H)을 구비할 수 있다. 예컨대, 광학기능층(60)의 홀은 제2표시영역(DA2)의 전체에 대응할 수 있다. 이를 통해, 광학기능층(60)은 제1표시영역(DA1)과 중첩하되, 제2표시영역(DA2)과는 중첩하지 않을 수 있다. 이는, 전술한 바와 같이 제2표시영역(DA2)에서 광학기능층(60)에 의한 광 투과율의 손실을 줄이기 위함이다. Referring to FIG. 8 , the optical function layer 60 may include a hole 60H corresponding to the second display area DA2 . For example, the hole of the optical function layer 60 may correspond to the entire second display area DA2 . Accordingly, the optical function layer 60 may overlap the first display area DA1 but not overlap the second display area DA2. This is to reduce the loss of light transmittance due to the optical function layer 60 in the second display area DA2 as described above.

일 실시예로, 펀칭(punching) 공정 등과 같은 기계적 공정을 이용하여 광학기능층(60) 중 상기 홀(60H)에 대응하는 부분을 제거함으로써, 광학기능층(60)의 홀(60H)을 형성할 수 있다. 다른 실시예로, 블리칭(bleaching) 공정 등과 같은 화학적 공정을 이용하여 광학기능층(60) 중 상기 홀(60H)에 대응하는 부분을 광학적으로 투명한 상태로 만들 수 있으며, 이를 통해 광학기능층(60)의 홀(60H)을 형성할 수 있다. 물론, 본 발명은 이러한 방법에 제한되지 않으며, 광학기능층(60)의 일 부분(즉, 홀이 위치하는 부분)를 물리적으로 또는 광학적으로 제거할 수 있는 방법이라면 제한없이 이용될 수 있다. In one embodiment, the hole 60H of the optical functional layer 60 is formed by removing a portion corresponding to the hole 60H of the optical functional layer 60 using a mechanical process such as a punching process. can do. In another embodiment, a portion corresponding to the hole 60H of the optical functional layer 60 may be made optically transparent by using a chemical process such as a bleaching process, and through this, the optical functional layer ( A hole 60H of 60 may be formed. Of course, the present invention is not limited to this method, and any method capable of physically or optically removing a portion of the optical functional layer 60 (ie, a portion in which a hole is located) may be used without limitation.

비교예로서 제2표시영역(DA2) 중 투과영역(TA)에만 대응하는 패턴홀들을 광학기능층(60)에 형성하는 것을 고려할 수 있다. 이 경우, 투과영역(TA)에만 대응하는 패턴홀들의 크기(즉, 면적)는 상대적으로 매우 작고 투과영역(TA)의 설계 변경에 따라 상기 패턴홀들의 설계도 변경해야 하는바, 이러한 패턴홀을 형성하는 데에 공정 상 어려움이 존재할 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 제2표시영역(DA2)의 전체에 대응하는 홀(60H)을 형성하므로, 공정 상 어려움을 줄일 수 있다. As a comparative example, it may be considered that pattern holes corresponding only to the transmission area TA of the second display area DA2 are formed in the optical function layer 60 . In this case, the size (ie, area) of the pattern holes corresponding only to the transmission area TA is relatively very small, and the design of the pattern holes must also be changed according to the design change of the transmission area TA. There may be difficulties in the process. However, according to the exemplary embodiment of the present invention, since the hole 60H corresponding to the entire second display area DA2 is formed, difficulties in processing may be reduced.

도 9는 본 발명의 일 실시예에 따른 표시 장치의 터치감지층을 개략적으로 나타낸 평면도이다.9 is a plan view schematically illustrating a touch sensing layer of a display device according to an exemplary embodiment of the present invention.

도 9를 참조하면, 터치감지층(40)은 제1감지전극(410)들, 제1감지전극(410)들에 연결된 제1트레이스 라인(first trace line, 415-1 내지 415-4)들, 제2감지전극(420)들, 및 제2감지전극(420)들에 연결된 제2트레이스 라인(second trace line, 425-1 내지 425-5)들을 포함할 수 있다. 제1감지전극(410)들 및 제2감지전극(420)들은 표시영역(DA)에 배치되고, 제1트레이스 라인(415-1 내지 415-4)들 및 제2트레이스 라인(425-1 내지 425-5)들은 주변영역(PA)에 배치될 수 있다.Referring to FIG. 9 , the touch sensing layer 40 includes first sensing electrodes 410 and first trace lines 415-1 to 415-4 connected to the first sensing electrodes 410 . , second sensing electrodes 420 , and second trace lines 425-1 to 425-5 connected to the second sensing electrodes 420 may be included. The first sensing electrodes 410 and the second sensing electrodes 420 are disposed in the display area DA, and the first trace lines 415-1 to 415-4 and the second trace lines 425-1 to 425-1 to 425 - 5 may be disposed in the peripheral area PA.

제1감지전극(410)들은 ±y방향을 따라 배열될 수 있고, 제2감지전극(420)들은 ±y방향과 교차하는 ±x방향을 따라 배열될 수 있다. ±y방향을 따라 배열된 제1감지전극(410)들은 이웃하는 제1감지전극(410)들 사이의 제1연결전극(411)에 의해 서로 연결될 수 있으며, 각각의 제1감지라인(410C1 내지 410C4)을 형성할 수 있다. ±x방향을 따라 배열된 제2감지전극(420)들은 이웃하는 제2감지전극(420)들 사이의 제2연결전극(421)에 의해 서로 연결될 수 있으며, 각각의 제2감지라인(420R1 내지 420R5)을 형성할 수 있다. 제1감지라인(410C1 내지 410C4)들 및 제2감지라인(420R1 내지 420R5)들은 교차할 수 있다. 예컨대, 제1감지라인(410C1 내지 410C4)들 및 제2감지라인(420R1 내지 420R5)들은 서로 수직으로 교차할 수 있다. The first sensing electrodes 410 may be arranged along the ±y direction, and the second sensing electrodes 420 may be arranged along the ±x direction crossing the ±y direction. The first sensing electrodes 410 arranged along the ±y direction may be connected to each other by a first connection electrode 411 between the adjacent first sensing electrodes 410, and each of the first sensing lines 410C1 to 410C1 to 410C4) may be formed. The second sensing electrodes 420 arranged along the ±x direction may be connected to each other by a second connection electrode 421 between the adjacent second sensing electrodes 420, and each of the second sensing lines 420R1 to 420R1 to 420R5) may be formed. The first sensing lines 410C1 to 410C4 and the second sensing lines 420R1 to 420R5 may cross each other. For example, the first sensing lines 410C1 to 410C4 and the second sensing lines 420R1 to 420R5 may vertically cross each other.

제1감지라인(410C1 내지 410C4)들은 주변영역(PA)에 형성된 제1트레이스 라인(415-1 내지 415-4)들을 통해 감지 신호 패드부(440)의 패드에 연결될 수 있다. 예컨대, 제1트레이스 라인(415-1 내지 415-4)들은 각각 제1감지라인(410C1 내지 410C4)의 상측 및 하측에 각각 연결된 더블 라우팅(double routing) 구조일 수 있다. 제1감지라인(410C1 내지 410C4)들의 상측 및 하측에 각각 연결된 제1트레이스 라인(415-1 내지 415-4)들은 각각 대응하는 패드에 연결될 수 있다. The first sensing lines 410C1 to 410C4 may be connected to the pads of the sensing signal pad unit 440 through first trace lines 415 - 1 to 415 - 4 formed in the peripheral area PA. For example, the first trace lines 415-1 to 415-4 may have a double routing structure respectively connected to upper and lower sides of the first sensing lines 410C1 to 410C4, respectively. First trace lines 415 - 1 to 415 - 4 respectively connected to upper and lower sides of the first sensing lines 410C1 to 410C4 may be respectively connected to corresponding pads.

제2감지라인(420R1 내지 420R5)들은 주변영역(PA)에 형성된 제2트레이스 라인(425-1 내지 425-5)을 통해 감지 신호 패드부(440)의 패드에 연결될 수 있다. 예컨대, 제2트레이스 라인(425-1 내지 425-5)들은 각각 대응하는 패드에 연결될 수 있다.The second sensing lines 420R1 to 420R5 may be connected to the pads of the sensing signal pad unit 440 through second trace lines 425 - 1 to 425 - 5 formed in the peripheral area PA. For example, the second trace lines 425 - 1 to 425 - 5 may be respectively connected to corresponding pads.

도 9는 각각의 제1트레이스 라인(415-1 내지 415-4)들이 제1감지라인(410C1 내지 410C4)의 상측 및 하측에 각각 연결된 더블 라우팅(double routing) 구조를 도시하고 있으며, 이와 같은 구조는 센싱 감도(또는 터치 감도)를 향상시킬 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 다른 실시예로, 제1트레이스 라인(415-1 내지 415-4)들은 제1감지라인(410C1 내지 410C4)들의 상측 또는 하측에 연결된 싱글 라우팅 구조를 가질 수 있다.9 shows a double routing structure in which each of the first trace lines 415-1 to 415-4 is connected to upper and lower sides of the first sensing lines 410C1 to 410C4, respectively. may improve sensing sensitivity (or touch sensitivity). However, the present invention is not limited thereto. In another embodiment, the first trace lines 415-1 to 415-4 may have a single routing structure connected to upper or lower sides of the first sensing lines 410C1 to 410C4.

도 10은 본 발명의 일 실시예에 따른 터치감지층의 적층 구조를 보여주는 단면도이다.10 is a cross-sectional view showing a laminated structure of a touch sensing layer according to an embodiment of the present invention.

도 10을 참조하면, 터치감지층(40)은 제1도전층(CML1) 및 제2도전층(CML2)을 포함할 수 있다. 제1도전층(CML1)과 제2도전층(CML2) 사이에는 제1절연층(43)이 개재되며, 제2도전층(CML2) 상에는 제2절연층(45)이 위치할 수 있다. 도 9를 참조하여 전술한 제1감지전극(410, 도 9 참조)들, 제1연결전극(411, 도 9 참조)들, 제2감지전극(420, 도 9 참조)들, 제2연결전극(421, 도 9 참조)들 각각은 제1도전층(CML1) 또는 제2도전층(CML2) 중 하나에 포함될 수 있다.Referring to FIG. 10 , the touch sensing layer 40 may include a first conductive layer CML1 and a second conductive layer CML2 . The first insulating layer 43 may be interposed between the first conductive layer CML1 and the second conductive layer CML2 , and the second insulating layer 45 may be positioned on the second conductive layer CML2 . The first sensing electrodes 410 (refer to FIG. 9), the first connection electrodes 411 (refer to FIG. 9), the second sensing electrodes 420 (refer to FIG. 9), and the second connection electrode described above with reference to FIG. 9 Each of 421 (refer to FIG. 9 ) may be included in one of the first conductive layer CML1 or the second conductive layer CML2.

제1 및 제2도전층(CML1, CML2)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그 밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그래핀(graphene) 등을 포함할 수 있다.The first and second conductive layers CML1 and CML2 may include a metal layer or a transparent conductive layer. The metal layer may include molybdenum (Mo), mendelebium (Mb), silver (Ag), titanium (Ti), copper (Cu), aluminum (Al), and alloys thereof. The transparent conductive layer may include a transparent conductive oxide such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), or indium tin zinc oxide (ITZO). In addition, the transparent conductive layer may include a conductive polymer such as PEDOT, metal nanowires, graphene, and the like.

제1 및 제2도전층(CML1, CML2)은 단층 또는 다층일 수 있다. 단층의 제1 및 제2도전층(CML1, CML2)은 금속층 또는 투명 도전층을 포함할 수 있으며, 금속층 및 투명도전층의 물질은 앞서 설명한 바와 같다. 제1 및 제2도전층(CML1, CML2) 중 하나는 단일의 금속층을 포함할 수 있다. 단일의 금속층은 몰리브덴층, 또는 MoMb의 합금층을 포함할 수 있다. 제1 또는 제2도전층(CML1, CML2) 중 하나는 다층의 금속층을 포함할 수 있다. 다층의 금속층은 예컨대, 티타늄층/알루미늄층/티타늄층의 3층을 포함하거나, 몰리브덴층/멘델레븀층의 2층을 포함할 수 있다. 또는, 다층의 금속층은 금속층 및 투명 도전층을 포함할 수 있다. 제1 및 제2도전층(CML1, CML2)은 서로 다른 적층 구조를 가지거나 동일한 적층 구조를 가질 수 있다. 예컨대, 제1도전층(CML1)은 금속층을 포함하고 제2도전층(CML2)은 투명 도전층을 포함할 수 있다. 또는, 제1 및 제2도전층(CML1, CML2)은 동일한 금속층을 포함할 수 있다. The first and second conductive layers CML1 and CML2 may be single-layered or multi-layered. The single-layered first and second conductive layers CML1 and CML2 may include a metal layer or a transparent conductive layer, and materials of the metal layer and the transparent conductive layer are as described above. One of the first and second conductive layers CML1 and CML2 may include a single metal layer. The single metal layer may include a molybdenum layer, or an alloy layer of MoMb. One of the first and second conductive layers CML1 and CML2 may include a multi-layered metal layer. The multi-layered metal layer may include, for example, three layers of a titanium layer/aluminum layer/titanium layer, or may include two layers of a molybdenum layer/mendelebium layer. Alternatively, the multi-layered metal layer may include a metal layer and a transparent conductive layer. The first and second conductive layers CML1 and CML2 may have different stacked structures or may have the same stacked structure. For example, the first conductive layer CML1 may include a metal layer and the second conductive layer CML2 may include a transparent conductive layer. Alternatively, the first and second conductive layers CML1 and CML2 may include the same metal layer.

제1 및 제2도전층(CML1, CML2)의 물질, 및 제1 및 제2도전층(CML1, CML2)에 구비되는 감지전극들의 배치는 센싱 감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱 감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소될 수 있고, 따라서 감지전극들 사이에 정의된 커패시터의 충전시간이 감소될 수 있다. 투명 도전층을 포함하는 감지전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킬 수 있다. Materials of the first and second conductive layers CML1 and CML2 and the arrangement of sensing electrodes provided in the first and second conductive layers CML1 and CML2 may be determined in consideration of sensing sensitivity. The RC delay may affect the sensing sensitivity. Since the sensing electrodes including the metal layer have lower resistance compared to the transparent conductive layer, the RC value may be reduced, and thus the charging time of the capacitor defined between the sensing electrodes may be reduced. can The sensing electrodes including the transparent conductive layer are not visually recognized by the user compared to the metal layer, and the input area may increase to increase capacitance.

제1 및 제2절연층(43, 45)은 각각 무기절연물 또는/및 유기절연물을 포함할 수 있다. 무기절연물은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드등을 포함할 수 있고, 유기절연물은 고분자 유기물을 포함할 수 있다. The first and second insulating layers 43 and 45 may each include an inorganic insulating material and/or an organic insulating material. The inorganic insulator may include silicon oxide, silicon nitride, or silicon oxynitride, and the organic insulator may include an organic polymer.

앞서 도 9를 참조하여 설명한 제1 및 제2감지전극(410, 420)들과 제1 및 제2연결전극(411, 421)들 중 일부는 제1도전층(CML1)에 위치하고, 나머지는 제2도전층(CML2)에 위치할 수 있다. 일 실시예로, 제1도전층(CML1)은 제1연결전극(411)들을 포함하고, 제2도전층(CML2)은 제1 및 제2감지전극(410, 420)들, 그리고 제2연결전극(421)들을 포함할 수 있다. 다른 실시예로, 제1도전층(CML1)은 제1 및 제2감지전극(410, 420)들, 그리고 제2연결전극(421)들을 포함하고, 제2도전층(CML2)이 제1연결전극(411)들을 포함할 수 있다. 또 다른 실시예로, 제1도전층(CML1)이 제1감지전극(410)들 및 제1연결전극(411)들을 포함하고, 제2도전층(CML2)이 제2감지전극(420)들 및 제2연결전극(421)들을 포함할 수 있으며, 이 경우, 제1감지전극(410)들과 제1연결전극(411)들은 동일한 층에 구비되어 일체로 연결되고, 제2감지전극(420)들과 제2연결전극(421)들도 동일한 층에 구비되므로, 제1도전층(CML1)과 제2도전층(CML2) 사이의 절연층에는 컨택홀이 구비되지 않을 수 있다. Some of the first and second sensing electrodes 410 and 420 and the first and second connection electrodes 411 and 421 described above with reference to FIG. 9 are located in the first conductive layer CML1, and the rest are located in the first conductive layer CML1. It may be located in the second conductive layer CML2. In an embodiment, the first conductive layer CML1 includes first connection electrodes 411 , and the second conductive layer CML2 includes first and second sensing electrodes 410 and 420 , and second connection electrodes. Electrodes 421 may be included. In another embodiment, the first conductive layer CML1 includes first and second sensing electrodes 410 and 420 , and second connection electrodes 421 , and the second conductive layer CML2 includes a first connection Electrodes 411 may be included. In another embodiment, the first conductive layer CML1 includes the first sensing electrodes 410 and the first connection electrodes 411 , and the second conductive layer CML2 includes the second sensing electrodes 420 . and second connection electrodes 421 . In this case, the first sensing electrodes 410 and the first connection electrodes 411 are provided on the same layer to be integrally connected, and the second sensing electrode 420 . ) and the second connection electrodes 421 are also provided on the same layer, so a contact hole may not be provided in the insulating layer between the first conductive layer CML1 and the second conductive layer CML2 .

한편, 도 10은 터치감지층(40)이 제1도전층(CML1), 제1절연층(43), 제2도전층(CML2) 및 제2절연층(45)을 포함하는 것을 도시하고 있으나, 다른 실시예로서 제1도전층(CML1) 아래에 무기절연물 또는 유기절연물을 포함하는 층이 더 배치될 수 있다.Meanwhile, FIG. 10 shows that the touch sensing layer 40 includes a first conductive layer CML1 , a first insulating layer 43 , a second conductive layer CML2 , and a second insulating layer 45 . , as another embodiment, a layer including an inorganic insulating material or an organic insulating material may be further disposed under the first conductive layer CML1 .

도 11 및 도 12는 각각 본 발명의 일 실시예에 따른 터치감지층 중 제1도전층 및 제2도전층을 나타낸 평면도이다.11 and 12 are plan views each showing a first conductive layer and a second conductive layer among the touch sensing layers according to an embodiment of the present invention.

도 11 및 도 12를 참조하면, 제1 및 제2감지전극(410, 420), 그리고 제1 및 제2연결전극(411, 421)은 메쉬(또는 그리드, 격자) 형상을 가질 수 있다. 제1 및 제2감지전극(410, 420)이 금속층을 포함하는 경우, 사용자에게 시인되는 것을 방지하기 위하여 또는/및 각 화소(PX)를 통해 방출되는 빛의 투과를 위하여 도 11 및 도 12에 도시된 바와 같이 메쉬 형상을 가질 수 있다. 11 and 12 , the first and second sensing electrodes 410 and 420 and the first and second connection electrodes 411 and 421 may have a mesh (or grid, lattice) shape. When the first and second sensing electrodes 410 and 420 include a metal layer, in order to prevent being viewed by a user and/or to transmit light emitted through each pixel PX, in FIGS. 11 and 12 , As shown, it may have a mesh shape.

도 11 및 도 12의 확대도에 도시된 바와 같이, 제1 및 제2감지전극(410, 420)은 각각 홀(410H, 420H)을 포함하는 메쉬 형상의 금속층을 할 수 있다. 유사하게, 제1 및 제2연결전극(411, 421)도 메쉬 형상의 금속층을 포함할 수 있으며, 각각 홀(411H, 421H)을 포함할 수 있다. 상기 홀(410H, 420H, 411H, 421H)은 화소(PX)와 중첩하도록 배치될 수 있다.11 and 12 , the first and second sensing electrodes 410 and 420 may be formed of a mesh-shaped metal layer including holes 410H and 420H, respectively. Similarly, the first and second connection electrodes 411 and 421 may also include a mesh-shaped metal layer, and may include holes 411H and 421H, respectively. The holes 410H, 420H, 411H, and 421H may be disposed to overlap the pixel PX.

제1도전층(CML1)은 도 11에 도시된 바와 같이 제1연결전극(411)을 포함할 수 있다. 제1연결전극(411)은 제1연결전극(411)과 다른 층 상에 형성된 제1감지전극(410)들을 서로 전기적으로 연결시킬 수 있다. 이웃하는 제1감지전극(410)들을 전기적으로 연결하는 제1연결전극(411)은 제1절연층(43, 도 6 참조)에 형성된 콘택홀(CNT)을 통해 제1감지전극(410)들과 접속할 수 있다. The first conductive layer CML1 may include a first connection electrode 411 as shown in FIG. 11 . The first connection electrode 411 may electrically connect the first connection electrode 411 and the first sensing electrodes 410 formed on a different layer to each other. The first connection electrode 411 electrically connecting the first sensing electrodes 410 to each other is connected to the first sensing electrodes 410 through the contact hole CNT formed in the first insulating layer 43 (refer to FIG. 6 ). can be connected with

제2도전층(CML2)은 도 12에 도시된 바와 같이 제1감지전극(410), 제2감지전극(420) 및 제2연결전극(421)을 포함할 수 있다. 제2감지전극(420)들은 제2감지전극(420)들과 동일한 층 상에 형성된 제2연결전극(421)들에 의해 서로 연결될 수 있다. 예컨대, 제2감지전극(420)들은 제2연결전극(421)들과 동일한 물질을 포함하며, 일체로 형성될 수 있다. 제1감지전극(410)들은 제1감지전극(410)들과 다른 층 상에 형성된 제1연결전극(411)들에 의해 전기적으로 서로 연결될 수 있다. 제1감지전극(410)들은 제1절연층(43)에 형성된 콘택홀(CNT)을 통해 제1감지전극(410)들과 접속할 수 있다. The second conductive layer CML2 may include a first sensing electrode 410 , a second sensing electrode 420 , and a second connection electrode 421 as shown in FIG. 12 . The second sensing electrodes 420 may be connected to each other by second connection electrodes 421 formed on the same layer as the second sensing electrodes 420 . For example, the second sensing electrodes 420 may include the same material as the second connection electrodes 421 and may be integrally formed. The first sensing electrodes 410 may be electrically connected to each other by first connecting electrodes 411 formed on a different layer from the first sensing electrodes 410 . The first sensing electrodes 410 may be connected to the first sensing electrodes 410 through a contact hole CNT formed in the first insulating layer 43 .

도 13은 본 발명의 다른 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다. 앞서 도 5a를 참조하여 설명한 구성요소들과 동일하거나 대응되는 구성요소들에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다. 13 is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to another exemplary embodiment of the present invention. Descriptions of the same or corresponding components as those described above with reference to FIG. 5A will be omitted, and differences will be mainly described below.

도 13을 참조하면, 터치감지층(40)은 제1표시영역(DA1) 및 제2표시영역(DA2)에 위치하며, 봉지층(300) 상에 배치될 수 있다. 전술한 바와 같이, 터치감지층(40)은 제1도전층(CML1) 및 제2도전층(CML2), 제1도전층(CML1)과 제2도전층(CML2) 사이의 제1절연층(43), 및 제2도전층(CML2) 상의 제2절연층(45)을 포함할 수 있다. 제1도전층(CML1) 및 제2도전층(CML2)은 각각 화소(PX)를 통해 방출되는 빛의 투과를 위해, 화소(PX)들과 중첩하지 않고 화소정의막(120)에 중첩하도록 위치할 수 있다. Referring to FIG. 13 , the touch sensing layer 40 is positioned in the first display area DA1 and the second display area DA2 , and may be disposed on the encapsulation layer 300 . As described above, the touch sensing layer 40 includes the first conductive layer CML1 and the second conductive layer CML2, and the first insulating layer between the first conductive layer CML1 and the second conductive layer CML2 (CML2). 43), and a second insulating layer 45 on the second conductive layer CML2. The first conductive layer CML1 and the second conductive layer CML2 are positioned to overlap the pixel defining layer 120 instead of overlapping the pixels PX to transmit light emitted through the pixel PX, respectively. can do.

본 발명의 일 실시예에 따르면, 표시 장치(10)는, 봉지층(300) 상에 배치되며 제2표시영역(DA2)에 위치하는 차광패턴층(50)을 더 포함할 수 있다. 예컨대, 차광패턴층(50)은 터치감지층(40) 상에 배치될 수 있다. 즉, 터치감지층(40)은 봉지층(300)과 차광패턴층(50) 사이에 개재될 수 있다. 물론 본 발명 이에 제한되지 않으며, 다른 예로 차광패턴층(50)은 터치감지층(40)과 봉지층(300) 사이에 개재될 수 있다. According to an embodiment of the present invention, the display device 10 may further include a light blocking pattern layer 50 disposed on the encapsulation layer 300 and positioned in the second display area DA2. For example, the light blocking pattern layer 50 may be disposed on the touch sensing layer 40 . That is, the touch sensing layer 40 may be interposed between the encapsulation layer 300 and the light blocking pattern layer 50 . Of course, the present invention is not limited thereto, and as another example, the light blocking pattern layer 50 may be interposed between the touch sensing layer 40 and the encapsulation layer 300 .

일 실시예로, 차광패턴층(50)은, 차광물질을 포함하는 바디부(50-BP)와, 바디부(50-BP)에 인접한 제1개구부(50-OP1) 및 제2개구부(50-OP2)를 포함할 수 있다. 차광물질은 예컨대, 크롬(Cr) 또는 몰리브덴(Mo) 등과 같은 금속물질, 불랙잉크 및/또는 염료 등을 포함할 수 있다. 차광패턴층(50)은 외부로부터 입사된 외광의 일부를 흡수함으로써, 제2표시영역(DA2)에서의 외광 반사율을 추가로 감소시킬 수 있다. 한편, 외광 반사율의 감소 측면에서, 차광패턴층(50)은 터치감지층(40) 상에 배치되는 것이 바람직할 수 있다.In an embodiment, the light blocking pattern layer 50 includes a body portion 50 -BP including a light blocking material, and a first opening 50 -OP1 and a second opening 50 adjacent to the body portion 50 -BP. -OP2) may be included. The light blocking material may include, for example, a metal material such as chromium (Cr) or molybdenum (Mo), black ink, and/or dye. The light blocking pattern layer 50 may further reduce the reflectance of external light in the second display area DA2 by absorbing a portion of external light incident from the outside. On the other hand, in terms of reducing the external light reflectance, it may be preferable that the light blocking pattern layer 50 is disposed on the touch sensing layer 40 .

일 실시예로, 차광패턴층(50)의 바디부(50-BP)는 화소정의막(120)과 중첩되도록 배치될 수 있다. 차광패턴층(50)의 제1개구부(50-OP1)는 복수의 제2발광소자(200-2)들 중 어느 하나와 중첩하며, 제2개구부(50-OP2)는 제2표시영역(DA2)의 투과영역(TA)과 중첩할 수 있다. 복수의 제2발광소자(200-2)들로부터 방출되는 빛은 제1개구부(50-OP1)를 통해 통과할 수 있다. 또한, 제2개구부(50-OP2)를 통해 투과영역(TA)의 광 투과율 저하를 방지할 수 있다.In an embodiment, the body portion 50 -BP of the light blocking pattern layer 50 may be disposed to overlap the pixel defining layer 120 . The first opening 50 - OP1 of the light blocking pattern layer 50 overlaps any one of the plurality of second light emitting devices 200 - 2 , and the second opening 50 - OP2 has the second display area DA2 ) may overlap the transmission area TA. Light emitted from the plurality of second light emitting devices 200 - 2 may pass through the first opening 50 -OP1. In addition, a decrease in light transmittance of the transmission area TA through the second opening 50 - OP2 may be prevented.

일 실시예로, 기판(100)의 일 면에 수직하는 가상의 평면 상에서(즉, 단면 상에서), 차광패턴층(50)의 바디부(50-BP)의 폭(W1)은 화소정의막(120)의 폭(W2)과 같거나 보다 작을 수 있다. 제2발광소자(200-2)들로부터 방출되는 빛은 대체로 기판(100)의 일 면에 수직인 방향(예컨대, +z방향)으로 진행하지만, 일부는 상기 +z방향에 대해 비스듬한 방향으로 진행할 수 있다. 이 경우, 차광패턴층(50)의 바디부(50-BP)의 폭(W1)이 화소정의막(120)의 폭(W2)보다 크면, 제2발광소자(200-2)들로부터 방출되는 빛의 일부를 차단하여, 표시 장치(10)의 휘도가 감소할 수 있다. 이를 방지하기 위해, 본 발명의 일 실시예에 따르면, 차광패턴층(50)의 바디부(50-BP)의 폭(W1)은 화소정의막(120)의 폭(W2)과 같거나 보다 작을 수 있다.In an embodiment, on an imaginary plane perpendicular to one surface of the substrate 100 (ie, on a cross-section), the width W1 of the body portion 50-BP of the light blocking pattern layer 50 is equal to the pixel defining layer ( 120 may be equal to or smaller than the width W2. Light emitted from the second light emitting devices 200 - 2 generally travels in a direction perpendicular to one surface of the substrate 100 (eg, +z direction), but some of it travels in a direction oblique to the +z direction. can In this case, when the width W1 of the body portion 50 -BP of the light blocking pattern layer 50 is greater than the width W2 of the pixel defining layer 120 , the light emitted from the second light emitting devices 200 - 2 is By blocking a portion of the light, the luminance of the display device 10 may decrease. To prevent this, according to an embodiment of the present invention, the width W1 of the body portion 50 -BP of the light blocking pattern layer 50 may be equal to or smaller than the width W2 of the pixel defining layer 120 . can

도 14는 본 발명의 다른 실시예에 따른 전자 기기의 표시 장치의 차광패턴층의 배치를 개략적으로 나타낸 평면도이다. 14 is a plan view schematically illustrating an arrangement of a light blocking pattern layer of a display device of an electronic device according to another exemplary embodiment of the present invention.

도 14를 참조하면, 차광패턴층(50)의 제1개구부(50-OP1) 및 제2개구부(50-OP2)는 각각 차광패턴층(50)의 바디부(50-BP)에 의해 적어도 부분적으로 둘러싸일 수 있다. 일 예로, 도 14는 제1개구부(50-OP1) 및 제2개구부(50-OP2)가 바디부(50-BP)에 의해 전체적으로 둘러싸인 것을 도시하나, 본 발명은 이에 제한되지 않는다. 제2표시영역(DA2)의 복수의 제2발광소자(200-2)들의 형상 및 배치에 따라, 차광패턴층(50)의 제1 및 제2개구부(50-OP1, 50-OP2)의 평면 상 형상 및 배치는 다양하게 변형될 수 있다. Referring to FIG. 14 , the first opening 50 - OP1 and the second opening 50 - OP2 of the light blocking pattern layer 50 are at least partially formed by the body portion 50 -BP of the light blocking pattern layer 50 , respectively. may be surrounded by As an example, although FIG. 14 illustrates that the first opening 50 -OP1 and the second opening 50 -OP2 are entirely surrounded by the body portion 50 -BP, the present invention is not limited thereto. Planes of the first and second openings 50 - OP1 and 50 - OP2 of the light blocking pattern layer 50 according to the shape and arrangement of the plurality of second light emitting devices 200 - 2 in the second display area DA2 The shape and arrangement of the phase may be variously modified.

전술한 바와 같이, 차광패턴층(50)의 제1개구부(50-OP1)는 복수의 제2발광소자(200-2)들 중 어느 하나와 중첩하며, 제2개구부(50-OP2)는 제2표시영역(DA2)의 투과영역(TA)과 중첩할 수 있다. 이를 통해, 복수의 제2발광소자(200-2)들로부터 방출되는 빛이 제1개구부(50-OP1)를 통해 통과할 수 있고 따라서 휘도의 감소를 방지할 수 있다. 또한 투과영역(TA)을 통해 입사되는 외광의 광 투과율 저하를 방지할 수 있다.As described above, the first opening 50 - OP1 of the light blocking pattern layer 50 overlaps any one of the plurality of second light emitting devices 200 - 2 , and the second opening 50 - OP2 is the first opening 50 -OP2 of the light blocking pattern layer 50 . The second display area DA2 may overlap the transmission area TA of the display area DA2 . Through this, light emitted from the plurality of second light emitting devices 200 - 2 may pass through the first opening 50 - OP1, and thus a decrease in luminance may be prevented. In addition, a decrease in light transmittance of external light incident through the transmission area TA may be prevented.

도 15는 본 발명의 또 다른 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다. 앞서 도 5a 및 도 13을 참조하여 설명한 구성요소들과 동일하거나 대응되는 구성요소들에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다. 15 is a cross-sectional view schematically illustrating a part of a display device of an electronic device according to still another exemplary embodiment of the present invention. Descriptions of the same or corresponding components as those described above with reference to FIGS. 5A and 13 will be omitted, and differences will be mainly described below.

도 15을 참조하면, 메탈층(270)은 평면 상에서 적어도 복수의 제2발광소자(200-2)들과 중첩하도록 배치되되, 메탈층(270)은 복수개로 구비되고, 하나의 메탈층(270)이 하나의 제2발광소자(200-2)와 중첩하도록 배치될 수 있다. 즉, 복수의 메탈층(270)들은 일체로 형성되지 않고, 서로 이격되어 배치될 수 있다. Referring to FIG. 15 , the metal layer 270 is disposed to overlap at least a plurality of second light emitting devices 200 - 2 on a plane, and the metal layer 270 is provided in plurality, and one metal layer 270 is provided. ) may be disposed to overlap one second light emitting device 200 - 2 . That is, the plurality of metal layers 270 may not be integrally formed and may be disposed to be spaced apart from each other.

일 실시예로, 각 메탈층(270)은 평면 상에서 차광패턴층(50)과 중첩하지 않을 수 있으며, 차광패턴층(50)의 제1개구(50-OP1)에 대응하도록 배치될 수 있다. 즉, 차광패턴층(50)과 중첩되지 않은 영역에서 외광의 반사율을 감소시기키 위해, 메탈층(270)이 적어도 차광패턴층(50)과 중첩되지 않은 영역에 위치할 수 있다. In an embodiment, each metal layer 270 may not overlap the light blocking pattern layer 50 on a plane surface, and may be disposed to correspond to the first opening 50 - OP1 of the light blocking pattern layer 50 . That is, in order to reduce the reflectance of external light in a region that does not overlap the light blocking pattern layer 50 , the metal layer 270 may be positioned at least in a region that does not overlap the light blocking pattern layer 50 .

일 실시예로, 각 메탈층(270)은 화소정의막(120)의 개구(120OP)의 면적보다 큰 면적을 가질 수 있다. 여기서, '면적'은 기판(100)의 일 면에 수직인 방향으로 바라볼 시 평면 상에서의 넓이를 의미한다. 즉, 각 메탈층(270)의 면적은 각 제2화소(PX2)의 면적보다 클 수 있다. 일부 실시예로, 각 메탈층(270)은 제2발광소자(200-2)의 화소전극(210)의 면적보다 크거나, 이와 동일한 면적을 가질 수 있다. In an embodiment, each metal layer 270 may have an area larger than an area of the opening 120OP of the pixel defining layer 120 . Here, 'area' means an area on a plane when viewed in a direction perpendicular to one surface of the substrate 100 . That is, the area of each metal layer 270 may be larger than the area of each second pixel PX2 . In some embodiments, each metal layer 270 may have an area greater than or equal to the area of the pixel electrode 210 of the second light emitting device 200 - 2 .

도 16은 본 발명의 또 다른 실시예에 따른 전자 기기의 표시 장치의 메탈층의 배치를 개략적으로 나타낸 평면도이다. 16 is a plan view schematically illustrating an arrangement of a metal layer of a display device of an electronic device according to another exemplary embodiment of the present invention.

도 16을 참조하면, 각 메탈층(270)은 평면 상에서 아일랜드(island) 형태 또는 고립된(isolated) 형태를 가질 수 있다. 일 실시예로, 각 메탈층(270)은 제2화소(PX2)의 평면 상 형상에 대응되는 형상을 가질 수 있다. 예컨대, 제2화소(PX2)가 펜타일 패턴으로 배치되는 경우, 메탈층(270)들도 펜타일 패턴으로 배치될 수 있다. 다른 예로, 제2화소(PX2)가 스트라이프 패턴으로 배치되는 경우, 메탈층(270)들도 스트라이프 패턴으로 배치될 수 있다. 물론 본 발명은 이러한 메탈층(270)의 평면 상의 형상에 제한되는 것은 아니다. 어느 경우에도, 메탈층(270)들은 적어도 제2화소(PX2)와 중첩하도록 배치될 수 있다. 이를 통해, 차광패턴층(50, 도 15 참조)과 중첩하지 않는 제2화소(PX2)에서 외광의 반사율을 감소시킬 수 있다. Referring to FIG. 16 , each metal layer 270 may have an island shape or an isolated shape on a plane view. As an embodiment, each metal layer 270 may have a shape corresponding to a shape on a plane of the second pixel PX2 . For example, when the second pixel PX2 is disposed in a pentile pattern, the metal layers 270 may also be disposed in a pentile pattern. As another example, when the second pixel PX2 is disposed in a stripe pattern, the metal layers 270 may also be disposed in a stripe pattern. Of course, the present invention is not limited to the shape of the metal layer 270 on a plane. In any case, the metal layers 270 may be disposed to overlap at least the second pixel PX2 . Accordingly, the reflectance of external light in the second pixel PX2 that does not overlap the light blocking pattern layer 50 (refer to FIG. 15 ) may be reduced.

지금까지는 표시 장치 및 이를 구비한 전자 기기에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 장치 및 이를 구비한 전자 기기를 제조하기 위한 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.So far, only a display device and an electronic device having the same have been mainly described, but the present invention is not limited thereto. For example, such a display device and a manufacturing method for manufacturing an electronic device having the same will also fall within the scope of the present invention.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.Although the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

1: 전자 기기
10: 표시 장치
100: 기판
20: 전자컴포넌트
200: 발광소자
210: 화소전극
220: 중간층
230: 대향전극
250: 캡핑층
270: 메탈층
270TH: 관통부
300: 봉지층
40: 터치감지층
50: 차광패턴층
50-BP: 바디부
50-OP1: 제1개구부
50-OP2: 제2개구부
60: 광학기능층
60H: 홀
DA1: 제1표시영역
DA2: 제2표시영역
TA: 투과영역
1: electronic device
10: display device
100: substrate
20: electronic component
200: light emitting device
210: pixel electrode
220: middle layer
230: counter electrode
250: capping layer
270: metal layer
270TH: Penetration
300: encapsulation layer
40: touch sensing layer
50: light blocking pattern layer
50-BP: body part
50-OP1: first opening
50-OP2: second opening
60: optical function layer
60H: Hall
DA1: first display area
DA2: second display area
TA: transmission area

Claims (20)

제1표시영역 및 투과영역을 구비한 제2표시영역을 포함하는 표시 장치에 있어서,
기판;
상기 기판 상에 배치되며, 상기 제1표시영역을 정의하는 복수의 제1발광소자들;
상기 기판 상에 배치되며, 상기 제2표시영역을 정의하는 복수의 제2발광소자들;
상기 복수의 제1발광소자들 상에 배치되며, 상기 제2표시영역에 대응하는 홀을 포함하는 광학기능층;
상기 복수의 제2발광소자들 상에 배치되며, 상기 제2표시영역의 상기 투과영역에 대응하는 관통부를 포함하는 메탈층; 및
상기 복수의 제2발광소자들과 상기 메탈층 사이에 개재되는 캡핑층;을 포함하는, 표시 장치.
A display device comprising a first display region and a second display region including a transmissive region, the display device comprising:
Board;
a plurality of first light emitting devices disposed on the substrate and defining the first display area;
a plurality of second light emitting elements disposed on the substrate and defining the second display area;
an optical function layer disposed on the plurality of first light emitting devices and including a hole corresponding to the second display area;
a metal layer disposed on the plurality of second light emitting devices and including a through portion corresponding to the transmissive area of the second display area; and
and a capping layer interposed between the plurality of second light emitting devices and the metal layer.
제1항에 있어서,
상기 메탈층은, 망간(Mn), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 니켈(Ni), 코발트(Co), 구리(Cu), 알루미늄(Al), 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 티타늄 알리미늄 질화물(TiAlNx), 티타늄 탄화물(TiC), 몰리브덴 산화물(MoOx), 크롬 산화물(CrOx) 및 텅스텐 산화물(WOx)을 포함하는 그룹에서 선택된 적어도 어느 하나를 포함하는, 표시 장치.
According to claim 1,
The metal layer includes manganese (Mn), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), nickel (Ni), cobalt (Co), copper (Cu), aluminum (Al), chromium nitride (CrN x ), titanium nitride (TiN x ), titanium aluminum nitride (TiAlN x ), titanium carbide (TiC), molybdenum oxide (MoO x ), chromium oxide (CrO x ) and tungsten oxide (WO x ) A display device comprising at least one selected from the group comprising.
제1항에 있어서,
상기 메탈층은, 평면 상에서 적어도 상기 복수의 제2발광소자들과 중첩되는, 표시 장치.
According to claim 1,
The metal layer overlaps with at least the plurality of second light emitting elements on a plane surface.
제1항에 있어서,
상기 메탈층은, 평면 상에서 상기 복수의 제1발광소자들과 중첩되지 않는, 표시 장치.
According to claim 1,
The metal layer does not overlap the plurality of first light emitting devices on a plane surface.
제1항에 있어서,
상기 캡핑층은, 상기 복수의 제2발광소자들에서 반사되는 광과 상기 메탈층에서 반사되는 광이 서로 상쇄간섭 되도록 하는 두께를 갖는, 표시 장치.
According to claim 1,
The capping layer has a thickness such that the light reflected from the plurality of second light emitting devices and the light reflected from the metal layer are destructively interfered with each other.
제1항에 있어서,
상기 캡핑층은 유기 절연물을 포함하는, 표시 장치.
According to claim 1,
The capping layer includes an organic insulating material.
제1항에 있어서,
상기 복수의 제2발광소자들 각각은,
상기 기판 상에 배치된 화소전극;
상기 화소전극 상에 배치된 대향전극; 및
상기 화소전극과 상기 대향전극 사이에 개재된 중간층;을 포함하는, 표시 장치.
According to claim 1,
Each of the plurality of second light emitting devices,
a pixel electrode disposed on the substrate;
a counter electrode disposed on the pixel electrode; and
and an intermediate layer interposed between the pixel electrode and the counter electrode.
제7항에 있어서,
상기 복수의 제2발광소자들 각각의 상기 화소전극의 가장자리를 덮으며, 상기 복수의 제2발광소자들 각각의 발광영역을 정의하는 개구를 포함하는 화소정의막;을 더 포함하는, 표시 장치.
8. The method of claim 7,
and a pixel defining layer covering an edge of the pixel electrode of each of the plurality of second light emitting devices and including an opening defining a light emitting region of each of the plurality of second light emitting devices.
제8항에 있어서,
상기 화소정의막은 차광물질을 포함하는, 표시 장치.
9. The method of claim 8,
The pixel defining layer includes a light blocking material.
제8항에 있어서,
상기 메탈층 상에 배치되며, 적어도 하나의 무기층 및 적어도 하나의 유기층을 구비한 봉지층;을 더 포함하는, 표시 장치.
9. The method of claim 8,
and an encapsulation layer disposed on the metal layer and including at least one inorganic layer and at least one organic layer.
제10항에 있어서,
상기 봉지층 상의 상기 제2표시영역에 위치하는 차광패턴층;을 더 포함하며,
상기 차광패턴층은, 차광물질을 포함하는 바디부; 및 상기 바디부에 인접한 제1개구부 및 제2개구부;를 포함하는, 표시 장치.
11. The method of claim 10,
It further includes; a light blocking pattern layer located in the second display area on the encapsulation layer,
The light blocking pattern layer may include a body portion including a light blocking material; and a first opening and a second opening adjacent to the body portion.
제11항에 있어서,
상기 차광패턴층의 상기 제1개구부는 평면 상에서 상기 복수의 제2발광소자들 중 어느 하나와 중첩하며,
상기 차광패턴층의 상기 제2개구부는 평면 상에서 상기 제2표시영역의 상기 투과영역과 중첩하는, 표시 장치.
12. The method of claim 11,
The first opening of the light blocking pattern layer overlaps any one of the plurality of second light emitting devices on a plane,
and the second opening of the light blocking pattern layer overlaps the transmissive area of the second display area on a plane surface.
제11항에 있어서,
상기 기판의 일 면에 수직하는 가상의 평면 상에서, 상기 차광패턴층의 상기 바디부의 폭은 상기 화소정의막의 폭보다 작은, 표시 장치.
12. The method of claim 11,
On a virtual plane perpendicular to one surface of the substrate, a width of the body portion of the light blocking pattern layer is smaller than a width of the pixel defining layer.
제11항에 있어서,
상기 봉지층과 상기 차광패턴층 사이에 개재되며, 감지전극들 및 상기 감지전극들에 전기적으로 연결된 트레이스 라인들을 포함하는 터치감지층;을 더 포함하는, 표시 장치.
12. The method of claim 11,
and a touch sensing layer interposed between the encapsulation layer and the light blocking pattern layer, the touch sensing layer including sensing electrodes and trace lines electrically connected to the sensing electrodes.
서로 상이한 해상도를 갖는 제1표시영역과 제2표시영역을 구비하는 표시 장치; 및
상기 제2표시영역에 구비된 투과영역과 중첩하는 전자컴포넌트;를 포함하며,
상기 표시 장치는,
기판;
상기 기판 상에 배치되며, 상기 제1표시영역을 정의하는 복수의 제1발광소자들;
상기 기판 상에 배치되며, 상기 제2표시영역을 정의하는 복수의 제2발광소자들;
상기 복수의 제1발광소자 상에 배치되며, 상기 제2표시영역에 대응하는 홀을 포함하는 광학기능층;
상기 복수의 제2발광소자들 상에 배치되며, 상기 제2표시영역의 상기 투과영역에 대응하는 관통부를 포함하는 메탈층; 및
상기 복수의 제2발광소자들과 상기 메탈층 사이에 개재되며, 상기 복수의 제2발광소자들에서 반사되는 광과 상기 메탈층에서 반사되는 광이 서로 상쇄간섭 되도록 소정의 두께를 갖는 캡핑층;을 포함하는, 전자 기기.
a display device including a first display area and a second display area having different resolutions; and
and an electronic component overlapping the transmissive area provided in the second display area;
The display device is
Board;
a plurality of first light emitting devices disposed on the substrate and defining the first display area;
a plurality of second light emitting elements disposed on the substrate and defining the second display area;
an optical function layer disposed on the plurality of first light emitting devices and including holes corresponding to the second display areas;
a metal layer disposed on the plurality of second light emitting devices and including a through portion corresponding to the transmissive area of the second display area; and
a capping layer interposed between the plurality of second light emitting devices and the metal layer, the capping layer having a predetermined thickness so that the light reflected from the plurality of second light emitting devices and the light reflected from the metal layer interfere with each other destructively; Including, an electronic device.
제15항에 있어서,
상기 캡핑층은, 상기 제2표시영역의 상기 투과영역에 대응하는 관통부를 포함하는, 전자 기기.
16. The method of claim 15,
The capping layer may include a through portion corresponding to the transmissive area of the second display area.
제15항에 있어서,
상기 메탈층은, 평면 상에서 적어도 상기 복수의 제2발광소자들과 중첩하되, 상기 복수의 제1발광소자들과 중첩되지 않는, 전자 기기.
16. The method of claim 15,
The metal layer overlaps at least the plurality of second light emitting devices on a plane surface, but does not overlap the plurality of first light emitting devices.
제15항에 있어서,
상기 복수의 제2발광소자들 각각은, 상기 기판 상에 배치된 화소전극; 상기 화소전극 상에 배치된 대향전극; 및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층;을 포함하고,
상기 복수의 제2발광소자들 각각의 상기 화소전극의 가장자리를 덮으며, 차광물질을 포함하는 화소정의막;을 더 포함하는, 전자 기기.
16. The method of claim 15,
Each of the plurality of second light emitting devices may include: a pixel electrode disposed on the substrate; a counter electrode disposed on the pixel electrode; and an intermediate layer interposed between the pixel electrode and the counter electrode.
The electronic device further comprising: a pixel defining layer covering an edge of the pixel electrode of each of the plurality of second light emitting devices and including a light blocking material.
제18항에 있어서,
상기 메탈층 상에 배치되며, 적어도 하나의 무기층 및 적어도 하나의 유기층을 구비한 봉지층;
상기 봉지층 상에 배치되며, 감지전극들 및 상기 감지전극들에 전기적으로 연결된 트레이스 라인들을 포함하는 터치감지층; 및
상기 터치감지층 상의 제2표시영역에 위치하는 차광패턴층;을 더 포함하는, 전자기기.
19. The method of claim 18,
an encapsulation layer disposed on the metal layer and having at least one inorganic layer and at least one organic layer;
a touch sensing layer disposed on the encapsulation layer and including sensing electrodes and trace lines electrically connected to the sensing electrodes; and
The electronic device further comprising a; light blocking pattern layer located in the second display area on the touch sensing layer.
제19항에 있어서,
상기 차광패턴층은, 차광물질을 포함하는 바디부; 및 상기 바디부에 의해 적어도 일부가 둘러싸인 제1개구부 및 제2개구부;를 포함하고,
상기 차광패턴층의 상기 제1개구부는 평면 상에서 상기 복수의 제2발광소자들 중 어느 하나와 중첩하며,
상기 차광패턴층의 상기 제2개구부는 평면 상에서 상기 제2표시영역의 상기 투과영역과 중첩하는, 전자 기기.
20. The method of claim 19,
The light blocking pattern layer may include a body portion including a light blocking material; and a first opening and a second opening at least partially surrounded by the body portion.
The first opening of the light blocking pattern layer overlaps any one of the plurality of second light emitting devices on a plane,
and the second opening of the light blocking pattern layer overlaps the transmissive area of the second display area in a plan view.
KR1020210164860A 2020-12-09 2021-11-25 Display apparatus and electronic device including the same KR20220082736A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/543,620 US20220181400A1 (en) 2020-12-09 2021-12-06 Display apparatus and electronic apparatus including the same
CN202111498297.5A CN114628462A (en) 2020-12-09 2021-12-09 Display device and electronic apparatus equipped with the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200171703 2020-12-09
KR20200171703 2020-12-09

Publications (1)

Publication Number Publication Date
KR20220082736A true KR20220082736A (en) 2022-06-17

Family

ID=82269160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210164860A KR20220082736A (en) 2020-12-09 2021-11-25 Display apparatus and electronic device including the same

Country Status (1)

Country Link
KR (1) KR20220082736A (en)

Similar Documents

Publication Publication Date Title
US11139451B2 (en) Display panel
EP3644169B1 (en) Display device
KR20170089460A (en) Organic light emitting display device
EP3866207B1 (en) Display device and electronic apparatus
KR20160128513A (en) Display device with touch sensor
KR20210087609A (en) Display apparatus
CN113823662A (en) Display device
EP3852147A1 (en) Display device and electronic apparatus
KR20220068308A (en) Display apparatus
US11937477B2 (en) Display device and electronic apparatus
KR20210140837A (en) Display device and electric apparatus including the same
KR20210130903A (en) display device and electric apparatus
KR20220082736A (en) Display apparatus and electronic device including the same
US20220181400A1 (en) Display apparatus and electronic apparatus including the same
CN112542491A (en) Display device
US11610958B2 (en) Display apparatus
US11818923B2 (en) Display device and method of manufacturing the display device
US20240122023A1 (en) Display apparatus
US20230006174A1 (en) Display panel and display apparatus
US20220328586A1 (en) Display device
KR20210113535A (en) Display device and electric apparatus including the same
KR20220041983A (en) Cover window and display apparatus including the same
KR20220144457A (en) Display apparatus and method for manufacturing the same
KR20230110422A (en) Display device and method of manufacturing of the display device
KR20230038360A (en) Display apparatus