KR20220074089A - Process Update and Defect Cause Analysis Method of Manufacturing Process of Semiconductor - Google Patents

Process Update and Defect Cause Analysis Method of Manufacturing Process of Semiconductor Download PDF

Info

Publication number
KR20220074089A
KR20220074089A KR1020200162188A KR20200162188A KR20220074089A KR 20220074089 A KR20220074089 A KR 20220074089A KR 1020200162188 A KR1020200162188 A KR 1020200162188A KR 20200162188 A KR20200162188 A KR 20200162188A KR 20220074089 A KR20220074089 A KR 20220074089A
Authority
KR
South Korea
Prior art keywords
abnormal
sensor data
cause
semiconductor device
determined
Prior art date
Application number
KR1020200162188A
Other languages
Korean (ko)
Other versions
KR102438656B1 (en
Inventor
하승재
Original Assignee
주식회사 에이아이비즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이아이비즈 filed Critical 주식회사 에이아이비즈
Priority to KR1020200162188A priority Critical patent/KR102438656B1/en
Priority to PCT/KR2020/017619 priority patent/WO2022114343A1/en
Publication of KR20220074089A publication Critical patent/KR20220074089A/en
Application granted granted Critical
Publication of KR102438656B1 publication Critical patent/KR102438656B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법은, 반도체 소자의 제조 공정에서 사용되는 하나 이상의 센서로부터 획득한 신규 센서데이터를, 기 설정된 정상 공정에서의 기준 센서데이터의 범위와 대비하여 각 공정의 이상 유무를 판단하는 (a)단계, 상기 (a)단계에서 상기 신규 센서데이터가 상기 기준 센서데이터와 기 설정된 허용 범위 내에서 만족하는 것으로 판단된 경우, 해당 공정을 정상 공정으로서 판단하여 상기 신규 센서데이터를 상기 기준 센서데이터로서 공정 기준 데이터베이스에 업데이트하며, 상기 신규 센서데이터가 상기 기준 센서데이터와 기 설정된 허용 범위 내를 벗어난 것으로 판단된 경우, 해당 공정은 비정상 공정으로서 판단하는 (b)단계, 공정 불량 데이터베이스로부터, 상기 (b)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치하는 (c)단계, 상기 (c)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치한 경우, 해당 비정상 원인에 대한 후속 조치를 수행하며, 비정상 공정으로 판단된 공정의 비정상 원인을 서치하지 못한 경우, 해당 비정상 공정의 비정상 원인을 분석하는 (d)단계 및 상기 (d)단계에 의해 분석된 비정상 공정의 비정상 원인을 상기 공정 불량 데이터베이스에 업데이트하는 (e)단계를 포함한다.The process update and failure cause analysis method of the semiconductor device manufacturing process according to the present invention compares new sensor data acquired from one or more sensors used in the semiconductor device manufacturing process with the range of reference sensor data in a preset normal process In step (a) of determining whether or not each process is abnormal, when it is determined that the new sensor data is satisfied within a preset allowable range with the reference sensor data in step (a), the process is determined as a normal process to update the new sensor data as the reference sensor data to the process reference database, and when it is determined that the new sensor data is out of the reference sensor data and a preset allowable range, the process is determined as an abnormal process (b ), in the step (c) of searching for the cause of the abnormal process determined as the abnormal process in the step (b) from the process defect database, and the abnormal cause of the process determined as the abnormal process in the step (c) is searched , follow-up actions are taken for the cause of the abnormality, and if the cause of the abnormality in the process determined to be an abnormal process is not searched, step (d) of analyzing the cause of the abnormality of the abnormal process and step (d) and (e) updating the abnormal cause of the abnormal process in the process defect database.

Figure P1020200162188
Figure P1020200162188

Description

반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법{Process Update and Defect Cause Analysis Method of Manufacturing Process of Semiconductor}Process Update and Defect Cause Analysis Method of Manufacturing Process of Semiconductor

본 발명은 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 관한 것으로서, 보다 상세하게는 반도체 소자 제조 공정의 정상 공정을 지속적으로 업데이트하며, 비정상 공정이 발생 시 그에 대한 비정상 원인을 분석하여 후속 조치가 가능하도록 하는 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 관한 것이다.The present invention relates to a process update and defect cause analysis method of a semiconductor device manufacturing process, and more particularly, continuously updates the normal process of the semiconductor device manufacturing process, and when an abnormal process occurs, the abnormal cause is analyzed for follow-up measures It relates to a process update of a semiconductor device manufacturing process and a method for analyzing the cause of defects that make it possible.

반도체는 순수한 상태에서는 부도체와 비슷한 특성을 보이나, 불순물의 첨가에 의해 전기전도도가 늘어나거나, 빛 또는 열에너지에 의해 일시적으로 전기전도성을 가지는 물질이다.In a pure state, a semiconductor exhibits similar properties to an insulator, but is a material whose electrical conductivity is increased by the addition of impurities or has temporary electrical conductivity by light or thermal energy.

순수한 반도체는 14족 원소로 이루어져 모든 전자가 공유결합을 이룬다. 여기에 15족 원소를 첨가하면 잉여전자가 발생하여 n형 반도체가 되며, 13족 원소를 첨가하면 반대로 전자가 부족하게 되어 정공으로 이루어진 p형 반도체가 된다.A pure semiconductor consists of group 14 elements, and all electrons form covalent bonds. When a group 15 element is added to this, surplus electrons are generated to form an n-type semiconductor, and when a group 13 element is added, electrons are insufficient to form a p-type semiconductor composed of holes.

이때 n형 반도체와 p형 반도체를 붙여 놓으면 p형반도체에서 n형반도체 방향으로는 전류가 잘 흐르며 반대방향으로는 거의 흐르지 않는 정류작용이 일어난다. 이러한 소자를 다이오드(Diode)라고 하며 이것이 반도체 소자의 기본이 된다.At this time, if the n-type semiconductor and the p-type semiconductor are pasted together, a rectifying action occurs where the current flows well in the direction from the p-type semiconductor to the n-type semiconductor and hardly flows in the opposite direction. Such a device is called a diode, and this is the basis of a semiconductor device.

이와 같은 반도체 소자를 제조하는 과정에서는 웨이퍼와 같은 기판 상에 전기적인 회로를 형성하는 FAB(fabrication) 공정을 거치게 되며, 또한 FAB 공정은 세부적인 다양한 하위 공정을 포함한다.In the process of manufacturing such a semiconductor device, an FAB (fabrication) process of forming an electrical circuit on a substrate such as a wafer is performed, and the FAB process includes various detailed sub-processes.

종래에는 FAB 공정의 하위 공정들을 수행하는 과정에 있어서, 불량 공정의 발생을 예측하기 위해 단순한 통계에 기반한 예측 방법이 사용되었으며, 이와 같은 통계는 엔지니어가 직접 설정하였다.Conventionally, in the process of performing the sub-processes of the FAB process, a prediction method based on simple statistics was used to predict the occurrence of a defective process, and such statistics were set by the engineer himself.

이는 단순히 각 공정에서 사용되는 센서의 데이터 값이 상한선 및 하한선을 넘을 경우 불량으로 판단하는 단순한 알고리즘을 가지며, 특히 불량 공정의 판단 과정에 있어 엔지니어의 주관적인 의사가 반영되는 문제가 있다.This simply has a simple algorithm to determine that the sensor data value used in each process exceeds the upper and lower limits as defective. In particular, there is a problem in that the subjective intention of the engineer is reflected in the process of determining the defective process.

따라서 이와 같은 문제점들을 해결하기 위한 방법이 요구된다.Therefore, a method for solving these problems is required.

한국공개특허 제10-2009-0068600호Korean Patent Publication No. 10-2009-0068600

본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출된 발명으로서, 반도체 소자 제조 공정에서 정상 공정/비정상 공정이 발생하는 것을 객관적으로 판단하고, 정상 공정으로 판단된 경우 그 범위를 지속적으로 업데이트하며, 비정상 공정으로 판단된 경우 그에 대한 비정상 원인을 분석하여 후속 조치가 가능하도록 함에 따라 반도체 소자 제조 공정의 생산 수율을 증대시키기 위한 목적을 가진다.The present invention is an invention devised to solve the problems of the prior art, objectively determining that a normal process/abnormal process occurs in a semiconductor device manufacturing process, and continuously updating the range when it is determined as a normal process, , has the purpose of increasing the production yield of the semiconductor device manufacturing process by enabling follow-up actions by analyzing the cause of the abnormality when it is determined that the process is abnormal.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기한 목적을 달성하기 위한 본 발명의 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법은, 반도체 소자의 제조 공정에서 사용되는 하나 이상의 센서로부터 획득한 신규 센서데이터를, 기 설정된 정상 공정에서의 기준 센서데이터의 범위와 대비하여 각 공정의 이상 유무를 판단하는 (a)단계, 상기 (a)단계에서 상기 신규 센서데이터가 상기 기준 센서데이터와 기 설정된 허용 범위 내에서 만족하는 것으로 판단된 경우, 해당 공정을 정상 공정으로서 판단하여 상기 신규 센서데이터를 상기 기준 센서데이터로서 공정 기준 데이터베이스에 업데이트하며, 상기 신규 센서데이터가 상기 기준 센서데이터와 기 설정된 허용 범위 내를 벗어난 것으로 판단된 경우, 해당 공정은 비정상 공정으로서 판단하는 (b)단계, 공정 불량 데이터베이스로부터, 상기 (b)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치하는 (c)단계, 상기 (c)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치한 경우, 해당 비정상 원인에 대한 후속 조치를 수행하며, 비정상 공정으로 판단된 공정의 비정상 원인을 서치하지 못한 경우, 해당 비정상 공정의 비정상 원인을 분석하는 (d)단계 및 상기 (d)단계에 의해 분석된 비정상 공정의 비정상 원인을 상기 공정 불량 데이터베이스에 업데이트하는 (e)단계를 포함한다.In the process update and failure cause analysis method of the semiconductor device manufacturing process of the present invention for achieving the above object, new sensor data obtained from one or more sensors used in the semiconductor device manufacturing process is used as a reference in a preset normal process. In step (a) of determining whether there is an abnormality in each process in comparison with the range of sensor data, when it is determined that the new sensor data is satisfied within the preset allowable range with the reference sensor data in step (a), the corresponding The process is determined as a normal process and the new sensor data is updated in the process reference database as the reference sensor data. Step (b) of determining as a process, (c) of searching for the cause of an abnormality in the process determined as an abnormal process in the step (b) from the process defect database, (c) of the process determined as an abnormal process in the step (c) If the cause of the abnormality is searched, follow-up actions are taken for the cause of the abnormality, and if the cause of the abnormality of the process determined to be an abnormal process is not searched, the step (d) of analyzing the cause of the abnormality of the abnormal process and the above (d) and (e) updating the abnormal cause of the abnormal process analyzed by step ) to the process failure database.

이때 상기 (b)단계는, 반도체 소자의 제조 공정 중 선택된 공정에 대한 신규 센서데이터를 추출하는 (b-1)단계, 상기 (b-1)단계에 의해 추출된 신규 센서데이터를 가시화하는 (b-2)단계 및 상기 (b-2)단계를 통해 가시화된 신규 센서데이터로부터 선택된 공정의 정상 또는 비정상 여부를 판단하는 (b-3)단계를 포함할 수 있다.In this case, the step (b) is a step (b-1) of extracting new sensor data for a process selected during the manufacturing process of a semiconductor device, and a step (b) of visualizing the new sensor data extracted by the step (b-1) Step -2) and step (b-3) of determining whether the process selected from the new sensor data visualized through step (b-2) is normal or abnormal.

그리고 상기 (b-2)단계는, 상기 (b-1)단계에 의해 추출된 신규 센서데이터를 Qusi Attractor 기법을 통해 1차 가시화하는 (b-2-1)단계, 상기 (b-2-1)단계에 의해 1차 가시화된 신규 센서데이터를 Persist Homology로 변환하여 2차 가시화하는 (b-2-2)단계 및 상기 (b-2-2)단계에 의해 2차 가시화된 신규 센서데이터를 Betti Sequence로 표현하여 3차 가시화하는 (b-2-3)단계를 포함할 수 있다.And the step (b-2) is a step (b-2-1) of first visualizing the new sensor data extracted by the step (b-1) through the Qusi Attractor technique, the step (b-2-1) (b-2-2) of converting the new sensor data first visualized by step (b-2-2) into Persist Homology and visualizing the new sensor data secondarily visualized by the step (b-2-2), Betti It may include a step (b-2-3) of tertiary visualization by expressing it as a sequence.

또한 상기 (b-3)단계는, 상기 (b-2-3)단계에 의해 3차 가시화된 이미지를 입력값으로서 잠재변수를 적용하여 출력값을 산출하는 (b-3-1)단계, 상기 (b-3-1)단계에 의해 산출된 상기 입력값 및 상기 출력값을 통해 비용함수를 도출하는 (b-3-2)단계 및 기 설정된 문턱값과 상기 비용함수를 대비하여, 상기 비용함수가 상기 문턱값보다 낮은 것으로 판단된 경우, 선택된 공정을 정상 공정으로서 판단하며, 상기 비용함수가 상기 문턱값보다 높은 것으로 판단된 경우, 선택된 공정을 비정상 공정으로서 판단하는 (b-3-3)단계를 포함할 수 있다.In addition, the (b-3) step is a (b-3-1) step of calculating an output value by applying a latent variable to the tertiary visualized image by the step (b-2-3) as an input value, the (b-3-1) step, In step (b-3-2) of deriving a cost function through the input value and the output value calculated in step b-3-1) and comparing the cost function with a preset threshold, the cost function is (b-3-3) of determining the selected process as a normal process when it is determined that it is lower than the threshold value, and determining the selected process as an abnormal process when it is determined that the cost function is higher than the threshold value can do.

이때 상기 문턱값은 센서의 종류에 따라 서로 다르게 설정될 수 있다.In this case, the threshold value may be set differently depending on the type of the sensor.

더불어 상기 (d)단계는, 상기 (c)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치한 경우, 후속 조치로서 비정상 원인을 관리 단말기에 송신하고, 기 설정된 알람을 수행할 수 있다.In addition, in step (d), when the abnormal cause of the process determined to be abnormal in step (c) is searched for, the abnormal cause may be transmitted to the management terminal as a follow-up action, and a preset alarm may be performed.

한편 본 발명은 상기 (e)단계에 의해 상기 공정 불량 데이터베이스에 업데이트된 비정상 원인에 대해, 상기 공정 불량 데이터베이스에 기 저장된 비정상 원인에 대한 유사도를 분석하는 (f)단계와, 상기 (f)단계를 통해 분석된 유사도에 따라 추천되는 복수 개의 개선안을 추출하여 반도체 소자의 제조 공정에 개별적으로 적용하는 (g)단계를 더 포함할 수 있다.Meanwhile, in the present invention, for the abnormal cause updated in the process failure database by the step (e), (f) analyzing the similarity to the abnormal cause previously stored in the process failure database, and the step (f) The method may further include the step (g) of extracting a plurality of improvement proposals recommended according to the analyzed similarity and individually applying them to the semiconductor device manufacturing process.

또한 본 발명은 상기 (g)단계에 의해 개선안이 개별적으로 적용된 반도체 소자의 제조 공정을 n회 반복하여, 비정상 원인의 해소 여부를 판단하는 (h)단계 및 상기 (h)단계에 의해 비정상 원인이 해소된 것으로 판단된 경우, 해당 개선안을 매칭하여 상기 공정 불량 데이터베이스에 업데이트하는 (i)단계를 더 포함할 수 있다.In addition, the present invention repeats the manufacturing process of the semiconductor device to which the improvement plan is individually applied by step (g) n times, and determines whether the cause of the abnormality is resolved by the steps (h) and (h). When it is determined that the solution is resolved, the method may further include (i) updating the process defect database by matching the corresponding improvement plan.

상기한 과제를 해결하기 위한 본 발명의 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법은, 반도체 소자 제조 공정에서 비정상 공정이 발생하는 것을 예측하기 위해 단순한 통계에 기반한 종래의 예측 방법을 개선하여, 센서데이터를 통해 공정 진행 현황을 객관적으로 판단하고, 정상 공정으로 판단된 경우 그 범위를 지속적으로 업데이트하며, 또한 비정상 원인이 발생한 경우 이를 분석하여 후속 조치가 가능하도록 함에 따라 반도체 소자 제조 공정의 생산 수율을 크게 증대시킬 수 있는 장점을 가진다.The process update and defect cause analysis method of the semiconductor device manufacturing process of the present invention for solving the above problems improves the conventional prediction method based on simple statistics to predict the occurrence of an abnormal process in the semiconductor device manufacturing process, The production yield of the semiconductor device manufacturing process by objectively judging the process progress through sensor data, continuously updating the range when it is determined to be a normal process, and analyzing an abnormal cause to enable follow-up actions has the advantage of greatly increasing the

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

도 1은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법의 각 과정을 나타낸 도면;
도 2는 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, (b)단계의 세부적인 과정을 나타낸 도면;
도 3은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, (b-2)단계의 세부적인 과정을 나타낸 도면;
도 4는 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, 신규 센서데이터를 가시화하는 과정을 예시하여 나타낸 도면;
도 5는 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, (b-3)단계의 세부적인 과정을 나타낸 도면; 및
도 6은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, 업데이트된 비정상 원인에 대한 후속 처리 과정을 나타낸 도면이다.
1 is a view showing each process of a process update and failure cause analysis method of a semiconductor device manufacturing process according to an embodiment of the present invention;
2 is a view showing a detailed process of step (b) in the process update and failure cause analysis method of the semiconductor device manufacturing process according to an embodiment of the present invention;
3 is a view showing a detailed process of step (b-2) in the process update and failure cause analysis method of the semiconductor device manufacturing process according to an embodiment of the present invention;
4 is a view illustrating a process of visualizing new sensor data in a process update and failure cause analysis method of a semiconductor device manufacturing process according to an embodiment of the present invention;
5 is a view showing the detailed process of step (b-3) in the process update and failure cause analysis method of the semiconductor device manufacturing process according to an embodiment of the present invention; and
6 is a diagram illustrating a subsequent processing process for an updated abnormal cause in the process update and failure cause analysis method of the semiconductor device manufacturing process according to an embodiment of the present invention.

이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.Hereinafter, preferred embodiments of the present invention in which the object of the present invention can be specifically realized will be described with reference to the accompanying drawings. In describing the present embodiment, the same names and the same reference numerals are used for the same components, and an additional description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법의 각 과정을 나타낸 도면이다.1 is a diagram illustrating each process of a process update and a defect cause analysis method of a semiconductor device manufacturing process according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법은, 반도체의 제조 공정에서 사용되는 하나 이상의 센서로부터 획득한 신규 센서데이터를, 기 설정된 정상 공정에서의 기준 센서데이터의 범위와 대비하여 각 공정의 이상 유무를 판단하는 (a)단계와, (a)단계에서 신규 센서데이터가 기준 센서데이터와 기 설정된 허용 범위 내에서 만족하는 것으로 판단된 경우, 해당 공정을 정상 공정으로서 판단하여 신규 센서데이터를 기준 센서데이터로서 공정 기준 데이터베이스에 업데이트하며, 신규 센서데이터가 기준 센서데이터와 기 설정된 허용 범위 내를 벗어난 것으로 판단된 경우, 해당 공정은 비정상 공정으로서 판단하는 (b)단계와, 공정 불량 데이터베이스로부터, (b)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치하는 (c)단계와, (c)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치한 경우, 해당 비정상 원인에 대한 후속 조치를 수행하며, 비정상 공정으로 판단된 공정의 비정상 원인을 서치하지 못한 경우, 해당 비정상 공정의 비정상 원인을 분석하는 (d)단계와, (d)단계에 의해 분석된 비정상 공정의 비정상 원인을 공정 불량 데이터베이스에 업데이트하는 (e)단계를 포함한다.As shown in FIG. 1 , in the process update and failure cause analysis method of a semiconductor device manufacturing process according to an embodiment of the present invention, new sensor data acquired from one or more sensors used in a semiconductor manufacturing process is set In step (a) of judging the presence or absence of abnormality in each process in comparison with the range of standard sensor data in the normal process, and in steps (a), it is determined that the new sensor data meets the standard sensor data within the preset allowable range. In this case, the process is judged as a normal process and new sensor data is updated in the process reference database as reference sensor data. Step (b) of determining as , step (c) of searching for the cause of the abnormality of the process determined as abnormal in step (b) from the process defect database, and the abnormality of the process determined as abnormal in step (c) If the cause is found, follow-up actions are taken for the cause of the abnormality. If the cause of the abnormality in the process determined to be an abnormal process is not searched, (d) analysis of the abnormal cause of the abnormal process; (d) and (e) updating the abnormal cause of the abnormal process analyzed by the step to the process defect database.

이들 각 단계에 대해 자세히 설명하면, 먼저 (a)단계에서는 반도체의 제조 공정에서 사용되는 하나 이상의 센서로부터 신규 센서데이터를 획득하고, 이를 기 설정된 정상 공정에서의 기준 센서데이터의 범위와 대비하는 과정이 이루어진다.Each of these steps will be described in detail. First, in step (a), new sensor data is acquired from one or more sensors used in the semiconductor manufacturing process, and the process of comparing it with the range of reference sensor data in a preset normal process is performed. is done

여기서 반도체의 제조 공정에 사용되는 센서는 공정의 모니터링을 위해 각 공정에서 발생하는 다양한 팩터, 즉 온도, 압력, HF전력, LF전력, 아르곤·산소·실란가스 등을 포함하는 각종 가스의 유입 속도, UPC의 유입 속도, 전압, 전류, 박막의 두께 등과 같은 다양한 요소를 계측하기 위한 다양한 센서일 수 있으며, 이와 같은 센서가 하나 또는 복수 개 구비될 수 있다.Here, the sensor used in the semiconductor manufacturing process includes various factors generated in each process for process monitoring, that is, the inflow rate of various gases including temperature, pressure, HF power, LF power, argon, oxygen, silane gas, etc.; There may be various sensors for measuring various factors such as the inflow rate of the UPC, voltage, current, and thickness of the thin film, and one or a plurality of such sensors may be provided.

그리고 (a)단계에서는 새롭게 수행되는 반도체의 제조 공정에서 이와 같은 하나 이상의 센서로부터 생성된 신규 센서데이터를 획득하여, 이를 기준 센서데이터의 범위와 대비하게 된다.And in step (a), new sensor data generated from such one or more sensors is acquired in the newly performed semiconductor manufacturing process, and it is compared with the range of reference sensor data.

이때 기준 센서데이터는 종래 수행된 복수 회의 반도체 제조 공정으로부터 정상 공정 시 획득하였던 센서데이터들을 가공한 것으로, 정상 공정 여부를 판단하기 위한 기준이 된다.In this case, the reference sensor data is processed by processing sensor data obtained during a normal process from a plurality of semiconductor manufacturing processes performed in the prior art, and serves as a standard for judging whether the process is normal.

다음으로 (b)단계에서는, (a)단계에서 신규 센서데이터가 기준 센서데이터 기 설정된 허용 범위를 만족하는지, 또는 신규 센서데이터가 기준 센서데이터의 기 설정된 허용 범위를 벗어나는지의 여부를 파악하여 해당 공정을 정상 공정 또는 비정상 공정 중 어느 하나로 판단하게 된다.Next, in step (b), it is determined whether the new sensor data in step (a) satisfies the preset tolerance range of the reference sensor data or whether the new sensor data is out of the preset tolerance range of the reference sensor data. The process is determined as either a normal process or an abnormal process.

도 2는 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, (b)단계의 세부적인 과정을 나타낸 도면이다.2 is a view showing a detailed process of step (b) in the process update and failure cause analysis method of the semiconductor device manufacturing process according to an embodiment of the present invention.

도 2에 도시된 바와 같이, (b)단계는, 반도체의 제조 공정 중 선택된 공정에 대한 신규 센서데이터를 추출하는 (b-1)단계와, (b-1)단계에 의해 추출된 신규 센서데이터를 가시화하는 (b-2)단계와, (b-2)단계를 통해 가시화된 신규 센서데이터로부터 선택된 공정의 정상 또는 비정상 여부를 판단하는 (b-3)단계를 포함할 수 있다.As shown in FIG. 2 , step (b) includes steps (b-1) of extracting new sensor data for a process selected during the semiconductor manufacturing process, and new sensor data extracted by step (b-1) (b-2) of visualizing , and (b-3) of determining whether the process selected from the new sensor data visualized through step (b-2) is normal or abnormal.

즉 (b)단계는 세부적으로 반도체의 제조 공정 중 임의로 선택된 공정에 대한 신규 센서데이터를 추출한 뒤, 이를 가시화함에 따라 사람이 직관적으로 신규 센서데이터에 대한 위상을 파악할 수 있도록 한다.That is, step (b) extracts new sensor data for an arbitrarily selected process among the semiconductor manufacturing processes in detail, and then visualizes it so that a person can intuitively grasp the phase of the new sensor data.

또한 도 3은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, (b-2)단계의 세부적인 과정을 나타낸 도면이며, 도 4는 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, 신규 센서데이터를 가시화하는 과정을 예시하여 나타낸 도면이다.In addition, FIG. 3 is a view showing the detailed process of step (b-2) in the process update and failure cause analysis method of the semiconductor device manufacturing process according to an embodiment of the present invention, and FIG. 4 is an embodiment of the present invention. In the process update and defect cause analysis method of the semiconductor device manufacturing process according to the example, it is a diagram illustrating a process of visualizing new sensor data.

도 3 및 도 4에 도시된 바와 같이, 신규 센서데이터를 가시화하는 (b-2)단계는 (b-1)단계에 의해 추출된 신규 센서데이터를 Qusi Attractor 기법을 통해 1차 가시화하는 (b-2-1)단계와, (b-2-1)단계에 의해 1차 가시화된 신규 센서데이터를 Persist Homology로 변환하여 2차 가시화하는 (b-2-2)단계와, (b-2-2)단계에 의해 2차 가시화된 신규 센서데이터를 Betti Sequence로 표현하여 3차 가시화하는 (b-2-3)단계를 각각 포함할 수 있다.3 and 4, the step (b-2) of visualizing the new sensor data is the first visualization of the new sensor data extracted by the step (b-1) through the Qusi Attractor technique (b- Step 2-1) and (b-2-2) of converting the new sensor data first visualized by step (b-2-1) into Persist Homology and visualizing it secondarily, (b-2-2) ) may include a step (b-2-3) of expressing the new sensor data visualized secondarily as a Betti Sequence and visualized in the third.

여기서 Qusi Attractor 기법은 시계열 데이터를 일정 간격으로 샘플링하여 어트랙터(Attractor)를 근사하는 방법을 의미하며, Persist Homology는 각 포인트를 중심으로 반경이 커지는 원을 그려 인접하는 점에 따라 변하는 상동 관계(Homology)를 나타내는 방법이다. 또한 Betti Sequence는 반경의 변화에 따라 각 차원 별 상동 관계를 가지는 점들을 숫자로 나타내는 방법이다.Here, the Qusi Attractor technique refers to a method of approximating an attractor by sampling time series data at regular intervals. Persist Homology draws a circle with an increasing radius around each point, and a homology relationship that changes depending on adjacent points. ) is a way to represent In addition, the Betti Sequence is a method of numerically representing points having a homology relationship for each dimension according to a change in radius.

즉 (b-2-1)단계에서는 추출된 신규 센서데이터(도 4의 A)의 특징을 Qusi Attractor를 이용하여 가시화(도 4의 B)하고, (b-2-2)단계에서는 위상을 한 점으로 표현할 수 있는 Persist Homology를 통해 2차 가시화(도 4의 C) 과정을 거치게 된다. 그리고 (b-2-3)단계에서는 신규 센서데이터의 디멘션(Dimension) 각각에 따라 가시화(도 4의 D)하여 위상의 특성을 직관적으로 나타낼 수 있도록 한다.That is, in step (b-2-1), the features of the extracted new sensor data (A in FIG. 4) are visualized using Qusi Attractor (B in FIG. 4), and in step (b-2-2), the phase is changed. Through Persist Homology, which can be expressed as a point, the secondary visualization (C in Fig. 4) is performed. And in step (b-2-3), the new sensor data is visualized according to each dimension (D in FIG. 4 ) so that the characteristics of the phase can be intuitively expressed.

다음으로, 도 5는 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, (b-3)단계의 세부적인 과정을 나타낸 도면이다.Next, FIG. 5 is a view showing the detailed process of step (b-3) in the process update and failure cause analysis method of the semiconductor device manufacturing process according to an embodiment of the present invention.

도 5에 도시된 바와 같이, (b-3)단계는 세부적으로 (b-2-3)단계에 의해 3차 가시화된 이미지를 입력값으로서 잠재변수를 적용하여 출력값을 산출하는 (b-3-1)단계와, (b-3-1)단계에 의해 산출된 입력값 및 출력값을 통해 비용함수를 도출하는 (b-3-2)단계와, 기 설정된 문턱값과 비용함수를 대비하여, 비용함수가 문턱값보다 낮은 것으로 판단된 경우, 선택된 공정을 정상 공정으로서 판단하며, 비용함수가 문턱값보다 높은 것으로 판단된 경우, 선택된 공정을 비정상 공정으로서 판단하는 (b-3-3)단계를 포함할 수 있다.As shown in FIG. 5, step (b-3) is detailed in step (b-2-3) of calculating an output value by applying a latent variable to the image visualized tertiary by step (b-2-3) as an input value (b-3- Step 1) and (b-3-2) of deriving a cost function through the input and output values calculated in step (b-3-1), and comparing the preset threshold value and the cost function, the cost When it is determined that the function is lower than the threshold, the selected process is determined as a normal process, and when it is determined that the cost function is higher than the threshold, (b-3-3) of determining the selected process as an abnormal process; can do.

(b-3-1)단계에서는 전술한 (b-2)단계 각각을 거쳐 도출된 3차 가시화 이미지를 입력값(X)으로 하여, 잠재변수(Latent Variable)를 적용하여 출력값(X')을 산출하게 된다.In step (b-3-1), the output value (X') is obtained by applying the latent variable by using the tertiary visualization image derived through each of the above steps (b-2) as the input value (X). will yield

그리고 (b-3-2)단계에서는, 이와 같은 입력값 및 출력값을 통해 비용함수(Cost Function)를 도출하게 되며, 이는 이하의 수식과 같이 표현될 수 있다.And in step (b-3-2), a cost function is derived through these input and output values, which can be expressed as the following equation.

Figure pat00001
Figure pat00001

<수식 1><Formula 1>

그리고 (b-3-3)단계는, 기 설정된 문턱값(Threshold)과 (b-3-2)단계에서 도출된 비용함수를 대비하여, 선택된 공정의 정상/비정상 여부를 판단하게 된다.And in step (b-3-3), it is determined whether the selected process is normal/abnormal by comparing the preset threshold and the cost function derived in step (b-3-2).

즉 비용함수가 문턱값보다 낮은 것으로 판단된 경우, 선택된 공정을 정상 공정으로서 판단하며, 비용함수가 문턱값보다 높은 것으로 판단된 경우, 선택된 공정을 비정상 공정으로서 판단할 수 있다.That is, when it is determined that the cost function is lower than the threshold, the selected process may be determined as a normal process, and when it is determined that the cost function is higher than the threshold, the selected process may be determined as an abnormal process.

이때 문턱값은, 센서의 종류에 따라 서로 다르게 설정될 수 있음은 물론이며, 또한 (b-3)단계의 각 과정은, 오토 인코더(Auto Encoder)를 통해 수행될 수 있다.In this case, of course, the threshold value may be set differently depending on the type of sensor, and each process of step (b-3) may be performed through an auto encoder.

그리고 (b)단계에 의해 정상 공정으로 판단된 공정에 대해서는, 신규 센서데이터를 기준 센서데이터로서 공정 기준 데이터베이스에 업데이트하게 된다.And for the process determined as a normal process by step (b), new sensor data is updated as reference sensor data in the process reference database.

이와 달리 (b)단계에 의해 비정상 공정으로 판단된 공정에 대해서는, (b)단계의 각 과정 이후 비정상 원인을 공정 불량 데이터베이스로부터 서치하는 (c)단계가 수행된다.On the other hand, for the process determined as an abnormal process by step (b), after each process in step (b), step (c) of searching for the cause of the abnormality from the process defect database is performed.

여기서 공정 불량 데이터베이스는 과거의 복수 회에 걸친 반도체 소자 제조 공정으로부터 구축된 데이터베이스로서, 비정상 원인의 이력 데이터 및 이에 대한 개선안 데이터 등을 포함할 수 있다.Here, the process failure database is a database constructed from a plurality of semiconductor device manufacturing processes in the past, and may include historical data of abnormal causes and improvement plan data.

그리고 (d)단계에서는, (c)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 공정 불량 데이터베이스 내에서 서치한 경우, 해당 비정상 원인에 대한 후속 조치를 수행하며, 비정상 공정으로 판단된 공정의 비정상 원인을 공정 불량 데이터베이스 내에서 서치하지 못한 경우, 해당 비정상 공정의 비정상 원인을 신규 분석하는 과정을 거치게 된다.And in step (d), if the cause of the abnormal process determined as an abnormal process in step (c) is searched for in the process defect database, follow-up measures are taken for the abnormal cause, and the abnormal process determined as an abnormal process is performed. If the cause cannot be searched for in the process defect database, a new analysis of the cause of the abnormal process is performed.

이때 (d)단계에서의 후속 조치는, 해당 공정의 비정상 원인을 관리 단말기에 송신하고, 기 설정된 알람을 수행하는 작업 등을 포함할 수 있다.In this case, the follow-up action in step (d) may include a task of transmitting an abnormal cause of the process to the management terminal and performing a preset alarm.

그리고 (e)단계는, (d)단계에 의해 분석된 비정상 공정의 비정상 원인을 공정 불량 데이터베이스에 업데이트하는 과정이다.And step (e) is a process of updating the abnormal cause of the abnormal process analyzed by step (d) in the process defect database.

즉 (e)단계는 해당 비정상 공정에 있어서 (d)단계에 의해 신규 분석된 비정상 원인을 새롭게 공정 불량 데이터베이스에 추가하고, 이후에 수행될 반도체 소자 제조 공정의 (c)단계에서 해당 비정상 원인을 서치할 수 있도록 한다.That is, in step (e), the abnormal cause newly analyzed by step (d) in the corresponding abnormal process is newly added to the process defect database, and the cause of the abnormality is searched for in step (c) of the semiconductor device manufacturing process to be performed later. make it possible

한편 도 6은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법에 있어서, 업데이트된 비정상 원인에 대한 후속 처리 과정을 나타낸 도면이다.Meanwhile, FIG. 6 is a diagram illustrating a subsequent processing process for the updated abnormal cause in the process update and failure cause analysis method of the semiconductor device manufacturing process according to an embodiment of the present invention.

도 6에 도시된 바와 같이, 본 발명은 (e)단계 이후 수행되는 후속 처리 과정을 더 포함할 수 있다.As shown in FIG. 6 , the present invention may further include a subsequent processing process performed after step (e).

구체적으로 (d)단계에 의해 분석된 비정상 공정의 비정상 원인을 공정 불량 데이터베이스에 업데이트하는 (e)단계 이후에는, (e)단계에 의해 공정 불량 데이터베이스에 업데이트된 비정상 원인에 대해, 공정 불량 데이터베이스에 기 저장된 비정상 원인에 대한 유사도를 분석하는 (f)단계와, (f)단계를 통해 분석된 유사도에 따라 추천되는 복수 개의 개선안을 추출하여 반도체 소자의 제조 공정에 개별적으로 적용하는 (g)단계와, (g)단계에 의해 개선안이 개별적으로 적용된 반도체 소자의 제조 공정을 n회 반복하여, 비정상 원인의 해소 여부를 판단하는 (h)단계와, (h)단계에 의해 비정상 원인이 해소된 것으로 판단된 경우, 해당 개선안을 매칭하여 공정 불량 데이터베이스에 업데이트하는 (i)단계가 더 수행될 수 있다.Specifically, after step (e) of updating the abnormal cause of the abnormal process analyzed in step (d) to the process defect database, the abnormal cause updated in the process defect database by step (e) is stored in the process defect database. Step (f) of analyzing the degree of similarity to the previously stored abnormal causes, step (g) of extracting a plurality of improvements recommended according to the degree of similarity analyzed through step (f) and applying them individually to the manufacturing process of the semiconductor device; , It is determined that the abnormal cause has been resolved by the steps (h) and (h) of repeating the manufacturing process of the semiconductor device to which the improvement plan is individually applied by step (g) n times to determine whether the cause of the abnormality is resolved or not In this case, the step (i) of matching the improvement plan and updating the process defect database may be further performed.

(f)단계에서는, 신규 공정의 수행 과정에서 공정 불량 데이터베이스에 업데이트된 비정상 원인에 대해, 이와 유사도가 높은 기존의 비정상 원인을 파악하는 과정이 이루어진다.In step (f), a process of identifying an existing abnormal cause having a high similarity to the abnormal cause updated in the process defect database during the execution of the new process is performed.

그리고 (g)단계에서는, 이와 같은 (f)단계를 통해 분석된 유사도에 따라, 신규 비정상 원인과 유사도가 높은 복수 개의 기존 비정상 원인과 매칭되어 있는 개선안을 추천하여 이들을 반도체 소자의 제조 공정에 개별적으로 적용하게 된다.And in step (g), according to the degree of similarity analyzed in step (f), an improvement plan that matches the new abnormal cause and a plurality of existing abnormal causes with high similarity is recommended, and these are individually applied to the semiconductor device manufacturing process. will apply

이후 (h)단계에서는 각 개선안이 개별적으로 적용된 반도체 소자의 제조 공정들을 n회 반복하여 비정상 원인이 해소되었는지의 여부를 판단하고, 비정상 원인이 해소된 것으로 판단된 경우에는 복수 개의 개선안 중 어떠한 개선안이 비정상 원인의 해소에 기여하였는지를 판단한다.Then, in step (h), it is determined whether the cause of the abnormality has been resolved by repeating the manufacturing process of the semiconductor device to which each improvement proposal is individually applied n times. It is judged whether it has contributed to the resolution of the abnormal cause.

이에 따라 (i)단계에서는 비정상 원인의 해소에 기여한 개선안에 대해, 해당 개선안을 비정상 원인과 확정적으로 매칭하여 공정 불량 데이터베이스에 업데이트하게 된다.Accordingly, in step (i), for the improvement proposal that contributed to the resolution of the abnormal cause, the improvement proposal is definitively matched with the abnormal cause, and the process defect database is updated.

이와 같이 본 발명은 반도체 소자 제조 공정에서 비정상 공정이 발생하는 것을 예측하기 위해 단순한 통계에 기반한 종래의 예측 방법을 개선하여, 센서데이터를 통해 공정 진행 현황을 객관적으로 판단하고, 또한 비정상 원인이 발생한 경우 이를 분석하여 후속 조치가 가능하도록 함에 따라 반도체 소자 제조 공정의 생산 수율을 크게 증대시킬 수 있다.As described above, the present invention improves the conventional prediction method based on simple statistics in order to predict the occurrence of an abnormal process in the semiconductor device manufacturing process, objectively determines the process progress status through sensor data, and also when an abnormal cause occurs By analyzing this and enabling follow-up actions, it is possible to significantly increase the production yield of the semiconductor device manufacturing process.

이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.As described above, preferred embodiments according to the present invention have been reviewed, and the fact that the present invention can be embodied in other specific forms without departing from the spirit or scope of the present invention other than the above-described embodiments is a fact having ordinary skill in the art. It is obvious to them. Therefore, the above-described embodiments are to be regarded as illustrative rather than restrictive, and accordingly, the present invention is not limited to the above description, but may be modified within the scope of the appended claims and their equivalents.

Claims (8)

반도체 소자의 제조 공정에서 사용되는 하나 이상의 센서로부터 획득한 신규 센서데이터를, 기 설정된 정상 공정에서의 기준 센서데이터와 대비하여 각 공정의 이상 유무를 판단하는 (a)단계;
상기 (a)단계에서 상기 신규 센서데이터가 상기 기준 센서데이터와 기 설정된 허용 범위 내에서 만족하는 것으로 판단된 경우, 해당 공정을 정상 공정으로서 판단하여 상기 신규 센서데이터를 상기 기준 센서데이터로서 공정 기준 데이터베이스에 업데이트하며, 상기 신규 센서데이터가 상기 기준 센서데이터와 기 설정된 허용 범위 내를 벗어난 것으로 판단된 경우, 해당 공정은 비정상 공정으로서 판단하는 (b)단계;
공정 불량 데이터베이스로부터, 상기 (b)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치하는 (c)단계;
상기 (c)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치한 경우, 해당 비정상 원인에 대한 후속 조치를 수행하며, 비정상 공정으로 판단된 공정의 비정상 원인을 서치하지 못한 경우, 해당 비정상 공정의 비정상 원인을 분석하는 (d)단계; 및
상기 (d)단계에 의해 분석된 비정상 공정의 비정상 원인을 상기 공정 불량 데이터베이스에 업데이트하는 (e)단계;
를 포함하는,
반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법.
(a) comparing new sensor data acquired from one or more sensors used in a semiconductor device manufacturing process with reference sensor data in a preset normal process to determine whether there is an abnormality in each process;
In the step (a), when it is determined that the new sensor data meets the standard sensor data within a preset allowable range, the process is determined as a normal process and the new sensor data is used as the reference sensor data in a process reference database (b) determining that the process is an abnormal process when it is updated to and when it is determined that the new sensor data is out of the reference sensor data and a preset allowable range;
(c) searching for the cause of the abnormal process determined as the abnormal process in the step (b) from the process defect database;
If the cause of an abnormality in the process determined to be an abnormal process is searched for in step (c), follow-up measures are taken for the abnormal cause. (d) analyzing the cause of the abnormality; and
(e) updating the cause of the abnormality of the abnormal process analyzed by the step (d) in the process failure database;
containing,
Process update and defect cause analysis method in semiconductor device manufacturing process.
제1항에 있어서,
상기 (b)단계는,
반도체 소자의 제조 공정 중 선택된 공정에 대한 신규 센서데이터를 추출하는 (b-1)단계;
상기 (b-1)단계에 의해 추출된 신규 센서데이터를 가시화하는 (b-2)단계; 및
상기 (b-2)단계를 통해 가시화된 신규 센서데이터로부터 선택된 공정의 정상 또는 비정상 여부를 판단하는 (b-3)단계;
를 포함하는,
반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법.
According to claim 1,
Step (b) is,
(b-1) of extracting new sensor data for a selected process during the semiconductor device manufacturing process;
(b-2) of visualizing the new sensor data extracted by the step (b-1); and
(b-3) determining whether the process selected from the new sensor data visualized through the step (b-2) is normal or abnormal;
containing,
Process update and defect cause analysis method in semiconductor device manufacturing process.
제2항에 있어서,
상기 (b-2)단계는,
상기 (b-1)단계에 의해 추출된 신규 센서데이터를 Qusi Attractor 기법을 통해 1차 가시화하는 (b-2-1)단계;
상기 (b-2-1)단계에 의해 1차 가시화된 신규 센서데이터를 Persist Homology로 변환하여 2차 가시화하는 (b-2-2)단계; 및
상기 (b-2-2)단계에 의해 2차 가시화된 신규 센서데이터를 Betti Sequence로 표현하여 3차 가시화하는 (b-2-3)단계;
를 포함하는,
반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법.
3. The method of claim 2,
The step (b-2) is,
(b-2-1) of first visualizing the new sensor data extracted by the step (b-1) through the Qusi Attractor technique;
(b-2-2) converting the new sensor data first visualized by the step (b-2-1) into Persist Homology to make the second visualization; and
(b-2-3) expressing the new sensor data visualized secondarily by the step (b-2-2) as a Betti Sequence and visualizing the third;
containing,
Process update and defect cause analysis method in semiconductor device manufacturing process.
제3항에 있어서,
상기 (b-3)단계는,
상기 (b-2-3)단계에 의해 3차 가시화된 이미지를 입력값으로서 잠재변수를 적용하여 출력값을 산출하는 (b-3-1)단계;
상기 (b-3-1)단계에 의해 산출된 상기 입력값 및 상기 출력값을 통해 비용함수를 도출하는 (b-3-2)단계; 및
기 설정된 문턱값과 상기 비용함수를 대비하여, 상기 비용함수가 상기 문턱값보다 낮은 것으로 판단된 경우, 선택된 공정을 정상 공정으로서 판단하며, 상기 비용함수가 상기 문턱값보다 높은 것으로 판단된 경우, 선택된 공정을 비정상 공정으로서 판단하는 (b-3-3)단계;
를 포함하는,
반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법.
4. The method of claim 3,
The step (b-3) is,
(b-3-1) calculating an output value by applying a latent variable to the tertiary visualized image by the step (b-2-3) as an input value;
(b-3-2) deriving a cost function through the input value and the output value calculated in the step (b-3-1); and
By comparing a preset threshold value and the cost function, when it is determined that the cost function is lower than the threshold value, the selected process is determined as a normal process, and when it is determined that the cost function is higher than the threshold value, the selected process is selected determining the process as an abnormal process (b-3-3);
containing,
Process update and defect cause analysis method in semiconductor device manufacturing process.
제4항에 있어서,
상기 문턱값은 센서의 종류에 따라 서로 다르게 설정되는,
반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법.
5. The method of claim 4,
The threshold value is set differently depending on the type of sensor,
Process update and defect cause analysis method in semiconductor device manufacturing process.
제1항에 있어서,
상기 (d)단계는,
상기 (c)단계에서 비정상 공정으로 판단된 공정의 비정상 원인을 서치한 경우, 후속 조치로서 비정상 원인을 관리 단말기에 송신하고, 기 설정된 알람을 수행하는,
반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법.
According to claim 1,
Step (d) is,
When the abnormal cause of the process determined as the abnormal process in step (c) is searched for, the abnormal cause is transmitted to the management terminal as a follow-up action, and a preset alarm is performed,
Process update and defect cause analysis method in semiconductor device manufacturing process.
제1항에 있어서,
상기 (e)단계에 의해 상기 공정 불량 데이터베이스에 업데이트된 비정상 원인에 대해, 상기 공정 불량 데이터베이스에 기 저장된 비정상 원인에 대한 유사도를 분석하는 (f)단계; 및
상기 (f)단계를 통해 분석된 유사도에 따라 추천되는 복수 개의 개선안을 추출하여 반도체 소자의 제조 공정에 개별적으로 적용하는 (g)단계;
를 더 포함하는,
반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법.
According to claim 1,
(f) analyzing the degree of similarity to the abnormal cause previously stored in the process failure database with respect to the abnormal cause updated in the process failure database by the step (e); and
(g) step of extracting a plurality of improvement proposals recommended according to the similarity analyzed in step (f) and individually applying them to the manufacturing process of the semiconductor device;
further comprising,
Process update and defect cause analysis method in semiconductor device manufacturing process.
제7항에 있어서,
상기 (g)단계에 의해 개선안이 개별적으로 적용된 반도체 소자의 제조 공정을 n회 반복하여, 비정상 원인의 해소 여부를 판단하는 (h)단계; 및
상기 (h)단계에 의해 비정상 원인이 해소된 것으로 판단된 경우, 해당 개선안을 매칭하여 상기 공정 불량 데이터베이스에 업데이트하는 (i)단계;
를 더 포함하는,
반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법.
8. The method of claim 7,
(h) repeating the manufacturing process of the semiconductor device to which the improvement plan is individually applied by the step (g) n times to determine whether the cause of the abnormality is resolved; and
(i) step of updating the process defect database by matching the improvement plan when it is determined that the abnormal cause has been resolved by the step (h);
further comprising,
Process update and defect cause analysis method in semiconductor device manufacturing process.
KR1020200162188A 2020-11-27 2020-11-27 Process Update and Defect Cause Analysis Method of Manufacturing Process of Semiconductor KR102438656B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200162188A KR102438656B1 (en) 2020-11-27 2020-11-27 Process Update and Defect Cause Analysis Method of Manufacturing Process of Semiconductor
PCT/KR2020/017619 WO2022114343A1 (en) 2020-11-27 2020-12-04 Method for updating processes and analyzing causes of defects in semiconductor device manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200162188A KR102438656B1 (en) 2020-11-27 2020-11-27 Process Update and Defect Cause Analysis Method of Manufacturing Process of Semiconductor

Publications (2)

Publication Number Publication Date
KR20220074089A true KR20220074089A (en) 2022-06-03
KR102438656B1 KR102438656B1 (en) 2022-08-31

Family

ID=81755087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200162188A KR102438656B1 (en) 2020-11-27 2020-11-27 Process Update and Defect Cause Analysis Method of Manufacturing Process of Semiconductor

Country Status (2)

Country Link
KR (1) KR102438656B1 (en)
WO (1) WO2022114343A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034891A1 (en) * 2022-08-12 2024-02-15 삼성전자주식회사 Process operation method and electronic device performing same method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284201A (en) * 2000-03-29 2001-10-12 Toshiba Corp Monitoring device, monitoring system, their methods, and method of manufacturing semiconductor device
JP4044443B2 (en) * 2001-04-27 2008-02-06 東京エレクトロン株式会社 Semiconductor manufacturing equipment remote maintenance system, factory side client, vendor side server, storage medium, program, and semiconductor manufacturing equipment remote maintenance method
KR20090068600A (en) 2007-12-24 2009-06-29 주식회사 동부하이텍 Automated information analyzing method in semiconductor processing
KR20150033732A (en) * 2012-07-23 2015-04-01 에이에스엠엘 네델란즈 비.브이. Inspection method and apparatus, lithographic system and device manufacturing method
KR20180024385A (en) * 2016-08-30 2018-03-08 삼성전자주식회사 Method of diagnosing an abnormal state of a substrate-processing apparatus and apparatus for performing the same
KR20190117724A (en) * 2017-02-24 2019-10-16 에이에스엠엘 네델란즈 비.브이. Methods of Determining Process Models by Machine Learning
US20200184353A1 (en) * 2018-12-06 2020-06-11 Fujitsu Limited Learning of a feature based on betti sequences obtained from time series data
KR20200067305A (en) * 2018-12-03 2020-06-12 삼성전자주식회사 Semiconductor wafer fault analysis system and operation method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570528B1 (en) * 2004-06-01 2006-04-13 삼성전자주식회사 A monitoring system of processing tool and model forming method
KR101538480B1 (en) * 2014-01-08 2015-07-22 주식회사 비스텔 Method for detecting fault of equipment in the semiconductor process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284201A (en) * 2000-03-29 2001-10-12 Toshiba Corp Monitoring device, monitoring system, their methods, and method of manufacturing semiconductor device
JP4044443B2 (en) * 2001-04-27 2008-02-06 東京エレクトロン株式会社 Semiconductor manufacturing equipment remote maintenance system, factory side client, vendor side server, storage medium, program, and semiconductor manufacturing equipment remote maintenance method
KR20090068600A (en) 2007-12-24 2009-06-29 주식회사 동부하이텍 Automated information analyzing method in semiconductor processing
KR20150033732A (en) * 2012-07-23 2015-04-01 에이에스엠엘 네델란즈 비.브이. Inspection method and apparatus, lithographic system and device manufacturing method
KR20180024385A (en) * 2016-08-30 2018-03-08 삼성전자주식회사 Method of diagnosing an abnormal state of a substrate-processing apparatus and apparatus for performing the same
KR20190117724A (en) * 2017-02-24 2019-10-16 에이에스엠엘 네델란즈 비.브이. Methods of Determining Process Models by Machine Learning
KR20200067305A (en) * 2018-12-03 2020-06-12 삼성전자주식회사 Semiconductor wafer fault analysis system and operation method thereof
US20200184353A1 (en) * 2018-12-06 2020-06-11 Fujitsu Limited Learning of a feature based on betti sequences obtained from time series data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034891A1 (en) * 2022-08-12 2024-02-15 삼성전자주식회사 Process operation method and electronic device performing same method

Also Published As

Publication number Publication date
KR102438656B1 (en) 2022-08-31
WO2022114343A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
JP7471312B2 (en) Sensor measurement data integration
JP5026326B2 (en) Method and system for determining etching process state
US8682466B2 (en) Automatic virtual metrology for semiconductor wafer result prediction
US20110282480A1 (en) Process Quality Predicting System and Method Thereof
KR20080107962A (en) Dual-phase virtual metrology method
Kim et al. Wafer edge yield prediction using a combined long short-term memory and feed-forward neural network model for semiconductor manufacturing
US11022968B2 (en) Methods and systems for applying run-to-run control and virtual metrology to reduce equipment recovery time
KR102438656B1 (en) Process Update and Defect Cause Analysis Method of Manufacturing Process of Semiconductor
KR100455559B1 (en) Method and system for in-line monitoring process performance using measurable equipment signals
CN110782546A (en) Resistivity virtual measurement method of semiconductor PVD (physical vapor deposition) process based on combined tree model
CN101118422A (en) Virtual measurement prediction generated by semi-conductor, method for establishing prediction model and system
JP7354421B2 (en) Error factor estimation device and estimation method
CN113994453A (en) Semiconductor device manufacturing system and semiconductor device manufacturing method
Kim et al. Fault detection prediction using a deep belief network-based multi-classifier in the semiconductor manufacturing process
KR102670325B1 (en) Method and system for root cause analysis of deviation associated with equipment
Lenz et al. Virtual metrology in semiconductor manufacturing by means of predictive machine learning models
JP2008250910A (en) Data mining method and process management method
US20060085165A1 (en) Method for determining a failure of a manufacturing condition, system for determining a failure of a manufacuring condition and method for manufacturing an industrial product
TWI801973B (en) Device and method for estimating error factors
CN115169735A (en) Electroceramic quality prediction method and system based on sample expansion
CN112330009B (en) Power grid load prediction method
CN116802579A (en) Handling anomaly identification using measurement violation analysis
KR102367597B1 (en) AI based Manufacturing quality inspection system
Jebri et al. Virtual metrology on chemical mechanical planarization process based on Just-in-time learning
US11954615B2 (en) Model management for non-stationary systems

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right