KR20220071605A

KR20220071605A - 신경망 장치 및 신경망 장치의 동작 방법

Info

Publication number: KR20220071605A
Application number: KR1020200158933A
Authority: KR
Inventors: 장준우; 김유진; 김찬노; 박현선
Original assignee: 삼성전자주식회사
Priority date: 2020-11-24
Filing date: 2020-11-24
Publication date: 2022-05-31
Also published as: CN114548361A; EP4002218A1; US20220164674A1

Abstract

신경망 장치는 적어도 하나의 프로그램이 저장된 메모리, 및 적어도 하나의 프로그램을 실행함으로 인공 신경망을 구동하는 신경망 프로세서를 포함하고, 신경망 프로세서는 메모리의 제1 특징 맵으로부터 입력 데이터들을 읽어오는 페처, 입력 데이터들을 저장하는 버퍼, 입력 데이터들과 커널 간의 컨볼루션 연산을 수행함으로써 출력 데이터들을 생성하는 연산기, 출력 데이터들을 메모리의 제2 특징 맵에 저장하는 기록기, 및 커널의 확장률에 기초한 간격에 따라 페처가 입력 데이터들을 읽어오고, 기록기가 출력 데이터들을 저장하도록 제어하는 제어부를 포함한다.

Description

신경망 장치 및 신경망 장치의 동작 방법{NEURAL NETWORK DEVICE AND OPERATING METHOD OF NEURAL NETWORK DEVICE}

아래의 실시예들은 신경망 장치 및 신경망 장치의 동작 방법에 관한 것이다.

인공 신경망(artificial neural network) 기술이 발전함에 따라 다양한 종류의 전자 시스템에서 입력 데이터를 분석하고 유효한 정보를 추출하는 데에 인공 신경망을 활용하고 있다. 특히, 컨볼루션 신경망(Convolution Neural Network, CNN)은 이미지에 포함된 공간적 특징(spatial feature)을 추출하는데 우수한 성능을 나타낼 수 있다. 다만, 컨볼루션 신경망을 구동하기 위한 컨볼루션 연산은 높은 입출력 대역폭을 요구한다.

일 실시예에 따르면, 신경망 장치는 적어도 하나의 프로그램이 저장된 메모리; 및 상기 적어도 하나의 프로그램을 실행함으로 인공 신경망을 구동하는 신경망 프로세서를 포함하고, 상기 신경망 프로세서는 상기 메모리(memory)의 제1 특징 맵으로부터 입력 데이터들을 읽어오는 페처(fetcher); 상기 입력 데이터들을 저장하는 버퍼(buffer); 상기 입력 데이터들과 커널(kernel) 간의 컨볼루션(convolution) 연산을 수행함으로써 출력 데이터들을 생성하는 연산기; 상기 출력 데이터들을 상기 메모리의 제2 특징 맵에 저장(write)하는 기록기(writer); 및 복수의 스텝들에서 상기 커널의 확장률(dilation rate)에 기초한 간격(interval) 및 오프셋(offset)에 따라, 상기 페처가 상기 입력 데이터들을 읽어오고, 상기 기록기가 상기 출력 데이터들을 저장하도록 제어하는 제어부를 포함한다.

상기 제어부는 상기 확장률에 기초한 제1 오프셋(offset) 및 제1 간격에 따라, 상기 페처가 상기 메모리의 제1 특징 맵으로부터 중복없이 입력 데이터들을 읽어오도록 제어할 수 있다.

상기 페처는 상기 제1 특징 맵에서 상기 제1 오프셋에 대응하는 인덱스의 위치로부터 시작하여 미리 정해진 방향으로 상기 제1 간격만큼 건너뛴 위치에 해당하는 입력 데이터들을 읽어올 수 있다.

상기 제어부는 상기 확장률에 기초한 제2 오프셋 및 제2 간격에 따라, 상기 기록기가 상기 출력 데이터들을 상기 메모리의 제2 특징 맵에 중복없이 저장하도록 제어할 수 있다.

상기 기록기는 상기 제2 특징 맵에서 상기 제2 오프셋에 대응하는 인덱스의 위치로부터 시작하여 미리 정해진 방향으로 상기 제2 간격만큼 건너뛴 위치에 상기 출력 데이터들을 저장할 수 있다.

상기 컨볼루션 연산의 스트라이드 파라미터가 미리 정해진 제1 값인 경우, 상기 제1 간격과 상기 제2 간격은 상기 확장률에 대응하는 값으로 동일하게 설정되고, 상기 제1 오프셋과 상기 제2 오프셋은 해당하는 스텝의 인덱스 값으로 동일하게 설정될 수 있다.

상기 컨볼루션 연산의 스트라이드 파라미터가 미리 정해진 제1 값보다 큰 경우, 상기 제1 오프셋과 상기 제2 오프셋은 상이하게 설정되고, 상기 제1 간격과 상기 제2 간격은 상이하게 설정될 수 있다.

상기 제1 오프셋은 해당하는 스텝의 인덱스 값과 스트라이드 파라미터의 조합에 기초하여 설정되고, 상기 제2 오프셋은 상기 해당하는 스텝의 인덱스 값으로 설정될 수 있다.

상기 제1 간격은 상기 확장률과 동일한 값으로 설정되고, 상기 제2 간격은 상기 확장률을 상기 확장률과 상기 스트라이드 파라미터의 최대 공약수(gcd)로 나눈 값으로 설정될 수 있다.

상기 복수의 스텝들의 수는 상기 제1 오프셋이 상기 확장률과 상기 스트라이드 파라미터의 최소 공배수(lcm)에서 상기 스트라이드 파라미터를 차감한 값과 동일한 값을 갖는 제1 조건, 및 상기 제2 오프셋이 상기 확장률을 상기 확장률과 상기 스트라이드 파라미터의 최대 공약수(gcd)로 나눈 값에서 1을 차감한 값과 동일한 값을 갖는 제2 조건을 만족하는지 여부에 기초하여 결정될 수 있다.

상기 제1 특징 맵이 복수의 채널들(channels)을 포함하는 경우, 상기 연산기는 상기 채널들과 상기 커널 간의 확장 컨볼루션 연산을 수행할 수 있다.

상기 제2 특징 맵에서 서로 인접한 출력 데이터들의 배치 간격은 상기 확장률 및 상기 컨볼루션 연산의 스트라이드 파라미터 중 적어도 하나에 기초하여 결정될 수 있다.

상기 신경망 장치는 HUD(Head Up Display) 장치, 3D 디지털 정보 디스플레이(Digital Information Display, DID), 내비게이션 장치, 3D 모바일 기기, 스마트 폰, 스마트 TV, 및 스마트 차량 중 적어도 하나를 포함할 수 있다.

일 실시예에 따르면, 신경망 장치의 동작 방법은 커널의 확장률에 기초한 제1 간격에 따라 메모리의 제1 특징 맵으로부터 입력 데이터들을 읽어오는 단계; 상기 입력 데이터들을 버퍼에 저장하는 단계; 상기 입력 데이터들과 커널 간의 컨볼루션 연산을 수행함으로써 출력 데이터들을 생성하는 단계; 상기 출력 데이터들을 상기 메모리의 제2 특징 맵에 저장하는 단계; 및 상기 커널의 확장률에 기초한 제2 간격에 따라 상기 출력 데이터들을 상기 메모리의 제2 특징 맵에 저장하는 단계를 포함한다.

상기 읽어오는 단계는 상기 확장률에 기초한 제1 오프셋 및 상기 제1 간격에 따라, 상기 제1 특징 맵으로부터 중복없이 입력 데이터들을 읽어오는 단계를 포함할 수 있다.

상기 읽어오는 단계는 상기 제1 특징 맵에서 상기 제1 오프셋에 대응하는 인덱스의 위치로부터 시작하여 미리 정해진 방향으로 상기 제1 간격만큼 건너뛴 위치에 해당하는 입력 데이터들을 읽어오는 단계를 포함할 수 있다.

상기 저장하는 단계는 상기 확장률에 기초한 제2 오프셋 및 상기 제2 간격에 따라, 상기 출력 데이터들을 상기 메모리의 제2 특징 맵에 중복없이 저장하는 단계를 포함할 수 있다.

상기 저장하는 단계는 상기 제2 특징 맵에서 상기 제2 오프셋에 대응하는 인덱스의 위치로부터 시작하여 미리 정해진 방향으로 상기 제2 간격만큼 건너뛴 위치에 상기 출력 데이터들을 저장하는 단계를 포함할 수 있다.

상기 동작 방법은 복수의 스텝들에서 반복적으로 수행될 수 있다. 상기 컨볼루션 연산의 스트라이드 파라미터가 미리 정해진 제1 값인 경우, 상기 제1 간격과 상기 제2 간격은 상기 확장률에 대응하는 값으로 동일하게 설정되고, 상기 제1 오프셋과 상기 제2 오프셋은 해당하는 스텝의 인덱스 값으로 동일하게 설정될 수 있다.

상기 제1 간격은 상기 확장률과 동일한 값으로 설정되고, 상기 제2 간격은 상기 확장률을 상기 확장률과 상기 스트라이드 파라미터의 최대 공약수로 나눈 값으로 설정될 수 있다.

상기 복수의 스텝들의 수는 상기 제1 오프셋이 상기 확장률과 상기 스트라이드 파라미터의 최소 공배수에서 상기 스트라이드 파라미터를 차감한 값과 동일한 값을 갖는 제1 조건, 및 상기 제2 오프셋이 상기 확장률을 상기 확장률과 상기 스트라이드 파라미터의 최대 공약수로 나눈 값에서 1을 차감한 값과 동일한 값을 갖는 제2 조건을 만족하는지 여부에 기초하여 결정될 수 있다.

상기 출력 데이터들을 생성하는 단계는 상기 제1 특징 맵이 복수의 채널들을 포함하는 경우, 상기 채널들과 상기 커널 간의 상기 컨볼루션 연산을 수행하는 단계를 포함할 수 있다.

도 1은 일 실시예에 따른 신경망의 구조를 설명하기 위한 도면.
도 2는 일 실시예에 따른 커널의 확장률(dilation rate), 오프셋(offset) 및 간격(interval)을 설명하기 위한 도면.
도 3은 일 실시예에 따른 1D 확장 컨볼루션 연산을 수행하는 방법을 설명하기 위한 도면.
도 4는 일 실시예에 따른 신경망 장치의 구성을 도시한 블록도.
도 5는 일 실시예에 따른 신경망 장치의 동작 과정을 설명하기 위한 흐름도.
도 6 내지 도 7은 실시예들에 따른 신경망 장치의 동작 방법을 설명하기 위한 도면.
도 8은 다른 실시예에 따른 신경망 장치의 동작 과정을 나타낸 흐름도.
도 9는 다른 실시예에 따른 신경망 장치의 구성을 도시한 블록도.
도 10은 일 실시예에 따른 신경망 장치가 2D 컨볼루션 연산을 수행하는 방법을 설명하기 위한 도면.
도 11은 일 실시예에 따른 신경망 장치의 동작 방법을 나타낸 흐름도.
도 12는 일 실시예에 따른 신경망 장치의 구성도.

실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 일 실시예에 따른 신경망의 구조를 설명하기 위한 도면이다. 도 1을 참조하면, 컨볼루션 레이어 및 서브 샘플링 레이어들로 구성된 신경망(100)의 구조가 도시된다.

신경망(100)은 예를 들어, 복수의 레이어들을 포함하는 심층 신경망(Deep Neural Network, DNN)일 수 있다. 심층 신경망의 일 예로는 컨볼루션 신경망(Convolutional Neural Networks, CNN), 리커런트 신경망(Recurrent Neural Networks, RNN), 심층 신뢰망(Deep Belief Networks), 제한된 볼츠만 머신(Restricted Boltzman Machines) 등이 해당될 수 있으며, 반드시 이에 한정되지는 않는다.

신경망(100)에는 도 1에 도시된 컨볼루션 레이어(Convolution layer) 및 서브 샘플링 레이어(subsampling layer) 이외에도, 풀리 커넥티드(fully connected) 레이어 등이 더 포함될 수 있다. 서브 샘플링 레이어(subsampling layer)는 '풀링 레이어(pooling layer)'라고도 불릴 수 있다.

신경망(100)는 입력 데이터(들)을 수신하여 입력 특징 맵들(feature maps)을 추출하고, 이로부터 출력 데이터를 생성하는 복수의 레이어들을 포함할 수 있다. 신경망(100)은 '필터(filter)'라고도 불리는 커널(kernel)과 입력 데이터 간의 컨볼루션 연산을 통해 결과에 해당하는 출력 특징 맵(들)을 생성할 수 있다. 이때 생성된 출력 특징 맵들은 입력 특징 맵들로서 다시 커널과 컨볼루션 연산이 수행되고, 새로운 특징 맵들이 출력될 수 있다. 이와 같은 컨볼루션 연산이 반복적으로 수행된 결과, 최종적으로 신경망(100)를 통한 입력 이미지의 특징들에 대한 인식 결과가 출력될 수 있다. 이하, 설명의 편의를 위하여 '입력 특징 맵'을 '제1 특징 맵'이라 부르고, '출력 특징 맵'을 '제2 특징 맵'이라 부르기로 한다.

예를 들어, 도 1에 도시된 신경망(100)의 입력 레이어(110)에 24x24 픽셀 크기의 입력 영상이 인가된 경우, 입력 영상은 커널과의 컨볼루션 연산을 통해 20x20 크기를 갖는 4채널의 특징 맵들로 출력될 수 있다. 또한, 서브 샘플링 과정을 통해 20x20 크기를 갖는 4채널의 특징 맵의 픽셀 값들 중 일부만이 이용되어 10x10 크기를 갖는 4채널의 특징 맵들이 출력될 수 있다. 서브 샘플링 방식으로는 예를 들어, 최대-풀링(max-pooling), 평균-풀링(average-pooling) 등의 방식 등이 적용될 수 있다. 이후에도, 10x10 특징 맵들은 커널과의 반복적인 컨볼루션 연산 및 서브 샘플링 연산을 통해 크기가 줄어들면서, 최종적으로는 전역적(global) 특징들이 출력될 수 있다.

신경망(100)는 여러 레이어들에서 컨볼루션 연산 및 서브 샘플링(또는 풀링) 연산을 반복적으로 수행함으로써 입력 레이어(110)에 인가된 입력 영상으로부터 영상 전체를 대표할 수 있는 강인한 특징들을 필터링하여 출력할 수 있다. 이때, 출력된 특징들은 전역적 특징들에 해당하며, 풀리 커넥티드 레이어(160)에 입력됨으로써 최종적으로 입력 영상에 대한 인식 결과로서 도출될 수 있다.

출력 레이어(예를 들어, 풀리 커넥티드 레이어(160))의 뉴런 하나에 영향을 미치는 입력 뉴런들의 공간 크기를 '수용 영역(receptive field)'(150)이라고 부를 수 있다. 컨볼루션에서 수용 영역(150)은 예를 들어, 도 1의 아래 부분에 도시된 것과 같이 입력이 32 x 32 x 3인 입력 레이어(110)의 가운데 부분에 해당할 수 있다.

아래에서 설명할 실시예들은 확장 컨볼루션(dilated convolution) 신경망을 이용한다. 확장 컨볼루션은 필터 내부에 제로 패딩(zero padding)을 추가하여 수용 영역을 늘리는 기법이다. 수용 영역이란 필터가 한 번에 고려하는 영역으로 이해될 수 있는데, 수용 영역이 클수록 필터가 영상에서 전반적인 특징을 추출하기에 용이할 수 있다. 다만, 일반적인 컨볼루션 신경망에서는 수용 영역의 크기가 커지면 필터의 크기도 함께 증가하며, 이 경우 연산량이 증가하고 오버피팅의 우려가 증가할 수 있다. 반면, 확장 컨볼루션 신경망에서는 필터의 크기를 유지하면서 수용 영역의 크기를 증가시킬 수 있다.

컨볼루션 연산은 높은 입출력 대역폭을 요구하는데, 일반적인 컨볼루션 신경망에서는 인접한 컨볼루션 연산들 사이에서 데이터 재사용 기법을 이용하여 입출력 대역폭을 감소시킬 수 있다. 하지만, 확장 컨볼루션 신경망에서는 인접한 컨볼루션 연산들 사이에서 데이터를 재사용하기 어렵다. 아래에서 설명하는 실시예들은 확장 컨볼루션 신경망에서 데이터 재사용을 가능하게 하는 기법들을 제공한다.

도 2는 일 실시예에 따른 커널의 확장률(dilation rate), 오프셋(offset) 및 간격(interval)을 설명하기 위한 도면이다. 도 2를 참조하면, 예를 들어, 3x3 사이즈의 커널에 대하여 확장률(dilation rate)인 1인 확장 컨볼루션(210), 확장률이 2인 컨볼루션(220), 확장률이 3인 컨볼루션(230)의 구조가 도시된다.

확장 컨볼루션들(210, 220, 230)에서 3x3 사이즈의 커널에 사용되는 입력 노드들의 위치가 진하게 표시된 것을 볼 수 있다. 확장 컨볼루션의 수용 영역은 커널의 확장률에 따라 달라질 수 있다. 예를 들어, 확장률이 1인 경우, 1-dialted 3x3 convolution은 확장 컨볼루션(210)과 같이 나타낼 수 있다. 확장률이 1인 경우, 수용 영역은 3 x 3= 9로서 수용 영역의 크기는 커널의 크기와 같다.

또한, 확장률이 2인 경우, 2-dialted 3x3 convolution은 확장 컨볼루션(220)과 같이 나타낼 수 있다. 확장률이 2인 경우, 수용 영역의 크기는 5x5=25가 될 수 있다. 확장률이 3인 경우, 3-dialted 3x3 convolution은 확장 컨볼루션(230)과 같이 나타날 수 있다. 확장률이 3인 경우, 수용 영역의 크기는 7x7=49가 될 수 있다. 심층 신경망에서는 확장 컨볼루션을 활용하여 영상의 클래스를 고해상도로 분리할 수 있다.

신경망 장치에서 특징을 추출하기 위하여 필터(filter)가 입력 데이터 또는 입력 영상의 픽셀을 일정 간격으로 순회하면서 합성곱 연산을 수행하고, 합성곱 연산의 결과를 이용하여 특징 맵(feature map) 또는 활성도 맵(activation map)을 생성할 수 있다. 여기서, '특징 맵'은 합성곱 연산을 통해 원 영상(original image)의 정보가 압축된 것으로서, 예를 들어, 행렬의 형태로 표현될 수 있다. 또한, 활성도 맵은 특징 맵에 활성 함수(activation function)를 적용한 결과에 해당할 수 있다. 다시 말해, 활성도 맵은 컨볼루션 신경망에서 컨볼루션 연산을 수행하는 컨볼루션 레이어들의 최종 출력 결과에 해당할 수 있다.

여기서, '필터'는 예를 들어, 영상의 특징을 찾아내기 위한 공용 파라미터 또는 가중치 파라미터들을 포함할 수 있다. 필터는 전술한 커널'에 해당할 수 있다. 이하, 필터와 커널은 혼용될 수 있다.

도면(250)에서 오프셋(offset)(251)은 메모리에 저장된 데이터에 대한 동작의 시작 지점을 나타내는 값으로 이해될 수 있다. 보다 구체적으로, 메모리에 저장된 데이터 또는 특징 맵에 대해 읽거나 쓰는 동작을 수행하고자 하는 경우, 메모리에 저장된 데이터에 대한 읽거나 쓰는 동작을 수행하는 시작 지점을 나타내는 값이 오프셋(251)에 해당할 수 있다. 예를 들어, 오프셋이 0인 경우, 입력 데이터의 첫번째 지점부터 읽기 동작을 수행하고, 오프셋이 1인 경우, 입력 데이터의 두번째 지점부터 읽기 동작을 수행할 수 있다.

또한, 입력 영상에 필터를 적용할 때, 필터가 입력 영상의 픽셀 또는 입력 데이터를 이동(또는 순회)하는 일정 간격(interval)(253)은 '스트라이드(stride)'라고 부를 수 있다. 예를 들어, 스트라이드가 '2'인 경우, 필터는 입력 영상의 픽셀 또는 데이터에서 2칸의 간격으로 이동하면서 합성곱 연산을 수행할 수 있다. 이 경우, '스트라이드' 혹은 '스트라이드 파라미터 = 2', 또는 '간격 = 2'라고 표현할 수 있다.

컨볼루션 신경망에서 최종 출력되는 데이터의 형태(shape)는 예를 들어, 커널의 사이즈, 커널의 확장률 및 스트라이드 파라미터 등에 따라서 변경될 수 있다. 컨볼루션 레이어에서는 필터와 스트라이드의 작용으로 인해 특징 맵의 크기가 입력 데이터보다 작을 수 있다.

예를 들어, 입력 영상이 컬러 영상이라면, 천연색을 표현하기 위해 특징 맵의 각 픽셀은 R(Red), G(Green), B(Blue) 3개의 색상들 각각에 대응하는 값을 가질 수 있으므로 제1 특징 맵은 3개의 채널들을 포함할 수 있다. 또는 입력 영상이 흑백 영상이라면, 특징 맵은 흑백 명암만을 표현하므로 제1 특징 맵은 1개의 채널을 포함할 수 있다.

도 3은 일 실시예에 따른 1D 확장 컨볼루션 연산을 수행하는 방법을 설명하기 위한 도면이다. 도 3을 참조하면, 사이즈가 3이고, 확장률이 2인 커널(303)과 입력 데이터들(301) 간의 확장 컨볼루션 연산 과정이 도시된다.

예를 들어, 입력 데이터들(301)은 "0, 1, 2, 3, 4, 5, 6, 7"로서 8개이고, 컨볼루션 연산의 스트라이드(stride) 파라미터, 다시 말해 간격은 1이라고 하자.

이 경우, 커널(303)은 사이즈가 3이고 확장률이 2이므로 신경망 장치는 도면(310)과 같이 총 8개의 입력 데이터들(301) 중 확장된 커널(303)의 사이즈('5')에 대응하는 5개의 입력 데이터들("0, 1, 2, 3, 4")와 커널(303) 간의 컨볼루션 연산을 수행할 수 있다. 5개의 입력 데이터들("0, 1, 2, 3, 4")와 커널(303) 간의 연산 결과에 해당하는 출력 데이터(305)는 도면(310)과 같이 출력 특징 맵(305)의 첫번째 비트에 저장될 수 있다.

이후, 스트라이드 파라미터, 다시 말해 이동 간격이 1이므로 커널(303)은 도면(320)과 같이 입력 데이터들(301)에 대해 1씩 우측으로 이동하게 된다. 신경망 장치는 이동된 위치에 해당하는 5개의 입력 데이터("1, 2, 3, 4, 5")와 커널(303) 간의 컨볼루션 연산을 수행할 수 있다. 5개의 입력 데이터("1, 2, 3, 4, 5")와 커널(303) 간의 연산 결과는 도면(320)과 같이 출력 특징 맵(305)의 두번째 비트에 저장될 수 있다.

신경망 장치는 도면(330) 및 도면(340)에 도시된 것과 같이 커널(303)을 1씩 우측으로 이동시켜 가며 입력 데이터("2, 3, 4, 5, 6"), 입력 데이터("3, 4, 5, 6, 7") 각각에 대해 순차적으로 커널(303)과의 컨볼루션 연산을 수행할 수 있다. 연산 결과를 순차적으로 출력 특징 맵(305)의 세번째 비트 및 네번째 비트에 저장될 수 있다.

일반적인 컨볼루션 연산에서 출력 데이터의 계산 시에 사용되는 입력 윈도우(input window)는 이웃하는 출력 값(neighborhood output)의 계산 시의 윈도우와 중첩(overlap)될 수 있다. 이와 달리, 확장 컨볼루션 연산의 출력 데이터 계산 시에 사용되는 입력 데이터는 그 이웃하는 값의 계산 시 사용되는 입력 데이터와 중첩되지 않을 수 있고, 대신 확장률 만큼 떨어진 위치의 출력 데이터의 계산 시의 윈도우와 중첩될 수 있다.

일 실시예에서는 입력 윈도우가 중첩될 경우, 메모리 트래픽(memory traffic)을 줄이기 위해 이미 읽어온 데이터를 버퍼 등에 버퍼링(buffering)해 두고 재사용(reuse)할 수 있다. 이와 같이 버퍼가 재사용되는 경우, 해당 버퍼를 '재사용 버퍼(reuse buffer)'라 부를 수 있다. 이 경우, 확장 컨볼루션의 데이터를 확장률 만큼 건너 뛰어가며 계산을 하면 버퍼링을 통한 재사용이 가능하다. 이때, 건너뛴 데이터들은 다음 스텝에서 입력 오프셋(input offset)을 조절함으로써 이전 데이터와 마찬가지로 계산되도록 할 수 있다.

도 4는 일 실시예에 따른 신경망 장치의 구성을 도시한 블록도이다. 도 4를 참조하면, 신경망 장치(400)는 메모리(410) 및 신경망 프로세서(430)를 포함한다. 신경망 프로세서(430)는 확장 컨볼루션 연산을 수행하는 컨볼루션 엔진(Convolution Engine)에 해당할 수 있다. 이하, 용어 '신경망 프로세서'와 '컨볼루션 엔진'은 서로 혼용될 수 있다.

메모리(410)는 입력 저장소(Input storage)에 해당하는 제1 특징 맵 및 출력 저장소(Output storage)에 해당하는 제2 특징 맵을 저장할 수 있다.

신경망 프로세서(430)는 페처(Fetcher)(431), 버퍼(Buffer)(433), 처리 요소(Processing Elements)(435), 기록기(Writer)(437) 및 제어부(Control Unit)(439)를 포함한다.

페처(431)는 메모리(410)의 제1 특징 맵으로부터 입력 데이터들을 읽어온다. 페처(431)는 제어부(439)에 의해 설정된 오프셋과 간격에 따라 메모리(410)에 입력 데이터들을 요청하여 읽어올 수 있다. 이때, 입력 특징 맵에서 페처(431)가 읽어오는 인접한 입력 데이터들의 배치 간격은 확장률에 기초하여 결정될 수 있다.

페처(431)는 제1 특징 맵에서 제1 오프셋에 대응하는 인덱스의 위치로부터 시작하여 미리 정해진 방향으로 제1 간격씩 건너뛴 위치에 해당하는 입력 데이터들을 읽어올 수 있다. 페처(431)는 예를 들어, 제1 특징 맵에서 제1 오프셋에 대응하는 인덱스의 위치로부터 시작하여 가로 방향으로 제1 간격씩 건너뛴 위치에 해당하는 입력 데이터들을 읽어오고, 제1 특징 맵에서 인덱스의 위치로부터 시작하여 세로 방향으로 커널의 사이즈에 대응하는 간격씩 건너뛴 위치에 대응하는 입력 데이터들을 읽어올 수 있다. 이하, '제1 오프셋'은 페처(431)가 메모리의 제1 특징 맵에 저장된 입력 데이터에 대한 읽기 동작을 수행하는 시작 지점을 나타내는 값으로 이해될 수 있다.

버퍼(433)는 페처(431)가 제1 특징 맵으로부터 읽어온 입력 데이터들을 저장, 다시 말해 버퍼링(buffering)한다. 버퍼(433)는 페처(431)가 읽어온 입력 데이터들을 저장해 두고, 저장된 입력 데이터들을 커널 사이즈 및 스트라이드 파라미터 등에 따라 처리 요소(435)로 전송할 수 있다.

처리 요소(435)는 입력 데이터들과 커널(kernel) 간의 컨볼루션(convolution) 연산을 수행함으로써 출력 데이터들을 생성한다. 처리 요소(435)는 컨볼루션 연산을 수행하는 구성 요소에 해당하며, '연산기'라고도 부를 수 있다. 이하, 용어 '처리 요소'(435)와 '연산기'는 혼용될 수 있다. 처리 요소(435)는 입력 데이터들과 커널 간의 곱셈을 누적하고 활성화(activation)를 거쳐 최종 결과 값에 해당하는 출력 데이터들을 기록기(437)로 전송할 수 있다.

예를 들어, 제1 특징 맵이 복수의 채널들(channels)을 포함하는 경우, 처리 요소(435)는 복수의 채널들 각각과 커널 간의 컨볼루션 연산을 수행할 수 있다. 예를 들어, 제1 특징 맵이 R 채널, G 채널, 및 B 채널의 세 개의 채널들을 포함하는 경우, 처리 요소(435)는 R 채널, G 채널, 및 B 채널 각각과 커널 간의 확장 컨볼루션 연산을 수행할 수 있다.

기록기(437)는 처리 요소(435)에 의해 생성된 출력 데이터들을 메모리(410)의 제2 특징 맵에 저장(write)한다. 기록기(437)는 제어부(439)에 의해 결정된 오프셋과 간격에 따라 처리 요소(435)에 의해 생성된 출력 데이터들을 메모리(410)의 제2 특징 맵에 저장할 수 있다. 기록기(437)는 예를 들어, 제2 특징 맵의 해당 행에서 제2 오프셋에 대응하는 인덱스의 위치로부터 시작하여 가로 방향으로 제2 간격씩 건너뛴 위치에 출력 데이터들을 저장할 수 있다. 이때, 출력 특징 맵에서 서로 인접한 출력 데이터들의 배치 간격은 예를 들어, 확장률 및 컨볼루션 연산의 스트라이드 파라미터 중 적어도 하나에 기초하여 결정될 수 있다.

제어부(439)는 커널의 확장률에 기초한 간격에 따라, 페처(431)가 중복없이 메모리(410)로부터 입력 데이터들을 읽어오고, 기록기(437)가 중복없이 메모리(410)에 출력 데이터들을 저장하도록 제어한다. 제어부(439)는 커널의 확장률에 기초하여 오프셋과 간격을 결정할 수 있다.

제어부(439)는 확장률에 기초한 제1 오프셋 및 제1 간격에 따라, 페처(431)가 메모리(410)의 제1 특징 맵으로부터 중복없이 입력 데이터들을 읽어오도록 제어할 수 있다.

또한, 제어부(439)는 확장률에 기초한 제2 오프셋 및 제2 간격에 따라, 기록기(437)가 출력 데이터들을 메모리의 제2 특징 맵에 중복없이 저장하도록 제어할 수 있다. 이하, '제2 오프셋'은 기록기(437)가 출력 데이터들을 메모리의 제2 특징 맵에 기록 또는 저장하는 동작을 수행하는 시작 지점을 나타내는 값으로 이해될 수 있다.

제어부(439)는 오프셋 및 간격에 기초하여 페처(431), 버퍼(433), 처리 요소(435), 및 기록기(437)가 전술한 동작을 반복적으로 수행하도록 제어할 수 있다.

예를 들어, 컨볼루션 연산의 스트라이드 파라미터가 미리 정해진 제1 값(예를 들어, 1)인 경우, 제1 간격과 제2 간격은 확장률에 대응하는 값으로 동일하게 설정될 수 있다. 이때, 확장률에 대응하는 값은 확장률과 동일한 값을 가질 수 있다. 제1 오프셋과 제2 오프셋은 멀티 스텝 중 해당하는 스텝의 인덱스 값으로 동일하게 설정될 수 있다. 멀티 스텝의 동작은 도 6을 통하여 후술한다.

또는 예를 들어, 컨볼루션 연산의 스트라이드 파라미터가 제1 값 보다 큰 경우, 제1 오프셋과 제2 오프셋은 상이하게 설정되고, 제1 간격과 제2 간격은 상이하게 설정될 수 있다. 제1 오프셋은 멀티 스텝 중 해당하는 스텝의 인덱스 값과 스트라이드 파라미터의 조합에 기초하여 설정되고, 제2 오프셋은 해당하는 스텝의 인덱스 값으로 설정될 수 있다. 제1 간격은 확장률과 동일한 값으로 결정되고, 제2 간격은 확장률을 확장률과 스트라이드 파라미터의 최대 공약수(greatest common divisor; gcd)로 나눈 값에 기초하여 결정될 수 있다.

컨볼루션 연산의 스트라이드 파라미터가 제1 값 보다 큰 경우, 신경망 프로세서(430)(보다 구체적으로는 처리 요소(435))에 의해 수행되는 멀티 스텝의 반복 횟수는 제1 오프셋이 확장률과 스트라이드 파라미터의 최소 공배수(least common multiple; lcm)에서 스트라이드 파라미터를 차감한 값과 동일한 값을 갖는 제1 조건, 및 제2 오프셋이 확장률을 확장률과 스트라이드 파라미터의 최대 공약수(gcd)로 나눈 값에서 1을 차감한 값과 동일한 값을 갖는 제2 조건을 만족하는지 여부에 기초하여 결정될 수 있다.

실시예에 따라서, 제어부(439)는 페처(431)와 기록기(437)에 각각 따로 존재할 수도 있다.

신경망 장치(400)는 예를 들어, HUD(Head Up Display) 장치, 3D 디지털 정보 디스플레이(Digital Information Display, DID), 내비게이션 장치, 3D 모바일 기기, 스마트 폰, 스마트 TV, 및 스마트 차량 중 적어도 하나를 포함할 수 있다.

도 5는 일 실시예에 따른 신경망 장치의 동작 과정을 설명하기 위한 흐름도이다. 도 5를 참조하면, 신경망 장치의 제어부가 단계(510) 내지 단계(550)의 과정을 통해 확장 컨볼루션 연산을 수행하는 과정이 도시된다. 멀티 스텝의 인덱스 i는 0으로 초기화될 수 있다.

단계(510)에서, 제어부는 각 모듈들(예를 들어, 페처, 버퍼, 처리 요소(혹은 연산기), 기록기 등)에게 시작(start) 신호를 전송할 수 있다. 이때, 오프셋 값은 멀티 스텝의 인덱스(i)로 설정되고, 간격은 커널의 확장률(rate)로 설정될 수 있다.

단계(520)에서, 제어부는 각 모듈들로부터 전술한 간격 및 오프셋에 따른 컨볼루션 연산의 완료(Done) 신호가 수신되기를 대기할 수 있다.

단계(530)에서, 제어부는 각 모듈들로부터 컨볼루션 연산의 완료 신호가 수신되면, 제어부는 인덱스 i 값이 (커널의 확장률(rate) - 1) 값과 같아질 때까지 전술한 과정을 반복할 수 있다. 보다 구체적으로, 단계(540)에서, 제어부는 인덱스 i 값이 (커널의 확장률(rate) - 1) 값과 같은 지 여부를 판단할 수 있다. 단계(540)에서 인덱스 i 값이 (커널의 확장률(rate) - 1) 값과 같다면, 제어부는 컨볼루션 연산을 종료할 수 있다. 이와 달리, 인덱스 i 값이 (커널의 확장률(rate) - 1) 값과 같지 않다면(또는 인덱스 i 값이 (커널의 확장률(rate) - 1) 값보다 작다면), 단계(550)에서, 제어부는 인덱스 i 값을 1 증가시키고, 단계(510)부터 단계(540)까지의 과정을 반복하여 확장 컨볼루션 연산을 수행할 수 있다.

도 6은 일 실시예에 따른 신경망 장치의 멀티 스텝 동작 방법을 설명하기 위한 도면이다. 도 6을 참조하면, 스트라이드 파라미터가 1인 경우에 신경망 장치(600)가 STEP 0와 STEP 1를 통해 1D 컨볼루션 연산을 수행하는 과정이 도시된다. 이때, 커널의 사이즈는 3이고, 확장률은 2이며, 스트라이드 파라미터는 1이라고 가장하자.

일 실시예에서 스트라이드 파라미터가 제1 값(=1)인 경우 제어부(639)는 제1 오프셋과 제2 오프셋을 확장률에 대응하는 값(예를 들어, 확장률(2) - 1 = 1)으로 설정할 수 있다. 이때, 오프셋 값은 해당하는 스텝의 인덱스로 설정될 수 있다. 또한, 제어부(639)는 제1 간격과 제2 간격을 확장률(=2)과 동일한 값으로 설정할 수 있다. 신경망 장치(600)에 의한 멀티 스텝의 수는 확장률(=2)로서, STEP 0과 STEP 1의 2회가 수행될 수 있다.

STEP 0에서 신경망 장치의 동작은 다음과 같다. 페처(631)는 제1 오프셋(=0)과 제1 간격(=2)에 따라 메모리(610)의 제1 특징 맵(613)의 해당 행에 저장된 "0, 1, 2, 3, 4, 5, 6, 7"의 8개 비트 중 제1 오프셋(=0)에 대응하는 인덱스의 위치인 첫 번째 비트("0")부터 시작하여 제1 간격(=2)만큼씩 건너뛴 위치에 해당하는 입력 데이터들("2, 4, 6")을 읽어올 수 있다.

페처(631)는 메모리(610)로부터 가져된 입력 데이터들("0, 2, 4, 6")을 버퍼(633)로 전달할 수 있다. 버퍼(633)는 입력 데이터들("0, 2, 4, 6")을 저장할 수 있다.

연산기(MAC; multiplier and accumulator)(635)는 버퍼(633)에 저장된 입력 데이터들("0, 2, 4, 6")과 커널 간의 컨볼루션 연산을 수행할 수 있다. 연산기(MAC)(635)는 입력 데이터들("0, 2, 4, 6")과 사이즈 3의 커널 간의 컨볼루션 연산을 수행함으로써 출력 데이터를 생성할 수 있다. 이처럼 실시예들은 확장 컨볼루션 연산을 고려하여 입력 데이터들을 읽어 옴으로써, 확장 컨볼루션 신경망에서도 데이터 재사용이 가능해지도록 하는 기술을 제공한다.

기록기(637)는 제2 특징 맵(616)에서 제2 오프셋(=0)에 대응하는 인덱스의 위치인 첫번째 비트("0")로부터 시작하여 제2 간격(=2)만큼 건너뛴 위치인 세번째 비트("2")에 출력 데이터들을 저장할 수 있다.

기록기(637)는 입력 데이터("0, 2, 4")와 커널 간의 컨볼루션 연산 결과를 제2 특징 맵(616)의 첫 번째 비트에 저장하고, 입력 데이터("2, 4, 6")과 커널 간의 컨볼루션 연산 결과를 제2 특징 맵(616)의 세 번째 비트에 저장할 수 있다. 이 때, 입력 데이터("2, 4")가 재사용된다.

이후, 제어부(639)는 스텝 인덱스 i를 증가시키고, STEP 1의 동작을 수행할 수 있다.

STEP 1에서 페처(631)는 제1 오프셋(=1)과 제1 간격(=2)에 따라 메모리(610)의 제1 특징 맵(613)의 해당 행에 저장된 "0, 1, 2, 3, 4, 5, 6, 7"의 8개 비트 중 제1 오프셋(=1)에 대응하는 인덱스의 위치인 두 번째 비트("1")부터 시작하여 제1 간격(=2)만큼씩 건너뛴 위치에 해당하는 입력 데이터들("3, 5, 7")을 읽어올 수 있다.

페처(631)는 메모리(610)로부터 가져된 입력 데이터들("1, 3, 5, 7")을 버퍼(633)로 전달할 수 있다. 버퍼(633)는 입력 데이터들("1, 3, 5, 7")을 저장할 수 있다.

연산기(MAC)(635)는 버퍼(633)에 저장된 입력 데이터들("1, 3, 5, 7")과 커널 간의 컨볼루션 연산을 수행할 수 있다. 연산기(MAC)(635)는 입력 데이터들("1, 3, 5, 7")과 사이즈 3의 커널 간의 컨볼루션 연산을 수행함으로써 출력 데이터를 생성할 수 있다.

기록기(637)는 제2 특징 맵(616)에서 제2 오프셋(=1)에 대응하는 인덱스의 위치인 두 번째 비트("1")로부터 시작하여 제2 간격(=2)만큼 건너뛴 위치인 네번째 비트("3")에 출력 데이터들을 저장할 수 있다.

기록기(637)는 입력 데이터("1, 3, 5")와 커널 간의 컨볼루션 연산 결과를 제2 특징 맵(616)의 두 번째 비트에 저장하고, 입력 데이터("3, 5, 7")와 커널 간의 컨볼루션 연산 결과를 제2 특징 맵(616)의 네 번째 비트에 저장할 수 있다. 이 때, 입력 데이터("3, 5")가 재사용된다.

STEP 0과 STEP 1의 동작이 완료됨에 따라 제2 특징 맵(619)과 같이 4개의 비트의 값들이 모두 저장될 수 있다.

도 7은 다른 실시예에 따른 신경망 장치의 동작 방법을 설명하기 위한 도면이다. 도 7을 참조하면, 스트라이드 파라미터가 1보다 큰 경우의 신경망 장치(700)의 동작이 된다.

신경망 장치(700)는 1보다 큰 값을 갖는 스트라이드 파라미터를 포함하는 경우, 페처(731)와 기록기(737)의 오프셋 및 간격을 서로 다르게 조정하여 컨볼루션 연산을 수행할 수 있다.

컨볼루션 연산의 스트라이드 파라미터가 제1 값(예를 들어, '1') 보다 큰 경우, 제어부(739)는 페처(731)를 위한 제1 오프셋(Offset_f)과 기록기(737)를 위한 제2 오프셋(Offset_w)을 상이하게 설정할 수 있다. 제어부(739)는 제1 오프셋을 예를 들어, 멀티 스텝의 인덱스와 스트라이드 파라미터의 조합(예를 들어, 곱)에 기초하여 설정하고, 제2 오프셋을 멀티 스텝의 인덱스로 설정할 수 있다.

또한, 제어부(739)는 페처(731)를 위한 제1 간격(Interval_f)과 기록기(737)를 위한 제2 간격(Interval_w) 또한 상이하게 설정할 수 있다. 제어부(739)는 제1 간격(Interval_f)은 확장률(r)과 동일한 값으로 결정하고, 제2 간격(Interval_f)은 확장률(r)을 확장률(r)과 스트라이드 파라미터(s)의 최대 공약수(gcd(r,s))로 나눈 값(r/gcd(r,s))으로 결정할 수 있다.

제어부(739)는 제1 오프셋(Offset_f)과 제1 간격(Interval_f)에 따라 페처(731)가 메모리(710)의 제1 특징 맵(미도시)으로부터 중복없이 입력 데이터들을 읽어와 버퍼(733)에 저장하도록 제어할 수 있다. 제어부(739)는 버퍼(733)가 저장된 입력 데이터들을 MAC(735)으로 전달하도록 제어할 수 있다.

제어부(739)는 MAC(735)이 버퍼(733)로부터 수신한 입력 데이터들과 커널 간의 컨볼루션 연산을 수행하여 출력 데이터들을 생성하고, 출력 데이터들을 기록기(737)로 전달하도록 제어할 수 있다.

제어부(739)는 제2 오프셋(Offset_w) 및 제2 간격(Interval_f)에 따라, 기록기(737)가 출력 데이터들을 메모리의 제2 특징 맵(미도시)에 중복없이 저장하도록 제어할 수 있다. 이때, 신경망 장치(700)에 의한 컨볼루션 연산의 반복 시에 i = i + stride(s) 만큼 증가하고, j = j + 1 만큼 증가할 수 있다.

도 8은 다른 실시예에 따른 신경망 장치의 동작 과정을 나타낸 흐름도이다. 도 8을 참조하면, 신경망 장치의 제어부가 스트라이드 파라미터가 1보다 큰 경우에 단계(810) 내지 단계(850)의 과정을 통해 확장 컨볼루션 연산을 수행하는 과정이 도시된다.

단계(810)에서, 제어부는 각 모듈들(예를 들어, 페처, 버퍼, 처리 요소(혹은 연산기), 기록기 등)에게 시작(start) 신호를 전송할 수 있다. 이때, 제1 오프셋(Offset_f) 값은 i 로, 제1 간격(Interval_f)은 커널의 확장률(r)과 같은 값으로 설정될 수 있다. 또한, 제2 오프셋(Offset_w) 값은 j 로, 제2 간격(Interval_w)은 커널의 확장률(r)을 확장률과 스트라이드 파라미터의 최대 공약수(gcd(r,s))로 나눈 값(r/gcd(r,s))으로 설정될 수 있다. 도 7에서 전술한 것과 같이, i는 멀티 스텝 인덱스와 스트라이드 파라미터의 곱이고, j는 멀티 스텝 인덱스일 수 있다.

단계(820)에서, 제어부는 각 모듈들로부터 전술한 간격 및 오프셋에 따른 컨볼루션 연산의 완료(Done) 신호가 수신되기를 대기할 수 있다.

단계(830)에서, 제어부는 각 모듈들로부터 컨볼루션 연산의 완료 신호가 수신되면, 단계(840)에서 제어부는 제1 오프셋 값으로 설정된 i 값이 확장률(r)과 스트라이드 파라미터(s)의 최소 공배수(lcm)에서 스트라이드 파라미터(s)를 차감한 값(lcm(r,s)-s)과 동일한 값을 갖는 제1 조건, 및 제2 오프셋 값으로 설정된 j 값이 확장률(r)을 확장률(r)과 스트라이드 파라미터(s)의 최대 공약수(gcd(r,s))로 나눈 값에서 1을 차감한 값((r/(gcd(r,s))-1)과 동일한 값을 갖는 제2 조건을 만족하는지 여부를 판단할 수 있다.

단계(840)에서 제1 오프셋 및 제2 오프셋이 전술한 제1 조건 및 제2 조건을 만족한다면, 제어부는 컨볼루션 연산을 종료할 수 있다. 이와 달리, 단계(840)에서 제1 오프셋 및 제2 오프셋이 전술한 제1 조건 및 제2 조건을 만족하지 않는다면, 단계(850)에서 제어부는 i 값을 i+s 증가시키고, j 값을 1 증가시킨 후, 단계(810)부터 단계(840)까지의 과정을 반복하여 컨볼루션 연산을 수행할 수 있다.

도 9는 다른 실시예에 따른 신경망 장치의 구성을 도시한 블록도이다. 도 9를 참조하면, 제어부가 페처(931)와 기록기(938) 각각에 나누어 존재하는 경우의 신경망 장치(900)의 구성이 도시된다.

실시예에 따라서, 제어부는 페처(931)의 동작을 제어하는 제1 제어부(932)와 기록기(938)의 동작을 제어하는 제2 제어부(938)로 각각 나누어 구성될 수도 있다. 제1 제어부(932)는 제1 오프셋(Offset_f)과 제1 간격(Interval_f)에 따라 페처(931)가 메모리(910)의 제1 특징 맵(미도시)으로부터 중복없이 입력 데이터들을 읽어와 버퍼(933)에 저장하도록 제어할 수 있다.

또한, 제2 제어부(938)는 제2 오프셋 및 제2 간격에 따라, 기록기(937)가 처리 요소(935)의 출력 데이터들을 메모리(910)의 제2 특징 맵(미도시)에 중복없이 저장하도록 제어할 수 있다.

이 경우, 버퍼(933)와 처리 요소(935)에 할당되는 작업은 단일 스텝에 대한 것이 아니라, 확장 컨볼루션 연산 전체에 대한 것일 수 있다.

도 10은 일 실시예에 따른 신경망 장치가 2D 컨볼루션 연산을 수행하는 방법을 설명하기 위한 도면이다. 도 10을 참조하면, 사이즈가 3x3이고, 확장률이 2인 커널과 입력 데이터들(1010) 간의 2D 확장 컨볼루션 연산 과정이 도시된다.

Step 0에서는 신경망 장치는 메모리의 제1 특징 맵(1010) 및 제2 특징 맵(1050, 1090)에서 행 방향으로 제1 오프셋 및 제2 오프셋을 0으로, 제1 간격 및 제2 간격을 2로 설정하여 동작할 수 있다.

이때, 페처는 메모리의 제1 특징 맵(1010)에서 계산을 수행할 행에서 시작하여 커널 사이즈인 3 만큼, 열 방향으로 제1 간격에 해당하는 2 칸 간격으로 입력 데이터들을 읽어올 수 있다. 예를 들어, 페처는 연산 대상인 제1 행에서 제1 오프셋에 대응하는 인덱스의 위치(0,0)로부터 시작하여 열 방향으로 커널의 사이즈(=3)에 대응하는 제1 간격(=2) 만큼 건너뛴 위치에 대응하는 입력 데이터들(['0,0', '2,0', '4,0'])을 읽어올 수 있다. 동일한 방식으로, 페처는 입력 데이터들(['0,2', '2,2', '4,2'], ['0,4', '2,4', '4,4'], ['0,6', '2,6', '4,6'], ['0,8', '2,8', '4,8'])을 읽어올 수 있다. 설명의 편의를 위하여, 입력 데이터들이 열 방향으로 우선적으로 읽히는 예시를 설명하였으나, 구현에 따라 입력 데이터들이 행 방향으로 우선적으로 읽히도록 설계 변경될 수 있다.

페처가 제1 특징 맵(1010)으로부터 읽어온 입력 데이터는 버퍼(1030)에 저장되고, 기록기는 버퍼(1030)에 저장된 입력 데이터와 커널 간의 컨볼루션 연산 결과를 출력 데이터로서 제2 특징 맵(1050)에 저장할 수 있다. 이때, 기록기는 제2 특징 맵(1050)의 해당 행에 대해서 제2 간격(=2)으로 건너뛰며 출력 데이터들((0,0), (0,2), (0,4))을 순차적으로 저장할 수 있다.

신경망 장치는 Step 0에서 모든 행의 연산이 완료되면 신경망 장치는 다음 Step 1을 수행할 수 있다. 신경망 장치는 Step 1에서 제1 오프셋 및 제2 오프셋을 1로 설정하고 전술한 과정을 반복할 수 있다.

예를 들어, 페처는 입력 데이터들(['0,1', '2,1', '4,1'], ['0,3', '2,3', '4,3'], ['0,5', '2,5', '4,5'], ['0,7', '2,7', '4,7'], ['0,9', '2,9', '4,9'])을 읽어올 수 있다. 페처가 제1 특징 맵(1010)으로부터 읽어온 입력 데이터들은 버퍼(1070)에 저장되고, 기록기는 버퍼(1070)에 저장된 입력 데이터와 커널 간의 컨볼루션 연산 결과를 출력 데이터로서 제2 특징 맵(1090)에 저장할 수 있다. 이때, 기록기는 제2 특징 맵(1090)의 해당 행에 대해서 제2 간격(=2)으로 건너뛰며 출력 데이터들((0,1), (0,3), (0,5))을 순차적으로 저장할 수 있다. 신경망 장치는 Step 1에서도 각 행에 대하여 확장 컨볼루션 연산을 수행할 수 있다.

도 11은 일 실시예에 따른 신경망 장치의 동작 방법을 나타낸 흐름도이다. 도 11을 참조하면, 신경망 장치는 단계(1110) 내지 단계(1150)의 과정을 통해 메모리에 저장된 데이터들을 읽어와 컨볼루션 연산을 수행하고, 연산 결과를 출력 데이터들로서 메모리에 저장할 수 있다.

단계(1110)에서, 신경망 장치는 커널의 확장률에 기초한 제1 간격에 따라 메모리의 제1 특징 맵으로부터 입력 데이터들을 읽어온다. 신경망 장치는 확장률에 기초한 제1 오프셋 및 상기 제1 간격에 따라, 제1 특징 맵으로부터 중복없이 입력 데이터들을 읽어올 수 있다. 단계(1120)에서, 신경망 장치는 입력 데이터들을 버퍼에 저장한다.

단계(1130)에서, 신경망 장치는 입력 데이터들과 커널 간의 컨볼루션 연산을 수행함으로써 출력 데이터들을 생성한다. 예를 들어, 제1 특징 맵이 복수의 채널들(channels)을 포함하는 경우, 신경망 장치는 채널들과 커널 간의 컨볼루션 연산을 수행할 수 있다.

단계(1140)에서, 신경망 장치는 출력 데이터들을 메모리의 제2 특징 맵에 저장한다. 제2 특징 맵에서 서로 인접한 출력 데이터들의 배치 간격은 예를 들어, 확장률 및 컨볼루션 연산의 스트라이드 파라미터 중 적어도 하나에 기초하여 결정될 수 있다.

단계(1150)에서, 신경망 장치는 커널의 확장률에 기초한 제2 간격에 따라 출력 데이터들을 메모리의 제2 특징 맵에 저장한다. 신경망 장치는 확장률에 기초한 제2 오프셋 및 제2 간격에 따라, 출력 데이터들을 메모리의 제2 특징 맵에 중복없이 저장할 수 있다. 신경망 장치는 제2 특징 맵에서 제2 오프셋에 대응하는 인덱스의 위치로부터 시작하여 제2 간격만큼 건너뛴 위치에 출력 데이터들을 저장할 수 있다.

도 12는 일 실시예에 따른 신경망 장치의 구성도이다. 도 12를 참조하면, 메모리(1210), 버퍼(1230) 및 MAC(1250)를 포함하는 신경망 장치의 구조가 도시된다. 이때, 버퍼(1230)는 재사용 버퍼(Reuse buffer)에 해당할 수 있다.

신경망 장치는 재사용 버퍼를 활용하여 대역폭(bandwidth)를 부스트(boost)시킬 수 있다. 고성능 신경망 프로세서에서 확장 컨볼루션 연산을 수행하는 경우, 메모리의 비용(cost) 문제가 발생할 수 있다. 이는 확장 컨볼루션 연산을 수행하기 위해 고성능의 신경망 프로세서가 필요할 뿐만 아니라, 신경망 프로세서의 컴퓨팅 파워(Computing power)가 증가하면서 요구되는 메모리의 대역폭 또한 함께 증가하기 때문이다.

일 실시예에서는 버퍼(1230)를 재사용 버퍼(Reuse buffer)로 활용함으로써 작은 사이즈의 버퍼로도 확장 컨볼루션 연산을 수행할 수 있을 뿐만 아니라, 추가적인 메모리의 사용 없이도 대역폭을 늘릴 수 있다.

신경망 장치는 예를 들어, HUD(Head Up Display) 장치, 3D 디지털 정보 디스플레이(Digital Information Display, DID), 내비게이션 장치, 3D 모바일 기기, 스마트 폰, 스마트 TV, 및 스마트 차량 등을 포함할 수 있으며, 반드시 이에 한정되지는 않는다. 3D 모바일 기기는 예를 들어, 증강 현실(Augmented Reality; AR), 가상 현실(Virtual Reality; VR), 및/또는 혼합 현실(Mixed Reality; MR)을 표시하기 위한 디스플레이 장치, 머리 착용 디스플레이(Head Mounted Display; HMD) 및 얼굴 착용 디스플레이(Face Mounted Display; FMD) 등을 모두 포함하는 의미로 이해될 수 있다.

이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.

위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims

적어도 하나의 프로그램이 저장된 메모리; 및
상기 적어도 하나의 프로그램을 실행함으로 인공 신경망을 구동하는 신경망 프로세서
를 포함하고,
상기 신경망 프로세서는
상기 메모리의 제1 특징 맵으로부터 입력 데이터들을 읽어오는 페처(fetcher);
상기 입력 데이터들을 저장하는 버퍼(buffer);
상기 입력 데이터들과 커널(kernel) 간의 컨볼루션(convolution) 연산을 수행함으로써 출력 데이터들을 생성하는 연산기;
상기 출력 데이터들을 상기 메모리의 제2 특징 맵에 저장(write)하는 기록기(writer); 및
복수의 스텝들에서 상기 커널의 확장률(dilation rate)에 기초한 간격(interval) 및 오프셋(offset)에 따라, 상기 페처가 상기 입력 데이터들을 읽어오고, 상기 기록기가 상기 출력 데이터들을 저장하도록 제어하는 제어부
를 포함하는,
신경망 장치.
제1항에 있어서,
상기 제어부는
상기 확장률에 기초한 제1 오프셋(offset) 및 제1 간격에 따라, 상기 페처가 상기 메모리의 제1 특징 맵으로부터 중복없이 입력 데이터들을 읽어오도록 제어하는,
신경망 장치.
제2항에 있어서,
상기 페처는
상기 제1 특징 맵에서 상기 제1 오프셋에 대응하는 인덱스의 위치로부터 시작하여 미리 정해진 방향으로 상기 제1 간격만큼 건너뛴 위치에 해당하는 입력 데이터들을 읽어오는,
신경망 장치.
제1항에 있어서,
상기 제어부는
상기 확장률에 기초한 제2 오프셋 및 제2 간격에 따라, 상기 기록기가 상기 출력 데이터들을 상기 메모리의 제2 특징 맵에 중복없이 저장하도록 제어하는,
신경망 장치.
제4항에 있어서,
상기 기록기는
상기 제2 특징 맵에서 상기 제2 오프셋에 대응하는 인덱스의 위치로부터 시작하여 미리 정해진 방향으로 상기 제2 간격만큼 건너뛴 위치에 상기 출력 데이터들을 저장하는,
신경망 장치.
제1항에 있어서,
상기 컨볼루션 연산의 스트라이드 파라미터가 미리 정해진 제1 값인 경우,
상기 제1 간격과 상기 제2 간격은 상기 확장률에 대응하는 값으로 동일하게 설정되고, 상기 제1 오프셋과 상기 제2 오프셋은 해당하는 스텝의 인덱스 값으로 동일하게 설정되는,
신경망 장치.
제1항에 있어서,
상기 컨볼루션 연산의 스트라이드 파라미터가 미리 정해진 제1 값보다 큰 경우, 상기 제1 간격과 상기 제2 간격은 상이하게 설정되고, 상기 제1 오프셋과 상기 제2 오프셋은 상이하게 설정되는,
신경망 장치.
제7항에 있어서,
상기 제1 오프셋은 해당하는 스텝의 인덱스 값과 스트라이드 파라미터의 조합에 기초하여 설정되고, 상기 제2 오프셋은 상기 해당하는 스텝의 인덱스 값으로 설정되는,
신경망 장치.
제7항에 있어서,
상기 제1 간격은 상기 확장률과 동일한 값으로 설정되고, 상기 제2 간격은 상기 확장률을 상기 확장률과 상기 스트라이드 파라미터의 최대 공약수(gcd)로 나눈 값으로 설정되는,
신경망 장치.
제7항에 있어서,
상기 복수의 스텝들의 수는
상기 제1 오프셋이 상기 확장률과 상기 스트라이드 파라미터의 최소 공배수(lcm)에서 상기 스트라이드 파라미터를 차감한 값과 동일한 값을 갖는 제1 조건, 및 상기 제2 오프셋이 상기 확장률을 상기 확장률과 상기 스트라이드 파라미터의 최대 공약수(gcd)로 나눈 값에서 1을 차감한 값과 동일한 값을 갖는 제2 조건을 만족하는지 여부에 기초하여 결정되는,
신경망 장치.
제1항에 있어서,
상기 제1 특징 맵이 복수의 채널들(channels)을 포함하는 경우, 상기 연산기는 상기 채널들과 상기 커널 간의 확장 컨볼루션 연산을 수행하는,
신경망 장치.
제1항에 있어서,
상기 제2 특징 맵에서 서로 인접한 출력 데이터들의 배치 간격은
상기 확장률 및 상기 컨볼루션 연산의 스트라이드 파라미터 중 적어도 하나에 기초하여 결정되는,
신경망 장치.
제1항에 있어서,
상기 신경망 장치는
HUD(Head Up Display) 장치, 3D 디지털 정보 디스플레이(Digital Information Display, DID), 내비게이션 장치, 3D 모바일 기기, 스마트 폰, 스마트 TV, 및 스마트 차량 중 적어도 하나를 포함하는,
신경망 장치.
커널의 확장률에 기초한 제1 간격에 따라 메모리의 제1 특징 맵으로부터 입력 데이터들을 읽어오는 단계;
상기 입력 데이터들을 버퍼에 저장하는 단계;
상기 입력 데이터들과 커널 간의 컨볼루션 연산을 수행함으로써 출력 데이터들을 생성하는 단계; 및
상기 커널의 확장률에 기초한 제2 간격에 따라 상기 출력 데이터들을 상기 메모리의 제2 특징 맵에 저장하는 단계
를 포함하는, 신경망 장치의 동작 방법.
제14항에 있어서,
상기 읽어오는 단계는
상기 확장률에 기초한 제1 오프셋 및 상기 제1 간격에 따라, 상기 제1 특징 맵으로부터 중복없이 입력 데이터들을 읽어오는 단계
를 포함하는, 신경망 장치의 동작 방법.
제15항에 있어서,
상기 읽어오는 단계는
상기 제1 특징 맵에서 상기 제1 오프셋에 대응하는 인덱스의 위치로부터 시작하여 미리 정해진 방향으로 상기 제1 간격만큼 건너뛴 위치에 해당하는 입력 데이터들을 읽어오는 단계
를 포함하는, 신경망의 동작 방법.
제14항에 있어서,
상기 저장하는 단계는
상기 확장률에 기초한 제2 오프셋 및 상기 제2 간격에 따라, 상기 출력 데이터들을 상기 메모리의 제2 특징 맵에 중복없이 저장하는 단계
를 포함하는, 신경망 장치의 동작 방법.
제17항에 있어서,
상기 저장하는 단계는
상기 제2 특징 맵에서 상기 제2 오프셋에 대응하는 인덱스의 위치로부터 시작하여 미리 정해진 방향으로 상기 제2 간격만큼 건너뛴 위치에 상기 출력 데이터들을 저장하는 단계
를 포함하는, 신경망 장치의 동작 방법.
제14항에 있어서,
상기 동작 방법은 복수의 스텝들에서 반복적으로 수행되고,
상기 컨볼루션 연산의 스트라이드 파라미터가 미리 정해진 제1 값인 경우,
상기 제1 간격과 상기 제2 간격은 상기 확장률에 대응하는 값으로 동일하게 설정되고, 상기 제1 오프셋과 상기 제2 오프셋은 해당하는 스텝의 인덱스 값으로 동일하게 설정되는,
신경망 장치의 동작 방법.
제19항에 있어서,
상기 컨볼루션 연산의 스트라이드 파라미터가 미리 정해진 제1 값보다 큰 경우, 상기 제1 간격과 상기 제2 간격은 상이하게 설정되고, 상기 제1 오프셋과 상기 제2 오프셋은 상이하게 설정되는,
신경망 장치의 동작 방법.
제20항에 있어서,
상기 제1 오프셋은 해당하는 스텝의 인덱스 값과 스트라이드 파라미터의 조합에 기초하여 설정되고, 상기 제2 오프셋은 상기 해당하는 스텝의 인덱스 값으로 설정되는,
신경망 장치의 동작 방법.
제20항에 있어서,
상기 제1 간격은 상기 확장률과 동일한 값으로 설정되고,
상기 제2 간격은 상기 확장률을 상기 확장률과 상기 스트라이드 파라미터의 최대 공약수(gcd)로 나눈 값으로 설정되는,
신경망 장치의 동작 방법.
제20항에 있어서,
상기 동작 방법은 복수의 스텝들에서 반복적으로 수행되고,
상기 복수의 스텝들의 수는
상기 제1 오프셋이 상기 확장률과 상기 스트라이드 파라미터의 최소 공배수에서 상기 스트라이드 파라미터를 차감한 값과 동일한 값을 갖는 제1 조건, 및 상기 제2 오프셋이 상기 확장률을 상기 확장률과 상기 스트라이드 파라미터의 최대 공약수로 나눈 값에서 1을 차감한 값과 동일한 값을 갖는 제2 조건을 만족하는지 여부에 기초하여 결정되는,
신경망 장치의 동작 방법.
제14항에 있어서,
상기 출력 데이터들을 생성하는 단계는
상기 제1 특징 맵이 복수의 채널들(channels)을 포함하는 경우, 상기 채널들과 상기 커널 간의 상기 컨볼루션 연산을 수행하는 단계
를 포함하는, 신경망 장치의 동작 방법.
제14항에 있어서,
상기 제2 특징 맵에서 서로 인접한 출력 데이터들의 배치 간격은
상기 확장률 및 상기 컨볼루션 연산의 스트라이드 파라미터 중 적어도 하나에 기초하여 결정되는,
신경망 장치의 동작 방법.
하드웨어와 결합되어 제14항 내지 제25항 중 어느 하나의 항의 방법을 실행시키기 위하여 컴퓨터 판독 가능한 기록매체에 저장된 컴퓨터 프로그램.