KR20220065581A - Method and Apparatus for CAN Communications Using Clock and Data Recovery - Google Patents

Method and Apparatus for CAN Communications Using Clock and Data Recovery Download PDF

Info

Publication number
KR20220065581A
KR20220065581A KR1020200152263A KR20200152263A KR20220065581A KR 20220065581 A KR20220065581 A KR 20220065581A KR 1020200152263 A KR1020200152263 A KR 1020200152263A KR 20200152263 A KR20200152263 A KR 20200152263A KR 20220065581 A KR20220065581 A KR 20220065581A
Authority
KR
South Korea
Prior art keywords
clock signal
data
phase
system clock
signal
Prior art date
Application number
KR1020200152263A
Other languages
Korean (ko)
Other versions
KR102421095B1 (en
Inventor
김동훈
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020200152263A priority Critical patent/KR102421095B1/en
Publication of KR20220065581A publication Critical patent/KR20220065581A/en
Application granted granted Critical
Publication of KR102421095B1 publication Critical patent/KR102421095B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Abstract

Disclosed are a CAN communication device using clock and data recovery and a method thereof. According to an embodiment of the present invention, the CAN communication device comprises: a system clock generation module for generating a system clock signal based on a signal inputted from an external device; a clock data recovery module configured to adjust phases of obtained received data and the system clock signal to output received adjustment data having a predetermined phase and a system reference clock signal; and a received packet processing module for generating received data by extracting received bit data based on the received adjustment data and the system reference clock signal.

Description

클럭 및 데이터 복원을 이용한 CAN 통신 장치 및 그 방법{Method and Apparatus for CAN Communications Using Clock and Data Recovery}CAN communication device and method using clock and data recovery {Method and Apparatus for CAN Communications Using Clock and Data Recovery}

본 발명은 클럭 및 데이터 간의 복원 처리 동작을 이용하여 CAN 통신을 수행하는 장치 및 그 방법에 관한 것이다.The present invention relates to an apparatus and method for performing CAN communication using a recovery processing operation between clock and data.

이 부분에 기술된 내용은 단순히 본 발명의 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The content described in this section merely provides background information on the embodiments of the present invention and does not constitute the prior art.

기존 CAN통신의 경우 데이터 수신을 위해 1비트의 데이터를 획득하기 위해 여러 세그먼트들로 구분하여 정해진 샘플 포인트에서 1비트를 수신한다. In the case of conventional CAN communication, in order to obtain 1-bit data for data reception, it is divided into several segments and receives 1-bit at a predetermined sample point.

도 1에 도시된 바와 같이, 종래의 CAN 통신 시스템에서 데이터 수신 시에는 동기를 맞추기 위해 싱크 세그먼트, 프로파게이션 세그먼트, 위상1 세그먼트, 위상2 세그먼트 등의 비트 단위로 구분하여 데이터를 수신한다. As shown in FIG. 1 , when data is received in a conventional CAN communication system, data is received by dividing the data into bit units such as a sync segment, a propagation segment, a phase 1 segment, and a phase 2 segment in order to synchronize.

종래의 CAN 통신 방식의 데이터 입력 동기화 방식은 비트 세그먼트를 구분하고 상태에 따라 세그먼트의 비트를 추가하거나 줄여야 하는 과정을 거쳐야 하며, 종래의 비트 동기화 방식으로 현재 표준 최대 속도인 1 Mbps속도 이상을 구현하는 것은 어렵다. The data input synchronization method of the conventional CAN communication method has to go through a process of classifying bit segments and adding or reducing the bits of the segment according to the state. it is difficult

본 발명은 CAN 수신 데이터와 시스템 클럭신호를 기반으로 시스템 클럭신호에 대한 위상을 조정하여 CAN 기준 클럭신호을 생성하고, CAN 기준 클럭신호를 이용하여 동기를 맞춘CAN 시리얼 데이터를 생성하며, CAN 기준 클럭신호와 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 클럭 및 데이터 복원을 이용한 CAN 통신 장치 및 그 방법을 제공하는 데 주된 목적이 있다.The present invention generates a CAN reference clock signal by adjusting the phase of a system clock signal based on CAN received data and a system clock signal, and generates synchronized CAN serial data using the CAN reference clock signal, and the CAN reference clock signal The main purpose of the present invention is to provide a CAN communication device and method using clock and data recovery that converts and outputs CAN serial data into recognizable packet-type final received parallel data.

본 발명의 일 측면에 의하면, 상기 목적을 달성하기 위한 본 발명의 실시예에 따른 CAN 통신 장치는, 외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호를 생성하는 시스템 클럭 생성모듈; CAN 수신 데이터와 상기 시스템 클럭신호를 입력 받고, 상기 CAN 수신 데이터와 상기 시스템 클럭신호의 위상을 조정하여 동기(Sync)를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력하는 클럭 데이터 복구 모듈; 및 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 수신 받고, 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 수신 패킷 처리모듈를 포함할 수 있다. According to one aspect of the present invention, a CAN communication device according to an embodiment of the present invention for achieving the above object includes: a system clock generating module for generating a system clock signal based on an initial clock signal input from an external device; a clock data recovery module that receives CAN received data and the system clock signal, and outputs a CAN reference clock signal and CAN serial data that are synchronized by adjusting the phases of the CAN received data and the system clock signal; and a reception packet processing module receiving the CAN reference clock signal and the CAN serial data, converting the CAN reference clock signal and the CAN serial data into final reception parallel data in a recognizable packet form, and outputting the received parallel data.

또한, 본 발명의 실시예에 따른 CAN 통신 데이터 수신 방법은, 외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호를 생성하는 시스템 클럭 생성 단계; CAN 수신 데이터와 상기 시스템 클럭신호를 입력 받고, 상기 CAN 수신 데이터와 상기 시스템 클럭신호의 위상을 조정하여 동기(Sync)를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력하는 클럭 데이터 복구 단계; 및 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 수신 받고, 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 수신 패킷 처리 단계를 포함할 수 있다. In addition, a method for receiving CAN communication data according to an embodiment of the present invention includes: a system clock generation step of generating a system clock signal based on an initial clock signal input from an external device; a clock data recovery step of receiving CAN received data and the system clock signal, and outputting a CAN reference clock signal and CAN serial data that are synchronized by adjusting the phases of the CAN received data and the system clock signal; and receiving the CAN reference clock signal and the CAN serial data, and converting the CAN reference clock signal and the CAN serial data into final received parallel data in a recognizable packet form and outputting the received packet processing step.

이상에서 설명한 바와 같이, 본 발명은 장치들의 오실레이터의 위상을 데이터와 일치 시킴으로써 비트 세그먼트와 상관없이 어느 시점에서든 항상 일정한 비트 데이터의 추출이 가능한 효과가 있다. As described above, the present invention has the effect that constant bit data can be extracted at any point in time regardless of the bit segment by matching the phase of the oscillators of the devices with the data.

또한, 본 발명은 해당 클럭 데이터 복구 방식을 CAN 통신에 적용함으로써 현재 표준 최대 속도인 1Mbps 이상의 전송 속도에서도 안정적으로 데이터 취득이 가능한 효과가 있다. In addition, the present invention has the effect of stably acquiring data even at a transmission speed of 1Mbps or higher, which is the current standard maximum speed, by applying the clock data recovery method to CAN communication.

도 1은 종래의 CAN 통신 장치의 동기화 방식을 설명하기 위한 도면이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 CAN 통신 장치 및 그 동작 결과를 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 CAN 통신 장치의 클럭 데이터 복구 모듈을 개략적으로 나타낸 도면이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 클럭 데이터 복구 모듈의 구간 별 신호의 위상을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 클럭 데이터 복구 모듈의 위상 조정부를 나타낸 도면이다.
도 6는 본 발명의 실시예에 따른 CAN 통신 장치의 수신 패킷 처리모듈을 개략적으로 나타낸 도면이다.
도 7 및 도 8은 본 발명의 실시예에 따른 CAN 통신 장치의 CAN 통신 데이터 수신 방법을 설명하기 위한 순서도이다.1 is a diagram for explaining a synchronization method of a conventional CAN communication device.
2A and 2B are diagrams for explaining a CAN communication apparatus and an operation result thereof according to an embodiment of the present invention.
3 is a diagram schematically illustrating a clock data recovery module of a CAN communication device according to an embodiment of the present invention.
4A and 4B are diagrams illustrating phases of signals for each section of the clock data recovery module according to an embodiment of the present invention.
5 is a diagram illustrating a phase adjuster of a clock data recovery module according to an embodiment of the present invention.
6 is a diagram schematically illustrating a reception packet processing module of a CAN communication device according to an embodiment of the present invention.
7 and 8 are flowcharts for explaining a method of receiving CAN communication data of a CAN communication device according to an embodiment of the present invention.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다. 이하에서는 도면들을 참조하여 본 발명에서 제안하는 클럭 및 데이터 복원을 이용한 CAN 통신 장치 및 그 방법에 대해 자세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, preferred embodiments of the present invention will be described below, but the technical spirit of the present invention is not limited thereto and may be variously implemented by those skilled in the art without being limited thereto. Hereinafter, a CAN communication apparatus and method using clock and data recovery proposed by the present invention will be described in detail with reference to the drawings.

도 2a 및 도 2b는 본 발명의 실시예에 따른 CAN 통신 장치 및 그 동작 결과를 설명하기 위한 도면이다.2A and 2B are diagrams for explaining a CAN communication apparatus and an operation result thereof according to an embodiment of the present invention.

도 2a를 참고하면, 본 실시예에 따른 CAN 통신 장치(200)는 시스템 클럭 생성모듈(210), 클럭 데이터 복구 모듈(220) 및 수신 패킷 처리모듈(230)을 포함한다. 도 1의 CAN 통신 장치(200)는 일 실시예에 따른 것으로서, 도 1에 도시된 모든 블록이 필수 구성요소는 아니며, 다른 실시예에서 CAN 통신 장치(200)에 포함된 일부 블록이 추가, 변경 또는 삭제될 수 있다. 한편, CAN 통신 장치(200)는 컴퓨팅 디바이스로 구현될 수 있고, CAN 통신 장치(200)에 포함된 각 구성요소들은 각각 별도의 소프트웨어 프로그램으로 구현되거나, 소프트웨어가 결합된 별도의 하드웨어 장치로 구현될 수 있다.Referring to FIG. 2A , the CAN communication device 200 according to the present embodiment includes a system clock generation module 210 , a clock data recovery module 220 , and a reception packet processing module 230 . The CAN communication device 200 of FIG. 1 is according to an embodiment, and not all blocks shown in FIG. 1 are essential components, and in another embodiment, some blocks included in the CAN communication device 200 are added or changed. Or it can be deleted. Meanwhile, the CAN communication apparatus 200 may be implemented as a computing device, and each component included in the CAN communication apparatus 200 may be implemented as a separate software program, or as a separate hardware device combined with software. can

시스템 클럭 생성모듈(210)는 외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호(CAN_System_clock)를 생성한다. 여기서 외부 장치는 오실레이터일 수 있으나 반드시 이에 한정되는 것은 아니다.The system clock generation module 210 generates a system clock signal CAN_System_clock based on an initial clock signal input from an external device. Here, the external device may be an oscillator, but is not limited thereto.

시스템 클럭 생성모듈(210)는 칩 내부의 PLL(Phase Locked Loop)을 이용하여 초기 클럭신호를 안정화하여 시스템 클럭 신호를 생성할 수 있다. The system clock generation module 210 may generate the system clock signal by stabilizing the initial clock signal using a phase locked loop (PLL) inside the chip.

클럭 데이터 복구 모듈(220)는 시리얼 형태로 입력된 CAN 수신 데이터(CAN_Rx_DATA)와 시스템 클럭신호(CAN_System_clock)를 입력 받아 클럭의 동기(Sync)를 맞추고, 클럭의 동기가 맞춰진 CAN 기준 클럭신호(CDR_CAN_REF_CLOCK)와 CAN 시리얼 데이터(CDR_CAN_serial_data)를 출력한다.The clock data recovery module 220 receives the CAN received data (CAN_Rx_DATA) and the system clock signal (CAN_System_clock) input in serial form to synchronize the clocks, and the CAN reference clock signal (CDR_CAN_REF_CLOCK) to which the clocks are synchronized and CAN serial data (CDR_CAN_serial_data) are output.

수신 패킷 처리모듈(230)는 동기를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 수신 받고, CAN 기준 클럭신호와 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력한다. The reception packet processing module 230 receives the synchronized CAN reference clock signal and CAN serial data, and converts the CAN reference clock signal and CAN serial data into final reception parallel data in the form of recognizable packets and outputs them.

수신 패킷 처리모듈(230)는 CAN 시리얼 데이터를 ID, DATA, DCL, IDE 등과 같은 카테고리 각각에 대한 패킷 형태의 최종 수신 병렬 데이터로 변경한다. 예를 들어, 최종 수신 병렬 데이터는 CAN_PACKET_ID, CAN_PACKET_DATA, CAN_PACKET_DLC, CAN_PACKET_IDE 등을 포함할 수 있다. The reception packet processing module 230 converts CAN serial data into final reception parallel data in the form of packets for each category such as ID, DATA, DCL, and IDE. For example, the final received parallel data may include CAN_PACKET_ID, CAN_PACKET_DATA, CAN_PACKET_DLC, CAN_PACKET_IDE, and the like.

도 2b의 (a)는 클럭 데이터 복구 모듈(220)의 입력 전의 CAN 수신 데이터(CAN_Rx_DATA)와 시스템 클럭신호(CAN_System_clock)를 나타내며, 도 2b의 (b)는 클럭 데이터 복구 모듈(220)에서 출력된 CAN 기준 클럭신호(CDR_CAN_REF_CLOCK)와 CAN 시리얼 데이터(CDR_CAN_serial_data)를 나타낸다. (a) of FIG. 2b shows the CAN received data CAN_Rx_DATA and the system clock signal CAN_System_clock before the input of the clock data recovery module 220, and (b) of FIG. 2b shows the clock data recovery module 220 output. Indicates the CAN reference clock signal (CDR_CAN_REF_CLOCK) and CAN serial data (CDR_CAN_serial_data).

본 실시예에 따른 CAN 통신 장치(200)는 클럭 데이터 복구 모듈(220)를 통해 클럭 신호와 데이터 간의 동기를 ??춘 후 데이터를 수신하기 위한 동작 처리를 수행함에 따라 위상 동기화 과정을 최소화할 수 있다.The CAN communication device 200 according to this embodiment can minimize the phase synchronization process by performing operation processing for receiving data after synchronizing the clock signal and data through the clock data recovery module 220 . there is.

도 3은 본 발명의 실시예에 따른 CAN 통신 장치의 클럭 데이터 복구 모듈을 개략적으로 나타낸 도면이다.3 is a diagram schematically illustrating a clock data recovery module of a CAN communication device according to an embodiment of the present invention.

본 실시예에 따른 클럭 데이터 복구 모듈(220)은 위상 검출부(222), 위상 조정부(224), 클럭 생성부(226) 및 데이터 출력부(228)를 포함한다. 도 3의 클럭 데이터 복구 모듈(220)은 일 실시예에 따른 것으로서, 도 3에 도시된 모든 블록이 필수 구성요소는 아니며, 다른 실시예에서 클럭 데이터 복구 모듈(220)에 포함된 일부 블록이 추가, 변경 또는 삭제될 수 있다. The clock data recovery module 220 according to the present embodiment includes a phase detection unit 222 , a phase adjustment unit 224 , a clock generation unit 226 , and a data output unit 228 . The clock data recovery module 220 of FIG. 3 is according to an embodiment, and not all blocks shown in FIG. 3 are essential components, and in another embodiment, some blocks included in the clock data recovery module 220 are added. , may be changed or deleted.

클럭 데이터 복구 모듈(220)는 시리얼 형태로 입력된 CAN 수신 데이터와 시스템 클럭신호를 입력 받아 클럭의 동기를 맞추고, 클럭의 동기가 맞춰진 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력한다.The clock data recovery module 220 receives the CAN received data and the system clock signal input in serial form, synchronizes the clocks, and outputs the CAN reference clock signal and the CAN serial data with the synchronized clock.

위상 검출부(222)는 시스템 클럭신호를 기준으로 CAN 수신 데이터의 위상을 검출하는 동작을 수행한다. The phase detection unit 222 performs an operation of detecting the phase of the CAN received data based on the system clock signal.

구체적으로, 위상 검출부(222)는 시스템 클럭신호를 기준으로 CAN 수신 데이터의 상승 에지가 앞서 입력되는지 늦게 입력되는지 여부를 확인하고, 확인 결과에 따라 시스템 클럭신호의 위상이 빠른지 느린지 판단한다. Specifically, the phase detection unit 222 checks whether the rising edge of the CAN reception data is input earlier or later based on the system clock signal, and determines whether the phase of the system clock signal is fast or slow according to the check result.

위상 검출부(222)는 뱅뱅 위상 검출기(bang bang phase detector)로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.The phase detector 222 is preferably implemented as a bang bang phase detector, but is not limited thereto.

위상 조정부(224)는 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우, 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생한다.When it is determined that the phase of the system clock signal is fast, the phase adjuster 224 generates a first edge signal for slowly adjusting the phase of the clock.

한편, 시스템 클럭신호의 위상이 느린 것으로 판단된 경우, 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생한다.Meanwhile, when it is determined that the phase of the system clock signal is slow, a second edge signal for quickly adjusting the phase of the clock is generated.

위상 조정부(224)는 phase up/down machine으로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.The phase adjustment unit 224 is preferably implemented as a phase up/down machine, but is not necessarily limited thereto.

클럭 생성부(226)는 위상 조정부(224)로부터 제1 에지신호 또는 제2 에지신호를 수신하고, 수신된 제1 에지신호 또는 제2 에지신호에 근거하여 시스템 클럭신호의 위상을 조정하여 CAN 기준 클럭신호를 출력한다. The clock generator 226 receives the first edge signal or the second edge signal from the phase adjuster 224, and adjusts the phase of the system clock signal based on the received first edge signal or the second edge signal to obtain a CAN reference Outputs a clock signal.

클럭 생성부(226)는 제1 에지신호가 수신된 경우, 시스템 클럭신호의 위상을 느리게 조정하여 CAN 기준 클럭신호를 출력한다.When the first edge signal is received, the clock generator 226 slowly adjusts the phase of the system clock signal to output the CAN reference clock signal.

한편, 클럭 생성부(226)는 제2 에지신호가 수신된 경우, 시스템 클럭신호의 위상을 빠르게 조정하여 CAN 기준 클럭신호를 출력한다.Meanwhile, when the second edge signal is received, the clock generator 226 outputs a CAN reference clock signal by rapidly adjusting the phase of the system clock signal.

클럭 생성부(226)는 생성된 CAN 기준 클럭신호를 데이터 출력부(228) 및 수신 패킷 처리모듈(230) 각각으로 출력한다.The clock generation unit 226 outputs the generated CAN reference clock signal to the data output unit 228 and the reception packet processing module 230, respectively.

클럭 생성부(226)는 MMCM clock generator로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.The clock generator 226 is preferably implemented as an MMCM clock generator, but is not limited thereto.

데이터 출력부(228)는 CAN 기준 클럭신호과 CAN 수신 데이터의 위상을 일치시켜 CAN 시리얼 데이터를 출력하는 동작을 수행한다. The data output unit 228 outputs CAN serial data by matching the phases of the CAN reference clock signal and the CAN received data.

데이터 출력부(228)는 조정된 CAN 기준 클럭신호를 기준으로 CAN 수신 데이터의 위상을 조정하여 CAN 기준 클럭신호과 CAN 수신 데이터의 위상을 일치시킬 수 있다.The data output unit 228 may adjust the phase of the CAN reception data based on the adjusted CAN reference clock signal to match the phase of the CAN reference clock signal and the CAN reception data.

데이터 출력부(228)는 CAN 기준 클럭신호와 CAN 수신 데이터를 플립플롭(F/F)을 통과시켜 CAN 기준 클럭신호와 항상 위상이 일치하는 CAN 시리얼 데이터를 출력한다. The data output unit 228 passes the CAN reference clock signal and the CAN received data through the flip-flops F/F to output CAN serial data whose phases always coincide with the CAN reference clock signal.

도 4a 및 도 4b는 본 발명의 실시예에 따른 클럭 데이터 복구 모듈의 구간 별 신호의 위상을 나타낸 도면이다.4A and 4B are diagrams illustrating phases of signals for each section of the clock data recovery module according to an embodiment of the present invention.

도 4a를 참고하면, 시스템 클럭 생성모듈(210)은 외부 장치로부터 입력된 초기 클럭신호를 칩 내부의 PLL을 통과시켜 칩 내부의 안정적인 시스템 클럭신호를 생성한다. PLL이 안정적(PLL locked)인지 판단 후 클럭 데이터 복구 모듈(220)의 동작이 시작된다.Referring to FIG. 4A , the system clock generation module 210 generates a stable system clock signal inside the chip by passing an initial clock signal input from an external device through the PLL inside the chip. After determining whether the PLL is PLL locked, the operation of the clock data recovery module 220 starts.

클럭 데이터 복구 모듈(220)의 위상 검출부(222)는 시스템 클럭 생성모듈(210)에서 입력된 시스템 클럭신호와 시리얼 형태로 입력된 CAN 수신 데이터를 입력 받아 위상이 빠른지 느린지 여부를 판단한다.The phase detection unit 222 of the clock data recovery module 220 receives the system clock signal input from the system clock generation module 210 and the CAN reception data input in serial form, and determines whether the phase is fast or slow.

클럭 데이터 복구 모듈(220)의 위상 조정부(224)는 위상의 상태를 입력받고 위상의 상태에 따라 위상을 빠르게 할지 느리게할지 고정시킬지를 판단하여 판단된 신호로부터 psincdec 신호를 1로 하거나 0으로 하여 빠르게 할지 느리게 할지 선택하고 위상이 일치했을 경우에는 psen 신호를 0으로 하여 psincdec신호를 disable 한다.The phase adjustment unit 224 of the clock data recovery module 220 receives the state of the phase and determines whether to fast, slow, or fix the phase according to the state of the phase, and quickly sets the psincdec signal to 1 or 0 from the determined signal. Select whether to slow down or slow down, and when the phases match, the psen signal is set to 0 to disable the psincdec signal.

클럭 데이터 복구 모듈(220)의 클럭 생성부(226)는 psincdec 신호와 psen 신호를 입력 받고, 클럭의 위상을 조정하여 조정된 클럭과 수신된 CAN 수신 데이터를 플립플롭(F/F)에 통과시켜 항상 위상이 일치하는 CAN 기준 클럭신호와 CAN 시리얼 데이터를 생성한다. The clock generator 226 of the clock data recovery module 220 receives the psincdec signal and the psen signal, adjusts the phase of the clock, and passes the adjusted clock and the received CAN data through the flip-flop F/F. It generates CAN reference clock signal and CAN serial data that are always in phase.

도 4b의 (a)는 도 4a의 구간 1에 해당하는 신호 동작을 나타내고, 도 4b의 (b)는 도 4a의 구간 2에 해당하는 신호 동작을 나타낸다. (a) of FIG. 4B shows a signal operation corresponding to section 1 of FIG. 4A, and (b) of FIG. 4B shows a signal operation corresponding to section 2 of FIG. 4A.

도 4b의 (a)는 시스템 클럭신호의 위상이 CAN 수신 데이터보다 빠른 경우에 대한 구간 1의 신호 동작을 나타낸다. (a) of FIG. 4B shows the signal operation of section 1 when the phase of the system clock signal is earlier than the CAN received data.

도 4b의 (b)는 에지신호에 근거하여 시스템 클럭신호의 위상을 조정한 CAN 기준 클럭신호와 CAN 수신 데이터의 위상을 일치시킨 구간 2의 신호 동작을 나타낸다. 4b (b) shows the signal operation in section 2 in which the phase of the CAN reference clock signal, which is the phase of the system clock signal adjusted based on the edge signal, coincides with the phase of the CAN reception data.

도 5는 본 발명의 실시예에 따른 클럭 데이터 복구 모듈의 위상 조정부를 나타낸 도면이다. 5 is a diagram illustrating a phase adjuster of a clock data recovery module according to an embodiment of the present invention.

위상 조정부(224)는 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우, 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생한다. 여기서, 제1 에지신호는 psincdec 신호를 0 설정하는 신호를 의미한다.When it is determined that the phase of the system clock signal is fast, the phase adjuster 224 generates a first edge signal for slowly adjusting the phase of the clock. Here, the first edge signal means a signal for setting the psincdec signal to 0.

한편, 시스템 클럭신호의 위상이 느린 것으로 판단된 경우, 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생한다. 여기서, 제1 에지신호는 psincdec 신호를 1설정하는 신호를 의미한다.Meanwhile, when it is determined that the phase of the system clock signal is slow, a second edge signal for quickly adjusting the phase of the clock is generated. Here, the first edge signal means a signal that sets the psincdec signal to 1.

위상 조정부(224)는 phase up/down machine으로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.The phase adjustment unit 224 is preferably implemented as a phase up/down machine, but is not necessarily limited thereto.

도 6는 본 발명의 실시예에 따른 CAN 통신 장치의 수신 패킷 처리모듈을 개략적으로 나타낸 도면이다. 6 is a diagram schematically illustrating a reception packet processing module of a CAN communication device according to an embodiment of the present invention.

수신 패킷 처리모듈(230)는 동기를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 수신 받고, CAN 기준 클럭신호와 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력한다. The reception packet processing module 230 receives the synchronized CAN reference clock signal and CAN serial data, and converts the CAN reference clock signal and CAN serial data into final reception parallel data in the form of recognizable packets and outputs them.

클럭 분주모듈(232)는 클럭 데이터 복구 모듈(220)로부터 CAN 기준 클럭신호를 입력 받고, 기 설정된 조건에 따라 CAN 기준 클럭신호를 분주 처리하는 동작을 수행한다. 여기서, 기 설정된 조건은 CAN 프로토콜의 규격, CAN 통신 속도 등일 수 있다. 예를 들어, CAN 통신 속도가 1 Mbps 인 것으로 가정하면, 클럭 분주모듈(232)은 CAN 기준 클럭신호를 16 M로 분주할 수 있다. 클럭 분주모듈(232)은 CAN 시리얼 데이터를 몇 의 클럭을 기준으로 판단할 것인지 여부를 설정하기 위하여 CAN 기준 클럭신호를 분주 처리한 분주 클럭신호를 출력한다.The clock division module 232 receives the CAN reference clock signal from the clock data recovery module 220 and performs an operation of dividing the CAN reference clock signal according to a preset condition. Here, the preset condition may be a standard of a CAN protocol, a CAN communication speed, and the like. For example, assuming that the CAN communication speed is 1 Mbps, the clock division module 232 may divide the CAN reference clock signal by 16M. The clock division module 232 outputs a divided clock signal obtained by dividing the CAN reference clock signal in order to set whether or not the CAN serial data is determined based on how many clocks.

수신 패킷 처리모듈(230)는 블록 234를 통해 분주 클럭신호와 CAN 시리얼 데이터를 매칭시켜 특정 구간을 하나의 비트 데이터로 판단하여 저장하며, 기 설정된 개수의 비트 데이터가 저장되면 바이트 단위의 최종 수신 병렬 데이터로 변경하여 출력한다. The reception packet processing module 230 matches the divided clock signal with the CAN serial data through block 234, determines and stores a specific section as one bit data, and when a preset number of bit data is stored, the final reception parallel in byte unit Convert to data and output.

수신 패킷 처리모듈(230)는 분주 클럭신호와 CAN 시리얼 데이터의 50 % 구간을 하나의 비트데이터로 판단하여 SIPO버퍼(238)에 입력할 수 있다. 예를 들어, CAN 통신 속도가 1 Mbps일 경우 16 M로 분주시 하나의 비트데이터는 16 번의 클럭을 거치며, 8 번째의 클럭에서 해당 비트의 값을 결정할 수 있다. The reception packet processing module 230 may determine a 50% section of the divided clock signal and the CAN serial data as one bit data and input it to the SIPO buffer 238 . For example, when the CAN communication speed is 1 Mbps, when dividing by 16 M, one bit data passes through 16 clocks, and the value of the corresponding bit can be determined at the 8th clock.

수신 패킷 처리모듈(230)는 기 설정된 개수의 비트 데이터가 저장되면 비트데이터를 바이트 단위의 최종 수신 병렬 데이터로 변경하여 출력한다. 예를 들어, 최종 수신 병렬 데이터는 CAN_PACKET_ID, CAN_PACKET_DATA, CAN_PACKET_DLC, CAN_PACKET_IDE 등을 포함할 수 있다.When a preset number of bit data is stored, the received packet processing module 230 converts the bit data into final received parallel data in byte units and outputs the converted data. For example, the final received parallel data may include CAN_PACKET_ID, CAN_PACKET_DATA, CAN_PACKET_DLC, CAN_PACKET_IDE, and the like.

도 7 및 도 8은 본 발명의 실시예에 따른 CAN 통신 장치의 CAN 통신 데이터 수신 방법을 설명하기 위한 순서도이다.7 and 8 are flowcharts for explaining a CAN communication data receiving method of a CAN communication device according to an embodiment of the present invention.

도 7을 참고하면, CAN 통신 장치(200)는 외부 장치로부터 초기 클럭신호를 수신하고(S710), 초기 클럭신호를 기반으로 시스템 클럭신호를 생성한다(S720).Referring to FIG. 7 , the CAN communication device 200 receives an initial clock signal from an external device (S710), and generates a system clock signal based on the initial clock signal (S720).

CAN 통신 장치(200)는 시리얼 형태로 입력된 CAN 수신 데이터를 수신하고(S730), CAN 수신 데이터와 시스템 클럭신호를 입력 받아 클럭의 동기(Sync)를 맞추고, 클럭의 동기가 맞춰진 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력한다(S740).The CAN communication device 200 receives CAN reception data input in serial form (S730), receives the CAN reception data and the system clock signal to synchronize the clocks, and the CAN reference clock signal with the synchronization of the clocks synchronized and CAN serial data are output (S740).

CAN 통신 장치(200)는 동기를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력한다(S750).The CAN communication device 200 converts the synchronized CAN reference clock signal and the CAN serial data into recognizable packet-type final received parallel data and outputs it (S750).

도 8은 도 7의 단계 S740을 구체화한 단계를 나타낸다. 8 shows a step in which step S740 of FIG. 7 is embodied.

CAN 통신 장치(200)는 시스템 클럭신호를 기준으로 CAN 수신 데이터의 상승 에지의 위상을 확인한다(S810). CAN 통신 장치(200)는 확인 결과에 따라 시스템 클럭신호의 위상이 빠른지 느린지 판단한다.The CAN communication device 200 checks the phase of the rising edge of the CAN received data based on the system clock signal (S810). The CAN communication device 200 determines whether the phase of the system clock signal is fast or slow according to the check result.

CAN 통신 장치(200)는 위상 확인 결과에 따라 에지 신호를 발생한다(S820).The CAN communication device 200 generates an edge signal according to the phase check result (S820).

CAN 통신 장치(200)는 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생하고, 시스템 클럭신호의 위상이 느린 것으로 판단된 경우 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생한다.The CAN communication device 200 generates a first edge signal for slowly adjusting the phase of the clock when it is determined that the phase of the system clock signal is fast, and increases the phase of the clock when it is determined that the phase of the system clock signal is slow. A second edge signal for adjustment is generated.

CAN 통신 장치(200)는 에지 신호를 이용하여 시스템 클럭신호를 조정하여 CAN 기준 클럭신호를 출력한다(S830). The CAN communication device 200 outputs a CAN reference clock signal by adjusting the system clock signal using the edge signal (S830).

CAN 통신 장치(200)는 제1 에지신호 또는 제2 에지신호를 수신하고, 수신된 제1 에지신호 또는 제2 에지신호에 근거하여 시스템 클럭신호의 위상을 조정하여 CAN 기준 클럭신호를 출력한다. The CAN communication device 200 receives the first edge signal or the second edge signal, adjusts the phase of the system clock signal based on the received first edge signal or the second edge signal, and outputs a CAN reference clock signal.

CAN 통신 장치(200)는 제1 에지신호가 수신된 경우, 시스템 클럭신호의 위상을 느리게 조정하여 CAN 기준 클럭신호를 출력한다. 한편, CAN 통신 장치(200)는 제2 에지신호가 수신된 경우, 시스템 클럭신호의 위상을 빠르게 조정하여 CAN 기준 클럭신호를 출력한다.When the first edge signal is received, the CAN communication device 200 slowly adjusts the phase of the system clock signal to output the CAN reference clock signal. On the other hand, when the second edge signal is received, the CAN communication device 200 quickly adjusts the phase of the system clock signal to output the CAN reference clock signal.

CAN 통신 장치(200)는 조정된 CAN 기준 클럭신호를 CAN 수신 데이터에 적용하여 CAN 시리얼 데이터를 출력한다(S840).The CAN communication device 200 applies the adjusted CAN reference clock signal to the CAN reception data to output CAN serial data (S840).

CAN 통신 장치(200)는 조정된 CAN 기준 클럭신호와 CAN 수신 데이터를 플립플롭(F/F)을 통과시켜 CAN 기준 클럭신호와 항상 위상이 일치하는 CAN 시리얼 데이터를 출력한다. The CAN communication device 200 passes the adjusted CAN reference clock signal and CAN reception data through the flip-flops F/F to output CAN serial data whose phase is always identical to the CAN reference clock signal.

도 7 및 도 8에서는 각 단계를 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 7 및 도 8에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 7 및 도 8은 시계열적인 순서로 한정되는 것은 아니다.Although it is described that each step is sequentially executed in FIGS. 7 and 8 , the present invention is not limited thereto. In other words, since the steps described in FIGS. 7 and 8 may be changed and executed or one or more steps may be executed in parallel, FIGS. 7 and 8 are not limited to a chronological order.

도 7 및 도 8에 기재된 본 실시예에 따른 CAN 통신 데이터 수신 방법은 애플리케이션(또는 프로그램)으로 구현되고 단말장치(또는 컴퓨터)로 읽을 수 있는 기록매체에 기록될 수 있다. 본 실시예에 따른 CAN 통신 데이터 수신 방법을 구현하기 위한 애플리케이션(또는 프로그램)이 기록되고 단말장치(또는 컴퓨터)가 읽을 수 있는 기록매체는 컴퓨팅 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치 또는 매체를 포함한다.The method for receiving CAN communication data according to the present embodiment described in FIGS. 7 and 8 may be implemented as an application (or program) and recorded in a terminal device (or computer) readable recording medium. A recording medium in which an application (or program) for implementing the method for receiving CAN communication data according to the present embodiment is recorded and a terminal device (or computer) readable recording medium is any type of record in which data that can be read by a computing system is stored device or medium.

이상의 설명은 본 발명의 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명의 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 실시예들은 본 발명의 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the embodiment of the present invention, and those of ordinary skill in the art to which the embodiment of the present invention pertains may modify various modifications and transformation will be possible. Accordingly, the embodiments of the present invention are not intended to limit the technical spirit of the embodiment of the present invention, but to explain, and the scope of the technical spirit of the embodiment of the present invention is not limited by these embodiments. The protection scope of the embodiment of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be interpreted as being included in the scope of the present invention.

200: CAN 통신 장치
210: 시스템 클럭 생성모듈 220: 클럭 데이터 복구 모듈
222: 위상 검출부 224: 위상 조정부
226: 클럭 생성부 228: 데이터 출력부
230: 수신 패킷 처리모듈200: CAN communication device
210: system clock generation module 220: clock data recovery module
222: phase detection unit 224: phase adjustment unit
226: clock generation unit 228: data output unit
230: receive packet processing module

Claims (13)

외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호를 생성하는 시스템 클럭 생성모듈;
CAN 수신 데이터와 상기 시스템 클럭신호를 입력 받고, 상기 CAN 수신 데이터와 상기 시스템 클럭신호의 위상을 조정하여 동기(Sync)를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력하는 클럭 데이터 복구 모듈; 및
상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 수신 받고, 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 수신 패킷 처리모듈
를 포함하는 것을 특징으로 하는 CAN 통신 장치.a system clock generation module for generating a system clock signal based on an initial clock signal input from an external device;
a clock data recovery module that receives CAN reception data and the system clock signal, and outputs a CAN reference clock signal and CAN serial data that are synchronized by adjusting phases of the CAN reception data and the system clock signal; and
A reception packet processing module that receives the CAN reference clock signal and the CAN serial data, converts the CAN reference clock signal and the CAN serial data into final reception parallel data in a recognizable packet form, and outputs
CAN communication device comprising a. 제1항에 있어서,
상기 클럭 데이터 복구 모듈은,
상기 시스템 클럭신호를 기준으로 상기 CAN 수신 데이터의 위상을 검출하고, 상기 시스템 클럭신호의 위상 차이 결과를 판단하는 위상 검출부;
상기 위상 차이 결과에 근거하여 상기 시스템 클럭신호의 위상을 조정하기 위한 에지(edge) 신호를 발생하는 위상 조정부;
상기 에지 신호에 근거하여 상기 시스템 클럭신호의 위상을 조정하여 CAN 기준 클럭신호를 출력하는 클럭 생성부; 및
상기 CAN 기준 클럭신호와 상기 CAN 수신 데이터의 위상을 일치시켜 CAN 시리얼 데이터를 출력하는 데이터 출력부
를 포함하는 것을 특징으로 하는 CAN 통신 장치.According to claim 1,
The clock data recovery module,
a phase detection unit detecting a phase of the CAN received data based on the system clock signal and determining a result of a phase difference between the system clock signal;
a phase adjustment unit for generating an edge signal for adjusting a phase of the system clock signal based on a result of the phase difference;
a clock generator for outputting a CAN reference clock signal by adjusting a phase of the system clock signal based on the edge signal; and
A data output unit for outputting CAN serial data by matching the phases of the CAN reference clock signal and the CAN received data
CAN communication device comprising a. 제2항에 있어서,
상기 위상 검출부는,
상기 시스템 클럭신호를 기준으로 상기 CAN 수신 데이터의 상승 에지가 앞서 입력되는지 늦게 입력되는지 여부를 확인하고, 상기 확인 결과에 따라 상기 시스템 클럭신호의 위상이 빠른지 느린지에 대한 상기 위상 차이 결과를 판단하는 것을 특징으로 하는 CAN 통신 장치.3. The method of claim 2,
The phase detection unit,
Checking whether the rising edge of the CAN reception data is input earlier or late based on the system clock signal, and determining the phase difference result as to whether the phase of the system clock signal is fast or slow according to the check result CAN communication device characterized. 제3항에 있어서,
상기 위상 조정부는,
상기 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생하고, 상기 시스템 클럭신호의 위상이 느린 것으로 판단된 경우 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생하는 것을 특징으로 하는 CAN 통신 장치.4. The method of claim 3,
The phase adjustment unit,
When it is determined that the phase of the system clock signal is fast, a first edge signal is generated for slowly adjusting the phase of the clock, and when it is determined that the phase of the system clock signal is slow, a second edge signal is generated for quickly adjusting the phase of the clock CAN communication device, characterized in that for generating an edge signal. 제4항에 있어서,
상기 클럭 생성부는,
상기 제1 에지신호가 수신된 경우 상기 시스템 클럭신호의 위상을 느리게 조정하여 상기 CAN 기준 클럭신호를 출력하는 것을 특징으로 하는 CAN 통신 장치.5. The method of claim 4,
The clock generator,
and outputting the CAN reference clock signal by slowly adjusting the phase of the system clock signal when the first edge signal is received. 제4항에 있어서,
상기 클럭 생성부는,
상기 제2 에지신호가 수신된 경우 상기 시스템 클럭신호의 위상을 빠르게 조정하여 상기 CAN 기준 클럭신호를 출력하는 것을 특징으로 하는 CAN 통신 장치.5. The method of claim 4,
The clock generator,
and outputting the CAN reference clock signal by rapidly adjusting a phase of the system clock signal when the second edge signal is received. 제4항에 있어서,
상기 데이터 출력부는,
상기 CAN 기준 클럭신호를 기준으로 상기 CAN 수신 데이터의 위상을 조정하여 상기 CAN 기준 클럭신호와 항상 위상이 일치하는 상기 CAN 시리얼 데이터를 출력하는 것을 특징으로 하는 CAN 통신 장치.5. The method of claim 4,
The data output unit,
The CAN communication device according to claim 1, wherein the CAN serial data always in phase with the CAN reference clock signal is output by adjusting the phase of the CAN reception data based on the CAN reference clock signal. 제1항에 있어서,
상기 수신 패킷 처리모듈은,
상기 CAN 기준 클럭신호를 기 설정된 조건에 따라 CAN 기준 클럭신호를 분주 처리한 분주 클럭신호를 생성하고, 상기 분주 클럭신호와 상기 CAN 시리얼 데이터를 매칭시켜 특정 구간을 하나의 비트 데이터로 판단하여 저장하며,
기 설정된 개수의 비트 데이터가 저장되면 바이트 단위의 상기 최종 수신 병렬 데이터로 변경하여 출력하는 것을 특징으로 하는 CAN 통신 장치.According to claim 1,
The received packet processing module,
Generates a divided clock signal obtained by dividing the CAN reference clock signal according to a preset condition, matches the divided clock signal with the CAN serial data to determine and stores a specific section as one bit data, ,
When a preset number of bit data is stored, the CAN communication device, characterized in that the output is changed to the final received parallel data in byte units. CAN 통신 장치에서 데이터를 수신하는 방법에 있어서,
외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호를 생성하는 시스템 클럭 생성 단계;
CAN 수신 데이터와 상기 시스템 클럭신호를 입력 받고, 상기 CAN 수신 데이터와 상기 시스템 클럭신호의 위상을 조정하여 동기(Sync)를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력하는 클럭 데이터 복구 단계; 및
상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 수신 받고, 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 수신 패킷 처리 단계
를 포함하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.A method for receiving data in a CAN communication device, the method comprising:
a system clock generation step of generating a system clock signal based on an initial clock signal input from an external device;
a clock data recovery step of receiving CAN received data and the system clock signal, and outputting a CAN reference clock signal and CAN serial data that are synchronized by adjusting the phases of the CAN received data and the system clock signal; and
A reception packet processing step of receiving the CAN reference clock signal and the CAN serial data, converting the CAN reference clock signal and the CAN serial data into final reception parallel data in a recognizable packet form and outputting the received parallel data
CAN communication data receiving method comprising a. 제9항에 있어서,
상기 클럭 데이터 복구 단계는,
상기 시스템 클럭신호를 기준으로 상기 CAN 수신 데이터의 위상을 검출하고, 상기 시스템 클럭신호의 위상 차이 결과를 판단하는 위상 검출 단계;
상기 위상 차이 결과에 근거하여 상기 시스템 클럭신호의 위상을 조정하기 위한 에지(edge) 신호를 발생하는 위상 조정 단계;
상기 에지 신호에 근거하여 상기 시스템 클럭신호의 위상을 조정하여 CAN 기준 클럭신호를 출력하는 클럭 생성 단계; 및
상기 CAN 기준 클럭신호와 상기 CAN 수신 데이터의 위상을 일치시켜 CAN 시리얼 데이터를 출력하는 데이터 출력 단계
를 포함하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.10. The method of claim 9,
The clock data recovery step includes:
a phase detection step of detecting a phase of the CAN received data based on the system clock signal and determining a phase difference result of the system clock signal;
a phase adjustment step of generating an edge signal for adjusting a phase of the system clock signal based on a result of the phase difference;
a clock generation step of outputting a CAN reference clock signal by adjusting a phase of the system clock signal based on the edge signal; and
A data output step of outputting CAN serial data by matching the phases of the CAN reference clock signal and the CAN received data
CAN communication data receiving method comprising a. 제10항에 있어서,
상기 위상 검출 단계는,
상기 시스템 클럭신호를 기준으로 상기 CAN 수신 데이터의 상승 에지가 앞서 입력되는지 늦게 입력되는지 여부를 확인하고, 상기 확인 결과에 따라 상기 시스템 클럭신호의 위상이 빠른지 느린지에 대한 상기 위상 차이 결과를 판단하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.11. The method of claim 10,
The phase detection step is
Checking whether the rising edge of the CAN reception data is input earlier or late based on the system clock signal, and determining the phase difference result as to whether the phase of the system clock signal is fast or slow according to the check result CAN communication data receiving method characterized in that. 제11항에 있어서,
상기 위상 조정 단계는,
상기 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생하고, 상기 시스템 클럭신호의 위상이 느린 것으로 판단된 경우 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.12. The method of claim 11,
The phase adjustment step is
When it is determined that the phase of the system clock signal is fast, a first edge signal is generated for slowly adjusting the phase of the clock, and when it is determined that the phase of the system clock signal is slow, a second edge signal is generated for quickly adjusting the phase of the clock CAN communication data receiving method, characterized in that for generating an edge signal. 제12항에 있어서,
상기 데이터 출력 단계는,
상기 CAN 기준 클럭신호를 기준으로 상기 CAN 수신 데이터의 위상을 조정하여 상기 CAN 기준 클럭신호와 항상 위상이 일치하는 상기 CAN 시리얼 데이터를 출력하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.13. The method of claim 12,
The data output step is
The CAN communication data receiving method according to claim 1, wherein the CAN serial data always in phase with the CAN reference clock signal is output by adjusting the phase of the CAN reception data based on the CAN reference clock signal.
KR1020200152263A 2020-11-13 2020-11-13 Method and Apparatus for CAN Communications Using Clock and Data Recovery KR102421095B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200152263A KR102421095B1 (en) 2020-11-13 2020-11-13 Method and Apparatus for CAN Communications Using Clock and Data Recovery

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200152263A KR102421095B1 (en) 2020-11-13 2020-11-13 Method and Apparatus for CAN Communications Using Clock and Data Recovery

Publications (2)

Publication Number Publication Date
KR20220065581A true KR20220065581A (en) 2022-05-20
KR102421095B1 KR102421095B1 (en) 2022-07-14

Family

ID=81801481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200152263A KR102421095B1 (en) 2020-11-13 2020-11-13 Method and Apparatus for CAN Communications Using Clock and Data Recovery

Country Status (1)

Country Link
KR (1) KR102421095B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038601A (en) * 2005-10-06 2007-04-11 삼성전자주식회사 Apparatus and method for recovering clock and data
KR20070061049A (en) * 2005-12-08 2007-06-13 한국전자통신연구원 Phase lock detector
KR20070112712A (en) * 2006-05-22 2007-11-27 마쯔시다덴기산교 가부시키가이샤 Data transfer system and data processing apparatus
KR20090074412A (en) * 2008-01-02 2009-07-07 삼성전자주식회사 Circuit of dividing the frequency and phase locked loop using the same
KR20140074839A (en) * 2012-12-10 2014-06-18 로베르트 보쉬 게엠베하 Method for data transmission among ecus and/or measuring devices
KR20150128647A (en) * 2013-03-12 2015-11-18 마이크로칩 테크놀로지 인코포레이티드 Method and apparatus for clock recovery

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038601A (en) * 2005-10-06 2007-04-11 삼성전자주식회사 Apparatus and method for recovering clock and data
KR20070061049A (en) * 2005-12-08 2007-06-13 한국전자통신연구원 Phase lock detector
KR20070112712A (en) * 2006-05-22 2007-11-27 마쯔시다덴기산교 가부시키가이샤 Data transfer system and data processing apparatus
KR20090074412A (en) * 2008-01-02 2009-07-07 삼성전자주식회사 Circuit of dividing the frequency and phase locked loop using the same
KR20140074839A (en) * 2012-12-10 2014-06-18 로베르트 보쉬 게엠베하 Method for data transmission among ecus and/or measuring devices
KR20150128647A (en) * 2013-03-12 2015-11-18 마이크로칩 테크놀로지 인코포레이티드 Method and apparatus for clock recovery

Also Published As

Publication number Publication date
KR102421095B1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US5982828A (en) Synchronous data transfer system using time stamp
US6266799B1 (en) Multi-phase data/clock recovery circuitry and methods for implementing same
JP5068758B2 (en) Data recovery circuit
US11363333B2 (en) System and method of measuring delay between transmitted audio and video signals
KR101088065B1 (en) CDR circuit
EP3544210A1 (en) Clock transmission method and related device
US20130215910A1 (en) Transmission apparatus, transmission method, program, and communication system
CN110888619B (en) Digital audio power amplifier synchronization circuit and method and electronic equipment
CN113406993A (en) FPGA chip clock domain synchronization method based on recovered clock and related equipment
KR20060059893A (en) Transmission system, receiver, test equipment and test head
KR102421095B1 (en) Method and Apparatus for CAN Communications Using Clock and Data Recovery
US10425217B2 (en) Information processing apparatus, information processing method, and program
US20180269882A1 (en) Time clock signal processing system and method thereof
US8068177B2 (en) Methods and devices for signal synchronization
US7436919B2 (en) Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface
US9030339B2 (en) Transmitting device and receiving device
US10015005B2 (en) Clock data recovery circuit, electronic device, and clock data recovery method
CN114826539B (en) Clock data recovery device without reference clock and method thereof
JP2546970B2 (en) SDH wireless communication system and transceiver
JPH10178390A (en) Bit error measuring instrument
JP6607591B2 (en) Phase information transfer system, phase information transmitter, phase information receiver, phase information transfer method, and program
JP5942526B2 (en) Video data transmitting apparatus, video data transmitting method, and optical communication network system
JP2016171387A (en) Clock data recovery circuit
KR101400931B1 (en) Method and apparatus for processing and restoring wide-range signal using stationary-data-rate algorithm
CN117651324A (en) Communication device, synchronization method and system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant