KR20220062620A - 뉴럴 프로세서를 위한 다중 모드 평면 엔진 - Google Patents

뉴럴 프로세서를 위한 다중 모드 평면 엔진 Download PDF

Info

Publication number
KR20220062620A
KR20220062620A KR1020227012454A KR20227012454A KR20220062620A KR 20220062620 A KR20220062620 A KR 20220062620A KR 1020227012454 A KR1020227012454 A KR 1020227012454A KR 20227012454 A KR20227012454 A KR 20227012454A KR 20220062620 A KR20220062620 A KR 20220062620A
Authority
KR
South Korea
Prior art keywords
neural
input data
engine
circuit
data
Prior art date
Application number
KR1020227012454A
Other languages
English (en)
Inventor
크리스토퍼 엘. 밀스
케네스 더블유. 워터스
유창 김
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20220062620A publication Critical patent/KR20220062620A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G06F17/153—Multidimensional correlation or convolution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/10—Machine learning using kernel methods, e.g. support vector machines [SVM]
    • G06N3/0454—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Neurology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Image Analysis (AREA)

Abstract

실시예들은 복수의 뉴럴 엔진 회로들 및 하나 이상의 평면 엔진 회로들을 포함하는 뉴럴 프로세서에 관한 것이다. 복수의 뉴럴 엔진 회로들은 출력들을 생성하기 위해 하나 이상의 커널들과 뉴럴 엔진 회로들의 입력 데이터의 콘볼루션 동작들을 수행할 수 있다. 평면 엔진 회로는 복수의 뉴럴 엔진 회로들에 커플링된다. 평면 엔진 회로는 뉴럴 엔진 회로들의 출력 또는 뉴럴 프로세서의 입력 데이터의 버전에 대응하는 입력 데이터로부터 출력을 생성한다. 평면 엔진 회로는 다수의 모드들로 구성될 수 있다. 풀링 모드에서, 평면 엔진 회로는 입력 데이터의 버전의 공간 크기를 감소시킨다. 요소별 모드에서, 평면 엔진 회로는 입력 데이터에 대해 요소별 동작을 수행한다. 감소 모드에서, 평면 엔진 회로는 텐서의 랭크를 감소시킨다.

Description

뉴럴 프로세서를 위한 다중 모드 평면 엔진
본 개시내용은 뉴럴 네트워크(neural network)와 관련된 동작들을 수행하기 위한 회로에 관한 것으로, 더 구체적으로 복수의 뉴럴 엔진 회로들 및 하나 이상의 다중 모드 평면 엔진 회로들을 포함하는 뉴럴 프로세서에 관한 것이다.
인공 뉴럴 네트워크(ANN)는 입력 데이터를 프로세싱하기 위해, 연결된 노드들의 집합을 사용하는 컴퓨팅 시스템 또는 모델이다. ANN은 전형적으로, 상이한 계층들이 이들의 입력에 대해 상이한 타입의 변환을 수행하는 계층들로 구성된다. ANN의 확장들 또는 변형들, 이를테면, 콘볼루션 뉴럴 네트워크(convolution neural network; CNN), 순환 뉴럴 네트워크(recurrent neural network; RNN)들, 및 심층 신뢰 네트워크(deep belief network; DBN)들이 많은 관심을 받게 되었다. 이러한 컴퓨팅 시스템들 또는 모델들은 종종, 승산 및 누산을 포함하는 광범위한 컴퓨팅 동작들을 수반한다. 예컨대, CNN은, 승산 및 누산 동작들로 분해될 수 있는, 입력 데이터와 커널 데이터 사이의 콘볼루션을 주로 사용하는 기계 학습 기법의 하나의 종류이다.
수행될 입력 데이터 및 동작들의 타입들에 따라, 이들 기계 학습 시스템들 또는 모델들은 상이하게 구성될 수 있다. 그러한 다양한 구성은, 예컨대, 사전-프로세싱 동작들, 입력 데이터 내의 채널들의 수, 사용될 커널 데이터, 콘볼루션 결과에 적용될 비-선형 함수, 및 다양한 사후-프로세싱 동작들의 적용을 포함할 것이다. 다양한 구성의 기계 학습 시스템들 또는 모델들을 인스턴스화 및 실행하기 위해 중앙 프로세싱 유닛(CPU) 및 이의 메인 메모리를 사용하는 것은 비교적 용이한데, 이는 그러한 시스템들 또는 모델들이 코드에 대한 단순한 업데이트들로 인스턴스화될 수 있기 때문이다. 그러나, 이들 기계 학습 시스템들 또는 모델들의 다양한 동작들에 대해 단지 CPU에만 의존하는 것은 중앙 프로세싱 유닛(CPU)의 상당한 대역폭을 소비할 뿐만 아니라 전체 전력 소비를 증가시킬 것이다.
실시예들은 복수의 뉴럴 엔진 회로들 및 다수의 모드들에서 동작가능하고 복수의 뉴럴 엔진 회로들에 커플링된 평면 엔진 회로를 포함하는 뉴럴 프로세서에 관한 것이다. 뉴럴 엔진 회로들 중 적어도 하나는 제1 출력을 생성하기 위해 하나 이상의 커널들과 제1 입력 데이터의 콘볼루션 동작을 수행한다. 평면 엔진 회로는 제1 출력에 대응하거나 뉴럴 프로세서의 입력 데이터의 버전에 대응하는 제2 입력 데이터로부터 제2 출력을 생성한다. 뉴럴 프로세서의 입력 데이터는, 뉴럴 프로세서 외부의 소스로부터 수신된 데이터, 또는 이전 사이클에서의 뉴럴 엔진 회로들 또는 평면 엔진 회로의 출력들일 수 있다. 풀링 모드에서, 평면 엔진 회로는 제2 입력 데이터의 버전의 공간 크기를 감소시킨다. 요소별(elementwise) 모드에서, 평면 엔진 회로는 제2 입력 데이터에 대해 요소별 동작을 수행한다. 감소 모드에서, 평면 엔진 회로는 텐서의 랭크(rank)를 감소시킨다.
도 1은 일 실시예에 따른 전자 디바이스의 고레벨 도면이다.
도 2는 일 실시예에 따른 전자 디바이스 내의 컴포넌트들을 도시한 블록도이다.
도 3은 일 실시예에 따른 뉴럴 프로세서 회로를 예시하는 블록도이다.
도 4는 일 실시예에 따른, 뉴럴 프로세서 회로에서의 뉴럴 엔진의 블록도이다.
도 5는 일 실시예에 따른, 뉴럴 프로세서 회로에서 입력 데이터를 프로세싱하기 위한 루프들을 예시하는 개념도이다.
도 6a, 도 6b 및 도 6c는 일 실시예에 따른, 각자 풀링 동작, 요소별 동작, 및 감소 동작을 예시하는 개념도들이다.
도 7은 일 실시예에 따른, 뉴럴 프로세서를 동작시키는 방법을 도시하는 흐름도이다.
도면들은 오로지 예시의 목적을 위해 다양한 비제한적 실시예들을 도시하고 발명을 실시하기 위한 구체적인 내용은 오로지 예시의 목적을 위해 다양한 비제한적 실시예들을 설명한다.
이제, 실시예들이 상세하게 참조될 것이며, 그 실시예들의 예들이 첨부 도면들에 예시된다. 하기의 상세한 설명에서, 많은 구체적인 상세사항들이 다양하게 설명된 실시예들의 완전한 이해를 제공하기 위해 기재된다. 그러나, 설명된 실시예들은 이러한 구체적인 세부사항들 없이 실시될 수 있다. 다른 예시들에서, 잘 알려진 방법들, 절차들, 컴포넌트들, 회로들, 및 네트워크들은 실시예들의 양태들을 불필요하게 모호하게 하지 않기 위해 상세히 설명되지 않았다.
본 개시내용의 실시예들은 상이한 타입들의 계산들을 수행하는 데 효율적인 복수의 뉴럴 엔진 회로들 및 하나 이상의 평면 엔진 회로들을 포함하는 뉴럴 프로세서에 관한 것이다. 뉴럴 엔진 회로들은 계산량이 많은 동작들(예컨대, 콘볼루션 동작들)을 수행하는 데 효율적일 수 있는 반면, 평면 엔진 회로는 계산적으로 가볍지만 더 높은 데이터 입/출력 속도를 수반하는 동작들을 수행하는 데 효율적일 수 있다. 뉴럴 엔진 회로는, 평면 엔진 회로가 제2 입력 데이터의 버전의 공간 크기를 감소시키는 풀링 모드, 평면 엔진 회로가 제2 입력 데이터에 대해 요소별 동작을 수행하는 요소별 모드, 및 평면 엔진 회로가 텐서의 랭크를 감소시키는 감소 모드를 포함하는 다수의 모드들에서 동작할 수 있다. 평면 엔진 회로 및 뉴럴 엔진 회로들은 상이한 계산들을 병렬로 수행하고, 그에 의해 뉴럴 프로세서의 동작들을 빠르게 할 수 있다.
예시적인 전자 디바이스
전자 디바이스들, 그러한 디바이스들에 대한 사용자 인터페이스들, 및 그러한 디바이스들을 사용하기 위한 연관된 프로세스들의 실시예들이 설명된다. 일부 실시예들에서, 디바이스는 PDA(personal digital assistant) 및/또는 음악 재생기 기능들과 같은 다른 기능들을 또한 포함하는 휴대용 통신 디바이스, 예컨대 모바일 전화기이다. 휴대용 다기능 디바이스들의 예시적인 실시예들은 미국 캘리포니아주 쿠퍼티노 소재의 Apple Inc.로부터의 iPhone®, iPod Touch®, Apple Watch®, 및 iPad® 디바이스들을 제한 없이 포함한다. 웨어러블, 랩톱 또는 태블릿 컴퓨터와 같은 다른 휴대용 전자 디바이스들이 선택적으로 사용된다. 일부 실시예들에서, 디바이스는 휴대용 통신 디바이스가 아니라, 휴대용 용도를 위해 설계되지 않은 데스크톱 컴퓨터 또는 다른 컴퓨팅 디바이스이다. 일부 실시예들에서, 개시되는 전자 디바이스는 터치 감응형 표면(예컨대, 터치 스크린 디스플레이 및/또는 터치패드)을 포함할 수 있다. 도 1과 관련하여 아래에서 설명되는 예시적인 전자 디바이스(예컨대, 디바이스(100))는 사용자 입력을 수신하기 위한 터치 감응형 표면을 포함할 수 있다. 전자 디바이스는 또한 물리적 키보드, 마우스 및/또는 조이스틱과 같은 하나 이상의 다른 물리적 사용자 인터페이스 디바이스들을 포함할 수 있다.
도 1은 일 실시예에 따른 전자 디바이스(100)의 고레벨 도면이다. 디바이스(100)는 "홈" 또는 메뉴 버튼(104)과 같은 하나 이상의 물리적 버튼들을 포함할 수 있다. 메뉴 버튼(104)은, 예를 들어, 디바이스(100) 상에서 실행되는 애플리케이션들의 세트 내의 임의의 애플리케이션으로 내비게이팅하는 데 사용된다. 일부 실시예들에서, 메뉴 버튼(104)은 메뉴 버튼(104) 상의 지문을 식별하는 지문 센서를 포함한다. 지문 센서는 메뉴 버튼(104) 상의 손가락이 디바이스(100)를 잠금해제하기 위해 저장된 지문과 매칭하는 지문을 갖는지의 여부를 결정하는 데 사용될 수 있다. 대안적으로, 일부 실시예들에서, 메뉴 버튼(104)은 터치 스크린 상에 디스플레이된 그래픽 사용자 인터페이스(GUI)에서 소프트 키로서 구현된다.
일부 실시예들에서, 디바이스(100)는 터치 스크린(150), 메뉴 버튼(104), 디바이스의 전원을 온/오프하고 디바이스를 잠그기 위한 푸시 버튼(106), 음량 조절 버튼들(108), 가입자 식별 모듈(SIM) 카드 슬롯(110), 헤드셋 잭(112), 및 도킹/충전 외부 포트(124)를 포함한다. 푸시 버튼(106)은, 버튼을 누르고 미리 정의된 시간 간격 동안 버튼을 누른 상태로 유지함으로써 디바이스 상에서 전원을 턴 온/오프시키고; 버튼을 누르고 미리 정의된 시간 간격이 경과하기 전에 버튼을 누름해제함으로써 디바이스를 잠그고; 그리고/또는 디바이스를 잠금해제하거나 잠금해제 프로세스를 개시하는 데 사용될 수 있다. 대안적인 실시예에서, 디바이스(100)는 또한 마이크로폰(113)을 통해 일부 기능들의 활성화 또는 비활성화를 위한 구두 입력을 수용한다. 디바이스(100)는, 메모리(이는 하나 이상의 컴퓨터 판독가능 저장 매체들을 포함할 수 있음), 메모리 제어기, 하나 이상의 중앙 프로세싱 유닛(CPU)들, 주변기기 인터페이스, RF 회로부, 오디오 회로부, 스피커(111), 마이크로폰(113), 입출력(I/O) 서브시스템, 및 다른 입력 또는 제어 디바이스들을 포함하지만 이들로 제한되지 않는 다양한 컴포넌트들을 포함한다. 디바이스(100)는 하나 이상의 이미지 센서들(164), 하나 이상의 근접 센서들(166), 및 하나 이상의 가속도계들(168)을 포함할 수 있다. 디바이스(100)는 하나 초과의 타입의 이미지 센서들(164)을 포함할 수 있다. 각각의 타입은 하나 초과의 이미지 센서(164)를 포함할 수 있다. 예를 들어, 하나의 타입의 이미지 센서들(164)은 카메라들일 수 있고, 다른 타입의 이미지 센서들(164)은 디바이스(100)에 저장된 하나 이상의 기계 학습 모델들에 의해 수행되는 얼굴 인식을 위한 적외선 센서들일 수 있다. 디바이스(100)는 주변 광 센서, 도트 프로젝터 및 얼굴 인식을 지원할 플러드 조명기(flood illuminator)와 같은 도 1에 도시되지 않은 컴포넌트들을 포함할 수 있다.
디바이스(100)는 전자 디바이스의 일례일 뿐이고, 디바이스(100)는 위에 열거된 것보다 더 많거나 더 적은 컴포넌트들을 가질 수 있으며, 이들 중 일부는 컴포넌트로 조합되거나 상이한 구성 또는 배열을 가질 수 있다. 위에 열거된 디바이스(100)의 다양한 컴포넌트들은, 하나 이상의 신호 프로세싱 및/또는 주문형 집적 회로(application specific integrated circuit, ASIC)들을 비롯한, 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 조합으로 구현된다.
도 2는 일 실시예에 따른 디바이스(100) 내의 컴포넌트들을 도시한 블록도이다. 디바이스(100)는 하나 이상의 기계 학습 모델들을 구현하는 것을 포함하는 다양한 동작들을 수행할 수 있다. 이러한 목적 및 다른 목적들을 위해, 디바이스(100)는, 다른 컴포넌트들 중에서도, 이미지 센서들(202), SOC(system-on-a chip) 컴포넌트(204), 시스템 메모리(230), 영구적 저장소(예컨대, 플래시 메모리)(228), 모션 센서(234), 및 디스플레이(216)를 포함할 수 있다. 도 2에 도시된 바와 같은 컴포넌트들은 단지 예시적인 것이다. 예를 들어, 디바이스(100)는 도 2에 도시되지 않은 다른 컴포넌트들(예컨대, 스피커 또는 마이크로폰)을 포함할 수 있다. 또한, 일부 컴포넌트들(예컨대, 모션 센서(234))은 디바이스(100)로부터 생략될 수 있다.
이미지 센서(202)는 이미지 데이터를 캡처하기 위한 컴포넌트이고, 예컨대, CMOS(complementary metal-oxide-semiconductor) 능동 픽셀 센서, 카메라, 비디오 카메라, 또는 다른 디바이스들로서 구체화될 수 있다. 이미지 센서(202)는 추가 프로세싱을 위해 SOC 컴포넌트(204)로 전송되는 미처리 이미지 데이터를 생성한다. 일부 실시예들에서, SOC 컴포넌트(204)에 의해 프로세싱된 이미지 데이터는 디스플레이(216) 상에 디스플레이되거나, 시스템 메모리(230) 및 영구적 저장소(228)에 저장되거나, 네트워크 접속을 통해 원격 컴퓨팅 디바이스로 전송된다. 이미지 센서(202)에 의해 생성된 미처리 이미지 데이터는 베이어(Bayer) 컬러 커널 어레이(CFA) 패턴으로 있을 수 있다.
모션 센서(234)는 디바이스(100)의 모션을 센싱하기 위한 컴포넌트 또는 컴포넌트들의 세트이다. 모션 센서(234)는 디바이스(100)의 배향 및/또는 가속도를 나타내는 센서 신호들을 생성할 수 있다. 센서 신호들은 디바이스(100)를 턴온시키는 것 또는 디스플레이(216) 상에 디스플레이된 이미지들을 회전시키는 것과 같은 다양한 동작들을 위해 SOC 컴포넌트(204)로 전송된다.
디스플레이(216)는 SOC 컴포넌트(204)에 의해 생성된 바와 같은 이미지들을 디스플레이하기 위한 컴포넌트이다. 디스플레이(216)는, 예를 들어, 액정 디스플레이(LCD) 디바이스 또는 유기 발광 다이오드(OLED) 디바이스를 포함할 수 있다. SOC 컴포넌트(204)로부터 수신된 데이터에 기초하여, 디스플레이(116)는 메뉴들, 선택된 동작 파라미터들, 이미지 센서(202)에 의해 캡처되고 SOC 컴포넌트(204)에 의해 프로세싱된 이미지들, 및/또는 디바이스(100)의 사용자 인터페이스로부터 수신된 다른 정보(도시되지 않음)와 같은 다양한 이미지들을 디스플레이할 수 있다.
시스템 메모리(230)는 SOC 컴포넌트(204)에 의한 실행을 위한 명령어들을 저장하기 위한 그리고 SOC 컴포넌트(204)에 의해 프로세싱되는 데이터를 저장하기 위한 컴포넌트이다. 시스템 메모리(230)는, 예를 들어, 동적 랜덤 액세스 메모리(dynamic random access memory, DRAM), 동기식 DRAM(synchronous DRAM, SDRAM), 이중 데이터 레이트(double data rate)(DDR, DDR2, DDR3 등), 램버스 DRAM(RAMBUS DRAM, RDRAM), 정적 RAM(static RAM, SRAM), 또는 이들의 조합을 포함하는 임의의 타입의 메모리로서 구체화될 수 있다.
영구적 저장소(228)는 데이터를 비휘발성 방식으로 저장하기 위한 컴포넌트이다. 영구적 저장소(228)는 전력이 이용가능하지 않을 때에도 데이터를 유지한다. 영구적 저장소(228)는 판독 전용 메모리(ROM), 플래시 메모리 또는 다른 비휘발성 랜덤 액세스 메모리 디바이스들로서 구체화될 수 있다. 영구적 저장소(228)는 디바이스(100)의 운영 체제 및 다양한 소프트웨어 애플리케이션들을 저장한다. 영구적 저장소(228)는 또한 회귀 모델들, 랜덤 포레스트 모델들과 같은 하나 이상의 기계 학습 모델들, 커널 SVM들과 같은 지원 벡터 기계들(SVM), 및 콘볼루션 뉴럴 네트워크(CNN)들, 순환 뉴럴 네트워크(RNN)들과 같은 인공 뉴럴 네트워크(ANN)들, 자동인코더, 및 장단기 메모리(LSTM)를 저장할 수 있다. 기계 학습 모델은 뉴럴 프로세서 회로(218) 및 디바이스(100)의 다양한 소프트웨어 애플리케이션들 또는 센서들과 함께 작동하는 독립적인 모델일 수 있다. 기계 학습 모델은 또한 소프트웨어 애플리케이션의 일부일 수 있다. 기계 학습 모델들은 얼굴 인식, 이미지 분류, 객체, 개념, 및 정보 분류, 스피치 인식, 기계 변환, 음성 인식, 음성 명령 인식, 텍스트 인식, 텍스트 및 컨텍스트 분석, 다른 자연 언어 프로세싱, 예측, 및 추천과 같은 다양한 태스크들을 수행할 수 있다.
디바이스(100)에 저장된 다양한 기계 학습 모델들은 완전히 훈련되거나, 훈련되지 않거나, 또는 부분적으로 훈련되어, 디바이스(100)가 사용됨에 따라, 디바이스(100)가 기계 학습 모델들을 보강하거나 계속 훈련하는 것을 허용할 수 있다. 기계 학습 모델들의 동작들은 모델들을 훈련시키고 모델들을 사용하여 런타임 내에 결과를 결정하는 데 사용되는 다양한 계산을 포함한다. 예를 들어, 하나의 사례에서, 디바이스(100)는 사용자의 얼굴 이미지들을 캡처하고 이미지들을 사용하여 디바이스(100)를 잠금 또는 잠금해제하는 데 사용되는 기계 학습 모델을 계속해서 개선한다.
SOC 컴포넌트(204)는 하나 이상의 집적 회로(IC) 칩으로서 구체화되고, 다양한 데이터 프로세싱 프로세스들을 수행한다. SOC 컴포넌트(204)는, 다른 서브컴포넌트들 중에서도, 이미지 신호 프로세서(image signal processor, ISP)(206), 중앙 프로세서 유닛(CPU)(208), 네트워크 인터페이스(210), 센서 인터페이스(212), 디스플레이 제어기(214), 뉴럴 프로세서 회로(218), 그래픽 프로세서(graphics processor, GPU)(220), 메모리 제어기(222), 비디오 인코더(224), 저장소 제어기(226), 및 이러한 서브컴포넌트들을 접속시키는 버스(232)를 포함할 수 있다. SOC 컴포넌트(204)는 도 2에 도시된 것들보다 더 많거나 더 적은 서브컴포넌트들을 포함할 수 있다.
ISP(206)는 이미지 프로세싱 파이프라인의 다양한 스테이지들을 수행하는 회로이다. 일부 실시예들에서, ISP(206)는 이미지 센서(202)로부터 미처리 이미지 데이터를 수신할 수 있고, 미처리 이미지 데이터를, 디바이스(100)의 컴포넌트들 또는 SOC 컴포넌트(204)의 다른 서브컴포넌트들에 의해 사용가능한 형태로 프로세싱할 수 있다. ISP(206)는 이미지 변환 동작들, 수평 및 수직 스케일링, 색상 공간 변환 및/또는 이미지 안정화 변환들과 같은 다양한 이미지 조작 동작들을 수행할 수 있다.
CPU(208)는 임의의 적합한 명령어 세트 아키텍처(instruction set architecture, ISA)를 사용하여 구체화될 수 있고, 그 명령어 세트 아키텍처 내에 정의된 명령어들을 실행시키도록 구성될 수 있다. CPU(208)는 다양한 명령어 세트 아키텍처(ISA)들 중 임의의 것, 예컨대 x86, PowerPC, SPARC, RISC, ARM 또는 MIPS ISA들, 또는 임의의 다른 적합한 ISA를 사용하는 범용 또는 임베디드 프로세서들일 수 있다. 도 2에 단일 CPU가 도시되어 있지만, SOC 컴포넌트(204)는 다수의 CPU들을 포함할 수 있다. 다중프로세서 시스템들에서, CPU들 각각은 보편적으로는 동일한 ISA를 구현할 수 있지만 반드시 그러한 것은 아니다.
그래픽 프로세싱 유닛(GPU)(220)은 그래픽 데이터를 수행하기 위한 그래픽 프로세싱 회로부이다. 예를 들어, GPU(220)는 프레임 버퍼(예컨대, 전체 프레임에 대한 픽셀 데이터를 포함하는 것) 내에 디스플레이될 객체들을 렌더링할 수 있다. GPU(220)는 그래픽 동작의 일부 또는 전부, 또는 소정 그래픽 동작들의 하드웨어 가속을 수행하도록 그래픽 소프트웨어를 실행시킬 수 있는 하나 이상의 그래픽 프로세서들을 포함할 수 있다.
뉴럴 프로세서 회로(218)는 승산, 가산, 및 누산을 포함하는 계산에 기초하여 다양한 기계 학습 동작들을 수행하는 회로이다. 이러한 계산은 예를 들어, 입력 데이터와 커널 데이터의 텐서 곱 및 콘볼루션과 같은 다양한 타입들의 텐서 승산들을 수행하도록 배열될 수 있다. 뉴럴 프로세서 회로(218)는 CPU(208)로부터 뉴럴 네트워크 동작들과 연관된 자원-집약적 동작들을 완화시키면서 고속 및 전력-효율적인 방식으로 이들 동작들을 수행하는 구성가능 회로이다. 뉴럴 프로세서 회로(218)는 센서 인터페이스(212), 이미지 신호 프로세서(206), 영구적 저장소(228), 시스템 메모리(230), 또는 다른 소스들, 이를테면 네트워크 인터페이스(210) 또는 GPU(220)로부터 입력 데이터를 수신할 수 있다. 뉴럴 프로세서 회로(218)의 출력은, 다양한 동작들을 위해, 디바이스(100)의 다양한 컴포넌트들, 이를테면, 이미지 신호 프로세서(206), 시스템 메모리(230), 또는 CPU(208)에 제공될 수 있다. 뉴럴 프로세서 회로(218)의 구조 및 동작은 도 3을 참조하여 아래에서 상세히 설명된다.
네트워크 인터페이스(210)는 하나 이상의 네트워크들(예컨대, 캐리어 또는 에이전트 디바이스들)을 통해 데이터가 디바이스들(100)과 다른 디바이스들 사이에서 교환될 수 있게 하는 서브컴포넌트이다. 예를 들어, 비디오 또는 다른 이미지 데이터는 네트워크 인터페이스(210)를 통해 다른 디바이스들로부터 수신될 수 있고, (예컨대, 이미지 신호 프로세서(206)에 대한 백엔드 인터페이스를 통한) 후속 프로세싱 및 디스플레이를 위해 시스템 메모리(230)에 저장될 수 있다. 네트워크들은 근거리 통신망(Local Area Network, LAN)들(예컨대, 이더넷(Ethernet) 또는 기업 네트워크(corporate network)) 및 광역 통신망(WAN)들을 포함할 수 있지만, 이들로 제한되지 않는다. 네트워크 인터페이스(210)를 통해 수신된 이미지 데이터는 ISP(206)에 의해 이미지 프로세싱 프로세스들을 겪을 수 있다.
센서 인터페이스(212)는 모션 센서(234)와 인터페이싱하기 위한 회로부이다. 센서 인터페이스(212)는 모션 센서(234)로부터 센서 정보를 수신하고, 센서 정보를 프로세싱하여 디바이스(100)의 배향 또는 이동을 판정한다.
디스플레이 제어기(214)는 디스플레이(216) 상에 디스플레이될 이미지 데이터를 전송하기 위한 회로부이다. 디스플레이 제어기(214)는 ISP(206), CPU(208), 그래픽 프로세서 또는 시스템 메모리(230)로부터 이미지 데이터를 수신하고, 이미지 데이터를 디스플레이(216) 상에 디스플레이하기에 적합한 포맷으로 프로세싱한다.
메모리 제어기(222)는 시스템 메모리(230)와 통신하기 위한 회로부이다. 메모리 제어기(222)는 ISP(206), CPU(208), GPU(220) 또는 SOC 컴포넌트(204)의 다른 서브컴포넌트들에 의한 프로세싱을 위해 시스템 메모리(230)로부터 데이터를 판독할 수 있다. 메모리 제어기(222)는, 또한, SOC 컴포넌트(204)의 다양한 서브컴포넌트들로부터 수신된 데이터를 시스템 메모리(230)에 기록할 수 있다.
비디오 인코더(224)는, 영구적 저장소(128)에 저장하기에 적합한 포맷으로 비디오 데이터를 인코딩하기 위한, 또는 네트워크를 통한 다른 디바이스로의 송신을 위해 데이터를 네트워크 인터페이스(W10)에 전달하기 위한 하드웨어, 소프트웨어, 펌웨어 또는 이들의 조합이다.
일부 실시예들에서, SOC 컴포넌트(204)의 하나 이상의 서브컴포넌트들 또는 이러한 서브컴포넌트들의 일부 기능은 뉴럴 프로세서 회로(218), ISP(206), CPU(208) 또는 GPU(220) 상에서 실행되는 소프트웨어 컴포넌트들에 의해 수행될 수 있다. 그러한 소프트웨어 컴포넌트들은 시스템 메모리(230), 영구적 저장소(228), 또는 네트워크 인터페이스(210)를 통해 디바이스(100)와 통신하는 다른 디바이스에 저장될 수 있다.
예시적인 뉴럴 프로세서 회로
뉴럴 프로세서 회로(218)는 뉴럴 프로세서 회로(218)의 입력 데이터에 대해 기계 학습 동작들을 수행하는 프로그래밍가능 회로이다. 기계 학습 동작들은 기계 학습 모델의 훈련을 위한 그리고 훈련된 기계 학습 모델에 기초하여 추론 또는 예측을 수행하기 위한 상이한 계산들을 포함할 수 있다.
기계 학습 모델로서 CNN의 예를 취하면, CNN의 훈련은 순방향 전파 및 역전파를 포함할 수 있다. 뉴럴 네트워크는 입력 층, 출력 층, 및 은닉 층들로 지칭될 수 있는 하나 이상의 중간 층들을 포함할 수 있다. 각각의 층은 인접한 층들 내의 다른 노드들에 완전히 또는 부분적으로 연결될 수 있는 하나 이상의 노드들을 포함할 수 있다. 순방향 전파에서, 뉴럴 네트워크는 선행 층의 출력들에 기초하여 순방향으로 계산을 수행한다. 노드의 동작은 하나 이상의 함수들에 의해 정의될 수 있다. 노드의 동작을 정의하는 함수들은 하나 이상의 커널들과 데이터의 콘볼루션, 레이어들의 풀링, 텐서 승산 등과 같은 다양한 계산 동작을 포함할 수 있다. 함수들은 또한 노드의 출력의 가중치(weight)를 조정하는 활성화 함수를 포함할 수 있다. 상이한 층들의 노드들은 상이한 함수들과 연관될 수 있다. 예를 들어, CNN은 풀링 레이어들과 혼합되고 하나 이상의 완전히 연결된 층들이 뒤따르는 하나 이상의 콘볼루션 층들을 포함할 수 있다.
기계 학습 모델에서, 커널들을 포함하는 함수들 각각은 훈련 동안 조정가능한 상이한 계수들과 연관될 수 있다. 또한, 뉴럴 네트워크의 노드들 중 일부는 각각 또한, 순방향 전파에서 노드의 출력의 가중치를 결정하는 활성화 함수와 연관될 수 있다. 일반적인 활성화 함수들은 스텝 함수들, 선형 함수들, 시그모이드 함수들, 쌍곡 탄젠트 함수들(tanh), 및 정류된 선형 유닛 함수들(ReLU)을 포함할 수 있다. 순방향 전파에서 트레이닝 샘플들의 데이터의 배치가 뉴럴 네트워크를 통과한 후, 결과들이 트레이닝 샘플들의 트레이닝 라벨들과 비교되어 네트워크의 성능을 나타내는 네트워크의 손실 함수를 계산할 수 있다. 이어서, 뉴럴 네트워크는 손실 함수의 값을 개선하기 위해 확률적 좌표 하강(SGD)과 같은 좌표 하강을 사용함으로써 역전파를 수행하여 다양한 함수들에서 계수들을 조정한다.
훈련에서, 디바이스(100)는 순방향 전파 및 역전파에서 동작들 중 전부 또는 일부를 수행하기 위해 뉴럴 프로세서 회로(218)를 사용할 수 있다. 순방향 전파 및 역전파의 다수의 라운드들은 뉴럴 프로세서 회로(218)에 의해 단독으로, 또는 CPU(208), GPU(220), 및 ISP(206)와 같은 다른 프로세서들과 협력하여 수행될 수 있다. 훈련은 손실 함수가 더 이상 개선되지 않을 때(예컨대, 기계 학습 모델이 수렴되었음) 또는 훈련 샘플들의 특정 세트에 대한 미리 결정된 수의 라운드들 후에 완료될 수 있다. 디바이스(100)가 사용됨에 따라, 디바이스(100)는 뉴럴 네트워크에 대한 추가적인 훈련 샘플들을 계속 수집할 수 있다.
예측 또는 추론을 위해, 디바이스(100)는 하나 이상의 입력 샘플들을 수신할 수 있다. 뉴럴 프로세서 회로(218)는 하나 이상의 결과들을 결정하기 위해 입력 샘플들을 취하여 순방향 전파를 수행할 수 있다. 입력 샘플들은 이미지들, 스피치들, 텍스트 파일들, 센서 데이터, 또는 다른 데이터일 수 있다.
기계 학습에서의 데이터 및 함수들(예를 들어, 입력 데이터, 커널들, 함수들, 레이어 출력들, 기울기 데이터)은 하나 이상의 텐서들에 의해 저장되고 표현될 수 있다. 기계 학습 모델의 훈련 및 런타임과 관련된 일반적인 동작들은 텐서 곱, 텐서 전치(transpose), 텐서 요소별 동작, 콘볼루션, 활성화 함수의 적용, 기울기를 결정하기 위한 자동 미분, 텐서들의 값들의 통계 및 집계(예컨대, 평균, 분산, 표준 편차), 텐서 랭크 및 크기 조작 등을 포함할 수 있다.
뉴럴 네트워크의 훈련 및 런타임이 예로서 논의되지만, 뉴럴 프로세서 회로(218)는 또한, 커널 SVM과 같은 다른 타입의 기계 학습 모델들의 동작들에 사용될 수 있다.
도 3을 참조로, 뉴럴 프로세서 회로(218)는, 다른 컴포넌트들 중에서도, 뉴럴 태스크 관리자(310), 복수의 뉴럴 엔진들(314A 내지 314N)(이하에서 "뉴럴 엔진(314)"으로 일괄적으로 지칭되고, 또한 "뉴럴 엔진(314)"으로 개별적으로 지칭됨), 커널 다이렉트 메모리 액세스(DMA)(324), 데이터 프로세서 회로(318), 데이터 프로세서 DMA(320) 및 평면 엔진(340)을 포함할 수 있다. 뉴럴 프로세서 회로(218)는 도 3에 예시되지 않은 더 적거나 추가적인 컴포넌트들을 포함할 수 있다.
뉴럴 엔진들(314) 각각은 기계 학습을 위한 컴퓨팅 동작들을 병렬로 수행한다. 동작의 부하에 따라, 뉴럴 엔진들(314)의 전체 세트가 동작하고 있을 수 있거나, 또는 나머지 뉴럴 엔진들(314)이 전력을 보존하기 위해 전력 절약 모드로 배치되면서, 뉴럴 엔진들(314)의 서브세트만이 동작하고 있을 수 있다. 뉴럴 엔진들(314) 각각은, 도 4를 참조하여 아래에서 상세히 설명되는 바와 같이, 하나 이상의 커널들을 저장하기 위한 컴포넌트, 승산-누산 동작들을 수행하기 위한 컴포넌트, 및 출력 데이터(328)를 생성하기 위한 사후-프로세싱을 위한 컴포넌트를 포함한다. 뉴럴 엔진들(314)은 콘볼루션 동작들 및 텐서 곱 동작들과 같은 계산이 많은 동작들을 수행하는 데 특화될 수 있다. 콘볼루션 동작들은 크로스-채널 콘볼루션들(상이한 채널들로부터의 값들을 누산하는 콘볼루션), 채널별 콘볼루션들, 및 전치 콘볼루션들과 같은 상이한 종류들의 콘볼루션들을 포함할 수 있다.
평면 엔진(340)은, 속도가 평면 엔진(340) 내의 계산 속도 대신에 데이터 송신의 입력 및 출력(I/O) 속도에 주로 의존할 수 있는, 더 단순한 컴퓨팅 동작들을 수행하는 데 특화될 수 있다. 이러한 컴퓨팅 동작들은 I/O 바운드 계산들로 지칭될 수 있다. 대조적으로, 뉴럴 엔진들(314)은 그의 속도가 주로 각각의 뉴럴 엔진(314) 내의 계산 속도에 의존할 수 있는 복잡한 계산에 초점을 맞출 수 있다. 예를 들어, 평면 엔진(340)은 단일 채널 내에서 동작들을 수행하는 데 효율적인 반면, 뉴럴 엔진들(314)은 데이터의 많은 누산을 수반할 수 있는 다수의 채널들에 걸친 동작들을 수행하는 데 효율적이다. I/O 바운드 계산들을 계산하기 위한 뉴럴 엔진(314)의 사용은 속도 및 전력 소비 둘 모두에 관하여 효율적이지 않을 수 있다. 일 실시예에서, 입력 데이터는 랭크가 3 보다 큰 텐서(예컨대, 3 이상의 차원들을 가짐)일 수 있다. 텐서에서 차원들(2 이상)의 세트는 평면으로 지칭될 수 있는 반면, 다른 차원은 채널로 지칭될 수 있다. 뉴럴 엔진들(314)은 텐서 내의 평면의 데이터를 커널과 콘볼루션하고 상이한 채널들에 걸쳐 상이한 평면들의 콘볼루션의 결과들을 누산할 수 있다. 한편, 평면 엔진(340)은 평면 내의 동작들에 특화될 수 있다.
평면 엔진(340)의 회로부는 풀링 모드, 요소별 모드, 및 감소 모드를 포함하는 다수의 모드들 중 하나에서의 동작을 위해 프로그래밍될 수 있다. 풀링 모드에서, 평면 엔진(340)은 입력 데이터의 공간 크기를 감소시킨다. 요소별 모드에서, 평면 엔진(340)은 하나 이상의 입력들의 요소별 동작들로부터 도출되는 출력을 생성한다. 감소 모드에서, 평면 엔진(340)은 텐서의 랭크를 감소시킨다. 예를 들어, 랭크 5 텐서는 랭크 2 텐서로 감소될 수 있거나, 또는 랭크 3 텐서가 랭크 0 텐서(예컨대, 스칼라)로 감소될 수 있다. 평면 엔진(340)의 동작들은 도 5에 관하여 아래에서 더 상세히 논의될 것이다.
뉴럴 태스크 관리자(310)는 뉴럴 프로세서 회로(218)의 전체 동작을 관리한다. 뉴럴 태스크 관리자(310)는 CPU(208)에 의해 실행되는 컴파일러로부터 태스크 리스트를 수신하고, 이의 태스크 큐들에 태스크들을 저장하고, 수행할 태스크를 선택하고, 선택된 태스크를 수행하기 위해 태스크 커맨드들을 뉴럴 프로세서 회로(218)의 다른 컴포넌트들에 전송할 수 있다. 데이터는 데이터에 대해 수행될 동작들의 타입들을 나타내는 태스크 커맨드와 연관될 수 있다. 뉴럴 프로세서 회로(218)의 데이터는 시스템 메모리(230)와 같은 다른 소스로부터 송신되는 입력 데이터, 및 이전 동작 사이클에서 뉴럴 프로세서 회로(218)에 의해 생성된 데이터를 포함한다. 각각의 데이터세트는 데이터에 대해 수행될 동작들의 타입을 특정하는 태스크 명령과 연관될 수 있다. 뉴럴 태스크 관리자(310)는 또한, CPU(208)로부터 명령어들을 수신하는 것과 같은 이벤트들의 검출 시에 태스크들의 스위칭을 수행할 수 있다. 하나 이상의 실시예들에서, 뉴럴 태스크 관리자(310)는, 컴포넌트들 각각이 입력 데이터 및 커널 데이터의 적절한 세그먼트들을 추적, 검색, 또는 프로세싱할 수 있게 하기 위해, 뉴럴 프로세서 회로(218)의 컴포넌트들에 래스터라이저 정보를 전송한다. 예를 들어, 뉴럴 태스크 관리자(310)는 뉴럴 프로세서 회로(218)에 의한 프로세싱을 위한 데이터세트의 크기 및 랭크에 관한 정보를 저장하는 레지스터들을 포함할 수 있다. 뉴럴 태스크 관리자(310)가 뉴럴 프로세서 회로(218)의 일부로서 도 3에 예시되어 있지만, 뉴럴 태스크 관리자(310)는 뉴럴 프로세서 회로(218) 외부의 컴포넌트일 수 있다.
커널 DMA(324)는 소스(예컨대, 시스템 메모리(230))로부터 커널 데이터를 페칭(fetch)하고, 커널 데이터(326A 내지 326N)를 뉴럴 엔진들(314) 각각에 전송하는 판독 회로이다. 커널 데이터는 커널 요소들이 추출될 수 있는 정보를 나타낸다. 일 실시예에서, 커널 데이터는 뉴럴 엔진들(314) 각각에서 압축해제되는 압축된 포맷일 수 있다. 뉴럴 엔진들(314) 각각에 제공되는 커널 데이터가 일부 경우들에서 동일할 수 있지만, 뉴럴 엔진들(314) 각각에 제공되는 커널 데이터는 대부분의 경우들에서 상이하다. 일 실시예에서, 커널 DMA(324)의 직접 메모리 액세스 특성은 커널 DMA(324)가 CPU(208)의 개입 없이 소스로부터 직접 데이터를 페치 및 기록하는 것을 허용할 수 있다.
데이터 프로세서 회로(318)는 뉴럴 프로세서 회로(218)의 데이터 트래픽 및 태스크 성능을 관리한다. 데이터 프로세서 회로(318)는 흐름 제어 회로(332) 및 버퍼(334)를 포함할 수 있다. 버퍼(334)는 뉴럴 프로세서 회로(218) 및 평면 엔진(340)의 동작들과 연관된 데이터, 이를테면 시스템 메모리(230)로부터 송신되는 입력 데이터(예컨대, 기계 학습 모델로부터의 데이터) 및 뉴럴 프로세서 회로(218) 또는 평면 엔진(340) 내에서 생성되는 다른 데이터를 저장하기 위한 임시 저장소이다. 데이터 프로세서 회로(318)에 저장된 데이터는 뉴럴 엔진들(314) 및 평면 엔진(340)과 같은 다양한 다운스트림 컴포넌트들로 전송되는 상이한 서브세트들을 포함할 수 있다.
일 실시예에서, 버퍼(334)는 뉴럴 엔진들(314) 및 평면 엔진(340)에 의해 액세스될 수 있는 비일시적 메모리로서 구현된다. 버퍼(334)는 대응하는 뉴럴 엔진들(314A 내지 314N) 또는 평면 엔진(340)에 공급하기 위한 입력 데이터(322A 내지 322N)뿐만 아니라 하나 이상의 뉴럴 엔진들(314) 또는 평면 엔진(340)으로 다시 공급하기 위한, 또는 타겟 회로(예컨대, 시스템 메모리(230))에 전송하기 위한 각각의 뉴럴 엔진들(314A 내지 314N) 또는 평면 엔진(340)으로부터의 출력 데이터(328A 내지 328N)를 저장할 수 있다. 버퍼(334)는 또한 평면 엔진(340)의 입력 데이터(342) 및 출력 데이터(344)를 저장할 수 있고, 뉴럴 엔진(314)과 평면 엔진(340) 사이에서 데이터의 교환을 허용할 수 있다. 예를 들어, 뉴럴 엔진들(314)의 하나 이상의 출력 데이터(328A 내지 328N)는 평면 엔진(340)에 대한 입력(342)으로서 사용된다. 마찬가지로, 평면 엔진(340)의 출력(344)은 뉴럴 엔진들(314)의 입력 데이터(322A 내지 322N)로서 사용될 수 있다. 뉴럴 엔진들(314) 또는 평면 엔진(340)의 입력들은 버퍼(334)에 저장된 임의의 데이터일 수 있다. 예를 들어, 다양한 동작 사이클들에서, 엔진들 중 하나가 입력들로서 페치되는 소스 데이터세트들은 상이할 수 있다. 엔진의 입력은 이전 사이클들에서 동일한 엔진의 출력, 상이한 엔진들의 출력들, 또는 버퍼(334)에 저장된 임의의 다른 적합한 소스 데이터세트들일 수 있다. 또한, 버퍼(334) 내의 데이터세트는 분할되어 다음 동작 사이클에서 상이한 동작들을 위해 상이한 엔진들로 전송될 수 있다. 버퍼(334) 내의 2개의 데이터세트들이 또한 다음 동작을 위해 조인될 수 있다.
데이터 프로세서 회로(318)의 유동 제어 회로(332)는 뉴럴 엔진들(314)과 평면 엔진(340) 사이의 데이터의 교환을 제어할 수 있다. 데이터 프로세서 회로(318) 및 뉴럴 프로세서 회로(218)의 다른 컴포넌트들의 동작들은, 데이터 프로세서 회로(318)에 저장된 입력 데이터 및 중간 데이터가 뉴럴 엔진들(314) 및 평면 엔진(340)에서 다수의 동작들에 걸쳐 재사용될 수 있도록 조정되며, 그에 의해 시스템 메모리(230)로의 그리고 그로부터의 데이터 전송을 감소시킨다. 유동 제어 회로(332)는 다음의 동작들 중 하나 이상을 수행할 수 있다: (i) 뉴럴 엔진들(314) 및 평면 엔진(340)에 의해 프로세싱되고 있는 데이터(예컨대, 데이터는 하나 이상의 텐서들일 수 있음)의 크기 및 랭크를 모니터링하고, (ii) 데이터의 상이한 서브세트들과 연관된 태스크 커맨드들에 기초하여 데이터의 어떤 서브세트들이 뉴럴 엔진들(314) 또는 평면 엔진(340)으로 송신되는지를 결정하고, (iii) 데이터가 뉴럴 엔진들(314) 및 평면 엔진(340)으로 송신되는 방식을 결정하고(예컨대, 데이터 프로세서 회로(318)는, 다수의 또는 모든 뉴럴 엔진들(314)이 동일한 데이터를 수신하도록 동일한 데이터가 뉴럴 엔진들(314)의 다수의 입력 채널들로 공급되는 브로드캐스트 모드, 또는 상이한 뉴럴 엔진들(314)이 상이한 데이터를 수신하는 유니캐스트 모드에서 동작할 수 있다), (iv) 평면 엔진(340)으로 하여금 다수의 동작 모드들 중 하나에서 동작하도록 스스로 프로그래밍하도록 지시하기 위해 평면 엔진(340)에 구성 커맨드를 송신한다.
버퍼(334)에 저장된 뉴럴 프로세서 회로(218)의 데이터는, 특히, 이미지 데이터, 기울기 방향성 히스토그램(HOG) 데이터, 오디오 데이터, 메타 데이터, 뉴럴 엔진(314)의 이전 사이클의 출력 데이터(328), 및 SOC 컴포넌트(204)의 다른 컴포넌트들로부터 수신된 다른 프로세싱된 데이터의 일부일 수 있다.
데이터 프로세서 DMA(320)는 버퍼(334)에 저장하기 위한 소스(예를 들어, 시스템 메모리(230))로부터의 입력 데이터의 세그먼트를 수신하는 판독 회로, 및 버퍼(334)로부터 타겟 컴포넌트(예컨대, 시스템 메모리)로 데이터를 포워딩하는 기록 회로를 포함한다. 일 실시예에서, 데이터 프로세서 DMA(320)의 직접 메모리 액세스 특성은 데이터 프로세서 DMA(320)가 CPU(208)의 개입 없이 소스(예컨대, 시스템 메모리(230))로부터 직접 데이터를 페치 및 기록하는 것을 허용할 수 있다. 버퍼(334)는 CPU(208)의 개입 없이 디바이스(100)의 기계 학습 모델의 데이터를 저장하는 직접 메모리 액세스 버퍼일 수 있다.
예시적인 뉴럴 엔진 아키텍처
도 4는 일 실시예에 따른 뉴럴 엔진(314)의 블록도이다. 뉴럴 엔진(314)은 기계 학습을 용이하게 하기 위해 콘볼루션, 텐서 곱과 같은 다양한 동작들을 수행하고, 다른 동작들은 많은 계산을 수반할 수 있다. 이를 위하여, 뉴럴 엔진(314)은 입력 데이터(322)를 수신하고, 저장된 커널 데이터에 기초하여 입력 데이터(322)에 대해 승산-누산 동작들(예컨대, 콘볼루션 동작들)을 수행하고, 승산-누산 동작들의 결과에 대해 추가적인 사후-프로세싱 동작들을 수행하고, 출력 데이터(328)를 생성한다. 뉴럴 엔진(314)의 입력 데이터(322) 및/또는 출력 데이터(328)는 단일 채널로 이루어지거나 다수의 채널들에 걸쳐 확장될 수 있다.
뉴럴 엔진(314)은, 다른 컴포넌트들 중에서도, 입력 버퍼 회로(402), 계산 코어(416), 뉴럴 엔진(NE) 제어부(418), 커널 추출 회로(432), 누산기(414), 및 출력 회로(424)를 포함할 수 있다. 뉴럴 엔진(314)은 도 4에 도시된 것보다 더 적은 컴포넌트들을 포함할 수 있거나 도 4에 도시되지 않은 추가적인 컴포넌트들을 포함할 수 있다.
입력 버퍼 회로(402)는 데이터의 서브세트가 소스로부터 수신됨에 따라 뉴럴 프로세서 회로(218)의 데이터의 서브세트를 저장하는 회로이다. 소스는 데이터 프로세서 회로(318), 평면 엔진(340), 또는 다른 적합한 컴포넌트일 수 있다. 입력 버퍼 회로(402)는 현재 태스크 또는 프로세스 루프에 대한 데이터의 적절한 세그먼트(408)를 프로세싱을 위해 계산 코어(416)로 전송한다. 입력 버퍼 회로(402)는 계산 코어(416)로 전송된 데이터의 세그먼트(408)를 변경하기 위해 입력 버퍼 회로(402)의 판독 위치들을 시프트하는 시프터(410)를 포함할 수 있다. 시프팅을 통해 계산 코어(416)에 제공된 입력 데이터의 세그먼트들을 변경함으로써, 뉴럴 엔진(314)은 더 적은 수의 판독 동작들에 기초하여 입력 데이터의 상이한 세그먼트들에 대해 승산-누산을 수행할 수 있다. 하나 이상의 실시예들에서, 뉴럴 프로세서 회로의 데이터(218)는 상이한 콘볼루션 그룹들 및/또는 입력 채널들의 데이터를 포함한다.
커널 추출 회로(432)는, 커널 DMA(324)로부터 커널 데이터(326)를 수신하고, 커널 계수들(422)을 추출하는 회로이다. 일 실시예에서, 커널 추출 회로(432)는 룩업 테이블(LUT)을 참조하고, LUT에 기초한 압축된 커널 데이터(326)로부터 커널을 재구성하기 위해 마스크를 사용한다. 마스크는 제로(zero)로 패딩될 재구성된 커널 내의 위치들 및 숫자들로 채워질 나머지 위치들을 나타낸다. 재구성된 커널의 커널 계수들(422)은 계산 코어(416)의 승산-가산(MAD) 회로들에서의 레지스터를 채우기 위해 계산 코어(416)로 전송된다. 다른 실시예들에서, 커널 추출 회로(432)는 비압축 포맷으로 커널 데이터를 수신하고, 커널 계수들은 LUT를 참조하거나 또는 마스크를 사용하지 않으면서 결정된다.
계산 코어(416)는 계산 동작들을 수행하는 프로그램가능 회로이다. 이러한 목적을 위해, 계산 코어(416)는 MAD 회로들(MAD0 내지 MADN) 및 사후-프로세서(428)를 포함할 수 있다. MAD 회로들(MAD0 내지 MADN) 각각은 입력 데이터의 세그먼트(408)에서의 입력 값, 및 커널 계수들(422)에서의 대응하는 커널 계수를 저장할 수 있다. 입력 값과 대응하는 커널 계수는 프로세싱된 값(412)을 생성하기 위해, 각각의 MAD 회로들에서 승산된다.
누산기(414)는 MAD 회로들로부터 프로세싱된 값들(412)을 수신 및 저장하는 메모리 회로이다. 누산기(414)에 저장된 프로세싱된 값들은 MAD 회로들에서의 추가적인 승산 및 가산 동작들을 위한 피드백 정보(419)로서 다시 전송될 수 있거나, 또는 사후-프로세싱을 위해 사후-프로세서(428)로 전송될 수 있다. 누산기(414)는 MAD 회로들과 조합하여, 승산-누산기(MAC)(404)를 형성한다. 하나 이상의 실시예들에서, 누산기(414)는 서브유닛들을 가질 수 있으며, 여기서, 각각의 서브유닛은 뉴럴 엔진(314)의 상이한 컴포넌트들로 데이터를 전송한다. 예컨대, 프로세싱 사이클 동안, 누산기(414)의 제1 서브유닛에 저장된 데이터는 MAC 회로로 전송되는 한편, 누산기(414)의 제2 서브유닛에 저장된 데이터는 사후-프로세서(428)로 전송된다.
사후-프로세서(428)는 누산기(414)로부터 수신된 값들(412)의 추가적인 프로세싱을 수행하는 회로이다. 사후-프로세서(428)는, 선형 함수들(예컨대, 정류 선형 유닛(Rectified Linear Unit; ReLU))을 적용하는 것, 정규화된 교차-상관(NCC), 8-비트 데이터에 대해 뉴럴 동작들을 수행한 결과들을 16-비트 데이터로 병합하는 것, 및 로컬 응답 정규화(LRN)를 포함하는(그러나 이에 제한되지는 않음) 동작들을 수행할 수 있다. 그러한 동작들의 결과는 사후-프로세서(428)로부터 프로세싱된 값들(417)로서 출력 회로(424)로 출력된다. 일부 실시예들에서, 사후-프로세서(428)에서의 프로세싱이 우회된다. 예를 들어, 누산기(414)의 데이터는 뉴럴 프로세서 회로(218)의 다른 컴포넌트들에 의한 액세스를 위해 출력 회로(414)로 직접 전송될 수 있다.
NE 제어부(418)는 뉴럴 프로세서 회로(218)의 동작 모드들 및 파라미터들에 기초하여 뉴럴 엔진(314)의 다른 컴포넌트들의 동작들을 제어한다. 상이한 동작 모드들(예컨대, 그룹 콘볼루션 모드 또는 비-그룹 콘볼루션 모드) 또는 파라미터들(예컨대, 입력 채널들의 수 및 출력 채널들의 수)에 따라, 뉴럴 엔진(314)은 상이한 시퀀스들로 상이한 입력 데이터에 대해 동작하고, 누산기(414)로부터의 상이한 값들을 MAD 회로들로 리턴하고, 사후-프로세서(428)에서 상이한 타입의 사후-프로세싱 동작들을 수행할 수 있다. 뉴럴 엔진(314)의 컴포넌트들을 원하는 방식으로 동작하도록 구성하기 위해, NE 제어부(418)는 정보(419)에 포함될 수 있는 태스크 커맨드들을 뉴럴 엔진(314)의 컴포넌트들로 전송한다. NE 제어부(418)는 뉴럴 엔진(314)에서 프로세싱되는 현재 태스크 또는 프로세스 루프를 추적하는 래스터라이저(430)를 포함할 수 있다.
입력 데이터는 전형적으로, 다수의 뉴럴 엔진들(314) 또는 뉴럴 엔진들(314) 및 평면 엔진(340)에서의 병렬 프로세싱을 위해 더 작은 데이터 조각들로 분할된다. 콘볼루션 동작에 사용되는 데이터의 세트는 다수의 더 작은 유닛들로 분할될 수 있는 콘볼루션 그룹으로 지칭될 수 있다. 더 작은 유닛들(세그먼트들)의 계층은 콘볼루션 그룹들, 슬라이스들, 타일들, 작업 유닛들, 출력 채널 그룹들, 입력 채널들(Cin), 입력 스트라이드를 위한 서브-Cin들, 등일 수 있다. 예를 들어, 콘볼루션 그룹은 여러 슬라이스들로 분할될 수 있고; 슬라이스는 여러 타일들로 분할될 수 있고; 타일은 여러 작업 유닛들로 분할될 수 있고; 기타 등등이다. 뉴럴 엔진(314)의 맥락에서, 작업 유닛은, 계산 코어(416)의 단일 사이클 동안 뉴럴 엔진(314)의 누산기(414)에 맞는 출력 값들을 생성하는 크기를 갖는, 평면 엔진들(340)에 의해 프로세싱된 데이터 또는 뉴럴 엔진들(314)의 이전 사이클에 프로세싱된 데이터와 같은, 입력 데이터의 세그먼트일 수 있다. 하나의 사례에서, 각각의 작업 유닛의 사이즈는 256 바이트이다. 그러한 실시예들에서, 예를 들어, 작업 유닛들은 16 x 16, 32 x 8, 64 x 4, 128 x 2, 또는 256 x 1 데이터세트들 중 하나로 형상화될 수 있다. 평면 엔진(340)의 맥락에서, 작업 유닛은 (i) 입력 데이터의 세그먼트, (ii) 뉴럴 엔진(314)으로부터의 데이터, 또는 (iii) 평면 엔진(340)에서 동시에 프로세싱될 수 있는 평면 엔진(340)의 이전 사이클로부터의 데이터일 수 있다.
래스터라이저(430)는 입력 데이터를 더 작은 유닛들(세그먼트들)로 나누는 것과 연관된 동작들을 수행하고, MAC들(404) 및 누산기(414)를 통한 더 작은 유닛들의 프로세싱을 조절할 수 있다. 래스터라이저는, 입/출력 데이터의 세그먼트들(예컨대, 그룹들, 작업 유닛들, 입력 채널들, 출력 채널들)의 크기들 및 랭크들을 추적하고, 입력 데이터의 세그먼트들의 적절한 핸들링을 위해 뉴럴 프로세서 회로(218)의 컴포넌트들에 명령한다. 예를 들어, 래스터라이저(430)는 입력 버퍼 회로들(402) 내의 시프터들(410)을 동작시켜 입력 데이터의 정확한 세그먼트들(408)을 MAC(404)으로 포워딩하고, 완성된 출력 데이터(328)를 데이터 버퍼(334)로 전송한다. 뉴럴 프로세서 회로(218)의 다른 컴포넌트들(예컨대, 커널 DMA(324), 버퍼 DMA(320), 데이터 버퍼(334), 평면 엔진(340))은 또한, 상이한 컴포넌트들에서 입력 데이터의 분할 및 입력 데이터의 다양한 세그먼트들의 병렬 계산을 모니터링하기 위해 그들의 대응하는 래스터라이저들을 가질 수 있다.
출력 회로(424)는 사후-프로세서(428)로부터 프로세싱된 값들(417)을 수신하고, 데이터 프로세서 회로(318)와 인터페이스하여 프로세싱된 값들(417)을 데이터 프로세서 회로(318)에 저장한다. 이러한 목적을 위해, 출력 회로(424)는 프로세싱된 값들(417)이 사후-프로세서(428)에서 프로세싱되는 시퀀스 또는 포맷과 상이한 시퀀스 또는 포맷으로 출력 데이터(328)로서 전송할 수 있다.
뉴럴 엔진(314) 내의 컴포넌트들은 NE 제어부(418) 및 뉴럴 태스크 관리자(310)에 의해 구성 기간 동안 구성될 수 있다. 이러한 목적을 위해, 뉴럴 태스크 관리자(310)는 구성 기간 동안 구성 정보를 뉴럴 엔진(314)에 전송한다. 구성가능 파라미터들 및 모드들은, 입력 데이터 엘리먼트들과 커널 엘리먼트들 사이의 맵핑, 입력 채널들의 수, 출력 채널들의 수, 출력 스트라이드(stride)들의 수행, 및 사후-프로세서(428)에서의 사후-프로세싱 동작들의 인에이블링/선택을 포함할 수 있다(그러나 이에 제한되지는 않음).
예시적인 평면 엔진
도 5는 일 실시예에 따른 평면 엔진(340)의 블록도이다. 평면 엔진(340)은 복수의 뉴럴 엔진들(314)로부터 분리되고 상이한 동작들의 모드들에서 수행하도록 프로그래밍될 수 있는 회로이다. 예를 들어, 평면 엔진(340)은 데이터의 공간 크기를 감소시키는 풀링 모드에서, 텐서의 랭크를 감소시키는 감소 모드에서, 스케일 인자에 의한 바이어스 및 스케일링의 단일 패스 가산을 제공하는 이득-바이어스(gain-and-bias) 모드에서, 그리고 요소별 동작들을 포함하는 요소별 모드에서 동작할 수 있다. 이를 위해, 평면 엔진(340)은, 다른 컴포넌트들 중에서도, 제1 포맷 변환기(502), 제1 필터(506)(본원에서 "다중 모드 수평 필터(506)로도 지칭됨), 라인 버퍼(510), 제2 필터(514)(본원에서 "다중 모드 수직 필터(514)"로도 지칭됨), 사후-프로세서(518), 제2 포맷 변환기(522), 및 평면 엔진(PE) 제어부(530)(래스터라이저(540)를 포함함)를 포함할 수 있다. 평면 엔진(340)은 더 적은 컴포넌트들 또는 도 5에 예시되지 않은 추가적인 컴포넌트들을 포함할 수 있다. 평면 엔진(340) 내의 각각의 컴포넌트는 회로, 또는 펌웨어 또는 소프트웨어와 조합한 회로로서 구현될 수 있다.
평면 엔진(340)의 입력 데이터(342)는 데이터 프로세서 회로(318)에 저장된 하나 이상의 소스 데이터세트들로부터 페치될 수 있다. 평면 엔진(340)에 의해 프로세싱될 데이터세트가 평면 엔진(340)에 의해 동시에 프로세싱될 수 있는 데이터의 작업 유닛보다 더 크면, 이러한 데이터세트는 평면 엔진(340)에 대한 입력 데이터(342)로서 판독하기 위해 다수의 작업 유닛들로 분할될 수 있다. 평면 엔진(340)의 모드에 따라, 입력 데이터(342)는 하나 이상의 소스 데이터세트들로부터의 데이터를 포함할 수 있다. 본원에 설명된 소스 데이터세트는 프로세싱을 위해 뉴럴 프로세서 회로(218)에 저장된 상이한 데이터를 지칭한다. 뉴럴 프로세서 회로(218)의 상이한 컴포넌트들은 데이터 프로세서 회로(318)에 저장되는 데이터를 생성 또는 송신할 수 있다. 예를 들어, 뉴럴 엔진들(314), 평면 엔진(340)(이전 동작 사이클에서 데이터를 생성함), 및 시스템 메모리(230)는 데이터 프로세서 회로(318)의 상이한 메모리 위치들에 저장되는 상이한 데이터세트들을 생성 또는 송신할 수 있다. 다양한 소스 데이터세트들은 상이한 텐서들을 나타낼 수 있다. 평면 엔진(340)의 동작 사이클에서, 상이한 소스 데이터세트들이 입력 데이터(342)로서 함께 페치될 수 있다. 예를 들어, 결과적인 텐서를 도출하기 위해 2개의 상이한 텐서들의 가산을 수반하는 요소별 모드에서, 입력 데이터(342)는 각각 별개의 텐서를 제공하는 2개의 상이한 소스 데이터세트들로부터의 데이터를 포함할 수 있다. 다른 모드들에서, 단일 소스 데이터세트는 입력 데이터(342)를 제공할 수 있다. 예를 들어, 풀링 모드에서, 입력 데이터(342)는 단일 소스 데이터세트로부터 페치될 수 있다.
제1 포맷 변환기(502)는 평면 엔진(340)의 후속 컴포넌트들에서의 프로세싱을 위해 하나의 포맷(예를 들어, 버퍼(334)에 저장하기 위해 사용되는 포맷)의 입력 데이터(342)에 대해 다른 포맷으로의 하나 이상의 포맷 변환들을 수행하는 회로이다. 이러한 포맷 변환들은, 특히, 다음을 포함할 수 있다: 입력 데이터(342)의 하나 이상의 값들에 ReLU 함수를 적용하는 것, 입력 데이터(342)의 하나 이상의 값들을 그들의 절대 값들로 변환하는 것, 소스들에 포함된 텐서를 전치시키는 것, 입력 데이터(342)의 하나 이상의 값들에 이득을 적용하는 것, 입력 데이터(342)의 하나 이상의 값들을 바이어싱하는 것, 입력 데이터(342)의 하나 이상의 값들을 정규화 또는 비정규화하는 것, 부동 소수점 수들을 부호있는 또는 부호없는 수들로 변환하는 것(또는 그 반대), 수들을 정량화하는 것, 및 텐서의 랭크를 확대하기 위해 하나 이상의 차원들의 텐서의 값을 브로드캐스트함으로써와 같이 텐서의 크기를 변경하는 것. 평면 엔진(340)에 대한 변환된 입력 데이터(342) 및 변환되지 않은 입력 데이터(342)는 본원에서 "입력 데이터의 버전"으로 총칭된다
제1 필터(506)는 한 방향으로 필터링 동작을 수행하는 회로이다. 이를 위해, 제1 필터(506)는, 다른 컴포넌트들 중에서도, 가산기들, 비교기들, 및 승산기들을 포함할 수 있다. 제1 필터(506)에 의해 수행되는 필터링은, 예를 들어, 평균화, 최대값 선택 또는 최소값 선택일 수 있다. 평균화할 때, 입력 데이터(342)의 값들을 합산하기 위해 가산기들이 사용되고, 결과값들로서 평균을 얻기 위해 승산기를 사용하여 합계에 가중 인자가 적용될 수 있다. 최대값 및 최소값을 선택할 때, 값들을 선택하기 위해 비교기들이 가산기들 및 승산기들 대신에 사용될 수 있다.
라인 버퍼(510)는 제1 필터(506) 또는 제2 필터(514)로부터 획득된 하나 이상의 중간 데이터와 같은 결과를 저장하기 위한 메모리 회로이다. 라인 버퍼(510)는 상이한 라인들의 값들을 저장할 수 있고, 추가적인 프로세싱을 위한 중간 데이터를 페치하기 위해 제2 필터(514) 또는 다른 다운스트림 컴포넌트들로부터의 액세스를 허용할 수 있다. 일부 모드들에서, 라인 버퍼(510)가 우회된다. 라인 버퍼(510)는 또한 단지 중간 데이터를 저장하는 것 이외의 추가 동작들을 수행하기 위해 로직 회로들을 포함할 수 있다. 예를 들어, 라인 버퍼(510)는 가산기 회로들(512)을 포함하며, 이는 메모리 컴포넌트와 조합되어, 감소되지 않을 차원의 집계된 데이터를 개별적으로 저장하기 위해 라인 버퍼(510)가 제1 필터(506) 또는 제2 필터(514)의 결과들로부터 생성된 데이터를 집계하는 누산기로서 기능할 수 있게 한다.
제1 필터(506)와 유사하게, 제2 필터(514)는 필터링 동작들을 수행하지만 제1 필터(506)와 상이한 방향으로 수행한다. 이러한 목적을 위해, 제2 필터(514)는, 다른 컴포넌트들 중에서도, 가산기들, 비교기들, 및 승산기들을 포함할 수 있다. 풀링 모드에서, 제1 필터(506)는 제1 차원에서 필터링 동작을 수행하는 반면, 제2 필터(514)는 제2 차원에서 필터링 동작을 수행한다. 다른 모드들에서, 제1 필터(506) 및 제2 필터(514)는 상이하게 동작할 수 있다. 감소 모드에서, 예를 들어, 제2 필터(514)는 요소별 동작들을 수행하는 반면, 제1 필터(506)는 데이터의 값들을 집계하기 위한 감소 트리로서 기능한다.
사후-프로세서(518)는 다른 업스트림 컴포넌트들로부터 페치된 값들의 추가적인 프로세싱을 수행하는 회로이다. 사후-프로세서(518)는 일반적인 계산 회로를 사용하여 수행하기에 비효율적일 수 있는 특정 타입들의 수학적 계산들을 수행하는 데 효율적인 특화된 회로들을 포함할 수 있다. 사후-프로세서(518)에 의해 수행되는 동작들은, 특히, 감소 모드에서 제곱근 동작들 및 값들의 역(inverse)을 수행하는 것을 포함할 수 있다. 사후-프로세서(518)는 다른 동작 모드들에서 우회될 수 있다.
제2 포맷 변환기(522)는 평면 엔진(340)에서 선행 컴포넌트들의 결과들을 하나의 포맷으로부터 출력 데이터(344)를 위한 다른 포맷으로 변환하는 회로이다. 이러한 포맷 변환들은, 특히, 다음을 포함할 수 있다: 결과들에 ReLU 함수를 적용하는 것, 결과적인 텐서를 전치시키는 것, 결과들의 하나 이상의 값들을 정규화 또는 비정규화하는 것, 및 다른 수 포맷 변환들. 출력 데이터(344)는 뉴럴 프로세서 회로(218)의 출력 또는 뉴럴 프로세서 회로(218)의 다른 컴포넌트들(예컨대, 뉴럴 엔진(314))에 대한 입력들로서 데이터 프로세서 회로(318)에 저장될 수 있다.
PE 제어부(530)는 평면 엔진(340)의 동작 모드에 기초하여 평면 엔진(340) 내의 다른 컴포넌트들의 동작들을 제어하는 회로이다. 상이한 동작 모드들에 따라, PE 제어부(530)는 프로그래밍된 컴포넌트들이 특정 방식으로 동작하도록 평면 엔진(340) 내의 상이한 컴포넌트들과 연관된 레지스터를 프로그래밍한다. 평면 엔진(340) 내의 컴포넌트들의 파이프라인 또는 컴포넌트들 사이의 연결들은 또한 재구성될 수 있다. 풀링 모드에서, 예를 들어, 제1 필터(506)에 의해 프로세싱된 데이터는 라인 버퍼(510)에 저장된 다음 추가적인 필터링을 위해 제2 필터(514)에 의해 판독될 수 있다. 그러나, 감소 모드에서, 데이터는 제2 필터(514)에 의해 프로세싱되고, 제1 필터(506)에서 감소되고, 이어서 누산기로서 프로그래밍되는 라인 버퍼(510)에 누산된다. 요소별 모드에서, 라인 버퍼(510)가 우회될 수 있다.
PE 제어부(530)는 또한, 평면 엔진(340)에서 프로세싱되고 있는 현재 태스크 또는 프로세스 루프를 추적하는 래스터라이저(540)를 포함한다. 래스터라이저(540)는 입력 데이터의 유닛들 또는 세그먼트들 및/또는 평면 엔진(340)에서 입력 데이터를 프로세싱하기 위한 루프들을 추적하는 회로이다. 래스터라이저(540)는 각각의 동작 사이클에서 평면 엔진(340)에 대한 세그먼트들의 페치를 제어할 수 있고, 평면 엔진(340)에 의해 프로세싱되고 있는 각각의 세그먼트의 크기 및 랭크를 모니터링할 수 있다. 예를 들어, 데이터세트의 더 작은 세그먼트들은 소스 데이터세트의 모든 세그먼트들이 프로세싱될 때까지 평면 엔진(340)에서 프로세싱하기 위한 래스터 순서로 입력 데이터(342)로서 페치될 수 있다. 세그먼트들을 페치하는 데 있어서, 래스터라이저(540)는 데이터세트에서 세그먼트의 좌표를 모니터링한다. 데이터세트가 평면 엔진(340)에서 프로세싱하기 위해 입력 데이터(342)로 분할되는 방식은 데이터세트가 뉴럴 엔진들(314)에서의 프로세싱을 위해 입력 데이터(328)로 분할되는 방법과 비교하여 상이할 수 있다.
평면 엔진(340)에서 프로세싱하기 위한 데이터세트는 단일 동작 사이클에서 프로세싱될 수 있는 평면 엔진(340)의 용량보다 더 클 수 있다. 이러한 경우, 평면 엔진(340)은 다수의 동작 사이클들에서 입력 데이터(342)로서 데이터세트의 상이한 세그먼트들을 페치한다. 페치된 세그먼트는 이전에 페치된 세그먼트 및/또는 페치될 다음 세그먼트와 부분적으로 중첩될 수 있다. 일 실시예에서, 중첩 데이터의 일부는 데이터를 페치하는 데 있어서 평면 엔진(340)의 시간 및 전력 소비 비용을 감소시키기 위해 단지 한 번 페칭되고 재사용된다.
도 6a, 도 6b 및 도 6c는 일 실시예에 따른, 평면 엔진(340)의 상이한 예시적인 모드들에 대한 동작들을 도시하는 개념도들이다. 2 차원(예를 들어, 랭크 2 텐서)의 5 x 5 입력 데이터(342)는 단지 예시 목적으로 도시된다. 입력 데이터(342)는 임의의 적합한 크기 및 랭크들일 수 있다. 입력 데이터(342)는 데이터 프로세서 회로(318)의 버퍼(334)에 저장된 데이터일 수 있다. 예를 들어, 일부 경우들에서, 입력 데이터(342)로서 페치된 버퍼(334)에 저장된 데이터는 뉴럴 엔진(314)의 출력이다. 다른 경우들에서, 입력 데이터(342)로서 페치된 버퍼(334)에 저장된 데이터는 이전 사이클들에서 평면 엔진(340)의 출력일 수 있다. 또 다른 경우에, 페치된 버퍼(334)에 저장된 데이터는 시스템 메모리(230)로부터 수신된 데이터의 세그먼트일 수 있다.
예시적인 풀링 모드
도 6a에 도시된 풀링 동작에서, 평면 엔진(340)은 입력 데이터(342)의 공간 크기를 감소시켜 출력을 생성한다. 풀링 동작은 필터 크기, 스트라이드 인자, 및 필터링 동작의 타입에 의존할 수 있다. 필터 크기는 풀링 동작에 적용된 필터의 크기를 결정한다. 도 6a는 크기가 3 x 3인 필터(610)를 도시하지만, 5 x 5, 7 x 7 및 9 x 9와 같은 다른 크기의 필터들이 사용될 수 있다. 도 6a는 또한 2의 스트라이드 인자를 예시하며, 이 결과 필터(610)의 중심은 수평 방향 및 수직 방향 둘 모두에서 하나의 픽셀을 스킵하게 된다. 2의 스트라이드 인자를 갖는 3 x 3 필터에 기초하여, 5 x 5 입력 데이터의 공간 크기는 2 x 2 출력 데이터로 감소될 것인데, 이는 필터(610)의 중심이 5 x 5 입력 데이터에서 4개의 픽셀들만을 커버할 것이기 때문이다.
풀링 모드에서 평면 엔진(340)에 의해 수행되는 필터링 타입들은 평균화, 최대값 선택, 및 최소값 선택을 포함할 수 있다. 평균화시, 필터에 의해 커버되는 픽셀들의 값들이 평균화될 것이다. 제1 필터 회로(506) 및 제2 필터 회로(514)는 평균화 동작을 수행하기 위해 가산기들 및 승산기를 포함한다. 일 실시예에서, 필터에 의해 커버되는 픽셀 값들(또는 수평 또는 수직 서브세트)이 가산기들에 의해 먼저 가산되고 이어서 평균화를 달성하기 위해 승산기를 사용하여 감소 인자가 적용된다. 감소 인자는 필터의 크기에 대응할 수 있다. 예를 들어, 3 x 3 필터의 경우, 각각의 차원의 감소 인자는 1/3일 수 있다.
최대 또는 최소값을 선택하기 위한 동작들에서, 제1 필터 회로(506) 및 제2 필터 회로(514)에서의 가산기들 및 승산기가 우회될 수 있다. 대신, 제1 필터 회로(506) 및 제2 필터 회로(514) 내의 비교기들은 필터에 의해 커버되는 입력 데이터의 값들에서 최대 또는 최소값을 선택하는 데 사용된다.
반복된 계산들의 수를 감소시키기 위해, 입력 데이터의 버전에 대한 필터링 동작은 제1 필터(506) 및 제2 필터(514)에 의해 별도로 수행될 수 있다. 도 6a를 예로서 사용하여, 제1 차원을 감소시키고 중간 데이터를 생성하기 위해 1 x 3 크기의 제1 필터가 먼저 수평으로 적용될 수 있다. 예를 들어, 중간 데이터는 수평 필터가 적용된 후 크기가 5 x 2일 수 있다. 그 후, 중간 데이터는 수직 필터(514)로 전송하기 위해 라인 버퍼(510)에 저장된다. 다음으로, 제2 필터(514)는 중간 데이터의 제2 차원을 추가로 감소시키기 위해 크기가 3 x 1인 수직 필터를 적용한다. 제2 필터(514)는 평균화를 수행할 때 계산된 값에 가중치 인자를 적용하기 위한 하나 이상의 승산기들을 포함할 수 있다. 용어 "수평" 및 "수직"이 사용되지만, 제1 및 제2 차원은 텐서와 같은 데이터세트에서 2개의 상이한 차원들 중 임의의 것을 각자 나타낼 수 있다.
풀링 모드에서, 사후-프로세서(518)가 우회될 수 있다. 제2 포맷 변환기(522)는 도 5를 참조하여 전술한 바와 같이 하나 이상의 포맷 변환들을 수행할 수 있다.
예시적인 요소별 모드
도 6b에 도시된 바와 같은 요소별 모드에서, 제1 필터(506) 및 제2 필터(514) 중 하나 또는 이 둘 모두는 하나 이상의 요소별 동작들을 수행하는 데 사용될 수 있는 반면, 라인 버퍼(510) 및 사후-프로세서(518)는 우회될 수 있다. 요소별 모드에서, 평면 엔진(340)은 입력 데이터의 요소별 동작을 수행한다.
요소별 모드에서의 입력 데이터(342)가 단일 소스 데이터세트로부터 수신되는 경우, 연산은 단항 연산(unary operation)으로 지칭된다. 예를 들어, 평면 엔진(340)은 데이터 프로세서 회로(318)로부터 단일 텐서의 세그먼트만을 페치할 수 있다. 예시적인 단항 연산에서, 입력 데이터(342) 내의 각각의 값이 제곱되어 출력을 생성할 수 있다. 입력 데이터(342)가 2개의 소스 데이터세트들로부터(예를 들어, 데이터 프로세서 회로(318)에 저장된 2개의 데이터세트들로부터) 수신되면, 2개의 소스 데이터세트들을 결합하기 위한 동작은 이항(binary) 연산으로 지칭된다. 2 개의 텐서들이 더해지면, 가산 동작은, 입력 데이터(342)가 2개의 텐서들을 나타내는 두 소스 데이터세트들로부터의 값들을 포함하기 때문에, 이항 연산이다. 일 실시예에서, 평면 엔진(340)은 하나의 동작 사이클에서 삼항(ternary) 연산까지 지원할 수 있다.
요소별 모드에서, 제1 포맷 변환기(502)는 하나 이상의 입력 텐서들을 전치시키는 것(예컨대, 폭-채널 전치), 입력 텐서들의 크기들 및 랭크들을 확대하기 위해 입력 텐서들의 값들을 브로드캐스트하는 것, 및 입력 데이터(342)에 대한 다른 포맷 변환들을 수행하는 것을 포함하지만 이에 제한되지 않는 다양한 태스크들을 수행할 수 있다. 입력 텐서를 전치시키는 것은, 다른 이유들 중에서도, 채널당 이득 또는 바이어스가 벡터 포맷으로 저장될 수 있게 하기 때문에 유리할 수 있다. 이는 요소별 동작들에 대한 하드웨어 풋프린트, 대역폭 및 동작 성능의 측면에서 더 효율적일 수 있다. 값들을 브로드캐스트하는 것은 하나 이상의 차원에서 텐서의 값들을 복제함으로써 하나 이상의 차원에서 입력 데이터(342)의 크기들을 확대시키기 위해 수행될 수 있다. 예를 들어, 제1 포맷 변환기(502)는 열 벡터(1 차원에서 1과 같은 크기를 갖는 벡터)의 데이터 값들을 복제하여 그 크기를 다른 크기로 확대시킬 수 있다. 입력 데이터(342)가 2개의 소스들로부터의 2개의 텐서들을 포함할 때, 텐서들 중 하나 또는 둘 모두의 값들이 브로드캐스팅되어, 2개의 텐서들의 크기 및 랭크들이 다운스트림 요소별 동작들을 위해 매칭되도록 할 수 있다.
제1 필터(506) 및 제2 필터(514) 중 하나 또는 이 둘 모두는 요소별 동작을 수행하도록 재구성될 수 있다. 2 개의 소스들을 포함하는 이항 연산에서, 2 개의 소스들의 데이터 값들이 먼저 인터리빙될 수 있다(예컨대, A1, B1, A2, B2, 등, 여기서 Ai 및 B i는 각자 2 개의 소스들로부터의 데이터 값들이다). 도 6b에 도시된 바와 같이, 제1 소스의 값(620)은 값(640)을 생성하기 위해 제2 소스의 대응하는 값(630)과 결합된다. 제1 및 제2 필터들(506, 514)은 이러한 동작을 요소별 기준으로 수행한다.
평면 엔진(340)은 가산, 감산, 요소별 최대값(예를 들어, 값들(620 및 630)을 비교), 요소별 최소값, 요소별 승산, 및 요소별 합 다음으로 제곱을 포함하지만 이에 제한되지 않는 상이한 타입들의 요소별 동작들을 지원할 수 있다. 필터들(506 및 514)의 가산기들은 2 개의 소스들로부터의 데이터 값들이 인터리빙되고 가산기들을 통해 전달되어 요소별 결과를 생성하는 경우 서로 병렬로 동작하도록 설정할 수 있다. 요소별 동작이 요소별 승산, 요소별 최대값, 또는 요소별 최소값인 경우, 필터들(506 및 514)의 승산기들 또는 디지털 비교기들은 인터리빙된 데이터 값들에 대한 요소별 동작을 수행하도록 설정될 수 있다. 이항 요소별 모드에서, 2개의 텐서들이 결합되어 출력(344)의 버전으로서 출력 텐서를 생성한다.
요소별 모드에서의 제2 포맷 변환기(522)의 기능 및 동작들은, 전치가 제2 포맷 변환기(522)에서 출력(344)에 적용될 수 있다는 것을 제외하고는, 풀링 모드에서의 기능 및 동작들과 실질적으로 동일하다. 제2 포맷 변환기(522)에서의 전치는 제1 포맷 변환기(502)에서의 전치 동작과 관련되거나 관련되지 않을 수 있다. 예를 들어, 하나의 경우에, 역 전치(reversed transpose)가 전치된 텐서에 대해 제2 포맷 변환기(522)에서의 출력(344)에 적용될 수 있지만, 다른 경우에는, 제1 포맷 변환기(502)에서 텐서가 전치되었던 방법과 관련이 없는 전치가 제2 포맷 변환기(522)에서 적용될 수 있다. 마찬가지로, 전치가 제1 포맷 변환기(502)에서 적용되지 않았지만, 전치가 제2 포맷 변환기(522)에서 출력(344)에 적용될 수 있다.
예시적 삼항 모드
삼항 모드는 동작 사이클에서 3 개의 소스 텐서들에 대해 요소별 동작들을 수행하는 특정 타입의 요소별 동작이다. 삼항 모드는 동작 사이클에서 채널 이득-및-바이어스 동작당 요소별로 수행하기 위해 사용될 수 있다. 삼항 모드에서, 3 개의 소스 데이터세트들이 데이터 프로세서 회로(318)로부터 페치된다. 얻어지고 바이어스될 텐서는 제1 소스 데이터세트이다. 이득들에 대한 스케일링 인자들은 제2 소스 데이터세트이다. 바이어스 값들은 제3 소스 데이터세트이다. 소스 데이터세트들을 페치하는 데 있어서, 평면 엔진(340)은 입력 데이터(342)의 일부로서 제1 텐서로서 제1 소스 데이터세트를 페치한다. 평면 엔진(340)은 입력 데이터(342)의 다른 부분으로서 제2 텐서로서 제2 소스 데이터세트 및 제3 소스 데이터세트 둘 모두를 함께 페치한다. 예를 들어, 제2 소스의 값들과 제3 소스의 값들은 제2 텐서의 차원(예컨대, 미사용 차원)으로 배열될 수 있다. 값이 제2 소스 또는 제3 소스로부터의 것인지 여부는 차원에서 값의 인덱스 위치로부터 식별될 수 있다.
삼항 모드에서, 제1 포맷 변환기(502)는 요소별 모드를 참조하여 위에서 논의된 다양한 포맷 변환 태스크들을 수행할 수 있다. 삼항 모드에서, 제1 필터(506) 및 제2 필터(514)는 또한, 각각의 필터가 상이한 값들의 세트들에 대한 요소별 동작들을 수행할 수 있는 차이를 갖고, 요소별 모드를 참조하여 전술된 프로세스와 유사한 방식으로 요소별 동작들을 수행할 수 있다. 예를 들어, 제1 필터(506)는 입력 데이터(342)에 저장된 제1 텐서와 입력 데이터(342) 내의 제2 텐서의 제1 부분으로서 저장된 바이어스 값들의 세트 사이의 요소별 동작을 수행할 수 있다. 제2 필터(514)는 입력 데이터(342)에 저장된 제1 텐서와, 입력 데이터(342) 내의 제2 텐서의 제2 부분으로서 저장된 스케일링 인자들의 세트 사이의 요소별 동작들을 수행할 수 있다.
예시적인 감소 모드
도 6c에 도시된 바와 같은 감소 모드에서, 평면 엔진(340)은 텐서의 랭크를 감소시키는 감소 동작을 수행할 수 있다. 프로세싱 후, 평면 엔진(340)은 감소된 텐서를 나타내는 출력을 제공한다. 예를 들어, 하나의 경우에, 랭크 5 텐서가 랭크 2 텐서로 감소될 수 있다. 다른 경우에, 랭크 3 텐서는 랭크 1 텐서(예컨대, 벡터)로 감소될 수 있다. 평면 엔진(340)은 평균화, 전역 최대값(예컨대, 텐서에서 가장 높은 값) 및 전역 최소값을 포함하는 상이한 타입의 감소를 지원할 수 있다.
감소 모드에서, 평면 엔진(340)은 스칼라 값일 수 있는 집계된 값을 생성하기 위해 감소될 필요가 있는 차원들 내의 값들을 집계하면서, 감소될 필요가 없는 차원의 크기를 유지한다. 이러한 맥락에서, 스칼라 값은 스칼라(예컨대, 랭크 0 텐서) 및 또한 모든 차원들에서 크기 1을 갖는 텐서 둘 모두를 커버할 수 있다. 참조의 편의를 위해, 감소될 차원은 폭 및 높이로 지칭될 수 있는 반면, 감소되지 않을 차원은 채널로 지칭될 수 있다. 그러나, 차원들의 명칭들은 단지 예시이다. 다양한 감소 동작들에서, 감소될 차원들이 상이할 수 있고 또한 감소될 차원들의 수가 또한 상이할 수 있다(예를 들어, 하나의 경우에, 1 차원이 감소되는 반면 2 차원의 크기는 유지됨). 또한, 일부 경우들에서, 텐서의 모든 차원들이 감소될 수 있다.
감소 모드에서, 감소될 텐서는 동작 사이클에서 평면 엔진(340)의 용량에 대응하는 작업 유닛보다 더 클 수 있다. 평면 엔진(340)은 다수의 동작 사이클들에서 감소 동작들을 수행하고 라인 버퍼(510) 내의 상이한 채널 위치들에 대응하는 중간 값들을 저장한다. 감소 모드에서, 평면 엔진(340)은 제2 필터(514), 제1 필터(506), 라인 버퍼(510), 및 사후-프로세서(518)의 시퀀스를 갖도록 프로그래밍될 수 있다. 동작 사이클의 경우, 제2 필터(514)는 입력(342)으로서 페치되는 작업 유닛 내의 값들의 적어도 서브세트를 조정하기 위해 요소별 동작들을 수행할 수 있다. 값들의 서브세트는 작업 유닛에서의 폭 및 높이의 값들에 대응할 수 있다. 각각의 동작 사이클에 대해, 제1 필터(506)는 서브세트의 값들을 집계된 값으로 감소시키는 감소 트리로서 동작한다. 평면 엔진(340)은 단일의 집계된 값을 생성하기 위해 동일한 채널에 대응하는 상이한 작업 유닛들의 집계된 값들을 누산하기 위한 (예컨대, 제1 필터(506)의 일부로서 위치되는) 레지스터를 포함할 수 있다. 라인 버퍼(510)는 채널 차원이 감소되지 않기 때문에 상이한 채널들의 집계된 값들을 개별적으로 저장하기 위한 메모리 위치들을 포함한다. 예를 들어, 도 6c에서, 3 개의 채널들이 있기 때문에, 3 개의 별개의 집계된 값들이 라인 버퍼(510)에 저장된다.
일 실시예에서, 감소 모드에서 제1 포맷 변환기(502)의 동작들 및 기능들은, 감소 모드에서의 제1 포맷 변환기(502)가 제2 소스 데이터세트로부터 데이터를 페치할 수 있다는 것을 제외하고는, 풀링 모드를 참조하여 전술된 것과 유사하다. 제2 소스로부터의 데이터는 제1 필터(506)에서 요소별 모드에서, 예컨대 감산에서의 사용을 위해 사용될 수 있다.
분산 또는 표준 편차를 결정하는 것과 같은 특정 타입의 감소를 수행하기 위해, 제1 필터(506) 또는 제2 필터(514) 중 하나는 요소별 모드에서와 동일한 방식으로 동작할 수 있다. 일 실시예에서, 2 개의 필터들(506 및 514) 중 하나는 풀링 모드에서 평균화를 수행하기 위한 추가적인 승산기 회로들을 포함할 수 있다. 추가적인 승산기 회로들을 갖는 필터는 요소별 동작을 위해 사용될 수 있다. 예를 들어, 일 실시예에서, 제2 필터(514)는 요소별 동작을 수행하기 위해 사용될 수 있다. (예를 들어, 분산 또는 표준 편차를 결정하는 데 있어서) 감소가 감산을 수반하는 경우, 감산에 대응하는 이진 요소별 동작이 제2 필터(514)에 의해 수행될 수 있다. 다른 타입의 감소에 대해, 입력 데이터의 값들에 대해 어떠한 요소별 동작도 수행되지 않고, 제2 필터(514)가 우회될 수 있다.
제1 필터(506)는 입력 데이터(342)의 버전의 값들을 집계하여 값들을 단일 값으로 감소시키기 위한 감소 트리로서 기능한다. 일 실시예에서, 풀링 모드에서 라인 버퍼(510)가 또한 제1 필터(506)로부터 값들을 수신하도록 프로그래밍되기 때문에 제2 필터(514) 대신에 제1 필터(506)를 감소 트리로서 사용하는 것은 라인 버퍼(510)에 연결될 필요가 있는 경로들의 수를 감소시킬 수 있다. 그러나, 다른 실시예에서, 감소 모드에서 제1 필터(506) 및 제2 필터(514)의 역할들이 상호교환될 수 있다. 감소 트리는 입력 데이터(342) 내의 값들 또는 입력 데이터(342)로부터 도출된 값들을 점진적으로 집계하는 계산 유닛들의 복수의 층들을 포함할 수 있다. 제1 필터(506) 내의 상이한 계산 유닛들은 감소 동작의 타입에 따라 사용될 수 있다. 예를 들어, 감소 동작이 텐서에서 값들의 평균, 분산 또는 표준 편차를 결정하는 것이면, 가산기들이 사용되는 계산 유닛들일 수 있다. 감소 동작이 최대값 또는 최소값을 결정하는 것인 경우, 비교기들이 사용되는 계산 유닛들일 수 있다. 감소 트리의 입력 층은 가장 많은 수의 계산 유닛들을 포함할 수 있고, 각각의 후속 층에서의 계산 유닛들의 수는 점진적으로 감소된다. 예를 들어, 각각의 작업 유닛이 64 개의 데이터 값들을 포함하는 경우, 입력 층은 32 개의 계산 유닛들을 포함할 수 있고, 제2 층은 계산 유닛들의 절반(예를 들어, 16 개의 유닛들)을 포함할 수 있고, 제3 층은 추가적으로 감소된 수의 계산 유닛들(예컨대, 8 개의 유닛들) 등을 가질 수 있다. 감소 트리는 단일 값을 계산하기 위해 출력 층의 단일 계산 유닛까지 값들을 계속 집계한다.
감소 모드에서, 라인 버퍼(510)는 제1 필터(506) 및 제2 필터(514)의 다운스트림이다. 이러한 목적을 위해, 라인 버퍼(510)는 가산기들(512)을 포함할 수 있다. 일부 경우들에, 감소될 텐서는 버퍼(334)에 저장된 다수의 소스 데이터세트들을 포함할 수 있다. 예를 들어, 텐서는 텐서가 버퍼(334)에서 다수의 소스 데이터세트들로 분할되도록 충분히 클 수 있다. 소스 데이터세트들은 또한 "패치들"로 지칭될 수 있다 각각의 패치는 다수의 채널들을 포함하고, 패치의 단일 채널에서의 데이터의 서브세트들는 다수의 작업 유닛들을 포함한다. 상이한 채널들에 걸친 값들이 추가로 감소되지 않기 때문에, 라인 버퍼(510)는 가산기들(512)을 사용하여, 라인 버퍼(510)의 상이한 메모리 위치들에 채널당 집계된 값들을 누산한다. 예를 들어, 텐서가 N 개의 채널들을 갖는 경우, N 개의 메모리 위치들은 N 개의 채널들에 대한 감소된 값들을 저장하는 데 사용된다. 채널의 값들은 상이한 패치들에 걸쳐 저장될 수 있고, 라인 버퍼(510)는 그 메모리 위치들에서 상이한 패치들의 값들을 누산한다. 감소된 텐서는 채널의 크기를 유지하는 벡터일 수 있다. 예를 들어, 도 6c에서, 폭 및 높이를 포함하는 각각의 평면은 단일 값으로 감소되지만, 상이한 채널들에 걸친 값들이 별개로 처리된다.
감소에서, 사후-프로세서(518)는 일반적인 계산 회로를 사용하여 수행하기에 비효율적일 수 있는 특정 수학적 계산들을 수행할 수 있다. 이러한 동작은 값들의 제곱근을 결정하는 것을 수반할 수 있다. 이러한 목적으로, 사후-프로세서(518)는 부동 소수점 수들의 제곱근을 계산하는 회로를 포함할 수 있다. 사후-프로세서(518)는 또한 출력(344)의 포맷보다 더 높은 정밀도의 포맷으로 수에 대한 반전을 수행하는 회로를 포함할 수 있다. 다른 예에서, 사후-프로세서(518)는 평균 값을 생성하기 위해 누산된 값들을 스케일링하는 승산기를 포함할 수 있다. 사후-프로세서(518)는 감소 동작들과 연관된 다양한 동작들을 수행하기 위한 다른 회로들을 포함할 수 있다.
감소 모드에서 제2 포맷 변환기(522)의 동작들 및 기능들은, 집계된 값이 하나 이상의 차원들을 따라 반복될 수 있고 생성된 감소된 텐서가 재형상화될 수 있다는 것을 제외하고는, 풀링 모드를 참조하여 전술된 것과 유사하다. 예를 들어, 감소된 텐서는 상이한 크기 또는 랭크를 갖는 다른 텐서로 재형상화될 수 있다. 출력(344)은 스칼라 값, 감소된 텐서, 또는 재형상화된 감소된 텐서일 수 있다.
뉴럴 프로세서를 동작시키는 예시적인 프로세스
도 7은 일 실시예에 따른, 뉴럴 프로세서 회로(218)를 동작시키는 예시적인 프로세스를 도시하는 흐름도이다. 데이터 프로세서 회로(318)는 제1 입력 데이터를 뉴럴 엔진 회로들(314) 중 적어도 하나에 송신한다(710). 제1 입력 데이터는 복수의 채널들 내의 값들을 포함할 수 있다. 제1 입력 데이터는 인스턴스화되고 시스템 메모리(230)에 저장된 기계 학습 모델로부터 유래된 뉴럴 프로세서 회로(218)의 입력일 수 있다. 제1 입력 데이터는 또한 이전 동작 사이클들에서 뉴럴 엔진들(314) 또는 평면 엔진(340)의 출력일 수 있다.
콘볼루션 동작은 제1 출력을 생성하기 위해 하나 이상의 커널들을 사용하여 뉴럴 엔진 회로들(314)에서 제1 입력 데이터에 대해 수행된다(720). 일부 경우들에서, 동일한 제1 입력 데이터가 하나 초과의 뉴럴 엔진 회로들(314)로 송신될 수 있다. 다른 경우들에서, 각각의 뉴럴 엔진 회로(314)는 상이한 제1 입력 데이터를 수신한다. 커널들은 다양한 뉴럴 엔진 회로들(314)에 대해 동일하거나 상이할 수 있다.
제2 입력 데이터는 데이터 프로세서 회로(318)로부터 평면 엔진 회로(340)로 전송된다(730). 이에 응답하여, 평면 엔진 회로(340)는 제2 입력 데이터로부터 제2 출력을 생성한다(740). 평면 엔진 회로(340)의 입력 데이터는 뉴럴 엔진 회로들(314)로부터의 제1 출력 또는 뉴럴 프로세서 회로(218)에 대한 입력 데이터의 프로세싱된 버전에 대응할 수 있다.
평면 엔진 회로(340)의 입력 데이터를 생성하는 프로세스(740)는 평면 엔진 회로(340)의 동작 모드에 기초하여 상이할 수 있다. 풀링 모드에서, 평면 엔진 회로(340)는 입력 데이터의 버전의 공간 크기를 감소시킨다(740A). 예를 들어, 평면 엔진 회로(340)는 제1 필터 회로, 제2 필터 회로, 및 라인 버퍼 회로를 포함한다. 제1 필터 회로를 사용하여, 평면 엔진 회로(340)는 제1 차원에서 입력 데이터의 크기를 감소시켜 중간 데이터를 생성한다. 중간 데이터는 제2 필터 회로로 송신하기 위해 라인 버퍼 회로에 저장될 수 있다. 제2 필터 회로를 사용하여, 평면 엔진 회로(340)는 제2 차원에서 중간 데이터의 크기를 감소시켜 출력을 생성한다.
요소별 모드에서, 평면 엔진 회로(340)는 평면 엔진 회로(340)의 입력 데이터에 대해 요소별 동작을 수행한다(740B). 예를 들어, 적어도 제1 필터 회로 또는 제2 필터 회로는 요소별 동작을 수행한다. 평면 엔진 회로는 감소 모드와 같은 다른 모드들에서 수행할 수 있다. 감소 모드에서, 평면 엔진은 텐서의 랭크를 감소시킨다.
도 7에 도시된 예시적인 프로세스는 뉴럴 프로세서 회로(218)를 동작시키는 프로세스들 중 하나일 뿐이다. 뉴럴 프로세서 회로(218) 내의 엔진들은 임의의 순서로 동작할 수 있다. 예를 들어, 다른 프로세스에서, 데이터세트는 뉴럴 엔진 회로(314)에 의해 프로세싱되기 전에 먼저 평면 엔진 회로(340)에 의해 프로세싱될 수 있다. 또 다른 프로세스에서, 데이터세트는 동일한 타입의 엔진들에 의해 반복적으로 프로세싱될 수 있다.
특정 실시예들 및 애플리케이션들이 예시 및 설명되었지만, 본 발명은 본 명세서에서 개시되는 정확한 구성 및 컴포넌트들로 제한되지 않으며, 당업자에게 자명하게 될 다양한 수정들, 변경들, 및 변화들이, 본 개시내용의 사상 및 범주로부터 벗어나지 않으면서, 본 명세서에서 개시되는 방법 및 장치의 배열, 동작, 및 세부사항들에서 이루어질 수 있다는 것이 이해되어야 한다.

Claims (20)

  1. 뉴럴 프로세서(neural processor)로서,
    복수의 뉴럴 엔진 회로들 - 상기 뉴럴 엔진 회로들 중 적어도 하나는 제1 출력을 생성하기 위해 하나 이상의 커널들과 제1 입력 데이터의 콘볼루션 동작을 수행하도록 구성됨 -; 및
    상기 복수의 뉴럴 엔진 회로들에 커플링된 평면 엔진 회로를 포함하고, 상기 평면 엔진 회로는,
    상기 평면 엔진 회로를 풀링 모드에 배치하는 것에 응답하여 상기 평면 엔진에 의해 수신된 제2 입력 데이터의 버전의 공간 크기를 감소시키고 - 상기 제2 입력 데이터는 상기 제1 출력 또는 상기 뉴럴 프로세서의 입력 데이터의 버전에 대응함 -;
    상기 평면 엔진 회로를 요소별 모드에 배치하는 것에 응답하여 상기 제2 입력 데이터에 대해 요소별 동작을 수행함으로써, 제2 출력을 생성하도록 구성되고, 상기 제2 입력 데이터는 상기 제1 출력 또는 상기 뉴럴 프로세서의 입력 데이터의 버전에 대응하는, 뉴럴 프로세서.
  2. 제1항에 있어서, 상기 복수의 뉴럴 엔진 회로들 및 상기 평면 엔진 회로에 커플링된 데이터 프로세서 회로를 추가로 포함하고, 상기 데이터 프로세서 회로는 상기 평면 엔진 회로로 전송하기 위한 상기 제1 출력 또는 상기 복수의 뉴럴 엔진들로 전송하기 위한 상기 제2 출력을 버퍼링하도록 구성된, 뉴럴 프로세서.
  3. 제1항에 있어서, 상기 평면 엔진 회로는,
    상기 풀링 모드에서, 중간 데이터를 생성하기 위해 상기 제2 입력 데이터의 상기 버전의 제1 차원의 제1 크기를 감소시키도록 구성된 제1 필터 회로; 및
    상기 풀링 모드에서, 상기 제2 출력의 버전을 생성하기 위해 상기 중간 데이터의 제2 차원의 제2 크기를 감소시키도록 구성된 제2 필터 회로를 포함하는, 뉴럴 프로세서.
  4. 제3항에 있어서, 상기 평면 엔진 회로는 상기 제1 필터 회로와 상기 제2 필터 회로 사이에 라인 버퍼 회로를 추가로 포함하고, 상기 라인 버퍼 회로는 상기 제2 필터 회로에 전송하기 위한 상기 중간 데이터를 저장하도록 구성된, 뉴럴 프로세서.
  5. 제3항에 있어서, 상기 제1 필터 회로 또는 상기 제2 필터 회로 중 적어도 하나는, 상기 요소별 모드에서, 상기 제2 입력 데이터의 버전에 대해 상기 요소별 동작을 수행하도록 구성되는, 뉴럴 프로세서.
  6. 제3항에 있어서, 상기 평면 엔진 회로는 상기 제1 필터 회로에 커플링된 포맷 변환기를 추가로 포함하고, 상기 포맷 변환기는 상기 제2 입력 데이터의 상기 버전을 생성하기 위해 상기 제2 입력 데이터에 대해 하나 이상의 포맷 변환들을 수행하도록 구성되는, 뉴럴 프로세서.
  7. 제1항에 있어서, 상기 콘볼루션 동작은 기계 학습 모델을 구현하기 위한 복수의 동작들 중 하나인, 뉴럴 프로세서.
  8. 제1항에 있어서, 상기 평면 엔진 회로는, 감소 모드에서, 텐서의 랭크를 감소시키도록 추가로 구성되는, 뉴럴 프로세서.
  9. 제8항에 있어서, 상기 평면 엔진 회로는,
    상기 풀링 모드에서 수신된 상기 제2 데이터의 상기 공간 크기를 감소시키고,
    상기 요소별 모드에서 하나 이상의 텐서들의 버전들의 상기 요소별 동작을 수행하고,
    상기 감소 모드에서 스칼라 값을 생성하도록 구성된 필터 회로를 포함하는, 뉴럴 프로세서.
  10. 제1항에 있어서, 상기 제1 입력 데이터는 복수의 채널들에 걸친 데이터를 나타내고, 상기 제2 입력 데이터는 상기 채널들 중 하나의 채널에서의 데이터를 나타내는, 뉴럴 프로세서.
  11. 제1항에 있어서, 상기 요소별 동작은 텐서 가산, 요소별 최대값, 요소별 최소값, 또는 요소별 승산 중 하나 이상을 포함하는, 뉴럴 프로세서.
  12. 제1항에 있어서, 상기 평면 엔진 회로의 회로부는 상기 풀링 모드로부터 상기 요소별 모드로 전환될 때 재구성되는, 뉴럴 프로세서.
  13. 뉴럴 프로세서를 동작시키기 위한 방법으로서,
    상기 뉴럴 프로세서의 복수의 뉴럴 엔진 회로들 중 적어도 하나에 제1 입력 데이터를 송신하는 단계;
    제1 출력을 생성하기 위해, 상기 복수의 뉴럴 엔진 회로들 중 상기 적어도 하나를 사용하여, 하나 이상의 커널들과 상기 제1 입력 데이터의 콘볼루션 동작을 수행하는 단계;
    상기 뉴럴 프로세서의 평면 엔진 회로에 제2 입력 데이터를 송신하는 단계 - 상기 평면 엔진 회로는 상기 복수의 뉴럴 엔진 회로들에 커플링됨 -;
    상기 평면 엔진 회로에서, 상기 평면 엔진 회로를 풀링 모드에 배치하는 것에 응답하여 상기 제2 입력 데이터의 버전의 공간 크기를 감소시킴으로써 상기 제2 입력 데이터로부터 제2 출력을 생성하는 단계 - 상기 제2 입력 데이터는 상기 제1 출력 또는 상기 뉴럴 프로세서의 입력 데이터의 버전에 대응함 -; 및
    상기 평면 엔진 회로에서, 상기 평면 엔진 회로를 요소별 모드에 배치하는 것에 응답하여 상기 제2 입력 데이터의 버전의 공간 크기를 감소시킴으로써 상기 제2 입력 데이터로부터 제2 출력을 생성하는 단계를 포함하는, 방법.
  14. 제13항에 있어서, 상기 풀링 모드에서 상기 평면 엔진에 의해 수신된 상기 제2 입력 데이터의 상기 버전의 상기 공간 크기를 감소시키는 단계는,
    중간 데이터를 생성하기 위해, 제1 필터 회로를 사용하여, 상기 제2 입력 데이터의 상기 버전의 제1 차원의 제1 크기를 감소시키는 단계; 및
    상기 제2 출력의 버전을 생성하기 위해, 제2 필터 회로를 사용하여, 상기 중간 데이터의 제2 차원의 제2 크기를 감소시키는 단계를 포함하는, 방법.
  15. 제14항에 있어서, 상기 풀링 모드에서 상기 평면 엔진에 의해 수신된 상기 제2 입력 데이터의 상기 버전의 상기 공간 크기를 감소시키는 단계는,
    상기 제1 필터 회로와 상기 제2 필터 회로 사이의 라인 버퍼 회로에서, 상기 제2 필터 회로에 전송하기 위한 상기 중간 데이터를 저장하는 단계를 추가로 포함하는, 방법.
  16. 제14항에 있어서, 상기 요소별 모드에서 상기 제2 입력 데이터의 상기 요소별 동작을 수행하는 단계는, 상기 제1 필터 회로 또는 상기 제2 필터 회로 중 적어도 하나를 사용하여 상기 요소별 동작을 수행하는 단계를 포함하는, 방법.
  17. 제13항에 있어서, 상기 콘볼루션 동작은 기계 학습 모델을 구현하기 위한 복수의 동작들 중 하나인, 방법.
  18. 제13항에 있어서, 감소 모드에서, 텐서의 랭크를 감소시키는 단계를 추가로 포함하는, 방법.
  19. 전자 디바이스로서,
    기계 학습 모델을 저장하는 메모리; 및
    뉴럴 프로세서를 포함하며, 상기 뉴럴 프로세서는,
    복수의 뉴럴 엔진 회로들 - 상기 뉴럴 엔진 회로들 중 적어도 하나는 제1 출력을 생성하기 위해 하나 이상의 커널들과 제1 입력 데이터의 콘볼루션 동작을 수행하도록 구성됨 -; 및
    상기 복수의 뉴럴 엔진 회로들에 커플링된 평면 엔진 회로를 포함하고, 상기 평면 엔진 회로는,
    상기 평면 엔진 회로를 풀링 모드에 배치하는 것에 응답하여 상기 평면 엔진에 의해 수신된 제2 입력 데이터의 버전의 공간 크기를 감소시키고 - 상기 제2 입력 데이터는 상기 제1 출력 또는 상기 뉴럴 프로세서의 입력 데이터의 버전에 대응함 -;
    상기 평면 엔진 회로를 요소별 모드에 배치하는 것에 응답하여 상기 제2 입력 데이터에 대해 요소별 동작을 수행함으로써, 제2 출력을 생성하도록 구성되고, 상기 제2 입력 데이터는 상기 제1 출력 또는 상기 뉴럴 프로세서의 입력 데이터의 버전에 대응하는, 전자 디바이스.
  20. 제19항에 있어서, 상기 콘볼루션 동작은 기계 학습 모델을 구현하기 위한 복수의 동작들 중 하나인, 전자 디바이스.
KR1020227012454A 2019-10-08 2020-09-23 뉴럴 프로세서를 위한 다중 모드 평면 엔진 KR20220062620A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/596,439 US20210103803A1 (en) 2019-10-08 2019-10-08 Multi-Mode Planar Engine For Neural Processor
US16/596,439 2019-10-08
PCT/US2020/052073 WO2021071670A1 (en) 2019-10-08 2020-09-23 Multi-mode planar engine for neural processor

Publications (1)

Publication Number Publication Date
KR20220062620A true KR20220062620A (ko) 2022-05-17

Family

ID=72826978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227012454A KR20220062620A (ko) 2019-10-08 2020-09-23 뉴럴 프로세서를 위한 다중 모드 평면 엔진

Country Status (4)

Country Link
US (1) US20210103803A1 (ko)
KR (1) KR20220062620A (ko)
CN (1) CN114761969A (ko)
WO (1) WO2021071670A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11513799B2 (en) * 2019-11-04 2022-11-29 Apple Inc. Chained buffers in neural network processor
US11496775B2 (en) * 2020-02-20 2022-11-08 Tencent America LLC Neural network model compression with selective structured weight unification
KR20210156554A (ko) * 2020-06-18 2021-12-27 삼성전자주식회사 텐서 처리 방법, 가속기 및 이를 포함한 전자 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9411726B2 (en) * 2014-09-30 2016-08-09 Samsung Electronics Co., Ltd. Low power computation architecture
US9959498B1 (en) * 2016-10-27 2018-05-01 Google Llc Neural network instruction set architecture
US10037490B2 (en) * 2016-12-13 2018-07-31 Google Llc Performing average pooling in hardware
KR102415508B1 (ko) * 2017-03-28 2022-07-01 삼성전자주식회사 컨볼루션 신경망 처리 방법 및 장치
GB2568086B (en) * 2017-11-03 2020-05-27 Imagination Tech Ltd Hardware implementation of convolution layer of deep neutral network
US11436483B2 (en) * 2018-01-17 2022-09-06 Mediatek Inc. Neural network engine with tile-based execution
US11586907B2 (en) * 2018-02-27 2023-02-21 Stmicroelectronics S.R.L. Arithmetic unit for deep learning acceleration

Also Published As

Publication number Publication date
US20210103803A1 (en) 2021-04-08
WO2021071670A1 (en) 2021-04-15
CN114761969A (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
US11604975B2 (en) Ternary mode of planar engine for neural processor
US11537864B2 (en) Reduction mode of planar engine in neural processor
US11513799B2 (en) Chained buffers in neural network processor
KR20220062620A (ko) 뉴럴 프로세서를 위한 다중 모드 평면 엔진
US20220156575A1 (en) Multi-dimensional tensor support extension in neural network processor
US20240037399A1 (en) Texture unit circuit in neural network processor
US11934941B2 (en) Asynchronous task execution for neural processor circuit
US20220036163A1 (en) Chained neural engine write-back architecture
US20230206051A1 (en) Broadcasting mode of planar engine for neural processor
US11853868B2 (en) Multi dimensional convolution in neural network processor
KR20220089712A (ko) 뉴럴 프로세서 회로에서의 보안 모드 스위칭
US20230169316A1 (en) Indexing Operations In Neural Network Processor
US20230394276A1 (en) Subtask storage for streaming convolutions in neural network processor
US11144615B1 (en) Circuit for performing pooling operation in neural processor
US20220108155A1 (en) Mappable filter for neural processor circuit
US20220036158A1 (en) Task skew management for neural processor circuit
US20230121448A1 (en) Reduction operation with retention in neural network processor
US20230128047A1 (en) Binary comparison and reduction operations in neural network processor
US20220398440A1 (en) Circular buffering in neural network processor
US20220222510A1 (en) Multi-operational modes of neural engine circuit
US20220222509A1 (en) Processing non-power-of-two work unit in neural processor circuit
US20230229902A1 (en) Key-based comparison in neural engine circuit
US20230289291A1 (en) Cache prefetch for neural processor circuit
US20230368008A1 (en) Memory-efficient streaming convolutions in neural network processor
US20230236799A1 (en) Stochastic rounding for neural processor circuit

Legal Events

Date Code Title Description
E902 Notification of reason for refusal