KR20220062328A - 웨이퍼 검사 방법 및 시스템 - Google Patents

웨이퍼 검사 방법 및 시스템 Download PDF

Info

Publication number
KR20220062328A
KR20220062328A KR1020227011213A KR20227011213A KR20220062328A KR 20220062328 A KR20220062328 A KR 20220062328A KR 1020227011213 A KR1020227011213 A KR 1020227011213A KR 20227011213 A KR20227011213 A KR 20227011213A KR 20220062328 A KR20220062328 A KR 20220062328A
Authority
KR
South Korea
Prior art keywords
wafer
image
list
converting
feature vector
Prior art date
Application number
KR1020227011213A
Other languages
English (en)
Inventor
자그디시 찬드라 사라스와툴라
필리프 휘트볼
Original Assignee
칼 짜이스 에스엠테 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 짜이스 에스엠테 게엠베하 filed Critical 칼 짜이스 에스엠테 게엠베하
Publication of KR20220062328A publication Critical patent/KR20220062328A/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/10Segmentation; Edge detection
    • G06T7/11Region-based segmentation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/10Segmentation; Edge detection
    • G06T7/136Segmentation; Edge detection involving thresholding
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • G06T2207/10061Microscopic image from scanning electron microscope
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10116X-ray image
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼 검사 방법 및 시스템은 취득된 이미지를 다각형 체인 표현으로 변환하는 단계(21)를 포함한다. 다각형 체인 표현은 피처 벡터로 변환된다(23). 피처 벡터는 설계 데이터에 기초하여 획득된 추가 피처 벡터와 비교된다(26).

Description

웨이퍼 검사 방법 및 시스템
본 개시내용은 웨이퍼 검사 방법 및 시스템에 관한 것이다.
일반적으로, 반도체 구조는 최소 구조 크기 또는 임계 치수가 약 5 나노미터 이하로 구축되며, 더 작은 임계 치수를 갖는 디바이스가 개발되고 있다. 이러한 반도체 구조의 제조는 반도체 다이의 어레이를 형성하기 위해 블랭크 웨이퍼로 시작하여 약 1000개의 제조 단계를 수반할 수 있으며, 각각의 반도체 다이는 반도체 구조를 포함한다. 제조 단계는, 예를 들어 약 100개의 리소그래피 단계를 포함할 수 있다. 현대 제조 라인에서는, 시간당 최대 200개의 웨이퍼가 각각의 리소그래피 단계를 통과할 수 있다.
100%에 가까운 높은 수율의 반도체 구조를 획득하기 위해서, 통상적으로 결함으로 이어지는 프로세스 변동을 나타낼 수 있는 임의의 제조 단계의 변동을 면밀히 모니터링하는 것이 바람직하다. 따라서, 고속 인라인 메트롤로지(in-line metrology)가 다양한 제조 단계 사이에서 사용되거나 제조 단계에 일체화된다. 이 메트롤로지는 때때로 웨이퍼 검사라고도 지칭된다. 메트롤로지 도구는 특정 제조 단계 후에 구조 내에서 프로세스 변동 또는 결함 후보의 징후를 검출하는 데 사용된다. 반도체 구조의 제조에 사용되는 통상적인 실리콘 웨이퍼는 최대 12 인치(300 mm)의 직경을 갖는다. 구조 크기가 작은 경우, 임계 치수 정도의 결함 후보는 바람직하게는 단시간에 매우 넓은 영역에서 식별된다.
웨이퍼 검사의 경우, 일반적으로 스캐닝 전자 현미경(scanning electron microscopy)(SEM) 또는 x-선 회절과 같은 기술을 사용하여 웨이퍼 표면의 일종의 이미지를 취득한다. 피처 크기에 비교하여 웨이퍼의 넓은 영역을 감안할 때, 분석되어야 할 데이터의 양은 막대하게 된다.
이러한 막대한 양의 데이터를 분석하기 위한 몇 가지 접근법으로는 기계 학습 기술의 사용을 포함하지만, 여기에는 다양한 도전 과제가 제기된다. 특히, 기계 학습 기술에는 통상적으로 샘플 및 훈련 시간이 수반된다. 또한, 물체 검출 알고리즘은, 예를 들어 자율 주행 자동차나 얼굴 인식과 같은 다양한 용례에 사용되어 왔지만, 이러한 알고리즘을 웨이퍼 검사에 적용하는 것은 도전 과제가 제기된다.
독립 청구항에 한정된 방법, 디바이스 및 시스템이 제공된다. 종속 청구항은 추가의 실시예를 한정한다.
본 개시내용은 대형 웨이퍼 상의 작은 피처 크기로도 단시간에 복수의 웨이퍼를 검사하는 것을 돕는 웨이퍼 검사 방법 및 시스템을 제공하고자 한다.
일반적인 양태에서, 웨이퍼 검사 방법은: 처리된 웨이퍼의 이미지를 취득하는 단계; 이미지를 다각형 체인 표현으로 변환하는 단계; 다각형 체인 표현을 피처 벡터 리스트로 변환하는 단계; 피처 벡터 리스트를 웨이퍼에 대한 기준 데이터에 기초하여 획득된 추가 피처 벡터 리스트와 비교하는 단계; 및 비교에 기초하여 웨이퍼의 결함을 결정하는 단계를 포함한다.
본 명세서에 사용될 때, 처리된 웨이퍼는 부분적으로 처리되거나 완전히 처리된 웨이퍼, 또는 다시 말해서 웨이퍼의 프론트-엔드 처리 중 또는 후에 임의의 스테이지에서의 웨이퍼를 지칭할 수 있다. 이미지를 다각형 체인 표현으로 변환한 다음 이를 피처 벡터 리스트로 변환함으로써, 설계 데이터를 기초로 하는 피처 벡터와의 빠른 비교가 결함을 검출하기 위해 가능하다. 또한, 설계가 기준 데이터로서 사용되기 때문에, 새로운 결함 유형의 패턴이 쉽게 검출될 수 있다.
이미지를 취득하는 단계는 다중 빔 스캐닝 전자 현미경 검사법에 의해 이미지를 취득하는 단계를 포함할 수 있다. 다중 빔 스캐닝 전자 현미경 검사법은 단시간에 고해상도 이미지를 획득하게 한다.
다각형 체인 표현은 폐쇄된 다각형 체인, 예를 들어 오직 폐쇄된 다각형 체인만을 포함할 수 있다.
피처 벡터 리스트는 볼록 코너, 오목 코너, 에지 및 라인 단부 중 하나 이상을 포함할 수 있다.
다각형 체인 표현으로 변환하는 단계는 취득된 이미지의 이미지 요소를 임계값과 비교하는 단계를 포함할 수 있다.
취득된 이미지를 다각형 체인 표현으로 변환하는 단계는 또한 윤곽 추출을 수행하는 단계, 코너 검출을 수행하는 단계, 또는 라인 단부 연장을 수행하는 단계는 포함할 수 있다.
이러한 이미지 처리 기술을 사용하면 효율적인 처리가 가능하게 된다.
방법은 기준 데이터를 추가 피처 벡터 리스트로 변환하는 단계를 더 포함할 수 있다.
기준 데이터를 추가 피처 벡터 리스트로 변환하는 단계는 기준 데이터를 취득된 이미지에 정렬하거나 기준 데이터를 취득된 이미지와 레지스터링(registering)하는 단계를 포함할 수 있다. 이러한 방식으로, 설계 데이터에 기초하여, 취득된 이미지에 맞는 기준이 획득될 수 있다. 기준 데이터를 취득된 이미지에 정렬하거나 기준 데이터를 취득된 이미지와 레지스터링하는 단계는 기준 데이터, 취득된 이미지 또는 둘 모두를 수정(예를 들어, 좌표 변환, 회전, 병진 또는 크기 변환과 같은 변환을 수행)함으로써 수행될 수 있다.
기준 데이터는 설계 데이터, 기준 웨이퍼 및 기준 칩으로 구성된 그룹으로부터 선택될 수 있다.
이미지를 다각형 체인 표현으로 변환하는 것, 다각형 체인 표현을 피처 벡터 리스트로 변환하는 것, 및 기준 데이터를 추가 피처 리스트로 변환하는 것 중 하나 이상을 변환하는 것은 기계 학습에 기초할 수 있다.
이미지를 다각형 체인 표현으로 변환하는 것, 다각형 체인 표현을 피처 벡터 리스트로 변환하는 것, 및 기준 데이터를 추가 피처 리스트로 변환하는 것 중 하나 이상 각각은 대안적으로 또는 추가적으로 이미지 분석에 기초할 수 있다.
일반적인 양태에서, 웨이퍼 검사 시스템은 처리된 웨이퍼의 이미지를 취득하도록 구성된 이미지 취득 디바이스, 및 평가 디바이스를 포함한다. 평가 디바이스는, 이미지를 다각형 체인 표현으로 변환하고; 다각형 체인 표현을 피처 벡터 리스트로 변환하며; 피처 벡터 리스트를 웨이퍼에 대한 기준 데이터에 기초하여 획득된 추가 피처 벡터 리스트와 비교하고; 비교에 기초하여 웨이퍼의 결함을 결정하도록 구성된다.
이미지 취득 시스템은 다중 빔 스캐닝 전자 현미경을 포함할 수 있다.
디바이스, 특히 평가 디바이스는 전술한 방법 중 임의의 것을 수행하도록 구성될 수 있다.
일반적인 양태에서, 방법은, 처리된 웨이퍼의 이미지를 다각형 체인 표현으로 변환하는 단계; 다각형 체인 표현을 제1 피처 벡터 리스트로 변환하는 단계; 제1 피처 벡터 리스트를 웨이퍼에 대한 기준 데이터에 기초하여 획득된 제2 피처 벡터 리스트와 비교하는 단계; 및 비교에 기초하여 웨이퍼의 결함을 결정하는 단계를 포함한다.
일반적인 양태에서, 방법은, 처리된 웨이퍼의 이미지의 다각형 체인 표현을 제1 피처 벡터 리스트로 변환하는 단계; 제1 피처 벡터 리스트를 웨이퍼에 대한 기준 데이터에 기초하여 획득된 제2 피처 벡터 리스트와 비교하는 단계; 및 비교에 기초하여 웨이퍼의 결함을 결정하는 단계를 포함한다.
일반적인 양태에서, 시스템은 처리된 웨이퍼의 이미지를 취득하도록 구성된 제1 디바이스를 포함한다. 시스템은 또한, 취득된 이미지를 다각형 체인 표현으로 변환하고; 다각형 체인 표현을 제1 피처 벡터 리스트로 변환하며; 제1 피처 벡터 리스트를 웨이퍼에 대한 기준 데이터에 기초하여 획득된 제2 피처 벡터 리스트와 비교하고; 비교에 기초하여 웨이퍼의 결함을 결정하도록 구성된 제2 디바이스를 포함한다.
도 1은 일부 실시예에 대한 적용 환경을 예시하는 차트이다.
도 2는 실시예에 따른 방법을 예시하는 흐름도이다.
도 3은 실시예에 따른 시스템을 예시하는 블록도이다.
도 4a 내지 도 4c는 일부 실시예에서 사용되는 다각형 체인으로의 변환을 예시하는 다이어그램이다.
도 5는 일부 실시예에 따른 작동을 추가로 예시하기 위한 다이어그램이다.
도 6a 및 도 6b는 도 2의 방법의 변형을 도시한다.
이하, 첨부 도면을 참조하여 다양한 실시예를 상세히 설명한다. 이들 실시예는 단지 예로서 이해하여야 하며 어떤 식으로든 제한하는 것으로 해석되어서는 안된다.
상이한 실시예로부터의 피처들이 조합되어 추가의 실시예를 형성할 수 있다. 실시예들 중 하나와 관련하여 설명된 변형 또는 수정은 또한 다른 실시예에도 적용될 수 있고, 그에 따라 반복적으로 설명하지 않을 것이다.
본 명세서에 설명된 실시예는 반도체 디바이스의 제조 동안 인라인 메트롤로지 웨이퍼 검사를 위해 사용될 수 있다. 다양한 실시예에 대한 적용 환경으로서 반도체 디바이스의 그러한 제조에 대한 예가 도 1에 예시되어 있다.
도 1에서, 반도체 디바이스의 제조는 블랭크 웨이퍼(10)로 시작한다. 이러한 블랭크 웨이퍼(10)에 대한 예는 실리콘 웨이퍼 또는 갈륨 비소 웨이퍼를 포함하지만, 반도체 디바이스 제조에 사용되는 임의의 반도체 웨이퍼 또는 기타 기판이 사용될 수 있다. 먼저, 웨이퍼(10)는 11에서 소위 프론트-엔드 처리를 받는다. 프론트-엔드 처리는 웨이퍼 상의 구조가 서로 기계적으로 분리되기 전에 웨이퍼 상에 또는 웨이퍼에 구조가 형성되는 모든 처리 단계와 관련된다. 양산을 위해, 웨이퍼 상에 복수의 동일한 구조를 형성한 다음, 이를 별개의 반도체 디바이스로 분리한다. 프론트-엔드 처리(11)의 웨이퍼(10)는 복수의 제조 단계(13)를 받는다. 이러한 제조 단계는 에칭, 반도체 층 또는 금속 층의 층 퇴적, 예를 들어 도핑, 세정, 웨이퍼 평탄화, 레지스트 코팅 및 레지스트 처리, 리소그래피 노광 등을 위한 확산 또는 주입을 포함할 수 있다. 이들 제조 단계를 통해, 웨이퍼(10) 상에 구조가 형성된다.
특정 제조 단계 후에, 웨이퍼는 14에서 인라인 웨이퍼 검사를 받는다. 인라인 웨이퍼 검사에서, 도 2 내지 도 6을 참조하여 아래에서 추가로 설명되는 방법 및 디바이스를 사용하여 웨이퍼의 결함 맵(16)을 획득하고, 즉, 웨이퍼 구조 상에 원하는 대로 형성되지 않은 정보를 획득한다. 일반적으로, 이러한 웨이퍼 검사는 막 두께, 막 균일성, 외부 입자 또는 오염물의 검출과 같은 물리적 파라미터의 다양한 측정 또는 저항이나 커패시턴스와 같은 전기적 파라미터의 측정을 포함할 수 있다. 아래에서 추가로 설명되는 실시예에서, 특히 웨이퍼 상에 형성된 구조의 피처 및 치수는 웨이퍼의 이미지를 취득함으로써 평가된다. 이들 측정은, 직접적으로 또는 특정 테스트 구조를 사용하여 제품 웨이퍼, 즉, 판매용 반도체 디바이스를 제조하는 데 사용되는 웨이퍼에서, 또는 대안적으로 특정 비기능 모니터 웨이퍼(더미 웨이퍼라고도 지칭됨)에서 직접 수행될 수 있다. 특별히 설계된 테스트 구조는 프로세스 제어 모니터(process control monitor)(PCM)라고도 공지되어 있다. 이들 측정 외에도, 일부 측정은 실제로 "현장에서", 즉, 제조 단계 동안 수행된다.
웨이퍼의 결함 맵이 결함을 나타내면, 즉, 결함이 검출되는 경우, 결함이 검출된 웨이퍼는 17에서 앳라인 웨이퍼 결함 검토 및 분류에 제공될 수 있다. "앳라인(at-line)"은 이 경우 웨이퍼가 추가 검사를 위해 일반적인 생산 프로세스에서 취출되었음을 나타낸다. 특히, 17의 검토에서, 웨이퍼 결함 맵에서 식별된 위치는 프로세스 변동 또는 결함의 식별을 확인하고 분류하기 위해 검토될 수 있다. 17에서 결함의 존재 또는 부재의 결정은 이미지 데이터를 다른 물체의 유사한 섹션에 대해 이전에 수집된 데이터와 비교함으로써 수행될 수 있거나(다이-투-다이), 기준 데이터베이스(다이-투-데이터베이스) 또는 설계 데이터(다이-투-CAD)의 대응 부분에 대한 비교에 의해 수행될 수 있다. 대표적인 결함의 집합을 형성하는 결함 데이터베이스, 이상적인 또는 대표적인 구조에 관한 정보를 수집하는 CAD 데이터베이스, 및 프로세스 레시피를 포함하는 데이터베이스에서 모든 데이터가 취급 및 제어될 수 있다. 그 결과, 15에서 제조에 대한 피드백 명령이 제공되어, 예를 들어 프로세스 변동에 대응하기 위해 제조 파라미터를 수정하거나, 예를 들어 대응하는 제조 시스템에서 가능한 오작동 구성요소로 인해 유지 보수를 수행하라는 명령도 제공될 수 있다.
이들 단계는 18에서 프론트-엔드 처리의 모든 층이 완료될 때까지 반복된다. 이 후에, 19에서 웨이퍼 프로브 테스트가 수행될 수 있으며, 여기서 예를 들어 웨이퍼 상의 구조는 테스트 측정을 수행하기 위해 프로브에 의해 전기적으로 접촉된다. 이것으로 프론트-엔드 처리를 종료한다.
11에서의 프론트-엔드 처리 후, 웨이퍼가 별개의 칩으로 다이싱되고 칩이 패키징되는 백-엔드 처리(12)가 이어진다. 제조된 반도체 디바이스에 대한 더 많은 테스트는 백-엔드 처리(12) 동안 발생할 수 있다.
서론 부분에서 이미 설명한 바와 같이, 14의 인라인 웨이퍼 검사에서 대형 반도체 웨이퍼 및 작은 구조 크기의 경우, 막대한 양의 데이터가 수집되고 분석되어야 한다. 도 2 내지 도 5를 참조하여 아래에 설명되는 실시예는 14의 인라인 웨이퍼 검사를 구현하는 데 도움이 될 수 있다.
도 2는 실시예에 따른 방법을 예시하는 흐름도이고, 도 3은 방법이 구현될 수 있는 대응하는 시스템을 도시한다. 도 4a 내지 도 4c 및 도 5는 도 2의 방법 및 도 3의 시스템을 설명하는 데 추가로 사용될 다이어그램을 도시한다.
20에서, 방법은 검사될 웨이퍼의 이미지 취득을 수행하는 단계를 포함한다. 이를 위해, 도 3의 시스템은 이미지 취득 디바이스를 포함한다. 본 명세서에 사용될 때, 용어 "이미지"는 광범위하게 해석되어야 하며 이미지 요소 어레이에서 웨이퍼 상에 형성된 구조를 나타낼 수 있는 모든 데이터를 포함한다. 원하는 이미징의 종류는 또한, 더 작은 구조의 경우 더 높은 해상도 기술이 바람직하기 때문에, 웨이퍼 상의 구조의 크기에 따라 달라질 수 있다. 특히, 이미지 취득 디바이스(30)는 분광학적 메트롤로지, x-선 투과 또는 회절 현미경과 같은 x-선을 사용하는 메트롤로지와 같은 단파장의 광을 사용하는 광학 이미지 취득 디바이스, 또는 전자 또는 다른 하전 입자, 예컨대 갈륨 또는 헬륨 이온을 사용하는 스캐닝 전자 현미경(scanning electron microscope)(SEM) 또는 집속 이온 빔(focused ion beam)(FIB) 현미경과 같은 하전 입자를 사용하는 디바이스일 수 있다. 하전 입자를 사용하는 이들 디바이스는 또한 집합적으로 하전 입자 현미경(charged particle microscope)(CPM)이라고 지칭된다. 이미지는 1차 방사선, 즉, 하전 입자 빔의 조사에 응답하여 웨이퍼로부터 방출되는 2차 입자 또는 방사선에 기초하여 형성된다. 2차 방사선은 2차 전자 또는 후방 산란된 하전 입자, 또는 광 또는 x-선과 같은 전자기 방사선의 형태일 수 있다. 2차 방사선의 조성, 에너지 및 각도는 1차 방사선의 에너지에 의해 제어될 수 있으며, 스캐닝된 웨이퍼 표면의 재료 조성 및 표면 품질을 나타낸다.
하전 입자 현미경(CPM) 분야에서의 최근 개발은 다중 빔 스캐닝 전자 현미경(multi-beam scanning electron microscope)인 MSEM이다. MSEM에서, 웨이퍼는 1차 방사선으로서, 예를 들어 80 내지 10000 전자 빔을 포함하는 전자 빔 어레이에 의해 조사된다. 각각의 전자 빔은 통상적으로 다음의 인접한 전자 빔으로부터 1 내지 200 마이크로미터의 거리만큼 떨어져 있다. 예를 들어, MSEM은 육각형 어레이 상에 배열된 100개의 별개의 전자 빔을 가질 수 있고, 전자 빔은 10 μm의 거리만큼 떨어져 있다. 이들 전자 빔은 물체 위에서 평행하게 스캐닝되어, 예를 들어 110 μm 직경의 이미지 패치를 형성한다. 이미지 패치를 취득한 후, 기판 또는 웨이퍼 스테이지는 다음 패치 위치로 이동되고 전자 빔 어레이를 다시 스캐닝함으로써 다음 패치의 이미지가 획득된다. 이에 의해, 다수의 이미지 패치를 함께 스티칭함으로써 5 nm 미만의 해상도를 갖는 고해상도 이미지를 형성할 수 있다. 웨이퍼 상의 특정 위치에 대해, 예를 들어, 앞서 설명한 PCM에 대해 또는 중요 영역에 대해서만 고해상도 이미지를 취득하는 것도 가능하다. MSEM을 사용하여, 웨이퍼 표면의 빠른 스캐닝이 가능하므로, 높은 처리량과 몇 nm, 예를 들어, 5 nm의 고해상도를 갖는 웨이퍼 메트롤로지에 매우 적합하다. 처리량은 해상도와 빔렛의 개수에 따라 달라질 수 있다. 100개의 빔렛의 경우, 처리량의 통상적인 예는 3.5 제곱 mm/min(분당 제곱 밀리미터) 또는 최대 10 제곱 mm/min이다. 빔렛의 개수가 증가한 경우, 예를 들어, 100 x 100 빔렛의 경우, 처리량은 최대 300 제곱 mm/min 초과, 또는 심지어는 500 제곱 mm/min 초과, 또는 심지어는 1000 제곱 mm/min 초과일 수 있다.
그러나, 본 명세서에 설명된 기술의 사용은 이미지 취득 디바이스(30)로서 MSEM에 제한되지 않으며, 결과적인 이미지가 충분히 높은 해상도, 즉, 충분히 높은 픽셀 밀도를 갖는 한, 가장 작은 관련 세부 사항, 예를 들어 도 2의 방법에 의해 검출되어야 하는 웨이퍼의 의도된 구조로부터의 가장 작은 발생 결함 또는 편차를 캡처하기 위해, 예를 들어 전술한 바와 같이 높은 처리량의 다른 이미지 취득 디바이스도 사용될 수 있다. 이러한 이미지 취득 디바이스는, 예를 들어 스캐닝 전자 빔 컬럼의 일체형 어레이일 수 있다.
취득된 이미지에 대한 예가 참조 번호 50을 갖는 도 5에 도시되어 있다. 여기서, 웨이퍼 상에 라인 구조가 형성되었다. 이미지(50)의 중간에, 라인 구조로부터의 편차가 보인다.
이어서, 이 이미지는 도 2의 방법을 사용하여 추가로 처리된다. 이를 달성하기 위해, 도 3의 시스템에서, 평가 디바이스(31)가 제공된다. 평가 디바이스(31)는, 예를 들어 데스크탑 컴퓨터, 랩탑, 태블릿 PC 등과 같이 그에 따라 프로그램된 프로세서를 갖는 컴퓨터 또는 유사한 디바이스일 수 있다. 다른 실시예에서, 방법의 일부 또는 전부는 주문형 집적 회로(application specific integrated circuit)(ASIC) 또는 필드 프로그래밍 가능한 게이트 어레이(field programmable gate array)(FPGA)와 같은 특정 하드웨어를 사용하여 구현될 수 있다. 일반적으로, 다음에서 설명되는 처리를 수행할 수 있는 임의의 디바이스가 사용될 수 있다.
21에서, 20에서 취득한 이미지는 다각형 체인 표현으로 변환되도록 처리된다. 다각형 체인은 연결된 일련의 선분이다. 본 출원의 맥락에서, 이러한 다각형 체인은 또한 단일 선분만을 포함할 수 있음에 유의해야 한다. 일부 경우에, 다각형 체인이 폐쇄되어, 시리즈의 마지막 선분이 제1 선분에 연결된다. 이 경우, 다각형이 형성된다. 일부 실시예에서, 오직 폐쇄된 다각형 체인, 즉, 다각형만이 사용된다. 예를 들어, 반도체 칩 레이아웃을 설계할 때, 설계에 사용되는 많은 도구에서, 다각형만 사용된다. 이러한 경우, 설계에서 라인으로 보이는 것은, 예를 들어 얇고 긴 직사각형에 의해 형성될 수 있다. 이러한 설계를 일치시키기 위해, 21 및 이후의 단계에서도 다각형이 사용될 수 있다. 그러나, 다른 실시예에서, 개방된 다각형 체인도 사용될 수 있다. 다각형 체인으로의 변환을 위해, 20에서 취득된 이미지는 일련의 이미지 처리 단계를 받을 수 있다. 다시 말하면, 이미지에 존재하는 형상은 아래에 설명되는 바와 같이 설계에 존재하기 때문에 실제 다각형 체인과 유사하도록 처리된다.
제1 단계로서, 일부 실시예의 이미지는, 배경으로부터 다각형 체인으로 이후에 변환되는 전경을 분리하기 위해 흑백 변환을 위한 임계화를 받는다. 예를 들어, 도 53의 이미지(50)에서, 임계값은 배경을 제거하도록 설정될 수 있다.
예를 들어, 이미지는 그레이스케일 이미지로서 제공될 수 있다. 임계화에서, 픽셀 임계화에 의해 그레이스케일 이미지가 이진 영상으로 변환되어 데이터 감소가 달성된다. 임계값 선택 후, 선택된 임계값 미만인 그레이 레벨 값을 갖는 모든 픽셀은 0으로 설정되고(흑색, 예를 들어 배경), 임계값 이상인 그레이 레벨 값을 갖는 모든 픽셀은 1로 분류된다(백색, 예를 들어, 전경). 임계화에 대한 추가 세부 사항은 https://www.geeksforgeeks.org/matlab-converting-a-grayscale-image-to-binary-image-using-thresholding/에서 확인할 수 있다.
그 후, (예를 들어, 폐쇄된 다각형 체인을 형성하기 위해) 윤곽 추출, 코너 검출 및 연장과 같은 이미지 처리 기술이 수행될 수 있다. 일반적으로, 다양한 피처 추출 기술, 특히 다각형 피처 추출 기술이 사용될 수 있다. 피처 추출 기술에 대한 개요는 https://en.wikipedia.org/w/index.php?title=Feature_extraction&oldid=877129337로부터 2019년 5월 16일 15:18에 검색된 영어 위키피디아 페이지 "feature extraction"에서 확인될 수 있다.
윤곽 추출에 대한 예는 Li Huanliang, 4th National Conference on Electrical, Electronics and Computer Engineering (NCEECE 2015), 1185 - 1189 (2016)로부터의 컴퓨터 기술 기반 이미지 윤곽 추출 방법에서 확인될 수 있다.
이러한 방식으로, 맨해튼 다각형 체인이 보이게 된다. "맨해튼 다각형 체인"이라는 용어는 직각만 있는 다각형 체인을 지칭한다. 직선 다각형 체인이라고도 지칭된다.
다각형 체인 표현, 특히 맨해튼 다각형 체인 표현으로의 변환에 대한 몇 가지 예가 도 4a 내지 도 4c에 도시되어 있다. 도 4a에서, 상부 원형 코너(41)가 직사각형 다각형 체인(42)으로 변환된다. 도 4b에서, 원형 상부 부분을 갖는 폐쇄된 형상(43)이 직사각형 형상(44)으로 변환된다. 도 4c에서, 하부 원형 코너(45)가 대응하는 직사각형 다각형 체인(46)으로 변환된다.
실시예에서, 변환을 위해, 이미지로부터 추출된 윤곽이 가장 가까운 맨해튼 다각형 구조로 변환된다. 일부 실시예에서, 이는 윤곽 근사 또는 볼록 껍질 추출과 같은 이미지 처리 알고리즘을 사용하여 달성될 수 있다. 윤곽 추출은 지정된 정밀도에 따라 윤곽 형상을 꼭짓점 수가 적은 다른 형상에 근사시킨다. 볼록 껍질 추출에서, 다각형 체인은 볼록 결함에 대해 점검되고 볼록 형태가 제거된다. 결과적으로, 볼록 형상의 감소된 다각형 체인이 추출된다.
예시적인 이미지(50)의 경우, 다각형 체인 표현으로의 변환 결과는 도 5의 51에 도시되어 있다. 여기서, 수직 구조는 이제 수직 라인으로 나타나며, 이미지 중간에서 라인 구조로부터의 편차는 직사각형의 다각형으로 변환된다.
실시예에서, 이는 여전히 이미지이지만, 실질적으로 다각형 체인 피처만을 나타내도록 처리되었다는 점에 유의해야 한다.
도 2를 참조하면, 23에서 방법은 이렇게 획득된 다각형 체인 표현을 피처 벡터 리스트로 변환하는 단계를 포함한다. 이는 이제 다각형 체인이 그 피처(예를 들어, 코너, 라인, 라인 단부)의 측면에서, 특히 벡터로서 설명된다는 것을 의미한다. 다시 말하면, 이미지는 벡터에 의해 표현되는 피처 리스트로 변환된다. 피처 벡터는 픽셀 추적과 같은 피처 추출 기술을 사용하여 추출될 수 있다. 적절한 기술에 대한 추가 예는 Dilip Kumar Prasad, "GEOMETRIC PRIMITIVE FEATURE EXTRACTION-CONCEPTS, ALGORITHMS, AND APPLICATIONS"에서 찾을 수 있고, 이는 2012년에 난양 기술 대학교 컴퓨터 공학부에 제출되었다.
피처 리스트로의 이러한 변환은 피처 리스트(52)에 의해 도 5에 예시된다. 이 피처 리스트는 볼록 코너, 오목 코너, 에지 및 라인 단부를 포함할 수 있으며, 일부 실시예에서는 이들 요소로 제한될 수 있다. 이들 피처 각각은 다양한 배향을 가질 수 있다. 도 5의 예에서, 피처 리스트(52)는 16개의 라인 단부(8개의 수직 라인 각각에 대해 2개), 8개의 수직 라인 에지, 2개의 수평 라인(각각 2개의 라인 단부와 1개의 라인 에지를 가짐) 및 4개의 오목 코너를 포함한다. 일부 실시예에서, 피처 벡터 리스트는 좌표 {x,y}, 피처 벡터 구현을 사용하여 수행될 수 있다. 예를 들어, 주어진 좌표, 예를 들어, (25, 3700)에서, LE로서 나타내는 피처, 예를 들어 라인 단부가 있다. 따라서, 이 전체 정보는 {25, 3700; LE}로서 표현될 수 있다.
쉽게 확인될 수 있는 바와 같이, 이 리스트로의 변환에 의해, 전체 이미지 데이터에 비교하여 데이터 양이 크게 감소될 수 있다.
더욱이, 도 2의 24에서, 웨이퍼에 대한 기준 데이터가 제공된다. 일부 실시예에서, 기준 데이터는 설계 데이터, 즉, 웨이퍼가 각각의 처리 스테이지에서 어떻게 보이도록 설계되었는지를 나타내는 데이터를 포함할 수 있다. 이는, 컴퓨터 지원 설계(computer-aided design)(CAD) 파일, 예를 들어 GDSII(graphical design station/graphic data system II) 포맷 또는 OASIS(open artwork system interchange standard) 포맷의 파일의 형태일 수 있다. 이 설계 데이터는 이미 맨해튼 형상, 즉, 직선 다각형 체인을 사용한다. 25에서, 기준 데이터, 예를 들어 설계 데이터는 23에서 초래된 피처 벡터 리스트, 즉, 20에서 이미지 취득의 시야에 대한 피처 벡터에 대응하는 피처 벡터 리스트로 변환된다. 이를 달성하기 위해, 25에서 피처 벡터 리스트를 생성할 때 정렬 및 등록이 수행되어, 설계 데이터와 다각형 체인 표현 사이의 대응하는 배향(상하, 좌우) 및 대응하는 시야를 보장할 수 있다. 단계(24 및 25)는 웨이퍼 검사(도 1의 14)가 수행될 각각의 웨이퍼 설계 및 각각의 처리 스테이지에 대해 한 번만 수행되어야 할 수 있고, 즉, 25에서 생성된 피처 리스트는 동일한 설계의 복수의 웨이퍼 검사용으로 사용될 수 있다는 점에 유의해야 한다. 다른 실시예에서, 설계 데이터 대신에 무결함 웨이퍼 또는 칩이 기준 데이터로서 사용될 수 있다. 여기서, 25에서 피처 리스트를 생성하는 것은 단계 20-23과 유사하게, 즉, 기준 웨이퍼 또는 칩의 이미지를 취득하고, 다각형 체인 표현으로의 변환을 수행하며, 이 다각형 체인 표현에 기초하여 피처 벡터 리스트를 생성함으로써 수행될 수 있다.
예시적인 기준 웨이퍼 또는 칩은 도 5에서 참조 번호 56으로 지정되며, 이는, 57로 도시된 바와 같이, 58에서 피처 리스트로 변환되는 다각형 체인 표현으로 변환된다. 설계 데이터가 기준 데이터로서 사용되는 경우, 설계 데이터는 57에서 이미 다각형 체인 표현의 형태일 수 있으며, 이는 58에서 피처 리스트로 변환된다. 도 5의 예에서, 피처 리스트(58)는 16개의 라인 단부(8개의 수직 라인 각각에 대해 2개)와 8개의 수직 라인 에지를 포함한다.
도 2의 26에서, 방법은 23에서 생성된 피처 벡터 리스트와 25에서 생성된 피처 벡터 사이의 피처 벡터 비교를 포함한다. 피처 벡터가 리스트로서 제공되므로, 리스트들 사이의 차이점을 찾기 위해, 쉬운 비교가 구현될 수 있다. 리스트들 사이의 차이점은 24에 제공된 설계에 존재하는 피처에 추가되거나 그보다 더 적은 웨이퍼의 피처를 나타낸다.
피처 리스트가 전술한 바와 같이 (좌표{x,y}, 피처 벡터) 구현을 사용하여 제공되는 실시예에서, 설계 및 웨이퍼 이미지로부터 생성된 피처 벡터 리스트가 정렬된다. 따라서, 이제 비교가 훨씬 더 쉬워지고 일부 실시예에서 결함의 정확한 위치를 nm 정밀도로 제공할 수도 있다.
예를 들어, 도 5의 511에서 마이너스로 부호화한 비교에 의해, 다각형 표현(51)의 직사각형 형상(55)은 가능한 결함으로서 식별된다. 특히, 전술한 바와 같이 예시적인 피처 리스트(52, 58)를 비교하면, 4개의 오목 코너와 2개의 수평 라인(각각 2개의 라인 단부와 하나의 라인 에지를 가짐)이 결함을 설명한다.
도 2의 27에서, 예를 들어 20에서 취득된 이미지에 대해 검출된 차이를 점검함으로써 비교 결과에 기초하여 결함이 검출된다. 이 경우, 예를 들어 다시 재생된 이미지(50)에서, 참조 번호 510으로 마킹된 영역이 결함으로서 식별된다. 도 5의 간단한 예에서 결함은 도시된 바와 같이 단순한 구조를 갖는 비교적 작은 이미지로서 쉽게 유도될 수 있음이 명백하지만, 설명된 방법은 또한 복수의 상이한 피처를 갖는 웨이퍼의 큰 면적 이미지에 적용될 수 있고 결함의 효율적인 검출을 허용할 수 있다.
24에서 제공된 설계 데이터로부터 25에서 피처 벡터를 획득하는 것은 다양한 방식으로 수행될 수 있다. 예가 도 6a 및 도 6b에 도시되어 있다. 도 6a에서, 피처 벡터로의 변환은 단계(25A)로서 기계 학습에 의해 수행된다. 기계 학습은 숫자 네트워크와 같은 기술과 관련이 있고, 여기서 훈련 데이터는 설계가 피처 벡터로 어떻게 변환되는 지의 예의 형태로 제공되며, 이 교육 데이터에 기초하여, 신경망과 같은 시스템이 변환을 수행하도록 훈련된다. 도 6b에서, 단계(25B)에서 통상적인 이미지 분석이 대신에 사용된다. 단계(20 내지 23)에 대해서도, 통상적인 이미지 분석, 기계 학습 기술 또는 둘 모두가 사용될 수 있다는 점에 유의해야 한다.
본 명세서에 설명된 주제 및 기능적 작동의 구현은 디지털 전자 회로, 유형적으로 구체화된 컴퓨터 소프트웨어 또는 펌웨어, 본 명세서 및 그 구조적 등가물에 개시된 구조를 포함하는 컴퓨터 하드웨어, 또는 이들 중 하나 이상의 조합으로 구현될 수 있다. 본 명세서에 설명된 주제의 구현은 하나 이상의 컴퓨터 프로그램, 즉, 처리 디바이스에 의한 실행을 위해 또는 처리 디바이스의 작동을 제어하기 위해 유형의 프로그램 캐리어에 인코딩된 컴퓨터 프로그램 명령의 하나 이상의 모듈로서 구현될 수 있다. 대안적으로 또는 추가적으로, 프로그램 명령은 인공적으로 생성된 신호인 전파 신호, 예를 들어 처리 디바이스에 의해 실행하기에 적합한 수신기 장치로 송신하기 위한 정보를 인코딩하기 위해 생성되는 기계 생성된 전기적, 광학적 또는 전자기 신호에 인코딩될 수 있다. 기계 판독 가능 매체는 기계 판독 가능 저장 디바이스, 기계 판독 가능 저장 기판, 랜덤 또는 직렬 액세스 메모리 디바이스, 또는 이들 중 하나 이상의 조합일 수 있다.
"처리 디바이스"라는 용어는, 예로서 프로그래밍 가능한 프로세서, 컴퓨터, 또는 다중 프로세서 또는 컴퓨터를 포함하여 정보를 처리하기 위한 모든 종류의 장치, 디바이스, 및 기계를 포함한다. 장치는 특수 목적 로직 회로, 예를 들어 FPGA(field programmable gate array) 또는 ASIC(application specific integrated circuit) 또는 RISC(reduced instruction set circuit)를 포함할 수 있다. 장치는 또한 하드웨어에 추가하여, 문제의 컴퓨터 프로그램에 대한 실행 환경을 생성하는 코드, 예를 들어 프로세서 펌웨어, 프로토콜 스택, 정보 기반 관리 시스템, 운영 시스템, 또는 이들 중 하나 이상의 조합을 구성하는 코드를 포함할 수 있다.
컴퓨터 프로그램(프로그램, 소프트웨어, 소프트웨어 애플리케이션, 스크립트 또는 코드라고도 지칭될 수 있음)은 컴파일된 언어 또는 해석된 언어, 또는 선언형 또는 절차형 언어를 포함한 임의의 형태의 프로그래밍 언어로 기입될 수 있으며, 독립형 프로그램 또는 모듈, 구성요소, 서브루틴, 또는 컴퓨팅 환경에서 사용하기에 적절한 기타 유닛을 포함하여 임의의 형태로 배포될 수 있다. 컴퓨터 프로그램은 파일 시스템의 파일에 대응할 수 있지만 반드시 그런 것은 아니다. 프로그램은 다른 프로그램이나 정보(예를 들어, 마크업 언어 문서에 저장된 하나 이상의 스크립트)를 보유하는 파일의 일부에, 해당 프로그램 전용인 단일 파일에, 또는 여러 개의 조정된 파일(예를 들어, 하나 이상의 모듈, 서브 프로그램, 또는 코드의 일부를 저장하는 파일)에 저장될 수 있다. 컴퓨터 프로그램은 한 장소에 위치되거나 여러 장소에 걸쳐 분산되고 통신 네트워크에 의해 상호 연결된 하나의 컴퓨터 또는 여러 컴퓨터에서 실행되도록 배포될 수 있다.
본 명세서에 설명된 프로세스 및 로직 유동은 입력 정보에 대해 작동하고 출력을 생성함으로써 기능을 수행하기 위해 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래밍 가능한 컴퓨터에 의해 수행될 수 있다. 프로세스 및 로직 유동은 또한 특수 목적 로직 회로, 예를 들어 FPGA(field programmable gate array) 또는 ASIC(application specific integrated circuit) 또는 RISC에 의해 수행될 수 있고 장치가 또한 해당 회로로서 구현될 수 있다.
컴퓨터 프로그램의 실행에 적절한 컴퓨터는, 예를 들어 범용 또는 특수 목적 마이크로프로세서 또는 양자 모두, 또는 임의의 다른 종류의 중앙 처리 유닛을 포함한다. 일반적으로, 중앙 처리 유닛은 판독 전용 메모리 또는 랜덤 액세스 메모리 또는 양자 모두로부터 명령과 정보를 수신한다. 컴퓨터의 필수 요소는 명령을 수행하거나 실행하기 위한 중앙 처리 유닛과 명령 및 정보를 저장하기 위한 하나 이상의 메모리 디바이스이다. 일반적으로, 컴퓨터는 또한 정보를 저장하기 위한 하나 이상의 대용량 저장 디바이스, 예를 들어 자기, 광자기 디스크, 또는 광학 디스크를 포함하거나, 이들로부터 정보를 수신하거나 이들로 정보를 전달하거나 양자 모두를 수행하도록 작동식으로 결합될 것이다. 그러나, 컴퓨터에는 이러한 디바이스가 필요하지 않다. 더욱이, 컴퓨터는 다른 디바이스, 예를 들어, 몇가지 예를 들면, 이동 전화, 스마트폰 또는 태블릿, 터치스크린 디바이스 또는 표면, 개인 휴대 정보 단말기(personal digital assistant)(PDA), 모바일 오디오 또는 비디오 플레이어, 게임 콘솔, 글로벌 포지셔닝 시스템(Global Positioning System)(GPS) 수신기, 또는 휴대용 저장 디바이스(예를 들어, 범용 직렬 버스(universal serial bus)(USB) 플래시 드라이브)에 임베딩될 수 있다.
컴퓨터 프로그램 명령 및 정보를 저장하기에 적절한 컴퓨터 판독 가능 매체(예를 들어, 하나 이상의 기계 판독 가능 하드웨어 저장 디바이스)는, 예로서 반도체 메모리 디바이스, 예를 들어 EPROM, EEPROM 및 플래시 메모리 디바이스; 자기 디스크, 예를 들어 내부 하드 디스크 또는 이동식 디스크; 광자기 디스크; 및 CD ROM 및 (블루 레이) DVD-ROM 디스크를 포함하여 모든 형태의 비휘발성 메모리, 매체 및 메모리 디바이스를 포함한다. 프로세서와 메모리는 특수 목적 로직 회로에 의해 보완되거나 그 회로에 통합될 수 있다.
사용자와의 상호 작용을 제공하기 위해, 본 명세서에 설명된 주제의 구현은, 사용자에게 정보를 디스플레이하기 위한 디스플레이 디바이스, 예를 들어 CRT(cathode ray tube) 또는 LCD(liquid crystal display) 모니터 및 사용자가 컴퓨터에 입력을 제공할 수 있는 키보드 및 포인팅 디바이스, 예를 들어 마우스 또는 트랙볼을 갖는 컴퓨터에서 구현될 수 있다. 다른 종류의 디바이스도 사용자와의 상호 작용을 제공하는 데 사용될 수 있고; 예를 들어, 사용자에게 제공되는 피드백은 감각적 피드백, 예를 들어 시각적 피드백, 청각적 피드백, 또는 촉각적 피드백의 임의의 형태일 수 있으며; 사용자로부터의 입력은 음향, 음성, 또는 촉각 입력을 포함한 모든 형태로 수신될 수 있다. 또한, 컴퓨터는 사용자에 의해 사용되는 디바이스로 문서를 전송하고 그 디바이스로부터 문서를 수신함으로써; 예를 들어, 웹 브라우저로부터 수신된 요청에 응답하여 사용자 클라이언트 디바이스의 웹 브라우저에 웹 페이지를 전송함으로써 사용자와 상호 작용할 수 있다.
본 명세서에 설명된 주제의 구현은, 예를 들어 정보 서버로서 백 엔드 구성요소를 포함하거나, 또는 미들웨어 구성요소, 예를 들어 애플리케이션 서버를 포함하거나, 또는 프론트 엔드 구성요소, 예를 들어 사용자가 본 명세서에 설명된 주제의 구현과 상호 작용할 수 있는 그래픽 사용자 인터페이스 또는 웹 브라우저를 갖는 클라이언트 컴퓨터, 또는 하나 이상의 그러한 백 엔드, 미들웨어, 또는 프론트 엔드 구성요소의 임의의 조합을 포함하는 컴퓨팅 시스템에서 구현될 수 있다. 시스템의 구성요소는 디지털 정보 통신, 예를 들어 통신 네트워크의 임의의 형태 또는 매체에 의해 상호 연결될 수 있다. 통신 네트워크의 예는 근거리 통신망(local area network)("LAN") 및 광역 통신망(wide area network)("WAN"), 예를 들어 인터넷을 포함한다.
컴퓨팅 시스템은 클라이언트와 서버를 포함할 수 있다. 클라이언트와 서버는 일반적으로 서로 멀리 떨어져 있으며 통상적으로 통신 네트워크를 통해 상호 작용한다. 클라이언트와 서버의 관계는 각각의 컴퓨터에서 실행되고 서로 클라이언트-서버 관계를 갖는 컴퓨터 프로그램에 의해 발생한다. 다른 예에서, 서버는 클라우드 컴퓨팅 서비스를 통해 클라우드에 있을 수 있다.
이상의 설명으로부터 알 수 있는 바와 같이, 다수의 변형 및 수정이 가능하며, 본 개시내용의 범위가 특정 실시예에 의해 제한되지 않음이 자명하다.

Claims (25)

  1. 방법이며,
    처리된 웨이퍼의 이미지를 다각형 체인 표현으로 변환하는 단계;
    다각형 체인 표현을 제1 피처 벡터 리스트로 변환하는 단계;
    제1 피처 벡터 리스트를 웨이퍼에 대한 기준 데이터에 기초하여 획득된 제2 피처 벡터 리스트와 비교하는 단계; 및
    상기 비교에 기초하여 웨이퍼의 결함을 결정하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 이미지를 취득하는 단계를 더 포함하는, 방법.
  3. 제2항에 있어서, 다중 빔 스캐닝 전자 현미경을 사용하여 이미지를 취득하는 단계를 더 포함하는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 다각형 체인 표현은 폐쇄된 다각형 체인을 포함하는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 피처 벡터 리스트는 볼록 코너, 오목 코너, 에지, 및 라인 단부로 이루어진 그룹으로부터 선택된 적어도 하나의 멤버(member)를 포함하는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 다각형 체인 표현으로 변환하는 단계는 이미지의 이미지 요소를 임계값과 비교하는 단계를 포함하는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 다각형 체인 표현으로 변환하는 단계는 윤곽 추출, 코너 검출 수행, 및 라인 단부 연장으로 이루어진 그룹으로부터 선택된 적어도 하나의 멤버를 수행하는 단계를 포함하는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 기준 데이터를 제2 피처 벡터 리스트로 변환하는 단계를 더 포함하는, 방법.
  9. 제8항에 있어서, 기준 데이터를 제2 피처 벡터 리스트로 변환하는 단계는 기준 데이터를 취득된 이미지에 정렬하는 단계, 및 기준 데이터를 취득된 이미지와 레지스터링하는 단계로 이루어진 그룹으로부터 선택된 적어도 하나의 멤버를 포함하는, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 기준 데이터는 설계 데이터, 기준 웨이퍼 및 기준 칩으로 이루어진 그룹으로부터 선택되는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 이미지를 다각형 체인 표현으로 변환하는 단계, 다각형 체인 표현을 제1 피처 벡터 리스트로 변환하는 단계, 및 기준 데이터를 제2 피처 리스트로 변환하는 단계로 이루어진 그룹으로부터 선택된 하나의 멤버는 기계 학습에 기초하는, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 이미지를 다각형 체인 표현으로 변환하는 단계, 다각형 체인 표현을 제1 피처 벡터 리스트로 변환하는 단계, 및 기준 데이터를 제2 피처 리스트로 변환하는 단계로 이루어진 그룹으로부터 선택된 하나의 멤버는 이미지 분석에 기초하는, 방법.
  13. 하나 이상의 기계 판독 가능 하드웨어 저장 디바이스이며,
    제1항 내지 제12항 중 어느 한 항의 방법을 포함하는 작동을 수행하기 위해 하나 이상의 처리 디바이스에 의해 실행 가능한 명령을 포함하는, 하나 이상의 기계 판독 가능 하드웨어 저장 디바이스.
  14. 시스템이며,
    하나 이상의 처리 디바이스; 및
    제1항 내지 제12항 중 어느 한 항의 방법을 포함하는 작동을 수행하기 위해 하나 이상의 처리 디바이스에 의해 실행 가능한 명령을 포함하는 하나 이상의 기계 판독 가능 하드웨어 저장 디바이스를 포함하는, 시스템.
  15. 시스템이며,
    처리된 웨이퍼의 이미지를 취득하도록 구성된 제1 디바이스; 및
    제2 디바이스를 포함하고, 제2 디바이스는:
    취득한 이미지를 다각형 체인 표현으로 변환하고;
    다각형 체인 표현을 제1 피처 벡터 리스트로 변환하며;
    제1 피처 벡터 리스트를 웨이퍼에 대한 기준 데이터에 기초하여 획득된 제2 피처 벡터 리스트와 비교하고;
    상기 비교에 기초하여 웨이퍼의 결함을 결정하도록 구성되는, 시스템.
  16. 제15항에 있어서, 제1 디바이스는 다중 빔 스캐닝 전자 현미경을 포함하는, 시스템.
  17. 제15항 또는 제16항에 있어서, 시스템은 제1항 내지 제12항 중 어느 한 항의 방법을 수행하도록 구성되는, 시스템.
  18. 방법이며,
    처리된 웨이퍼의 이미지의 다각형 체인 표현을 제1 피처 벡터 리스트로 변환하는 단계;
    제1 피처 벡터 리스트를 웨이퍼에 대한 기준 데이터에 기초하여 획득된 제2 피처 벡터 리스트와 비교하는 단계; 및
    상기 비교에 기초하여 웨이퍼의 결함을 결정하는 단계를 포함하는, 방법.
  19. 제18항에 있어서, 다각형 체인 표현은 폐쇄된 다각형 체인을 포함하는, 방법.
  20. 제18항 또는 제19항에 있어서, 제1 피처 벡터 리스트는 볼록 코너, 오목 코너, 에지, 및 라인 단부로 이루어진 그룹으로부터 선택된 적어도 하나의 멤버를 포함하는, 방법.
  21. 하나 이상의 프로세서에서 실행될 때, 제1항 내지 제12항 또는 제18항 내지 제20항 중 어느 한 항의 방법을 실행하게 하는 명령을 포함하는, 컴퓨터 프로그램.
  22. 제21항의 컴퓨터 프로그램을 저장하는, 저장 매체.
  23. 제21항의 컴퓨터 프로그램을 송신하는, 데이터 캐리어 신호.
  24. 디바이스이며,
    처리된 웨이퍼의 이미지를 다각형 체인 표현으로 변환하는 수단;
    다각형 체인 표현을 제1 피처 벡터 리스트로 변환하는 수단;
    제1 피처 벡터 리스트를 웨이퍼에 대한 기준 데이터에 기초하여 획득된 제2 피처 벡터 리스트와 비교하는 수단; 및
    비교에 기초하여 웨이퍼의 결함을 결정하는 수단을 포함하는, 디바이스.
  25. 제24항에 있어서, 제1항 내지 제12항 또는 제18항 내지 제20항 중 어느 한 항의 방법을 수행하기 위한 수단을 포함하는, 디바이스.
KR1020227011213A 2019-09-09 2020-09-08 웨이퍼 검사 방법 및 시스템 KR20220062328A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/564,833 2019-09-09
US16/564,833 US20210073976A1 (en) 2019-09-09 2019-09-09 Wafer inspection methods and systems
PCT/EP2020/075040 WO2021048104A1 (en) 2019-09-09 2020-09-08 Wafer inspection methods and systems

Publications (1)

Publication Number Publication Date
KR20220062328A true KR20220062328A (ko) 2022-05-16

Family

ID=72561750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227011213A KR20220062328A (ko) 2019-09-09 2020-09-08 웨이퍼 검사 방법 및 시스템

Country Status (4)

Country Link
US (1) US20210073976A1 (ko)
KR (1) KR20220062328A (ko)
CN (1) CN114365183A (ko)
WO (1) WO2021048104A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114399508A (zh) * 2022-03-25 2022-04-26 杭州广立微电子股份有限公司 晶圆数据的处理方法、装置、电子装置和存储介质
WO2024078883A1 (en) 2022-10-14 2024-04-18 Carl Zeiss Smt Gmbh Method to obtain information to control a manufacturing process for a stacked semiconductor device and detection system using such method
US20240177286A1 (en) * 2022-11-29 2024-05-30 Applied Materials, Inc. Modeling for indexing and semiconductor defect image retrieval

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7175940B2 (en) * 2001-10-09 2007-02-13 Asml Masktools B.V. Method of two dimensional feature model calibration and optimization
JP4664327B2 (ja) * 2007-05-16 2011-04-06 株式会社日立ハイテクノロジーズ パターン検査方法
US9846934B2 (en) * 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
US11238579B2 (en) * 2017-01-18 2022-02-01 Asml Netherlands B.V. Defect pattern grouping method and system
US10395362B2 (en) * 2017-04-07 2019-08-27 Kla-Tencor Corp. Contour based defect detection

Also Published As

Publication number Publication date
US20210073976A1 (en) 2021-03-11
CN114365183A (zh) 2022-04-15
WO2021048104A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US11199506B2 (en) Generating a training set usable for examination of a semiconductor specimen
US20220067523A1 (en) Method of deep learining-based examination of a semiconductor specimen and system thereof
US20210158498A1 (en) Wafer inspection methods and devices
JP5393550B2 (ja) 走査荷電粒子顕微鏡を用いた画像生成方法及び装置、並びに試料の観察方法及び観察装置
US8977035B2 (en) System, method and computer program product for detection of defects within inspection images
JP6009351B2 (ja) 検査画像内の分類のためのシステム、方法、及びコンピュータプログラム製品
CN110291621B (zh) 用于识别集成电路缺陷的方法和系统
KR20220062328A (ko) 웨이퍼 검사 방법 및 시스템
US20210358101A1 (en) Processing image data sets
JP2011090470A (ja) パターンマッチング方法、及びパターンマッチング装置
KR20220012217A (ko) 반도체 시편에서의 결함들의 기계 학습 기반 분류
JP7169393B2 (ja) 半導体試料の検査に使用可能な訓練セットの生成
KR20240004240A (ko) 반도체 애플리케이션을 위한 딥 생성 모델 기반 정렬
US8606017B1 (en) Method for inspecting localized image and system thereof
WO2023110285A1 (en) Method and system of defect detection for inspection sample based on machine learning model
JP7459007B2 (ja) 欠陥検査装置及び欠陥検査方法
US11631179B2 (en) Segmentation of an image of a semiconductor specimen
US20230377125A1 (en) Defect detection of a semiconductor specimen
US20240212131A1 (en) Improved charged particle image inspection
Jeong et al. An automated system for detecting systematic defect in memory cell array
WO2024068280A1 (en) Parameterized inspection image simulation
KR20230140394A (ko) 반도체 시편의 기계 학습 기반 검사 및 그의 훈련
JP2023553368A (ja) 荷電粒子ビーム検査システムにおけるトポロジーベースの画像レンダリング
TW202139133A (zh) 半導體樣本的檢查