KR20220051132A - 양자 회로 결정 방법 및 장치, 디바이스, 및 저장 매체 - Google Patents

양자 회로 결정 방법 및 장치, 디바이스, 및 저장 매체 Download PDF

Info

Publication number
KR20220051132A
KR20220051132A KR1020217033817A KR20217033817A KR20220051132A KR 20220051132 A KR20220051132 A KR 20220051132A KR 1020217033817 A KR1020217033817 A KR 1020217033817A KR 20217033817 A KR20217033817 A KR 20217033817A KR 20220051132 A KR20220051132 A KR 20220051132A
Authority
KR
South Korea
Prior art keywords
circuit
quantum
circuit unit
updated
pool
Prior art date
Application number
KR1020217033817A
Other languages
English (en)
Inventor
스신 장
창위 흐쓰흐
성위 장
Original Assignee
텐센트 테크놀로지(센젠) 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202011096965.7A external-priority patent/CN112651509B/zh
Application filed by 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 filed Critical 텐센트 테크놀로지(센젠) 컴퍼니 리미티드
Publication of KR20220051132A publication Critical patent/KR20220051132A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation

Abstract

본 출원은 양자 회로 결정 방법 및 장치, 디바이스 및 저장 매체를 개시하며, 양자 기술 분야에 속한다. 방법은: K개의 회로 유닛 그룹을 획득하기 위해 초기 샘플링 방식에 따라 초기 회로 유닛 풀을 샘플링하고, K개의 후보 양자 회로를 구축 및 생성하는 단계; K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하는 단계; 성능 평가 인덱스에 기초하여 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하는 단계; K개의 회로 유닛 그룹을 획득하기 위해, 업데이트된 샘플링 방식에 따라 업데이트된 회로 유닛 풀을 샘플링하고, K개의 후보 양자 회로를 구축 및 생성하는 단계; 및 사이클 종료 조건이 충족되는 경우에, 마지막으로 생성된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정하는 단계를 포함한다. 본 출원의 해법들은 강한 보편성과 범용성을 갖고, 타깃 작업을 완료하기 위한 양자 회로를 효율적으로 구축할 수 있으며, 낮은 계산 소비를 갖는다.

Description

양자 회로 결정 방법 및 장치, 디바이스, 및 저장 매체
관련 출원
본 개시내용은 발명의 명칭이 "양자 회로 결정 방법 및 장치(QUANTUM CIRCUIT DETERMINING METHOD AND APPARATUS)"이고 2020년 10월 14일자로 중국 특허청에 출원된 중국 특허 출원 제202011096965.7호의 우선권을 주장하며, 그것의 전체 내용은 참조에 의해 여기에 포함된다.
기술 분야
본 개시내용의 실시예들은 양자 기술의 분야에 관한 것으로, 특히 양자 회로 결정 방법 및 장치, 디바이스, 및 저장 매체에 관한 것이다.
양자 회로는 양자 게이트 모델 하에서의 대응하는 양자 알고리즘/프로그램의 하드웨어 구현을 나타내는 양자 범용 컴퓨터의 표현이다. 상이한 양자 컴퓨팅 작업들에 대해, 대응하는 작업들을 완료하기 위해 상이한 양자 회로들이 구축될 필요가 있다. 양자 회로를 구축하기 위한 기존 해법은 복잡성이 높고 효율성이 낮으며 범용성(versatility)이 불량한 문제를 갖는다.
본 개시내용의 실시예들은 양자 회로 결정 방법 및 장치, 디바이스, 및 저장 매체를 제공한다. 기술적 해법들은 다음과 같다:
본 개시내용의 실시예들의 양태에 따르면, 양자 회로 결정 방법이 제공되고, 방법은:
K개의 회로 유닛 그룹을 획득하기 위해 초기 샘플링 방식에 따라 초기 회로 유닛 풀을 샘플링하고, K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하는 단계 - 각각의 회로 유닛 그룹은 후보 양자 회로를 구축 및 생성하기 위한 적어도 하나의 회로 유닛을 포함하고, K는 양의 정수임 -;
K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하는 단계;
업데이트된 샘플링 방식 및 업데이트된 회로 유닛 풀을 획득하기 위해 성능 평가 인덱스에 기초하여 초기 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하는 단계;
업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 업데이트된 샘플링 방식에 따라 업데이트된 회로 유닛 풀을 샘플링하고, 업데이트된 K개의 회로 유닛 그룹에 기초하여 업데이트된 K개의 후보 양자 회로를 구축 및 생성하는 단계; 및
사이클 종료 조건이 충족되는 것에 응답하여, 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정하는 단계
를 포함한다.
본 개시내용의 실시예들의 양태에 따르면, 양자 회로 결정 방법이 제공되고, 방법은:
회로 유닛 풀로부터 N개의 회로 유닛을 선택하는 단계 - 회로 유닛 풀은 복수의 회로 유닛을 포함하고, 각각의 회로 유닛은 유니터리 행렬에 대응하는 등가 양자 회로이고, N은 1보다 큰 정수임 -;
N개의 회로 유닛에 각각 대응하는 회로 매개변수들을 결정하는 단계 - 회로 매개변수는 회로 유닛에 의해 수행되는 동작을 정의하기 위해 사용되고, 회로 매개변수는 업데이트가능함 -; 및
N개의 회로 유닛, 및 N개의 회로 유닛에 각각 대응하는 회로 매개변수들에 기초하여 양자 회로를 구축 및 생성하는 단계
를 포함한다.
본 개시내용의 실시예들의 양태에 따르면, 양자 회로 결정 장치가 제공되고, 장치는:
K개의 회로 유닛 그룹을 획득하기 위해 초기 샘플링 방식에 따라 초기 회로 유닛 풀을 샘플링하고, K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하도록 구성되는 회로 샘플링 모듈 - 각각의 회로 유닛 그룹은 후보 양자 회로를 구축 및 생성하기 위한 적어도 하나의 회로 유닛을 포함하고, K는 양의 정수임 -;
K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하도록 구성되는 회로 평가 모듈;
업데이트된 샘플링 방식 및 업데이트된 회로 유닛 풀을 획득하기 위해 성능 평가 인덱스에 기초하여 초기 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하도록 구성되는 매개변수 업데이트 모듈;
- 회로 샘플링 모듈은 업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 업데이트된 샘플링 방식에 따라 업데이트된 회로 유닛 풀을 샘플링하고, 업데이트된 K개의 회로 유닛 그룹에 기초하여 업데이트된 K개의 후보 양자 회로를 구축 및 생성하도록 추가로 구성됨 -; 및
사이클 종료 조건이 충족되는 것에 응답하여, 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정하도록 구성되는 회로 결정 모듈
을 포함한다.
본 개시내용의 실시예들의 양태에 따르면, 양자 회로 결정 장치가 제공되고, 장치는:
회로 유닛 풀로부터 N개의 회로 유닛을 선택하도록 구성되는 회로 유닛 선택 모듈 - 회로 유닛 풀은 복수의 회로 유닛을 포함하고, 각각의 회로 유닛은 유니터리 행렬에 대응하는 등가 양자 회로이고, N은 1보다 큰 정수임 -;
N개의 회로 유닛에 각각 대응하는 회로 매개변수들을 결정하도록 구성되는 회로 매개변수 결정 모듈 - 회로 매개변수는 회로 유닛에 의해 수행되는 동작을 정의하기 위해 사용되고, 회로 매개변수는 업데이트가능함 -; 및
N개의 회로 유닛, 및 N개의 회로 유닛에 각각 대응하는 회로 매개변수들에 기초하여 양자 회로를 구축 및 생성하도록 구성되는 양자 회로 구축 모듈
을 포함한다.
본 개시내용의 실시예들의 양태에 따르면, 컴퓨터 디바이스가 제공되고, 컴퓨터 디바이스는: 프로세서 및 메모리를 포함하고, 메모리는 적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트, 또는 명령어 세트를 저장하고, 적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트, 또는 명령어 세트는 양자 회로 결정 방법을 구현하기 위해 프로세서에 의해 로드되고 실행된다.
본 개시내용의 실시예들의 양태에 따르면, 컴퓨터 판독가능 저장 매체가 제공되고, 컴퓨터 판독가능 저장 매체는: 적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트, 또는 명령어 세트를 저장하고, 적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트, 또는 명령어 세트는 양자 회로 결정 방법을 구현하기 위해 프로세서에 의해 로드되고 실행된다.
본 개시내용의 실시예들의 양태에 따르면, 컴퓨터 프로그램 제품 또는 컴퓨터 프로그램이 제공되고, 컴퓨터 프로그램 제품 또는 컴퓨터 프로그램은 컴퓨터 명령어들을 포함하고, 컴퓨터 명령어들은 컴퓨터 판독가능 저장 매체에 저장된다. 컴퓨터 디바이스의 프로세서는 컴퓨터 판독가능 저장 매체로부터 컴퓨터 명령어들을 판독하고 컴퓨터 명령어들을 실행하여 컴퓨터 디바이스로 하여금 양자 회로 결정 방법을 수행하게 한다.
본 개시내용의 실시예들에서 제공되는 기술적 해법들은 다음과 같은 유익한 효과들을 포함할 수 있다:
상이한 유형들의 양자 회로 설계 문제들에 대해, 상이한 유형들의 양자 회로 설계 문제들이 고도로 추상화되고 통합되도록, 대응하는 문제를 해결하기 위한 타깃 양자 회로를 구축하기 위해, 본 개시내용의 기술적 해법들이 사용될 수 있다. 해법들은 매우 강력한 보편성과 범용성을 갖는다.
추가로, 계산 소비가 크고 수렴이 느리다는 단점들을 갖는 유전 알고리즘(genetic algorithm)에 비교하여, 본 개시내용의 기술적 해법들은 샘플링에 의해 획득된 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하고, 성능 평가 인덱스에 기초하여 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하는 것만을 요구함으로써, 더 나은 성능을 갖는 후보 양자 회로를 빠르게 구축하며, 이는 계산 작업부하를 감소시킬 뿐만 아니라 최종 타깃 양자 회로를 결정하는 효율성을 또한 향상시킨다.
본 개시내용의 실시예들에서의 기술적 해법들을 더 명확하게 설명하기 위해, 이하에서는 실시예들을 설명하는 데 요구되는 첨부 도면들을 간략하게 소개한다. 명백하게, 이하의 설명에서의 첨부 도면들은 본 개시내용의 일부 실시예들만을 도시하고, 본 기술분야의 통상의 기술자는 창조적 노력 없이 이러한 첨부 도면들로부터 다른 도면들을 여전히 도출할 수 있다.
도 1은 본 개시내용의 실시예에 따른 양자 회로 결정 방법의 흐름도이다.
도 2는 본 개시내용의 다른 실시예에 따른 양자 회로 결정 방법의 흐름도이다.
도 3은 본 개시내용의 실시예에 따른 미분가능한 양자 아키텍처 검색(differentiable quantum architecture search)(DQAS) 프레임워크의 개략도이다.
도 4는 본 개시내용의 다른 실시예에 따른 양자 회로 결정 방법의 흐름도이다.
도 5는 본 개시내용의 다른 실시예에 따른 양자 회로 결정 방법의 흐름도이다.
도 6 내지 도 12는 본 개시내용에 따른 DQAS 프레임워크를 사용하여 구축되는 복수의 양자 회로의 예시적인 개략도이다.
도 13은 본 개시내용의 실시예에 따른 양자 회로 결정 장치의 구조의 블록도이다.
도 14는 본 개시내용의 다른 실시예에 따른 양자 회로 결정 장치의 구조의 블록도이다.
도 15는 본 개시내용의 다른 실시예에 따른 양자 회로 결정 장치의 구조의 블록도이다.
도 16은 본 개시내용의 다른 실시예에 따른 양자 회로 결정 장치의 구조의 블록도이다.
도 17은 본 개시내용의 실시예에 따른 컴퓨터 디바이스의 블록도이다.
본 개시내용의 목적들, 기술적 해법들, 및 이점들을 더 명확하게 하기 위해, 이하에서는 첨부 도면들을 참조하여 본 개시내용의 구현을 상세히 더 설명한다.
클라우드 기술은 하드웨어, 소프트웨어, 및 광역 네트워크 또는 근거리 네트워크 내의 네트워크들과 같은 일련의 자원들을 통합하여 데이터의 컴퓨팅, 저장, 프로세싱 및 공유를 구현하는 호스팅 기술이다.
클라우드 기술은 클라우드 컴퓨팅 비즈니스 모드의 적용에 기초하는 네트워크 기술, 정보 기술, 통합 기술, 관리 플랫폼 기술, 애플리케이션 기술, 및 그와 유사한 것의 총칭이다. 자원 풀(resource pool)이 형성될 수 있고, 자원들은 유연하고 편리한 요건에 기초하여 사용된다. 클라우드 컴퓨팅 기술은 중요한 뒷받침이 된다. 기술 네트워크 시스템의 백엔드 서비스는 비디오 웹사이트, 이미지 웹사이트, 및 더 많은 포털 웹사이트와 같은 많은 양의 컴퓨팅 및 저장 자원들을 필요로 한다. 인터넷 산업이 고도로 개발되고 적용됨에 따라, 각각의 항목(article)은 로직 프로세싱을 위해 백엔드 시스템에 전송될 필요가 있는 그 자신의 고유한 식별자를 장래에 가질 수 있다. 상이한 레벨들의 데이터는 별도로 프로세싱되고, 다양한 산업의 데이터는 클라우드 컴퓨팅을 통해 구현될 수 있는 강력한 시스템 지원을 필요로 한다.
클라우드 기술은 클라우드 컴퓨팅, 클라우드 저장소, 데이터베이스, 및 빅데이터와 같은 기본 기술들을 수반한다. 클라우드 기술에 기초하여 제공되는 클라우드 애플리케이션들은 의료 클라우드, 클라우드 사물 인터넷(IoT), 클라우드 보안, 클라우드 호출, 프라이빗 클라우드, 퍼블릭 클라우드, 하이브리드 클라우드, 클라우드 게임, 클라우드 교육, 클라우드 컨퍼런스, 클라우드 소셜, 인공지능 클라우드 서비스, 및 그와 유사한 것을 포함한다. 클라우드 기술들의 개발 및 다양한 분야들에서의 클라우드 기술들의 적용으로 인해, 점점 더 많은 수의 클라우드 애플리케이션들이 나타나고 있다.
일반적으로, 클라우드 기술에 기초하는 시스템은 서버 및 단말을 포함한다. 서버는 독립된 물리적 서버일 수 있거나, 서버 클러스터 또는 복수의 물리적 서버를 포함하는 분산 시스템일 수 있거나, 클라우드 서비스, 클라우드 데이터베이스, 클라우드 컴퓨팅, 클라우드 기능, 클라우드 저장소, 네트워크 서비스, 클라우드 통신, 미들웨어 서비스, 도메인 네임 서비스, 보안 서비스, 콘텐츠 전송 네트워크(CDN), 빅 데이터, 및 인공 지능 플랫폼과 같은 기본적인 클라우드 컴퓨팅 서비스를 제공하는 클라우드 서버일 수 있다. 단말은 스마트폰, 태블릿 컴퓨터, 노트북 컴퓨터, 데스크탑 컴퓨터, 스마트 스피커, 스마트 워치, 또는 그와 유사한 것일 수 있지만 이에 제한되는 것은 아니다. 단말 및 서버는 유선 또는 무선 통신 방식으로 직접적으로 또는 간접적으로 연결될 수 있다. 이것은 본 개시내용의 본 실시예에서 제한되지 않는다.
양자 컴퓨터는 양자 역학의 원리를 사용하여 계산들을 수행하는 머신이다. 양자 역학의 중첩 원리(superposition principle) 및 양자 얽힘(quantum entanglement)에 기초하여, 양자 컴퓨터는 강력한 병렬 처리 능력을 가지며, 고전적 컴퓨터가 계산하기 어려운 몇 가지 문제를 해결할 수 있다. 초전도 양자비트(큐비트(qubit))의 제로-저항 특성, 및 집적 회로에 가까운 제조 프로세스로 인해, 초전도 큐비트를 이용하여 구축되는 양자 컴퓨팅 시스템은 실용적인 양자 컴퓨팅을 구현할 가능성이 가장 높은 시스템들 중 하나이다.
양자 프로세서는 양자-레벨의 컴퓨터 프로세서, 즉 양자 컴퓨터의 프로세서를 지칭한다. 양자 프로세서는 하나 이상의 양자 칩을 포함할 수 있다.
양자 칩(또는 초전도 양자 칩)은 양자 컴퓨터의 중앙 처리 유닛이며, 양자 컴퓨터의 핵심 부품이다. 양자 칩은 기판 상에 양자 회로들을 집적하여, 양자 정보 프로세싱의 기능을 수행한다. 종래의 컴퓨터의 개발로부터 교훈을 얻어, 양자 컴퓨터 연구의 병목 기술을 극복한 후, 상용화와 산업적 업그레이드를 달성하기 위한 통합으로 나아갈 필요가 있다. 초전도 시스템, 반도체 양자 도트 시스템, 마이크로-나노 포토닉스 시스템, 및 심지어 원자 및 이온 시스템은 모두 칩으로 이동할 것으로 예상된다. 개발의 관점에서 보면, 초전도 양자 칩 시스템은 다른 물리적 시스템들보다 기술적으로 앞서 있으며, 종래의 반도체 양자 도트 시스템은 종래의 반도체 산업의 발전이 이미 성숙했기 때문에 사람들이 탐구하려는 목표이기도 하며, 예를 들어 반도체 양자 칩이 디코히어런스 시간(decoherence time) 및 조작 정확도 측면에서 내결함성 양자 컴퓨팅(fault-tolerance quantum computing)(FTQC)의 임계를 돌파하고 나면, 종래의 반도체 산업의 기존 성과들을 통합하여 개발 비용을 절감할 수 있을 것으로 예상된다.
양자 컴퓨터의 장점들을 고려하여, 장래에 클라우드 기술에 기초하여 구축되는 시스템은 양자 컴퓨터를 사용하여 일부 프로세싱 및 계산들을 수행하여 더 나은 서비스들을 제공할 수 있다.
본 개시내용의 기술적 해법들이 설명되기 전에, 본 개시내용에 수반되는 일부 핵심 용어들이 먼저 설명된다.
1. 양자 컴퓨팅은 양자 로직에 기초하는 컴퓨팅 방식이며, 데이터를 저장하기 위한 기본 단위는 큐비트이다.
2. 큐비트는 양자 컴퓨팅의 기본 단위이다. 종래의 컴퓨터는 2진법의 기본 단위로서 0과 1을 사용한다. 차이점은 양자 컴퓨팅은 0과 1을 동시에 프로세싱할 수 있고 시스템은 0과 1의 선형 중첩 상태:
Figure pct00001
에 있을 수 있다는 것이고, α, β는 0 및 1에서의 시스템의 복소 확률 진폭을 나타내며, 그것의 모듈러스 제곱들
Figure pct00002
,
Figure pct00003
는 각각 0과 1에 있을 확률을 나타낸다.
3. 양자 회로는 양자 게이트 모델 하에서의 대응하는 양자 알고리즘/프로그램의 하드웨어 구현을 나타내는 양자 범용 컴퓨터의 표현이다.
4. 해밀토니안(Hamiltonian)은 양자 시스템의 총 에너지를 설명하는 허미시안(Hermitian) 켤레 행렬이다. 해밀토니안은 물리적 용어이고, 시스템의 총 에너지를 기술하는 연산자이며, 통상적으로 H로 표현된다.
5. 고유 상태(eigenstate): 해밀토니안 행렬 H에 대해, 수학식
Figure pct00004
를 충족시키는 해는 고유 에너지(eigen-energy) E를 갖는 H의 고유 상태
Figure pct00005
로 지칭된다. 기저 상태는 양자 시스템의 가장 낮은 에너지를 갖는 고유 상태에 대응한다.
6. 신경 아키텍처 검색(neural architecture search)(NAS)은 컴퓨터가 우수한 성능을 갖는 신경망 토폴로지 및 구조를 자동으로 검색 및 구축할 수 있게 하기 위해, 강화 학습(reinforcement learning), 유전 알고리즘 및 DQAS와 같은 복수의 상이한 기본 기술적 해법을 사용하는 자동화된 머신 러닝(AutoML)의 핵심 분야이다.
7. 양자 아키텍처 검색(quantum architecture search)(QAS)은 양자 회로의 구조, 패턴 및 배열을 자동으로 프로그래밍 방식으로 검색하려고 시도하는 일련의 작업들 및 해법들에 대한 총칭이다. 양자 구조를 검색하는 종래의 작업에서는, 그리디 알고리즘(greedy algorithm), 강화 학습, 또는 유전 알고리즘이 핵심 기술로서 통상적으로 사용된다.
8. 양자 고전 하이브리드 컴퓨팅은, 내부 계층이 계산을 위해 양자 회로들을 사용하고 외부 계층이 변분 양자 회로 매개변수(variational quantum circuit parameter)를 조절하기 위해 기존의 고전적 최적화기를 사용하는 컴퓨팅 패러다임이다. 이는 양자 컴퓨팅의 장점을 극대화할 수 있으며, 양자 장점을 입증할 가능성이 있는 중요한 방향들 중 하나로 여겨진다.
9. 양자 근사 최적화 알고리즘(quantum approximate optimization algorithm)(QAOA)은 특정 양자 회로 구조 가설이다. 이러한 양자 회로에 의해 생성된 양자 상태는 비결정적 다항식(non-deterministic polynomial)(NP)-완전 조합 수학적 최적화 문제(complete combinatorial mathematical optimization problem)의 결과를 근사화하기 위해 사용될 수 있다. QAOA는 전형적인 양자 고전 하이브리드 컴퓨팅 패러다임이다. 이 특정 양자 회로의 정의는 다음과 같다:
Figure pct00006
여기서 Hc,Hb는 각각 믹서 해밀토니안(mixer Hamiltonian) 및 위상 해밀토니안(phase Hamiltonian)이고 γ, β는 변분 매개변수들(variational parameters)이다. 일반적으로, Hc는 최적화될 목적 함수와 동일하다.
Figure pct00007
는 준비하기 쉬운 초기 파동 함수이며, 이는 통상적으로 직접곱 상태(direct product state)
Figure pct00008
Figure pct00009
이고,
Figure pct00010
는 타깃 상태 파동 함수이다. P는 QAOA 가설에 배열된 계층들의 수를 나타낸다. 큰 값을 갖는 P는 단열 근사(adiabatic approximation)에 더 가까운 것, 타깃 상태 파동 함수가 이론적인 결과에 더 가까운 것, 및 근사 효과가 더 나은 것을 나타낸다.
10. 맥스-컷(Max-Cut) 문제는 전형적인 NP-완전 그래프 이론 조합 최적화 문제이고, 이는 QAOA에서 가장 먼저 해결된 문제이기도 하다. 맥스-컷은 주어진 노드들과 에지 연결들을 갖는 그래프에 대해 노드들의 이분법 해법(dichotomy solution)을 찾아서, 두 가지 유형의 노드에 걸쳐서 에지의 수(또는 에지들의 가중치들의 합)를 최대화하는 것을 지칭한다.
11. 노이즈 있는 중간 규모 양자(noisy intermediate-scale quantum)(NISQ)는 양자 컴퓨팅 개발의 현재 스테이지이고, 중요한 연구 방향이다. 이 스테이지에서, 양자 컴퓨팅은 스케일 및 노이즈의 한계로 인해 일시적으로 범용 컴퓨팅의 엔진으로서 사용될 수 없지만, 몇몇 문제에서는 가장 강력한 고전 컴퓨터의 결과들을 능가한다. 이를 통상적으로 양자 헤게모니 또는 양자 우월성이라고 지칭된다.
12. 양자 에러 완화는 양자 에러 정정에 대응하며, NISQ 시대의 하드웨어 하에서 더 낮은 자원 비용을 갖는 일련의 양자 에러 완화 및 노이즈 억제 해법들이다. 완전한 양자 에러 정정과 비교하여, 양자 에러 완화에 필요한 자원들이 상당히 감소된다. 양자 에러 완화는 일반적인 해법이 아닌 특정 작업에만 적용가능하다.
13. 변분 양자 고유 해결자(Variational-quantum-eigensolver)(VQE)는 변분 회로들을 통해 특정 양자 시스템의 기저 상태 에너지의 추정을 구현하며, 양자 화학 분야에서 널리 사용되는 전형적인 양자 고전 하이브리드 컴퓨팅 패러다임이기도 하다.
현재, 양자 회로를 구축하기 위한 비교적 종래의 해법은 유전 알고리즘을 사용하는 것이다. 기본적인 방법은 양자 회로의 회로 구조의 일부를 고정(fix)한 후, 유전 알고리즘을 이용하여 다음 부분에 대한 최적의 회로 구조를 찾고, 이 프로세스를 복수 회 반복하여 최종적으로 완전한 양자 회로를 구축하는 것이다. 그러나, 유전 알고리즘의 큰 계산 작업부하 및 낮은 효율성으로 인해, 양자 회로의 구축은 매우 복잡하고 비효율적이다. 추가로, 해법은 범용성이 불량하다. 예를 들어, 상이한 양자 컴퓨팅 작업들에 대해 상이한 유형들의 유전 알고리즘들이 선택될 필요가 있다.
본 개시내용은 양자 회로를 구축하기 위한 기술적 해법을 제공한다. 기술적 해법은 DQAS 해법(또는 DQAS 프레임워크)이라고 지칭될 수 있다. 본 개시내용에서 제공되는 DQAS 프레임워크 하에서, 상이한 유형들의 양자 회로 설계 문제들이 고도로 추상화되고 통합되어, 프레임워크를 보편화할 수 있으며, 이는 수정 없이 복수의 하위분야에서 중요한 문제를 해결할 수 있다. 예를 들어, 이 프레임워크를 사용하여 구축된 양자 회로는 양자 상태 준비, 양자 회로 설계, 양자 컴파일, 최적 변분 구조 검색, 및 양자 에러 억제를 포함하지만 이에 제한되지는 않는 양자 컴퓨팅 및 양자 정보 프로세싱의 복수의 하위분야에서 사용될 수 있다. 이 프레임워크를 사용하여, 최적의 양자 회로 구조 및 회로 매개변수가 자동으로 설계되고 발견될 수 있으며, 그에 의해 완전 자동 멀티-타깃 및 종단-간 양자 회로 설계(fully automatic multi-target and end-to-end quantum circuit design)를 달성할 수 있다.
이하는 먼저 본 개시내용의 기술적 해법에 대한 일반적인 설명을 제공한다.
임의의 양자 회로는 일련의 유니터리 행렬들을 쌓아서 형성되는 것으로 간주될 수 있는데, 즉 다음과 같다:
Figure pct00011
여기서 U는 양자 회로를 나타내고, Ui는 양자 회로 U를 형성하는 i번째 유니터리 행렬에 대응하는 등가 양자 회로를 나타내고, θi는 i번째 유니터리 행렬에 대응하는 등가 양자 회로의 회로 매개변수를 나타내며, 예를 들어 θi는 0개 내지 복수 개의 회로 매개변수를 포함할 수 있고, i∈[0, p]이고, i는 정수이다. 양자 회로의 회로 매개변수는 변분 매개변수이다. 변분 매개변수는 양자 회로의 회로 매개변수가 업데이트가능(즉, 조절가능 및 수정가능)하므로, 양자 회로의 회로 매개변수가 목적 함수를 최적화하도록 최적화기를 이용하여 업데이트될 수 있음을 의미한다. 임의의 양자 회로는 일련의 유니터리 행렬들을 쌓아서 형성되는 것으로 간주되므로, 검색 해법은 양자 고전 하이브리드 컴퓨팅 패러다임의 가상 회로 검색(hypothetical circuit search)으로 제한되지 않고, 회로 매개변수들을 갖거나 갖지 않는 더 넓은 범위의 문제들에 적용가능하다. 즉, 이 해법은 완전한 이산 양자 게이트 배열의 최적 양자 회로 설계를 찾는 데에도 사용될 수 있다. 이 해법은 회로의 변분 매개변수에 관계없이 호환가능하다.
위의 공식에서 설명된 양자 회로 U를 준비하기 위해서는, 특정 문제, 즉 각각의 자리 표시자(placeholder) Ui가 나타내는 것이 무엇인지에 대한 코딩 해법을 설정하는 것이 필요한데, 이는 단일-비트 게이트, 또는 단층 양자 게이트, 또는 해밀토니안의 시간-의존적 전개(time-dependent evolution)
Figure pct00012
일 수 있다. 본 개시내용의 실시예들에서, 회로 유닛 풀이 구축된다. 회로 유닛 풀은 복수의 선택가능한 회로 유닛을 포함한다. 각각의 회로 유닛은 유니터리 행렬 회로, 즉 유니터리 행렬의 등가 양자 회로로 간주될 수 있다. 양자 컴퓨팅 작업에 수반될 수 있는 일부 기본 연산들에 대해, 각각의 기본 연산에 대해 대응하는 회로 유닛이 설계된다. 예를 들어, 회로 유닛은 단일 비트 양자 게이트, 단층 양자 게이트, 또는 해밀토니안의 시간-종속 전개일 수 있으며, 이는 본 개시내용의 실시예들에서 제한되지 않는다. 각각의 자리 표시자 Ui는 회로 유닛 풀로부터 회로 유닛을 선택함으로써 채워진다. 선택은 각각의 회로 유닛이 최종 구축된 양자 회로에서 재사용될 수 있을 것을 보장하기 위해 대체 방식(replacement manner)으로 수행된다.
각각의 특정 양자 회로 설계 작업에 대해, 적절한 목적 함수가 지정될 필요가 있다. 가장 일반적인 양자 고전 하이브리드 컴퓨팅에 대해, 이러한 유형의 최적화 문제의 패러다임은 일련의 관측치들(observations) H의 예상 합계를 최적화된 목적 함수로서 사용하는 것이다. 관측치들(관측량들이라고도 지칭됨)은 고전적인 출력을 측정할 수 있는 일부 허미시안 행렬 연산자들을 지칭한다. 즉, 목적 함수 L은 다음과 같다:
Figure pct00013
여기서 U는 검색 및 구축될 양자 회로이고,
Figure pct00014
는 대응하는 회로 행렬의 전치 공액이다. 더 복잡한 요건들에 대해, 최적화된 목적 함수는 관측치 Hi에 의해 예상되는 소정의 함수일 수 있고, 그에 의해 출력 양자 상태의 예상 및 특정 분포가 최적화된 목적 함수에서 고려될 수 있다. 이 경우, 더 일반적인 목적 함수 L은 다음과 같이 표현될 수 있다:
Figure pct00015
여기서, fi, gi는 특정 작업에 적합한 임의적인 미분가능한 함수들이고, 이는 최종 목적 함수 L이 관측 결과의 특정 변환임을 의미한다.
보다 일반적으로, 양자 머신 러닝과 같은 다른 작업들에 대해, 목적 함수 L은 종래의 감독 학습(supervised learning)과 유사한 이하의 형태로서 정의될 수 있다:
Figure pct00016
여기서, fi, gi는 특정 작업에 적합한 임의적인 미분가능한 함수이고,
Figure pct00017
는 대응하는 양자 파동 함수에 의해 입력된 데이터 세트이고, yj는 데이터 세트의 대응하는 양자 상태에 대응하는 고전적인 레이블이며 통상적으로 0 또는 1이다.
일반적인 유니터리 행렬 학습 작업에 대해, 대응하는 목적 함수 L은 다음과 같다:
Figure pct00018
여기서,
Figure pct00019
,
Figure pct00020
는 각각 회로의 입력 상태와 출력 상태이다. i가 단 하나의 값을 갖고, 특히
Figure pct00021
인 경우, 그것은 양자 상태 준비 작업에 대응한다. 이 경우에서의 목적 함수는 입력 단순 직접 곱 상태
Figure pct00022
에 대해 회로 U의 액션이 수행된 후에 획득되는 출력 양자 상태의 충실도, 및 준비된 타깃 상태
Figure pct00023
의 충실도를 나타낸다. 목적 함수를 최적화함으로써, 대응하는 양자 상태를 준비하는 회로가 발견될 수 있다.
즉, 전체 컴퓨팅 프로세스가 자동 미분을 지원하기 때문에, 그러한 자동 미분의 특징은 DQAS 프레임워크가 임의의 형태의 종단-간 최적화된 목적 함수를 잘 지원할 수 있게 한다. 전체 회로 매개변수 조절 및 최적화에 요구되는 기울기는 최종 목적 함수의 변경으로부터 역으로 전파될 수 있다. 이 프로세스는 목적 함수에 의해 정의된 성분이 자동 미분을 지원할 것만을 요구하며, 양호한 속성들을 가진 거의 모든 함수가 이 요건을 충족한다.
양자 회로 구조를 제어하는 매개변수들을 연속 도메인에 임베딩하기 위해, 본 개시내용에서는 양자 회로를 형성하기 위해 회로 유닛들을 선택하는 프로세스가 확률 모델에 의해 제어되는 것으로서 간주된다. 확률 모델 P는 충분히 보편적인 에너지 모델 또는 자기회귀 네트워크(autoregressive network)일 수 있다. 실시예에서, 양자 회로를 구축하기 위해 회로 유닛 풀로부터 회로 유닛들을 선택하는 프로세스를 수행하기 위해 가장 단순한 계층별 이산 분포(layer-by-layer discrete distribution)가 선택될 수 있다. 확률 모델은 연속적인 매개변수 α를 가지므로, 대응하는 양자 회로의 구조를 결정하는 확률 모델 P(k,α)로부터 이산 정수들의 구조적 매개변수 k가 샘플링된다.
마지막으로, 종단-간 최적화된 목적 함수
Figure pct00024
은 다음과 같이 표시된다:
Figure pct00025
여기서 P(k,α)는 초기 확률 모델을 나타내고, U(k,θ)는 구조적 매개변수 k에 기초하여 구축 및 생성되는 후보 양자 회로를 나타내며, 구조적 매개변수 k는 이번에 샘플링함으로써 획득되는 회로 유닛들을 나타내기 위해 사용되는 복수의 이산 값을 포함할 수 있고, L(U(k,θ))는 후보 양자 회로 U(k,θ)에 대응하는 목적 함수를 나타낸다.
본 개시내용의 방법 실시예가 설명되기 전에, 방법의 실행 환경이 먼저 설명된다. 본 개시내용의 실시예들에서 제공되는 양자 회로 결정 방법은 고전적인 컴퓨터(예를 들어, 개인용 컴퓨터(PC))에 의해 구현될 수 있다. 예를 들어, 고전적인 컴퓨터는 대응하는 컴퓨터 프로그램을 실행하여 방법을 구현하기 위해 사용된다. 방법은 고전적인 컴퓨터와 양자 컴퓨터의 하이브리드 디바이스 환경에서 대안적으로 수행될 수 있다. 예를 들어, 고전적인 컴퓨터는 회로 샘플링, 매개변수 업데이트, 및 회로 선택과 같은 단계들을 수행하고, 양자 컴퓨터는 후보 양자 회로에 대응하는 성능 평가 인덱스(예를 들어, 목적 함수)를 결정하는 것과 같은 단계들을 수행한다. 이는 이론적으로, 실행을 위해 양자 컴퓨터 상에 양자 회로를 직접 배치한 것의 대응하는 성능 평가 결과가 고전적인 컴퓨터에서 양자 회로를 시뮬레이션하는 것보다 나을 것으로 예상되기 때문이다.
이하의 방법 실시예에서, 설명의 편의를 위해, 단지 컴퓨터 디바이스를 단계들의 실행 개체로서 사용함으로써 설명이 제공된다. 컴퓨터 디바이스는 고전적인 컴퓨터일 수 있거나, 고전적인 컴퓨터와 양자 컴퓨터를 포함하는 하이브리드 실행 환경일 수 있음을 이해해야 한다. 이것은 본 개시내용의 실시예들에서 제한되지 않는다.
도 1은 본 개시내용의 실시예에 따른 양자 회로 결정 방법의 흐름도이다. 이 방법의 단계들의 실행 개체는 컴퓨터 디바이스일 수 있다. 방법은 이하의 단계들(101 내지 105)을 포함할 수 있다.
단계(101). K개의 회로 유닛 그룹을 획득하기 위해 초기 샘플링 방식에 따라 초기 회로 유닛 풀을 샘플링하고, K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하며, K는 양의 정수이다.
회로 유닛 풀은 복수의 선택가능한 회로 유닛을 포함한다. 본 개시내용의 본 실시예에서, 회로 유닛은 양자 회로를 형성하는 기본 유닛이며, 하나의 양자 회로는 하나 이상의 회로 유닛을 포함할 수 있다. 양자 회로가 복수의 회로 유닛을 포함할 때, 회로 유닛들 간의 연결 관계는 미리 정의되거나 설계될 수 있다. 예에서, 양자 회로는 다층 구조를 가지며, 각각의 계층은 회로 유닛을 포함하고, 계층들은 순차적으로 연결된다. 예를 들어, 계층의 회로 유닛의 출력 결과는 다음 계층의 회로 유닛의 입력 데이터로서 이용될 수 있고, 데이터는 다음 계층의 회로 유닛을 통해 더 계산되거나 프로세싱될 수 있다. 다른 예에서, 양자 회로는 다층 구조를 가지며, 각각의 계층은 회로 유닛을 채우기 위한 하나 이상의 채우기 위치를 포함한다. 동일한 계층 내에 복수의 채우기 위치가 존재할 때, 채우기 위치들은 미리 설정된 방식으로 미리 연결될 수 있다.
양자 컴퓨팅 작업에 수반될 수 있는 일부 기본 연산들에 대해, 각각의 기본 연산에 대해 대응하는 회로 유닛이 설계된다. 예를 들어, 회로 유닛은 단일-비트 양자 게이트, 단층 양자 게이트, 또는 해밀토니안의 시간-종속 전개일 수 있으며, 이는 본 개시내용의 본 실시예에서 제한되지 않는다.
샘플링 방식은 회로 유닛 풀로부터 회로 유닛을 선택하는 방식을 지칭한다. 각각의 샘플링 회차 동안 회로 유닛 풀로부터 하나 이상의 회로 유닛이 선택되고, 하나의 샘플링 회차에서 선택된 하나 이상의 회로 유닛이 하나의 회로 유닛 그룹을 형성하는데, 즉 각각의 회로 유닛 그룹은 적어도 하나의 회로 유닛을 포함한다. 본 개시내용의 본 실시예에서, 각각의 회로 유닛 그룹은 후보 양자 회로를 구축 및 생성하기 위해 사용된다. 추가로, 회로 유닛은 각각의 회로 유닛 그룹에서 반복가능하다. 즉, 각각의 회로 유닛이 최종 구축된 양자 회로에서 재사용될 수 있을 것을 보장하기 위해, 전술한 샘플링 프로세스는 대체 방식으로 수행된다.
예를 들어, 초기 회로 유닛 풀은 각각 0, 1, 2, 3, 및 4로 번호가 매겨진 5개의 회로 유닛을 포함한다. 3개의 회로 유닛 그룹을 획득하기 위해, 초기 샘플링 방식에 따라 초기 회로 유닛 풀로부터 3회의 샘플링이 수행된다고 가정된다. 1회차 샘플링에서 획득된 회로 유닛 그룹은 각각 2, 1, 3으로 번호가 매겨진 3개의 회로 유닛을 포함하고, 2회차 샘플링에서 획득된 회로 유닛 그룹은 각각 2, 1, 1로 번호가 매겨진 3개의 회로 유닛을 포함하며, 3회차 샘플링에서 획득된 회로 유닛 그룹은 각각 2, 1, 4로 번호가 매겨진 3개의 회로 유닛을 포함한다고 가정된다. 이어서, 샘플링 결과들에 따라 3개의 후보 양자 회로가 구축 및 생성된다.
단계(102). K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정한다.
성능 평가 인덱스는 후보 양자 회로의 성능을 양자화하고 평가하기 위한 매개변수이다. 본 개시내용의 본 실시예에서, K개의 후보 양자 회로에 대응하는 성능 평가 인덱스는 K개의 후보 양자 회로의 종합적인 성능 또는 평균 성능을 평가하기 위한 매개변수이고, 이는 K개의 후보 양자 회로의 각각의 성능의 전체 상황 또는 평균 상황을 반영한다.
예시적인 실시예에서, 성능 평가 인덱스는 목적 함수를 이용하여 표현된다. 목적 함수는 구축 및 생성된 양자 회로가 작업 최적화 목적에 도달하는지를 계산하기 위한 수학적 함수이다. 예를 들어, 위에서 설명된 바와 같이, 상이한 양자 회로 설계 작업들에 대해, 상이한 목적 함수들이 대응하여 설정될 수 있다.
단계(103). 업데이트된 샘플링 방식 및 업데이트된 회로 유닛 풀을 획득하기 위해, 성능 평가 인덱스에 기초하여 초기 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트한다.
샘플링에 의해 더 나은 성능을 가진 후보 양자 회로를 획득하기 위해, 성능 평가 인덱스는 샘플링 방식 및 회로 유닛의 회로 매개변수 조절을 안내하기 위해 사용된다. 한편, 샘플링 방식을 최적화하고 조합을 위해 회로 유닛 풀로부터 더 나은 회로 유닛을 선택하기 위해 성능 평가 인덱스에 기초하여 샘플링 방식이 업데이트되는 한편; 회로 유닛 풀 내의 회로 유닛은 구축된 양자 회로의 전반적인 성능을 향상시키는 데 도움이 되도록, 단일 회로 유닛의 성능을 최적화하기 위해, 성능 평가 인덱스에 기초하여 업데이트되는데, 예를 들어, 회로 유닛의 회로 매개변수가 업데이트된다.
단계(104). 업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 업데이트된 샘플링 방식에 따라 업데이트된 회로 유닛 풀을 샘플링하고, 업데이트된 K개의 회로 유닛 그룹에 기초하여 업데이트된 K개의 후보 양자 회로를 구축 및 생성한다.
단계(104)의 샘플링 프로세스는 단계(101)에서 설명된 샘플링 프로세스와 동일하거나 유사하다. 차이점은 샘플링 방식, 및 회로 유닛 풀 내의 회로 유닛의 회로 매개변수가 업데이트된다는 것이다. 단계(104)에서, 업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 업데이트된 샘플링 방식에 따라 업데이트된 회로 유닛 풀이 샘플링된다.
단계(104)의 샘플링 횟수는 단계(101)의 샘플링 횟수와 동일하거나 상이할 수 있다. 예를 들어, 단계(104)의 샘플링 횟수가 단계(101)의 샘플링 횟수와 동일한 경우, 예를 들어, 단계(101)의 K가 10이면 단계(104)의 K도 10이다. 다른 예에서, 단계(104)의 샘플링 횟수가 단계(101)의 샘플링 횟수와 상이한 경우, 예를 들어 단계(101)의 K가 10이면 단계(104)의 K는 8이다. 샘플링 방식에 대응하는 확률 모델은 이러한 순환 프로세스에서 수렴하는 경향이 있으므로, 각각의 라운드의 샘플링 횟수 K의 값은 적응적으로 감소되고, 이는 성능을 유지하면서 컴퓨팅 자원들을 효과적으로 절약할 수 있다.
추가로, 샘플링 방식 및 회로 매개변수를 지속적으로 업데이트 및 최적화하여 더 나은 후보 양자 회로를 구축하기 위해, 단계(104)가 수행된 후, 단계들(102 내지 104)이 순환적으로 수행될 수 있다. 이러한 순환 프로세스는 사이클 종료 조건이 충족될 때까지 중지된다.
사이클 종료 조건은 순환 프로세스가 중지되도록 트리거하기 위한 미리 설정된 조건을 지칭한다. 예를 들어, 사이클 종료 조건은 마지막으로 생성된 K개의 후보 양자 회로가 동일한 것, 마지막으로 생성된 K개의 후보 양자 회로 내의 동일한 양자 회로들의 수가 임계값보다 큰 것, 마지막으로 생성된 K개의 후보 양자 회로에 대응하는 성능 평가 인덱스가 세트 인덱스 요건을 충족하는 것, 및 사이클 프로세스 내의 실행 횟수가 지정된 수에 도달하는 것, 및 그와 유사한 것 중 적어도 하나를 포함하지만 이에 제한되지 않으며, 본 개시내용의 본 실시예는 이에 제한되지 않는다.
단계(105). 사이클 종료 조건이 충족되는 것에 응답하여, 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정한다.
타깃 양자 회로는 마지막으로 생성된 K개의 후보 양자 회로로부터 결정된 양자 회로이다. 타깃 양자 회로는 마지막으로 생성된 K개의 후보 양자 회로로부터 선택된 양자 회로일 수 있다. 본 개시내용의 본 실시예에서, 타깃 양자 회로는 미리 결정된 양자 회로 설계 작업을 완료하기 위해 최종 구축 및 생성된 양자 회로이다.
예시적인 실시예에서, 가장 큰 생성 확률을 갖는 후보 양자 회로는 마지막으로 생성된 K개의 후보 양자 회로로부터 결정된다. 가장 큰 생성 확률을 갖는 후보 양자 회로가 타깃 양자 회로로서 결정된다. 후보 양자 회로의 생성 확률은 K개의 후보 양자 회로 내의 후보 양자 회로의 비율일 수 있다. 예를 들어, 마지막으로 생성된 후보 양자 회로들의 수는 10이고, 그 중 9개의 후보 양자 회로(양자 회로 A로 표시)는 동일하고 다른 하나의 후보 양자 회로(양자 회로 B로 표시)는 다른 9개와 상이하다. 이 경우, 양자 회로 A의 생성 확률은 9/10=0.9이고, 양자 회로 B의 생성 확률은 1/10=0.1이며, 양자 회로 A가 최종 타깃 양자 회로로서 선택될 수 있다.
요약하면, 상이한 유형들의 양자 회로 설계 문제들에 대해, 상이한 유형들의 양자 회로 설계 문제들이 고도로 추상화되고 통합되도록, 대응하는 문제를 해결하기 위한 타깃 양자 회로를 구축하기 위해, 본 개시내용의 기술적 해법들이 사용될 수 있다. 해법들은 매우 강력한 보편성 및 범용성을 갖는다.
추가로, 큰 계산 소비 및 느린 수렴의 단점을 갖는 유전 알고리즘에 비교하여, 본 개시내용의 기술적 해법들은 샘플링에 의해 획득된 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하고, 성능 평가 인덱스에 기초하여 샘플링 방식 및 회로 유닛 풀 내의 회로 유닛을 업데이트하는 것만을 요구하고, 그에 의해 더 나은 성능을 갖는 후보 양자 회로를 빠르게 구축하며, 이는 계산 작업 부하를 감소시킬 뿐만 아니라 최종 타깃 양자 회로를 결정하는 효율성을 또한 향상시킨다.
도 2는 본 개시내용의 다른 실시예에 따른 양자 회로 결정 방법의 흐름도이다. 이 방법의 단계들의 실행 개체는 컴퓨터 디바이스일 수 있다. 방법은 이하의 단계들(201 내지 211)을 포함할 수 있다:
단계(201). 초기 확률 모델을 구축하며, 초기 확률 모델은 p×c개의 매개변수를 포함하고, p는 최대 회로 유닛 수를 나타내고, c는 초기 회로 유닛 풀 내의 총 회로 유닛 수를 나타낸다.
본 개시내용의 본 실시예에서, 초기 확률 모델은 회로 유닛 풀로부터 복수의 회로 유닛을 샘플링하기 위한 샘플링 방식으로서 사용될 수 있다. 초기 확률 모델은 p×c개의 매개변수를 포함하는 매개변수화된 확률 모델이고, p는 최대 회로 유닛 수를 나타내고, c는 초기 회로 유닛 풀 내의 총 회로 유닛 수를 나타낸다.
최대 회로 유닛 수는 미리 결정된 양자 회로 설계 작업을 완료하기 위해 최종 구축 및 생성된 타깃 양자 회로에 포함될 수 있는 최대 회로 유닛의 수를 지칭한다. 예를 들어, 최대 회로 유닛 수가 6이라면, 최종 구축 및 생성된 타깃 양자 회로에 포함되는 실제 회로 유닛 수는 6 이하여야 한다. 이 경우, 각각의 샘플링 회차 동안 획득되는 회로 유닛 그룹은 6개 이하의 회로 유닛을 포함할 수 있다. 예에서, 타깃 양자 회로에 포함되는 회로 유닛들의 수는 미리 결정된 수이다. 예를 들어, 타깃 양자 회로에 포함되는 회로 유닛들의 개수가 6으로 미리 정의되어 있다면, 각각의 샘플링 회차 동안 획득되는 회로 유닛 그룹은 6개의 회로 유닛을 포함한다. 이 경우, 최대 회로 유닛 수는 미리 결정된 수이다. 미리 결정된 수는 타깃 양자 회로의 설계 계층들의 수 또는 채우기 위치들의 수에 따라 결정될 수 있다.
회로 유닛 풀은 복수의 회로 유닛을 포함한다. 위에서 설명된 바와 같이, 임의의 양자 회로는 일련의 유니터리 행렬을 쌓아서 형성되는 것으로 간주될 수 있다. 따라서, 회로 유닛 풀은 복수의 유니터리 행렬에 각각 대응하는 등가 회로들을 포함할 수 있다. 회로 유닛 풀은 또한 연산자 풀 또는 다른 명칭으로 지칭될 수 있으며, 이는 본 개시내용의 본 실시예에서 제한되지 않는다.
본 개시내용의 본 실시예에서, 초기 확률 모델의 모델 매개변수가 α이고, α가 p×c개의 매개변수를 포함한다고 가정한다. 예를 들어, α는 p행×c열의 행렬로 간주될 수 있다. 행렬의 i번째 행 및 j번째 열의 요소는 타깃 양자 회로의 i번째 채우기 위치에서 회로 유닛 풀의 j번째 회로 유닛을 채울 확률을 나타내며, i는 p 이하의 양의 정수이고, j는 c 이상의 양의 정수이다.
단계(202). K개의 회로 유닛 그룹을 획득하기 위해, 초기 확률 모델에 기초하여 초기 회로 유닛 풀을 K회 샘플링하며, 샘플링의 각각의 회차는 하나의 회로 유닛 그룹을 획득하기 위해 수행된다.
샘플링 프로세스의 각각의 회차에서, 초기 확률 모델 P(k,α)의 모델 매개변수 α에 기초하여 구조적 매개변수 k가 생성된다. 구조적 매개변수 k는 이 샘플링에서 획득된 회로 유닛을 나타내기 위해 복수의 이산 값을 포함할 수 있다. 예를 들어, 회로 유닛 풀은 각각 0, 1, 2, 3, 및 4로 번호가 매겨진 5개의 회로 유닛을 포함하고, 구조적 매개변수 k는 (2, 1, 3)을 포함하며, 이는 회로 유닛 풀로부터 샘플링된 회로 유닛 그룹이 각각 2, 1, 및 3으로 번호가 매겨진 3개의 회로 유닛을 포함함을 의미한다. 초기 확률 모델 P(k,α)의 동일한 모델 매개변수 α가 사용될 때, 임의의 2회의 샘플링 회차에서 생성되는 구조적 매개변수들 k는 동일하거나 상이할 수 있다. 예를 들어, 2회의 연속적인 샘플링 회차에서 생성되는 구조적 매개변수들 k는 동일하며, 둘 다 (2, 1, 3)이다. 다른 예에서, 2회의 연속적인 샘플링 회차에서 생성되는 구조적 매개변수들 k는 상이하며, 이들은 각각 (2, 1, 3) 및 (2, 1, 4)이다.
추가로, 회로 유닛 풀 내의 각각의 회로 유닛의 회로 매개변수들의 수를 l이라고 가정하면, 회로 매개변수 풀이 유지될 수 있다. 회로 매개변수 풀은 각각의 채우기 위치에서 회로 유닛 풀의 각각의 회로 유닛의 회로 매개변수를 포함하며, 즉 회로 매개변수 풀은 p×c×l개의 매개변수를 포함한다.
단계(203). K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성한다.
샘플링에 의해 획득된 각각의 회로 유닛 그룹에 대해, 후보 양자 회로가 대응하여 구축 및 생성된다. 회로 유닛들 사이의 연결 관계는 미리 정의되거나 설계될 수 있으며, 이는 본 개시내용명의 본 실시예에서 제한되지 않는다.
단계(204). K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하고, 성능 평가 인덱스는 목적 함수의 연산 결과이다.
목적 함수는 구축 및 생성된 양자 회로가 작업 최적화 목적에 도달하는지를 계산하기 위한 수학적 함수이다. 예를 들어, 위에서 설명된 바와 같이, 상이한 양자 회로 설계 작업들에 대해, 상이한 목적 함수들이 대응하여 설정될 수 있다.
본 개시내용의 본 실시예에서, 구조적 매개변수 k에 기초하여 구축 및 생성된 후보 양자 회로는 U(k,θ)라고 가정되고, 후보 양자 회로 U(k,θ)에 대응하는 목적 함수는 L(U(k,θ))에 의해 표시되며, K회의 샘플링 후에 생성된 K개의 후보 양자 회로에 대응하는 목적 함수
Figure pct00026
은 다음과 같이 표현될 수 있다:
Figure pct00027
위의 공식으로부터, 목적 함수에 대한 K개의 후보 양자 회로에 각각 대응하는 연산 결과들이 먼저 계산되어 K개의 연산 결과가 획득되고, 다음으로 K개의 연산 결과에 기초하여 성능 평가 인덱스(즉, 목적 함수
Figure pct00028
의 연산 결과)가 획득됨을 알 수 있다. 목적 함수
Figure pct00029
의 연산 결과는 K개의 후보 양자 회로의 각각의 성능의 전반적인 상황 또는 평균적인 상황을 반영한다.
단계(205). 성능 평가 인덱스에 기초하여 제1 기울기 정보 및 제2 기울기 정보를 계산하며, 제1 기울기 정보는 초기 확률 모델의 모델 매개변수의 기울기 정보이고, 제2 기울기 정보는 초기 회로 유닛 풀 내의 회로 유닛의 회로 매개변수의 기울기 정보이다.
본 개시내용의 본 실시예에서, 한편으로, 제1 기울기 정보를 획득하기 위해 초기 확률 모델의 모델 매개변수에 대한 목적 함수의 기울기 정보가 계산되고, 제1 기울기 정보는 초기 확률 모델의 모델 매개변수의 업데이트를 안내하기 위해 사용되며; 다른 한편으로, 제2 기울기 정보를 획득하기 위해 회로 유닛 풀 내의 회로 유닛의 회로 매개변수에 대한 목적 함수의 기울기 정보가 계산되고, 제2 기울기 정보는 회로 유닛의 회로 매개변수의 업데이트를 안내하기 위해 사용된다.
예에서, 제1 기울기 정보를 획득하기 위해, 초기 확률 모델의 모델 매개변수에 대한 목적 함수의 도함수가 계산된다. 예를 들어, 제1 기울기 정보를 계산하기 위한 미분 공식은 다음과 같다:
Figure pct00030
여기서,
Figure pct00031
은 모델 매개변수 α에 대한 목적 함수
Figure pct00032
의 도함수를 나타낸다. 공식의 다른 매개변수에 대해서는 위의 설명이 참조될 수 있다.
다른 예에서, 제2 기울기 정보를 획득하기 위해, 회로 유닛 풀 내의 회로 유닛의 회로 매개변수에 대한 목적 함수의 도함수가 계산된다. 예를 들어, 제2 기울기 정보를 계산하기 위한 도함수 공식은 다음과 같다:
Figure pct00033
여기서,
Figure pct00034
은 회로 매개변수 θ에 대한 목적 함수
Figure pct00035
의 도함수를 나타낸다. 공식의 다른 매개변수에 대해서는 위의 설명이 참조될 수 있다.
추가로, 미분을 통해 제1 기울기 정보가 계산될 때, 점수 함수(score function) 또는 재매개변수화 방법(reparameterization method)을 포함하지만 이에 제한되지 않는 몬테카를로 예상 자동 미분의 관련 기술들이 사용될 수 있다. 예를 들어, 점수 함수를 사용한 해법은 비정규화된 모델을 포함하는 보편적 확률 분포 모델들에 적용가능하다. 미분을 통해 제2 기울기 정보가 계산될 때, 수치적으로 미분을 획득하기 위해 자동 미분이 이용될 수 있다. 실험적으로, 양자 회로의 도함수는 기울기 양자 회로의 매개변수 시프트 또는 직접 측정을 통해 계산될 수 있다.
단계(206). 업데이트된 확률 모델을 획득하기 위해, 제1 기울기 정보에 기초하여 초기 확률 모델의 모델 매개변수를 업데이트한다.
예를 들어, 조합을 위해 샘플링에 의한 더 나은 회로 유닛들을 획득하도록, 초기 확률 모델의 모델 매개변수 α를 지속적으로 최적화하기 위해, 초기 확률 모델의 모델 매개변수 α는 기울기 하강 알고리즘(gradient descent algorithm)을 사용하여 업데이트된다.
단계(207). 업데이트된 회로 유닛 풀을 획득하기 위해, 제2 기울기 정보에 기초하여 회로 유닛 풀 내의 회로 유닛의 회로 매개변수를 업데이트한다.
예를 들어, 구축된 양자 회로의 전반적인 성능을 향상시키는 데에 도움이 되도록 단일 회로 유닛의 성능을 최적화하기 위해, 각각의 회로 유닛의 회로 매개변수 θ를 지속적으로 최적화하도록, 회로 유닛 풀 내의 각각의 회로 유닛의 회로 매개변수 θ가 기울기 하강 알고리즘을 사용하여 업데이트된다.
단계(208). 업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 업데이트된 확률 모델에 따라 업데이트된 회로 유닛 풀을 샘플링하고, 업데이트된 K개의 회로 유닛 그룹에 기초하여 업데이트된 K개의 후보 양자 회로를 구축 및 생성한다.
단계(209). 사이클 종료 조건이 충족되는 것에 응답하여, 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정한다.
단계(208) 및 단계(209)는 도 1의 실시예의 단계(104) 및 단계(105)와 동일하거나 유사하다. 세부사항들에 대해서는, 전술한 실시예의 설명들이 참조될 수 있다.
본 개시내용의 본 실시예에서 제공되는 방법은 타깃 양자 회로의 회로 매개변수의 추가 튜닝을 구현하기 위해 단계(210) 및 단계(211)를 더 포함한다.
단계(210). 타깃 양자 회로의 구조를 고정하고, 타깃 양자 회로에 포함된 각각의 회로 유닛의 회로 매개변수를 조절한다.
타깃 양자 회로가 결정된 후, 타깃 양자 회로의 회로 구조(즉, 회로에 포함된 회로 유닛들, 및 회로 유닛들 간의 연결 관계)가 고정된다. 필요한 경우, 타깃 양자 회로의 성능을 더 향상시키기 위해, 타깃 양자 회로에 포함된 각각의 회로 유닛의 회로 매개변수가 더 튜닝될 수 있다.
예를 들어, 타깃 양자 회로의 성능을 향상시키도록 타깃 양자 회로의 회로 매개변수를 지속적으로 최적화하기 위해, 타깃 양자 회로의 회로 매개변수에 대한 목적 함수의 기울기 정보가 계산되고, 기울기 하강 알고리즘이 또한 타깃 양자 회로의 회로 매개변수를 업데이트하기 위해 사용된다.
단계(211). 조절 종료 조건이 충족되는 것에 응답하여, 매개변수 튜닝 후에 타깃 양자 회로를 획득한다.
조절 종료 조건은 정지될 타깃 양자 회로의 회로 매개변수의 조절을 트리거하기 위한 미리 설정된 조건을 지칭한다. 예를 들어, 조절 종료 조건은 타깃 양자 회로의 성능 평가 인덱스가 미리 설정된 인덱스에 도달하는 것, 타깃 양자 회로의 회로 매개변수의 조절 횟수가 지정된 수에 도달하는 것, 및 그와 유사한 것 중 적어도 하나를 포함하지만 이에 제한되지 않고, 이는 본 개시내용의 본 실시예에서 제한되지 않는다.
본 개시내용의 본 실시예에서, 매개변수 튜닝 후의 타깃 양자 회로는 미리 결정된 양자 회로 설계 작업을 완료하기 위해 최종 구축 및 생성된 양자 회로이다.
예시적인 실시예에서, K개의 후보 양자 회로를 구축 및 생성한 후, 방법은 i번째 후보 양자 회로 내의 j번째 회로 유닛에 대해, 회로 유닛 풀에서의 j번째 회로 유닛의 위치 및 i번째 후보 양자 회로에서의 j번째 회로 유닛의 위치에 따라, 회로 매개변수 풀로부터 j번째 회로 유닛의 회로 매개변수를 획득하는 단계를 더 포함하고, 회로 매개변수 풀은 각각의 채우기 위치에서 회로 유닛 풀 내의 각각의 회로 유닛의 회로 매개변수를 포함하고, i는 K 이하의 양의 정수이고, j는 양의 정수이다. 회로 매개변수 풀은 p×c개의 회로 매개변수 그룹을 포함할 수 있으며, 회로 매개변수들의 (i,j)번째 그룹은 회로 유닛 풀 내의 j번째 회로 유닛이 i번째 채우기 위치에서 채워질 때의 회로 매개변수들이고, i는 p 이하의 양의 정수이고, j는 c 이상의 양의 정수이다.
전술한 방식으로, 새로운 후보 양자 회로가 구축 및 생성된 후, 각각의 회로 유닛의 회로 매개변수가 회로 매개변수 풀로부터 간단하고 효율적으로 획득될 수 있도록, 회로 유닛의 회로 매개변수를 회로 유닛의 채우기 위치에 바인딩하기 위해 매개변수 바인딩 메커니즘이 사용된다. 추가로, 회로 유닛 풀 내의 각각의 회로 유닛의 회로 매개변수가 제2 기울기 정보에 기초하여 업데이트될 때, 회로 매개변수 풀로부터 획득되는 회로 매개변수의 정확도를 보장하기 위해, 회로 매개변수 풀에 저장된 회로 매개변수는 동기식으로 업데이트되어야 한다.
예시적인 실시예에서, 더 안정적인 트레이닝 프로세스에 대해, NAS 및 더 넓은 머신 러닝 분야의 연구에서 나온 트레이닝 기술들이 도입 및 개발될 수 있으며, 이는 조기 정지, 다중 시작, 회로 변분 매개변수 워밍업 트레이닝, 2개의 매개변수 그룹을 최적화하기 위해 트레이닝 검증 데이터 세트를 분리하는 것, 더 나은 트레이닝 결과들 및 그리드 검색의 사후 프로세싱, 점진적인 계층별 트레이닝, 추정 분산을 줄이기 위해 몬테카를로 기울기 추정 동안의 기준선으로서 목적 함수의 이동 평균을 추가하는 것, 에너지 손실을 평활하게 하기 위해 회로 매개변수들에 랜덤 노이즈를 추가하는 것, 목적 함수에 대해 복수의 목적을 지원하는 정규 항 및 페널티 항을 추가하는 것, 소규모 에이전트 작업, 전이 학습, 및 그와 유사한 것을 포함하지만 이에 제한되지 않는다.
더 중요한 것은 정규 항목의 추가이다. 초기 확률 모델의 모델 매개변수는 각각의 회로 유닛의 샘플링 시간들 및 확률을 결정하므로, 일부 유형들의 회로 유닛들(예를 들어, 단일-비트 양자 게이트)를 장려하기 위해, 즉 그 유형들의 회로 유닛들의 샘플링 시간들 및 확률들을 증가시키기 위해, 또는 일부 유형들의 회로 유닛들(예를 들어, 2비트 양자 게이트)을 억제하기 위해, 즉 그 유형들의 회로 유닛들의 샘플링 시간들 및 확률들을 감소시키기 위해, 모델 매개변수에 기초하는 대응하는 정규 항목이 정의될 수 있다. 예를 들어, 이하의 정규 항목이 목적 함수 L에 추가되고, 정규 항목이 추가된 목적 함수 L은 ΔL로 표현된다:
Figure pct00036
여기서 c는 회로 유닛 풀 내의 회로 유닛들의 수를 나타내고, p는 채우기 위치들의 수이고, p(ki=k)는 i번째 후보 채우기 위치에서 k번째 회로 유닛을 채울 확률이고, λ는 정규 항목의 가중치이고, q는 회로 유닛들 내의 2비트 양자 게이트 수를 나타낸다.
커스텀 정규 항을 도입하는 그러한 방식은 회로 유닛 샘플링의 유연성 및 제어성을 향상시킴으로써, 최종 구축 및 생성된 양자 회로의 성능을 향상시키고 양자 회로의 양자 노이즈 레벨을 감소시키는 데 도움이 된다.
요약하면, 본 개시내용의 실시예들에서 제공되는 기술적 해법들에서, 양자 회로의 검색 도메인은 연속적인 공간으로 확장되고, 그에 의해 자동 미분 및 확률적 기울기 하강법을 가능하게 함으로써, 컴퓨팅 자원들의 소비를 크게 감소시키는 동시에 더 나은 수렴을 보장한다.
추가로, 매개변수 최적화 프로세스에서, 본 개시내용에서는 제1 기울기 정보 및 제2 기울기 정보가 계산되고, 두 가지 유형의 기울기 정보에 기초하여 모델 매개변수 및 회로 매개변수가 최적화될 수 있으므로, 다중-목적 매개변수 최적화 해법이 실현되고, 그에 의해 양자 회로 구성의 효율성을 향상시키는 데에 도움을 준다.
이하는 도 3을 참조하여 본 개시내용의 실시예에 따른 DQAS 프레임워크의 완전한 아키텍처를 설명한다. 미리 결정된 양자 회로 설계 작업을 완료하기 위한 타깃 양자 회로는 DQAS 프레임워크를 통해 검색 및 구축된다고 가정된다. 회로 유닛 풀(31)은 도면에 도시된 회로 유닛들 1, 2, 및 3과 같은 복수의 선택가능한 회로 유닛을 포함한다. K개의 회로 유닛 그룹을 획득하기 위해, 회로 유닛 풀(31)은 확률 모델 P(k,α)에 기초하여 일괄적으로 샘플링되고, K개의 후보 양자 회로가 구축 및 생성된다. 매개변수 풀(32)은 양자 회로의 회로 매개변수를 저장하도록 구성된다. 구축 및 생성된 각각의 후보 양자 회로 내의 각각의 회로 유닛의 회로 매개변수는 매개변수 풀(32)로부터 획득될 수 있다. 추가로, 후보 양자 회로들의 성능은 목적 함수 L을 이용하여 평가되고, K개의 후보 양자 회로의 전체 성능은 목적 함수
Figure pct00037
을 이용하여 평가될 수 있다. 초기 확률 모델의 모델 매개변수 α에 대한 목적 함수
Figure pct00038
의 기울기 정보
Figure pct00039
및 회로 유닛 풀(31) 내의 회로 유닛의 회로 매개변수 θ에 대한 목적 함수
Figure pct00040
의 기울기 정보
Figure pct00041
이 계산되고, 모델 매개변수 α 및 회로 매개변수 θ가 2개의 기울기 정보에 기초하여 업데이트된다. 이어서, 업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 업데이트된 회로 유닛 풀이 업데이트된 확률 모델에 따라 샘플링되고, K개의 후보 양자 회로가 구축 및 생성된다. 전술한 프로세스는 순환적으로 수행된다. 사이클 종료 조건이 충족될 때, 마지막으로 생성된 K개의 후보 양자 회로 중에서 가장 큰 생성 확률을 갖는 후보 양자 회로가 최종 타깃 양자 회로로서 선택된다.
도 4는 본 개시내용의 다른 실시예에 따른 양자 회로 결정 방법의 흐름도이다. 이 방법의 단계들의 실행 개체는 컴퓨터 디바이스일 수 있다. 방법은 이하의 단계들(401 내지 403)을 포함할 수 있다:
단계(401). 회로 유닛 풀로부터 N개의 회로 유닛을 선택하고, 회로 유닛 풀은 복수의 회로 유닛을 포함하며, 각각의 회로 유닛은 유니터리 행렬에 대응하는 등가 양자 회로이고, N은 1보다 큰 정수이다.
회로 유닛 풀은 복수의 선택가능한 회로 유닛을 포함한다. 본 개시내용의 본 실시예에서, 회로 유닛은 양자 회로를 구성하는 기본 유닛이며, 하나의 양자 회로는 하나 이상의 회로 유닛을 포함할 수 있다. 양자 회로가 복수의 회로 유닛을 포함할 때, 회로 유닛들 간의 연결 관계는 미리 정의되거나 설계될 수 있다. 예에서, 양자 회로는 다층 구조를 가지며, 각각의 계층은 회로 유닛을 포함하고, 계층들은 차례로 연결된다. 예를 들어, 계층의 회로 유닛의 출력 결과는 다음 계층의 회로 유닛의 입력 데이터로서 이용될 수 있고, 데이터는 다음 계층의 회로 유닛을 통해 더 계산되거나 프로세싱될 수 있다. 다른 예에서, 양자 회로는 다층 구조를 가지며, 각각의 계층은 회로 유닛을 채우기 위한 하나 이상의 채우기 위치를 포함한다. 동일한 계층 내에 복수의 채우기 위치가 존재하는 경우, 채우기 위치들은 미리 설정된 방식으로 미리 연결될 수 있다.
양자 컴퓨팅 작업에 수반될 수 있는 일부 기본 연산들에 대해, 각각의 기본 연산에 대해 대응하는 회로 유닛이 설계된다. 예를 들어, 회로 유닛은 단일-비트 양자 게이트, 단층 양자 게이트, 또는 해밀토니안의 시간-종속 전개일 수 있으며, 이는 본 개시내용의 본 실시예에서 제한되지 않는다.
본 개시내용의 본 실시예에서, 양자 회로는 회로 유닛을 입도(granularity)로서 분할하고, 하나의 양자 회로는 특정 연결 방식으로 연결된 복수의 회로 유닛에 의해 형성될 수 있다. 따라서, 특정 양자 컴퓨팅 작업을 완료하기 위한 양자 회로를 구축하기 위해, 회로 유닛 풀로부터 복수의 회로 유닛이 선택될 수 있다.
구현에서, 특정 샘플링 방식에 따라, N개의 회로 유닛이 회로 유닛 풀로부터 선택된다. 샘플링 방식은 회로 유닛 풀로부터 회로 유닛을 선택하는 방식을 의미한다. 각각의 샘플링 회차 동안 회로 유닛 풀로부터 N개의 회로 유닛이 선택되고, 1회의 샘플링에서 선택된 N개의 회로 유닛은 회로 유닛 그룹을 형성하는데, 즉 각각의 회로 유닛 그룹은 N개의 회로 유닛을 포함한다. 추가로, 회로 유닛은 N개의 회로 유닛에서 반복가능하다. 즉, 각각의 회로 유닛이 최종 구축된 양자 회로에서 재사용될 수 있을 것을 보장하기 위해, 전술한 샘플링 프로세스는 대체 방식으로 수행된다.
예시적인 실시예에서, 샘플링 방식은 확률 모델일 수 있다. 확률 모델을 이용하는 샘플링을 통해 회로 유닛을 획득하는 방식에 대해서는, 전술한 실시예의 설명들이 참조될 수 있다.
단계(402). N개의 회로 유닛에 각각 대응하는 회로 매개변수들을 결정하고, 회로 매개변수는 회로 유닛에 의해 수행되는 동작을 정의하기 위해 사용되고, 회로 매개변수는 업데이트가능하다.
회로 유닛은 대응하는 회로 매개변수를 가지며, 회로 매개변수는 회로 유닛에 의해 수행하는 동작을 정의하기 위해 사용된다. 즉, 회로 유닛에 의해 수행되는 동작은 회로 유닛의 구조뿐만 아니라 회로 유닛의 회로 매개변수와도 관련이 있다. 단계(401)에서 회로 유닛 풀로부터 N개의 회로 유닛이 선택된 후, 각각의 회로 유닛의 구조가 미리 결정되고, 단계(402)를 수행함으로써 각각의 회로 유닛의 회로 매개변수가 획득된다.
본 개시내용의 본 실시예에서, 회로 유닛의 회로 매개변수는 변분 매개변수이고, 즉 회로 유닛의 회로 매개변수는 업데이트가능(즉, 조절가능 및 수정가능)하므로, 필요한 경우, 회로 유닛의 회로 매개변수는 회로 유닛의 성능을 향상시키기 위해 업데이트될 수 있다.
예시적인 실시예에서, 회로 매개변수 풀이 유지될 수 있다. 회로 매개변수 풀은 각각의 채우기 위치에서의 회로 유닛 풀 내의 각각의 회로 유닛의 회로 매개변수를 포함한다. N개의 회로 유닛 내의 i번째 회로 유닛에 대해, i번째 회로 유닛의 회로 매개변수는 i번째 회로 유닛의 채우기 위치에 따라 회로 매개변수 풀로부터 획득된다. 전술한 방식에서, 양자 회로가 구축 및 생성될 때, 각각의 회로 유닛의 회로 매개변수가 회로 매개변수 풀로부터 간단하고 효율적으로 획득될 수 있도록, 회로 유닛의 회로 매개변수를 회로 유닛의 채우기 위치에 바인딩하기 위해 매개변수 바인딩 메커니즘이 사용된다.
단계(403). N개의 회로 유닛, 및 N개의 회로 유닛에 각각 대응하는 회로 매개변수들에 기초하여 양자 회로를 구축 및 생성한다.
N개의 회로 유닛, 및 N개의 회로 유닛에 각각 대응하는 회로 매개변수들이 획득된 후, 양자 회로가 구축 및 생성된다. 양자 회로는 N개의 회로 유닛을 포함하고, 양자 회로의 회로 매개변수는 N개의 회로 유닛에 각각 대응하는 회로 매개변수들을 포함한다. 추가로, 회로 유닛들 간의 연결 관계는 미리 정의되거나 설계될 수 있으며, 이는 본 개시내용의 본 실시예에서 제한되지 않는다.
예시적인 실시예에서, 도 5에 도시된 바와 같이, 방법은 단계(403) 이후에 이하의 단계들을 더 포함한다:
단계(404). 양자 회로에 대응하는 성능 평가 인덱스를 결정한다.
성능 평가 인덱스는 양자 회로의 성능을 양자화하고 평가하기 위한 매개변수이다. 예시적인 실시예에서, 성능 평가 인덱스는 목적 함수를 사용하여 표현된다. 목적 함수는 구축 및 생성된 양자 회로가 작업 최적화 목적에 도달하는지를 계산하기 위한 수학적 함수이다. 예를 들어, 위에서 설명된 바와 같이, 상이한 양자 회로 설계 작업들에 대해 상이한 목적 함수들이 대응하여 설정될 수 있다.
단계(405). 성능 평가 인덱스에 기초하여 타깃 기울기 정보를 계산하며, 타깃 기울기 정보는 양자 회로의 회로 매개변수의 기울기 정보이다.
본 개시내용의 본 실시예에서, 타깃 기울기 정보는 양자 회로의 회로 매개변수에 대한 목적 함수의 기울기 정보를 계산함으로써 획득된다. 타깃 기울기 정보는 양자 회로의 회로 매개변수 업데이트를 안내하기 위해 사용된다.
예에서, 타깃 기울기 정보를 획득하기 위해, 양자 회로의 회로 매개변수에 대한 목적 함수의 도함수가 계산된다. 예를 들어, 타깃 기울기 정보를 계산하기 위한 도함수 공식은 다음과 같다:
Figure pct00042
여기서,
Figure pct00043
은 양자 회로 U(k,θ)의 회로 매개변수 θ에 대한 목적 함수 L의 도함수를 나타낸다.
단계(406). 업데이트된 양자 회로를 획득하기 위해, 타깃 기울기 정보에 기초하여 양자 회로의 회로 매개변수를 업데이트한다.
예를 들어, 양자 회로의 전체 성능을 향상시키도록 회로 유닛들의 회로 매개 변수들을 지속적으로 최적화하기 위해, 양자 회로의 회로 매개변수가 기울기 하강 알고리즘을 사용하여 업데이트된다.
본 개시내용의 본 실시예에서, 목적 함수는 미분가능한 함수이기 때문에, 상응하는 기울기 정보는 미분을 통해 계산될 수 있고, 그에 의해 양자 회로의 성능을 지속적으로 향상시키기 위해, 회로 매개변수가 기울기 하강 알고리즘을 사용하여 업데이트되고 최적화될 수 있다.
요약하면, 본 개시내용의 실시예들에서 제공되는 기술적 해법들에서, 양자 회로가 회로 유닛들로 분할되도록, 양자 회로는 일련의 유니터리 행렬에 대응하는 등가의 양자 회로들을 쌓아서 형성되는 것으로 간주된다. 선택가능한 회로 유닛들을 제공하기 위해 회로 유닛 풀이 구축되고, 양자 회로를 구축하기 위해 회로 유닛 풀로부터 회로 유닛들이 선택되며, 그에 의해 DQAS를 구현하고 보편적인 양자 회로 구성 해법을 제공한다.
추가로, 양자 회로에 포함된 각각의 회로 유닛의 회로 매개변수는 업데이트가능하므로, 회로 매개변수를 업데이트(즉, 조절)함으로써 양자 회로의 성능이 향상될 수 있다. 또한, 양자 회로에 대응하는 목적 함수는 미분가능한 함수이기 때문에, 미분을 통해 대응하는 기울기 정보가 계산될 수 있으므로, 양자 회로의 성능을 지속적으로 향상시키기 위해, 기울기 하강 알고리즘을 사용하여 회로 매개변수가 업데이트되고 최적화될 수 있다.
또한, 국부적으로 최적인 부분적 회로 구조를 부분별로(piecewise) 검색하여 최종 구축된 완전한 양자 회로가 전역적으로 최적이 아니라는 문제를 야기하는 유전 알고리즘을 이용하여 양자 회로를 구축하는 것에 비교하여, 본 개시내용은 완전한 양자 회로 구조가 구축된 후에 회로 매개변수가 업데이트되며, 전역적으로 최적인 완전한 양자 회로를 달성하는 회로 매개변수가 최종적으로 발견될 수 있으므로 더 나은 성능을 갖는다.
본 실시예에서 설명되지 않은 세부사항에 대해서는, 위의 다른 실시예들에서의 설명이 참조될 수 있다.
이하는 본 개시내용에서 제공되는 DQAS 프레임워크가 특정 양자 회로 설계 사항에 적용되는 실험 사례가 설명된다. DQAS 프레임워크의 적용 및 전망을 보여주기 위해 여기에서는 세 가지 유형의 사항이 고려된다.
사례 1: GHZ(Greenberger-Horne-Zeilinger) 양자 상태 준비 및 벨(Bell) 상태 회로 설계.
이하의 예에서, 단일-비트 및 2-비트 양자 게이트가 연산자 풀 및 코딩 해법에 채택된다. 양자 게이트들의 유형들, 및 양자 게이트들이 위치된 큐비트 행들의 수는 연산자 풀의 구성요소를 결정한다.
GHZ 양자 상태는
Figure pct00044
로서 정의된다. 이러한 상태를 슈뢰딩거의 고양이 상태라고 알려져 있으며, 이론 및 양자 정보 실무에서 널리 사용된다. 본 개시내용에서 제공되는 DQAS 프레임워크는 대응하는 양자 상태 준비 회로를 자동으로 설계할 수 있다. 양자 상태 준비 회로의 목적 함수는 양자 회로의 출력 상태와 이론적인 GHZ 상태의 내적(inner product)이다. 검색은 성능을 보장하면서 점진적으로 게이트의 수 p를 감소시킴으로써 수행되며, 조건을 충족시키고 최소한의 양자 게이트들을 요구하는 준비 회로가 발견될 것이 보장될 수 있다. 구체적인 회로는 도 6에 도시되어 있다. 매개변수 π/2는 프레임워크 자체에 의해 완전히 학습된다.
벨 상태는 2비트에 의해 형성되는 4개의 직교 얽힘 상태(orthogonal entangled state)를 지칭하며, 이는 양자 순간이동 및 압축 코딩에서 중요한 역할을 한다. 대응하는 양자 회로는 4개의 상이한 측정 기저 상태를 대응하는 코딩된 벨 상태 얽힘 상태에 각각 매핑해야 한다. 따라서, 이러한 사항은 단일 양자 상태 준비가 아니라, 완전한 회로 학습 사항이다. 관측치들 XX 및 ZZ의 기대치들과 타깃 상태의 내적은 모두 목적 함수들로서 사용될 수 있으며, 총 목적 함수로서 4개의 상이한 입력 상태 평가가 요구된다. 자동 검색에 의해 획득되는 구체적인 회로는 도 7에 도시되어 있다. 이 예에서, 프레임워크는 이산 매개변수가 없는 연산자 풀(discrete parameter-less operator pool), 즉 비가변 회로 매개변수만을 사용한다.
사례 2: 양자 에러 완화.
양자 에러 정정 분야에서의 DQAS 해법의 잠재적인 적용을 보여주기 위해, 양자 푸리에 변환의 회로 컴포넌트와 양자 컴퓨팅에서 자주 나타나는 가상 양자 노이즈 모델이 사용된다. 양자 푸리에 변환 회로는 출력 상태의 충실도를 향상시키기 위해 3비트 및 4비트 시스템에 채워진다.
여기에서 채택되는 양자 에러 완화 정책은, 양자 게이트들의 세트가 유니터리 행렬을 제공하도록 양자 회로 내의 갭이 단일-비트 양자 게이트들로 채워지는 것이다. 이러한 방식으로, 양자 회로의 대응하는 행렬을 변경하지 않고도, 대기 비트의 감쇠 노이즈가 효과적으로 감소될 수 있고, 억제하기 더 어려운 코히어런트 노이즈는 단순 파울리 노이즈로 변환될 수 있다. 이 정책에 따라, 채택된 회로 설계 코딩 해법은 상이한 유형들의 단일-비트 게이트들에 의해 형성된 연산자 풀 V, 및 검색 깊이 p가 원래 회로의 갭 위치들의 수와 동일한 자리 표시자 U이다. 예를 들어, 3비트 양자 푸리에 변환 회로에 대해 p=6이고, 4비트 회로에 대해 p=12이다.
이러한 에러 정정 효과의 비교 기준선은 대응하는 연속 갭들에서 1과 등가인 양자 게이트를 채우려고 시도하는 것이다. 이 프레임워크는 이러한 지식-기반 상식 해법(knowledge-based common-sense solution)보다 높은 충실도를 갖는 회로를 찾을 수 있음을 알 수 있다. 실제로, DQAS는 양자 회로에서 특정 장거리 상관관계를 효과적으로 감지할 수 있으므로, 충실도의 더 나은 향상을 달성하기 위해 단일 갭도 동일하지 않게 채워질 수 있다.
구체적으로, 3비트 양자 푸리에 변환 회로에 대해, 원래 회로, 전문가 회로 및 프레임워크에 의해 자동으로 설계된 회로에 대응하는 충실도는 각각 0.33, 0.55 및 0.6이다. 4비트 양자 푸리에 변환 회로에 대해, 원래 회로, 전문가 회로, 및 프레임워크에 의해 자동으로 설계된 회로에 대응하는 충실도는 각각 0.13, 0.41 및 0.45이다. 이 프레임워크에 의해 자동으로 설계된 에러 정정 회로는 인간 전문가에 의해 설계된 회로보다 양자 노이즈를 더 잘 억제할 수 있음을 알 수 있다. 이러한 자동 회로 설계는 어떠한 사전 지식에도 전혀 의존하지 않고 처음부터 생성된다. (대응하는 양자 에러 정정 설계 및 특정 충실도 값은 가상 양자 노이즈 모델에 의존한다. 이 예에서 채택된 양자 노이즈 모델은 다음과 같다: 양자 게이트들의 각각의 열의 갭에 대해, p=0.02의 비트 플립 노이즈가 존재하고, 각각의 양자 회로 공석(quantum circuit vacancy)에 대해 p=0.2의 비트 플립 노이즈가 존재한다.)
3비트 및 4비트 원래 회로에 대해, 이 프레임워크에서 발견된 에러 정정 회로들이 도 8 내지 도 11에 각각 도시되어 있다. 에러 정정 회로 내의 회색 양자 게이트는 DQAS 프레임워크가 트레이닝된 후의 지능적인 채움의 결과이다.
사례 3: QAOA 유형의 회로 구성 검색.
QAOA는 매우 중요한 양자 고전 하이브리드 컴퓨팅 패러다임이며, 강한 물리적 의미 및 양자 어닐링과의 강한 연결을 갖는다. 따라서, 동일한 깊이와 동일한 수의 회로 매개변수들과 함께, 더 강력한 근사 능력들을 가진 양자 회로 배열을 찾는 것은 (양자 이점을 보여주기 위한) 중요한 응용 가치와 (양자 어닐링에서 중요한 개념들과의 교차 비교 및 이해를 위한) 이론적 의의를 갖는다. 이러한 사항에서, 종단-간 환경은 전형적인 맥스-컷 조합 최적화 문제를 채택하고, 연산자 풀은 해밀토니안 시간-종속 전개 계층과 일반 단일-비트 양자 게이트 계층을 결합하는 정책을 채택한다. 가장 간단한 사례에서, 고려되는 연산자는 하다마르(Hadamard) 게이트 계층, 단일-비트 x, y, z 회전 계층(
Figure pct00045
와 등가, 여기서
Figure pct00046
이고, X는 Y 또는 Z 연산자로 대체될 수 있음), 및
Figure pct00047
계층을 포함하고, ij는 문제 내의 그래프의 에지를 나타낸다. 기본 성분들은 각각 H-층, rx-층, ry-층, rz-층 및 zz-층으로 지칭된다. xx-층과 yy-층은 기본 성분들을 사용하여 구축 및 생성될 수 있으므로 중복 항목들이다. 종단-간 목적 함수의 설정은 해밀토니안에 대응하는 맥스-컷의, 양자 회로의 출력 상태 상에서의 기대치인 종래의 QAOA의 설정과 동일하다.
이 프레임워크를 통해, 대응하는 양자 회로 구조가 특정 분포, 예를 들어 정규 그래프로부터 생성된 그래프 인스턴스들의 배치(batch)에 동시에 적용될 수 있도록 구성 및 대응하는 매개변수들이 발견될 수 있다. 이러한 방식으로 발견된 양자 회로 구조는 동일한 해법으로 상이한 그래프들을 근사하는 최적의 가능한 해법이다. QAOA와 동일한 레이아웃은 검색에 의해 자동으로 발견될 수 있는데, 즉 도 12에 도시된 바와 같이 H-층, zz-층, rx-층, zz-층, 및 rx-층이다. 즉, 상대적으로 넓은 범위의 그래프와 상대적으로 적은 수의 계층의 경우, 프레임워크는 QAOA의 다른 배열이 실제로 근사를 위한 최상의 선택임을 보여주며, 이는 또한 프레임워크가 강력한 적용가능성에 더하여 특정 이론적 탐색 기능을 가짐을 보여준다.
위에서 보여진 바와 같이, 본 개시내용에서 제공되는 DQAS 프레임워크는 다양한 양자 컴퓨팅 및 양자 정보 문제들, 특히 다양한 상황들에서의 양자 회로의 자동화된 설계에 널리 사용될 수 있다. 이러한 종단-간 미분가능한 설계는 회로 구조에 관한 임의의 가설에 의존하지 않고, 이는 양자 회로 설계에 대해 많은 가능성을 제공한다. 이론적으로, 이 방법은 양자 프로그래밍, 미분 프로그래밍, 및 확률 프로그래밍과 같은 새로운 프로그래밍 패러다임들을 결합하고, 기존 지식의 축적을 넘어 잠재적으로 효율적인 양자 구조를 탐색하고 찾기 위해 사용될 수 있다. 실제로, 이 프레임워크는 양자 상태 준비, 양자 회로 분해 및 컴파일, 양자 에러 정정, 및 가변 양자 구조 검색에서 양호한 성능 및 우수한 결과를 갖는다. 프레임워크의 미분가능한 방법론과 높은 범용성은 해법이 간단하고 효율적임을 보장하는 한편, 실제 양자 하드웨어의 본래의(native) 양자 게이트들, 연결 토폴로지들, 노이즈 함수들, 및 그와 유사한 것을 고려하는 것을 허용한다.
구체적으로, 경험적인 예들은 본 개시내용에서 제공되는 DQAS 프레임워크가 이하의 내용들 및 효과들을 달성할 수 있음을 나타낼 수 있다:
1. 다중-비트 GHZ 양자 상태 준비 회로가 자동으로 설계된다.
2. 주어진 양자 회로의 이산 게이트 분해가 자동으로 구현되고, 벨 상태 매핑 회로의 설계가 완료된다.
3. 양자 푸리에 변환 회로 상에서 양자 에러 완화가 구현되고, 기존 전문가들의 경험을 능가하는 에러 정정 정책이 발견된다.
4. QAOA 배열 구조가 양자 회로 해법으로서 사용된다는 가설은 맥스-컷 조합 최적화 문제의 환경을 통해서만 자연적으로 발견되며, 특정 문제에서는 더 나은 성능을 갖는 해밀토니안 서브블록 배열이 검색에 의해 발견될 수 있다.
일반적으로, 본 개시내용에서 제공되는 기술적 해법들은 다른 해법들에 비해 이하의 장점들을 갖는다:
1. 범용성: 처음으로, 양자 구조 검색의 중요한 문제가 완전히 요약되고 추상화되며, 완전히 보편적인 종단-간 해법이 제안된다.
2. 계산 효율성: 해법은 최초의 미분가능한 자동 양자 회로 설계 해법이고, 이는 다른 해법들과 유사하거나 훨씬 더 나은 결과를 획득하기 위해 시간 및 하드웨어와 같은 컴퓨팅 자원들을 더 적게 소비한다.
3. 다중-목표: 해법은 복수의 목적을 동시에 최적화하여, 하드웨어를 친화적으로 만들고, 전체 프레임워크에 더 잘 내장되도록 양자 에러 정정을 고려할 수 있다.
4. 기존 지식과 경험을 넘어선 결과들: 특정 양자 컴퓨팅 사항에 프레임워크를 적용하는 것은 임의의 분야 특정적인 지식의 가설들에 의존하는 것이 아니라, 단순히 머신 러닝에 의존하여, 기존 지식의 축적을 충족시키거나 초과하는 일련의 결과들을 달성하며, 이는 해법의 높은 잠재력을 보여준다.
본 개시내용의 기술적 해법들은 현재 더 적응가능한 양자 회로의 설계 속도를 높이는 데 도움이 된다. NISQ 시대의 양자 하드웨어의 전형적인 단점들은 짧은 코히어런스 시간과 큰 양자 노이즈이다. 대응하여, 양자 하드웨어의 특정 특징을 충분히 고려하는 것에 더하여, 양자 회로의 깊이와 2비트 양자 게이트들의 수는 최대한 감소되어야 한다. 2비트 양자 게이트는 통상적으로 단일-비트 양자 게이트보다 큰 노이즈를 갖기 때문에, 성능을 보장하면서 2비트 양자 게이트의 수를 줄이면 양자 노이즈의 영향을 효과적으로 완화할 수 있다. 본 개시내용에서 제공되는 DQAS 프레임워크는 이러한 다중 목적 회로 설계 문제를 잘 해결할 수 있으므로, 양자 컴퓨팅의 상업적 응용에서 이점을 얻을 수 있다.
추가로, 양자 하드웨어 평가는 단기적 내지 중기적으로 적용될 수 있다. 실제 생산에서의 적용들은 더 적은 양자 자원들을 사용하여 더 나은 결과들을 획득하는 데에 도움이 되는 DQAS에 의해 보조되는 VQE 또는 QAOA 가설 최적화를 포함하며, 대응하는 제품들은 양자 화학의 조합 최적화 문제 또는 기저 상태 에너지 시뮬레이션을 해결하기 위해 사용될 수 있다. 추가로, DQAS는 또한 양자 컴파일 기술 스택 및 양자 에러 완화에서 설계 잠재력을 효과적으로 발휘하여, 대응하는 회로를 양자 노이즈에 보다 안정적이게 만들 수 있다.
다음은 본 개시내용의 방법 실시예들을 실행하기 위해 사용될 수 있는 본 개시내용의 장치 실시예들을 설명한다. 본 개시내용의 장치 실시예들에 개시되지 않은 세부사항들은 본 개시내용의 방법 실시예들을 참조한다.
도 13은 본 개시내용의 실시예에 따른 양자 회로 결정 장치의 블록도이다. 장치는 전술한 방법 실시예들을 구현하는 기능을 갖는다. 기능들은 하드웨어에 의해 구현될 수도 있고, 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수도 있다. 장치는 위에서 설명된 컴퓨터 디바이스일 수 있거나 컴퓨터 디바이스에 배치될 수 있다. 도 13에 도시된 바와 같이, 장치(1300)는 회로 샘플링 모듈(1310), 회로 평가 모듈(1320), 매개변수 업데이트 모듈(1330), 및 회로 결정 모듈(1340)을 포함할 수 있다.
회로 샘플링 모듈(1310)은 K개의 회로 유닛 그룹을 획득하기 위해 초기 샘플링 방식에 따라 초기 회로 유닛 풀을 샘플링하고, K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하도록 구성되며, 각각의 회로 유닛 그룹은 후보 양자 회로를 구축 및 생성하기 위한 적어도 하나의 회로 유닛을 포함하고, K는 양의 정수이다.
회로 평가 모듈(1320)은 K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하도록 구성된다.
매개변수 업데이트 모듈(1330)은 업데이트된 샘플링 방식 및 업데이트된 회로 유닛 풀을 획득하기 위해 성능 평가 인덱스에 기초하여 초기 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하도록 구성된다.
회로 샘플링 모듈(1310)은 업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 업데이트된 샘플링 방식에 따라 업데이트된 회로 유닛 풀을 샘플링하고, 업데이트된 K개의 회로 유닛 그룹에 기초하여 업데이트된 K개의 후보 양자 회로를 구축 및 생성하도록 추가로 구성된다.
회로 결정 모듈(1340)은 사이클 종료 조건이 충족되는 것에 응답하여, 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정하도록 구성된다.
예시적인 실시예에서, 도 14에 도시된 바와 같이, 회로 샘플링 모듈(1310)은 모델 구축 유닛(1311), 회로 샘플링 유닛(1312), 및 회로 구축 유닛(1313)을 포함한다.
모델 구축 유닛(1311)은 초기 확률 모델을 구축하도록 구성되며, 초기 확률 모델은 p×c개의 매개변수를 포함하고, p는 최대 회로 유닛 수를 나타내고, c는 초기 회로 유닛 풀 내의 총 회로 유닛 수를 나타낸다.
회로 샘플링 유닛(1312)은 K개의 회로 유닛 그룹을 획득하기 위해, 초기 확률 모델에 기초하여 초기 회로 유닛 풀을 K회 샘플링하도록 구성되고, 샘플링의 각각의 회차는 하나의 회로 유닛 그룹을 획득하기 위해 수행된다.
회로 구축 유닛(1313)은 K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하도록 구성된다.
예시적인 실시예에서, 도 14에 도시된 바와 같이, 매개변수 업데이트 모듈(1330)은 기울기 계산 유닛(1331), 모델 매개변수 업데이트 유닛(1332), 및 회로 매개변수 업데이트 유닛(1333)을 포함한다.
기울기 계산 유닛(1331)은 성능 평가 인덱스에 기초하여 제1 기울기 정보 및 제2 기울기 정보를 계산하도록 구성되며, 제1 기울기 정보는 초기 확률 모델의 모델 매개변수의 기울기 정보이고, 제2 기울기 정보는 회로 유닛 풀 내의 회로 유닛의 회로 매개변수의 기울기 정보이다.
모델 매개변수 업데이트 유닛(1332)은 업데이트된 확률 모델을 획득하기 위해 제1 기울기 정보에 기초하여 초기 확률 모델의 모델 매개변수를 업데이트하도록 구성된다.
회로 매개변수 업데이트 유닛(1333)은 업데이트된 회로 유닛 풀을 획득하기 위해 제2 기울기 정보에 기초하여 회로 유닛 풀 내의 회로 유닛의 회로 매개변수를 업데이트하도록 구성된다.
예시적인 실시예에서, 성능 평가 인덱스는 목적 함수의 연산 결과이다. 기울기 계산 유닛(1331)은 제1 기울기 정보를 획득하기 위해, 초기 확률 모델의 모델 매개변수에 대한 목적 함수의 도함수를 계산하고; 제2 기울기 정보를 획득하기 위해, 회로 유닛 풀 내의 회로 유닛의 회로 매개변수에 대한 목적 함수의 도함수를 계산하도록 구성된다.
예시적인 실시예에서, 성능 평가 인덱스는 목적 함수의 연산 결과이다. 회로 평가 모듈(1320)은 K개의 후보 양자 회로에 각각 대응하는 목적 함수의 K개의 연산 결과를 계산하고; K개의 연산 결과에 기초하여 성능 평가 인덱스를 획득하도록 구성된다.
예시적인 실시예에서, 회로 결정 모듈(1340)은 마지막으로 생성된 K개의 후보 양자 회로로부터 가장 큰 생성 확률을 갖는 후보 양자 회로를 결정하고; 가장 큰 생성 확률을 갖는 후보 양자 회로를 타깃 양자 회로로서 결정하도록 구성된다.
예시적인 실시예에서, 도 14에 도시된 바와 같이, 장치(1300)는 i번째 후보 양자 회로 내의 j번째 회로 유닛에 대해, 회로 유닛 풀에서의 j번째 회로 유닛의 위치 및 i번째 후보 양자 회로에서의 j번째 회로 유닛의 위치에 따라, 회로 매개변수 풀로부터 j번째 회로 유닛의 회로 매개변수를 획득하도록 구성되는 매개변수 획득 모듈(1350)을 더 포함한다. 회로 매개변수 풀은 각각의 채우기 위치에서 회로 유닛 풀 내의 각각의 회로 유닛의 회로 매개변수를 포함하고, i는 K 이하의 양의 정수이고, j는 양의 정수이다.
예시적인 실시예에서, 도 14에 도시된 바와 같이, 장치(1300)는 타깃 양자 회로의 구조를 고정하고 타깃 양자 회로에 포함된 각각의 회로 유닛의 회로 매개변수를 조절하고; 조절 종료 조건이 충족되는 것에 응답하여, 매개변수 튜닝 후 타깃 양자 회로를 획득하도록 구성되는 매개변수 튜닝 모듈(1360)을 더 포함한다.
예시적인 실시예에서, 회로 유닛은 각각의 회로 유닛 그룹에서 반복가능하다.
요약하면, 상이한 유형들의 양자 회로 설계 문제들에 대해, 상이한 유형들의 양자 회로 설계 문제들이 고도로 추상화되고 통합되도록, 대응하는 문제를 해결하기 위한 타깃 양자 회로를 구축하기 위해, 본 개시내용의 기술적 해법들이 사용될 수 있다. 해법들은 매우 강력한 보편성과 범용성을 갖는다.
추가로, 계산 소비가 크고 수렴이 느리다는 단점들을 갖는 유전 알고리즘에 비교하여, 본 개시내용의 기술적 해법들은 샘플링에 의해 획득된 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하고, 성능 평가 인덱스에 기초하여 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하는 것만을 요구함으로써, 더 나은 성능을 갖는 후보 양자 회로를 빠르게 구축하며, 이는 계산 작업부하를 감소시킬 뿐만 아니라 최종 타깃 양자 회로를 결정하는 효율성을 또한 향상시킨다.
도 15는 본 개시내용의 다른 실시예에 따른 양자 회로 결정 장치의 블록도이다. 장치는 전술한 방법 실시예들을 구현하는 기능을 갖는다. 기능들은 하드웨어에 의해 구현될 수도 있고, 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수도 있다. 장치는 위에서 설명된 컴퓨터 디바이스일 수 있거나 컴퓨터 디바이스에 배치될 수 있다. 도 15에 도시된 바와 같이, 장치(1500)는 회로 유닛 선택 모듈(1510), 회로 매개변수 결정 모듈(1520), 및 양자 회로 구축 모듈(1530)을 포함할 수 있다.
회로 유닛 선택 모듈(1510)은 회로 유닛 풀로부터 N개의 회로 유닛을 선택하도록 구성되고, 회로 유닛 풀은 복수의 회로 유닛을 포함하고, 각각의 회로 유닛은 유니터리 행렬에 대응하는 등가 양자 회로이고, N은 1보다 큰 정수이다.
회로 매개변수 결정 모듈(1520)은 N개의 회로 유닛에 각각 대응하는 회로 매개변수들을 결정하도록 구성되고, 회로 매개변수는 회로 유닛에 의해 수행되는 동작을 정의하기 위해 사용되고, 회로 매개변수는 업데이트가능하다.
양자 회로 구축 모듈(1530)은 N개의 회로 유닛, 및 N개의 회로 유닛에 각각 대응하는 회로 매개변수들에 기초하여 양자 회로를 구축 및 생성하도록 구성된다.
예시적인 실시예에서, 회로 매개변수 결정 모듈(1520)은 N개의 회로 유닛 내의 i번째 회로 유닛에 대해, i번째 회로 유닛의 채우기 위치에 따라 회로 매개변수 풀로부터 i번째 회로 유닛의 회로 매개변수를 획득하도록 구성되며,
회로 매개변수 풀은 각각의 채우기 위치에서의 회로 유닛 풀 내의 각각의 회로 유닛의 회로 매개변수를 포함하고, i는 N 이하의 양의 정수이다.
예시적인 실시예에서, 도 16에 도시된 바와 같이, 장치(1500)는 평가 인덱스 결정 모듈(1540), 기울기 정보 계산 모듈(1550), 및 회로 매개변수 업데이트 모듈(1560)을 더 포함한다.
평가 인덱스 결정 모듈(1540)은 양자 회로에 대응하는 성능 평가 인덱스를 결정하도록 구성된다.
기울기 정보 계산 모듈(1550)은 성능 평가 인덱스에 기초하여 타깃 기울기 정보를 계산하도록 구성되며, 타깃 기울기 정보는 양자 회로의 회로 매개변수의 기울기 정보이다.
회로 매개변수 업데이트 모듈(1560)은 업데이트된 양자 회로를 획득하기 위해 타깃 기울기 정보에 기초하여 양자 회로의 회로 매개변수를 업데이트하도록 구성된다.
예시적인 실시예에서, 성능 평가 인덱스는 목적 함수의 연산 결과이다. 기울기 정보 계산 모듈(1550)은 타깃 기울기 정보를 획득하기 위해 양자 회로의 회로 매개변수에 대한 목적 함수의 도함수를 계산하도록 구성된다.
예시적인 실시예에서, 회로 유닛은 N개의 회로 유닛에서 반복가능하다.
요약하면, 본 개시내용의 실시예들에서 제공되는 기술적 해법들에서, 양자 회로가 회로 유닛들로 분할되도록, 양자 회로는 일련의 유니터리 행렬에 대응하는 등가의 양자 회로들을 쌓아서 형성되는 것으로 간주된다. 선택가능한 회로 유닛들을 제공하기 위해 회로 유닛 풀이 구축되고, 양자 회로를 구축하기 위해 회로 유닛 풀로부터 회로 유닛들이 선택되며, 그에 의해 DQAS를 구현하고 보편적인 양자 회로 구성 해법을 제공한다.
전술한 실시예에서 제공된 장치가 그것의 기능을 구현할 때, 기능 모듈들의 전술한 분할을 예로서만 사용하여 설명이 주어진다. 실제 응용들에서, 기능들은 요건들에 따라 상이한 기능 모듈들에 할당되고 그들에 의해 구현될 수 있는데, 즉 디바이스의 내부 구조는 위에서 설명된 기능들의 전부 또는 일부를 구현하기 위해 상이한 기능 모듈들로 분할될 수 있다. 추가로, 전술한 실시예에서 제공된 장치는 방법의 실시예와 동일한 개념에 속한다. 그것의 특정 구현 프로세스에 대해, 방법 실시예가 참조될 수 있다.
도 17은 본 개시내용의 실시예에 따른 컴퓨터 디바이스의 구조적 블록도이다. 컴퓨터 디바이스는 전술한 실시예들에서 제공된 양자 회로 결정 방법을 구현하도록 구성될 수 있다. 예를 들어, 컴퓨터 디바이스는 고전적인 컴퓨터이다.
컴퓨터 디바이스(1700)는 프로세싱 유닛(예를 들어, 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU), 필드-프로그래밍가능한 게이트 어레이(FPGA))(1701)), 랜덤 액세스 메모리(RAM)(1702) 및 판독 전용 메모리(ROM)(1703)를 포함하는 시스템 메모리(1704), 및 시스템 메모리(1704)와 CPU(1701)를 연결하는 시스템 버스(1705)를 포함한다. 컴퓨터 디바이스(1700)는 컴퓨터 디바이스 내의 컴포넌트들 사이의 정보 전송을 위한 기본 입/출력 시스템(I/O 시스템)(1706), 및 운영 체제(1713), 애플리케이션 프로그램(1714) 및 다른 프로그램 모듈(1715)을 저장하기 위한 대용량 저장 디바이스(1707)를 더 포함한다.
기본 I/O 시스템(1706)은 정보를 디스플레이하도록 구성되는 디스플레이(1708), 및 사용자가 정보를 입력하기 위한 마우스 또는 키보드와 같은 입력 디바이스(1709)를 포함한다. 디스플레이(1708) 및 입력 디바이스(1709)는 둘 다 시스템 버스(1705)에 연결된 입력/출력 제어기(1710)를 사용하여 CPU(1701)에 연결된다. 기본 I/O 시스템(1706)은 키보드, 마우스 또는 전자 스타일러스와 같은 복수의 다른 디바이스로부터의 입력들을 수신하고 프로세싱하도록 구성되는 I/O 제어기(1710)를 더 포함한다. 마찬가지로, 입력/출력 제어기(1710)는 디스플레이 스크린, 프린터, 또는 다른 유형의 출력 디바이스에 출력을 더 제공한다.
대용량 저장 디바이스(1707)는 시스템 버스(1705)에 연결된 대용량 저장소 제어기(도시되지 않음)를 사용하여 CPU(1701)에 연결된다. 대용량 저장 디바이스(1707) 및 연관된 컴퓨터 판독가능 매체는 컴퓨터 디바이스(1700)를 위한 비휘발성 저장소를 제공한다. 즉, 대용량 저장 디바이스(1707)는 하드 디스크 또는 컴팩트 디스크 ROM(CD-ROM) 드라이브와 같은 컴퓨터 판독가능 매체(도시되지 않음)를 포함할 수 있다.
일반성을 잃지 않으면서, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체 및 통신 매체를 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈, 또는 다른 데이터와 같은 정보를 저장하기 위한 임의의 방법 또는 기술을 사용하여 구현되는 휘발성 및 비휘발성, 이동식 및 비이동식 매체를 포함한다. 컴퓨터 저장 매체는 RAM, ROM, 소거가능하고 프로그래밍가능한 ROM(EPROM), 전기적으로 소거가능하고 프로그래밍가능한 ROM(EEPROM), 플래시 메모리 또는 다른 솔리드 스테이트 메모리 기술, CD-ROM, 디지털 다목적 디스크(DVD) 또는 다른 광학 메모리, 테이프 카트리지, 자기 카세트, 자기 디스크 메모리, 또는 다른 자기 저장 디바이스를 포함한다. 물론, 본 기술분야의 통상의 기술자는 컴퓨터 저장 매체가 전술한 유형들로 제한되지 않는다는 것을 알 수 있다. 시스템 메모리(1704) 및 대용량 저장 디바이스(1707)는 일반적으로 메모리로 지칭될 수 있다.
본 개시내용의 실시예들에 따르면, 컴퓨터 디바이스(1700)는 인터넷과 같은 네트워크를 통해 네트워크 상의 원격 컴퓨터에 더 연결되어 실행될 수 있다. 즉, 컴퓨터 디바이스(1700)는 시스템 버스(1705)에 연결된 네트워크 인터페이스 유닛(1711)을 이용하여 네트워크(1712)에 연결되거나, 네트워크 인터페이스 유닛(1711)을 이용하여 다른 종류의 네트워크 또는 원격 컴퓨터 시스템(도시되지 않음)에 연결될 수 있다.
메모리는 적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트, 또는 명령어 세트를 더 포함하고, 적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트, 또는 명령어 세트는 메모리에 저장되고 전술한 양자 회로 결정 방법을 구현하기 위해 하나 이상의 프로세서에 의해 실행되도록 구성된다.
예시적인 실시예에서, 컴퓨터 판독가능 저장 매체가 더 제공되고, 저장 매체는 적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트, 또는 명령어 세트를 저장하고, 적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트 또는 명령어 세트는 프로세서에 의해 실행될 때 전술한 양자 회로 결정 방법을 구현한다.
컴퓨터 판독가능 저장 매체는 ROM, RAM, 컴팩트 디스크 ROM(CD-ROM), 자기 테이프, 솔리드 스테이트 드라이브(SSD), 광학 디스크, 또는 그와 유사한 것일 수 있다. RAM은 저항 랜덤 액세스 메모리(ReRAM) 및 동적 랜덤 액세스 메모리(DRAM)를 포함할 수 있다.
예시적인 실시예에서, 컴퓨터 프로그램 제품 또는 컴퓨터 프로그램이 제공된다. 컴퓨터 프로그램 제품 또는 컴퓨터 프로그램은 컴퓨터 명령어들을 포함하고, 컴퓨터 명령어들은 컴퓨터 판독가능 저장 매체에 저장된다. 컴퓨터 디바이스의 프로세서는 컴퓨터 판독가능 저장 매체로부터 컴퓨터 명령어들을 판독하고 컴퓨터 명령어들을 실행하여 컴퓨터 디바이스로 하여금 전술한 양자 회로 결정 방법을 수행하게 한다.
본 명세서에서 언급된 단수 표현(a)/"복수"는 둘 이상을 의미하는 것으로 이해되어야 한다. "및/또는"이라는 용어는 연관된 객체들 간의 연관 관계를 설명하고 세 가지 관계가 존재할 수 있음을 나타낸다. 예를 들어, A 및/또는 B는 이하의 3가지 경우: A만 존재하는 것, A와 B 둘 다가 존재하는 것, 및 B만 존재하는 것을 나타낼 수 있다. 문자 "/"는 일반적으로 연관된 객체들 간의 "또는" 관계를 나타낸다. 추가로, 본 명세서에 기재된 단계 번호들은 단지 단계들의 가능한 실행 순서를 예시적으로 나타낸 것이다. 일부 다른 실시예들에서, 단계들은 번호 순서에 따라 수행되지 않을 수 있다. 예를 들어, 상이한 번호들을 갖는 2개의 단계가 동시에 수행될 수 있거나, 상이한 번호들을 갖는 2개의 단계가 도면에 도시된 순서와 반대되는 순서로 수행될 수 있다. 이는 본 개시내용의 실시예들에서 제한되지 않는다.
전술한 설명은 단지 본 개시내용의 예시적인 실시예들일 뿐, 본 개시내용을 제한하도록 의도되지 않는다. 본 개시내용의 취지 및 원리 내에서 이루어진 임의의 수정, 등가의 교체, 또는 향상은 본 개시내용의 보호범위에 속한다.

Claims (20)

  1. 양자 회로 결정 방법으로서,
    K개의 회로 유닛 그룹을 획득하기 위해 초기 샘플링 방식에 따라 초기 회로 유닛 풀을 샘플링하고, 상기 K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하는 단계 - 각각의 회로 유닛 그룹은 후보 양자 회로를 구축 및 생성하기 위한 적어도 하나의 회로 유닛을 포함하고, K는 양의 정수임 -;
    상기 K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하는 단계;
    업데이트된 샘플링 방식 및 업데이트된 회로 유닛 풀을 획득하기 위해 상기 성능 평가 인덱스에 기초하여 상기 초기 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하는 단계;
    업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 상기 업데이트된 샘플링 방식에 따라 상기 업데이트된 회로 유닛 풀을 샘플링하고, 상기 업데이트된 K개의 회로 유닛 그룹에 기초하여 업데이트된 K개의 후보 양자 회로를 구축 및 생성하는 단계; 및
    사이클 종료 조건이 충족되는 것에 응답하여, 상기 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서, K개의 회로 유닛 그룹을 획득하기 위해 초기 샘플링 방식에 따라 초기 회로 유닛 풀을 샘플링하고, 상기 K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하는 단계는:
    초기 확률 모델을 구축하는 단계 - 상기 초기 확률 모델은 p×c개의 매개변수를 포함하고, p는 최대 회로 유닛 수를 나타내고, c는 상기 초기 회로 유닛 풀 내의 총 회로 유닛 수를 나타냄 -;
    상기 K개의 회로 유닛 그룹을 획득하기 위해, 상기 초기 확률 모델에 기초하여 상기 초기 회로 유닛 풀을 K회 샘플링하는 단계 - 샘플링의 각각의 회차는 하나의 회로 유닛 그룹을 획득하기 위해 수행됨 -; 및
    상기 K개의 회로 유닛 그룹에 기초하여 상기 K개의 후보 양자 회로를 구축 및 생성하는 단계
    를 포함하는, 방법.
  3. 제2항에 있어서, 업데이트된 샘플링 방식 및 업데이트된 회로 유닛 풀을 획득하기 위해 상기 성능 평가 인덱스에 기초하여 상기 초기 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하는 단계는:
    상기 성능 평가 인덱스에 기초하여 제1 기울기 정보 및 제2 기울기 정보를 계산하는 단계 - 상기 제1 기울기 정보는 상기 초기 확률 모델의 모델 매개변수의 기울기 정보이고, 상기 제2 기울기 정보는 상기 초기 회로 유닛 풀 내의 상기 회로 유닛의 회로 매개변수의 기울기 정보임 -;
    업데이트된 확률 모델을 획득하기 위해, 상기 제1 기울기 정보에 기초하여 상기 초기 확률 모델의 모델 매개변수를 업데이트하는 단계; 및
    상기 업데이트된 회로 유닛 풀을 획득하기 위해, 상기 제2 기울기 정보에 기초하여 상기 초기 회로 유닛 풀 내의 상기 회로 유닛의 회로 매개변수를 업데이트하는 단계
    를 포함하는, 방법.
  4. 제3항에 있어서, 상기 성능 평가 인덱스는 목적 함수의 연산 결과이고;
    상기 성능 평가 인덱스에 기초하여 제1 기울기 정보 및 제2 기울기 정보를 계산하는 단계는:
    상기 제1 기울기 정보를 획득하기 위해, 상기 초기 확률 모델의 모델 매개변수에 대한 상기 목적 함수의 도함수(derivative)를 계산하는 단계; 및
    상기 제2 기울기 정보를 획득하기 위해, 상기 초기 회로 유닛 풀 내의 상기 회로 유닛의 회로 매개변수에 대한 상기 목적 함수의 도함수를 계산하는 단계
    를 포함하는, 방법.
  5. 제1항에 있어서, 상기 성능 평가 인덱스는 목적 함수의 연산 결과이고;
    상기 K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하는 단계는:
    상기 K개의 후보 양자 회로에 각각 대응하는 상기 목적 함수의 K개의 연산 결과를 계산하는 단계; 및
    상기 K개의 연산 결과에 기초하여 상기 성능 평가 인덱스를 획득하는 단계
    를 포함하는, 방법.
  6. 제1항에 있어서, 상기 사이클 종료 조건이 충족되는 것에 응답하여, 상기 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정하는 단계는:
    상기 업데이트된 K개의 후보 양자 회로로부터 가장 큰 생성 확률을 갖는 후보 양자 회로를 결정하는 단계; 및
    상기 가장 큰 생성 확률을 갖는 후보 양자 회로를 상기 타깃 양자 회로로서 결정하는 단계
    를 포함하는, 방법.
  7. 제1항에 있어서, 상기 K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하는 단계 후에, 상기 방법은:
    i번째 후보 양자 회로 내의 j번째 회로 유닛에 대해, 상기 초기 회로 유닛 풀에서의 상기 j번째 회로 유닛의 위치 및 상기 i번째 후보 양자 회로에서의 상기 j번째 회로 유닛의 위치에 따라, 회로 매개변수 풀로부터 상기 j번째 회로 유닛의 회로 매개변수를 획득하는 단계
    를 더 포함하고, 상기 회로 매개변수 풀은 각각의 채우기 위치(filling position)에서 상기 초기 회로 유닛 풀 내의 각각의 회로 유닛의 회로 매개변수를 포함하고, i는 K 이하의 양의 정수이고, j는 양의 정수인, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 사이클 종료 조건이 충족되는 것에 응답하여, 상기 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정하는 단계 후에, 상기 방법은:
    상기 타깃 양자 회로의 구조를 고정(fixing)하고, 상기 타깃 양자 회로에 포함된 각각의 회로 유닛의 회로 매개변수를 조절하는 단계; 및
    조절 종료 조건이 충족되는 것에 응답하여, 매개변수 튜닝 후 상기 타깃 양자 회로를 획득하는 단계
    를 더 포함하는, 방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서, 회로 유닛은 각각의 회로 유닛 그룹에서 반복가능한, 방법.
  10. 양자 회로 결정 방법으로서,
    회로 유닛 풀로부터 N개의 회로 유닛을 선택하는 단계 - 상기 회로 유닛 풀은 복수의 회로 유닛을 포함하고, 각각의 회로 유닛은 유니터리 행렬(unitary matrix)에 대응하는 등가 양자 회로이고, N은 1보다 큰 정수임 -;
    상기 N개의 회로 유닛에 각각 대응하는 회로 매개변수들을 결정하는 단계 - 상기 회로 매개변수는 회로 유닛에 의해 수행되는 동작을 정의하기 위해 사용되고, 상기 회로 매개변수는 업데이트가능함 -; 및
    상기 N개의 회로 유닛, 및 상기 N개의 회로 유닛에 각각 대응하는 회로 매개변수들에 기초하여 양자 회로를 구축 및 생성하는 단계
    를 포함하는, 방법.
  11. 제10항에 있어서, 상기 N개의 회로 유닛에 각각 대응하는 회로 매개변수들을 결정하는 단계는:
    상기 N개의 회로 유닛 내의 i번째 회로 유닛에 대해, 상기 i번째 회로 유닛의 채우기 위치에 따라 회로 매개변수 풀로부터 상기 i번째 회로 유닛의 회로 매개변수를 획득하는 단계
    를 포함하고, 상기 회로 매개변수 풀은 각각의 채우기 위치에서의 상기 회로 유닛 풀 내의 각각의 회로 유닛의 회로 매개변수를 포함하고, i는 N 이하의 양의 정수인, 방법.
  12. 제10항에 있어서, 상기 N개의 회로 유닛, 및 상기 N개의 회로 유닛에 각각 대응하는 회로 매개변수들에 기초하여 양자 회로를 구축 및 생성하는 단계 후에, 상기 방법은:
    상기 양자 회로에 대응하는 성능 평가 인덱스를 결정하는 단계;
    상기 성능 평가 인덱스에 기초하여 타깃 기울기 정보를 계산하는 단계 - 상기 타깃 기울기 정보는 상기 양자 회로의 회로 매개변수의 기울기 정보임 -; 및
    업데이트된 양자 회로를 획득하기 위해, 상기 타깃 기울기 정보에 기초하여 상기 양자 회로의 회로 매개변수를 업데이트하는 단계
    를 더 포함하는, 방법.
  13. 제12항에 있어서, 상기 성능 평가 인덱스는 목적 함수의 연산 결과이고;
    상기 성능 평가 인덱스에 기초하여 타깃 기울기 정보를 계산하는 단계는:
    상기 타깃 기울기 정보를 획득하기 위해, 상기 양자 회로의 회로 매개변수에 대한 상기 목적 함수의 도함수를 계산하는 단계를 포함하는, 방법.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서, 회로 유닛은 상기 N개의 회로 유닛에서 반복가능한, 방법.
  15. 컴퓨터 디바이스에 적용가능한 양자 회로 결정 방법으로서,
    K개의 회로 유닛 그룹을 획득하기 위해 초기 샘플링 방식에 따라 초기 회로 유닛 풀을 샘플링하고, 상기 K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하는 단계 - 각각의 회로 유닛 그룹은 후보 양자 회로를 구축 및 생성하기 위한 적어도 하나의 회로 유닛을 포함하고, K는 양의 정수임 -;
    상기 K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하는 단계;
    업데이트된 샘플링 방식 및 업데이트된 회로 유닛 풀을 획득하기 위해 상기 성능 평가 인덱스에 기초하여 상기 초기 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하는 단계;
    업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 상기 업데이트된 샘플링 방식에 따라 상기 업데이트된 회로 유닛 풀을 샘플링하고, 상기 업데이트된 K개의 회로 유닛 그룹에 기초하여 업데이트된 K개의 후보 양자 회로를 구축 및 생성하는 단계; 및
    사이클 종료 조건이 충족되는 것에 응답하여, 상기 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정하는 단계
    를 포함하는, 방법.
  16. 컴퓨터 디바이스에 적용가능한 양자 회로 결정 방법으로서,
    회로 유닛 풀로부터 N개의 회로 유닛을 선택하는 단계 - 상기 회로 유닛 풀은 복수의 회로 유닛을 포함하고, 각각의 회로 유닛은 유니터리 행렬에 대응하는 등가 양자 회로이고, N은 1보다 큰 정수임 -;
    상기 N개의 회로 유닛에 각각 대응하는 회로 매개변수들을 결정하는 단계 - 상기 회로 매개변수는 회로 유닛에 의해 수행되는 동작을 정의하기 위해 사용되고, 상기 회로 매개변수는 업데이트가능함 -; 및
    상기 N개의 회로 유닛, 및 상기 N개의 회로 유닛에 각각 대응하는 회로 매개변수들에 기초하여 양자 회로를 구축 및 생성하는 단계
    를 포함하는, 방법.
  17. 양자 회로 결정 장치로서,
    K개의 회로 유닛 그룹을 획득하기 위해 초기 샘플링 방식에 따라 초기 회로 유닛 풀을 샘플링하고, 상기 K개의 회로 유닛 그룹에 기초하여 K개의 후보 양자 회로를 구축 및 생성하도록 구성되는 회로 샘플링 모듈 - 각각의 회로 유닛 그룹은 후보 양자 회로를 구축 및 생성하기 위한 적어도 하나의 회로 유닛을 포함하고, K는 양의 정수임 -;
    상기 K개의 후보 양자 회로에 대응하는 성능 평가 인덱스를 결정하도록 구성되는 회로 평가 모듈;
    업데이트된 샘플링 방식 및 업데이트된 회로 유닛 풀을 획득하기 위해 상기 성능 평가 인덱스에 기초하여 상기 초기 회로 유닛 풀 내의 회로 유닛 및 샘플링 방식을 업데이트하도록 구성되는 매개변수 업데이트 모듈;
    - 상기 회로 샘플링 모듈은 업데이트된 K개의 회로 유닛 그룹을 획득하기 위해, 상기 업데이트된 샘플링 방식에 따라 상기 업데이트된 회로 유닛 풀을 샘플링하고, 상기 업데이트된 K개의 회로 유닛 그룹에 기초하여 업데이트된 K개의 후보 양자 회로를 구축 및 생성하도록 추가로 구성됨 -; 및
    사이클 종료 조건이 충족되는 것에 응답하여, 상기 업데이트된 K개의 후보 양자 회로로부터 타깃 양자 회로를 결정하도록 구성되는 회로 결정 모듈
    을 포함하는, 장치.
  18. 양자 회로 결정 장치로서,
    회로 유닛 풀로부터 N개의 회로 유닛을 선택하도록 구성되는 회로 유닛 선택 모듈 - 상기 회로 유닛 풀은 복수의 회로 유닛을 포함하고, 각각의 회로 유닛은 유니터리 행렬에 대응하는 등가 양자 회로이고, N은 1보다 큰 정수임 -;
    상기 N개의 회로 유닛에 각각 대응하는 회로 매개변수들을 결정하도록 구성되는 회로 매개변수 결정 모듈 - 상기 회로 매개변수는 회로 유닛에 의해 수행되는 동작을 정의하기 위해 사용되고, 상기 회로 매개변수는 업데이트가능함 -; 및
    상기 N개의 회로 유닛, 및 상기 N개의 회로 유닛에 각각 대응하는 회로 매개변수들에 기초하여 양자 회로를 구축 및 생성하도록 구성되는 양자 회로 구축 모듈
    을 포함하는, 장치.
  19. 컴퓨터 디바이스로서,
    프로세서 및 메모리를 포함하고, 상기 메모리는 적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트, 또는 명령어 세트를 저장하고, 상기 적어도 하나의 명령어, 상기 적어도 하나의 프로그램, 상기 코드 세트, 또는 상기 명령어 세트는 제1항 내지 제14항 중 어느 한 항에 따른 양자 회로 결정 방법을 구현하기 위해 상기 프로세서에 의해 로드되고 실행되는, 컴퓨터 디바이스.
  20. 컴퓨터 판독가능 저장 매체로서,
    적어도 하나의 명령어, 적어도 하나의 프로그램, 코드 세트, 또는 명령어 세트를 저장하고, 상기 적어도 하나의 명령어, 상기 적어도 하나의 프로그램, 상기 코드 세트, 또는 상기 명령어 세트는 제1항 내지 제14항 중 어느 한 항에 따른 양자 회로 결정 방법을 구현하기 위해 상기 프로세서에 의해 로드되고 실행되는, 컴퓨터 판독가능 저장 매체.
KR1020217033817A 2020-10-14 2021-01-25 양자 회로 결정 방법 및 장치, 디바이스, 및 저장 매체 KR20220051132A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011096965.7 2020-10-14
CN202011096965.7A CN112651509B (zh) 2020-10-14 2020-10-14 量子线路的确定方法及装置
PCT/CN2021/073639 WO2022077797A1 (zh) 2020-10-14 2021-01-25 量子线路的确定方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
KR20220051132A true KR20220051132A (ko) 2022-04-26

Family

ID=81079285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217033817A KR20220051132A (ko) 2020-10-14 2021-01-25 양자 회로 결정 방법 및 장치, 디바이스, 및 저장 매체

Country Status (4)

Country Link
US (1) US20220114313A1 (ko)
EP (1) EP4006788A1 (ko)
JP (1) JP7451008B2 (ko)
KR (1) KR20220051132A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220188681A1 (en) * 2020-12-14 2022-06-16 International Business Machines Corporation Compilation of a quantum program
US20230306433A1 (en) * 2022-03-24 2023-09-28 Bank Of America Corporation Cognitive Identification of Credit Reporting Disputes and Dispute Resolution Using Quantum Computing
US11416762B1 (en) * 2022-04-14 2022-08-16 Classiq Technologies LTD. Selecting physical qubits for quantum error correction schemes
JP2023169766A (ja) * 2022-05-17 2023-11-30 株式会社日立製作所 量子コンピュータ活用支援システム及び量子コンピュータ活用支援方法
CN115952868B (zh) * 2022-12-29 2024-01-12 北京百度网讯科技有限公司 量子电路任务处理方法、装置、电子设备及可读存储介质

Also Published As

Publication number Publication date
JP7451008B2 (ja) 2024-03-18
US20220114313A1 (en) 2022-04-14
EP4006788A4 (en) 2022-06-01
JP2023502187A (ja) 2023-01-23
EP4006788A1 (en) 2022-06-01

Similar Documents

Publication Publication Date Title
WO2022077797A1 (zh) 量子线路的确定方法、装置、设备及存储介质
KR20220051132A (ko) 양자 회로 결정 방법 및 장치, 디바이스, 및 저장 매체
Zhu et al. A novel approach to workload prediction using attention-based LSTM encoder-decoder network in cloud environment
JP7234370B2 (ja) ニューラルネットワークを使用した集積回路フロアプランの生成
Fox et al. Learning everywhere: Pervasive machine learning for effective high-performance computation
US20150324690A1 (en) Deep Learning Training System
US11556850B2 (en) Resource-aware automatic machine learning system
EP3938963A1 (en) Scheduling computation graphs using neural networks
JP2023522567A (ja) ニューラルネットワークを使った集積回路配置の生成
US11481627B2 (en) Distributed learning of composite machine learning models
Wang et al. PR-ELM: Parallel regularized extreme learning machine based on cluster
US20200293888A1 (en) System and Method For Implementing Modular Universal Reparameterization For Deep Multi-Task Learning Across Diverse Domains
Curci et al. Truly sparse neural networks at scale
Chen et al. Combining a gradient-based method and an evolution strategy for multi-objective reinforcement learning
Pagliari et al. Crime: Input-dependent collaborative inference for recurrent neural networks
KR20220064866A (ko) 코스-파인 검색, 2-페이즈 블록 증류, 그리고 뉴럴 하드웨어 예측기를 이용한 하드웨어 및 뉴럴 네트워크 아키텍처들의 공동 설계를 위한 방법
Pilát et al. ASM-MOMA: Multiobjective memetic algorithm with aggregate surrogate model
KR20210121215A (ko) 단열 진화 경로를 예측하기 위한 방법 및 장치, 디바이스 및 저장 매체
Domínguez et al. A neural model for the p-median problem
Migallón et al. Parallel two-stage algorithms for solving the PageRank problem
Jin et al. QPlayer: Lightweight, scalable, and fast quantum simulator
Violos et al. Predicting resource usage in edge computing infrastructures with CNN and a hybrid Bayesian particle swarm hyper-parameter optimization model
Mezni et al. Predictive service placement in cloud using deep learning and frequent subgraph mining
Li et al. Quantum circuit compilation for nearest-neighbor architecture based on reinforcement learning
Zeng et al. MP-DPS: adaptive distributed training for deep learning based on node merging and path prediction