KR20220039066A - 신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩 - Google Patents

신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩 Download PDF

Info

Publication number
KR20220039066A
KR20220039066A KR1020200121697A KR20200121697A KR20220039066A KR 20220039066 A KR20220039066 A KR 20220039066A KR 1020200121697 A KR1020200121697 A KR 1020200121697A KR 20200121697 A KR20200121697 A KR 20200121697A KR 20220039066 A KR20220039066 A KR 20220039066A
Authority
KR
South Korea
Prior art keywords
switch
unit
level
data
scatter
Prior art date
Application number
KR1020200121697A
Other languages
English (en)
Inventor
박시온
조석재
박성경
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020200121697A priority Critical patent/KR20220039066A/ko
Publication of KR20220039066A publication Critical patent/KR20220039066A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Neurology (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)

Abstract

본 발명의 일 실시 예에 따른 글로벌 버퍼(global buffer)로부터 수신된 출력 특징 맵(output feature map)에 관한 데이터를 처리 소자(PE; processing　element)로 송신하는 스캐터(Scatter)의 동작, 상기 처리 소자로부터 수신하는 데이터를 상기 글로벌 버퍼로 송신하는 개더(gather)의 동작 및 처리 소자 간의 데이터를 송신하는 로컬(local) 동작을 처리하는 제1 마이크로 스위치부, 상기 글로벌 버퍼로부터 수신된 입력 특징 맵(input feature map)에 관한 데이터를 처리 소자로 송신하는 스캐터의 동작을 처리하는 제2 마이크로 스위치부 및 상기 글로벌 버퍼로부터 수신된 필터(filter)에 관한 데이터를 처리 소자로 송신하는 스캐터의 동작을 처리하는 제3 마이크로 스위치부를 포함하는 네트워크 온 칩에 관한 것이다.

Description

신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩{NETWORK ON CHIP TO FACILITATE DESIGN OF NEURAL NETWORK ACCELERATORS}
이하의 일 실시 예들은 신경망 가속기에 사용되는 네트워크 온 칩에 관한 것입니다.
합성곱 신경망(CNN; Convolution Neural Network)과 같은 신경망(NN; Neural Network) 기반의 알고리즘은 인간을 능가하는 정확도로 이미지 처리(image processing), 음성 인식(speech recognition), 분류(classification) 어플리케이션을 수행하는데 높은 가능성을 보였다. 현재의 CNN은 수 천개의 레이어(layer)와 수 백만 개의 파라메터(parameter)들을 가지고 있다.
다중 프로세서 환경에서는 프로세서가 CNN 연산 말고도 다른 작업들을 수행해야 하기 때문에 가속기(accelerator) 개념이 도입되었다. 따라서 가속기의 하드웨어 특징에 따라 어플리케이션의 성능이 결정된다. 가속기는 보통 버퍼와 처리 소자(PE; Processing Element)로 구성된다. 이러한 가속기의 설계는 본질적으로 하드웨어 측면에서 영역(area)이 중요시된다. 즉 처리 소자 사이의 내부 데이터 흐름은 여러 뉴런이 공유하는 파라미터(입력 활성화(input activation), 가중치(weight), 또는 출력 활성화(output activation))를 재사용 하도록 최적화된다.
한편, 종래의 신경망 가속기에 포함된 네트워크 온 칩의 경우 한번의 하나의 데이터만을 송신할 수 있으며, 송신하는 데이터의 종류에 따라 불필요한 구성을 포함하고 있어서 성능적인 측면에서뿐 아니라 하드위어의 영역 측면에서 향상 가능성을 가지고 있다.
본 발명은 신경망 가속기에 사용되는 경량화 네트워크 온 칩을 제공하는 것을 목적으로 한다.
본 발명의 일 실시 예에 따른 네트워크 온 칩은, 글로벌 버퍼(global buffer)로부터 수신된 출력 특징 맵(output feature map)에 관한 데이터를 처리 소자(PE; processing　element)로 송신하는 스캐터(Scatter)의 동작, 상기 처리 소자로부터 수신하는 데이터를 상기 글로벌 버퍼로 송신하는 개더(gather)의 동작 및 처리 소자 간의 데이터를 송신하는 로컬(local) 동작을 처리하는 제1 마이크로 스위치부; 상기 글로벌 버퍼로부터 수신된 입력 특징 맵(input feature map)에 관한 데이터를 처리 소자로 송신하는 스캐터의 동작을 처리하는 제2 마이크로 스위치부; 및 상기 글로벌 버퍼로부터 수신된 필터(filter)에 관한 데이터를 처리 소자로 송신하는 스캐터의 동작을 처리하는 제3 마이크로 스위치부를 포함한다.
이때, 상기 제1 마이크로 스위치부, 상기 제2 마이크로 스위치부 및 상기 제3 마이크로 스위치부 각각은, 동시에 스캐터 동작을 수행하여 상기 글로벌 버퍼에서 처리 소자로 상기 출력 특징 맵에 관한 데이터, 상기 입력 특징 맵에 관한 데이터 및 상기 필터에 관한 데이터를 동시에 전송할 수 있다.
이때, 상기 스캐터의 동작은, 유니캐스트(unicast), 멀티캐스트(multicast) 및 브로드캐스트(broadcast)의 방식 중 하나의 방식으로 데이터를 송신할 수 있다.
이때, 상기 제1 마이크로 스위치부는, 상기 글로벌 버퍼로부터 수신한 상기 출력 특징 맵에 관한 데이터를 미들 스위치로 송신하는 스캐터 유닛과 미들 스위치로부터 수신하는 데이터를 상기 글로벌 버퍼로 송신하는 개더 유닛을 포함하는 탑 스위치; 상위 레벨 스위치로부터 수신한 상기 출력 특징 맵에 관한 데이터를 하위 레벨 스위치로 송신하는 스캐터 유닛과 상기 하위 레벨 스위치로부터 수신하는 데이터를 상기 상위 레벨 스위치로 송신하는 개더 유닛을 포함하는 적어도 하나의 미들 스위치; 및 미들 스위치로부터 수신한 상기 출력 특징 맵에 관한 데이터를 처리 소자로 송신하는 스캐터 유닛, 처리 소자로부터 수신하는 데이터를 상기 미들 스위치로 송신하는 개더 유닛 및 처리 소자 간의 데이터를 송신하는 로컬 유닛을 포함하는 바텀 스위치를 포함하고, 상기 상위 레벨 스위치는 해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 글로벌 버퍼의 방향에 위치한 상위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 탑 스위치이고, 상기 하위 레벨 스위치는 상기 해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 처리 소자의 방향에 위치한 하위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 바텀 스위치일 수 있다.
이때, 상기 로컬 유닛은, 근접한 다른 로컬 유닛의 송신 데이터와 상기 근접한 다른 로컬 유닛에 연결된 처리 소자의 출력 데이터를 동시에 수신하고, 상기 로컬 유닛으로 송신 데이터와 상기 로컬 유닛에 연결된 처리 소자의 출력 데이터를 동시에 근접한 또 다른 로컬 유닛으로 송신할 수 있다.
이때, 상기 제2 마이크로 스위치부는, 상기 글로벌 버퍼로부터 수신한 상기 입력 특징 맵에 관한 데이터를 미들 스위치로 송신하는 스캐터 유닛을 포함하는 탑 스위치; 상위 레벨 스위치로부터 수신한 상기 입 특징 맵에 관한 데이터를 하위 레벨 스위치로 송신하는 스캐터 유닛을 포함하는 적어도 하나의 미들 스위치; 및 상기 미들 스위치로부터 수신한 상기 입력 특징 맵에 관한 데이터를 처리 소자로 송신하는 스캐터 유닛을 포함하는 바텀 스위치를 포함하고, 상기 상위 레벨 스위치는 해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 글로벌 버퍼의 방향에 위치한 상위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 탑 스위치이고, 상기 하위 레벨 스위치는 상기 해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 처리 소자의 방향에 위치한 하위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 바텀 스위치일 수 있다.
이때, 상기 제2 마이크로 스위치부의 상기 탑 스위치의 상기 스캐터 유닛은, 상기 입력 특징 맵에 관한 데이터를 하나의 미들 스위치 또는 두개의 동일 레벨의 미들 스위치로 송신하고, 상기 제2 마이크로 스위치부의 상기 미들 스위치의 상기 스캐터 유닛은 상위 레벨 스위치로부터 상기 입력 특징 맵에 관한 데이터를 하나의 하위 레벨 스위치 또는 두개의 동일 레벨의 하위 레벨 스위치로 송신하고, 상기 제2 마이크로 스위치부의 상기 바텀 스위치의 상기 스캐터 유닛은 상기 미들 스위치로부터 수신하는 상기 입력 특징 맵에 관한 데이터를 처리 소자로 송신할 수 있다.
이때, 상기 제3 마이크로 스위치부는, 상기 글로벌 버퍼로부터 수신한 상기 필터에 관한 데이터를 미들 스위치로 송신하는 스캐터 유닛을 포함하는 탑 스위치; 상위 레벨 스위치로부터 수신한 상기 필터에 관한 데이터를 하위 레벨 스위치로 송신하는 스캐터 유닛을 포함하는 적어도 하나의 미들 스위치; 및 상기 미들 스위치로부터 수신한 상기 필터에 관한 데이터를 처리 소자로 송신하는 스캐터 유닛을 포함하는 바텀 스위치를 포함하고, 상기 상위 레벨 스위치는 해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 글로벌 버퍼의 방향에 위치한 상위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 탑 스위치이고, 상기 하위 레벨 스위치는 상기 해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 처리 소자의 방향에 위치한 하위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 바텀 스위치일 수 있다.
이때, 상기 제3 마이크로 스위치부의 상기 탑 스위치의 상기 스캐터 유닛은, 상기 입력 특징 맵에 관한 데이터를 하나의 미들 스위치 또는 두개의 동일 레벨의 미들 스위치로 송신하고, 상기 제3 마이크로 스위치부의 상기 미들 스위치의 상기 스캐터 유닛은 상위 레벨 스위치로부터 상기 입력 특징 맵에 관한 데이터를 하나의 하위 레벨 스위치 또는 두개의 동일 레벨의 하위 레벨 스위치로 송신하고, 상기 제3 마이크로 스위치부의 상기 바텀 스위치의 상기 스캐터 유닛은 상기 미들 스위치로부터 수신하는 상기 입력 특징 맵에 관한 데이터를 처리 소자로 송신할 수 있다.
본 발명은 신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩에 관한 것으로, 처리 소자로 출력 특징 맵에 관한 데이터, 입력 특징 맵에 관한 데이터 및 필터에 관한 데이터를 구분해서 처리함으로써 글로벌 버퍼에서 처리 소자로 출력 특징 맵에 관한 데이터, 입력 특징 맵에 관한 데이터 및 필터에 관한 데이터를 동시에 전송할 수 있고, 스위치에서 불필요한 구성을 제거함으로써 하드웨어 영역의 효율을 높이고, 로컬 동작에서 근접한 다른 로컬 유닛의 데이터와 상기 근접한 다른 로컬 유닛에 연결된 처리 소자의 출력 데이터를 동시에 수신하고, 로컬 유닛으로 송신 데이터와 로컬 유닛에 연결된 처리 소자의 출력 데이터를 동시에 근접한 또 다른 로컬 유닛으로 송신할 수 있도록 하여 처리 속도를 높일 수 있다.
도 1은 본 발명의 일 실시 예에 따른 네트워크 온 칩을 포함하는 신경망 가속기의 개략적인 구성을 도시한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 네트워크 온 칩의 개략적인 구성을 도시한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제1 마이크로 스위치부의 탑 스위치의 구성을 도시한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제1 마이크로 스위치부의 미들 스위치의 구성을 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제1 마이크로 스위치부의 바텀 스위치의 구성을 도시한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제2 마이크로 스위치부와 제3 마이크로 스위치부의 탑 스위치의 구성을 도시한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제2 마이크로 스위치부와 제3 마이크로 스위치부의 미들 스위치의 구성을 도시한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제2 마이크로 스위치부와 제3 마이크로 스위치부의 바텀 스위치의 구성을 도시한 도면이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
이하에서는, 본 발명의 일 실시 예에 따른 신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩을 첨부된 도 1 내지 도 8을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 네트워크 온 칩을 포함하는 신경망 가속기의 개략적인 구성을 도시한 도면이다.
도 1을 참조하면, 신경망의 가속기(accelerator)는 글로벌 버퍼(110), 주소 생성부(120), 재구성 제어부(130), 네트워크 온 칩(140), 복수의 처리 소자(150)를 포함하여 구성될 수 있고, 네트워크 온 칩(140)은 제1 마이크로 스위치부(142), 제2 마이크로 스위치부(144) 및 제3 마이크로 스위치부(146)를 포함할 수 있다.
주소 생성부(120)는 글로벌 버퍼(110)로부터 수신되는 데이터들의 도착 주소를 결정한다.
재구성 제어부(130)는 스캐터(Scatter), 개더(gather) 및 로컬(local)의 동작을 위한 제어 신호를 생성하고, 제어 신호를 네트워크 온 칩(140)의 제1 마이크로 스위치부(142), 제2 마이크로 스위치부(144) 및 제3 마이크로 스위치부(146)로 제공하여 데이터가 복수의 처리 소자(150)로 전달되도록 한다.
제1 마이크로 스위치부(142)는 글로벌 버퍼(110)로부터 수신된 출력 특징 맵(output feature map)에 관한 데이터를 복수의 처리 소자(150) 중에서 목적지 주소에 해당하는 처리 소자로 송신하는 스캐터(Scatter)의 동작, 처리 소자로부터 수신하는 데이터를 글로벌 버퍼(110)로 송신하는 개더(gather)의 동작 및 처리 소자 간의 데이터를 송신하는 로컬(local) 동작을 처리한다.
제2 마이크로 스위치부(144)는 글로벌 버퍼(110)로부터 수신된 입력 특징 맵(input feature map)에 관한 데이터를 복수의 처리 소자(150) 중에서 목적지 주소에 처리 소자로 송신하는 스캐터의 동작을 처리한다.
제3 마이크로 스위치부(146)는 글로벌 버퍼(110)로부터 수신된 필터(filter)에 관한 데이터를 복수의 처리 소자(150) 중에서 목적지 주소에 처리 소자로 송신하는 스캐터의 동작을 처리한다.
이때, 제1 마이크로 스위치부(142), 제2 마이크로 스위치부(144) 및 제3 마이크로 스위치부(146) 각각은 동시에 스캐터 동작을 수행하여 글로벌 버퍼(110)에서 대응하는 처리 소자로 출력 특징 맵에 관한 데이터, 입력 특징 맵에 관한 데이터 및 필터에 관한 데이터를 동시에 전송할 수 있다.
이때, 스캐터의 동작은 유니캐스트(unicast), 멀티캐스트(multicast) 및 브로드캐스트(broadcast)의 방식 중 하나의 방식으로 데이터를 송신할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 네트워크 온 칩의 개략적인 구성을 도시한 도면이다.
도 2를 참조하면, 제1 마이크로 스위치부(142)의 세부 구성을 살펴보면, 탑 스위치(Top Switch)(210), 적어도 하나 이상의 레벨로 구성된 미들 스위치(Middle Switch)(220), 바텀 스위치(Bottom Switch)(230)를 포함하여 구성될 수 있다.
제1 마이크로 스위치부(142)의 탑 스위치(210), 미들 스위치(220), 바텀 스위치(230)를 아래 도 3, 도 4, 도 5를 참조하여 더 상세히 후술한다.
도 3은 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제1 마이크로 스위치부의 탑 스위치의 구성을 도시한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제1 마이크로 스위치부의 미들 스위치의 구성을 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제1 마이크로 스위치부의 바텀 스위치의 구성을 도시한 도면이다.
도 3, 4, 5를 참조하면, 탑 스위치(210)는 글로벌 버퍼(110)로부터 수신한 출력 특징 맵에 관한 데이터를 미들 스위치로 송신하는 스캐터 유닛(310)과 미들 스위치(220)로부터 수신하는 데이터를 글로벌 버퍼(110)로 송신하는 개더 유닛(320)을 포함할 수 있다.
스캐터 유닛(310)은 2개의 멀티플렉서(multiplexer)(311, 312)를 이용해서 글로벌 버퍼(110)로부터 수신한 출력 특징 맵에 관한 데이터를 선택된 다음 레벨의 미들 스위치로 송신할 수 있다. 보다 구체적으로, 출력 특징 맵에 관한 데이터는 제1 멀티플렉서(311)와 제2 멀티플렉서(312)로 동시에 입력되고, 제1 멀티플렉서(311)와 제2 멀티플렉서(312)의 각각은 제어 신호에 따라서, 출력 특징 맵에 관한 데이터를 다음 레벨의 미들 스위치로 송신한다.
개더 유닛(320)은 멀티플렉서(321)과 버퍼(322)를 이용해서 미들 스위치(220)로부터 수신하는 데이터를 글로벌 버퍼(110)로 송신한다. 이때, 개더 유닛(320)은 3개의 미들 스위치의 개더 유닛과 연결될 수 있으므로, 멀티플렉서(321)는 3개의 입력을 가지며, 제어 신호에 따른 우선순위로 수신하는 입력 데이터를 버퍼(322)에 저장하고, 저장된 순서로 글로벌 버퍼(110)로 송신한다.
미들 스위치(220)는 상위 레벨 스위치로부터 수신한 출력 특징 맵에 관한 데이터를 하위 레벨 스위치로 송신하는 스캐터 유닛(410)과 하위 레벨 스위치로부터 수신하는 데이터를 상위 레벨 스위치로 송신하는 개더 유닛(420)을 포함한다.
이때, 글로벌 버퍼(110)에 가까울수록 상위 레벨의 스위치이고, 복수의 처리 소자(150)에 가까울수록 하위 레벨의 스위치이다.
따라서, 미들 스위치(220)에서 상위 레벨 스위치는 해당 미들 스위치와 인접한 다른 레벨의 스위치로 글로벌 버퍼의 방향에 위치한 상위 레벨의 미들 스위치 또는 해당 미들 스위치와 인접한 탑 스위치이고, 하위 레벨 스위치는 해당 미들 스위치와 인접한 다른 레벨의 스위치로 처리 소자의 방향에 위치한 하위 레벨의 미들 스위치 또는 해당 미들 스위치(220)와 인접한 바텀 스위치(230)일 수 있다.
스캐터 유닛(410)은 2개의 멀티플렉서(411, 412)를 이용해서 상위 레벨 스위치로부터 수신한 출력 특징 맵에 관한 데이터를 하위 레벨 스위치로 송신할 수 있다. 보다 구체적으로, 출력 특징 맵에 관한 데이터는 제1 멀티플렉서(411)와 제2 멀티플렉서(412)로 동시에 입력되고, 제1 멀티플렉서(411)와 제2 멀티플렉서(412)의 각각은 제어 신호에 따라서, 출력 특징 맵에 관한 데이터를 다음 레벨의 미들 스위치 또는 바텀 스위치로 송신한다.
개더 유닛(420)은 별다른 추가 구성없이 하위 레벨 스위치로부터 수신하는 데이터를 상위 레벨 스위치의 개더 유닛으로 바이패스하여 전달한다.
바텀 스위치(230)는 미들 스위치(220)로부터 수신한 출력 특징 맵에 관한 데이터를 처리 소자로 송신하는 스캐터 유닛(510), 처리 소자로부터 수신하는 데이터를 미들 스위치로 송신하는 개더 유닛(520) 및 처리 소자 간의 데이터를 송신하는 로컬 유닛(530)을 포함한다.
스캐터 유닛(510)은 별다른 추가 구성없이 미들 스위치(220)로부터 수신한 출력 특징 맵에 관한 데이터를 처리 소자로 바이패스하여 전달한다.
개더 유닛(520)은 별다른 추가 구성없이 처리 소자로부터 수신하는 데이터를 미들 스위치로 바이패스하여 전달한다.
로컬 유닛(530)은 근접한 다른 로컬 유닛의 송신 데이터와 근접한 다른 로컬 유닛에 연결된 처리 소자의 출력 데이터를 동시에 수신하고, 로컬 유닛으로 송신 데이터와 로컬 유닛에 연결된 처리 소자의 출력 데이터를 동시에 근접한 또 다른 로컬 유닛으로 송신할 수 있다.
보다 구체적으로, 로컬 유닛(530)은 5개의 멀티플렉서(531, 532, 535, 539, 540), 3개의 디멀티플렉서(demultiplexer)(534, 536, 538) 및 2개의 버퍼(533, 537)로 구성될 수 있다.
로컬 유닛(530)를 포함하는 바텀 스위치와 인접한 다른 2개의 바텀 스위치 각각에 포함된 로컬 유닛을 각각 제1 로컬 유닛과 제2 로컬 유닛이라고 하는 경우, 로컬 유닛(530)은 제1 로컬 유닛으로부터 수신된 데이터(From #1 Local unit transfer data)와 제1 로컬 유닛으로부터 수신되는 제1 로컬 유닛과 연결된 PE의 출력 데이터(From #1 Local unit PE out data)를 동시에 수신할 수 있다. 제1 로컬 유닛으로부터 수신된 데이터와 제1 로컬 유닛으로부터 수신되는 제1 로컬 유닛과 연결된 PE의 출력 데이터는 각기 수신될 수 있지만, 2가지 데이터를 수신할 때는 동시에 수신할 수 있다.
제1 로컬 유닛으로부터 수신된 데이터와 제1 로컬 유닛으로부터 수신되는 제1 로컬 유닛과 연결된 PE의 출력 데이터는 제1 멀티플렉서(531)과 제2 멀티플렉서(532)로 입력되고, 제1 멀티플렉서(531)과 제2 멀티플렉서(532) 각각은 제어 신호에 따라서 제1 로컬 유닛으로부터 수신된 데이터와 제1 로컬 유닛으로부터 수신되는 제1 로컬 유닛과 연결된 PE의 출력 데이터 중에서 하나의 데이터를 선택하여 출력한다.
제2 멀티플렉서(532)의 출력은 제1 버퍼(533)에 저장되고, 저장된 순서에 따라서, 제1 디멀티플렉서(534)로 출력된다.
제1 디멀티플렉서(534)는 제1 버퍼(533)로부터 수신된 데이터를 제어 신호에 따라서 제3 멀티플렉서(535) 또는 제5 멀티플렉서(540)로 출력한다.
제3 멀티플렉서(535)는 제1 멀티플렉서(531)와 제1 디멀티플렉서(534)로부터 입력 받는 데이터 중에서 제어 신호에 따른 데이터를 제2 로컬 유닛으로 송신(To #2 Local unit transfer data)한다.
로컬 유닛(530)으로 입력되는 로컬 유닛(530)과 연결된 처리 소자의 출력 데이터(PE out data)는 제4 멀티플렉서(539)로 송신하고, 제2 로컬 유닛으로 출력(To #2 Local unit PE out data)한다.
로컬 유닛(530)으로 입력되는 제2 로컬 유닛의 출력 데이터(From #2 Local unit transfer data)는 제2 디멀티플렉서(536)로 입력되고, 제2 디멀티플렉서(536)는 입력된 제2 로컬 유닛의 출력 데이터를 제어 신호에 따라서 제4 멀티플렉서(539)로 출력하거나 또는 제2 버퍼(537)에 저장한다.
제2 버퍼(537)는 저장된 순서에 따라서 저장된 데이터를 제3 디멀티플렉서(538)로 출력한다.
제3 디멀티플렉서(538)는 제2 버퍼(537)로부터 출력된 데이터를 제어 신호에 따라서 제4 멀티플렉서(539)로 출력하거나 또는 제5 멀티플렉서(540)로 출력한다.
제4 멀티플렉서(539)는 제2 디멀티플렉서(536)에서 출력되는 데이터, 제3 디멀티플렉서(538)에서 출력되는 데이터 및 로컬 유닛(530)과 연결된 처리 소자의 출력 데이터(PE out data)를 입력으로 수신하고, 제어 신호에 따라서, 하나의 데이터를 선택해서 제1 로컬 유닛으로 출력(To #1 Local unit transfer data)한다.
제5 멀티플렉서(540)는 제1 디멀티플렉서(534)에서 출력된 데이터와 제3 디멀티플렉서(538)에서 출력된 데이터를 입력으로 수신하고, 제어 신호에 따라서, 하나의 데이터를 선택해서 로컬 유닛(530)에 연결된 처리 소자로 출력(to PE)한다.
한편, 제2 마이크로 스위치부(144) 및 제3 마이크로 스위치부(146)도 탑 스위치, 미들 스위치 및 바텀 스위치로 구성된다.
제2 마이크로 스위치부(144)의 탑 스위치는 글로벌 버퍼로부터 수신한 입력 특징 맵에 관한 데이터를 미들 스위치로 송신하는 스캐터 유닛을 포함한다. 이때, 제2 마이크로 스위치부(144)의 탑 스위치의 스캐터 유닛은 입력 특징 맵에 관한 데이터를 하나의 미들 스위치 또는 두개의 동일 레벨의 미들 스위치로 송신할 수 있다.
그리고, 제2 마이크로 스위치부(144)의 미들 스위치는 상위 레벨 스위치로부터 수신한 입 특징 맵에 관한 데이터를 하위 레벨 스위치로 송신하는 스캐터 유닛을 포함한다. 이때, 제2 마이크로 스위치부(144)의 미들 스위치의 스캐터 유닛은 상위 레벨 스위치로부터 입력 특징 맵에 관한 데이터를 하나의 하위 레벨 스위치 또는 두개의 동일 레벨의 하위 레벨 스위치로 송신할 수 있다.
그리고, 제2 마이크로 스위치부(144)의 바텀 스위치는 미들 스위치로부터 수신한 입력 특징 맵에 관한 데이터를 처리 소자로 송신하는 스캐터 유닛을 포함한다. 이때, 제2 마이크로 스위치부(144)의 바텀 스위치의 스캐터 유닛은 미들 스위치로부터 수신하는 입력 특징 맵에 관한 데이터를 처리 소자로 송신할 수 있다.
한편, 제3 마이크로 스위치부(146)의 탑 스위치는 글로벌 버퍼(110)로부터 수신한 필터에 관한 데이터를 미들 스위치로 송신하는 스캐터 유닛을 포함한다. 이때, 제3 마이크로 스위치부(146)의 탑 스위치의 스캐터 유닛은 입력 특징 맵에 관한 데이터를 하나의 미들 스위치 또는 두개의 동일 레벨의 미들 스위치로 송신한다.
그리고, 제3 마이크로 스위치부(146)의 미들 스위치는 상위 레벨 스위치로부터 수신한 필터에 관한 데이터를 하위 레벨 스위치로 송신하는 스캐터 유닛을 포함한다. 이때, 제3 마이크로 스위치부(146)의 미들 스위치의 스캐터 유닛은 상위 레벨 스위치로부터 입력 특징 맵에 관한 데이터를 하나의 하위 레벨 스위치 또는 두개의 동일 레벨의 하위 레벨 스위치로 송신한다.
그리고, 제3 마이크로 스위치부(146)의 바텀 스위치는 미들 스위치로부터 수신한 필터에 관한 데이터를 처리 소자로 송신하는 스캐터 유닛을 포함한다. 이때, 제3 마이크로 스위치부(146)의 바텀 스위치의 스캐터 유닛은 미들 스위치로부터 수신하는 입력 특징 맵에 관한 데이터를 처리 소자로 송신한다.
제2 마이크로 스위치부(144) 및 제3 마이크로 스위치부(146)의 탑 스위치, 미들 스위치 및 바텀 스위치는 제1 마이크로 스위치부(142)의 탑 스위치(210), 미들 스위치(220), 바텀 스위치(230) 와는 다르게 구성된다.
제2 마이크로 스위치부(144) 및 제3 마이크로 스위치부(146)의 탑 스위치, 미들 스위치 및 바텀 스위치는 아래 도 6에서 도 8과 같이 구성될 수 있다.
도 6은 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제2 마이크로 스위치부와 제3 마이크로 스위치부의 탑 스위치의 구성을 도시한 도면이다.
도 6을 참조하면, 제2 마이크로 스위치부(144)와 제3 마이크로 스위치부(146)의 탑 스위치(600)는 스캐터 유닛(610)을 포함한다.
스캐터 유닛(610)은 2개의 멀티플렉서(611, 612)를 이용해서 글로벌 버퍼(110)로부터 수신된 데이터를 선택된 다음 레벨의 미들 스위치로 송신할 수 있다. 보다 구체적으로, 글로벌 버퍼(110)로부터 수신된 데이터는 제1 멀티플랙서(611)와 제2 멀티플렉서(612)로 동시에 입력되고, 제1 멀티플렉서(611)와 제2 멀티플렉서(612)의 각각은 제어 신호에 따라서, 글로벌 버퍼(110)로부터 수신된 데이터를 다음 레벨의 미들 스위치로 송신한다.
이때, 글로벌 버퍼(110)로부터 수신된 데이터는 스캐터 유닛(610)이 제2 마이크로 스위치부(144)에 포함된 경우 입력 특징 맵에 관한 데이터이고, 스캐터 유닛(610)이 제3 마이크로 스위치부(146)에 포함된 경우 필터에 관한 데이터이다.
도 7은 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제2 마이크로 스위치부와 제3 마이크로 스위치부의 미들 스위치의 구성을 도시한 도면이다.
도 7을 참조하면, 제2 마이크로 스위치부(144)와 제3 마이크로 스위치부(146)의 미들 스위치(700)는 스캐터 유닛(710)을 포함한다.
스캐터 유닛(710)은 2개의 멀티플렉서(711, 712)를 이용해서 상위 레벨 스위치로부터 수신된 데이터를 하위 레벨 스위치로 송신할 수 있다. 보다 구체적으로, 상위 레벨 스위치로부터 수신된 데이터는 제1 멀티플렉서(411)와 제2 멀티플렉서(412)로 동시에 입력되고, 제1 멀티플렉서(411)와 제2 멀티플렉서(412)의 각각은 제어 신호에 따라서, 상위 레벨 스위치로부터 수신된 데이터를 다음 레벨의 미들 스위치 또는 바텀 스위치로 송신한다.
이때, 상위 레벨 스위치로부터 수신된 데이터는 스캐터 유닛(710)이 제2 마이크로 스위치부(144)에 포함된 경우 입력 특징 맵에 관한 데이터이고, 스캐터 유닛(710)이 제3 마이크로 스위치부(146)에 포함된 경우 필터에 관한 데이터이다.
도 8은 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제2 마이크로 스위치부와 제3 마이크로 스위치부의 바텀 스위치의 구성을 도시한 도면이다.
도 8을 참조하면, 제2 마이크로 스위치부(144)와 제3 마이크로 스위치부(146)의 바텀 스위치(800)는 스캐터 유닛(810)을 포함한다.
스캐터 유닛(810)은 별다른 추가 구성없이 미들 스위치로부터 수신한 데이터를 처리 소자로 바이패스하여 전달한다.
이때, 미들 스위치로부터 수신한 데이터는 스캐터 유닛(810)이 제2 마이크로 스위치부(144)에 포함된 경우 입력 특징 맵에 관한 데이터이고, 스캐터 유닛(810)이 제3 마이크로 스위치부(146)에 포함된 경우 필터에 관한 데이터이다.
제2 마이크로 스위치부(144) 및 제3 마이크로 스위치부(146)의 탑 스위치, 미들 스위치 및 바텀 스위치는 아래 도 6에서 도 8과 같이 구성될 수 있다.
도 6은 본 발명의 일 실시 예에 따른 네트워크 온 칩에서 제2 마이크로 스위치부와 제3 마이크로 스위치부의 탑 스위치의 구성을 도시한 도면이다.
도 6에서 도 8을 통해서 확인할 수 있듯이, 제2 마이크로 스위치부(144) 및 제3 마이크로 스위치부(146)의 탑 스위치, 미들 스위치 및 바텀 스위치는 불필요한 개더 유닛과 로컬 유닛을 포함하고 있지 않으며, 따라서, 개더 동작과 로컬 동작을 수행할 수 없다.
본 발명에서 개더 동작과 로컬 동작을 수행할 수 있는 제1 마이크로 스위치부(142)를 통해서 스캐터 동작을 수행할 때 출력 특징 맵에 관한 데이터를 송신하는 것은 출력 특징 맵에 관한 데이터, 입력 특징 맵에 관한 데이터 및 필터에 관한 데이터 중에서 출력 특징 맵에 관한 데이터가 가장 적게 처리 소자로 전달되기 때문이다.
하지만, 제1 마이크로 스위치부(142)의 스캐터 동작을 통해서 출력 특징 맵에 관한 데이터 만을 송신하도록 한정되지는 않는다.
따라서, 제1 마이크로 스위치부(142)의 스캐터 동작에서 입력 특징 맵에 관한 데이터 또는 필터에 관한 데이터를 송신하도록 설계될 수도 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.
130: 재구성 제어부
140: 네트워크 온 칩
142: 제1 마이크로 스위치부
144: 제2 마이크로 스위치부
146: 제3 마이크로 스위치부
150: 복수의 처리 소자
210: 탑 스위치
220: 미들 스위치
230: 바텀 스위치

Claims (9)

  1. 글로벌 버퍼로부터 수신된 출력 특징 맵에 관한 데이터를 처리 소자로 송신하는 스캐터의 동작, 상기 처리 소자로부터 수신하는 데이터를 상기 글로벌 버퍼로 송신하는 개더의 동작 및 처리 소자 간의 데이터를 송신하는 로컬 동작을 처리하는 제1 마이크로 스위치부;
    상기 글로벌 버퍼로부터 수신된 입력 특징 맵에 관한 데이터를 처리 소자로 송신하는 스캐터의 동작을 처리하는 제2 마이크로 스위치부; 및
    상기 글로벌 버퍼로부터 수신된 필터에 관한 데이터를 처리 소자로 송신하는 스캐터의 동작을 처리하는 제3 마이크로 스위치부
    를 포함하는 네트워크 온 칩.
  2. 제1항에 있어서,
    상기 제1 마이크로 스위치부, 상기 제2 마이크로 스위치부 및 상기 제3 마이크로 스위치부 각각은,
    동시에 스캐터 동작을 수행하여 상기 글로벌 버퍼에서 처리 소자로 상기 출력 특징 맵에 관한 데이터, 상기 입력 특징 맵에 관한 데이터 및 상기 필터에 관한 데이터를 동시에 전송하도록 구성된
    네트워크 온 칩.
  3. 제1항에 있어서,
    상기 스캐터의 동작은,
    유니캐스트, 멀티캐스트 및 브로드캐스트의 방식 중 하나의 방식으로 데이터를 송신하는
    네트워크 온 칩.
  4. 제1항에 있어서,
    상기 제1 마이크로 스위치부는,
    상기 글로벌 버퍼로부터 수신한 상기 출력 특징 맵에 관한 데이터를 미들 스위치로 송신하는 스캐터 유닛과 미들 스위치로부터 수신하는 데이터를 상기 글로벌 버퍼로 송신하는 개더 유닛을 포함하는 탑 스위치;
    상위 레벨 스위치로부터 수신한 상기 출력 특징 맵에 관한 데이터를 하위 레벨 스위치로 송신하는 스캐터 유닛과 상기 하위 레벨 스위치로부터 수신하는 데이터를 상기 상위 레벨 스위치로 송신하는 개더 유닛을 포함하는 적어도 하나의 미들 스위치; 및
    미들 스위치로부터 수신한 상기 출력 특징 맵에 관한 데이터를 처리 소자로 송신하는 스캐터 유닛, 처리 소자로부터 수신하는 데이터를 상기 미들 스위치로 송신하는 개더 유닛 및 처리 소자 간의 데이터를 송신하는 로컬 유닛을 포함하는 바텀 스위치
    를 포함하고,
    상기 상위 레벨 스위치는,
    해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 글로벌 버퍼의 방향에 위치한 상위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 탑 스위치이고,
    상기 하위 레벨 스위치는,
    상기 해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 처리 소자의 방향에 위치한 하위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 바텀 스위치인,
    네트워크 온 칩.
  5. 제4항에 있어서,
    상기 로컬 유닛은,
    근접한 다른 로컬 유닛의 송신 데이터와 상기 근접한 다른 로컬 유닛에 연결된 처리 소자의 출력 데이터를 동시에 수신하고,
    상기 로컬 유닛으로 송신 데이터와 상기 로컬 유닛에 연결된 처리 소자의 출력 데이터를 동시에 근접한 또 다른 로컬 유닛으로 송신하는
    네트워크 온 칩.
  6. 제1항에 있어서,
    상기 제2 마이크로 스위치부는,
    상기 글로벌 버퍼로부터 수신한 상기 입력 특징 맵에 관한 데이터를 미들 스위치로 송신하는 스캐터 유닛을 포함하는 탑 스위치;
    상위 레벨 스위치로부터 수신한 상기 입 특징 맵에 관한 데이터를 하위 레벨 스위치로 송신하는 스캐터 유닛을 포함하는 적어도 하나의 미들 스위치; 및
    상기 미들 스위치로부터 수신한 상기 입력 특징 맵에 관한 데이터를 처리 소자로 송신하는 스캐터 유닛을 포함하는 바텀 스위치
    를 포함하고,
    상기 상위 레벨 스위치는,
    해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 글로벌 버퍼의 방향에 위치한 상위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 탑 스위치이고,
    상기 하위 레벨 스위치는,
    상기 해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 처리 소자의 방향에 위치한 하위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 바텀 스위치인,
    네트워크 온 칩.
  7. 제6항에 있어서,
    상기 제2 마이크로 스위치부의 상기 탑 스위치의 상기 스캐터 유닛은,
    상기 입력 특징 맵에 관한 데이터를 하나의 미들 스위치 또는 두개의 동일 레벨의 미들 스위치로 송신하고,
    상기 제2 마이크로 스위치부의 상기 미들 스위치의 상기 스캐터 유닛은,
    상위 레벨 스위치로부터 상기 입력 특징 맵에 관한 데이터를 하나의 하위 레벨 스위치 또는 두개의 동일 레벨의 하위 레벨 스위치로 송신하고,
    상기 제2 마이크로 스위치부의 상기 바텀 스위치의 상기 스캐터 유닛은,
    상기 미들 스위치로부터 수신하는 상기 입력 특징 맵에 관한 데이터를 처리 소자로 송신하는
    네트워크 온 칩.
  8. 제1항에 있어서,
    상기 제3 마이크로 스위치부는,
    상기 글로벌 버퍼로부터 수신한 상기 필터에 관한 데이터를 미들 스위치로 송신하는 스캐터 유닛을 포함하는 탑 스위치;
    상위 레벨 스위치로부터 수신한 상기 필터에 관한 데이터를 하위 레벨 스위치로 송신하는 스캐터 유닛을 포함하는 적어도 하나의 미들 스위치; 및
    상기 미들 스위치로부터 수신한 상기 필터에 관한 데이터를 처리 소자로 송신하는 스캐터 유닛을 포함하는 바텀 스위치
    를 포함하고,
    상기 상위 레벨 스위치는,
    해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 글로벌 버퍼의 방향에 위치한 상위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 탑 스위치이고,
    상기 하위 레벨 스위치는,
    상기 해당 미들 스위치와 인접한 다른 레벨의 스위치로 상기 처리 소자의 방향에 위치한 하위 레벨의 미들 스위치 또는 상기 해당 미들 스위치와 인접한 상기 바텀 스위치인,
    네트워크 온 칩.
  9. 제8항에 있어서,
    상기 제3 마이크로 스위치부의 상기 탑 스위치의 상기 스캐터 유닛은,
    상기 입력 특징 맵에 관한 데이터를 하나의 미들 스위치 또는 두개의 동일 레벨의 미들 스위치로 송신하고,
    상기 제3 마이크로 스위치부의 상기 미들 스위치의 상기 스캐터 유닛은,
    상위 레벨 스위치로부터 상기 입력 특징 맵에 관한 데이터를 하나의 하위 레벨 스위치 또는 두개의 동일 레벨의 하위 레벨 스위치로 송신하고,
    상기 제3 마이크로 스위치부의 상기 바텀 스위치의 상기 스캐터 유닛은,
    상기 미들 스위치로부터 수신하는 상기 입력 특징 맵에 관한 데이터를 처리 소자로 송신하는
    네트워크 온 칩.
KR1020200121697A 2020-09-21 2020-09-21 신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩 KR20220039066A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200121697A KR20220039066A (ko) 2020-09-21 2020-09-21 신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200121697A KR20220039066A (ko) 2020-09-21 2020-09-21 신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩

Publications (1)

Publication Number Publication Date
KR20220039066A true KR20220039066A (ko) 2022-03-29

Family

ID=80997276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200121697A KR20220039066A (ko) 2020-09-21 2020-09-21 신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩

Country Status (1)

Country Link
KR (1) KR20220039066A (ko)

Similar Documents

Publication Publication Date Title
KR102637136B1 (ko) 복수의 프로세싱 엔진들을 상호접속하는 온-칩 라우터들의 매트릭스 및 이를 사용하여서 라우팅하는 방법
US20190138890A1 (en) Expandable and real-time recofigurable hardware for neural networks and logic reasoning
EP3324298B1 (en) Programmable integrated circuit with stacked memory die for storing configuration data
EP0197103B1 (en) Load balancing for packet switching nodes
US9246821B1 (en) Systems and methods for implementing weighted cost multi-path using two-level equal cost multi-path tables
US20130219148A1 (en) Network on chip processor with multiple cores and routing method thereof
US20170063625A1 (en) Configurable router for a network on chip (noc)
US10425358B2 (en) Network switch architecture supporting multiple simultaneous collective operations
US7975068B2 (en) System and method for self configuration of reconfigurable systems
JP4818920B2 (ja) 複数のプログラム可能なプロセッサを有する集積データ処理回路
US20140111247A1 (en) Methods and apparatus for building bus interconnection networks using programmable interconnection resources
US8243733B2 (en) Cascaded memory tables for searching
US20190012116A1 (en) Data Storage For Accelerating Functions
JP6946364B2 (ja) ニューラルネットワーク装置
US20120076140A1 (en) Method and Apparatus for Improving Packet Processing Performance Using Multiple Contexts
Musha et al. Deep learning on high performance FPGA switching boards: Flow-in-cloud
KR20220039066A (ko) 신경망 가속기의 설계를 용이하게 하는 네트워크 온 칩
US10606779B2 (en) Methods and apparatus for performing partial reconfiguration in a pipeline-based network topology
US10938620B2 (en) Configuration of a programmable device
TW202125337A (zh) 深度神經網路硬體加速器與其操作方法
Chemli et al. A turn model based router design for 3D network on chip
Ueno et al. VCSN: Virtual circuit-switching network for flexible and simple-to-operate communication in HPC FPGA cluster
Zulkefli et al. A efficacy of different buffer size on latency of network on chip (NoC)
Dong et al. An efficient hardware routing algorithms for NoC
Kullu et al. Comparison of 2D Mesh and Reconfigurabl Mesh Topologies for Network on Chip Design

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application