KR20220036885A - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20220036885A
KR20220036885A KR1020210122461A KR20210122461A KR20220036885A KR 20220036885 A KR20220036885 A KR 20220036885A KR 1020210122461 A KR1020210122461 A KR 1020210122461A KR 20210122461 A KR20210122461 A KR 20210122461A KR 20220036885 A KR20220036885 A KR 20220036885A
Authority
KR
South Korea
Prior art keywords
film
pulse
etching
substrate
voltage
Prior art date
Application number
KR1020210122461A
Other languages
English (en)
Inventor
신고 다카하시
쇼고 야마야
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021128960A external-priority patent/JP2022049667A/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220036885A publication Critical patent/KR20220036885A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

개시되는 에칭 방법은, 플라즈마 처리 장치의 챔버 내에서 처리 가스의 플라즈마를 생성하는 공정 (a)를 포함한다. 플라즈마는, 챔버 내에서 하부 전극을 갖는 기판 지지기 상에 기판이 재치되어 있는 상태로 생성된다. 기판은, 막과 마스크를 갖는다. 마스크는, 막 위에 마련되어 있다. 에칭 방법은, 음의 직류 전압의 펄스를 주기적으로 하부 전극에 인가하여 플라즈마로부터의 이온을 기판에 공급함으로써 막을 에칭하는 공정 (b)를 더 포함한다. 공정 (b)에 있어서, 기판의 음의 전위의 절댓값이 막의 에칭의 진행에 따른 증가 경향을 갖도록 펄스의 전압의 레벨이 적어도 1회 변경된다.

Description

에칭 방법 및 플라즈마 처리 장치{ETCHING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시의 예시적 실시형태는, 에칭 방법 및 플라즈마 처리 장치에 관한 것이다.
플라즈마 처리 장치가 기판에 대한 플라즈마 처리에 있어서 이용되고 있다. 플라즈마 처리 장치는, 챔버 및 기판 지지 전극을 구비한다. 기판 지지 전극은, 챔버 내에 마련되어 있다. 기판 지지 전극은, 그 주면(主面) 상에 재치된 기판을 지지한다. 이와 같은 플라즈마 처리 장치의 일종은, 일본 공개특허공보 2009-187975호(이하, "특허문헌 1"이라고 한다)에 기재되어 있다.
특허문헌 1에 기재된 플라즈마 처리 장치는, 고주파 발생 장치 및 DC 음펄스 발생 장치를 더 구비하고 있다. 고주파 발생 장치는, 기판 지지 전극에 대하여 고주파 전압을 인가한다. 고주파 발생 장치는, 고주파 전압의 온과 오프를 교대로 전환한다. DC 음펄스 발생 장치는, 고주파 전압의 온과 오프의 타이밍에 따라 기판 지지 전극에 DC 음펄스 전압을 인가한다. 특허문헌 1에 기재된 플라즈마 처리 장치에서는, 기판에 공급되는 이온의 에너지는, DC 음펄스 전압이 기판 지지 전극에 인가되어 있을 때에 최대가 된다. 기판에 공급되는 이온의 에너지는, DC 음펄스 전압이 기판에 인가되어 있지 않을 때에 최소가 된다.
본 개시는, 막에 형성되는 개구의 수직성과 마스크의 에칭에 대한 막의 에칭의 선택성을 높이는 기술을 제공한다.
일 예시적 실시형태에 있어서, 에칭 방법이 제공된다. 에칭 방법은, 플라즈마 처리 장치의 챔버 내에 마련된 기판 지지기 상에 기판을 재치하는 공정을 포함한다. 기판은, 막과 마스크를 갖는다. 마스크는, 막 위에 마련되어 있다. 에칭 방법은, 기판 지지기 상에 재치된 기판의 막을 에칭하는 공정을 더 포함한다. 에칭하는 공정은, 챔버 내에서 처리 가스의 플라즈마를 생성하는 공정 (a)를 포함한다. 에칭하는 공정은, 전압의 펄스를 주기적으로 기판 지지기 내의 하부 전극에 인가하여 플라즈마로부터의 이온을 기판에 공급함으로써 막을 에칭하는 공정 (b)를 더 포함한다. 공정 (b)에 있어서, 기판의 음의 전위의 절댓값이 막의 에칭의 진행에 따른 증가 경향을 갖도록, 펄스의 전압의 레벨이 적어도 1회 변경된다.
일 예시적 실시형태에 의하면, 막에 형성되는 개구의 수직성과 마스크의 에칭에 대한 막의 에칭의 선택성이 높아진다.
도 1은, 일 예시적 실시형태에 관한 에칭 방법의 흐름도이다.
도 2는, 도 1에 나타내는 에칭 방법이 적용되는 일례의 기판의 부분 확대 단면도이다.
도 3은, 일 예시적 실시형태에 관한 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
도 4의 (a)~도 4의 (d)의 각각은, 전압의 펄스의 시간 변화의 예를 나타내는 도이다.
도 5는, 도 1에 나타내는 에칭 방법이 적용된 일례의 기판의 부분 확대 단면도이다.
도 6은, 제1 실험에서 얻은, 4개의 시간의 구간과 선택비의 관계를 나타내는 그래프이다.
도 7은, 제1 실험에서 얻은, 막(EF)에 형성된 개구의 깊이와 막(FB)에 있어서의 개구의 최대폭의 관계를 나타내는 그래프이다.
도 8은, 제1 실험에서 얻은, 막(EF)에 형성된 개구의 깊이와 막(FA)에 있어서의 개구의 최대폭의 관계를 나타내는 그래프이다.
도 9는, 제1 실험에서 얻은, 펄스(NP)의 듀티비와 막(FA)의 에칭 레이트의 관계를 나타내는 그래프이다.
도 10은, 제1 실험에서 얻은, 펄스(NP)의 듀티비와 마스크(MK)의 에칭 레이트의 관계를 나타내는 그래프이다.
이하, 다양한 예시적 실시형태에 대하여 설명한다.
일 예시적 실시형태에 있어서, 에칭 방법이 제공된다. 에칭 방법은, 플라즈마 처리 장치의 챔버 내에 마련된 기판 지지기 상에 기판을 재치하는 공정을 포함한다. 기판은, 막과 마스크를 갖는다. 마스크는, 막 위에 마련되어 있다. 에칭 방법은, 기판 지지기 상에 재치된 기판의 막을 에칭하는 공정을 더 포함한다. 에칭하는 공정은, 챔버 내에서 처리 가스의 플라즈마를 생성하는 공정 (a)를 포함한다. 에칭하는 공정은, 전압의 펄스를 주기적으로 기판 지지기 내의 하부 전극에 인가하여 플라즈마로부터의 이온을 기판에 공급함으로써 막을 에칭하는 공정 (b)를 더 포함한다. 공정 (b)에 있어서, 기판의 음의 전위의 절댓값이 막의 에칭의 진행에 따른 증가 경향을 갖도록, 펄스의 전압의 레벨이 적어도 1회 변경된다.
상기 실시형태에서는, 기판의 막에 형성되어 있는 개구의 깊이가 얕을 때에는, 기판의 음의 전위의 절댓값은 비교적 작기 때문에, 막은 비교적 낮은 에너지를 갖는 이온을 이용하여 에칭된다. 또, 기판의 막에 형성되어 있는 개구의 깊이가 깊을 때에는, 기판의 음의 전위의 절댓값은 비교적 크기 때문에, 막은 비교적 높은 에너지를 갖는 이온을 이용하여 에칭된다. 개구의 깊이가 얕을 때에 이용되는 비교적 낮은 에너지를 갖는 이온은, 마스크의 에칭을 억제하므로, 마스크의 에칭에 대한 막의 에칭의 선택성을 높인다. 또, 개구의 깊이가 얕을 때에 이용되는 비교적 낮은 에너지를 갖는 이온은, 막에 형성되는 개구의 수직성의 열화를 억제할 수 있다. 또, 개구의 깊이가 깊을 때에 이용되는 비교적 높은 에너지를 갖는 이온은, 막의 에칭 레이트를 높임으로써, 마스크의 에칭에 대한 막의 에칭의 선택성을 높인다. 또, 개구의 깊이가 깊을 때에 이용되는 비교적 높은 에너지를 갖는 이온은, 막에 형성되는 개구의 수직성을 높인다. 따라서, 상기 실시형태에 의하면, 막에 형성되는 개구의 수직성과 마스크의 에칭에 대한 막의 에칭의 선택성이 높아진다.
일 예시적 실시형태에 있어서, 펄스는, 음의 전압의 펄스이거나, 음의 직류 전압의 펄스여도 된다. 공정 (b)에 있어서, 펄스의 전압의 절댓값이 막의 에칭의 진행에 따른 증가 경향을 갖도록 펄스의 전압의 절댓값이 적어도 1회 증가되어도 된다.
상기 실시형태에서는, 기판의 막에 형성되어 있는 개구의 깊이가 얕을 때에는, 비교적 낮은 절댓값을 갖는 음의 전압의 펄스가 하부 전극에 공급되고, 막은 비교적 낮은 에너지를 갖는 이온을 이용하여 에칭된다. 또, 기판의 막에 형성되어 있는 개구의 깊이가 깊을 때에는, 비교적 높은 절댓값을 갖는 음의 전압의 펄스가 하부 전극에 공급되고, 막은 비교적 높은 에너지를 갖는 이온을 이용하여 에칭된다.
일 예시적 실시형태에서는, 공정 (b)에 있어서, 펄스의 듀티비가 20% 이하로 설정되어도 된다.
일 예시적 실시형태에서는, 공정 (b)에 있어서, 펄스의 듀티비가, 막의 에칭의 진행에 따른 감소 경향을 갖도록 적어도 1회 감소되어도 된다. 일 예시적 실시형태에서는, 공정 (b)에 있어서, 펄스의 듀티비가, 15% 이상, 20% 이하의 비를 갖도록, 감소되어도 된다. 이 실시형태에 의하면, 막의 에칭 레이트의 저하를 억제하면서, 마스크의 에칭을 더 억제하는 것이 가능해진다.
일 예시적 실시형태에서는, 공정 (b)에 있어서, 펄스의 듀티비가, 단계적으로 또는 서서히 감소되어도 된다.
일 예시적 실시형태에서는, 공정 (b)에 있어서, 펄스의 전압의 절댓값이, 단계적으로 또는 서서히 증가되어도 된다.
다른 예시적 실시형태에 관한 에칭 방법은, 플라즈마 처리 장치의 챔버 내에 마련된 기판 지지기 상에 기판을 재치하는 공정을 포함한다. 기판은, 막과 마스크를 갖는다. 마스크는, 막 위에 마련되어 있다. 에칭 방법은, 기판 지지기 상에 재치된 기판의 막을 에칭하는 공정을 더 포함한다. 에칭하는 공정은, 플라즈마 처리 장치의 챔버 내에서 처리 가스의 플라즈마를 생성하는 공정 (a)를 포함한다. 에칭하는 공정은, 전압의 펄스를 주기적으로 기판 지지기 내의 하부 전극에 인가하여 플라즈마로부터의 이온을 기판에 공급함으로써 막을 에칭하는 공정 (b)를 더 포함한다. 공정 (b)에 있어서, 펄스의 듀티비가, 막의 에칭의 진행에 따른 감소 경향을 갖도록 적어도 1회 감소된다. 일 예시적 실시형태에 있어서, 펄스는, 음의 전압의 펄스이거나, 음의 직류 전압의 펄스여도 된다.
일 예시적 실시형태에 있어서, 막은, 실리콘 함유막을 포함하고 있어도 된다. 막은, 실리콘 함유 유전체막을 포함하고 있어도 된다. 막은, 실리콘 산화막을 포함하고 있어도 된다. 막은, 실리콘 질화막을 더 포함하고 있어도 된다. 마스크는, 다결정 실리콘으로 형성되어 있어도 된다.
또 다른 예시적 실시형태에 있어서는, 플라즈마 처리 장치가 제공된다. 플라즈마 처리 장치는, 챔버, 기판 지지기, 가스 공급부, 플라즈마 생성부, 바이어스 전원, 및 제어부를 구비한다. 기판 지지기는, 하부 전극을 갖고, 챔버 내에 마련되어 있다. 가스 공급부는, 챔버 내에 처리 가스를 공급하도록 구성되어 있다. 플라즈마 생성부는, 챔버 내에서 가스로부터 플라즈마를 생성하도록 구성되어 있다. 바이어스 전원은, 하부 전극에 전기적으로 접속되어 있고, 전압의 펄스를 주기적으로 발생하도록 구성되어 있다. 제어부는, (a) 챔버 내에서 처리 가스의 플라즈마를 생성하도록, 가스 공급부 및 플라즈마 생성부를 제어한다. 제어부는, (b) 플라즈마로부터의 이온을 기판 지지기 상의 기판에 공급하여 그 기판의 막을 에칭하기 위하여, 펄스를 주기적으로 하부 전극에 인가하도록, 바이어스 전원을 제어한다. 제어부는, (b)의 제어에 있어서, 기판의 음의 전위의 절댓값이 막의 에칭의 진행에 따른 증가 경향을 갖도록 펄스의 전압의 레벨을 적어도 1회 변경시키도록, 바이어스 전원을 제어한다. 일 예시적 실시형태에 있어서, 바이어스 전원은, 펄스로서, 음의 전압의 펄스 또는 음의 직류 전압의 펄스를 발생하도록 구성되어 있어도 된다.
이하, 도면을 참조하여 다양한 예시적 실시형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당한 부분에 대해서는 동일한 부호를 붙이기로 한다.
도 1은, 일 예시적 실시형태에 관한 에칭 방법의 흐름도이다. 도 1에 나타내는 에칭 방법(이하, "방법(MT)"라고 한다)은, 기판의 막을 에칭하기 위하여 행해진다.
도 2는, 도 1에 나타내는 에칭 방법이 적용되는 일례의 기판의 부분 확대 단면도이다. 도 2에 나타내는 기판(W)은, 막(EF) 및 마스크(MK)를 갖고 있다. 막(EF)은, 방법(MT)에 있어서 에칭된다. 막(EF)은, 실리콘 함유막 및/또는 실리콘 함유 유전체막을 포함하고 있어도 된다. 막(EF)은, 실리콘 산화막 및/또는 실리콘 질화막을 포함하고 있어도 된다. 마스크(MK)는, 막(EF) 상에 마련되어 있다. 마스크(MK)는, 막(EF)에 전사(轉寫)되는 패턴을 갖고 있다. 마스크(MK)는, 막(EF)이 마스크(MK)에 대하여 선택적으로 에칭되는 한, 임의의 재료로 형성될 수 있다. 막(EF)이 실리콘 산화막 및/또는 실리콘 질화막을 포함하는 경우에는, 마스크(MK)는, 다결정 실리콘으로 형성되어 있어도 된다.
막(EF)은, 단층의 막이어도 되고, 혹은, 다층막이어도 된다. 일 실시형태에 있어서, 막(EF)은, 막(FA) 및 막(FB)을 포함하고 있어도 된다. 막(FB)은 막(FA) 상에 마련되어 있고, 마스크(MK)는 막(FB) 상에 마련되어 있다. 막(FA)은 실리콘 산화막이어도 되고, 막(FB)은 질화 실리콘막이어도 된다. 일 실시형태에 있어서, 기판(W)은, 하지(下地) 영역(UR)을 더 갖고 있어도 된다. 막(EF)은, 하지 영역(UR) 상에 마련되어 있어도 된다.
방법(MT)에서는, 플라즈마 처리 장치가 기판의 막의 에칭을 위하여 이용된다. 도 3은, 일 예시적 실시형태에 관한 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 방법(MT)에서는, 도 3에 나타내는 플라즈마 처리 장치(1)가 이용될 수 있다. 플라즈마 처리 장치(1)는, 용량 결합형의 플라즈마 처리 장치이다. 플라즈마 처리 장치(1)는, 챔버(10)를 구비하고 있다. 챔버(10)는, 그 안에 내부 공간(10s)을 제공하고 있다. 챔버(10)의 중심 축선은, 연직 방향으로 뻗는 축선(AX)이다.
일 실시형태에 있어서, 챔버(10)는, 챔버 본체(12)를 포함하고 있어도 된다. 챔버 본체(12)는, 대략 원통 형상을 갖고 있다. 내부 공간(10s)은, 챔버 본체(12) 중에 제공되어 있다. 챔버 본체(12)는, 예를 들면 알루미늄으로 구성되어 있다. 챔버 본체(12)는, 전기적으로 접지되어 있다. 챔버 본체(12)의 내벽면 상에는, 내(耐)부식성을 갖는 막이 마련되어 있다. 내부식성을 갖는 막은, 산화 알루미늄, 산화 이트륨과 같은 세라믹으로 형성된 막일 수 있다.
챔버 본체(12)의 측벽은, 통로(12p)를 제공하고 있다. 기판(W)은, 내부 공간(10s)과 챔버(10)의 외부의 사이에서 반송될 때에, 통로(12p)를 통과한다. 통로(12p)는, 게이트 밸브(12g)에 의하여 개폐 가능해지고 있다. 게이트 밸브(12g)는, 챔버 본체(12)의 측벽을 따라 마련되어 있다.
플라즈마 처리 장치(1)는, 기판 지지기(16)를 더 구비하고 있다. 기판 지지기(16)는, 챔버(10) 내에서 기판(W)을 지지하도록 구성되어 있다. 기판(W)은, 대략 원반 형상을 가질 수 있다. 기판 지지기(16)는, 지지체(15)에 의하여 지지되어 있어도 된다. 지지체(15)는, 챔버 본체(12)의 바닥부로부터 상방으로 뻗어 있다. 지지체(15)는, 대략 원통 형상을 갖고 있다. 지지체(15)는, 석영과 같은 절연 재료로 형성되어 있다.
기판 지지기(16)는, 하부 전극(18)을 포함하고 있다. 기판 지지기(16)는, 정전 척(20)을 더 포함하고 있어도 된다. 기판 지지기(16)는, 전극 플레이트(19)를 더 포함하고 있어도 된다. 전극 플레이트(19)는, 알루미늄과 같은 도전성 재료로 형성되어 있다. 전극 플레이트(19)는, 대략 원반 형상을 갖고 있고, 그 중심 축선은 축선(AX)이다. 하부 전극(18)은, 전극 플레이트(19) 상에 마련되어 있다. 하부 전극(18)은, 알루미늄과 같은 도전성 재료로 형성되어 있다. 하부 전극(18)은, 대략 원반 형상을 갖고 있고, 그 중심 축선은 축선(AX)이다. 하부 전극(18)은, 전극 플레이트(19)에 전기적으로 접속되어 있다.
하부 전극(18)은, 그 안에 유로(18f)를 제공하고 있다. 유로(18f)는, 열교환 매체의 공급 장치(예를 들면, 칠러 유닛)에 접속되어 있다. 이 공급 장치는, 챔버(10)의 외부에 마련되어 있다. 유로(18f)는, 공급 장치로부터 배관(23a)을 통하여 공급되는 열교환 매체를 받는다. 열교환 매체는, 유로(18f)를 흘러, 배관(23b)을 통하여 공급 장치로 되돌려진다. 공급 장치는, 플라즈마 처리 장치(1)의 온도 조정 기구를 구성한다.
정전 척(20)은, 하부 전극(18) 상에 마련되어 있다. 기판(W)은, 정전 척(20)의 상면 위에 재치된다. 정전 척(20)은, 본체 및 전극을 갖는다. 본체는, 유전체로 형성되어 있다. 정전 척(20) 및 그 본체의 각각은, 대략 원반 형상을 갖고 있고, 그 중심 축선은 축선(AX)이다. 전극은, 도전성을 갖는 막이며, 본체 내에 마련되어 있다. 전극은, 스위치를 통하여 직류 전원에 접속되어 있다. 직류 전원으로부터의 전압이 전극에 인가되면, 정전 척(20)과 기판(W)의 사이에서 정전 인력이 발생한다. 발생한 정전 인력에 의하여, 기판(W)은, 정전 척(20)에 끌어당겨져, 정전 척(20)에 의하여 지지된다.
기판 지지기(16)는, 그 주연부(周緣部) 상에 탑재되는 에지링(ER)을 지지해도 된다. 에지링(ER)은, 실리콘, 탄화 실리콘, 또는 석영으로 형성될 수 있다. 기판(W)은, 정전 척(20) 상 또한 에지링(ER)에 의하여 둘러싸인 영역 내에 배치된다.
플라즈마 처리 장치(1)는, 가스 공급 라인(25)을 더 구비하고 있어도 된다. 가스 공급 라인(25)은, 가스 공급 기구로부터의 전열 가스(예를 들면 He 가스)를, 정전 척(20)의 상면과 기판(W)의 이면(裏面)(하면)의 사이의 간극에 공급한다.
플라즈마 처리 장치(1)는, 통상(筒狀)부(28) 및 절연부(29)를 더 구비하고 있어도 된다. 통상부(28)는, 챔버 본체(12)의 바닥부로부터 상방으로 뻗어 있다. 통상부(28)는, 지지체(15)의 외주(外周)를 따라 뻗어 있다. 통상부(28)는, 도전성 재료로 형성되어 있고, 대략 원통 형상을 갖고 있다. 통상부(28)는, 전기적으로 접지되어 있다. 절연부(29)는, 통상부(28) 상에 마련되어 있다. 절연부(29)는, 절연성을 갖는 재료로 형성되어 있다. 절연부(29)는, 예를 들면 석영과 같은 세라믹으로 형성되어 있다. 절연부(29)는, 대략 원통 형상을 갖고 있다. 절연부(29)는, 전극 플레이트(19)의 외주, 하부 전극(18)의 외주, 및 정전 척(20)의 외주를 따라 뻗어 있다.
플라즈마 처리 장치(1)는, 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은, 기판 지지기(16)의 상방에 마련되어 있다. 상부 전극(30)은, 부재(32)를 개재하여, 챔버 본체(12)의 상부에 지지되어 있다. 부재(32)는, 절연성을 갖는 재료로 형성되어 있다. 상부 전극(30)과 부재(32)는, 챔버 본체(12)의 상부 개구를 폐쇄하고 있다.
상부 전극(30)은, 천판(天板)(34) 및 지지체(36)를 포함할 수 있다. 천판(34)의 하면은, 내부 공간(10s) 측의 하면이며, 내부 공간(10s)을 구획형성하고 있다. 천판(34)은, 줄(Joule)열이 적은 저저항의 도전체 또는 반도체로 형성될 수 있다. 일 실시형태에 있어서, 천판(34)은, 실리콘으로 형성되어 있다. 천판(34)은, 복수의 가스 토출 구멍(34a)을 제공하고 있다. 복수의 가스 토출 구멍(34a)은, 천판(34)을 그 판두께 방향으로 관통하고 있다.
지지체(36)는, 천판(34)을 착탈 가능하게 지지한다. 지지체(36)는, 알루미늄과 같은 도전성 재료로 형성된다. 지지체(36)는, 그 안에 가스 확산실(36a)을 제공하고 있다. 지지체(36)는, 복수의 가스 구멍(36b)을 추가로 제공하고 있다. 복수의 가스 구멍(36b)은, 가스 확산실(36a)로부터 하방으로 뻗어 있다. 복수의 가스 구멍(36b)은, 복수의 가스 토출 구멍(34a)에 각각 연통되어 있다. 지지체(36)는, 가스 도입구(36c)를 추가로 제공하고 있다. 가스 도입구(36c)는, 가스 확산실(36a)에 접속하고 있다. 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 가스 소스군(40)이, 밸브군(41), 유량 제어기군(42), 및 밸브군(43)을 통하여, 접속되어 있다. 가스 소스군(40), 밸브군(41), 유량 제어기군(42), 및 밸브군(43)은, 가스 공급부(GS)를 구성하고 있다. 가스 소스군(40)은, 복수의 가스 소스를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는, 복수의 가스의 소스를 포함하고 있다. 밸브군(41) 및 밸브군(43)의 각각은, 복수의 개폐 밸브를 포함하고 있다. 유량 제어기군(42)은, 복수의 유량 제어기를 포함하고 있다. 유량 제어기군(42)의 복수의 유량 제어기의 각각은, 매스 플로 컨트롤러 또는 압력 제어식의 유량 제어기이다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(41)의 대응하는 개폐 밸브, 유량 제어기군(42)의 대응하는 유량 제어기, 및 밸브군(43)의 대응하는 개폐 밸브를 통하여, 가스 공급관(38)에 접속되어 있다.
플라즈마 처리 장치(1)는, 배플 부재(48)를 더 구비하고 있어도 된다. 배플 부재(48)는, 통상부(28)와 챔버 본체(12)의 측벽의 사이에 마련되어 있다. 배플 부재(48)는, 판상(板狀)의 부재일 수 있다. 배플 부재(48)는, 예를 들면, 알루미늄으로 형성된 부재의 표면 상에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은, 산화 이트륨과 같은 세라믹으로 형성된 막일 수 있다. 배플 부재(48)는, 복수의 관통 구멍을 제공하고 있다. 챔버 본체(12)의 바닥부는, 배플 부재(48)의 하방에서 배기구(12e)를 제공하고 있다. 배기구(12e)에는, 배기 장치(50)가 배기관(52)을 개재하여 접속되어 있다. 배기 장치(50)는, 압력 조정 밸브 및 터보 분자 펌프와 같은 진공 펌프를 갖고 있다.
플라즈마 처리 장치(1)는, 고주파 전원(61)을 더 구비하고 있다. 고주파 전원(61)은, 플라즈마 생성용의 고주파 전력(HF)을 발생시키는 전원이다. 고주파 전력(HF)은, 제1 주파수를 갖는다. 제1 주파수는, 예를 들면 27~100MHz의 범위 내의 주파수이다. 일례에 있어서, 제1 주파수는, 40MHz이다. 고주파 전원(61)은, 고주파 전력(HF)을 하부 전극(18)에 공급하기 위하여, 정합기(61m) 및 전극 플레이트(19)를 개재하여 하부 전극(18)에 접속되어 있다. 정합기(61m)는, 정합 회로를 갖고 있다. 정합기(61m)의 정합 회로는, 가변 임피던스를 갖는다. 정합기(61m)의 정합 회로의 임피던스는, 고주파 전원(61)의 부하로부터의 반사를 저감시키도록 조정된다. 또한, 고주파 전원(61)은, 하부 전극(18)에 전기적으로 접속되어 있지 않아도 되고, 정합기(61m)를 개재하여 상부 전극(30)에 접속되어 있어도 된다. 고주파 전원(61)은, 일 실시형태의 플라즈마 생성부를 구성하고 있다.
플라즈마 처리 장치(1)는, 바이어스 전원(62)을 더 구비하고 있다. 바이어스 전원(62)은, 전극 플레이트(19)를 개재하여 하부 전극(18)에 접속되어 있다. 바이어스 전원(62)은, 전압의 펄스(NP)를 주기적으로 발생시키도록 구성되어 있다. 펄스(NP)의 전압의 극성은, 펄스(NP)가 하부 전극(18)에 인가됨으로써 설정되는 기판(W)의 전위가 음의 전위인 한, 음 또는 양 중 어느 것이어도 된다. 일 실시형태에 있어서는, 바이어스 전원(62)은, 전압의 펄스(NP)로서 음의 전압의 펄스 또는 음의 직류 전압의 펄스를 발생시킨다. 펄스(NP)의 주기, 즉 펄스(NP)가 발생되는 시간 간격은, 제2 주파수의 역수의 시간 길이를 갖는다. 제2 주파수는, 제1 주파수보다 낮다. 제2 주파수는, 예를 들면, 1kHz~27MHz의 범위 내의 주파수이다. 일례에 있어서, 제2 주파수는 400kHz이다. 1주기의 시간 길이에 있어서 펄스(NP)가 하부 전극(18)에 인가되는 시간이 차지하는 비율, 즉 듀티비는, 20% 이하여도 된다.
일 실시형태에 있어서, 바이어스 전원(62)은, 필터(62f)를 개재하여 하부 전극(18)에 접속되어 있어도 된다. 필터(62f)는, 로 패스 필터이며, 바이어스 전원(62)에 유입될 수 있는 고주파 전력(HF)을 저감시킨다.
일 실시형태에 있어서, 플라즈마 처리 장치(1)는, 분석기(72)를 더 구비하고 있어도 된다. 분석기(72)는, 챔버(10) 내에서 생성된 플라즈마의 분광 분석을 실행한다. 예를 들면, 분석기(72)는, 챔버 본체(12)의 측벽에 마련된 창(74)을 통하여, 플라즈마의 발광을 관찰한다. 창(74)은, 석영 등의 광학적으로 투명한 부재로 구성되어 있다.
플라즈마 처리 장치(1)는, 제어부(80)를 더 구비한다. 제어부(80)는, 프로세서, 기억 장치, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(1)의 각부(各部)를 제어한다. 구체적으로, 제어부(80)는, 기억 장치에 기억되어 있는 제어 프로그램을 실행하고, 당해 기억 장치에 기억되어 있는 레시피 데이터에 근거하여 플라즈마 처리 장치(1)의 각부를 제어한다. 제어부(80)는, 예를 들면, 가스 공급부(GS), 배기 장치(50), 고주파 전원(61), 바이어스 전원(62) 등을 제어한다. 제어부(80)에 의한 제어에 의하여, 레시피 데이터에 의하여 지정된 프로세스, 예를 들면 방법(MT)이 플라즈마 처리 장치(1)에 있어서 실행된다.
이하, 도 1을 다시 참조하여, 방법(MT)에 대하여 설명한다. 이하의 설명에서는, 플라즈마 처리 장치(1)를 이용하여 그것이 도 2에 나타내는 기판(W)에 적용되는 경우를 예로 들어, 방법(MT)에 대하여 설명한다. 또한, 방법(MT)이 적용되는 기판은, 도 2에 나타내는 기판과는 다른 기판이어도 된다. 또, 방법(MT)에서는, 플라즈마 처리 장치(1)와는 다른 플라즈마 처리 장치가 이용되어도 된다.
도 1에 나타내는 바와 같이 방법(MT)은, 공정 STp 및 공정 STe를 포함한다. 공정 STp에서는, 기판(W)이 기판 지지기(16) 상에 재치된다. 공정 STe는, 기판(W)이 기판 지지기(16)에 재치되어 있는 상태로 실행된다. 공정 STe에서는, 막(EF)이 에칭된다. 공정 STe는, 공정 ST1 및 공정 ST2를 포함한다. 공정 ST1 및 공정 ST2는, 기판(W)이 챔버(10) 내에서 기판 지지기(16) 상에 재치된 상태로 실행된다.
공정 ST1에서는, 플라즈마 처리 장치의 챔버 내에서 처리 가스의 플라즈마가 생성된다. 처리 가스는, 에칭되어야 할 막(EF)의 막종에 따라 선택된다. 막(EF)이 실리콘 산화막 및/또는 실리콘 질화막을 포함하는 경우에는, 처리 가스는 플루오로카본 가스를 포함할 수 있다. 처리 가스는, 아르곤 가스와 같은 희(希)가스, O2 가스와 같은 산소 가스, 및 다른 불소 함유 가스 중 적어도 하나를 포함하고 있어도 된다. 공정 ST1에서는, 처리 가스는, 플라즈마 생성부에 의하여 부여되는 에너지에 의하여 챔버 내에서 여기된다. 그 결과, 챔버 내에서 플라즈마가 생성된다.
플라즈마 처리 장치(1)가 이용되는 경우에는, 제어부(80)는, 공정 ST1에 있어서, 처리 가스를 챔버(10) 내에 공급하도록, 가스 공급부(GS)를 제어한다. 또, 제어부(80)는, 챔버(10) 내의 압력이 지정된 압력으로 설정하도록, 배기 장치(50)를 제어한다. 또, 제어부(80)는, 고주파 전력(HF)을 공급하도록, 고주파 전원(61)을 제어한다. 제어부(80)의 제어에 의하여, 플라즈마가 챔버(10) 내에서 처리 가스로부터 생성된다. 또한, 공정 STe의 실행 중의 고주파 전력(HF)의 주파수는, 일정해도 된다. 공정 STe의 실행 중의 고주파 전력(HF)의 주파수는, 예를 들면 40MHz여도 된다.
공정 ST2는, 공정 ST1에 있어서 생성된 플라즈마가 챔버 내에 존재할 때에 행해진다. 공정 ST2는, 공정 ST1에 있어서의 플라즈마의 생성과 동시에 행해질 수 있다. 공정 ST2는, 공정 ST21를 포함한다. 공정 ST21에서는, 펄스(NP)가, 기판 지지기의 하부 전극에 인가된다. 공정 ST21은, 주기적으로 반복된다. 즉, 공정 ST2에서는, 펄스(NP)가, 기판 지지기의 하부 전극에 주기적으로 인가된다. 공정 ST2에서는, 플라즈마로부터의 이온이 기판에 공급됨으로써, 막(EF)이 에칭된다.
플라즈마 처리 장치(1)가 이용되는 경우에는, 제어부(80)는, 공정 ST2에 있어서 펄스(NP)를 하부 전극(18)에 주기적으로 인가하도록, 바이어스 전원(62)을 제어한다. 펄스(NP)가 하부 전극(18)에 인가되는 주기, 즉 시간 간격은, 제2 주파수의 역수의 시간 길이를 갖는다. 제2 주파수는, 상술한 바와 같이, 예를 들면 1kHz~27MHz의 범위 내의 주파수이다. 일례에 있어서, 제2 주파수는 400kHz이다. 1주기의 시간 길이에 있어서 펄스(NP)가 하부 전극(18)에 인가되는 시간이 차지하는 비율, 즉 듀티비는, 20% 이하여도 된다.
공정 ST2에서는, 펄스(NP)의 하나 이상의 파라미터의 각각이, 막(EF)의 에칭의 진행에 따라 변경된다. 펄스(NP)의 하나 이상의 파라미터의 각각은, 공정 ST21의 반복 중에, 적어도 1회 변경된다. 펄스(NP)의 하나 이상의 파라미터의 각각은, 공정 ST21의 반복 중에, 단계적으로 또는 서서히 변경되어도 된다. 펄스(NP)의 하나 이상의 파라미터는, 펄스(NP)의 전압의 레벨 및 펄스(NP)의 듀티비 중 적어도 하나를 포함하고 있어도 된다.
펄스(NP)의 전압의 레벨은, 공정 ST2에 있어서, 기판(W)의 음의 전위의 절댓값이 막(EF)의 에칭의 진행에 따른 증가 경향을 갖도록, 적어도 1회 변경될 수 있다. 펄스(NP)의 전압의 레벨은, 공정 ST2에 있어서, 기판(W)의 음의 전위의 절댓값이 막(EF)의 에칭의 진행에 따른 증가 경향을 갖도록, 단계적으로 또는 서서히 변경되어도 된다.
도 4의 (a)~도 4의 (d)의 각각은, 전압의 펄스의 시간 변화의 예를 나타내는 도이다. 도 4의 (a)에 있어서는, 펄스(NP)의 전압의 레벨의 단계적인 변경이 나타나 있다. 도 4의 (a)에 나타내는 바와 같이, 공정 ST2에 있어서, 펄스(NP)의 전압의 레벨은, 2개 이상의 주기마다 변경되어도 된다. 도 4의 (b)에 있어서는, 펄스(NP)의 전압의 레벨의 점진적인 변화가 나타나 있다. 도 4의 (b)에 나타내는 바와 같이, 공정 ST2에 있어서, 펄스(NP)의 전압의 레벨은, 1주기마다 변경되어도 된다.
일 실시형태에서는, 공정 ST2에 있어서, 펄스(NP)의 음의 전압 또는 음의 직류 전압의 절댓값이, 막(EF)의 에칭의 진행에 따른 증가 경향을 갖도록, 적어도 1회 증가되어도 된다. 공정 ST2에 있어서, 펄스(NP)의 음의 전압 또는 음의 직류 전압의 절댓값은, 막(EF)의 에칭의 진행에 따른 증가 경향을 갖도록, 단계적으로 또는 서서히 증가되어도 된다.
펄스(NP)의 듀티비는, 공정 ST2에 있어서, 막(EF)의 에칭의 진행에 따른 감소 경향을 갖도록, 적어도 1회 감소될 수 있다. 펄스(NP)의 듀티비는, 공정 ST2에 있어서, 막(EF)의 에칭의 진행에 따른 감소 경향을 갖도록, 단계적으로 또는 서서히 감소되어도 된다. 도 4의 (c)에 있어서는, 펄스(NP)의 듀티비의 단계적인 감소가 나타나 있다. 도 4의 (c)에 나타내는 바와 같이, 공정 ST2에 있어서, 펄스(NP)의 듀티비는, 2개 이상의 주기마다 감소되어도 된다. 도 4의 (d)에 있어서는, 펄스(NP)의 듀티비의 점진적인 변화가 나타나 있다. 도 4의 (d)에 나타내는 바와 같이, 공정 ST2에 있어서, 펄스(NP)의 듀티비는, 1주기마다 감소되어도 된다.
일 실시형태에 있어서, 펄스(NP)의 듀티비는, 공정 ST2에 있어서, 15% 이상, 20% 이하의 범위 내의 비를 갖도록, 감소되어도 된다. 또한, 공정 ST2의 실행 중에, 펄스(NP)의 전압의 절댓값 및 펄스(NP)의 듀티비는, 동시에 변경되어도 되고, 다른 타이밍에 변경되어도 된다.
공정 ST2에 있어서, 제어부(80)는, 막(EF)의 에칭의 진행에 따라 펄스(NP)의 하나 이상의 파라미터의 각각을 적어도 1회 변경하도록, 바이어스 전원(62)을 제어한다. 공정 ST2에 있어서, 제어부(80)는, 기판(W)의 음의 전위의 절댓값이 막(EF)의 에칭의 진행에 따른 증가 경향을 갖도록, 펄스(NP)의 전압의 레벨을 적어도 1회 변경시키도록, 바이어스 전원(62)을 제어할 수 있다. 펄스(NP)의 전압이 음의 극성을 갖는 경우에는, 공정 ST2에 있어서, 제어부(80)는, 펄스(NP)의 전압의 절댓값이 막(EF)의 에칭의 진행에 따른 증가 경향을 갖도록, 펄스(NP)의 전압의 절댓값을 적어도 1회 증가시키도록, 바이어스 전원(62)을 제어해도 된다. 공정 ST2에 있어서, 제어부(80)는, 펄스(NP)의 듀티비가 막(EF)의 에칭의 진행에 따른 감소 경향을 갖도록, 펄스(NP)의 듀티비를 적어도 1회 감소시키도록, 바이어스 전원(62)을 제어해도 된다.
일 실시형태에 있어서, 공정 ST2는, 공정 ST21에 더하여, 공정 ST22를 포함하고 있어도 된다. 공정 ST2는, 공정 ST2a 및 공정 ST2b를 더 포함하고 있어도 된다. 공정 ST2a에서는, 정지 조건이 충족되는지 아닌지가 판정된다. 정지 조건은, 예를 들면 공정 ST21의 반복 횟수가 소정 횟수에 도달하고 있는 경우에 충족되는 것이라고 판정된다. 소정 횟수는, 레시피 데이터의 일부로서 지정되고 있어도 된다. 공정 ST2a에 있어서 정지 조건이 충족되지 않는 것이라고 판정되면, 이어서 공정 ST2b의 판정이 행해진다.
공정 ST2b에서는, 펄스(NP)의 하나 이상의 파라미터의 어느 하나가 변경되어야 할지 아닐지가 판정된다. 펄스(NP)의 하나 이상의 파라미터의 각각의 변경의 타이밍은, 레시피 데이터의 일부로서 규정되어 있어도 된다. 공정 ST2b에 있어서 펄스(NP)의 하나 이상의 파라미터의 어느 것도 변경되어서는 안 된다고 판정되는 경우에는, 처리는, 공정 ST21로 진행된다.
한편, 공정 ST2b에 있어서 펄스(NP)의 하나 이상의 파라미터의 어느 하나가 변경되어야 한다고 판정되는 경우에는, 처리는, 공정 ST22로 진행된다. 일례에서는, 동일한 레벨의 펄스(NP)가 계속해서 출력된 횟수(즉, 동일한 레벨의 펄스(NP)가 출력된 연속하는 주기의 수)가 소정 횟수에 도달하고 있는 경우에, 처리는, 공정 ST22로 진행된다. 다른 예에서는, 분석기(72)에 의하여 취득되는 복수의 파장의 광 각각의 발광 강도로부터, 에칭되어 있는 막의 종류가 전환되어 있는 것이라고 판단되는 경우에, 처리는 공정 ST22로 진행된다. 예를 들면, 막(EF)이 실리콘 산화막과 실리콘 질화막의 적층을 포함하는 경우에는, 실리콘 산화막이 에칭되어 있을 때에는 483nm의 파장의 발광 강도가 크고, 실리콘 질화막이 에칭되어 있을 때에는 387nm의 파장의 발광 강도가 커진다. 막(EF)이 실리콘 산화막과 실리콘 질화막의 적층을 포함하는 경우에는, 이들 파장의 광의 발광 강도를 관찰함으로써, 에칭되어 있는 막의 종류가 전환되는 타이밍이 특정되고, 이러한 타이밍에 공정 ST22가 행해진다.
공정 ST22에 있어서는, 변경되어야 할 펄스(NP)의 파라미터가 변경된다. 펄스(NP)의 전압의 레벨이 변경되어야 할 파라미터인 경우에는, 공정 ST22에 있어서 당해 레벨이 변경된다. 예를 들면, 펄스(NP)의 전압이 음의 극성을 갖는 경우에는, 공정 ST22에 있어서 펄스(NP)의 전압의 절댓값이 증가된다. 펄스(NP)의 듀티비가 변경되어야 할 파라미터인 경우에는, 공정 ST22에 있어서 당해 듀티비가 감소된다. 또한, 펄스(NP)의 변경되어야 할 파라미터의 변경값은, 레시피 데이터의 일부로서 규정되어 있어도 된다. 공정 ST22 후에, 처리는, 공정 ST21로 진행된다.
공정 ST21이 주기적으로 반복된 후에 공정 ST2a에 있어서 정지 조건이 충족되는 것이라고 판정되면, 공정 ST2가 종료되고, 방법(MT)이 종료된다. 도 5는, 도 1에 나타내는 에칭 방법이 적용된 일례의 기판의 부분 확대 단면도이다. 공정 ST2에서는, 막(EF)은 거기에 마스크(MK)의 패턴을 전사하도록 에칭된다. 그 결과, 개구가 막(EF)에 형성된다. 공정 ST2에서는, 도 5에 나타내는 바와 같이, 막(EF)은, 하지 영역(UR)을 부분적으로 노출시키도록 에칭되어도 된다.
방법(MT)에서는, 기판(W)의 막(EF)에 형성되어 있는 개구의 깊이가 얕을 때에는, 기판(W)의 음의 전위의 절댓값은 비교적 작기 때문에, 막(EF)은 비교적 낮은 에너지를 갖는 이온을 이용하여 에칭된다. 또, 기판(W)의 막(EF)에 형성되어 있는 개구의 깊이가 깊을 때에는, 기판(W)의 음의 전위의 절댓값은 비교적 크기 때문에, 막(EF)은 비교적 높은 에너지를 갖는 이온을 이용하여 에칭된다. 개구의 깊이가 얕을 때에 이용되는 비교적 낮은 에너지를 갖는 이온은, 마스크(MK)의 에칭을 억제하므로, 마스크(MK)의 에칭에 대한 막(EF)의 에칭의 선택성을 높인다. 또, 개구의 깊이가 얕을 때에 이용되는 비교적 낮은 에너지를 갖는 이온은, 막(EF)에 형성되는 개구의 수직성의 열화를 억제할 수 있다. 또, 개구의 깊이가 깊을 때에 이용되는 비교적 높은 에너지를 갖는 이온은, 막(EF)의 에칭 레이트를 높임으로써, 마스크(MK)의 에칭에 대한 막(EF)의 에칭의 선택성을 높인다. 또, 개구의 깊이가 깊을 때에 이용되는 비교적 높은 에너지를 갖는 이온은, 막(EF)에 형성되는 개구의 수직성을 높인다. 따라서, 방법(MT)에 의하면, 막(EF)에 형성되는 개구의 수직성과 마스크(MK)의 에칭에 대한 막(EF)의 에칭의 선택성이 높아진다.
일 실시형태에 있어서는, 주기적으로 인가되는 펄스(NP)의 전압은, 음의 극성을 갖는다. 주기적으로 인가되는 펄스(NP)의 전압의 절댓값이 증가 경향을 갖는 경우에는, 기판(W)의 막(EF)에 형성되어 있는 개구의 깊이가 얕을 때에, 비교적 낮은 절댓값을 갖는 음의 전압의 펄스(NP)가 하부 전극(18)에 공급된다. 따라서, 막(EF)은 비교적 낮은 에너지를 갖는 이온을 이용하여 에칭된다. 또, 막(EF)에 형성되어 있는 개구의 깊이가 깊을 때에는, 비교적 높은 절댓값을 갖는 음의 전압의 펄스(NP)가 하부 전극(18)에 공급되고, 막(EF)은 비교적 높은 에너지를 갖는 이온을 이용하여 에칭된다.
주기적으로 인가되는 펄스(NP)의 듀티비가 감소 경향을 갖는 경우에는, 막(EF)의 에칭의 진행에 따라 마스크(MK)의 에칭 레이트가 저하된다. 따라서, 마스크(MK)의 에칭에 대한 막(EF)의 에칭의 선택성이 높아진다. 또, 펄스(NP)의 듀티비가, 15% 이상, 20% 이하의 비를 갖도록 감소되는 경우에는, 막(EF)의 에칭 레이트의 저하를 억제하면서, 마스크(MK)의 에칭을 더 억제하는 것이 가능해진다.
이상, 다양한 예시적 실시형태에 대하여 설명해왔지만, 상술한 예시적 실시형태에 한정되는지 않고, 다양한 추가, 생략, 치환, 및 변경이 이루어져도 된다. 또, 다른 실시형태에 있어서의 요소를 조합하여 다른 실시형태를 형성하는 것이 가능하다.
예를 들면, 제1 기간과 제2 기간이 교대로 반복되고, 제2 기간에 있어서의 고주파 전력(HF)의 전력 레벨이 제1 기간에 있어서의 고주파 전력(HF)의 전력 레벨보다 낮아지도록, 설정되어도 된다. 제2 기간에 있어서 고주파 전력(HF)의 전력 레벨은 제로로 설정되어도 된다. 즉, 제2 기간에 있어서 고주파 전력(HF)의 공급이 정지되어도 된다. 또, 제2 기간에 있어서 주기적으로 인가되는 펄스(NP)의 전압의 절댓값이, 제1 기간에 있어서 주기적으로 인가되는 펄스(NP)의 전압의 절댓값보다 낮아지도록 설정되어도 된다. 제2 기간에 있어서 펄스(NP)의 인가는 정지되어도 된다. 또한, 방법(MT)에 있어서 에칭되는 막이 실리콘 산화막인 경우에는, 제1 기간과 제2 기간을 포함하는 1주기의 시간 길이의 역수, 즉 펄스 주파수는, 2kHz여도 된다. 방법(MT)에 있어서 에칭되는 막이 실리콘 질화막인 경우에는, 펄스 주파수는, 5kHz 이상, 10kHz 이하여도 된다.
또, 방법(MT)에서는, 기판 지지기의 하부 전극에 대하여 주기적으로 인가되는 펄스(NP)의 하나 이상의 파라미터를 변경할 수 있는 한, 임의의 플라즈마 처리 장치가 이용되어도 된다. 그와 같은 플라즈마 처리 장치로서는, 유도 결합형의 플라즈마 처리 장치, 전자 사이클로트론 공명(ECR) 플라즈마 처리 장치, 마이크로파와 같은 표면파를 이용하여 플라즈마를 생성하는 플라즈마 처리 장치가 예시된다.
이하, 방법(MT)의 평가를 위하여 행한 다양한 실험에 대하여 설명한다. 본 개시는, 이들 실험에 의하여 한정되는 것은 아니다.
(제1 실험)
제1 실험에서는, 플라즈마 처리 장치(1)를 이용하여 도 2에 나타내는 기판(W)과 동일한 복수의 샘플 기판에 방법(MT)을 적용했다. 샘플 기판의 각각에 있어서, 마스크(MK)는, 다결정 실리콘막으로 형성된 마스크였다. 막(FA)은, 실리콘 산화막이며, 막(FB)은, 실리콘 질화막이었다. 제1 실험에서는, 에칭의 시간(공정 ST2의 시간 길이) 및 펄스(NP)의 음의 직류 전압의 절댓값의 서로 다른 조건하에서, 복수의 샘플 기판의 막(EF)을 에칭했다. 이하, 공정 ST1 및 공정 ST2의 다른 조건을 나타낸다.
<공정 ST1 및 공정 ST2의 조건>
고주파 전력(HF): 40MHz, 1500W
펄스(NP)의 제2 주파수: 400kHz
펄스(NP)의 듀티비: 15%
처리 가스: 플루오로카본 가스, O2 가스, 아르곤 가스를 포함하는 혼합 가스
제1 실험에서는, 각 샘플 기판의 막(EF)의 에칭 결과로부터, 에칭의 개시로부터의 4개의 시간의 구간에 있어서의 선택비를 구했다. 4개의 시간의 구간은, 에칭의 개시 시점을 기준으로 하여, 0초~60초, 60초~120초, 120초~180초, 180초~240초였다. 선택비는, 막(EF)의 에칭 레이트를 마스크(MK)의 에칭 레이트로 나눔으로써 구했다. 4개의 시간의 구간과 선택비의 관계를 도 6에 나타낸다. 도 6에 나타내는 바와 같이, 에칭의 개시부터의 경과 시간이 짧을 때, 즉 막(EF)에 형성되어 있는 개구가 얕을 때에는, 작은 절댓값을 갖는 음의 직류 전압의 펄스(NP)를 이용함으로써, 높은 선택비가 얻어지는 것이 확인되었다. 또, 에칭의 개시부터의 경과 시간이 길 때, 즉 막(EF)에 형성되어 있는 개구가 깊을 때에는, 큰 절댓값을 갖는 음의 직류 전압의 펄스(NP)를 이용함으로써, 높은 선택비가 얻어지는 것이 확인되었다. 이것으로부터, 공정 ST2에 있어서 펄스(NP)의 전압의 절댓값이 증가 경향을 갖도록 펄스(NP)의 전압의 절댓값을 적어도 1회 증가시킴으로써, 높은 선택비가 얻어지는 것이 확인되었다.
또, 제1 실험에서는, 각 샘플 기판의 막(EF)의 에칭 결과로부터, 막(EF)에 형성된 개구의 깊이와 막(FA)에 있어서의 개구의 최대폭(Bowing CD) 및 막(FB)에 있어서의 개구의 최대폭(Bowing CD)의 각각과의 관계를 구했다. 도 7은, 막(EF)에 형성된 개구의 깊이와 막(FB)에 있어서의 개구의 최대폭(Bowing CD)의 관계를 나타내는 그래프이다. 도 8은, 막(EF)에 형성된 개구의 깊이와 막(FA)에 있어서의 개구의 최대폭(Bowing CD)의 관계를 나타내는 그래프이다. 도 7 및 도 8에 나타내는 바와 같이, 막(EF)에 형성된 개구의 깊이가 얕을 때에는, 펄스(NP)의 전압의 절댓값에 대한 막(FA) 및 막(FB)의 각각의 Bowing CD의 의존성은 작았다. 막(EF)에 형성된 개구의 깊이가 깊을 때에는, 펄스(NP)의 전압의 절댓값이 클수록, 막(FA) 및 막(FB)의 각각의 Bowing CD는 작아지고 있었다. 이 점에서, 공정 ST2에 있어서 펄스(NP)의 전압의 절댓값이 증가 경향을 갖도록 펄스(NP)의 전압의 절댓값을 적어도 1회 증가시킴으로써, 높은 선택비와 함께 막(EF)의 개구의 높은 수직성이 얻어지는 것이 확인되었다.
(제2 실험)
제2 실험에서는, 플라즈마 처리 장치(1)를 이용하여 복수의 샘플 기판에 방법(MT)을 적용했다. 제2 실험에서 이용한 복수의 샘플 기판의 각각은, 제1 실험에서 이용한 샘플 기판과 동일한 구성을 갖는 것이었다. 제2 실험에서는, 펄스(NP)의 전압의 절댓값 및 듀티비가 다른 조건하에서, 복수의 샘플 기판의 막(EF)을 에칭했다. 이하, 공정 ST1 및 공정 ST2의 다른 조건을 나타낸다.
<공정 ST1 및 공정 ST2의 조건>
고주파 전력(HF): 40MHz, 1500W
펄스(NP)의 제2 주파수: 400kHz
처리 가스: 플루오로카본 가스, O2 가스, 아르곤 가스를 포함하는 혼합 가스
제2 실험에서는, 복수의 샘플 기판의 에칭 결과로부터, 펄스(NP)의 듀티비와 막(FA)의 에칭 레이트 및 마스크(MK)의 에칭 레이트의 각각과의 관계를 구했다. 도 9에, 펄스(NP)의 듀티비와 막(FA)의 에칭 레이트의 관계를 나타낸다. 도 10에, 펄스(NP)의 듀티비와 마스크(MK)의 에칭 레이트의 관계를 나타낸다. 도 10에 나타내는 바와 같이, 마스크(MK)의 에칭 레이트는, 펄스(NP)의 듀티비의 감소에 따라 저하되어 있었다. 도 9에 나타내는 바와 같이, 펄스(NP)의 듀티비의 감소에 따른 막(FA)의 에칭 레이트의 저하는, 펄스(NP)의 듀티비가 20%로부터 15%의 범위 내에서 감소되는 한에 있어서는, 작았다. 따라서, 주기적으로 인가되는 펄스(NP)의 듀티비가 감소 경향을 갖는 경우에는, 선택성이 높아지는 것이 확인되었다. 또, 펄스(NP)의 듀티비가, 20% 이상, 15% 이하의 비를 갖도록 감소되는 경우에는, 막(EF)의 에칭 레이트의 저하를 억제하면서, 마스크(MK)의 에칭을 더 억제하는 것이 가능해지는 것이 확인되었다.
이상의 설명으로부터, 본 개시의 다양한 실시형태는, 설명의 목적으로 본 명세서에서 설명되어 있으며, 본 개시의 범위 및 주지로부터 벗어나지 않고 다양한 변경을 이룰 수 있는 것이, 이해될 것이다. 따라서, 본 명세서에 개시된 다양한 실시형태는 한정하는 것을 의도하고 있지 않고, 실제 범위와 주지는, 첨부의 특허청구의 범위에 의하여 나타난다.

Claims (16)

  1. 플라즈마 처리 장치의 챔버 내에 마련된 기판 지지기 상에 기판을 재치하는 공정이며, 상기 기판은, 막과 상기 막 상에 마련된 마스크를 갖는, 상기 공정과,
    상기 기판 지지기 상에 재치된 상기 기판의 상기 막을 에칭하는 공정을 포함하고,
    에칭하는 상기 공정은,
    (a) 상기 챔버 내에서 처리 가스의 플라즈마를 생성하는 공정과,
    (b) 전압의 펄스를 주기적으로 상기 기판 지지기 내의 하부 전극에 인가하여 상기 플라즈마로부터의 이온을 상기 기판에 공급함으로써 상기 막을 에칭하는 공정을 포함하며,
    상기 (b)에 있어서, 상기 기판의 음의 전위의 절댓값이 상기 막의 에칭의 진행에 따른 증가 경향을 갖도록, 상기 펄스의 전압의 레벨이 적어도 1회 변경되는, 에칭 방법.
  2. 청구항 1에 있어서,
    상기 펄스는, 음의 전압의 펄스이거나, 음의 직류 전압의 펄스이며,
    상기 (b)에 있어서, 상기 펄스의 전압의 절댓값이 상기 막의 에칭의 진행에 따른 증가 경향을 갖도록 상기 펄스의 전압의 절댓값이 적어도 1회 증가되는, 에칭 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 (b)에 있어서, 상기 펄스의 듀티비가 20% 이하로 설정되는, 에칭 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 (b)에 있어서, 상기 펄스의 듀티비가, 상기 막의 에칭의 진행에 따른 감소 경향을 갖도록 적어도 1회 감소되는, 에칭 방법.
  5. 청구항 4에 있어서,
    상기 (b)에 있어서, 상기 펄스의 상기 듀티비가, 15% 이상, 20% 이하의 비를 갖도록 감소되는, 에칭 방법.
  6. 청구항 4 또는 청구항 5에 있어서,
    상기 (b)에 있어서, 상기 펄스의 상기 듀티비가, 단계적으로 또는 서서히 감소되는, 에칭 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 (b)에 있어서, 상기 펄스의 상기 전압의 상기 레벨이, 단계적으로 또는 서서히 변경되는, 에칭 방법.
  8. 플라즈마 처리 장치의 챔버 내에 마련된 기판 지지기 상에 기판을 재치하는 공정이며, 상기 기판은, 막과 상기 막 상에 마련된 마스크를 갖는, 상기 공정과,
    상기 기판 지지기 상에 재치된 상기 기판의 상기 막을 에칭하는 공정을 포함하고,
    에칭하는 상기 공정은,
    (a) 플라즈마 처리 장치의 챔버 내에서 처리 가스의 플라즈마를 생성하는 공정과,
    (b) 전압의 펄스를 주기적으로 상기 기판 지지기 내의 하부 전극에 인가하여 상기 플라즈마로부터의 이온을 상기 기판에 공급함으로써 상기 막을 에칭하는 공정을 포함하며,
    상기 (b)에 있어서, 상기 펄스의 듀티비가, 상기 막의 에칭의 진행에 따른 감소 경향을 갖도록 적어도 1회 감소되는, 에칭 방법.
  9. 청구항 8에 있어서,
    상기 펄스는, 음의 전압의 펄스이거나, 음의 직류 전압의 펄스인, 에칭 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 막은, 실리콘 함유막을 포함하는, 에칭 방법.
  11. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 막은, 실리콘 함유 유전체막을 포함하는, 에칭 방법.
  12. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 막은, 실리콘 산화막을 포함하는, 에칭 방법.
  13. 청구항 12에 있어서,
    상기 막은, 실리콘 질화막을 더 포함하는, 에칭 방법.
  14. 청구항 12 또는 청구항 13에 있어서,
    상기 마스크는, 다결정 실리콘으로 형성되어 있는, 에칭 방법.
  15. 챔버와,
    하부 전극을 갖고, 상기 챔버 내에 마련된 기판 지지기와,
    상기 챔버 내에 처리 가스를 공급하도록 구성된 가스 공급부와,
    상기 챔버 내에서 가스로부터 플라즈마를 생성하도록 구성된 플라즈마 생성부와,
    상기 하부 전극에 전기적으로 접속되어 있으며, 전압의 펄스를 주기적으로 발생시키도록 구성된 바이어스 전원과,
    상기 가스 공급부, 상기 플라즈마 생성부, 및 상기 바이어스 전원을 제어하도록 구성된 제어부를 구비하고,
    상기 제어부는,
    (a) 상기 챔버 내에서 상기 처리 가스의 플라즈마를 생성하도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하며,
    (b) 상기 플라즈마로부터의 이온을 상기 기판 지지기 상의 기판에 공급하여 상기 기판의 막을 에칭하기 위하여, 상기 펄스를 주기적으로 상기 하부 전극에 인가하도록, 상기 바이어스 전원을 제어하고,
    상기 (b)의 제어에 있어서, 상기 기판의 음의 전위의 절댓값이 상기 막의 에칭의 진행에 따른 증가 경향을 갖도록 상기 펄스의 전압의 레벨을 적어도 1회 변경시키도록, 상기 바이어스 전원을 제어하는, 플라즈마 처리 장치.
  16. 청구항 15에 있어서,
    상기 바이어스 전원은, 상기 펄스로서, 음의 전압의 펄스 또는 음의 직류 전압의 펄스를 발생시키도록 구성되어 있는, 플라즈마 처리 장치.
KR1020210122461A 2020-09-16 2021-09-14 에칭 방법 및 플라즈마 처리 장치 KR20220036885A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020155518 2020-09-16
JPJP-P-2020-155518 2020-09-16
JP2021128960A JP2022049667A (ja) 2020-09-16 2021-08-05 エッチング方法及びプラズマ処理装置
JPJP-P-2021-128960 2021-08-05

Publications (1)

Publication Number Publication Date
KR20220036885A true KR20220036885A (ko) 2022-03-23

Family

ID=80627514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210122461A KR20220036885A (ko) 2020-09-16 2021-09-14 에칭 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (2) US11705339B2 (ko)
KR (1) KR20220036885A (ko)
CN (1) CN114267585A (ko)
TW (1) TW202217958A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224837B2 (ja) 2008-02-01 2013-07-03 株式会社東芝 基板のプラズマ処理装置及びプラズマ処理方法
KR20120022251A (ko) * 2010-09-01 2012-03-12 삼성전자주식회사 플라즈마 식각방법 및 그의 장치

Also Published As

Publication number Publication date
US20230298898A1 (en) 2023-09-21
US20220084837A1 (en) 2022-03-17
TW202217958A (zh) 2022-05-01
US11705339B2 (en) 2023-07-18
CN114267585A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US11670486B2 (en) Pulsed plasma chamber in dual chamber configuration
US8641916B2 (en) Plasma etching apparatus, plasma etching method and storage medium
US10229815B2 (en) Plasma etching apparatus and method
US11742184B2 (en) Plasma processing apparatus and plasma processing method
KR20170074784A (ko) 에칭 방법
KR20150100522A (ko) 에칭 방법
US11361947B2 (en) Apparatus for plasma processing and method of etching
JP6327970B2 (ja) 絶縁膜をエッチングする方法
US11315793B2 (en) Etching method and plasma processing apparatus
US11282701B2 (en) Plasma processing method and plasma processing apparatus
JP6486092B2 (ja) プラズマエッチング方法
KR102438638B1 (ko) 플라즈마 에칭 방법
KR20210097027A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP7325294B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP6928548B2 (ja) エッチング方法
KR20220036885A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2022049667A (ja) エッチング方法及びプラズマ処理装置
US11996271B2 (en) Plasma processing apparatus
US20230377844A1 (en) Plasma processing apparatus and plasma processing method
US20210407767A1 (en) Plasma processing apparatus and plasma processing method
JP2021197378A (ja) エッチング方法及び基板処理装置
JP2022159653A (ja) エッチング方法及びエッチング処理装置