KR20220033858A - Spin torque majority gate based on domain wall movement - Google Patents

Spin torque majority gate based on domain wall movement Download PDF

Info

Publication number
KR20220033858A
KR20220033858A KR1020200116236A KR20200116236A KR20220033858A KR 20220033858 A KR20220033858 A KR 20220033858A KR 1020200116236 A KR1020200116236 A KR 1020200116236A KR 20200116236 A KR20200116236 A KR 20200116236A KR 20220033858 A KR20220033858 A KR 20220033858A
Authority
KR
South Korea
Prior art keywords
input
spin torque
gate
magnetic
domain wall
Prior art date
Application number
KR1020200116236A
Other languages
Korean (ko)
Other versions
KR102376380B1 (en
Inventor
유천열
김우영
백은총
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020200116236A priority Critical patent/KR102376380B1/en
Priority to PCT/KR2021/006900 priority patent/WO2022055076A1/en
Publication of KR20220033858A publication Critical patent/KR20220033858A/en
Application granted granted Critical
Publication of KR102376380B1 publication Critical patent/KR102376380B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
    • H01L43/08—
    • H01L43/10—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

An object of the present invention is to provide a spin torque majority gate that can be driven with lower power consumption than a conventional spin torque majority gate. The present invention relates to a spin torque majority gate based on magnetic domain wall movement. According to an embodiment, the spin torque majority gate comprises: a hole-cross unit in which a plurality of input terminals and a domain wall generated from the plurality of input terminals are connected to a moving wire to generate an output signal through a majority computation according to movement of a magnetic domain wall; and an output stage that outputs the generated output signal to the outside. The conductive wire may be formed to be narrower in width from the plurality of input terminals toward the hole-cross unit.

Description

자구벽 이동에 기반한 스핀 토크 다수결 게이트{SPIN TORQUE MAJORITY GATE BASED ON DOMAIN WALL MOVEMENT}Spin torque majority vote gate based on domain wall movement {SPIN TORQUE MAJORITY GATE BASED ON DOMAIN WALL MOVEMENT}

본 발명은 스핀 토크 다수결 게이트에 관한 것으로, 보다 상세하게는 자구벽 이동에 기반하여 동작하는 스핀 토크 다수결 게이트에 관한 것이다.The present invention relates to a spin torque majority gate, and more particularly, to a spin torque majority gate that operates based on movement of a magnetic domain wall.

스핀 토크 다수결 게이트는 정보 전달 물리량의 관점에서 보면 자구벽(domain wall), 스핀파(spin wave), 스커미언(skyrmion)으로 구분할 수 있다.Spin torque majority vote gates can be divided into domain walls, spin waves, and skyrmions in terms of information transfer physical quantities.

일반적으로, 스커미언은 자기장의 도움 없이 스커미언을 생성하기 위해 매우 큰 DM(dzyaloshinskii-moriya) 상호작용 에너지 밀도가 필요하고 개별 스커미언의 전기적 측정은 매우 어렵다. In general, skirmians require a very large dzyaloshinskii-moriya (DM) interaction energy density to generate skirmians without the aid of a magnetic field, and electrical measurements of individual skirmians are very difficult.

진행형 스핀파는 감쇄 계수에 의해서 스핀파의 진폭이 급격하게 감소하는 문제와 스핀파가 진행하는 나노선의 모서리 거칠기에 의해 산란이 되는 문제가 있어서 소자 제작에 어려움이 있다.The progressive spin wave has a problem in that the amplitude of the spin wave abruptly decreases due to the attenuation coefficient and the spin wave is scattered due to the roughness of the edge of the nanowire in which the spin wave progresses, so it is difficult to manufacture a device.

이에 최근에는 자성 물질의 자구벽 이동 원리를 이용하는 연구 및 개발이 이루어지고 있다. 자구는 강자성체 내에서 자기 모멘트가 일정 방향으로 정돈된 자기적 미소영역을 의미하고, 자구벽은 이러한 자구들이 다른 방향을 갖고 모여있는 경계부를 의미한다.Accordingly, recently, research and development using the principle of magnetic domain wall movement of a magnetic material is being conducted. A magnetic domain means a magnetic microregion in which magnetic moments are arranged in a certain direction in a ferromagnetic material, and a magnetic domain wall means a boundary where these magnetic domains are gathered in different directions.

자구벽 이동 방식의 스핀 논리 게이트의 동작은 스핀 전달 토크(spin-transfer torque)라는 현상에 기초한 자구벽 이동 현상을 통해 이루어진다. The operation of the spin logic gate of the magnetic domain wall movement method is performed through a magnetic domain wall movement phenomenon based on a phenomenon called spin-transfer torque.

구체적으로, 스핀 논리 게이트의 입력단의 강자성층에서 만들어진 자화의 방향에 따라 '0' 또는 '1'의 논리 값으로 정의된 자구벽에 전류가 흐르게 되고, 전자가 자구벽을 통과함에 따라 각각의 전자는 스핀 전달 토크에 의해 인접된 자화에 변화를 주고 받는다. 이때 전류가 기설정된 임계값을 초과하는 경우 결과적으로 자구벽은 전자의 진행 방향으로 강자성층을 타고 이동하게 된다.Specifically, a current flows through the magnetic domain wall defined by a logic value of '0' or '1' according to the direction of magnetization made in the ferromagnetic layer of the input terminal of the spin logic gate, and as the electrons pass through the magnetic domain wall, each electron changes in the adjacent magnetization by the spin transfer torque. In this case, when the current exceeds a preset threshold, as a result, the magnetic domain wall moves along the ferromagnetic layer in the electron travel direction.

한편, 기존의 스핀 토크 다수결 게이트는 논리 게이트 역할을 위한 자구벽의 이동에 있어 추가적인 외부 에너지를 필요로 한다는 문제가 있다.On the other hand, the conventional spin torque majority gate has a problem in that additional external energy is required to move the magnetic domain wall to serve as a logic gate.

미국등록특허 제10170687호, "SPIN TORQUE MAJORITY GATE DEVICE"US Patent No. 10170687, "SPIN TORQUE MAJORITY GATE DEVICE"

A. Vaysset, et al. AIP Advances 8, 055920 (2018), "Wide operating window spin-torque majority gate towards large-scale integration of logic circuits"A. Vaysset, et al. AIP Advances 8, 055920 (2018), “Wide operating window spin-torque majority gate towards large-scale integration of logic circuits”

본 발명은 점진적으로 폭이 좁아지도록 설계된 도선을 적용하여, 기존 대비 낮은 소비 전력으로 구동할 수 있는 스핀 토크 다수결 게이트를 제공하고자 한다.An object of the present invention is to provide a spin torque majority gate that can be driven with a lower power consumption than before by applying a conductive wire designed to be gradually narrowed in width.

또한, 본 발명은 기존 대비 낮은 소비 전력 및 전류로 구동되어 열 효과를 낮출 수 있는 스핀 토크 다수결 게이트를 제공하고자 한다.Another object of the present invention is to provide a spin torque majority vote gate capable of reducing thermal effects by driving with lower power consumption and current than conventional ones.

또한, 본 발명은 복수의 입력단 중 하나의 입력단으로 수신되는 입력신호만을 제어하여 AND 게이트 또는 OR 게이트 연산을 수행할 수 있는 스핀 토크 다수결 게이트를 제공하고자 한다.Another object of the present invention is to provide a spin torque majority vote gate capable of performing an AND gate or OR gate operation by controlling only an input signal received through one of a plurality of input terminals.

본 발명의 일실시예에 따른 스핀 토크 다수결 게이트는 복수의 입력단과, 복수의 입력단에서 발생된 자구벽(domain wall)이 이동하는 도선과 연결되어, 자구벽의 이동에 따른 다수결 연산을 통해 출력 신호를 생성하는 홀-크로스부 및 생성된 출력 신호를 외부로 출력하는 출력단을 포함하고, 도선은 복수의 입력단으로부터 홀-크로스부로 갈수록 폭이 좁아지도록 형성될 수 있다. The spin torque majority vote gate according to an embodiment of the present invention is connected to a plurality of input terminals and a conductive wire through which a domain wall generated at the plurality of input terminals moves, and an output signal is obtained through a majority vote operation according to the movement of the magnetic domain wall. It may include a hole-cross unit generating a , and an output terminal outputting the generated output signal to the outside, and the conductive wire may be formed to have a narrower width from the plurality of input terminals to the hole-cross unit.

일측에 따르면, 도선은 홀-크로스부로 갈수록 폭이 좁아짐으로써, 추가적인 외부 구동 에너지 없이 자구벽의 이동을 유도할 수 있다. According to one side, as the width of the conducting wire becomes narrower toward the hole-cross portion, it is possible to induce movement of the magnetic domain wall without additional external driving energy.

일측에 따르면, 다수결 연산은 AND 게이트 연산 및 OR 게이트 연산 중 적어도 하나의 연산을 포함할 수 있다. According to one side, the majority vote operation may include at least one of an AND gate operation and an OR gate operation.

일측에 따르면, 복수의 입력단은 대응되는 복수의 입력 신호를 각각 수신하고, 수신된 입력신호에 기초하여 도선을 통해 이동하는 자구벽을 형성할 수 있다. According to one side, the plurality of input terminals may receive a plurality of corresponding input signals, respectively, and form a magnetic domain wall moving through the conductive wire based on the received input signals.

일측에 따르면, 복수의 입력단은 제1 입력신호를 수신하는 제1 입력단, 제2 입력 신호를 수신하는 제2 입력단 및 제3 입력 신호를 수신하는 제3 입력단을 포함할 수 있다. According to one side, the plurality of input terminals may include a first input terminal for receiving the first input signal, a second input terminal for receiving the second input signal, and a third input terminal for receiving the third input signal.

일측에 따르면, 도선은 제1 입력단을 통해 형성된 제1 자구벽이 이동하는 제1 입력 도선, 제2 입력단을 통해 형성된 제2 자구벽이 이동하는 제2 입력 도선 및 제3 입력단을 통해 형성된 제3 자구벽이 이동하는 제3 입력 도선을 포함할 수 있다. According to one side, the conducting wire includes a first input conductor through which the first magnetic domain wall formed through the first input terminal moves, a second input conductor through which the second magnetic domain wall formed through the second input end moves, and a third input conductor formed through the third input end. The magnetic domain wall may include a moving third input conductor.

일측에 따르면, 복수의 입력단, 도선 및 홀-크로스부는 제1 자성층을 포함하고, 출력단은 제1 자성층 상부에 형성되는 제2 자성층을 포함할 수 있다. According to one side, the plurality of input terminals, conducting wires and hole-crossing units may include a first magnetic layer, and the output terminal may include a second magnetic layer formed on the first magnetic layer.

일측에 따르면, 제1 자성층은 복수의 입력단 및 도선에 대응되는 복수의 입력 영역, 복수의 입력 영역이 교차하는 홀-크로스부 및 제2 자성층에 대응하여 홀-크로스부로부터 돌출 형성된 출력 영역을 포함할 수 있다. According to one side, the first magnetic layer includes a plurality of input regions corresponding to the plurality of input terminals and the conductive wires, a hole-cross portion intersecting the plurality of input regions, and an output region formed to protrude from the hole-cross portion corresponding to the second magnetic layer. can do.

일측에 따르면, 스핀 토크 다수결 게이트는 제1 자성층과 제2 자성층 사이에 형성되는 비자성 금속층을 더 포함할 수 있다. According to one side, the spin torque majority gate may further include a non-magnetic metal layer formed between the first magnetic layer and the second magnetic layer.

일측에 따르면, 제1 자성층의 출력 영역과 제2 자성층은 서로 동일한 자화 방향을 갖도록 설계될 수 있다.According to one side, the output region of the first magnetic layer and the second magnetic layer may be designed to have the same magnetization direction.

일실시예에 따르면, 본 발명은 점진적으로 폭이 좁아지도록 설계된 도선을 적용하여, 기존 대비 낮은 소비 전력으로 스핀 토크 다수결 게이트를 구동할 수 있다. According to one embodiment, the present invention can drive a spin torque majority vote gate with lower power consumption than before by applying a conductive wire designed to be gradually narrowed in width.

또한, 본 발명은 기존 대비 낮은 소비 전력 및 전류로 구동되어 열 효과를 낮출 수 있다.In addition, the present invention is driven with lower power consumption and current compared to the prior art, thereby reducing the thermal effect.

또한, 본 발명은 복수의 입력단 중 하나의 입력단으로 수신되는 입력신호만을 제어하여 AND 게이트 또는 OR 게이트 연산을 수행할 수 있다.Also, according to the present invention, an AND gate or an OR gate operation may be performed by controlling only an input signal received through one input terminal among a plurality of input terminals.

도 1은 일실시예에 따른 스핀 토크 다수결 게이트를 설명하기 위한 도면이다.
도 2는 일실시예에 따른 스핀 토크 다수결 게이트의 구현예를 설명하기 위한 도면이다.
도 3a 내지 도 3b는 일실시예에 따른 스핀 토크 다수결 게이트의 다수결 연산 동작을 설명하기 위한 도면이다.
도 4는 일실시예에 따른 스핀 토크 다수결 게이트의 제1 실시예를 설명하기 위한 도면이다.
도 5는 일실시예에 따른 스핀 토크 다수결 게이트의 제2 실시예를 설명하기 위한 도면이다.1 is a view for explaining a spin torque majority vote gate according to an embodiment.
2 is a view for explaining an embodiment of a spin torque majority vote gate according to an embodiment.
3A to 3B are diagrams for explaining a majority vote operation of a spin torque majority vote gate according to an embodiment.
4 is a view for explaining a first embodiment of a spin torque majority vote gate according to an embodiment.
5 is a view for explaining a second embodiment of a spin torque majority vote gate according to an embodiment.

이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.Hereinafter, various embodiments of the present document will be described with reference to the accompanying drawings.

실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.Examples and terms used therein are not intended to limit the technology described in this document to a specific embodiment, but it should be understood to include various modifications, equivalents, and/or substitutions of the embodiments.

하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.In the following, when it is determined that a detailed description of a known function or configuration related to various embodiments may unnecessarily obscure the gist of the present invention, a detailed description thereof will be omitted.

그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the terms to be described later are terms defined in consideration of functions in various embodiments, which may vary according to intentions or customs of users and operators. Therefore, the definition should be made based on the content throughout this specification.

도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.In connection with the description of the drawings, like reference numerals may be used for like components.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.The singular expression may include the plural expression unless the context clearly dictates otherwise.

본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.In this document, expressions such as “A or B” or “at least one of A and/or B” may include all possible combinations of items listed together.

"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.Expressions such as "first," "second," "first," or "second," can modify the corresponding elements regardless of order or importance, and to distinguish one element from another element. It is used only and does not limit the corresponding components.

어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.When an (eg, first) component is referred to as being “connected (functionally or communicatively)” or “connected” to another (eg, second) component, a component is referred to as that other component. It may be directly connected to the element, or may be connected through another element (eg, a third element).

본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.As used herein, "configured to (or configured to)" according to the context, for example, hardware or software "suitable for," "having the ability to," "modified to ," "made to," "capable of," or "designed to" may be used interchangeably.

어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.In some circumstances, the expression “a device configured to” may mean that the device is “capable of” with other devices or parts.

예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.For example, the phrase "a processor configured (or configured to perform) A, B, and C" refers to a dedicated processor (eg, an embedded processor) for performing the corresponding operations, or by executing one or more software programs stored in a memory device. , may refer to a general-purpose processor (eg, a CPU or an application processor) capable of performing corresponding operations.

또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.Also, the term 'or' means 'inclusive or' rather than 'exclusive or'.

즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.That is, unless stated otherwise or clear from context, the expression 'x employs a or b' means any one of natural inclusive permutations.

상술한 구체적인 실시예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.In the above-described specific embodiments, elements included in the invention are expressed in the singular or plural according to the specific embodiments presented.

그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.However, the singular or plural expression is appropriately selected for the situation presented for convenience of description, and the above-described embodiments are not limited to the singular or plural component, and even if the component is expressed in plural, it is composed of a singular or , even a component expressed in the singular may be composed of a plural.

한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.On the other hand, although specific embodiments have been described in the description of the invention, various modifications are possible without departing from the scope of the technical idea contained in the various embodiments.

그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the claims described below as well as the claims and equivalents.

도 1은 일실시예에 따른 스핀 토크 다수결 게이트를 설명하기 위한 도면이다. 1 is a view for explaining a spin torque majority vote gate according to an embodiment.

도 1을 참조하면, 일실시예에 따른 스핀 토크 다수결 게이트(100)는 점진적으로 폭이 좁아지도록 설계된 도선을 적용하여, 기존 대비 낮은 소비 전력으로 구동될 수 있다.Referring to FIG. 1 , a spin torque majority gate 100 according to an exemplary embodiment may be driven with a lower power consumption than before by applying a conductive wire designed to be gradually narrowed in width.

또한, 스핀 토크 다수결 게이트(100)는 기존 대비 낮은 소비 전력 및 전류로 구동되어 열 효과를 낮출 수 있다. In addition, the spin torque majority vote gate 100 is driven with lower power consumption and current compared to the prior art, thereby reducing the thermal effect.

또한, 스핀 토크 다수결 게이트(100)는 복수의 입력단 중 하나의 입력단으로 수신되는 입력신호만을 제어하여 AND 게이트 또는 OR 게이트 연산을 수행할 수 있다. In addition, the spin torque majority voting gate 100 may perform an AND gate or OR gate operation by controlling only an input signal received through one input terminal among a plurality of input terminals.

이를 위해, 스핀 토크 다수결 게이트(100)는 복수의 입력단(110), 홀-크로스부(hall-cross unit)(120) 및 출력단(130)을 포함할 수 있다. To this end, the spin torque majority vote gate 100 may include a plurality of input terminals 110 , a hall-cross unit 120 , and an output terminal 130 .

예를 들면, 스핀 토크 다수결 게이트(100)는 크로스(cross) 형상의 구조체일 수 있으나 이에 한정되는 것은 아니다. 다시 말해, 스핀 토크 다수결 게이트(100)는 복수의 입력단(110) 및 출력단(130)이 교차 영역인 홀-크로스부(120)를 통해 연결되는 크로스 형상의 구조체일 수 있다.For example, the spin torque majority vote gate 100 may be a cross-shaped structure, but is not limited thereto. In other words, the spin torque majority vote gate 100 may be a cross-shaped structure in which a plurality of input terminals 110 and output terminals 130 are connected through a hole-cross portion 120 that is an intersection region.

또한, 복수의 입력단(110), 복수의 입력단(110) 각각에 대응되는 도선, 홀-크로스부(120) 및 출력단(130) 중 적어도 하나는 강자성층을 포함할 수 있다. 예를 들면, 강자성층은 코발트(Co) 물질을 포함할 수 있으나 이에 한정되는 것은 아니다.In addition, at least one of the plurality of input terminals 110 , conductive wires corresponding to each of the plurality of input terminals 110 , the hole-cross unit 120 , and the output terminal 130 may include a ferromagnetic layer. For example, the ferromagnetic layer may include a cobalt (Co) material, but is not limited thereto.

다시 말해, 복수의 입력단(110) 각각에 대응되는 도선은 강자성층 도선으로 형성될 수 있고, 강자성층 도선에서는 스핀 전달 토크(spin transfer torque)에 기초한 자구벽(domain wall) 이동 현상이 일어날 수 있으며, 이러한 자구벽 이동 현상에 기초하여 스핀 토크 다수결 게이트(100)가 논리 게이트로써 동작할 수 있다.In other words, a conductor corresponding to each of the plurality of input terminals 110 may be formed of a ferromagnetic layer conductor, and a domain wall movement phenomenon based on a spin transfer torque may occur in the ferromagnetic layer conductor. , based on this magnetic domain wall movement phenomenon, the spin torque majority vote gate 100 may operate as a logic gate.

일실시예에 따른 홀-크로스부(120)는 복수의 입력단(110)에서 발생된 자구벽이 이동하는 도선과 연결되어, 자구벽의 이동에 따른 다수결 연산을 통해 출력 신호를 생성할 수 있다. The hole-cross unit 120 according to an embodiment may be connected to a conducting wire in which magnetic domain walls generated from the plurality of input terminals 110 move, and may generate an output signal through a majority vote operation according to the movement of the magnetic domain walls.

일실시예에 따른 도선은 복수의 입력단(110)으로부터 홀-크로스부(120)로 갈수록 폭이 좁아질 수 있다.According to an embodiment, the width of the conductive wire may be narrower from the plurality of input terminals 110 to the hole-cross part 120 .

구체적으로, 도선은 홀-크로스부(120)로 갈수록 폭이 좁아짐으로써, 추가적인 외부 구동 에너지 없이 자구벽의 이동을 유도할 수 있다. Specifically, as the width of the conductive wire becomes narrower toward the hole-cross portion 120 , movement of the magnetic domain wall may be induced without additional external driving energy.

일측에 따르면, 홀-크로스부(120) 및 출력단(130)을 연결하는 출력단 도선은 일정한 폭을 갖도록 설계될 수 있으나, 도 4에 도시된 바와 같이 홀-크로스부(120)에서 출력단(130)으로 갈수록 폭이 좁아지도록 설계될 수도 있다. According to one side, the output terminal lead connecting the hole-cross unit 120 and the output terminal 130 may be designed to have a constant width, but as shown in FIG. 4 , the output terminal 130 in the hole-cross unit 120 is It may be designed so that the width becomes narrower toward the

복수의 입력단(110)은 대응되는 복수의 입력 신호를 각각 수신하고, 수신된 입력신호에 기초하여 도선을 통해 이동하는 자구벽을 형성할 수 있다. The plurality of input terminals 110 may receive a plurality of corresponding input signals, respectively, and may form a magnetic domain wall moving through the conductive wire based on the received input signals.

바람직하게는, 복수의 입력단(110)은 3개의 입력단을 의미할 수 있으나, 일실시예에 따른 입력단(110)은 이에 한정되지 않고 둘 이상으로 형성될 수도 있다. Preferably, the plurality of input terminals 110 may mean three input terminals, but the input terminal 110 according to an exemplary embodiment is not limited thereto and may be formed of two or more.

구체적으로, 복수의 입력단(110)은 제1 입력신호를 수신하는 제1 입력단, 제2 입력 신호를 수신하는 제2 입력단 및 제3 입력 신호를 수신하는 제3 입력단을 포함할 수 있다. Specifically, the plurality of input terminals 110 may include a first input terminal for receiving the first input signal, a second input terminal for receiving the second input signal, and a third input terminal for receiving the third input signal.

또한, 도선은 제1 입력단을 통해 형성된 제1 자구벽이 이동하는 제1 입력 도선, 제2 입력단을 통해 형성된 제2 자구벽이 이동하는 제2 입력 도선 및 제3 입력단을 통해 형성된 제3 자구벽이 이동하는 제3 입력 도선을 포함할 수 있다. In addition, the conducting wire includes a first input conductor through which the first magnetic domain wall formed through the first input terminal moves, a second input conductor through which the second magnetic domain wall formed through the second input end moves, and a third magnetic domain wall formed through the third input end. This moving third input lead may be included.

일측에 따르면, 다수결 연산은 AND 게이트 연산 및 OR 게이트 연산 중 적어도 하나의 연산을 포함할 수 있다. According to one side, the majority vote operation may include at least one of an AND gate operation and an OR gate operation.

일실시예에 따른 출력단(130)은 홀-크로스부(120)를 통해 생성된 출력 신호를 외부로 출력할 수 있다. The output terminal 130 according to an embodiment may output an output signal generated through the hole-cross unit 120 to the outside.

한편, 하나의 스핀 토크 다수결 게이트(100)는 입력단(110) 및 출력단(130) 각각을 통해 다른 스핀 토크 다수결 게이트(100)와 연결될 수도 있다.Meanwhile, one spin torque majority gate 100 may be connected to another spin torque majority gate 100 through each of the input terminal 110 and the output terminal 130 .

스핀 토크 다수결 게이트(100)는 이후 실시예 도 2를 통해 보다 구체적으로 설명하기로 한다. The spin torque majority vote gate 100 will be described in more detail with reference to FIG. 2 in the following embodiment.

도 2는 일실시예에 따른 스핀 토크 다수결 게이트의 구현예를 설명하기 위한 도면이다.2 is a view for explaining an implementation example of a spin torque majority vote gate according to an embodiment.

다시 말해, 도 2는 도 1을 통해 설명한 일실시예에 따른 스핀 토크 다수결 게이트의 구현 예시를 설명하기 위한 도면으로, 이하에서 도 2를 통해 설명하는 내용 중 도 1을 통해 설명한 내용과 중복되는 설명은 생략하기로 한다. In other words, FIG. 2 is a diagram for explaining an example of implementation of the spin torque majority vote gate according to the embodiment described with reference to FIG. 1 , and the description overlaps with the content described with reference to FIG. 1 among the contents described with reference to FIG. 2 below. is to be omitted.

도 2를 참조하면, 일실시예에 따른 홀-크로스부(M)는 복수의 입력단(input)에서 발생된 자구벽(domain wall)이 이동하는 도선(line)과 연결되어, 자구벽의 이동에 따른 다수결 연산을 통해 출력 신호를 생성할 수 있다. Referring to FIG. 2 , the hole-cross part M according to an embodiment is connected to a line through which a domain wall generated from a plurality of inputs moves, so as to prevent the movement of the domain wall. An output signal can be generated through a majority vote operation according to the following.

일실시예에 따른 도선(line)은 복수의 입력단(input)으로부터 홀-크로스부(M)로 갈수록 폭이 좁아질 수 있다.According to an embodiment, the width of the conducting wire may be narrower from the plurality of input terminals toward the hole-cross portion M.

구체적으로, 도선(line)은 홀-크로스부(M)로 갈수록 폭이 좁아짐으로써, 추가적인 외부 구동 에너지 없이 자구벽의 이동을 유도할 수 있으며, 홀-크로스부(M)는 자연스럽게 피닝(pinning)의 역할을 하여 다수결 연산이 수행될 수 있다.Specifically, as the width of the wire becomes narrower toward the hole-cross portion M, movement of the magnetic domain wall can be induced without additional external driving energy, and the hole-cross portion M naturally pinning. In the role of , a majority vote operation can be performed.

다시 말해, 스핀 토크 다수결 게이트(200)는 다수결 연산을 수행하는 홀-크로스부(M)로 갈수록 점진적으로 폭이 좁아지는 사다리꼴(trapezoidal) 형상의 도선(line)을 도입하여 높은 외부 구동 에너지가 없어도 자연스럽게 자구벽 이동을 유도시켜서 다수결 연산을 수행할 수 있으며, 연산이 끝난 이후에는 출력단(output)으로 출력 신호를 전달하기 위한 자구벽 구동 전력만을 필요로 한다. In other words, the spin torque majority vote gate 200 introduces a trapezoidal-shaped wire that gradually narrows in width toward the hole-cross part M for performing the majority vote operation, even without high external driving energy. A majority vote operation can be performed by naturally inducing the movement of the magnetic domain wall, and only the magnetic domain wall driving power is required to transmit an output signal to the output terminal after the operation is completed.

이를 통해, 스핀 토크 다수결 게이트(200)는 복수의 입력단(input) 중 하나의 입력단을 통해 수신되는 입력 신호를 조절하여 다수결 연산에 따른 동작을 재구성할 수 있다.Through this, the spin torque majority vote gate 200 may reconfigure an operation according to the majority vote operation by adjusting an input signal received through one of the plurality of input terminals.

한편, 복수의 입력단(input)은 대응되는 복수의 입력 신호를 각각 수신하고, 수신된 입력신호에 기초하여 도선을 통해 이동하는 자구벽을 형성할 수 있다. Meanwhile, a plurality of input terminals may receive a plurality of corresponding input signals, respectively, and may form a magnetic domain wall moving through a conductive wire based on the received input signals.

구체적으로, 복수의 입력단(input)은 제1 입력신호를 수신하는 제1 입력단(211), 제2 입력 신호를 수신하는 제2 입력단(212) 및 제3 입력 신호를 수신하는 제3 입력단(213)을 포함할 수 있다. Specifically, the plurality of inputs include a first input terminal 211 for receiving a first input signal, a second input terminal 212 for receiving a second input signal, and a third input terminal 213 for receiving a third input signal. ) may be included.

또한, 도선(line)은 제1 입력단(211)을 통해 형성된 제1 자구벽이 이동하는 제1 입력 도선(221), 제2 입력단(212)을 통해 형성된 제2 자구벽이 이동하는 제2 입력 도선(222) 및 제3 입력단(213)을 통해 형성된 제3 자구벽이 이동하는 제3 입력 도선(223)을 포함할 수 있다. In addition, the conductive line is a first input conductor 221 through which the first magnetic domain wall formed through the first input end 211 moves, and a second input through which the second magnetic domain wall formed through the second input end 212 moves. A third magnetic domain wall formed through the conductive wire 222 and the third input terminal 213 may include a moving third input conductive wire 223 .

일측에 따르면, 다수결 연산은 AND 게이트 연산 및 OR 게이트 연산 중 적어도 하나의 연산을 포함할 수 있다. 다시 말해, 홀-크로스부(M)는 하기 표1과 같은 다수결 연산이 수행되어 하이(high) 레벨(논리 값 '1') 또는 로우(low) 레벨의 출력 신호(논리 값 '0')를 출력단(output)에 제공할 수 있다.According to one side, the majority vote operation may include at least one of an AND gate operation and an OR gate operation. In other words, the hole-cross unit M performs a majority vote operation as shown in Table 1 below to obtain a high level (logical value '1') or a low level output signal (logical value '0'). It can be provided to the output terminal (output).

Figure pat00001
Figure pat00001

표1에 따르면, 홀-크로스부(120)는 제1 입력단(211)을 통해 로우 레벨의 제1 입력신호가 수신되고 제2 입력단(212)을 통해 로우 레벨의 제2 입력신호가 수신되며 제3 입력단(213)을 통해 로우 레벨의 제3 입력신호가 수신되면, 로우 레벨의 출력 신호를 생성할 수 있다. According to Table 1, in the hall-cross unit 120, a first input signal of a low level is received through the first input terminal 211, a second input signal of a low level is received through the second input terminal 212, and the second input signal is received. When the third input signal of the low level is received through the third input terminal 213 , the output signal of the low level may be generated.

또한, 홀-크로스부(120)는 제1 입력단(211)을 통해 로우 레벨의 제1 입력신호가 수신되고 제2 입력단(212)을 통해 로우 레벨의 제2 입력신호가 수신되며 제3 입력단(213)을 통해 하이 레벨의 제3 입력신호가 수신되면, 로우 레벨의 출력 신호를 생성할 수 있다. In addition, the hall-cross unit 120 receives a first input signal of a low level through the first input terminal 211, a second input signal of a low level through the second input terminal 212, and a third input terminal ( 213), when a high level third input signal is received, a low level output signal may be generated.

또한, 홀-크로스부(120)는 제1 입력단(211)을 통해 로우 레벨의 제1 입력신호가 수신되고 제2 입력단(212)을 통해 하이 레벨의 제2 입력신호가 수신되며 제3 입력단(213)을 통해 로우 레벨의 제3 입력신호가 수신되면, 로우 레벨의 출력 신호를 생성할 수 있다. In addition, the hole-cross unit 120 receives a first input signal of a low level through the first input terminal 211, a second input signal of a high level through the second input terminal 212, and a third input terminal ( 213), when the low-level third input signal is received, a low-level output signal may be generated.

또한, 홀-크로스부(120)는 제1 입력단(211)을 통해 로우 레벨의 제1 입력신호가 수신되고 제2 입력단(212)을 통해 하이 레벨의 제2 입력신호가 수신되며 제3 입력단(213)을 통해 하이 레벨의 제3 입력신호가 수신되면, 하이 레벨의 출력 신호를 생성할 수 있다.In addition, the hole-cross unit 120 receives a first input signal of a low level through the first input terminal 211, a second input signal of a high level through the second input terminal 212, and a third input terminal ( 213), when a high level third input signal is received, a high level output signal may be generated.

또한, 홀-크로스부(120)는 제1 입력단(211)을 통해 하이 레벨의 제1 입력신호가 수신되고 제2 입력단(212)을 통해 로우 레벨의 제2 입력신호가 수신되며 제3 입력단(213)을 통해 로우 레벨의 제3 입력신호가 수신되면, 로우 레벨의 출력 신호를 생성할 수 있다. In addition, the hole-cross unit 120 receives a first input signal of a high level through the first input terminal 211, a second input signal of a low level through the second input terminal 212, and a third input terminal ( 213), when the low-level third input signal is received, a low-level output signal may be generated.

또한, 홀-크로스부(120)는 제1 입력단(211)을 통해 하이 레벨의 제1 입력신호가 수신되고 제2 입력단(212)을 통해 로우 레벨의 제2 입력신호가 수신되며 제3 입력단(213)을 통해 하이 레벨의 제3 입력신호가 수신되면, 하이 레벨의 출력 신호를 생성할 수 있다.In addition, the hole-cross unit 120 receives a first input signal of a high level through the first input terminal 211, a second input signal of a low level through the second input terminal 212, and a third input terminal ( 213), when a high level third input signal is received, a high level output signal may be generated.

또한, 홀-크로스부(120)는 제1 입력단(211)을 통해 하이 레벨의 제1 입력신호가 수신되고 제2 입력단(212)을 통해 하이 레벨의 제2 입력신호가 수신되며 제3 입력단(213)을 통해 로우 레벨의 제3 입력신호가 수신되면, 하이 레벨의 출력 신호를 생성할 수 있다. In addition, the hole-cross unit 120 receives a first input signal of a high level through the first input terminal 211, a second input signal of a high level through the second input terminal 212, and a third input terminal ( 213), when the low-level third input signal is received, a high-level output signal may be generated.

또한, 홀-크로스부(120)는 제1 입력단(211)을 통해 하이 레벨의 제1 입력신호가 수신되고 제2 입력단(212)을 통해 하이 레벨의 제2 입력신호가 수신되며 제3 입력단(213)을 통해 하이 레벨의 제3 입력신호가 수신되면, 하이 레벨의 출력 신호를 생성할 수 있다.In addition, the hole-cross unit 120 receives a first input signal of a high level through the first input terminal 211, a second input signal of a high level through the second input terminal 212, and a third input terminal ( 213), when a high level third input signal is received, a high level output signal may be generated.

일측에 따르면, 복수의 입력단(input), 도선(line) 및 홀-크로스부(M)는 제1 자성층을 포함하고, 출력단(output)은 제1 자성층 상부에 형성되는 제2 자성층을 포함할 수 있다. 예를 들면, 제1 자성층 및 제2 자성층은 강자성층일 수 있다. According to one side, the plurality of input terminals (input), the conductor (line) and the hole-cross portion (M) includes a first magnetic layer, the output terminal (output) includes a second magnetic layer formed on the first magnetic layer there is. For example, the first magnetic layer and the second magnetic layer may be ferromagnetic layers.

제1 자성층 및 제2 자성층을 이용하여 스핀 토크 다수결 게이트를 구성하는 예시는 이후 실시예 도 4를 통해 보다 구체적으로 설명하기로 한다.An example of configuring the spin torque majority gate using the first magnetic layer and the second magnetic layer will be described in more detail later with reference to FIG. 4 according to the embodiment.

실시예에 따라서는, 복수의 입력단(input) 및 출력단(output) 중 적어도 하나는 자기 소자를 더 포함할 수도 있다. According to an embodiment, at least one of a plurality of input terminals and output terminals may further include a magnetic element.

자기 소자를 이용하여 스핀 토크 다수결 게이트를 구성하는 예시는 이후 실시예 도 5를 통해 보다 구체적으로 설명하기로 한다. An example of configuring a spin torque majority gate using a magnetic element will be described in more detail with reference to FIG. 5 in the following embodiment.

한편, 일실시예에 따른 출력단(output)은 홀-크로스부(M)를 통해 생성된 출력 신호를 외부로 출력할 수 있다.Meanwhile, an output terminal according to an exemplary embodiment may output an output signal generated through the hole-cross unit M to the outside.

도 3a 내지 도 3b는 일실시예에 따른 스핀 토크 다수결 게이트의 다수결 연산 동작을 설명하기 위한 도면이다. 3A to 3B are diagrams for explaining a majority voting operation of a spin torque majority vote gate according to an embodiment.

도 3a 내지 도 3b를 참조하면, 참조부호 310 내지 320은 복수의 입력단 각각으로부터 수신한 입력 신호에 대응되는 스핀 토크 다수결 게이트의 자화 변화를 도시한다. Referring to FIGS. 3A to 3B , reference numerals 310 to 320 show magnetization changes of the spin torque majority gate corresponding to input signals received from each of a plurality of input terminals.

참조부호 310 내지 320에서 어두운 영역(즉, 빗금 영역)과 밝은 영역은 각각, 자기 모멘트가 일정한 방향을 향하는 영역, 즉 자구(magnetic domain)을 나타낸다. 이 때 어두운 영역에서의 자화 방향과 밝은 영역에서의 자화 방향은 서로 반대일 수 있다.In reference numerals 310 to 320, a dark region (ie, a hatched region) and a bright region indicate a region in which a magnetic moment is directed in a predetermined direction, ie, a magnetic domain. In this case, the magnetization direction in the dark region and the magnetization direction in the bright region may be opposite to each other.

스핀 토크 다수결 게이트의 자화는 강자성 층에 의해 형성된 평면(즉, x-y 평면)에 수직인 방향(즉, z 방향)을 따라 정렬될 수 있다. 예를 들면, 어두운 영역에서의 자화 방향은 +z 방향이고, 밝은 영역에서의 자화 방향은 -z 방향일 수 있으며, 여기서 +z 방향의 자화 및 -z 방향의 자화는 각각 논리 게이트에서의 '1' 및 '0'의 값에 상응할 수 있다.The magnetization of the spin torque majority gate can be aligned along a direction perpendicular to the plane (ie, the x-y plane) formed by the ferromagnetic layer (ie, the z direction). For example, the magnetization direction in the dark region may be +z direction, and the magnetization direction in the bright region may be -z direction, where the magnetization in the +z direction and the magnetization in the -z direction are '1' in the logic gate, respectively. ' and '0'.

어두운 영역(일례로 +z 방향으로 자화된 영역)과 밝은 영역(일례로 -z 방향으로 자화된 영역)과의 경계는 자구벽에 상응할 수 있다.A boundary between the dark region (eg, the region magnetized in the +z direction) and the bright region (eg, the region magnetized in the -z direction) may correspond to a magnetic domain wall.

스핀 토크 다수결 게이트는 스핀 전달 토크에 기초하여 자구벽이 복수의 입력단(I1 내지 I3)으로부터 홀-크로스부(M) 방향으로 이동될 수 있다. In the spin torque majority gate, the magnetic domain wall may be moved from the plurality of input terminals I1 to I3 in the hole-cross portion M direction based on the spin transfer torque.

예를 들면, 스핀 토크 다수결 게이트는 자기 터널 접합에 기초하여 복수의 입력단(I1 내지 I3)에 각각 입력 전압을 인가하여 이에 대응되는 스핀 전달 토크를 유도할 수 있으나 이에 한정되지 않고, 복수의 입력단(I1 내지 I3)에 입력 전류를 인가하여 스핀 전달 토크를 유도할 수도 있다.For example, the spin torque majority gate may apply an input voltage to each of the plurality of input terminals I1 to I3 based on the magnetic tunnel junction to induce a corresponding spin transfer torque, but is not limited thereto, and a plurality of input terminals ( Spin transfer torque may be induced by applying an input current to I1 to I3).

보다 구체적으로, 복수의 입력단(I1 내지 I3) 각각에 형성된 자구벽에 전류가 흐르면, 전자가 자구벽을 통과하면서 스핀 전달 토크에 의해 인접된 자화에 변화를 줄 수 있다. 이 때 전류가 소정의 임계값을 넘으면, 자구벽이 전자의 진행 방향을 따라 강자성층 도선을 따라 이동할 수 있다.More specifically, when a current flows through the magnetic domain wall formed in each of the plurality of input terminals I1 to I3 , electrons pass through the magnetic domain wall and change the adjacent magnetization by the spin transfer torque. At this time, when the current exceeds a predetermined threshold value, the magnetic domain wall may move along the ferromagnetic layer conductor along the electron propagation direction.

스핀 토크 다수결 게이트에서 복수의 입력단 각각에서 형성된 자구벽은 강자성층 도선을 통해 홀-크로스부(M) 방향으로 이동할 수 있고, 이어서 홀-크로스부(M)로부터 출력단(O)으로 이동할 수 있다.In the spin torque majority gate, the magnetic domain wall formed at each of the plurality of input terminals may move in the direction of the hole-cross portion M through the ferromagnetic layer conductor, and then move from the hole-cross portion M to the output terminal O.

이를 통해, 스핀 토크 다수결 게이트는 복수의 입력단(I1 내지 I3) 각각을 통해 입력되고 '0'(low) 또는 '1'(high) 값을 갖는 복수의 입력 신호에 대응되는 출력 신호를 출력할 수 있다.Through this, the spin torque majority vote gate is input through each of the plurality of input terminals I1 to I3 and can output an output signal corresponding to a plurality of input signals having a value of '0' (low) or '1' (high). there is.

참조부호 310에 따르면, 스핀 토크 다수결 게이트는 제1 입력단(I1), 제2 입력단(I2), 제3 입력단(I3)을 통해 입력되는 신호(즉, 자화 방향)가 모두 논리값 '1'에 대응하므로, 출력단(O)을 통해 논리값 '1'에 대응하는 신호(즉, 자화 방향)를 출력할 수 있다.According to reference numeral 310, in the spin torque majority gate, the signals input through the first input terminal I1, the second input terminal I2, and the third input terminal I3 (that is, the magnetization direction) are all at the logic value '1'. Accordingly, a signal corresponding to the logic value '1' (ie, the magnetization direction) may be output through the output terminal O.

참조부호 320에 따르면, 스핀 토크 다수결 게이트는 제1 입력단(I1)을 통해 입력되는 신호는 논리 값 '0'에 대응하고, 제2 입력단(I2) 및 제3 입력단(I3)을 통해 입력되는 신호는 논리값 '1'에 대응하므로, 출력단(O)을 통해 논리값 '1'에 대응하는 신호를 출력할 수 있다.Referring to reference numeral 320, in the spin torque majority gate, a signal input through the first input terminal I1 corresponds to a logic value of '0', and a signal input through the second input terminal I2 and the third input terminal I3. is corresponding to the logical value '1', so that a signal corresponding to the logical value '1' may be output through the output terminal O.

이러한 특성을 이용하여, 제1 입력단(I1), 제2 입력단(I2) 및 제3 입력단(I3) 중 하나의 입력 값을 '0'으로 설정하면 스핀 토크 다수결 게이트는 AND 게이트 소자로 이용될 수 있고, 제1 입력단(I1), 제2 입력단(I2) 및 제3 입력단(I3) 중 하나의 입력 값을 '1'로 설정하면 스핀 토크 다수결 게이트는 OR 게이트 소자로 이용될 수 있다. 즉 하나의 스핀 토크 다수결 게이트는 AND 게이트 소자 또는 OR 게이트 소자로 재구성될 수 있다.Using this characteristic, if the input value of one of the first input terminal I1, the second input terminal I2, and the third input terminal I3 is set to '0', the spin torque majority vote gate can be used as an AND gate element. And, if one of the first input terminal I1, the second input terminal I2, and the third input terminal I3 is set to '1', the spin torque majority vote gate may be used as an OR gate element. That is, one spin torque majority gate can be reconfigured as an AND gate element or an OR gate element.

도 4는 일실시예에 따른 스핀 토크 다수결 게이트의 제1 실시예를 설명하기 위한 도면이다. 4 is a view for explaining a first embodiment of a spin torque majority vote gate according to an embodiment.

다시 말해, 도 4는 도 1 내지 도 3b를 통해 설명한 일실시예에 따른 스핀 토크 다수결 게이트의 제1 실시예를 설명하기 위한 도면으로, 이하에서 도 4를 통해 설명하는 내용 중 도 1 내지 도 3b를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다. In other words, FIG. 4 is a view for explaining a first embodiment of a spin torque majority vote gate according to an embodiment described with reference to FIGS. 1 to 3B, and among the contents described with reference to FIG. 4 below, FIGS. 1 to 3B . A description that overlaps with the content described through will be omitted.

도 4를 참조하면, 제1 실시예에 따른 스핀 토크 다수결 게이트(400)는 제1 자성층(410) 및 제1 자성층(410) 상부에 형성되는 제2 자성층(430)을 포함할 수 있다. 또한, 스핀 토크 다수결 게이트(400)는 제1 자성층(410)과 제2 자성층(430) 사이에 형성되는 비자성 금속층(420)을 더 포함할 수 있다. Referring to FIG. 4 , the spin torque majority gate 400 according to the first embodiment may include a first magnetic layer 410 and a second magnetic layer 430 formed on the first magnetic layer 410 . In addition, the spin torque majority gate 400 may further include a non-magnetic metal layer 420 formed between the first magnetic layer 410 and the second magnetic layer 430 .

일측에 따르면, 제1 자성층(410)은 복수의 입력단 및 도선에 대응되는 복수의 입력 영역(410-1 내지 410-3), 복수의 입력 영역(410-1 내지 410-3)이 교차하는 홀-크로스부(M) 및 제2 자성층(430)에 대응하여 홀-크로스부(M)로부터 돌출 형성된 출력 영역(410-4)을 포함할 수 있다. According to one side, the first magnetic layer 410 has a plurality of input terminals and a plurality of input regions 410-1 to 410-3 corresponding to the conductive wires, and a hole where the plurality of input regions 410-1 to 410-3 intersect. It may include an output region 410 - 4 protruding from the hole-cross portion M to correspond to the cross portion M and the second magnetic layer 430 .

예를 들면, 제1 입력 영역(410-1)은 스핀 토크 다수결 게이트(400)의 제1 입력단 및 제1 입력 도선에 대응되고, 제2 입력 영역(410-2)은 스핀 토크 다수결 게이트(400)의 제2 입력단 및 제2 입력 도선에 대응되며, 제3 입력 영역(410-3)은 스핀 토크 다수결 게이트(400)의 제3 입력단 및 제3 입력 도선에 대응될 수 있다. 또한, 제2 자성층(430)은 스핀 토크 다수결 게이트(400)의 출력단에 대응될 수 있다. For example, the first input region 410 - 1 corresponds to the first input terminal and the first input lead of the spin torque majority gate 400 , and the second input region 410 - 2 is the spin torque majority gate 400 . ) and the second input lead, the third input region 410 - 3 may correspond to the third input terminal and the third input lead of the spin torque majority voting gate 400 . Also, the second magnetic layer 430 may correspond to an output terminal of the spin torque majority vote gate 400 .

일측에 따르면, 제2 자성층(430)은 출력 영역(410-4) 보다 더 돌출된 형태로 형성될 수 있으며, 제2 자성층(430)의 돌출된 부분은 다른 논리 게이트의 입력 영역에 연결될 수도 있다.According to one side, the second magnetic layer 430 may be formed to protrude further than the output region 410 - 4 , and the protruding portion of the second magnetic layer 430 may be connected to an input region of another logic gate. .

예를 들면, 제1 자성층(410) 및 제2 자성층(430) 중 적어도 하나는 강자성층으로 구성될 수 있다. 제1 자성층(410) 및 제2 자성층(430)은 동일한 물질로 구성되거나 다른 물질로 구성될 수 있으며, 스핀 토크에 기초하여 자구벽이 이동될 수 있다. 또한, 비자성 금속층(420)은 루테늄(ruthenium, Ru) 물질을 포함할 수 있다.For example, at least one of the first magnetic layer 410 and the second magnetic layer 430 may be formed of a ferromagnetic layer. The first magnetic layer 410 and the second magnetic layer 430 may be made of the same material or different materials, and the magnetic domain wall may be moved based on the spin torque. In addition, the non-magnetic metal layer 420 may include a ruthenium (Ru) material.

홀-크로스부(M)는 복수의 입력 영역(410-1 내지 410-3)이 모이는 교차 영역을 의미할 수 있으며, 제1 자성층(410)이 다수결 게이트로써 기능하기 위해 필요한 피닝(pinning) 역할을 수행할 수 있다. The hole-cross portion M may mean an intersection region where a plurality of input regions 410 - 1 to 410 - 3 gather, and serves as a pinning necessary for the first magnetic layer 410 to function as a majority gate. can be performed.

구체적으로, 제1 자성층(410)이 다수결 게이트로 기능하기 위해서는 제1 내지 제3 입력 영역(410-1 내지 410-3)을 통해 입력되는 세 개의 입력 신호 중 공통된 둘 또는 세 입력 값에 대응하는 논리값을 출력해야 하므로, 한 입력 값에 의해 홀-크로스부(M)의 자화 방향이 뒤집히게 해서는 안 된다. 이에, 비자성 금속층(420) 및 제2 자성층(430)은 한 입력 값에 의해서는 홀-크로스부(M)의 자화 방향이 뒤집히지 않도록 홀-크로스부(M)의 자화 방향을 붙잡아주는 역할을 할 수 있다.Specifically, in order for the first magnetic layer 410 to function as a majority gate, the first to third input regions 410 - 1 to 410 - 3 correspond to common two or three input signals among the three input signals. Since a logical value must be output, the magnetization direction of the hole-cross section M must not be reversed by one input value. Accordingly, the non-magnetic metal layer 420 and the second magnetic layer 430 serve to hold the magnetization direction of the hole-cross portion M so that the magnetization direction of the hole-cross portion M is not reversed by one input value. can do.

다시 말해, 비자성 금속층(420) 및 제2 자성층(430)은 공통된 둘 또는 세 입력 신호의 값에 따라서만 홀-크로스부(M)의 자화 방향이 변화할 수 있도록(뒤집힐 수 있도록), 홀-크로스부(M)가 자화 방향의 변화에 저항력을 가지도록 할 수 있으며, 이를 피닝(pinning) 역할이라고 지칭할 수 있다.In other words, the non-magnetic metal layer 420 and the second magnetic layer 430 are formed so that the magnetization direction of the hole-cross section M can be changed (overturned) only according to the values of two or three common input signals, so that the hole - The cross portion M may have resistance to a change in the magnetization direction, and this may be referred to as a pinning role.

이러한 피닝 역할을 위해 비자성 금속층(420) 및 제2 자성층(430)은 홀-크로스부(M) 및 출력 영역(410-4)의 상부(또는 하부)에 형성될 수 있다.For this pinning role, the non-magnetic metal layer 420 and the second magnetic layer 430 may be formed on the hole-cross portion M and the upper portion (or lower portion) of the output region 410 - 4 .

일측에 따르면, 출력 영역(410-4)과 제2 자성층(430)은 서로 동일한 자화 방향을 갖도록 설계될 수 있으며, 이를 통해 스핀 토크 다수결 게이트(400) AND 또는 OR 논리 게이트로 동작할 수 있다.According to one side, the output region 410 - 4 and the second magnetic layer 430 may be designed to have the same magnetization direction, and thus the spin torque majority vote gate 400 may operate as an AND or OR logic gate.

예를 들면, 출력 영역(410-4)과 제2 자성층(430)의 자화 방향은 비자성 금속층(420)의 두께에 의해 결정될 수 있다. 보다 구체적인 예를 들면, 비자성 금속층(420)의 두께는 0.5 nm 내지 1.0 nm의 범위 이외의 값들 중 어느 하나의 값으로 결정될 수 있다. For example, the magnetization directions of the output region 410 - 4 and the second magnetic layer 430 may be determined by the thickness of the nonmagnetic metal layer 420 . As a more specific example, the thickness of the non-magnetic metal layer 420 may be determined to be any one of values other than the range of 0.5 nm to 1.0 nm.

구체적으로, 스핀 토크 다수결 게이트(400)는 복수의 입력 영역(410-1 내지 410-3) 각각으로 수신되는 입력 신호에 대응되는 출력 신호를 홀-크로스부(M)로부터 출력 영역(410-4)으로 전달할 수 있으며, 출력 영역(410-4)의 자화 방향과 제2 자성층(430)의 자화 방향은 항상 동일하므로, 제2 자성층(430)은 출력 영역(410-4)으로 전달된 출력 신호의 논리 값('0' 또는 '1')과 동일한 논리 값을 갖는 신호를 출력할 수 있다. Specifically, the spin torque majority voting gate 400 transmits an output signal corresponding to an input signal received to each of the plurality of input regions 410 - 1 to 410 - 3 from the hole-cross unit M to the output region 410 - 4 . ), and since the magnetization direction of the output region 410-4 and the magnetization direction of the second magnetic layer 430 are always the same, the second magnetic layer 430 transmits the output signal to the output region 410-4. A signal having the same logic value as the logical value ('0' or '1') of may be output.

즉, 스핀 토크 다수결 게이트(400)는 복수의 입력 영역(410-1 내지 410-3)으로 수신되는 입력 신호에 따라 AND 게이트 또는 OR 게이트로 재구성될 수 있다. That is, the spin torque majority vote gate 400 may be reconfigured as an AND gate or an OR gate according to input signals received to the plurality of input regions 410 - 1 to 410 - 3 .

한편, 스핀 토크 다수결 게이트(400)는 하부에 기판 및 기판 상에 형성된 버퍼층을 더 포함할 수 있으며, 상부에 캡핑(capping) 층을 더 포함할 수 있다. Meanwhile, the spin torque majority vote gate 400 may further include a substrate and a buffer layer formed thereon, and may further include a capping layer thereon.

다시 말해, 제1 자성층(410)은 기판의 버퍼층과 인접하여 형성되고, 제2 자성층(430)은 캡핑층과 인접하여 형성됨으로써, 스핀 토크 다수결 게이트(400)는 실제 논리 회로를 구현하기 위한 소자로 구현될 수 있다.In other words, the first magnetic layer 410 is formed adjacent to the buffer layer of the substrate, and the second magnetic layer 430 is formed adjacent to the capping layer, so that the spin torque majority vote gate 400 is a device for realizing an actual logic circuit. can be implemented as

도 5는 일실시예에 따른 스핀 토크 다수결 게이트의 제2 실시예를 설명하기 위한 도면이다. 5 is a view for explaining a second embodiment of a spin torque majority vote gate according to an embodiment.

다시 말해, 도 5는 도 1 내지 도 4를 통해 설명한 일실시예에 따른 스핀 토크 다수결 게이트의 제2 실시예를 설명하기 위한 도면으로, 이하에서 도 5를 통해 설명하는 내용 중 도 1 내지 도 4를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다. In other words, FIG. 5 is a view for explaining a second embodiment of a spin torque majority gate according to an embodiment described with reference to FIGS. 1 to 4 , and among the contents described with reference to FIG. 5 below, FIGS. 1 to 4 . A description that overlaps with the content described through will be omitted.

도 5을 참조하면, 일실시예에 따른 스핀 토크 다수결 게이트(500)의 도선은 강자성 도선(590)으로 형성될 수 있으며, 제1 입력단(I1), 제2 입력단(I2), 제3 입력단(I3) 및 출력단(O)는 강자성 도선(590)과 인접하여 형성된 자기 소자를 포함할 수 있다. Referring to FIG. 5 , the conductor of the spin torque majority gate 500 according to an embodiment may be formed of a ferromagnetic conductor 590, and a first input terminal I1, a second input terminal I2, and a third input terminal ( I3) and the output terminal O may include a magnetic element formed adjacent to the ferromagnetic conductor 590 .

일측에 따르면, 자기 소자는 입력 전극(510, 520, 530) 또는 출력 전극(540)과, 자성층(550, 570) 및 자성층(550, 570) 사이에 구비되는 결합층(560)을 각각 포함할 수 있으며, 자기 소자는 강자성 도선(590)과 인접 형성된 터널링 장벽층(580) 상에 형성될 수 있다. According to one side, the magnetic element may include an input electrode 510 , 520 , 530 or an output electrode 540 , and a coupling layer 560 provided between the magnetic layers 550 and 570 and the magnetic layers 550 and 570 , respectively. Also, the magnetic element may be formed on the tunneling barrier layer 580 formed adjacent to the ferromagnetic conductor 590 .

구체적으로, 스핀 토크 다수결 게이트(500)는 입력 전극(510, 520, 530) 각각에 대응되는 입력 신호가 인가되면, 스핀 전달 효과를 통해 강자성 도선(590) 내에서 각각의 자구벽이 대응되는 입력 신호에 따라 홀-크로스부의 방향으로 유도될 수 있으며, 출력단(O)은 출력 전극(540)을 통해 홀-크로스부로 유도된 자구벽의 위치에 대응되는 출력신호를 출력할 수 있다.Specifically, when an input signal corresponding to each of the input electrodes 510 , 520 , and 530 is applied to the spin torque majority gate 500 , the respective magnetic domain walls within the ferromagnetic conductor 590 through the spin transfer effect are input corresponding to each other. The signal may be guided in the direction of the hole-cross portion, and the output terminal O may output an output signal corresponding to the position of the magnetic domain wall guided to the hole-cross portion through the output electrode 540 .

예를 들면, 자성층(550, 570)은 서로 반대 자화를 갖는 강자성층일 수 있다. 보다 구체적인 예를 들면, 상부 자성층(550)의 자화 방향이 상측 방향이면 하부 자성층(570)의 자화 방향은 하측 방향일 수 있다.For example, the magnetic layers 550 and 570 may be ferromagnetic layers having opposite magnetizations. As a more specific example, if the magnetization direction of the upper magnetic layer 550 is the upper direction, the magnetization direction of the lower magnetic layer 570 may be the lower direction.

또한, 자성층(550, 570)은 반강자성적으로 결합될 수 있으며, 자성층(550, 570) 각각은 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향의 결정을 가질 수 있다.In addition, the magnetic layers 550 and 570 may be antiferromagnetically coupled, and each of the magnetic layers 550 and 570 may have a (111) direction or Hexagonal Close-Packed of a Face Centered Cubic (FCC). Structure: HCP) may have a crystal in the (001) direction.

자성층(550, 570)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수도 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 자성층(550, 570) 각각은 [Co/Pd]X, [Co/Pt]X 또는 [CoFe/Pt]X (여기서, X은 1 이상의 정수)로 형성될 수 있고, 바람직하게는 [Co/Pt]X(여기서, X는 1 이상의 정수)으로 형성될 수 있다.The magnetic layers 550 and 570 may be formed in a structure in which magnetic metals and nonmagnetic metals are alternately stacked. A single metal selected from the group consisting of iron (Fe), cobalt (Co) and nickel (Ni) or an alloy thereof may be used as the magnetic metal, and chromium (Cr), platinum (Pt), and palladium as the non-magnetic metal. (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), a single metal selected from the group consisting of gold (Au) and copper (Cu) or an alloy thereof can be used For example, each of the magnetic layers 550 and 570 may be formed of [Co/Pd] X , [Co/Pt] X or [CoFe/Pt] X (where X is an integer of 1 or more), preferably [Co/Pt] X (wherein X is an integer of 1 or more) may be formed.

즉, 일실시예에 따른 스핀 토크 다수결 게이트(500)는 자기 소자에 구비되는 자성층(550, 570)을 자성 금속과 비자성 금속이 교대로 적층된 다층 금속으로 형성함으로써, 이방성 에너지를 증가시켜 열적 안정성을 향상시킬 수 있다. That is, in the spin torque majority gate 500 according to an embodiment, the magnetic layers 550 and 570 provided in the magnetic element are formed of a multilayer metal in which a magnetic metal and a nonmagnetic metal are alternately stacked, thereby increasing anisotropy energy to generate thermal energy. Stability can be improved.

한편, 자성층(550, 570)은 서로 반대 방향으로 자화가 고정된 강자성 고정층일 수도 있다. 다시 말해, 자성층(550, 570)은 강자성 고정층으로 형성되고, 강자성 도선(590)은 강자성 자유층으로 형성될 수도 있다. Meanwhile, the magnetic layers 550 and 570 may be ferromagnetic pinned layers in which magnetization is fixed in opposite directions. In other words, the magnetic layers 550 and 570 may be formed of a ferromagnetic pinned layer, and the ferromagnetic conductor 590 may be formed of a ferromagnetic free layer.

강자성 고정층은 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. The ferromagnetic pinned layer is a Full-Heusler semi-metal-based alloy, an amorphous rare-earth element alloy, a multi-layer thin film in which magnetic and non-magnetic metals are alternately stacked, an alloy having an L10-type crystal structure, or a cobalt-based alloy, etc. It can be formed using a ferromagnetic material of

풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다.The full-Heusler semimetal-based alloy includes CoFeAl and CoFeAlSi, and the amorphous rare earth alloy includes TbFe, TbCo, TbFeCo, DyTbFeCo, and GdTbCo alloys. In addition, as a multilayer thin film in which a non-magnetic metal and a magnetic metal are alternately stacked, Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl /Pt, CoFeB/Pd, CoFeB/Pt, and the like.

그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. And, as an alloy having an L10-type crystal structure, there are Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50, and the like. In addition, the cobalt-based alloy includes CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB, and the like.

이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다.Among these materials, the CoFeB single layer may be formed thicker than the multilayer structure of CoFeB and Co/Pt or Co/Pd, thereby increasing the magnetoresistance ratio. In addition, since CoFeB is easier to etch than metals such as Pt or Pd, the manufacturing process of the CoFeB single layer is easier compared to the multilayer structure containing Pt or Pd. In addition, CoFeB can have horizontal as well as vertical magnetization by controlling the thickness.

바람직하게는 강자성 고정층은 CoFeB층으로 형성될 수 있으며, CoFeB층은 비정질로 형성된 후 열처리에 의해 BCC(100)로 텍스쳐링(texturing)될 수 있다.Preferably, the ferromagnetic pinned layer may be formed of a CoFeB layer, and the CoFeB layer may be formed of an amorphous material and then textured into the BCC 100 by heat treatment.

일측에 따르면, 결합층(560)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있는데, 바람직하게는 루테늄(Ru)으로 형성될 수 있다.According to one side, the bonding layer 560 may be formed of alone or an alloy thereof selected from the group consisting of ruthenium (Ru), rhodium (Rh), osmium (Os), rhenium (Re) and chromium (Cr), Preferably, it may be formed of ruthenium (Ru).

또한, 입력 전극(510, 520, 530) 및 출력 전극(540)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al) 중 적어도 하나의 물질로 형성될 수 있다. In addition, the input electrodes 510, 520, 530 and the output electrode 540 are tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg) and aluminum ( Al) may be formed of at least one material.

또한, 터널링 장벽층(580)은 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 및 알루미늄 질화물(AlNx) 중 적어도 하나의 산화물로 형성될 수 있으나, 바람직하게는 터널링 장벽층(380)은 다결정의 마그네슘 산화물(MgO)로 형성될 수 있다. In addition, the tunneling barrier layer 580 is made of at least one oxide of magnesium oxide (MgO), aluminum oxide (Al2O3), silicon oxide (SiO2), tantalum oxide (Ta2O5), silicon nitride (SiNx), and aluminum nitride (AlNx). may be formed, but preferably, the tunneling barrier layer 380 may be formed of polycrystalline magnesium oxide (MgO).

한편, 입력 전극(510, 520, 530)에는 선택적으로 입력 신호를 인가하는 드라이버 트랜지스터가 각각 연결되고, 출력 전극(540)에는 신호 판독을 위한 감지 증폭기가 연결될 수도 있다. Meanwhile, a driver transistor for selectively applying an input signal may be connected to the input electrodes 510 , 520 , and 530 , respectively, and a sense amplifier for reading a signal may be connected to the output electrode 540 .

결국, 본 발명을 이용하면, 점진적으로 폭이 좁아지도록 설계된 도선을 적용하여, 기존 대비 낮은 소비 전력으로 구동할 수 있다.As a result, by using the present invention, it is possible to apply a conductive wire designed to be gradually narrowed, and drive it with lower power consumption compared to the existing one.

또한, 기존 대비 낮은 소비 전력 및 전류로 구동되어 열 효과를 낮출 수 있다.In addition, it is driven with lower power consumption and current compared to the conventional one, thereby reducing the thermal effect.

또한, 복수의 입력단 중 하나의 입력단으로 수신되는 입력신호만을 제어하여 앤드 게이트 또는 오어 게이트 연산을 수행할 수 있다.Also, an AND-gate or OR-gate operation may be performed by controlling only an input signal received through one of the plurality of input terminals.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited drawings, various modifications and variations are possible by those skilled in the art from the above description. For example, the described techniques are performed in an order different from the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

100: 스핀 토크 다수결 게이트 110: 입력단
120: 홀-크로스부 130: 출력단100: spin torque majority gate 110: input stage
120: hole-cross unit 130: output stage

Claims (10)

복수의 입력단;
상기 복수의 입력단에서 발생된 자구벽(domain wall)이 이동하는 도선과 연결되어, 상기 자구벽의 이동에 따른 다수결 연산을 통해 출력 신호를 생성하는 홀-크로스부 및
상기 생성된 출력 신호를 외부로 출력하는 출력단
을 포함하고,
상기 도선은,
복수의 입력단으로부터 상기 홀-크로스부로 갈수록 폭이 좁아지는 것을 특징으로 하는
스핀 토크 다수결 게이트.a plurality of input terminals;
a hole-cross unit in which a domain wall generated from the plurality of input terminals is connected to a moving wire to generate an output signal through a majority vote operation according to the movement of the magnetic domain wall; and
an output terminal for outputting the generated output signal to the outside
including,
The wire is
characterized in that the width becomes narrower from the plurality of input terminals toward the hole-cross portion.
Spin Torque Majority Gate. 제1항에 있어서,
상기 도선은,
상기 홀-크로스부로 갈수록 폭이 좁아짐으로써, 추가적인 외부 구동 에너지 없이 상기 자구벽의 이동을 유도하는 것을 특징으로 하는
스핀 토크 다수결 게이트.According to claim 1,
The wire is
As the hole-cross portion becomes narrower in width, it is characterized in that the movement of the magnetic domain wall is induced without additional external driving energy.
Spin Torque Majority Gate. 제1항에 있어서,
상기 다수결 연산은,
앤드(AND) 게이트 연산 및 오어(OR) 게이트 연산 중 적어도 하나의 연산을 포함하는 것을 특징으로 하는
스핀 토크 다수결 게이트.The method of claim 1,
The majority vote operation is
An AND (AND) gate operation and an OR (OR) gate operation, characterized in that it comprises at least one operation
Spin Torque Majority Gate. 제1항에 있어서,
상기 복수의 입력단은,
대응되는 복수의 입력 신호를 각각 수신하고, 상기 수신된 입력신호에 기초하여 상기 도선을 통해 이동하는 상기 자구벽을 형성하는 것을 특징으로 하는
스핀 토크 다수결 게이트.According to claim 1,
The plurality of input terminals,
Receives a plurality of corresponding input signals, respectively, and forms the magnetic domain wall moving through the conducting wire based on the received input signals
Spin Torque Majority Gate. 제4항에 있어서,
상기 복수의 입력단은,
제1 입력신호를 수신하는 제1 입력단, 제2 입력 신호를 수신하는 제2 입력단 및 제3 입력 신호를 수신하는 제3 입력단을 포함하는 것을 특징으로 하는
스핀 토크 다수결 게이트.5. The method of claim 4,
The plurality of input terminals,
A first input end for receiving the first input signal, a second input end for receiving the second input signal, and a third input end for receiving the third input signal, characterized in that it comprises
Spin Torque Majority Gate. 제5항에 있어서,
상기 도선은,
상기 제1 입력단을 통해 형성된 제1 자구벽이 이동하는 제1 입력 도선, 상기 제2 입력단을 통해 형성된 제2 자구벽이 이동하는 제2 입력 도선 및 상기 제3 입력단을 통해 형성된 제3 자구벽이 이동하는 제3 입력 도선을 포함하는 것을 특징으로 하는
스핀 토크 다수결 게이트.6. The method of claim 5,
The wire is
a first input conductor through which the first magnetic domain wall formed through the first input terminal moves, a second input conductor through which the second magnetic domain wall formed through the second input end moves, and a third magnetic domain wall formed through the third input end characterized in that it comprises a moving third input lead
Spin Torque Majority Gate. 제1항에 있어서,
상기 복수의 입력단, 상기 도선 및 상기 홀-크로스부는 제1 자성층을 포함하고, 상기 출력단은 상기 제1 자성층 상부에 형성되는 제2 자성층을 포함하는 것을 특징으로 하는
스핀 토크 다수결 게이트.According to claim 1,
The plurality of input terminals, the conductive wire, and the hole-cross part include a first magnetic layer, and the output terminal includes a second magnetic layer formed on the first magnetic layer.
Spin Torque Majority Gate. 제7항에 있어서,
상기 제1 자성층은,
상기 복수의 입력단 및 상기 도선에 대응되는 복수의 입력 영역, 상기 복수의 입력 영역이 교차하는 상기 홀-크로스부 및 상기 제2 자성층에 대응하여 상기 홀-크로스부로부터 돌출 형성된 출력 영역을 포함하는 것을 특징으로 하는
스핀 토크 다수결 게이트.8. The method of claim 7,
The first magnetic layer,
a plurality of input regions corresponding to the plurality of input terminals and the conductive wires, the hole-cross portion intersecting the plurality of input regions, and an output region formed to protrude from the hole-cross portion to correspond to the second magnetic layer characterized
Spin Torque Majority Gate. 제8항에 있어서,
상기 제1 자성층과 상기 제2 자성층 사이에 형성되는 비자성 금속층을 더 포함하는 것을 특징으로 하는
스핀 토크 다수결 게이트.9. The method of claim 8,
A non-magnetic metal layer formed between the first magnetic layer and the second magnetic layer, characterized in that it further comprises
Spin Torque Majority Gate. 제8항에 있어서,
상기 제1 자성층의 상기 출력 영역과 상기 제2 자성층은 서로 동일한 자화 방향을 갖는 것을 특징으로 하는
스핀 토크 다수결 게이트.
9. The method of claim 8,
The output region of the first magnetic layer and the second magnetic layer have the same magnetization direction
Spin Torque Majority Gate.
KR1020200116236A 2020-09-10 2020-09-10 Spin torque majority gate based on domain wall movement KR102376380B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200116236A KR102376380B1 (en) 2020-09-10 2020-09-10 Spin torque majority gate based on domain wall movement
PCT/KR2021/006900 WO2022055076A1 (en) 2020-09-10 2021-06-03 Spin torque majority gate based on domain wall movement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200116236A KR102376380B1 (en) 2020-09-10 2020-09-10 Spin torque majority gate based on domain wall movement

Publications (2)

Publication Number Publication Date
KR20220033858A true KR20220033858A (en) 2022-03-17
KR102376380B1 KR102376380B1 (en) 2022-03-18

Family

ID=80630320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200116236A KR102376380B1 (en) 2020-09-10 2020-09-10 Spin torque majority gate based on domain wall movement

Country Status (2)

Country Link
KR (1) KR102376380B1 (en)
WO (1) WO2022055076A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024005274A1 (en) * 2022-06-28 2024-01-04 울산과학기술원 Metal structure having magnetic domain wall formed and method for generating skyrmion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140016164A (en) * 2012-07-30 2014-02-07 삼성전자주식회사 Method and system for providing spin transfer based logic devices
US20170302280A1 (en) * 2014-11-03 2017-10-19 Imec Vzw Spin torque majority gate device
US20180061970A1 (en) * 2016-08-31 2018-03-01 Imec Vzw Magnetic majority gate device
US10170687B2 (en) 2015-12-21 2019-01-01 Imec Vzw Spin torque majority gate device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
WO2014185866A1 (en) * 2013-05-17 2014-11-20 Nanyang Technology University Non-volatile logic device
US10593414B2 (en) * 2016-11-09 2020-03-17 Imec Vzw Method of propagating magnetic domain wall in magnetic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140016164A (en) * 2012-07-30 2014-02-07 삼성전자주식회사 Method and system for providing spin transfer based logic devices
US20170302280A1 (en) * 2014-11-03 2017-10-19 Imec Vzw Spin torque majority gate device
US10170687B2 (en) 2015-12-21 2019-01-01 Imec Vzw Spin torque majority gate device
US20180061970A1 (en) * 2016-08-31 2018-03-01 Imec Vzw Magnetic majority gate device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. Vaysset, et al. AIP Advances 8, 055920 (2018), "Wide operating window spin-torque majority gate towards large-scale integration of logic circuits"

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024005274A1 (en) * 2022-06-28 2024-01-04 울산과학기술원 Metal structure having magnetic domain wall formed and method for generating skyrmion

Also Published As

Publication number Publication date
WO2022055076A1 (en) 2022-03-17
KR102376380B1 (en) 2022-03-18

Similar Documents

Publication Publication Date Title
JP6778866B2 (en) Magnetoresistive element, magnetic memory device, manufacturing method, operating method, and integrated circuit
JP5283922B2 (en) Magnetic memory
US9515254B2 (en) Storage element, memory and electronic apparatus
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
US7932571B2 (en) Magnetic element having reduced current density
US8406040B2 (en) Spin-torque based memory device using a magnesium oxide tunnel barrier
EP2503614A2 (en) High-speed low-power magnetic devices based on current-induced spin-momentum transfer
US9190168B2 (en) Magnetic memory and manufacturing method thereof
JP2001195878A (en) Magnetic resistance effective memory, reproducing method for information stored in the memory, and its reproducing device
JP2009021352A (en) Magnetic recording element and magnetic recording device
CN108738371B (en) Magnetization reversal element, magnetoresistance effect element, and memory device
CN109690675A (en) A kind of novel word line pulse wiring method can be applied to magnetotunneling knot
US8958241B2 (en) Magnetic memory
JPH08503336A (en) Magnetoresistive structure with alloy layer
TW200401290A (en) A magnetic memory device and method
JP2014086640A (en) Magnetic memory having magnetic thin line and writing method thereof
KR20130137531A (en) Magnetic tunneling junction seed, capping, and spacer layer materials
JP6081591B2 (en) Operation control method of spin wave circuit
KR102376380B1 (en) Spin torque majority gate based on domain wall movement
JP2012069958A (en) Magnetic recording element
JP2007273952A (en) Nano magnetic memory element and method of manufacturing the same
JP5727908B2 (en) Magnetic memory element
TW201222546A (en) Memory element and memory device
JP2007317734A (en) Storage device and memory
JP5695451B2 (en) Magnetic memory and magnetic memory device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant