KR20220033727A - Electronic device - Google Patents

Electronic device Download PDF

Info

Publication number
KR20220033727A
KR20220033727A KR1020200115947A KR20200115947A KR20220033727A KR 20220033727 A KR20220033727 A KR 20220033727A KR 1020200115947 A KR1020200115947 A KR 1020200115947A KR 20200115947 A KR20200115947 A KR 20200115947A KR 20220033727 A KR20220033727 A KR 20220033727A
Authority
KR
South Korea
Prior art keywords
carrier control
layer
control layer
active layer
fin active
Prior art date
Application number
KR1020200115947A
Other languages
Korean (ko)
Other versions
KR102450478B1 (en
Inventor
장지원
김정현
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020200115947A priority Critical patent/KR102450478B1/en
Publication of KR20220033727A publication Critical patent/KR20220033727A/en
Application granted granted Critical
Publication of KR102450478B1 publication Critical patent/KR102450478B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

The present invention provides an electronic device, which can be miniaturized while improving electrical characteristics. The electronic device comprises: a substrate; a fin active layer positioned on the substrate and having a wall shape with both side surfaces; an insulating layer covering the both side surfaces and an upper surface of the fin active layer; a first carrier control layer positioned on the insulating layer and having a polarization direction changeable by an applied electric field, so as to correspond to a 1-1^th portion of the first side surface of the fin active layer, a 1-2^th portion corresponding to the 1-1^th portion of the second side surface of the fin active layer, and a 1-3^th portion of the upper surface of the fin active layer connecting the 1-1^th portion and the 1-2^th portion; and a gate electrode covering both side surfaces and an upper surface of the insulating layer to cover at least a portion of the first carrier control layer.

Description

전자소자{Electronic device}Electronic device

본 발명의 실시예들은 전자소자에 관한 것으로서, 더 상세하게는 전기적 특성이 향상되면서도 소형화가 가능한 전자소자에 관한 것이다.Embodiments of the present invention relate to an electronic device, and more particularly, to an electronic device capable of miniaturization while improving electrical characteristics.

기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자제품에 대한 개발 시도가 활발해지고 있고, 또한 이러한 전자제품은 갈수록 소형화되고 있고 고성능화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다. 이와 같은 전자제품은 예컨대 컴퓨터나 스마트폰 뿐만 아니라, IoT를 위한 가정용 센서 또는 인체 공학용 바이오 전자제품 등 다양한 분야의 제품을 포함한다. 이러한 전자제품은 TFT 등과 같은 전자소자를 포함하는데, 전자제품의 소형화와 고성능화를 위해서는 이러한 전자소자의 소형화 및 고성능화가 요구된다.As technology advances and people's interest in the convenience of life increases, attempts are being made to develop various electronic products, and these electronic products are getting smaller and higher in performance, and the places where they are used are increasing widely. . Such electronic products include, for example, not only computers and smart phones, but also products in various fields such as home sensors for IoT or bio-electronic products for ergonomics. These electronic products include electronic devices such as TFTs, and miniaturization and high performance of these electronic devices are required for miniaturization and high performance of electronic products.

그러나 이러한 종래의 전자소자의 경우 그 성능에 한계가 있거나, 성능을 높이기 위해서는 전자소자의 크기가 커진다는 문제점이 있었다.However, in the case of such a conventional electronic device, there is a problem in that the performance is limited or the size of the electronic device is increased in order to increase the performance.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 전기적 특성이 향상되면서도 소형화가 가능한 전자소자를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.An object of the present invention is to solve various problems including the above problems, and an object of the present invention is to provide an electronic device capable of miniaturization while improving electrical characteristics. However, these problems are exemplary, and the scope of the present invention is not limited thereto.

본 발명의 일 관점에 따르면, 기판과, 상기 기판 상에 위치하며 양 측면들을 갖는 담장(wall) 형상의 핀(Fin) 활성층과, 상기 핀 활성층의 양 측면들과 상면을 덮는 절연층과, 상기 핀 활성층의 제1측면의 제1-1부분과 핀 활성층의 제2측면의 상기 제1-1부분에 대응하는 제1-2부분과 상기 제1-1부분과 상기 제1-2부분을 연결하는 상기 핀 활성층의 상면의 제1-3부분에 대응하도록 상기 절연층 상에 위치하며 인가된 전기장에 의해 분극 방향이 변할 수 있는 제1캐리어 제어층과, 상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층의 양 측면들과 상면을 덮는 게이트전극을 구비하는, 전자소자가 제공된다.According to one aspect of the present invention, a substrate, a fin active layer in the shape of a wall positioned on the substrate and having both side surfaces, and an insulating layer covering both side surfaces and an upper surface of the fin active layer, and the The 1-1 part of the first side of the fin active layer and the 1-2 part corresponding to the 1-1 part of the second side of the fin active layer are connected, and the 1-1 part and the 1-2 part are connected a first carrier control layer that is located on the insulating layer to correspond to the first 1-3 part of the upper surface of the fin active layer and whose polarization direction can be changed by an applied electric field, and at least a part of the first carrier control layer An electronic device is provided, which includes a gate electrode covering both side surfaces and an upper surface of the insulating layer so as to cover the insulating layer.

상기 핀 활성층의 양 측면들은, 상기 절연층의 제1측과 상기 제1측의 반대측인 제2측 각각의 외측으로 노출될 수 있다.Both side surfaces of the fin active layer may be exposed to the outside of the first side of the insulating layer and a second side opposite to the first side, respectively.

상기 제1-1부분으로부터 이격된 상기 절연층의 제1측면의 제2-1부분과, 상기 제1-2부분으로부터 이격되며 상기 제2측면의 상기 제2-1부분에 대응하는 제2-2부분과, 상기 제1-3부분으로부터 이격되며 상기 제2-1부분과 상기 제2-2부분을 연결하는 상기 절연층의 상면의 제2-3부분 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고, 상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮을 수 있다.A 2-1 part of the first side of the insulating layer spaced apart from the 1-1 part, and a 2-th part spaced apart from the 1-2 part and corresponding to the 2-1 part of the second side Part 2 and the second part are spaced apart from the 1-3 part and are located on the 2-3 part of the upper surface of the insulating layer connecting the 2-1 part and the 2-2 part, and by the applied electric field A second carrier control layer having a variable polarization direction may be further provided, wherein the gate electrode may cover at least a portion of the second carrier control layer.

본 발명의 다른 일 관점에 따르면, 기판과, 상기 기판 상에 위치하며 양 측면들을 갖는 담장(wall) 형상의 핀(Fin) 활성층과, 상기 핀 활성층의 제1측면의 제1-1부분과 핀 활성층의 제2측면의 상기 제1-1부분에 대응하는 제1-2부분과 상기 제1-1부분과 상기 제1-2부분을 연결하는 상기 핀 활성층의 상면의 제1-3부분 상에 위치하며 인가된 전기장에 의해 분극 방향이 변할 수 있는 제1캐리어 제어층과, 상기 핀 활성층의 양 측면들과 상면을 덮는 절연층과, 상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층의 양 측면들과 상면을 덮는 게이트전극을 구비하는, 전자소자가 제공된다.According to another aspect of the present invention, a substrate, a fin active layer in the shape of a wall positioned on the substrate and having both sides, and a first 1-1 portion and a fin on the first side of the fin active layer On the second side of the active layer, the 1-2 part corresponding to the 1-1 part and the 1-3 part of the upper surface of the fin active layer connecting the 1-1 part and the 1-2 part a first carrier control layer positioned and the polarization direction of which can be changed by an applied electric field; an insulating layer covering both side surfaces and a top surface of the fin active layer; An electronic device is provided, having a gate electrode covering both side surfaces and an upper surface of the .

상기 절연층은 상기 제1캐리어 제어층과 컨택할 수 있다.The insulating layer may be in contact with the first carrier control layer.

상기 핀 활성층의 양 측면들은, 상기 절연층의 상기 제1캐리어 제어층 방향의 반대측의 외측과 상기 제1캐리어 제어층의 상기 절연층 방향의 반대측의 외측으로 노출될 수 있다.Both side surfaces of the fin active layer may be exposed to an outer side of the insulating layer opposite to the first carrier control layer direction and an outer side opposite to the insulating layer direction of the first carrier control layer.

상기 제1-1부분으로부터 이격된 상기 제1측면의 제2-1부분과, 상기 제1-2부분으로부터 이격되며 상기 제2측면의 상기 제2-1부분에 대응하는 제2-2부분과, 상기 제1-3부분으로부터 이격되며 상기 제2-1부분과 상기 제2-2부분을 연결하는 상기 핀 활성층의 상면의 제2-3부분 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고, 상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮을 수 있다.a 2-1 part of the first side spaced apart from the 1-1 part, and a 2-2 part spaced apart from the 1-2 part and corresponding to the 2-1 part of the second side; , spaced apart from the 1-3 part and located on the 2-3rd part of the upper surface of the fin active layer connecting the 2-1 part and the 2-2 part, the polarization direction is changed by the applied electric field It further includes a second carrier control layer, which can be varied, wherein the gate electrode may cover at least a portion of the second carrier control layer.

상기 절연층은 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층 사이에 위치하며, 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택할 수 있다.The insulating layer may be disposed between the first carrier control layer and the second carrier control layer, and may be in contact with the first carrier control layer and the second carrier control layer.

본 발명의 또 다른 일 관점에 따르면, 일 방향으로 연장된 로드(rod) 형상의 활성층과, 상기 활성층을 감싸는 절연층과, 상기 활성층의 제1부분에 대응하도록 상기 절연층을 감싸며 인가된 전기장에 의해 분극 방향이 변할 수 있는 제1캐리어 제어층과, 상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층을 감싸는 게이트전극을 구비하는, 전자소자가 제공된다.According to another aspect of the present invention, a rod-shaped active layer extending in one direction, an insulating layer surrounding the active layer, and an electric field applied while surrounding the insulating layer to correspond to the first portion of the active layer An electronic device is provided, comprising: a first carrier control layer whose polarization direction can be changed by the first carrier control layer; and a gate electrode that surrounds the insulating layer so as to cover at least a portion of the first carrier control layer.

상기 활성층의 제1단부와 상기 제1단부의 반대쪽의 제2단부는 상기 절연층의 제1측과 상기 제1측의 반대측인 제2측 각각의 외측으로 노출될 수 있다.A first end of the active layer and a second end opposite to the first end may be exposed to the outside of the first side of the insulating layer and a second side opposite to the first side, respectively.

상기 활성층의 제1부분으로부터 이격된 제2부분에 대응하도록 상기 절연층을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고, 상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮을 수 있다.and a second carrier control layer surrounding the insulating layer so as to correspond to a second portion spaced apart from the first portion of the active layer, the polarization direction of which can be changed by an applied electric field, wherein the gate electrode includes the second At least a portion of the carrier control layer may be covered.

본 발명의 또 다른 일 관점에 따르면, 일 방향으로 연장된 로드(rod) 형상의 활성층과, 상기 활성층의 제1부분을 감싸며 인가된 전기장에 의해 분극 방향이 변할 수 있는 제1캐리어 제어층과, 상기 활성층을 감싸는 절연층과, 상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층을 감싸는 게이트전극을 구비하는, 전자소자가 제공된다.According to another aspect of the present invention, a rod-shaped active layer extending in one direction, and a first carrier control layer that surrounds a first portion of the active layer and whose polarization direction can be changed by an applied electric field, An electronic device is provided, comprising an insulating layer surrounding the active layer, and a gate electrode surrounding the insulating layer so as to cover at least a portion of the first carrier control layer.

상기 활성층은 상기 제1캐리어 제어층과 컨택할 수 있다.The active layer may be in contact with the first carrier control layer.

상기 활성층의 양 단부들은, 상기 절연층의 상기 제1캐리어 제어층 방향의 반대측의 외측과 상기 제1캐리어 제어층의 상기 절연층 방향의 반대측의 외측으로 노출될 수 있다.Both ends of the active layer may be exposed to the outside of the insulating layer opposite to the first carrier control layer and to the outside of the first carrier control layer in the direction opposite to the insulating layer.

상기 활성층의 제1부분으로부터 이격된 제2부분을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고, 상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮을 수 있다.and a second carrier control layer surrounding a second portion spaced apart from the first portion of the active layer, the polarization direction of which can be changed by an applied electric field, wherein the gate electrode includes at least a portion of the second carrier control layer can cover

상기 절연층은 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층 사이에 위치하며, 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택할 수 있다.The insulating layer may be disposed between the first carrier control layer and the second carrier control layer, and may be in contact with the first carrier control layer and the second carrier control layer.

상기 제1캐리어 제어층은 자발 분극성 물질을 포함할 수 있다.The first carrier control layer may include a spontaneously polarizable material.

상기 제1캐리어 제어층은 강유전체 물질을 포함할 수 있다.The first carrier control layer may include a ferroelectric material.

상기 제1캐리어 제어층의 일부는 상기 게이트전극 외측으로 노출될 수 있다.A portion of the first carrier control layer may be exposed to the outside of the gate electrode.

상기 제1캐리어 제어층과 상기 제2캐리어 제어층은 자발 분극성 물질을 포함할 수 있다.The first carrier control layer and the second carrier control layer may include a spontaneously polarizable material.

상기 제1캐리어 제어층과 상기 제2캐리어 제어층은 강유전체 물질을 포함할 수 있다.The first carrier control layer and the second carrier control layer may include a ferroelectric material.

상기 제1캐리어 제어층의 일부와 상기 제2캐리어 제어층의 일부는 상기 게이트전극 외측으로 노출될 수 있다.A portion of the first carrier control layer and a portion of the second carrier control layer may be exposed to the outside of the gate electrode.

전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following detailed description, claims and drawings for carrying out the invention.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전기적 특성이 향상되면서도 소형화가 가능한 전자소자를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to an embodiment of the present invention made as described above, it is possible to implement an electronic device capable of miniaturization while improving electrical characteristics. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 II-II 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 3은 도 1의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4는 도 1의 VI-VI 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 5 및 6은 도 1의 전자소자의 동작을 설명하기 위한 개념도들이다.
도 7은 본 발명의 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이다.
도 8는 도 7의 VIII-VIII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 9은 도 7의 IX-IX 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 10은 도 7의 X-X 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 13은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이다.
도 14는 도 13의 XIV-XIV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 15는 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 16은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 17은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다.
도 18은 본 발명의 일 실시예에 따른 전자소자의 제어방법을 설명하기 위한 그래프이다.1 is a perspective view schematically illustrating an electronic device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view schematically illustrating a cross-section taken along line II-II of FIG. 1 .
FIG. 3 is a cross-sectional view schematically illustrating a cross-section taken along line III-III of FIG. 1 .
FIG. 4 is a cross-sectional view schematically illustrating a cross-section taken along line VI-VI of FIG. 1 .
5 and 6 are conceptual views for explaining the operation of the electronic device of FIG. 1 .
7 is a perspective view schematically illustrating an electronic device according to another embodiment of the present invention.
FIG. 8 is a cross-sectional view schematically illustrating a cross-section taken along line VIII-VIII of FIG. 7 .
9 is a cross-sectional view schematically illustrating a cross-section taken along line IX-IX of FIG. 7 .
FIG. 10 is a cross-sectional view schematically illustrating a cross-section taken along line XX of FIG. 7 .
11 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
12 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
13 is a perspective view schematically illustrating an electronic device according to another embodiment of the present invention.
14 is a cross-sectional view schematically illustrating a cross-section taken along the line XIV-XIV of FIG. 13 .
15 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
16 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
17 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
18 is a graph for explaining a method for controlling an electronic device according to an embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method for achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when described with reference to the drawings, the same or corresponding components are given the same reference numerals, and the overlapping description thereof will be omitted. .

이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the following embodiments, when various components such as layers, films, regions, plates, etc. are “on” other components, this is not only when they are “on” other components, but also when other components are interposed therebetween. including cases where In addition, in the drawings for convenience of description, the size of the components may be exaggerated or reduced. For example, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.In the following embodiments, the x-axis, the y-axis, and the z-axis are not limited to three axes on a Cartesian coordinate system, and may be interpreted in a broad sense including them. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.

도 1은 본 발명의 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이고, 도 2는 도 1의 II-II 선을 따라 취한 단면을 개략적으로 도시하는 단면도이며, 도 3은 도 1의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이고, 도 4는 도 1의 VI-VI 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.1 is a perspective view schematically showing an electronic device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view schematically showing a cross-section taken along line II-II of FIG. 1, and FIG. 3 is a III of FIG. It is a cross-sectional view schematically showing a cross-section taken along the -III line, and FIG. 4 is a cross-sectional view schematically illustrating a cross-section taken along the VI-VI line of FIG. 1 .

도면에 도시된 것과 같이, 본 실시예에 따른 전자소자는 기판(100), 핀(Fin) 활성층(110), 절연층(122), 제1캐리어 제어층(131) 및 게이트전극(140)을 구비한다.As shown in the figure, the electronic device according to this embodiment includes a substrate 100 , a fin active layer 110 , an insulating layer 122 , a first carrier control layer 131 , and a gate electrode 140 . be prepared

기판(100)은 다양한 형상을 가질 수 있는데, 예컨대 도시된 것과 같이 플레이트 형상을 가질 수 있다. 이러한 기판(100)은 다양한 재질로 형성될 수 있다. 예컨대 기판(100)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 하나 이상의 반도체 재료로 이루어질 수 있다. 또한 기판(100)은 SOI(silicon on insulator) 기판일 수도 있다.The substrate 100 may have various shapes, for example, it may have a plate shape as shown. The substrate 100 may be formed of various materials. For example, the substrate 100 may be made of one or more semiconductor materials selected from the group consisting of Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs, and InP. Also, the substrate 100 may be a silicon on insulator (SOI) substrate.

핀 활성층(110)은 기판(100) 상에 위치한다. 핀 활성층(110)은 yz 평면과 평행한 양 측면들을 갖는 담장(wall) 형상을 갖는다. 즉, 핀 활성층(110)은 기판(100)으로부터 +z 방향으로 돌출된 형상을 가질 수 있다. 이러한 핀 활성층(110)은 제1방향(+y 방향)으로 길게 연장된 형상을 가질 수 있다. 이에 따라 핀 활성층(110)은 제1방향(+y 방향)으로의 장변과 이에 수직인 제2방향(+x 방향)으로의 단변을 가질 수 있다. 그리고 핀 활성층(110)은 도 1에 도시된 것과 같이 기판(100)의 일부일 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 예컨대 핀 활성층(110)은 Si 또는 SiGe 등을 포함할 수 있다. 물론 경우에 따라서는 핀 활성층(110)은 비정질 실리콘이나 다결정 실리콘, 유기 반도체 물질 또는 산화물 반도체 물질을 포함할 수도 있다.The fin active layer 110 is positioned on the substrate 100 . The fin active layer 110 has a wall shape having both sides parallel to the yz plane. That is, the fin active layer 110 may have a shape protruding from the substrate 100 in the +z direction. The fin active layer 110 may have a shape elongated in the first direction (+y direction). Accordingly, the fin active layer 110 may have a long side in the first direction (+y direction) and a short side in the second direction (+x direction) perpendicular thereto. In addition, the fin active layer 110 may be a part of the substrate 100 as shown in FIG. 1 , and may include an epitaxial layer grown from the substrate 100 . For example, the fin active layer 110 may include Si or SiGe. Of course, in some cases, the fin active layer 110 may include amorphous silicon, polycrystalline silicon, an organic semiconductor material, or an oxide semiconductor material.

물론 본 발명은 이에 한정되지 않는다. 핀 활성층(110)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.Of course, the present invention is not limited thereto. The fin active layer 110 is graphene, hexagonal boron nitride (h-BN), transition metal dichalcogenide (TMDC), transition metal trichalcogenide (TMTC) ), metal phosphorous trichalcogenide (MPT), black phosphorus, phosphorene, or molybdenum sulfide.

또는, 핀 활성층(110)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 포함할 수 있다. 그리고 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 포함할 수 있다. 예컨대 핀 활성층(110)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2 또는 ReSe2 등을 포함할 수 있다. 또는, 핀 활성층(110)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3 또는 InSnS2 등을 포함할 수 있다.Alternatively, the fin active layer 110 may contain the transition metal chalcogenide having a chemical formula of MX 2 , wherein M is molybdenum (Mo), tungsten (W), nickel (Ni), titanium (Ti), Transition metal elements such as vanadium (V), zirconium (Zr), hafnium (Hf), palladium (Pd), platinum (Pt), niobium (Nb), tantalum (Ta), technetium (Tc), or rhenium (Re) may include. And X may include a chalcogen element such as sulfur (S), selenium (Se), or tellurium (Te). For example, the fin active layer 110 may include MoS 2 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 , WTe 2 , ZrS 2 , rSe 2 , HfS 2 , HfSe 2 , NbSe 2 , or ReSe 2 . Alternatively, the fin active layer 110 may include SnSe 2 , GaS, GaSe, GaTe, GeSe, In 2 Se 3 , or InSnS 2 .

필요에 따라 핀 활성층(110)은 n형 또는 p형 도펀트로 도핑될 수 있는데, 예컨대 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 핀 활성층(110)이 도핑될 수 있다.If necessary, the fin active layer 110 may be doped with an n-type or p-type dopant. For example, the fin active layer 110 may be doped with an n-type dopant or a p-type dopant by ion implantation or chemical doping.

절연층(122)은 핀 활성층(110)의 양 측면들과 (+z 방향의) 상면을 덮는다. 이 절연층(122)은 실리콘 산화막, 실리콘 질화막 및/또는 실리콘 산질화막을 포함할 수 있다.The insulating layer 122 covers both sides of the fin active layer 110 and a top surface (in the +z direction). The insulating layer 122 may include a silicon oxide film, a silicon nitride film, and/or a silicon oxynitride film.

제1캐리어 제어층(131)은 절연층(122) 상에 위치한다. 구체적으로 제1캐리어 제어층(131)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분인 제1-3부분에 대응하도록, 절연층(122) 상에 위치한다. 핀 활성층(110)의 제1-2부분은 핀 활성층(110)의 제1-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분은 중첩한다. 이에 따라 제1캐리어 제어층(131)은 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다.The first carrier control layer 131 is disposed on the insulating layer 122 . Specifically, the first carrier control layer 131 includes the 1-1 portion of the first side (in the +x direction) of the fin active layer 110 and the second side (in the -x direction) of the fin active layer 110 . It is positioned on the insulating layer 122 so as to correspond to the first-2 part which is a part of the fin active layer 110 and the first-3 part which is a part of the upper surface (in the +z direction) of the fin active layer 110 . The first-second portion of the fin active layer 110 corresponds to the first-first portion of the fin active layer 110 . That is, when viewed in a direction (x-axis direction) perpendicular to the side surfaces of the fin active layer 110 , the first portion 1-1 of the first side (in the +x direction) of the fin active layer 110 and the fin active layer 110 . ) that is a part of the second side (in the -x direction), the first-2 parts overlap. Accordingly, the first carrier control layer 131 has a “c” shape as a whole, and the “c” shape is rotated by 90 degrees clockwise.

이러한 제1캐리어 제어층(131)은 인가된 전기장에 의해 분극 방향이 변할 수 있다. 이를 위해, 제1캐리어 제어층(131)은 다양한 자발 분극성 재료를 포함할 수 있다. 예컨대 제1캐리어 제어층(131)은 강유전성 재료를 포함할 수 있다. 즉, 제1캐리어 제어층(131)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The polarization direction of the first carrier control layer 131 may be changed by an applied electric field. To this end, the first carrier control layer 131 may include various spontaneously polarizable materials. For example, the first carrier control layer 131 may include a ferroelectric material. That is, the first carrier control layer 131 may include a material having a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 제1캐리어 제어층(131)은 페로브스카이트 계열 물질을 포함할 수 있는데, 예컨대 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional embodiment, the first carrier control layer 131 may include a perovskite-based material, for example, BaTiO 3 , SrTiO 3 , BiFe 3 , PbTiO 3 , PbZrO 3 , SrBi 2 Ta 2 O 9 can

다른 예로서 제1캐리어 제어층(131)은 ABX3의 화학식을 갖는 물질을 포함할 수 있는데, 여기서 A는 CnH2n+1의 알킬기이거나, 페로브스카이트 태양전지 구조 형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 제1캐리어 제어층(131)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.As another example, the first carrier control layer 131 may include a material having a chemical formula of ABX 3 , where A is an alkyl group of C n H 2n+1 , Cs capable of forming a perovskite solar cell structure, may include at least one material selected from inorganic materials such as Ru, B may include at least one material selected from the group consisting of Pb, Sn, Ti, Nb, Zr and Ce, and X may include a halogen material there is. As a specific example, the first carrier control layer 131 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3 , CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3 -x , HC(NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 ) )(HC(NH 2 ) 2 ) 1-y PbI x Br 3-x or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1 ) may be included.

제1캐리어 제어층(131)은 기타 다양한 강유전성 재료를 포함할 수 있는데, 이에 대한 추가적인 예시의 설명은 생략한다. 또한 제1캐리어 제어층(131)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The first carrier control layer 131 may include various other ferroelectric materials, and a description of additional examples thereof will be omitted. In addition, when the first carrier control layer 131 is formed, the ferroelectric material may be doped with various other materials to include additional functions or to improve electrical properties.

이와 같은 제1캐리어 제어층(131)은 자발 분극성을 갖고, 인가된 전기장에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 제1캐리어 제어층(131)은 인가된 전기장이 제거되어도 분극 상태를 유지할 수 있다.The first carrier control layer 131 has spontaneous polarization and can control the degree and direction of polarization according to an applied electric field. Also, the first carrier control layer 131 may maintain a polarized state even when the applied electric field is removed.

게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부를 덮도록 절연층(122)의 양 측면들과 상면을 덮는다. 도 1 등에는 제1캐리어 제어층(131)의 일부가 게이트전극(140) 외측으로 노출되는 것으로 도시하고 있다. 게이트전극(140)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예컨대 게이트전극(140)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐, 구리, 이들의 합금 또는 질화물을 포함할 수 있다.The gate electrode 140 covers both side surfaces and an upper surface of the insulating layer 122 to cover at least a portion of the first carrier control layer 131 . 1 and the like, a portion of the first carrier control layer 131 is illustrated as being exposed to the outside of the gate electrode 140 . The gate electrode 140 may include various materials, and may include a material having high electrical conductivity. For example, the gate electrode 140 may include aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, copper, alloys or nitrides thereof.

게이트전극(140)은 소정의 전압이 인가될 시 핀 활성층(110) 내에 채널이 형성되도록 하여 핀 활성층(110)을 통해 전기적 흐름이 형성되도록 할 수 있다. 즉, 게이트전극(140)에 소정의 전압이 인가됨에 따라 전자소자는 온(on) 또는 오프(off) 상태가 될 수 있다. 게이트전극(140)은 또한 사전설정된 전압이 인가될 시 제1캐리어 제어층(131)의 분극 방향을 변화시킬 수 있다.When a predetermined voltage is applied to the gate electrode 140 , a channel is formed in the fin active layer 110 so that an electrical flow is formed through the fin active layer 110 . That is, as a predetermined voltage is applied to the gate electrode 140 , the electronic device may be in an on or off state. The gate electrode 140 may also change the polarization direction of the first carrier control layer 131 when a preset voltage is applied.

한편, 도 1, 도 3 및 도 4에는 기판(100) 상에 추가절연층(121)이 위치하는 것으로 도시하고 있다. 이 추가절연층(121)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드를 포함할 수 있다. 추가절연층(121)은 예컨대 절연층(122)과 일체(一體)일 수도 있다. 하지만 본 실시예에 따른 전자소자가 이 추가절연층(121)을 반드시 구비해야만 하는 것은 아니다. 게이트전극(140)에 전압이 인가되어 핀 활성층(110)에 채널이 형성되더라도, 이 채널은 절연층(122)에 의해 게이트전극(140)으로부터 절연되기 때문이다.Meanwhile, FIGS. 1, 3 and 4 show that the additional insulating layer 121 is positioned on the substrate 100 . The additional insulating layer 121 may include silicon oxide, silicon nitride and/or silicon oxynitride. The additional insulating layer 121 may be integrated with the insulating layer 122 , for example. However, the electronic device according to the present embodiment does not necessarily include the additional insulating layer 121 . This is because even when a voltage is applied to the gate electrode 140 to form a channel in the fin active layer 110 , the channel is insulated from the gate electrode 140 by the insulating layer 122 .

이와 같은 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)은 게이트전극(114)의 제어에 따라 분극 방향이 변할 수 있고, 제1캐리어 제어층(131)의 분극 방향의 변화에 따라 이와 인접한 핀 활성층(110)에서의 캐리어 특성이 변화될 수 있다. 즉, 핀 활성층(110)에서의 캐리어 타입의 변화로서 정공 또는 전자의 변화를 제어할 수 있다. 이를 통하여 본 실시예에 따른 전자소자가 n-type 전자소자로 기능하도록 하거나 p-type 전자소자로 기능하도록 선택할 수 있다.In the case of the electronic device according to the present exemplary embodiment, the polarization direction of the first carrier control layer 131 may be changed according to the control of the gate electrode 114 , and the polarization direction of the first carrier control layer 131 may change according to the control of the gate electrode 114 . Accordingly, carrier characteristics in the fin active layer 110 adjacent thereto may be changed. That is, as a change in the carrier type in the fin active layer 110 , a change in holes or electrons may be controlled. Through this, the electronic device according to the present embodiment can be selected to function as an n-type electronic device or to function as a p-type electronic device.

도 5 및 6은 도 1의 전자소자의 동작을 설명하기 위한 개념도들이다.5 and 6 are conceptual views for explaining the operation of the electronic device of FIG. 1 .

도 5에서는 게이트전극(140)에 사전설정된 전압 V1을 인가하여 제1캐리어 제어층(131)이 제1분극방향(P1)을 갖도록 분극이 형성된 것으로 도시하고 있다. 제1캐리어 제어층(131)의 분극 방향에 따라 제1캐리어 제어층(131)의 전기적 특성에 의하여 이와 인접한 핀 활성층(110)의 캐리어 특성이 제어된다. In FIG. 5 , the polarization is formed so that the first carrier control layer 131 has a first polarization direction P1 by applying a predetermined voltage V1 to the gate electrode 140 . The carrier characteristics of the fin active layer 110 adjacent thereto are controlled by the electrical characteristics of the first carrier control layer 131 according to the polarization direction of the first carrier control layer 131 .

먼저, 제1캐리어 제어층(131)에 인가되는 전압 변화에 따른 제1캐리어 제어층(131)의 특성 변화에 대해 도 18을 참조하여 설명한다. 도 18에 도시된 것과 같이, 제1캐리어 제어층(131)은 Vc보다 큰 전압이 인가될 시 제1특정방향(+방향)으로의 분극이 내부에 생성된다. 그리고 이 상태에서는 -Vc와 Vc 사이의 전압이 인가되더라도 그 분극 상태가 변하지 않는다. 하지만 만일 제1캐리어 제어층(131)에 -Vc보다 낮은 전압이 인가되면, 제2특정방향(-방향)으로의 분극이 내부에 생성된다. 그리고 이 상태에서는 -Vc와 Vc 사이의 전압이 인가되더라도 그 분극 상태가 변하지 않는다. 즉, Vc 이상의 전압이나 -Vc 이하의 전압이 제1캐리어 제어층(131)에 인가되면 제1캐리어 제어층(131) 내부의 분극 상태가 변하지만, 일단 분극 상태가 발생하면 제1캐리어 제어층(131)에 -Vc와 Vc 사이의 전압이 인가될 시 그 분극 상태가 변하지 않는다.First, a change in characteristics of the first carrier control layer 131 according to a change in voltage applied to the first carrier control layer 131 will be described with reference to FIG. 18 . 18 , when a voltage greater than Vc is applied to the first carrier control layer 131 , polarization in the first specific direction (+ direction) is generated therein. And in this state, even if a voltage between -Vc and Vc is applied, the polarization state does not change. However, if a voltage lower than -Vc is applied to the first carrier control layer 131 , polarization in the second specific direction (-direction) is generated therein. And in this state, even if a voltage between -Vc and Vc is applied, the polarization state does not change. That is, when a voltage above Vc or a voltage below -Vc is applied to the first carrier control layer 131 , the polarization state inside the first carrier control layer 131 changes, but once the polarization state occurs, the first carrier control layer When a voltage between -Vc and Vc is applied to (131), its polarization state does not change.

도 5에 도시된 것과 같은 경우, 게이트전극(140)에 전압이 인가되어 제1캐리어 제어층(131)에 Vc보다 큰 전압이 인가됨에 따라, 게이트전극(140)에서 핀 활성층(110) 방향으로의 제1분극방향(P1)을 갖도록 제1캐리어 제어층(131) 내에 분극이 형성된 것으로 도시하고 있다. 이러한 분극은 게이트전극(140)에 전압이 인가되지 않더라도 사라지지 않고 유지된다. 이 경우, 핀 활성층(110)에 n-type 도펀트가 주입된 것과 같은 효과로서 전자 캐리어 특성이 우세한 특성을 가질 수 있다. 도 5에서는 이러한 경우의 핀 활성층(110)의 채널영역(112) 및 이와 인접한 드레인 영역(113) 간의 변화된 에너지 밴드 다이어그램을 보여주고 있다.5 , as a voltage is applied to the gate electrode 140 and a voltage greater than Vc is applied to the first carrier control layer 131 , from the gate electrode 140 to the fin active layer 110 direction It is shown that the polarization is formed in the first carrier control layer 131 so as to have a first polarization direction P1 of . This polarization does not disappear and is maintained even if no voltage is applied to the gate electrode 140 . In this case, the electron carrier characteristic may have a dominant characteristic as the same effect as that of the n-type dopant implanted into the fin active layer 110 . 5 shows a diagram of a changed energy band between the channel region 112 of the fin active layer 110 and the drain region 113 adjacent thereto in this case.

이와 같은 상태에서, 게이트전극(140)에 -Vc와 Vc 사이의 전압이 인가될 시, 제1캐리어 제어층(131) 내의 분극 상태는 변하지 않는다. 따라서 게이트전극(140)에 -Vc와 Vc 사이의 전압을 인가하여 전자소자를 온(on) 상태 또는 오프(off) 상태로 만들 수 있다. 즉, 전자소자는 n-type 스위칭 소자로 이용될 수 있다.In this state, when a voltage between -Vc and Vc is applied to the gate electrode 140 , the polarization state in the first carrier control layer 131 does not change. Accordingly, the electronic device may be turned on or off by applying a voltage between -Vc and Vc to the gate electrode 140 . That is, the electronic device may be used as an n-type switching device.

도 6에서는 도시된 것과 같은 경우, 게이트전극(140)에 전압이 인가되어 제1캐리어 제어층(131)에 -Vc보다 큰 전압이 인가됨에 따라, 핀 활성층(110)에서 게이트전극(140) 방향으로의 제2분극방향(P2)을 갖도록 제1캐리어 제어층(131) 내에 분극이 형성된 것으로 도시하고 있다. 즉, 제2분극방향(P2)은 제1분극방향(P1)의 반대 방향이다. 이러한 분극은 게이트전극(140)에 전압이 인가되지 않더라도 사라지지 않고 유지된다. 이 경우, 핀 활성층(110)에 p-type 도펀트가 주입된 것과 같은 효과로서 정공 캐리어 특성이 우세한 특성을 가질 수 있다. 도 6에서는 이러한 경우의 핀 활성층(110)의 채널영역(112) 및 이와 인접한 드레인 영역(113) 간의 변화된 에너지 밴드 다이어그램을 보여주고 있다.In the case shown in FIG. 6 , as a voltage is applied to the gate electrode 140 and a voltage greater than -Vc is applied to the first carrier control layer 131 , the fin active layer 110 moves toward the gate electrode 140 . It is shown that the polarization is formed in the first carrier control layer 131 so as to have a second polarization direction P2 toward . That is, the second polarization direction P2 is opposite to the first polarization direction P1 . This polarization does not disappear and is maintained even if no voltage is applied to the gate electrode 140 . In this case, the hole carrier characteristic may have a dominant characteristic as the same effect as the injection of the p-type dopant into the fin active layer 110 . 6 shows a diagram of a changed energy band between the channel region 112 of the fin active layer 110 and the drain region 113 adjacent thereto in this case.

이와 같은 상태에서, 게이트전극(140)에 -Vc와 Vc 사이의 전압이 인가될 시, 제1캐리어 제어층(131) 내의 분극 상태는 변하지 않는다. 따라서 게이트전극(140)에 -Vc와 Vc 사이의 전압을 인가하여 전자소자를 온(on) 상태 또는 오프(off) 상태로 만들 수 있다. 즉, 전자소자는 p-type 스위칭 소자로 이용될 수 있다.In this state, when a voltage between -Vc and Vc is applied to the gate electrode 140 , the polarization state in the first carrier control layer 131 does not change. Accordingly, the electronic device may be turned on or off by applying a voltage between -Vc and Vc to the gate electrode 140 . That is, the electronic device may be used as a p-type switching device.

이처럼, 본 실시예에 따른 전자소자는 제1캐리어 제어층(131)을 포함하고 이 제1캐리어 제어층(131)의 전기적 특성, 즉 내부의 전기적 쌍극자의 방향을 게이트전극(140)에 따라 조절할 수 있다. 제1캐리어 제어층(131) 내의 전기적 쌍극자 방향에 따라 이와 인접한 핀 활성층(110)은 마치 불순물 도핑으로 인하여 캐리어 특성이 변화된 효과를 가질 수 있고, 이에 따라 핀 활성층(110)의 캐리어 타입을 용이하게 선택적으로 변화시킬 수 있다. 즉, 전술한 것과 같이 핀 활성층(110)의 캐리어 타입을 정공 또는 전자 중 하나로 용이하게 선택할 수 있다. 물론 핀 활성층(110) 내의 캐리어 타입은 필요에 따라 게이트전극(140)에 인가되는 전압을 조절하언제든지 변경할 수 있다. 이를 통하여 n-type 동작 및 p-type 동작의 전환을 용이하게 선택할 수 있는 전자소자를 구현할 수 있다.As such, the electronic device according to the present embodiment includes the first carrier control layer 131 , and the electrical characteristics of the first carrier control layer 131 , that is, the direction of the internal electrical dipole can be adjusted according to the gate electrode 140 . can Depending on the direction of the electric dipole in the first carrier control layer 131 , the adjacent fin active layer 110 may have an effect of changing carrier properties due to impurity doping, and thus facilitate the carrier type of the fin active layer 110 . can be selectively changed. That is, as described above, the carrier type of the fin active layer 110 may be easily selected as either a hole or an electron. Of course, the carrier type in the fin active layer 110 can be changed at any time by adjusting the voltage applied to the gate electrode 140 as needed. Through this, it is possible to implement an electronic device that can easily select the switching between the n-type operation and the p-type operation.

즉, 본 실시예에 따른 전자소자는 게이트전극(140)을 통하여 핀 활성층(110) 내에 형성된 채널을 통한 전기적 흐름을 제어할 수 있을 뿐만 아니라, 게이트전극(140)을 통해 제1캐리어 제어층(131) 내의 분극 방향을 제어하여 재구성이 가능한(Reconfigurable) 전자 소자, 예컨대 n 타입 또는 P 타입의 트랜지스터로서 용이하게 사용될 수 있다. 이처럼 추가적인 제어전극 없이 게이트전극(140)만으로 전자소자의 타입을 변경할 수도 있고 채널을 통한 전기적 흐름도 제어할 수 있으므로, 성능이 우수하면서도 소형화된 전자소자를 구현할 수 있다.That is, the electronic device according to the present embodiment can not only control the electrical flow through the channel formed in the fin active layer 110 through the gate electrode 140 , but also control the electric flow through the gate electrode 140 through the first carrier control layer ( 131) can be easily used as a reconfigurable electronic device by controlling the polarization direction, for example, an n-type or P-type transistor. As such, since the type of the electronic device can be changed only with the gate electrode 140 without an additional control electrode and the electrical flow through the channel can be controlled, it is possible to realize a miniaturized electronic device with excellent performance.

한편, 도 1 및 도 2에 도시된 것과 같이, 핀 활성층(110)의 (+x 방향의) 제1측면과 (-x 방향의) 제2측면은, 절연층(122)의 제1방향(+y 방향의)의 제1측과 제1측의 반대측인 제2방향(-y 방향)의 제2측 각각의 외측으로 노출되어 있다. 이에 따라 핀 활성층(110)의 제1영역(111)과 제3영역(113)은 채널형성영역인 제2영역(112) 양측의 소스영역과 드레인영역일 수 있다. 그리고 제1영역(111)과 제3영역(113) 각각에는 전기적 배선들이 연결될 수 있는데, 그 배선들은 소스전극과 드레인전극으로 간주될 수도 있다. 물론 제1영역(111)과 제3영역(113)이 소스영역과 드레인영역일 수도 있고, 반대로 드레인영역과 소스영역일 수도 있다.On the other hand, as shown in FIGS. 1 and 2 , the first side (in the +x direction) and the second side (in the -x direction) of the fin active layer 110 are in the first direction ( The first side in the +y direction) and the second side in the second direction (the -y direction) opposite to the first side are exposed to the outside, respectively. Accordingly, the first region 111 and the third region 113 of the fin active layer 110 may be a source region and a drain region on both sides of the second region 112 , which is a channel forming region. In addition, electrical wirings may be connected to each of the first region 111 and the third region 113 , and the wirings may be regarded as a source electrode and a drain electrode. Of course, the first region 111 and the third region 113 may be a source region and a drain region, or conversely, a drain region and a source region.

도 7은 본 발명의 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이고, 도 8는 도 7의 VIII-VIII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이며, 도 9은 도 7의 IX-IX 선을 따라 취한 단면을 개략적으로 도시하는 단면도이고, 도 10은 도 7의 X-X 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.7 is a perspective view schematically showing an electronic device according to another embodiment of the present invention, FIG. 8 is a cross-sectional view schematically showing a cross-section taken along the line VIII-VIII of FIG. 7, and FIG. It is a cross-sectional view schematically illustrating a cross-section taken along line IX-IX, and FIG. 10 is a cross-sectional view schematically illustrating a cross-section taken along line XX of FIG. 7 .

본 실시예에 따른 전자소자가 도 1 내지 도 4를 참조하여 전술한 실시예에 따른 전자소자와 상이한 점은, 제1캐리어 제어층(131)이 핀 활성층(110)과 컨택하고 있다는 점이다. 즉, 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)은 핀 활성층(110) 상에 위치한다. 구체적으로 제1캐리어 제어층(131)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분인 제1-3부분에 대응하도록, 핀 활성층(110) 상에 위치한다. 핀 활성층(110)의 제1-2부분은 핀 활성층(110)의 제1-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분은 중첩한다. 이에 따라 제1캐리어 제어층(131)은 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다.The electronic device according to this embodiment is different from the electronic device according to the embodiment described above with reference to FIGS. 1 to 4 in that the first carrier control layer 131 is in contact with the fin active layer 110 . That is, in the case of the electronic device according to the present embodiment, the first carrier control layer 131 is located on the fin active layer 110 . Specifically, the first carrier control layer 131 includes the 1-1 portion of the first side (in the +x direction) of the fin active layer 110 and the second side (in the -x direction) of the fin active layer 110 . It is positioned on the fin active layer 110 so as to correspond to the first-2 portion which is a part of the fin active layer 110 and the first to third portion which is a portion of the top surface (in the +z direction) of the fin active layer 110 . The first-second portion of the fin active layer 110 corresponds to the first-first portion of the fin active layer 110 . That is, when viewed from the direction (x-axis direction) perpendicular to the side surfaces of the fin active layer 110 , the first portion 1-1 of the first side (in the +x direction) of the fin active layer 110 and the fin active layer 110 . ) that is a part of the second side (in the -x direction) of the first-2 parts overlap. Accordingly, the first carrier control layer 131 has a "c" shape as a whole, and the "c" shape has a shape rotated by 90 degrees clockwise.

절연층(122)은 핀 활성층(110)의 (+x 방향의) 제1측면과 핀 활성층(110)의 (-x 방향의) 제2측면 및 핀 활성층(110)의 (+z 방향의) 상면을 덮는다. 이때 절연층(122)은 제1캐리어 제어층(131)을 덮지는 않고, 제1캐리어 제어층(131)과 컨택하기만 한다. 기판(100) 상에는 필요에 따라 추가절연층(121)이 위치할 수 있으며, 이 경우 추가절연층(121)은 절연층(122)과 일체일 수 있다.The insulating layer 122 includes the first side (in the +x direction) of the fin active layer 110 and the second side (in the -x direction) of the fin active layer 110 and (in the +z direction) of the fin active layer 110 . cover the top In this case, the insulating layer 122 does not cover the first carrier control layer 131 , but only makes contact with the first carrier control layer 131 . An additional insulating layer 121 may be positioned on the substrate 100 as needed. In this case, the additional insulating layer 121 may be integrated with the insulating layer 122 .

게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부를 덮으면서 절연층(122)의 양 측면들과 상면을 덮는다. 제1캐리어 제어층(131)은 기본적으로 전기적으로 절연 특성을 가지므로, 제1캐리어 제어층(131)과 절연층(122)은 핀 활성층(110)을 게이트전극(140)으로부터 전기적으로 절연시킨다.The gate electrode 140 covers both sides and an upper surface of the insulating layer 122 while covering at least a portion of the first carrier control layer 131 . Since the first carrier control layer 131 has an electrically insulating property, the first carrier control layer 131 and the insulating layer 122 electrically insulate the fin active layer 110 from the gate electrode 140 . .

핀 활성층(110)의 양 측면들은, 절연층(122)의 제1캐리어 제어층(131) 방향의 반대측의 외측으로 노출되고, 또한 제1캐리어 제어층(131)의 절연층(122) 방향의 반대측의 외측으로 노출된다.Both side surfaces of the fin active layer 110 are exposed to the outside of the insulating layer 122 opposite to the first carrier control layer 131 in the direction of the insulating layer 122 of the first carrier control layer 131 . exposed to the outside of the opposite side.

이러한 본 실시예에 따른 전자소자는, 도 1 내지 도 4를 참조하여 전술한 전자소자와 동일한 방식으로 작동할 수 있다. 특히 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 핀 활성층(110)이 컨택하고 있기에, 제1캐리어 제어층(131)의 분극에 의한 핀 활성층(110) 내의 캐리어 타입 유도가 더욱 원활하게 이루어지도록 할 수 있다.The electronic device according to this embodiment may operate in the same manner as the electronic device described above with reference to FIGS. 1 to 4 . In particular, in the case of the electronic device according to the present embodiment, since the first carrier control layer 131 and the fin active layer 110 are in contact, the carrier type in the fin active layer 110 due to the polarization of the first carrier control layer 131 . Induction can be made more smoothly.

도 11은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 1 내지 도 4를 참조하여 전술한 전자소자와 상이한 점은, 제2캐리어 제어층(132)을 더 구비한다는 점이다.11 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention. The electronic device according to the present embodiment is different from the electronic device described above with reference to FIGS. 1 to 4 in that it further includes a second carrier control layer 132 .

제2캐리어 제어층(132)도 제1캐리어 제어층(131)과 마찬가지로 절연층(122) 상에 위치한다. 구체적으로 제2캐리어 제어층(132)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 일부분으로서 제1-1부분으로부터 이격된 제2-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분으로서 제1-2부분으로부터 이격된 제2-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분으로서 제1-3부분으로부터 이격된 제2-3에 대응하도록, 절연층(122) 상에 위치한다. 핀 활성층(110)의 제2-2부분은 핀 활성층(110)의 제2-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 제2-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 부분인 제2-2부분은 중첩한다. 이에 따라 제2캐리어 제어층(132)도 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다.The second carrier control layer 132 is also located on the insulating layer 122 like the first carrier control layer 131 . Specifically, the second carrier control layer 132 is a portion of the first side (in the +x direction) of the fin active layer 110 , and includes a portion 2-1 spaced apart from the portion 1-1 and the fin active layer 110 . from the second part 2-2 spaced apart from the part 1-2 as a part of the second side surface (in the -x direction) of the It is positioned on the insulating layer 122 so as to correspond to the spaced-apart second 2-3. The second-second portion of the fin active layer 110 corresponds to the second-first portion of the fin active layer 110 . That is, when viewed in a direction (x-axis direction) perpendicular to the side surfaces of the fin active layer 110 , the 2-1 portion of the first side (in the +x direction) of the fin active layer 110 and the fin active layer 110 . ) of the second side (in the -x direction), the second part 2-2 overlaps. Accordingly, the second carrier control layer 132 also has a "c" shape as a whole, and the "c" shape has a shape rotated by 90 degrees clockwise.

게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부와, 제2캐리어 제어층(132)의 적어도 일부와, 절연층(122)을 덮는다. 제1캐리어 제어층(131)의 일부와 제2캐리어 제어층(132)의 일부는 도 7 등에 도시된 것과 같이 게이트전극(140) 외측으로 노출될 수 있다.The gate electrode 140 covers at least a portion of the first carrier control layer 131 , at least a portion of the second carrier control layer 132 , and the insulating layer 122 . A portion of the first carrier control layer 131 and a portion of the second carrier control layer 132 may be exposed to the outside of the gate electrode 140 as shown in FIG. 7 and the like.

제2캐리어 제어층(132)은 제1캐리어 제어층(131)과 동일한 물질을 포함할 수 있다. 즉, 제1캐리어 제어층(131)에 대해 도 1 등을 참조하여 전술한 내용은, 제2캐리어 제어층(132)에도 그대로 적용될 수 있다. 예컨대 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 자발 분극성 물질을 포함할 수 있다. 예컨대 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 강유전체 물질을 포함할 수 있다.The second carrier control layer 132 may include the same material as the first carrier control layer 131 . That is, the contents described above with reference to FIG. 1 and the like for the first carrier control layer 131 may be applied to the second carrier control layer 132 as it is. For example, the first carrier control layer 131 and the second carrier control layer 132 may include a spontaneously polarizable material. For example, the first carrier control layer 131 and the second carrier control layer 132 may include a ferroelectric material.

이와 같은 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)을 구비하기에, 핀 활성층(110)에서의 캐리어 타입 유도를 더욱 원활하게 할 수 있다.In the case of the electronic device according to this embodiment, since the first carrier control layer 131 and the second carrier control layer 132 are provided, carrier type induction in the fin active layer 110 can be more smoothly. there is.

도 12는 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 11을 참조하여 전술한 실시예에 따른 전자소자와 상이한 점은, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)이 핀 활성층(110)과 컨택하고 있다는 점이다. 즉, 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 핀 활성층(110) 상에 위치한다.12 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention. The difference between the electronic device according to this embodiment and the electronic device according to the embodiment described above with reference to FIG. 11 is that the first carrier control layer 131 and the second carrier control layer 132 are formed by the fin active layer 110 and that you are in contact. That is, in the case of the electronic device according to the present embodiment, the first carrier control layer 131 and the second carrier control layer 132 are located on the fin active layer 110 .

구체적으로 제1캐리어 제어층(131)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분인 제1-3부분에 대응하도록, 핀 활성층(110) 상에 위치한다. 핀 활성층(110)의 제1-2부분은 핀 활성층(110)의 제1-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 제1-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제1-2부분은 중첩한다. 이에 따라 제1캐리어 제어층(131)은 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다.Specifically, the first carrier control layer 131 includes the 1-1 portion of the first side (in the +x direction) of the fin active layer 110 and the second side (in the -x direction) of the fin active layer 110 . It is positioned on the fin active layer 110 so as to correspond to the first-2 portion which is a part of the fin active layer 110 and the first to third portion which is a portion of the top surface (in the +z direction) of the fin active layer 110 . The first-second portion of the fin active layer 110 corresponds to the first-first portion of the fin active layer 110 . That is, when viewed in a direction (x-axis direction) perpendicular to the side surfaces of the fin active layer 110 , the first portion 1-1 of the first side (in the +x direction) of the fin active layer 110 and the fin active layer 110 . ) that is a part of the second side (in the -x direction), the first-2 parts overlap. Accordingly, the first carrier control layer 131 has a “c” shape as a whole, and the “c” shape is rotated by 90 degrees clockwise.

그리고 제2캐리어 제어층(132)은, 핀 활성층(110)의 (+x 방향의) 제1측면의 일부분으로서 제1-1부분으로부터 이격된 제2-1부분과, 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분으로서 제1-2부분으로부터 이격된 제2-2부분과, 핀 활성층(110)의 (+z 방향의) 상면의 일부분으로서 제1-3부분으로부터 이격된 제2-3에 대응하도록, 핀 활성층(110) 상에 위치한다. 핀 활성층(110)의 제2-2부분은 핀 활성층(110)의 제2-1부분에 대응한다. 즉, 핀 활성층(110)의 측면들에 수직인 방향(x축 방향)에서 바라볼 시, 핀 활성층(110)의 (+x 방향의) 제1측면의 일부분인 제2-1부분과 핀 활성층(110)의 (-x 방향의) 제2측면의 일부분인 제2-2부분은 중첩한다. 이에 따라 제2캐리어 제어층(132)은 전체적으로 "ㄷ" 형상을 갖되, "ㄷ" 형상이 시계방향으로 90도 회전된 형상을 갖는다.And the second carrier control layer 132 is a portion of the first side (in the +x direction) of the fin active layer 110, the 2-1 portion spaced apart from the 1-1 portion, and the fin active layer 110 A second portion 2-2 spaced apart from the portion 1-2 as a part of the second side surface (in the -x direction), and the portion 1-3 spaced apart from the portion 1-3 as a part of the top surface (in the +z direction) of the fin active layer 110 It is located on the fin active layer 110 so as to correspond to the second-third. The second-second portion of the fin active layer 110 corresponds to the second-first portion of the fin active layer 110 . That is, when viewed in a direction (x-axis direction) perpendicular to the side surfaces of the fin active layer 110 , the fin active layer 110 and the fin active layer 110 are a part of the 2-1 portion (in the +x direction) of the first side. A portion 2-2, which is a part of the second side (in the -x direction) of (110), overlaps. Accordingly, the second carrier control layer 132 has a "c" shape as a whole, and the "c" shape has a shape rotated by 90 degrees clockwise.

절연층(122)은 핀 활성층(110)의 (+x 방향의) 제1측면과 핀 활성층(110)의 (-x 방향의) 제2측면 및 핀 활성층(110)의 (+z 방향의) 상면을 덮는다. 이때 절연층(122)은 제1캐리어 제어층(131)과 제2캐리어 제어층(132)을 덮지는 않고, 제1캐리어 제어층(131) 및 제2캐리어 제어층(132)과 컨택하기만 한다. 예컨대 도 12에 도시된 것과 같이 절연층(122)은 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 사이에 위치할 수 있다. 기판(100) 상에는 필요에 따라 추가절연층(121)이 위치할 수 있으며, 이 경우 추가절연층(121)은 절연층(122)과 일체일 수 있다.The insulating layer 122 includes the first side (in the +x direction) of the fin active layer 110 and the second side (in the -x direction) of the fin active layer 110 and (in the +z direction) of the fin active layer 110 . cover the top In this case, the insulating layer 122 does not cover the first carrier control layer 131 and the second carrier control layer 132 , but only makes contact with the first carrier control layer 131 and the second carrier control layer 132 . do. For example, as shown in FIG. 12 , the insulating layer 122 may be positioned between the first carrier control layer 131 and the second carrier control layer 132 . An additional insulating layer 121 may be positioned on the substrate 100 as needed. In this case, the additional insulating layer 121 may be integrated with the insulating layer 122 .

게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부와 제2캐리어 제어층(132)의 적어도 일부를 덮으면서 절연층(122)의 양 측면들과 상면을 덮는다. 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 기본적으로 전기적으로 절연 특성을 가지므로, 제1캐리어 제어층(131), 제2캐리어 제어층(132) 및 절연층(122)은 핀 활성층(110)을 게이트전극(140)으로부터 전기적으로 절연시킨다.The gate electrode 140 covers both sides and top surfaces of the insulating layer 122 while covering at least a portion of the first carrier control layer 131 and at least a portion of the second carrier control layer 132 . Since the first carrier control layer 131 and the second carrier control layer 132 basically have electrically insulating properties, the first carrier control layer 131 , the second carrier control layer 132 , and the insulating layer 122 . ) electrically insulates the fin active layer 110 from the gate electrode 140 .

핀 활성층(110)의 양 측면들은, 제1캐리어 제어층(131)의 제2캐리어 제어층(132) 방향의 반대측의 외측으로 노출되고, 또한 제2캐리어 제어층(132)의 제1캐리어 제어층(131) 방향의 반대측의 외측으로 노출된다.Both side surfaces of the fin active layer 110 are exposed to the outside on the opposite side to the second carrier control layer 132 direction of the first carrier control layer 131 , and also the first carrier control layer 132 of the second carrier control layer 132 . It is exposed to the outside on the opposite side to the layer 131 direction.

이러한 본 실시예에 따른 전자소자는, 도 11을 참조하여 전술한 전자소자와 동일한 방식으로 작동할 수 있다. 특히 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)이 핀 활성층(110)과 컨택하고 있기에, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)의 분극에 의한 핀 활성층(110) 내의 캐리어 타입 유도가 더욱 원활하게 이루어지도록 할 수 있다.The electronic device according to this embodiment may operate in the same manner as the electronic device described above with reference to FIG. 11 . In particular, in the case of the electronic device according to the present embodiment, since the first carrier control layer 131 and the second carrier control layer 132 are in contact with the fin active layer 110 , the first carrier control layer 131 and the second Induction of a carrier type in the fin active layer 110 by the polarization of the carrier control layer 132 may be made more smoothly.

도 13은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 사시도이고, 도 14는 도 13의 XIV-XIV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.13 is a perspective view schematically illustrating an electronic device according to still another embodiment of the present invention, and FIG. 14 is a cross-sectional view schematically illustrating a cross-section taken along line XIV-XIV of FIG. 13 .

본 실시예에 따른 전자소자 역시 전술한 실시예들에 따른 전자소자와 마찬가지로, 활성층(110), 절연층(122), 제1캐리어 제어층(131) 및 게이트전극(140)을 갖는다. 다만 본 실시예에 따른 전자소자가 갖는 활성층(110)은 일 방향(y축 방향)으로 연장된 로드(rod) 형상을 갖는다. 그리고 절연층(122)은 이러한 로드 형상의 활성층(110)을 활성층(110)의 중심축을 중심으로 일주(一周)하도록 감싼다. 제1캐리어 제어층(131)은 활성층(110)의 제1부분에 대응하도록, 활성층(110)의 중심축을 중심으로 일주(一周)하도록 절연층(122)을 감싼다. 게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부를 덮도록, 활성층(110)의 중심축을 중심으로 일주(一周)하도록 절연층(122)을 감싼다. The electronic device according to this embodiment also has an active layer 110 , an insulating layer 122 , a first carrier control layer 131 , and a gate electrode 140 , like the electronic device according to the above-described embodiments. However, the active layer 110 of the electronic device according to the present embodiment has a rod shape extending in one direction (y-axis direction). And the insulating layer 122 surrounds the rod-shaped active layer 110 so as to make one circumference around the central axis of the active layer 110 . The first carrier control layer 131 surrounds the insulating layer 122 so as to correspond to the first portion of the active layer 110 and circumferentially around the central axis of the active layer 110 . The gate electrode 140 surrounds the insulating layer 122 so as to cover at least a portion of the first carrier control layer 131 and circumferentially around the central axis of the active layer 110 .

활성층(110), 절연층(122), 제1캐리어 제어층(131) 및 게이트전극(140)은 전술한 실시예들에 따른 전자소자가 구비하는 대응하는 구성요소들과 동일한 특성을 가질 수 있다. 이에 대한 설명은 편의상 생략한다. 이러한 본 실시예에 따른 전자소자는 로드 형상의 활성층(110)의 중심축을 중심으로 대략 회전대칭인 구조를 가질 수 있다.The active layer 110 , the insulating layer 122 , the first carrier control layer 131 , and the gate electrode 140 may have the same characteristics as corresponding components of the electronic device according to the above-described embodiments. . A description thereof will be omitted for convenience. The electronic device according to this embodiment may have a structure that is approximately rotationally symmetric about the central axis of the rod-shaped active layer 110 .

본 실시예에 따른 전자소자는 게이트전극(140)을 통하여 로드 형상의 활성층(110) 내에 형성된 채널을 통한 전기적 흐름을 제어할 수 있을 뿐만 아니라, 게이트전극(140)을 통해 제1캐리어 제어층(131) 내의 분극 방향을 제어하여 재구성이 가능한(Reconfigurable) 전자 소자, 예컨대 n 타입 또는 P 타입의 트랜지스터로서 용이하게 사용될 수 있다. 이처럼 추가적인 제어전극 없이 게이트전극(140)만으로 전자소자의 타입을 변경할 수도 있고 채널을 통한 전기적 흐름도 제어할 수 있으므로, 성능이 우수하면서도 소형화된 전자소자를 구현할 수 있다.The electronic device according to the present embodiment can control the electric flow through the channel formed in the rod-shaped active layer 110 through the gate electrode 140 , and also control the electric flow through the gate electrode 140 through the first carrier control layer ( 131) can be easily used as a reconfigurable electronic device by controlling the polarization direction, for example, an n-type or P-type transistor. As such, since the type of the electronic device can be changed only with the gate electrode 140 without an additional control electrode and the electrical flow through the channel can be controlled, it is possible to realize a miniaturized electronic device with excellent performance.

로드 형상의 활성층(110)의 (+y 방향과 -y 방향의) 양 단부들은, 절연층(122)의 (+y 방향의) 제1측과 절연층(122)의 (-y 방향의) 제2측 각각의 외측으로 노출될 수 있다. 이러한 활성층(110)의 절연층(122) 외측으로 노출된 부분들에는 배선들이 연결될 수 있는데, 이러한 배선들은 소스전극 또는 드레인전극으로 이해될 수도 있다.Both ends (in the +y and -y directions) of the rod-shaped active layer 110 are the first side (in the +y direction) of the insulating layer 122 and the insulating layer 122 (in the -y direction) Each of the second sides may be exposed to the outside. Wires may be connected to portions of the active layer 110 exposed to the outside of the insulating layer 122 , and these wires may be understood as a source electrode or a drain electrode.

도 15는 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 13 및 도 14를 참조하여 전술한 실시예에 따른 전자소자와 상이한 점은, 제1캐리어 제어층(131)이 로드 형상의 활성층(110)과 컨택하고 있다는 점이다. 즉, 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)은 로드 형상의 활성층(110)과 컨택하도록 활성층(110)을 일주하며 활성층(110) 상에 위치한다. 15 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention. The electronic device according to this embodiment differs from the electronic device according to the embodiment described above with reference to FIGS. 13 and 14 in that the first carrier control layer 131 is in contact with the rod-shaped active layer 110 . am. That is, in the case of the electronic device according to the present embodiment, the first carrier control layer 131 is positioned on the active layer 110 while circumventing the active layer 110 so as to be in contact with the rod-shaped active layer 110 .

절연층(122)은 활성층(110)을 감싼다. 이때 절연층(122)은 제1캐리어 제어층(131)을 덮지는 않고, 제1캐리어 제어층(131)과 컨택하기만 한다.The insulating layer 122 surrounds the active layer 110 . In this case, the insulating layer 122 does not cover the first carrier control layer 131 , but only makes contact with the first carrier control layer 131 .

게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부를 덮으면서 절연층(122)을 일주하도록 감싼다. 제1캐리어 제어층(131)은 기본적으로 전기적으로 절연 특성을 가지므로, 제1캐리어 제어층(131)과 절연층(122)은 로드 형상의 활성층(110)을 게이트전극(140)으로부터 전기적으로 절연시킨다.The gate electrode 140 wraps around the insulating layer 122 while covering at least a portion of the first carrier control layer 131 . Since the first carrier control layer 131 basically has an electrically insulating property, the first carrier control layer 131 and the insulating layer 122 electrically connect the rod-shaped active layer 110 from the gate electrode 140 . Insulate.

로드 형상의 활성층(110)의 (+y 방향과 -y 방향의) 양 단부들은, 절연층(122)의 제1캐리어 제어층(131) 방향의 반대측의 외측으로 노출되고, 또한 제1캐리어 제어층(131)의 절연층(122) 방향의 반대측의 외측으로 노출된다. 이러한 활성층(110)의 노출된 부분들에는 배선들이 연결될 수 있는데, 이러한 배선들은 소스전극 또는 드레인전극으로 이해될 수도 있다.Both ends (in the +y direction and the -y direction) of the rod-shaped active layer 110 are exposed to the outside of the insulating layer 122 on the opposite side to the first carrier control layer 131 direction, and also to control the first carrier The layer 131 is exposed to the outside on the opposite side to the insulating layer 122 direction. Wires may be connected to the exposed portions of the active layer 110 , and these wires may be understood as a source electrode or a drain electrode.

이러한 본 실시예에 따른 전자소자는, 도 13 및 도 14를 참조하여 전술한 전자소자와 동일한 방식으로 작동할 수 있다. 특히 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 로드 형상의 활성층(110)이 컨택하고 있기에, 제1캐리어 제어층(131)의 분극에 의한 활성층(110) 내의 캐리어 타입 유도가 더욱 원활하게 이루어지도록 할 수 있다.The electronic device according to this embodiment may operate in the same manner as the electronic device described above with reference to FIGS. 13 and 14 . In particular, in the case of the electronic device according to the present embodiment, since the first carrier control layer 131 and the rod-shaped active layer 110 are in contact with each other, carriers in the active layer 110 due to the polarization of the first carrier control layer 131 . Type derivation can be made more smoothly.

도 16은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 13 및 도 14를 참조하여 전술한 전자소자와 상이한 점은, 제2캐리어 제어층(132)을 더 구비한다는 점이다.16 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention. The electronic device according to the present embodiment is different from the electronic device described above with reference to FIGS. 13 and 14 in that it further includes a second carrier control layer 132 .

제2캐리어 제어층(132)도 제1캐리어 제어층(131)과 마찬가지로 절연층(122)을 감싸도록 일주한다. 구체적으로 제2캐리어 제어층(132)은, 활성층(110)의 제1부분으로부터 이격된 제2부분에 대응하도록 절연층(122)을 감싼다.The second carrier control layer 132 also circles around the insulating layer 122 like the first carrier control layer 131 . Specifically, the second carrier control layer 132 surrounds the insulating layer 122 to correspond to a second portion spaced apart from the first portion of the active layer 110 .

게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부와, 제2캐리어 제어층(132)의 적어도 일부를 덮으며, 절연층(122)을 감싼다. 제1캐리어 제어층(131)의 일부와 제2캐리어 제어층(132)의 일부는 도 16 등에 도시된 것과 같이 게이트전극(140) 외측으로 노출될 수 있다.The gate electrode 140 covers at least a portion of the first carrier control layer 131 and at least a portion of the second carrier control layer 132 , and surrounds the insulating layer 122 . A portion of the first carrier control layer 131 and a portion of the second carrier control layer 132 may be exposed to the outside of the gate electrode 140 as shown in FIG. 16 .

제2캐리어 제어층(132)은 제1캐리어 제어층(131)과 동일한 물질을 포함할 수 있다. 즉, 제1캐리어 제어층(131)에 대해 전술한 내용은, 제2캐리어 제어층(132)에도 그대로 적용될 수 있다. 예컨대 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 자발 분극성 물질을 포함할 수 있다. 예컨대 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 강유전체 물질을 포함할 수 있다.The second carrier control layer 132 may include the same material as the first carrier control layer 131 . That is, the above description of the first carrier control layer 131 may be applied to the second carrier control layer 132 as it is. For example, the first carrier control layer 131 and the second carrier control layer 132 may include a spontaneously polarizable material. For example, the first carrier control layer 131 and the second carrier control layer 132 may include a ferroelectric material.

이와 같은 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)을 구비하기에, 로드 형상의 활성층(110)에서의 캐리어 타입 유도를 더욱 원활하게 할 수 있다.In the case of the electronic device according to this embodiment, since the first carrier control layer 131 and the second carrier control layer 132 are provided, carrier type induction in the rod-shaped active layer 110 can be more smoothly can do.

도 17은 본 발명의 또 다른 일 실시예에 따른 전자소자를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 전자소자가 도 16을 참조하여 전술한 실시예에 따른 전자소자와 상이한 점은, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)이 로드 형상의 활성층(110)과 컨택하고 있다는 점이다. 즉, 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 로드 형상의 활성층(110)과 컨택하면서 이를 감싸도록 일주한다.17 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention. The electronic device according to the present embodiment is different from the electronic device according to the embodiment described above with reference to FIG. 16 , in that the first carrier control layer 131 and the second carrier control layer 132 include the rod-shaped active layer 110 . ) is in contact with That is, in the case of the electronic device according to the present embodiment, the first carrier control layer 131 and the second carrier control layer 132 make contact with and surround the rod-shaped active layer 110 .

절연층(122)은 로드 형상의 활성층(110)을 감싸도록 일주한다. 이때 절연층(122)은 제1캐리어 제어층(131)과 제2캐리어 제어층(132)을 덮지는 않고, 제1캐리어 제어층(131) 및 제2캐리어 제어층(132)과 컨택하기만 한다. 예컨대 도 17에 도시된 것과 같이 절연층(122)은 제1캐리어 제어층(131)과 제2캐리어 제어층(132) 사이에 위치할 수 있다.The insulating layer 122 circumferentially surrounds the rod-shaped active layer 110 . In this case, the insulating layer 122 does not cover the first carrier control layer 131 and the second carrier control layer 132 , but only makes contact with the first carrier control layer 131 and the second carrier control layer 132 . do. For example, as shown in FIG. 17 , the insulating layer 122 may be positioned between the first carrier control layer 131 and the second carrier control layer 132 .

게이트전극(140)은 제1캐리어 제어층(131)의 적어도 일부와 제2캐리어 제어층(132)의 적어도 일부를 덮으면서 절연층(122)을 감싸도록 일주한다. 제1캐리어 제어층(131)과 제2캐리어 제어층(132)은 기본적으로 전기적으로 절연 특성을 가지므로, 제1캐리어 제어층(131), 제2캐리어 제어층(132) 및 절연층(122)은 활성층(110)을 게이트전극(140)으로부터 전기적으로 절연시킨다.The gate electrode 140 covers at least a portion of the first carrier control layer 131 and at least a portion of the second carrier control layer 132 and circumferentially surrounds the insulating layer 122 . Since the first carrier control layer 131 and the second carrier control layer 132 basically have electrically insulating properties, the first carrier control layer 131 , the second carrier control layer 132 , and the insulating layer 122 . ) electrically insulates the active layer 110 from the gate electrode 140 .

로드 형상의 활성층(110)의 양 단부들은, 제1캐리어 제어층(131)의 제2캐리어 제어층(132) 방향의 반대측의 외측으로 노출되고, 또한 제2캐리어 제어층(132)의 제1캐리어 제어층(131) 방향의 반대측의 외측으로 노출된다.Both ends of the rod-shaped active layer 110 are exposed to the outside of the first carrier control layer 131 in the direction opposite to the second carrier control layer 132 , and also the first of the second carrier control layer 132 . The carrier control layer 131 is exposed to the outside on the opposite side to the direction.

이러한 본 실시예에 따른 전자소자는, 도 16을 참조하여 전술한 전자소자와 동일한 방식으로 작동할 수 있다. 특히 본 실시예에 따른 전자소자의 경우, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)이 활성층(110)과 컨택하고 있기에, 제1캐리어 제어층(131)과 제2캐리어 제어층(132)의 분극에 의한 활성층(110) 내의 캐리어 타입 유도가 더욱 원활하게 이루어지도록 할 수 있다.The electronic device according to this embodiment may operate in the same manner as the electronic device described above with reference to FIG. 16 . In particular, in the case of the electronic device according to the present embodiment, since the first carrier control layer 131 and the second carrier control layer 132 are in contact with the active layer 110 , the first carrier control layer 131 and the second carrier Induction of the carrier type in the active layer 110 by the polarization of the control layer 132 may be made more smoothly.

이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

100: 기판 110: 활성층
111: 제1영역 112: 채널영역
113: 제3영역 114: 게이트전극
121: 추가절연층 122: 절연층
131: 제1캐리어 제어층 132: 제2캐리어 제어층
140: 게이트전극100: substrate 110: active layer
111: first region 112: channel region
113: third region 114: gate electrode
121: additional insulating layer 122: insulating layer
131: first carrier control layer 132: second carrier control layer
140: gate electrode

Claims (22)

기판;
상기 기판 상에 위치하며, 양 측면들을 갖는 담장(wall) 형상의 핀(Fin) 활성층;
상기 핀 활성층의 양 측면들과 상면을 덮는 절연층;
상기 핀 활성층의 제1측면의 제1-1부분과, 핀 활성층의 제2측면의 상기 제1-1부분에 대응하는 제1-2부분과, 상기 제1-1부분과 상기 제1-2부분을 연결하는 상기 핀 활성층의 상면의 제1-3부분에 대응하도록, 상기 절연층 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제1캐리어 제어층; 및
상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층의 양 측면들과 상면을 덮는, 게이트전극;
을 구비하는, 전자소자.Board;
a fin active layer positioned on the substrate and having both sides;
an insulating layer covering both side surfaces and an upper surface of the fin active layer;
The 1-1 portion of the first side of the fin active layer, the 1-2 portion corresponding to the 1-1 portion of the second side of the fin active layer, the 1-1 portion and the 1-2 a first carrier control layer positioned on the insulating layer to correspond to the 1-3 parts of the upper surface of the fin active layer connecting the parts, the polarization direction of which can be changed by an applied electric field; and
a gate electrode covering both side surfaces and an upper surface of the insulating layer to cover at least a portion of the first carrier control layer;
An electronic device comprising a. 제1항에 있어서,
상기 핀 활성층의 양 측면들은, 상기 절연층의 제1측과 상기 제1측의 반대측인 제2측 각각의 외측으로 노출된, 전자소자.According to claim 1,
Both side surfaces of the fin active layer are exposed to the outside of the first side of the insulating layer and the second side opposite to the first side, respectively. 제1항에 있어서,
상기 제1-1부분으로부터 이격된 상기 절연층의 제1측면의 제2-1부분과, 상기 제1-2부분으로부터 이격되며 상기 제2측면의 상기 제2-1부분에 대응하는 제2-2부분과, 상기 제1-3부분으로부터 이격되며 상기 제2-1부분과 상기 제2-2부분을 연결하는 상기 절연층의 상면의 제2-3부분 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고,
상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮는, 전자소자.According to claim 1,
A 2-1 part of the first side of the insulating layer spaced apart from the 1-1 part, and a 2-th part spaced apart from the 1-2 part and corresponding to the 2-1 part of the second side Part 2 and the second part are spaced apart from the 1-3 part and are located on the 2-3 part of the upper surface of the insulating layer connecting the 2-1 part and the 2-2 part, and by the applied electric field Further comprising a second carrier control layer, the polarization direction can be changed,
and the gate electrode covers at least a portion of the second carrier control layer. 기판;
상기 기판 상에 위치하며, 양 측면들을 갖는 담장(wall) 형상의 핀(Fin) 활성층;
상기 핀 활성층의 제1측면의 제1-1부분과, 핀 활성층의 제2측면의 상기 제1-1부분에 대응하는 제1-2부분과, 상기 제1-1부분과 상기 제1-2부분을 연결하는 상기 핀 활성층의 상면의 제1-3부분 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제1캐리어 제어층;
상기 핀 활성층의 양 측면들과 상면을 덮는 절연층; 및
상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층의 양 측면들과 상면을 덮는, 게이트전극;
을 구비하는, 전자소자.Board;
a fin active layer positioned on the substrate and having both sides;
The 1-1 portion of the first side of the fin active layer, the 1-2 portion corresponding to the 1-1 portion of the second side of the fin active layer, the 1-1 portion and the 1-2 a first carrier control layer positioned on the first to third portions of the upper surface of the fin active layer connecting the portions, the polarization direction of which can be changed by an applied electric field;
an insulating layer covering both side surfaces and an upper surface of the fin active layer; and
a gate electrode covering both side surfaces and an upper surface of the insulating layer to cover at least a portion of the first carrier control layer;
An electronic device comprising a. 제4항에 있어서,
상기 절연층은 상기 제1캐리어 제어층과 컨택하는, 전자소자.5. The method of claim 4,
wherein the insulating layer is in contact with the first carrier control layer. 제4항에 있어서,
상기 핀 활성층의 양 측면들은, 상기 절연층의 상기 제1캐리어 제어층 방향의 반대측의 외측과 상기 제1캐리어 제어층의 상기 절연층 방향의 반대측의 외측으로 노출된, 전자소자.5. The method of claim 4,
Both side surfaces of the fin active layer are exposed to the outside of the insulating layer opposite to the first carrier control layer and to the outside of the first carrier control layer opposite to the insulating layer. 제4항에 있어서,
상기 제1-1부분으로부터 이격된 상기 제1측면의 제2-1부분과, 상기 제1-2부분으로부터 이격되며 상기 제2측면의 상기 제2-1부분에 대응하는 제2-2부분과, 상기 제1-3부분으로부터 이격되며 상기 제2-1부분과 상기 제2-2부분을 연결하는 상기 핀 활성층의 상면의 제2-3부분 상에 위치하며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고,
상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮는, 전자소자.5. The method of claim 4,
a 2-1 part of the first side spaced apart from the 1-1 part, and a 2-2 part spaced apart from the 1-2 part and corresponding to the 2-1 part of the second side; , spaced apart from the 1-3 part and located on the 2-3rd part of the upper surface of the fin active layer connecting the 2-1 part and the 2-2 part, the polarization direction is changed by the applied electric field and a second carrier control layer that can be changed,
and the gate electrode covers at least a portion of the second carrier control layer. 제7항에 있어서,
상기 절연층은 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층 사이에 위치하며, 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택하는, 전자소자.8. The method of claim 7,
wherein the insulating layer is positioned between the first carrier control layer and the second carrier control layer and is in contact with the first carrier control layer and the second carrier control layer. 일 방향으로 연장된 로드(rod) 형상의 활성층;
상기 활성층을 감싸는 절연층;
상기 활성층의 제1부분에 대응하도록 상기 절연층을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제1캐리어 제어층; 및
상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층을 감싸는 게이트전극;
을 구비하는, 전자소자.a rod-shaped active layer extending in one direction;
an insulating layer surrounding the active layer;
a first carrier control layer surrounding the insulating layer to correspond to the first portion of the active layer, the polarization direction of which can be changed by an applied electric field; and
a gate electrode surrounding the insulating layer to cover at least a portion of the first carrier control layer;
An electronic device comprising a. 제9항에 있어서,
상기 활성층의 제1단부와 상기 제1단부의 반대쪽의 제2단부는 상기 절연층의 제1측과 상기 제1측의 반대측인 제2측 각각의 외측으로 노출된, 전자소자.10. The method of claim 9,
The first end of the active layer and the second end opposite to the first end are exposed to the outside of the first side of the insulating layer and a second side opposite to the first side, respectively. 제9항에 있어서,
상기 활성층의 제1부분으로부터 이격된 제2부분에 대응하도록 상기 절연층을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고,
상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮는, 전자소자.10. The method of claim 9,
Further comprising a second carrier control layer that surrounds the insulating layer to correspond to a second portion spaced apart from the first portion of the active layer, the polarization direction of which can be changed by an applied electric field,
and the gate electrode covers at least a portion of the second carrier control layer. 일 방향으로 연장된 로드(rod) 형상의 활성층;
상기 활성층의 제1부분을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제1캐리어 제어층;
상기 활성층을 감싸는 절연층; 및
상기 제1캐리어 제어층의 적어도 일부를 덮도록 상기 절연층을 감싸는 게이트전극;
을 구비하는, 전자소자.a rod-shaped active layer extending in one direction;
a first carrier control layer surrounding the first portion of the active layer, the polarization direction of which can be changed by an applied electric field;
an insulating layer surrounding the active layer; and
a gate electrode surrounding the insulating layer to cover at least a portion of the first carrier control layer;
An electronic device comprising a. 제12항에 있어서,
상기 활성층은 상기 제1캐리어 제어층과 컨택하는, 전자소자.13. The method of claim 12,
wherein the active layer is in contact with the first carrier control layer. 제12항에 있어서,
상기 활성층의 양 단부들은, 상기 절연층의 상기 제1캐리어 제어층 방향의 반대측의 외측과 상기 제1캐리어 제어층의 상기 절연층 방향의 반대측의 외측으로 노출된, 전자소자.13. The method of claim 12,
Both ends of the active layer are exposed to the outside of the insulating layer opposite to the first carrier control layer and to the outside of the first carrier control layer in the direction opposite to the insulating layer. 제12항에 있어서,
상기 활성층의 제1부분으로부터 이격된 제2부분을 감싸며, 인가된 전기장에 의해 분극 방향이 변할 수 있는, 제2캐리어 제어층을 더 구비하고,
상기 게이트전극은 상기 제2캐리어 제어층의 적어도 일부를 덮는, 전자소자.13. The method of claim 12,
Further comprising a second carrier control layer surrounding a second portion spaced apart from the first portion of the active layer, the polarization direction can be changed by an applied electric field,
and the gate electrode covers at least a portion of the second carrier control layer. 제15항에 있어서,
상기 절연층은 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층 사이에 위치하며, 상기 제1캐리어 제어층 및 상기 제2캐리어 제어층과 컨택하는, 전자소자.16. The method of claim 15,
wherein the insulating layer is positioned between the first carrier control layer and the second carrier control layer and is in contact with the first carrier control layer and the second carrier control layer. 제1항 내지 제16항 중 어느 한 항에 있어서,
상기 제1캐리어 제어층은 자발 분극성 물질을 포함하는, 전자소자.17. The method according to any one of claims 1 to 16,
The first carrier control layer includes a spontaneously polarizable material. 제1항 내지 제15항 중 어느 한 항에 있어서,
상기 제1캐리어 제어층은 강유전체 물질을 포함하는, 전자소자.16. The method according to any one of claims 1 to 15,
wherein the first carrier control layer comprises a ferroelectric material. 제1항 내지 제15항 중 어느 한 항에 있어서,
상기 제1캐리어 제어층의 일부는 상기 게이트전극 외측으로 노출된, 전자소자.16. The method according to any one of claims 1 to 15,
A portion of the first carrier control layer is exposed to the outside of the gate electrode, the electronic device. 제3항, 제7항, 제8항, 제11항, 제15항 및 제16항 중 어느 한 항에 있어서,
상기 제1캐리어 제어층과 상기 제2캐리어 제어층은 자발 분극성 물질을 포함하는, 전자소자.17. The method of any one of claims 3, 7, 8, 11, 15 and 16,
wherein the first carrier control layer and the second carrier control layer include a spontaneously polarizable material. 제3항, 제7항, 제8항, 제11항, 제15항 및 제16항 중 어느 한 항에 있어서,
상기 제1캐리어 제어층과 상기 제2캐리어 제어층은 강유전체 물질을 포함하는, 전자소자.17. The method of any one of claims 3, 7, 8, 11, 15 and 16,
wherein the first carrier control layer and the second carrier control layer include a ferroelectric material. 제3항, 제7항, 제8항, 제11항, 제15항 및 제16항 중 어느 한 항에 있어서,
상기 제1캐리어 제어층의 일부와 상기 제2캐리어 제어층의 일부는 상기 게이트전극 외측으로 노출된, 전자소자.17. The method of any one of claims 3, 7, 8, 11, 15 and 16,
A portion of the first carrier control layer and a portion of the second carrier control layer are exposed to the outside of the gate electrode.
KR1020200115947A 2020-09-10 2020-09-10 Electronic device KR102450478B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200115947A KR102450478B1 (en) 2020-09-10 2020-09-10 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200115947A KR102450478B1 (en) 2020-09-10 2020-09-10 Electronic device

Publications (2)

Publication Number Publication Date
KR20220033727A true KR20220033727A (en) 2022-03-17
KR102450478B1 KR102450478B1 (en) 2022-10-05

Family

ID=80936428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200115947A KR102450478B1 (en) 2020-09-10 2020-09-10 Electronic device

Country Status (1)

Country Link
KR (1) KR102450478B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130126036A (en) * 2012-05-10 2013-11-20 삼성전자주식회사 Semiconductor device including transistor
KR20160126147A (en) * 2015-04-22 2016-11-02 에스케이하이닉스 주식회사 Semiconductor device having buried gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same
KR20190115508A (en) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 Ferroelectric Memory Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130126036A (en) * 2012-05-10 2013-11-20 삼성전자주식회사 Semiconductor device including transistor
KR20160126147A (en) * 2015-04-22 2016-11-02 에스케이하이닉스 주식회사 Semiconductor device having buried gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same
KR20190115508A (en) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 Ferroelectric Memory Device

Also Published As

Publication number Publication date
KR102450478B1 (en) 2022-10-05

Similar Documents

Publication Publication Date Title
US12040360B2 (en) Semiconductor device including metal-2 dimensional material-semiconductor contact
CN110785855B (en) Lateral fin type electrostatic induction transistor
US11532709B2 (en) Field effect transistor including channel formed of 2D material
US20150014788A1 (en) Semiconductor device and fabricating method thereof
JP2020031213A (en) Logic switching device and method of manufacturing the same
US9843007B2 (en) Field effect transistor structure with gate structure having a wall and floor portions
US11069744B2 (en) Steep-switch vertical field effect transistor
US11508815B2 (en) Semiconductor device including two-dimensional semiconductor material
TWI686953B (en) Semiconductor device
CN110224027A (en) Semiconductor devices and its manufacturing method
EP3855507B1 (en) Field effect transistor including gate insulating layer formed of two-dimensional material
KR20210035553A (en) Domain switching device and method of manufacturing the same
KR20210081180A (en) Electronic device and method of manufacturing the same
US20230123274A1 (en) Semiconductor devices having stressed active regions therein that support enhanced carrier mobility
CN114141863A (en) Field effect transistor and method of manufacturing the same
CN106537601A (en) Transistors
KR102450478B1 (en) Electronic device
KR20210033346A (en) Electronic device and method of manufacturing the same
CN105845731A (en) Semiconductor device structure and manufacturing method thereof
KR102343346B1 (en) Electronic device and method of controlling electronic device
CN115244710A (en) Surrounding gate transistor, manufacturing method thereof and electronic equipment
US9425297B2 (en) Semiconductor devices
EP4261905A1 (en) Phase change material switch device and related methods
KR102467857B1 (en) Ferroelectric memory device and method of fabricating the same
US20240128260A1 (en) Semiconductor device including mosfet region and diode region and manufacturing method thereof

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant