KR20220033191A - Three dimensional flash memory for improving boosting effciency during program and operation method thereof - Google Patents

Three dimensional flash memory for improving boosting effciency during program and operation method thereof Download PDF

Info

Publication number
KR20220033191A
KR20220033191A KR1020200115278A KR20200115278A KR20220033191A KR 20220033191 A KR20220033191 A KR 20220033191A KR 1020200115278 A KR1020200115278 A KR 1020200115278A KR 20200115278 A KR20200115278 A KR 20200115278A KR 20220033191 A KR20220033191 A KR 20220033191A
Authority
KR
South Korea
Prior art keywords
memory cells
word lines
memory cell
target
read
Prior art date
Application number
KR1020200115278A
Other languages
Korean (ko)
Other versions
KR102483064B1 (en
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200115278A priority Critical patent/KR102483064B1/en
Priority to PCT/KR2021/008498 priority patent/WO2022030766A1/en
Publication of KR20220033191A publication Critical patent/KR20220033191A/en
Application granted granted Critical
Publication of KR102483064B1 publication Critical patent/KR102483064B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H01L27/11578—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Abstract

Disclosed are a three-dimensional flash memory capable of improving boosting efficiency during the operation of a program and an operation method thereof. In accordance with one embodiment, the three-dimensional flash memory includes: a plurality of word lines extended in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extended in a vertical direction on the substrate through the plurality of word lines, wherein each of the plurality of memory cell strings includes a channel layer extended in the vertical direction and a charge storage layer extended in the vertical direction so as to surround the channel layer, and the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines. The three-dimensional flash memory, in order to improve boosting efficiency on a non-selected memory cell string during the operation of the program, applies a boosting voltage to at least one word line corresponding to at least one memory cell excluding a target memory cell, which is a target of the program operation, among the plurality of memory cells.

Description

프로그램 동작 시 부스팅 효율을 개선하는 3차원 플래시 메모리 및 그 동작 방법{THREE DIMENSIONAL FLASH MEMORY FOR IMPROVING BOOSTING EFFCIENCY DURING PROGRAM AND OPERATION METHOD THEREOF}A three-dimensional flash memory that improves boosting efficiency during program operation and an operating method thereof

아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게는, 프로그램 동작의 대상이 되는 대상 메모리 셀을 포함하지 않는 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하는 3차원 플래시 메모리 및 그 동작 방법에 관한 기술이다.The following embodiments relate to a three-dimensional flash memory, and more particularly, a three-dimensional flash memory for improving boosting efficiency in an unselected memory cell string that does not include a target memory cell to be subjected to a program operation, and an operation thereof It is a technique about how to

플래시 메모리 소자는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 그 메모리는, 예를 들어, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다. 이러한, 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.A flash memory device is an Electrically Erasable Programmable Read Only Memory (EEPROM), the memory being, for example, a computer, a digital camera, an MP3 player, a game system, a memory stick. ) can be commonly used. Such a flash memory device electrically controls input/output of data by Fowler-Nordheimtunneling or hot electron injection.

이러한 기존의 3차원 플래시 메모리(100)는, 기존의 3차원 플래시 메모리가 갖는 문제점을 설명하기 위한 도 1과 같이 프로그램 동작의 대상이 되는 대상 메모리 셀을 포함하지 않는 비선택된 메모리 셀 스트링(110)의 부스팅 효율이 줄어들어 셀 특성 및 신뢰성이 열화되는 문제점을 갖는다. 보다 상세하게, 비선택된 메모리 셀 스트링(110)은 셀 스트링의 길이가 연장됨에 따른 메모리 셀 개수 증가로 인해, 프로그램 동작 시 부스팅 효율이 길이가 연장되지 않은 메모리 셀 스트링(120)에 비해 부스팅 효율이 1/2로 줄어들어 셀 특성 및 신뢰성이 열화되는 문제점을 발생시킬 수 있다.The conventional three-dimensional flash memory 100 is an unselected memory cell string 110 that does not include a target memory cell that is a target of a program operation as shown in FIG. 1 for explaining a problem with the conventional three-dimensional flash memory. has a problem in that the boosting efficiency of the cell is reduced and cell characteristics and reliability are deteriorated. In more detail, the boosting efficiency of the unselected memory cell string 110 is lower than that of the memory cell string 120 whose length is not extended during a program operation due to an increase in the number of memory cells as the length of the cell string is extended. When it is reduced to 1/2, it may cause a problem in that cell characteristics and reliability are deteriorated.

따라서, 설명된 셀 특성 및 신뢰성이 열화되는 문제점을 해결하기 위한 기술이 제안될 필요가 있다.Accordingly, there is a need to propose a technique for solving the problems in which the described cell characteristics and reliability are deteriorated.

일 실시예들은 셀 특성 및 신뢰성이 열화되는 문제점을 해결하고자, 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하는 3차원 플래시 메모리 및 그 동작 방법을 제공한다.SUMMARY Embodiments provide a three-dimensional flash memory that improves boosting efficiency in an unselected memory cell string during a program operation in order to solve a problem in which cell characteristics and reliability are deteriorated, and a method of operating the same.

이를 위해, 일 실시예들은 프로그램 동작 시 대상 메모리 셀을 제외한 하나 이상의 나머지 메모리 셀에 부스팅 전압을 인가하는 방식 또는 적어도 두 개 이상의 대상 메모리 셀들을 대상으로 프로그램 동작을 동시에 수행하는 방식을 제안한다.To this end, some embodiments propose a method of applying a boosting voltage to one or more remaining memory cells excluding the target memory cell during a program operation or a method of simultaneously performing a program operation on at least two or more target memory cells.

일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하고, 상기 3차원 플래시 메모리는, 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여, 상기 복수의 메모리 셀들 중 상기 프로그램 동작의 대상이 되는 대상 메모리 셀을 제외한 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 부스팅 전압을 인가하는 것을 특징으로 한다.According to an embodiment, a 3D flash memory may include a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines, wherein the three-dimensional flash memory includes: , in order to improve boosting efficiency in an unselected memory cell string during a program operation, boosting to one or more word lines corresponding to one or more remaining memory cells excluding a target memory cell to be subjected to the program operation among the plurality of memory cells It is characterized in that the voltage is applied.

일 측면에 따르면, 상기 비선택된 메모리 셀 스트링에 포함되는 채널층은, 상기 대상 메모리 셀에 대응하는 워드 라인에 인가되는 프로그램 전압과 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 인가되는 부스팅 전압에 의해 부스팅되는 것을 특징으로 할 수 있다.In one aspect, the channel layer included in the unselected memory cell string may include a program voltage applied to a word line corresponding to the target memory cell and a boosting applied to one or more word lines corresponding to the one or more remaining memory cells. It may be characterized in that it is boosted by voltage.

다른 일 측면에 따르면, 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 인가되는 부스팅 전압은, 상기 하나 이상의 나머지 메모리 셀이 프로그램 되지 않도록 하는 패스 전압보다 큰 값을 갖는 것을 특징으로 할 수 있다.According to another aspect, the boosting voltage applied to one or more word lines corresponding to the one or more remaining memory cells may have a value greater than a pass voltage for preventing the one or more remaining memory cells from being programmed. .

또 다른 일 측면에 따르면, 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 인가되는 부스팅 전압은, 상기 대상 메모리 셀에 대응하는 워드 라인에 인가되는 프로그램 전압과 유사한 값을 갖는 것을 특징으로 할 수 있다.According to another aspect, the boosting voltage applied to the one or more word lines corresponding to the one or more remaining memory cells has a value similar to the program voltage applied to the word line corresponding to the target memory cell. can

또 다른 일 측면에 따르면, 상기 하나 이상의 나머지 메모리 셀은, 판독 동작에서 판독 대상으로 선택되지 않는 더미 셀로 사용되는 것을 특징으로 할 수 있다.According to another aspect, the one or more remaining memory cells may be used as dummy cells that are not selected as read targets in a read operation.

또 다른 일 측면에 따르면, 상기 판독 동작 시 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에는, 상기 하나 이상의 나머지 메모리 셀이 판독되지 않도록 하는 패스 전압이 인가되는 것을 특징으로 할 수 있다.According to another aspect, a pass voltage that prevents the one or more remaining memory cells from being read may be applied to one or more word lines corresponding to the one or more remaining memory cells during the read operation.

일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하고, 상기 3차원 플래시 메모리는, 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여, 적어도 두 개 이상의 메모리 셀들을 대상 메모리 셀들로 선택하고 상기 대상 메모리 셀들을 대상으로 상기 프로그램 동작을 동시에 수행하는 것을 특징으로 한다.According to an embodiment, a 3D flash memory may include a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines, wherein the three-dimensional flash memory includes: , in order to improve boosting efficiency in an unselected memory cell string during a program operation, at least two or more memory cells are selected as target memory cells and the program operation is simultaneously performed on the target memory cells.

일 측면에 따르면, 상기 프로그램 동작 시 상기 복수의 워드 라인들 중 대상 메모리 셀들에 대응하는 워드 라인들에는, 상기 프로그램 동작을 위한 프로그램 전압이 동일하게 각각 인가되는 것을 특징으로 할 수 있다.According to one aspect, the program voltage for the program operation may be equally applied to word lines corresponding to target memory cells among the plurality of word lines during the program operation.

다른 일 측면에 따르면, 상기 비선택된 메모리 셀 스트링에 포함되는 채널층은, 상기 대상 메모리 셀들에 대응하는 워드 라인들에 인가되는 프로그램 전압들에 의해 부스팅되는 것을 특징으로 할 수 있다.According to another aspect, the channel layer included in the unselected memory cell string may be boosted by program voltages applied to word lines corresponding to the target memory cells.

또 다른 일 측면에 따르면, 상기 대상 메모리 셀들은, 판독 동작에서 순차적으로 판독되는 것을 특징으로 할 수 있다.According to another aspect, the target memory cells may be sequentially read in a read operation.

또 다른 일 측면에 따르면, 상기 판독 동작 시 상기 대상 메모리 셀들에 대응하는 워드 라인들에는, 상기 대상 메모리 셀들이 각기 순차적인 판독 대상이 되기 위하여, 판독 전압이 순차적으로 인가되고, 상기 대상 메모리 셀들 중 상기 판독 대상이 되는 어느 하나의 대상 메모리 셀을 제외한 판독 전압이 인가되지 않는 적어도 하나의 나머지 대상 메모리 셀에 대응하는 적어도 하나의 워드 라인에는, 상기 적어도 하나의 나머지 대상 메모리 셀이 판독되지 않도록 패스 전압이 인가되는 것을 특징으로 할 수 있다.According to another aspect, in the read operation, a read voltage is sequentially applied to the word lines corresponding to the target memory cells so that the target memory cells are sequentially read targets, and one of the target memory cells is sequentially applied. At least one word line corresponding to at least one remaining target memory cell to which a read voltage is not applied except for any one target memory cell to be read, pass voltage so that the at least one remaining target memory cell is not read It may be characterized in that it is approved.

일 실시예에 따르면, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 프로그램 동작은, 상기 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여, 상기 복수의 메모리 셀들 중 상기 프로그램 동작의 대상이 되는 대상 메모리 셀을 제외한 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 부스팅 전압을 인가하는 단계; 및 상기 대상 메모리 셀에 대응하는 워드 라인에 인가되는 프로그램 전압과 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 인가되는 부스팅 전압에 의해 상기 비선택된 메모리 셀 스트링에 포함되는 채널층을 부스팅시키는 단계를 포함한다.According to an embodiment, a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines. In order to improve boosting efficiency in an unselected memory cell string during the program operation, one or more word lines corresponding to one or more remaining memory cells excluding a target memory cell to be subjected to the program operation among the plurality of memory cells. applying a boosting voltage to and boosting the channel layer included in the unselected memory cell string by a program voltage applied to a word line corresponding to the target memory cell and a boosting voltage applied to one or more word lines corresponding to the one or more remaining memory cells. includes steps.

일 실시예에 따르면, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 판독 동작은, 상기 복수의 메모리 셀들 중 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여 부스팅 전압이 인가된 하나 이상의 워드 라인에 대응하는 하나 이상의 나머지 메모리 셀을 상기 판독 동작에서 판독 대상으로 선택하지 않는 단계; 및 상기 판독 동작의 대상이 되는 대상 메모리 셀에 대한 판독 동작을 수행하는 단계를 포함한다.According to an embodiment, a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines. In order to improve boosting efficiency in an unselected memory cell string during a program operation among the plurality of memory cells, one or more remaining memory cells corresponding to one or more word lines to which a boosting voltage is applied is selected as a read target in the read operation. not step; and performing a read operation on a target memory cell that is a target of the read operation.

일 측면에 따르면, 상기 선택하지 않는 단계는, 상기 판독 동작 시 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에, 상기 하나 이상의 나머지 메모리 셀이 판독되지 않도록 하는 패스 전압을 인가하는 단계인 것을 특징으로 할 수 있다.According to one aspect, the non-selecting step is a step of applying a pass voltage that prevents the one or more remaining memory cells from being read to one or more word lines corresponding to the one or more remaining memory cells during the read operation. can be characterized.

일 실시예에 따르면, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여, 적어도 두 개 이상의 메모리 셀들을 대상 메모리 셀들로 선택하는 단계; 및 상기 대상 메모리 셀들을 대상으로 상기 프로그램 동작을 동시에 수행하는 단계를 포함하고, 상기 수행하는 단계는, 상기 프로그램 동작 시 상기 복수의 워드 라인들 중 대상 메모리 셀들에 대응하는 워드 라인들에, 상기 프로그램 동작을 위한 프로그램 전압을 동일하게 각각 인가하는 단계인 것을 특징으로 한다.According to an embodiment, a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines. The method may include selecting at least two or more memory cells as target memory cells to improve boosting efficiency in an unselected memory cell string during the program operation; and simultaneously performing the program operation on the target memory cells, wherein performing the program operation includes: performing the program on word lines corresponding to target memory cells among the plurality of word lines during the program operation It is characterized in that it is a step of equally applying the program voltages for operation.

일 측면에 따르면, 상기 인가하는 단계는, 상기 대상 메모리 셀들에 대응하는 워드 라인들에 인가되는 프로그램 전압들에 의해 상기 비선택된 메모리 셀 스트링에 포함되는 채널층을 부스팅시키는 단계를 포함하는 것을 특징으로 할 수 있다.According to an aspect, the applying may include boosting a channel layer included in the unselected memory cell string by program voltages applied to word lines corresponding to the target memory cells. can do.

일 실시예에 따르면, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 판독 동작 방법은, 상기 복수의 메모리 셀들 중 프로그램 동작을 동시에 수행한 대상 메모리 셀들을 순차적으로 판독하는 단계를 포함한다.According to an embodiment, a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines. The method includes sequentially reading target memory cells to which a program operation is simultaneously performed among the plurality of memory cells.

일 측면에 따르면, 상기 대상 메모리 셀들을 순차적으로 판독하는 단계는, 상기 판독 동작 시 상기 대상 메모리 셀들에 대응하는 워드 라인들에, 상기 대상 메모리 셀들이 각기 순차적인 판독 대상이 되기 위하여, 판독 전압을 순차적으로 인가하는 단계; 및 상기 대상 메모리 셀들 중 상기 판독 대상이 되는 어느 하나의 대상 메모리 셀을 제외한 판독 전압이 인가되지 않는 적어도 하나의 나머지 대상 메모리 셀에 대응하는 적어도 하나의 워드 라인에, 상기 적어도 하나의 나머지 대상 메모리 셀이 판독되지 않도록 패스 전압을 인가하는 단계를 포함하는 것을 특징으로 할 수 있다.According to an aspect, sequentially reading the target memory cells may include applying a read voltage to word lines corresponding to the target memory cells during the read operation so that the target memory cells are sequentially read targets. applying sequentially; and the at least one remaining target memory cell in at least one word line corresponding to at least one remaining target memory cell to which a read voltage is not applied except for one of the target memory cells to be read It may be characterized in that it includes the step of applying a pass voltage so that the reading is not performed.

일 실시예들은 프로그램 동작 시 대상 메모리 셀을 제외한 하나 이상의 나머지 메모리 셀에 부스팅 전압을 인가하는 방식 또는 적어도 두 개 이상의 대상 메모리 셀들을 대상으로 프로그램 동작을 동시에 수행하는 방식을 제안함으로써, 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하는 3차원 플래시 메모리 및 그 동작 방법을 제공할 수 있다.Some embodiments propose a method of applying a boosting voltage to one or more remaining memory cells excluding a target memory cell during a program operation or a method of simultaneously performing a program operation on at least two or more target memory cells during a program operation. It is possible to provide a three-dimensional flash memory that improves boosting efficiency in a selected memory cell string, and a method of operating the same.

따라서, 일 실시예들은 셀 특성 및 신뢰성이 열화되는 문제점을 해결할 수 있다.Accordingly, the exemplary embodiments may solve problems in which cell characteristics and reliability are deteriorated.

도 1은 기존의 3차원 플래시 메모리가 갖는 문제점을 설명하기 위한 X-Z 단면도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.
도 3은 도 2에 도시된 3차원 플래시 메모리에서 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위한 제1 방식을 설명하기 위한 X-Z 단면도이다.
도 4는 도 3을 참조하여 설명된 제1 방식에 기반한 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 5는 도 3을 참조하여 설명된 제1 방식에 기반한 3차원 플래시 메모리의 판독 동작을 나타낸 플로우 차트이다.
도 6은 도 4 내지 5를 참조하여 설명된 프로그램 동작 및 판독 동작에서의 전압 인가 특성을 설명하기 위한 도면이다.
도 7은 도 2에 도시된 3차원 플래시 메모리에서 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위한 제2 방식을 설명하기 위한 X-Z 단면도이다.
도 8은 도 7을 참조하여 설명된 제2 방식에 기반한 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 9는 도 7을 참조하여 설명된 제2 방식에 기반한 3차원 플래시 메모리의 판독 동작을 나타낸 플로우 차트이다.
도 10은 도 8 내지 9를 참조하여 설명된 프로그램 동작 및 판독 동작에서의 전압 인가 특성을 나타낸 도면이다.1 is an XZ cross-sectional view for explaining a problem with a conventional three-dimensional flash memory.
2 is an XZ cross-sectional view illustrating a three-dimensional flash memory according to an exemplary embodiment.
FIG. 3 is an XZ cross-sectional view illustrating a first method for improving boosting efficiency in an unselected memory cell string in the 3D flash memory shown in FIG. 2 .
4 is a flowchart illustrating a program operation of a 3D flash memory based on the first method described with reference to FIG. 3 .
5 is a flowchart illustrating a read operation of a 3D flash memory based on the first method described with reference to FIG. 3 .
FIG. 6 is a diagram for explaining voltage application characteristics in the program operation and the read operation described with reference to FIGS. 4 to 5 .
FIG. 7 is an XZ cross-sectional view illustrating a second method for improving boosting efficiency in an unselected memory cell string in the 3D flash memory shown in FIG. 2 .
8 is a flowchart illustrating a program operation of a 3D flash memory based on the second method described with reference to FIG. 7 .
9 is a flowchart illustrating a read operation of a 3D flash memory based on the second method described with reference to FIG. 7 .
10 is a diagram illustrating voltage application characteristics in a program operation and a read operation described with reference to FIGS. 8 to 9 .

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the examples. Also, like reference numerals in each figure denote like members.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the terms used in this specification are terms used to properly express the preferred embodiment of the present invention, which may vary depending on the intention of a user or operator or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the content throughout this specification.

도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 X-Z 단면도이다. 이하, 3차원 플래시 메모리(200)는 설명의 편의를 위해, 복수의 메모리 셀 스트링들(210, 220)의 상부에 위치하는 비트 라인, 복수의 메모리 셀 스트링들(210, 220)의 하부에 위치하는 소스 라인, 복수의 워드 라인들(230)의 사이에 교번하며 개재되는 복수의 절연층들 등의 구성요소가 생략된 채 도시 및 설명될 수 있다.2 is an X-Z cross-sectional view illustrating a three-dimensional flash memory according to an exemplary embodiment. Hereinafter, for convenience of description, the 3D flash memory 200 is positioned below the bit line and the plurality of memory cell strings 210 and 220 positioned above the plurality of memory cell strings 210 and 220 . Components such as a source line and a plurality of insulating layers alternately interposed between the plurality of word lines 230 may be omitted and described.

도 2를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(200)는, 복수의 워드 라인들(230) 및 복수의 메모리 셀 스트링들(210, 220)을 포함한다.Referring to FIG. 2 , the 3D flash memory 200 according to an embodiment includes a plurality of word lines 230 and a plurality of memory cell strings 210 and 220 .

복수의 워드 라인들(230)은 기판(205) 상 수평 방향(예컨대, X 방향)으로 연장 형성된 채 순차적으로 적층되며, 각각이 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Cu(구리), Mo(몰리브덴), Ru(루테늄) 또는 Au(금)과 같은 도전성 물질(설명된 금속 물질 이외에도 ALD 형성 가능한 모든 금속 물질이 포함됨)로 형성되어 각각에 대응하는 메모리 셀들로 전압을 인가하여 메모리 동작(판독 동작, 프로그램 동작 및 소거 동작 등)을 수행할 수 있다. 이러한 복수의 워드 라인들(230)의 사이에는 절연 물질로 형성되는 복수의 절연층들(미도시)이 개재될 수 있다.A plurality of word lines 230 are sequentially stacked while extending in a horizontal direction (eg, X direction) on the substrate 205 , respectively, W (tungsten), Ti (titanium), Ta (tantalum), Cu ( Copper), Mo (molybdenum), Ru (ruthenium), or Au (gold) is formed of a conductive material (all metal materials capable of forming ALDs are included in addition to the described metal materials), and a voltage is applied to the corresponding memory cells. Memory operations (such as a read operation, a program operation, and an erase operation) may be performed. A plurality of insulating layers (not shown) formed of an insulating material may be interposed between the plurality of word lines 230 .

이러한 복수의 워드 라인들(230)의 상단에는 SSL(String Selection Line)이 배치될 수 있으며, 하단에는 GSL(Ground Selection Line)이 배치될 수 있다.A String Selection Line (SSL) may be disposed at the upper end of the plurality of word lines 230 , and a Ground Selection Line (GSL) may be disposed at the lower end of the plurality of word lines 230 .

복수의 스트링들(210, 220)은 복수의 워드 라인들(230)을 관통하여 기판(205) 상 수직 방향(예컨대, Z 방향)으로 연장 형성되는 가운데, 각각이 채널층(211, 221) 및 전하 저장층(212, 222)을 포함함으로써, 복수의 워드 라인들(230)에 대응하는 복수의 메모리 셀들(240)을 구성할 수 있다.The plurality of strings 210 and 220 pass through the plurality of word lines 230 and are formed to extend in a vertical direction (eg, Z direction) on the substrate 205 , and respectively include the channel layers 211 and 221 and By including the charge storage layers 212 and 222 , a plurality of memory cells 240 corresponding to the plurality of word lines 230 may be configured.

전하 저장층(212, 222)은 채널층(211, 221)을 감싸도록 연장 형성된 채, 복수의 워드 라인들(230)을 통해 인가되는 전압에 의한 전하가 저장되는 구성요소로서, 3차원 플래시 메모리(200)에서 데이터 저장소의 역할을 할 수 있다. 일례로, 전하 저장층(212, 222)으로는 ONO(Oxide-Nitride-Oxide)층이 사용될 수 있다.The charge storage layers 212 and 222 are formed to extend to surround the channel layers 211 and 221 , and are a component for storing charges caused by voltages applied through the plurality of word lines 230 , and are a three-dimensional flash memory. (200) may serve as a data store. For example, an oxide-nitride-oxide (ONO) layer may be used as the charge storage layers 212 and 222 .

채널층(211, 221)은 복수의 워드 라인들(230), SSL, GSL, 비트 라인을 통해 인가되는 전압에 의해 메모리 동작을 수행하는 구성요소로서, 딘결정질의 실리콘 또는 폴리 실리콘으로 형성될 수 있다.The channel layers 211 and 221 are components that perform a memory operation by a voltage applied through the plurality of word lines 230, SSL, GSL, and bit lines, and may be formed of crystalline silicon or polysilicon. there is.

이 때, 복수의 스트링들(210, 220)은, 프로그램 동작의 대상이 되는 대상 메모리 셀(241)을 포함하는지 여부에 따라, 대상 메모리 셀(241)을 포함하는 메모리 셀 스트링(210)의 경우 선택된 메모리 셀 스트링으로 명명될 수 있으며, 대상 메모리 셀(241)을 포함하지 않는 메모리 셀 스트링(220)의 경우 비선택된 메모리 셀 스트링으로 명명될 수 있다.In this case, in the case of the memory cell string 210 including the target memory cell 241 , the plurality of strings 210 and 220 depends on whether or not the target memory cell 241 that is the target of the program operation is included. It may be named as a selected memory cell string, and in the case of the memory cell string 220 that does not include the target memory cell 241 , it may be named as an unselected memory cell string.

이와 같은 구조의 3차원 플래시 메모리(200)는, 대상 메모리 셀(241)을 제외한 하나 이상의 나머지 메모리 셀(242)에 부스팅 전압을 인가하는 제1 방식 또는 적어도 두 개 이상의 대상 메모리 셀들(241, 243)을 대상으로 프로그램 동작을 동시에 수행하는 제2 방식 중 어느 하나의 방식에 기반하여, 프로그램 동작을 수행함으로써, 비선택된 메모리 셀 스트링(220)에서의 부스팅 효율을 개선할 수 있다.In the three-dimensional flash memory 200 having such a structure, a first method of applying a boosting voltage to one or more remaining memory cells 242 excluding the target memory cell 241 or at least two or more target memory cells 241 and 243 ), the boosting efficiency in the unselected memory cell string 220 may be improved by performing the program operation based on any one of the second methods of simultaneously performing the program operation on the target.

제1 방식을 활용하는 것에 대해서는 아래의 도 3 내지 6을 참조하여 설명하고, 제2 방식을 활용하는 것에 대해서는 아래의 도 7 내지 10을 참조하여 설명하기로 한다.The use of the first method will be described with reference to FIGS. 3 to 6 below, and the use of the second method will be described with reference to FIGS. 7 to 10 below.

도 3은 도 2에 도시된 3차원 플래시 메모리에서 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위한 제1 방식을 설명하기 위한 X-Z 단면도이고, 도 4는 도 3을 참조하여 설명된 제1 방식에 기반한 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이며, 도 5는 도 3을 참조하여 설명된 제1 방식에 기반한 3차원 플래시 메모리의 판독 동작을 나타낸 플로우 차트이고, 도 6은 도 4 내지 5를 참조하여 설명된 프로그램 동작 및 판독 동작에서의 전압 인가 특성을 설명하기 위한 도면이다.FIG. 3 is an XZ cross-sectional view illustrating a first method for improving boosting efficiency in an unselected memory cell string in the 3D flash memory shown in FIG. 2 , and FIG. 4 is the first method described with reference to FIG. 3 . is a flowchart illustrating a program operation of a three-dimensional flash memory based on It is a diagram for explaining voltage application characteristics in the program operation and the read operation described with reference to FIG.

도 3을 참조하면, 일 실시예에 따른 3차원 플래시 메모리(300)는, 복수의 메모리 셀들(310)을 구성함에 있어, 프로그램 동작 시 비선택된 메모리 셀 스트링(320)에서의 부스팅 효율을 개선하기 위하여 복수의 메모리 셀들(310) 중 대상 메모리 셀(312)을 제외한 하나 이상의 나머지 메모리 셀(311)에 부스팅 전압(Vboosting)을 인가하는 것을 특징으로 한다.Referring to FIG. 3 , in the 3D flash memory 300 according to an embodiment, in configuring the plurality of memory cells 310 , boosting efficiency in the unselected memory cell string 320 during a program operation is improved. To this end, the boosting voltage Vboosting is applied to one or more remaining memory cells 311 excluding the target memory cell 312 among the plurality of memory cells 310 .

하나 이상의 나머지 메모리 셀(311)에 부스팅 전압을 인가하는 제1 방식을 적용한 3차원 플래시 메모리(300)는, 프로그램 동작 시 프로그램 동작의 대상이 되는 대상 메모리 셀(312)에 대응하는 워드 라인(332)에 프로그램 전압(Vpgm)을 인가할 때, 복수의 워드 라인들(330) 중 하나 이상의 나머지 메모리 셀(311)에 대응하는 하나 이상의 워드 라인(331)에는 부스팅 전압을 인가할 수 있다.In the 3D flash memory 300 to which the first method of applying the boosting voltage to one or more remaining memory cells 311 is applied, the word line 332 corresponding to the target memory cell 312 that is the target of the program operation during a program operation. ), a boosting voltage may be applied to one or more word lines 331 corresponding to one or more remaining memory cells 311 among the plurality of word lines 330 .

따라서, 비선택된 메모리 셀 스트링(320)에 포함되는 채널층은, 이에 응답하여 대상 메모리 셀(312)에 대응하는 워드 라인(332)에 인가되는 프로그램 전압과 하나 이상의 나머지 메모리 셀(311)에 대응하는 하나 이상의 워드 라인(331)에 인가되는 부스팅 전압 모두에 의해 부스팅될 수 있어, 부스팅 효율이 기존에 비해 2배로 개선될 수 있다.Accordingly, the channel layer included in the unselected memory cell string 320 corresponds to the program voltage applied to the word line 332 corresponding to the target memory cell 312 and the one or more remaining memory cells 311 in response thereto. may be boosted by all of the boosting voltages applied to the one or more word lines 331 , so that boosting efficiency may be doubled compared to the conventional one.

이 때, 부스팅 전압은 하나 이상의 나머지 메모리 셀(311)이 프로그램 되지 않도록 하는 패스 전압(Vpass)보다 큰 값을 갖는 전압으로서, 프로그램 전압과 유사한 값(프로그램 전압을 기준으로 기 설정된 값의 범위 내에 위치하는 값) 또는 동일한 값을 가질 수 있다. 일례로, 부스팅 전압은 프로그램 전압의 값인 20V로 설정될 수 있다.In this case, the boosting voltage is a voltage having a value greater than the pass voltage Vpass for preventing the one or more remaining memory cells 311 from being programmed, and has a value similar to the program voltage (located within a range of a preset value based on the program voltage). value) or the same value. For example, the boosting voltage may be set to 20V, which is a value of the program voltage.

여기서, 프로그램 동작 시 부스팅 전압이 인가되는 하나 이상의 나머지 메모리 셀(311)은, 판독 동작에서 판독 대상으로 선택되지 않는 더미 셀로 사용될 수 있다. 예를 들어, 3차원 플래시 메모리(300)는 판독 동작 시 하나 이상의 나머지 메모리 셀(311)에 대응하는 하나 이상의 워드 라인(331)에 패스 전압(Vpass)을 인가함으로써, 하나 이상의 나머지 메모리 셀(311)이 판독 대상으로 선택되지 않는 더미 셀로 사용되도록 할 수 있다.Here, the one or more remaining memory cells 311 to which the boosting voltage is applied during the program operation may be used as dummy cells that are not selected as a read target in the read operation. For example, the three-dimensional flash memory 300 applies a pass voltage Vpass to one or more word lines 331 corresponding to the one or more remaining memory cells 311 during a read operation, thereby generating one or more remaining memory cells 311 . ) can be used as a dummy cell that is not selected as a read target.

이처럼 적어도 하나의 더미 셀(311)은 데이터 저장 및 판독에 어떠한 영향도 없이 더미 셀로 사용되는 가운데 비선택된 메모리 셀 스트링(320)에서의 부스팅 효율을 개선하는 역할을 담당할 수 있는 바, 프로그램 동작 시 하나 이상의 나머지 메모리 셀(311)에 부스팅 전압을 인가하는 제1 방식을 활용한 프로그램 동작은 도 4와 같이 수행될 수 있다.As such, the at least one dummy cell 311 is used as a dummy cell without any effect on data storage and reading, and may play a role in improving boosting efficiency in the unselected memory cell string 320 , when performing a program operation. A program operation using the first method of applying a boosting voltage to one or more remaining memory cells 311 may be performed as shown in FIG. 4 .

단계(S410)에서 3차원 플래시 메모리(300)는, 프로그램 동작 시 비선택된 메모리 셀 스트링(320)에서의 부스팅 효율을 개선하기 위하여, 복수의 메모리 셀들(310) 중 프로그램 동작의 대상이 되는 대상 메모리 셀(312)을 제외한 하나 이상의 나머지 메모리 셀(311)에 대응하는 하나 이상의 워드 라인(331)에 부스팅 전압을 인가할 수 있다.In step S410 , the 3D flash memory 300 is a target memory of the plurality of memory cells 310 to be subjected to the program operation in order to improve boosting efficiency in the non-selected memory cell string 320 during the program operation. A boosting voltage may be applied to one or more word lines 331 corresponding to one or more remaining memory cells 311 excluding the cell 312 .

이에, 단계(S420)에서 3차원 플래시 메모리(300)는, 대상 메모리 셀(312)에 대응하는 워드 라인(332)에 인가되는 프로그램 전압과 하나 이상의 나머지 메모리 셀(311)에 대응하는 하나 이상의 워드 라인(331)에 인가되는 부스팅 전압에 의해, 비선택된 메모리 셀 스트링(320)에 포함되는 채널층을 부스팅시킬 수 있다.Accordingly, in step S420 , the 3D flash memory 300 performs the program voltage applied to the word line 332 corresponding to the target memory cell 312 and one or more words corresponding to the one or more remaining memory cells 311 . The channel layer included in the unselected memory cell string 320 may be boosted by the boosting voltage applied to the line 331 .

또한, 적어도 하나의 더미 셀(311)에 기반하는 제1 방식을 활용한 프로그램 동작 이후에 수행되는 판독 동작은 도 5와 같이 수행될 수 있다.Also, a read operation performed after the program operation using the first method based on at least one dummy cell 311 may be performed as shown in FIG. 5 .

단계(S510)에서 3차원 플래시 메모리(300)는, 복수의 메모리 셀들(310) 중 프로그램 동작 시 비선택된 메모리 셀 스트링(320)에서의 부스팅 효율을 개선하기 위하여 부스팅 전압이 인가된 하나 이상의 워드 라인(331)에 대응하는 하나 이상의 나머지 메모리 셀(311)을 판독 동작에서 판독 대상으로 선택하지 않을 수 있다. 보다 상세하게, 3차원 플래시 메모리(300)는 판독 동작 시 하나 이상의 나머지 메모리 셀(311)에 대응하는 하나 이상의 워드 라인(331)에, 하나 이상의 나머지 메모리 셀(311)이 판독되지 않도록 하는 패스 전압(Vpass)을 인가함으로써, 하나 이상의 나머지 메모리 셀(311)을 판독 대상으로 선택하지 않을 수 있다.In step S510 , the 3D flash memory 300 performs one or more word lines to which a boosting voltage is applied to improve boosting efficiency in the unselected memory cell string 320 during a program operation among the plurality of memory cells 310 . One or more remaining memory cells 311 corresponding to 331 may not be selected as a read target in the read operation. In more detail, the 3D flash memory 300 has a pass voltage that prevents the one or more remaining memory cells 311 from being read into one or more word lines 331 corresponding to the one or more remaining memory cells 311 during a read operation. By applying (Vpass), one or more remaining memory cells 311 may not be selected as a read target.

따라서, 단계(S520)에서 3차원 플래시 메모리(300)는, 판독 동작의 대상이 되는 대상 메모리 셀(312)에 대한 판독 동작을 수행할 수 있다. 대상 메모리 셀(312)에 대한 판독 동작은 기존의 3차원 플래시 메모리에서의 판독 동작과 동일하게 수행되므로 이에 대한 상세한 설명은 생략하기로 한다.Accordingly, in operation S520 , the 3D flash memory 300 may perform a read operation on the target memory cell 312 that is the target of the read operation. Since the read operation for the target memory cell 312 is performed in the same manner as the read operation in the conventional 3D flash memory, a detailed description thereof will be omitted.

설명된 제1 방식에 기반한 프로그램 동작과 판독 동작은 순차적으로 수행될 수 있으며, 프로그램 동작과 판독 동작에서 인가되는 전압 인가 특성은 도 6과 같다. 예를 들어, 프로그램 동작에서 대상 메모리 셀(312)에 대응하는 워드 라인(332)에 인가되는 프로그램 전압(Vpgm)(하나 이상의 나머지 메모리 셀(311)에 대응하는 하나 이상의 워드 라인(331)에 인가되는 부스팅 전압)은 610과 같으며, 판독 동작에서 대상 메모리 셀(312)에 대응하는 워드 라인(332)에 인가되는 판독 전압(Vverify)은 620과 같다. 이 때, 판독 동작에서 하나 이상의 나머지 메모리 셀(311)에 대응하는 하나 이상의 워드 라인(331)에는 620의 판독 전압의 값보다 큰 패스 전압(Vpass)이 인가될 수 있다.The program operation and the read operation based on the first described method may be sequentially performed, and the voltage application characteristics applied in the program operation and the read operation are as shown in FIG. 6 . For example, in a program operation, a program voltage Vpgm applied to the word line 332 corresponding to the target memory cell 312 (applied to one or more word lines 331 corresponding to one or more remaining memory cells 311 ) boosting voltage) is equal to 610, and the read voltage Vverify applied to the word line 332 corresponding to the target memory cell 312 in the read operation is equal to 620. In this case, a pass voltage Vpass greater than the read voltage value of 620 may be applied to one or more word lines 331 corresponding to the one or more remaining memory cells 311 in the read operation.

도 7은 도 2에 도시된 3차원 플래시 메모리에서 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위한 제2 방식을 설명하기 위한 X-Z 단면도이고, 도 8은 도 7을 참조하여 설명된 제2 방식에 기반한 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이며, 도 9는 도 7을 참조하여 설명된 제2 방식에 기반한 3차원 플래시 메모리의 판독 동작을 나타낸 플로우 차트이고, 도 10은 도 8 내지 9를 참조하여 설명된 프로그램 동작 및 판독 동작에서의 전압 인가 특성을 나타낸 도면이다.7 is an XZ cross-sectional view illustrating a second method for improving boosting efficiency in an unselected memory cell string in the 3D flash memory shown in FIG. 2 , and FIG. 8 is a second method described with reference to FIG. 7 . is a flowchart illustrating a program operation of a three-dimensional flash memory based on It is a diagram showing voltage application characteristics in the program operation and the read operation described with reference to .

도 7을 참조하면, 다른 일 실시예에 따른 3차원 플래시 메모리(700)는, 프로그램 동작 시 비선택된 메모리 셀 스트링(710)에서의 부스팅 효율을 개선하기 위하여, 복수의 메모리 셀들(720) 중 적어도 두 개 이상의 메모리 셀들(721, 722)을 대상 메모리 셀들로 선택하고 대상 메모리 셀들(721, 722)을 대상으로 프로그램 동작을 동시에 수행함을 특징으로 한다.Referring to FIG. 7 , in the 3D flash memory 700 according to another exemplary embodiment, in order to improve boosting efficiency in an unselected memory cell string 710 during a program operation, at least one of a plurality of memory cells 720 . It is characterized in that two or more memory cells 721 and 722 are selected as target memory cells and a program operation is simultaneously performed on the target memory cells 721 and 722 .

이처럼 적어도 두 개 이상의 대상 메모리 셀들(721, 722)을 대상으로 프로그램 동작을 동시에 수행하는 제2 방식을 적용한 3차원 플래시 메모리(700)에서는, 프로그램 동작 시 복수의 워드 라인들(730) 중 대상 메모리 셀들(721, 722)에 대응하는 워드 라인들(731, 732)에 프로그램 전압(Vpgm)을 동일하게 각각 인가할 수 있다.As such, in the 3D flash memory 700 to which the second method of simultaneously performing a program operation on at least two or more target memory cells 721 and 722 is applied, a target memory among a plurality of word lines 730 during a program operation The program voltage Vpgm may be equally applied to the word lines 731 and 732 corresponding to the cells 721 and 722 , respectively.

따라서, 비선택된 메모리 셀 스트링(710)에 포함되는 채널층은, 이에 응답하여 대상 메모리 셀들(721, 722)에 대응하는 워드 라인(731, 732)에 인가되는 프로그램 전압들 모두에 의해 부스팅될 수 있어, 부스팅 효율이 기존에 비해 2배로 개선될 수 있다.Accordingly, the channel layer included in the unselected memory cell string 710 may be boosted by all of the program voltages applied to the word lines 731 and 732 corresponding to the target memory cells 721 and 722 in response thereto. Therefore, boosting efficiency can be improved twice compared to the existing one.

여기서, 적어도 두 개 이상의 대상 메모리 셀들(721, 722)은 판독 동작에서 순차적으로 판독될 수 있다. 보다 상세하게, 판독 동작 시 대상 메모리 셀들(721, 722)에 대응하는 워드 라인들(731, 732)에 대상 메모리 셀들(721, 722)이 각기 순차적인 판독 대상이 되기 위한 판독 전압(Vverify)이 순차적으로 인가되고, 대상 메모리 셀들(721, 722) 중 판독 대상이 되는 어느 하나의 대상 메모리 셀(721)을 제외한 판독 전압이 인가되지 않는 적어도 하나의 나머지 대상 메모리 셀(722)에 대응하는 적어도 하나의 워드 라인(732)에 적어도 하나의 나머지 대상 메모리 셀(722)이 판독되지 않도록 패스 전압(Vpass)이 인가됨으로써, 적어도 두 개 이상의 대상 메모리 셀들(721, 722)은 순차적으로 판독될 수 있다.Here, at least two or more target memory cells 721 and 722 may be sequentially read in a read operation. In more detail, during a read operation, a read voltage Vverify for sequentially becoming a read target of the target memory cells 721 and 722 is applied to the word lines 731 and 732 corresponding to the target memory cells 721 and 722 , respectively. At least one corresponding to at least one remaining target memory cell 722 that is sequentially applied and to which a read voltage is not applied except for any one of the target memory cells 721 and 722 to be read At least two target memory cells 721 and 722 may be sequentially read by applying the pass voltage Vpass to the word line 732 of , so that the at least one remaining target memory cell 722 is not read.

예를 들어, 대상 메모리 셀들(721, 722)이 두 개 포함되는 경우, 대상 메모리 셀들(721, 722) 중 제1 대상 메모리 셀(721)에 대응하는 워드 라인(731)에 판독 전압이 인가되고 제2 대상 메모리 셀(722)에 대응하는 워드 라인(732)에 패스 전압이 인가되어 제1 대상 메모리 셀(721)에 대한 판독이 이루어진 뒤, 제1 대상 메모리 셀(721)에 대응하는 워드 라인(731)에 패스 전압이 인가되고 제2 대상 메모리 셀(722)에 대응하는 워드 라인(732)에 판독 전압이 인가되어 제2 대상 메모리 셀(722)에 대한 판독이 이루어질 수 있다.For example, when two target memory cells 721 and 722 are included, a read voltage is applied to the word line 731 corresponding to the first target memory cell 721 among the target memory cells 721 and 722 , and After the pass voltage is applied to the word line 732 corresponding to the second target memory cell 722 to read the first target memory cell 721 , the word line corresponding to the first target memory cell 721 . A pass voltage is applied to 731 and a read voltage is applied to the word line 732 corresponding to the second target memory cell 722 , so that reading of the second target memory cell 722 may be performed.

이와 같이 적어도 두 개 이상의 대상 메모리 셀들(721, 722)을 대상으로 프로그램 동작을 동시에 수행하는 제2 방식을 활용한 프로그램 동작은 도 8과 같이 수행될 수 있다.As described above, a program operation using the second method of simultaneously performing a program operation on at least two target memory cells 721 and 722 may be performed as shown in FIG. 8 .

단계(S810)에서 3차원 플래시 메모리(700)는, 프로그램 동작 시 비선택된 메모리 셀 스트링(710)에서의 부스팅 효율을 개선하기 위하여, 복수의 메모리 셀들(720) 중 적어도 두 개 이상의 메모리 셀들(721, 722)을 대상 메모리 셀들로 선택할 수 있다.In operation S810 , the 3D flash memory 700 performs at least two memory cells 721 among the plurality of memory cells 720 to improve boosting efficiency in the unselected memory cell string 710 during a program operation. , 722) may be selected as target memory cells.

이에, 단계(S820)에서 3차원 플래시 메모리(700)는, 복수의 워드 라인들(730) 중 대상 메모리 셀들(721, 722)에 대응하는 워드 라인들(731, 732)에 프로그램 전압을 동일하게 각각 인가함으로써, 대상 메모리 셀들(721, 722)을 대상으로 프로그램 동작을 동시에 수행할 수 있다. 대상 메모리 셀들(721, 722)에 대응하는 워드 라인들(731, 732)에 프로그램 전압이 동일하게 각각 인가됨에 의해, 3차원 플래시 메모리(700)는 비선택된 메모리 셀 스트링(710)에 포함되는 채널층을 부스팅시킬 수 있다.Accordingly, in operation S820 , the 3D flash memory 700 applies the same program voltage to the word lines 731 and 732 corresponding to the target memory cells 721 and 722 among the plurality of word lines 730 . By applying each application, a program operation may be simultaneously performed on the target memory cells 721 and 722 . As the program voltages are equally applied to the word lines 731 and 732 corresponding to the target memory cells 721 and 722 , respectively, the 3D flash memory 700 generates a channel included in the unselected memory cell string 710 . Layers can be boosted.

또한, 적어도 두 개 이상의 대상 메모리 셀들(721, 722)을 대상으로 프로그램 동작을 동시에 수행하는 제2 방식을 활용한 프로그램 동작 이후에 수행되는 판독 동작은 도 9와 같이 수행될 수 있다.Also, a read operation performed after a program operation using the second method of simultaneously performing a program operation on at least two target memory cells 721 and 722 may be performed as shown in FIG. 9 .

3차원 플래시 메모리(700)는 단계(S910)를 통해, 복수의 메모리 셀들(720) 중 프로그램 동작을 동시에 수행한 대상 메모리 셀들(721, 722)을 순차적으로 판독할 수 있다.The 3D flash memory 700 may sequentially read the target memory cells 721 and 722 on which the program operation is simultaneously performed among the plurality of memory cells 720 through operation S910 .

보다 상세하게, 3차원 플래시 메모리(700)는 단계(S910)를 판독 동작 시 대상 메모리 셀들(721, 722)에 대응하는 워드 라인들(731, 732)에 대상 메모리 셀들(721, 722)이 각기 순차적인 판독 대상이 되기 위한 판독 전압(Vverify)을 순차적으로 인가하는 단계와, 대상 메모리 셀들(721, 722) 중 판독 대상이 되는 어느 하나의 대상 메모리 셀(721)을 제외한 판독 전압이 인가되지 않는 적어도 하나의 나머지 대상 메모리 셀(722)에 대응하는 적어도 하나의 워드 라인(732)에, 적어도 하나의 나머지 대상 메모리 셀(722)이 판독되지 않도록 패스 전압을 인가하는 단계로 구성할 수 있다.In more detail, in the 3D flash memory 700 , in the read operation in step S910 , the target memory cells 721 and 722 are respectively in the word lines 731 and 732 corresponding to the target memory cells 721 and 722 , respectively. Sequentially applying a read voltage Vverify to become a read target sequentially; The step of applying a pass voltage to at least one word line 732 corresponding to the at least one remaining target memory cell 722 so that the at least one remaining target memory cell 722 is not read may be configured.

설명된 제2 방식에 기반한 프로그램 동작과 판독 동작은 순차적으로 수행될 수 있으며, 프로그램 동작과 판독 동작에서 인가되는 전압 인가 특성은 도 10과 같다. 예를 들어, 프로그램 동작에서 대상 메모리 셀들(721, 722)에 대응하는 워드 라인들(731, 732)에 각각 인가되는 프로그램 전압(Vpgm)은 1010과 같으며, 판독 동작에서 대상 메모리 셀들(721, 722)에 대응하는 워드 라인들(731, 732)에 순차적으로 인가되는 판독 전압(Vverify)은 1020, 1030과 같다. 이 때, 판독 동작에서 대상 메모리 셀들(721, 722) 중 순차적인 판독의 대상이 되는 메모리 셀을 제외한 나머지 메모리 셀에는 920, 930의 판독 전압의 값보다 큰 패스 전압(Vpass)이 인가될 수 있다.The program operation and the read operation based on the second method described above may be sequentially performed, and voltage application characteristics applied in the program operation and the read operation are as shown in FIG. 10 . For example, in the program operation, the program voltage Vpgm applied to the word lines 731 and 732 respectively corresponding to the target memory cells 721 and 722 is equal to 1010, and in the read operation, the target memory cells 721, 721, The read voltages Vverify sequentially applied to the word lines 731 and 732 corresponding to 722 are equal to 1020 and 1030. In this case, in the read operation, a pass voltage Vpass greater than the read voltage values of 920 and 930 may be applied to the remaining memory cells excluding the memory cells to be sequentially read among the target memory cells 721 and 722 . .

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible from the above description by those skilled in the art. For example, the described techniques are performed in an order different from the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (18)

기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및
상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-
을 포함하고,
상기 3차원 플래시 메모리는,
프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여, 상기 복수의 메모리 셀들 중 상기 프로그램 동작의 대상이 되는 대상 메모리 셀을 제외한 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 부스팅 전압을 인가하는 것을 특징으로 하는 3차원 플래시 메모리.a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and
a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and the channel layer extending in the vertical direction a charge storage layer extending in a vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines;
including,
The three-dimensional flash memory,
In order to improve boosting efficiency in an unselected memory cell string during a program operation, a boosting voltage is applied to one or more word lines corresponding to one or more remaining memory cells excluding a target memory cell to be subjected to the program operation among the plurality of memory cells. A three-dimensional flash memory, characterized in that applied. 제1항에 있어서,
상기 비선택된 메모리 셀 스트링에 포함되는 채널층은,
상기 대상 메모리 셀에 대응하는 워드 라인에 인가되는 프로그램 전압과 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 인가되는 부스팅 전압에 의해 부스팅되는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
A channel layer included in the unselected memory cell string,
The three-dimensional flash memory is boosted by a program voltage applied to a word line corresponding to the target memory cell and a boosting voltage applied to one or more word lines corresponding to the one or more remaining memory cells. 제1항에 있어서,
상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 인가되는 부스팅 전압은,
상기 하나 이상의 나머지 메모리 셀이 프로그램 되지 않도록 하는 패스 전압보다 큰 값을 갖는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
The boosting voltage applied to one or more word lines corresponding to the one or more remaining memory cells is,
The three-dimensional flash memory, characterized in that it has a value greater than a pass voltage that prevents the one or more remaining memory cells from being programmed. 제3항에 있어서,
상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 인가되는 부스팅 전압은,
상기 대상 메모리 셀에 대응하는 워드 라인에 인가되는 프로그램 전압과 유사한 값을 갖는 것을 특징으로 하는 3차원 플래시 메모리.4. The method of claim 3,
The boosting voltage applied to one or more word lines corresponding to the one or more remaining memory cells is,
A three-dimensional flash memory having a value similar to a program voltage applied to a word line corresponding to the target memory cell. 제1항에 있어서,
상기 하나 이상의 나머지 메모리 셀은,
판독 동작에서 판독 대상으로 선택되지 않는 더미 셀로 사용되는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
the one or more remaining memory cells,
A three-dimensional flash memory characterized in that it is used as a dummy cell that is not selected as a read target in a read operation. 제5항에 있어서,
상기 판독 동작 시 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에는,
상기 하나 이상의 나머지 메모리 셀이 판독되지 않도록 하는 패스 전압이 인가되는 것을 특징으로 하는 3차원 플래시 메모리.6. The method of claim 5,
In the one or more word lines corresponding to the one or more remaining memory cells during the read operation,
A three-dimensional flash memory, characterized in that a pass voltage is applied so that the one or more remaining memory cells are not read. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및
상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-
을 포함하고,
상기 3차원 플래시 메모리는,
프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여, 적어도 두 개 이상의 메모리 셀들을 대상 메모리 셀들로 선택하고 상기 대상 메모리 셀들을 대상으로 상기 프로그램 동작을 동시에 수행하는 것을 특징으로 하는 3차원 플래시 메모리.a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and
a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and the channel layer extending in the vertical direction a charge storage layer extending in a vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines;
including,
The three-dimensional flash memory,
In order to improve boosting efficiency in an unselected memory cell string during a program operation, at least two or more memory cells are selected as target memory cells and the program operation is simultaneously performed on the target memory cells. flash memory. 제7항에 있어서,
상기 프로그램 동작 시 상기 복수의 워드 라인들 중 대상 메모리 셀들에 대응하는 워드 라인들에는,
상기 프로그램 동작을 위한 프로그램 전압이 동일하게 각각 인가되는 것을 특징으로 하는 3차원 플래시 메모리.8. The method of claim 7,
During the program operation, word lines corresponding to target memory cells among the plurality of word lines include:
The three-dimensional flash memory, characterized in that the same program voltage for the program operation is applied to each. 제8항에 있어서,
상기 비선택된 메모리 셀 스트링에 포함되는 채널층은,
상기 대상 메모리 셀들에 대응하는 워드 라인들에 인가되는 프로그램 전압들에 의해 부스팅되는 것을 특징으로 하는 3차원 플래시 메모리.9. The method of claim 8,
A channel layer included in the unselected memory cell string,
The three-dimensional flash memory is boosted by program voltages applied to word lines corresponding to the target memory cells. 제7항에 있어서,
상기 대상 메모리 셀들은,
판독 동작에서 순차적으로 판독되는 것을 특징으로 하는 3차원 플래시 메모리.8. The method of claim 7,
The target memory cells are
A three-dimensional flash memory characterized in that it is read sequentially in a read operation. 제10항에 있어서,
상기 판독 동작 시 상기 대상 메모리 셀들에 대응하는 워드 라인들에는,
상기 대상 메모리 셀들이 각기 순차적인 판독 대상이 되기 위하여, 판독 전압이 순차적으로 인가되고,
상기 대상 메모리 셀들 중 상기 판독 대상이 되는 어느 하나의 대상 메모리 셀을 제외한 판독 전압이 인가되지 않는 적어도 하나의 나머지 대상 메모리 셀에 대응하는 적어도 하나의 워드 라인에는,
상기 적어도 하나의 나머지 대상 메모리 셀이 판독되지 않도록 패스 전압이 인가되는 것을 특징으로 하는 3차원 플래시 메모리.11. The method of claim 10,
During the read operation, in word lines corresponding to the target memory cells,
In order to sequentially read the target memory cells, a read voltage is sequentially applied;
At least one word line corresponding to at least one remaining target memory cell to which a read voltage is not applied except for any one target memory cell to be read among the target memory cells,
and a pass voltage is applied so that the at least one remaining target memory cell is not read. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 프로그램 동작에 있어서,
상기 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여, 상기 복수의 메모리 셀들 중 상기 프로그램 동작의 대상이 되는 대상 메모리 셀을 제외한 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 부스팅 전압을 인가하는 단계; 및
상기 대상 메모리 셀에 대응하는 워드 라인에 인가되는 프로그램 전압과 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에 인가되는 부스팅 전압에 의해 상기 비선택된 메모리 셀 스트링에 포함되는 채널층을 부스팅시키는 단계
를 포함하는 3차원 플래시 메모리의 프로그램 동작 방법.a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines. In
In order to improve boosting efficiency in an unselected memory cell string during the program operation, boosting is performed on one or more word lines corresponding to one or more remaining memory cells excluding a target memory cell to be subjected to the program operation among the plurality of memory cells. applying a voltage; and
boosting a channel layer included in the unselected memory cell string by a program voltage applied to a word line corresponding to the target memory cell and a boosting voltage applied to one or more word lines corresponding to the one or more remaining memory cells;
3D flash memory program operation method comprising a. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 판독 동작에 있어서,
상기 복수의 메모리 셀들 중 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여 부스팅 전압이 인가된 하나 이상의 워드 라인에 대응하는 하나 이상의 나머지 메모리 셀을 상기 판독 동작에서 판독 대상으로 선택하지 않는 단계; 및
상기 판독 동작의 대상이 되는 대상 메모리 셀에 대한 판독 동작을 수행하는 단계
를 포함하는 3차원 플래시 메모리의 판독 동작 방법.a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines. In
In order to improve boosting efficiency in an unselected memory cell string during a program operation among the plurality of memory cells, one or more remaining memory cells corresponding to one or more word lines to which a boosting voltage is applied are not selected as a read target in the read operation step; and
performing a read operation on a target memory cell that is a target of the read operation;
A 3D flash memory read operation method comprising a. 제13항에 있어서,
상기 선택하지 않는 단계는,
상기 판독 동작 시 상기 하나 이상의 나머지 메모리 셀에 대응하는 하나 이상의 워드 라인에, 상기 하나 이상의 나머지 메모리 셀이 판독되지 않도록 하는 패스 전압을 인가하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 판독 동작 방법.14. The method of claim 13,
The step not to select is,
and applying a pass voltage for preventing the one or more remaining memory cells from being read to one or more word lines corresponding to the one or more remaining memory cells during the read operation. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법에 있어서,
상기 프로그램 동작 시 비선택된 메모리 셀 스트링에서의 부스팅 효율을 개선하기 위하여, 적어도 두 개 이상의 메모리 셀들을 대상 메모리 셀들로 선택하는 단계; 및
상기 대상 메모리 셀들을 대상으로 상기 프로그램 동작을 동시에 수행하는 단계
를 포함하고,
상기 수행하는 단계는,
상기 프로그램 동작 시 상기 복수의 워드 라인들 중 대상 메모리 셀들에 대응하는 워드 라인들에, 상기 프로그램 동작을 위한 프로그램 전압을 동일하게 각각 인가하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법.a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines. In the method,
selecting at least two or more memory cells as target memory cells to improve boosting efficiency in an unselected memory cell string during the program operation; and
simultaneously performing the program operation on the target memory cells;
including,
The performing step is,
and applying a program voltage for the program operation to word lines corresponding to target memory cells among the plurality of word lines during the program operation. 제15항에 있어서,
상기 인가하는 단계는,
상기 대상 메모리 셀들에 대응하는 워드 라인들에 인가되는 프로그램 전압들에 의해 상기 비선택된 메모리 셀 스트링에 포함되는 채널층을 부스팅시키는 단계
를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법.16. The method of claim 15,
The applying step is
boosting a channel layer included in the unselected memory cell string by program voltages applied to word lines corresponding to the target memory cells;
3D flash memory program operation method comprising a. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하며, 상기 채널층 및 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 복수의 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 판독 동작 방법에 있어서,
상기 복수의 메모리 셀들 중 프로그램 동작을 동시에 수행한 대상 메모리 셀들을 순차적으로 판독하는 단계
를 포함하는 3차원 플래시 메모리의 판독 동작 방법.a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of memory cell strings extending in a vertical direction on the substrate through the plurality of word lines, each of the plurality of memory cell strings extending in the vertical direction and enclosing the channel layer and a charge storage layer extending in the vertical direction, wherein the channel layer and the charge storage layer constitute a plurality of memory cells corresponding to the plurality of word lines. In the method,
sequentially reading target memory cells that have simultaneously performed a program operation among the plurality of memory cells;
A 3D flash memory read operation method comprising a. 제17항에 있어서,
상기 대상 메모리 셀들을 순차적으로 판독하는 단계는,
상기 판독 동작 시 상기 대상 메모리 셀들에 대응하는 워드 라인들에, 상기 대상 메모리 셀들이 각기 순차적인 판독 대상이 되기 위하여, 판독 전압을 순차적으로 인가하는 단계; 및
상기 대상 메모리 셀들 중 상기 판독 대상이 되는 어느 하나의 대상 메모리 셀을 제외한 판독 전압이 인가되지 않는 적어도 하나의 나머지 대상 메모리 셀에 대응하는 적어도 하나의 워드 라인에, 상기 적어도 하나의 나머지 대상 메모리 셀이 판독되지 않도록 패스 전압을 인가하는 단계
를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 판독 동작 방법.18. The method of claim 17,
Sequentially reading the target memory cells includes:
sequentially applying a read voltage to word lines corresponding to the target memory cells during the read operation so that the target memory cells become sequential read targets; and
In at least one word line corresponding to at least one remaining target memory cell to which a read voltage is not applied except for one of the target memory cells to be read, the at least one remaining target memory cell is applying a pass voltage so that it is not read
3D flash memory read operation method comprising a.
KR1020200115278A 2020-08-04 2020-09-09 Three dimensional flash memory for improving boosting effciency during program and operation method thereof KR102483064B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200115278A KR102483064B1 (en) 2020-09-09 2020-09-09 Three dimensional flash memory for improving boosting effciency during program and operation method thereof
PCT/KR2021/008498 WO2022030766A1 (en) 2020-08-04 2021-07-05 Improved three-dimensional flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200115278A KR102483064B1 (en) 2020-09-09 2020-09-09 Three dimensional flash memory for improving boosting effciency during program and operation method thereof

Publications (2)

Publication Number Publication Date
KR20220033191A true KR20220033191A (en) 2022-03-16
KR102483064B1 KR102483064B1 (en) 2022-12-30

Family

ID=80937927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200115278A KR102483064B1 (en) 2020-08-04 2020-09-09 Three dimensional flash memory for improving boosting effciency during program and operation method thereof

Country Status (1)

Country Link
KR (1) KR102483064B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090436A (en) * 2015-01-21 2016-08-01 삼성전자주식회사 Nonvolatile memory device and method of operating nonvolatile memory device
KR20180105906A (en) * 2017-03-16 2018-10-01 삼성전자주식회사 Nonvoltile memory device and program method thereof
KR20200055595A (en) * 2018-11-13 2020-05-21 삼성전자주식회사 Vertical memory device with improved electrical characteristics and method of operation thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090436A (en) * 2015-01-21 2016-08-01 삼성전자주식회사 Nonvolatile memory device and method of operating nonvolatile memory device
KR20180105906A (en) * 2017-03-16 2018-10-01 삼성전자주식회사 Nonvoltile memory device and program method thereof
KR20200055595A (en) * 2018-11-13 2020-05-21 삼성전자주식회사 Vertical memory device with improved electrical characteristics and method of operation thereof

Also Published As

Publication number Publication date
KR102483064B1 (en) 2022-12-30

Similar Documents

Publication Publication Date Title
CN109509501B (en) Semiconductor memory device with a plurality of memory cells
US9685233B2 (en) Programming multibit memory cells
JP5178167B2 (en) Semiconductor memory device and data writing method thereof
TWI276104B (en) NAND flash memory device and method of programming the same
JP4764414B2 (en) Nonvolatile semiconductor memory device and operation method thereof
US9490017B2 (en) Forced-bias method in sub-block erase
US7379335B2 (en) Nonvolatile semiconductor memory device and a method for programming NAND type flash memory
JP2005196931A (en) Nonvolatile semiconductor memory device and its programming method
JP6309909B2 (en) Nonvolatile semiconductor memory device
TW201833914A (en) Semiconductor memory device
JP2022521548A (en) How to perform the programming process and associated memory devices
CN111081299A (en) Nonvolatile memory device and method of operating the same
KR20220090210A (en) A memory device that performs an erase operation to preserve data reliability
TWI633552B (en) Semiconductor memory device and method of controlling the same
CN107103933B (en) NAND flash memory and programming method thereof
KR20210082263A (en) Adaptive VPASS for 3D Flash Memory with Pair String Structure
JP2004303396A (en) Nand flash memory test structure and measuring method for nand flash memory channel voltage
TWI327319B (en) Double programming methods of a multi-level-cell nonvolatile memory
JP7132444B2 (en) Method for reducing program disturbance in memory device and memory device using the same
KR102483064B1 (en) Three dimensional flash memory for improving boosting effciency during program and operation method thereof
US11636901B2 (en) Memory device
JPH10149688A (en) Semiconductor non-volatile storage device and its data programming method
KR102509658B1 (en) Three dimensional flash memory with back gate
US10418108B1 (en) Program scheme in 3D NAND flash memory
KR102410784B1 (en) Soft program compensation operation method of 3d flash memory

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant