KR20220028921A - Seiconductor device package based clip - Google Patents

Seiconductor device package based clip Download PDF

Info

Publication number
KR20220028921A
KR20220028921A KR1020200110567A KR20200110567A KR20220028921A KR 20220028921 A KR20220028921 A KR 20220028921A KR 1020200110567 A KR1020200110567 A KR 1020200110567A KR 20200110567 A KR20200110567 A KR 20200110567A KR 20220028921 A KR20220028921 A KR 20220028921A
Authority
KR
South Korea
Prior art keywords
semiconductor device
clip
lead frame
device package
based semiconductor
Prior art date
Application number
KR1020200110567A
Other languages
Korean (ko)
Other versions
KR102423468B1 (en
Inventor
한규진
Original Assignee
주식회사 코스텍시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코스텍시스 filed Critical 주식회사 코스텍시스
Priority to KR1020200110567A priority Critical patent/KR102423468B1/en
Publication of KR20220028921A publication Critical patent/KR20220028921A/en
Application granted granted Critical
Publication of KR102423468B1 publication Critical patent/KR102423468B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Disclosed is a clip-based semiconductor device package. The clip-based semiconductor device package comprises: a heat sink on which the semiconductor device is mounted on an upper surface; a ceramic insulating part attached to an upper surface of the heat sink to form a space in which the semiconductor device is mounted; a lead frame with one side attached to one area of the upper surface of the ceramic insulating part; a coating film formed by coating an upper surface of the lead frame and dividing the upper surface of the lead frame into an operation area and a protection area; and a clip that has one side connected to tan electrode of the semiconductor device and the other side attached to the operation area of the upper surface of the lead frame.

Description

클립 기반 반도체 디바이스 패키지{SEICONDUCTOR DEVICE PACKAGE BASED CLIP}Clip-based semiconductor device package {SEICONDUCTOR DEVICE PACKAGE BASED CLIP}

본 발명은 클립 기반 반도체 디바이스 패키지에 관한 것으로, 보다 상세하게는, 내부에 반도체 디바이스가 실장되도록 패키징하는 클립 기반 반도체 디바이스 패키지에 관한 것이다. The present invention relates to a clip-based semiconductor device package, and more particularly, to a clip-based semiconductor device package packaged so that a semiconductor device is mounted therein.

반도체 디바이스는 반도체 칩이 기판이나 전자기기의 구성품으로서 필요한 위치에 장착되기 위해 그에 맞는 모양으로 전기적인 패키징이 이루어져야 한다. 패키징은 상호배선, 전력공급, 방열 그리고 반도체 칩 보호 등의 기능 및 역할을 한다.A semiconductor device must be electrically packaged in a shape suitable for the semiconductor chip to be mounted at a required position as a substrate or a component of an electronic device. Packaging has functions and roles such as interconnection, power supply, heat dissipation, and semiconductor chip protection.

도 9는 와이어 본딩된 반도체 디바이스 패키지를 도시한 도면이다.9 is a diagram illustrating a wire-bonded semiconductor device package.

도 9을 참조하면, 리드 프레임과 반도체 디바이스의 전극은 본딩 와이어로 연결되었다.Referring to FIG. 9 , the lead frame and the electrode of the semiconductor device are connected with a bonding wire.

대한민국등록특허 10-1548739(공고일자 2015년 8월 31일)는 반도체 칩이 리드 프레임의 일부인 중앙 다이 패드 부분 상에 배치되고, 접착 수지층에 의해 그곳에 본딩되는 통상적인 반도체 디바이스 패키지의 구조를 개시한다. 여기서, 반도체 칩은 본딩 와이어들(bonding wire)을 통해 리드 프레임에 전기적으로 접속된다.Republic of Korea Patent No. 10-1548739 (published on August 31, 2015) discloses a structure of a conventional semiconductor device package in which a semiconductor chip is disposed on a central die pad portion that is a part of a lead frame, and is bonded thereto by an adhesive resin layer. do. Here, the semiconductor chip is electrically connected to the lead frame through bonding wires.

본 발명이 해결하고자 하는 과제는, 반도체 디바이스 패키지의 전기전도도를 향상시키기 위한 클립 기반 반도체 디바이스 패키지를 제공하는데 있다.An object of the present invention is to provide a clip-based semiconductor device package for improving electrical conductivity of the semiconductor device package.

본 발명이 해결하고자 하는 과제는, 생산공정을 단축하여 생산성을 향상 위한 클립 기반 반도체 디바이스 패키지를 제공하는데 있다.An object of the present invention is to provide a clip-based semiconductor device package for improving productivity by shortening a production process.

본 발명이 해결하고자 하는 또 다른 과제는, 솔더의 번짐을 방지할 수 있는 클립 기반 반도체 디바이스 패키지를 제공하는데 있다.Another object to be solved by the present invention is to provide a clip-based semiconductor device package capable of preventing solder from spreading.

본 발명이 해결하고자 하는 또 다른 과제는 고열을 발생하는 반도체 디바이스가 수분 및 먼지의 침투를 완벽하게 차단하면 제조 공정 및 제조 단가를 기존 보다 절감할 수 있는 클립 기반 반도체 디바이스 패키지를 제공하는 데 있다.Another problem to be solved by the present invention is to provide a clip-based semiconductor device package that can reduce the manufacturing process and manufacturing cost compared to the existing ones when the semiconductor device generating high heat completely blocks the penetration of moisture and dust.

상기 해결하고자 하는 과제를 달성하기 위한, 본 발명에 따른 클립 기반 반도체 디바이스 패키지는, 상면에 반도체 디바이스가 안착되는 히트싱크, 상기 히트싱크 상면에 부착되어 상기 반도체 디바이스가 실장될 공간을 형성하는 세라믹 절연부, 일측이 상기 세라믹 절연부 상면의 일영역에 부착되는 적어도 하나의 리드 프레임, 상기 리드 프레임 상면에 코팅되어 형성되며, 상기 리드 프레임 상면을 작업영역 및 보호영역으로 나누는 적어도 하나의 코팅막, 및 일측은 상기 반도체 디바이스의 전극과 연결되고, 타측은 상기 리드 프레임 상면의 작업영역에 부착되는 적어도 하나의 클립을 포함할 수 있다.In order to achieve the above object, the clip-based semiconductor device package according to the present invention includes a heat sink on which a semiconductor device is mounted, and a ceramic insulation attached to an upper surface of the heat sink to form a space in which the semiconductor device is mounted. At least one lead frame, one side of which is attached to an area of the upper surface of the ceramic insulating part, is coated on the upper surface of the lead frame, and at least one coating film dividing the upper surface of the lead frame into a working area and a protection area, and one side may include at least one clip connected to the electrode of the semiconductor device, and the other end being attached to the working area of the upper surface of the lead frame.

상기 반도체 디바이스 패키지는, 트랜지스터 또는 전력증폭기일 수 있다.The semiconductor device package may be a transistor or a power amplifier.

상기 적어도 하나의 코팅막은, 절연재료로 형성될 수 있다.The at least one coating layer may be formed of an insulating material.

상기 적어도 하나의 코팅막은, PSR(Photo Solder Resist) 또는 PVC(Polyvinyl chloride) Paste Resin으로 형성될 수 있다.The at least one coating layer may be formed of PSR (Photo Solder Resist) or PVC (Polyvinyl chloride) Paste Resin.

상기 적어도 하나의 코팅막은, 상기 작업영역을 감싸게 형성될 수 있다.The at least one coating layer may be formed to surround the working area.

상기 적어도 하나의 코팅막은, 상기 리드 프레임 상면 중 상기 세라믹 절연부 상면에 부착된 영역에 위치할 수 있다.The at least one coating layer may be located in a region attached to the upper surface of the ceramic insulating part among the upper surfaces of the lead frame.

상기 클립 기반 반도체 디바이스 패키지는, 하면이 상기 세라믹 절연부 상면과 접착되어 상기 공간부를 밀폐하는 덮개를 더 포함할 수 있다.The clip-based semiconductor device package may further include a cover having a lower surface adhered to the upper surface of the ceramic insulating part to seal the space part.

상기 적어도 하나의 클립은, 상기 반도체 디바이스의 복수의 전극과 연결될 수 있다.The at least one clip may be connected to a plurality of electrodes of the semiconductor device.

상기 적어도 하나의 클립은, 상기 반도체 디바이스의 동일한 극성 전체 전극과 연결될 수 있다.The at least one clip may be connected to all electrodes of the same polarity of the semiconductor device.

상기 적어도 하나의 클립은, 판 형상으로 형성될 수 있다.The at least one clip may be formed in a plate shape.

상기 적어도 하나의 리드 프레임은, 일측이 상기 세라믹 절연부 상면의 좌측 영역에 부착되는 좌측 리드 프레임, 일측이 상기 세라믹 절연부 상면의 우측 영역에 부착되는 우측 리드 프레임을 포함할 수 있다.The at least one lead frame may include a left lead frame having one side attached to a left region of the upper surface of the ceramic insulating part, and a right lead frame having one side attached to a right region of the upper surface of the ceramic insulating part.

상기 적어도 하나의 코팅막은, 상기 좌측 리드 프레임 상면에 절연재료로 코팅되어 형성되며, 상기 좌측 리드 프레임 상면을 작업영역 및 보호영역으로 나누는 좌측 코팅막, 및 상기 우측 리드 프레임 상면에 절연재료로 코팅되어 형성되며, 상기 우측 리드 프레임 상면을 작업영역 및 보호영역으로 나누는 우측 코팅막을 포함할 수 있다.The at least one coating film is formed by coating the upper surface of the left lead frame with an insulating material, a left coating film dividing the upper surface of the left lead frame into a working area and a protection area, and coating the upper surface of the right lead frame with an insulating material and may include a right coating film dividing the upper surface of the right lead frame into a working area and a protection area.

상기 적어도 하나의 클립은, 일측은 상기 반도체 디바이스의 전극과 연결되고, 타측은 상기 좌측 리드 프레임 상면의 작업영역에 부착되는 좌측 클립, 및 일측은 상기 반도체 디바이스의 전극과 연결되고, 타측은 상기 우측 리드 프레임 상면의 작업영역에 부착되는 우측 클립을 포함할 수 있다.The at least one clip has one side connected to the electrode of the semiconductor device, the other side is a left clip attached to the working area of the upper surface of the left lead frame, and one side is connected to the electrode of the semiconductor device, and the other side is the right side It may include a right clip attached to the work area of the upper surface of the lead frame.

본 발명에 따른 클립 기반 반도체 디바이스 패키지에 의하면, 반도체 디바이스의 전극과 리드 프레임이 클립에 의해 연됨으로써, 전기전도성이 향상되고 이에 따라 신호 특성이 본딩 와이어로 연결되는 경우보다 좋아지며,According to the clip-based semiconductor device package according to the present invention, since the electrode and the lead frame of the semiconductor device are connected by the clip, the electrical conductivity is improved and thus the signal characteristics are better than when connected by a bonding wire,

클립이 복수의 전극과 연결됨으로써, 한번의 솔더 작업으로 반도체 디바이스의 복수의 전극을 연결할 수 있어, 생산공정이 단축되어 생산성이 향상되고,Since the clip is connected to a plurality of electrodes, it is possible to connect a plurality of electrodes of a semiconductor device with one solder operation, thereby shortening the production process and improving productivity,

클립의 솔더 작업 전에 코팅막이 형성됨으로써, 솔더의 번짐을 방지할 수 있는 효과가 있으며,By forming a coating film before the soldering operation of the clip, there is an effect of preventing the solder from spreading,

복수의 본딩 와이어를 하나의 클립으로 대체할 수 있어 제조 공정 및 제조 단가를 기존 보다 절감할 수 있으며, 반도체 디바이스 패키지가 실장된 공간 사이가 덮개 및 클립에 의해 이중으로 차단됨으로써, 반도체 디바이스 패키지의 내부 공간부로 습기 및 먼지의 침투가 완벽하게 방지되어, 고열을 발생하는 반도체 디바이스가 고온고습한 환경에서도 견딜 수 있는 기능이 향상됨에 따라 보다 제품 경쟁력을 향상시킬 수 있는 효과가 있다.Since a plurality of bonding wires can be replaced with a single clip, the manufacturing process and manufacturing cost can be reduced compared to before, and the space in which the semiconductor device package is mounted is double blocked by the cover and clip, so that the inside of the semiconductor device package is The penetration of moisture and dust into the space is completely prevented, and the ability of a semiconductor device that generates high heat to withstand a high temperature and high humidity environment is improved, which has the effect of further improving product competitiveness.

도 1은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지의 분해 사시도이다.
도 2는 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지의 평면도이다.
도 3은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지의 단면도이다.
도 4는 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지의 코팅막이 형성된 예를 도시한 도면이다.
도 5는 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지에 클립이 부착된 상태를 도시한 도면이다.
도 6은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지 어레이 상에 코팅막이 형성된 예를 도시한 도면이다.
도 7은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지 어레이를 도시한 도면이다.
도 8은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지 어레이에서 커팅된 낱개 제품을 도시한 도면이다.
도 9는 와이어 본딩된 반도체 디바이스 패키지를 도시한 도면이다.1 is an exploded perspective view of a clip-based semiconductor device package according to a preferred embodiment of the present invention.
2 is a plan view of a clip-based semiconductor device package according to a preferred embodiment of the present invention.
3 is a cross-sectional view of a clip-based semiconductor device package according to a preferred embodiment of the present invention.
4 is a view showing an example in which a coating film of a clip-based semiconductor device package is formed according to a preferred embodiment of the present invention.
5 is a diagram illustrating a state in which a clip is attached to a clip-based semiconductor device package according to an exemplary embodiment of the present invention.
6 is a diagram illustrating an example in which a coating film is formed on a clip-based semiconductor device package array according to an exemplary embodiment of the present invention.
7 is a diagram illustrating a clip-based semiconductor device package array according to a preferred embodiment of the present invention.
8 is a diagram illustrating a single product cut in a clip-based semiconductor device package array according to an exemplary embodiment of the present invention.
9 is a diagram illustrating a wire-bonded semiconductor device package.

이하에서 첨부된 도면들을 참조하여 본 발명에 따른 클립 기반 반도체 디바이스 패키지에 대해 상세하게 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, a clip-based semiconductor device package according to the present invention will be described in detail with reference to the accompanying drawings. At this time, the configuration and operation of the present invention shown in the drawings and described by it is described as at least one embodiment, and the technical idea of the present invention and its core configuration and operation are not limited thereby.

본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당해 기술분야에 종사하는 기술자의 의도 또는 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 함을 밝혀두고자 한다.The terms used in the present invention have been selected as widely used general terms as possible while considering the functions in the present invention, but these may vary depending on the intention or custom of a person skilled in the art or the advent of new technology. In addition, in a specific case, there is a term arbitrarily selected by the applicant, and in this case, the meaning will be described in detail in the description of the corresponding invention. Therefore, it is intended to clarify that the term used in the present invention should be defined based on the meaning of the term and the overall content of the present invention, rather than the simple name of the term.

도 1은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지의 분해 사시도이고, 도 2는 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지의 평면도이며, 도 3은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지의 단면도이다. 도 2는 덮개가 없는 상태에서의 평면도이다.1 is an exploded perspective view of a clip-based semiconductor device package according to a preferred embodiment of the present invention, FIG. 2 is a plan view of a clip-based semiconductor device package according to a preferred embodiment of the present invention, and FIG. 3 is a preferred embodiment of the present invention. It is a cross-sectional view of a clip-based semiconductor device package according to an embodiment. 2 is a plan view in a state without a cover.

도 1 내지 도 3을 참조하면, 클립 기반 반도체 디바이스 패키지(1)는 히트싱크(10), 세라믹 절연부(30), 리드 프레임(40), 덮개(50), 클립(60) 및 코팅막(70)을 포함할 수 있다. 클립 기반 반도체 디바이스 패키지(1)는 트랜지스터 또는 전력증폭기일 수 있다.1 to 3 , the clip-based semiconductor device package 1 includes a heat sink 10 , a ceramic insulating part 30 , a lead frame 40 , a cover 50 , a clip 60 , and a coating film 70 . ) may be included. The clip-based semiconductor device package 1 may be a transistor or a power amplifier.

히트싱크(10)는 반도체 디바이스(20)에서 발생된 고열을 효과적으로 발산시켜 반도체 디바이스(20)가 분리 및 손상되거나 열 방출효과가 저하되는 등의 폐단을 방지할 수 있다. 여기서 반도체 디바이스(20)는 반도체 칩, 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스를 포함할 수 있다. 히트싱크(10)는 단일 구조, 이층 또는 이층 이상의 다층 구조로 형성될 수 있고, 각 층은 구리(Cu)로 형성될 있고, 은구리합금(AgCu)으로 브레이징(brazing) 접하여 구성될 수 있다. 히트싱크(10)는 내부에 몰리브덴(Mo), 구리와 몰리브덴 합금, 텅스텐(W) 또는 구리와 텅스텐 합금 중 하나로 구성된 소재가 더 충진될 수 있다.The heat sink 10 can effectively dissipate the high heat generated by the semiconductor device 20 to prevent the semiconductor device 20 from being separated and damaged, or the heat dissipation effect from being deteriorated. Here, the semiconductor device 20 may include a semiconductor chip, a high-frequency semiconductor device, or a high-output semiconductor device. The heat sink 10 may be formed of a single structure, two layers, or a multi-layer structure of two or more layers, and each layer may be formed of copper (Cu), and may be configured by brazing contact with silver copper alloy (AgCu). The heat sink 10 may be further filled with a material composed of one of molybdenum (Mo), a copper and molybdenum alloy, tungsten (W), or a copper and tungsten alloy therein.

세라믹 절연부(30)는 히트싱크(10) 상면에 부착되어 반도체 디바이스(20)가 실장될 공간부(30a)를 형성한다.The ceramic insulating part 30 is attached to the upper surface of the heat sink 10 to form a space part 30a in which the semiconductor device 20 is mounted.

리드 프레임(40)은 세라믹 절연부(30) 상면의 일영역에 부착될 수 있다. 클립 기반 반도체 디바이스 패키지(1)는 세라믹 절연부(30) 상면의 서로 다른 영역에 부착된 복수개의 리드 프레임(40)을 포함할 수 있다.The lead frame 40 may be attached to one region of the upper surface of the ceramic insulating part 30 . The clip-based semiconductor device package 1 may include a plurality of lead frames 40 attached to different regions of the upper surface of the ceramic insulating part 30 .

일부 실시예로, 클립 기반 반도체 디바이스 패키지(1)는 좌측 리드 프레임(40-1) 및 우측 리드 프레임(40-2)를 포함할 수 있다. 좌측 리드 프레임(40-1)은 우측 일측이 세라믹 절연부(30) 상면 일영역과 접착될 수 있다. 우측 리드 프레임(40-2)은 좌측 일측이 세라믹 절연부(30) 상면 다른 영역과 접착될 수 있다. In some embodiments, the clip-based semiconductor device package 1 may include a left lead frame 40 - 1 and a right lead frame 40 - 2 . A right side of the left lead frame 40 - 1 may be adhered to one region of the upper surface of the ceramic insulating part 30 . The left side of the right lead frame 40 - 2 may be bonded to the other area of the upper surface of the ceramic insulating part 30 .

덮개(50)는 하면이 세라믹 절연부(30) 상면과 접착되어 공간부(30a)를 밀폐하는 몸체부(51), 몸체부(51) 좌측 말단 하부에서 상부로 형성된 좌측 홈부(55) 및 몸체부(51) 우측 말단 하부에서 상부로 형성된 우측 홈부(57)를 포함할 수 있다. 덮개(50)는 좌측 홈부(55)에 좌측 리드 프레임(40-1)이 삽입되고, 우측 홈부(57)에 우측 리드 프레임(40-2)가 삽입되게, 세라믹 절연부(30)와 접착될 수 있다.The cover 50 has a body part 51 having a lower surface bonded to the upper surface of the ceramic insulating part 30 to seal the space part 30a, a left groove part 55 formed from the lower left end of the body part 51 to an upper part, and the body. It may include a right groove portion 57 formed from the lower right end of the portion 51 to the upper portion. The cover 50 is to be bonded with the ceramic insulating part 30 so that the left lead frame 40-1 is inserted into the left groove part 55 and the right lead frame 40-2 is inserted into the right groove part 57. can

일부 실시예로, 덮개(50)는, 몸체부(51)의 중심부 하부에서 상부로 형성된 중심 홈부(53)를 더 포함할 수 있다. 중심 홈부(53)는 공간부(30a)와 대응되는 위치에 형성될 수 있고, 공간부(30a)와 하나의 공간을 형성할 수 있다. In some embodiments, the cover 50 may further include a central groove portion 53 formed from the lower portion of the central portion of the body portion 51 to the upper portion. The central groove part 53 may be formed at a position corresponding to the space part 30a, and may form one space with the space part 30a.

일부 실시예로, 덮개(50)는, 좌측 홈부(55)의 바닥면 내측에 형성된 좌측 클립 홈부(56), 및 우측 홈부(57)의 바닥면 내측에 형성된 우측 클립 홈부(58)를 더 포함할 수 있다.In some embodiments, the cover 50 further includes a left clip groove portion 56 formed inside the bottom surface of the left groove portion 55 , and a right clip groove portion 58 formed inside the bottom surface of the right groove portion 57 . can do.

일부 실시예로, 덮개(50)는 세라믹 절연부(30) 및 리드 프레임(40)과 에폭시(70)로 접착될 수 있다. In some embodiments, the cover 50 may be bonded to the ceramic insulating part 30 and the lead frame 40 with the epoxy 70 .

도 4는 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지의 코팅막이 형성된 예를 도시한 도면이다.4 is a view showing an example in which a coating film of a clip-based semiconductor device package is formed according to a preferred embodiment of the present invention.

도 4를 참조하면, 코팅막(70)은 리드 프레임(60) 상면에 절연재료로 코팅되어 형성되며, 리드 프레임(40) 상면을 작업영역(41) 및 보호영역(43)으로 나눌 수 있다. 코팅막(70)은 PSR(Photo Solder Resist) 또는 PVC(Polyvinyl chloride) Paste Resin으로 형성될 수 있다.Referring to FIG. 4 , the coating film 70 is formed by being coated with an insulating material on the upper surface of the lead frame 60 , and the upper surface of the lead frame 40 may be divided into a work area 41 and a protection area 43 . The coating film 70 may be formed of PSR (Photo Solder Resist) or PVC (Polyvinyl chloride) Paste Resin.

코팅막(70)은 작업영역(41)을 감싸게 형성될 수 있다.The coating film 70 may be formed to surround the working area 41 .

코팅막(70)은 리드 프레임(40) 상면 중 세라믹 절연부(30) 상면에 부착된 영역에 위치할 수 있다.The coating film 70 may be located in a region attached to the upper surface of the ceramic insulating part 30 among the upper surfaces of the lead frame 40 .

코팅막(70)은 리드 프레임(60) 마다 형성될 수 있다. 일부 실시예로, 좌측 리드 프레임(40-1) 상면에 좌측 코팅막(70-1) 및 우측 리드 프레임(40-2) 상면에 우측 코팅막(70-2)이 형성될 수 있다.The coating film 70 may be formed for each lead frame 60 . In some embodiments, the left coating film 70-1 on the upper surface of the left lead frame 40-1 and the right coating film 70-2 on the upper surface of the right lead frame 40-2 may be formed.

도 5는 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지에 클립이 부착된 상태를 도시한 도면이다.5 is a diagram illustrating a state in which a clip is attached to a clip-based semiconductor device package according to an exemplary embodiment of the present invention.

도 5를 참조하면, 클립(60)은 리드 프레임(40)과 반도체 디바이스(20)를 전기적으로 연결시킬 수 있다. 클립(60)의 일측은 반도체 디바이스(20)와 직접 연결되고, 타측은 리드 프레임(40)과 직접 연결될 수 있다. 이에 따라 반도체 디바이스(20), 클립(60) 및 리드 프레임(40)은 서로 전기적으로 연결될 수 있다. Referring to FIG. 5 , the clip 60 may electrically connect the lead frame 40 and the semiconductor device 20 to each other. One side of the clip 60 may be directly connected to the semiconductor device 20 , and the other side may be directly connected to the lead frame 40 . Accordingly, the semiconductor device 20 , the clip 60 , and the lead frame 40 may be electrically connected to each other.

바람직하게, 클립(60)은 리드 프레임(40) 상면 중 작업영역(41)에 부착될 수 있다.Preferably, the clip 60 may be attached to the work area 41 of the upper surface of the lead frame 40 .

일부 실시예로, 클립(60)은 반도체 디바이스(20)의 복수의 전극과 연결될 수 있다.In some embodiments, the clip 60 may be connected to a plurality of electrodes of the semiconductor device 20 .

일부 실시예로, 클립(60)은 반도체 디바이스(20)의 동일한 극성 전체 전극과 연결될 수 있다.In some embodiments, the clip 60 may connect with the same polarity full electrode of the semiconductor device 20 .

클립(60)은 판 형상으로 형성될 수 있다. 바람직하게, 클립(60)은 평판 형상으로 형성될 수 있다. 클립(60)은 절곡되게 반도체 디바이스(20)과 리드 프레임(40)에 부착될 수 있다. 이에 따라, 리드 프레임(40) 및 반도체 디바이스(20)의 전극 사이의 연결 경로의 길이가 감소되어, 전기전도도가 보다 향상됨으로써, 본 발명은 반도체 디바이스 패키지의 신호 특성을 보다 향상시킬 수 있다.The clip 60 may be formed in a plate shape. Preferably, the clip 60 may be formed in a flat plate shape. The clip 60 may be bent and attached to the semiconductor device 20 and the lead frame 40 . Accordingly, the length of the connection path between the lead frame 40 and the electrode of the semiconductor device 20 is reduced, and electrical conductivity is further improved, so that the present invention can further improve the signal characteristics of the semiconductor device package.

클립(60)의 두께가 두꺼울 수록 열손실이 감소되고, 클립 기반 반도체 디바이스 패키지(1)가 처리 가능한 통신 주파수 범위가 향상될 수 있다. 클립(60)의 두께는 클립 기반 반도체 디바이스 패키지(1)가 처리 가능한 통신 주파수 범위에 맞게 조절될 수 있다.As the thickness of the clip 60 increases, heat loss is reduced, and a communication frequency range that the clip-based semiconductor device package 1 can handle may be improved. The thickness of the clip 60 may be adjusted to fit a communication frequency range that the clip-based semiconductor device package 1 can handle.

일부 실시예로, 클립(60)은 리드 프레임(40) 마다 부착될 수 있다. 클립(60)는 좌측 클립(60-1) 및 우측 클립(60-2)을 포함할 수 있다. 좌측 클립(60-1)의 일측은 반도체 디바이스(20)와 직접 연결되고, 타측은 좌측 리드 프레임(40-1)에 연결되어, 반도체 디바이스(20), 좌측 클립(60-1) 및 좌측 리드 프레임(40-1)은 서로 전기적으로 연결될 수 있다. 또한 우측 클립(63)의 일측은 반도체 디바이스(20)와 직접 연결되고, 타측은 우측 리드 프레임(40-2) 연결되어, 반도체 디바이스(20), 우측 클립(60-2) 및 우측 리드 프레임(40-2)은 서로 전기적으로 연결될 수 있다. 여기서 좌측 클립(60-1) 및 우측 클립(60-2)은 반도체 디바이스(20)의 전극 중 서로 다른 전극과 연결될 수 있다.In some embodiments, clips 60 may be attached per lead frame 40 . The clip 60 may include a left clip 60 - 1 and a right clip 60 - 2 . One side of the left clip 60-1 is directly connected to the semiconductor device 20, and the other side is connected to the left lead frame 40-1, so that the semiconductor device 20, the left clip 60-1 and the left lead The frames 40 - 1 may be electrically connected to each other. In addition, one side of the right clip 63 is directly connected to the semiconductor device 20, and the other side is connected to the right lead frame 40-2, so that the semiconductor device 20, the right clip 60-2 and the right lead frame ( 40-2) may be electrically connected to each other. Here, the left clip 60 - 1 and the right clip 60 - 2 may be connected to different electrodes among the electrodes of the semiconductor device 20 .

일부 실시예로, 복수 개의 리드 프레임(40) 중 일부 리드 프레임에 클립(60)이 부착될 수 있다. 예를 들어, 좌측 리드 프레임(40-1) 상면에 좌측 클립(60-1)이 부착될 수 있고, 우측 리드 프레임(40-2)과 반도체 디바이스(20)의 전극은 본딩 와이어로 연결될 수 있다.In some embodiments, the clip 60 may be attached to some of the plurality of lead frames 40 . For example, the left clip 60 - 1 may be attached to the upper surface of the left lead frame 40 - 1 , and the right lead frame 40 - 2 and the electrode of the semiconductor device 20 may be connected with a bonding wire. .

도 6은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지 어레이 상에 코팅막이 형성된 예를 도시한 도면이다.6 is a diagram illustrating an example in which a coating film is formed on a clip-based semiconductor device package array according to an exemplary embodiment of the present invention.

도 6은 참조하면, 클립 기반 반도체 디바이스 패키지 어레이(5)는 복수의 클립 기반 반도체 디바이스 패키지(1)가 부착될 수 있다. Referring to FIG. 6 , a plurality of clip-based semiconductor device packages 1 may be attached to the clip-based semiconductor device package array 5 .

클립 기반 반도체 디바이스 패키지 어레이(5)의 제조 공정은, 복수의 히트싱크(10)에 각각 세라믹 절연부(30)가 부착되는 단계, 히트싱크(10)에 부착된 세라믹 절연부(30)에 리드 프레임(40)이 부착되는 단계, 리드 프레임(40)에 코팅막(70)이 형성되는 단계, 리드 프레임(40)에 형성된 코팅막(70)을 건조하는 단계, 히트싱크(10)에 반도체 디바이스(20)가 부착되는 단계, 리드 프레임(40)과 히트싱크(10)에 클립(60)이 부착되는 단계, 덮개(50)가 리드 프레임(40) 및 세라믹 절연부(30) 상면에 부착되는 단계를 포함할 수 있다.In the manufacturing process of the clip-based semiconductor device package array 5 , a ceramic insulating part 30 is attached to each of a plurality of heat sinks 10 , and a lead to the ceramic insulating part 30 attached to the heat sink 10 . The step of attaching the frame 40, the step of forming the coating film 70 on the lead frame 40, drying the coating film 70 formed on the lead frame 40, the semiconductor device 20 on the heat sink 10 ) is attached, the clip 60 is attached to the lead frame 40 and the heat sink 10, and the cover 50 is attached to the lead frame 40 and the top surface of the ceramic insulating part 30. may include

도 7은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지 어레이를 도시한 도면이고, 도 8은 본 발명의 바람직한 일실시예에 따른 클립 기반 반도체 디바이스 패키지 어레이에서 커팅된 낱개 제품을 도시한 도면이다.7 is a view showing a clip-based semiconductor device package array according to a preferred embodiment of the present invention, and FIG. 8 is a view showing individual products cut from the clip-based semiconductor device package array according to a preferred embodiment of the present invention. It is a drawing.

도 7 및 도 8을 참조하면, 도 6에 도시된 클립 기반 반도체 디바이스 패키지 어레이(5)의 리드 프레임(40) 및 세라믹 절연부(30) 상면에 덮개(50)가 부착되면, 클립 기반 반도체 디바이스 패키지 어레이(7)가 생성될 수 있다. 클립 기반 반도체 디바이스 패키지 어레이(7)에서 클립 기반 반도체 디바이스 패키지(1)를 각각 커팅하면, 도 8과 같이 다섯개의 클립 기반 반도체 디바이스 패키지(1)가 생성될 수 있다. 7 and 8, when the cover 50 is attached to the upper surface of the lead frame 40 and the ceramic insulating part 30 of the clip-based semiconductor device package array 5 shown in FIG. 6, the clip-based semiconductor device A package array 7 may be created. When each of the clip-based semiconductor device packages 1 is cut in the clip-based semiconductor device package array 7 , five clip-based semiconductor device packages 1 may be generated as shown in FIG. 8 .

도 6 및 도 7에서 클립 기반 반도체 디바이스 패키지 어레이가 한 열에 5개가 연결된 것으로 도시되어 있으나, 본 발명은 이에 한정되지 하고, 한 열에 2개 또는 그 이상의 반도체 디바이스 패키지 연결될 수 있고, 도 6 내지 도 7에서 도시된 바와 같이 1열로 형성될 수 있고, 복수 열로 형성될 수 있다.Although five clip-based semiconductor device package arrays are connected in a row in FIGS. 6 and 7 , the present invention is not limited thereto, and two or more semiconductor device packages may be connected in a row, and FIGS. 6 to 7 . As shown in , it may be formed in one row, or it may be formed in a plurality of rows.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the specific preferred embodiments described above, and in the technical field to which the present invention pertains without departing from the gist of the present invention as claimed in the claims. Anyone with ordinary skill in the art can implement various modifications, of course, such changes are within the scope of the claims.

히트싱크 10 세라믹 절연부 30
리드 프레임 40 덮개 50
클립 60 코팅막 70
Heatsink 10 Ceramic Insulation 30
lead frame 40 cover 50
Clip 60 Coating 70

Claims (8)

상면에 반도체 디바이스가 안착되는 히트싱크;
상기 히트싱크 상면에 부착되어 상기 반도체 디바이스가 실장될 공간을 형성하는 세라믹 절연부;
일측이 상기 세라믹 절연부 상면의 일영역에 부착되는 리드 프레임;
상기 리드 프레임 상면에 코팅되어 형성되며, 상기 리드 프레임 상면을 작업영역 및 보호영역으로 나누는 코팅막; 및
일측은 상기 반도체 디바이스의 전극과 연결되고, 타측은 상기 리드 프레임 상면의 작업영역에 부착되는 클립을 포함하는 것을 특징으로 하는 클립 기반 반도체 디바이스 패키지.a heat sink on which the semiconductor device is mounted;
a ceramic insulating part attached to an upper surface of the heat sink to form a space in which the semiconductor device is mounted;
a lead frame having one side attached to an area of the upper surface of the ceramic insulating part;
a coating film formed by being coated on the upper surface of the lead frame and dividing the upper surface of the lead frame into a working area and a protection area; and
The clip-based semiconductor device package, wherein one side is connected to the electrode of the semiconductor device and the other side includes a clip attached to the working area of the upper surface of the lead frame. 제 1항에 있어서,
상기 반도체 디바이스 패키지는,
트랜지스터 또는 전력증폭기인 것을 특징으로 하는 클립 기반 반도체 디바이스 패키지.The method of claim 1,
The semiconductor device package,
A clip-based semiconductor device package, characterized in that it is a transistor or a power amplifier. 제 1항에 있어서,
상기 코팅막은,
PSR(Photo Solder Resist) 또는 PVC(Polyvinyl chloride) Paste Resin으로 형성되는 것을 특징으로 하는 클립 기반 반도체 디바이스 패키지.The method of claim 1,
The coating film is
Clip-based semiconductor device package, characterized in that it is formed of PSR (Photo Solder Resist) or PVC (Polyvinyl chloride) Paste Resin. 제 1항에 있어서,
상기 코팅막은,
상기 작업영역을 감싸게 형성되는 것을 특징으로 하는 클립 기반 반도체 디바이스 패키지.The method of claim 1,
The coating film is
Clip-based semiconductor device package, characterized in that formed to surround the work area. 제 1항에 있어서,
상기 코팅막은,
상기 리드 프레임 상면 중 상기 세라믹 절연부에 부착된 영역에 위치하는 것을 특징으로 하는 클립 기반 반도체 디바이스 패키지.The method of claim 1,
The coating film is
The clip-based semiconductor device package, characterized in that it is located in a region attached to the ceramic insulating portion of the upper surface of the lead frame. 제 1항에 있어서,
상기 클립은,
상기 반도체 디바이스의 복수의 전극과 연결되는 것을 특징으로 하는 클립 기반 반도체 디바이스 패키지.The method of claim 1,
The clip is
Clip-based semiconductor device package, characterized in that connected to the plurality of electrodes of the semiconductor device. 제 1항에 있어서,
상기 클립은,
판 형상으로 형성되는 것을 특징으로 하는 클립 기반 반도체 디바이스 패키지.The method of claim 1,
The clip is
Clip-based semiconductor device package, characterized in that formed in a plate shape. 제 1항에 있어서,
일측이 상기 세라믹 절연부 상면의 좌측 영역에 부착되는 좌측 리드 프레임;
일측이 상기 세라믹 절연부 상면의 우측 영역에 부착되는 우측 리드 프레임;
상기 좌측 리드 프레임 상면에 코팅되어 형성되며, 상기 좌측 리드 프레임 상면을 작업영역 및 보호영역으로 나누는 좌측 코팅막;
상기 우측 리드 프레임 상면에 코팅되어 형성되며, 상기 우측 리드 프레임 상면을 작업영역 및 보호영역으로 나누는 우측 코팅막;
일측은 상기 반도체 디바이스의 전극과 연결되고, 타측은 상기 좌측 리드 프레임 상면의 작업영역에 부착되는 좌측 클립; 및
일측은 상기 반도체 디바이스의 전극과 연결되고, 타측은 상기 우측 리드 프레임 상면의 작업영역에 부착되는 우측 클립을 포함하는 것을 특징으로 하는 클립 기반 반도체 디바이스 패키지.
The method of claim 1,
a left lead frame having one side attached to a left region of the upper surface of the ceramic insulating part;
a right lead frame having one side attached to a right region of the upper surface of the ceramic insulating part;
a left coating film formed by being coated on the upper surface of the left lead frame and dividing the upper surface of the left lead frame into a working area and a protection area;
a right coating film formed by being coated on the upper surface of the right lead frame and dividing the upper surface of the right lead frame into a working area and a protection area;
a left clip having one end connected to the electrode of the semiconductor device and the other end attached to the working area of the upper surface of the left lead frame; and
The clip-based semiconductor device package, wherein one side is connected to the electrode of the semiconductor device and the other side includes a right clip attached to a working area of the upper surface of the right lead frame.
KR1020200110567A 2020-08-31 2020-08-31 Seiconductor device package based clip KR102423468B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200110567A KR102423468B1 (en) 2020-08-31 2020-08-31 Seiconductor device package based clip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200110567A KR102423468B1 (en) 2020-08-31 2020-08-31 Seiconductor device package based clip

Publications (2)

Publication Number Publication Date
KR20220028921A true KR20220028921A (en) 2022-03-08
KR102423468B1 KR102423468B1 (en) 2022-07-21

Family

ID=80812988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200110567A KR102423468B1 (en) 2020-08-31 2020-08-31 Seiconductor device package based clip

Country Status (1)

Country Link
KR (1) KR102423468B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148859A (en) * 1988-11-30 1990-06-07 Nec Corp Semiconductor device
KR20090085256A (en) * 2008-02-04 2009-08-07 페어차일드코리아반도체 주식회사 Semiconductor package and methods for fabricating the same
JP2018142617A (en) * 2017-02-28 2018-09-13 三菱電機株式会社 Semiconductor device and manufacturing method for the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148859A (en) * 1988-11-30 1990-06-07 Nec Corp Semiconductor device
KR20090085256A (en) * 2008-02-04 2009-08-07 페어차일드코리아반도체 주식회사 Semiconductor package and methods for fabricating the same
JP2018142617A (en) * 2017-02-28 2018-09-13 三菱電機株式会社 Semiconductor device and manufacturing method for the same

Also Published As

Publication number Publication date
KR102423468B1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US6650006B2 (en) Semiconductor package with stacked chips
KR101311635B1 (en) Surface mount light emitting chip package
US8723304B2 (en) Semiconductor package and methods of fabricating the same
US3617819A (en) A semiconductor device having a connecting pad of low resistivity semiconductor material interconnecting gold electrodes and aluminum contacts of an enclosure
JPH0758277A (en) Semiconductor device
US20040061206A1 (en) Discrete package having insulated ceramic heat sink
US20140103505A1 (en) Die down integrated circuit package with integrated heat spreader and leads
JP2019071412A (en) Chip package
KR20100064629A (en) Semiconductor power module package having external boding area
TWI596728B (en) Semiconductor power device having single in-line lead module and method of making the same
US9899357B2 (en) LED module
KR101652423B1 (en) Finger clip bonded semiconductor package
KR102423468B1 (en) Seiconductor device package based clip
KR102218766B1 (en) Semiconductor device package
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
KR20220007878A (en) Electronic devices with double-sided cooling
KR20110035190A (en) Light emitting apparatus
JP2012164969A (en) Scalable heat dissipating microelectronic integration platform (shdmip) for lighting solutions and method of manufacturing the same
JP2002033445A (en) Semiconductor device including power elements
KR20110041090A (en) Light emitting apparatus
US11056420B2 (en) Pressing-type semiconductor power device package
KR102197642B1 (en) Semiconductor device package with improved heat characteristic and method for forming the same
KR102016019B1 (en) High thermal conductivity semiconductor package
KR20200005882A (en) Seiconductor device package having humidity barrier function
KR102283390B1 (en) Semiconductor package for multi chip and method of fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant