KR20220025720A - Mocvd를 통해 도핑된 결정질 압전 박막들을 형성하는 방법들, 및 관련된 도핑된 결정질 압전 박막들 - Google Patents

Mocvd를 통해 도핑된 결정질 압전 박막들을 형성하는 방법들, 및 관련된 도핑된 결정질 압전 박막들 Download PDF

Info

Publication number
KR20220025720A
KR20220025720A KR1020217040627A KR20217040627A KR20220025720A KR 20220025720 A KR20220025720 A KR 20220025720A KR 1020217040627 A KR1020217040627 A KR 1020217040627A KR 20217040627 A KR20217040627 A KR 20217040627A KR 20220025720 A KR20220025720 A KR 20220025720A
Authority
KR
South Korea
Prior art keywords
nitride material
aluminum nitride
electrode
piezoelectric film
group
Prior art date
Application number
KR1020217040627A
Other languages
English (en)
Inventor
크래이그 모
제프리 엠. 레더시치
아서 이. 게이스
Original Assignee
어쿠스티스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/513,143 external-priority patent/US11411168B2/en
Priority claimed from US16/530,425 external-priority patent/US11856858B2/en
Application filed by 어쿠스티스, 인크. filed Critical 어쿠스티스, 인크.
Priority claimed from PCT/US2020/040648 external-priority patent/WO2020232458A1/en
Publication of KR20220025720A publication Critical patent/KR20220025720A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H01L41/187—
    • H01L41/0805—
    • H01L41/316—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H03H9/02031—Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/025—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks comprising an acoustic mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

압전 막을 형성하는 방법은 CVD 반응 챔버 내에 웨이퍼를 제공하는 단계; 및 웨이퍼 상에 알루미늄 질화물 재료를 형성하는 단계를 포함할 수 있고, 알루미늄 질화물 재료는 X-선 회절(XRD)을 사용하여 측정된 반치전폭(FWHM)에서의 약 1.5도 미만 내지 FWHM에서의 약 10 각초의 결정도를 포함하는 알루미늄 질화물 재료를 제공하기 위해, IIA족 또는 IIB족으로부터 선택된 제1 원소 E1으로 도핑되고 IVB족으로부터 선택된 제2 원소 E2로 도핑된다

Description

MOCVD를 통해 도핑된 결정질 압전 박막들을 형성하는 방법들, 및 관련된 도핑된 결정질 압전 박막들
관련 출원들에 대한 상호 참조 및 우선권 주장
본 출원은 2017년 10월 16일자로 출원되고 발명의 명칭이 "압전 박막 전사 프로세스로 제조된 압전 음향 공진기(PIEZOELECTRIC ACOUSTIC RESONATOR MANUFACTURED WITH PIEZOELECTRIC THIN FILM TRANSFER PROCESS)"인 미국 특허 출원 일련번호 제15/784,919호(대리인 문서 번호 A969RO-0007US2)(현재, 2019년 7월 16일자로 발행된 미국 특허 제10,355,659호)의 부분 계속 출원인, 2019년 7월 16일자로 출원되고 발명의 명칭이 "스퍼터링을 통해 III족 압전 박막들을 형성하는 방법들(Methods of Forming Group III Piezoelectric Thin Films Via Sputtering)"인 미국 정식 출원 제16/513,143호(대리인 문서 번호: 181246-00010)의 우선권을 주장하고 그것의 부분 계속 출원이며, 이들 둘 다의 전체 개시내용은 참조로 여기에 포함되고, 본 출원은 또한 2019년 5월 10일자로 U.S.P.T.O.에 출원되고 발명의 명칭이 "격자 도핑을 이용한 AIN PZ 재료 내의 증가된 원자 스트레인(Increased Atomic Strain in AIN PZ Material using Lattice Doping)"인 미국 가특허 출원 일련번호 제62/846,558호(대리인 문서 번호 181246-00008)의 우선권을 주장하고, 그것의 전체내용은 참조로 여기에 포함된다.
본 출원은 또한 모든 목적을 위해, 모두 공동 소유인 이하의 동시 출원된 특허 출원들을 참조로 포함한다: 2014년 6월 6일자로 출원되고 발명의 명칭이 "단결정 커패시터 유전체 재료를 갖는 공진 회로(RESONANCE CIRCUIT WITH A SINGLE CRYSTAL CAPACITOR DIELECTRIC MATERIAL)"인 미국 특허 출원 일련번호 제14/298,057호(대리인 문서 번호 A969RO-000100US)(현재, 2017년 6월 6일자로 발행된 미국 특허 제9,673,384호); 2014년 6월 6일자로 출원되고 발명의 명칭이 "벌크 기판 상에 단결정 압전 재료 및 커패시커를 갖는 음향 공진기 디바이스(ACOUSTIC RESONATOR DEVICE WITH SINGLE CRYSTAL PIEZO MATERIAL AND CAPACITOR ON A BULK SUBSTRATE)"인 미국 특허 출원 일련번호 제14/298,076호(대리인 문서 번호 A969RO-000200US)(현재, 2017년 1월 3일자로 발행된 미국 특허 제9,537,465호); 2014년 6월 6일자로 출원되고 발명의 명칭이 "둘 이상의 단결정 음향 공진기 디바이스로 구성된 집적 회로(INTEGRATED CIRCUIT CONFIGURED WITH TWO OR MORE SINGLE CRYSTAL ACOUSTIC RESONATOR DEVICES)"인 미국 특허 출원 일련번호 제14/298,100호(대리인 문서 번호 A969RO-000300US)(현재, 2017년 2월 14일자로 발행된 미국 특허 제9,571,061호); 2014년 7월 25일자로 출원되고 발명의 명칭이 "웨이퍼 스케일 패키징(WAFER SCALE PACKAGING)"인 미국 특허 출원 일련번호 제14/341,314호(대리인 문서 번호 A969RO-000400US); 2014년 7월 31일자로 출원되고 발명의 명칭이 "단결정 압전 공진기 구조물로 구성된 이동 통신 디바이스(MOBILE COMMUNICATION DEVICE CONFIGURED WITH A SINGLE CRYSTAL PIEZO RESONATOR STRUCTURE)"인 미국 특허 출원 일련번호 제14/449,001호(대리인 문서 번호 A969RO-000500US)(현재, 2017년 7월 25일자로 발행된 미국 특허 제9,716,581호); 및 2014년 8월 26일자로 출원되고 발명의 명칭이 "단결정 음향 공진기 디바이스를 위한 멤브레인 기판 구조물(MEMBRANE SUBSTRATE STRUCTURE FOR SINGLE CRYSTAL ACOUSTIC RESONATOR DEVICE)"인 미국 특허 출원 일련번호 제14/469,503호(대리인 문서 번호 A969RO-000600US).
본 발명은 일반적으로 전자 디바이스들에 관한 것이다. 보다 구체적으로, 본 발명은 벌크 음향파 공진기 디바이스들(bulk acoustic wave resonator devices), 단결정 벌크 음향파 공진기 디바이스들, 단결정 필터 및 공진기 디바이스들, 및 그와 유사한 것을 위한 제조 방법 및 구조물에 관한 기술을 제공한다. 단지 예로서, 본 발명은 무엇보다도 통신 디바이스, 모바일 디바이스, 컴퓨팅 디바이스를 위한 단결정 공진기 디바이스에 적용되었다.
무선 데이터 통신들은 약 5GHz 이상의 주파수들에서 동작하는 RF 필터들을 이용할 수 있다. 일부 응용들을 위해, 다결정질 압전 박막들을 통합한 벌크 음향파 공진기들(Bulk Acoustic Wave Resonators)(BAWR)을 사용하는 것으로 알려져 있다. 일부 다결정질 기반 압전 박막 BAWR들은 약 1 내지 3GHz의 주파수들에서 동작하는 필터들에 적합할 수 있지만, 약 5GHz 이상의 주파수에서의 응용들은 그러한 얇은 폴리-기반 막들에 연관된 감소된 결정도로 인해 장애를 나타낼 수 있다.
본 발명에 따른 실시예들은 MOCVD를 통해 도핑된 결정질 압전 박막들을 형성하는 방법들, 및 관련된 도핑된 결정질 압전 박막들을 제공할 수 있다. 이러한 실시예들에 따라, 압전 막은 약 1 원자% 내지 약 30 원자% 범위의 E1 및 E2의 도핑 농도를 갖는 알루미늄 질화물 재료를 제공하기 위해 II족으로부터 선택된 제1 원소 E1으로 도핑되고 IVB족으로부터 선택된 제2 원소 E2로 도핑된 알루미늄 질화물 재료를 포함할 수 있고, 여기서 E1의 원자 수 더하기 E2의 원자 수 더하기 알루미늄의 원자 수는 100%이다.
일부 실시예들에서, 압전 막은 (E1E2)xAl1 - xN - 여기서 .0001<x<0.5임 - 에 따라 알루미늄 질화물 재료를 제공하기 위해 II족으로부터 선택된 제1 원소 E1으로 도핑되고 IVB족으로부터 선택된 제2 원소 E2로 도핑된 알루미늄 질화물 재료를 포함할 수 있다.
일부 실시예들에서, 압전 막을 형성하는 방법은 CVD 반응 챔버 내에 웨이퍼를 제공하는 단계; 및 웨이퍼 상에 알루미늄 질화물 재료를 형성하는 단계를 포함할 수 있고, 알루미늄 질화물 재료는 X-선 회절(XRD)을 사용하여 측정된 반치전폭(FWHM)에서의 약 1.5도 미만 내지 FWHM에서의 약 10 각초의 결정도를 포함하는 알루미늄 질화물 재료를 제공하기 위해, IIA족 또는 IIB족으로부터 선택된 제1 원소 E1으로 도핑되고 IVB족으로부터 선택된 제2 원소 E2로 도핑된다.
도 1a는 본 발명의 예에 따른 상부측 상호연결부들을 갖는 음향 공진기 디바이스를 도시하는 단순화된 도면이다.
도 1b는 본 발명의 예에 따른 하부측 상호연결부를 갖는 음향 공진기 디바이스를 도시한 단순화된 도면이다.
도 1c는 본 발명의 예에 따른 인터포저/캡이 없는 구조물 상호연결부들을 갖는 음향 공진기 디바이스를 도시하는 단순화된 도면이다.
도 1d는 본 발명의 예에 따른 공유된 후면측 트렌치를 갖는 인터포저/캡이 없는 구조물 상호연결부들을 갖는 음향 공진기 디바이스를 도시하는 단순화된 도면이다.
도 2 및 도 3은 본 발명의 예에 따른 음향 공진기 디바이스를 위한 제조 방법에 대한 단계들을 도시하는 단순화된 도면들이다.
도 4a는 본 발명의 예에 따른 상부측 마이크로-트렌치를 생성하는 방법을 위한 단계를 도시하는 단순화된 도면이다.
도 4b 및 도 4c는 도 4a에 설명된 바와 같은 상부측 마이크로-트렌치를 형성하는 방법 단계를 수행하기 위한 대안적인 방법들을 도시하는 단순화된 도면들이다.
도 4d 및 도 4e는 도 4a에 설명된 바와 같이 상부측 마이크로-트렌치를 형성하는 방법 단계를 수행하기 위한 대안적인 방법을 도시하는 단순화된 도면들이다.
도 5 내지 도 8은 본 발명의 예에 따른 음향 공진기 디바이스의 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다.
도 9a는 본 발명의 예에 따른 후면측 트렌치들을 형성하기 위한 방법 단계를 도시하는 단순화된 도면이다.
도 9b 및 도 9c는 본 발명의 실시예에 따라 도 9a에 설명된 바와 같이 후면측 트렌치들을 형성하고 시드 기판을 동시에 싱귤레이션하는 방법 단계를 수행하기 위한 대안적인 방법을 도시하는 단순화된 도면들이다.
도 10은 본 발명의 예에 따른 공진기의 상부측과 하부측 사이에 후면측 금속화 및 전기적 상호연결부들을 형성하는 방법 단계를 도시하는 단순화된 도면이다.
도 11a 및 도 11b는 본 발명의 예에 따른 음향 공진기 디바이스를 위한 제조 방법을 위한 대안적인 단계들을 도시하는 단순화된 도면들이다.
도 12a 내지 도 12e는 본 발명의 예에 따른 블라인드 비아 인터포저를 사용하는 음향 공진기 디바이스를 위한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다.
도 13은 본 발명의 예에 따른 음향 공진기 디바이스를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다.
도 14a 내지 도 14g는 본 발명의 예에 따른 음향 공진기 디바이스를 위한 캡 웨이퍼 프로세스를 위한 방법 단계들을 도시하는 단순화된 도면들이다.
도 15a 내지 도 15e는 본 발명의 예들에 따른, 인터포저/캡 버전 및 인터포저가 없는 버전 둘 다에서 구현될 수 있는 공유 후면측 트렌치를 갖는 음향 공진기 디바이스를 제조하기 위한 방법 단계들을 도시하는 단순화된 도면들이다.
도 16a 내지 도 16c, 내지 도 31a 내지 도 31c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도를 도시하는 단순화된 도면들이다.
도 32a 내지 도 32c, 내지 도 46a 내지 도 46c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 캐비티 본드 전사 프로세스를 위한 방법 단계들의 다양한 단면도를 도시하는 단순화된 도면들이다.
도 47a 내지 도 47c, 내지 도 59a 내지 도 59c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 견고하게 장착된 전사 프로세스를 위한 방법 단계들의 다양한 단면도를 도시하는 단순화된 도면들이다.
도 60은 본 발명에 따른 일부 실시예들에서 기판 상에 직접 MOCVD를 통해 형성된 고결정도 압전 박막을 도시하는 단면도이다.
도 61은 본 발명에 따른 일부 실시예들에서 기판 상의 시드층 상에 MOCVD를 통해 형성된 고결정도 압전 박막을 도시하는 단면도이다.
도 62는 코-도펀트들을 운반하는 각각의 전구체들이 CVD 반응 챔버 내로 동시에 도입될 때 표면 상에 MOCVD를 통해 형성된 예시적인 코-도펀트들 Hf 및 Mg의 상대적인 양을 도시하는 그래프이다.
도 63은 본 발명에 따른 일부 실시예들에서 코-도펀트들을 운반하는 각각의 전구체들이 CVD 반응 챔버 내로 교대로 도입될 때 표면 상에 MOCVD를 통해 형성된 예시적인 코-도펀트들 Hf 및 Mg의 상대적인 양을 나타내는 그래프이다.
도 64는 본 발명에 따른 일부 실시예들에서 예를 들어 도 2를 참조하여 본 명세서에 설명된 압전 층을 제공하기 위해 MOCVD를 통해 고결정도 압전 박막을 형성하는 방법을 도시하는 흐름도이다.
도 65는 본 발명에 따른 일부 실시예들에서 비-Al(Hf 및 Mg) 도펀트들의 상이한 백분율들을 포함하도록 MOCVD를 사용하여 형성된 상이한 압전 박막 재료들의 실험적 XRD 측정을 도시하는 그래프이다.
본 발명에 따르면, 일반적으로 전자 디바이스들에 관련된 기술들이 제공된다. 보다 구체적으로, 본 발명은 벌크 음향파 공진기 디바이스들, 단결정 공진기 디바이스들, 단결정 필터 및 공진기 디바이스들, 및 그와 유사한 것을 위한 제조 방법 및 구조물에 관한 기술들을 제공한다. 단지 예로서, 본 발명은 무엇보다도 통신 디바이스, 모바일 디바이스, 컴퓨팅 디바이스를 위한 단결정 공진기 디바이스에 적용되었다.
도 1a는 본 발명의 예에 따른 상부측 상호연결부들을 갖는 음향 공진기 디바이스(101)를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(101)는 마이크로-비아(129)를 갖는 위에 가로놓인 단결정 압전 층(120)을 갖는 박형화된 시드 기판(112)을 포함한다. 마이크로-비아(129)는 상부측 마이크로-트렌치(121), 상부측 금속 플러그(146), 후면측 트렌치(114), 및 후면측 금속 플러그(147)를 포함할 수 있다. 디바이스(101)가 단일 마이크로-비아(129)로 도시되어 있지만, 디바이스(101)는 복수의 마이크로-비아를 가질 수 있다. 상부측 금속 전극(130)은 압전 층(120) 위에 형성된다. 상부 캡 구조물은 압전 층(120)에 본딩된다. 이러한 상부 캡 구조물은 하나 이상의 상부 본드 패드(143), 하나 이상의 본드 패드(144), 및 상부측 금속 플러그(146)를 갖는 상부측 금속(145)에 연결된 하나 이상의 관통 비아(151)를 갖는 인터포저 기판(119)을 포함한다. 솔더 볼들(170)은 하나 이상의 상부 본드 패드(143)에 전기적으로 결합된다.
박형화된 기판(112)은 제1 및 제2 후면측 트렌치들(113, 114)을 갖는다. 후면측 금속 전극(131)은 박형화된 시드 기판(112), 제1 후면측 트렌치(113), 및 상부측 금속 전극(130)의 일부 아래에 형성된다. 후면측 금속 플러그(147)는 박형화된 시드 기판(112), 제2 후면측 트렌치(114) 및 상부측 금속(145)의 일부 아래에 형성된다. 이러한 후면측 금속 플러그(147)는 상부측 금속 플러그(146) 및 후면측 금속 전극(131)에 전기적으로 결합된다. 후면측 캡 구조물(161)은 제1 및 제2 후면측 트렌치들(113, 114) 아래에서, 박형화된 시드 기판(112)에 본딩된다. 이러한 디바이스의 제조 방법에 관한 추가 상세들은 도 2로부터 시작하여 논의될 것이다.
도 1b는 본 발명의 예에 따른 후면측 상호연결부들을 갖는 음향 공진기 디바이스(102)를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(101)는 마이크로-비아(129)를 갖는 위에 가로놓인 압전 층(120)을 갖는 박형화된 시드 기판(112)을 포함한다. 마이크로-비아(129)는 상부측 마이크로-트렌치(121), 상부측 금속 플러그(146), 후면측 트렌치(114), 및 후면측 금속 플러그(147)를 포함할 수 있다. 디바이스(102)가 단일 마이크로-비아(129)로 도시되어 있지만, 디바이스(102)는 복수의 마이크로-비아를 가질 수 있다. 상부측 금속 전극(130)은 압전 층(120) 위에 형성된다. 상부 캡 구조물은 압전 층(120)에 본딩된다. 이러한 상부 캡 구조물(119)은 압전 층(120) 상의 하나 이상의 본드 패드(144) 및 상부측 금속(145)에 연결되는 본드 패드들을 포함한다. 상부측 금속(145)은 상부측 금속 플러그(146)를 포함한다.
박형화된 기판(112)은 제1 및 제2 후면측 트렌치들(113, 114)을 갖는다. 후면측 금속 전극(131)은 박형화된 시드 기판(112), 제1 후면측 트렌치(113), 및 상부측 금속 전극(130)의 일부 아래에 형성된다. 후면측 금속 플러그(147)는 박형화된 시드 기판(112), 제2 후면측 트렌치(114) 및 상부측 금속 플러그(146)의 일부 아래에 형성된다. 이러한 후면측 금속 플러그(147)는 상부측 금속 플러그(146)에 전기적으로 결합된다. 후면측 캡 구조물(162)은 제1 및 제2 후면측 트렌치들 아래에서, 박형화된 시드 기판(112)에 본딩된다. 하나 이상의 후면측 본드 패드들(171, 172, 173)은 후면측 캡 구조물(162)의 하나 이상의 부분 내에 형성된다. 솔더 볼들(170)은 하나 이상의 후면측 본드 패드(171-173)에 전기적으로 결합된다. 이러한 디바이스의 제조 방법에 관한 추가 상세들은 도 14a로부터 시작하여 논의될 것이다.
도 1c는 본 발명의 예에 따른 인터포저/캡이 없는 구조물 상호연결부들(interposer/cap-free structure interconnections)을 갖는 음향 공진기 디바이스를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(103)는 마이크로-비아(129)를 갖는 위에 가로놓인 단결정 압전 층(120)을 갖는 박형화된 시드 기판(112)을 포함한다. 마이크로-비아(129)는 상부측 마이크로-트렌치(121), 상부측 금속 플러그(146), 후면측 트렌치(114), 및 후면측 금속 플러그(147)를 포함할 수 있다. 디바이스(103)가 단일 마이크로-비아(129)로 도시되어 있지만, 디바이스(103)는 복수의 마이크로-비아를 가질 수 있다. 상부측 금속 전극(130)은 압전 층(120) 위에 형성된다. 박형화된 기판(112)은 제1 및 제2 후면측 트렌치들(113, 114)을 갖는다. 후면측 금속 전극(131)은 박형화된 시드 기판(112), 제1 후면측 트렌치(113), 및 상부측 금속 전극(130)의 일부 아래에 형성된다. 후면측 금속 플러그(147)는 박형화된 시드 기판(112), 제2 후면측 트렌치(114) 및 상부측 금속(145)의 일부 아래에 형성된다. 이러한 후면측 금속 플러그(147)는 상부측 금속 플러그(146) 및 후면측 금속 전극(131)에 전기적으로 결합된다. 이러한 디바이스의 제조 방법에 관한 추가 상세들은 도 2로부터 시작하여 논의될 것이다.
도 1d는 본 발명의 예에 따른 공유 후면측 트렌치(shared backside trench)를 갖는 인터포저/캡이 없는 구조물 상호연결부들을 갖는 음향 공진기 디바이스를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(104)는 마이크로-비아(129)를 갖는 위에 가로놓인 단결정 압전 층(120)을 갖는 박형화된 시드 기판(112)을 포함한다. 마이크로-비아(129)는 상부측 마이크로-트렌치(121), 상부측 금속 플러그(146), 및 후면측 금속 플러그(147)를 포함할 수 있다. 디바이스(104)가 단일 마이크로-비아(129)로 도시되어 있지만, 디바이스(104)는 복수의 마이크로-비아를 가질 수 있다. 상부측 금속 전극(130)은 압전 층(120) 위에 형성된다. 박형화된 기판(112)은 제1 후면측 트렌치(113)를 갖는다. 후면측 금속 전극(131)은 박형화된 시드 기판(112), 제1 후면측 트렌치(113), 및 상부측 금속 전극(130)의 일부 아래에 형성된다. 후면측 금속(147)은 박형화된 시드 기판(112), 제2 후면측 트렌치(114) 및 상부측 금속(145)의 일부 아래에 형성된다. 이러한 후면측 금속(147)은 상부측 금속 플러그(146) 및 후면측 금속 전극(131)에 전기적으로 결합된다. 이러한 디바이스의 제조 방법에 관한 추가 상세들은 도 2로부터 시작하여 논의될 것이다.
도 2 및 도 3은 본 발명의 예에 따른 음향 공진기 디바이스의 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 이 방법은 도 1a에 도시된 것과 유사한 음향 공진기 디바이스를 제조하기 위한 프로세스를 도시한다. 도 2는 부분적으로 처리된 압전 기판을 제공하는 방법 단계를 나타낼 수 있다. 도시된 바와 같이, 디바이스(102)는 위에 놓여 형성된 압전 층(120)을 갖는 시드 기판(110)을 포함한다. 특정 예에서, 시드 기판은 실리콘, 실리콘 탄화물, 알루미늄 산화물, 또는 단결정 알루미늄 갈륨 질화물 재료, 또는 그와 유사한 것을 포함할 수 있다. 압전 층(120)은 압전 단결정 층 또는 박막 압전 단결정 층을 포함할 수 있다.
본 발명자들에 의해 인식된 바와 같이, 금속 유기 화학 기상 증착(MOCVD)을 사용하여 IIIB족 원소(예를 들어, Sc)로 AlN을 도핑하여, AlN이 비교적 높은 주파수들에서 압전 소자로서서 동작할 수 있도록 충분한 결정도를 갖게 하는 것은 어려울 수 있다. 특히, 도펀트(예를 들어, Sc)를 운반하는 데 전형적으로 사용되는 금속 유기 전구체들은 비교적 낮은 증기압을 가지며, 이는 AlN 구조물에 도펀트를 포함시키는 데 부정적인 영향을 미칠 수 있다. 따라서, 스퍼터링은 전형적으로 AlN을 Sc로 도핑하여 경쟁력 있는 압전 재료들을 만들기 위해 사용된다.
본 발명자들에 의해 더 인식되는 바와 같이, 일부 실시예들에서, II족 및 IVA족으로부터 선택된 코-도펀트들의 조합은 충분히 높은 결정도의 압전 재료를 형성하기 위해 MOCVD 프로세스에 더 호환가능할 수 있다. 특히, II족 및 IVB족 코-도펀트 원소들의 조합은 III족-N 재료의 격자 구조에 통합되고, 또한 결과적인 고결정도 압전 재료의 전하 중성을 유지하도록 선택될 수 있다. II족 및 IVA족의 전하 중성은 동작 시에 디바이스의 단자들에 전기장이 인가될 때, 예를 들어 음향 공진기 또는 필터의 정확도를 향상시킬 수 있습니다.
도 60은 본 발명에 따른 일부 실시예들에서 기판(100) 상에 직접 MOCVD를 통해 형성된 고결정도 압전 박막(6120)을 도시하는 단면도이다. 도 60에 따르면, 고결정도 압전 박막(6120)은 III족-질화물 재료를 IVB족으로부터 선택된 원소와 함께 IIA족 또는 IIB족으로부터 선택된 II족 원소로 공동 도핑하여 디바이스 특성들에 다양하게 영향을 주는 것에 의해 기판(100) 상에 형성될 수 있다. 또한, 선택된 II족 및 IVB족 원소로 도핑하는 레벨(또는 농도)은 결과적인 도핑된 III족-N 재료에 의해 생성되는 결합 계수를 변경하기 위해 사용될 수 있다. 예를 들어, 일부 실시예들에서, III족-N 재료는 AlN일 수 있고, II족 재료는 Mg(IIA족) 또는 Zn(IIB족)일 수 있는 반면, IVB족 원소는 Hf 또는 Zr일 수 있으며, 이는 위에서 설명된 바와 같이, MOCVD 프로세스에서 AlN 재료에 더 쉽게 포함될 수 있다. III족-질화물 재료는 GaN, InN, BN 등일 수 있음을 이해할 것이다.
또한, 불순물 도핑 범위(II족 및 IVB족 원소를 포함함)는 약 1E15원자/cm3 내지 약 1E21원자/cm3일 수 있다. 일부 실시예들에서, 도핑은 (II족 IVB족)X Al1 - xN에 따른 합금 형성물을 제공하기 위해 수행될 수 있고, 여기서 .0001<x<0.5이다. 일부 실시예들에서, AlN 도핑된 재료에서, 도핑은 약 1 원자% 내지 약 30 원자% 범위일 수 있으며, 여기서 II족 원소의 원자 수 더하기 IV족 원소의 원자 수 더하기 알루미늄 원자의 원자 수는 100%이다.
따라서, 본 발명에 따른 일부 실시예들에서, 공동 도핑된 III족-N 압전 재료는 x-선 회절에 의해 약 1.5도 미만의 반치전폭(Full Width Half Maximum)(FWHM) 결정도로 제조될 수 있다. 본 발명에 따른 일부 실시예에서, 공동 도핑된 III족-N 압전 재료는 x-선 회절(XRD)을 사용하여 측정된 반치전폭(FWHM)에서의 약 1.0도 미만 내지 FWHM에서의 약 10 각초(arcseconds)의 결정도로 제조될 수 있다. 본 발명에 따른 일부 실시예들에서, 공동 도핑된 III족-N 압전 재료는 XRD를 사용하여 측정된 반치전폭(FWHM)에서의 약 1.0도 내지 FWHM에서의 약 0.5도 범위의 결정도로 제조될 수 있다.
압전 디바이스들(예를 들어, 음향 공진기들 및 필터들)이 여기에서 설명되지만, 본 발명에 따른 일부 실시예들에서 다른 유형들의 디바이스들이 또한 제공될 수 있음이 이해될 것이다. 예를 들어, 일부 실시예들에서, III족-N 재료는 전력 트랜지스터(예를 들어, SiC 상의 AlN), 증폭기, UV LED(즉, 280-100nm 파장에 대한 AlN), 및 그와 유사한 것을 제공하기 위해 도핑될 수 있다.
본 발명에 따른 일부 실시예들에서, III족-N 재료는 Si 또는 Ga 또는 In과 같은 제3 원소로 더 도핑될 수 있고, 그에 의해 제3 원소의 도핑된 농도는 약 20%이고, 제3 원소의 원자 수 더하기 알루미늄 원자 수는 100%가 된다. 또 다른 실시예들에서, III족-N 재료는 IIA족 또는 IIB족으로부터 선택된 제2 원소만으로 도핑될 수 있다.
도 61은 본 발명에 따른 일부 실시예들에서 기판(100) 상의 시드 층(6101) 상에 MOCVD를 통해 형성된 고결정도 압전 박막(6120)을 도시하는 단면도이다. 일부 실시예들에서, 시드 층(6101)은 고결정도 압전 박막(6120)을 형성하기 전에 기판(100) 상에 형성될 수 있고, 그에 의해 시드 층은 기판(100)과 고결정도 압전 박막(6120) 사이에 위치되게 된다. 일부 실시예들에서, 시드 층(6101)은 압전 박막에 또한 포함되는 하나 이상의 III족 원소를 포함한다. 예를 들어, 시드 층은 압전 박막이 AlN을 포함하는 경우에는 Al을 포함하도록, 또는 고결정도 압전 박막(6120)이 MgTiAlN을 포함하는 경우에는 Al 및 Mg를 포함하도록 형성될 수 있다. 다른 III족 원소들 및 시드 층 성분들이 또한 사용될 수 있다. 일부 실시예들에서, 시드 층(6101)은 고결정도 압전 박막(6120)을 형성하기 위해 사용된 것과 동일한 온도를 사용하여 형성될 수 있다.
일부 실시예에서, 시드 층(6101)은 고결정도 압전 박막(6120)을 형성하는 데 사용된 온도보다 낮은 온도에서 형성될 수 있다. 일부 실시예들에서, 시드 층(6101)은 섭씨 400도 미만의 온도에서 형성될 수 있는 반면, MOCVD를 통해 압전 박막을 형성할 때, 온도는 섭씨 600도 초과 내지 섭씨 약 800도까지 증가될 수 있다. 일부 실시예들에서, 시드 층(6101)은 섭씨 400도 미만의 온도에서 형성될 수 있는 반면, 스퍼터링을 통해 압전 박막을 형성할 때, 온도는 섭씨 약 400도 내지 섭씨 약 600도까지 증가될 수 있다. 일부 실시예들에서, 시드 층은 Al을 포함할 수 있고, 고결정도 압전 박막(6120)은 AlN으로 형성될 수 있다.
도 62는 코-도펀트들을 운반하는 각각의 전구체들이 CVD 반응 챔버 내로 동시에 도입될 때 표면 상에 MOCVD를 통해 형성되는 예시적인 코-도펀트들 Hf 및 Mg의 상대적인 양을 예시하는 그래프이다. 도 62에 따르면, 본 발명자들에 의해 인식된 바와 같이, Hf 및 Mg 전구체들이 MOCVD 반응 챔버에 동시에 도입되는 경우, Mg는 표면에 남을 수 있고, Hf 및 Mg 둘 다가 MOCVD 반응 챔버에 도입되는 것이 중단되는 반면 A1 및 N에 대한 전구체들을 계속하여 흐를 때에만 막에 통합될 수 있다.
도 63은 본 발명에 따른 일부 실시예들에서 코-도펀트들을 운반하는 각각의 전구체들이 CVD 반응 챔버 내로 교대로 도입될 때 표면 상에 MOCVD를 통해 형성되는 예시적인 코-도펀트들 Hf 및 Mg의 상대적인 양을 도시하는 그래프이다. 도 62와 대조적으로, 도 63에 따른 일부 실시예들에서, Hf 및 Mg의 전구체들이 MOCVD 반응 챔버 내로 개별적으로 도입될 때, Hf 및 Mg 둘 다는 도 62에 비해 더 많은 양으로 통합된다. 특히, 도 63에 도시된 배열에서, Hf 전구체는 2초의 시간 간격 동안 MOCVD 반응 챔버에 도입된 후 중단되었다. 제1 간격 다음에, Mg 전구체가 MOCVD 반응 챔버 내로 도입되는 제2 시간 간격이 후속하였다. A1 및 N에 대한 전구체들은 제1 및 제2 시간 간격들 동안 연속적으로 흐를 수 있음이 이해될 것이다. 일부 실시예들에서, A1 및 N에 대한 전구체들은 시간 간격들 중 어느 하나 동안 펄스 인될 수 있다. 예를 들어, Hf, Al 및 N은 제1 간격 동안 도입될 수 있는 반면, Mg 및 N은 제2 간격 동안 도입될 수 있다.
도 64는 본 발명에 따른 일부 실시예들에서 예를 들어 도 2를 참조하여 본 명세서에 설명된 압전 층을 제공하기 위해, MOCVD를 통해 고결정도 압전 박막(6120)을 형성하는 방법을 도시하는 흐름도이다. 도 64에 따르면, 웨이퍼는 MOCVD 반응 챔버 내로 로딩된다(블록(6405)). II족 원소 전구체는 제1 시간 간격 동안 MOCVD 반응 챔버에 도입된다. III족 및 N 전구체들은 또한 제1 시간 간격 동안 MOCVD 반응 챔버 내로 도입되어, II족 원소가 챔버 내에서 형성 중인 III족-N 재료에 통합되는 것을 허용한다(블록(6410)). II족 원소는 본 명세서에 설명된 바와 같이 IIA족 또는 IIB족으로부터 선택될 수 있음이 이해될 것이다.
MOCVD 반응 챔버 내로의 II족 원소 전구체의 도입은 제1 간격 후에 중지될 수 있는 반면, III족 및 N 전구체들은 MOCVD 반응 챔버 내로 계속 흐른다(블록(6415)). 일부 실시예들에서, IVB족 원소 전구체는 제1 시간 간격 후에 MOCVD 반응 챔버 내로 도입되고 제2 시간 간격 동안 계속되어, IVB족 원소가 II족 원소와 함께 III족-N 재료에 통합되는 것을 허용한다. III족 및 N 전구체들은 제2 시간 간격 동안 MOCVD 반응 챔버 내로 계속 도입된다(블록(6420)). 일부 실시예들에서, 제1 및 제2 시간 간격들 사이에 중간 간격이 도입될 수 있으며, 여기서 II족 원소 또는 IVB족 원소 중 어느 것도 중간 간격 동안 반응 챔버 내로 흐르지 않는다.
제2 시간 간격 후에, MOCVD 반응 챔버 내로의 IVB족 원소 전구체의 도입은 중지될 수 있는 반면, III족 및 N 전구체들은 MOCVD 반응 챔버 내로 계속 흐른다(블록(6425)). 원하는 레벨의 결정도를 제공하기 위해, 원하는 레벨의 II족 및 IVB족 원소들이 III족-N 재료에 제공될 때까지 프로세스가 반복될 수 있다(블록(6410)). 일부 실시예들에서, 블록들(6410 및 6425)에서 수행되는 동작들이 역전될 수 있음이 이해될 것이다.
음향 공진기 디바이스는 본 명세서에서 설명된 바와 같이 고결정도 압전 막을 포함하도록 형성될 수 있고(블록(6430)), 공동 도핑된 III족-N 재료 위에 가로놓이는 AlGaN 캡 구조물이 형성될 수 있다(블록(6435)). 일부 실시예들에서, AlGaN 캡 구조물은 Al0.2Ga0.8N일 수 있다.
본 발명에 따른 또 다른 실시예들에서, II족 전구체의 도입은 제1 시간 간격 후에 완전히 중지되지 않고, IV족 전구체가 제2 시간 간격 동안 흐를 때 MOCVD 반응 챔버 내로 계속 흐를 수 있다. 또한, IV족 전구체는 제2 시간 간격의 종료 후 및 제1 시간 간격 동안 MOCVD 반응 챔버 내로 계속 유동할 수 있다. 제2 시간 간격 동안 MOCVD 반응 챔버로 흐르는 II족 전구체의 레벨은, IVB족 전구체가 II족 전구체보다 우세하여, II족 전구체의 존재에도 불구하고 IVB족 원소가 III-N 재료에 충분한 양으로 통합되는 것을 허용하게 하는 것임이 이해될 것이다. 마찬가지로, 제1 시간 간격 동안 MOCVD 반응 챔버 내로 흐르는 IVB족 전구체의 레벨은 II족 전구체가 IVB족 전구체보다 우세하여, IVB족 전구체의 존재에도 불구하고 II족 원소가 III-N 재료에 충분한 양으로 통합되는 것을 허용하게 하는 것임이 이해될 것이다.
일부 실시예들에서, II족 전구체는 Cp2Mg를 포함하여 Mg가 AlN 재료에 통합되게 하고, 또는 IVB족 전구체는 TDMAHf를 포함하여 Hf가 (Mg와 함께) AlN 재료에 통합되게 한다. 또한, MOCVD 반응 챔버는 H2 분위기 환경에서 약 800C 내지 약 1200C 범위의 온도 및 약 60mbar의 압력으로 유지된다.
도 65는 본 발명에 따른 일부 실시예들에서 비-Al(Hf 및 Mg) 도펀트들의 상이한 백분율들을 포함하도록 MOCVD를 사용하여 형성된 상이한 제조된 압전 박막 재료들의 실험적 XRD 측정들을 도시하는 그래프이다. 도 65에 따르면, (Hf0.5Mg0.5)0.12Al0.88N은 본 명세서에 기술된 바와 같이 형성되었고 XRD에 종속되었다. 도시된 바와 같이, (Hf0 . 5Mg0 . 5)0.12Al0 .88N은 XRD를 사용하여 FWHM에서 약 1.1도로 측정되었다.
도 3은 상부측 금속화 또는 상부 공진기 금속 전극(130)을 형성하는 방법 단계를 나타낼 수 있다. 특정 예에서, 상부측 금속 전극(130)은 몰리브덴, 알루미늄, 루테늄 또는 티타늄 재료, 또는 그와 유사한 것, 및 이들의 조합을 포함할 수 있다. 이 층은 리프트-오프 프로세스, 습식 에칭 프로세스, 건식 에칭 프로세스, 금속 인쇄 프로세스, 금속 라미네이팅 프로세스, 또는 그와 유사한 것에 의해 압전 층의 상부에 퇴적되고 패터닝될 수 있다. 리프트-오프 프로세스는 상부측 금속층을 생성하기 위해 리소그래피 패터닝, 금속 퇴적, 및 리프트-오프 단계의 순차적 프로세스를 포함할 수 있다. 습식/건식 에칭 프로세스들은 상부측 금속층을 생성하기 위해 금속 퇴적, 리소그래피 패터닝, 금속 퇴적, 및 금속 에칭 단계의 순차적인 프로세스들을 포함할 수 있다. 본 기술분야의 통상의 기술자들은 다른 변형들, 수정들 및 대안들을 인식할 것이다.
도 4a는 본 발명의 예에 따른 음향 공진기 디바이스(401)를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다. 이 도면은 압전 층(120)의 일부 내에 하나 이상의 상부측 마이크로-트렌치(121)를 형성하는 방법 단계를 나타낼 수 있다. 이러한 상부측 마이크로-트렌치(121)는 이후의 방법 단계들에서 전개될 음향 멤브레인의 상부측과 하부측 사이의 주요 상호연결 접합부의 역할을 수 있다. 예에서, 상부측 마이크로-트렌치(121)는 압전 층(120) 전체를 통해 연장되고 시드 기판(110)에서 멈춘다. 이러한 상부측 마이크로-트렌치(121)는 건식 에칭 프로세스, 레이저 드릴 프로세스 또는 그와 유사한 것을 통해 형성될 수 있다. 도 4b 및 4c는 이러한 옵션을 더 상세하게 설명한다.
도 4b 및 도 4c는 도 4a에 설명된 바와 같은 방법 단계를 수행하기 위한 대안적인 방법들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 도 4b는 압전 층(120)에 상부측 마이크로-트렌치(121)를 빠르고 정확하게 형성할 수 있는 레이저 드릴을 사용하는 방법 단계를 나타낸다. 예에서, 압전 층(120)을 통해 공칭 50um 홀, 또는 10um 내지 500um 직경의 홀들을 형성하고 층들(120 및 110) 사이의 계면 아래의 시드 기판(110)에서 정지하도록 레이저 드릴이 사용될 수 있다. 보호 층(122)은 압전 층(120)과 상부측 금속 전극(130) 위에 가로놓여 형성될 수 있다. 이 보호 층(122)은 레이저 파편으로부터 디바이스를 보호하고 상부측 마이크로-비아(121)의 에칭을 위한 마스크를 제공하는 역할을 할 수 있다. 특정 예에서, 레이저 드릴은 11W 고출력 다이오드 펌프식 UV 레이저 또는 그와 유사한 것일 수 있다. 이 마스크(122)는 다른 단계들로 진행하기 전에 후속하여 제거될 수 있다. 마스크는 또한 레이저 드릴 프로세스에서 생략될 수 있으며, 레이저 파편을 제거하기 위해 공기 흐름이 사용될 수 있다.
도 4c는 압전 층(120) 내에 상부측 마이크로-트렌치(121)를 형성하기 위해 건식 에칭 프로세스를 사용하는 방법 단계를 나타낼 수 있다. 도시된 바와 같이, 리소그래피 마스킹 층(123)은 압전 층(120) 및 상부측 금속 전극(130) 위에 가로놓여 형성될 수 있다. 상부측 마이크로-트렌치(121)는 플라즈마에의 노출, 또는 그와 유사한 것에 의해 형성될 수 있다.
도 4d 및 도 4e는 도 4a에 설명된 바와 같은 방법 단계들을 수행하기 위한 대안적인 방법을 도시하는 단순화된 도면들이다. 이러한 도면들은 복수의 음향 공진기 디바이스를 동시에 제조하는 방법 단계를 나타낼 수 있다. 도 4d에서, 다이 #1 및 다이 #2 상에 각각 2개의 디바이스가 도시되어 있다. 도 4e는 스크라이브 라인(124) 또는 다이싱 라인을 또한 에칭하면서 이들 각각의 다이 상에 마이크로-비아(121)를 형성하는 프로세스를 도시한다. 예에서, 스크라이브 라인(124)의 에칭은 압전 단결정 층(120)을 싱귤레이션하고 그것의 응력을 완화한다.
도 5 내지 도 8은 본 발명의 예에 따른 음향 공진기 디바이스에 대한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 도 5는 하나 이상의 본드 패드(140)를 형성하고 본드 패드들(140) 중 적어도 하나에 전기적으로 결합된 상부측 금속(141)을 형성하는 방법 단계를 나타낼 수 있다. 상부측 금속(141)은 상부측 마이크로-트렌치(121) 내에 형성된 상부측 금속 플러그(146)를 포함할 수 있다. 특정 예에서, 상부측 금속 플러그(146)는 마이크로-비아의 상부측 부분을 형성하기 위해 상부측 마이크로-트렌치(121)를 채운다.
예에서, 본드 패드들(140) 및 상부측 금속(141)은 디바이스의 응용에 따라 금 재료 또는 다른 상호연결부 금속 재료를 포함할 수 있다. 이러한 금속 재료들은 리프트-오프 프로세스, 습식 에칭 프로세스, 건식 에칭 프로세스, 스크린 인쇄 프로세스, 전기 도금 프로세스, 금속 인쇄 프로세스, 또는 그와 유사한 것에 의해 형성될 수 있다. 특정 예에서, 퇴적된 금속 재료들은 또한 아래에 설명될 캡 구조물을 위한 본드 패드들의 역할을 할 수 있다.
도 6은 기밀 본딩(hermetic bonding)일 수 있는 본딩을 위해 음향 공진기 디바이스를 준비하기 위한 방법 단계를 나타낼 수 있다. 도시된 바와 같이, 상부 캡 구조물은 앞의 도면들에서 설명된 바와 같이 부분적으로 처리된 음향 공진기 디바이스 위에 위치된다. 상부 캡 구조물은 두 가지 구성, 즉 완전히 처리된 인터포저 버전(601)(글래스 비아를 통함) 및 부분적으로 처리된 인터포저 버전(602)(블라인드 비아 버전)으로 인터포저 기판(119)을 사용하여 형성될 수 있다. 601 버전에서, 인터포저 기판(119)은 인터포저 기판(119)을 통해 연장되고 하부 본드 패드들(142) 및 상부 본드 패드들(143)에 전기적으로 결합되는 관통 비아 구조물들(151)을 포함한다. 602 버전에서, 인터포저 기판(119)은 하부측으로부터 인터포저 기판(119)의 일부를 통해서만 연장되는 블라인드 비아 구조물들(152)을 포함한다. 이러한 블라인드 비아 구조물들(152)은 또한 하부 본드 패드들(142)에 전기적으로 결합된다. 특정 예에서, 인터포저 기판은 실리콘, 글래스, 스마트 글래스, 또는 다른 유사한 재료를 포함할 수 있다.
도 7은 상부 캡 구조물을 부분적으로 처리된 음향 공진기 디바이스에 본딩하는 방법 단계를 나타낼 수 있다. 도시된 바와 같이, 인터포저 기판(119)은 본드 패드들(140, 142) 및 상부측 금속(141)에 의해 압전 층에 본딩되며, 이들은 이제 본드 패드(144) 및 상부측 금속(145)으로 표시된다. 이러한 본딩 프로세스는 압축 본드 방법 또는 그와 유사한 것을 사용하여 수행될 수 있다. 도 8은 시드 기판(110)을 박형화하는 방법 단계를 나타낼 수 있으며, 그것은 이제 박형화된 시드 기판(111)으로 지칭된다. 이러한 기판 박형화 프로세스는 그라인딩 및 에칭 프로세스들 또는 그와 유사한 것을 포함할 수 있다. 특정 예에서, 이러한 프로세스는 건식 에칭, CMP 연마 또는 어닐링 프로세스들을 수반할 수 있는, 응력 제거가 뒤따르는 웨이퍼 백그라인딩 프로세스를 포함할 수 있다.
도 9a는 본 발명의 예에 따른 음향 공진기 디바이스(901)를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다. 도 9a는 박형화된 시드 기판(111)의 후면측으로부터의 압전 층에 대한 접근을 허용하도록 후면측 트렌치들(113 및 114)을 형성하기 위한 방법 단계를 나타낼 수 있다. 예에서, 제1 후면측 트렌치(113)는 박형화된 시드 기판(111) 내에, 그리고 상부측 금속 전극(130) 아래에 형성될 수 있다. 제2 후면측 트렌치(114)는 박형화된 시드 기판(111) 내에, 그리고 상부측 마이크로-트렌치(121) 및 상부측 금속 플러그(146) 아래에 형성될 수 있다. 이 기판은 이제 박형화된 기판(112)으로 표시된다. 특정 예에서, 이러한 트렌치들(113 및 114)은 심층 반응성 이온 에칭(deep reactive ion etching)(DRIE) 프로세스, Bosch 프로세스, 또는 그와 유사한 것을 사용하여 형성될 수 있다. 트렌치들의 크기, 형상 및 수는 음향 공진기 디바이스의 설계에 따라 다를 수 있다. 다양한 예들에서, 제1 후면측 트렌치는 상부측 금속 전극의 형상 또는 후면측 금속 전극의 형상과 유사한 트렌치 형상으로 형성될 수 있다. 제1 후면측 트렌치는 또한 상부측 금속 전극 및 후면측 금속 전극의 형상 둘 다와 상이한 트렌치 형상으로 형성될 수 있다.
도 9b 및 도 9c는 도 9a에 설명된 바와 같은 방법 단계를 수행하기 위한 대안적인 방법을 도시하는 단순화된 도면들이다. 도 4d 및 도 4e와 같이, 이러한 도면들은 복수의 음향 공진기 디바이스를 동시에 제조하는 방법 단계를 나타낼 수 있다. 도 9b에서, 캡 구조물들을 갖는 2개의 디바이스가 각각 다이 #1 및 다이 #2에 도시되어 있다. 도 9c는 스크라이브 라인(115) 또는 다이싱 라인을 또한 에칭하면서 이들 각각의 다이 상에 후면측 트렌치들(113 및 114)을 형성하는 프로세스를 도시한다. 예에서, 스크라이브 라인(115)의 에칭은 후면측 웨이퍼(112)를 싱귤레이션하는 임의적인 방식을 제공한다.
도 10은 본 발명의 예에 따른 음향 공진기 디바이스(1000)를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다. 이 도면은 박형화된 시드 기판(112)의 후면측 트렌치들 내에 후면측 금속 전극(131) 및 후면측 금속 플러그(147)를 형성하는 방법 단계를 나타낼 수 있다. 예에서, 후면측 금속 전극(131)은 박형화된 기판(112)의 하나 이상의 부분 아래에, 제1 후면측 트렌치(113) 내에, 및 상부측 금속 전극(130) 아래에 형성될 수 있다. 이러한 프로세스는 음향 공진기 디바이스 내의 공진기 구조물을 완성한다. 후면측 금속 플러그(147)는 박형화된 기판(112)의 하나 이상의 부분 아래에, 제2 후면측 트렌치(114) 내에, 및 상부측 마이크로-트렌치(121) 아래에 형성될 수 있다. 후면측 금속 플러그(147)는 상부측 금속 플러그(146) 및 후면측 금속 전극(131)에 전기적으로 결합될 수 있다. 특정 예에서, 후면측 금속 전극(130)은 몰리브덴, 알루미늄, 루테늄 또는 티타늄 재료 또는 그와 유사한 것, 및 이들의 조합을 포함할 수 있다. 후면측 금속 플러그는 금 재료, 저-비저항 상호연결부 금속들, 전극 금속들 또는 그와 유사한 것을 포함할 수 있다. 이러한 층들은 앞에서 설명된 퇴적 방법들을 사용하여 퇴적될 수 있다.
도 11a 및 도 11b는 본 발명의 예에 따른 음향 공진기 디바이스를 위한 제조 방법을 위한 대안적인 단계들을 도시하는 단순화된 도면들이다. 이러한 도면들은 박형화된 시드 기판(112) 아래에 후면측 캡 구조물을 본딩하는 방법들을 도시한다. 도 11a에서, 후면측 캡 구조물은 솔더 마스크, 폴리이미드 또는 그와 유사한 것과 같은 영구 광-이미지화 건식 막(permanent photo-imageable dry film)을 포함할 수 있는 건식 막 캡(161)이다. 이러한 캡 구조물의 본딩은 비용 효율적이고 신뢰가능할 수 있지만, 기밀 밀봉을 생성하지는 않을 수 있다. 도 11b에서, 후면측 캡 구조물은 실리콘, 글래스, 또는 다른 유사한 재료를 포함할 수 있는 기판(162)이다. 이러한 기판의 본딩은 기밀 밀봉을 제공할 수 있지만, 비용이 더 많이 들고 추가 프로세스들을 필요로 할 수 있다. 응용에 따라, 이러한 후면측 캡 구조물들 중 어느 것이 제1 및 제2 후면측 비아들 아래에 본딩될 수 있다.
도 12a 내지 도 12e는 본 발명의 예에 따른 음향 공진기 디바이스를 위한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 보다 구체적으로, 이러한 도면들은 상부 캡 구조물의 블라인드 비아 인터포저("602") 버전을 처리하기 위한 추가 단계들을 설명한다. 도 12a는 상부 캡 구조물 내의 블라인드 비아들(152)을 갖는 음향 공진기 디바이스(1201)를 도시한다. 도 12b에서, 인터포저 기판(119)은 박형화되고, 이는 박형화된 인터포저 기판(118)을 형성하여 블라인드 비아들(152)을 노출시킨다. 이러한 박형화 프로세스는 시드 기판의 박형화에 대해 설명된 것과 같은 그라인딩 프로세스 및 에칭 프로세스의 조합일 수 있다. 도 12c에서, 블라인드 비아들(152) 위에 가로놓여 형성되고 블라인드 비아들(152)에 전기적으로 결합되는 상부 캡 본드 패드들(160)을 생성하기 위해 재배선 층(RDL) 프로세스 및 금속화 프로세스가 적용될 수 있다. 도 12d에 도시된 바와 같이, 볼 그리드 어레이(BGA) 프로세스는 상부 캡 본드 패드들(160) 위에 가로놓이고 그에 전기적으로 결합되는 솔더 볼들(170)을 형성하기 위해 적용될 수 있다. 이러한 프로세스는 도 12e에 도시된 바와 같이, 와이어 본딩(171)을 위해 준비된 음향 공진기 디바이스를 남긴다.
도 13은 본 발명의 예에 따른 음향 공진기 디바이스를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(1300)는 개별 디바이스들을 생성하기 위해 싱귤레이션할 준비가 된 2개의 완전히 처리된 음향 공진기 디바이스를 포함한다. 예에서, 다이 싱귤레이션 프로세스는 웨이퍼 다이싱 쏘 프로세스(wafer dicing saw process), 레이저 절단 싱귤레이션 프로세스, 또는 다른 프로세스들 및 이들의 조합을 사용하여 행해질 수 있다.
도 14a 내지 도 14g는 본 발명의 예에 따른 음향 공진기 디바이스를 위한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 이 방법은 도 1b에 도시된 것과 유사한 음향 공진기 디바이스를 제조하기 위한 프로세스를 도시한다. 음향 공진기의 이 예에 대한 방법은 도 1 내지 도 5에 설명된 것과 유사한 단계들을 거칠 수 있다. 도 14a는 이 방법이 이전에 설명된 방법과 다른 부분들을 보여준다. 여기서, 상부 캡 구조물 기판(119)은 하나 이상의 하부 본드 패드(142)를 갖는 하나의 금속화 층만을 포함한다. 도 6과 비교할 때, 상호연결부들은 음향 공진기 디바이스의 하부측에 형성될 것이기 때문에, 상부 캡 구조물에는 비아 구조물이 없다.
도 14b 내지 도 14f는 제1 프로세스 흐름에서 설명된 것들과 유사한 방법 단계들을 도시한다. 도 14b는 본드 패드들(140, 142) 및 상부측 금속(141)을 통해 압전 층(120)에 상부 캡 구조물을 본딩하는 방법 단계를 나타낼 수 있고, 이들은 이제 상부측 금속 플러그(146)를 갖는 상부측 금속(145) 및 본드 패드들(144)로 표시된다. 도 14c는 시드 기판(110)을 박형화하는 방법 단계를 나타낼 수 있고, 이는 도 8에 설명된 것과 유사한 박형화된 시드 기판(111)을 형성한다. 도 14d는 도 9a에 설명된 것과 유사한 제1 및 제2 후면측 트렌치들을 형성하는 방법 단계를 나타낼 수 있다. 도 14e는 도 10에 설명된 것과 유사한 후면측 금속 전극(131) 및 후면측 금속 플러그(147)를 형성하는 방법 단계를 나타낼 수 있다. 도 14f는 도 11a 및 도 11b에 설명된 것과 유사한 후면측 캡 구조물(162)을 본딩하는 방법 단계를 나타낼 수 있다.
도 14g는 앞에서 설명된 프로세스 흐름과 상이한, 또 다른 단계를 보여준다. 여기서, 후면측 본드 패드들(171, 172 및 173)은 후면측 캡 구조물(162) 내에 형성된다. 예에서, 이러한 후면측 본드 패드들(171-173)은 다른 금속 재료들을 형성하기 위해 사용되는 것들과 유사한 마스킹, 에칭 및 금속 퇴적 프로세스들을 통해 형성될 수 있다. BGA 프로세스는 이러한 후면측 본드 패드들(171-173)과 접촉하는 솔더 볼들(170)을 형성하기 위해 적용될 수 있고, 이는 와이어 본딩을 위해 음향 공진기 디바이스(1407)를 준비한다.
도 15a 내지 도 15e는 본 발명의 예에 따른 음향 공진기 디바이스를 위한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 이 방법은 도 1b에 도시된 것과 유사한 음향 공진기 디바이스를 제조하기 위한 프로세스를 도시한다. 이 예를 위한 방법은 도 1 내지 도 5에 설명된 것과 유사한 단계들을 거칠 수 있다. 도 15a는 이 방법이 앞에서 설명된 것과 다른 부분을 보여준다. 임시 접착제(217)의 층을 갖는 임시 캐리어(218)가 기판에 부착된다. 특정 예에서, 임시 캐리어(218)는 글래스 웨이퍼, 실리콘 웨이퍼, 또는 다른 웨이퍼 및 그와 유사한 것을 포함할 수 있다.
도 15b 내지 도 15f는 제1 프로세스 흐름에서 설명된 것들과 유사한 방법 단계들을 도시한다. 도 15b는 시드 기판(110)을 박형화하는 방법 단계를 나타낼 수 있고, 이는 도 8에 설명된 것과 유사한 박형화된 기판(111)을 형성한다. 특정 예에서, 시드 기판(110)의 박형화는 응력 제거 프로세스가 뒤따르는 후면측 그라인딩 프로세스를 포함할 수 있다. 응력 제거 프로세스는 건식 에칭, 화학적 기계적 평탄화(Chemical Mechanical Planarization)(CMP) 및 어닐링 프로세스들을 포함할 수 있다.
도 15c는 도 9a에 설명된 기술들과 유사한 공유 후면측 트렌치(113)를 형성하는 방법 단계를 나타낼 수 있다. 주요 차이점은 공유 후면측 트렌치가 상부측 금속 전극(130), 상부측 마이크로-트렌치(121) 및 상부측 금속 플러그(146) 모두의 아래에 구성된다는 것이다. 예에서, 공유 후면측 트렌치(113)는 크기, 형상(모든 가능한 기하학적 형상들) 및 측벽 프로파일(테이퍼 볼록, 테이퍼 오목, 또는 직각)이 변할 수 있는 후면측 공진기 캐비티이다. 특정 예에서, 공유 후면측 트렌치(113)의 형성은 후면측 기판(111)의 후면-전면 정렬 및 건식 에칭을 포함할 수 있는 리소-에칭 프로세스를 포함할 수 있다. 압전 층(120)은 공유 후면측 트렌치(113)의 형성을 위한 에칭 정지 층의 역할을 할 수 있다.
도 15d는 도 10에 설명된 것과 유사한 후면측 금속 전극(131) 및 후면측 금속(147)을 형성하는 방법 단계를 나타낼 수 있다. 예에서, 후면측 금속 전극(131)의 형성은 공유 후면측 트렌치(113) 내의 금속 재료들의 퇴적 및 패터닝을 포함할 수 있다. 여기서, 후면측 금속(131)은 마이크로-비아(121) 내의 전극 및 후면측 플러그/연결 금속(147)의 역할을 한다. 금속의 두께, 형상, 및 유형은 공진기/필터 설계의 기능에 따라 달라질 수 있다. 예로서, 후면측 전극(131) 및 비아 플러그 금속(147)은 상이한 금속들일 수 있다. 특정 예에서, 이러한 후면측 금속들(131, 147)은 압전 층(120)의 표면 상에 퇴적 및 패터닝될 수 있거나, 기판(112)의 후면측으로 재라우팅될 수 있다. 예에서, 후면측 금속 전극은, 후면측 금속 전극이 공유 후면측 트렌치의 형성 동안 생성된 시드 기판의 하나 이상의 측벽과 접촉하지 않게끔 공유 후면측 트렌치의 경계들 내에 구성되도록 패터닝될 수 있다.
도 15e는 임시 캐리어(218)의 본딩 해제, 및 임시 접착제(217)를 제거하기 위한 디바이스의 상부측의 세척 이후의, 도 11a 및 도 11b에 설명된 것과 유사한 후면측 캡 구조물(162)을 본딩하는 방법 단계를 나타낼 수 있다. 본 기술분야의 통상의 기술자는 앞에서 설명된 방법 단계들의 다른 변형들, 수정들 및 대안들을 인식할 것이다.
본 명세서에 사용될 때, 용어 "기판"은 벌크 기판을 의미할 수 있거나, 알루미늄, 갈륨, 또는 알루미늄 및 갈륨 및 질소의 삼원 화합물을 함유하는 에피택셜 영역, 또는 기능 영역, 조합들, 및 유사한 것과 같은 위에 가로놓인 성장 구조물들을 포함할 수 있다.
본 발명을 사용하여, 기존 기술들에 비해 하나 이상의 이점이 달성된다. 특히, 본 디바이스는 본 기술분야의 통상의 기술자에 따라 통상적인 재료들 및/또는 방법들을 사용하면서 비교적 간단하고 비용 효율적인 방식으로 제조될 수 있다. 본 방법을 사용하면, 웨이퍼 레벨 프로세스를 통해 3차원 적층의 복수의 방식을 사용하여 신뢰가능한 단결정 기반 음향 공진기를 생성할 수 있다. 이러한 필터들 또는 공진기들은 RF 필터 디바이스, RF 필터 시스템, 또는 그와 유사한 것으로 구현될 수 있다. 실시예에 따라, 이러한 이점들 중 하나 이상이 달성될 수 있다. 물론, 다른 변형들, 수정들 및 대안들이 존재할 수 있다.
4G LTE 및 5G가 나날이 더 대중화됨에 따라, 무선 데이터 통신은 약 5GHz 이상의 주파수들을 갖는 고성능 RF 필터들을 요구한다. 약 3GHz 이하의 주파수들에서 동작하는 이러한 필터들에 널리 사용되는 벌크 음향파 공진기들(BAWR)은 이러한 요구들을 충족시키기 위한 주요 후보이다. 현재 벌크 음향파 공진기들은 다결정질 압전 AlN 박막들을 사용하고, 여기서 각각의 입자의 c축은 막의 표면에 수직으로 정렬되어 높은 압전 성능을 허용하는 반면, 입자의 a 또는 b축은 무작위로 분포된다. 이러한 독특한 입자 분포는 압전 막의 두께가 1 내지 3GHz 범위의 주파수들에서 동작하는 벌크 음향파(BAW) 필터들을 위한 완벽한 두께인 약 1um 이상일 때 잘 작동한다. 그러나, 다결정질 압전 막들의 품질은 두께들이 약 5GHz 이상의 주파수에서 동작하는 공진기들 및 필터들에 요구되는 약 0.5um 미만으로 감소함에 따라 빠르게 저하된다.
호환가능한 결정질 기판 상에서 성장된 단결정질 또는 에피택셜 압전 박막들은 매우 얇은 두께, 예를 들어 0.4 um까지 우수한 결정 품질 및 높은 압전 성능을 나타낸다. 본 발명은 고주파 BAW 필터 적용을 위한 단결정질 또는 에피택셜 압전 박막들을 갖는 고품질 벌크 음향파 공진기들의 제조 프로세스들 및 구조들을 제공한다.
BAWR들은 결정 형태, 즉 다결정질 또는 단결정질의 압전 재료, 예를 들어 AlN을 필요로 한다. 막의 품질은 막이 성장되는 층의 화학적, 결정학적 또는 지형적 품질에 크게 의존한다. 종래의 BAWR 프로세스들(FBAR(film bulk acoustic resonator) 또는 SMR(solidly mounted resonator) 기하형상을 포함함)에서, 압전 막은 통상적으로 몰리브덴(Mo), 텅스텐(W) 또는 루테늄(Ru)으로 이루어진 패터닝된 하부 전극 상에 성장된다. 패터닝된 하부 전극의 표면 기하형상은 압전 막의 결정 배향 및 결정 품질에 상당한 영향을 미쳐서, 구조물의 복잡한 수정을 요구한다.
따라서, 본 발명은 RF 필터들에 대한 향상된 궁극적 품질 인자 및 전기-기계적 결합을 갖는 BAWR을 생성하기 위해 단결정 압전 막들 및 박막 전사 프로세스들을 사용한다. 이러한 방법들 및 구조물들은 현대 데이터 통신의 증가하는 요구를 충족시키기 위해 단결정질 또는 에피택셜 압전 막들을 사용하는 RF 필터들의 제조 방법들 및 구조물들을 용이하게 한다.
예에서, 본 발명은 고주파수에서 우수한 음향파 제어 및 높은 Q를 위한, 평탄하고 고품질인 단결정 압전 막을 제공하는 음향 공진기 디바이스들을 위한 전사 구조물들 및 프로세스들을 제공한다. 위에서 설명된 바와 같이, 다결정질 압전 층들은 고주파수에서 Q를 제한한다. 또한, 패터닝된 전극들 상에 에피택셜 압전 층들을 성장시키면, 압전 층의 결정질 배향에 영향을 미치고, 이는 결과적인 공진기들의 엄격한 경계 제어를 갖는 능력을 제한한다. 이하에 더 설명되는 바와 같이, 본 발명의 실시예들은 이러한 한계들을 극복할 수 있고, 개선된 성능 및 비용 효율성을 나타낼 수 있다.
도 16a 내지 도 16c, 내지 도 31a 내지 도 31c는 희생 층을 갖는 전사 구조물을 사용하는 음향 공진기 디바이스를 위한 제조 방법을 도시한다. 아래에 설명되는 이러한 일련의 도면들에서, "A" 도면들은 본 발명의 다양한 실시예들에 따른 단결정 공진기 디바이스들의 상부 단면도들을 도시하는 단순화된 도면들을 보여준다. "B" 도면들은 "A" 도면들에서와 동일한 디바이스들의 길이 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 마찬가지로, "C" 도면들은 "A" 도면들에서와 동일한 디바이스들의 폭 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 일부 경우들에서, 다른 특징들, 및 그러한 특징들 간의 관계들을 강조하기 위해 특정 특징들이 생략된다. 본 기술분야의 통상의 기술자는 이러한 일련의 도면들에 도시된 예들에 대한 변형들, 수정들 및 대안들을 인식할 것이다.
도 16a 내지 도 16c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(1610) 위에 가로놓인 압전 막(1620)을 형성하는 방법 단계들을 도시한다. 예에서, 성장 기판(1610)은 실리콘(S), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 포함할 수 있다. 압전 막(1620)은 알루미늄 질화물(AlN), 갈륨 질화물(GaN), 또는 다른 유사한 재료들을 포함하는 에피택셜 막일 수 있다. 추가적으로, 이러한 압전 기판은 두께 트리밍(thickness trim)에 종속될 수 있다.
도 17a 내지 도 17c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(1620)의 표면 영역 위에 가로놓이는 제1 전극(1710)을 형성하는 방법 단계들을 도시한다. 예에서, 제1 전극(1710)은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 전극(1710)은 기울기를 갖는 건식 에칭에 종속될 수 있다. 예를 들어, 기울기는 약 60도일 수 있다.
도 18a 내지 도 18c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1710) 및 압전 막(1620) 위에 가로놓이는 제1 패시베이션 층(1810)을 형성하는 방법 단계를 도시한다. 예에서, 제1 패시베이션 층(1810)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 패시베이션 층(1810)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 19a 내지 도 19c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1810)의 일부 및 압전 막(1620)의 일부 위에 가로놓이는 희생 층(1910)을 형성하는 방법 단계를 도시한다. 예에서, 희생 층(1910)은 다결정질 실리콘(폴리-Si), 비정질 실리콘(a-Si), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 이 희생 층(1910)은 기울기를 갖는 건식 에칭에 종속될 수 있고, 약 1 um의 두께로 퇴적될 수 있다. 또한, 인 도핑된 SiO2(PSG)는 지지 층(예를 들어, SiNx)의 상이한 조합들을 갖는 희생 층으로서 사용될 수 있다.
도 20a 내지 도 20c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스를 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 희생 층(1910), 제1 전극(1710), 및 압전 막(1620) 위에 지지 층(2010)을 형성하는 방법 단계를 도시한다. 예에서, 지지 층(2010)은 실리콘 이산화물(SiO2), 실리콘 질화물(SiN), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 이러한 지지 층(2010)은 약 2-3 um의 두께로 퇴적될 수 있다. 위에서 설명된 바와 같이, PSG 희생 층의 경우, 다른 지지 층들(예를 들어, SiNx)이 사용될 수 있다.
도 21a 내지 도 21c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 연마된 지지 층(2011)을 형성하기 위해 지지 층(2010)을 연마하는 방법 단계를 도시한다. 예에서, 연마 프로세스는 화학적-기계적 평탄화 프로세스 또는 그와 유사한 것을 포함할 수 있다.
도 22a 내지 도 22c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 디바이스를 뒤집고, 본드 기판(2210) 위에, 위에 가로놓이는 지지 층(2011)을 물리적으로 결합하는 것을 도시한다. 예에서, 본드 기판(2210)은 실리콘(Si), 사파이어(Al2O3), 실리콘 이산화물(SiO2), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 갖는 기판 위에 가로놓이는 본딩 지지 층(2220)(SiO2 또는 유사한 재료)을 포함할 수 있다. 특정 실시예에서, 본드 기판(2210)의 본딩 지지 층(2220)은 연마된 지지 층(2011)에 물리적으로 결합된다. 또한, 물리적 결합 프로세스는 300℃ 어닐링 프로세스가 뒤따르는 실온 본딩 프로세스를 포함할 수 있다.
도 23a 내지 도 23c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(1610)의 제거, 또는 그렇지 않으면 압전 막(1620)의 전사의 방법 단계를 도시한다. 예에서, 제거 프로세스는 그라인딩 프로세스, 블랭킷 에칭 프로세스, 막 전사 프로세스, 이온 주입 전사 프로세스, 레이저 크랙 전사 프로세스, 또는 그와 유사한 것, 및 이들의 조합들을 포함할 수 있다.
도 24a 내지 도 24c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1710) 위에 가로놓이는 압전 막(1620)(압전 막(1621)이 됨) 내에 전극 접촉 비아(2410)를 형성하고, 압전 막(1620), 및 희생 층(1910) 위에 가로놓이는 제1 패시베이션 층(1810) 내에 하나 이상의 릴리스 홀(2420)을 형성하는 방법 단계를 도시한다. 비아 형성 프로세스들은 다양한 유형의 에칭 프로세스들을 포함할 수 있다.
도 25a 내지 도 25c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(1621) 위에 가로놓이는 제2 전극(2510)을 형성하는 방법 단계를 도시한다. 예에서, 제2 전극(2510)의 형성은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 퇴적하고; 다음으로, 제2 전극(2510)을 에칭하여 전극 캐비티(2511)를 형성하고 제2 전극으로부터 부분(2511)을 제거하여 상부 금속(2520)을 형성하는 것을 포함한다. 또한, 상부 금속(2520)은 전극 접촉 비아(2410)를 통해 제1 전극(1720)에 물리적으로 결합된다.
도 26a 내지 도 26c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(2510)의 일부 및 압전 막(1621)의 일부 위에 가로놓이는 제1 접촉 금속(2610)을 형성하고, 상부 금속(2520)의 일부 및 압전 막(1621)의 일부 위에 놓이는 제2 접촉 금속(2611)을 형성하는 방법 단계를 도시한다. 예에서, 제1 및 제2 접촉 금속들은 금(Au), 알루미늄(Al), 구리(Cu), 니켈(Ni), 알루미늄 청동(AlCu), 또는 이러한 재료들의 관련 합금들 또는 다른 유사한 재료들을 포함할 수 있다.
도 27a 내지 도 27c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(2510), 상부 금속(2520), 및 압전 막(1621) 위에 가로놓이는 제2 패시베이션 층(2710)을 형성하는 방법 단계를 도시한다. 예에서, 제2 패시베이션 층(2710)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx) 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제2 패시베이션 층(2710)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 28a 내지 도 28c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 희생 층(1910)을 제거하여 에어 캐비티(2810)를 형성하는 방법 단계를 도시한다. 예에서, 제거 프로세스는 폴리-Si 에칭 또는 a-Si 에칭, 또는 그와 유사한 것을 포함할 수 있다.
도 29a 내지 도 29c는 본 발명의 다른 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(2510) 및 상부 금속(2520)을 처리하여, 처리된 제2 전극(2910) 및 처리된 상부 금속(2920)을 형성하는 방법 단계를 도시한다. 이 단계는 제2 전극(2510) 및 상부 금속(2520)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여 전극 캐비티(2912) 및 처리된 상부 금속(2920)을 갖는 처리된 제2 전극(2910)을 형성하는 것을 포함한다. 처리된 상부 금속(2920)은 부분(2911)의 제거에 의해, 처리된 제2 전극(2910)으로부터 분리된 채로 남아있는다. 특정 예에서, 처리된 제2 전극(2910)은 Q를 증가시키기 위해, 처리된 제2 전극(2910) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 30a 내지 도 30c는 본 발명의 다른 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1710)을 처리하여, 처리된 제1 전극(2310)을 형성하는 방법 단계를 도시한다. 이 단계는 제1 전극(1710)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여, 처리된 제2 전극(2910)과 유사하게, 전극 캐비티를 갖는 처리된 제1 전극(3010)을 형성하는 것을 포함한다. 에어 캐비티(2811)는 처리된 제1 전극(3010)으로 인한 캐비티 형상의 변화를 보여준다. 특정 예에서, 처리된 제1 전극(3010)은 Q를 증가시키기 위해, 처리된 제2 전극(3010) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 31a 내지 도 31c는 본 발명의 다른 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1710)을 처리하여, 처리된 제1 전극(2310)을 형성하고, 제2 전극(2510)/상부 금속(2520)을 처리하여, 처리된 제2 전극(2910)/처리된 상부 금속(2920)을 형성하는 방법 단계를 도시한다. 이러한 단계들은 도 29a 내지 도 29c, 및 도 30a 내지 도 30c에 대해 설명된 바와 같이, 각각의 개별 전극의 형성에 후속할 수 있다. 본 기술분야의 통상의 기술자는 다른 변형들, 수정들 및 대안들을 인식할 것이다.
도 32a 내지 도 32c, 내지 도 46a 내지 도 46c는 희생 층이 없는 전사 구조물을 사용하는 음향 공진기 디바이스를 위한 제조 방법을 도시한다. 아래에 설명되는 이러한 일련의 도면들에서, "a" 도면들은 본 발명의 다양한 실시예들에 따른 단결정 공진기 디바이스들의 상부 단면도들을 도시하는 단순화된 도면들을 보여준다. "b" 도면들은 "a" 도면들에서와 동일한 디바이스들의 길이 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 마찬가지로, "c" 도면들은 "a" 도면들에서와 동일한 디바이스들의 폭 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 일부 경우들에서, 다른 특징들, 및 그러한 특징들 간의 관계들을 강조하기 위해 특정 특징들이 생략된다. 본 기술분야의 통상의 기술자는 이러한 일련의 도면들에 도시된 예들에 대한 변형들, 수정들 및 대안들을 인식할 것이다.
도 32a 내지 도 32c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(3210) 위에 가로놓인 압전 막(3220)을 형성하는 방법 단계들을 도시한다. 예에서, 성장 기판(3210)은 실리콘(S), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 포함할 수 있다. 압전 막(3220)은 알루미늄 질화물(AlN), 갈륨 질화물(GaN), 또는 다른 유사한 재료들을 포함하는 에피택셜 막일 수 있다. 추가적으로, 이러한 압전 기판은 두께 트리밍에 종속될 수 있다.
도 33a 내지 도 33c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(3220)의 표면 영역 위에 가로놓이는 제1 전극(3310)을 형성하는 방법 단계를 도시한다. 예에서, 제1 전극(3310)은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 전극(3310)은 기울기를 갖는 건식 에칭에 종속될 수 있다. 예를 들어, 기울기는 약 60도일 수 있다.
도 34a 내지 도 34c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310) 및 압전 막(3220) 위에 가로놓이는 제1 패시베이션 층(3410)을 형성하는 방법 단계를 도시한다. 예에서, 제1 패시베이션 층(3410)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 패시베이션 층(3410)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 35a 내지 도 35c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310) 및 압전 막(3220) 위에 가로놓이는 지지 층(3510)을 형성하는 방법 단계를 도시한다. 예에서, 지지 층(3510)은 실리콘 이산화물(SiO2), 실리콘 질화물(SiN), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 이러한 지지 층(3510)은 약 2-3 um의 두께로 퇴적될 수 있다. 위에서 설명된 바와 같이, PSG 희생 층의 경우, 다른 지지 층들(예를 들어, SiNx)이 사용될 수 있다.
도 36a 내지 도 36c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 영역(3610) 내에 (지지 층(3511)을 형성하기 위해) 지지 층(3510)을 처리하는 임의적 방법 단계를 도시한다. 예에서, 처리는 평평한 본드 표면을 생성하기 위한 지지 층(3510)의 부분적 에칭을 포함할 수 있다. 특정 예에서, 처리는 캐비티 영역을 포함할 수 있다. 다른 예들에서, 이러한 단계는 화학적-기계적 평탄화 프로세스 또는 그와 유사한 것과 같은 연마 프로세스로 대체될 수 있다.
도 37a 내지 도 37c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 (지지 층(3512)을 형성하기 위해) 지지 층(3511)의 일부 내에 에어 캐비티(3710)를 형성하는 방법 단계를 도시한다. 예에서, 캐비티 형성은 제1 패시베이션 층(3410)에서 정지하는 에칭 프로세스를 포함할 수 있다.
도 38a 내지 도 38c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 패시베이션 층(3410)을 통해 압전 막(3220)의 일부 내에 하나 이상의 캐비티 통기구(cavity vent hole)(3810)를 형성하는 방법 단계를 도시한다. 예에서, 캐비티 통기구(3810)는 에어 캐비티(3710)에 연결된다.
도 39a 내지 도 39c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 디바이스를 뒤집고, 본드 기판(3910) 위에, 위에 가로놓이는 지지 층(3512)을 물리적으로 결합하는 것을 도시한다. 예에서, 본드 기판(3910)은 실리콘(Si), 사파이어(Al2O3), 실리콘 이산화물(SiO2), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 갖는 기판 위에 가로놓이는 본딩 지지 층(3920)(SiO2 또는 유사한 재료)을 포함할 수 있다. 특정 실시예에서, 본드 기판(3910)의 본딩 지지 층(3920)은 연마된 지지 층(3512)에 물리적으로 결합된다. 또한, 물리적 결합 프로세스는 300℃ 어닐링 프로세스가 뒤따르는 실온 본딩 프로세스를 포함할 수 있다.
도 40a 내지 도 40c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(3210)의 제거, 또는 그렇지 않으면 압전 막(3220)의 전사의 방법 단계를 도시한다. 예에서, 제거 프로세스는 그라인딩 프로세스, 블랭킷 에칭 프로세스, 막 전사 프로세스, 이온 주입 전사 프로세스, 레이저 크랙 전사 프로세스, 또는 그와 유사한 것, 및 이들의 조합들을 포함할 수 있다.
도 41a 내지 도 41c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310) 위에 가로놓이는 압전 막(3220) 내에 전극 접촉 비아(4110)를 형성하는 방법 단계를 도시한다. 비아 형성 프로세스들은 다양한 유형들의 에칭 프로세스들을 포함할 수 있다.
도 42a 내지 도 42c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(3220) 위에 가로놓이는 제2 전극(4210)을 형성하는 방법 단계를 도시한다. 예에서, 제2 전극(4210)의 형성은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 퇴적하고; 다음으로, 제2 전극(4210)을 에칭하여 전극 캐비티(4211)를 형성하고 제2 전극으로부터 부분(4211)을 제거하여 상부 금속(4220)을 형성하는 것을 포함한다. 또한, 상부 금속(4220)은 전극 접촉 비아(4110)를 통해 제1 전극(3310)에 물리적으로 결합된다.
도 43a 내지 도 43c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(4210)의 일부 및 압전 막(3220)의 일부 위에 가로놓이는 제1 접촉 금속(4310)을 형성하고, 상부 금속(4220)의 일부 및 압전 막(3220)의 일부 위에 놓이는 제2 접촉 금속(4311)을 형성하는 방법 단계를 도시한다. 예에서, 제1 및 제2 접촉 금속들은 금(Au), 알루미늄(Al), 구리(Cu), 니켈(Ni), 알루미늄 청동(AlCu), 또는 다른 유사한 재료들을 포함할 수 있다. 이러한 도면은 또한 제2 전극(4210), 상부 금속(4220), 및 압전 막(3220) 위에 가로놓이는 제2 패시베이션 층(4320)을 형성하는 방법 단계를 도시한다. 예에서, 제2 패시베이션 층(4320)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx) 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제2 패시베이션 층(4320)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 44a 내지 도 44c는 본 발명의 다른 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(4210) 및 상부 금속(4220)을 처리하여, 처리된 제2 전극(4410) 및 처리된 상부 금속(4420)을 형성하는 방법 단계를 도시한다. 이 단계는 제2 전극(4210) 및 상부 금속(4220)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여 전극 캐비티(4412) 및 처리된 상부 금속(4420)을 갖는 처리된 제2 전극(4410)을 형성하는 것을 포함한다. 처리된 상부 금속(4420)은 부분(4411)의 제거에 의해, 처리된 제2 전극(4410)으로부터 분리된 채로 남아있는다. 특정 예에서, 처리된 제2 전극(4410)은 Q를 증가시키기 위해, 처리된 제2 전극(4410) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 45a 내지 도 45c는 본 발명의 다른 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310)을 처리하여, 처리된 제1 전극(4510)을 형성하는 방법 단계를 도시한다. 이 단계는 제1 전극(3310)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여, 처리된 제2 전극(4410)과 유사하게, 전극 캐비티를 갖는 처리된 제1 전극(4510)을 형성하는 것을 포함한다. 에어 캐비티(3711)는 처리된 제1 전극(4510)으로 인한 캐비티 형상의 변화를 보여준다. 특정 예에서, 처리된 제1 전극(4510)은 Q를 증가시키기 위해, 처리된 제2 전극(4510) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 46a 내지 도 46c는 본 발명의 다른 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310)을 처리하여, 처리된 제1 전극(4510)을 형성하고, 제2 전극(4210)/상부 금속(4220)을 처리하여, 처리된 제2 전극(4410)/처리된 상부 금속(4420)을 형성하는 방법 단계를 도시한다. 이러한 단계들은 도 44a 내지 도 44c, 및 도 45a 내지 도 45c에 대해 설명된 바와 같이, 각각의 개별 전극의 형성에 후속할 수 있다. 본 기술분야의 통상의 기술자는 다른 변형들, 수정들 및 대안들을 인식할 것이다.
도 47a 내지 도 47c, 내지 도 59a 내지 도 59c는 다층 미러 구조물을 갖는 전사 구조물을 사용하는 음향 공진기 디바이스를 위한 제조 방법을 도시한다. 아래에 설명되는 이러한 일련의 도면들에서, "a" 도면들은 본 발명의 다양한 실시예들에 따른 단결정 공진기 디바이스들의 상부 단면도들을 도시하는 단순화된 도면들을 보여준다. "b" 도면들은 "a" 도면들에서와 동일한 디바이스들의 길이 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 마찬가지로, "c" 도면들은 "a" 도면들에서와 동일한 디바이스들의 폭 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 일부 경우들에서, 다른 특징들, 및 그러한 특징들 간의 관계들을 강조하기 위해 특정 특징들이 생략된다. 본 기술분야의 통상의 기술자는 이러한 일련의 도면들에 도시된 예들에 대한 변형들, 수정들 및 대안들을 인식할 것이다.
도 47a 내지 도 47c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(4710) 위에 가로놓인 압전 막(4720)을 형성하는 방법 단계를 도시한다. 예에서, 성장 기판(4710)은 실리콘(S), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 포함할 수 있다. 압전 막(4720)은 알루미늄 질화물(AlN), 갈륨 질화물(GaN), 또는 다른 유사한 재료들을 포함하는 에피택셜 막일 수 있다. 추가적으로, 이러한 압전 기판은 두께 트리밍에 종속될 수 있다.
도 48a 내지 도 48c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(4720)의 표면 영역 위에 가로놓이는 제1 전극(4810)을 형성하는 방법 단계를 도시한다. 예에서, 제1 전극(4810)은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 전극(4810)은 기울기를 갖는 건식 에칭에 종속될 수 있다. 예를 들어, 기울기는 약 60도일 수 있다.
도 49a 내지 도 49c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 다층 미러 또는 반사기 구조물을 형성하는 방법 단계를 도시한다. 예에서, 다층 미러는 저 임피던스 층(4910) 및 고 임피던스 층(4920)을 갖는 적어도 한 쌍의 층들을 포함한다. 도 49a 내지 도 49c에서, 두 쌍의 저/고 임피던스 층들이 도시된다(저 임피던스(4910 및 4911); 고 임피던스(4920 및 4921)). 예에서, 미러/반사기 영역은 공진기 영역보다 클 수 있으며, 공진기 영역을 포함할 수 있다. 특정 실시예에서, 각각의 층 두께는 목표 주파수에서 음향파 파장의 약 1/4이다. 층들은 순서대로 퇴적될 수 있고 그 후에 에칭될 수 있거나, 각각의 층은 개별적으로 퇴적되고 에칭될 수 있다. 다른 예에서, 제1 전극(4810)은 미러 구조물이 패터닝된 후에 패터닝될 수 있다.
도 50a 내지 도 50c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 미러 구조물(층들(4910, 4911, 4920, 및 4921)), 제1 전극(4810), 및 압전 막(4720) 위에 가로놓이는 지지 층(5010)을 형성하는 방법 단계를 도시한다. 예에서, 지지 층(5010)은 실리콘 이산화물(SiO2), 실리콘 질화물(SiN), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 이러한 지지 층(5010)은 약 2-3 um의 두께로 퇴적될 수 있다. 위에서 설명된 바와 같이, 다른 지지 층들(예를 들어, SiNx)이 사용될 수 있다.
도 51a 내지 도 51c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스를 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 연마된 지지 층(5011)을 형성하기 위해 지지 층(5010)을 연마하는 방법 단계를 도시한다. 예에서, 연마 프로세스는 화학적-기계적 평탄화 프로세스 또는 그와 유사한 것을 포함할 수 있다.
도 52a 내지 도 52c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 디바이스를 뒤집고, 본드 기판(5210) 위에, 위에 가로놓이는 지지 층(5011)을 물리적으로 결합하는 것을 도시한다. 예에서, 본드 기판(5210)은 실리콘(Si), 사파이어(Al2O3), 실리콘 이산화물(SiO2), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 갖는 기판 위에 가로놓이는 본딩 지지 층(5220)(SiO2 또는 유사한 재료)을 포함할 수 있다. 특정 실시예에서, 본드 기판(5210)의 본딩 지지 층(5220)은 연마된 지지 층(5011)에 물리적으로 결합된다. 또한, 물리적 결합 프로세스는 300℃ 어닐링 프로세스가 뒤따르는 실온 본딩 프로세스를 포함할 수 있다.
도 53a 내지 도 53c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(4710)의 제거, 또는 그렇지 않으면 압전 막(4720)의 전사의 방법 단계를 도시한다. 예에서, 제거 프로세스는 그라인딩 프로세스, 블랭킷 에칭 프로세스, 막 전사 프로세스, 이온 주입 전사 프로세스, 레이저 크랙 전사 프로세스, 또는 그와 유사한 것, 및 이들의 조합들을 포함할 수 있다.
도 54a 내지 도 54c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(4810) 위에 가로놓이는 압전 막(4720) 내에 전극 접촉 비아(5410)를 형성하는 방법 단계를 도시한다. 비아 형성 프로세스들은 다양한 유형들의 에칭 프로세스들을 포함할 수 있다.
도 55a 내지 도 55c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(4720) 위에 가로놓이는 제2 전극(5510)을 형성하는 방법 단계를 도시한다. 예에서, 제2 전극(5510)의 형성은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 퇴적하고; 다음으로, 제2 전극(5510)을 에칭하여 전극 캐비티(5511)를 형성하고 제2 전극으로부터 부분(5511)을 제거하여 상부 금속(5520)을 형성하는 것을 포함한다. 또한, 상부 금속(5520)은 전극 접촉 비아(5410)를 통해 제1 전극(5520)에 물리적으로 결합된다.
도 56a 내지 도 56c는 본 발명의 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(5510)의 일부 및 압전 막(4720)의 일부 위에 가로놓이는 제1 접촉 금속(5610)을 형성하고, 상부 금속(5520)의 일부 및 압전 막(4720)의 일부 위에 가로놓이는 제2 접촉 금속(5611)을 형성하는 방법 단계를 도시한다. 예에서, 제1 및 제2 접촉 금속들은 금(Au), 알루미늄(Al), 구리(Cu), 니켈(Ni), 알루미늄 청동(AlCu), 또는 다른 유사한 재료들을 포함할 수 있다. 이러한 도면은 또한 제2 전극(5510), 상부 금속(5520) 및 압전 막(4720) 위에 가로놓이는 제2 패시베이션 층(5620)을 형성하는 방법 단계를 보여준다. 예에서, 제2 패시베이션 층(5620)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx) 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제2 패시베이션 층(5620)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 57a 내지 도 57c는 본 발명의 다른 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(5510) 및 상부 금속(5520)을 처리하여, 처리된 제2 전극(5710) 및 처리된 상부 금속(5720)을 형성하는 방법 단계를 도시한다. 이 단계는 제2 전극(5710) 및 상부 금속(5720)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여 전극 캐비티(5712) 및 처리된 상부 금속(5720)을 갖는 처리된 제2 전극(5410)을 형성하는 것을 포함한다. 처리된 상부 금속(5720)은 부분(5711)의 제거에 의해, 처리된 제2 전극(5710)으로부터 분리된 채로 남아있는다. 특정 예에서, 이러한 처리는 전극 캐비티(5712)를 생성하는 동안, 제2 전극 및 상부 금속에 더 큰 두께를 제공한다. 특정 예에서, 처리된 제2 전극(5710)은 Q를 증가시키기 위해, 처리된 제2 전극(5710) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 58a 내지 도 58c는 본 발명의 다른 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(4810)을 처리하여, 처리된 제1 전극(5810)을 형성하는 방법 단계를 도시한다. 이 단계는 제1 전극(4810)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여, 처리된 제2 전극(5710)과 유사하게, 전극 캐비티를 갖는 처리된 제1 전극(5810)을 형성하는 것을 포함한다. 앞의 두 개의 예와 비교하여, 에어 캐비티는 존재하지 않는다. 특정 예에서, 처리된 제1 전극(5810)은 Q를 증가시키기 위해, 처리된 제2 전극(5810) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 59a 내지 도 59c는 본 발명의 다른 예에 따른 단결정 음향 공진기 디바이스, 및 단결정 음향 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(4810)을 처리하여, 처리된 제1 전극(5810)을 형성하고, 제2 전극(5510)/상부 금속(5520)을 처리하여, 처리된 제2 전극(5710)/처리된 상부 금속(5720)을 형성하는 방법 단계를 도시한다. 이러한 단계들은 도 57a 내지 도 57c, 및 도 58a 내지 도 58c에 대해 설명된 바와 같이, 각각의 개별 전극의 형성에 후속할 수 있다. 본 기술분야의 통상의 기술자는 다른 변형들, 수정들 및 대안들을 인식할 것이다.
전사 프로세스들에 관한 이전의 예들 각각에서, 에너지 제한 구조물들은 제1 전극, 제2 전극, 또는 둘 다에 형성될 수 있다. 예에서, 이러한 에너지 제한 구조물은 공진기 영역을 둘러싸는 질량 부하 영역들(mass loaded areas)이다. 공진기 영역은 제1 전극, 압전 층 및 제2 전극이 중첩되는 영역이다. 에너지 제한 구조물 내의 더 큰 질량 부하는 공진기의 차단 주파수를 낮춘다. 차단 주파수는 압전 막의 표면에 평행한 방향으로 음향파가 전파될 수 있는 주파수의 하한 또는 상한이다. 따라서, 차단 주파수는 파동이 두께 방향을 따라 진행하는 공진 주파수이므로 수직 방향을 따른 공진기의 전체 적층 구조물에 의해 결정된다. 압전 막들(예를 들어, AlN)에서, 차단 주파수보다 낮은 주파수의 음향파는 막의 표면을 따라 평행한 방향으로 전파될 수 있는데, 즉 음향파는 고대역 차단형 분산 특성을 나타낸다. 이 경우, 공진기를 둘러싼 질량 부하 영역은 음향파가 공진기 외부로 전파되는 것을 방지하는 장벽을 제공한다. 이렇게 함으로써, 이러한 특성은 공진기의 품질 인자를 증가시키고, 공진기의 성능을 향상시키며, 결과적으로 필터의 성능을 향상시킨다.
추가로, 상부 단결정 압전 층은 다결정질 압전 막으로 대체될 수 있다. 이러한 막들에서, 기판과의 계면에 가까운 하측 부분은 표면에 가까운 막의 상측 부분보다 더 작은 입자 크기들 및 더 넓은 압전 분극 배향 분포와 함께, 불량한 결정 품질을 갖는다. 이것은 압전 막의 다결정질 성장에 기인하는 것인데, 즉 핵 생성 및 초기 막은 무작위의 결정 배향을 갖기 때문이다. AlN을 압전 재료로서 고려할 때 c축 또는 분극 배향을 따른 성장 속도는 다른 결정 배향들보다 높고, 이는 막이 두껍게 성장함에 따라 성장 표면에 수직인 c축의 입자들의 비율을 증가시킨다. 약 1um 두께의 전형적인 다결정질 AlN 막에서, 표면에 가까운 막의 상측 부분은 압전 분극 측면에서 더 나은 결정 품질과 더 나은 정렬을 갖는다. 본 발명에서 고려되는 박막 전사 프로세스를 사용함으로써, 매우 얇은 압전 막들을 갖는 고주파 BAW 공진기들에서 다결정질 막의 상측 부분을 사용하는 것이 가능하다. 이것은 성장 기판 제거 프로세스 동안 압전 층의 일부를 제거함으로써 수행될 수 있다. 물론, 다른 변형들, 수정들 및 대안들이 존재할 수 있다.
상기는 특정 실시예들의 완전한 설명이지만, 다양한 수정들, 대안적 구성들 및 균등물들이 사용될 수 있다. 예로서, 패키징된 디바이스는 본 명세서의 외부뿐만 아니라 위에서 설명된 요소들의 임의의 조합을 포함할 수 있다. 따라서, 상기 설명 및 도시들은 첨부된 청구항들에 의해 정의되는 본 발명의 범위를 제한하는 것으로 간주되어서는 안 된다.

Claims (29)

  1. 압전 막으로서,
    약 1 원자% 내지 약 30 원자% 범위의 E1 및 E2의 도핑 농도를 갖는 알루미늄 질화물 재료를 제공하기 위해 II족으로부터 선택된 제1 원소 E1으로 도핑되고 IVB족으로부터 선택된 제2 원소 E2로 도핑된 알루미늄 질화물 재료
    를 포함하고, E1의 원자 수 더하기 E2의 원자 수 더하기 알루미늄의 원자 수는 100%인, 압전 막.
  2. 제1항에 있어서, 상기 알루미늄 질화물 재료는 x-선 회절에 의해 약 1.5도 미만의 반치전폭(FWHM) 결정도를 갖는, 압전 막.
  3. 제1항에 있어서, 약 20%의 E3의 도핑 농도를 갖는 알루미늄 질화물 재료를 제공하기 위해, 상기 알루미늄 질화물 재료는 Si, Ga 및 In으로 이루어진 그룹으로부터 선택된 제3 원소 E3로 더 도핑되고, E3의 원자 수 더하기 알루미늄의 원자 수는 100%인, 압전 막.
  4. 제1항에 있어서,
    상기 알루미늄 질화물 재료 아래에 있는 실리콘 기판
    을 더 포함하는, 압전 막.
  5. 제4항에 있어서, 상기 알루미늄 질화물 재료는 상기 실리콘 기판 바로 위에 있는, 압전 막.
  6. 제1항에 있어서, 상기 알루미늄 질화물 재료는 X-선 회절(X-ray diffraction)(XRD)을 사용하여 측정된 반치전폭(FWHM)에서의 약 1.0도 미만 내지 FWHM에서의 약 10 각초(arcseconds)의 결정도를 갖는, 압전 막.
  7. 제1항에 있어서, 상기 알루미늄 질화물 재료는 XRD를 사용하여 측정된 반치전폭(FWHM)에서의 약 1.0도 내지 FWHM에서의 약 0.5도 범위의 결정도를 갖는, 압전 막.
  8. 반도체 박막으로서,
    약 1E15 원자/cm3 내지 약 1E21 원자/cm3 범위의 E1 및 E2의 도핑된 농도를 제공하기 위해, Mg 및 Zn으로 이루어진 그룹으로부터 선택된 제1 원소 E1으로 도핑되고, Hf, Zr 및 Ti로 이루어진 그룹으로부터 선택된 제2 원소 E2로 도핑되는 III족 질화물 재료
    를 포함하는 반도체 박막.
  9. 제8항에 있어서, 상기 III족 질화물 재료는 x-선 회절에 의해 약 1.5도 미만의 반치전폭(FWHM) 결정도를 갖는, 반도체 박막.
  10. 제8항에 있어서,
    상기 III족 질화물 재료 아래에 있는 실리콘 기판
    을 더 포함하는, 반도체 박막.
  11. 제10항에 있어서, 상기 III족 질화물 재료는 기판 바로 위에 있는, 반도체 박막.
  12. 제11항에 있어서, 상기 기판은 Si, SiC, 또는 Al2O3를 포함하는, 반도체 박막.
  13. 압전 막으로서,
    (E1E2)xAl1 - xN - .0001<x<0.5임 - 에 따라 알루미늄 질화물 재료를 제공하기 위해, II족으로부터 선택된 제1 원소 E1으로 도핑되고 IVB족으로부터 선택된 제2 원소 E2로 도핑된 알루미늄 질화물 재료
    를 포함하는 압전 막.
  14. 제13항에 있어서, 상기 제1 원소 E1은 Mg를 포함하고, 상기 제2 원소 E2는 Ti, Zr 또는 Hf를 포함하는, 압전 막.
  15. 제13항에 있어서, 상기 알루미늄 질화물 재료는 x-선 회절에 의해 약 1.5도 미만의 반치전폭(FWHM) 결정도를 갖는, 압전 막.
  16. 제13항에 있어서, 상기 알루미늄 질화물 재료는 약 1E15 원자/cm3 내지 약 1E21 원자/cm3 범위의 E1 및 E2의 도핑 농도를 갖는, 압전 막.
  17. 제13항에 있어서,
    상기 알루미늄 질화물 재료 위에 가로놓이는 AlGaN 캡 구조물
    을 더 포함하고, 상기 AlGaN 캡 구조물은 Al0 . 2Ga0 .8N을 포함하는, 압전 막.
  18. 제13항에 있어서, 상기 알루미늄 질화물 재료는 Hf0.06Mg0 .0 6Al0 .88N을 포함하는, 압전 막.
  19. 제13항에 있어서, 상기 알루미늄 질화물 재료는 Hf0 . 02Mg0 . 02Al0 .96N을 포함하는, 압전 막.
  20. 압전 막을 형성하는 방법으로서,
    CVD 반응 챔버 내에 웨이퍼를 제공하는 단계; 및
    상기 웨이퍼 상에 알루미늄 질화물 재료를 형성하는 단계
    를 포함하고, 상기 알루미늄 질화물 재료는 X-선 회절(XRD)을 사용하여 측정된 반치전폭(FWHM)에서의 약 1.5도 미만 내지 FWHM에서의 약 10 각초의 결정도를 포함하는 알루미늄 질화물 재료를 제공하기 위해, IIA족 또는 IIB족으로부터 선택된 제1 원소 E1으로 도핑되고 IVB족으로부터 선택된 제2 원소 E2로 도핑되는, 방법.
  21. 제20항에 있어서, 상기 알루미늄 질화물 재료를 형성하는 단계는:
    제1 및 제2 시간 간격들 동안 각각 상기 CVD 반응 챔버 내로 상기 제1 원소 E1의 제1 전구체의 도입 및 상기 제2 원소 E2의 제2 전구체의 도입을 교대하는 단계
    를 포함하는, 방법.
  22. 제21항에 있어서, 상기 도입을 교대하는 단계는:
    상기 제1 시간 간격 동안 상기 CVD 반응 챔버 내에서 상기 제1 원소가 상기 제2 원소 E2보다 우세하도록, 상기 제1 시간 간격 동안 상기 CVD 반응 챔버 내로 상기 제1 원소 E1의 상기 제1 전구체를 제공하는 단계; 및
    상기 제2 시간 간격 동안 상기 CVD 반응 챔버 내에서 상기 제2 원소 E2가 상기 제1 원소 E1보다 우세하도록, 상기 제2 시간 간격 동안 상기 CVD 반응 챔버 내로 상기 제2 원소 E2의 상기 제2 전구체를 제공하는 단계
    를 포함하는, 방법.
  23. 제21항에 있어서, 상기 도입을 교대하는 단계는:
    상기 제1 시간 간격 동안 상기 제1 원소 E1의 상기 제1 전구체를 상기 CVD 반응 챔버에 제공하는 단계;
    상기 제1 시간 간격 후에 상기 CVD 반응 챔버 내로의 상기 제1 원소 E1의 상기 제1 전구체의 도입을 중지하는 단계; 및
    다음으로, 상기 제2 시간 간격 동안 상기 제2 원소 E2의 제2 전구체를 상기 CVD 반응 챔버에 제공하는 단계
    를 포함하는, 방법.
  24. 제23항에 있어서,
    상기 제1 및 제2 시간 간격들 동안 연속적으로 상기 CVD 반응 챔버에 질소(N)의 전구체를 제공하는 단계
    를 더 포함하는 방법.
  25. 제22항에 있어서, 상기 제1 및 제2 시간 간격들은 상이한, 방법.
  26. 제20항에 있어서, 상기 알루미늄 질화물 재료는 x-선 회절에 의해 약 1.0도 미만의 반치전폭(FWHM) 결정도를 갖는, 방법.
  27. 제21항에 있어서, 상기 제1 원소 E1은 Mg를 포함하고, 상기 제1 전구체는 Cp2Mg를 포함하고, 상기 제2 원소 E2는 Hf를 포함하고, 상기 제2 전구체는 TDMAHf를 포함하고, 상기 방법은:
    상기 교대하는 단계 동안, 상기 CVD 반응 챔버를 약 800C 내지 약 1200C 범위의 온도, 약 60mbar의 압력, 및 H2 분위기 환경에서 유지하는 단계
    를 포함하는, 방법.
  28. 제21항에 있어서, E1 및 E2의 도핑 농도는 약 1 원자% 내지 약 30 원자% 범위이고, E1의 원자 수 더하기 E2의 원자 수 더하기 알루미늄의 원자 수는 100%인, 방법.
  29. 제20항에 있어서,
    상기 압전 막 상에 음향 공진기 디바이스를 형성하는 단계; 및
    상기 알루미늄 질화물 재료 위에 가로놓이는 AlGaN 캡 구조물을 형성하는 단계 - 상기 AlGaN 캡 구조물은 Al0 . 2Ga0 .8N을 포함함 -
    를 더 포함하는 방법.
KR1020217040627A 2019-07-16 2020-07-02 Mocvd를 통해 도핑된 결정질 압전 박막들을 형성하는 방법들, 및 관련된 도핑된 결정질 압전 박막들 KR20220025720A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/513,143 US11411168B2 (en) 2017-10-16 2019-07-16 Methods of forming group III piezoelectric thin films via sputtering
US16/513,143 2019-07-16
US16/530,425 US11856858B2 (en) 2017-10-16 2019-08-02 Methods of forming doped crystalline piezoelectric thin films via MOCVD and related doped crystalline piezoelectric thin films
US16/530,425 2019-08-02
PCT/US2020/040648 WO2020232458A1 (en) 2019-05-10 2020-07-02 Methods of forming doped crystalline piezoelectric thin films via mocvd and related doped crystalline piezoelectric thin films

Publications (1)

Publication Number Publication Date
KR20220025720A true KR20220025720A (ko) 2022-03-03

Family

ID=80645439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217040627A KR20220025720A (ko) 2019-07-16 2020-07-02 Mocvd를 통해 도핑된 결정질 압전 박막들을 형성하는 방법들, 및 관련된 도핑된 결정질 압전 박막들

Country Status (2)

Country Link
KR (1) KR20220025720A (ko)
CN (1) CN114207855A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210273630A1 (en) * 2020-05-18 2021-09-02 Akoustis, Inc. Bulk acoustic wave resonator filters including a high impedance shunt branch and methods of forming the same
US12028046B2 (en) * 2021-05-18 2024-07-02 Akoustis, Inc. Bulk acoustic wave resonator filters including a high impedance shunt branch and methods of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210273630A1 (en) * 2020-05-18 2021-09-02 Akoustis, Inc. Bulk acoustic wave resonator filters including a high impedance shunt branch and methods of forming the same
US12028046B2 (en) * 2021-05-18 2024-07-02 Akoustis, Inc. Bulk acoustic wave resonator filters including a high impedance shunt branch and methods of forming the same

Also Published As

Publication number Publication date
CN114207855A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US11881831B2 (en) Method of manufacture for single crystal acoustic resonator devices using micro-vias
US10355659B2 (en) Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11245382B2 (en) Method and structure for single crystal acoustic resonator devices using thermal recrystallization
US11070184B2 (en) Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11411169B2 (en) Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US11411168B2 (en) Methods of forming group III piezoelectric thin films via sputtering
US11424728B2 (en) Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US20220352456A1 (en) Methods of forming group iii piezoelectric thin films via removal of portions of first sputtered material
US20200259070A1 (en) Methods of forming group iii-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers
US11856858B2 (en) Methods of forming doped crystalline piezoelectric thin films via MOCVD and related doped crystalline piezoelectric thin films
US20210234525A1 (en) Piezoelectric acoustic resonator with dielectric protective layer manufactured with piezoelectric thin film transfer process
KR20220047773A (ko) 제1 스퍼터링된 재료의 부분들의 제거를 통해 ⅲ족 압전 박막들을 형성하는 방법들
US11356071B2 (en) Piezoelectric acoustic resonator with improved TCF manufactured with piezoelectric thin film transfer process
US20220182034A1 (en) Doped crystalline piezoelectric resonator films and methods of forming doped single crystalline piezoelectric resonator layers on substrates via epitaxy
US11558023B2 (en) Method for fabricating an acoustic resonator device
KR20220025720A (ko) Mocvd를 통해 도핑된 결정질 압전 박막들을 형성하는 방법들, 및 관련된 도핑된 결정질 압전 박막들
US20220352455A1 (en) METHODS OF FORMING EPITAXIAL Al1-xScxN FILMS WITH DOPING TO ADDRESS SEGREGATION OF SCANDIUM AND FILM STRESS LEVELS AND RELATED RESONATOR DEVICES
WO2020232458A1 (en) Methods of forming doped crystalline piezoelectric thin films via mocvd and related doped crystalline piezoelectric thin films
KR20220155353A (ko) Ⅲ족-질화물 단결정 압전 박막들을 형성하는 방법들
KR20230002077A (ko) 응력 제어를 위한 AlGaN 중간층들 및 다양한 스칸듐 농도들을 포함하는 초격자 구조물들을 갖는 에피택셜 AlScN 공진기들을 형성하는 방법들 및 관련 구조물들
WO2022031599A1 (en) Methods of forming single crystal piezoelectric layers using low temperature epitaxy and related single crystalline piezoelectric resonator films