KR20220019153A - 표시 장치를 검사하는 검사 장치, 얼룩 보상을 수행하는 표시 장치 및 얼룩 보상 방법 - Google Patents

표시 장치를 검사하는 검사 장치, 얼룩 보상을 수행하는 표시 장치 및 얼룩 보상 방법 Download PDF

Info

Publication number
KR20220019153A
KR20220019153A KR1020200098784A KR20200098784A KR20220019153A KR 20220019153 A KR20220019153 A KR 20220019153A KR 1020200098784 A KR1020200098784 A KR 1020200098784A KR 20200098784 A KR20200098784 A KR 20200098784A KR 20220019153 A KR20220019153 A KR 20220019153A
Authority
KR
South Korea
Prior art keywords
compensation coefficient
compensation
sub
main
grayscale
Prior art date
Application number
KR1020200098784A
Other languages
English (en)
Inventor
유현석
박지은
박혜상
홍석하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200098784A priority Critical patent/KR20220019153A/ko
Priority to US17/316,483 priority patent/US11270618B2/en
Priority to CN202110862014.4A priority patent/CN114067710A/zh
Publication of KR20220019153A publication Critical patent/KR20220019153A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 감지 영상 신호에 근거해서 메인 계조에 대한 메인 보상 계수 및 서브 계조에 대한 서브 보상 계수를 계산하는 보상 계수 연산기, 표시 패널을 복수의 블록들로 구분하고, 상기 복수의 블록들 각각에 대한 상기 감지 영상 신호에 근거해서 상기 복수의 블록들 각각의 대푯값을 계산하고, 상기 복수의 블록들 각각에 대응하는 대푯값 및 상기 메인 보상 계수에 근거해서 상기 서브 계조에 대한 예측 보상 계수를 출력하는 1차 예측기, 상기 서브 보상 계수 및 상기 예측 보상 계수에 근거해서 플래그 비트를 결정하는 2차 예측기, 상기 메인 보상 계수, 상기 대푯값 및 상기 플래그 비트를 저장하기 위한 메모리 및 상기 메모리에 저장된 상기 메인 보상 계수, 상기 대푯값 및 상기 플래그 비트를 보상 데이터로서 출력하는 제어부를 포함한다.

Description

표시 장치를 검사하는 검사 장치, 얼룩 보상을 수행하는 표시 장치 및 얼룩 보상 방법{APPARATUS FOR TESTING DISPLAY DEVICE AND DISPLAY DEVICE FOR PERFORMING MURA COMPENSATION AND MURA COMPENSATION METHOD}
본 발명은 표시 장치 및 표시 장치를 검사하는 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시 장치를 구비한다. 표시 장치는 영상을 표시하는 복수의 화소들을 포함한다. 복수의 화소들은 동일한 공정으로 형성되더라도 공정 편차 등에 기인하여 화소들마다 서로 다른 특성을 가질 수 있다. 예를 들어, 동일한 계조의 영상 신호를 화소들에 제공하더라도 화소들은 서로 다른 휘도의 광을 출력할 수 있다.
본 발명의 목적은 화소들 간의 특성 편차를 검사하는 검사 장치 얼룩 보상을 수행하는 표시 장치를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 검사 장치는 감지 영상 신호에 근거해서 메인 계조에 대한 메인 보상 계수 및 서브 계조에 대한 서브 보상 계수를 계산하는 보상 계수 연산기, 표시 패널을 복수의 블록들로 구분하고, 상기 복수의 블록들 각각에 대한 상기 감지 영상 신호에 근거해서 상기 복수의 블록들 각각의 대푯값을 계산하고, 상기 복수의 블록들 각각에 대응하는 대푯값 및 상기 메인 보상 계수에 근거해서 상기 서브 계조에 대한 예측 보상 계수를 출력하는 1차 예측기, 상기 서브 보상 계수 및 상기 예측 보상 계수에 근거해서 플래그 비트를 결정하는 2차 예측기, 상기 메인 보상 계수, 상기 대푯값 및 상기 플래그 비트를 저장하기 위한 메모리 및 상기 메모리에 저장된 상기 메인 보상 계수, 상기 대푯값 및 상기 플래그 비트를 보상 데이터로서 출력하는 제어부를 포함한다.
일 실시예에 있어서, 상기 대푯값은 상기 복수의 블록들 각각의 상기 메인 계조에 대응하는 평균 및 표준 편차, 상기 복수의 블록들 각각의 상기 서브 계조에 대응하는 평균 및 표준 편차를 포함할 수 있다.
일 실시예에 있어서, 상기 제어부는 상기 서브 계조에 대응하는 표준 편차에 근거해서 상기 플래그 비트에 대응하는 보상값을 계산하고, 상기 보상 데이터는 상기 보상값을 더 포함할 수 있다.
일 실시예에 있어서, 상기 보상값은 상기 예측 보상 계수에 대한 평균 제곱 오차를 최소화할 수 있는 값으로 결정될 수 있다.
일 실시예에 있어서, 상기 보상값은
Figure pat00001
이고,
Figure pat00002
는 상기 서브 계조에 대한 표준 편차일 수 있다.
일 실시예에 있어서, 상기 플래그 비트의 비트 폭은 1비트이고, 상기 예측 보상 계수가 상기 서브 보상 계수보다 작으면 상기 플래그 비트는 1이고, 상기 보상값은 양수일 수 있다.
일 실시예에 있어서, 상기 플래그 비트의 비트 폭은 1비트이고, 상기 예측 보상 계수가 상기 서브 보상 계수보다 크면 상기 플래그 비트는 0이고, 상기 보상값은 음수일 수 있다.
일 실시예에 있어서, 상기 서브 계조에 대한 상기 예측 보상 계수
Figure pat00003
은 수학식
Figure pat00004
에 의해 계산되며,
Figure pat00005
,
Figure pat00006
및
Figure pat00007
는 소정의 화소의 상기 메인 계조에 대한 메인 보상 계수, 평균 및 표준 편차이고,
Figure pat00008
및
Figure pat00009
는 상기 서브 계조에 대한 평균 및 표준 편차일 수 있다.
본 발명의 다른 특징에 따른 표시 장치는 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널, 상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로, 상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로, 보상 데이터를 저장하는 메모리 및 제어 신호 및 입력 영상 신호를 수신하고, 상기 표시 패널에 영상이 표시되도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하고, 상기 보상 데이터에 근거해서 상기 입력 영상 신호를 보정한 영상 데이터 신호를 상기 데이터 구동 회로로 제공하는 구동 컨트롤러를 포함한다. 상기 보상 데이터는 메인 계조에 대한 메인 보상 계수, 상기 메인 계조에 대한 대푯값, 서브 계조에 대한 대푯값, 상기 서브 계조에 대한 플래그 비트 및 보상값을 포함한다.
일 실시예에 있어서, 상기 구동 컨트롤러는 상기 입력 영상 신호가 상기 메인 계조에 대응할 때 상기 메인 보상 계수에 근거해서 상기 영상 데이터 신호를 출력할 수 있다.
일 실시예에 있어서, 상기 구동 컨트롤러는, 상기 입력 영상 신호가 상기 메인 계조가 아닐 때 상기 메인 보상 계수, 상기 메인 계조에 대한 대푯값, 상기 서브 계조에 대한 대푯값, 상기 플래그 비트 및 상기 보상값에 근거해서 예측 보상 계수를 계산하고, 상기 예측 보상 계수에 근거해서 상기 영상 데이터 신호를 출력할 수 있다.
일 실시예에 있어서, 상기 구동 컨트롤러는 상기 입력 영상 신호가 상기 서브 계조일 때 상기 예측 보상 계수 G'를 수학식
Figure pat00010
에 의해 계산하되,
Figure pat00011
,
Figure pat00012
및
Figure pat00013
는 상기 메인 계조에 대응하는 메인 보상 계수, 평균 및 표준 편차이고,
Figure pat00014
및
Figure pat00015
는 상기 입력 영상 신호에 대응하는 평균 및 표준 편차일 수 있다.
일 실시예에 있어서, 상기 구동 컨트롤러는, 상기 예측 보상 계수에 상기 보상값을 더하여 상기 영상 데이터 신호를 출력할 수 있다.
본 발명의 다른 특징에 따른 표시 장치의 얼룩 보상 방법은 메인 계조에 대한 감지 영상 신호를 수신하고, 상기 메인 계조에 대한 메인 보상 계수를 계산하는 단계, 서브 계조에 대한 감지 영상 신호를 수신하고, 상기 서브 계조에 대한 서브 보상 계수를 계산하는 단계, 표시 패널을 복수의 블록들로 구분하고, 블록들 각각에 대한 대푯값을 계산하고, 상기 대푯값 및 상기 메인 보상 계수에 근거해서 상기 서브 계조에 대한 예측 보상 계수를 계산하는 1차 예측 단계, 상기 서브 보상 계수 및 상기 예측 보상 계수에 근거해서 플래그 비트를 계산하는 2차 예측 단계, 상기 메인 보상 계수, 상기 대푯값, 상기 플래그 비트를 포함하는 보상 데이터를 출력하는 단계 및 상기 보상 데이터에 근거해서 입력 영상 신호를 보상하고, 보상된 영상 신호에 근거해서 영상을 표시하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 대푯값은 상기 복수의 블록들 각각의 상기 메인 계조에 대응하는 평균 및 표준 편차, 상기 복수의 블록들 각각의 상기 서브 계조에 대응하는 평균 및 표준 편차를 포함할 수 있다.
일 실시예에 있어서, 상기 보상 데이터를 출력하는 단계는 상기 서브 계조에 대응하는 표준 편차에 근거해서 상기 플래그 비트에 대응하는 보상값을 계산하는 것을 포함하고, 상기 보상 데이터는 상기 보상값을 더 포함할 수 있다.
일 실시예에 있어서, 상기 보상값은 상기 예측 보상 계수에 대한 평균 제곱 오차를 최소화할 수 있는 값으로 결정될 수 있다.
일 실시예에 있어서, 상기 보상값은
Figure pat00016
이고,
Figure pat00017
는 상기 서브 계조에 대한 표준 편차일 수 있다.
일 실시예에 있어서, 상기 플래그 비트의 비트 폭은 1비트이고, 상기 플래그 비트를 계산하는 2차 예측 단계는 상기 예측 보상 계수가 상기 서브 보상 계수보다 작으면 상기 플래그 비트를 1로 설정하고, 상기 예측 보상 계수가 상기 서브 보상 계수보다 크면 상기 플래그 비트는 0으로 설정하는 것을 포함할 수 있다.
일 실시예에 있어서, 상기 서브 계조에 대한 상기 예측 보상 계수
Figure pat00018
은 수학식
Figure pat00019
에 의해 계산되며,
Figure pat00020
,
Figure pat00021
및
Figure pat00022
는 소정의 화소의 상기 메인 계조에 대한 메인 보상 계수, 평균 및 표준 편차이고,
Figure pat00023
및
Figure pat00024
는 상기 서브 계조에 대한 평균 및 표준 편차일 수 있다.
이와 같은 구성을 갖는 검사 장치는 화소들 간의 특성 편차를 검사하고, 각 화소에 대응하는 보상 데이터를 생성할 수 있다. 특히, 블록 와이즈 방식으로 예측 보상 계수를 1차 예측한 후 각 화소에 대한 플래그 비트를 생성하는 2차 예측을 수행함으로써 메모리 사용량을 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 검사하는 검사 시스템을 보여주는 도면이다.
도 2는 검사 장치의 구성을 예시적으로 보여주는 블록도이다.
도 3은 검사 장치에서 감지한 화소의 휘도에 따른 보상 계수 및 예측 휘도를 예시적으로 보여준다.
도 4는 검사 장치에서 예측한 예측 보상 계수와 서브 보상 계수를 예시적으로 보여준다.
도 5는 표시 패널을 복수의 블록들로 구분한 것의 일 예를 보여준다.
도 6은 도 2에 도시된 메모리에 저장되는 메인 보상 계수를 예시적으로 보여준다.
도 7은 도 2에 도시된 메모리에 저장되는 대푯값을 예시적으로 보여준다.
도 8은 도 2에 도시된 메모리에 저장되는 플래그 비트를 예시적으로 보여준다.
도 9는 예측 보상 계수와 서브 보상 계수 사이의 오차에 대한 확률 밀도를 예시적을 보여주는 그래프이다.
도 10은 예측 보상 계수와 서브 보상 계수 사이의 오차에 대한 확률 밀도 및 보상값들을 예시적을 보여주는 그래프이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치를 예시적으로 보여준다.
도 12는 표시 장치의 얼룩 보상 방법을 예시적으로 보여주는 플로우차트이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 검사하는 검사 시스템을 보여주는 도면이다.
도 1을 참조하면, 검사 시스템은 표시 장치(DD), 카메라(CAM) 및 검사 장치(TD)를 포함한다. 도 1에는 표시 장치(DD)의 예로써 텔레비전이 도시되었으나 본 발명은 이에 한정되지 않는다. 표시 장치(DD)는 텔레비전 또는 외부 광고판과 같은 대형 전자 장비를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 키오스크, 자동차 네비게이션 유닛, 카메라, 태블릿 PC, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 게임기, 손목 시계형 전자 기기 등과 같은 중소형 전자 장비 등에 사용될 수 있다.
도 1에 도시된 것과 같이, 카메라(CAM)는 표시 장치(DD)의 표시 패널(DP)에 표시된 영상을 촬영하고, 감지 영상 신호(IM)를 검사 장치(TD)로 제공한다. 검사 장치(TD)는 카메라(CAM)로부터 제공된 감지 영상 신호(IM)에 근거해서 표시 장치(DD)의 화소들 각각의 휘도를 감지하고, 감지된 휘도에 대한 보상 데이터(CP_DATA)를 생성한다. 보상 데이터(CP_DATA)는 표시 장치(DD)로 제공될 수 있다. 표시 장치(DD)는 보상 데이터(CP_DATA)에 근거해서 영상 신호를 보정하고, 보정된 영상 신호를 표시할 수 있다.
도 1에는 카메라(CAM)와 검사 장치(TD)가 서로 독립적인 장치인 것으로 도시되었으나, 카메라(CAM)와 검사 장치(TD)는 단일 장치일 수 있다. 즉, 카메라(CAM)는 검사 장치(TD)의 엘리먼트일 수 있다.
도 2는 검사 장치(TD)의 구성을 예시적으로 보여주는 블록도이다.
도 1 및 도 2를 참조하면, 검사 장치(TD)는 보상 계수 연산기(110), 1차 예측기(120), 2차 예측기(130), 메모리(140) 및 제어부(150)를 포함한다.
보상 계수 연산기(110)는 감지 영상 신호(IM)에 근거해서 메인 계조에 대한 메인 보상 계수(M_CV) 및 서브 계조에 대한 서브 보상 계수(S_CV)를 계산한다.
1차 예측기(120)는 표시 장치(DD)의 표시 패널(DP)을 복수의 블록들로 구분하고, 복수의 블록들 각각에 대한 감지 영상 신호(IM)에 근거해서 복수의 블록들 각각의 대푯값(RV)을 계산한다. 또한 1차 예측기(120)는 복수의 블록들 각각에 대응하는 대푯값(RV) 및 메인 보상 계수(M_CV)에 근거해서 서브 계조에 대한 예측 보상 계수(P_CV)를 출력한다.
2차 예측기(130)는 서브 보상 계수(S_CV) 및 예측 보상 계수(P_CV)에 근거해서 플래그 비트(FG)를 결정한다.
메모리(140)는 보상 계수 연산기(110)로부터의 메인 보상 계수(M_CV), 1차 예측기(120)로부터의 대푯값(RV) 및 2차 예측기(130)로부터의 플래그 비트(FG)를 저장한다.
제어부(150)는 메모리(140)에 저장된 메인 보상 계수(M_CV), 대푯값(RV) 및 플래그 비트(FG)를 보상 데이터(CP_DATA)로서 출력한다. 제어부(150)는 보상 계수 연산기(110), 1차 예측기(120) 및 2차 예측기(130)의 동작을 제어할 수 있다. 또한 제어부(150)는 카메라(CAM)의 동작을 제어할 수 있다.
검사 장치(TD)의 구성들 각각에 대한 구체적인 동작은 이하 상세히 설명한다.
도 3은 검사 장치(TD)에서 감지한 화소의 휘도에 따른 보상 계수 및 예측 휘도를 예시적으로 보여준다.
도 1, 도 2 및 도 3을 참조하면, 도시된 표시 장치(DD)는 복수의 화소들을 포함한다. 복수의 화소들은 동일한 공정으로 형성되더라도 공정 편차 등에 기인하여 화소들마다 서로 다른 특성을 가질 수 있다. 예를 들어, 동일한 계조의 영상 신호를 화소들에 제공하더라도 화소들은 서로 다른 휘도의 광을 출력할 수 있다.
예를 들어, 표시 장치(DD)는 화소들로 메인 계조 예를 들면, a 계조에 대응하는 영상 데이터 신호를 제공할 때 화소들의 특성에 따라 화소들마다 서로 다른 휘도의 영상이 카메라(CAM)에 의해 감지될 수 있다. 검사 장치(TD) 내 보상 계수 연산기(110)는 카메라(CAM)로부터의 영상 신호(IM)에 근거해서 M1, M2, M3, M4와 같이 서로 다른 보상 계수를 생성할 수 있다.
일반적으로 화소는 계조에 따라 일정한 경향성을 갖는다. 예를 들어, 메인 계조(M 계조, 이하, M)에서 원하는 휘도보다 낮은 휘도를 출력하는 화소는 메인 계조(M)보다 낮은 서브 계조(A 계조, 이하, A)에서 원하는 휘도보다 낮은 휘도를 출력하고, 메인 계조(M) 보다 높은 서브 계조(B 계조, 이하, B)에서도 원하는 휘도보다 낮은 휘도를 출력할 수 있다.
다른 예로, 메인 계조(M)에서 원하는 휘도보다 높은 휘도를 출력하는 화소는 메인 계조(M)보다 낮은 서브 계조(A)에서 원하는 휘도보다 높은 휘도를 출력하고, 메인 계조(M) 보다 높은 서브 계조(B)에서도 원하는 휘도보다 높은 휘도를 출력한다.
보상 계수는 화소의 휘도가 원하는 휘도보다 높을 때 낮은 값으로 설정되고, 화소의 휘도가 원하는 휘도보다 낮을 때 높은 값으로 설정될 수 있다. 도 3에 도시된 예에서, 계조들은 A<M<B이고, 메인 계조(M)에 대한 메인 보상 계수들은 M1<M2<M3<M4이다. 서브 계조(A)에 대한 예측 보상 계수들은 A1<A2<A3<A4이고, 서브 계조(B)에 대한 예측 보상 계수들은 B1<B2<B3<B4이다.
즉, M 계조에서 보상 계수가 M1인 화소는 A 계조에서 보상 계수가 A1이고, B 계조에서 보상 계수가 B1으로 예측될 수 있다. M 계조에서 보상 계수가 M2인 화소는 A 계조에서 보상 계수가 A2이고, B 계조에서 보상 계수가 B2로 예측될 수 있다. M 계조에서 보상 계수가 M3인 화소는 A 계조에서 보상 계수가 A3이고, B 계조에서 보상 계수가 B3으로 예측될 수 있다. M 계조에서 보상 계수가 M4인 화소는 A 계조에서 보상 계수가 A4이고, B 계조에서 보상 계수가 B4로 예측될 수 있다.
검사 장치(TD)의 보상 계수 연산기(110)는 감지 영상 신호(IM)에 근거해서 메인 계조(B 계조)에 대한 메인 보상 계수(M_CV) 및 서브 계조(B 계조)에 대한 서브 보상 계수(S_CV)를 각각 계산한다. 또한 검사 장치(TD)의 1차 예측기(120)는 메인 보상 계수(M_CV)에 근거해서 B 계조에 대한 예측 보상 계수(P_CV)를 계산할 수 있다.
도 4는 검사 장치(TD)에서 예측한 예측 보상 계수와 서브 보상 계수를 예시적으로 보여준다.
도 2 및 도 4를 참조하면, 검사 장치(TD)의 1차 예측기(120)로부터 출력되는 서브 계조(B)에 대한 예측 보상 계수(P_CV)인 B1, B2, B3, B4와 보상 계수 연산기(110)로부터 출력되는 서브 보상 계수(S_CV)인 S1, S2, S3, S4는 일치하지 않을 수 있다. 2차 예측기(130)는 예측 보상 계수(P_CV)와 서브 보상 계수(S_CV) 간의 오차를 감소시키기 위한 플래그 비트(FG)를 출력할 수 있다.
도 5는 표시 패널을 복수의 블록들로 구분한 것의 일 예를 보여준다.
도 5를 참조하면, 표시 패널(DP)은 블록들(BK11-BK16, BK21-BK26, BK31-BK36, BK41-BK46)로 구분될 수 있다. 도 5에는 제1 방향(DR1)으로 6개, 제2 방향(DR2)으로 4개의 블록들로 분할된 표시 패널(DP)이 예시적으로 도시되었으나, 표시 패널(DP)을 구분하는 블록들의 개수는 다양하게 변경될 수 있다.
도 2, 도 3 및 도 5를 참조하면, 1차 예측기(120)는 표시 장치(DD)의 표시 패널(DP)을 복수의 블록들로 구분하고, 복수의 블록들 각각에 대한 감지 영상 신호(IM)에 근거해서 복수의 블록들 각각의 대푯값(RV)을 계산한다. 이 실시예에서, 대푯값(RV)은 블록들(BK11-BK16, BK21-BK26, BK31-BK36, BK41-BK46) 각각의 평균과 표준 편차이다. 대푯값(RV)은 평균에 한정되지 않으며 중앙값, 최빈값일 수 있다.
블록들(BK11-BK16, BK21-BK26, BK31-BK36, BK41-BK46) 각각은 제1 방향(DR1)으로 180개, 제2 방향(DR2)으로 100개의 화소들을 포함할 수 있다. 하나의 블록이 포함하는 화소들의 수 즉, 블록들 각각의 크기는 다양하게 변경될 수 있다.
도 6은 도 2에 도시된 메모리(140)에 저장되는 메인 보상 계수(M_CV)를 예시적으로 보여준다.
도 6에는 도 5에 도시된 블록(BK11)에 대응하는 메인 보상 계수(M_CV(BK11))만 도시되었으나, 나머지 블록들(BK12-BK16, BK21-BK26, BK31-BK36, BK41-BK46)에 대응하는 메인 보상 계수들도 메모리(140)에 저장될 수 있다.
도 6을 참조하면, 메인 보상 계수(M_CV(BK11))는 블록(BK11) 내 제1 방향(DR1)으로 180개, 제2 방향(DR2)으로 100개의 화소들에 각각 대응하는 보상 계수들을 포함할 수 있다. 보상 계수들은 메인 계조(M)와 감지된 휘도 사이의 차이값(
Figure pat00025
)일 수 있다.
도 7은 도 2에 도시된 메모리(140)에 저장되는 대푯값(RV)을 예시적으로 보여준다.
도 7에는 도 5에 도시된 블록(BK11)에 대응하는 대푯값(RV(BK11))만 도시되었으나, 나머지 블록들(BK12-BK16, BK21-BK26, BK31-BK36, BK41-BK46)에 대응하는 대푯값들도 메모리(140)에 저장될 수 있다.
1차 예측기(120)는 복수의 블록들 각각에 대응하는 대푯값을 계산한다. 블록(BK11)에 대응하는 대푯값(RV(BK11))은 메인 계조(M)에 대응하는 평균(ME_M) 및 표준 편차(SD_M), 서브 계조(A)에 대응하는 평균(ME_A) 및 표준 편차(SD_A), 서브 계조(B)에 대응하는 평균(ME_B) 및 표준 편차(SD_B)를 포함할 수 있다.
도 7에는 하나의 블록(BK11)에 대응하는 2개의 서브 계조들의 대푯값이 저장되는 것으로 도시되었으나, 이에 한정되지 않는다. 하나의 블록(BK11)에 대응하는 서브 계조들의 개수는 다양하게 변경될 수 있다.
1차 예측기(120)는 블록들(BK11-BK16, BK21-BK26, BK31-BK36, BK41-BK46) 각각에 대응하는 메인 보상 계수(M_CV) 및 대푯값(RV)에 근거해서 블록 내 화소들 각각에 대응하는 예측 보상 계수(P_CV)를 출력한다.
예를 들어, 예측 보상 계수(P_CV)는 다음 수학식 1에 의해 계산될 수 있다.
[수학식 1]
Figure pat00026
수학식 1에서,
Figure pat00027
,
Figure pat00028
및
Figure pat00029
는 소정의 화소의 메인 계조에 대응하는 메인 보상 계수(M_CV), 평균 및 표준 편차이고,
Figure pat00030
,
Figure pat00031
및
Figure pat00032
는 소정의 화소의 서브 계조에 대응하는 예측 보상 계수(P_CV), 평균 및 표준 편차이다.
2차 예측기(130)는 서브 보상 계수(S_CV) 및 예측 보상 계수(P_CV)에 근거해서 플래그 비트(FG)를 결정한다.
앞서 도 4에서 설명한 바와 같이, 1차 예측기(120)로부터 출력되는 서브 계조(B)에 대한 예측 보상 계수(P_CV)인 B1, B2, B3, B4와 보상 계수 연산기(110)로부터 출력되는 서브 보상 계수(S_CV)인 S1, S2, S3, S4는 일치하지 않을 수 있다.
2차 예측기(130)는 서브 보상 계수(S_CV) 및 예측 보상 계수(P_CV)의 차에 대응하는 플래그 비트(FG)를 결정한다. 2차 예측기(130)로부터 출력되는 플래그 비트(FG)는 메모리(140)에 저장될 수 있다.
1차 예측기(120)는 도 5에 도시된 것과 같이, 표시 패널(DP)을 블록들(BK11-BK16, BK21-BK26, BK31-BK36, BK41-BK46)로 나누고, 블록들 각각에 대한 대푯값을 구한 후 대푯값에 기반한 예측 보상 계수(P_CV)를 출력하는 블록 와이즈(block-wise) 예측을 수행한다.
2차 예측기(130)는 1차 예측기(120)로부터의 예측 보상 계수(P_CV)에 근거해서 각 화소에 대응하는 플래그 비트(B)를 계산하는 화소 와이즈(pixel-wise) 예측을 수행한다.
도 8은 도 2에 도시된 메모리(140)에 저장되는 플래그 비트(FG)를 예시적으로 보여준다.
도 8에는 도 5에 도시된 블록(BK11)에 대응하는 플래그 비트(FG(BK11))만 도시되었으나, 나머지 블록들(BK12-BK16, BK21-BK26, BK31-BK36, BK41-BK46)에 대응하는 플래그 비트들도 메모리(140)에 저장될 수 있다.
도 2 및 도 8을 참조하면, 플래그 비트(FG(BK11))는 블록(BK11) 내 제1 방향(DR1)으로 180개, 제2 방향(DR2)으로 100개의 화소들에 각각 대응하는 플래그 비트(B)를 포함할 수 있다. 플래그 비트(B)의 비트 폭은 1비트 또는 2비트 이상일 수 있다.
소정 화소에 대응하는 플래그 비트(B)의 비트 폭이 1비트인 경우 서브 보상 계수(S_CV) 및 예측 보상 계수(P_CV)의 차에 따라 플래그 비트(B)는 1 또는 0일 수 있다.
예를 들어, 예측 보상 계수(P_CV)가 10이고, 보상 계수 연산기(110)에 의해서 계산된 서브 보상 계수(S_CV)가 14이면, 예측 보상 계수(P_CV)에 보상값(
Figure pat00033
)을 더한다(10+
Figure pat00034
). 이와 같이, 예측 보상 계수(P_CV)가 서브 보상 계수(S_CV)보다 작으면(P_CV<S_CV), 즉, 보상값(
Figure pat00035
)이 양수이면 플래그 비트(B)는 1일 수 있다.
반대로 예측 보상 계수(P_CV)가 10이고, 보상 계수 연산기(110)에 의해서 계산된 서브 보상 계수(S_CV)가 5이면, 예측 보상 계수(P_CV)에 보상값(
Figure pat00036
)을 뺀다(10-
Figure pat00037
). 이와 같이, 예측 보상 계수(P_CV)가 서브 보상 계수(S_CV)보다 크면(P_CV>S_CV), 즉, 보상값(
Figure pat00038
)이 음수이면 플래그 비트(B)는 0일 수 있다.
도 9는 예측 보상 계수(P_CV)와 서브 보상 계수(S_CV) 사이의 오차에 대한 확률 밀도를 예시적을 보여주는 그래프이다.
도 2 및 도 9를 참조하면, 서브 계조(B)에 대한 서브 보상 계수(S_CV)를
Figure pat00039
라 하고, 예측 보상 계수(P_CV)를
Figure pat00040
라 하면, 서브 보상 계수(S_CV)와 예측 보상 계수(P_CV) 사이의 오차(N)는 다음 수학식 2와 같다.
[수학식 2]
Figure pat00041
도 9에 도시된 예에서, 오차(N)에 대한 확률 밀도 함수를 구해보면, 확률 밀도 함수는 정규 분포(Gaussian distribution) 특성을 가질 수 있다. 이때 최적의 보상값(+
Figure pat00042
, -
Figure pat00043
)을 구하면 예측 보상 계수(P_CV)에 플래그 비트(B)에 대응하는 보상값(+
Figure pat00044
, -
Figure pat00045
)을 더하여 서브 계조에 대한 최종 보상값을 계산하는 것이 가능해진다.
최종 보상값(
Figure pat00046
)은 다음 수학식 3에 의해 결정될 수 있다.
[수학식 3]
Figure pat00047
최적의 보상값(
Figure pat00048
)을 구하기 위해서는 평균 제곱 오차(mean squared error, MSE)를 최소화할 수 있는 값으로 구해야 한다.
수학식 4는 최적의 보상값(
Figure pat00049
)을 구하기 위한 평균 제곱 오차(MSE)이다.
이하 설명에서 x는 서브 계조(B)에 대한 예측 보상 계수(P_CV),
Figure pat00050
는 서브 계조(B)에 대한 표준 편차이다.
[수학식 4]
Figure pat00051
수학식 4에서
Figure pat00052
는 수학식 5와 같다.
[수학식 5]
Figure pat00053
수학식 4에서
Figure pat00054
를 M1이라 할 때, M1은 수학식 6과 같다.
[수학식 6]
Figure pat00055
Figure pat00056
Figure pat00057
수학식 6에서,
Figure pat00058
를
Figure pat00059
라 하고,
Figure pat00060
로 대체할 때,
Figure pat00061
는 수학식 7과 같다.
[수학식 7]
Figure pat00062
Figure pat00063
수학식 7에서
Figure pat00064
이 0이면,
Figure pat00065
=
Figure pat00066
일 수 있다.
수학식 6에서,
Figure pat00067
를
Figure pat00068
라 하고,
Figure pat00069
로 대체할 때,
Figure pat00070
는 수학식 8과 같다.
[수학식 8]
Figure pat00071
수학식 6에서,
Figure pat00072
를
Figure pat00073
라 하고,
Figure pat00074
로 대체할 때,
Figure pat00075
는 수학식 9와 같다.
[수학식 9]
Figure pat00076
수학식 4에서
Figure pat00077
를 M2라 할 때, M2는 수학식 10과 같다.
[수학식 10]
Figure pat00078
Figure pat00079
Figure pat00080
수학식 10에서
Figure pat00081
를
Figure pat00082
라 하면,
Figure pat00083
는 수학식 11과 같다.
[수학식 11]
Figure pat00084
수학식 11에서,
Figure pat00085
이 0이면,
Figure pat00086
=
Figure pat00087
이다.
수학식 10에서
Figure pat00088
를
Figure pat00089
라 하면,
Figure pat00090
는 수학식 12와 같다.
[수학식 12]
Figure pat00091
수학식 10에서
Figure pat00092
를
Figure pat00093
라 하면,
Figure pat00094
는 수학식 13과 같다.
[수학식 13]
Figure pat00095
수학식 7 내지 수학식 9에 의해서 구해진 수학식 6의 M1과 수학식 11 내지 수학식 13에 의해 구해진 수학식 10의 M2를 수학식 4에 적용하면, 평균 제곱 오차(MSE)는 수학식 14와 같이 정리될 수 있다.
[수학식 14]
Figure pat00096
Figure pat00097
수학식 14에서 알 수 있는 바와 같이,
Figure pat00098
일 때 평균 제곱 오차(MSE)는 최소값
Figure pat00099
이 된다.
즉, 보상값(
Figure pat00100
)은
Figure pat00101
으로 설정하는 것이 적절하다.
도 2에 도시된 제어부(150)는 메모리(140)에 저장된 메인 보상 계수(M_CV), 대푯값(RV) 및 플래그 비트(FG)에 근거해서 보상 데이터(CP_DATA)를 출력한다. 제어부(150)는 대푯값(RV)에 포함된 서브 계조(B)에 대응하는 표준 편차(
Figure pat00102
, 수학식 1 참조)에 근거해서 보상값(
Figure pat00103
)을 계산하고, 보상값(
Figure pat00104
)을 보상 데이터(CP_DATA)에 포함할 수 있다.
도 4 내지 도 9에서는 서브 계조(B)에 대응하는 서브 보상 계수(S_CV), 예측 보상 계수(P_CV), 대푯값 (RV) 및 플래그 비트(FG)만을 설명하였으나, 서브 계조(A)에 대해서도 동일한 방식으로 서브 보상 계수, 예측 보상 계수, 대푯값 및 플래그 비트를 구할 수 있다.
또한 검사 장치(TD)는 도 3에 도시된 서브 계조들(A, B)외에 다른 서브 계조들에 대해서도 동일한 방식으로 서브 보상 계수, 예측 보상 계수, 대푯값 및 플래그 비트를 구할 수 있다. 즉, 검사 장치(TD)는 1개의 메인 계조에 대한 메인 보상 계수를 계산하고, 1개 이상의 서브 계조에 대한 플래그 비트 및 대푯값을 메모리(140)에 저장할 수 있다.
한편, 최대 신호 대 잡음비(Peak Signal to Noise Ratio, PSNR)는 수학식 15와 같다.
[수학식 15]
Figure pat00105
수학식 4 내지 수학식 14에 의해서 유도된 보상값(
Figure pat00106
)을 최대 신호 대 잡음비(Peak Signal to Noise Ratio, PSNR)에 적용하면 계산된 최대 신호 대 잡음비(PSNR*)은 수학식 16과 같다.
[수학식 16]
Figure pat00107
즉, 보상값(
Figure pat00108
)이 적용된 경우, 계산된 최대 신호 대 잡음비(PSNR*)는 이론적으로 최대 신호 대 잡음비(PSNR)에 비해 약 4.4Db 증가함을 알 수 있다.
도 10은 예측 보상 계수(P_CV)와 서브 보상 계수(S_CV) 사이의 오차에 대한 확률 밀도 및 보상값들을 예시적을 보여주는 그래프이다.
도 2 및 도 10을 참조하면, 2차 예측기(130)로부터 출력되는 플래그 비트(FG)에 포함된 플래그 비트(B)의 비트 폭은 2비트일 수 있다. 이 경우, 보상값은 4가지 보상값(+
Figure pat00109
, +
Figure pat00110
, -
Figure pat00111
, -
Figure pat00112
) 중 어느 하나로 선택될 수 있다.
소정 화소에 대응하는 플래그 비트(B)의 비트 폭이 2비트인 경우 서브 보상 계수(S_CV) 및 예측 보상 계수(P_CV)의 차에 따라 플래그 비트(B)는 00, 01, 10 및 11 중 어느 하나일 수 있다.
예를 들어, 예측 보상 계수(P_CV)가 10이고, 보상 계수 연산기(110)에 의해서 계산된 서브 보상 계수(S_CV)가 12이면, 예측 보상 계수(P_CV)에 보상값(
Figure pat00113
)을 더한다(10+
Figure pat00114
). 이 경우, 플래그 비트(B)는 10일 수 있다.
예측 보상 계수(P_CV)가 10이고, 서브 보상 계수(S_CV)가 14이면, 예측 보상 계수(P_CV)에 보상값(
Figure pat00115
)을 더한다(10+
Figure pat00116
). 이 경우, 플래그 비트(B)는 11일 수 있다.
예측 보상 계수(P_CV)가 10이고, 서브 보상 계수(S_CV)가 8이면, 예측 보상 계수(P_CV)에 보상값(
Figure pat00117
)을 뺀다(10-
Figure pat00118
). 이 경우, 플래그 비트(B)는 01일 수 있다.
예측 보상 계수(P_CV)가 10이고, 서브 보상 계수(S_CV)가 5이면, 예측 보상 계수(P_CV)에 보상값(
Figure pat00119
)을 뺀다(10-
Figure pat00120
). 이 경우, 플래그 비트(B)는 00일 수 있다.
마찬가지로 보상값(+
Figure pat00121
, +
Figure pat00122
, -
Figure pat00123
, -
Figure pat00124
) 각각의 최적의 값을 구하고, 예측 보상 계수(P_CV)에 플래그 비트(B)에 대응하는 보상값(+
Figure pat00125
, +
Figure pat00126
, -
Figure pat00127
, -
Figure pat00128
)을 더하여 서브 계조에 대한 최종 보상값을 계산하는 것이 가능해진다.
도 11은 본 발명의 일 실시예에 따른 표시 장치를 예시적으로 보여준다.
도 11을 참조하면, 표시 장치(DD)는 표시 패널(DP), 구동 컨트롤러(210), 데이터 구동 회로(220), 메모리(250)를 포함한다.
표시 패널(DP)은 스캔 구동 회로(240), 복수 개의 화소들(PX), 복수 개의 데이터 라인들(DL1-DLm) 및 복수 개의 스캔 라인들(SL1-SLn)을 포함한다. 복수 개의 화소들(PX) 각각은 복수 개의 데이터 라인들(DL1-DLm) 중 대응하는 데이터 라인과 연결되고, 복수 개의 스캔 라인들(SL1-SLn) 중 대응하는 스캔 라인과 연결된다.
표시 패널(DP)은 영상을 디스플레이하는 패널로서, LCD 패널(Liquid Crystal Display Panel), 전기영동 표시패널(Electrophoretic Display Panel), OLED 패널(Organic Light Emitting Diode Panel), LED 패널(Light Emitting Diode Panel), 무기 EL 패널(Electro Luminescent Display Panel), FED 패널(Field Emission Display Panel), SED 패널(Surface-conduction Electron-emitter Display Panel), PDP(Plasma Display Panel), CRT(Cathode Ray Tube) 표시 패널과 같이 다양한 종류의 표시 패널 중 하나일 수 있다.
구동 컨트롤러(210)는 외부로부터의 입력 영상 신호(RGB) 및 이의 표시를 제어하기 위한 제어 신호(CTRL)를 수신한다. 예를 들면, 제어 신호(CTRL)는 적어도 하나의 동기 신호 및 적어도 하나의 클럭 신호를 포함할 수 있다. 구동 컨트롤러(210)는 입력 영상 신호(RGB)를 표시 패널(200)의 동작 조건에 맞게 처리한 영상 데이터 신호(DAS)를 데이터 구동 회로(220)로 제공한다. 구동 컨트롤러(210)는 제어 신호(CTRL)에 기초하여 제1 제어 신호(DCS)를 데이터 구동 회로(220)로 제공하고, 제2 제어 신호(SCS)를 스캔 구동 회로(240)로 제공한다. 제1 제어 신호(DCS)는 수평 동기 시작 신호, 클럭 신호 및 라인 래치 신호를 포함하고, 제2 제어 신호(SCS)는 수직 동기 시작 신호 및 출력 인에이블 신호를 포함할 수 있다.
데이터 구동 회로(220)는 구동 컨트롤러(210)로부터의 제1 제어 신호(DCS) 및 영상 데이터 신호(DAS)에 응답해서 복수 개의 데이터 라인들(DL1-DLm)을 구동하기 위한 계조 전압들을 출력할 수 있다. 예시적인 실시예에서, 데이터 구동 회로(220)는 집적 회로 (Integrated circuit, IC)로 구현되어서 표시 패널(DP)의 소정 영역에 직접 실장되거나 별도의 인쇄 회로 기판에 칩 온 필름(chip on film: COF) 방식으로 실장되어서 표시 패널(200)과 전기적으로 연결될 수 있다. 다른 실시예에서, 데이터 구동 회로(220)는 표시 패널(200) 상에서 화소들(PX)의 구동 회로와 동일한 공정으로 형성될 수 있다.
스캔 구동 회로(240)는 구동 컨트롤러(210)로부터의 제2 제어 신호(SCS)에 응답해서 복수 개의 스캔 라인들(SL1-SLn)을 구동한다. 예시적인 실시예에서, 스캔 구동 회로(240)는 표시 패널(200) 상에서 화소들(PX)의 구동 회로와 동일한 공정으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 스캔 구동 회로(240)는 집적 회로 (Integrated circuit, IC)로 구현되어서 표시 패널(200)의 소정 영역에 직접 실장되거나 별도의 인쇄 회로 기판에 칩 온 필름(chip on film: COF) 방식으로 실장되어서 표시 패널(200)과 전기적으로 연결될 수 있다.
메모리(250)는 보상 데이터(CP_DATA)를 저장한다. 메모리(250)에 저장되는 보상 데이터(CP_DATA)는 도 2에 도시된 검사 장치(TD)로부터 제공된다. 보상 데이터(CP_DATA)는 메인 보상 계수(M_CV), 대푯값(RV), 플래그 비트(FG) 및 보상값(
Figure pat00129
)을 포함할 수 있다.
구동 컨트롤러(210)는 메모리(250)에 저장된 보상 데이터(CP_DATA)에 근거해서 외부로부터 제공되는 입력 영상 신호(RGB)를 보정하고, 영상 데이터 신호(DAS)를 데이터 구동 회로(220)로 제공할 수 있다.
만일 외부로부터 제공되는 입력 영상 신호(RGB)가 메인 계조(M, 도 3 참조)에 대응하면, 구동 컨트롤러(210)는 메인 계조(M)에 대응하는 메인 보상 계수(M_CV)에 근거해서 입력 영상 신호(RGB)를 보정할 수 있다. 만일 외부로부터 제공되는 입력 영상 신호(RGB)가 서브 계조(B, 도 3 참조)에 대응하면, 구동 컨트롤러(210)는 대푯값(RV), 플래그 비트(FG) 및 보상값(
Figure pat00130
)에 근거해서 입력 영상 신호(RGB)를 보정할 수 있다.
우선 구동 컨트롤러(210)는 수학식 1과 유사한 방법으로 수학식 17에 따라 예측 보상 계수(G')를 계산한다.
[수학식 17]
Figure pat00131
수학식 1에서,
Figure pat00132
,
Figure pat00133
및
Figure pat00134
는 소정의 화소의 메인 계조에 대응하는 메인 보상 계수(M_CV), 평균 및 표준 편차이고,
Figure pat00135
,
Figure pat00136
및
Figure pat00137
는 소정의 화소에 대한 입력 영상 신호(RGB)에 대응하는 예측 보상 계수, 평균 및 표준 편차이다.
수학식 1에서, 메인 보상 계수(
Figure pat00138
) 및 대푯값(
Figure pat00139
,
Figure pat00140
,
Figure pat00141
,
Figure pat00142
)은 메모리(250)로부터 제공된 것이다.
구동 컨트롤러(210)는 수학식 18과 같이, 계산된 예측 보상 계수(G')에 메모리(250)로부터 제공된 보상값(
Figure pat00143
)을 더하여 영상 데이터 신호(DAS)를 생성할 수 있다.
[수학식 17]
Figure pat00144
만일 외부로부터 제공되는 입력 영상 신호(RGB)가 서브 계조(A, 도 3 참조)에 대응하면, 구동 컨트롤러(210)는 대푯값(RV), 플래그 비트(FG) 및 보상값(
Figure pat00145
)에 근거해서 입력 영상 신호(RGB)를 보정할 수 있다.
만일 외부로부터 제공되는 입력 영상 신호(RGB)가 메인 계조(M) 또는 서브 계조(B)에 대응하지 않으면, 구동 컨트롤러(210)는 메인 계조(M)의 대푯값(ME_M, SD_M)과 서브 계조(B)의 대푯값(ME_B, SD_B)에 근거해서 입력 영상 신호(RGB)의 계조에 대응하는 대푯값을 계산할 수 있다. 예를 들면, 구동 컨트롤러(210)는 선형 보간 방식 또는 공간 보상 방식으로 입력 영상 신호(RGB)의 계조에 대응하는 대푯값을 계산할 수 있다. 또한 구동 컨트롤러는 계산된 대푯값을 수학식 17 및 수학식 18에 적용하여 영상 데이터 신호(DAS)를 생성할 수 있다.
상술한 바와 같은 검사 장치(TD)는 화소들 각각에 대한 메인 계조의 메인 보상 계수(M_CP), 블록들 각각에 대한 대푯값(RV), 플래그 비트(FG) 및 보상값(
Figure pat00146
)을 보상 데이터(CP_DATA)로서 표시 장치(DD)에 제공할 수 있다.
표시 장치(DD)는 메인 보상 계수(M_CP), 블록들 각각에 대한 대푯값(RV), 플래그 비트(FG) 및 보상값(
Figure pat00147
)을 이용하여 모든 화소들 각각의 모든 계조들에 대한 보상 계수를 생성할 수 있다. 따라서, 모든 화소들 각각의 모든 계조들에 대한 보상 계수를 표시 장치(DD)의 메모리(250)에 저장하는 방식에 비해 메모리(250)의 크기를 최소화할 수 있다.
도 12는 표시 장치의 얼룩 보상 방법을 예시적으로 보여주는 플로우차트이다.
도 2, 도 11 및 도 12를 참조하면, 카메라(CAM)는 표시 장치(DD)의 표시 패널(DP)에 표시된 영상을 촬영하고, 감지 영상 신호(IM)를 검사 장치(TD)로 제공한다.
검사 장치(TD)의 보상 계수 연산기(110)는 카메라(CAM)로부터 메인 계조(M, 도 3 참조)에 대한 감지 영상 신호(IM)를 수신한다(단계 S100).
보상 계수 연산기(110)는 감지 영상 신호(IM)에 근거해서 각 화소에 대한 메인 보상 계수(M_CV, 도 6 참조)를 계산한다(단계 S110). 메인 보상 계수(M_CV)는 메모리(140)에 저장될 수 있다.
검사 장치(TD)의 보상 계수 연산기(110)는 카메라(CAM)로부터 보조 계조(B, 도 3 참조)에 대한 감지 영상 신호(IM)를 수신한다(단계 S120).
보상 계수 연산기(110)는 감지 영상 신호(IM)에 근거해서 서브 보상 계수(S_CV)를 계산한다(단계 S130).
1차 예측기(120)는 표시 패널(DP)을 블록들(BK11-BK16, BK21-BK26, BK31-BK36, BK41-BK46, 도 5 참조)로 구분하고, 블록들(BK11-BK16, BK21-BK26, BK31-BK36, BK41-BK46) 각각에 대한 감지 영상 신호(IM)에 근거해서 블록들(BK11-BK16, BK21-BK26, BK31-BK36, BK41-BK46) 각각의 대푯값(RV)을 계산한다. 또한 1차 예측기(120)는 복수의 블록들(BK11-BK16, BK21-BK26, BK31-BK36, BK41-BK46) 각각에 대응하는 대푯값(RV) 및 서브 보상 계수(S_CV)에 근거해서 서브 계조에 대한 예측 보상 계수(P_CV)를 계산하는 1차 예측을 수행한다(단계 S140). 대푯값(RV)은 메인 계조(M)에 대응하는 평균(ME_M) 및 표준 편차(SD_M), 서브 계조(B)에 대응하는 평균(ME_B) 및 표준 편차(SD_B)를 포함할 수 있다(도 7 참조).
2차 예측기(130)는 서브 보상 계수(S_CV) 및 예측 보상 계수(P_CV)에 근거해서 화소들 각각의 플래그 비트(B, 도 8 참조)를 결정하는 2차 예측을 수행한다(단계 S150). 플래그 비트(B)을 포함하는 플래그 비트(FG)는 메모리(140)에 저장될 수 있다.
제어부(150)는 메모리(140)에 저장된 메인 보상 계수(M_CV), 대푯값(RV) 및 플래그 비트(FG)에 근거해서 보상 데이터(CP_DATA)를 출력한다(단계 S160). 제어부(150)는 대푯값(RV)에 포함된 서브 계조(B)에 대응하는 표준 편차(
Figure pat00148
, 수학식 1 참조)에 근거해서 보상값(
Figure pat00149
)을 계산하고, 보상값(
Figure pat00150
)을 보상 데이터(CP_DATA)에 포함할 수 있다.
표시 장치(DD)의 구동 컨트롤러(210)는 메모리(250)에 저장된 보상 데이터(CP_DATA)에 근거해서 외부로부터 제공되는 입력 영상 신호(RGB)를 보정하고, 영상 데이터 신호(DAS)를 데이터 구동 회로(220)로 제공할 수 있다(S170).
복수의 화소들은 공정 편차 등에 기인하여 서로 다른 특성을 가질 수 있다. 동일한 계조의 영상 신호를 화소들에 제공하더라도 화소들은 서로 다른 휘도의 광을 출력할 수 있다. 본 발명의 표시 장치(DD)는 메모리(250)에 저장된 보상 데이터(CP_DATA)에 근거해서 입력 영상 신호(RGB)를 보정한 영상 데이터 신호(DAS)를 출력할 수 있다. 따라서, 화소 특성에 기인한 얼룩이 사용자에게 시인되는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치
DP: 표시 패널
CAM: 카메라
TD: 검사 장치
110: 보상 계수 연산기
120: 1차 예측기
130: 2차 예측기
140: 메모리
150: 제어부
210: 구동 컨트롤러
220: 데이터 구동 회로
230: 스캔 구동 회로
250: 메모리

Claims (20)

  1. 감지 영상 신호에 근거해서 메인 계조에 대한 메인 보상 계수 및 서브 계조에 대한 서브 보상 계수를 계산하는 보상 계수 연산기;
    표시 패널을 복수의 블록들로 구분하고, 상기 복수의 블록들 각각에 대한 상기 감지 영상 신호에 근거해서 상기 복수의 블록들 각각의 대푯값을 계산하고, 상기 복수의 블록들 각각에 대응하는 대푯값 및 상기 메인 보상 계수에 근거해서 상기 서브 계조에 대한 예측 보상 계수를 출력하는 1차 예측기;
    상기 서브 보상 계수 및 상기 예측 보상 계수에 근거해서 플래그 비트를 결정하는 2차 예측기;
    상기 메인 보상 계수, 상기 대푯값 및 상기 플래그 비트를 저장하기 위한 메모리; 및
    상기 메모리에 저장된 상기 메인 보상 계수, 상기 대푯값 및 상기 플래그 비트를 보상 데이터로서 출력하는 제어부를 포함하는 검사 장치.
  2. 제 1 항에 있어서,
    상기 대푯값은 상기 복수의 블록들 각각의 상기 메인 계조에 대응하는 평균 및 표준 편차, 상기 복수의 블록들 각각의 상기 서브 계조에 대응하는 평균 및 표준 편차를 포함하는 검사 장치.
  3. 제 2 항에 있어서,
    상기 제어부는 상기 서브 계조에 대응하는 표준 편차에 근거해서 상기 플래그 비트에 대응하는 보상값을 계산하고,
    상기 보상 데이터는 상기 보상값을 더 포함하는 검사 장치.
  4. 제 3 항에 있어서,
    상기 보상값은 상기 예측 보상 계수에 대한 평균 제곱 오차를 최소화할 수 있는 값으로 결정되는 검사 장치.
  5. 제 4 항에 있어서,
    상기 보상값은
    Figure pat00151
    이고,
    Figure pat00152
    는 상기 서브 계조에 대한 표준 편차인 검사 장치.
  6. 제 3 항에 있어서,
    상기 플래그 비트의 비트 폭은 1비트이고,
    상기 예측 보상 계수가 상기 서브 보상 계수보다 작으면 상기 플래그 비트는 1이고, 상기 보상값은 양수인 검사 장치.
  7. 제 3 항에 있어서,
    상기 플래그 비트의 비트 폭은 1비트이고,
    상기 예측 보상 계수가 상기 서브 보상 계수보다 크면 상기 플래그 비트는 0이고, 상기 보상값은 음수인 검사 장치.
  8. 제 1 항에 있어서,
    상기 서브 계조에 대한 상기 예측 보상 계수
    Figure pat00153
    은 수학식
    Figure pat00154
    에 의해 계산되며,
    Figure pat00155
    ,
    Figure pat00156
    및
    Figure pat00157
    는 소정의 화소의 상기 메인 계조에 대한 메인 보상 계수, 평균 및 표준 편차이고,
    Figure pat00158
    및
    Figure pat00159
    는 상기 서브 계조에 대한 평균 및 표준 편차인 검사 장치.
  9. 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널;
    상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로;
    상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로;
    보상 데이터를 저장하는 메모리; 및
    제어 신호 및 입력 영상 신호를 수신하고, 상기 표시 패널에 영상이 표시되도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하고, 상기 보상 데이터에 근거해서 상기 입력 영상 신호를 보정한 영상 데이터 신호를 상기 데이터 구동 회로로 제공하는 구동 컨트롤러를 포함하되;
    상기 보상 데이터는 메인 계조에 대한 메인 보상 계수, 상기 메인 계조에 대한 대푯값, 서브 계조에 대한 대푯값, 상기 서브 계조에 대한 플래그 비트 및 보상값을 포함하는 표시 장치.
  10. 제 9 항에 있어서,
    상기 구동 컨트롤러는
    상기 입력 영상 신호가 상기 메인 계조에 대응할 때 상기 메인 보상 계수에 근거해서 상기 영상 데이터 신호를 출력하는 표시 장치.
  11. 제 9 항에 있어서,
    상기 구동 컨트롤러는,
    상기 입력 영상 신호가 상기 메인 계조가 아닐 때 상기 메인 보상 계수, 상기 메인 계조에 대한 대푯값, 상기 서브 계조에 대한 대푯값, 상기 플래그 비트 및 상기 보상값에 근거해서 예측 보상 계수를 계산하고, 상기 예측 보상 계수에 근거해서 상기 영상 데이터 신호를 출력하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 구동 컨트롤러는,
    상기 입력 영상 신호가 상기 서브 계조일 때 상기 예측 보상 계수 G'를 수학식
    Figure pat00160
    에 의해 계산하되,
    Figure pat00161
    ,
    Figure pat00162
    및
    Figure pat00163
    는 상기 메인 계조에 대응하는 메인 보상 계수, 평균 및 표준 편차이고,
    Figure pat00164
    및
    Figure pat00165
    는 상기 입력 영상 신호에 대응하는 평균 및 표준 편차인 표시 장치.
  13. 제 12 항에 있어서,
    상기 구동 컨트롤러는,
    상기 예측 보상 계수에 상기 보상값을 더하여 상기 영상 데이터 신호를 출력하는 표시 장치.
  14. 메인 계조에 대한 감지 영상 신호를 수신하고, 상기 메인 계조에 대한 메인 보상 계수를 계산하는 단계;
    서브 계조에 대한 감지 영상 신호를 수신하고, 상기 서브 계조에 대한 서브 보상 계수를 계산하는 단계;
    표시 패널을 복수의 블록들로 구분하고, 블록들 각각에 대한 대푯값을 계산하고, 상기 대푯값 및 상기 메인 보상 계수에 근거해서 상기 서브 계조에 대한 예측 보상 계수를 계산하는 1차 예측 단계;
    상기 서브 보상 계수 및 상기 예측 보상 계수에 근거해서 플래그 비트를 계산하는 2차 예측 단계;
    상기 메인 보상 계수, 상기 대푯값, 상기 플래그 비트를 포함하는 보상 데이터를 출력하는 단계; 및
    상기 보상 데이터에 근거해서 입력 영상 신호를 보상한 영상 신호를 출력하고, 상기 영상 신호에 근거해서 영상을 표시하는 단계를 포함하는 표시 장치의 얼룩 보상 방법.
  15. 제 14 항에 있어서,
    상기 대푯값은 상기 복수의 블록들 각각의 상기 메인 계조에 대응하는 평균 및 표준 편차, 상기 복수의 블록들 각각의 상기 서브 계조에 대응하는 평균 및 표준 편차를 포함하는 표시 장치의 얼룩 보상 방법.
  16. 제 15 항에 있어서,
    상기 보상 데이터를 출력하는 단계는 상기 서브 계조에 대응하는 표준 편차에 근거해서 상기 플래그 비트에 대응하는 보상값을 계산하는 것을 포함하고,
    상기 보상 데이터는 상기 보상값을 더 포함하는 표시 장치의 얼룩 보상 방법.
  17. 제 16 항에 있어서,
    상기 보상값은 상기 예측 보상 계수에 대한 평균 제곱 오차를 최소화할 수 있는 값으로 결정되는 표시 장치의 얼룩 보상 방법.
  18. 제 17 항에 있어서,
    상기 보상값은
    Figure pat00166
    이고,
    Figure pat00167
    는 상기 서브 계조에 대한 표준 편차인 표시 장치의 얼룩 보상 방법.
  19. 제 16 항에 있어서,
    상기 플래그 비트의 비트 폭은 1비트이고,
    상기 플래그 비트를 계산하는 2차 예측 단계는,
    상기 예측 보상 계수가 상기 서브 보상 계수보다 작으면 상기 플래그 비트를 1로 설정하고, 상기 예측 보상 계수가 상기 서브 보상 계수보다 크면 상기 플래그 비트는 0으로 설정하는 것을 포함하는 표시 장치의 얼룩 보상 방법.
  20. 제 14 항에 있어서,
    상기 서브 계조에 대한 상기 예측 보상 계수
    Figure pat00168
    은 수학식
    Figure pat00169
    에 의해 계산되며,
    Figure pat00170
    ,
    Figure pat00171
    및
    Figure pat00172
    는 소정의 화소의 상기 메인 계조에 대한 메인 보상 계수, 평균 및 표준 편차이고,
    Figure pat00173
    및
    Figure pat00174
    는 상기 서브 계조에 대한 평균 및 표준 편차인 표시 장치의 얼룩 보상 방법.
KR1020200098784A 2020-08-06 2020-08-06 표시 장치를 검사하는 검사 장치, 얼룩 보상을 수행하는 표시 장치 및 얼룩 보상 방법 KR20220019153A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200098784A KR20220019153A (ko) 2020-08-06 2020-08-06 표시 장치를 검사하는 검사 장치, 얼룩 보상을 수행하는 표시 장치 및 얼룩 보상 방법
US17/316,483 US11270618B2 (en) 2020-08-06 2021-05-10 Apparatus for testing display device and display device for performing mura compensation and mura compensation method
CN202110862014.4A CN114067710A (zh) 2020-08-06 2021-07-29 检查装置以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200098784A KR20220019153A (ko) 2020-08-06 2020-08-06 표시 장치를 검사하는 검사 장치, 얼룩 보상을 수행하는 표시 장치 및 얼룩 보상 방법

Publications (1)

Publication Number Publication Date
KR20220019153A true KR20220019153A (ko) 2022-02-16

Family

ID=80113937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200098784A KR20220019153A (ko) 2020-08-06 2020-08-06 표시 장치를 검사하는 검사 장치, 얼룩 보상을 수행하는 표시 장치 및 얼룩 보상 방법

Country Status (3)

Country Link
US (1) US11270618B2 (ko)
KR (1) KR20220019153A (ko)
CN (1) CN114067710A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150048394A (ko) 2013-10-28 2015-05-07 삼성디스플레이 주식회사 휘도 보정 시스템
KR102315266B1 (ko) 2015-06-30 2021-10-19 엘지디스플레이 주식회사 휘도보상 시스템 및 방법, 이를 구비한 표시장치
KR20170023614A (ko) 2015-08-24 2017-03-06 주식회사 디닷 보상부를 포함하는 표시장치 및 이를 이용한 영상 보상방법
CN110176204B (zh) * 2018-08-24 2021-01-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US11070778B2 (en) * 2019-02-14 2021-07-20 Facebook Technologies, Llc Multi-projector display architecture
TWI693586B (zh) * 2019-02-14 2020-05-11 友達光電股份有限公司 多工器驅動方法以及顯示裝置

Also Published As

Publication number Publication date
US20220044608A1 (en) 2022-02-10
CN114067710A (zh) 2022-02-18
US11270618B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US9299283B2 (en) Apparatus for compensating color characteristics in display device and compensating method thereof
US9741281B2 (en) Coupling compensator for display panel and display device including the same
US10347164B2 (en) Data compensator and display device having the same
US10152908B2 (en) Timing controller, display device, and method of driving the same
US9886909B2 (en) Display device and method for driving display device
KR101351405B1 (ko) 표시장치 및 이의 구동방법
CN110301000B (zh) 用于显示装置的亮度不均补偿的方法及相应的显示装置
KR20160083157A (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
US11373593B2 (en) Display device and method for generating compensating data of the same
KR101688892B1 (ko) 유기전계발광표시장치 및 그 구동방법
CN111951725A (zh) 显示装置
KR20140129727A (ko) 휘도 보정 데이터 생성 장치 및 방법
KR20170077937A (ko) 타이밍 컨트롤러, 데이터 드라이버, 표시장치 및 그 구동방법
CN111883052A (zh) 显示装置和显示装置的驱动方法
WO2020019339A1 (zh) 显示面板与显示面板图像数据补偿方法
KR20170003213A (ko) 타이밍제어부, 이를 포함하는 유기발광표시장치 및 이의 열화보상방법
KR101991337B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
US9773470B2 (en) Display device, method of driving display device, and electronic apparatus
KR102461293B1 (ko) 표시 장치 및 그 구동 방법
KR20220019153A (ko) 표시 장치를 검사하는 검사 장치, 얼룩 보상을 수행하는 표시 장치 및 얼룩 보상 방법
KR102586407B1 (ko) 화소 보상 장치 및 이를 포함하는 디스플레이 시스템
JP2006113090A (ja) 電気光学装置用画像補正装置及び方法、画像補正装置付き電気光学装置、並びに電子機器
CN114677962A (zh) 用于防止劣化的显示装置及其补偿方法
US11222608B2 (en) Display device
KR20210157953A (ko) 표시 장치를 검사하는 검사 장치, 얼룩 보상을 수행하는 표시 장치 및 얼룩 보상 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right