KR20220013887A - Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film - Google Patents
Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film Download PDFInfo
- Publication number
- KR20220013887A KR20220013887A KR1020210034244A KR20210034244A KR20220013887A KR 20220013887 A KR20220013887 A KR 20220013887A KR 1020210034244 A KR1020210034244 A KR 1020210034244A KR 20210034244 A KR20210034244 A KR 20210034244A KR 20220013887 A KR20220013887 A KR 20220013887A
- Authority
- KR
- South Korea
- Prior art keywords
- alc
- thin film
- gac
- gec
- snc
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 111
- 150000001875 compounds Chemical class 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000000126 substance Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 230000000737 periodic effect Effects 0.000 claims description 18
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910052723 transition metal Inorganic materials 0.000 claims description 9
- 150000003624 transition metals Chemical class 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 8
- 229910052758 niobium Inorganic materials 0.000 claims description 7
- 229910052706 scandium Inorganic materials 0.000 claims description 7
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 15
- 238000004458 analytical method Methods 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000445 field-emission scanning electron microscopy Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000004663 powder metallurgy Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 229940126062 Compound A Drugs 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910017488 Cu K Inorganic materials 0.000 description 1
- 229910017541 Cu-K Inorganic materials 0.000 description 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000349 field-emission scanning electron micrograph Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/06—Epitaxial-layer growth by reactive sputtering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
- C30B29/64—Flat crystals, e.g. plates, strips or discs
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
반도체 배선, 반도체 소자용 전극, 및 다원소 화합물 박막의 제조방법에 관한 것이다.It relates to a semiconductor wiring, an electrode for a semiconductor device, and a method for manufacturing a multi-element compound thin film.
최근, 전자기기의 소형화, 고성능화에 수반하여, 각종 전자 회로에 채용되는 반도체 소자의 소형화, 고성능화가 요구되고 있다. 반도체 소자의 사이즈가 작아짐에 따라 여기에 포함된 배선 또는 전극 재료도 얇아지고 비저항이 급격하게 증가하고 있다. 일반적으로 사용되는 Cu 재료는 배리어(barrier) 또는 라이너 스케일링(liner scaling)에 있어서 한계가 있다. 상기 Cu 재료를 대체하기 위해 Ru, Ir, Co 재료 등이 시도되고 있으나 가격 이슈 및 원자재 수급 등의 어려움이 있다. 따라서 50 nm 이하의 얇은 두께에서도 낮은 비저항을 갖는 신규 재료를 포함하는 반도체 배선 또는 반도체 소자용 전극에 대한 요구가 여전히 있다.BACKGROUND ART In recent years, along with miniaturization and high performance of electronic devices, miniaturization and high performance of semiconductor elements employed in various electronic circuits are demanded. As the size of the semiconductor device decreases, the wiring or electrode material included therein also becomes thinner and the specific resistance is rapidly increasing. A commonly used Cu material has limitations in barrier or liner scaling. In order to replace the Cu material, Ru, Ir, Co materials are being tried, but there are difficulties in price issues and raw material supply and demand. Therefore, there is still a demand for an electrode for a semiconductor wiring or semiconductor device comprising a novel material having a low resistivity even as thin as 50 nm or less.
일 측면은 50 nm 이하의 두께에서 낮은 비저항을 갖는 반도체 배선을 제공하는 것이다. One aspect is to provide a semiconductor wiring having a low resistivity at a thickness of 50 nm or less.
다른 일 측면은 50 nm 이하의 두께에서 낮은 비저항을 갖는 반도체 소자용 전극을 제공하는 것이다.Another aspect is to provide an electrode for a semiconductor device having a low resistivity at a thickness of 50 nm or less.
또다른 일 측면은 우수한 배선 신뢰성 및 낮은 비저항을 갖는 다원소 화합물 박막의 제조방법을 제공하는 것이다.Another aspect is to provide a method for manufacturing a multi-element compound thin film having excellent wiring reliability and low resistivity.
일 측면에 따라,According to one aspect,
두께는 50 nm 이하이고, the thickness is less than or equal to 50 nm,
두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)는 1.2 이상이고, The ratio (A/B) of the grain size (A) to the thickness (B) is 1.2 or more,
비저항은 200 μΩ·㎝ 이하이고, The specific resistance is 200 μΩ·cm or less,
하기 화학식 1로 표시되는 다원소(multielement) 화합물을 포함한 박막을 포함하는, 반도체 배선(interconnect)이 제공된다:A semiconductor interconnect comprising a thin film including a multielement compound represented by the following formula (1) is provided:
<화학식 1><Formula 1>
Mn+1AXn M n+1 AX n
상기 식에서,In the above formula,
M은 주기율표의 3족, 4족, 5족, 및 6족 원소 중에서 선택되는 1종 이상의 전이금속일 수 있고,M may be one or more transition metals selected from elements of Groups 3, 4, 5, and 6 of the periodic table,
A는 주기율표의 12족, 13족, 14족, 15족, 및 16족 원소 중에서 선택되는 1종 이상일 수 있고,A may be at least one selected from elements of Groups 12, 13, 14, 15, and 16 of the periodic table,
X는 탄소(C), 질소(N) 또는 이들의 조합일 수 있고,X may be carbon (C), nitrogen (N), or a combination thereof,
n은 1, 2 또는 3일 수 있다.n may be 1, 2 or 3.
상기 그레인 사이즈(A)는 65 nm 이상일 수 있다.The grain size (A) may be 65 nm or more.
상기 두께는 0.1 nm 내지 50 nm일 수 있다.The thickness may be 0.1 nm to 50 nm.
상기 다원소 화합물은 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 또는 Mo2GaC 중에서 선택되는 1종 이상일 수 있다.The multi-element compound is V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , V 4 AlC 3 , Ti 2 CdC, Ti 2 AlC, Ti 2 GaC , Ti 2 InC, Ti 2 TIC, Ti 2 AlN, Ti 2 GaN, Ti 2 InN, Ti 2 GeC, Ti 2 SnC, Ti 2 PbC, Ti 2 SC, Ti 3 AlC 2 , Ti 3 SiC 2 , Ti 3 GeC 2 , Ti 3 SnC 2 , Ti 4 AlN 3 , Ti 4 GaC 3 , Ti 4 SiC 3 , Ti 4 GeC 3 , Cr 2 GaC, Cr 2 GaN, Cr 2 AlC, Cr 2 GeC, Zr 2 InC, Zr 2 TlC , Zr 2 InN, Zr 2 TlN, Zr 2 SnC, Zr 2 PbC, Zr 2 SC, Nb 2 AlC, Nb 2 GaC, Nb 2 InC, Nb 2 SnC, Nb 2 PC, Nb 2 AsC, Nb 2 SC, Nb 4 AlC 3 , Ta 2 AlC, Ta 2 GaC, Ta 3 AlC 2 , Ta 4 AlC 3 , Hf 2 InC, Hf 2 TlC, Hf 2 SnC, Hf 2 PbC, Hf 2 SnN, Hf 2 SC, Sc 2 InC, Or Mo 2 It may be at least one selected from GaC.
상기 박막은 에피택셜 성장된 증착막일 수 있다.The thin film may be an epitaxially grown deposited film.
상기 박막은 수평(in-plane)방향으로 정렬된 층상형태일 수 있다.The thin film may be in a layered form aligned in an in-plane direction.
상기 박막의 일 면에 시드층(seed layer) 또는 라이너층(liner layer)을 더 포함할 수 있다.A seed layer or a liner layer may be further included on one surface of the thin film.
상기 시드층 또는 라이너층은 TiC, TiN, TaC, TaN, VC, VN, 또는 이들의 조합을 포함할 수 있다.The seed layer or the liner layer may include TiC, TiN, TaC, TaN, VC, VN, or a combination thereof.
다른 일 측면에 따라,According to another aspect,
두께는 50 nm 이하이고, the thickness is less than or equal to 50 nm,
두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)는 1.2 이상이고, The ratio (A/B) of the grain size (A) to the thickness (B) is 1.2 or more,
비저항은 200 μΩ·㎝ 이하이고, The specific resistance is 200 μΩ·cm or less,
하기 화학식 1로 표시되는 다원소 화합물을 포함한 박막을 포함하는, 반도체 소자용 전극이 제공된다:An electrode for a semiconductor device is provided, comprising a thin film including a multi-element compound represented by the following formula (1):
<화학식 1><Formula 1>
Mn+1AXn M n+1 AX n
상기 식에서,In the above formula,
M은 주기율표의 3족, 4족, 5족, 및 6족 원소 중에서 선택되는 1종 이상의 전이금속일 수 있고,M may be one or more transition metals selected from elements of Groups 3, 4, 5, and 6 of the periodic table,
A는 주기율표의 12족, 13족, 14족, 15족, 및 16족 원소 중에서 선택되는 1종 이상일 수 있고,A may be at least one selected from elements of Groups 12, 13, 14, 15, and 16 of the periodic table,
X는 탄소(C), 질소(N) 또는 이들의 조합일 수 있고,X may be carbon (C), nitrogen (N), or a combination thereof,
n은 1, 2 또는 3일 수 있다.n may be 1, 2 or 3.
상기 전극은 커패시터 전극 또는 트랜지스터 전극을 포함할 수 있다.The electrode may include a capacitor electrode or a transistor electrode.
또다른 일 측면에 따라,According to another aspect,
기판을 준비하는 단계; 및preparing a substrate; and
상기 기판의 일 면에 증착으로 에피택셜 성장시킨 하기 화학식 1로 표시되는 다원소 화합물 박막을 형성하는 단계;를 포함하고,Forming a multi-element compound thin film represented by the following Chemical Formula 1 epitaxially grown by vapor deposition on one surface of the substrate;
상기 다원소 화합물 박막이 두께가 50 nm 이하이고, 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상이고, 비저항이 200 μΩ·㎝ 이하인, 다원소 화합물 박막의 제조방법이 제공된다:The multi-element compound thin film has a thickness of 50 nm or less, a ratio (A/B) of a grain size (A) to a thickness (B) of 1.2 or more, and a specific resistance of 200 μΩ·cm or less, a multi-element compound A method for making a thin film is provided:
<화학식 1><Formula 1>
Mn+1AXn M n+1 AX n
상기 식에서,In the above formula,
M은 주기율표의 3족, 4족, 5족, 및 6족 원소 중에서 선택되는 1종 이상의 전이금속일 수 있고,M may be one or more transition metals selected from elements of Groups 3, 4, 5, and 6 of the periodic table,
A는 주기율표의 12족, 13족, 14족, 15족, 및 16족 원소 중에서 선택되는 1종 이상일 수 있고,A may be at least one selected from elements of Groups 12, 13, 14, 15, and 16 of the periodic table,
X는 탄소(C), 질소(N) 또는 이들의 조합일 수 있고,X may be carbon (C), nitrogen (N), or a combination thereof,
n은 1, 2 또는 3일 수 있다.n may be 1, 2 or 3.
상기 증착은 DC 스퍼터링, RF 스퍼터링, 또는 이들 조합을 포함할 수 있다.The deposition may include DC sputtering, RF sputtering, or a combination thereof.
상기 증착은 650 ℃ 내지 800 ℃에서 수행될 수 있다.The deposition may be performed at 650 °C to 800 °C.
상기 다원소 화합물 박막은 반도체 배선 또는 반도체 소자용 전극에 사용될 수 있다.The multi-element compound thin film may be used for a semiconductor wiring or an electrode for a semiconductor device.
상기 다원소 화합물 박막을 형성하는 단계 이후 상기 다원소 화합물 박막 상에 배리어층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a barrier layer on the multi-element compound thin film after forming the multi-element compound thin film.
일 측면에 따른 반도체 배선 또는 반도체 소자용 전극은, 50 nm 이하의 두께이고 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상인 다원소(multielement) 화합물을 포함한 박막을 포함하여, 낮은 비저항을 달성할 수 있다. 다른 일 측면에 따른 다원소 화합물 박막의 제조방법은 배선 신뢰성이 우수하고 비저항이 낮은 다원소 화합물 박막을 제조할 수 있다.A semiconductor wiring or electrode for a semiconductor device according to one aspect is a multielement compound having a thickness of 50 nm or less and a ratio (A/B) of a grain size (A) to a thickness (B) of 1.2 or more A low resistivity can be achieved by including a thin film containing. The method of manufacturing a multi-element compound thin film according to another aspect may produce a multi-element compound thin film having excellent wiring reliability and low specific resistance.
도 1은 실시예 1에 의해 6 nm, 11 nm, 23 nm, 35 nm 두께로 각각 제조된 V2AlC 박막에 대한 XRD(X-ray diffraction) 분석 결과이다.
도 2a 내지 도 2d는 실시예 1에 의해 6 nm, 11 nm, 23 nm, 35 nm 두께로 각각 제조된 V2AlC 박막에 대한 FE-SEM 사진이고; 도 2e는 비교예 2에 의해 42 nm 두께로 제조된 V2AlC 박막에 대한 FE-SEM 사진이다.
도 3은 실시예 1에 의해 9.5 nm 두께로 제조된 V2AlC 박막에 대한 HR-TEM 분석 결과이다.
도 4는 1 nm 내지 50 nm의 두께 범위로 실시예 1에 의해 제조된 V2AlC 박막, 비교예 1에 의해 제조된 Cu 박막, 및 비교예 1에 의해 제조된 V2AlC 박막에 대한 비저항 평가 결과이다.1 is an XRD (X-ray diffraction) analysis result of the V 2 AlC thin film prepared in Example 1 to a thickness of 6 nm, 11 nm, 23 nm, and 35 nm, respectively.
2a to 2d are FE-SEM images of V 2 AlC thin films prepared in Example 1 to a thickness of 6 nm, 11 nm, 23 nm, and 35 nm, respectively; Figure 2e is a FE-SEM photograph of the V 2 AlC thin film prepared in Comparative Example 2 to a thickness of 42 nm.
3 is a HR-TEM analysis result of the V 2 AlC thin film prepared in Example 1 to a thickness of 9.5 nm.
4 is a V 2 AlC thin film prepared by Example 1 in a thickness range of 1 nm to 50 nm, a Cu thin film prepared by Comparative Example 1, and a V 2 AlC thin film prepared by Comparative Example 1 Evaluation of resistivity It is the result.
이하, 첨부된 도면을 참조하면서 본 발명의 일 구현예에 따른 반도체 배선, 반도체 소자용 전극, 및 다원소 화합물 박막의 제조방법에 관하여 상세히 설명하기로 한다. 이하는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 특허청구범위의 범주에 의해 정의될 뿐이다. Hereinafter, a method for manufacturing a semiconductor wiring, an electrode for a semiconductor device, and a multi-element compound thin film according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. The following is presented as an example, and the present invention is not limited thereby, and the present invention is only defined by the scope of the claims to be described later.
이하에서, "상부" 또는 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.Hereinafter, what is described as "upper" or "on" may include not only directly on in contact, but also on non-contacting.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.The singular expression includes the plural expression unless the context clearly dictates otherwise. Also, when a part "includes" a component, it means that other components may be further included, rather than excluding other components, unless otherwise stated.
본 명세서에서 "조합"이라는 용어는 특별히 반대되는 기재가 없는 한 혼합물, 합금, 반응 생성물 등을 포함한다. As used herein, the term “combination” includes mixtures, alloys, reaction products, and the like, unless otherwise stated.
"또는"은 달리 명시하지 않는 한 "및/또는"을 의미한다. 본 명세서 전반에 걸쳐 "일구현예", "구현예" 등은 실시예와 관련하여 기술된 특정요소가 본 명세서에 기재된 적어도 하나의 실시예에 포함되며 다른 실시예에 존재할 수도 존재하지 않을 수도 있음을 의미한다. 또한, 기재된 요소들은 다양한 실시예들에서 임의의 적절한 방식으로 결합될 수 있음을 이해해야한다. 달리 정의되지 않는 한, 본 명세서에서 사용된 기술적 및 과학적 용어는 본 출원이 속하는 기술분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 인용된 모든 특허, 특허출원 및 기타 참고문헌은 그 전체가 본원에 참고로 포함된다. 그러나, 본 명세서의 용어가 통합된 참조의 용어와 모순되거나 충돌하는 경우, 본 명세서로부터의 용어는 통합된 참조에서 상충하는 용어보다 우선한다. 특정 실시예 및 구현예가 설명되었지만, 현재 예상하지 못하거나 예상할 수 없는 대안, 수정, 변형, 개선 및 실질적인 균등물이 출원인 또는 당업자에게 발생할 수 있다. 따라서, 첨부된 특허청구범위 및 보정 대상은 그러한 모든 대안, 변형 변형, 개선 및 실질적 균등물을 포함하는 것으로 의도된다."or" means "and/or" unless otherwise specified. Throughout this specification, “one embodiment”, “implementation”, etc. indicate that a specific element described in connection with an embodiment is included in at least one embodiment described herein, and may or may not exist in another embodiment. means It should also be understood that the described elements may be combined in any suitable manner in the various embodiments. Unless defined otherwise, technical and scientific terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this application belongs. All patents, patent applications and other references cited are incorporated herein by reference in their entirety. However, to the extent a term in this specification contradicts or conflicts with a term in the incorporated reference, the term from this specification takes precedence over the conflicting term in the incorporated reference. While specific embodiments and implementations have been described, alternatives, modifications, variations, improvements, and substantial equivalents that are not currently or foreseen may occur to applicants or persons skilled in the art. Accordingly, the appended claims and the subject matter of amendment are intended to cover all such alternatives, modifications, variations, improvements and substantial equivalents.
구리(Cu)는 알루미늄(Al)에 비해 전기전도도가 약 30% 이상 높을 뿐만 아니라 반도체 소자의 수명 단축에 결정적으로 영향을 미치는 EM (electro-migration) 특성이 최대 10배까지 향상되어 배선소재로 널리 응용되고 있다. 그러나 반도체 소자의 고집적화 및 고성능화에 따라 배선의 선폭은 점점 좁아지고 고성능화에 따른 실제 칩 배선에서의 전류량은 크게 증가하고 있다. 이로 인해 금속배선에 가해지는 전류밀도는 이전보다 더욱 크게 증가하면서 배선 소재에 가해지는 전기적, 기계적 응력이 급속도로 커지게 되어 배선의 신뢰성에서 문제가 발생하고 있다. 또한 소자 사이즈가 감소함에 따라 비저항이 증가하는 현상이 최소화될 수 있는 신뢰성 있는 전극 소재 개발에 대한 요구도 있다. 이러한 신뢰성 문제를 해결하고, 배선 패턴 사이즈 또는 전극 사이즈가 감소하면서 나타나는 비저항 증가 현상을 완화시키기 위해 대체 재료에 대한 연구가 시도되고 있다.Copper (Cu) is widely used as a wiring material because its electrical conductivity is about 30% higher than that of aluminum (Al), and its EM (electro-migration) characteristics, which have a decisive effect on shortening the lifespan of semiconductor devices, are improved up to 10 times. is being applied However, with the high integration and high performance of semiconductor devices, the line width of the wiring is getting narrower, and the amount of current in the actual chip wiring according to the high performance is greatly increased. As a result, the current density applied to the metal wiring increases significantly more than before, and the electrical and mechanical stress applied to the wiring material rapidly increases, causing a problem in the reliability of the wiring. In addition, there is a demand for developing a reliable electrode material that can minimize the increase in specific resistance as the device size decreases. In order to solve such a reliability problem and to alleviate a phenomenon of increasing specific resistance that occurs as a wiring pattern size or an electrode size decreases, research on alternative materials is being attempted.
일 구현예에 따른 반도체 배선(interconnect)은 두께가 50 nm 이하일 수 있고, 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상일 수 있고, 비저항이 200 μΩ·㎝ 이하일 수 있고, 하기 화학식 1로 표시되는 다원소(multielement) 화합물을 포함한 박막을 포함할 수 있다:A semiconductor interconnect according to an embodiment may have a thickness of 50 nm or less, a ratio (A/B) of a grain size (A) to a thickness (B) of 1.2 or more, and a specific resistance of 200 μΩ It may be less than or equal to cm, and may include a thin film including a multielement compound represented by the following formula (1):
<화학식 1><Formula 1>
Mn+1AXn M n+1 AX n
상기 식에서,In the above formula,
M은 주기율표의 3족, 4족, 5족, 및 6족 원소 중에서 선택되는 1종 이상의 전이금속일 수 있고,M may be one or more transition metals selected from elements of Groups 3, 4, 5, and 6 of the periodic table,
A는 주기율표의 12족, 13족, 14족, 15족, 및 16족 원소 중에서 선택되는 1종 이상일 수 있고,A may be at least one selected from elements of Groups 12, 13, 14, 15, and 16 of the periodic table,
X는 탄소(C), 질소(N) 또는 이들의 조합일 수 있고,X may be carbon (C), nitrogen (N), or a combination thereof,
n은 1, 2 또는 3일 수 있다.n may be 1, 2 or 3.
박막의 비저항은 벌크 비저항에 비해 증가한다. Fuchs-Sondheimer& Mayadas-Shatzkes식에 따르면 박막의 비저항은 두께가 얇아질수록 표면 산란 및 그레인 바운더리(grain boundary) 산란에 의해 영향을 받는다. 이 중에서, 그레인 바운더리 산란의 경우에 그레인 사이즈가 작을수록 비저항은 커지게 된다. The resistivity of the thin film increases compared to the bulk resistivity. According to the Fuchs-Sondheimer & Mayadas-Shatzkes equation, the resistivity of a thin film is affected by surface scattering and grain boundary scattering as the thickness decreases. Among them, in the case of grain boundary scattering, the smaller the grain size, the higher the specific resistance.
일 구현예에 따른 반도체 배선은 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상의 큰 그레인 사이즈를 갖고 두께가 50 nm 이하인 박막을 포함한다. 예를 들어, 상기 그레인 사이즈(A)는 65 nm 이상일 수 있거나 66 nm 이상일 수 있거나 67 nm 이상일 수 있다. 예를 들어, 상기 두께는 0.1 nm 내지 50 nm일 수 있거나 0.5 nm 내지 50 nm일 수 있거나 1 nm 내지 50 nm일 수 있다. 상기 반도체 배선의 비저항은 200 μΩ·㎝ 이하일 수 있다.The semiconductor wiring according to an exemplary embodiment includes a thin film having a large grain size of 1.2 or more and a thickness of 50 nm or less in which a ratio (A/B) of a grain size (A) to a thickness (B) is greater than or equal to 1.2. For example, the grain size (A) may be 65 nm or more, 66 nm or more, or 67 nm or more. For example, the thickness may be between 0.1 nm and 50 nm or between 0.5 nm and 50 nm or between 1 nm and 50 nm. The specific resistance of the semiconductor wiring may be 200 μΩ·cm or less.
일 구현예에 따른 반도체 배선은 상기 화학식 1로 표시되는 다원소 화합물을 포함한다. 상기 다원소 화합물은 준 세라믹 특성의 MX와, M과는 다른 금속원소 A가 조합된 결정질이다. 상기 다원소 화합물은 녹는점이 높고 응집에너지(cohesive energy)가 높아 반도체 배선 재료로서 신뢰성이 우수하다. 상기 다원소 화합물은 A 원소 또는/및 B 원소의 산화물로 구성된 보호막이 형성되는 경우에 내산화성을 가질 수 있다. 상기 다원소 화합물은 비저항이 낮으며 열적 안정성이 높다. A semiconductor wiring according to an exemplary embodiment includes the multi-element compound represented by Formula 1 above. The multi-element compound is a crystalline substance in which MX having quasi-ceramic properties and a metal element A different from M are combined. The multi-element compound has a high melting point and high cohesive energy, and thus has excellent reliability as a semiconductor wiring material. The multi-element compound may have oxidation resistance when a protective layer formed of an oxide of element A and/or element B is formed. The multi-element compound has low specific resistance and high thermal stability.
상기 다원소 화합물은 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 또는 Mo2GaC 중에서 선택되는 1종 이상일 수 있다. 예를 들어, 상기 다원소 화합물은 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, 또는 V4AlC3 중에서 선택되는 1종 이상일 수 있다. 예를 들어, 상기 다원소 화합물은 V2AlC일 수 있다.The multi-element compound is V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , V 4 AlC 3 , Ti 2 CdC, Ti 2 AlC, Ti 2 GaC , Ti 2 InC, Ti 2 TIC, Ti 2 AlN, Ti 2 GaN, Ti 2 InN, Ti 2 GeC, Ti 2 SnC, Ti 2 PbC, Ti 2 SC, Ti 3 AlC 2 , Ti 3 SiC 2 , Ti 3 GeC 2 , Ti 3 SnC 2 , Ti 4 AlN 3 , Ti 4 GaC 3 , Ti 4 SiC 3 , Ti 4 GeC 3 , Cr 2 GaC, Cr 2 GaN, Cr 2 AlC, Cr 2 GeC, Zr 2 InC, Zr 2 TlC , Zr 2 InN, Zr 2 TlN, Zr 2 SnC, Zr 2 PbC, Zr 2 SC, Nb 2 AlC, Nb 2 GaC, Nb 2 InC, Nb 2 SnC, Nb 2 PC, Nb 2 AsC, Nb 2 SC, Nb 4 AlC 3 , Ta 2 AlC, Ta 2 GaC, Ta 3 AlC 2 , Ta 4 AlC 3 , Hf 2 InC, Hf 2 TlC, Hf 2 SnC, Hf 2 PbC, Hf 2 SnN, Hf 2 SC, Sc 2 InC, Or Mo 2 It may be at least one selected from GaC. For example, the multi-element compound may be at least one selected from V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , or V 4 AlC 3 . have. For example, the multi-element compound may be V 2 AlC.
상기 박막은 에피택셜 성장된 증착막일 수 있다. 상기 박막은 기판 상에 추가적인 버퍼층 없이 c축 방향으로 에피택셜 성장된 증착막일 수 있다.The thin film may be an epitaxially grown deposited film. The thin film may be a deposited film epitaxially grown in the c-axis direction without an additional buffer layer on the substrate.
상기 박막은 수평(in-plane)방향으로 정렬된 층상형태일 수 있다. 상기 박막은 높은 전기전도도를 가질 수 있다. The thin film may be in a layered form aligned in an in-plane direction. The thin film may have high electrical conductivity.
상기 박막의 일 면에 시드층(seed layer) 또는 라이너층(liner layer)을 더 포함할 수 있다. 상기 시드층 또는 라이너층은 상기 박막과 기판 또는 선택적으로 배리어층 간에 접착력이 향상될 수 있다. 예를 들어, 상기 시드층 또는 라이너층은 TiC, TiN, TaC, TaN, VC, VN, 또는 이들의 조합을 포함할 수 있다.A seed layer or a liner layer may be further included on one surface of the thin film. The seed layer or the liner layer may have improved adhesion between the thin film and the substrate or, optionally, the barrier layer. For example, the seed layer or the liner layer may include TiC, TiN, TaC, TaN, VC, VN, or a combination thereof.
상기 반도체 배선은 반도체 소자 내부에서 일 요소와 다른 일 요소 간에 전기적으로 연결하는 와이어에 사용될 수 있다. 상기 반도체 배선은 각 층들 간의 전기적 연결을 위해 수직적으로 배치된 비아(via) 내부에 사용될 수 있다. 상기 반도체 배선은 두께가 50 nm 이하, 예를 들어 40 nm 이하, 30 nm 이하, 20 nm 이하, 또는 10 nm 이하의 얇은 박막 형태일 수 있다.The semiconductor wiring may be used for a wire electrically connecting one element to another element within a semiconductor device. The semiconductor wiring may be used inside a via (via) disposed vertically for electrical connection between respective layers. The semiconductor wiring may be in the form of a thin film having a thickness of 50 nm or less, for example, 40 nm or less, 30 nm or less, 20 nm or less, or 10 nm or less.
다른 일 구현예에 따른 반도체 소자용 전극은 두께가 50 nm 이하일 수 있고, 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상일 수 있고, 비저항이 200 μΩ·㎝ 이하일 수 있고, 하기 화학식 1로 표시되는 다원소(multielement) 화합물을 포함한 박막을 포함할 수 있다:The electrode for a semiconductor device according to another embodiment may have a thickness of 50 nm or less, a ratio (A/B) of a grain size (A) to a thickness (B) of 1.2 or more, and a specific resistance of 200 μΩ It may be less than or equal to cm, and may include a thin film including a multielement compound represented by the following formula (1):
<화학식 1><Formula 1>
Mn+1AXn M n+1 AX n
상기 식에서,In the above formula,
M은 주기율표의 3족, 4족, 5족, 및 6족 원소 중에서 선택되는 1종 이상의 전이금속일 수 있고,M may be one or more transition metals selected from elements of Groups 3, 4, 5, and 6 of the periodic table,
A는 주기율표의 12족, 13족, 14족, 15족, 및 16족 원소 중에서 선택되는 1종 이상일 수 있고,A may be at least one selected from elements of Groups 12, 13, 14, 15, and 16 of the periodic table,
X는 탄소(C), 질소(N) 또는 이들의 조합일 수 있고,X may be carbon (C), nitrogen (N), or a combination thereof,
n은 1, 2 또는 3일 수 있다.n may be 1, 2 or 3.
상기 반도체 소자용 전극은 작은 사이즈의 반도체 소자에도 사용될 수 있다. 상기 반도체 소자용 전극은 비저항이 증가하는 현상이 최소화될 수 있으며 전기적 신뢰성이 우수하다. The electrode for a semiconductor device may be used for a small-sized semiconductor device. The electrode for a semiconductor device may minimize an increase in specific resistance and has excellent electrical reliability.
일 구현예에 따른 반도체 소자용 전극은 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상의 큰 그레인 사이즈를 갖고 두께가 50 nm 이하인 박막을 포함한다. 예를 들어, 상기 그레인 사이즈(A)는 65 nm 이상일 수 있거나 66 nm 이상일 수 있거나 67 nm 이상일 수 있다. 예를 들어, 상기 두께는 0.1 nm 내지 50 nm일 수 있거나 0.5 nm 내지 50 nm일 수 있거나 1 nm 내지 50 nm일 수 있다. 상기 반도체 전극의 비저항은 200 μΩ·㎝ 이하일 수 있다.An electrode for a semiconductor device according to an exemplary embodiment includes a thin film having a large grain size of 1.2 or more and a thickness of 50 nm or less in which a ratio (A/B) of a grain size (A) to a thickness (B) is greater than or equal to 1.2. For example, the grain size (A) may be 65 nm or more, 66 nm or more, or 67 nm or more. For example, the thickness may be between 0.1 nm and 50 nm or between 0.5 nm and 50 nm or between 1 nm and 50 nm. The specific resistance of the semiconductor electrode may be 200 μΩ·cm or less.
일 구현예에 따른 반도체 전극은 상기 화학식 1로 표시되는 다원소 화합물을 포함한다. 상기 다원소 화합물은 준 세라믹 특성의 MX와, M과는 다른 금속원소 A가 조합된 결정질이다. 상기 다원소 화합물은 녹는점이 높고 응집에너지(cohesive energy)가 높아 반도체 전극 재료로서도 신뢰성이 우수하다. 상기 다원소 화합물은 A 원소 또는/및 B 원소의 산화물로 구성된 보호막이 형성되는 경우에 내산화성을 가질 수 있다. 상기 다원소 화합물은 비저항이 낮으며 열적 안정성이 높다. A semiconductor electrode according to an exemplary embodiment includes the multi-element compound represented by Formula 1 above. The multi-element compound is a crystalline substance in which MX having quasi-ceramic properties and a metal element A different from M are combined. The multi-element compound has a high melting point and high cohesive energy, and thus has excellent reliability as a semiconductor electrode material. The multi-element compound may have oxidation resistance when a protective layer formed of an oxide of element A and/or element B is formed. The multi-element compound has low specific resistance and high thermal stability.
상기 다원소 화합물은 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 또는 Mo2GaC 중에서 선택되는 1종 이상일 수 있다. 예를 들어, 상기 다원소 화합물은 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, 또는 V4AlC3 중에서 선택되는 1종 이상일 수 있다. 예를 들어, 상기 다원소 화합물은 V2AlC일 수 있다.The multi-element compound is V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , V 4 AlC 3 , Ti 2 CdC, Ti 2 AlC, Ti 2 GaC , Ti 2 InC, Ti 2 TIC, Ti 2 AlN, Ti 2 GaN, Ti 2 InN, Ti 2 GeC, Ti 2 SnC, Ti 2 PbC, Ti 2 SC, Ti 3 AlC 2 , Ti 3 SiC 2 , Ti 3 GeC 2 , Ti 3 SnC 2 , Ti 4 AlN 3 , Ti 4 GaC 3 , Ti 4 SiC 3 , Ti 4 GeC 3 , Cr 2 GaC, Cr 2 GaN, Cr 2 AlC, Cr 2 GeC, Zr 2 InC, Zr 2 TlC , Zr 2 InN, Zr 2 TlN, Zr 2 SnC, Zr 2 PbC, Zr 2 SC, Nb 2 AlC, Nb 2 GaC, Nb 2 InC, Nb 2 SnC, Nb 2 PC, Nb 2 AsC, Nb 2 SC, Nb 4 AlC 3 , Ta 2 AlC, Ta 2 GaC, Ta 3 AlC 2 , Ta 4 AlC 3 , Hf 2 InC, Hf 2 TlC, Hf 2 SnC, Hf 2 PbC, Hf 2 SnN, Hf 2 SC, Sc 2 InC, Or Mo 2 It may be at least one selected from GaC. For example, the multi-element compound may be at least one selected from V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , or V 4 AlC 3 . have. For example, the multi-element compound may be V 2 AlC.
상기 박막은 에피택셜 성장된 증착막일 수 있다. 상기 박막은 기판 상에 추가적인 버퍼층 없이 c축 방향으로 에피택셜 성장된 증착막일 수 있다.The thin film may be an epitaxially grown deposited film. The thin film may be a deposited film epitaxially grown in the c-axis direction without an additional buffer layer on the substrate.
상기 박막은 수평(in-plane)방향으로 정렬된 층상형태일 수 있다. 상기 박막은 높은 전기전도도를 가질 수 있다. The thin film may be in a layered form aligned in an in-plane direction. The thin film may have high electrical conductivity.
상기 전극은 커패시터 전극 또는 트랜지스터 전극을 포함할 수 있다.The electrode may include a capacitor electrode or a transistor electrode.
다른 일 구현예에 따른 다원소 화합물 박막의 제조방법은 기판을 준비하는 단계; 및 상기 기판의 일 면에 증착으로 에피택셜 성장시킨 하기 화학식 1로 표시되는 다원소 화합물 박막을 형성하는 단계;를 포함하고, 상기 다원소 화합물 박막이 두께가 50 nm 이하이고, 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상이고, 비저항이 200 μΩ·㎝ 이하일 수 있다: A method of manufacturing a multi-element compound thin film according to another embodiment includes preparing a substrate; and forming a multi-element compound thin film represented by the following Chemical Formula 1 epitaxially grown by vapor deposition on one surface of the substrate, wherein the multi-element compound thin film has a thickness of 50 nm or less, and The ratio (A/B) of the grain size (A) to the grain size (A) may be 1.2 or more, and the specific resistance may be 200 μΩ·cm or less:
<화학식 1><Formula 1>
Mn+1AXn M n+1 AX n
상기 식에서,In the above formula,
M은 주기율표의 3족, 4족, 5족, 및 6족 원소 중에서 선택되는 1종 이상의 전이금속일 수 있고,M may be one or more transition metals selected from elements of Groups 3, 4, 5, and 6 of the periodic table,
A는 주기율표의 12족, 13족, 14족, 15족, 및 16족 원소 중에서 선택되는 1종 이상일 수 있고,A may be at least one selected from elements of Groups 12, 13, 14, 15, and 16 of the periodic table,
X는 탄소(C), 질소(N) 또는 이들의 조합일 수 있고,X may be carbon (C), nitrogen (N), or a combination thereof,
n은 1, 2 또는 3일 수 있다.n may be 1, 2 or 3.
상기 증착은 DC 스퍼터링, RF 스퍼터링, 또는 이들 조합을 포함할 수 있다. 상기 증착은 650 ℃ 내지 800 ℃에서 수행될 수 있다. 기판의 일 면에 상기와 같은 스퍼터링에 의한 증착으로 에피택셜 성장시켜 균일하고 연속적인 박막이 형성될 수 있다. 상기 형성된 박막은 육각형과 같은 다각형 이방성 그레인을 가질 수 있다. 상기 다각형 이방성 그레인은 높은 표면에너지를 가지고 있어 수평방향(in-plane direction)으로 큰 사이즈의 그레인 성장을 초래할 수 있다. 이와 함께, 그레인 바운더리에서 피닝 효과(pinning effect)로 그레인 성장을 저해하는 큐빅 상, 예를 들어 큐빅 카바이드 상을 최소로 할 수 있다. 따라서 상기 증착으로 결정화도를 조절하여 그레인 사이즈가 큰 초래하는 상이 분해되지 않고 낮은 비저항을 갖는 박막을 제조할 수 있다.The deposition may include DC sputtering, RF sputtering, or a combination thereof. The deposition may be performed at 650 °C to 800 °C. A uniform and continuous thin film may be formed on one surface of the substrate by epitaxial growth by deposition by sputtering as described above. The formed thin film may have polygonal anisotropic grains such as hexagons. The polygonal anisotropic grains have a high surface energy, and thus may cause grain growth of a large size in an in-plane direction. Together with this, it is possible to minimize a cubic phase, for example, a cubic carbide phase, which inhibits grain growth due to a pinning effect at the grain boundary. Therefore, by controlling the degree of crystallinity through the deposition, a thin film having a low resistivity can be manufactured without decomposition of a phase resulting in a large grain size.
예를 들어, 상기 그레인 사이즈(A)는 65 nm 이상일 수 있거나 66 nm 이상일 수 있거나 67 nm 이상일 수 있다. 예를 들어, 상기 두께는 0.1 nm 내지 50 nm일 수 있거나 0.5 nm 내지 50 nm일 수 있거나 1 nm 내지 50 nm일 수 있다.For example, the grain size (A) may be 65 nm or more, 66 nm or more, or 67 nm or more. For example, the thickness may be between 0.1 nm and 50 nm or between 0.5 nm and 50 nm or between 1 nm and 50 nm.
상기 다원소 화합물은 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 또는 Mo2GaC 중에서 선택되는 1종 이상일 수 있다. 예를 들어, 상기 다원소 화합물은 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, 또는 V4AlC3 중에서 선택되는 1종 이상일 수 있다. 예를 들어, 상기 다원소 화합물은 V2AlC일 수 있다. 상기 다원소 화합물은 낮은 비저항과 높은 열적 안정성을 가지기에 반도체 배선 또는 반도체 소자용 전극에 사용될 수 있다. The multi-element compound is V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , V 4 AlC 3 , Ti 2 CdC, Ti 2 AlC, Ti 2 GaC , Ti 2 InC, Ti 2 TIC, Ti 2 AlN, Ti 2 GaN, Ti 2 InN, Ti 2 GeC, Ti 2 SnC, Ti 2 PbC, Ti 2 SC, Ti 3 AlC 2 , Ti 3 SiC 2 , Ti 3 GeC 2 , Ti 3 SnC 2 , Ti 4 AlN 3 , Ti 4 GaC 3 , Ti 4 SiC 3 , Ti 4 GeC 3 , Cr 2 GaC, Cr 2 GaN, Cr 2 AlC, Cr 2 GeC, Zr 2 InC, Zr 2 TlC , Zr 2 InN, Zr 2 TlN, Zr 2 SnC, Zr 2 PbC, Zr 2 SC, Nb 2 AlC, Nb 2 GaC, Nb 2 InC, Nb 2 SnC, Nb 2 PC, Nb 2 AsC, Nb 2 SC, Nb 4 AlC 3 , Ta 2 AlC, Ta 2 GaC, Ta 3 AlC 2 , Ta 4 AlC 3 , Hf 2 InC, Hf 2 TlC, Hf 2 SnC, Hf 2 PbC, Hf 2 SnN, Hf 2 SC, Sc 2 InC, Or Mo 2 It may be at least one selected from GaC. For example, the multi-element compound may be at least one selected from V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , or V 4 AlC 3 . have. For example, the multi-element compound may be V 2 AlC. Since the multi-element compound has low specific resistance and high thermal stability, it can be used in semiconductor wiring or electrodes for semiconductor devices.
상기 다원소 화합물 박막은 수평 방향으로 정렬된 층상형태일 수 있다. The multi-element compound thin film may have a layered form aligned in a horizontal direction.
상기 다원소 화합물 박막을 형성하는 단계 이후 상기 다원소 화합물 박막 상에 배리어층을 형성하는 단계를 더 포함할 수 있다. 상기 배리어층은 예를 들어, 도핑되지 않은 Si 필름일 수 있다. 상기 배리어층은 3 nm 이하일 수 있다. The method may further include forming a barrier layer on the multi-element compound thin film after forming the multi-element compound thin film. The barrier layer may be, for example, an undoped Si film. The barrier layer may be 3 nm or less.
이하 본 발명의 실시예 및 비교예를 기재한다. 그러나 하기 실시예는 본 발명의 일 실시예일뿐 본 발명이 하기 실시예에 한정되는 것은 아니다.Hereinafter, Examples and Comparative Examples of the present invention will be described. However, the following examples are only examples of the present invention, and the present invention is not limited thereto.
[실시예] [Example]
실시예 1: VExample 1: V 22 AlC 박막의 제조Preparation of AlC thin film
기판으로 Al2O3 단결정을 준비하였다. DC 스퍼터링 타겟(직경: 2 inch)으로 V-Al-C가 2:1:1인 화학양론적 원자비를 갖는 분말 야금 복합체를 합성하였다. 합성된 분말 야금 복합체를 이용하여 800 ℃ 온도에서 DC 스퍼터링으로 상기 기판의 일 면에 에피택셜 성장시켜 V2AlC 박막을 형성하였다. DC 스퍼터링은 기본압력(base pressure)을 3 x 10-7 torr 미만으로 유지하였고 Ar 가스(99.9999%)를 도입하여 5 mTorr 고정압력(fixed pressure) 하에 수행하였다. DC 스퍼터링에 적용되는 전력은 150 W이었다. 상기 V2AlC 박막 상에 RF 스퍼터링으로 도핑되지 않은 Si 박막(약 3 nm) 배리어층을 형성하였다. Al 2 O 3 as substrate A single crystal was prepared. A powder metallurgical composite having a stoichiometric atomic ratio of V-Al-C of 2:1:1 was synthesized with a DC sputtering target (diameter: 2 inch). A V 2 AlC thin film was formed by epitaxially growing on one surface of the substrate by DC sputtering at 800 ° C. using the synthesized powder metallurgy composite. DC sputtering was performed under 5 mTorr fixed pressure by introducing Ar gas (99.9999%) while maintaining a base pressure below 3 x 10 -7 torr. The power applied for DC sputtering was 150 W. An undoped Si thin film (about 3 nm) barrier layer was formed on the V 2 AlC thin film by RF sputtering.
비교예 1: Cu 박막의 제조Comparative Example 1: Preparation of Cu thin film
기판으로 유리 기판을 준비하였다. 10-3 Pa 압력 및 약 0.2 nm/s 성장 속도로 진공 챔버에서 열증착을 수행하여 상기 유리 기판 상에 Cu 박막을 형성하였다. A glass substrate was prepared as a substrate. Thermal deposition was performed in a vacuum chamber at a pressure of 10 -3 Pa and a growth rate of about 0.2 nm/s to form a Cu thin film on the glass substrate.
비교예 2: VComparative Example 2: V 22 AlC 박막의 제조 Preparation of AlC thin film
기판으로 Al2O3 단결정을 준비하였다. DC 스퍼터링 타겟(직경: 2 inch)으로 V-Al-C가 2:1:1인 화학양론적 원자비를 갖는 분말 야금 복합체를 합성하였다. 합성된 분말 야금 복합체를 이용하여 640 ℃ 온도에서 DC 스퍼터링으로 상기 기판의 일 면에 에피택셜 성장시켜 V2AlC 박막을 형성하였다. DC 스퍼터링은 기본압력(base pressure)을 3 x 10-7 torr 미만으로 유지하였고 Ar 가스(99.9999%)를 도입하여 5 mTorr 고정압력(fixed pressure) 하에 수행하였다. DC 스퍼터링에 적용되는 전력은 150 W이었다. 상기 V2AlC 박막 상에 RF 스퍼터링으로 도핑되지 않은 Si 박막(약 3 nm) 배리어층을 형성하였다. Al 2 O 3 as substrate A single crystal was prepared. A powder metallurgical composite having a stoichiometric atomic ratio of V-Al-C of 2:1:1 was synthesized with a DC sputtering target (diameter: 2 inch). A V 2 AlC thin film was formed by epitaxial growth on one surface of the substrate by DC sputtering at a temperature of 640 ° C. using the synthesized powder metallurgy composite. DC sputtering was performed under 5 mTorr fixed pressure by introducing Ar gas (99.9999%) while maintaining a base pressure below 3 x 10 -7 torr. The power applied for DC sputtering was 150 W. An undoped Si thin film (about 3 nm) barrier layer was formed on the V 2 AlC thin film by RF sputtering.
분석예 1: XRD 분석Analysis Example 1: XRD analysis
실시예 1에 의해 6 nm, 11 nm, 23 nm, 35 nm 두께로 각각 제조된 V2AlC 박막에 대하여 XRD(X-ray diffraction) 분석을 수행하였다. 그 결과를 도 1에 나타내었다. XRD(X-ray diffraction) 분석은 X'PERT-PRO MRD 기기(Malvern Panalytical 제조) 및 Cu-Kβ 선을 사용하여 측정하였다. XRD (X-ray diffraction) analysis was performed on the V 2 AlC thin films prepared in Example 1 to a thickness of 6 nm, 11 nm, 23 nm, and 35 nm, respectively. The results are shown in FIG. 1 . XRD (X-ray diffraction) analysis was measured using an X'PERT-PRO MRD instrument (manufactured by Malvern Panalytical) and Cu-K β -rays.
도 1에서 보이는 바와 같이, 상기 실시예 1에 의해 제조된 V2AlC 박막은 V2AlC(0002), V2AlC(0004), V2AlC(0006)면으로부터 유래한 2Θ = 13.6 °, 27.3 °, 41.3 °에서의 피크를 나타내었다. 또한 Al2O3 기판으로부터 유래한 2Θ = 약 38 °에서의 피크를 나타내었다. 이로부터 상기 실시예 1에 의해 제조된 V2AlC 박막은 Al2O3 기판의 일 면에 에피택셜 성장된 구조임을 확인할 수 있다. As shown in FIG. 1 , the V 2 AlC thin film prepared in Example 1 was 2Θ = 13.6 °, 27.3 derived from the V 2 AlC (0002), V 2 AlC (0004), and V 2 AlC (0006) planes. °, showed a peak at 41.3 °. Also Al 2 O 3 A peak at 2Θ = about 38° derived from the substrate was shown. From this, the V 2 AlC thin film prepared in Example 1 is Al 2 O 3 It can be confirmed that the structure is epitaxially grown on one surface of the substrate.
분석예 2: FE-SEM 사진Analysis Example 2: FE-SEM picture
실시예 1에 의해 6 nm, 11 nm, 23 nm, 35 nm, 42 nm 두께로 각각 제조된 V2AlC 박막 및 비교예 2에 의해 42 nm 두께로 제조된 V2AlC 박막에 대하여 FE-SEM(FEI; NOVA NanoSEM 450) 사진을 찍었다. 그 결과를 도 2a ~ 도 2d 및 도 2e에 각각 나타내었다. FE - SEM ( FEI; NOVA NanoSEM 450) was taken. The results are shown in FIGS. 2A to 2D and 2E, respectively.
도 2a ~ 도 2d에서 보이는 바와 같이, 상기 실시예 1에 의해 제조된 V2AlC 박막은 대체로 균일하고 연속적인 박막 형태를 보여주고 있다. 사이즈가 큰 그레인은 육각형 디스크 형상으로 관찰되었고 큐빅 형상을 갖는 그레인은 관찰되지 않았다. 상기 실시예 1에 의해 6 nm, 11 nm, 23 nm, 35 nm 두께로 각각 제조된 V2AlC 박막에서 그레인 사이즈는 각각 67 nm, 83 nm, 109 nm, 141 nm 로 관찰되었다. 도 2e에서 보이는 바와 같이, 상기 비교예 2에 의해 42 nm 두께로 제조된 V2AlC 박막에서 50 nm 크기의 사이즈가 작은 그레인이 관찰되었다. As shown in Figs. 2a to 2d, the V 2 AlC thin film prepared in Example 1 shows a generally uniform and continuous thin film shape. Large grains were observed in the shape of a hexagonal disk, and grains having a cubic shape were not observed. In the V 2 AlC thin film prepared in Example 1 to a thickness of 6 nm, 11 nm, 23 nm, and 35 nm, respectively, grain sizes were observed to be 67 nm, 83 nm, 109 nm, and 141 nm, respectively. As shown in FIG. 2e , small grains with a size of 50 nm were observed in the V 2 AlC thin film prepared to have a thickness of 42 nm by Comparative Example 2.
분석예 3: HR-TEM 분석Analysis Example 3: HR-TEM analysis
실시예 1에 의해 9.5 nm 두께로 제조된 V2AlC 박막에 대하여 HR-TEM(JEOL, JEM-2100F)분석을 수행하였다. 그 결과를 도 3에 나타내었다. HR-TEM (JEOL, JEM-2100F) analysis was performed on the V 2 AlC thin film prepared in Example 1 to a thickness of 9.5 nm. The results are shown in FIG. 3 .
도 3에서 보이는 바와 같이, 상기 실시예 1에 의해 제조된 V2AlC 박막은 결정축이 인 Al2O3 기판 상에서 성장한 9.5 nm 두께의 V2AlC 박막이 관찰되었다. 상기 V2AlC 박막 상에 약 3 nm 두께의 Si 캡핑층이 추가로 관찰되었다. 상기 실시예 1에 의해 제조된 V2AlC 박막은 Al2O3 기판 상에서 V2AlC 박막이 에피택셜 성장되었음을 확인할 수 있다. 3, the V 2 AlC thin film prepared in Example 1 has a crystal axis A 9.5 nm thick V 2 AlC thin film grown on a phosphorus Al 2 O 3 substrate was observed. A Si capping layer with a thickness of about 3 nm was additionally observed on the V 2 AlC thin film. The V 2 AlC thin film prepared in Example 1 was Al 2 O 3 It can be seen that the V 2 AlC thin film is epitaxially grown on the substrate.
평가예 1: 비저항 평가Evaluation Example 1: Specific resistance evaluation
1 nm ~ 50 nm의 두께 범위로 실시예 1에 의해 제조된 V2AlC 박막, 비교예 1에 의해 제조된 Cu 박막, 및 비교예 2에 의해 제조된 V2AlC 박막에 대한 비저항을 평가하였다. 그 결과를 도 4에 나타내었다. 두께에 따른 비저항 평가는 4 포인트 프로브 시스템(four-point probe system, Advanced Instrument Technology, CMT-SR2000N)으로 측정하였다. The specific resistance of the V 2 AlC thin film prepared by Example 1, the Cu thin film prepared by Comparative Example 1, and the V 2 AlC thin film prepared by Comparative Example 2 in a thickness range of 1 nm to 50 nm was evaluated. The results are shown in FIG. 4 . The resistivity evaluation according to the thickness was measured with a four-point probe system (Advanced Instrument Technology, CMT-SR2000N).
도 4에서 보이는 바와 같이, 두께가 50 nm에서 1 nm로 감소함에 따라, 상기 실시예 1에 의해 제조된 V2AlC 박막은 비저항이 무시해도 될 정도로만 증가하였다. 실시예 1에 의해 제조된 두께가 6 nm인 V2AlC 박막의 비저항은 두께가 50 nm인 V2AlC 박막의 비저항과 거의 동일한 49 μΩ·㎝으로 낮았다. 이와 비교하여, 상기 비교예 1에 의해 제조된 Cu 박막은 두께가 50 nm에서 1 nm로 감소함에 따라 약 18 배까지 비저항이 크게 증가하였다. 비교예 2에 의해 제조된 V2AlC 박막은 두께가 40 nm에서 5 nm로 감소함에 비례하여 비저항이 증가하였다. As shown in FIG. 4 , as the thickness decreased from 50 nm to 1 nm, the V 2 AlC thin film prepared in Example 1 increased only negligibly in resistivity. The resistivity of the V 2 AlC thin film having a thickness of 6 nm prepared in Example 1 was as low as 49 μΩ·cm, almost identical to the resistivity of the V 2 AlC thin film having a thickness of 50 nm. In comparison, the Cu thin film prepared by Comparative Example 1 had a significant increase in specific resistance by about 18 times as the thickness decreased from 50 nm to 1 nm. In the V 2 AlC thin film prepared by Comparative Example 2, the specific resistance increased in proportion to the decrease in thickness from 40 nm to 5 nm.
또한 25 nm의 두께로 실시예 1에 의해 제조된 V2AlC 박막 및 비교예 2에 의해 제조된 V2AlC 박막에 대한 비저항을 평가하였다. 그 결과를 표 1에 나타내었다. In addition, the resistivity of the V 2 AlC thin film prepared in Example 1 and the V 2 AlC thin film prepared in Comparative Example 2 to a thickness of 25 nm was evaluated. The results are shown in Table 1.
표 1을 참조하면, 동일한 25 nm의 두께로 실시예 1에 의해 제조된 V2AlC 박막은 비교예 2에 의해 제조된 V2AlC 박막과 비교하여 그레인 사이즈가 5.2 배 컸고 비저항은 2.6 배정도 낮았다. 상기 실시예 1에 의해 제조된 V2AlC 박막은 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 4.7배이고, 상기 비교예 2에 의해 제조된 V2AlC 박막과 비교하여 컸다.Referring to Table 1, the
지금까지, 본 발명의 이해를 돕기 위하여 예시적인 구현예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.Heretofore, in order to facilitate the understanding of the present invention, exemplary embodiments have been described and shown in the accompanying drawings. However, it should be understood that these examples are merely illustrative of the present invention and not limiting thereof. And it is to be understood that the present invention is not limited to the description shown and described. This is because various other modifications may occur to those skilled in the art.
Claims (23)
두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상이고,
비저항이 200 μΩ·㎝ 이하이고,
하기 화학식 1로 표시되는 다원소(multielement) 화합물을 포함한 박막을 포함하는, 반도체 배선(interconnect):
<화학식 1>
Mn+1AXn
상기 식에서,
M은 주기율표의 3족, 4족, 5족, 및 6족 원소 중에서 선택되는 1종 이상의 전이금속이고,
A는 주기율표의 12족, 13족, 14족, 15족, 및 16족 원소 중에서 선택되는 1종 이상이고,
X는 탄소(C), 질소(N) 또는 이들의 조합이고,
n은 1, 2 또는 3이다.a thickness of 50 nm or less,
The ratio (A/B) of the grain size (A) to the thickness (B) is 1.2 or more,
The specific resistance is 200 μΩ·cm or less,
A semiconductor interconnect comprising a thin film including a multielement compound represented by the following formula (1):
<Formula 1>
M n+1 AX n
In the above formula,
M is at least one transition metal selected from elements of Groups 3, 4, 5, and 6 of the periodic table,
A is at least one selected from the group 12, 13, 14, 15, and 16 elements of the periodic table,
X is carbon (C), nitrogen (N) or a combination thereof,
n is 1, 2 or 3.
상기 그레인 사이즈(A)가 65 nm 이상인, 반도체 배선.According to claim 1,
The semiconductor wiring, wherein the grain size (A) is 65 nm or more.
상기 두께가 0.1 nm 내지 50 nm인, 반도체 배선.According to claim 1,
wherein the thickness is 0.1 nm to 50 nm.
상기 다원소 화합물이 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 또는 Mo2GaC 중에서 선택되는 1종 이상인, 반도체 배선.According to claim 1,
The multi-element compound is V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , V 4 AlC 3 , Ti 2 CdC, Ti 2 AlC, Ti 2 GaC , Ti 2 InC, Ti 2 TIC, Ti 2 AlN, Ti 2 GaN, Ti 2 InN, Ti 2 GeC, Ti 2 SnC, Ti 2 PbC, Ti 2 SC, Ti 3 AlC 2 , Ti 3 SiC 2 , Ti 3 GeC 2 , Ti 3 SnC 2 , Ti 4 AlN 3 , Ti 4 GaC 3 , Ti 4 SiC 3 , Ti 4 GeC 3 , Cr 2 GaC, Cr 2 GaN, Cr 2 AlC, Cr 2 GeC, Zr 2 InC, Zr 2 TlC , Zr 2 InN, Zr 2 TlN, Zr 2 SnC, Zr 2 PbC, Zr 2 SC, Nb 2 AlC, Nb 2 GaC, Nb 2 InC, Nb 2 SnC, Nb 2 PC, Nb 2 AsC, Nb 2 SC, Nb 4 AlC 3 , Ta 2 AlC, Ta 2 GaC, Ta 3 AlC 2 , Ta 4 AlC 3 , Hf 2 InC, Hf 2 TlC, Hf 2 SnC, Hf 2 PbC, Hf 2 SnN, Hf 2 SC, Sc 2 InC, Or at least one selected from Mo 2 GaC, semiconductor wiring.
상기 박막이 에피택셜 성장된 증착막인, 반도체 배선.According to claim 1,
The semiconductor wiring according to claim 1, wherein the thin film is an epitaxially grown deposited film.
상기 박막이 수평(in-plane)방향으로 정렬된 층상형태인, 반도체 배선.According to claim 1,
The thin film is in a layered form aligned in an in-plane direction, a semiconductor wiring.
상기 박막의 일 면에 시드층(seed layer) 또는 라이너층(liner layer)을 더 포함하는, 반도체 배선.According to claim 1,
The semiconductor wiring further comprising a seed layer or a liner layer on one surface of the thin film.
상기 시드층 또는 라이너층이 TiC, TiN, TaC, TaN, VC, VN, 또는 이들의 조합을 포함하는, 반도체 배선.8. The method of claim 7,
wherein the seed layer or liner layer comprises TiC, TiN, TaC, TaN, VC, VN, or a combination thereof.
두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상이고,
비저항이 200 μΩ·㎝ 이하이고,
하기 화학식 1로 표시되는 다원소 화합물을 포함한 박막을 포함하는, 반도체 소자용 전극:
<화학식 1>
Mn+1AXn
상기 식에서,
M은 주기율표의 3족, 4족, 5족, 및 6족 원소 중에서 선택되는 1종 이상의 전이금속이고,
A는 주기율표의 12족, 13족, 14족, 15족, 및 16족 원소 중에서 선택되는 1종 이상이고,
X는 탄소(C), 질소(N) 또는 이들의 조합이고,
n은 1, 2 또는 3이다.a thickness of 50 nm or less,
The ratio (A/B) of the grain size (A) to the thickness (B) is 1.2 or more,
The specific resistance is 200 μΩ·cm or less,
An electrode for a semiconductor device comprising a thin film including a multi-element compound represented by the following formula (1):
<Formula 1>
M n+1 AX n
In the above formula,
M is at least one transition metal selected from elements of Groups 3, 4, 5, and 6 of the periodic table,
A is at least one selected from the group 12, 13, 14, 15, and 16 elements of the periodic table,
X is carbon (C), nitrogen (N) or a combination thereof,
n is 1, 2 or 3.
상기 그레인 사이즈(A)가 65 nm 이상인, 반도체 소자용 전극.10. The method of claim 9,
The said grain size (A) is 65 nm or more, The electrode for semiconductor elements.
상기 두께가 0.1 nm 내지 50 nm인, 반도체 소자용 전극.10. The method of claim 9,
The thickness is 0.1 nm to 50 nm, the electrode for a semiconductor device.
상기 박막이 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 또는 Mo2GaC 중에서 선택되는 1종 이상인, 반도체 소자용 전극.10. The method of claim 9,
The thin film is V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , V 4 AlC 3 , Ti 2 CdC, Ti 2 AlC, Ti 2 GaC, Ti 2 InC, Ti 2 TIC, Ti 2 AlN, Ti 2 GaN, Ti 2 InN, Ti 2 GeC, Ti 2 SnC, Ti 2 PbC, Ti 2 SC, Ti 3 AlC 2 , Ti 3 SiC 2 , Ti 3 GeC 2 , Ti 3 SnC 2 , Ti 4 AlN 3 , Ti 4 GaC 3 , Ti 4 SiC 3 , Ti 4 GeC 3 , Cr 2 GaC, Cr 2 GaN, Cr 2 AlC, Cr 2 GeC, Zr 2 InC, Zr 2 TlC, Zr 2 InN, Zr 2 TlN, Zr 2 SnC, Zr 2 PbC, Zr 2 SC, Nb 2 AlC, Nb 2 GaC, Nb 2 InC, Nb 2 SnC, Nb 2 PC, Nb 2 AsC, Nb 2 SC, Nb 4 AlC 3 , Ta 2 AlC, Ta 2 GaC, Ta 3 AlC 2 , Ta 4 AlC 3 , Hf 2 InC, Hf 2 TlC, Hf 2 SnC, Hf 2 PbC, Hf 2 SnN, Hf 2 SC, Sc 2 InC, or Mo 2 The electrode for semiconductor elements which is 1 or more types selected from GaC.
상기 박막이 에피택셜 성장된 증착막인, 반도체 소자용 전극.10. The method of claim 9,
The thin film is an epitaxially grown deposition film, an electrode for a semiconductor device.
상기 박막이 수평(in-plane)방향으로 정렬된 층상형태인, 반도체 소자용 전극.10. The method of claim 9,
The thin film is in a layered form aligned in an in-plane direction, an electrode for a semiconductor device.
상기 전극이 커패시터 전극 또는 트랜지스터 전극을 포함하는, 반도체 소자용 전극.10. The method of claim 9,
The electrode for a semiconductor device comprising a capacitor electrode or a transistor electrode.
상기 기판의 일 면에 증착으로 에피택셜 성장시킨 하기 화학식 1로 표시되는 다원소 화합물 박막을 형성하는 단계;를 포함하고,
상기 다원소 화합물 박막이 두께가 50 nm 이하이고, 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1.2 이상이고, 비저항이 200 μΩ·㎝ 이하인, 다원소 화합물 박막의 제조방법:
<화학식 1>
Mn+1AXn
상기 식에서,
M은 주기율표의 3족, 4족, 5족, 및 6족 원소 중에서 선택되는 1종 이상의 전이금속이고,
A는 주기율표의 12족, 13족, 14족, 15족, 및 16족 원소 중에서 선택되는 1종 이상이고,
X는 탄소(C), 질소(N) 또는 이들의 조합이고,
n은 1, 2 또는 3이다.preparing a substrate; and
Forming a multi-element compound thin film represented by the following Chemical Formula 1 epitaxially grown by vapor deposition on one surface of the substrate;
The multi-element compound thin film has a thickness of 50 nm or less, a ratio (A/B) of a grain size (A) to a thickness (B) of 1.2 or more, and a specific resistance of 200 μΩ·cm or less, a multi-element compound Method for producing thin film:
<Formula 1>
M n+1 AX n
In the above formula,
M is at least one transition metal selected from elements of Groups 3, 4, 5, and 6 of the periodic table,
A is at least one selected from the group 12, 13, 14, 15, and 16 elements of the periodic table,
X is carbon (C), nitrogen (N) or a combination thereof,
n is 1, 2 or 3.
상기 증착이 DC 스퍼터링, RF 스퍼터링, 또는 이들 조합을 포함하는, 다원소 화합물 박막의 제조방법.17. The method of claim 16,
The method of claim 1, wherein the deposition comprises DC sputtering, RF sputtering, or a combination thereof.
상기 증착이 650 ℃ 내지 800 ℃에서 수행되는, 다원소 화합물 박막의 제조방법.17. The method of claim 16,
Wherein the deposition is performed at 650 °C to 800 °C, a method for producing a multi-element compound thin film.
상기 그레인 사이즈(A)가 65 nm 이상인, 다원소 화합물 박막의 제조방법.17. The method of claim 16,
The method for producing a multi-element compound thin film, wherein the grain size (A) is 65 nm or more.
상기 다원소 화합물 박막이 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 및 Mo2GaC 중에서 선택되는 1종 이상인, 다원소 화합물 박막의 제조방법.17. The method of claim 16,
The multi-element compound thin film is V 2 AlC, V 2 GaC, V 2 GeC, V 2 AsC, V 2 GaN, V 2 PC, V 3 AlC 2 , V 4 AlC 3 , Ti 2 CdC, Ti 2 AlC, Ti 2 GaC, Ti 2 InC, Ti 2 TIC, Ti 2 AlN, Ti 2 GaN, Ti 2 InN, Ti 2 GeC, Ti 2 SnC, Ti 2 PbC, Ti 2 SC, Ti 3 AlC 2 , Ti 3 SiC 2 , Ti 3 GeC 2 , Ti 3 SnC 2 , Ti 4 AlN 3 , Ti 4 GaC 3 , Ti 4 SiC 3 , Ti 4 GeC 3 , Cr 2 GaC, Cr 2 GaN, Cr 2 AlC, Cr 2 GeC, Zr 2 InC, Zr 2 TlC, Zr 2 InN, Zr 2 TlN, Zr 2 SnC, Zr 2 PbC, Zr 2 SC, Nb 2 AlC, Nb 2 GaC, Nb 2 InC, Nb 2 SnC, Nb 2 PC, Nb 2 AsC, Nb 2 SC, Nb 4 AlC 3 , Ta 2 AlC, Ta 2 GaC, Ta 3 AlC 2 , Ta 4 AlC 3 , Hf 2 InC, Hf 2 TlC, Hf 2 SnC, Hf 2 PbC, Hf 2 SnN, Hf 2 SC, Sc 2 InC , And Mo 2 At least one selected from GaC, a method of manufacturing a multi-element compound thin film.
상기 다원소 화합물 박막이 수평 방향으로 정렬된 층상형태인, 다원소 화합물 박막의 제조방법.17. The method of claim 16,
A method for producing a multi-element compound thin film, wherein the multi-element compound thin film is in a layered form aligned in a horizontal direction.
상기 다원소 화합물 박막이 반도체 배선 또는 반도체 소자용 전극에 사용되는, 다원소 화합물 박막의 제조방법.17. The method of claim 16,
A method for producing a multi-element compound thin film, wherein the multi-element compound thin film is used for a semiconductor wiring or an electrode for a semiconductor device.
상기 다원소 화합물 박막을 형성하는 단계 이후 상기 다원소 화합물 박막 상에 배리어층을 형성하는 단계를 더 포함하는, 다원소 화합물 박막의 제조방법.17. The method of claim 16,
The method of claim 1, further comprising: forming a barrier layer on the multi-element compound thin film after forming the multi-element compound thin film.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/384,023 US11728270B2 (en) | 2020-07-27 | 2021-07-23 | Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film |
US18/342,145 US12014985B2 (en) | 2020-07-27 | 2023-06-27 | Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20200093380 | 2020-07-27 | ||
KR1020200093380 | 2020-07-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220013887A true KR20220013887A (en) | 2022-02-04 |
Family
ID=80268264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210034244A KR20220013887A (en) | 2020-07-27 | 2021-03-16 | Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220013887A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117867644A (en) * | 2024-03-13 | 2024-04-12 | 中国科学院宁波材料技术与工程研究所 | Preparation method of monocrystal vanadium-aluminum-carbon material |
-
2021
- 2021-03-16 KR KR1020210034244A patent/KR20220013887A/en active Search and Examination
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117867644A (en) * | 2024-03-13 | 2024-04-12 | 中国科学院宁波材料技术与工程研究所 | Preparation method of monocrystal vanadium-aluminum-carbon material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090186230A1 (en) | Refractory metal-doped sputtering targets, thin films prepared therewith and electronic device elements containing such films | |
KR102444656B1 (en) | Hexagonal boron nitride thin film and its manufacturing method | |
US7402206B2 (en) | Method of synthesizing a compound of the formula Mn+1AXn, film of the compound and its use | |
US20180347031A1 (en) | Tungsten Sintered Compact Sputtering Target and Tungsten Film Formed Using Same Target | |
TW201500323A (en) | Mgo-tio sintered compact target and method for producing same | |
KR100660731B1 (en) | Nickel alloy sputtering target | |
KR20220013887A (en) | Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film | |
TW574377B (en) | Sintered tungsten target for sputtering and method for preparation thereof | |
US6562207B1 (en) | Refractory metal silicide alloy sputter targets, use and manufacture thereof | |
EP2431494B1 (en) | Barrier film for semiconductor wiring, sintered sputtering target, and method of manufacturing sputtering targets | |
US12014985B2 (en) | Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film | |
KR20030020986A (en) | Sputtering target | |
JPS62119B2 (en) | ||
US20050087268A1 (en) | Copper film containing tungsten carbide for improving electrical conductivity, thermal stability and hardness properties and a manufacturing method for the copper film | |
JPH04128369A (en) | Target for sputtering of silicon carbide and its production | |
JP4858912B2 (en) | Method for producing SrRuO3 film and obtained film | |
JP3559290B2 (en) | Metal thin film and method for producing the same | |
JPH068009A (en) | Cutting tool made of surface coating tungsten carbide group super hard alloy excellent in chipping resistance property | |
JP2024040414A (en) | Gallium nitride-based sintered body and method for manufacturing same | |
TW476799B (en) | Sputtered copper films containing tantalum for improving electrical conductivity, thermal stability and hardness properties and method for making the same | |
CN113403597A (en) | Zr-B-O-N film, Cu interconnection structure and preparation method thereof | |
KR20220124521A (en) | Large-scale uniform multilayer hexagonal boron nitride film and the method for producing the same | |
EP3839086A1 (en) | Cemented carbide and coated cemented carbide, and tool including same | |
JPS6344719B2 (en) | ||
JP4739310B2 (en) | Method for manufacturing hafnium silicide target for forming gate oxide film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |