KR20220011558A - Semiconductor device, and semiconductor package comprising the same device - Google Patents

Semiconductor device, and semiconductor package comprising the same device Download PDF

Info

Publication number
KR20220011558A
KR20220011558A KR1020200160445A KR20200160445A KR20220011558A KR 20220011558 A KR20220011558 A KR 20220011558A KR 1020200160445 A KR1020200160445 A KR 1020200160445A KR 20200160445 A KR20200160445 A KR 20200160445A KR 20220011558 A KR20220011558 A KR 20220011558A
Authority
KR
South Korea
Prior art keywords
disposed
bank
banks
peripheral region
pads
Prior art date
Application number
KR1020200160445A
Other languages
Korean (ko)
Inventor
김형진
김용준
김용훈
안민수
오름
최진용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/356,080 priority Critical patent/US11538506B2/en
Priority to CN202110796992.3A priority patent/CN113964126A/en
Priority to TW110126473A priority patent/TWI799919B/en
Publication of KR20220011558A publication Critical patent/KR20220011558A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H01L27/108
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

The present invention provides a semiconductor device including a cell region and a ferry region having a bank structure suitable for a limited size of a package and a pad structure easy to test and package, and a semiconductor package comprising the same. The semiconductor device comprises: a cell region including a plurality of memory cells arranged to have an array structure; and at least two ferry regions arranged therein with circuits to drive the memory cells and disposed around the cell region. The cell region is divided into a plurality of banks. The banks include a first bank having a basic size and a second bank having 1/(2*n) (n is an integer than 0) size of the basic size. The at least two ferry regions extend in a first direction and are disposed adjacent to the plurality of banks. Chip pads are disposed at an outer wall of the chip to have an L shape, and has a long rectangular shape in a second direction perpendicular to the first direction.

Description

반도체 소자, 및 그 반도체 소자를 구비한 반도체 패키지{Semiconductor device, and semiconductor package comprising the same device}A semiconductor device, and a semiconductor package comprising the semiconductor device TECHNICAL FIELD

본 발명의 기술적 사상은 반도체 소자에 관한 것으로, 특히, 복수의 뱅크들의 셀 영역을 포함한 반도체 소자 및 그 반도체 소자를 구비한 반도체 패키지에 관한 것이다. The technical idea of the present invention relates to a semiconductor device, and more particularly, to a semiconductor device including a cell region of a plurality of banks and a semiconductor package including the semiconductor device.

메모리 소자와 같은 반도체 소자는 컴퓨터, 무선 통신 디바이스, 카메라, 디지털 디스플레이 등과 같은 다양한 전자 장치에 정보를 저장하기 위해 널리 사용되고 있다. 정보는 메모리 소자의 여러 상태를 프로그래밍하는 것에 의해 저장될 수 있다. 예컨대, 정보는 논리 "1" 또는 논리 "0"으로 표시되는 2개의 상태로 저장될 수 있다. 정보를 저장하기 위해, 전자 장치의 구성 요소는 메모리 소자에 상태를 기록하거나 또는 프로그래밍할 수 있고, 또한, 저장된 정보에 액세스하기 위해, 메모리 소자에 저장된 상태를 판독하거나 감지할 수 있다. 메모리 소자는 크게 휘발성과 비-휘발성 메모리 소자로 구별될 수 있다. 메모리 소자와 관련하여, 메모리 셀의 밀도 증가, 판독/기록 속도 증가, 신뢰성 증가, 데이터 보유성 증가, 전력 소비 감소, 또는 제조 비용 감소 등이 꾸준히 연구 발전되고 있다.BACKGROUND Semiconductor devices such as memory devices are widely used to store information in various electronic devices such as computers, wireless communication devices, cameras, and digital displays. Information may be stored by programming the various states of the memory element. For example, information may be stored in two states, denoted by a logical “1” or a logical “0”. To store information, a component of the electronic device may write or program a state to the memory element, and may also read or sense the state stored in the memory element to access the stored information. Memory devices can be broadly classified into volatile and non-volatile memory devices. In relation to memory devices, research and development are steadily being conducted to increase the density of memory cells, increase read/write speed, increase reliability, increase data retention, decrease power consumption, or decrease manufacturing cost.

본 발명의 기술적 사상이 해결하고자 하는 과제는, 제한된 패키지의 사이즈에 적합한 뱅크 구조의 셀 영역과 페리 영역을 포함하고, 또한, 테스트와 패키징에 용이한 패드 구조를 포함한 반도체 소자, 및 그 반도체 소자를 구비한 반도체 패키지를 제공하는 데에 있다.The problem to be solved by the technical idea of the present invention is to provide a semiconductor device including a cell region and a peripheral region of a bank structure suitable for a limited package size, and including a pad structure that is easy for testing and packaging, and the semiconductor device It is to provide a semiconductor package equipped with.

상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은, 복수의 메모리 셀들이 어레이 구조로 배치된 셀 영역; 및 상기 메모리 셀들을 구동하기 위한 회로들이 배치되고, 상기 셀 영역의 주변에 배치된 적어도 2개의 페리 영역;을 포함하고, 상기 셀 영역은 다수의 뱅크들로 구별되며, 상기 뱅크들은 기본 사이즈를 갖는 제1 뱅크와 상기 기본 사이즈의 1/(2*n)(n은 1 이상의 정수) 사이즈를 갖는 제2 뱅크를 포함하며, 상기 적어도 2개의 상기 페리 영역은 제1 방향으로 연장하고, 상기 다수의 뱅크들에 바로 인접하여 배치되며, 칩 패드들이 상기 칩의 외곽 부분에 "L"자 형태로 배치되며, 상기 제1 방향에 수직인 제2 방향으로 길쭉한 직사각형 칩의 형태를 갖는, 반도체 소자를 제공한다.In order to solve the above problems, a technical idea of the present invention is to provide a cell region in which a plurality of memory cells are arranged in an array structure; and at least two peripheral regions in which circuits for driving the memory cells are disposed and disposed around the cell region, wherein the cell region is divided into a plurality of banks, wherein the banks have a basic size. a first bank and a second bank having a size of 1/(2*n) (n being an integer greater than or equal to 1) of the basic size, wherein the at least two peripheral regions extend in a first direction, and the plurality of Provided is a semiconductor device, which is disposed immediately adjacent to the banks, wherein chip pads are disposed in an “L” shape at an outer portion of the chip, and has the shape of a rectangular chip elongated in a second direction perpendicular to the first direction do.

또한, 본 발명의 기술적 사상은, 상기 과제를 해결하기 위하여, 복수의 메모리 셀들이 어레이 구조로 배치된 셀 영역; 및 상기 메모리 셀들을 구동하기 위한 회로들이 배치되고, 상기 셀 영역의 주변에 배치된 페리 영역;을 포함하고, 상기 셀 영역은 다수의 뱅크들로 구별되며, 상기 뱅크들은 제1 방향과 상기 제1 방향에 수직인 제2 방향을 따라 배치되고, 기본 사이즈를 갖는 제1 뱅크와 상기 기본 사이즈의 1/(2*n)(n은 1 이상의 정수) 사이즈를 갖는 제2 뱅크를 포함하며, 상기 제1 방향에 수직인 제2 방향으로 길쭉한 직사각형 칩의 형태를 갖는, 반도체 소자를 제공한다.In addition, the technical idea of the present invention, in order to solve the above problems, a cell region in which a plurality of memory cells are arranged in an array structure; and a peripheral region in which circuits for driving the memory cells are disposed and disposed around the cell region, wherein the cell region is divided into a plurality of banks, wherein the banks are arranged in a first direction and the first direction A first bank disposed along a second direction perpendicular to the direction and comprising a first bank having a basic size and a second bank having a size of 1/(2*n) (n is an integer greater than or equal to 1) of the basic size, wherein A semiconductor device having a shape of a rectangular chip elongated in a second direction perpendicular to one direction is provided.

더 나아가, 본 발명의 기술적 사상은, 상기 과제를 해결하기 위하여, 패키지 기판; 상기 패키지 기판 상에 실장되고, 복수의 칩들이 적층된 제1 적층 구조체; 상기 패키지 기판 상에 실장되고, 상기 제1 적층 구조체에 인접하여 배치되며, 상기 제1 적층 구조체와 동일한 개수의 칩들이 적층된 제2 적층 구조체; 및 상기 패키기 기판 상에, 상기 제1 적층 구조체, 및 상기 제2 적층 구조체를 밀봉하는 밀봉재;를 포함하고, 상기 칩들 각각은, 복수의 메모리 셀들이 어레이 구조로 배치된 셀 영역, 및 상기 메모리 셀들을 구동하기 위한 회로들이 배치되고, 상기 셀 영역의 주변에 배치된 페리 영역을 포함하고, 상기 셀 영역은 다수의 뱅크들로 구별되며, 상기 뱅크들은 제1 방향과 상기 제1 방향에 수직인 제2 방향을 따라 배치되고, 기본 사이즈를 갖는 제1 뱅크와 상기 기본 사이즈의 1/(2*n)(n은 1 이상의 정수) 사이즈를 갖는 제2 뱅크를 포함하며, 상기 제1 방향에 수직인 제2 방향으로 길쭉한 직사각형 형태를 갖는, 반도체 패키지를 제공한다.Further, the technical idea of the present invention, in order to solve the above problems, a package substrate; a first stacked structure mounted on the package substrate and stacked with a plurality of chips; a second stacked structure mounted on the package substrate and disposed adjacent to the first stacked structure, in which the same number of chips as the first stacked structure are stacked; and a sealing material sealing the first stacked structure and the second stacked structure on the package substrate, wherein each of the chips includes a cell region in which a plurality of memory cells are disposed in an array structure, and the memory Circuits for driving cells are disposed, and include a peripheral region disposed around the cell region, wherein the cell region is divided into a plurality of banks, wherein the banks are in a first direction and perpendicular to the first direction. disposed along a second direction, comprising a first bank having a basic size and a second bank having a size of 1/(2*n) (n being an integer greater than or equal to 1) of the basic size, the second bank being perpendicular to the first direction A semiconductor package having a rectangular shape elongated in the second direction is provided.

본 발명의 기술적 사상에 의한, 반도체 소자는, 제2 뱅크가 다양한 사이즈를 가짐에 따라, 제1 뱅크와 제2 뱅크를 조합하여, 셀 영역에 다양한 뱅크 구조를 구현할 수 있다. 예컨대, 반도체 소자가 기본 사이즈의 제1 뱅크만을 포함하는 경우, 셀 영역 내의 뱅크 구조는 한정적일 수 밖에 없으나 제1 뱅크의 1/(2*n) 사이즈의 제2 뱅크를 함께 구비함으로써, 셀 영역 내의 뱅크 구조는 제2 뱅크에 기초하여, 보다 다양하게 변경될 수 있다.According to the inventive concept, in a semiconductor device, as the second bank has various sizes, various bank structures can be implemented in a cell region by combining the first bank and the second bank. For example, when the semiconductor device includes only the first bank of the basic size, the structure of the bank in the cell region is inevitably limited. The bank structure in the second bank may be changed more variously based on the second bank.

또한, 본 발명의 기술적 사상에 의한 반도체 소자는, 제2 방향(y 방향)으로 길쭉한 직사각형 칩의 형태를 가지고, 적층 구조체를 구성할 수 있다. 또한, 적층 구조체는, 패키지 기판 상에 2개 인접하여 배치되어 반도체 패키지를 구성할 수 있으며, 이러한 반도체 패키지는 JEDEC의 패키지 사이즈의 표준 규격을 만족시키면서, 대폭 증가한 메모리의 용량을 가질 수 있다.In addition, the semiconductor device according to the technical idea of the present invention has the shape of a rectangular chip elongated in the second direction (y-direction), and can constitute a stacked structure. In addition, two stacked structures may be disposed adjacent to each other on a package substrate to constitute a semiconductor package, and such a semiconductor package may have a significantly increased memory capacity while satisfying the standard standard for package size of JEDEC.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 셀 영역과 페리 영역을 포함한 반도체 소자에 대한 평면도 및 개념도들이다.
도 2a 내지 도 3b는 본 발명의 일 실시예들에 따른 셀 영역과 페리 영역을 포함한 반도체 소자들에 대한 평면도들이다.
도 4는 본 발명의 일 실시예에 따른 패드 구조를 포함한 반도체 소자에 대한 평면도이다.
도 5a 내지 도 7b는 본 발명의 일 실시예들에 따른 패드 구조 및 패드로 연결되는 배선의 구조를 포함하는 반도체 소자들에 대한 평면도들이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 반도체 패키지에 대한 평면도, 및 단면도이다.
도 9a 내지 도 10b는 도 8a의 반도체 패키지에서, 반도체 칩들이 다양하게 적층된 구조를 보여주는 평면도들이다.
1A to 1D are plan views and conceptual views of a semiconductor device including a cell region and a peripheral region according to an embodiment of the present invention.
2A to 3B are plan views of semiconductor devices including a cell region and a peripheral region according to embodiments of the present invention.
4 is a plan view of a semiconductor device including a pad structure according to an embodiment of the present invention.
5A to 7B are plan views of semiconductor devices including a structure of a pad and a structure of a wiring connected to the pad according to an exemplary embodiment of the present invention.
8A and 8B are a plan view and a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
9A to 10B are plan views illustrating a structure in which semiconductor chips are variously stacked in the semiconductor package of FIG. 8A .

이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same components in the drawings, and duplicate descriptions thereof are omitted.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 셀 영역과 페리 영역을 포함한 반도체 소자에 대한 평면도 및 개념도들로서, 도 1b는 도 1a의 반도체 소자에서 하나의 뱅크 부분에 대한 평면도이고, 도 1c는 도 1b의 뱅크 내의 메모리 셀들과 주변 회로들 및/또는 코어 회로들과의 연결 관계를 보여주는 개념도이며, 도 1d는 도 1a의 반도체 소자에서 데이터의 입출력을 위한 배선 구조를 보여주는 개념도이다.1A to 1D are plan views and conceptual views of a semiconductor device including a cell region and a peripheral region according to an embodiment of the present invention. FIG. 1B is a plan view of one bank portion in the semiconductor device of FIG. 1A, and FIG. 1C FIG. 1B is a conceptual diagram illustrating a connection relationship between memory cells in a bank and peripheral circuits and/or core circuits, and FIG. 1D is a conceptual diagram illustrating a wiring structure for input/output of data in the semiconductor device of FIG. 1A.

도 1a 내지 도 1d를 참조하면, 본 실시예의 반도체 소자(100)는 셀 영역(110, cell area), 및 페리 영역(120, peripheral area)을 포함할 수 있다.1A to 1D , the semiconductor device 100 according to the present embodiment may include a cell area 110 and a peripheral area 120 .

셀 영역(110)에는 복수의 메모리 셀들이 2차원 어레이 구조로 배치될 수 있다. 도 1a에 도시된 바와 같이, 셀 영역(110)은 다수의 뱅크들(banks, B1, B2)로 구별될 수 있고, 뱅크들(B1, B2) 각각에 복수의 메모리 셀들이 2차원 어레이 구조로 배치될 수 있다. 한편, 반도체 소자(100)는 셀 영역(110)에 배치된 메모리 셀들의 종류에 따라, 다양한 메모리 소자들로 구별될 수 있다. 예컨대, 셀 영역(110)에는, planar FET(Field Effect Transistor)이나 FinFET 등의 FET, 플래시(flash) 메모리, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory), RRAM(Resistive Random Access Memory) 등의 메모리 셀들이 배치될 수 있고, 그에 따라, 반도체 소자(100)는 FET 메모리, 플래시 메모리, DRAM, SRAM, EEPROM, PRAM, MRAM, FeRAM, RRAM 소자 등으로 구별될 수 있다. 본 실시예의 반도체 소자(100)는 DRAM 소자일 수 있고, 그에 따라, 셀 영역(110)에 DRAM 셀들이 배치될 수 있다. 물론, 본 실시예의 반도체 소자(100)가 DRAM 소자에 한정되는 것은 아니다. 이하, 설명의 편의상 본 실시예의 반도체 소자(100)에 대해 DRAM 소자를 위주로 설명한다.A plurality of memory cells may be arranged in a two-dimensional array structure in the cell region 110 . As shown in FIG. 1A , the cell region 110 may be divided into a plurality of banks (banks, B1, and B2), and a plurality of memory cells are provided in each of the banks (B1, B2) in a two-dimensional array structure. can be placed. Meanwhile, the semiconductor device 100 may be classified into various memory devices according to the types of memory cells disposed in the cell region 110 . For example, in the cell region 110 , a planar FET (Field Effect Transistor) or FET such as a FinFET, a flash memory, a dynamic random access memory (DRAM), a static random access memory (SRAM), an electrically erasable programmable read (EEPROM), etc. -Only Memory), PRAM (Phase-change Random Access Memory), MRAM (Magnetoresistive Random Access Memory), FeRAM (Ferroelectric Random Access Memory), RRAM (Resistive Random Access Memory), such as memory cells may be disposed, and accordingly , the semiconductor device 100 may be divided into FET memory, flash memory, DRAM, SRAM, EEPROM, PRAM, MRAM, FeRAM, RRAM device, and the like. The semiconductor device 100 of the present embodiment may be a DRAM device, and accordingly, DRAM cells may be disposed in the cell region 110 . Of course, the semiconductor device 100 of the present embodiment is not limited to the DRAM device. Hereinafter, for convenience of description, a DRAM device will be mainly described for the semiconductor device 100 of the present embodiment.

본 실시예의 반도체 소자(100)에서, 셀 영역(110)은 17개의 뱅크들(B1, B2)를 포함할 수 있다. 또한, 뱅크들(B1, B2)은 기본 사이즈의 제1 뱅크(B1)와 기본 사이즈의 1/2의 사이즈를 갖는 제2 뱅크(B2)를 포함할 수 있다. 여기서, 사이즈는 물리적인 넓이를 의미할 수도 있다. 또한, 사이즈는 뱅크 내에 포함된 메모리 셀들의 수, 즉 뱅크의 메모리 용량을 의미할 수도 있다. 예컨대, 본 실시예의 반도체 소자(100)에서, 제1 뱅크(B1)와 제2 뱅크(B2)는 제2 방향(y 방향)으로 동일 크기를 갖고, 제1 방향(x 방향)으로 제1 뱅크(B1)가 '1'의 크기를 갖는 경우, 제2 뱅크(B2)는 '1/2'의 크기를 가질 수 있다. 한편, 메모리 용량으로 설명하면, 본 실시예의 반도체 소자(100)가 16Gb(Gigabit) 또는 2GB(GigaByte)의 메모리 용량을 갖는다고 할 때, 제1 뱅크(B1)는 1Gb의 메모리 용량을 갖고, 제2 뱅크(B2)는 0.5Gb의 메모리 용량을 가질 수 있다.In the semiconductor device 100 of the present embodiment, the cell region 110 may include 17 banks B1 and B2. Also, the banks B1 and B2 may include a first bank B1 having a basic size and a second bank B2 having a size of 1/2 of the basic size. Here, the size may mean a physical area. Also, the size may mean the number of memory cells included in the bank, that is, the memory capacity of the bank. For example, in the semiconductor device 100 of the present embodiment, the first bank B1 and the second bank B2 have the same size in the second direction (y-direction), and the first bank B1 and the second bank B2 have the same size in the first direction (x-direction). When (B1) has a size of '1', the second bank B2 may have a size of '1/2'. On the other hand, in terms of memory capacity, assuming that the semiconductor device 100 of this embodiment has a memory capacity of 16 Gb (Gigabit) or 2 GB (GigaByte), the first bank B1 has a memory capacity of 1 Gb, The second bank B2 may have a memory capacity of 0.5 Gb.

본 실시예의 반도체 소자(100)에서, 제2 뱅크(B2)의 사이즈가 제1 뱅크(B1)의 1/2의 사이즈에 한정되는 것은 아니다. 예컨대, 실시예에 따라, 제2 뱅크(B2)는 제1 뱅크(B1)의 1/4, 1/8 등의 사이즈를 가질 수 있다. 즉, 제2 뱅크(B2)는 제1 뱅크(B1)의 1/(2*n)(n은 1 이상의 정수)의 사이즈를 가질 수 있다. 또한, 실시예에 따라, 제2 뱅크(B2)는 서로 다른 사이즈의 뱅크들을 포함할 수도 있다. 예컨대, 제2 뱅크(B2)는 제1 뱅크(B1)의 1/2의 사이즈의 뱅크와 1/4의 사이즈의 뱅크를 포함할 수 있다. 다만, 제2 뱅크(B2)의 전체 사이즈는 제1 뱅크(B1)의 사이즈의 정수배일 수 있다. 예컨대, 제2 뱅크(B2)는 제1 뱅크(B1)의 1/2의 사이즈의 뱅크 1개와 1/4의 사이즈의 뱅크 2개를 포함하고, 전체 사이즈는 1개의 제1 뱅크(B1)의 사이즈와 동일할 수 있다.In the semiconductor device 100 of the present embodiment, the size of the second bank B2 is not limited to 1/2 the size of the first bank B1. For example, according to an embodiment, the second bank B2 may have a size of 1/4, 1/8, etc. of the first bank B1. That is, the second bank B2 may have a size of 1/(2*n) (n is an integer greater than or equal to 1) of the first bank B1. Also, according to an embodiment, the second bank B2 may include banks of different sizes. For example, the second bank B2 may include a bank having a size of 1/2 of the first bank B1 and a bank having a size of 1/4 of the first bank B1 . However, the overall size of the second bank B2 may be an integer multiple of the size of the first bank B1 . For example, the second bank B2 includes one bank of the size of 1/2 of the first bank B1 and two banks of the size of 1/4, and the total size is that of one first bank B1. It can be the same size.

본 실시예의 반도체 소자(100)에서, 도 1a에 도시된 바와 같이, 셀 영역(110) 내에, 제1 뱅크(B1)가 15개 배치되고, 제2 뱅크(B2)가 2개 배치될 수 있다. 제1 뱅크(B1)는 제1 방향(x 방향)을 따라 5개 배치되고, 제2 방향(y 방향)을 따라 3개가 배치될 수 있다. 또한, 제2 뱅크(B2)는 제2 방향(y 방향)을 따라, 2개 배치될 수 있다. 좀더 구체적으로, 제2 뱅크(B2)는 제1 방향(x 방향)의 두 번째 위치의 제1 뱅크(B1)의 오른쪽에 인접하여 배치될 수 있다. 또한, 제2 뱅크(B2)는 제2 방향(y 방향)으로 아래에서부터 첫 번째와 두 번째 위치에 배치될 수 있다. In the semiconductor device 100 of the present embodiment, as shown in FIG. 1A , 15 first banks B1 and two second banks B2 may be disposed in the cell region 110 . . Five first banks B1 may be disposed along the first direction (x-direction) and three may be disposed along the second direction (y-direction). Also, two second banks B2 may be disposed along the second direction (y-direction). More specifically, the second bank B2 may be disposed adjacent to the right side of the first bank B1 at a second position in the first direction (x-direction). Also, the second bank B2 may be disposed at first and second positions from the bottom in the second direction (y-direction).

본 실시예의 반도체 소자(100)에서, 제1 뱅크(B1)와 제2 뱅크(B2)의 배치 구조가 도 1a의 배치 구조에 한정되는 것은 아니다. 예컨대, 실시예에 따라, 제2 뱅크(B2)는 제2 방향(y 방향)으로 아래에서부터 첫 번째와 세 번째 위치에 배치되거나, 두 번째와 세 번째 위치에 배치될 수 있다. 또한, 제1 방향(x 방향)의 제1 코어 영역(122)의 폭이 어느 정도 확보되는 경우, 제2 뱅크(B2)는 제1 방향(x 방향)으로 어느 위치에도 배치될 수 있다.In the semiconductor device 100 of the present embodiment, the arrangement structure of the first bank B1 and the second bank B2 is not limited to the arrangement structure of FIG. 1A . For example, according to an embodiment, the second bank B2 may be disposed at first and third positions from the bottom in the second direction (y-direction), or may be disposed at second and third positions. Also, when the width of the first core region 122 in the first direction (x-direction) is secured to a certain extent, the second bank B2 may be disposed at any position in the first direction (x-direction).

페리 영역(120)은 셀 영역(110)의 주변에 배치될 수 있다. 좀더 구체적으로 페리 영역(120)은 제2 방향(y 방향)으로 아래에서부터 첫 번째 위치의 뱅크들(B1, B2)과 두 번째 위치의 뱅크들(B1, B2) 사이에 배치되고, 제1 방향(x 방향)으로 연장할 수 있다. 페리 영역(120)에는 메모리 셀들의 동작을 위한 주변 회로들 및/또는 연산 등을 위한 코어 회로 등이 배치될 수 있다. 본 실시예의 반도체 소자(100)에서, 페리 영역(120)은, 하나의 페리 영역, 예컨대, 제1 페리 영역(P1)을 포함할 수 있다.The peripheral region 120 may be disposed around the cell region 110 . More specifically, the peripheral region 120 is disposed between the banks B1 and B2 at the first position and the banks B1 and B2 at the second position from the bottom in the second direction (y direction), and in the first direction. (x direction) can be extended. Peripheral circuits for operation of memory cells and/or core circuits for operation and the like may be disposed in the peripheral region 120 . In the semiconductor device 100 of the present embodiment, the peripheral region 120 may include one peripheral region, for example, the first peripheral region P1 .

한편, 셀 영역(110)의 뱅크(B1, B2)에 인접하여 코어 영역들(122, 124)이 배치될 수 있다. 페리 영역(120)에는 데이터나 커맨드의 입출력, 또는 파워/그라운드의 입력을 위한 주변 회로들이 배치되고, 코어 영역(122, 124)에는 디코더와 같이 연산을 수행하는 코어 회로들이 배치될 수 있다. 실시예에 따라, 셀 영역(110)을 제외한 나머지 영역들 전체를 페리 영역, 또는 코어-페리 영역이라고 하기도 한다. 본 실시예의 반도체 소자(100)에서, 페리 영역(120)과 코어 영역(122, 124)을 구별하여 사용할 수 있다. 페리 영역(120)와 코어 영역(122, 124)에 배치된 주변 회로들과 코어 회로들에 대해서는 도 1b, 및 도 1c의 설명 부분에서 좀더 상세히 설명한다.Meanwhile, the core regions 122 and 124 may be disposed adjacent to the banks B1 and B2 of the cell region 110 . Peripheral circuits for input/output of data or commands or input of power/ground may be disposed in the peripheral region 120 , and core circuits performing operations such as decoders may be disposed in the core regions 122 and 124 . According to an embodiment, the entire region other than the cell region 110 may be referred to as a peripheral region or a core-periphery region. In the semiconductor device 100 of the present embodiment, the peripheral region 120 and the core regions 122 and 124 may be used separately. Peripheral circuits and core circuits disposed in the peripheral region 120 and the core regions 122 and 124 will be described in more detail in the descriptions of FIGS. 1B and 1C .

본 실시예의 반도체 소자(100)에서, 셀 영역(110)의 주변에 추가 페리 영역(125)이 더 배치될 수 있다. 추가 페리 영역(125)은 제2 뱅크(B2)와 제1 방향(x 방향)으로 왼쪽에서 세 번째 위치의 제1 뱅크(B1) 사이에 배치되고, 제2 방향(y 방향)으로 연장할 수 있다. 추가 페리 영역(125)에는 주변 회로들, 코어 회로들, 배선들 등이 배치될 수 있다. 예컨대, 추가 페리 영역(125)에는 뱅크들(B1, B2)에 대한 코어 회로들이 배치될 수 있다. 한편, 추가 페리 영역(125)은 제2 방향(y 방향)으로 페리 영역(120)의 상부에 배치된 제1 추가 페리 영역(AP1)과 하부에 배치된 제2 추가 페리 영역(AP2)를 포함할 수 있다. 실시예에 따라, 제2 추가 페리 영역(AP2) 상에는, 페리 영역(120) 상의 배선들을 칩 외곽의 패드들(도 4의 140 참조)로 연결하는 재배선이 배치될 수 있다.In the semiconductor device 100 of the present embodiment, an additional peripheral region 125 may be further disposed around the cell region 110 . The additional peripheral region 125 is disposed between the second bank B2 and the first bank B1 at a third position from the left in the first direction (x-direction), and may extend in the second direction (y-direction). have. Peripheral circuits, core circuits, wirings, etc. may be disposed in the additional peripheral region 125 . For example, core circuits for the banks B1 and B2 may be disposed in the additional peripheral region 125 . Meanwhile, in the second direction (y-direction), the additional ferry region 125 includes a first additional peripheral region AP1 disposed above the ferry region 120 and a second additional peripheral region AP2 disposed below it in the second direction (y-direction). can do. According to an embodiment, a redistribution connecting the wirings on the peripheral region 120 to the pads (see 140 of FIG. 4 ) outside the chip may be disposed on the second additional peripheral region AP2 .

제1 방향(x 방향)으로 제2 뱅크(B2)가 배치된 위치에서, 제2 방향(y 방향)으로 아래에서부터 세 번째 위치에 유사 뱅크 영역(SB)이 배치될 수 있다. 유사 뱅크 영역(SB)의 물리적인 크기는 제2 뱅크(B2)와 실질적으로 동일할 수 있다. 그러나 유사 뱅크 영역(SB)에는 메모리 셀들이 아닌 다른 소자들이 배치될 수 있다. 예컨대, 유사 뱅크 영역(SB)에 안티-퓨즈나 DC 제너레이터 등의 소자가 배치될 수 있다. 물론, 유사 뱅크 영역(SB)에 배치되는 소자들이 전술한 소자들에 한정되는 것은 아니다.A similar bank area SB may be disposed at a third location from the bottom in the second direction (y direction) at a location where the second bank B2 is disposed in the first direction (x-direction). The physical size of the similar bank area SB may be substantially the same as that of the second bank B2. However, devices other than memory cells may be disposed in the similar bank area SB. For example, a device such as an anti-fuse or a DC generator may be disposed in the similar bank region SB. Of course, the devices disposed in the similar bank region SB are not limited to the aforementioned devices.

도 1b를 통해 알 수 있듯이, 뱅크(B1, B2)의 주변에는 코어 영역(122, 124)이 배치될 수 있다. 코어 영역(122, 124)은 제2 방향(y 방향)으로 연장하는 제1 코어 영역(122)와 제1 방향(x 방향)으로 연장하는 제2 코어 영역(124)으로 구별될 수 있다. 제1 코어 영역(122)에는 로우 디코더(Row Decoder: R/D)가 배치되고, 제2 코어 영역(124)에는 컬럼 디코더(Column Decoder: C/D)가 배치될 수 있다. 로우 디코더(R/D)는 X-디코더라고 하기도 한다. 한편, 제2 코어 영역(124)에는 컬럼 디코더(C/D)와 함께 센스 앰프(Sense Amp.: S/A)가 배치될 수 있다.As can be seen from FIG. 1B , the core regions 122 and 124 may be disposed around the banks B1 and B2 . The core regions 122 and 124 may be divided into a first core region 122 extending in a second direction (y-direction) and a second core region 124 extending in a first direction (x-direction). A row decoder (R/D) may be disposed in the first core area 122 , and a column decoder (C/D) may be disposed in the second core area 124 . The row decoder (R/D) is sometimes referred to as an X-decoder. Meanwhile, in the second core region 124 , a sense amplifier (S/A) may be disposed along with the column decoder (C/D).

도 1c를 참조하여, 뱅크(B1 or B2)의 메모리 셀들과 주변에 배치된 주변 회로들 및/또는 코어 회로들과의 연결관계 및 동작들을 좀더 상세히 설명하면, 메모리 셀들의 판독 및 기록과 같은 동작을 위한 워드 라인(132)과 비트 라인(134)이 메모리 셀들(112)에 연결되도록 배치될 수 있다. 워드 라인(132)은, 예컨대, 제1 방향(x 방향)으로 연장하고, 비트 라인(134)은 제2 방향(y 방향)으로 연장할 수 있다. 워드 라인(132) 및 비트 라인(134)은, 예컨대, 구리(Cu), 알루미늄(Al), 금(Au), 텅스텐(W) 등의 메탈로 형성될 수 있다. 그러나 워드 라인(132) 및 비트 라인(134)의 재질이 메탈에 한정되는 것은 아니다. 예컨대, 워드 라인(132) 및 비트 라인(134)은 금속 합금, 탄소, 불순물로 도핑된 반도체, 다른 전도성의 화합물 등과 같은 전도성 물질로 형성될 수 있다.Referring to FIG. 1C , the connection relationship and operations between the memory cells of the bank B1 or B2 and the peripheral circuits and/or core circuits disposed in the peripheral circuits and/or core circuits will be described in more detail. Operations such as reading and writing of memory cells A word line 132 and a bit line 134 for . may be disposed to be connected to the memory cells 112 . The word line 132 may extend in, for example, a first direction (x-direction), and the bit line 134 may extend in a second direction (y-direction). The word line 132 and the bit line 134 may be formed of, for example, a metal such as copper (Cu), aluminum (Al), gold (Au), or tungsten (W). However, the material of the word line 132 and the bit line 134 is not limited to metal. For example, the word line 132 and the bit line 134 may be formed of a conductive material such as a metal alloy, carbon, a semiconductor doped with an impurity, a compound of another conductivity, or the like.

메모리 셀들(112)의 각 행(row)은 워드 라인(132)에 연결될 수 있다. 또한, 메모리 셀들(112)의 각 열(column)은 비트 라인(134)에 연결될 수 있다. 하나의 워드 라인(132) 및 하나의 비트 라인(134)을 활성화함으로써, 예컨대, 해당 워드 라인(132)와 해당 비트 라인(134)에 전압을 인가함으로써, 그 교차점에 대응하는 하나의 메모리 셀(112)이 액세스될 수 있다. 메모리 셀(112)을 액세스하는 것은 메모리 셀(112)을 판독하거나 또는 메모리 셀(112)에 기록하는 것을 포함할 수 있다. 워드 라인(132)과 비트 라인(134)의 교차점은 메모리 셀(112)의 어드레스로 언급될 수 있다. Each row of memory cells 112 may be connected to a word line 132 . Also, each column of the memory cells 112 may be connected to a bit line 134 . By activating one word line 132 and one bit line 134, for example, by applying a voltage to the corresponding word line 132 and the corresponding bit line 134, one memory cell ( 112) can be accessed. Accessing the memory cell 112 may include reading from or writing to the memory cell 112 . The intersection of the word line 132 and the bit line 134 may be referred to as the address of the memory cell 112 .

DRAM 소자를 가지고 메모리 셀(112)의 액세스에 대해 간단히 설명하면, 메모리 셀(112)의 논리 저장 소자, 예컨대, 커패시터는 트랜지스터를 통해 비트 라인(134)으로부터 전기적으로 절연될 수 있다. 한편, 워드 라인(132)은 트랜지스터에 연결될 수 있고 트랜지스터를 제어할 수 있다. 예컨대, 워드 라인(132)은 트랜지스터의 게이트에 연결될 수 있다. 이러한 연결 구조를 가지고, 워드 라인(132)을 활성화시키면 메모리 셀(112)의 커패시터와 그 대응하는 비트 라인(134) 사이에 전기적 연결 회로 또는 폐쇄 회로가 형성되고, 이후 비트 라인(134)을 통해 메모리 셀(112)을 판독하거나 메모리 셀(112)에 기록하기 위해 액세스될 수 있다.Briefly describing the access of the memory cell 112 with a DRAM device, the logical storage element of the memory cell 112, eg, a capacitor, may be electrically isolated from the bit line 134 via a transistor. On the other hand, the word line 132 may be connected to the transistor and may control the transistor. For example, word line 132 may be connected to the gate of a transistor. With this connection structure, when the word line 132 is activated, an electrical connection circuit or a closed circuit is formed between the capacitor of the memory cell 112 and its corresponding bit line 134 , and then through the bit line 134 . The memory cell 112 may be accessed to read or write to the memory cell 112 .

메모리 셀(112)에 액세스하는 것은 로우 디코더(R/D) 및 컬럼 디코더(C/D)를 통해 제어될 수 있다. 예컨대, 로우 디코더(R/D)는 메모리 컨트롤러(Memory Controller: M/C)로부터 행 어드레스를 수신하고, 수신된 행 어드레스에 기초하여 적절한 워드 라인(132)을 활성화할 수 있다. 유사하게, 컬럼 디코더(C/D)는 메모리 컨트롤러(M/C)로부터 열 어드레스를 수신하고, 적절한 비트 라인(134)을 활성화할 수 있다. 메모리 컨트롤러(M/C)는, 예컨대, 페리 영역(120)에 배치될 수 있다.Accessing the memory cell 112 may be controlled through a row decoder R/D and a column decoder C/D. For example, the row decoder R/D may receive a row address from a memory controller (M/C) and activate an appropriate word line 132 based on the received row address. Similarly, the column decoder C/D may receive a column address from the memory controller M/C and activate an appropriate bit line 134 . The memory controller M/C may be disposed, for example, in the peripheral region 120 .

로우 디코더(R/D)와 컬럼 디코더(C/D)는 전술한 바와 같이, 뱅크(B1 or B2)에 인접하여 코어 영역(122, 124)에 배치될 수 있다. 그에 따라, 로우 디코더(R/D) 및 컬럼 디코더(C/D)는 뱅크(B1 or B2) 내에 위치된 메모리 셀(112)에 대해 각각 행 어드레스 및 열 어드레스를 수신할 수 있다. 예컨대, 뱅크(B1 or B2)는 WL_1 내지 WL_M으로 표시된 다수의 워드 라인(132), 및 DL_1 내지 DL_N으로 표시된 다수의 비트 라인(134)을 포함할 수 있으며, 여기서 M 및 N은 뱅크(B1 or B2)의 어레이 크기에 의존할 수 있다. 따라서, 워드 라인(132) 및 비트 라인(134), 예컨대, WL_2 및 DL_3을 활성화함으로써, 그 교차점에 있는 메모리 셀(112)이 액세스될 수 있다.As described above, the row decoder R/D and the column decoder C/D may be disposed in the core regions 122 and 124 adjacent to the bank B1 or B2. Accordingly, the row decoder R/D and the column decoder C/D may receive a row address and a column address for the memory cell 112 located in the bank B1 or B2, respectively. For example, bank B1 or B2 may include a plurality of word lines 132 denoted as WL_1 through WL_M, and a plurality of bit lines 134 denoted as DL_1 through DL_N, where M and N represent banks B1 or may depend on the array size of B2). Thus, by activating word line 132 and bit line 134, eg, WL_2 and DL_3, the memory cell 112 at its intersection can be accessed.

한편, 메모리 셀(112)에 액세스할 때, 메모리 셀(112)의 저장된 상태를 결정하기 위해 센스 앰프(S/A)에 의해 판독되거나 감지될 수 있다. 예컨대, 메모리 셀(112)에 액세스한 후, 메모리 셀(112)의 커패시터는 대응하는 비트 라인(134)으로 방전될 수 있다. 방전되면 비트 라인(134)의 전압의 변화를 야기할 수 있고, 센스 앰프(S/A)는 기준 전압과 비교하여 메모리 셀(112)의 저장된 상태를 판단할 수 있다. On the other hand, when the memory cell 112 is accessed, it may be read or sensed by the sense amplifier S/A to determine the stored state of the memory cell 112 . For example, after accessing the memory cell 112 , the capacitor of the memory cell 112 may be discharged to the corresponding bit line 134 . When discharged, the voltage of the bit line 134 may be changed, and the sense amplifier S/A may determine the stored state of the memory cell 112 by comparing it with a reference voltage.

센스 앰프(S/A)는 전술한 바와 같이, 제2 코어 영역(124)에 컬럼 디코더(C/D)와 함께 배치될 수 있다. 센스 앰프(S/A)는 신호의 차이를 검출 및 증폭하기 위한 다양한 트랜지스터 또는 증폭기를 포함할 수 있다. 메모리 셀(112)의 검출된 논리 상태는 컬럼 디코더(C/D), 및 입출력부(Input-Output unit: I/O)를 통해 출력될 수 있다. 실시예에 따라, 센스 앰프(S/A)는 컬럼 디코더(C/D)의 일부로 취급될 수도 있다. 한편, 입출력부(I/O)는 데이터와 커맨드의 입출력, 파워/그라운드 입력 등을 위한 패드들(도 4의 140, 150 참조)을 포함할 수 있다.As described above, the sense amplifier S/A may be disposed together with the column decoder C/D in the second core region 124 . The sense amplifier S/A may include various transistors or amplifiers for detecting and amplifying a signal difference. The detected logic state of the memory cell 112 may be output through a column decoder C/D and an input-output unit (I/O). According to an embodiment, the sense amplifier S/A may be treated as a part of the column decoder C/D. Meanwhile, the input/output unit I/O may include pads (see 140 and 150 of FIG. 4 ) for input/output of data and commands, power/ground input, and the like.

메모리 컨트롤러(M/C)는 다양한 구성 요소, 예컨대, 로우 디코더(R/D), 컬럼 디코더(C/D), 센스 앰프(S/A) 등을 통해 메모리 셀(112)의 동작을 제어할 수 있다. 메모리 셀(112)의 동작은, 예컨대, 판독, 기록, 재기록, 리프레시, 방전 등을 포함할 수 있다. 메모리 컨트롤러(M/C)는 워드 라인(132) 및 비트 라인(134)을 활성화시키기 위해 행 어드레스 신호 및 열 어드레스 신호를 생성할 수 있다. 또한, 메모리 컨트롤러(M/C)는 메모리 셀(112)의 동작을 위해 사용되는 다양한 전압 또는 전류를 생성 및 제어할 수 있다. 메모리 컨트롤러(M/C)는 커맨드, 데이터 및 다른 정보를 호스트 디바이스와 통신하도록 할 수 있다. The memory controller M/C may control the operation of the memory cell 112 through various components, for example, a row decoder (R/D), a column decoder (C/D), a sense amplifier (S/A), and the like. can Operations of the memory cell 112 may include, for example, reading, writing, rewriting, refreshing, discharging, and the like. The memory controller M/C may generate a row address signal and a column address signal to activate the word line 132 and the bit line 134 . Also, the memory controller M/C may generate and control various voltages or currents used for the operation of the memory cell 112 . The memory controller M/C may communicate commands, data, and other information with the host device.

본 실시예에 반도체 소자(100)에서, 뱅크(B1 or B2) 내의 메모리 셀(112)로의 데이터의 입출력은 다음과 같은 과정을 통해 이루어질 수 있다. 메모리 셀(112)로부터의 데이터는 해당 뱅크의 제2 코어 영역(124)을 거쳐 페리 영역(120)으로 전달되고, 페리 영역(120)에서 재배선을 통해 칩의 외곽에 배치된 입출력용 패드들(도 4의 140 참조)로 전달되는 식으로 출력될 수 있다. 반대로, 입출력용 패드들(140)로부터의 데이터가 재배선, 페리 영역(120), 및 해당 뱅크의 제2 코어 영역(124)을 거쳐 해당 뱅크의 메모리 셀(112)로 전달되는 식으로 입력될 수 있다. 여기서, 데이터의 출력은 데이터의 판독을 의미하고, 데이터의 입력은 데이터의 기록 또는 저장을 의미할 수 있다.In the semiconductor device 100 according to the present embodiment, data input/output to the memory cell 112 in the bank B1 or B2 may be performed through the following process. Data from the memory cell 112 is transferred to the peripheral region 120 through the second core region 124 of the corresponding bank, and input/output pads disposed outside the chip through redistribution in the peripheral region 120 . (Refer to 140 of FIG. 4 ) and may be output in a way that is transmitted. Conversely, data from the input/output pads 140 may be input in such a way that it is transferred to the memory cell 112 of the corresponding bank through the redistribution, the peripheral region 120 , and the second core region 124 of the corresponding bank. can Here, the output of data may mean reading data, and the input of data may mean writing or storing data.

한편, 도 1d를 통해 알 수 있듯이, 배선(130)은 제1 배선(130-1), 제2 배선(130-2), 제3 배선(130-3)을 포함할 수 있다. 제1 배선(130-1)은 페리 영역(120) 상에 배치될 수 있다. 제2 배선(130-2)은 제2 방향(y 방향)의 첫 번째와 두 번째 위치의 뱅크(B1, B2)의 제2 코어 영역(124)의 회로들을 페리 영역(120)의 제1 배선(130-1)으로 연결할 수 있다. 제3 배선(130-3)은 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)의 회로들을 페리 영역(120)의 제1 배선(130-1)으로 연결할 수 있다. 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)은 제2 방향(y 방향)의 첫 번째와 두 번째 위치의 뱅크(B1, B2)의 제2 코어 영역(124)과 비교하여, 페리 영역(120)으로부터 상대적으로 멀고, 그에 따라, 제2 배선(130-2)은 제3 배선(130-3)보다 짧을 수 있다.Meanwhile, as can be seen from FIG. 1D , the wiring 130 may include a first wiring 130 - 1 , a second wiring 130 - 2 , and a third wiring 130 - 3 . The first interconnection 130 - 1 may be disposed on the peripheral region 120 . The second wiring 130 - 2 connects the circuits in the second core region 124 of the banks B1 and B2 at first and second positions in the second direction (y direction) to the first wiring in the peripheral region 120 . (130-1) can be connected. The third wiring 130 - 3 connects circuits in the second core region 124 of the first bank B1 at a third position in the second direction (y direction) to the first wiring 130 - in the peripheral region 120 . 1) can be connected. The second core region 124 of the first bank B1 at the third position in the second direction (y direction) is the second core region 124 of the banks B1 and B2 at the first and second positions in the second direction (y direction). Compared to the second core region 124 , it is relatively far from the peripheral region 120 , and accordingly, the second interconnection 130 - 2 may be shorter than the third interconnection 130 - 3 .

이러한 배선(130) 구조에 기초하여, 상대적으로 긴 제3 배선(130-3)을 이용하는 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)의 메모리 셀들(112)로의 데이터의 입출력은, 짧은 제2 배선(130-2)을 이용하는 제2 방향(y 방향)의 첫 번째와 두 번째 위치의 뱅크(B1, B2)의 메모리 셀들(112)로의 데이터의 입출력보다는 느릴 수 있다. 또한, 제3 배선(130-3)은 제2 방향(y 방향)의 두 번째 위치의 뱅크(B1, B2)를 통과하도록 배치될 수 있다. 덧붙여, 제2 뱅크(B2)의 경우, 제2 코어 영역(124)과 페리 영역(120)과의 거리, 및 그에 따른 배선 길이를 고려할 때, 제2 방향(y 방향)의 첫 번째와 두 번째 위치에 배치될 수 있다. 또한, 페리 영역(120)은 제2 방향(y 방향)의 첫 번째 위치의 제2 뱅크(B2)와 두 번째 위치의 제2 뱅크(B2) 사이에 배치될 수 있다.Based on the structure of the wiring 130 , data into the memory cells 112 of the first bank B1 in the third position in the second direction (y direction) using the relatively long third wiring 130 - 3 is I/O may be slower than input/output of data to the memory cells 112 of the banks B1 and B2 at first and second positions in the second direction (y-direction) using the short second wiring 130 - 2 . Also, the third wiring 130 - 3 may be disposed to pass through the banks B1 and B2 at a second position in the second direction (y direction). In addition, in the case of the second bank B2 , the first and second directions in the second direction (y-direction) are taken into consideration when the distance between the second core region 124 and the peripheral region 120 and the corresponding wiring length are considered. may be placed in position. Also, the peripheral region 120 may be disposed between the second bank B2 at the first position in the second direction (y-direction) and the second bank B2 at the second position.

도 1a에 도시된 바와 같이, 본 실시예의 반도체 소자(100)는 제2 방향(y 방향)으로 길쭉한 직사각형 칩의 형태를 가질 수 있다. 직사각형 칩은 제1 방향(x 방향)으로 제1 폭(W1)을 가지며, 제2 방향(y 방향)으로 제2 폭(W2)을 가질 수 있다. 예컨대, 제1 폭(W1)은 5.7㎜이하이고, 제2 폭(W2)는 10.92㎜이하일 수 있다. 물론, 제1 폭(W1), 및 제2 폭(W2)이 상기 수치들에 한정되는 것은 아니다. 본 실시예의 반도체 소자(100)를 가지고 반도체 패키지를 구현할 때, 전술한 칩의 사이즈에 기초하여 반도체 소자(100)는 패키지 기판(도 8a의 200 참조) 상에 제1 방향(x 방향)으로 인접하여 2개가 실장될 수 있다. 또한, 반도체 소자(100)는 x-y 평면 상에 수직하는 제3 방향으로 복수 개가 적층되어 적층 구조체(도 8a의 100S1, 100S2 참조)를 구성할 수 있다. 반도체 소자(100)와 유사하게, 적층 구조체(100S1, 100S2)는 패키지 기판(200) 상에 제1 방향(x 방향)으로 인접하여 2개가 실장될 수 있다. 본 실시예의 반도체 소자(100)를 포함한 반도체 패키지에 대해서는, 도 8a 내지 도 10b의 설명 부분에서 좀더 상세히 설명한다.As shown in FIG. 1A , the semiconductor device 100 of the present embodiment may have a shape of a rectangular chip elongated in the second direction (y-direction). The rectangular chip may have a first width W1 in a first direction (x-direction) and a second width W2 in a second direction (y-direction). For example, the first width W1 may be 5.7 mm or less, and the second width W2 may be 10.92 mm or less. Of course, the first width W1 and the second width W2 are not limited to the above numerical values. When a semiconductor package is implemented using the semiconductor device 100 of the present embodiment, the semiconductor device 100 is adjacent to the package substrate (see 200 of FIG. 8A ) in the first direction (x-direction) based on the size of the above-described chip. Thus, two can be mounted. In addition, a plurality of semiconductor devices 100 may be stacked in a third direction perpendicular to the x-y plane to form a stacked structure (refer to 100S1 and 100S2 of FIG. 8A ). Similar to the semiconductor device 100 , two stacked structures 100S1 and 100S2 may be mounted adjacent to each other in the first direction (x-direction) on the package substrate 200 . The semiconductor package including the semiconductor device 100 of the present embodiment will be described in more detail in the description of FIGS. 8A to 10B .

본 실시예의 반도체 소자(100)에서, 제2 뱅크(B2)가 다양한 사이즈를 가짐에 따라, 제1 뱅크(B1)와 제2 뱅크(B2)를 조합하여, 셀 영역(110)에 다양한 뱅크 구조를 구현할 수 있다. 참고로, 반도체 소자가 기본 사이즈의 제1 뱅크(B1)만을 포함하는 경우, 셀 영역(110) 내의 뱅크 구조는 한정적일 수 밖에 없다. 예컨대, 16Gb의 반도체 소자(100)가 1Gb의 기본 사이즈의 제1 뱅크(B1)만을 포함하는 경우, 셀 영역(110)에는 16개의 제1 뱅크(B1)을 가지고, 1*16, 2*8, 및 4*4 배치 구조만이 가능할 수 있다. 그에 반해, 16Gb의 반도체 소자(100)가 1Gb의 기본 사이즈의 제1 뱅크(B1)와 0.5Gb의 1/2의 사이즈의 제2 뱅크(B2)를 함께 포함하는 경우, 셀 영역(110)에는 15개의 제1 뱅크(B1)와 2개의 제2 뱅크(B2)를 가지고, 3*5 + 0.5*2 등과 같은 배치 구조가 가능해질 수 있다. 물론, 셀 영역(110) 내의 뱅크 구조는 제2 뱅크(B2)의 다양한 사이즈에 기초하여, 보다 다양하게 변경될 수 있다.In the semiconductor device 100 of the present embodiment, as the second bank B2 has various sizes, the first bank B1 and the second bank B2 are combined to form various bank structures in the cell region 110 . can be implemented. For reference, when the semiconductor device includes only the first bank B1 of the basic size, the bank structure in the cell region 110 is inevitably limited. For example, when the 16 Gb semiconductor device 100 includes only the first bank B1 having a basic size of 1 Gb, 16 first banks B1 are included in the cell region 110, and 1*16, 2*8 , and only 4*4 arrangement structures may be possible. On the other hand, when the 16 Gb semiconductor device 100 includes the first bank B1 having a basic size of 1 Gb and the second bank B2 having a size of 1/2 of 0.5 Gb together, the cell region 110 has With 15 first banks B1 and two second banks B2, an arrangement structure such as 3*5 + 0.5*2 may be possible. Of course, the bank structure in the cell region 110 may be more variously changed based on various sizes of the second bank B2 .

본 실시예의 반도체 소자(100)는, 제2 방향(y 방향)으로 길쭉한 직사각형 칩의 형태를 가지고, 복수 개가 적층된 형태의 적층 구조체를 구성할 수 있다. 또한, 적층 구조체는, 직사각형 칩의 형태에 기초하여, 패키지 기판(200) 상에 2개 인접하여 배치되어 반도체 패키지를 구성할 수 있으며, 이러한 반도체 패키지는 JEDEC(Joint Electron Device Engineering Council)의 패키지 사이즈의 표준 규격을 만족시키면서, 대폭 증가한 메모리 용량을 가질 수 있다.The semiconductor device 100 of the present embodiment may have a rectangular chip shape elongated in the second direction (y-direction), and may constitute a stacked structure in which a plurality of semiconductor devices are stacked. In addition, based on the shape of a rectangular chip, two stacked structures may be disposed adjacent to each other on the package substrate 200 to constitute a semiconductor package, and such a semiconductor package is a package size of the Joint Electron Device Engineering Council (JEDEC) It is possible to have a significantly increased memory capacity while satisfying the standard specification of

도 2a 내지 도 3b는 본 발명의 일 실시예들에 따른 셀 영역과 페리 영역을 포함한 반도체 소자들에 대한 평면도들이다. 도 1a 내지 도 1d의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.2A to 3B are plan views of semiconductor devices including a cell region and a peripheral region according to embodiments of the present invention. Contents already described in the description part of FIGS. 1A to 1D will be briefly described or omitted.

도 2a 및 도 2b를 참조하면, 본 실시예의 반도체 소자(100a)는 페리 영역(120a)의 구조, 및 그에 따른 셀 영역(110a)의 제1 뱅크(B1)의 구조에서, 도 1a의 반도체 소자(100)와 다를 수 있다. 구체적으로, 본 실시예의 반도체 소자(100a)에서, 페리 영역(120a)는 제1 페리 영역(P1)과 제2 페리 영역(P2)을 포함할 수 있다. 제1 페리 영역(P1)은 도 1a의 반도체 소자(100)의 제1 페리 영역(P1)과 실질적으로 동일할 수 있다. 그에 따라, 제1 페리 영역(P1)은 제2 방향(y 방향)의 첫 번째 위치의 뱅크(B1, B2)와 두 번째 위치의 뱅크(B1, B2) 사이에 배치되고, 제1 방향(x 방향)으로 연장할 수 있다.Referring to FIGS. 2A and 2B , the semiconductor device 100a of this embodiment has the structure of the peripheral region 120a and the structure of the first bank B1 of the cell region 110a according to the structure of the semiconductor device 100a of FIG. 1A . (100) may be different. Specifically, in the semiconductor device 100a of the present exemplary embodiment, the peripheral region 120a may include a first peripheral region P1 and a second peripheral region P2 . The first peripheral region P1 may be substantially the same as the first peripheral region P1 of the semiconductor device 100 of FIG. 1A . Accordingly, the first peripheral region P1 is disposed between the banks B1 and B2 at the first position in the second direction (y direction) and the banks B1 and B2 at the second position, and in the first direction (x). direction) can be extended.

제2 페리 영역(P2)은 제2 방향(y 방향)으로 반도체 소자(100a)의 최외곽 쪽에 배치되고, 제1 방향(x 방향)으로 연장할 수 있다. 예컨대, 제2 페리 영역(P2)은 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)의 외부에 배치될 수 있다. 또한, 제1 페리 영역(P1)과 제2 페리 영역(P2) 사이에 제2 방향(y 방향)의 두 번째 위치의 뱅크(B1, B2)와 세 번째 위치의 제1 뱅크(B1)가 배치될 수 있다.The second peripheral region P2 may be disposed on the outermost side of the semiconductor device 100a in the second direction (y-direction) and may extend in the first direction (x-direction). For example, the second peripheral region P2 may be disposed outside the first bank B1 at a third position in the second direction (y-direction). Also, the banks B1 and B2 at the second position in the second direction (y-direction) and the first bank B1 at the third position are disposed between the first and second peripheral regions P1 and P2. can be

제2 페리 영역(P2)이 제2 방향(y 방향)으로 반도체 소자(100a)의 외곽 부분에 배치됨에 따라, 셀 영역(110a)에서 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)이 제2 방향(y 방향)으로 상부 쪽에 배치될 수 있다. 예컨대, 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)은 세 번째 위치의 제1 뱅크(B1)와 제2 페리 영역(P2) 사이에 배치될 수 있다.As the second peripheral region P2 is disposed at the outer portion of the semiconductor device 100a in the second direction (y-direction), the second core region of the first bank B1 at a third position in the cell region 110a 124 may be disposed on the upper side in the second direction (y-direction). For example, the second core area 124 of the first bank B1 at the third location may be disposed between the first bank B1 at the third location and the second peripheral area P2 .

한편, 도 2b를 통해 알 수 있듯이, 배선(130a)은 제1 배선(130-1), 제2 배선(130-2), 및 제4 배선(130-4)을 포함할 수 있다. 제1 배선(130-1)은 페리 영역(120a) 상에 배치될 수 있다. 제2 배선(130-2)은 제2 방향(y 방향)의 첫 번째 내지 세 번째 위치의 뱅크(B1, B2)의 제2 코어 영역(124)의 회로들을 페리 영역(120a)의 제1 배선(130-1)으로 연결할 수 있다. 좀더 구체적으로, 제2 배선(130-2)은 제2 방향(y 방향)의 첫 번째 및 두 번째 위치의 뱅크(B1, B2)의 제2 코어 영역(124)의 회로들을 제1 페리 영역(P1)의 제1 배선(130-1)으로 연결하고, 또한, 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)의 회로들을 제2 페리 영역(P2)의 제1 배선(130-1)으로 연결할 수 있다. 제4 배선(130-4)은 제1 페리 영역(P1)의 제1 배선(130-1)을 제2 페리 영역(P2)의 제1 배선(130-1)으로 연결할 수 있다. 제4 배선(130-4)은 제1 추가 페리 영역(AP1) 상에 배치될 수 있다. Meanwhile, as can be seen from FIG. 2B , the wiring 130a may include a first wiring 130-1, a second wiring 130-2, and a fourth wiring 130-4. The first wiring 130 - 1 may be disposed on the peripheral region 120a. The second wiring 130 - 2 connects the circuits in the second core region 124 of the banks B1 and B2 at first to third positions in the second direction (y direction) to the first wiring in the peripheral region 120a. (130-1) can be connected. More specifically, the second wiring 130 - 2 connects the circuits of the second core region 124 of the banks B1 and B2 at first and second positions in the second direction (y direction) to the first peripheral region ( The circuits in the second core region 124 of the first bank B1 at the third position in the second direction (y-direction) are connected to the first wiring 130-1 of P1) and are connected to the second peripheral region. It may be connected to the first wiring 130-1 of (P2). The fourth interconnection 130 - 4 may connect the first interconnection 130 - 1 of the first peripheral region P1 to the first interconnection 130 - 1 of the second peripheral region P2 . The fourth wiring 130 - 4 may be disposed on the first additional peripheral area AP1 .

본 실시예의 반도체 소자(100a)에서, 뱅크(B1, B2) 내의 메모리 셀(112)로의 데이터의 입출력은, 다음과 같은 과정을 통해 이루어질 수 있다. 제2 방향(y 방향)의 첫 번째와 두 번째 위치의 뱅크(B1, B2)의 메모리 셀(112)로부터의 데이터는 해당 뱅크의 제2 코어 영역(124)을 거쳐 제1 페리 영역(P1)으로 전달되고, 제1 페리 영역(P1)에서 제4 배선(130-4)을 통해 제2 페리 영역(P2) 상에 배치된 입출력용 패드들(도 4의 140 참조)로 전달되는 식으로 출력될 수 있다. 또한, 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)의 메모리 셀(112)로부터의 데이터는 해당 뱅크의 제2 코어 영역(124)을 거쳐 제2 페리 영역(P2)으로 전달된 후, 바로 제2 페리 영역(P2) 상에 배치된 입출력용 패드들(140)로 전달되는 식으로 출력될 수 있다. 반대로, 입출력용 패드들(140)로부터의 데이터는, 제2 페리 영역(P2), 제1 페리 영역(P1), 및 해당 뱅크의 제2 코어 영역(124)을 거쳐 해당 뱅크의 메모리 셀(112)로 전달되거나, 또는 제2 페리 영역(P2), 및 해당 뱅크의 제2 코어 영역(124)을 거쳐 해당 뱅크의 메모리 셀(112)로 전달되는 식으로 입력될 수 있다.In the semiconductor device 100a of the present embodiment, data input/output to the memory cells 112 in the banks B1 and B2 may be performed through the following process. Data from the memory cells 112 of the banks B1 and B2 in the first and second positions in the second direction (y direction) passes through the second core region 124 of the corresponding bank to the first peripheral region P1 . is transmitted from the first peripheral region P1 to the input/output pads (see 140 of FIG. 4 ) disposed on the second peripheral region P2 through the fourth wiring 130-4. can be In addition, data from the memory cell 112 of the first bank B1 at the third position in the second direction (y-direction) goes to the second peripheral region P2 through the second core region 124 of the bank. After being transferred, the output may be directly transferred to the input/output pads 140 disposed on the second peripheral region P2 . Conversely, data from the input/output pads 140 passes through the second peripheral region P2 , the first peripheral region P1 , and the second core region 124 of the corresponding bank to the memory cells 112 of the corresponding bank. ) or through the second peripheral region P2 and the second core region 124 of the corresponding bank to the memory cell 112 of the corresponding bank.

본 실시예의 반도체 소자(100a)에서, 제2 페리 영역(P2)이 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)의 외부에 추가적으로 배치되고, 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)가 제2 페리 영역(P2)에 바로 인접하여 배치될 수 있다. 그에 따라, 도 1a의 반도체 소자(100)에서와 같은, 뱅크(B1, B2)를 통과하여 길게 연장하는 제3 배선(130-3)이 존재하지 않을 수 있다. 또한, 제4 배선(130-4)이 제1 추가 페리 영역(AP1) 상에 배치되므로, 별도의 배선 영역이 필요하거나, 또는 배선이 뱅크를 통과해야 하는 등의 문제는 발생하지 않을 수 있다. 더 나아가, 본 실시예의 반도체 소자(100a)에서는, 제2 페리 영역(P2)에 입출력용 패드들(140)이 배치되고, 그에 따라, 제2 페리 영역(P2)의 제1 배선(130-1)이 패드들(140)에 바로 연결될 수 있으므로, 도 1a의 반도체 소자(100)에서와 같은 재배선이 불필요할 수 있다. 결과적으로, 본 실시예의 반도체 소자(100a)는, 페리 영역(120a)의 구조와 셀 영역(110a)의 뱅크(B1, B2) 구조에 기초하여, 메모리 셀(112)로의 데이터의 입출력이 매우 용이하고 신속하게 이루어질 수 있다.In the semiconductor device 100a of the present embodiment, the second peripheral region P2 is additionally disposed outside the first bank B1 at the third position in the second direction (y-direction), and the first bank at the third position The second core region 124 of (B1) may be disposed immediately adjacent to the second peripheral region P2. Accordingly, as in the semiconductor device 100 of FIG. 1A , the third wiring 130 - 3 extending long through the banks B1 and B2 may not exist. Also, since the fourth wiring 130 - 4 is disposed on the first additional peripheral area AP1 , a problem such as a need for a separate wiring area or a wiring having to pass through a bank may not occur. Furthermore, in the semiconductor device 100a of the present exemplary embodiment, input/output pads 140 are disposed in the second peripheral region P2 , and accordingly, the first wiring 130 - 1 of the second peripheral region P2 . ) may be directly connected to the pads 140 , so rewiring as in the semiconductor device 100 of FIG. 1A may not be necessary. As a result, in the semiconductor device 100a of this embodiment, based on the structure of the peripheral region 120a and the structure of the banks B1 and B2 of the cell region 110a, data input/output to and from the memory cell 112 is very easy. and can be done quickly.

한편, 본 실시예의 반도체 소자(100a), 역시, 제2 방향(y 방향)으로 길쭉한 직사각형 칩의 형태를 가질 수 있다. 직사각형 칩은 제1 방향(x 방향)으로 5.7㎜이하의 제1 폭(W1)을 가지며, 제2 방향(y 방향)으로 10.92㎜이하의 제2 폭(W2)을 가질 수 있다. 물론, 제1 폭(W1)과 제2 폭(W2)이 상기 수치에 한정되는 것은 아니다. 다만, 본 실시예의 반도체 소자(100a)의 경우, 제2 페리 영역(P2)을 더 포함하기 때문에, 도 1a의 반도체 소자(100)와 비교하여, 뱅크(B1, B2) 및 제2 코어 영역(124) 중 적어도 하나는 제2 방향(y 방향)의 폭이 작을 수 있다.Meanwhile, the semiconductor device 100a of the present embodiment may also have the shape of a rectangular chip elongated in the second direction (y-direction). The rectangular chip may have a first width W1 of 5.7 mm or less in the first direction (x-direction) and a second width W2 of 10.92 mm or less in the second direction (y-direction). Of course, the first width W1 and the second width W2 are not limited to the above numerical values. However, in the case of the semiconductor device 100a of the present embodiment, since the second peripheral region P2 is further included, the banks B1 and B2 and the second core region ( 124) may have a small width in the second direction (y-direction).

도 3a 및 도 3b를 참조하면, 본 실시예의 반도체 소자(100b)는 페리 영역(120a)의 구조, 및 그에 따른 셀 영역(110b)의 제1 뱅크(B1)의 구조에서, 도 2a의 반도체 소자(100a)와 다를 수 있다. 구체적으로, 본 실시예의 반도체 소자(100b)에서, 페리 영역(120b)는, 도 2a의 반도체 소자(100a)와 유사하게, 제1 페리 영역(P1)과 제2 페리 영역(P2)을 포함할 수 있다. 제1 페리 영역(P1)은 도 2a의 반도체 소자(100a)의 제1 페리 영역(P1)과 실질적으로 동일할 수 있다. 그에 따라, 제1 페리 영역(P1)은 제2 방향(y 방향)의 첫 번째 위치의 뱅크(B1, B2)와 두 번째 위치의 뱅크(B1, B2) 사이에 배치되고, 제1 방향(x 방향)으로 연장할 수 있다.Referring to FIGS. 3A and 3B , the semiconductor device 100b of this embodiment has the structure of the peripheral region 120a and the structure of the first bank B1 of the cell region 110b according to the structure of the semiconductor device 100b of FIG. 2A . (100a) may be different. Specifically, in the semiconductor device 100b of the present embodiment, the peripheral region 120b may include a first peripheral region P1 and a second peripheral region P2, similarly to the semiconductor device 100a of FIG. 2A . can The first peripheral region P1 may be substantially the same as the first peripheral region P1 of the semiconductor device 100a of FIG. 2A . Accordingly, the first peripheral region P1 is disposed between the banks B1 and B2 at the first position in the second direction (y direction) and the banks B1 and B2 at the second position, and in the first direction (x). direction) can be extended.

그러나 도 2a의 반도체 소자(100a)와 달리, 제2 페리 영역(P2)은, 제2 방향(y 방향)의 두 번째의 뱅크(B1, B2)와 세 번째 위치의 제1 뱅크(B1)의 사이에 배치되고, 제1 방향(x 방향)으로 연장될 수 있다. 또한, 제1 페리 영역(P1)과 제2 페리 영역(P2) 사이에 제2 방향(y 방향)의 두 번째 위치의 뱅크(B1, B2)가 배치될 수 있다.However, unlike the semiconductor device 100a of FIG. 2A , the second peripheral region P2 includes the second banks B1 and B2 in the second direction (y-direction) and the first bank B1 in the third position. It is disposed between and may extend in the first direction (x-direction). Also, the banks B1 and B2 at a second position in the second direction (y-direction) may be disposed between the first and second peripheral regions P1 and P2 .

제2 페리 영역(P2)이 제2 방향(y 방향)의 두 번째의 뱅크(B1, B2)와 세 번째 위치의 제1 뱅크(B1)의 사이에 배치됨에 따라, 셀 영역(110a)에서 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)은 제2 방향(y 방향)으로 하부 쪽에 배치될 수 있다. 예컨대, 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)은 세 번째 위치의 제1 뱅크(B1)와 제2 페리 영역(P2) 사이에 배치될 수 있다.As the second peripheral region P2 is disposed between the second banks B1 and B2 in the second direction (y-direction) and the first bank B1 in the third position, in the cell region 110a, three The second core region 124 of the first bank B1 at the second position may be disposed on the lower side in the second direction (y-direction). For example, the second core area 124 of the first bank B1 at the third location may be disposed between the first bank B1 at the third location and the second peripheral area P2 .

한편, 도 3b를 통해 알 수 있듯이, 배선(130b)은 제1 배선(130-1), 제2 배선(130-2), 및 제4 배선(130-4')을 포함할 수 있다. 제1 배선(130-1)은 페리 영역(120b) 상에 배치될 수 있다. 제2 배선(130-2)은 제2 방향(y 방향)의 첫 번째 내지 세 번째 위치의 뱅크(B1, B2)의 제2 코어 영역(124)의 회로들을 페리 영역(120b)의 제1 배선(130-1)으로 연결할 수 있다. 좀더 구체적으로, 제2 배선(130-2)은 제2 방향(y 방향)의 첫 번째 및 두 번째 위치의 뱅크(B1, B2)의 제2 코어 영역(124)의 회로들을 제1 페리 영역(P1)의 제1 배선(130-1)으로 연결하고, 또한, 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)의 회로들을 제2 페리 영역(P2)의 제1 배선(130-1)으로 연결할 수 있다. 제4 배선(130-4')은 제1 페리 영역(P1)의 제1 배선(130-1)을 제2 페리 영역(P2)의 제1 배선(130-1)으로 연결할 수 있다. 제4 배선(130-4')은 제1 추가 페리 영역(AP1) 상에 배치될 수 있다. Meanwhile, as can be seen from FIG. 3B , the wiring 130b may include a first wiring 130 - 1 , a second wiring 130 - 2 , and a fourth wiring 130 - 4 ′. The first interconnection 130 - 1 may be disposed on the peripheral region 120b. The second wiring 130 - 2 connects the circuits in the second core region 124 of the banks B1 and B2 in the first to third positions in the second direction (y direction) to the first wiring in the peripheral region 120b. (130-1) can be connected. More specifically, the second wiring 130 - 2 connects the circuits of the second core region 124 of the banks B1 and B2 at first and second positions in the second direction (y direction) to the first peripheral region ( The circuits in the second core region 124 of the first bank B1 at the third position in the second direction (y-direction) are connected to the first wiring 130-1 of P1) and are connected to the second peripheral region. It may be connected to the first wiring 130-1 of (P2). The fourth wiring 130 - 4 ′ may connect the first wiring 130 - 1 of the first peripheral region P1 to the first wiring 130 - 1 of the second peripheral region P2 . The fourth interconnection 130 - 4 ′ may be disposed on the first additional peripheral region AP1 .

한편, 본 실시예의 반도체 소자(100b)에서, 추가 페리 영역(125a)은 제1 내지 제3 추가 페리 영역(AP1, AP2, AP3)을 포함할 수 있다. 제1 추가 페리 영역(AP1)은 제2 뱅크(B2)와 제1 방향(x 방향)으로 왼쪽에서 세 번째 위치의 제1 뱅크(B1) 사이에 배치되고, 제2 방향(y 방향)의 두 번째 위치의 뱅크(B1, B2)에 대응하는 부분에 배치되며, 제2 방향(y 방향)으로 연장할 수 있다. 제2 추가 페리 영역(AP2)은 제2 뱅크(B2)와 제1 방향(x 방향)으로 왼쪽에서 세 번째 위치의 제1 뱅크(B1) 사이에 배치되고, 제2 방향(y 방향)의 첫 번째 위치의 뱅크(B1, B2)에 대응하는 부분에 배치되며, 제2 방향(y 방향)으로 연장할 수 있다. 제3 추가 페리 영역(AP3)은 제2 뱅크(B2)와 제1 방향(x 방향)으로 왼쪽에서 세 번째 위치의 제1 뱅크(B1) 사이에 배치되고, 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)에 대응하는 부분에 배치되며, 제2 방향(y 방향)으로 연장할 수 있다.Meanwhile, in the semiconductor device 100b of the present embodiment, the additional peripheral region 125a may include first to third additional peripheral regions AP1 , AP2 , and AP3 . The first additional peripheral area AP1 is disposed between the second bank B2 and the first bank B1 at a third position from the left in the first direction (x direction), and is disposed between the second bank B2 and the first bank B1 in the second direction (y direction). It is disposed at a portion corresponding to the banks B1 and B2 at the second position, and may extend in the second direction (y-direction). The second additional peripheral area AP2 is disposed between the second bank B2 and the first bank B1 at a third position from the left in the first direction (x-direction), and the first in the second direction (y-direction) It is disposed at a portion corresponding to the banks B1 and B2 at the second position, and may extend in the second direction (y-direction). The third additional peripheral area AP3 is disposed between the second bank B2 and the first bank B1 at a third position from the left in the first direction (x-direction), and is arranged in three directions in the second direction (y-direction). It is disposed in a portion corresponding to the first bank B1 at the second position, and may extend in the second direction (y-direction).

본 실시예의 반도체 소자(100b)에서, 뱅크(B1, B2) 내의 메모리 셀(112)로의 데이터의 입출력은, 다음과 같은 과정을 통해 이루어질 수 있다. 제2 방향(y 방향)의 첫 번째와 두 번째 위치의 뱅크(B1, B2)의 메모리 셀(112)로부터의 데이터는 해당 뱅크의 제2 코어 영역(124)을 거쳐 제1 페리 영역(P1)으로 전달되고, 제1 페리 영역(P1)에서 재배선을 통해 칩의 외곽에 배치된 입출력용 패드들(140)로 전달되는 식으로 출력될 수 있다. 또한, 제2 방향(y 방향)의 세 번째 위치의 제1 뱅크(B1)의 메모리 셀(112)로부터의 데이터는 해당 뱅크의 제2 코어 영역(124)을 거쳐 제2 페리 영역(P2)으로 전달되고, 제4 배선(130-4')을 통해 제1 페리 영역(P1)으로 전달되며, 제1 페리 영역(P1)에서 재배선을 통해 입출력용 패드들(140)로 전달되는 식으로 출력될 수 있다. 반대로, 입출력용 패드들(140)로부터의 데이터는, 재배선, 제1 페리 영역(P1), 및 해당 뱅크의 제2 코어 영역(124)을 거쳐 해당 뱅크의 메모리 셀(112)로 전달되거나, 또는 재배선, 제1 페리 영역(P1), 제2 페리 영역(P2), 및 해당 뱅크의 제2 코어 영역(124)을 거쳐 해당 뱅크의 메모리 셀(112)로 전달되는 식으로 입력될 수 있다.In the semiconductor device 100b of the present embodiment, data input/output to the memory cells 112 in the banks B1 and B2 may be performed through the following process. Data from the memory cells 112 of the banks B1 and B2 in the first and second positions in the second direction (y direction) passes through the second core region 124 of the corresponding bank to the first peripheral region P1 . is transmitted to, and may be output in such a way that it is transmitted to the input/output pads 140 disposed outside the chip through redistribution in the first peripheral region P1 . In addition, data from the memory cell 112 of the first bank B1 at the third position in the second direction (y-direction) goes to the second peripheral region P2 through the second core region 124 of the bank. is transmitted to the first peripheral region P1 through the fourth wiring 130 - 4 ′, and is transmitted from the first peripheral region P1 to the input/output pads 140 through the redistribution. can be Conversely, data from the input/output pads 140 is transferred to the memory cell 112 of the corresponding bank through the redistribution, the first peripheral region P1, and the second core region 124 of the corresponding bank, or Alternatively, the input may be transmitted to the memory cell 112 of the corresponding bank through the redistribution, the first peripheral region P1 , the second peripheral region P2 , and the second core region 124 of the corresponding bank. .

본 실시예의 반도체 소자(100b)에서, 제2 페리 영역(P2)이 제2 방향(y 방향)의 두 번째의 뱅크(B1, B2)와 세 번째 위치의 제1 뱅크(B1) 사이에 추가적으로 배치되고, 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)이 제2 페리 영역(P2)에 바로 인접하여 배치될 수 있다. 그에 따라, 도 1a의 반도체 소자(100)에서와 같은, 뱅크(B1, B2)를 통과하여 길게 연장하는 제3 배선(130-3)이 존재하지 않을 수 있다. 또한, 제4 배선(130-4')이 제1 추가 페리 영역(AP1) 상에 배치되므로, 별도의 배선 영역이 필요하거나, 또는 배선이 뱅크를 통과해야 하는 등의 문제는 발생하지 않을 수 있다. 결과적으로, 본 실시예의 반도체 소자(100b)는, 페리 영역(120b)의 구조와 셀 영역(110b)의 뱅크(B1, B2) 구조에 기초하여, 메모리 셀(112)로의 데이터의 입출력이 매우 용이하고 신속하게 이루어질 수 있다.In the semiconductor device 100b of the present embodiment, the second peripheral region P2 is additionally disposed between the second banks B1 and B2 in the second direction (y-direction) and the first bank B1 in the third position. and the second core region 124 of the first bank B1 at the third position may be disposed immediately adjacent to the second peripheral region P2 . Accordingly, as in the semiconductor device 100 of FIG. 1A , the third wiring 130 - 3 extending long through the banks B1 and B2 may not exist. In addition, since the fourth wiring 130 - 4 ′ is disposed on the first additional peripheral area AP1 , a problem such as a need for a separate wiring area or a wiring having to pass through a bank may not occur. . As a result, in the semiconductor device 100b of this embodiment, based on the structure of the peripheral region 120b and the structure of the banks B1 and B2 of the cell region 110b, data input/output to and from the memory cell 112 is very easy. and can be done quickly.

한편, 본 실시예의 반도체 소자(100b)는, 도 2a의 반도체 소자(100a)와 비교하여, 제2 방향(y 방향)으로 제2 페리 영역(P2)과 세 번째 위치의 제1 뱅크(B1)의 제2 코어 영역(124)의 위치만 변경되었으므로, 제1 방향(x 방향)의 제1 폭(W1)과 제2 방향(y 방향)의 제2 폭(W2)은 도 2a의 반도체 소자(100a)의 제1 폭(W1) 및 제2 폭(W2)과 실질적으로 동일할 수 있다.Meanwhile, the semiconductor device 100b of this embodiment has a second peripheral region P2 in the second direction (y-direction) and a first bank B1 at a third position, compared to the semiconductor device 100a of FIG. 2A . Since only the position of the second core region 124 of , is changed, the first width W1 in the first direction (x-direction) and the second width W2 in the second direction (y-direction) are the semiconductor device ( 100a) may be substantially the same as the first width W1 and the second width W2.

도 4는 본 발명의 일 실시예에 따른 패드 구조를 포함한 반도체 소자에 대한 평면도이다. 도 1a 내지 도 3b의 설명 부분에서 이미 설명한 내용을 간단히 설명하거나 생략한다.4 is a plan view of a semiconductor device including a pad structure according to an embodiment of the present invention. The content already described in the description part of FIGS. 1A to 3B will be briefly described or omitted.

도 4를 참조하면, 본 실시예의 반도체 소자(100a)는, "L"자 형태의 칩 패드(CP)를 포함할 수 있다. 칩 패드(CP)는 패키지용 제1 패드(140)와 테스트용 제2 패드(150)를 포함할 수 있다. 제1 패드(140)는 반도체 소자(100a)가 패키지 기판(도 8a의 200 참조) 상에 와이어 본딩을 통해 실장될 때, 와이어에 연결되는 패드에 해당할 수 있다. 제2 패드(150)는 반도체 소자(100a)가 정상인지 테스트할 때 사용하는 패드일 수 있고, 테스트 후에는 이용되지 않은 패드일 수 있다.Referring to FIG. 4 , the semiconductor device 100a according to the present exemplary embodiment may include an “L”-shaped chip pad CP. The chip pad CP may include a first pad 140 for a package and a second pad 150 for a test. The first pad 140 may correspond to a pad connected to a wire when the semiconductor device 100a is mounted on a package substrate (see 200 of FIG. 8A ) through wire bonding. The second pad 150 may be a pad used to test whether the semiconductor device 100a is normal, or a pad not used after the test.

제1 패드(140)는 제2 페리 영역(AP2) 상에 배치될 수 있고, 제1 방향(x 방향)을 따라 배치될 수 있다. 도 4에서, 제1 패드(140)가 제1 방향(x 방향)을 따라 1열로 배치되고 있지만, 실시예에 따라, 제1 패드(140)는 2열 이상으로 배치될 수도 있다. 한편, 명확하게 구별하고 있지 않지만, 제1 패드(140)는 데이터 패드, 커맨드 패드, 및 파워/그라운드 패드 등으로 구별될 수 있다. 여기서, 데이터 패드를 통해 데이터들이 전송되고, 커맨드 패드를 통해 커맨드가 전송되며, 파워/그라운드 패드를 통해 파워와 그라운드 전압이 인가될 수 있다. 일반적으로 데이터 패드와 파워/그라운드 패드는 양쪽 외곽 쪽에 배치되고, 커맨드 패드는 중앙 부분에 배치될 수 있다. 그러나 데이터 패드, 커맨드 패드, 및 파워/그라운드 패드의 위치가 전술한 위치에 한정되는 것은 아니다.The first pad 140 may be disposed on the second peripheral area AP2 and may be disposed along the first direction (x-direction). In FIG. 4 , the first pads 140 are arranged in one row along the first direction (x-direction), but according to an embodiment, the first pads 140 may be arranged in two or more rows. Meanwhile, although not clearly distinguished, the first pad 140 may be divided into a data pad, a command pad, and a power/ground pad. Here, data may be transmitted through the data pad, a command may be transmitted through the command pad, and power and ground voltage may be applied through the power/ground pad. In general, the data pad and the power/ground pad may be disposed at both outer sides, and the command pad may be disposed at the center portion. However, the positions of the data pad, the command pad, and the power/ground pad are not limited to the above-described positions.

제2 패드(150)는 제2 페리 영역(AP2)에 인접하는 변 부분에 배치될 수 있다. 예컨대, 제2 패드(150)는 제2 페리 영역(AP2)에 인접하는 오른쪽 변 부분에 배치되고, 제2 방향(y 방향)을 따라 배치될 수 있다. 그러나 그에 한하지 않고, 제2 패드(150)는 제2 페리 영역(AP2)에 인접하는 왼쪽 변 부분에 배치될 수도 있다. 한편, 제2 패드(150)의 기능상, 제2 패드(150)는 제2 페리 영역(AP2)과 마주보는 변 부분에 배치될 수도 있다. 그러나 그러한 패드 구조의 경우 "L"자 형태를 벗어날 수 있다.The second pad 150 may be disposed on a side portion adjacent to the second peripheral area AP2 . For example, the second pad 150 may be disposed on a right side portion adjacent to the second peripheral area AP2 and may be disposed along the second direction (y-direction). However, the present invention is not limited thereto, and the second pad 150 may be disposed on the left side adjacent to the second peripheral area AP2 . Meanwhile, due to the function of the second pad 150 , the second pad 150 may be disposed on a side portion facing the second peripheral area AP2 . However, in the case of such a pad structure, it may deviate from the "L" shape.

한편, 본 실시예의 반도체 소자(100a)는 도 2a의 반도체 소자(100a)일 수 있다. 그에 따라, 본 실시예의 반도체 소자(100a)에서, 페리 영역(120a)은 제1 페리 영역(P1)과 제2 페리 영역(P2)을 포함하고, 제2 페리 영역(P2)은 제2 방향(y 방향)으로 반도체 소자(100a)의 최외곽에 배치될 수 있다. 또한, 제2 방향(y 방향)의 세 번째의 제1 뱅크(B1)의 제2 코어 영역(124)은 세 번째의 제1 뱅크(B1)의 상부 쪽에 배치되어 제2 페리 영역(P2)에 바로 인접할 수 있다. 그러나 본 실시예의 반도체 소자(100a)가 도 2a의 반도체 소자(100a)에 한정되는 것은 아니다. 예컨대, 본 실시예의 반도체 소자(100a)는 제1a의 반도체 소자(100) 또는 도 3a의 반도체 소자(100b)일 수도 있다.Meanwhile, the semiconductor device 100a of the present embodiment may be the semiconductor device 100a of FIG. 2A . Accordingly, in the semiconductor device 100a of the present embodiment, the peripheral region 120a includes a first peripheral region P1 and a second peripheral region P2, and the second peripheral region P2 is formed in the second direction ( y-direction), and may be disposed at the outermost portion of the semiconductor device 100a. In addition, the second core region 124 of the third first bank B1 in the second direction (y-direction) is disposed on the upper side of the third first bank B1 and is in the second peripheral region P2. can be directly adjacent. However, the semiconductor device 100a of the present embodiment is not limited to the semiconductor device 100a of FIG. 2A . For example, the semiconductor device 100a of the present embodiment may be the first semiconductor device 100 or the semiconductor device 100b of FIG. 3A .

본 실시예의 반도체 소자(100a)는 "L"자 형태의 칩 패드(CP)를 포함함으로써, 칩 테스트 시에 이용 가능한 패드의 수를 증가시키고, 또한, 요구되는 반도체 패키지의 사이즈에 맞춰 용이하게 패키징이 수행되도록 할 수 있다. 예컨대, 본 실시예의 반도체 소자(100a)에서, 제2 페리 영역(P2)이 배치된 단변 부분에 패키징 시에 필요한 제1 패드(140)를 배치하고, 인접하는 장변 부분에 테스트 시에 필요한 제2 패드(150)를 배치함으로써, 칩 테스트 시에 활용 가능한 패드의 수를 늘릴 수 있고, 또한, 패키징 시의 패드가 한쪽 변에 몰아서 배치되기 때문에, 반도체 패키지의 요구되는 사이즈에 맞춰 반도체 소자(100a)가 패키지 기판(200) 상에 용이하게 배치될 수 있다. 제1 패드(140)와 패키지 기판(200) 사이의 연결 구조에 대해서는 도 8a 내지 도 10b의 설명 부분에서 좀더 상세히 설명한다.The semiconductor device 100a of the present embodiment includes the "L"-shaped chip pads CP, thereby increasing the number of pads available for chip testing, and easily packaging according to the required size of the semiconductor package. can make this happen. For example, in the semiconductor device 100a of the present embodiment, the first pad 140 required for packaging is disposed on the short side portion where the second peripheral region P2 is disposed, and the second pad 140 required for testing is disposed on the adjacent long side portion. By disposing the pads 150, the number of pads that can be used during chip testing can be increased, and since the pads are arranged on one side during packaging, the semiconductor device 100a can be used according to the required size of the semiconductor package. may be easily disposed on the package substrate 200 . A connection structure between the first pad 140 and the package substrate 200 will be described in more detail with reference to FIGS. 8A to 10B .

도 5a 내지 도 7b는 본 발명의 일 실시예들에 따른 패드 구조 및 패드로 연결되는 배선의 구조를 포함하는 반도체 소자들에 대한 평면도들로서, 도 5a 및 도 5b는 도 1a의 반도체 소자에 대응하고, 도 6a 및 도 6b는 도 2a의 반도체 소자에 대응할 수 있다. 도 1a 내지 도 4의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.5A to 7B are plan views of semiconductor devices including a pad structure and a structure of a wiring connected to the pad according to an embodiment of the present invention, wherein FIGS. 5A and 5B correspond to the semiconductor device of FIG. 1A, and , FIGS. 6A and 6B may correspond to the semiconductor device of FIG. 2A . Contents already described in the description part of FIGS. 1A to 4 will be briefly described or omitted.

도 5a 및 도 5b를 참조하면, 본 실시예의 반도체 소자(100)는 패키지용 제1 패드(140a)를 포함할 수 있다. 제1 패드(140a)는 반도체 소자(100)의 단변에 배치된 제1 부분 패드(142)와 장변에 배치된 제2 부분 패드(144)를 포함할 수 있다. 예컨대, 제1 부분 패드(142)는 커맨드 패드이고, 제2 부분 패드(144)는 데이터 패드일 수 있다. 한편, 파워/그라운드 패드는 제1 부분 패드(142) 및 제2 부분 패드(144) 중 적어도 하나에 포함될 수 있다. 덧붙여, 도 5a 및 도 5b의 반도체 소자(100)는 도 1a의 반도체 소자(100)가 180° 회전된 형태에 대응할 수 있다.5A and 5B , the semiconductor device 100 according to the present embodiment may include a first pad 140a for a package. The first pad 140a may include a first partial pad 142 disposed on a short side of the semiconductor device 100 and a second partial pad 144 disposed on a long side of the semiconductor device 100 . For example, the first partial pad 142 may be a command pad, and the second partial pad 144 may be a data pad. Meanwhile, the power/ground pad may be included in at least one of the first partial pad 142 and the second partial pad 144 . In addition, the semiconductor device 100 of FIGS. 5A and 5B may correspond to a shape in which the semiconductor device 100 of FIG. 1A is rotated by 180°.

도 5b에 도시된 바와 같이, 본 실시예의 반도체 소자(100)는, 제1 패드(140a)의 구조를 가지고, 페리 영역(120)의 배선(130), 예컨대, 제1 배선(130-1)을 제1 패드(140a)로 연결하는 재배선(160)을 포함할 수 있다. 재배선(160)은 제1 재배선(162)과 제2 재배선(164)을 포함할 수 있다. 제1 재배선(162)은 페리 영역(120)의 배선(130)을 제1 부분 패드(142)로 연결하고, 제2 재배선(164)은 페리 영역(120)의 배선(130)을 제2 부분 패드(144)로 연결할 수 있다.As shown in FIG. 5B , the semiconductor device 100 according to the present embodiment has a structure of a first pad 140a and a wiring 130 of the peripheral region 120 , for example, a first wiring 130 - 1 . may include a redistribution 160 for connecting to the first pad 140a. The redistribution 160 may include a first redistribution 162 and a second redistribution 164 . The first redistribution 162 connects the wiring 130 of the peripheral region 120 to the first partial pad 142 , and the second redistribution 164 forms the wiring 130 of the peripheral region 120 . It can be connected by a two-part pad 144 .

도 6a 및 도 6b를 참조하면, 본 실시예의 반도체 소자(100a)는 패키지용 제1 패드(140)를 포함할 수 있다. 제1 패드(140)는 반도체 소자(100a)의 제2 페리 영역(P2)에 배치되고, 제1 방향(x 방향)을 따라 배치될 수 있다. 구별하여 도시하지는 않았지만, 제1 패드(140)는, 데이터 패드, 커맨드 패드, 파워/그라운드 패드를 포함할 수 있다. 예컨대, 데이터 패드와 파워/드라운드 패드는 양쪽 외곽 쪽에 배치되고, 커맨드 패드는 중앙 부분에 배치될 수 있다.6A and 6B , the semiconductor device 100a of the present embodiment may include a first pad 140 for a package. The first pad 140 may be disposed in the second peripheral region P2 of the semiconductor device 100a and may be disposed in a first direction (x-direction). Although not separately illustrated, the first pad 140 may include a data pad, a command pad, and a power/ground pad. For example, the data pad and the power/drown pad may be disposed at both outer sides, and the command pad may be disposed at the center portion.

도 6b에 도시된 바와 같이, 본 실시예의 반도체 소자(100a)는, 제1 패드(140)의 구조를 가지고, 별도의 재배선을 포함하지 않을 수 있다. 다시 말해서, 제2 페리 영역(P2)의 제1 배선(130-1)은 별도의 재배선없이 제1 패드(140)에 바로 연결될 수 있다. 또한, 제1 페리 영역(P1)의 제1 배선(130-1)은 제4 배선(130-4)을 통해 제1 페리 영역(P1)의 제1 배선(130-1)에 연결되고, 제1 페리 영역(P1)의 제1 배선(130-1)은 별도의 재배선없이 제1 패드(140)에 바로 연결될 수 있다.As shown in FIG. 6B , the semiconductor device 100a of the present embodiment may have a structure of the first pad 140 and may not include a separate redistribution. In other words, the first wiring 130 - 1 of the second peripheral region P2 may be directly connected to the first pad 140 without a separate redistribution. In addition, the first wiring 130 - 1 of the first peripheral region P1 is connected to the first wiring 130 - 1 of the first peripheral region P1 through a fourth wiring 130 - 4 , The first wiring 130 - 1 of the first peripheral region P1 may be directly connected to the first pad 140 without a separate redistribution.

도 7a 및 도 7b를 참조하면, 본 실시예의 반도체 소자(100c)는 패키지용 제1 패드(140b)를 포함할 수 있다. 제1 패드(140b)는 반도체 소자(100c)의 단변에 배치된 제1 부분 패드(142a)와 장변에 배치된 제2 부분 패드(144a)를 포함할 수 있다. 예컨대, 제1 부분 패드(142a)는 데이트 패드와 커맨드 패드를 포함하고, 제2 부분 패드(144a)는 파워/그라운드 패드를 포함할 수 있다. 그러나 제1 부분 패드(142a)와 제2 부분 패드(144a)의 종류가 전술한 패드들에 한정되는 것은 아니다.7A and 7B , the semiconductor device 100c of the present embodiment may include a first pad 140b for a package. The first pad 140b may include a first partial pad 142a disposed on a short side of the semiconductor device 100c and a second partial pad 144a disposed on a long side of the semiconductor device 100c. For example, the first partial pad 142a may include a data pad and a command pad, and the second partial pad 144a may include a power/ground pad. However, the types of the first partial pad 142a and the second partial pad 144a are not limited to the aforementioned pads.

도 7b에 도시된 바와 같이, 본 실시예의 반도체 소자(100c)는, 제1 패드(140b)의 구조를 가지고, 제2 페리 영역(P2)의 제1 배선(130-1) 중 일부를 제2 부분 패드(144a)로 연결하는 재배선(160a)을 포함할 수 있다. 한편, 제2 페리 영역(P2)의 제1 배선(130-1) 중 일부는 재배선없이 제1 부분 패드(142a)에 바로 연결될 수 있다. 또한, 제1 페리 영역(P1)의 제1 배선(130-1)은 제4 배선(130-4)을 통해 제2 페리 영역(P2)의 제1 배선(130-1)으로 연결되고, 다시, 제2 페리 영역(P2)의 제1 배선(130-1) 중 일부는 재배선(160a)를 통해 제2 부분 패드(144a)로 연결되고, 나머지 일부는 재배선없이 제1 부분 패드(142a)에 바로 연결될 수 있다.As shown in FIG. 7B , the semiconductor device 100c according to the present exemplary embodiment has a structure of a first pad 140b, and a part of the first wiring 130 - 1 of the second peripheral region P2 is formed as a second A redistribution line 160a connected to the partial pad 144a may be included. Meanwhile, a portion of the first wiring 130 - 1 of the second peripheral region P2 may be directly connected to the first partial pad 142a without redistribution. Also, the first wiring 130 - 1 of the first peripheral region P1 is connected to the first wiring 130 - 1 of the second peripheral region P2 through the fourth wiring 130 - 4 , and again , a portion of the first wiring 130 - 1 of the second peripheral region P2 is connected to the second partial pad 144a through the redistribution 160a, and the other portion is connected to the first partial pad 142a without redistribution. ) can be directly connected to

한편, 본 실시예의 반도체 소자(100c)에서, 제1 패드(140b)의 배치 구조만을 제외하고, 셀 영역(110a)의 뱅크(B1, B2) 구조와 페리 영역(120a)의 구조는 도 2a의 반도체 소자(100a)와 실질적으로 동일할 수 있다. 그에 따라, 본 실시예의 반도체 소자(100c)에서, 페리 영역(120a)은 제1 페리 영역(P1)과 제2 페리 영역(P2)을 포함하고, 제2 페리 영역(P2)은 제2 방향(y 방향)으로 반도체 소자(100c)의 최외곽에 배치될 수 있다. 또한, 제2 방향(y 방향)의 세 번째의 제1 뱅크(B1)의 제2 코어 영역(124)은 세 번째의 제1 뱅크(B1)의 상부 쪽에 배치되어 제2 페리 영역(P2)에 바로 인접할 수 있다.Meanwhile, in the semiconductor device 100c of the present embodiment, except for the arrangement structure of the first pad 140b, the structures of the banks B1 and B2 and the peripheral region 120a of the cell region 110a are shown in FIG. 2A . It may be substantially the same as the semiconductor device 100a. Accordingly, in the semiconductor device 100c of the present embodiment, the peripheral region 120a includes a first peripheral region P1 and a second peripheral region P2, and the second peripheral region P2 is formed in the second direction ( y-direction) in the outermost portion of the semiconductor device 100c. In addition, the second core region 124 of the third first bank B1 in the second direction (y-direction) is disposed on the upper side of the third first bank B1 and is in the second peripheral region P2. can be directly adjacent.

도 8a 및 도 8b는 본 발명의 일 실시예에 따른 반도체 패키지에 대한 평면도, 및 단면도로서, 도 8a은 밀봉재를 생략하고 적층 구조체 각각의 최하부의 제1 반도체 칩(100-1)만을 보여주고, 도 8b는 도 8a의 I-I' 부분을 절단하여 보여준다. 도 1a 내지 도 7b의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.8A and 8B are a plan view and a cross-sectional view of a semiconductor package according to an embodiment of the present invention, and FIG. 8A shows only the first semiconductor chip 100-1 at the bottom of each of the stacked structures without the sealing material; FIG. 8B is a cutaway view of part II′ of FIG. 8A . The content already described in the description part of FIGS. 1A to 7B will be briefly described or omitted.

도 8a 및 도 8b를 참조하면, 본 실시예의 반도체 패키지(1000)는 패키지 기판(200), 적층 구조체(100S1, 100S2), 접착층(300), 및 밀봉재(400)를 포함할 수 있다.8A and 8B , the semiconductor package 1000 according to the present embodiment may include a package substrate 200 , stacked structures 100S1 and 100S2 , an adhesive layer 300 , and a sealing material 400 .

패키지 기판(200)은 상부에 적층 구조체(100S1, 100S2)가 실장되는 지지 기판으로서, 내부에 적어도 한 층의 배선을 포함할 수 있다. 배선이 다중층으로 형성된 경우에, 다른 층의 배선들은 수직 콘택을 통해 서로 연결될 수 있다. 실시예에 따라, 패키지 기판(200)은 상면 및 하면 상의 패드들을 바로 연결하는 관통 전극을 포함할 수도 있다. 도시하지 않았지만, 패키지 기판(200)의 상면과 하면 상에는 솔더 레지스트 등의 보호층들이 형성될 수 있다. 패드들은 배선층의 배선들에 연결되고 보호층으로부터 노출될 수 있다. 패키지 기판(200)은, 예컨대, 세라믹 기판, PCB, 유기 기판, 인터포저 기판 등을 기반으로 형성될 수 있다. 실시예에 따라, 패키지 기판(200)은 실리콘 웨이퍼와 같은 액티브 웨이퍼로 형성될 수도 있다.The package substrate 200 is a support substrate on which the stack structures 100S1 and 100S2 are mounted, and may include at least one layer of wiring therein. In the case where the wirings are formed in multiple layers, wirings of different layers may be connected to each other through vertical contacts. According to an embodiment, the package substrate 200 may include a through electrode directly connecting the pads on the upper surface and the lower surface. Although not shown, protective layers such as solder resist may be formed on the upper and lower surfaces of the package substrate 200 . The pads are connected to the wirings of the wiring layer and may be exposed from the protective layer. The package substrate 200 may be formed based on, for example, a ceramic substrate, a PCB, an organic substrate, an interposer substrate, or the like. According to an embodiment, the package substrate 200 may be formed of an active wafer such as a silicon wafer.

도 8b에 도시된 바와 같이, 패키지 기판(200)의 하면 상에는 범프 또는 솔더 볼과 같은 외부 접속 부재(250)가 배치될 수 있다. 외부 접속 부재(250)는 반도체 패키지(1000)를 외부의 시스템 기판이나 메인 보드에 실장시키는 기능을 할 수 있다. 외부 접속 부재(250)는 다중층 또는 단일층으로 형성될 수 있다. 예컨대, 다중층으로 형성되는 경우에, 외부 접속 부재(250)는 구리 필러(pillar) 및 솔더를 포함할 수 있다. 단일층으로 형성되는 경우에, 접속 부재(330)는 주석-은 솔더나 구리를 포함할 수 있다.As shown in FIG. 8B , an external connection member 250 such as a bump or a solder ball may be disposed on the lower surface of the package substrate 200 . The external connection member 250 may function to mount the semiconductor package 1000 on an external system board or main board. The external connection member 250 may be formed as a multi-layer or a single layer. For example, when formed in multiple layers, the external connection member 250 may include a copper pillar and solder. In the case of being formed as a single layer, the connection member 330 may include tin-silver solder or copper.

한편, 본 실시예의 반도체 패키지(1000)는 DRAM 소자를 포함하는 반도체 패키지에 대한 JEDEC의 표준 규격을 만족할 수 있다. 그에 따라, 패키지 기판(200)은 제1 방향(x 방향)으로 제3 폭(W3)을 가지며, 제2 방향(y 방향)으로 제4 폭(W4)을 가질 수 있다. 예컨대, 제3 폭(W3)은 12.4㎜이고, 제4 폭(W4)은 14㎜일 수 있다.Meanwhile, the semiconductor package 1000 of the present embodiment may satisfy the JEDEC standard for a semiconductor package including a DRAM device. Accordingly, the package substrate 200 may have a third width W3 in the first direction (x-direction) and a fourth width W4 in the second direction (y-direction). For example, the third width W3 may be 12.4 mm, and the fourth width W4 may be 14 mm.

적층 구조체(100S1, 100S2)는 제1 적층 구조체(100S1)와 제2 적층 구조체(100S2)를 포함할 수 있다. 제1 적층 구조체(100S1)와 제2 적층 구조체(100S2)는 패키지 기판(200) 상에 제1 방향(x 방향)을 따라 인접하여 배치될 수 있다. 제1 적층 구조체(100S1)와 제2 적층 구조체(100S2)의 구조는 실질적으로 동일하므로, 이하에서는 제1 적층 구조체(100S1) 위주로 설명한다.The stacked structures 100S1 and 100S2 may include a first stacked structure 100S1 and a second stacked structure 100S2 . The first stacked structure 100S1 and the second stacked structure 100S2 may be disposed adjacent to each other in the first direction (x-direction) on the package substrate 200 . Since the structures of the first stacked structure 100S1 and the second stacked structure 100S2 are substantially the same, hereinafter, the first stacked structure 100S1 will be mainly described.

제1 적층 구조체(100S1)는 순차적으로 적층된 제1 내지 제4 반도체 칩(100-1 ~ 100-4)을 포함할 수 있다. 제1 내지 제4 반도체 칩(100-1 ~ 100-4) 각각은 예컨대, 도 2a의 반도체 소자(100a)일 수 있다. 그러나 그에 한하지 않고, 제1 내지 제4 반도체 칩(100-1 ~ 100-4) 각각은 도 1a, 도 3a, 도 7a의 반도체 소자(100, 100b, 100c)일 수도 있다. The first stacked structure 100S1 may include first to fourth semiconductor chips 100-1 to 100-4 sequentially stacked. Each of the first to fourth semiconductor chips 100-1 to 100-4 may be, for example, the semiconductor device 100a of FIG. 2A . However, the present invention is not limited thereto, and each of the first to fourth semiconductor chips 100 - 1 to 100 - 4 may be the semiconductor devices 100 , 100b and 100c of FIGS. 1A , 3A and 7A .

제1 내지 제4 반도체 칩(100-1 ~ 100-4) 각각은 접착층(300)을 통해 패키지 기판(200), 또는 하부의 대응하는 반도체 칩 상에 접착되어 적층될 수 있다. 접착층(300)은 예컨대, DAF(Die Attach Film)일 수 있다. 그러나 접착층(300)의 재질이 DAF에 한정되는 것은 아니다. 한편, 제1 적층 구조체(100S1)는 제1 내지 제4 반도체 칩(100-1 ~ 100-4)의 적층 구조에 따라 다양한 형태를 가질 수 있다. 제1 적층 구조체(100S1)의 적층 구조에 대해서는 도 9a 내지 도 10b의 설명 부분에서 좀더 상세히 설명한다.Each of the first to fourth semiconductor chips 100 - 1 to 100 - 4 may be laminated by being adhered to the package substrate 200 through the adhesive layer 300 or on the corresponding semiconductor chip underneath. The adhesive layer 300 may be, for example, a die attach film (DAF). However, the material of the adhesive layer 300 is not limited to the DAF. Meanwhile, the first stacked structure 100S1 may have various shapes according to the stacked structures of the first to fourth semiconductor chips 100-1 to 100-4. The stacked structure of the first stacked structure 100S1 will be described in more detail in the description part of FIGS. 9A to 10B .

밀봉재(400)는 패키지 기판(200) 상의 적층 구조체(100S1, 100S2)를 덮어 밀봉할 수 있다. 밀봉재(400)는 적층 구조체(100S1, 100S2)를 밀봉하여 외부의 물리적 화학적 손상으로부터 보호할 수 있다. 밀봉재(400)는 예컨대, 에폭시 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리(UV curable) 물질 등으로 형성될 수 있다. 또한, 밀봉재(400)는 레진으로 형성되되, 필러(filler)를 함유할 수 있다. 도 8b에 도시된 바와 같이, 밀봉재(400)는 적층 구조체(100S1, 100S2)의 상면을 덮는 구조를 가질 수 있다. 그러나 그에 한하지 않고, 밀봉재(400)는 적층 구조체(100S1, 100S2)의 상면을 덮지 않는 구조를 가질 수도 있다. 예컨대, 제4 반도체 칩(100-4)의 상면은 밀봉재(400)로부터 노출될 수 있다.The sealing material 400 may cover and seal the stacked structures 100S1 and 100S2 on the package substrate 200 . The sealing material 400 may seal the stacked structures 100S1 and 100S2 to protect them from external physical and chemical damage. The sealing material 400 may be formed of, for example, an epoxy-based material, a thermosetting material, a thermoplastic material, a UV curable material, or the like. In addition, the sealing material 400 is formed of resin, and may contain a filler. As shown in FIG. 8B , the sealing material 400 may have a structure covering the upper surfaces of the stack structures 100S1 and 100S2 . However, the present invention is not limited thereto, and the sealing material 400 may have a structure that does not cover the upper surfaces of the stacked structures 100S1 and 100S2 . For example, the upper surface of the fourth semiconductor chip 100 - 4 may be exposed from the sealing material 400 .

본 실시예의 반도체 패키지(1000)에서, 적층 구조체(100S1, 100S2) 각각을 구성하는 반도체 칩들의 개수가 4개에 한정되는 것은 아니다. 예컨대, 적층 구조체(100S1, 100S2) 각각은 1개 내지 3개 또는 5개 이상의 반도체 칩들을 포함할 수 있다. 참고로, 본 실시예의 반도체 패키지(1000)에서, 적층 구조체(100S1, 100S2)의 제1 내지 제4 반도체 칩(100-1 ~ 100-4) 각각은 도 2a의 반도체 소자(100a)이고, 반도체 소자(100a)가 16Gb의 메모리 용량을 가지며, 반도체 패키지(1000)가 8GB, 즉 64Gb의 메모리 용량을 갖는 경우, 4개의 반도체 칩이 패키지 기판(200) 상에 배치될 수 있고, 적층 구조체(100S1, 100S2) 각각은 2개의 반도체 칩을 포함할 수 있다. 또한, 반도체 패키지(1000)가 16GB, 즉 128Gb의 용량을 갖는 경우, 8개의 반도체 칩이 패키지 기판(200) 상에 배치될 수 있고, 적층 구조체(100S1, 100S2) 각각은 4개의 반도체 칩을 포함할 수 있다.In the semiconductor package 1000 of the present embodiment, the number of semiconductor chips constituting each of the stack structures 100S1 and 100S2 is not limited to four. For example, each of the stack structures 100S1 and 100S2 may include 1 to 3 or 5 or more semiconductor chips. For reference, in the semiconductor package 1000 of the present embodiment, each of the first to fourth semiconductor chips 100-1 to 100-4 of the stacked structures 100S1 and 100S2 is the semiconductor device 100a of FIG. 2A , and a semiconductor When the device 100a has a memory capacity of 16 Gb and the semiconductor package 1000 has a memory capacity of 8 GB, that is, 64 Gb, four semiconductor chips may be disposed on the package substrate 200 , and the stack structure 100S1 , 100S2) may each include two semiconductor chips. In addition, when the semiconductor package 1000 has a capacity of 16 GB, that is, 128 Gb, eight semiconductor chips may be disposed on the package substrate 200 , and each of the stack structures 100S1 and 100S2 includes four semiconductor chips. can do.

본 실시예의 반도체 패키지(1000)에서, 적층 구조체(100S1, 100S2) 각각의 반도체 칩들(100-1 ~ 100-4)은 패드들이 노출되도록 적층될 수 있다. 그에 따라, 반도체 칩들(100-1 ~ 100-4)을 패키지 기판(200) 또는 하부의 대응하는 반도체 칩으로 접착시키는 접착층(300)의 두께가 최소화될 수 있다. 따라서, 반도체 패키지(1000)의 전체 두께가 최소화될 수 있다. 예컨대, 반도체 패키지(1000)의 전체 두께는 0.7㎜이하일 수 있고, 접착층(300)의 두께는 0.01㎜이하일 수 있다. 한편, 실시예에 따라, 반도체 패키지(1000)는, 반도체 칩들(100-1 ~ 100-4), 패키지 기판(200), 및 밀봉재(400) 중 적어도 하나의 두께가 조절됨으로써, 0.67㎜이하의 두께를 가질 수도 있다.In the semiconductor package 1000 of the present embodiment, the semiconductor chips 100 - 1 to 100 - 4 of each of the stack structures 100S1 and 100S2 may be stacked so that pads are exposed. Accordingly, the thickness of the adhesive layer 300 for bonding the semiconductor chips 100 - 1 to 100 - 4 to the package substrate 200 or the corresponding semiconductor chip underneath can be minimized. Accordingly, the overall thickness of the semiconductor package 1000 may be minimized. For example, the total thickness of the semiconductor package 1000 may be 0.7 mm or less, and the thickness of the adhesive layer 300 may be 0.01 mm or less. Meanwhile, according to an embodiment, the semiconductor package 1000 may have a thickness of 0.67 mm or less by adjusting the thickness of at least one of the semiconductor chips 100 - 1 to 100 - 4 , the package substrate 200 , and the sealing material 400 . It may have a thickness.

도 9a 내지 도 10b는 도 8a의 반도체 패키지에서, 반도체 칩들이 다양하게 적층된 구조를 보여주는 평면도들로서, 도 9a 내지 도 10b에서, 반도체 칩들만을 도시하고, 패키지 기판과 밀봉재 등은 생략하여 도시하고 있다. 도 8a 및 도 8b를 함께 참조하여 설명하고, 도 1a 내지 도 8b의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.9A to 10B are plan views illustrating a structure in which semiconductor chips are stacked in various ways in the semiconductor package of FIG. 8A. In FIGS. 9A to 10B, only the semiconductor chips are shown, and the package substrate and sealing material are omitted. have. It will be described with reference to FIGS. 8A and 8B , and the content already described in the description part of FIGS. 1A to 8B will be briefly described or omitted.

도 9a를 참조하면, 본 실시예의 반도체 패키지(1000)는 도 8a의 반도체 패키지(1000)일 수 있다. 본 실시예의 반도체 패키지(1000)에서, 제1 적층 구조체(100S1)는 제2 방향(y 방향)으로 반도체 칩들(100-1 ~ 1004)이 지그재그 형태로 적층된 구조를 가질 수 있다. 또한, 반도체 칩들(100-1 ~ 1004)의 제1 패드(140)는 제2 방향(y 방향)으로 상방과 하방으로 번갈아 배치될 수 있다. 좀더 구체적으로, 제1 반도체 칩(100-1)은 제2 방향(y 방향) 하방으로 돌출되고, 제1 패드(140)가 제2 방향(y 방향) 하방의 단변 부분에 배치될 수 있다. 제2 반도체 칩(100-2)은 제2 방향(y 방향) 상방으로 돌출되고, 제1 패드(140)가 제2 방향(y 방향) 상방의 단변 부분에 배치될 수 있다. 계속해서, 제3 반도체 칩(100-3)은 제2 방향(y 방향) 하방으로 돌출되고, 제1 패드(140)가 제2 방향(y 방향) 하방의 단변 부분에 배치되고, 제4 반도체 칩(100-4)은 제2 방향(y 방향) 상방으로 돌출되고, 제1 패드(140)가 제2 방향(y 방향) 상방의 단변 부분에 배치될 수 있다. 참고로, 도 9a의 경우, 제1 적층 구조체(100S1)의 지그재그 적층 구조에 기인하여, 제3 반도체 칩(100-3) 및 제4 반도체 칩(100-4)만이 보여지고 있다.Referring to FIG. 9A , the semiconductor package 1000 of this embodiment may be the semiconductor package 1000 of FIG. 8A . In the semiconductor package 1000 of the present embodiment, the first stack structure 100S1 may have a structure in which the semiconductor chips 100 - 1 to 1004 are stacked in a zigzag shape in the second direction (y-direction). Also, the first pads 140 of the semiconductor chips 100 - 1 to 1004 may be alternately disposed upward and downward in the second direction (y-direction). More specifically, the first semiconductor chip 100 - 1 may protrude downward in the second direction (y direction), and the first pad 140 may be disposed on a short side portion below the second direction (y direction). The second semiconductor chip 100 - 2 may protrude upward in the second direction (y-direction), and the first pad 140 may be disposed on a short side portion upwardly in the second direction (y-direction). Subsequently, the third semiconductor chip 100 - 3 protrudes downward in the second direction (y direction), the first pad 140 is disposed on a short side portion below the second direction (y direction), and the fourth semiconductor chip 100 - 3 The chip 100 - 4 may protrude upward in the second direction (y-direction), and the first pad 140 may be disposed on a short side portion upwardly in the second direction (y-direction). For reference, in the case of FIG. 9A , only the third semiconductor chip 100 - 3 and the fourth semiconductor chip 100 - 4 are shown due to the zigzag stacked structure of the first stacked structure 100S1 .

도 9b를 참조하면, 본 실시예의 반도체 패키지(1000a)의 제1 적층 구조체(100S1a)는 도 2a 또는 도 6a의 반도체 소자(100a)의 반도체 칩들(100-1 ~ 100-4)을 포함할 수 있다. 본 실시예의 반도체 패키지(1000a)에서, 제1 적층 구조체(100S1a)는 제2 방향(y 방향)으로 반도체 칩들(100-1 ~ 1004)이 계단 형태로 적층된 구조를 가질 수 있다. 또한, 반도체 칩들(100-1 ~ 1004)의 제1 패드(140)는 제2 방향(y 방향)으로 하방으로만 배치될 수 있다. 좀더 구체적으로, 반도체 칩들(100-1 ~ 1004)은 제2 방향(y 방향) 하방으로 순차적으로 돌출된 계단 형태를 가지며, 반도체 칩들(100-1 ~ 1004) 각각의 제1 패드(140)는 모두 제2 방향(y 방향) 하방의 단변 부분에 배치될 수 있다.Referring to FIG. 9B , the first stacked structure 100S1a of the semiconductor package 1000a of the present embodiment may include the semiconductor chips 100-1 to 100-4 of the semiconductor device 100a of FIG. 2A or 6A. have. In the semiconductor package 1000a of the present embodiment, the first stacked structure 100S1a may have a structure in which the semiconductor chips 100 - 1 to 1004 are stacked in a step shape in the second direction (y-direction). In addition, the first pad 140 of the semiconductor chips 100 - 1 to 1004 may be disposed only downward in the second direction (y-direction). More specifically, the semiconductor chips 100-1 to 1004 have a step shape sequentially protruding downward in the second direction (y-direction), and the first pad 140 of each of the semiconductor chips 100-1 to 1004 is All of them may be disposed on the short side portion below the second direction (y-direction).

도 10a를 참조하면, 본 실시예의 반도체 패키지(1000b)의 제1 적층 구조체(100S1b)는 도 7a의 반도체 소자(100c)의 반도체 칩들(100-1 ~ 100-4)을 포함할 수 있다. 본 실시예의 반도체 패키지(1000b)에서, 제1 적층 구조체(100S1b)는 대각선 방향으로 반도체 칩들(100-1 ~ 1004)이 지그재그 형태로 적층된 구조를 가질 수 있다. 또한, 반도체 칩들(100-1 ~ 1004)의 제1 패드(140)는 대각선 방향의 상방과 하방으로 번갈아 배치될 수 있다. 좀더 구체적으로, 제1 반도체 칩(100-1)은 대각선 방향의 상방으로 돌출되고, 제1 패드(140)가 대각선 방향의 상방의 단변과 장변 일부에 배치될 수 있다. 제2 반도체 칩(100-2)은 대각선 방향의 하방으로 돌출되고, 제1 패드(140)가 대각선 방향의 하방의 단변과 장변 일부에 배치될 수 있다. 계속해서, 제3 반도체 칩(100-3)은 대각선 방향의 상방으로 돌출되고, 제1 패드(140)가 대각선 방향의 상방의 단변과 장변 일부에 배치되고, 제4 반도체 칩(100-4)은 대각선 방향의 하방으로 돌출되고, 제1 패드(140)가 대각선 방향의 하방의 단변과 장변 일부에 배치될 수 있다. 참고로, 도 10a의 경우, 제1 적층 구조체(100S1b)의 지그재그 적층 구조에 기인하여, 제3 반도체 칩(100-3) 및 제4 반도체 칩(100-4)만이 보여지고 있다.Referring to FIG. 10A , the first stacked structure 100S1b of the semiconductor package 1000b according to the present exemplary embodiment may include the semiconductor chips 100-1 to 100-4 of the semiconductor device 100c of FIG. 7A . In the semiconductor package 1000b of the present embodiment, the first stack structure 100S1b may have a structure in which the semiconductor chips 100 - 1 to 1004 are stacked in a zigzag shape in a diagonal direction. Also, the first pads 140 of the semiconductor chips 100 - 1 to 1004 may be alternately disposed upward and downward in a diagonal direction. More specifically, the first semiconductor chip 100 - 1 may protrude upward in a diagonal direction, and the first pad 140 may be disposed on a portion of a short side and a long side of an upper side in the diagonal direction. The second semiconductor chip 100 - 2 may protrude downward in a diagonal direction, and the first pad 140 may be disposed on a portion of a short side and a long side of the diagonally downward direction. Subsequently, the third semiconductor chip 100 - 3 protrudes upward in the diagonal direction, the first pad 140 is disposed on a part of the short side and the long side in the upper diagonal direction, and the fourth semiconductor chip 100 - 4 may protrude downward in a diagonal direction, and the first pad 140 may be disposed on a portion of a short side and a long side of the diagonally downward direction. For reference, in the case of FIG. 10A , only the third semiconductor chip 100 - 3 and the fourth semiconductor chip 100 - 4 are shown due to the zigzag stacked structure of the first stacked structure 100S1b.

도 10b를 참조하면, 본 실시예의 반도체 패키지(1000c)의 제1 적층 구조체(100S1c)는 도 7a의 반도체 소자(100c)의 반도체 칩들(100-1 ~ 100-4)을 포함할 수 있다. 본 실시예의 반도체 패키지(1000c)에서, 제1 적층 구조체(100S1c)는 대각선 방향으로 반도체 칩들(100-1 ~ 1004)이 계단 형태로 적층된 구조를 가질 수 있다. 또한, 반도체 칩들(100-1 ~ 1004)의 제1 패드(140)는 대각선 방향의 상방으로만 배치될 수 있다. 좀더 구체적으로, 반도체 칩들(100-1 ~ 1004)은 대각선 방향의 상방으로 순차적으로 돌출된 계단 형태를 가지며, 반도체 칩들(100-1 ~ 1004) 각각의 제1 패드(140)는 모두 대각선 방향의 상방의 단변과 장변 일부에 배치될 수 있다.Referring to FIG. 10B , the first stacked structure 100S1c of the semiconductor package 1000c according to the present embodiment may include the semiconductor chips 100-1 to 100-4 of the semiconductor device 100c of FIG. 7A . In the semiconductor package 1000c of the present embodiment, the first stacked structure 100S1c may have a structure in which the semiconductor chips 100 - 1 to 1004 are stacked in a diagonal direction in a step shape. In addition, the first pads 140 of the semiconductor chips 100 - 1 to 1004 may be disposed only diagonally upward. More specifically, the semiconductor chips 100-1 to 1004 have a step shape sequentially protruding upward in a diagonal direction, and the first pads 140 of each of the semiconductor chips 100-1 to 1004 are all diagonally formed. It may be disposed on a part of the short side and the long side of the upper side.

지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Up to now, the present invention has been described with reference to the embodiment shown in the drawings, but this is only exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible therefrom. will be. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

100, 100a ~ 100c: 반도체 소자, 100-1 ~ 100-4: 반도체 칩, 100S1, 100S1a, 100S1b, 100S1c, 100S2: 적층 구조체, 110, 110a, 100b: 셀 영역, 112: 메모리 셀, 120, 120a, 120b: 페리 영역, 122, 124: 코어 영역, 130, 130a, 130b: 배선, 132: 워드 라인, 134: 비트 라인, 140, 140a, 140b: 제1 패드, 150: 제2 패드, 160, 160a: 재배선, 200: 패키지 기판, 250: 외부 접속 부재, 300: 접착층, 400: 밀봉재, 1000, 1000a ~ 1000c: 반도체 패키지100, 100a to 100c: semiconductor device, 100-1 to 100-4: semiconductor chip, 100S1, 100S1a, 100S1b, 100S1c, 100S2: stacked structure, 110, 110a, 100b: cell region, 112: memory cell, 120, 120a , 120b: peripheral region, 122, 124: core region, 130, 130a, 130b: wiring, 132: word line, 134: bit line, 140, 140a, 140b: first pad, 150: second pad, 160, 160a : rewiring, 200: package substrate, 250: external connection member, 300: adhesive layer, 400: sealing material, 1000, 1000a to 1000c: semiconductor package

Claims (20)

복수의 메모리 셀들이 어레이 구조로 배치된 셀 영역; 및
상기 메모리 셀들을 구동하기 위한 회로들이 배치되고, 상기 셀 영역의 주변에 배치된 적어도 2개의 페리 영역;을 포함하고,
상기 셀 영역은 다수의 뱅크들로 구별되며,
상기 뱅크들은 기본 사이즈를 갖는 제1 뱅크와 상기 기본 사이즈의 1/(2*n)(n은 1 이상의 정수) 사이즈를 갖는 제2 뱅크를 포함하며,
상기 적어도 2개의 상기 페리 영역은 제1 방향으로 연장하고, 상기 다수의 뱅크들에 바로 인접하여 배치되며,
칩 패드들이 상기 칩의 외곽 부분에 "L"자 형태로 배치되며,
상기 제1 방향에 수직인 제2 방향으로 길쭉한 직사각형 칩의 형태를 갖는, 반도체 소자.
a cell region in which a plurality of memory cells are arranged in an array structure; and
circuits for driving the memory cells are disposed, and at least two peripheral regions disposed around the cell region;
The cell area is divided into a plurality of banks,
The banks include a first bank having a basic size and a second bank having a size of 1/(2*n) (n is an integer greater than or equal to 1) of the basic size,
the at least two of the peripheral regions extend in a first direction and are disposed immediately adjacent to the plurality of banks;
Chip pads are arranged in an "L" shape on the outer part of the chip,
A semiconductor device having a shape of a rectangular chip elongated in a second direction perpendicular to the first direction.
제1 항에 있어서,
상기 제2 뱅크는 상기 기본 사이즈의 1/2의 사이즈를 가지며,
상기 셀 영역은 15개의 상기 제1 뱅크, 및 2개의 상기 제2 뱅크를 포함하며,
상기 제1 뱅크는 상기 제1 방향을 따라 5개 배치되고, 상기 제2 방향을 따라 3개 배치되며,
상기 제2 뱅크는 상기 제1 방향의 두 번째와 세 번째 위치의 상기 제1 뱅크들 사이에 배치되는 것을 특징으로 하는 반도체 소자.
According to claim 1,
The second bank has a size of 1/2 of the basic size,
The cell region includes 15 of the first banks and two of the second banks,
Five of the first banks are arranged along the first direction, and three are arranged along the second direction,
The second bank is disposed between the first banks at second and third positions in the first direction.
제2 항에 있어서,
상기 적어도 2개의 페리 영역은 제1 페리 영역과 제2 페리 영역을 포함하고,
상기 제1 페리 영역은 상기 제2 방향의 첫 번째와 두 번째 위치의 상기 뱅크들 사이에 배치되며,
상기 제2 페리 영역은 상기 제2 방향의 세 번째 위치의 상기 제1 뱅크의 외부에 배치되며,
상기 제2 방향의 상기 제1 페리 영역과 제2 페리 영역 사이에 두 번째와 세 번째 위치의 상기 뱅크들이 배치된 것을 특징으로 하는 반도체 소자.
3. The method of claim 2,
wherein the at least two peripheral regions include a first peripheral region and a second peripheral region;
The first peripheral region is disposed between the banks at first and second positions in the second direction,
the second peripheral region is disposed outside the first bank at a third position in the second direction;
and the banks at second and third positions are disposed between the first and second peripheral regions in the second direction.
제3 항에 있어서,
상기 제1 방향의 상기 제2 뱅크와 상기 제1 뱅크 사이에 상기 제2 방향으로 연장하는 추가 페리 영역이 배치된 것을 특징으로 하는 반도체 소자.
4. The method of claim 3,
An additional peripheral region extending in the second direction is disposed between the second bank in the first direction and the first bank.
제2 항에 있어서,
2개의 상기 제2 뱅크는 상기 제2 방향을 따라 인접하여 배치되거나, 또는 서로 이격되어 배치되며,
상기 제2 방향을 따라, 상기 제2 뱅크의 외부 또는 2개의 상기 제2 뱅크들 사이에 유사 뱅크 영역이 배치된 것을 특징으로 하는 반도체 소자.
3. The method of claim 2,
The two second banks are disposed adjacent to each other in the second direction, or disposed spaced apart from each other,
A similar bank region is disposed outside the second bank or between the two second banks along the second direction.
제1 항에 있어서,
상기 칩 패드들은 패키지용 제1 패드들과 테스트용 제2 패드들을 포함하고,
상기 제1 패드들은 상기 칩의 단변에 배치되고, 상기 제2 패드들은 상기 칩의 장변에 배치된 것을 특징으로 하는 반도체 소자.
According to claim 1,
The chip pads include first pads for a package and second pads for a test,
The semiconductor device of claim 1, wherein the first pads are disposed on a short side of the chip, and the second pads are disposed on a long side of the chip.
제6항에 있어서,
상기 제1 패드들 중 일부는 상기 장변에 배치된 것을 특징으로 하는 반도체 소자.
7. The method of claim 6,
Some of the first pads are disposed on the long side.
제1 항에 있어서,
상기 칩은 상기 제1 방향으로 5.7㎜ 이하이고, 상기 제2 방향으로 10.92㎜이하의 사이즈를 가지며,
상기 반도체 소자는 16Gb(Gigabit)의 메모리 용량을 갖는 것을 특징으로 하는 반도체 소자.
According to claim 1,
The chip has a size of 5.7 mm or less in the first direction and 10.92 mm or less in the second direction,
The semiconductor device, characterized in that it has a memory capacity of 16 Gb (Gigabit).
복수의 메모리 셀들이 어레이 구조로 배치된 셀 영역; 및
상기 메모리 셀들을 구동하기 위한 회로들이 배치되고, 상기 셀 영역의 주변에 배치된 페리 영역;을 포함하고,
상기 셀 영역은 다수의 뱅크들로 구별되며,
상기 뱅크들은 제1 방향과 상기 제1 방향에 수직인 제2 방향을 따라 배치되고, 기본 사이즈를 갖는 제1 뱅크와 상기 기본 사이즈의 1/(2*n)(n은 1 이상의 정수) 사이즈를 갖는 제2 뱅크를 포함하며,
상기 제1 방향에 수직인 제2 방향으로 길쭉한 직사각형 칩의 형태를 갖는, 반도체 소자.
a cell region in which a plurality of memory cells are arranged in an array structure; and
a peripheral region in which circuits for driving the memory cells are disposed and disposed around the cell region;
The cell area is divided into a plurality of banks,
The banks are arranged along a first direction and a second direction perpendicular to the first direction, and the size of a first bank having a basic size and 1/(2*n) (n is an integer greater than or equal to 1) of the basic size Including a second bank having,
A semiconductor device having a shape of a rectangular chip elongated in a second direction perpendicular to the first direction.
제9 항에 있어서,
상기 제2 뱅크는 상기 기본 사이즈의 1/2의 사이즈를 가지며,
상기 셀 영역은 15개의 상기 제1 뱅크, 및 2개의 상기 제2 뱅크를 포함하며,
상기 제1 뱅크는 상기 제1 방향을 따라 5개 배치되고, 상기 제2 방향을 따라 3개 배치되며,
상기 제2 뱅크는 상기 제1 방향의 두 번째와 세 번째 위치의 상기 제1 뱅크들 사이에 배치되는 것을 특징으로 하는 반도체 소자.
10. The method of claim 9,
The second bank has a size of 1/2 of the basic size,
The cell region includes 15 of the first banks and two of the second banks,
Five of the first banks are arranged along the first direction, and three are arranged along the second direction,
The second bank is disposed between the first banks at second and third positions in the first direction.
제9 항에 있어서,
상기 페리 영역은, 상기 제1 페리 영역과 제2 페리 영역을 포함하고,
상기 제1 페리 영역과 제2 페리 영역은 각각 상기 제1 방향을 따라 연장하며,
상기 제1 페리 영역은 상기 제2 방향의 첫 번째와 두 번째 위치의 상기 뱅크들 사이에 배치되고,
상기 제2 페리 영역은 상기 제2 방향으로 상기 칩의 외곽 부분에 배치된 것을 특징으로 반도체 소자.
10. The method of claim 9,
The peripheral region includes the first peripheral region and the second peripheral region;
the first and second peripheral regions extend along the first direction, respectively;
the first peripheral region is disposed between the banks at first and second positions in the second direction;
The second peripheral region is disposed at an outer portion of the chip in the second direction.
제9 항에 있어서,
칩 패드들이 상기 칩의 외곽 부분에 "L"자 형태로 배치된 것을 특징으로 하는 반도체 소자.
10. The method of claim 9,
A semiconductor device, characterized in that the chip pads are arranged in an "L" shape on the outer portion of the chip.
제12 항에 있어서,
상기 칩 패드들은 패키지용 제1 패드들과 테스트용 제2 패드들을 포함하고,
상기 제1 패드들은 상기 칩의 단변, 또는 단변과 장변에 배치되고, 상기 제2 패드들은 상기 칩의 장변에 배치된 것을 특징으로 하는 반도체 소자.
13. The method of claim 12,
The chip pads include first pads for a package and second pads for a test,
The first pads are disposed on a short side or a short side and a long side of the chip, and the second pads are disposed on a long side of the chip.
패키지 기판;
상기 패키지 기판 상에 실장되고, 복수의 칩들이 적층된 제1 적층 구조체;
상기 패키지 기판 상에 실장되고, 상기 제1 적층 구조체에 인접하여 배치되며, 상기 제1 적층 구조체와 동일한 개수의 칩들이 적층된 제2 적층 구조체; 및
상기 패키기 기판 상에, 상기 제1 적층 구조체, 및 상기 제2 적층 구조체를 밀봉하는 밀봉재;를 포함하고,
상기 칩들 각각은,
복수의 메모리 셀들이 어레이 구조로 배치된 셀 영역, 및 상기 메모리 셀들을 구동하기 위한 회로들이 배치되고, 상기 셀 영역의 주변에 배치된 페리 영역을 포함하고,
상기 셀 영역은 다수의 뱅크들로 구별되며,
상기 뱅크들은 제1 방향과 상기 제1 방향에 수직인 제2 방향을 따라 배치되고, 기본 사이즈를 갖는 제1 뱅크와 상기 기본 사이즈의 1/(2*n)(n은 1 이상의 정수) 사이즈를 갖는 제2 뱅크를 포함하며,
상기 제1 방향에 수직인 제2 방향으로 길쭉한 직사각형 형태를 갖는, 반도체 패키지.
package substrate;
a first stacked structure mounted on the package substrate and stacked with a plurality of chips;
a second stacked structure mounted on the package substrate and disposed adjacent to the first stacked structure, in which the same number of chips as the first stacked structure are stacked; and
a sealing material sealing the first laminated structure and the second laminated structure on the package substrate;
Each of the chips,
a cell region in which a plurality of memory cells are arranged in an array structure; and a peripheral region in which circuits for driving the memory cells are arranged, and arranged around the cell region;
The cell area is divided into a plurality of banks,
The banks are arranged along a first direction and a second direction perpendicular to the first direction, and the size of a first bank having a basic size and 1/(2*n) (n is an integer greater than or equal to 1) of the basic size Including a second bank having,
A semiconductor package having a rectangular shape elongated in a second direction perpendicular to the first direction.
제14 항에 있어서,
상기 패키지 기판은 상기 제1 방향으로 12.4㎜ 이하이고 상기 제2 방향으로 14㎜ 이하이며,
상기 칩들 각각은 16Gb의 용량을 갖는 것을 특징으로 하는 반도체 패키지.
15. The method of claim 14,
The package substrate is 12.4 mm or less in the first direction and 14 mm or less in the second direction,
The semiconductor package, characterized in that each of the chips has a capacity of 16 Gb.
제14 항에 있어서,
상기 제2 뱅크는 상기 기본 사이즈의 1/2의 사이즈를 가지며,
상기 셀 영역은 15개의 상기 제1 뱅크, 및 2개의 상기 제2 뱅크를 포함하며,
상기 제1 뱅크는 상기 제1 방향을 따라 5개 배치되고, 상기 제2 방향을 따라 3개 배치되며,
상기 제2 뱅크는 상기 제1 방향의 두 번째와 세 번째 위치의 상기 제1 뱅크들 사이에 배치되는 것을 특징으로 하는 반도체 패키지.
15. The method of claim 14,
The second bank has a size of 1/2 of the basic size,
The cell region includes 15 of the first banks and two of the second banks,
Five of the first banks are arranged along the first direction, and three are arranged along the second direction,
The second bank is disposed between the first banks at second and third positions in the first direction.
제14 항에 있어서,
상기 페리 영역은, 상기 제1 페리 영역과 제2 페리 영역을 포함하고,
상기 제1 페리 영역과 제2 페리 영역은 각각 상기 제1 방향을 따라 연장하며,
상기 제1 페리 영역은 상기 제2 방향의 첫 번째와 두 번째 위치의 상기 뱅크들 사이에 배치되고,
상기 제2 페리 영역은 상기 제2 방향으로 상기 칩들 각각의 외곽 부분에 배치된 것을 특징으로 반도체 패키지.
15. The method of claim 14,
The peripheral region includes the first peripheral region and the second peripheral region;
the first and second peripheral regions extend along the first direction, respectively;
the first peripheral region is disposed between the banks at first and second positions in the second direction;
The second peripheral region is disposed at an outer portion of each of the chips in the second direction.
제14 항에 있어서,
칩 패드들이 상기 칩들 각각의 외곽 부분에 "L"자 형태로 배치되고,
상기 칩 패드들은 패키지용 제1 패드들과 테스트용 제2 패드들을 포함하는 것을 특징으로 하는 반도체 패키지.
15. The method of claim 14,
Chip pads are arranged in an "L" shape on the outer portion of each of the chips,
wherein the chip pads include first pads for a package and second pads for a test.
제18 항에 있어서,
상기 제1 패드들은 상기 칩들 각각의 단변, 또는 단변과 장변에 배치되고,
상기 제2 패드들은 상기 칩의 장변에 배치된 것을 특징으로 하는 반도체 패키지.
19. The method of claim 18,
The first pads are disposed on a short side or a short side and a long side of each of the chips,
The second pads are disposed on a long side of the chip.
제19 항에 있어서,
상기 제1 패드들이 상기 칩들 각각의 단면에만 배치된 경우, 상기 칩들은 상기 제2 방향으로 지그재그 형태도 적층되고,
상기 제1 패드들이 상기 칩들 각각의 단면과 장변에 배치된 경우, 상기 칩들은 상기 제1 패드들이 노출된 형태로 대각선 방향으로 지그재그 형태로 적층된 것을 특징으로 하는 반도체 패키지.
20. The method of claim 19,
When the first pads are disposed only on the end surfaces of each of the chips, the chips are also stacked in a zigzag shape in the second direction,
When the first pads are disposed on the end face and the long side of each of the chips, the chips are stacked in a zigzag shape in a diagonal direction with the first pads exposed.
KR1020200160445A 2020-07-21 2020-11-25 Semiconductor device, and semiconductor package comprising the same device KR20220011558A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/356,080 US11538506B2 (en) 2020-07-21 2021-06-23 Semiconductor device and semiconductor package including the semiconductor device
CN202110796992.3A CN113964126A (en) 2020-07-21 2021-07-14 Semiconductor device and semiconductor package including the same
TW110126473A TWI799919B (en) 2020-07-21 2021-07-19 Semiconductor device and semiconductor package including the semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200090626 2020-07-21
KR20200090626 2020-07-21

Publications (1)

Publication Number Publication Date
KR20220011558A true KR20220011558A (en) 2022-01-28

Family

ID=80051381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200160445A KR20220011558A (en) 2020-07-21 2020-11-25 Semiconductor device, and semiconductor package comprising the same device

Country Status (1)

Country Link
KR (1) KR20220011558A (en)

Similar Documents

Publication Publication Date Title
US8339826B2 (en) Stacked semiconductor devices including a master device
US10741529B2 (en) Semiconductor packages
TWI700804B (en) Semiconductor chip module and semiconductor package including the same
JP2001273755A (en) Semiconductor device and semiconductor module
KR20040065176A (en) Semiconductor device
US11798917B2 (en) Stack package including core die stacked over a controller die
US10262935B2 (en) Memory device and method of disposing conduction lines of the same
JP2006318634A (en) Stacked semiconductor memory device
US11538506B2 (en) Semiconductor device and semiconductor package including the semiconductor device
US10679956B2 (en) Semiconductor memory chip, semiconductor memory package, and electronic system using the same
KR20220011558A (en) Semiconductor device, and semiconductor package comprising the same device
US20200082862A1 (en) Semiconductor packages
JP7341927B2 (en) semiconductor storage device
US20220130849A1 (en) Memory device
US20240206182A1 (en) Non-volatile memory device
US11756918B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination