KR20220001671A - Electrically isolated power semiconductor with heat clip - Google Patents

Electrically isolated power semiconductor with heat clip Download PDF

Info

Publication number
KR20220001671A
KR20220001671A KR1020200079938A KR20200079938A KR20220001671A KR 20220001671 A KR20220001671 A KR 20220001671A KR 1020200079938 A KR1020200079938 A KR 1020200079938A KR 20200079938 A KR20200079938 A KR 20200079938A KR 20220001671 A KR20220001671 A KR 20220001671A
Authority
KR
South Korea
Prior art keywords
heat dissipation
semiconductor chip
contact portion
clip
exposed
Prior art date
Application number
KR1020200079938A
Other languages
Korean (ko)
Other versions
KR102418409B1 (en
Inventor
김인석
윤기명
Original Assignee
하나 마이크로일렉트로닉스 퍼블릭 씨오.,엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크로일렉트로닉스 퍼블릭 씨오.,엘티디. filed Critical 하나 마이크로일렉트로닉스 퍼블릭 씨오.,엘티디.
Priority to KR1020200079938A priority Critical patent/KR102418409B1/en
Publication of KR20220001671A publication Critical patent/KR20220001671A/en
Application granted granted Critical
Publication of KR102418409B1 publication Critical patent/KR102418409B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Abstract

A power semiconductor device having a heat dissipation clip according to the disclosed invention includes: a DBC substrate having a cavity for mounting a semiconductor chip and having a lead frame patterned on one surface thereof; a semiconductor chip mounted on the lead frame of the DBC substrate; a sealing resin filled in the cavity; and a heat dissipation clip having one end connected to the semiconductor chip and the other end connected to the surface of the sealing resin to be exposed to heat dissipation. According to the present invention, one end of the heat dissipation clip is connected to the semiconductor chip, and the other end of the heat dissipation clip is connected so that a part is exposed to the surface of the sealing resin for heat dissipation, so as to efficiently dissipate the heat of the power package by the heat dissipation clip.

Description

방열 클립을 구비한 전력 반도체 장치 {ELECTRICALLY ISOLATED POWER SEMICONDUCTOR WITH HEAT CLIP}ELECTRICALLY ISOLATED POWER SEMICONDUCTOR WITH HEAT CLIP

본 발명은 방열 클립을 구비한 전력 반도체 장치에 관한 것으로, 더욱 상세하게는 열 방출 효과를 개선한 전력 반도체 장치에 관한 것이다.The present invention relates to a power semiconductor device having a heat dissipation clip, and more particularly, to a power semiconductor device having improved heat dissipation effect.

일반적으로 반도체 패키지는 하나 혹은 다수개의 반도체 칩을 리드 프레임 내에 있는 칩 패드(chip pad) 위에 탑재한 후, 봉합 수지(EMC : Epoxy Molding Compound)로 밀봉하여 내부를 보호한 후, 인쇄 회로 기판(Printed Circuit Board)에 실장하여 사용한다.In general, in a semiconductor package, one or more semiconductor chips are mounted on a chip pad in a lead frame, sealed with an Epoxy Molding Compound (EMC) to protect the inside, and then a printed circuit board (Printed Circuit Board) is used. It is used after being mounted on the Circuit Board).

그러나 최근 들어 전자 기기의 고속도화, 대용량화 및 고집적화가 급진전되면서 자동차, 산업 기기 및 가전제품에 적용되는 전력 소자(power device) 역시 저 비용으로 소형화 및 경량화를 달성해야 하는 요구에 직면하고 있다. However, in recent years, as high-speed, high-capacity, and high-integration of electronic devices are rapidly advancing, power devices applied to automobiles, industrial devices, and home appliances are also facing a need to achieve miniaturization and weight reduction at low cost.

이와 동시에 전력용 소자는 저발열과 고신뢰를 달성하여야 하기 때문에 하나의 반도체 패키지에 다수개의 반도체 칩을 탑재하는 전력용 모듈 패키지가 일반화되고 있다.At the same time, since the power device needs to achieve low heat generation and high reliability, a power module package in which a plurality of semiconductor chips are mounted in one semiconductor package has become common.

더욱이, 전력 반도체 장치는 비교적 고전압에서 동작하도록 설계되어 있으므로, 패키지의 후면은 정상 상태에서 고전압에 노출될 수 있고, 종래의 패키지 전력 반도체 장치의 후면에 존재하는 고전압은 다른 회로 구성 요소를 손상시킬 수 있다. 이를 위해 전력 반도체 장치는 뒷면과 일반적으로 금속으로 만들어진 방열판 사이에 전자 절연을 제공하는 데 절연패드가 사용된다. 그러나 전력 반도체 장치와 방열판 사이에 전기 절연을 추가하면 방열판에 대한 열 결합이 감소된다.Moreover, since power semiconductor devices are designed to operate at relatively high voltages, the backside of the package may be exposed to high voltages in normal conditions, and the high voltage present on the backside of conventional packaged power semiconductor devices may damage other circuit components. have. To this end, power semiconductor devices use an insulating pad to provide electronic isolation between the back side and a heat sink, usually made of metal. However, adding electrical insulation between the power semiconductor device and the heat sink reduces the thermal coupling to the heat sink.

이러한, 전력 반도체 장치와 관련된 기술이 한국등록특허 제1562661호에 제안된 바 있다.A technology related to such a power semiconductor device has been proposed in Korean Patent Registration No. 1562661.

그러나 특허문헌 1은 캐비티 내에 수지봉지재로 충진되기 때문에 전력 소자에서 발생하는 열을 전력소자 패키지 외부로 완전히 방출하는데 한계가 있는 문제점이 있었다.However, Patent Document 1 has a problem in that since the cavity is filled with a resin encapsulant, there is a limitation in completely dissipating heat generated from the power device to the outside of the power device package.

한국등록특허 제1562661호(2015.10.16)Korea Patent No. 1562661 (2015.10.16)

본 발명은 상기와 같은 점을 감안하여 안출된 것으로서, 본 발명의 해결과제는, 전력 패키지의 열을 방열 클립에 의해 효과적으로 방출 가능한 방열 클립을 구비한 전력 반도체 장치를 제공하는데 그 목적이 있다.The present invention has been devised in view of the above points, and an object of the present invention is to provide a power semiconductor device having a heat dissipation clip capable of effectively dissipating heat from a power package by the heat dissipation clip.

상기 목적을 달성하기 위한 본 발명에 따른 방열 클립을 구비한 전력 반도체 장치는, 반도체칩 실장용 캐비티가 형성되고, 일면에 리드 프레임이 패터닝된 DBC 기판; 상기 DBC 기판의 리드프레임에 실장된 반도체칩; 상기 캐비티 내에 충진되는 봉합수지; 및 상기 반도체칩에 일단이 연결되고, 타단은 열 발산을 위해 상기 봉합수지의 표면에 노출되도록 연결되는 방열 클립;을 포함할 수 있다.A power semiconductor device having a heat dissipation clip according to the present invention for achieving the above object includes: a DBC substrate having a cavity for mounting a semiconductor chip, and having a lead frame patterned on one surface thereof; a semiconductor chip mounted on a lead frame of the DBC substrate; a sealing resin filled in the cavity; and a heat dissipation clip having one end connected to the semiconductor chip and the other end connected to the surface of the encapsulating resin to be exposed to heat dissipation.

상기 방열 클립은, 상기 반도체칩의 제1 반도체칩에 연결되는 제1 접촉부; 상기 제1 접촉부의 단부에서 절곡 형성되며, 상기 봉합수지의 표면에 노출되는 노출부; 상기 노출부의 단부에서 절곡 형성되며, 상기 반도체칩의 제2 반도체칩에 연결되는 제2 접촉부; 및 상기 제2 접촉부의 단부에서 절곡 형성되며, 상기 DBC 기판에서 연장된 단자리드에 연결되는 제3 접촉부;를 포함할 수 있다.The heat dissipation clip may include a first contact portion connected to a first semiconductor chip of the semiconductor chip; an exposed portion bent at an end of the first contact portion and exposed to the surface of the encapsulating resin; a second contact portion bent at an end of the exposed portion and connected to a second semiconductor chip of the semiconductor chip; and a third contact portion bent at an end of the second contact portion and connected to a terminal lead extending from the DBC substrate.

상기 방열 클립은, 상기 반도체칩의 제1 반도체칩에 연결되는 제1 접촉부; 상기 반도체칩의 제2 반도체칩에 연결되는 제2 접촉부; 상기 제1, 2 접촉부를 절곡 구조로 연결하는 연결부; 상기 제2 접촉부의 단부에서 절곡 형성되며, 상기 봉합수지의 표면에 노출되는 노출부; 및 상기 노출부의 단부에서 절곡 형성되며, 상기 DBC 기판에서 연장된 단자리드에 연결되는 제3 접촉부;를 포함할 수 있다.The heat dissipation clip may include a first contact portion connected to a first semiconductor chip of the semiconductor chip; a second contact portion connected to a second semiconductor chip of the semiconductor chip; a connecting portion connecting the first and second contact portions in a bent structure; an exposed portion bent at an end of the second contact portion and exposed to the surface of the encapsulating resin; and a third contact portion bent at an end of the exposed portion and connected to a terminal lead extending from the DBC substrate.

본 발명에 의하면, 반도체칩에 방열 클립의 일단이 연결되고, 방열 클립의 타단은 열 발산을 위해 봉합수지의 표면에 일부가 노출되도록 연결되어 전력 패키지의 열을 방열 클립에 의해 효과적으로 방출 가능한 효과가 있다.According to the present invention, one end of the heat dissipation clip is connected to the semiconductor chip, and the other end of the heat dissipation clip is connected so that a part of the heat dissipation clip is exposed to the surface of the encapsulant for heat dissipation, so that the heat of the power package can be effectively dissipated by the heat dissipation clip. have.

도 1은 본 발명의 제1 실시예에 따른 방열 클립을 구비한 전력 반도체 장치에서 방열 클립이 구비되는 과정을 도시한 평면도이다.
도 2는 본 발명의 제1 실시예에 따른 방열 클립을 구비한 전력 반도체 장치를 도시한 측면도이다.
도 3은 본 발명의 제1 실시예에 따른 방열 클립을 구비한 전력 반도체 장치에서 방열 클립을 도시한 사시도 및 측면도이다.
도 4는 본 발명의 제2 실시예에 따른 방열 클립을 구비한 전력 반도체 장치를 도시한 평면도 및 측면도이다.1 is a plan view illustrating a process in which a heat dissipation clip is provided in a power semiconductor device having a heat dissipation clip according to a first embodiment of the present invention.
2 is a side view illustrating a power semiconductor device having a heat dissipation clip according to a first embodiment of the present invention.
3 is a perspective view and a side view illustrating a heat dissipation clip in a power semiconductor device having a heat dissipation clip according to a first embodiment of the present invention.
4 is a plan view and a side view illustrating a power semiconductor device having a heat dissipation clip according to a second embodiment of the present invention.

본 발명의 상기와 같은 목적, 특징 및 다른 장점들은 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명함으로써 더욱 명백해질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 방열 클립을 구비한 전력 반도체 장치에 대해 상세히 설명하기로 한다.The above objects, features and other advantages of the present invention will become more apparent by describing preferred embodiments of the present invention in detail with reference to the accompanying drawings. Hereinafter, a power semiconductor device having a heat dissipation clip according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 방열 클립을 구비한 전력 반도체 장치에서 방열 클립이 구비되는 과정을 도시한 평면도이고, 도 2는 본 발명의 제1 실시예에 따른 방열 클립을 구비한 전력 반도체 장치를 도시한 측면도이고, 도 3은 본 발명의 제1 실시예에 따른 방열 클립을 구비한 전력 반도체 장치에서 방열 클립을 도시한 사시도 및 측면도이며, 도 4는 본 발명의 제2 실시예에 따른 방열 클립을 구비한 전력 반도체 장치를 도시한 평면도 및 측면도이다.1 is a plan view illustrating a process in which a heat dissipation clip is provided in a power semiconductor device having a heat dissipation clip according to a first embodiment of the present invention, and FIG. 2 is a heat dissipation clip having a heat dissipation clip according to a first embodiment of the present invention It is a side view showing a power semiconductor device, and FIG. 3 is a perspective view and a side view illustrating a heat dissipation clip in a power semiconductor device having a heat dissipation clip according to a first embodiment of the present invention, and FIG. 4 is a second embodiment of the present invention. It is a top view and a side view showing a power semiconductor device having a heat dissipation clip according to .

도 1 및 도 3을 참조하면, 본 발명의 제1 실시예에 따른 방열 클립을 구비한 전력 반도체 장치(100)는 DBC 기판(110), 반도체칩(120), 봉합수지(130) 및 방열 클립(140)을 포함하며, 추가적인 열 경로를 봉합수지(130)의 상측으로 제공하여 방열 구조를 갖도록 한다. 1 and 3 , a power semiconductor device 100 having a heat dissipation clip according to a first embodiment of the present invention includes a DBC substrate 110 , a semiconductor chip 120 , an encapsulant 130 , and a heat dissipation clip. 140, and provides an additional heat path to the upper side of the encapsulant 130 to have a heat dissipation structure.

더욱이, 본 실시예는 DBC 기판(110)의 하부에 히트싱크(112)가 구비된 패키지에 적용하는 것으로 예시하였으나, 이에 한정하지 않고 상, 하부 히트싱크가 구비된 패키지에도 적용 가능하다.Moreover, although the present embodiment has been illustrated as being applied to a package having a heat sink 112 disposed under the DBC substrate 110, the present embodiment is not limited thereto and may be applied to a package provided with an upper and lower heat sink.

DBC 기판(110)은 반도체칩(120)을 실장을 위한 캐비티가 형성되고, 저면에 방열을 위한 히트싱크(112)가 구비되며, 상면에 리드 프레임(114)이 패터닝된다.In the DBC substrate 110 , a cavity for mounting the semiconductor chip 120 is formed, a heat sink 112 for heat dissipation is provided on a bottom surface, and a lead frame 114 is patterned on the top surface.

여기서, 히트싱크(112)는 일반적인 금속 등으로 제작할 수 있다.Here, the heat sink 112 may be made of a general metal or the like.

리드 프레임(114)은 금속프레임에 리드 단자들이 패터닝되어 반도체칩(120)의 전기적 성능을 극대화 시킬 수 있다.The lead frame 114 may maximize the electrical performance of the semiconductor chip 120 by patterning lead terminals on the metal frame.

이러한, 리드 프레임(114)은 전체적으로 도금될 수 있으며, 도금물질은 니켈, 구리, 또는 기타 금속으로 이루어질 수 있다.The lead frame 114 may be plated entirely, and the plating material may be made of nickel, copper, or other metal.

반도체칩(120)은 리드 프레임(114)의 상면에 실장된 것으로서, 솔더링 또는 도전성 에폭시에 의해 실장된다.The semiconductor chip 120 is mounted on the upper surface of the lead frame 114 and is mounted by soldering or conductive epoxy.

여기서, 반도체칩(120)은 전자기기의 다기능화, 고성능화 추세에 따라 전자기기의 설계를 다양화함으로써 전자기기의 설계에 따라 개수를 달리할 수 있으며, 본 실시예에서는 제1, 2 반도체칩(122, 124)으로 이루어진 것으로 예시한다.Here, the number of the semiconductor chips 120 can be varied according to the design of the electronic device by diversifying the design of the electronic device according to the trend toward multifunctionality and high performance of the electronic device, and in this embodiment, the first and second semiconductor chips ( 122, 124) is exemplified.

봉합수지(130)는 열과 압력에 의해 액체로 변한 상태로, 캐비티에 충진되어, 반도체 패키지의 절연을 위해 밀봉하도록 구비된다.The encapsulating resin 130 is filled in the cavity in a state changed to a liquid by heat and pressure, and is provided to seal the semiconductor package.

방열 클립(140)은 반도체칩(120)에 일단이 연결되고, 타단은 열 발산을 위해 봉합수지(130)의 표면에 일부가 노출되도록 연결된다.One end of the heat dissipation clip 140 is connected to the semiconductor chip 120 , and the other end is connected such that a part of it is exposed on the surface of the encapsulating resin 130 for heat dissipation.

이때, 방열 클립(140)은 히트싱크(112)와 동일한 재질로 형성 가능하며, 다른 재질로도 형성 가능하다.At this time, the heat dissipation clip 140 may be formed of the same material as the heat sink 112 or may be formed of a different material.

더욱이, 방열 클립(140)은 도 1 내지 도 3에 도시된 바와 같이 제1 접촉부(142), 노출부(144), 제2 접촉부(146) 및 제3 접촉부(148)를 포함한다.Furthermore, the heat dissipation clip 140 includes a first contact portion 142 , an exposed portion 144 , a second contact portion 146 , and a third contact portion 148 as shown in FIGS. 1 to 3 .

제1 접촉부(142)는 수평 방향으로 형성되어 제1 반도체칩(122)의 상면에 접촉되어 전기적으로 연결된다.The first contact portion 142 is formed in a horizontal direction to be in contact with the upper surface of the first semiconductor chip 122 to be electrically connected.

노출부(144)는 제1 접촉부(142)의 단부에서 제1 수직부에 의해 수평 방향으로 절곡 형성되며, 봉합수지(130)의 표면에 노출되므로 봉합수지(130) 내부의 열을 방출하게 된다.The exposed portion 144 is bent in the horizontal direction by the first vertical portion at the end of the first contact portion 142 , and is exposed to the surface of the sealing resin 130 , so that heat inside the sealing resin 130 is emitted. .

도면에는 도시하지 않았지만, 노출부(144)는 연속된 돌기 형태로 형성되어 열 방출 면적을 향상시킬 수 있다.Although not shown in the drawings, the exposed portion 144 may be formed in a continuous protrusion shape to improve a heat dissipation area.

제2 접촉부(146)는 노출부(144)의 단부에서 제2 수직부에 의해 수평 방향으로 절곡 형성되며, 제2 반도체칩(124)에 전기적으로 연결된다.The second contact portion 146 is bent in the horizontal direction by the second vertical portion at the end of the exposed portion 144 , and is electrically connected to the second semiconductor chip 124 .

제3 접촉부(148)는 제2 접촉부(146)의 단부에서 제3 수직부에 의해 수평 방향으로 절곡 형성되며, DBC 기판(110)에서 연장된 단자리드(112)에 전기적으로 연결된다.The third contact portion 148 is bent in the horizontal direction by the third vertical portion at the end of the second contact portion 146 , and is electrically connected to the terminal lead 112 extending from the DBC substrate 110 .

한편, 단자리드(112)는 이웃한 전력 반도체 장치(100)와 전기적으로 연결된다.Meanwhile, the terminal lead 112 is electrically connected to the neighboring power semiconductor device 100 .

이와 같이, 본 발명의 제1 실시예에 따른 방열 클립을 구비한 전력 반도체 장치(100)는 방열 클립(140)의 노출부(144)가 봉합수지(130)의 표면에 노출된 상태로 구비되므로 DBC 기판(110)과 히트싱크(112)의 사이에 전기 절연을 추가하여도 방열 클립(140)에 의해 방열 효율이 감소되지 않게 된다.As described above, in the power semiconductor device 100 having the heat dissipation clip according to the first embodiment of the present invention, the exposed portion 144 of the heat dissipation clip 140 is provided in a state in which the surface of the encapsulant 130 is exposed. Even if electrical insulation is added between the DBC substrate 110 and the heat sink 112 , the heat dissipation efficiency is not reduced by the heat dissipation clip 140 .

도 4를 참조하면, 본 발명의 제2 실시예에 따른 방열 클립을 구비한 전력 반도체 장치(200)는 DBC 기판(210), 반도체칩(220), 봉합수지(230) 및 방열 클립(240)을 포함하며, DBC 기판(210), 반도체칩(220) 및 봉합수지(230)는 앞선 실시예의 그것과 동일한 구조와 기능을 하므로 상세한 설명은 생략한다.Referring to FIG. 4 , a power semiconductor device 200 having a heat dissipation clip according to a second embodiment of the present invention includes a DBC substrate 210 , a semiconductor chip 220 , an encapsulant 230 , and a heat dissipation clip 240 . Including, since the DBC substrate 210, the semiconductor chip 220, and the encapsulating resin 230 have the same structure and function as those of the previous embodiment, a detailed description thereof will be omitted.

방열 클립(240)은 도 4에 도시된 바와 같이 반도체칩(220)에 일단이 연결되고, 타단은 열 발산을 위해 봉합수지(230)의 표면에 일부가 노출되도록 연결된다.As shown in FIG. 4 , one end of the heat dissipation clip 240 is connected to the semiconductor chip 220 , and the other end is connected such that a part of the heat dissipation clip 240 is exposed to the surface of the encapsulating resin 230 for heat dissipation.

이때, 방열 클립(240)은 히트싱크(212)와 동일한 재질로 형성 가능하거나 다른 재질로도 형성 가능하다.At this time, the heat dissipation clip 240 may be formed of the same material as the heat sink 212 or may be formed of a different material.

더욱이, 방열 클립(240)은 제1 접촉부(242), 연결부(244), 제2 접촉부(246), 노출부(248) 및 제3 접촉부(250)를 포함한다.Furthermore, the heat dissipation clip 240 includes a first contact portion 242 , a connection portion 244 , a second contact portion 246 , an exposed portion 248 , and a third contact portion 250 .

제1 접촉부(242)는 수평 방향으로 형성되어 제1 반도체칩(222)의 상면에 접촉되어 전기적으로 연결된다.The first contact portion 242 is formed in a horizontal direction to be in contact with the upper surface of the first semiconductor chip 222 to be electrically connected.

연결부(244)는 제1 접촉부(242)의 단부에서 제1 수직부에 의해 수평 방향으로 절곡 형성된다.The connecting portion 244 is formed by bending in the horizontal direction by the first vertical portion at the end of the first contact portion 242 .

제2 접촉부(246)는 연결부(244)의 단부에서 제2 수직부에 의해 수평 방향으로 절곡 형성되어, 제2 반도체칩(124)에 전기적으로 연결된다.The second contact portion 246 is bent in a horizontal direction by a second vertical portion at an end of the connection portion 244 to be electrically connected to the second semiconductor chip 124 .

노출부(248)는 제2 접촉부(246)의 단부에서 제3 수직부에 의해 수평 방향으로 절곡 형성되며, 봉합수지(330)의 표면에 노출되므로 봉합수지(330) 내부의 열을 방출하게 된다.The exposed portion 248 is bent in the horizontal direction by the third vertical portion at the end of the second contact portion 246 , and is exposed to the surface of the sealing resin 330 , so that heat inside the sealing resin 330 is emitted. .

도면에는 도시하지 않았지만, 노출부(248)는 연속된 돌기 형태로 형성되어 열 방출 면적을 향상시킬 수 있다.Although not shown in the drawings, the exposed portion 248 may be formed in a continuous protrusion shape to improve a heat dissipation area.

제3 접촉부(250)는 노출부(248)의 단부에서 제4 수직부에 의해 수평 방향으로 절곡 형성되며 DBC 기판(210)에서 연장된 단자리드(216)에 전기적으로 연결된다.The third contact part 250 is bent in the horizontal direction by the fourth vertical part at the end of the exposed part 248 and is electrically connected to the terminal lead 216 extending from the DBC substrate 210 .

한편, 단자리드(212)는 이웃한 전력 반도체 장치(200)와 전기적으로 연결된다.Meanwhile, the terminal lead 212 is electrically connected to the neighboring power semiconductor device 200 .

여기서, 설명하지 않은 부호 212는 히트싱크이고, 214는 리드 프레임이다.Here, not described reference numeral 212 denotes a heat sink, and 214 denotes a lead frame.

이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those of ordinary skill in the art to which the present invention pertains can realize that the present invention may be embodied in other specific forms without changing its technical spirit or essential features. you will be able to understand Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

100, 200: 방열 클립을 구비한 전력 반도체 장치
110, 210: DBC 기판
120, 220: 반도체칩
130, 230: 봉합수지
140, 240: 방열 클립100, 200: power semiconductor device having a heat dissipation clip
110, 210: DBC board
120, 220: semiconductor chip
130, 230: sealing resin
140, 240: heat dissipation clip

Claims (3)

반도체칩 실장용 캐비티가 형성되고, 일면에 리드 프레임이 패터닝된 DBC 기판;
상기 DBC 기판의 리드프레임에 실장된 반도체칩;
상기 캐비티 내에 충진되는 봉합수지; 및
상기 반도체칩에 일단이 연결되고, 타단은 열 발산을 위해 상기 봉합수지의 표면에 노출되도록 연결되는 방열 클립;을 포함하는 것을 특징으로 하는 방열 클립을 구비한 전력 반도체 장치.
a DBC substrate having a cavity for mounting a semiconductor chip and having a lead frame patterned on one surface thereof;
a semiconductor chip mounted on a lead frame of the DBC substrate;
a sealing resin filled in the cavity; and
and a heat dissipation clip having one end connected to the semiconductor chip and the other end connected to the surface of the encapsulant resin to dissipate heat.
 제1항에 있어서, 상기 방열 클립은,
상기 반도체칩의 제1 반도체칩에 연결되는 제1 접촉부;
상기 제1 접촉부의 단부에서 절곡 형성되며, 상기 봉합수지의 표면에 노출되는 노출부;
상기 노출부의 단부에서 절곡 형성되며, 상기 반도체칩의 제2 반도체칩에 연결되는 제2 접촉부; 및
상기 제2 접촉부의 단부에서 절곡 형성되며, 상기 DBC 기판에서 연장된 단자리드에 연결되는 제3 접촉부;를 포함하는 것을 특징으로 하는 방열 클립을 구비한 전력 반도체 장치.
According to claim 1, wherein the heat dissipation clip,
a first contact portion connected to a first semiconductor chip of the semiconductor chip;
an exposed portion bent at an end of the first contact portion and exposed to the surface of the encapsulant;
a second contact portion bent at an end of the exposed portion and connected to a second semiconductor chip of the semiconductor chip; and
and a third contact portion bent at an end of the second contact portion and connected to a terminal lead extending from the DBC substrate.
 제1항에 있어서, 상기 방열 클립은,
상기 반도체칩의 제1 반도체칩에 연결되는 제1 접촉부;
상기 반도체칩의 제2 반도체칩에 연결되는 제2 접촉부;
상기 제1, 2 접촉부를 절곡 구조로 연결하는 연결부;
상기 제2 접촉부의 단부에서 절곡 형성되며, 상기 봉합수지의 표면에 노출되는 노출부; 및
상기 노출부의 단부에서 절곡 형성되며, 상기 DBC 기판에서 연장된 단자리드에 연결되는 제3 접촉부;를 포함하는 것을 특징으로 하는 방열 클립을 구비한 전력 반도체 장치.According to claim 1, wherein the heat dissipation clip,
a first contact portion connected to a first semiconductor chip of the semiconductor chip;
a second contact portion connected to a second semiconductor chip of the semiconductor chip;
a connecting portion connecting the first and second contact portions in a bent structure;
an exposed portion bent at an end of the second contact portion and exposed to the surface of the encapsulating resin; and
and a third contact portion bent at an end of the exposed portion and connected to a terminal lead extending from the DBC substrate.
KR1020200079938A 2020-06-30 2020-06-30 Electrically isolated power semiconductor with heat clip KR102418409B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200079938A KR102418409B1 (en) 2020-06-30 2020-06-30 Electrically isolated power semiconductor with heat clip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200079938A KR102418409B1 (en) 2020-06-30 2020-06-30 Electrically isolated power semiconductor with heat clip

Publications (2)

Publication Number Publication Date
KR20220001671A true KR20220001671A (en) 2022-01-06
KR102418409B1 KR102418409B1 (en) 2022-07-07

Family

ID=79347856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200079938A KR102418409B1 (en) 2020-06-30 2020-06-30 Electrically isolated power semiconductor with heat clip

Country Status (1)

Country Link
KR (1) KR102418409B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080008218A (en) * 2006-07-18 2008-01-23 미쓰비시덴키 가부시키가이샤 Power semiconductor apparatus
KR20120079325A (en) * 2011-01-04 2012-07-12 페어차일드코리아반도체 주식회사 Semiconductor package and methods of fabricating the same
KR101562661B1 (en) 2014-03-18 2015-10-22 삼성전기주식회사 Power semiconductor module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080008218A (en) * 2006-07-18 2008-01-23 미쓰비시덴키 가부시키가이샤 Power semiconductor apparatus
KR20120079325A (en) * 2011-01-04 2012-07-12 페어차일드코리아반도체 주식회사 Semiconductor package and methods of fabricating the same
KR101562661B1 (en) 2014-03-18 2015-10-22 삼성전기주식회사 Power semiconductor module

Also Published As

Publication number Publication date
KR102418409B1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
US9209114B2 (en) Power module package with a fastening unit including a non-conductive portion
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP2008091714A (en) Semiconductor device
US4807018A (en) Method and package for dissipating heat generated by an integrated circuit chip
KR20050077866A (en) Semiconductor package with heat-dissipating structure and method for fabricating the same
CN111261598B (en) Packaging structure and power module applicable to same
CN108713250B (en) Power semiconductor device and power semiconductor core module
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
WO2007147366A1 (en) Ic packages with internal heat dissipation structures
US7310224B2 (en) Electronic apparatus with thermal module
KR100598652B1 (en) Semiconductor device
KR102418409B1 (en) Electrically isolated power semiconductor with heat clip
US9099451B2 (en) Power module package and method of manufacturing the same
CN109801900A (en) A kind of electric power inverter circuit device
US20180102300A1 (en) Connectable Package Extender for Semiconductor Device Package
KR20020043395A (en) Semiconductor package
KR20220001679A (en) Current power module package with dual side cooling with copper via spacers with upper and lower conductive layers
KR102016019B1 (en) High thermal conductivity semiconductor package
JP2795063B2 (en) Hybrid integrated circuit device
KR102484544B1 (en) Current power module package with dual side cooling without spacer with wire bonding
KR20020039010A (en) Double die package having heat spreaders
KR102405129B1 (en) Semiconductor package having exposed heat sink and method for fabricating the same
KR102602234B1 (en) Power module package
CN215578514U (en) Electronic device with top surface radiating packaging structure
KR101463074B1 (en) Leadless package

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant