KR20210157049A - 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크 - Google Patents

저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크 Download PDF

Info

Publication number
KR20210157049A
KR20210157049A KR1020200074862A KR20200074862A KR20210157049A KR 20210157049 A KR20210157049 A KR 20210157049A KR 1020200074862 A KR1020200074862 A KR 1020200074862A KR 20200074862 A KR20200074862 A KR 20200074862A KR 20210157049 A KR20210157049 A KR 20210157049A
Authority
KR
South Korea
Prior art keywords
change element
resistance change
cross
area
section
Prior art date
Application number
KR1020200074862A
Other languages
English (en)
Other versions
KR102504522B1 (ko
Inventor
최우석
김세영
황현상
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020200074862A priority Critical patent/KR102504522B1/ko
Publication of KR20210157049A publication Critical patent/KR20210157049A/ko
Application granted granted Critical
Publication of KR102504522B1 publication Critical patent/KR102504522B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • H01L45/145—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 실시예에 따른 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는 제1 입력 라인, 제1 출력 라인, 및 제1 입력 라인과 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자를 포함하는 제1 저항 변화 소자 어레이와, 제2 입력 라인, 제2 출력 라인, 및 제2 입력 라인과 제2 출력 라인 사이에 위치하는 제2 저항 변화 소자를 포함하는 제2 저항 변화 소자 어레이를 포함하되, 제1 저항 변화 소자의 가중치와 제2 저항 변화 소자의 가중치는 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적에 각각 비례하고, 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적은 상이하다.

Description

저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크{NEURAL NETWORK USING WEIGHTED SYNAPSE BASED ON RESISTIVE RANDOM ACCESS MEMORY ARRAY}
본 발명은 뉴럴 네트워크에 관한 것으로서, 보다 상세하게는 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크에 관한 것이다.
뉴럴 네트워크는 생물학의 신경망에서 영감을 얻은 학습 알고리즘이다. 시냅스의 결합으로 네트워크를 형성한 인공 뉴런이 학습을 통해 시냅스의 결합 세기를 변화시켜 문제해결능력을 가지는 모델이다. 최근 뉴럴 네트워크 기술이 발전함에 따라, 다양한 종류의 전자 시스템에서 뉴럴 네트워크 장치를 사용하여 입력 데이터를 분석하고 유효한 정보를 추출하는 연구가 활발히 진행되고 있다.
특히 저전력 및 고집적으로 구현되는 디바이스에서, 뉴럴 네트워크를 이용하여 대량의 입력 데이터를 실시간으로 분석하여 원하는 정보를 추출하기 위해서는 뉴럴 네트워크에 관한 연산을 효율적으로 처리할 수 있는 기술이 요구된다.
위 기재된 내용은 오직 본 발명의 기술적 사상들에 대한 배경 기술의 이해를 돕기 위한 것이며, 따라서 그것은 본 발명의 기술 분야의 당업자에게 알려진 선행 기술에 해당하는 내용으로 이해될 수 없다.
본 발명의 실시예는 인공 신경망 하드웨어 학습 및 추론 시 에너지 효율성과 정확도 향상을 극대화 할 수 있는 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는, 제1 입력 라인, 제1 출력 라인, 및 상기 제1 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자를 포함하는 제1 저항 변화 소자 어레이와, 제2 입력 라인, 제2 출력 라인, 및 상기 제2 입력 라인과 상기 제2 출력 라인 사이에 위치하는 제2 저항 변화 소자를 포함하는 제2 저항 변화 소자 어레이를 포함하되, 상기 제1 저항 변화 소자의 가중치와 상기 제2 저항 변화 소자의 가중치는 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적에 각각 비례하고, 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적은 상이하다.
상기 제1 저항 변화 소자의 단면의 면적은 상기 제2 저항 변화 소자의 단면의 면적의 n배이고, n은 자연수일 수 있다.
상기 n은 10일 수 있다.
상기 제1 저항 변화 소자와 상기 제2 저항 변화 소자의 재료는 금속산화물을 포함할 수 있다.
상기 금속산화물은 PCMO 물질, TiOx 물질, MoOx 물질, 및 WOx 물질 중 적어도 하나를 포함할 수 있다.
본 발명의 실시예에 따른 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는, 제1 입력 라인, 제1 출력 라인, 및 상기 제1 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자를 포함하는 제1 저항 변화 소자 어레이와; 제2 입력 라인, 제2 출력 라인, 및 상기 제2 입력 라인과 상기 제2 출력 라인 사이에 위치하는 제2 저항 변화 소자를 포함하는 제2 저항 변화 소자 어레이와; 제3 입력 라인, 제3 출력 라인, 및 상기 제3 입력 라인과 상기 제3 출력 라인 사이에 위치하는 제3 저항 변화 소자를 포함하는 제3 저항 변화 소자 어레이를 포함하되, 상기 제1 저항 변화 소자의 가중치와 상기 제2 저항 변화 소자의 가중치와 상기 제3 저항 변화 소자의 가중치는 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적에 각각 비례하고, 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적은 서로 상이하다.
상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적의 비율은 n2:n:1이고, n은 자연수일 수 있다.
상기 n은 10일 수 있다.
본 발명의 실시예에 따른 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는, 제1 입력 라인, 제2 입력 라인, 제1 출력 라인, 상기 제1 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자, 및 상기 제2 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제2 저항 변화 소자를 포함하는 저항 변화 소자 어레이를 포함하되, 상기 제1 저항 변화 소자의 가중치와 상기 제2 저항 변화 소자의 가중치는 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적에 각각 비례하고, 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적은 상이하다.
상기 제1 저항 변화 소자의 단면의 면적은 상기 제2 저항 변화 소자의 단면의 면적의 n배이고, n은 자연수일 수 있다.
상기 n은 10일 수 있다.
상기 제1 저항 변화 소자와 상기 제2 저항 변화 소자의 재료는 금속산화물을 포함할 수 있다.
상기 금속산화물은 PCMO 물질, TiOx 물질, MoOx 물질, 및 WOx 물질 중 적어도 하나를 포함할 수 있다.
본 발명의 실시예에 따른 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는, 제1 입력 라인, 제2 입력 라인, 제3 입력 라인, 제1 출력 라인, 상기 제1 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자, 상기 제2 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제2 저항 변화 소자, 및 상기 제3 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제3 저항 변화 소자를 포함하는 저항 변화 소자 어레이를 포함하되, 상기 제1 저항 변화 소자의 가중치와 상기 제2 저항 변화 소자의 가중치와 상기 제3 저항 변화 소자의 가중치는 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적에 각각 비례하고, 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적은 서로 상이하다.
상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적의 비율은 n2:n:1이고, n은 자연수일 수 있다.
상기 n은 10일 수 있다.
이와 같은 본 발명의 실시예에 따른 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는, 단일 저항 변화 소자에 가중치를 두어 총 시냅스가 가질수 있는 전도도의 단계를 세밀화 시킴으로써, 인공 신경망 하드웨어 학습 및 추론 시 에너지 효율성과 정확도 향상을 극대화 할 수 있다. 또한, 전도도의 단계와 내재적인 산포 측면에서 한계를 갖고 있는 저항 변화 소자를 사용하여 가중 시냅스를 구성함으로써, 시스템의 에너지 효율 및 성능 향상을 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 뉴럴 네트워크를 개략적으로 나타내는 회로도이다.
도 2는 본 발명의 일 실시예에 따른 저항 변화 메모리 교차 구조 어레이로 구현한 뉴럴 네트워크를 개략적으로 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 다수의 가중치가 부여된 교차 구조 어레이 코어로 구성된 뉴럴 네트워크를 개략적으로 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 뉴럴 네트워크의 3개의 메모리 소자로 구성된 가중 시냅스가 표현할 수 있는 전도도의 단계를 보여주는 도면이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 뉴럴 네트워크의 단위 소자에 가중치를 면적으로 배당할 수 있는 계면 반응성 저항 변화 메모리의 일 예를 보여주는 도면이다.
도 7은 본 발명의 일 실시예에 따른 뉴럴 네트워크에서 저항 변화 소자의 면적에 따라 정비례하게 증가하는 전도도를 보여주는 그래프이다.
도 8은 본 발명의 일 실시예에 따른 뉴럴 네트워크에서 저항 변화 소자의 10단계의 전도도를 보여주는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 뉴럴 네트워크에서 10단계의 가중치를 가지는 저항 변화 소자 3개로 구현한 1000 단계의 전도도를 보여주는 그래프이다.
위 발명의 배경이 되는 기술 란에 기재된 내용은 오직 본 발명의 기술적 사상에 대한 배경 기술의 이해를 돕기 위한 것이며, 따라서 그것은 본 발명의 기술 분야의 당업자에게 알려진 선행 기술에 해당하는 내용으로 이해될 수 없다.
아래의 서술에서, 설명의 목적으로, 다양한 실시예들의 이해를 돕기 위해 많은 구체적인 세부 내용들이 제시된다. 그러나, 다양한 실시예들이 이러한 구체적인 세부 내용들 없이 또는 하나 이상의 동등한 방식으로 실시될 수 있다는 것은 명백하다. 다른 예시들에서, 잘 알려진 구조들과 장치들은 다양한 실시예들을 불필요하게 이해하기 어렵게 하는 것을 피하기 위해 블록도로 표시된다.
도면에서, 레이어들, 필름들, 패널들, 영역들 등의 크기 또는 상대적인 크기는 명확한 설명을 위해 과장될 수 있다. 또한, 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 그러나, 만약 어떤 부분이 다른 부분과 "직접적으로 연결되어 있다"고 서술되어 있으면, 이는 해당 부분과 다른 부분 사이에 다른 소자가 없음을 의미할 것이다. "X, Y, 및 Z 중 적어도 어느 하나", 그리고 "X, Y, 및 Z로 구성된 그룹으로부터 선택된 적어도 어느 하나"는 X 하나, Y 하나, Z 하나, 또는 X, Y, 및 Z 중 둘 또는 그 이상의 어떤 조합 (예를 들면, XYZ, XYY, YZ, ZZ) 으로 이해될 것이다. 여기에서, "및/또는"은 해당 구성들 중 하나 또는 그 이상의 모든 조합을 포함한다.
여기에서, 첫번째, 두번째 등과 같은 용어가 다양한 소자들, 요소들, 지역들, 레이어들, 및/또는 섹션들을 설명하기 위해 사용될 수 있지만, 이러한 소자들, 요소들, 지역들, 레이어들, 및/또는 섹션들은 이러한 용어들에 한정되지 않는다. 이러한 용어들은 하나의 소자, 요소, 지역, 레이어, 및/또는 섹션을 다른 소자, 요소, 지역, 레이어, 및 또는 섹션과 구별하기 위해 사용된다. 따라서, 일 실시예에서의 첫번째 소자, 요소, 지역, 레이어, 및/또는 섹션은 다른 실시예에서 두번째 소자, 요소, 지역, 레이어, 및/또는 섹션이라 칭할 수 있다.
"아래", "위" 등과 같은 공간적으로 상대적인 용어가 설명의 목적으로 사용될 수 있으며, 그렇게 함으로써 도면에서 도시된 대로 하나의 소자 또는 특징과 다른 소자(들) 또는 특징(들)과의 관계를 설명한다. 이는 도면 상에서 하나의 구성 요소의 다른 구성 요소에 대한 관계를 나타내는 데에 사용될 뿐, 절대적인 위치를 의미하는 것은 아니다. 예를 들어, 도면에 도시된 장치가 뒤집히면, 다른 소자들 또는 특징들의 "아래"에 위치하는 것으로 묘사된 소자들은 다른 소자들 또는 특징들의 "위"의 방향에 위치한다. 따라서, 일 실시예에서 "아래" 라는 용어는 위와 아래의 양방향을 포함할 수 있다. 뿐만 아니라, 장치는 그 외의 다른 방향일 수 있다 (예를 들어, 90도 회전된 혹은 다른 방향에서), 그리고, 여기에서 사용되는 그런 공간적으로 상대적인 용어들은 그에 따라 해석된다.
여기에서 사용된 용어는 특정한 실시예들을 설명하는 목적이고 제한하기 위한 목적이 아니다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다 고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 다른 정의가 없는 한, 여기에 사용된 용어들은 본 발명이 속하는 분야에서 통상적인 지식을 가진 자에게 일반적으로 이해되는 것과 같은 의미를 갖는다.
도 1은 본 발명의 일 실시예에 따른 뉴럴 네트워크를 개략적으로 나타내는 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 뉴럴 네트워크(neural network)는 입력 뉴런(10), 출력 뉴런(20), 및 가중치 셀(30)을 포함한다. 시냅스(30) 소자는 입력 뉴런(10)으로부터 수평으로 연장하는 로우 라인(R)(row lines) 및 출력 뉴런(20)으로부터 수직으로 연장하는 컬럼 라인(C)(column lines)의 교차점에 배치될 수 있다. 설명의 편의를 위해 도 1에는 예시적으로 각각 네 개의 입력 뉴런(10) 및 출력 뉴런(20)이 도시되었으나, 본 발명은 이에 한정되지 않는다.
입력 뉴런(10)은 학습 모드(learning mode), 리셋 모드(reset mode), 보정 또는 읽기 모드(reading mode)에서 로우 라인(R)을 통하여 가중치 셀(30)로 전기적 펄스들(pulses)을 전송할 수 있다.
출력 뉴런(20)은 학습 모드 또는 리셋 모드 또는 보정 또는 읽기 모드에서 컬럼 라인(C)을 통하여 가중치 셀(30)로부터 전기적 펄스를 수신할 수 있다.
도 2는 본 발명의 일 실시예에 따른 저항 변화 메모리 교차 구조 어레이로 구현한 뉴럴 네트워크를 개략적으로 나타내는 회로도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 뉴럴 네트워크는 교차 구조의 저항 변화 소자 어레이를 포함한다. 실시예로서, 저항 변화 소자 어레이는 입력, 출력 및 업데이트 로직을 더 포함할 수 있다. 실시예로서, 저항 변화 소자 어레이는 입력을 인가받거나 출력을 전달하고, 업데이트된 로직을 전달 받을 수 있다.
도 3은 본 발명의 일 실시예에 따른 다수의 가중치가 부여된 교차 구조 어레이 코어로 구성된 뉴럴 네트워크를 개략적으로 나타내는 회로도이다.
도 3을 참조하면, 좌측에는 n2의 가중치가 부여된 교차 구조 어레이 코어(Core 3)가, 중앙에는 n의 가중치가 부여된 교차 구조 어레이 코어(Core 2)가, 우측에는 1의 가중치가 부여된 교차 구조 어레이 코어(Core 1)가 위치한다.
실시예로서, 본 발명의 실시예에 따른 뉴럴 네트워크에서는 Core 3로 갈수록 조절이 가능한 단위 가중치가 크고, Core 1으로 갈수록 조절이 가능한 단위 가중치가 작을 수 있다. 실시예로서, Core 1에서는 가중치의 세밀한 조정이 가능할 수 있다.
본 발명의 일 실시예에 따르면, 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는 제1 저항 변화 소자 어레이와 제2 저항 변화 소자 어레이를 포함한다. 제1 저항 변화 소자 어레이는 제1 입력 라인, 제1 출력 라인, 및 제1 입력 라인과 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자를 포함하고, 제2 저항 변화 소자 어레이는 제2 입력 라인, 제2 출력 라인, 및 제2 입력 라인과 제2 출력 라인 사이에 위치하는 제2 저항 변화 소자를 포함한다. 제1 저항 변화 소자의 가중치와 제2 저항 변화 소자의 가중치는 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적에 각각 비례하고, 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적은 상이하다. 실시예로서, 제1 저항 변화 소자의 단면의 면적은 상기 제2 저항 변화 소자의 단면의 면적의 10배일 수 있다. 실시예로서, 제1 저항 변화 소자와 제2 저항 변화 소자의 재료는 PCMO 물질, TiOx 물질, MoOx 물질, 및 WOx 물질 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는 제1 저항 변화 소자 어레이, 제2 저항 변화 소자 어레이 및 제3 저항 변화 소자 어레이를 포함한다. 제1 저항 변화 소자 어레이는 제1 입력 라인, 제1 출력 라인, 및 제1 입력 라인과 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자를 포함하고, 제2 저항 변화 소자 어레이는 제2 입력 라인, 제2 출력 라인, 및 제2 입력 라인과 제2 출력 라인 사이에 위치하는 제2 저항 변화 소자를 포함하고, 제3 저항 변화 소자는 제3 입력 라인, 제3 출력 라인, 및 제3 입력 라인과 제3 출력 라인 사이에 위치하는 제3 저항 변화 소자를 포함한다. 제1 저항 변화 소자의 가중치와 제2 저항 변화 소자의 가중치와 제3 저항 변화 소자의 가중치는 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적과 제3 저항 변화 소자의 단면의 면적에 각각 비례하고, 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적은 서로 상이하다. 실시예로서, 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적과 제3 저항 변화 소자의 단면의 면적의 비율은 100:10:1일 수 있다. 실시예로서, 제1 저항 변화 소자와 제2 저항 변화 소자와 제3 저항 변화 소자의 재료는 PCMO 물질, TiOx 물질, MoOx 물질, 및 WOx 물질 중 적어도 하나를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 뉴럴 네트워크의 3개의 메모리 소자로 구성된 가중 시냅스가 표현할 수 있는 전도도의 단계를 보여주는 도면이다.
도 4를 참조하면, 좌측에는 도 3의 Core 3에 대응하는 n2의 가중치가 부여된 메모리 소자의 가중 시냅스가 표현할 수 있는 전도도의 단계가, 중앙에는 Core 2에 대응하는 n의 가중치가 부여된 메모리 소자의 가중 시냅스가 표현할 수 있는 전도도의 단계가, 우측에는 Core 1에 대응하는 1의 가중치가 부여된 메모리 소자의 가중 시냅스가 표현할 수 있는 전도도의 단계가 표현된다. 실시예로서, n이 10인 경우를 예로 설명하면, 좌측의 가중 시냅스는 100에서 1000의 가중치를 100의 단위로 표현할 수 있고, 중앙의 가중 시냅스는 10에서 100의 가중치를 10의 단위로 표현할 수 있고, 우측의 가중 시냅스는 1에서 10의 가중치를 1의 단위로 표현할 수 있다. 따라서, 3개의 메모리 소자로 구성된 가중 시냅스는 1에서 1000까지를 1의 단위로 표현할 수 있다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 뉴럴 네트워크의 단위 소자에 가중치를 면적으로 배당할 수 있는 계면 반응성 저항 변화 메모리의 일 예를 보여주는 도면이다.
도 5를 참조하면, 도 4의 3개의 메모리 소자로 구성된 가중 시냅스에서 각 메모리 소자에 부여된 가중치를 저항 변화 소자의 면적으로 대응시켜 전도도를 측정한 실측 데이터를 확인할 수 있다.
도 6을 참조하면, 도 4의 3개의 메모리 소자로 구성된 가중 시냅스에서 각 메모리 소자에 부여된 가중치를 저항 변화 소자의 면적으로 대응시켜 표현한 도면을 확인할 수 있다.
도 7은 본 발명의 일 실시예에 따른 뉴럴 네트워크에서 저항 변화 소자의 면적에 따라 정비례하게 증가하는 전도도를 보여주는 그래프이다. 도 8은 본 발명의 일 실시예에 따른 뉴럴 네트워크에서 저항 변화 소자의 10단계의 전도도를 보여주는 그래프이다. 도 9는 본 발명의 일 실시예에 따른 뉴럴 네트워크에서 10단계의 가중치를 가지는 저항 변화 소자 3개로 구현한 1000 단계의 전도도를 보여주는 그래프이다.
도 7 내지 도 9를 참조하면, 본 발명의 실시예에 따른 뉴럴 네트워크는 저항 변화 소자 어레이를 포함하고, 저항 변화 소자 어레이는 제1 입력 라인, 제2 입력 라인, 제1 출력 라인, 제1 저항 변화 소자 및 제2 저항 변화 소자를 포함한다. 제1 저항 변화 소자는 제1 입력 라인과 제1 출력 라인 사이에 위치하고, 제2 저항 변화 소자는 제2 입력 라인과 제1 출력 라인 사이에 위치한다. 제1 저항 변화 소자의 가중치와 제2 저항 변화 소자의 가중치는 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적에 각각 비례하고, 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적은 상이하다. 실시예로서, 제1 저항 변화 소자의 단면의 면적은 제2 저항 변화 소자의 단면의 면적의 10배일 수 있다. 실시예로서, 제1 저항 변화 소자와 제2 저항 변화 소자의 재료는 PCMO 물질, TiOx 물질, MoOx 물질, 및 WOx 물질 중 적어도 하나를 포함할 수 있다. 실시예로서, 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는 2개의 저항 변화 소자로 구성되어 가중치를 1에서 100까지 1의 단위로 표현할 수 있다.
본 발명의 일 실시예에 따르면, 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는 저항 변화 소자 어레이를 포함하고, 저항 변화 소자 어레이는 제1 입력 라인, 제2 입력 라인, 제3 입력 라인, 제1 출력 라인, 제1 저항 변화 소자, 제2 저항 변화 소자 및 제3 저항 변화 소자를 포함한다. 제1 저항 변화 소자는 제1 입력 라인과 제1 출력 라인 사이에 위치하고, 제2 저항 변화 소자는 제2 입력 라인과 제1 출력 라인 사이에 위치하고, 제3 저항 변화 소자는 제3 입력 라인과 제1 출력 라인 사이에 위치한다. 제1 저항 변화 소자의 가중치와 제2 저항 변화 소자의 가중치와 제3 저항 변화 소자의 가중치는 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적과 제3 저항 변화 소자의 단면의 면적에 각각 비례하고, 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적과 제3 저항 변화 소자의 단면의 면적은 서로 상이하다. 실시예로서, 제1 저항 변화 소자의 단면의 면적과 제2 저항 변화 소자의 단면의 면적과 제3 저항 변화 소자의 단면의 면적의 비율은 100:10:1일 수 있다. 실시예로서, 제1 저항 변화 소자와 제2 저항 변화 소자와 제3 저항 변화 소자의 재료는 PCMO 물질, TiOx 물질, MoOx 물질, 및 WOx 물질 중 적어도 하나를 포함할 수 있다. 실시예로서, 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는 3개의 저항 변화 소자로 구성되어 가중치를 1에서 1000까지 1의 단위로 표현할 수 있다.
전술한 바와 같은 본 발명의 실시예들에 따르면, 본 발명의 실시예에 따른 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크는, 단일 저항 변화 소자에 가중치를 두어 총 시냅스가 가질수 있는 전도도의 단계를 세밀화 시킴으로써, 인공 신경망 하드웨어 학습 및 추론 시 에너지 효율성과 정확도 향상을 극대화 할 수 있다. 또한, 전도도의 단계와 내재적인 산포 측면에서 한계를 갖고 있는 저항 변화 소자를 사용하여 가중 시냅스를 구성함으로써, 시스템의 에너지 효율 및 성능 향상을 할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
10: 입력 뉴런 20: 출력 뉴런
30: 가중치 셀

Claims (16)

  1. 제1 입력 라인, 제1 출력 라인, 및 상기 제1 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자를 포함하는 제1 저항 변화 소자 어레이; 및
    제2 입력 라인, 제2 출력 라인, 및 상기 제2 입력 라인과 상기 제2 출력 라인 사이에 위치하는 제2 저항 변화 소자를 포함하는 제2 저항 변화 소자 어레이를 포함하되,
    상기 제1 저항 변화 소자의 가중치와 상기 제2 저항 변화 소자의 가중치는 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적에 각각 비례하고,
    상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적은 상이한 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  2. 제 1항에 있어서,
    상기 제1 저항 변화 소자의 단면의 면적은 상기 제2 저항 변화 소자의 단면의 면적의 n배이고, n은 자연수인 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  3. 제 2항에 있어서,
    상기 n은 10인 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  4. 제 1항에 있어서,
    상기 제1 저항 변화 소자와 상기 제2 저항 변화 소자의 재료는 금속산화물을 포함하는 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  5. 제 4항에 있어서,
    상기 금속산화물은 PCMO 물질, TiOx 물질, MoOx 물질, 및 WOx 물질 중 적어도 하나를 포함하는 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  6. 제1 입력 라인, 제1 출력 라인, 및 상기 제1 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자를 포함하는 제1 저항 변화 소자 어레이;
    제2 입력 라인, 제2 출력 라인, 및 상기 제2 입력 라인과 상기 제2 출력 라인 사이에 위치하는 제2 저항 변화 소자를 포함하는 제2 저항 변화 소자 어레이; 및
    제3 입력 라인, 제3 출력 라인, 및 상기 제3 입력 라인과 상기 제3 출력 라인 사이에 위치하는 제3 저항 변화 소자를 포함하는 제3 저항 변화 소자 어레이를 포함하되,
    상기 제1 저항 변화 소자의 가중치와 상기 제2 저항 변화 소자의 가중치와 상기 제3 저항 변화 소자의 가중치는 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적에 각각 비례하고,
    상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적은 서로 상이한 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  7. 제 6항에 있어서,
    상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적의 비율은 n2:n:1이고, n은 자연수인 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  8. 제 7항에 있어서,
    상기 n은 10인 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  9. 제1 입력 라인, 제2 입력 라인, 제1 출력 라인, 상기 제1 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자, 및 상기 제2 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제2 저항 변화 소자를 포함하는 저항 변화 소자 어레이를 포함하되,
    상기 제1 저항 변화 소자의 가중치와 상기 제2 저항 변화 소자의 가중치는 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적에 각각 비례하고,
    상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적은 상이한 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  10. 제 9항에 있어서,
    상기 제1 저항 변화 소자의 단면의 면적은 상기 제2 저항 변화 소자의 단면의 면적의 n배이고, n은 자연수인 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  11. 제 10항에 있어서,
    상기 n은 10인 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  12. 제 9항에 있어서,
    상기 제1 저항 변화 소자와 상기 제2 저항 변화 소자의 재료는 금속산화물을 포함하는 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  13. 제 12항에 있어서,
    상기 금속산화물은 PCMO 물질, TiOx 물질, MoOx 물질, 및 WOx 물질 중 적어도 하나를 포함하는 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  14. 제1 입력 라인, 제2 입력 라인, 제3 입력 라인, 제1 출력 라인, 상기 제1 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제1 저항 변화 소자, 상기 제2 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제2 저항 변화 소자, 및 상기 제3 입력 라인과 상기 제1 출력 라인 사이에 위치하는 제3 저항 변화 소자를 포함하는 저항 변화 소자 어레이를 포함하되,
    상기 제1 저항 변화 소자의 가중치와 상기 제2 저항 변화 소자의 가중치와 상기 제3 저항 변화 소자의 가중치는 상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적에 각각 비례하고,
    상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적은 서로 상이한 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  15. 제 14항에 있어서,
    상기 제1 저항 변화 소자의 단면의 면적과 상기 제2 저항 변화 소자의 단면의 면적과 상기 제3 저항 변화 소자의 단면의 면적의 비율은 n2:n:1이고, n은 자연수인 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
  16. 제 15항에 있어서,
    상기 n은 10인 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크.
KR1020200074862A 2020-06-19 2020-06-19 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크 KR102504522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200074862A KR102504522B1 (ko) 2020-06-19 2020-06-19 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200074862A KR102504522B1 (ko) 2020-06-19 2020-06-19 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크

Publications (2)

Publication Number Publication Date
KR20210157049A true KR20210157049A (ko) 2021-12-28
KR102504522B1 KR102504522B1 (ko) 2023-02-27

Family

ID=79178075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200074862A KR102504522B1 (ko) 2020-06-19 2020-06-19 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크

Country Status (1)

Country Link
KR (1) KR102504522B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230147961A (ko) * 2022-04-15 2023-10-24 국민대학교산학협력단 메모리 장치, 메모리 장치의 동작 방법, 및 이를 포함하는 메모리 시스템
WO2023204371A1 (ko) * 2022-04-19 2023-10-26 포항공과대학교 산학협력단 저항성 소자를 이용한 인공지능 엣지 디바이스 구현을 위한 학습 장치 및 방법과 이를 이용한 분석 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170071766A (ko) * 2015-12-16 2017-06-26 포항공과대학교 산학협력단 부도체-도체 전이현상을 이용한 뉴런 소자를 포함한 고집적 뉴로모픽 시스템 및 고집적 뉴로모픽 회로
KR20170080472A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 뉴로모픽 장치
KR20180090560A (ko) * 2017-02-03 2018-08-13 에스케이하이닉스 주식회사 다수 개의 시냅스 셀들을 가진 시냅스를 포함하는 뉴로모픽 소자
KR20200069901A (ko) * 2018-12-07 2020-06-17 삼성전자주식회사 뉴럴 네트워크를 분할하는 방법 및 뉴로모픽 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170071766A (ko) * 2015-12-16 2017-06-26 포항공과대학교 산학협력단 부도체-도체 전이현상을 이용한 뉴런 소자를 포함한 고집적 뉴로모픽 시스템 및 고집적 뉴로모픽 회로
KR20170080472A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 뉴로모픽 장치
KR20180090560A (ko) * 2017-02-03 2018-08-13 에스케이하이닉스 주식회사 다수 개의 시냅스 셀들을 가진 시냅스를 포함하는 뉴로모픽 소자
KR20200069901A (ko) * 2018-12-07 2020-06-17 삼성전자주식회사 뉴럴 네트워크를 분할하는 방법 및 뉴로모픽 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230147961A (ko) * 2022-04-15 2023-10-24 국민대학교산학협력단 메모리 장치, 메모리 장치의 동작 방법, 및 이를 포함하는 메모리 시스템
WO2023204371A1 (ko) * 2022-04-19 2023-10-26 포항공과대학교 산학협력단 저항성 소자를 이용한 인공지능 엣지 디바이스 구현을 위한 학습 장치 및 방법과 이를 이용한 분석 장치 및 방법

Also Published As

Publication number Publication date
KR102504522B1 (ko) 2023-02-27

Similar Documents

Publication Publication Date Title
CN109800870B (zh) 一种基于忆阻器的神经网络在线学习系统
CN106530210B (zh) 基于阻变存储器件阵列实现并行卷积计算的设备和方法
Liu et al. Reduction and IR-drop compensations techniques for reliable neuromorphic computing systems
Sejnowski et al. Learning symmetry groups with hidden units: Beyond the perceptron
CN108805270A (zh) 一种基于存储器的卷积神经网络系统
CN111612125B (zh) 一种面向在线学习的新型htm时间池方法及其系统
KR20210157049A (ko) 저항 변화 메모리 어레이 기반의 가중 시냅스를 이용한 뉴럴 네트워크
CN108510066A (zh) 一种应用于卷积神经网络的处理器
Hjelmfelt et al. Implementation of logic functions and computations by chemical kinetics
Huang et al. Memristor neural network design
CN113517014A (zh) 神经形态装置及其操作方法
WO2018217632A1 (en) Deep learning in bipartite memristive networks
Tosson et al. A study of the effect of RRAM reliability soft errors on the performance of RRAM-based neuromorphic systems
CN108171322A (zh) 一种基于粒子群优化的神经网络学习算法
Wu et al. ReRAM crossbar-based analog computing architecture for naive bayesian engine
KR102607860B1 (ko) 3차원 적층 시냅스 구조를 갖는 뉴로모픽 장치 및 이를 포함하는 메모리 장치
AU622712B2 (en) Cellular network assignment processor using randomly triggered adaptive cell thresholds
Wang et al. Anti-synchronization control of BAM memristive neural networks with multiple proportional delays and stochastic perturbations
Sun et al. Quaternary synapses network for memristor-based spiking convolutional neural networks
Kendall et al. Deep learning in memristive nanowire networks
KR20210032036A (ko) 가중치 비트폭을 탄력적으로 적용할 수 있는 커패시턴스 기반 뉴럴 네트워크
Lo et al. Application of Kohonen self-organising neural network to static security assessment
Zhu et al. Solution to alleviate the impact of line resistance on the crossbar array
Wennmyr A convex hull algorithm for neural networks
Valentian et al. SPIRIT: A First Mixed-Signal SNN Using Co-integrated CMOS Neurons and Resistive Synapses

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant