KR20210147387A - Apparatus and method of generating random number - Google Patents
Apparatus and method of generating random number Download PDFInfo
- Publication number
- KR20210147387A KR20210147387A KR1020200064539A KR20200064539A KR20210147387A KR 20210147387 A KR20210147387 A KR 20210147387A KR 1020200064539 A KR1020200064539 A KR 1020200064539A KR 20200064539 A KR20200064539 A KR 20200064539A KR 20210147387 A KR20210147387 A KR 20210147387A
- Authority
- KR
- South Korea
- Prior art keywords
- random number
- generating
- sampling
- signal
- correlation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
본 발명은 난수 생성 장치 및 방법에 관한 것으로써, IoT(Internet of Things) 기기와 같은 적은 자원을 가진 MCU(ADC 내장) 또는 ADC 자체를 사용한 엔트로피의 수집기술에 관한 것이다.The present invention relates to an apparatus and method for generating a random number, and to a technology for collecting entropy using an MCU (built-in ADC) or ADC itself having a small resource such as an Internet of Things (IoT) device.
본 명세서에서 달리 표시되지 않는 한, 이 섹션에 설명되는 내용들은 이 출원의 청구항들에 대한 종래 기술이 아니며, 이 섹션에 포함된다고 하여 종래 기술이라고 인정되는 것은 아니다.Unless otherwise indicated herein, the material described in this section is not prior art to the claims of this application, and inclusion in this section is not an admission that it is prior art.
사물인터넷(Internet of Thing)의 보편화에 따라 보안 위협도 높아지고 있으며, 특히 사물인터넷 보안은 사물인터넷 기기에서부터 시스템까지의 전 구간에 대한 단절없는 보안이 필요하다. With the generalization of the Internet of Things, security threats are also increasing. In particular, Internet of Things security requires uninterrupted security for all sections from IoT devices to systems.
보안의 필수적인 요소로써 난수는 예측불가능성, 무편향성, 숫자간 무관성을 만족해야 한다.As an essential element of security, random numbers must satisfy unpredictability, unbiasedness, and irrelevance between numbers.
의사 난수 생성 기술은 컴퓨터 알고리즘을 복잡하게 설계함으로써 난수의 예측 불가능성을 높힐 수 있다. Pseudo-random number generation technology can increase the unpredictability of random numbers by designing computer algorithms to be complex.
특히, 기존의 암호학적으로 안전한 의사 난수는 주로 윈도우, 리눅스 같은 OS 내에서의 난수 엔트로피를 추출하여 사용해왔으나, 적은 자원을 가진 사물인터넷 기기들은 암호학적으로 사용하기 위한 난수 엔트로피를 충분히 수집하기 어렵다는 문제점이 있어, 무작위적인 난수를 발생하는데 어려움이 있다.In particular, the existing cryptographically safe pseudo-random numbers have mainly been used by extracting the random number entropy in OSs such as Windows and Linux. Therefore, it is difficult to generate a random random number.
본 발명의 목적은 적은 자원을 가진 MCU에서 충분한 비트의 난수 엔트로피를 생성하는 것이다.It is an object of the present invention to generate a random entropy of sufficient bits in an MCU with few resources.
또한, 본 발명의 목적은 ADC의 입력단을 플로팅 상태로 유지하여, 불규칙적으로 유입되는 아날로그 신호를 난수 생성에 적용하는 것이다.Another object of the present invention is to maintain an input terminal of an ADC in a floating state, and apply an irregularly flowing analog signal to random number generation.
또한, 본 발명의 목적은 생성된 난수의 코릴레이션을 산출하여 난수의 불규칙성을 보완하는 것이다.Another object of the present invention is to compensate for the irregularity of the random number by calculating the correlation of the generated random number.
또한, 본 발명의 목적은 플로팅 상태에서 유입되는 아날로그 신호를 난수 생성에 적합하도록 보정하는 것이다.Another object of the present invention is to correct an analog signal input in a floating state to be suitable for random number generation.
또한 상술한 바와 같은 목적들로 한정되지 않으며, 이하의 설명으로부터 또 다른 목적이 도출될 수도 있음은 자명하다.In addition, it is not limited to the above-described objects, and it is obvious that other objects may be derived from the following description.
상기한 목적을 달성하기 위하여 본 발명의 일실시예에 따른 난수 생성 장치는, 플로팅(Floating) 상태로 유지되는 입력단자, 상기 입력단자에 상응하는 플로팅 신호를 샘플링주기에 따라 샘플링하여 샘플링 신호를 생성하는 샘플링부, 상기 샘플링 신호를 디지털 비트값으로 변환하는 디지털변환부 및 상기 디지털 비트값을 기반으로 난수를 생성하는 난수 생성부를 포함한다.In order to achieve the above object, an apparatus for generating a random number according to an embodiment of the present invention generates a sampling signal by sampling an input terminal maintained in a floating state and a floating signal corresponding to the input terminal according to a sampling period. and a sampling unit, a digital converting unit converting the sampling signal into a digital bit value, and a random number generating unit generating a random number based on the digital bit value.
이 때, 상기 디지털 변환부는, 축차 비교 레지스터(Successive Approximation Register; SAR)를 통하여 상기 샘플링 신호를 상기 디지털 비트값으로 변환할 수 있다.In this case, the digital conversion unit may convert the sampling signal into the digital bit value through a successive comparison register (SAR).
이 때, 상기 샘플링부는, 상기 플로팅 신호를 입력으로, 커패시터를 통해 상기 샘플링주기에 따라 충전과 방출을 반복하여 상기 샘플링 신호를 생성할 수 있다.In this case, the sampling unit may generate the sampling signal by repeating charging and discharging according to the sampling period through a capacitor using the floating signal as an input.
이 때, 상기 샘플링주기는, 상기 입력단자가 플로팅되지 않는 경우에 상응하는 제1 주기보다 짧은 제2 주기로 설정될 수 있다.In this case, the sampling period may be set to a second period shorter than the first period corresponding to the case in which the input terminal is not floating.
이 때, 본 발명의 일실시예에 따른 난수 발생 장치는, 디지털 비트값들을 저장하고, 상기 디지털 비트값들 사이의 코릴레이션(Correlation)을 계산하는 코릴레이션 산출부를 더 포함할 수 있다.In this case, the random number generator according to an embodiment of the present invention may further include a correlation calculator that stores digital bit values and calculates a correlation between the digital bit values.
이 때, 본 발명의 일실시예에 따른 난수 발생 장치는, 상기 코릴레이션에 기반하여 상기 샘플링주기를 조절하는 샘플링주기 조절부를 더 포함할 수 있다.In this case, the apparatus for generating a random number according to an embodiment of the present invention may further include a sampling period adjusting unit that adjusts the sampling period based on the correlation.
이 때, 본 발명의 일실시예에 따른 난수 발생 장치는, 상기 코릴레이션이 기설정된 임계값을 초과하면 상기 입력단자에 리셋 전압을 인가하는 리셋부를 더 포함할 수 있다.In this case, the random number generator according to an embodiment of the present invention may further include a reset unit that applies a reset voltage to the input terminal when the correlation exceeds a preset threshold value.
이 때, 상기 난수 생성부는, 상기 디지털 비트값의 비트수보다 작은 비트수를 갖도록 상기 난수를 생성할 수 있다.In this case, the random number generator may generate the random number so that the number of bits is smaller than the number of bits of the digital bit value.
이 때, 상기 난수 생성부는, 상기 난수의 비트수가 상기 코릴레이션에 따라 가변되도록 상기 난수를 생성할 수 있다.In this case, the random number generator may generate the random number so that the number of bits of the random number varies according to the correlation.
이 때, 본 발명의 일실시예에 따른 난수 발생 장치는, 상기 플로팅 신호를 증폭시키는 신호증폭부를 더 포함할 수 있다.In this case, the random number generator according to an embodiment of the present invention may further include a signal amplifier for amplifying the floating signal.
이 때, 상기 신호증폭부는, 상기 코릴레이션을 기반으로 증폭량을 가변시켜, 상기 플로팅 신호를 증폭시킬 수 있다.In this case, the signal amplifying unit may vary an amplification amount based on the correlation to amplify the floating signal.
이 때, 본 발명의 일실시예에 따른 난수 발생 장치는, 상기 샘플링부에 상응하는 입력 커패시턴스를 조절하는 입력 커패시턴스 조절부를 더 포함할 수 있다.In this case, the random number generator according to an embodiment of the present invention may further include an input capacitance adjusting unit for adjusting an input capacitance corresponding to the sampling unit.
이 때, 상기 입력 커패시턴스 조절부는, 상기 커패시터와 접지 사이에 연결되는 부가 커패시터를 포함할 수 있다.In this case, the input capacitance adjusting unit may include an additional capacitor connected between the capacitor and the ground.
또한, 상기한 목적을 달성하기 위하여 본 발명의 일실시예에 따른 난수 생성 장치를 통하여 난수를 생성하는 방법에 있어서, 플로팅(Floating) 상태인 입력단자에 상응하는 플로팅 신호를 샘플링주기에 따라 샘플링하여 샘플링 신호를 생성하는 단계, 상기 샘플링 신호를 디지털 비트값으로 변환하는 단계 및 상기 디지털 비트값을 기반으로 난수를 생성하는 단계를 포함한다.In addition, in order to achieve the above object, in the method for generating a random number through the random number generator according to an embodiment of the present invention, a floating signal corresponding to an input terminal in a floating state is sampled according to a sampling period, The method includes generating a sampling signal, converting the sampling signal into a digital bit value, and generating a random number based on the digital bit value.
이 때, 상기 디지털 비트값으로 변환하는 단계는, 축차 비교 레지스터(Successive Approximation Register; SAR)를 통하여 상기 샘플링 신호를 상기 디지털 비트값으로 변환할 수 있다.In this case, the converting into the digital bit value may include converting the sampling signal into the digital bit value through a Successive Approximation Register (SAR).
이 때, 상기 샘플링 신호를 생성하는 단계는, 상기 플로팅 신호를 입력으로 커패시터를 통해 상기 샘플링주기에 따라 충전과 방출을 반복하여 상기 샘플링 신호를 생성할 수 있다.In this case, the generating of the sampling signal may include generating the sampling signal by repeating charging and discharging according to the sampling period through the capacitor as an input of the floating signal.
이 때, 상기 샘플링주기는, 상기 입력단자가 플로팅되지 않는 경우에 상응하는 제1 주기보다 짧은 제2 주기로 설정될 수 있다.In this case, the sampling period may be set to a second period shorter than the first period corresponding to the case in which the input terminal is not floating.
이 때, 본 발명의 일실시예에 따른 난수 생성 방법은, 디지털 비트값들을 저장하는 단계 및 상기 디지털 비트값들 사이의 코릴레이션(Correlation)을 산출하는 단계를 더 포함할 수 있다.In this case, the method for generating a random number according to an embodiment of the present invention may further include the steps of storing digital bit values and calculating a correlation between the digital bit values.
이 때, 상기 샘플링주기는, 상기 코릴레이션에 기반하여 가변될 수 있다.In this case, the sampling period may be varied based on the correlation.
이 때, 본 발명의 일실시예에 따른 난수 생성 방법은, 상기 코릴레이션이 기설정된 임계값을 초과하면 상기 입력단자에 리셋 전압을 인가하는 단계를 더 포함할 수 있다.In this case, the method for generating a random number according to an embodiment of the present invention may further include applying a reset voltage to the input terminal when the correlation exceeds a preset threshold value.
이 때, 상기 난수를 생성하는 단계는, 상기 디지털 비트값의 비트수보다 작은 비트수를 갖도록 상기 난수를 생성할 수 있다.In this case, the generating of the random number may include generating the random number so that the number of bits is smaller than the number of bits of the digital bit value.
이 때, 상기 난수를 생성하는 단계는, 상기 난수의 비트수가 상기 코릴레이션에 따라 가변되도록 상기 난수를 생성할 수 있다.In this case, the generating of the random number may include generating the random number so that the number of bits of the random number varies according to the correlation.
이 때, 본 발명의 일실시예에 따른 난수 생성 방법은, 상기 플로팅 신호를 증폭시키는 단계를 더 포함할 수 있다.In this case, the method for generating a random number according to an embodiment of the present invention may further include amplifying the floating signal.
이 때, 상기 증폭시키는 단계는, 상기 코릴레이션을 기반으로 증폭량을 가변시켜, 상기 플로팅 신호를 증폭시킬 수 있다.In this case, in the amplifying step, the floating signal may be amplified by varying an amplification amount based on the correlation.
본 발명에 따르면, 적은 자원을 가진 MCU에서 충분한 비트의 난수 엔트로피를 생성할 수 있다.According to the present invention, it is possible to generate a random entropy of sufficient bits in an MCU having a small resource.
또한, 본 발명에 따르면, ADC의 입력단을 플로팅 상태로 유지하여, 불규칙적으로 유입되는 아날로그 신호를 난수 생성에 적용할 수 있다.In addition, according to the present invention, by maintaining the input terminal of the ADC in a floating state, it is possible to apply an irregularly flowing analog signal to the random number generation.
또한, 본 발명에 따르면, 생성된 난수의 코릴레이션을 산출하여 난수의 불규칙성을 보완할 수 있다.In addition, according to the present invention, it is possible to compensate for the irregularity of the random number by calculating the correlation of the generated random number.
또한, 본 발명에 따르면, 플로팅 상태에서 유입되는 아날로그 신호를 난수 생성에 적합하도록 보정할 수 있다.Also, according to the present invention, it is possible to correct an analog signal that is introduced in a floating state to be suitable for generating a random number.
본 실시 예들의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.Effects of the present embodiments are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.
도 1은 본 발명의 일실시예에 따른 난수 생성 장치의 사용예시도이다.
도 2는 본 발명의 일실시예에 따른 난수 생성 장치의 블록도이다.
도 3은 ADC를 이용하여 난수를 생성하는 개념도이다.
도 4는 축차 비교 레지스터(SAR)가 적용된 축차 비교 ADC의 회로도이다.
도 5는 샘플 앤 홀드(Sample & Hold)의 회로도이다.
도 6은 본 발명의 일실시예에 따른 코릴레이션 산출부의 사용예시도이다.
도 7은 코릴레이션과 난수의 랜덤성의 관계를 나타내는 그래프이다.
도 8은 본 발명의 일실시예에 따라 샘플링주기를 조절하는 개념도이다.
도 9 및 도 10은 본 발명의 일실시예에 따라 난수의 비트값을 조절하는 개념도이다.
도 11은 본 발명의 일실시예에 따른 신호증폭부의 사용예시도이다.
도 12는 본 발명의 일실시예에 따른 샘플링부의 입력 커패시턴스를 나타내는 개념도이다.
도 13은 본 발명의 일실시예에 따른 입력 커패시턴스 조절부를 나타내는 회로도이다.
도 14는 본 발명의 일실시예에 따른 난수 생성 방법의 흐름도이다.
도 15는 본 발명의 일실시예에 따른 컴퓨터 시스템을 나타낸 도면이다.1 is a diagram illustrating an example of using an apparatus for generating random numbers according to an embodiment of the present invention.
2 is a block diagram of an apparatus for generating random numbers according to an embodiment of the present invention.
3 is a conceptual diagram of generating a random number using an ADC.
4 is a circuit diagram of a sequential comparison ADC to which a sequential comparison register (SAR) is applied.
5 is a circuit diagram of Sample & Hold.
6 is a diagram illustrating use of a correlation calculator according to an embodiment of the present invention.
7 is a graph showing the relationship between correlation and randomness of random numbers.
8 is a conceptual diagram for adjusting a sampling period according to an embodiment of the present invention.
9 and 10 are conceptual diagrams for adjusting the bit value of a random number according to an embodiment of the present invention.
11 is a diagram illustrating the use of a signal amplifier according to an embodiment of the present invention.
12 is a conceptual diagram illustrating an input capacitance of a sampling unit according to an embodiment of the present invention.
13 is a circuit diagram illustrating an input capacitance adjusting unit according to an embodiment of the present invention.
14 is a flowchart of a method for generating a random number according to an embodiment of the present invention.
15 is a diagram illustrating a computer system according to an embodiment of the present invention.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The present invention will be described in detail with reference to the accompanying drawings as follows. Here, repeated descriptions, well-known functions that may unnecessarily obscure the gist of the present invention, and detailed descriptions of configurations will be omitted. The embodiments of the present invention are provided in order to more completely explain the present invention to those of ordinary skill in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer description.
본 발명의 일실시예에 따른 난수 생성 장치 및 방법은 IoT(Internet of Things) 기기와 같은 적은 자원을 가진 MCU(Micro Controller Unit) 또는 ADC(Analog to Digital Converter) 자체를 사용한 엔트로피의 수집 기술을 제공하는 것이다.An apparatus and method for generating a random number according to an embodiment of the present invention provides a technology for collecting entropy using an MCU (Micro Controller Unit) or ADC (Analog to Digital Converter) itself having a small resource such as an Internet of Things (IoT) device. will do
엔트로피는 정보를 전달하는데 필요한 최소 비트 수를 말하며 불확실성을 의미하기도 한다.Entropy refers to the minimum number of bits required to convey information and also refers to uncertainty.
기존에 암호학적으로 안전한 의사 난수는 주로 윈도우, 리눅스 같은 OS 내에서의 난수 엔트로피를 추출하여 사용해왔으나, 적은 자원을 가진 MCU에서는 암호학적으로 사용하기 위한 난수 엔트로피를(필요 충족 엔트로피 112bit, 단일 소스상에서 최대 인정 엔트로피 32bit) 충분히 수집하기에 어려움이 있었다.In the past, cryptographically safe pseudo-random numbers have been mainly used by extracting the entropy of random numbers in OSs such as Windows and Linux. The maximum recognized entropy (32bit) was difficult to sufficiently collect.
이에 본 발명의 일실시예에 따른 난수 생성 장치 및 방법은 8bit MCU부터 32bit MCU까지 많이 사용하는 축차 비교형 ADC와 플로팅(Floating) 현상을 사용하여 엔트로피를 수집하는 방법을 제시하고자 한다.Accordingly, an apparatus and method for generating random numbers according to an embodiment of the present invention intends to present a method of collecting entropy using a sequential comparison ADC and a floating phenomenon, which are widely used from 8-bit MCUs to 32-bit MCUs.
이 때, ADC는 아날로그로 입력되는 값을 디지털 신호로 변환하여 MCU 내부에서 처리할 수 있게 해주는 장치로써, 본 발명의 일실시예에서는 ADC의 입력단자에 아무것도 연결하지 않고, 입력단자 주변의 정전기나 전자기 유도에 의해 발생하는 불규칙한 신호를 난수 엔트로피의 입력값으로 사용할 수 있다.At this time, the ADC is a device that converts an analog input value into a digital signal and processes it inside the MCU. In an embodiment of the present invention, nothing is connected to the ADC input terminal, and static electricity or An irregular signal generated by electromagnetic induction can be used as an input value of random entropy.
또한, 본 발명의 일실시예는 엔트로피를 생성하기 위하여, 샘플링되는 시간을 짧게 설정하여 전압이 충분히 인가되지 않도록 설정할 수 있다.In addition, in one embodiment of the present invention, in order to generate entropy, the sampling time may be set to be short so that the voltage is not sufficiently applied.
이를 통해, 샘플링 값이 흔들리면서 변동폭이 크게되어 엔트로피가 큰 값을 가지도록 설정할 수 있다.Through this, it is possible to set the entropy to have a large value because the fluctuation range is large while the sampling value is shaken.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 따른 난수 생성 장치의 사용예시도이다.1 is a diagram illustrating an example of using an apparatus for generating random numbers according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일실시예에 따른 난수 생성 장치(100)는 주변환경에서 불규칙하게 발생하는 노이즈 신호(이하에서는 플로팅(Floating) 신호, 110)를 입력으로 받아, 난수(120)를 발생시킬 수 있다.Referring to FIG. 1 , a
도 2는 본 발명의 일실시예에 따른 난수 생성 장치의 블록도이다.2 is a block diagram of an apparatus for generating random numbers according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 일실시예에 따른 난수 생성 장치(100)는 입력단자(210), 샘플링부(220), 디지털 변환부(230) 및 난수 생성부(240)를 포함할 수 있다.Referring to FIG. 2 , the
이 때, 본 발명의 일실시예에 따른 난수 생성 장치(100)는, 입력단자(210)를 플로팅(Floating) 상태로 유지하여, 주변환경에서 불규칙하게 발생하는 플로팅 신호(211)를 입력받을 수 있다.At this time, the
이 때, 플로팅 현상은 입력단에 어떠한 것도 연결되어 있지 않아 주변의 전기장 상태에 따라 입력이 불안정하게 변하여 원하는 값을 측정하지 못하게 되는 현상을 의미하는데, 본 발명의 일실시예에 따른 입력단자(210)는 상기 플로팅 현상을 이용하여 어떠한 것도 연결하지 않고, 노이즈 등과 같은 신호가 유입될 수 있는 플로팅 상태로 유지될 수 있다.At this time, the floating phenomenon refers to a phenomenon in which nothing is connected to the input terminal, so that the input is unstable depending on the surrounding electric field state and thus a desired value cannot be measured. The
입력단자(210)를 통해 유입된 상기 플로팅 신호(211)는 샘플링부(220)와 디지털변환부(230)로 구성된 ADC(Analog to Digital Converter)를 통해 디지털 비트값으로 변환될 수 있다.The floating
이 때, 난수 생성부(240)는 상기 디지털 비트값을 기반으로 난수를 생성할 수 있다.In this case, the
도 3은 ADC를 이용하여 난수를 생성하는 개념도이다.3 is a conceptual diagram of generating a random number using an ADC.
도 3을 참조하면, ADC는 아날로그 신호를 디지털 신호로 변환하는 장치에 관한 것으로써, 아날로그 신호를 샘플링하는 단계(Sampling), 양자화하는 단계(Quantization), 부호화(Coding)하는 단계를 포함하여 동작할 수 있다.Referring to FIG. 3 , the ADC relates to a device for converting an analog signal into a digital signal, and includes the steps of sampling the analog signal (Sampling), quantizing (Quantization), and encoding (Coding). can
이 때, 샘플링하는 단계는 표본화라고도 하며, 연속된 아날로그 신호의 진폭치를 샘플링 주기(이산적인 주기)로 추출하여 이산신호로 변환하는 과정을 의미한다.In this case, the sampling step is also called sampling, and refers to the process of extracting the amplitude values of the continuous analog signals with a sampling period (discrete period) and converting them into discrete signals.
이 때, 양자화하는 단계는 이산적인 주기로 추출된 진폭치를 이산적인 진폭치에 근접시키는 것으로 샘플링된 진폭치를 특정 대표값으로 수정하는 과정을 의미한다.In this case, the step of quantizing refers to a process of correcting the sampled amplitude value to a specific representative value by bringing the amplitude value extracted with a discrete period close to the discrete amplitude value.
이 때, 부호화하는 단계는 이산적인 진폭치를 0과 1의 2가지 값으로 나타내는 부호로 변환하는 것으로, 신호처리가 용이한 디지털 코드 형태로 변환하는 과정을 의미한다.In this case, the encoding step is to convert the discrete amplitude value into a code represented by two values of 0 and 1, and means a process of converting the discrete amplitude value into a digital code form that is easy to process a signal.
이 때, 본 발명의 일실시예에 따른 샘플링부와 디지털 변환부는 ADC와 상응하는 것일 수 있으며, 상기 아날로그 신호를 디지털 비트값으로 변환하여 난수(301)를 생성하도록 할 수 있다.In this case, the sampling unit and the digital conversion unit according to an embodiment of the present invention may correspond to the ADC, and may generate the
도 4는 축차 비교 레지스터(SAR)가 적용된 축차 비교 ADC의 회로도이다.4 is a circuit diagram of a sequential comparison ADC to which a sequential comparison register (SAR) is applied.
도 4를 참조하면, 본 발명의 일실시예에 따른 샘플링부 및 디지털 변환부는 축차 비교 레지스터(Successive Approximation Register; SAR, 405)가 적용된 축차 비교 ADC일 수 있다.Referring to FIG. 4 , the sampling unit and the digital conversion unit according to an embodiment of the present invention may be successive comparison ADCs to which a Successive Approximation Register (SAR, 405) is applied.
이 때, 축차 비교형 ADC는 축차 비교 레지스터(405)를 사용하여 최상위 비트로부터 순서대로 하위 비트 쪽으로 수정하는 방법으로 디지털 아날로그 컨버터(Digiter to Analog Converter; DAC, 407)의 출력을 훨씬 빨리 아날로그 입력전압에 근사시킬 수 있다.At this time, the successive comparison type ADC uses the successive comparison register 405 to modify the output of the digital-to-analog converter (DAC, 407) from the most significant bit to the lower bit in order much faster than the analog input voltage. can be approximated to
축차 비교형 ADC는 비교적 변환시간이 빠르고 회로도 간단하며, 저가형이면서 분해능이 비교적 높은 범용 A/D Converter에 가장 널리 사용되는 방식이다.The successive comparative ADC has a relatively fast conversion time, a simple circuit, and is the most widely used method for low-cost and high-resolution general-purpose A/D converters.
보다 상세하게는, 축차 비교형 ADC는 샘플 앤 홀드(S&H) 회로(401)를 통하여 아날로그 신호를 샘플링하고, SAR(405)의 비트값에서 최상위비트(Most Significant Bit; MSB)에 1을 대입하고, 나머지 비트는 0을 대입한다.More specifically, the sequential comparison type ADC samples the analog signal through the sample and hold (S&H)
이 때, DAC(407)는 상기 SAR(405)의 비트값을 입력으로 아날로그 신호로 변환하고, 비교기(403)를 통해 변환된 아날로그 신호와 상기 샘플링된 신호의 대소 비교를 진행하여 SAR(405)의 비트값을 확정할 수 있다.At this time, the
이 때, 축차 비교형 ADC는 최상위비트부터 최하위비트(Least Significant Bit; LSB)까지 축차 비교를 반복함으로써, 아날로그 신호를 디지털 비트값으로 변환할 수 있다.In this case, the sequential comparison type ADC may convert the analog signal into a digital bit value by repeating the sequential comparison from the most significant bit to the least significant bit (LSB).
또한, 축차 비교형 ADC는 샘플 앤 홀드 회로(401)를 통하여 아날로그 신호를 샘플링하고, 그 샘플 값을 샘플링 주기동안 유지시킬 수 있다.In addition, the successive comparison type ADC may sample the analog signal through the sample and hold
도 5는 샘플 앤 홀드(Sample & Hold)의 회로도이다.5 is a circuit diagram of Sample & Hold.
도 5를 참조하면, 샘플 앤 홀드 회로(401)는 하나 이상의 스위치와 커패시터(501)를 포함할 수 있다.Referring to FIG. 5 , the sample and hold
이 때, 샘플 앤 홀드 회로(401)는 상술한 바와 같이 아날로그 신호를 샘플링하고, 그 샘플 값을 샘플링 주기동안 유지할 수 있다.At this time, the sample and hold
이 때, 샘플 앤 홀드 회로(401)는 커패시터(501)를 통해 상기 샘플링주기에 따라 충전과 방출을 반복하여 샘플링 신호를 생성할 수 있다.In this case, the sample and hold
도 6은 본 발명의 일실시예에 따른 코릴레이션 산출부의 사용예시도이다.6 is a diagram illustrating use of a correlation calculator according to an embodiment of the present invention.
도 6을 참조하면, 본 발명의 일실시예에 따른 난수 생성 장치는 디지털 비트값(610)들을 저장하고, 상기 디지털 비트값(610)들 사이의 코릴레이션(Correlation, 620)을 계산하는 코릴레이션 산출부(600)를 더 포함할 수 있다.Referring to FIG. 6 , the apparatus for generating a random number according to an embodiment of the present invention stores digital bit values 610 , and a correlation for calculating a
이 때, 디지털 비트값(610)은 플로팅 신호에 상응하는 것으로 난수를 생성하기 위해서는 상호간에 관련성 즉, 코릴레이션(620)이 낮아야 한다.In this case, the
이를 위하여, 코릴레이션 산출부(600)는 디지털 비트값(610)을 입력으로 디지털 비트값 상호간의 코릴레이션(620)을 산출할 수 있다. To this end, the
도 7은 코릴레이션과 난수의 랜덤성의 관계를 나타내는 그래프이다.7 is a graph showing the relationship between correlation and randomness of random numbers.
도 7을 참조하면, 상기 디지털 비트값은 상호간에 관련성이 낮아야 난수의 랜덤성이 상승하는바, 코릴레이션과 난수의 랜덤성은 반비례 관계일 수 있다.Referring to FIG. 7 , the randomness of the random number increases only when the digital bit values have a low correlation with each other, and the correlation and the randomness of the random number may be inversely proportional to each other.
따라서, 상기 코릴레이션은 후술하는 바와 같이 난수를 생성하기 위한 변수를 조절할 때 사용될 수 있다.Accordingly, the correlation may be used when adjusting a variable for generating a random number as will be described later.
도 8은 본 발명의 일실시예에 따라 샘플링주기를 조절하는 개념도이다.8 is a conceptual diagram for adjusting a sampling period according to an embodiment of the present invention.
도 8을 참조하면, 본 발명의 일실시예에 따른 난수 생성 장치는 샘플링주기를 조절하는 샘플링주기 조절부를 더 포함할 수 있다.Referring to FIG. 8 , the apparatus for generating random numbers according to an embodiment of the present invention may further include a sampling period adjusting unit for adjusting a sampling period.
플로팅 신호는 일반적인 입력신호에 비해 신호가 약하여, 일반적인 샘플링주기를 기준으로 샘플링하는 경우, 디지털 비트값의 변화가 다소 낮을 수 있다.Since the floating signal is weaker than a general input signal, when sampling based on a general sampling period, the change in the digital bit value may be somewhat low.
따라서, 상기 샘플링주기는 상기 입력단자가 플로팅되지 않은 경우에 상응하는 제1 주기(801)보다 짧은 제2 주기(803)로 설정될 수 있다.Accordingly, the sampling period may be set to a
상기 샘플링주기는 짧게 설정될 수록 변화가 심해지기 때문이다.This is because the shorter the sampling period is, the more severe the change becomes.
또한, 샘플링주기 조절부는 변화에 따라 상기 샘플링주기를 가변시킬 수 있도록, 상기 코릴레이션에 기반하여 상기 샘플링주기를 조절할 수 있다.Also, the sampling period adjusting unit may adjust the sampling period based on the correlation so that the sampling period may be varied according to a change.
도 9 및 도 10은 본 발명의 일실시예에 따라 난수의 비트값을 조절하는 개념도이다.9 and 10 are conceptual diagrams for adjusting the bit value of a random number according to an embodiment of the present invention.
도 9를 참조하면, 디지털 비트값(901)은 8비트로 구성되고, 난수의 비트값(903)은 4비트로 구성되어, 양 비트값의 차이는 4로 설정될 수 있다.Referring to FIG. 9 , the
플로팅 신호는 상술한 바와 같이 일반적인 입력신호에 비해 신호가 약하여, 전체 디지털 비트값 중 일부 비트에서만 변화가 발생하고, 변화가 없는 비트가 존재할 수 있다.As described above, the floating signal is weaker than a general input signal, so that only some bits of the total digital bit value change, and there may be bits with no change.
따라서, 변화가 없는 비트는 제외하고, 변화가 많이 발생하는 비트만을 가지고 난수를 생성할 수 있다.Accordingly, it is possible to generate a random number with only bits that change a lot, excluding bits that do not change.
또한, 난수를 생성하기 위한 비트수는 일률적으로 결정할 수 없는 것으로써, 본 발명의 일실시예에 따른 난수 생성 장치는 상기 난수의 비트수가 상기 코릴레이션에 따라 가변되도록 상기 난수를 생성할 수도 있다.Also, since the number of bits for generating a random number cannot be determined uniformly, the apparatus for generating a random number according to an embodiment of the present invention may generate the random number so that the number of bits of the random number varies according to the correlation.
도 10을 참조하면, 도 9와 달리 디지털 비트값(1001)의 비트중 6개의 비트에서 변화가 있으므로, 본 발명의 일실시예에 따른 난수 생성 장치는 난수의 비트값(1003)을 6비트로 구성하여 양 비트값의 차이를 2로 설정할 수도 있다.Referring to FIG. 10, since there is a change in 6 bits among the bits of the
도 11은 본 발명의 일실시예에 따른 신호증폭부의 사용예시도이다.11 is a diagram illustrating the use of a signal amplifier according to an embodiment of the present invention.
도 11을 참조하여 설명하면, 상술한 바와 같이 플로팅 신호는 일반적인 신호에 비해 진폭이 매우 낮을 수 있다.Referring to FIG. 11 , as described above, the floating signal may have a very low amplitude compared to a general signal.
따라서, 플로팅 신호에서 불규칙한 디지털 비트값 추출하기 위하여, 본 발명의 일실시예에 따른 난수 생성 장치는 플로팅 신호를 증폭시키는 신호증폭부(1100)를 더 포함할 수 있다.Accordingly, in order to extract irregular digital bit values from the floating signal, the apparatus for generating random numbers according to an embodiment of the present invention may further include a
이 때, 신호증폭부(1100)는 기존 플로팅 신호의 제1 진폭(1110)을 특정 증가량만큼 가변시켜, 제2 진폭(1120)으로 증폭시킬 수 있다.In this case, the
이 때, 신호증폭부(1100)는 OP AMP 등의 회로소자를 포함한 증폭회로일 수 있다.In this case, the
이 때, 상기 증가량은 상술한 코릴레이션에 기반하여 가변될 수 있다.In this case, the increase amount may be varied based on the above-described correlation.
예를 들면, 코릴레이션이 클 수록 샘플링 주기별 디지털 비트값이 변화가 적은 것이므로, 코릴레이션이 커질 수록 상기 증폭량을 증가시킬 수 있다.For example, since the larger the correlation, the smaller the change in the digital bit value for each sampling period. Therefore, the larger the correlation, the greater the amplification amount.
도 12는 본 발명의 일실시예에 따른 샘플링부의 입력 커패시턴스를 나타내는 개념도이다.12 is a conceptual diagram illustrating an input capacitance of a sampling unit according to an embodiment of the present invention.
본 발명의 일실시예에 따른 샘플링부는 상술한 바와 같이, 샘플 앤 홀드를 위한 커패시터를 포함할 수 있고, 이를 통해 입력 커패시턴스(Ci)를 가질 수 있다.As described above, the sampling unit according to an embodiment of the present invention may include a capacitor for sample and hold, and may have an input capacitance Ci through this.
이 때, 입력 커패시턴스(Ci)의 의미는 입력되는 플로팅 신호를 충전하고 방출하는 용량을 의미하는 것으로, 샘플링주기와 관련이 있다.In this case, the input capacitance Ci means the capacity to charge and discharge the input floating signal, and is related to the sampling period.
따라서, 입력 커패시턴스(Ci)는 샘플링주기와 비례관계에 있으며, 후술하는 바와 같이 입력 커패시턴스(Ci)를 가변시켜 샘플링주기를 변화시킬 수도 있다.Accordingly, the input capacitance Ci is proportional to the sampling period, and as will be described later, the sampling period may be changed by varying the input capacitance Ci.
도 13은 본 발명의 일실시예에 따른 입력 커패시턴스 조절부를 나타내는 회로도이다.13 is a circuit diagram illustrating an input capacitance adjusting unit according to an embodiment of the present invention.
상술한 바와 같이, 샘플링주기를 가변시키기 위하여, 본 발명의 일실시예에 따른 난수 생성 장치는 샘플링부에 상응하는 입력 커패시턴스를 조절하는 입력 커패시턴스 조절부(1301)를 더 포함할 수 있다.As described above, in order to vary the sampling period, the apparatus for generating random numbers according to an embodiment of the present invention may further include an input
도 13을 참조하면, 커패시터는 직렬 연결에 의하여 커패시턴스가 낮아지므로, 상기 입력 커패시턴스 조절부(1301)는 샘플 앤 홀드 회로(401)에 포함된 커패시터(1303)와 접지 사이에 연결되는 부가 커패시터를 포함하도록 구성될 수 있다.Referring to FIG. 13 , since the capacitance of the capacitor is lowered by the series connection, the input
이 때, 부가 커패시터의 용량은 샘플링주기를 가변시킬 수 있는 변수로써, 상술한 코릴레이션을 기반으로 가변시킬 수 있다. In this case, the capacity of the additional capacitor is a variable that can vary the sampling period, and can be varied based on the correlation described above.
도 14는 본 발명의 일실시예에 따른 난수 생성 방법의 흐름도이다.14 is a flowchart of a method for generating a random number according to an embodiment of the present invention.
도 14를 참조하면, 본 발명의 일실시예에 따른 난수 생성 장치를 통하여 난수를 생성하는 방법에 있어서, 먼저 플로팅(Floating) 상태인 입력단자에 상응하는 플로팅 신호를 샘플링주기에 따라 샘플링하여 샘플링 신호를 생성한다(S1401).14, in the method of generating a random number through the random number generator according to an embodiment of the present invention, first, a floating signal corresponding to an input terminal in a floating state is sampled according to a sampling period to obtain a sampling signal. is created (S1401).
이 때, 단계(S1401)는, 축차 비교 레지스터(Successive Approximation Register; SAR)를 통하여 상기 샘플링 신호를 생성할 수 있다.In this case, in step S1401, the sampling signal may be generated through a Successive Approximation Register (SAR).
이 때, 단계(S1401)는, 상기 플로팅 신호를 입력으로 커패시터를 통해 상기 샘플링주기에 따라 충전과 방출을 반복하여 상기 샘플링 신호를 생성할 수 있다.In this case, in step S1401, the sampling signal may be generated by repeating charging and discharging according to the sampling period through the capacitor as an input of the floating signal.
이 때, 상기 샘플링주기는, 상기 입력단자가 플로팅되지 않는 경우에 상응하는 제1 주기보다 짧은 제2 주기로 설정될 수 있다.In this case, the sampling period may be set to a second period shorter than the first period corresponding to the case in which the input terminal is not floating.
또한, 본 발명의 일실시예에 따른 난수 생성 방법은 상기 샘플링 신호를 디지털 비트값으로 변환한다(S1403).In addition, the random number generation method according to an embodiment of the present invention converts the sampling signal into a digital bit value (S1403).
또한, 본 발명의 일실시예에 따른 난수 생성 방법은 상기 디지털 비트값을 기반으로 난수를 생성한다(S1405).In addition, the random number generation method according to an embodiment of the present invention generates a random number based on the digital bit value (S1405).
또한, 본 발명의 일실시예에 따른 난수 생성 방법은 디지털 비트값들을 저장하는 단계 및 상기 디지털 비트값들 사이의 코릴레이션(Correlation)을 산출하는 단계를 더 포함할 수 있다.Also, the method for generating a random number according to an embodiment of the present invention may further include the steps of storing digital bit values and calculating a correlation between the digital bit values.
이 때, 상기 샘플링주기는, 상기 코릴레이션에 기반하여 가변될 수 있다.In this case, the sampling period may be varied based on the correlation.
또한, 본 발명의 일실시예에 따른 난수 생성 방법은 상기 코릴레이션이 기설정된 임계값을 초과하면 상기 입력단자에 리셋 전압을 인가하는 단계를 더 포함할 수 있다.Also, the method for generating a random number according to an embodiment of the present invention may further include applying a reset voltage to the input terminal when the correlation exceeds a preset threshold value.
이 때, 단계(S1405)는, 상기 디지털 비트값의 비트수보다 작은 비트수를 갖도록 상기 난수를 생성할 수 있다.In this case, in step S1405, the random number may be generated so that the number of bits is smaller than the number of bits of the digital bit value.
이 때, 단계(S1405)는, 상기 난수의 비트수가 상기 코릴레이션에 따라 가변되도록 상기 난수를 생성할 수 있다.In this case, in step S1405, the random number may be generated so that the number of bits of the random number varies according to the correlation.
또한, 본 발명의 일실시예에 따른 난수 생성 방법은, 상기 플로팅 신호를 증폭시키는 단계를 더 포함할 수 있다.Also, the method for generating a random number according to an embodiment of the present invention may further include amplifying the floating signal.
이 때, 상기 증폭시키는 단계는, 상기 코릴레이션을 기반으로 증폭량을 가변시켜, 상기 플로팅 신호를 증폭시킬 수 있다.In this case, in the amplifying step, the floating signal may be amplified by varying an amplification amount based on the correlation.
도 15은 본 발명의 일실시예에 따른 컴퓨터 시스템을 나타낸 도면이다.15 is a diagram illustrating a computer system according to an embodiment of the present invention.
도 15을 참조하면, 본 발명의 실시예는 컴퓨터로 읽을 수 있는 기록매체와 같은 컴퓨터 시스템에서 구현될 수 있다. 도 15에 도시된 바와 같이, 컴퓨터 시스템(1500)은 버스(1520)를 통하여 서로 통신하는 하나 이상의 프로세서(1510), 메모리(1530), 사용자 인터페이스 입력 장치(1540), 사용자 인터페이스 출력 장치(1550) 및 스토리지(1560)를 포함할 수 있다. 또한, 컴퓨터 시스템(1500)은 네트워크(1580)에 연결되는 네트워크 인터페이스(1570)를 더 포함할 수 있다. 프로세서(1510)는 중앙 처리 장치 또는 메모리(1530)나 스토리지(1560)에 저장된 프로세싱 인스트럭션들을 실행하는 반도체 장치일 수 있다. 메모리(1530) 및 스토리지(1560)는 다양한 형태의 휘발성 또는 비휘발성 저장 매체일 수 있다. 예를 들어, 메모리는 ROM(1531)이나 RAM(1532)을 포함할 수 있다.Referring to FIG. 15 , an embodiment of the present invention may be implemented in a computer system such as a computer-readable recording medium. As shown in FIG. 15 ,
따라서, 본 발명의 실시예는 컴퓨터로 구현된 방법이나 컴퓨터에서 실행 가능한 명령어들이 기록된 비일시적인 컴퓨터에서 읽을 수 있는 매체로 구현될 수 있다. 컴퓨터에서 읽을 수 있는 명령어들이 프로세서에 의해서 수행될 때, 컴퓨터에서 읽을 수 있는 명령어들은 본 발명의 적어도 한 가지 측면에 따른 방법을 수행할 수 있다.Accordingly, the embodiment of the present invention may be implemented as a computer-implemented method or a non-transitory computer-readable medium in which computer-executable instructions are recorded. When the computer readable instructions are executed by a processor, the computer readable instructions can perform a method according to at least one aspect of the present invention.
이상에서와 같이 본 발명에 따른 난수 생성 장치 및 방법은 상기한 바와 같이 설명한 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.As described above, in the apparatus and method for generating a random number according to the present invention, the configuration and method of the above-described embodiments cannot be limitedly applied, but all or all of the embodiments can be modified in various ways. Some of them may be selectively combined and configured.
100, 211 : 난수 생성 장치
110 : 플로팅 신호
120 : 난수
210 : 입력단자
220 : 샘플링부
230 : 디지털 변환부
240 : 난수 생성부100, 211: random number generator
110: floating signal
120: random number
210: input terminal
220: sampling unit
230: digital conversion unit
240: random number generator
Claims (24)
상기 입력단자에 상응하는 플로팅 신호를 샘플링주기에 따라 샘플링하여 샘플링 신호를 생성하는 샘플링부;
상기 샘플링 신호를 디지털 비트값으로 변환하는 디지털변환부; 및
상기 디지털 비트값을 기반으로 난수를 생성하는 난수 생성부; 를 포함하는 난수 생성 장치.an input terminal maintained in a floating state;
a sampling unit for generating a sampling signal by sampling the floating signal corresponding to the input terminal according to a sampling period;
a digital conversion unit for converting the sampling signal into a digital bit value; and
a random number generator for generating a random number based on the digital bit value; A random number generator comprising a.
상기 디지털변환부는,
축차 비교 레지스터(Successive Approximation Register; SAR)를 통하여 상기샘플링 신호를 상기 디지털 비트값으로 변환하는 것을 특징으로 하는 난수 생성 장치.The method according to claim 1,
The digital conversion unit,
and converting the sampling signal into the digital bit value through a Successive Approximation Register (SAR).
상기 샘플링부는,
상기 플로팅 신호를 입력으로, 커패시터를 통해 상기 샘플링주기에 따라 충전과 방출을 반복하여 상기 샘플링 신호를 생성하는 것을 특징으로 하는 난수 생성 장치.3. The method according to claim 2,
The sampling unit,
and generating the sampling signal by repeating charging and discharging through a capacitor according to the sampling period by receiving the floating signal as an input.
상기 샘플링주기는,
상기 입력단자가 플로팅되지 않는 경우에 상응하는 제1 주기보다 짧은 제2 주기로 설정되는 것을 특징으로 하는 난수 생성 장치.The method according to claim 1,
The sampling period is
A second period shorter than the first period corresponding to the case in which the input terminal is not floating is set to a second period.
디지털 비트값들을 저장하고, 상기 디지털 비트값들 사이의 코릴레이션(Correlation)을 계산하는 코릴레이션 산출부; 를 더 포함하는 것을 특징으로 하는 난수 생성 장치.The method according to claim 1,
a correlation calculator that stores digital bit values and calculates a correlation between the digital bit values; Random number generator further comprising a.
상기 코릴레이션에 기반하여 상기 샘플링주기를 조절하는 샘플링주기 조절부; 를 더 포함하는 것을 특징으로 하는 난수 생성 장치.6. The method of claim 5,
a sampling period adjusting unit for adjusting the sampling period based on the correlation; Random number generator further comprising a.
상기 코릴레이션이 기설정된 임계값을 초과하면 상기 입력단자에 리셋 전압을 인가하는 리셋부; 를 더 포함하는 것을 특징으로 하는 난수 생성 장치.6. The method of claim 5,
a reset unit for applying a reset voltage to the input terminal when the correlation exceeds a preset threshold; Random number generator further comprising a.
상기 난수 생성부는,
상기 디지털 비트값의 비트수보다 작은 비트수를 갖도록 상기 난수를 생성하는 것을 특징으로 하는 난수 생성 장치.6. The method of claim 5,
The random number generator,
and generating the random number so that the number of bits is smaller than the number of bits of the digital bit value.
상기 난수 생성부는,
상기 난수의 비트수가 상기 코릴레이션에 따라 가변되도록 상기 난수를 생성하는 것을 특징으로 하는 난수 생성 장치.9. The method of claim 8,
The random number generator,
and generating the random number so that the number of bits of the random number varies according to the correlation.
상기 플로팅 신호를 증폭시키는 신호증폭부; 를 더 포함하는 것을 특징으로 하는 난수 생성 장치.6. The method of claim 5,
a signal amplifier for amplifying the floating signal; Random number generator further comprising a.
상기 신호증폭부는,
상기 코릴레이션을 기반으로 증폭량을 가변시켜, 상기 플로팅 신호를 증폭시키는 것을 특징으로 하는 난수 생성 장치.11. The method of claim 10,
The signal amplifying unit,
The random number generator according to claim 1, wherein the floating signal is amplified by varying an amplification amount based on the correlation.
상기 샘플링부에 상응하는 입력 커패시턴스를 조절하는 입력 커패시턴스 조절부; 를 더 포함하는 것을 특징으로 하는 난수 생성 장치.4. The method according to claim 3,
an input capacitance adjusting unit for adjusting an input capacitance corresponding to the sampling unit; Random number generator further comprising a.
상기 입력 커패시턴스 조절부는,
상기 커패시터와 접지 사이에 연결되는 부가 커패시터를 포함하는 것을 특징으로 하는 난수 생성 장치.13. The method of claim 12,
The input capacitance adjusting unit,
and an additional capacitor connected between the capacitor and the ground.
플로팅(Floating) 상태인 입력단자에 상응하는 플로팅 신호를 샘플링주기에 따라 샘플링하여 샘플링 신호를 생성하는 단계;
상기 샘플링 신호를 디지털 비트값으로 변환하는 단계; 및
상기 디지털 비트값을 기반으로 난수를 생성하는 단계; 를 포함하는 난수 생성 방법.A method for generating a random number through a random number generator, the method comprising:
generating a sampling signal by sampling a floating signal corresponding to an input terminal in a floating state according to a sampling period;
converting the sampling signal into a digital bit value; and
generating a random number based on the digital bit value; A method for generating random numbers, including
상기 디지털 비트값으로 변환하는 단계는,
축차 비교 레지스터(Successive Approximation Register; SAR)를 통하여 상기 샘플링 신호를 상기 디지털 비트값으로 변환하는 것을 특징으로 하는 난수 생성 방법.15. The method of claim 14,
The converting to the digital bit value comprises:
A method for generating random numbers, characterized in that the sampling signal is converted into the digital bit value through a successive comparison register (SAR).
상기 샘플링 신호를 생성하는 단계는,
상기 플로팅 신호를 입력으로 커패시터를 통해 상기 샘플링주기에 따라 충전과 방출을 반복하여 상기 샘플링 신호를 생성하는 것을 특징으로 하는 난수 생성 방법.16. The method of claim 15,
The step of generating the sampling signal comprises:
and generating the sampling signal by repeating charging and discharging according to the sampling period through a capacitor by receiving the floating signal as an input.
상기 샘플링주기는,
상기 입력단자가 플로팅되지 않는 경우에 상응하는 제1 주기보다 짧은 제2 주기로 설정되는 것을 특징으로 하는 난수 생성 방법.15. The method of claim 14,
The sampling period is
A method of generating a random number, characterized in that the second period is set to be shorter than the first period corresponding to the case in which the input terminal is not floating.
디지털 비트값들을 저장하는 단계; 및
상기 디지털 비트값들 사이의 코릴레이션(Correlation)을 산출하는 단계; 를 더 포함하는 것을 특징으로 하는 난수 생성 방법.15. The method of claim 14,
storing digital bit values; and
calculating a correlation between the digital bit values; Random number generation method, characterized in that it further comprises.
상기 샘플링주기는,
상기 코릴레이션에 기반하여 가변되는 것을 특징으로 하는 난수 생성 방법.19. The method of claim 18,
The sampling period is
A method for generating a random number, characterized in that it varies based on the correlation.
상기 코릴레이션이 기설정된 임계값을 초과하면 상기 입력단자에 리셋 전압을 인가하는 단계; 를 더 포함하는 것을 특징으로 하는 난수 생성 방법.19. The method of claim 18,
applying a reset voltage to the input terminal when the correlation exceeds a preset threshold; Random number generation method, characterized in that it further comprises.
상기 난수를 생성하는 단계는,
상기 디지털 비트값의 비트수보다 작은 비트수를 갖도록 상기 난수를 생성하는 것을 특징으로 하는 난수 생성 방법.19. The method of claim 18,
The step of generating the random number is
and generating the random number so that the number of bits is smaller than the number of bits of the digital bit value.
상기 난수를 생성하는 단계는,
상기 난수의 비트수가 상기 코릴레이션에 따라 가변되도록 상기 난수를 생성하는 것을 특징으로 하는 난수 생성 방법.22. The method of claim 21,
The step of generating the random number is
and generating the random number so that the number of bits of the random number varies according to the correlation.
상기 플로팅 신호를 증폭시키는 단계; 를 더 포함하는 것을 특징으로 하는 난수 생성 방법.19. The method of claim 18,
amplifying the floating signal; Random number generation method, characterized in that it further comprises.
상기 증폭시키는 단계는,
상기 코릴레이션을 기반으로 증폭량을 가변시켜, 상기 플로팅 신호를 증폭시키는 것을 특징으로 하는 난수 생성 방법.24. The method of claim 23,
The amplifying step is
The method for generating a random number, characterized in that the floating signal is amplified by varying an amplification amount based on the correlation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200064539A KR102366678B1 (en) | 2020-05-28 | 2020-05-28 | Apparatus and method of generating random number |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200064539A KR102366678B1 (en) | 2020-05-28 | 2020-05-28 | Apparatus and method of generating random number |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210147387A true KR20210147387A (en) | 2021-12-07 |
| KR102366678B1 KR102366678B1 (en) | 2022-02-25 |
Family
ID=78868221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200064539A KR102366678B1 (en) | 2020-05-28 | 2020-05-28 | Apparatus and method of generating random number |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102366678B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023075550A1 (en) | 2021-10-29 | 2023-05-04 | 주식회사 엘지에너지솔루션 | Cathode comprising sulfur-carbon composite, and lithium ion secondary battery comprising same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001305164A (en) * | 2000-04-24 | 2001-10-31 | Iwatsu Electric Co Ltd | Analog insulating circuit |
| JP3476167B2 (en) * | 1995-12-20 | 2003-12-10 | 松下電器産業株式会社 | Random number generator and random number generation method |
| KR100806151B1 (en) | 2001-02-07 | 2008-02-22 | 에프디케이 가부시키가이샤 | Random number generator and probability generator |
| KR101127550B1 (en) * | 2010-01-20 | 2012-03-23 | 주식회사 애트랩 | Circuit for measuring capacitance by signal coupling, input device comprising this circuit, and method for measuring capacitance |
| KR101253224B1 (en) * | 2011-08-05 | 2013-04-16 | 고려대학교 산학협력단 | Analog digital converter |
-
2020
- 2020-05-28 KR KR1020200064539A patent/KR102366678B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3476167B2 (en) * | 1995-12-20 | 2003-12-10 | 松下電器産業株式会社 | Random number generator and random number generation method |
| JP2001305164A (en) * | 2000-04-24 | 2001-10-31 | Iwatsu Electric Co Ltd | Analog insulating circuit |
| KR100806151B1 (en) | 2001-02-07 | 2008-02-22 | 에프디케이 가부시키가이샤 | Random number generator and probability generator |
| KR101127550B1 (en) * | 2010-01-20 | 2012-03-23 | 주식회사 애트랩 | Circuit for measuring capacitance by signal coupling, input device comprising this circuit, and method for measuring capacitance |
| KR101253224B1 (en) * | 2011-08-05 | 2013-04-16 | 고려대학교 산학협력단 | Analog digital converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023075550A1 (en) | 2021-10-29 | 2023-05-04 | 주식회사 엘지에너지솔루션 | Cathode comprising sulfur-carbon composite, and lithium ion secondary battery comprising same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102366678B1 (en) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10158369B2 (en) | A/D converter | |
| US20160065231A1 (en) | Efficient analog to digital converter | |
| US20190097648A1 (en) | Sar-type analog-digital converter using residue integration | |
| EP2706666A1 (en) | Circuit for digitizing a sum of signals | |
| CN103049243B (en) | True random-number generating method and device thereof | |
| US20200328754A1 (en) | Successive Approximation Register (SAR) Analog to Digital Converter (ADC) with Overlapping Reference Voltage Ranges | |
| US10491232B1 (en) | Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension | |
| KR102366678B1 (en) | Apparatus and method of generating random number | |
| EP1182781A3 (en) | Multistage converter employing digital dither | |
| US20150042856A1 (en) | Imaging apparatus | |
| TWI485990B (en) | Test apparatus and test method of analog to digital converter | |
| US9276599B2 (en) | Method and apparatus for non-uniform analog-to-digital conversion | |
| Mafi et al. | A statistics-based digital background calibration technique for pipelined ADCs | |
| JP2011066619A (en) | Ad converter | |
| US20140015702A1 (en) | Mixed mode analog to digital converter and method of operating the same | |
| Sunil et al. | An asynchronous analog to digital converter for video camera applications | |
| GB2255245A (en) | Ultra linear spectroscopic analog-to-digital converter | |
| Thirrunavukkarasu et al. | Design of Sar-Adc based mixed signal architecture for low power application | |
| KR100932388B1 (en) | Stepwise converter and offset voltage elimination method that sequentially removes offset voltage in pipeline-to-analog converter | |
| KR102081488B1 (en) | High Precision Algorithmic ADC with Adaptive A/D Conversion Time for Sensor Applications | |
| Kim et al. | A nonuniform quantization scheme for high speed SAR ADC architecture | |
| Santos et al. | Nonlinear A/D Converters | |
| KR101594330B1 (en) | The method and apparatus for low power conversion based on reduction of switching energy | |
| Groza | A Floating-Point Analog-To-Digital Converter with Voltage Reference Subdivision | |
| WO2019227857A1 (en) | Efficient successive approximation register analog to digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right |