KR20210144080A - 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법 - Google Patents

신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법 Download PDF

Info

Publication number
KR20210144080A
KR20210144080A KR1020200060861A KR20200060861A KR20210144080A KR 20210144080 A KR20210144080 A KR 20210144080A KR 1020200060861 A KR1020200060861 A KR 1020200060861A KR 20200060861 A KR20200060861 A KR 20200060861A KR 20210144080 A KR20210144080 A KR 20210144080A
Authority
KR
South Korea
Prior art keywords
signal
reference voltage
preliminary
level
generating
Prior art date
Application number
KR1020200060861A
Other languages
English (en)
Other versions
KR102658272B1 (ko
Inventor
채주형
권대한
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200060861A priority Critical patent/KR102658272B1/ko
Priority claimed from KR1020200060861A external-priority patent/KR102658272B1/ko
Priority to US17/083,602 priority patent/US11239872B2/en
Priority to CN202110518458.6A priority patent/CN113726327B/zh
Priority to TW110117268A priority patent/TW202145764A/zh
Publication of KR20210144080A publication Critical patent/KR20210144080A/ko
Application granted granted Critical
Publication of KR102658272B1 publication Critical patent/KR102658272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H04B1/126—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means having multiple inputs, e.g. auxiliary antenna for receiving interfering signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0045—Correction by a latch cascade

Abstract

신호 수신 회로는, 제1기준 전압을 기준으로 입력 신호를 수신해 제1예비 수신 신호를 생성하는 제1예비 수신 회로; 제2기준 전압을 기준으로 상기 입력 신호를 수신해 제2예비 수신 신호를 생성하는 제2예비 수신 회로; 수신 신호의 레벨에 응답해 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 하나를 선택하고 선택된 신호를 이용해 상기 수신 신호를 생성하는 수신 회로; 및 제1오프셋에 기초해 상기 제1기준 전압의 레벨을 조절하고, 제2오프셋에 기초해 상기 제2기준 전압의 레벨을 조절하는 기준 전압 생성 회로를 포함하고, 상기 제1오프셋은 상기 수신 신호가 '1'에서 '0'으로 천이하는 것에 기초해 측정되고, 상기 제2오프셋은 상기 수신 신호가 '0'에서 '1'로 천이하는 것에 기초해 측정될 수 있다.

Description

신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법 {SIGNAL RECEIVER CIRCUIT AND METHOD FOR MEASURING OFFSET OF SIGNAL RECEIVER CIRCUIT}
본 특허 문헌은 신호 수신 회로에 관한 것으로, 더욱 상세하게는 집적 회로에서 신호(데이터)를 수신하는 기술에 관한 것이다.
컴퓨터, 메모리 등의 전기 시스템들의 성능이 발전하면서 데이터 레이트(data rate)가 점점 높아지고 있다. 하지만 제한된 채널의 대역 폭은 신호간 간섭(ISI: Inter Symbol Interference)에 의해 원래의 데이터를 왜곡시키게 되고, 전압 마진가 시간 마진이 줄어들게 되어 수신단의 성능을 제한하는 문제를 유발한다.
고속 신호 전송에서 발생하는 손실을 보상해주기 위해 수신 회로에는 이퀄라이저(equalizer)가 사용되는데, 판정 피드백 이퀄라이저(DFE: Decision Feedback Equalizer)는 이전에 수신된 데이터를 피드백해 신호 간 간섭에 의한 왜곡을 보정하기 위해 사용된다.
한편, 수신 회로의 경우에 PVT(Process, Voltage, Temperature) 베리에이션 등에 의해 수신 회로에 오프셋(offset)이 발생할 수 있는데, 수신 회로의 오프셋을 정확하게 측정해 오프셋을 보상해야 수신 회로의 정확한 동작이 보장될 수 있다.
본 발명의 실시예들은 신호 수신 회로의 오프셋을 측정하는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 신호 수신 회로는, 제1기준 전압을 기준으로 입력 신호를 수신해 제1예비 수신 신호를 생성하는 제1예비 수신 회로; 제2기준 전압을 기준으로 상기 입력 신호를 수신해 제2예비 수신 신호를 생성하는 제2예비 수신 회로; 수신 신호의 레벨에 응답해 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 하나를 선택하고 선택된 신호를 이용해 상기 수신 신호를 생성하는 수신 회로; 및 제1오프셋에 기초해 상기 제1기준 전압의 레벨을 조절하고, 제2오프셋에 기초해 상기 제2기준 전압의 레벨을 조절하는 기준 전압 생성 회로를 포함하고, 상기 제1오프셋은 상기 수신 신호가 '1'에서 '0'으로 천이하는 것에 기초해 측정되고, 상기 제2오프셋은 상기 수신 신호가 '0'에서 '1'로 천이하는 것에 기초해 측정될 수 있다.
본 발명의 일실시예에 따른 신호 수신 회로의 오프셋 측정 방법은, 입력 신호가 제1기준 전압보다 높은 제1레벨로 생성되는 단계; 상기 제1레벨의 입력 신호가 상기 제1기준 전압과 비교되고 그 결과 제1예비 수신 신호가 생성되는 단계; 상기 제1레벨의 입력 신호가 제2기준 전압과 비교되고 그 결과 제2예비 수신 신호가 생성되는 단계; 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제1예비 수신 신호가 선택되고, 이를 기초로 수신 신호가 '1'로 생성되는 단계; 상기 입력 신호가 상기 제1레벨보다 낮은 제2레벨로 생성되는 단계; 상기 제2레벨의 입력 신호가 상기 제1기준 전압과 비교되고 그 결과 상기 제1예비 수신 신호가 생성되는 단계; 상기 제2레벨의 입력 신호가 상기 제2기준 전압과 비교되고 그 결과 상기 제2예비 수신 신호가 생성되는 단계; 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제1예비 수신 신호가 선택되고, 이를 기초로 상기 수신 신호가 '0'으로 생성되는 단계; 및 상기 제1기준 전압의 레벨과 상기 제2레벨을 이용해 제1오프셋이 측정되는 단계를 포함할 수 있다.
본 발명의 일실시예에 따른 신호 수신 회로는, 제1기준 전압을 기준으로 입력 신호를 수신해 제1예비 수신 신호를 생성하는 제1예비 수신 회로; 제2기준 전압을 기준으로 상기 입력 신호를 수신해 제2예비 수신 신호를 생성하는 제2예비 수신 회로; 수신 신호의 레벨에 응답해 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 하나를 선택하고 선택된 신호를 이용해 상기 수신 신호를 생성하는 수신 회로; 및 상기 제1예비 수신 회로의 오프셋 측정 동작시에, 상기 제1기준 전압을 제1레벨로부터 점차로 올리는 기준 전압 생성 회로를 포함하고, 상기 제1예비 수신 회로의 오프셋 측정 동작시에 상기 입력 신호는 상기 제1레벨보다 높은 제2레벨로 고정되고, 상기 제1예비 수신 회로의 오프셋은 상기 수신 신호가 '1'에서 '0'으로 천이하는 시점에서의 상기 제1기준 전압의 전압 레벨에 기초해 측정될 수 있다.
본 발명의 일실시예에 따른 신호 수신 회로의 오프셋 측정 방법은, 제1기준 전압이 입력 신호보다 낮은 제1레벨로 생성되는 단계; 상기 입력 신호가 상기 제1레벨의 제1기준 전압과 비교되고 그 결과 제1예비 수신 신호가 생성되는 단계; 상기 입력 신호가 제2기준 전압과 비교되고 그 결과 제2예비 수신 신호가 생성되는 단계; 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제1예비 수신 신호가 선택되고, 이를 기초로 수신 신호가 '1'로 생성되는 단계; 상기 제1기준 전압이 상기 제1레벨보다 높은 제2레벨로 생성되는 단계; 상기 상기 입력 신호가 상기 제2레벨의 제1기준 전압과 비교되고 그 결과 상기 제1예비 수신 신호가 생성되는 단계; 상기 입력 신호가 상기 제2레벨의 제1기준 전압보다 낮은 레벨을 가지는 상기 제2기준 전압과 비교되고 그 결과 상기 제2예비 수신 신호가 생성되는 단계; 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제1예비 수신 신호가 선택되고, 이를 기초로 상기 수신 신호가 '0'으로 생성되는 단계; 및 상기 제2레벨과 상기 입력 신호의 레벨을 이용해 제1오프셋이 측정되는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면 신호 수신 회로의 오프셋이 측정될 수 있다.
도 1은 본 발명의 일실시예에 따른 신호 수신 회로(100)의 구성도.
도 2와 도 3은 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋을 측정하는 방법의 일실시예를 설명하기 위한 도면.
도 4와 도 5는 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋을 측정하는 방법의 다른 실시예를 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 신호 수신 회로(100)의 구성도이다.
도 1을 참조하면, 신호 수신 회로(100)는, 제1예비 수신 회로(110), 제2예비 수신 회로(120), 수신 회로(130) 및 기준 전압 생성 회로(140)를 포함할 수 있다.
제1예비 수신 회로(110)는 제1기준 전압(VREFP)을 기준으로 입력 신호(INPUT)를 수신해 제1예비 수신 신호(PRE_RCV_INPUT1)를 생성할 수 있다. 제1예비 수신 회로(110)는 비교기(111)와 래치(113)를 포함할 수 있다. 비교기(111)는 제1기준 전압(VREFP)과 입력 신호(INPUT)의 전압 레벨을 비교할 수 있다. 래치(113)는 제1클럭(CLK0)에 동기해 비교기(111)의 출력 신호를 래치해 제1예비 수신 신호(PRE_RCV_INPUT1)를 생성할 수 있다. 래치(113)는 제1클럭(CLK0)의 라이징 에지에 동기해 동작하는 D플립플롭일 수 있다.
제2예비 수신 회로(120)는 제2기준 전압(VREFN)을 기준으로 입력 신호(INPUT)를 수신해 제2예비 수신 신호(PRE_RCV_INPUT2)를 생성할 수 있다. 제2기준 전압(VREFN)의 전압 레벨은 제1기준 전압(VREFP)보다 낮을 수 있다. 제2예비 수신 회로(120)는 비교기(121)와 래치(123)를 포함할 수 있다. 비교기(121)는 제2기준 전압(VREFN)과 입력 신호(INPUT)의 전압 레벨을 비교할 수 있다. 래치(123)는 제1클럭(CLK0)에 동기해 비교기(121)의 출력 신호를 래치해 제2예비 수신 신호(PRE_RCV_INPUT2)를 생성할 수 있다. 래치(123)는 제1클럭(CLK0)의 라이징 에지에 동기해 동작하는 D플립플롭일 수 있다.
수신 회로(130)는 수신 신호(RCV_INPUT)에 응답해 제1예비 수신 신호(PRE_RCV_INPUT1)와 제2예비 수신 신호(PRE_RCV_INPUT2) 중 하나를 선택하고, 선택된 신호를 이용해 수신 신호(RCV_INPUT)를 생성할 수 있다. 수신 회로(130)는 선택 회로(131)와 래치(133)를 포함할 수 있다. 선택 회로(131)는 수신 신호(RCV_INPUT)의 레벨에 응답해 제1예비 수신 신호(PRE_RCV_INPUT1)와 제2예비 수신 신호(PRE_ECV_INPUT2) 중 하나를 선택할 수 있다. 선택 회로(131)는 수신 신호(RCV_INPUT)의 레벨이 '1'인 경우에는 제1예비 수신 신호(PRE_RCV_INPUT1)를 선택해 출력하고 수신 신호(RCV_INPUT)의 레벨이 '0'인 경우에는 제2예비 수신 신호(PRE_RCV_INPUT2)를 선택해 출력할 수 있다. 래치(133)는 제2클럭(CLK90)에 동기해 선택 회로(131)의 출력 신호를 래치해 수신 신호(RCV_INPUT)를 생성할 수 있다. 제2클럭(CLK90)은 제1클럭(CLK0)과 다른 위상을 가질 수 있다. 예를 들어, 제2클럭(CLK90)은 제1클럭(CLK0)의 위상 + 90도의 위상을 가질 수 있다. 래치(133)는 제2클럭(CLK90)의 라이징 에지에 동기해 동작하는 D플립플롭일 수 있다.
수신 신호(RCV_INPUT)는 신호 수신 회로(100)에 현재 입력되는 입력 신호(INPUT) 보다는 이전 싸이클에 수신된 입력 신호이다. 수신 회로(130)는 수신 신호(RCV_INPUT)가 '1'인 경우에는 제1예비 수신 신호(PRE_RCV_INPUT1)를 선택하고 수신 신호(RCV_INPUT)가 '0'인 경우에는 제2예비 수신 신호(PRE_RCV_INPUT2)를 선택한다. 그러므로 이전 싸이클의 입력 신호가 '1'이었던 경우에는 제1예비 수신 회로(110)를 이용해 입력 신호(INPUT)가 수신되고, 이전 싸이클의 입력 신호가 '0'이었던 경우에는 제2예비 수신 회로(120)를 이용해 입력 신호(INPUT)가 수신될 수 있다. 결국, 이전 싸이클의 입력 신호가 '1'이었던 경우에는 상대적으로 높은 기준 전압(VREFP)을 이용해 입력 신호(INPUT)가 수신되고 이전 싸이클의 입력 신호가 '0'이었던 경우에는 상대적으로 낮은 기준 전압(VREFN)을 이용해 입력 신호(INPUT)가 수신될 수 있다.
기준 전압 생성 회로(140)는 제1기준 전압(VREFP)과 제2기준 전압(VREFN)을 생성할 수 있다. 기준 전압 생성 회로(140)는 기준 전압 설정값 코드(VREF_CODE), 차이값 코드(DIFF_CODE), 제1오프셋 코드(OFFSET_CODE_1) 및 제2오프셋 코드(OFFSET_CODE_2)를 이용해 제1기준 전압(VREFP)과 제2기준 전압(VREFN)을 생성할 수 있다. 코드들(VREF_CODE, DIFF_CODE, OFFSET_CODE_1, OFFSET_CODE_2) 각각은 멀티 비트일 수 있다. 기준 전압 설정값 코드(VREF_CODE)가 나타내는 전압 값을 VREF라 하고, 차이값 코드(DIFF_CODE)가 나타내는 전압 값을 DIFF라 할 때, 제1기준 전압(VREF1)은 VREF+DIFF로 생성되고 제2기준 전압(VRFEF2)은 VREF-DIFF로 생성될 수 있다. 제1오프셋 코드(OFFSET_CODE_1)는 제1예비 수신 회로(110)의 오프셋을 나타낼 수 있다. 제1오프셋 코드(OFFSET_CODE_1) 중 1비트는 + 또는 -를 나타내고 나머지 비트들은 전압값을 나타낼 수 있다. 즉, 제1오프셋 코드(OFFSET_CODE_1)는 ±OFFSET1의 정보를 가질 수 있다. 제2오프셋 코드(OFFSET_CODE_2)는 제2예비 수신 회로(110)의 오프셋을 나타낼 수 있다. 제2오프셋 코드(OFFSET_CODE_2) 중 1비트는 + 또는 -를 나타내고 나머지 비트들은 전압값을 나타낼 수 있다. 즉, 제2오프셋 코드(OFFSET_CODE_2)는 ±OFFSET2의 정보를 가질 수 있다. 제1기준 전압(VREFP)이 제1오프셋 코드(OFFSET_CODE_1)에 의해 조절되면 제1기준 전압(VREFP)은 VREF+DIFF±OFFSET1의 전압 레벨을 가질 수 있으며, 제2기준 전압(VREFN)이 제2오프셋 코드(OFFSET_CODE_2)에 의해 조절되면 제2기준 전압(VREFN)은 VREF-DIFF±OFFSET2의 전압 레벨을 가질 수 있다.
신호 수신 회로(100)의 정확한 동작을 위해서는 제1오프셋 코드(OFFSET_CODE_1)와 제2오프셋 코드(OFFSET_CODE_2)가 필요한데, 제1오프셋 코드(OFFSET_CODE_1)와 제2오프셋 코드(OFFSET_CODE_2)는 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋이 정확하게 측정되어야 생성 가능하다. 이하에서는 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋을 측정하는 방법에 대해 알아보기로 한다.
신호 수신 회로(100)가 입력 신호(INPUT)를 수신하기 위한 노멀 동작시에는 제1기준 전압(VREFP)과 제2기준 전압(VREFN)이 서로 다른 레벨로 생성된다. 즉, 노멀 동작시에는 제1기준 전압(VREFP)이 제2기준 전압(VREFN)보다 높은 전압 레벨을 가진다. 그러나 후술할 오프셋 측정 동작시에는 제1기준 전압(VREFP)이 제2기준 전압(VREFN)보다 높은 레벨을 가질 수도 있지만, 제1기준 전압(VREFP)과 제2기준 전압(VREFN)이 동일한 전압 레벨을 가질 수도 있다. 즉, 오프셋 측정 동작시에는 차이값 코드(DIFF_CODE)가 나타내는 전압값 DIFF가 0일 수도 있다.
도 2와 도 3은 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋을 측정하는 방법의 일실시예를 설명하기 위한 도면이다.
도 2는 제1예비 수신 회로(110)의 오프셋을 측정하는 과정을 도시한 도면이다.
제1예비 수신 회로(110)의 오프셋은 제1기준 전압(VREFP)의 레벨을 고정한 상태에서 입력 신호(INPUT)를 제1기준 전압(VREFP)보다 높은 레벨로부터 점차로 낮추어가며 신호 수신 회로(100)를 동작시키고 수신 신호(RCV_INPUT)가 '1'에서 '0'으로 천이하는 시점을 이용해 측정될 수 있다. 이 경우 신호 수신 회로(100)에서 입력 신호(INPUT)의 수신에 제1예비 수신 회로(110)가 사용되므로 제1예비 수신 회로(110)의 오프셋이 측정될 수 있다.
도 2를 참조하면, 제1기준 전압(VREFP)은 VREF + DIFF의 레벨로 고정될 수 있다. 이 상태에서 입력 신호(INPUT)가 제1기준 전압(VREFP)보다 높은 레벨로부터 점차로 낮아진다. 시점 '201'에는 수신 신호(RCV_INPUT)가 '1'로 생성된다. 시점 '202'에서 '208'까지 수신 신호(RCV_INPUT)는 '1'로 생성될 수 있다. 특히 시점 '207'과 '208'에서는 입력 신호(INPUT)의 레벨이 제1기준 전압(VREFP)보다 낮음에도 불구하고 수신 신호(RCV_INPUT)가 '1'로 생성되는데 이는 제1예비 수신 회로(110)의 오프셋에 의한 것이다. 시점 '209'에서 수신 신호(RCV_INPUT)가 '0'으로 생성될 수 있다. 수신 신호(RCV_INPUT)가 '0'으로 생성된 시점 '209'에서의 입력 신호(INPUT)의 전압 레벨과 제1기준 전압(VREFP)의 전압 레벨 차이가 바로 제1예비 수신 회로(110)의 오프셋(OFFSET1)에 해당할 수 있다. 제1예비 수신 회로(110)의 오프셋을 보상하기 위해서는 제1기준 전압(VREFP)은 VREF + DIFF + OFFSET1로 생성되어야 하며, 여기서 +OFFSET1이 바로 제1예비 수신 회로(110)의 오프셋에 대응할 수 있다.
도 3은 제2예비 수신 회로(120)의 오프셋을 측정하는 과정을 도시한 도면이다.
제2예비 수신 회로(120)의 오프셋은 제2기준 전압(VREFN)의 레벨을 고정한 상태에서 입력 신호(INPUT)를 제2기준 전압(VREFN)보다 낮은 레벨로부터 점차로 높여가며 신호 수신 회로(100)를 동작시키고 수신 신호(RCV_INPUT)가 '0'에서 '1'로 천이하는 시점을 이용해 측정될 수 있다. 이 경우 신호 수신 회로(100)에서 입력 신호(INPUT)의 수신에 제2예비 수신 회로(120)가 사용되므로 제2예비 수신 회로(120)의 오프셋이 측정될 수 있다.
도 3을 참조하면, 제2기준 전압(VREFN)은 VREF - DIFF의 레벨로 고정될 수 있다. 이 상태에서 입력 신호(INPUT)가 제2기준 전압(VREFN)보다 낮은 레벨로부터 점차로 높아진다. 시점 '301'과 '302'에서는 수신 신호(RCV_INPUT)가 '0'으로 생성된다. 시점 '303'에서는 입력 신호(INPUT)의 레벨이 제2기준 전압보다 낮음에도 불구하고 수신 신호(RCV_INPUT)가 '1'로 생성되는데, 이는 제2예비 수신 회로(120)의 오프셋에 의한 것이다. 수신 신호(RCV_INPUT)가 '1'로 생성된 시점 '303'에서의 입력 신호(INPUT)의 전압 레벨과 기준 전압(VREFN)의 전압 레벨 차이가 바로 제1예비 수신 회로(120)의 오프셋(OFFSET2)에 해당할 수 있다. 제2예비 수신 회로(120)의 오프셋을 보상하기 위해서는 제2기준 전압(VREFN)은 VREF - DIFF + OFFSET2로 생성되어야 하며, 여기서 +OFFSET2가 바로 제2예비 수신 회로(120)의 오프셋에 대응할 수 있다.
도 2와 도 3에 도시된 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋을 측정하는 동작은 신호 수신 회로(100)를 포함하는 집적 회로의 초기화 동작시에 수행되고, 측정 결과를 이용해 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋을 보상한 이후에 신호 수신 회로(100)가 노멀 동작을 수행하는 것이 바람직하다. 여기서 노멀 동작이란 초기화 동작 이후에 신호 수신 회로(100)가 입력 신호(INPUT)를 수신하는 동작을 의미할 수 있다.
도 4와 도 5는 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋을 측정하는 방법의 다른 실시예를 설명하기 위한 도면이다.
도 4는 제1예비 수신 회로(110)의 오프셋을 측정하는 과정을 도시한 도면이다.
제1예비 수신 회로(110)의 오프셋은 입력 신호(INPUT)의 레벨을 고정한 상태에서 제1기준 전압(VREFP)을 입력 신호(INPUT)보다 낮은 레벨로부터 점차로 올려가며 신호 수신 회로(100)를 동작시키고 수신 신호(RCV_INPUT)가 '1'에서 '0'으로 천이하는 시점을 이용해 측정할 수 있다. 이 경우 신호 수신 회로(100)에서 입력 신호(INPUT)의 수신에 제1예비 수신 회로(110)가 사용되므로 제1예비 수신 회로(110)의 오프셋이 측정될 수 있다.
도 4를 참조하면, 입력 신호(INPUT)가 고정된 상태에서 제1기준 전압(VREFP)이 낮은 레벨로부터 점차로 높아질 수 있다. 시점 '401'과 '402'에는 수신 신호(RCV_INPUT)가 '1'로 생성될 수 있다. 시점 '403'에서 아직 입력 신호(INPUT)보다 제1기준 전압(VREFP)이 낮은데도 수신 신호(RCV_INPUT)가 '0'으로 생성되는데, 이는 제1예비 수신 회로(110)의 오프셋에 의한 것이다. 수신 신호(RCV_INPUT)가 '1'로 생성된 시점 '403'에서의 입력 신호(INPUT)의 전압 레벨과 제1기준 전압의 전압 레벨 차이가 바로 제1예비 수신 회로(110)의 오프셋(OFFSET1)에 해당할 수 있다. 제1예비 수신 회로(110)의 오프셋을 보상하기 위해서는 제1기준 전압(VREFP)은 VREF + DIFF - OFFSET1로 생성되어야 하며, 여기서 -OFFSET1이 바로 제1예비 수신 회로(110)의 오프셋에 대응할 수 있다.
도 5는 제2예비 수신 회로(110)의 오프셋을 측정하는 과정을 도시한 도면이다.
제2예비 수신 회로(120)의 오프셋은 입력 신호(INPUT)의 레벨을 고정한 상태에서 제2기준 전압(VREFN)을 입력 신호(INPUT)보다 높은 레벨로부터 점차로 낮추어가며 신호 수신 회로(100)를 동작시키고 수신 신호(RCV_INPUT)가 '0'에서 '1'로 천이하는 시점을 이용해 측정할 수 있다. 이 경우 신호 수신 회로(100)에서 입력 신호(INPUT)의 수신에 제2예비 수신 회로(120)가 사용되므로 제2예비 수신 회로(120)의 오프셋이 측정될 수 있다.
도 5를 참조하면, 입력 신호(INPUT)가 고정된 상태에서 제2기준 전압(VREFN)이 높은 레벨로부터 점차로 낮아질 수 있다. 시점 '501'과 시점 '502'에는 수신 신호(RCV_INPUT)가 '0'으로 생성될 수 있다. 시점 '503'에서 아직 입력 신호(INPUT)보다 제2기준 전압(VREFN)이 높은데도 수신 신호(RCV_INPUT)가 '1'로 생성되는데, 이는 제2예비 수신 회로(120)의 오프셋에 의한 것이다. 수신 신호(RCV_INPUT)가 '1'로 생성된 시점 '503'에서의 입력 신호(INPUT)의 전압 레벨과 제2기준 전압(VREFN)의 전압 레벨 차이가 바로 제2예비 수신 회로(120)의 오프셋(OFFSET2)에 해당할 수 있다. 제2예비 수신 회로(120)의 오프셋을 보상하기 위해서는 제2기준 전압은 VREF - DIFF + OFFSET2로 생성되어야 하며, 여기서 +OFFSET2가 바로 제2예비 수신 회로(120)의 오프셋에 대응할 수 있다.
도 4와 도 5에 도시된 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋을 측정하는 동작은 신호 수신 회로(100)를 포함하는 집적 회로의 초기화 동작시에 수행되고, 측정 결과를 이용해 제1예비 수신 회로(110)와 제2예비 수신 회로(120)의 오프셋을 보상한 이후에 신호 수신 회로(100)가 노멀 동작을 수행하는 것이 바람직하다. 여기서 노멀 동작이란 초기화 동작 이후에 신호 수신 회로(100)가 입력 신호(INPUT)를 수신하는 동작을 의미할 수 있다.
도 4와 도 5에서 제1기준 전압(VREFP)과 제2기준 전압(VREFN)의 레벨을 높이거나 낮추는 것은 기준 전압 생성 회로(140)로 입력되는 기준 전압 설정값 코드(VREF_CODE)를 변경시키는 것에 의해 수행될 수 있다. 제1기준 전압(VREFP)과 제2기준 전압(VREFN)의 전압 차이가 작으면, 제1예비 수신 회로(110)의 오프셋을 측정하는 과정에서는 제2기준 전압(VREFN)이 방해가되고, 제2예비 수신 회로(120)의 오프셋을 측정하는 과정에서는 제1기준 전압(VREFP)이 방해가될 수 있으므로, 오프셋 측정 동작시에는 제1기준 전압(VREFP)과 제2기준 전압(VREFN)의 전압 차이를 노멀 동작시보다도 크게 설정하는 것이 바람직할 수 있다. 물론, 제1기준 전압(VREFP)과 제2기준 전압(VREFN)을 동일한 전압 레벨로 생성할 수도 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 신호 수신 회로
110: 제1예비 수신 회로
120: 제2예비 수신 회로
130: 수신 회로
140: 기준 전압 생성 회로

Claims (27)

  1. 제1기준 전압을 기준으로 입력 신호를 수신해 제1예비 수신 신호를 생성하는 제1예비 수신 회로;
    제2기준 전압을 기준으로 상기 입력 신호를 수신해 제2예비 수신 신호를 생성하는 제2예비 수신 회로;
    수신 신호의 레벨에 응답해 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 하나를 선택하고 선택된 신호를 이용해 상기 수신 신호를 생성하는 수신 회로; 및
    제1오프셋에 기초해 상기 제1기준 전압의 레벨을 조절하고, 제2오프셋에 기초해 상기 제2기준 전압의 레벨을 조절하는 기준 전압 생성 회로를 포함하고,
    상기 제1오프셋은 상기 수신 신호가 '1'에서 '0'으로 천이하는 것에 기초해 측정되고, 상기 제2오프셋은 상기 수신 신호가 '0'에서 '1'로 천이하는 것에 기초해 측정되는
    신호 수신 회로.
  2. 제 1항에 있어서,
    상기 제1오프셋은
    상기 입력 신호를 상기 제1기준 전압보다 높은 전압의 레벨부터 점차로 낮추어가며 반복적으로 상기 신호 수신 회로에 인가하고, 상기 수신 신호가 '0'으로 생성될 때의 상기 입력 신호의 전압 레벨에 기초해 측정되는
    신호 수신 회로.
  3. 제 1항에 있어서,
    상기 제2오프셋은
    상기 입력 신호를 상기 제2기준 전압보다 낮은 전압의 레벨부터 점차로 높여가며 반복적으로 상기 신호 수신 회로에 인가하고, 상기 수신 신호가 '1'로 생성될 때의 상기 입력 신호의 전압 레벨에 기초해 측정되는
    신호 수신 회로.
  4. 제 1항에 있어서,
    상기 기준 전압 생성 회로는,
    기준 전압 설정값 및 차이값을 더 이용해 상기 제1기준 전압의 레벨과 상기 제2기준 전압의 레벨을 조절하는
    신호 수신 회로.
  5. 제 1항에 있어서,
    상기 제1예비 수신 회로는
    상기 입력 신호와 상기 제1기준 전압을 비교하는 제1비교기; 및
    상기 제1비교기의 출력 신호를 래치해 상기 제1예비 수신 신호를 생성하는 제1래치를 포함하고,
    상기 제2예비 수신 회로는
    상기 입력 신호와 상기 제2기준 전압을 비교하는 제2비교기; 및
    상기 제2비교기의 출력 신호를 래치해 상기 제2예비 수신 신호를 생성하는 제2래치를 포함하는
    신호 수신 회로.
  6. 제 5항에 있어서,
    상기 수신 회로는
    상기 수신 신호의 레벨에 응답해 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 하나를 선택하는 선택 회로; 및
    상기 선택 회로에 의해 선택된 신호를 래치해 상기 수신 신호를 생성하는 제3래치를 포함하는
    신호 수신 회로.
  7. 제 6항에 있어서,
    상기 제1래치와 상기 제2래치는 제1클럭에 동기해 동작하고,
    상기 제3래치는 상기 제1클럭과 다른 위상을 가지는 제2클럭에 동기해 동작하는
    신호 수신 회로.
  8. 제 1항에 있어서,
    상기 제1기준 전압은 상기 제2기준 전압보다 높은 전압 레벨을 가지는
    신호 수신 회로.
  9. 제 1항에 있어서,
    오프셋 측정 동작시에 상기 제1기준 전압과 상기 제2기준 전압은 동일한 전압 레벨을 가지고,
    노멀 동작시에 상기 제1기준 전압은 상기 제2기준 전압보다 높은 전압 레벨을 가지는
    신호 수신 회로.
  10. 입력 신호가 제1기준 전압보다 높은 제1레벨로 생성되는 단계;
    상기 제1레벨의 입력 신호가 상기 제1기준 전압과 비교되고 그 결과 제1예비 수신 신호가 생성되는 단계;
    상기 제1레벨의 입력 신호가 제2기준 전압과 비교되고 그 결과 제2예비 수신 신호가 생성되는 단계;
    상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제1예비 수신 신호가 선택되고, 이를 기초로 수신 신호가 '1'로 생성되는 단계;
    상기 입력 신호가 상기 제1레벨보다 낮은 제2레벨로 생성되는 단계;
    상기 제2레벨의 입력 신호가 상기 제1기준 전압과 비교되고 그 결과 상기 제1예비 수신 신호가 생성되는 단계;
    상기 제2레벨의 입력 신호가 상기 제2기준 전압과 비교되고 그 결과 상기 제2예비 수신 신호가 생성되는 단계;
    상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제1예비 수신 신호가 선택되고, 이를 기초로 상기 수신 신호가 '0'으로 생성되는 단계; 및
    상기 제1기준 전압의 레벨과 상기 제2레벨을 이용해 제1오프셋이 측정되는 단계
    를 포함하는 신호 수신 회로의 오프셋 측정 방법.
  11. 제 8항에 있어서,
    상기 입력 신호가 상기 제2기준 전압보다 낮은 제3레벨로 생성되는 단계;
    상기 제3레벨의 입력 신호가 상기 제1기준 전압과 비교되고 그 결과 제1예비 수신 신호가 생성되는 단계;
    상기 제3레벨의 입력 신호가 상기 제2기준 전압과 비교되고 그 결과 제2예비 수신 신호가 생성되는 단계;
    상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제2예비 수신 신호가 선택되고, 이를 기초로 상기 수신 신호가 '0'으로 생성되는 단계;
    상기 입력 신호가 상기 제3레벨보다 높은 제4레벨로 생성되는 단계;
    상기 제4레벨의 입력 신호가 상기 제1기준 전압과 비교되고 그 결과 상기 제1예비 수신 신호가 생성되는 단계;
    상기 제4레벨의 입력 신호가 상기 제2기준 전압과 비교되고 그 결과 상기 제2예비 수신 신호가 생성되는 단계;
    상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제2예비 수신 신호가 선택되고, 이를 기초로 상기 수신 신호가 '1'로 생성되는 단계; 및
    상기 제2기준 전압과 상기 제4레벨을 이용해 제2오프셋이 측정되는 단계
    를 더 포함하는 신호 수신 회로의 오프셋 측정 방법.
  12. 제 10항에 있어서,
    상기 제1기준 전압은 상기 제2기준 전압보다 높은 전압 레벨을 가지는
    신호 수신 회로의 오프셋 측정 방법.
  13. 제 10항에 있어서,
    상기 제1기준 전압과 상기 제2기준 전압은 동일한 전압 레벨을 가지는
    신호 수신 회로의 오프셋 측정 방법.
  14. 제1기준 전압을 기준으로 입력 신호를 수신해 제1예비 수신 신호를 생성하는 제1예비 수신 회로;
    제2기준 전압을 기준으로 상기 입력 신호를 수신해 제2예비 수신 신호를 생성하는 제2예비 수신 회로;
    수신 신호의 레벨에 응답해 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 하나를 선택하고 선택된 신호를 이용해 상기 수신 신호를 생성하는 수신 회로; 및
    상기 제1예비 수신 회로의 오프셋 측정 동작시에, 상기 제1기준 전압을 제1레벨로부터 점차로 올리는 기준 전압 생성 회로를 포함하고,
    상기 제1예비 수신 회로의 오프셋 측정 동작시에 상기 입력 신호는 상기 제1레벨보다 높은 제2레벨로 고정되고,
    상기 제1예비 수신 회로의 오프셋은 상기 수신 신호가 '1'에서 '0'으로 천이하는 시점에서의 상기 제1기준 전압의 전압 레벨에 기초해 측정되는
    신호 수신 회로.
  15. 제 14항에 있어서,
    상기 기준 전압 생성 회로는 상기 제2예비 수신 회로의 오프셋 측정 동작시에, 상기 제2기준 전압을 제3레벨로부터 점차로 내리고,
    상기 제2예비 수신 회로의 오프셋 측정 동작시에 상기 입력 신호는 상기 제3레벨보다 낮은 제4레벨로 고정되고,
    상기 제2예비 수신 회로의 오프셋은 상기 수신 신호가 '0'에서 '1'로 천이하는 시점에서의 상기 제2기준 전압의 전압 레벨에 기초해 측정되는
    신호 수신 회로.
  16. 제 15항에 있어서,
    상기 기준 전압 생성 회로는 노멀 동작시에,
    상기 제1예비 수신 회로의 오프셋을 이용해 상기 제1기준 전압의 레벨을 조절하고,
    상기 제2예비 수신 회로의 오프셋을 이용해 상기 제2기준 전압의 레벨을 조절하는
    신호 수신 회로.
  17. 제 16항에 있어서,
    상기 기준 전압 생성 회로는,
    기준 전압 설정 값 및 차이값을 더 이용해 상기 제1기준 전압의 레벨과 상기 제2기준 전압의 레벨을 조절하는
    신호 수신 회로.
  18. 제 17항에 있어서,
    상기 차이값은 상기 제1예비 수신 회로의 오프셋 측정 동작시와 상기 제2예비 수신 회로의 오프셋 측정 동작시에 상기 노멀 동작시보다 크게 설정되는
    신호 수신 회로.
  19. 제 15항에 있어서,
    상기 제1예비 수신 회로는
    상기 입력 신호와 상기 제1기준 전압을 비교하는 제1비교기; 및
    상기 제1비교기의 출력 신호를 래치해 상기 제1예비 수신 신호를 생성하는 제1래치를 포함하고,
    상기 제2예비 수신 회로는
    상기 입력 신호와 상기 제2기준 전압을 비교하는 제2비교기; 및
    상기 제2비교기의 출력 신호를 래치해 상기 제2예비 수신 신호를 생성하는 제2래치를 포함하는
    신호 수신 회로.
  20. 제 19항에 있어서,
    상기 수신 회로는
    상기 수신 신호의 레벨에 응답해 상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 하나를 선택하는 선택 회로; 및
    상기 선택 회로에 의해 선택된 신호를 래치해 상기 수신 신호를 생성하는 제3래치를 포함하는
    신호 수신 회로.
  21. 제 20항에 있어서,
    상기 제1래치와 상기 제2래치는 제1클럭에 동기해 동작하고,
    상기 제3래치는 상기 제1클럭과 다른 위상을 가지는 제2클럭에 동기해 동작하는
    신호 수신 회로.
  22. 제 14항에 있어서,
    상기 제1기준 전압은 상기 제2기준 전압보다 높은 전압 레벨을 가지는
    신호 수신 회로.
  23. 제 14항에 있어서,
    오프셋 측정 동작시에 상기 제1기준 전압과 상기 제2기준 전압은 동일한 전압 레벨을 가지고,
    노멀 동작시에 상기 제1기준 전압은 상기 제2기준 전압보다 높은 전압 레벨을 가지는
    신호 수신 회로.
  24. 제1기준 전압이 입력 신호보다 낮은 제1레벨로 생성되는 단계;
    상기 입력 신호가 상기 제1레벨의 제1기준 전압과 비교되고 그 결과 제1예비 수신 신호가 생성되는 단계;
    상기 입력 신호가 제2기준 전압과 비교되고 그 결과 제2예비 수신 신호가 생성되는 단계;
    상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제1예비 수신 신호가 선택되고, 이를 기초로 수신 신호가 '1'로 생성되는 단계;
    상기 제1기준 전압이 상기 제1레벨보다 높은 제2레벨로 생성되는 단계;
    상기 상기 입력 신호가 상기 제2레벨의 제1기준 전압과 비교되고 그 결과 상기 제1예비 수신 신호가 생성되는 단계;
    상기 입력 신호가 상기 제2기준 전압과 비교되고 그 결과 상기 제2예비 수신 신호가 생성되는 단계;
    상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제1예비 수신 신호가 선택되고, 이를 기초로 상기 수신 신호가 '0'으로 생성되는 단계; 및
    상기 제2레벨과 상기 입력 신호의 레벨을 이용해 제1오프셋이 측정되는 단계
    를 포함하는 신호 수신 회로의 오프셋 측정 방법.
  25. 제 24항에 있어서,
    상기 제2기준 전압이 입력 신호보다 높은 제3레벨로 생성되는 단계;
    상기 입력 신호가 상기 제3레벨의 제2기준 전압과 비교되고 그 결과 상기 제2예비 수신 신호가 생성되는 단계;
    상기 입력 신호가 상기 제1기준 전압과 비교되고 그 결과 상기 제1예비 수신 신호가 생성되는 단계;
    상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제2예비 수신 신호가 선택되고, 이를 기초로 상기 수신 신호가 '0'으로 생성되는 단계;
    상기 제2기준 전압이 상기 제3레벨보다 낮은 제4레벨로 생성되는 단계;
    상기 입력 신호가 상기 제4레벨의 제2기준 전압과 비교되고 그 결과 상기 제2예비 수신 신호가 생성되는 단계;
    상기 입력 신호가 상기 제1기준 전압과 비교되고 그 결과 상기 제1예비 수신 신호가 생성되는 단계;
    상기 제1예비 수신 신호와 상기 제2예비 수신 신호 중 상기 제2예비 수신 신호가 선택되고, 이를 기초로 상기 수신 신호가 '1'로 생성되는 단계; 및
    상기 제4레벨과 상기 입력 신호의 레벨을 이용해 제2오프셋이 측정되는 단계
    를 더 포함하는 신호 수신 회로의 오프셋 측정 방법.
  26. 제 25항에 있어서,
    상기 제1기준 전압은 상기 제2기준 전압보다 높은 전압 레벨을 가지는
    신호 수신 회로의 오프셋 측정 방법.
  27. 제 25항에 있어서,
    상기 제1기준 전압은 상기 제2기준 전압보다 높은 전압 레벨을 가지는
    신호 수신 회로의 오프셋 측정 방법.
KR1020200060861A 2020-05-21 2020-05-21 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법 KR102658272B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200060861A KR102658272B1 (ko) 2020-05-21 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법
US17/083,602 US11239872B2 (en) 2020-05-21 2020-10-29 Signal receiver and method of measuring offset of signal receiver
CN202110518458.6A CN113726327B (zh) 2020-05-21 2021-05-12 信号接收器以及测量信号接收器偏移的方法
TW110117268A TW202145764A (zh) 2020-05-21 2021-05-13 訊號接收器以及測量訊號接收器偏移的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200060861A KR102658272B1 (ko) 2020-05-21 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법

Publications (2)

Publication Number Publication Date
KR20210144080A true KR20210144080A (ko) 2021-11-30
KR102658272B1 KR102658272B1 (ko) 2024-04-17

Family

ID=

Also Published As

Publication number Publication date
US20210367634A1 (en) 2021-11-25
CN113726327A (zh) 2021-11-30
CN113726327B (zh) 2023-07-21
TW202145764A (zh) 2021-12-01
US11239872B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US8582391B2 (en) Adjusting clock error across a circuit interface
US8923442B2 (en) Reference voltage generation in a single-ended receiver
KR101368413B1 (ko) 반도체 메모리 장치에서의 ｄｆｅ회로 및 그의 초기화방법
US8570881B2 (en) Transmitter voltage and receiver time margining
US8699585B2 (en) Transmitters for loop-back adaptive pre-emphasis data transmission
US20100142606A1 (en) Transmission line loss compensation circuit and transmission line loss compensation method
KR20030079299A (ko) 여유 있는 셋업 앤드 홀드 타임 마진을 가지는 병렬-직렬송신 회로
KR101447506B1 (ko) 바이어스 및 랜덤 지연 소거
US6617918B2 (en) Multi-level receiver circuit with digital output using a variable offset comparator
KR100279921B1 (ko) 자체클럭킹을제공하는다중레벨데이터통신을위한데이터처리시스템을이용한방법및장치
CN109417399B (zh) 均衡电路、接收电路以及半导体集成电路
CN100392989C (zh) 用于测量通信链路质量的方法和设备
CN112562753A (zh) 参考电压训练电路以及包括其的半导体设备
CN113726327B (zh) 信号接收器以及测量信号接收器偏移的方法
US7054402B2 (en) Data regenerator with adjustable decision threshold and adjustable sampling instant
KR102658272B1 (ko) 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법
US10880129B2 (en) Semiconductor integrated circuit and reception device
JP2021027489A (ja) データ伝送装置およびその制御方法
US7283070B1 (en) Dynamic calibration of I/O power supply level
GB2375274A (en) Receiver with automatic skew compensation
KR20000011538A (ko) 스큐억제조정기능을갖는입력버퍼
US10305705B2 (en) Signal receiver circuit and method for adjusting weight of compensator
CN109428844B (zh) 通信装置及通信方法
US6665218B2 (en) Self calibrating register for source synchronous clocking systems
US20190273638A1 (en) Device and method for data reception

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right