KR20210134915A

KR20210134915A - 좌표 회전 디지털 컴퓨터(cordic)를 사용하여 부동 소수점 삼각 함수의 하드웨어 효율적인 적응적 계산을 위한 장치 및 방법

Info

Publication number: KR20210134915A
Application number: KR1020217030165A
Authority: KR
Inventors: 마얀 모드길; 파블로 발졸라; 무루가판 센티벨란; 바이디아나단 람두라이; 시티 아가왈
Original assignee: 옵티멈 세미컨덕터 테크놀로지스 인코포레이티드
Priority date: 2019-02-20
Filing date: 2020-02-20
Publication date: 2021-11-11
Also published as: US20220129262A1; EP3928176A2; KR20210134349A; WO2020172368A3; WO2020172369A1; EP3928176A4; EP3928177A4; CN113711157A; CN113692561A; WO2020172368A2; US11928465B2; US20220137925A1; EP3928177A1

Abstract

시스템 및 가속기 회로는 삼각 삼수를 평가하기 위한 삼각 계산 인스트럭션을 저장하는 인스트럭션 레지스터들, 및 삼각 계산 인스트럭션과 연관된 부동 소수점 입력 값을 저장하는 제1 데이터 레지스터를 포함하는 데이터 레지스터들을 포함하는 레지스터 파일을 포함한다. 가속기 회로는 삼각 계산 함수 및 삼각 계산 인스트럭션과 연관된 부동 소수점 입력 값을 식별하고, 부동 소수점 입력 값이 작은 값 범위 내에 있는지 여부를 결정하는 결정 회로, 및 부동 소수점 입력 값이 작은 값 내에 있다고 결정하는 것에 응답하여, 부동 소수점 입력 값을 수신하고 입력 값에 대한 삼각 함수의 근사치를 계산하는 근사 회로를 더 포함한다.

Description

좌표 회전 디지털 컴퓨터(CORDIC)를 사용하여 부동 소수점 삼각 함수의 하드웨어 효율적인 적응적 계산을 위한 장치 및 방법

관련 출원에 대한 상호 참조

본 출원은 2019년 2월 20일자로 출원된 미국 임시 출원 제62/807,852호에 대한 우선권을 주장하며, 그 내용은 그 전체가 참조로서 통합된다.

기술분야

본 개시는 삼각 함수를 구현하기 위한 회로 및 방법에 관한 것으로, 특히 좌표 회전 디지털 컴퓨터(CORDIC)를 사용하여 부동 소수점 삼각 함수의 하드웨어 효율적인 적응 계산을 위한 회로 및 방법에 관한 것이다.

그래픽 처리 장치(GPU)와 같은 가속기 회로는 수치 함수의 계산을 수행하도록 구성된 회로들을 포함할 수 있다. 수치 함수는 수치 함수에 의해 정의된 특정 수학적 관계에 따라 하나 이상의 입력 값들을 하나 이상의 출력 값들로 변환할 수 있다. 수치 함수의 예들로는 이미지 처리 및 머신 러닝과 같은 실제 애플리케이션들에서 널리 사용되는 삼각 함수를 포함할 수 있다.

수치 함수의 계산을 수행하는 데 사용되는 연산자 유형은 이러한 수치 함수를 구현하는 회로의 복잡성과 이러한 계산을 수행하는 데 필요한 시간을 결정한다. 곱셈 연산자의 회로 구현은 시프트 연산자 또는 덧셈 연산자의 회로 구현에 비해 훨씬 더 복잡한 것으로 알려져 있다. 따라서, 작은 풋프린트 집적 회로를 가진 회로들(예를 들어, 작은 풋프린트 필드 프로그램 가능 게이트 어레이(FPGA) 회로들)은 종종 곱셈 연산자의 직접 계산을 지원하지 않는다. 이러한 애플리케이션들의 경우, 좌표 회전 디지털 컴퓨터(CORDIC) 알고리즘은 광범위한 수치 함수의 계산을 수행하는 데 사용된다. CORDIC 알고리즘은 곱셈 대신 회전을 사용하여 계산을 수행하므로, 이러한 수치 함수를 구현하는 하드웨어 회로의 복잡성을 크게 줄인다.

본 개시는 이하의 상세한 설명 및 본 개시의 다양한 구현예들의 첨부 도면들로부터 보다 완전하게 이해될 것이다. 그러나, 도면들은 본 개시를 특정 구현들로 제한하는 것으로 받아들여져서는 안되며, 단지 설명 및 이해를 위한 것이다.
도 1은 본 개시의 구현에 따른 삼각 함수를 적응적으로 계산하기 위한 방법의 흐름도를 예시한다.
도 2는 본 개시의 구현에 따른 삼각 함수의 적응적 계산을 수행하기 위한 시스템을 예시한다.
도 3은 본 개시의 구현에 따라 단일 블록으로 결합될 각각의 동작들에 대한 루프를 포함하는 CORDIC의 내부 스테이지를 도시한다.

본 개시에 설명된 CORDIC 알고리즘은 고정 소수점 입력 값들에 대한 삼각 함수를 계산하기 위해 개발되었다. CORDIC 알고리즘은 하나 이상의 입력 값들에 대해 삼각 함수를 근사화하기 위해 일련의 반복적인 회전 단계들을 사용한다. 삼각 함수는 sin x, cos x, sin^-1 x(또는 arcsin(x)), cos^-1 x(또는 arccos(x)), tan^-1 x(또는 arctan(x)) 등을 포함할 수 있다. CORDIC 알고리즘의 각 반복 단계에는 곱셈 계산을 호출하지 않고 회전 계산을 포함하기 때문에, CORDIC 알고리즘 구현을 지원하는 회로는 훨씬 더 간단할 수 있으며 FPGA 회로 기판에 구현된 작은 회로 풋프린트(즉, 작은 회로 영역)에서 실현될 수 있다.

실수와 같은 입력 값들은 삼각 함수들을 계산할 때 고정 소수점 숫자 또는 부동 소수점 숫자로 나타낼 수 있다. CORDIC 알고리즘의 현재 구현들은 주로 고정 소수점 입력 값들을 위한 것이다. 컴퓨팅 시, 실수의 고정 소수점 수 표현은 실수의 정수 부분을 나타내기 위한 제1 고정 비트 수 및 실수의 소수 부분을 나타내기 위한 제2 고정 비트 수를 포함한다. n비트(2진) 소수점 수는 n비트 정수를 스케일 팩터 2^m으로 나눈 것으로 생각할 수 있다. 이는 비트 m과 m-1 사이에 기수점(radix-point)이 있는 것처럼 숫자를 처리하는 것과 같다. 아래 도면은 스케일 팩터가 2⁵인 8비트 숫자를 가정하므로, 지수점은 비트 5와 4 사이에 있다.

이 경우에, 비트 패턴(0101_1001)은 실수

로 해석된다. 고정 소수점 숫자는 일반적으로 정수들이 명시적 부호 비트 대신, 2의 보완 표현을 사용하여 부호 있는 숫자들을 처리하는 것과 같은 방식으로 음수를 나타낸다.

실수의 부동 소수점 수 표현은 부호 비트, 유효 디지트(또는 가수)를 나타내는 고정 비트 수, 가수를 스케일링하기 위한 지수를 포함한다. 예를 들어, IEEE 부동 소수점 수 표현 시, 실수는 ±1.m * 2^exp로 표현되며, 여기서 가수 1.m은, 비트 수가 구현에 따라 달라지는 일부 고정 비트 수의 부분 m이 있는, (1.0 ... 2.0] 범위의 숫자이다. 지수 exp는 구현에 따라서도 달라지는 범위의 정수이다. 부호 비트는 부호(+ 또는 -)를 나타내는 데 사용된다. IEEE 단 정밀도 부동 소수점의 경우, 23비트가 소수 부분 m에 사용된다. 지수 exp는 127 내지 -126 범위를 갖는다. IEEE 부동 소수점 수 표현은 비정규 및 무한대와 같은 특수한 경우의 표현도 포함한다.

CORDIC 알고리즘은 삼각 함수를 계산할 때 곱셈 대신 회전을 사용하므로, 삼각 함수 계산의 효율적인 하드웨어 구현이 가능하다. 사인(즉, sin()) 및 코사인(즉, cos()) 함수의 계산을 일 예로 사용하여, CORDIC 알고리즘은 항등식을 반복적으로 적용하여 삼각 함수 sin x 및 cos x를 계산하는 것이다.

sin(x + y) = sin(x) cos(y) + cos(x) sin(y)

cos(x + y) = cos(x) cos(y) - sin(x) sin(y)

상기 방정식들은 다음과 같이 다시 쓸 수 있다:

sin(x + y) = cos(y)[sin(x) + tan(y) cos(x)]

cos(x + y) = cos(y)[cos(x) - tan(y) sin(x)]

x = θ_i = tan^{- 1}(2^-i)을 선택하면, 상기 방정식들은 다음과 같이 쓸 수 있다:

sin(θ_i + y) = cos(θ_i)[sin(y) + tan(θ_i) cos(y)]

cos(θ_i + y) = cos(θ_i)[cos(y) - tan(θ_i) sin(y)]

이는 다음과 같이 확장될 수 있다:

sin(θ_i + y) = cos(θ_i)[sin(y) + cos(y)/2ⁱ]

cos(θ_i + y) = cos(θ_i)[cos(y) - sin(y)/2ⁱ]

여기서, 2ⁱ로 나누기는 하드웨어에서 (고정 소수점의 경우) i번 오른쪽 시프트로 구현될 수 있다.

주어진 입력 각도 또는 a는 α_n=

로 제1 사분면에서 근사될 수 있으며, 여기서 δ_i = ±1이다. 근사의 정확도는 항의 수 n에 의해 결정된다. α가 주어지면, 삼각 함수 값 sin α_n 및 cos α_n은 다음 단계들을 사용하여 계산될 수 있다:

sin(θ₀) = CORDIC 알고리즘

cos(θ₀) =

sin(δ₁θ₁ + θ₀) = cos(θ₀) [sin(θ₀) + δ₁cos(θ₀)/2¹]

cos(δ₁θ₁ + θ₀) = cos(θ₁) [cos(θ₀) - δ₁sin(θ₀)/2¹]

sin(δ₂θ₂ + δ₁θ₁ + θ₀) = cos(θ₂) [sin(δ₁θ₁ + θ₀) + δ₂cos(δ₁θ₁ + θ₀)/2²]

cos(δ₂θ₂ + δ₁θ₁ + θ₀) = cos(θ₂) [cos(δ₁θ₁ + θ₀) - δ₂sin(δ₁θ₁ + θ₀)/2²]

이러한 공식은 다음과 같이 일반화될 수 있다:

sin(δ_iθ_i + δ_i-1θ_i-1 + … + θ₀) = cos(θ_i) [sin(δ_i-1θ_i-1 + … + θ₀) + δ_icos(δ_i-1θ_i-1+ … + θ₀)/2ⁱ]

cos(δ_iθ_i + δ_i-1θ_i-1 + … + θ₀) = cos(θ_i) [cos(δ_i-1θ_i-1 + … + θ₀) - δ_isin(δ_i-1θ_i-1+ … + θ₀)/2ⁱ]

이 시퀀스의 계산은 각 단계에서 cos(θ_i)의 곱셈을 포함한다. 이러한 곱셈은 곱

에 의한 단일 곱셈이 있도록 인수분해될 수 있음을 인식함으로써 피할 수 있다. 이 사실을 이용하기 위해, 반복을 다음과 같이 다시 쓸 수 있다:

X₀ =

Y₀ =

X_i= X_i-1+ δ₁Y_i-1/2ⁱ

Y_i= Y_i-1+ δ₁X_i-1/2ⁱ

sin α_n 및 cos α_n은 끝에 K_n을 곱하여 복구할 수 있으므로 다음과 같다.

sin(α_i) = K_iX_i

cos(α_i) = K_iX_i

n이 α에 대한 근사의 정확도를 기반으로 미리 결정될 수 있는 경우, K_n과의 사전 곱셈 대신 K_n과의 최종 곱셈을 피할 수 있다. 이는 K_n으로 X₀ 및 Y₀을 초기화하는 것과 같다. 그래서,

X₀ = K_n

Y₀ = K_n

sin(α_n) = X_n

cos(α_n) = Y_n

sin(α) 또는 cos(α)를 계산하기 위한 각도 α가 주어지면, CORDIC 알고리즘은 최종 α_n이 α에 가장 근접할 수 있도록 각 단계 i에서 δ_i 계산을 포함한다. 표준 접근 방식은 현재 근사치 α_i가 α보다 작은 지 작지 않은 지 여부에 따라 + 또는 -를 선택하는 것이다.

CORDIC을 사용하여 sin 및/또는 cos 계산을 위한 의사 코드는 다음과 같다:

코드는 약간의 변형을 포함한다 - 즉, A_i/Y/X를 θ₀에 해당하는 값들로 초기화하는 대신, 루프 외부에서 0/0/K_n으로 초기화된다. 제1 반복의 끝에서, 이들은 θ₀의 값에 해당한다. 도시된 바와 같이, sin 및/또는 cos 함수를 계산하기 위한 CORDIC 알고리즘은 시프트 연산자(>>) 및 덧셈/뺄셈 연산자들(+/-)을 포함하지만 곱셈 연산자는 없다. 따라서, CORDIC 알고리즘은 FPGA 회로들과 같은 작은 풋프린트 회로들에서 구현될 수 있다.

일부 구현들은 단일 회전(θ_i)보다 이중 회전(2θ_i)을 사용할 수 있다_. 이중 회전 시, ±θ_i를 가산하는 대신, 각 단계에서 ±2θ_i를 가산한다.

sin(x + δ_i2θ_i) = sin(x) cos(δ_i2θ_i) + cos(x) sin(δ_i2θ_i)

cos(x + 2δ_iθ_i) = cos(x) cos(2θ_i) - sin(x) sin(δ_i2θ_i )

확장 후

sin(x + 2θ_i) = sin(x) [cos²(θ_i) - sin² (θ_i)] + cos(x)2δ_i sin(θ_i)cos(θ_i)

cos(x + 2θ_i) = cos(x) [cos²(θ_i) - sin² (θ_i)] - sin(x)2δ_i sin(θ_i)cos(θ_i)

재정렬 및 인수분해는 다음을 제공한다.

sin(x + 2θ_i) = cos² (θ_i)[sin(x) + δ_i 2 tan(θ_i) cos(x) - tan² (θ_i)sin (x)]

cos(x + 2θ_i) = cos² (θ_i)[cos(x) - δ_i 2 tan(θ_i) sin(x) - tan² (θ_i)cos (x)]

확장 tan(θ_i)는 다음을 제공한다.

sin(x + 2θ_i) = cos² (θ_i)[sin(x) + δ_i cos(x)/2^i-1 - sin (x)/2²ⁱ]

cos(x + 2θ_i) = cos²(θ_i)[cos(x) - δ_i sin(x)/2^i-1- cos (x)/2²ⁱ]

이중 회전의 반복 관계는 다음과 같다:

X_i= X_i-1+ δ_iY_i-1 / 2^i-1- X_i-1/2²ⁱ

Y_i= Y_i-1 - δ_iX_i-1/ 2^i-1- Y_i-1/2²ⁱ

이 경우,

및

이다.

이중 회전 CORDIC을 사용하여 sin/cos를 구현하는 코드는 다음과 같다.

여기서, 이 코드의 Kn은 코사인 제곱의 곱이다.

Cos(θ_i)는 다음과 같이 계산될 수 있다:

CORDIC을 사용한 sin^-1(v) 계산과 관련하여, 알고리즘은 sin(α_n)이 v에 근사하도록 α_n을 구축하기 위해 일련의 δ_i를 선택할 수 있다. 알고리즘은 sin(α_i)가 v보다 작은지 작지 않은지 여부에 기초하여 δ_i+1에 대해 + 또는 -를 선택하는 것이다. sin α_i 및 cos α_i 대신 X_i 및 Y_i를 계산하기 위해, 이 접근 방식은 다음을 평가하기 위해 수정되어야 할 수 있다:

sin(α_i) < v ≡ K_iX_i< v ≡ X_i < v/K_i

이제, v_i= v/K_i로 두자_. 이 경우, 이중 회전 CORDIC)에 대해 다음과 같은 반복을 사용할 수 있다.

v_i = v/K_i = v_i-1/cos²(θ_i) = v_i-1(1/cos²(θ_i))

단일 회전 CORDIC의 경우, 1/cos²(θ_i) 항은 1/cos(θ_i)로 대체되며, 이는 구현을 위해 곱셈을 필요로 할 것이다. 이중 회전 CORDIC에서, vi의 반복은 다음과 같이 단순화될 수 있다.

v_i= v_i-1(1 + 2^-2i)

이는 시프트 및 더하기를 사용하여 사용하여 구현될 수 있다.

arcsin의 코드는 다음과 같다:

이에 따라, 입력의 arccos은 다음과 같은 관계를 사용하여 arcsin으로부터 계산될 수 있다:

cos^-1 x = π/2 - sin^-1 x

CORDIC 인프라를 사용하여 tan^-1(v)을 계산하는 것이 가능하다. 표준 접근 방식은 X를 v로 초기화하고 Y를 1로 초기화한 다음, X를 0으로 강제하는 것이다. 이는 다음 코드를 생성한다:

초기값들은 Y=l, X=V로 설정되어 있지만, 이들은 이러한 초기값들에 한정되지는 않는다. 실제로, Y/X = tan(v)의 관계를 따르는 임의의 초기 값들이 작동될 수 있다. 대안으로, X와 Y의 초기 값들은 X/Y = tan(v)이 되도록 설정된 다음, π/2 - ai를 반환할 수 있다.

상기 섹션들은 고정 소수점 CORDIC에 대한 설명을 포함한다. 고정 소수점 구현에서, 기수점 뒤에 고정 비트 수가가 있어, 사용 가능한 정밀도 비트 수를 제한한다. 기수점 뒤에 N 비트가 있는 경우, 표현할 수 있는 숫자의 입도는 2^-N이다. 이는 일반적으로 α^N+1이 숫자의 정확한 표현이 될 수 있음을 의미하므로, 상기에 설명된 삼각 함수의 수치적 평가가 매우 우수하다. 따라서, 정밀도에 사용되는 비트 수에 따라, 작은 수(N)의 반복 단계만 평가하면 된다.

그러나, 고정 소수점 수 표현과 비교하여, 부동 소수점 수 표현은 비정규가 아닌 IEEE 단 정밀도 부동 소수점 수의 경우 2^-126 또는 배 정밀도 부동 소수점 수의 경우 2^-1022와 같이 매우 작을 수 있는 지수를 포함한다. 표현될 수 있는 가장 작은 입도는 너무 작아서 고정 소수점 CORDIC이 부동 소수점 입력 값으로 삼각 함수를 평가하는 데 사용되는 경우 매우 많은 수의 반복 단계들이 필요할 것이다. 반면에, 적은 수의 비트만 작은 부동 소수점 수를 표현하는 데 사용되는 경우, 절대 오차는 작을 수 있지만 상대 오차는 매우 클 수 있다. 예를 들어, 31비트(2^-31 기반)가 2^-55 밑의 레벨에서 부동 소수점 수를 나타내는 데 사용되는 경우, 상대 오차는 2²⁴만큼 높을 수 있으며 이는 평가된 삼각 함수의 가수의 모든 비트가 올바르지 않다는 것을 의미할 수 있다. 따라서, 입력 값이 매우 작을 때 고정 소수점 CORDIC 알고리즘을 부동 소수점 수 표현에 직접 적용하는 것은 하드웨어 효율적이거나 정확하지 않다.

부동 소수점 수 표현에 고정 소수점 CORDIC을 직접 적용하는 대신, 본 개시의 구현은 먼저 부동 소수점 입력 값이 작은 지 여부를 결정한다. 부동 소수점 입력 값이 작지 않다는 결정에 대한 응답으로, 구현들은 CORDIC 알고리즘을 사용하여 삼각 함수를 계산할 수 있다. 부동 소수점 입력 값이 작다는 결정에 대한 응답으로, 구현들은 삼각 함수를 계산하기 위해 근사 접근 방식을 사용할 수 있다. 따라서, 삼각 함수의 값들은 적응 방식으로 평가될 수 있다. 본 개시의 한 구현은 작은 부동 소수점 입력을 갖는 삼각 함수의 근사치로서 테일러 급수 전개의 제1 항을 사용할 수 있다. 작은 입력 값 α에 대한 테일러 급수 전개의 제1 항을 기반으로 한 이러한 근사치들은 다음과 같다:

sin(α) ~ α

cos(α) ~ 1 - α²

sin^-1(α) ~ α

tan^-1(α) ~ α

여기서, 입력 값 α는 라디안으로 측정된다. 큰 입력 값들의 삼각 함수는 CORDIC 알고리즘을 사용하여 계산될 수 있다. 한 구현에서, 테일러 급수의 제1 항 대신에, 작은 입력 값 α에 대한 근사치는 테일러 급수의 제2 항(또는 더 많은 항들)도 포함할 수 있다. 입력 값이 작은 부동 소수점 수이기 때문에, 고차 항(2차 이상)의 곱셈 결과는 더 적은 비트(예를 들어, 8비트)를 사용하여 표현될 수 있지만, 작은 부동 소수점 입력 값들에 대한 곱셈 회로들은 표준 16비트 또는 32비트 곱셈 회로들과 비교하여 구현하기에 더 저렴한 낮은 비트(예를 들어, 4 또는 5비트) 곱셈 회로들일 수 있다.

그러나, 고정 소수점 수 표현과 비교하여, 부동 소수점 수 표현은 비정규가 아닌 IEEE 단 정밀도 부동 소수점 수의 경우 2^-126 또는 배 정밀도 부동 소수점 수의 경우 2^-1022와 같이 매우 작을 수 있는 지수를 포함한다. 표현될 수 있는 가장 작은 입도는 너무 작아서 고정 소수점 수에 비해 평가될 매우 많은 수의 반복 단계들이 필요할 것이다. 따라서, 입력 값이 매우 작을 때 고정 소수점 CORDIC 알고리즘을 부동 소수점 수 표현에 직접 적용하는 것은 효율적이지 않다. 삼각 함수의 적응 계산은 삼각 함수의 하드웨어 효율적인 구현을 허용할 수 있다.

도 1은 본 개시의 구현에 따른 삼각 함수를 적응적으로 계산하기 위한 방법(100)의 흐름도를 예시한다. 도 1을 참조하면, 방법(100)은 하드웨어 프로세서 또는 가속기 회로와 같은 처리 장치에서 구현될 수 있다. 102에서, 방법(100)은 삼각 함수에 대한 부동 소수점 입력 값을 식별하는 단계를 포함할 수 있다. 부동 소수점 입력 값은 프로그램에서 부동 소수점 값으로 정의된 변수일 수 있다. 삼각 함수는 sin, cos, arcsin, arccos 또는 arctan 함수 중 어느 하나일 수 있다. sin/cos 함수의 경우, 입력 값은 제1 사분면의 해당 값으로 변조될 수 있다. arcsin/arccos에 대한 입력 값들은 [-1, 1] 범위에서 정의된다. arctan의 경우, 입력 값이 매우 큰 경우, 입력 값의 역수가 계산에 사용될 수 있다. 입력 값이 일(1)에 가까울 경우, 근사치는 tan^-1(α) ~ π/2이다.

104에서, 방법은 입력 값이 작은 수인지 여부를 결정하는 단계를 포함할 수 있다. 입력 값이 작은 지 여부에 대한 결정은 이에 제한되는 것은 아니나, 추정된 절대 오차, 추정된 상대 오차, 삼각 함수의 유형, 부동 소수점 수 표현의 유형 또는 하드웨어 제약을 포함하는 하나 이상의 요인들을 기반으로 할 수 있다. 한 구현에서, 부동 소수점 입력 값이 추정된 절대 오차를 기반으로 할 수 있는지 여부에 대한 결정. 예를 들어, 추정된 절대 오차의 타겟 범위는 비트 수(N)(예를 들어, 2^-N)로 표현될 수 있다. 따라서, 추정된 절대 오차의 타겟 범위보다 작은 부동 소수점 입력 값(예를 들어, 2^-N)은 작은 것으로 결정되며; 범위 또는 타겟 경계보다 큰 부동 소수점 입력 값은 작지 않은 것으로 결정된다.

마찬가지로, 다른 구현에서, 부동 소수점 입력 값이 추정된 상대 오차를 기반으로 할 수 있는지 여부에 대한 결정. 예를 들어, 추정된 상대 오차의 타겟 범위. 현재 CORDIC 구현은 고정 소수점 알고리즘이다. n단계 CORDIC 알고리즘은 k2^-n의 잔류 오차를 가질 수 있다. 그러나, 부동 소수점 수 표현의 경우, 잔류 오차는 지수의 크기에 의해 결정되는 범위에 있다. 단 정밀도 숫자의 경우, 지수는 2^-149만큼 작을 수 있다. 순전히 CORDIC 접근 방식을 사용하여 이 범위를 커버하려면 약 149단계가 필요하다. 작은 입력 값에 대한 근사치로서 테일러 전개의 제1 항을 사용하면 계산의 복잡성을 줄일 수 있다.

상기에 논의된 바와 같이, CORDIC 알고리즘을 수행하는 대신, 테일러 전개의 제1 항을 작은 입력 값들에 대한 삼각 함수의 근사치로서 사용될 수 있다. 삼각 함수를 근사화하기 위해 테일러 전개의 제1 항을 사용하기 위한 잔류 오차는 함수 자체에 따라 달라진다. 예를 들어, sin(x) 함수의 경우, 잔류 오차는 (x³/3!)이며); cos(x) 함수의 경우, 잔류 오차는 (x⁴/4!)로 제한된다. 따라서, 삼각 함수는 다른 근사치들의 잔류 오차의 한계를 결정할 수 있다. 이러한 잔류 오차의 한계는 절대 오차 또는 상대 오차의 한계를 결정하여, 입력 값이 작은 지 여부를 결정하는 데 사용될 수 있다.

단 정밀도 부동 소수점 입력 값이 있는 sin을 일 예로 사용하면 24개의 유효 비트만 필요하다. 사용된 근사치가 sin(θ) ~ θ인 경우, 상대 오차는 θ²/6이다. θ ≤ 2^-11이면, 상대 오차는 2^-24 미만이다. 그래서 근사치는 기껏해야 최하위 비트만큼 다를 것이다. 이는 2^-11보다 큰 입력 값들에 대해 CORDIC이 정확해야 하는 문제가 줄어든다^. 입력이 2^-10이면, 결과는 약 2^-10이다. 결과가 단 정밀도 형식인 경우, 최하위 비트는 2^-34이다. 이는 오차를 최하위 비트로 줄이기 위해 약 34개의 CORDIC 단계가 필요함을 의미한다.

마지막 2k+l 비트의 오차가 허용 가능하면, 단 정밀도의 경우, 작은 값과 작지 않은 값 사이의 컷오프는 2^-11+k로 설정될 수 있다. 이는 오차가 원하는 범위로 유지될 것이다. 그런 다음, CORDIC 알고리즘은 34 - 3k 단계만 필요하다 - 생성된 가장 작은 결과는 2^-11+k이며, 정확해야 하는 가장 작은 비트 위치는 24-2k이다. 따라서, 5개의 최하위 비트(LSB) 오차가 허용되고, 컷오프는 2^-9로 설정될 수 있으며, CORDIC 알고리즘에는 최대 25단계가 필요하다.

입력 값이 작은 값이라는 결정에 응답하여, 106에서, 방법은 작은 입력 값에 대한 삼각 함수의 근사치를 사용하는 단계를 포함할 수 있다. 한 구현에서, 작은 부동 소수점 입력 값을 가진 삼각 함수에 대한 근사치는 테일러 전개의 제1 항이다. 작은 입력 값 α에 대한 테일러 급수 전개의 제1 항을 기반으로 한 이러한 근사치들은 다음과 같다:

sin(α) ~ α

cos(α) ~ 1 - α²

sin^-1(α) ~ α

tan^-1(α) ~ α

여기서, 입력 값 α는 라디안으로 측정된다.

일반적으로, 삼각 함수를 다룰 때, 각도는 라디안 단위로 주어진다. 그러나, 라디안을 사용하려면 sin/cos와 같은 계산 기능에 대한 주기성을 제거하기 위해 2π에 대한 계수를 취해야 할 수 있으며, 그런 다음 사분면을 식별하고 입력을 한 사분면으로 제한하기 위해 π/2로 더 나누어야 할 수도 있다. 이는 계산 비용이 많이 들 수 있다. 대안은 π/2의 배수(또는 π 또는 2π와 같은 π의 일부 다른 합리적인 배수)로 모든 각도를 표현하는 것이다. 각도가 π/2의 배수로 표현되면, 다음과 같다:

ㆍ 소수 부분은 사분면 내의 각도이다;

ㆍ 사(4)에 의한 정수 부분의 계수는 사분면을 결정한다.

이 접근 방식을 채택하면 삼각 함수의 각도 처리를 크게 단순화할 수 있다. Taylor 급수 근사치들은 라디안으로 표현된 작은 각도들에 대해 작동한다. 각도가 π/2의 배수로 표현되면, 다음과 같다:

sin(α) ~ απ/2

cos(α) ~ 1 - α²π⁴/4

sin^-1(α) ~ 2α/π

tan^-1 α ~ 2α/π

입력 값이 작은 값이 아니라는 결정에 응답하여, 108에서, 방법은 CORDIC 알고리즘을 사용하여 입력 값에 대한 삼각 함수를 계산하는 단계를 포함할 수 있으며, 여기서 CORDIC 알고리즘은 시프트 연산자 회로 및/또는 가산 연산자 회로를 포함하는 회로 로직 블록들(예를 들어, FPGA 회로 기판상의)로 구현될 수 있다. 따라서, 본 개시의 구현들은 CORDIC 알고리즘을 구현하는 회로 로직 블록들을 재사용하고 회로 영역을 절약할 수 있다.

표준 IEEE 부동 소수점 표현들은 +/-무한대, 시그널링 및 quiet NaN들, 비정규와 같은 특수 값들의 표현들을 포함한다. 추가로, IEEE 부동 소수점 표현들은 특정 예외, 특히 INVALID, OVERFLOW, UNDERFLOW, DIVIDE-BY-ZERO 및 INEXACT를 식별할 수 있다. 아래 표에는 연산들에 권장되는 동작들이 요약되어 있다.

연산	입력	결과	예외
sin/cos	±무한대	quiet NaN	INVALID
arcsin	> 1.0, +무한대	quiet NaN	INVALID
arcsin	< -1.0, -무한대	quiet NaN	INVALID
단 정밀도128/-149 각각의 경우; 포맷에 따라 MAX_EXP, MIN_DENORM

도 2는 본 개시의 구현에 따른 삼각 함수의 적응적 계산을 수행하기 위한 시스템(200)을 예시한다. 도 2에 도시된 바와 같이, 시스템(200)은 하드웨어 프로세서(202) 및 선택적으로는 코프로세서(204)를 포함할 수 있다. 프로세서(202)는 중앙 처리 장치(CPU), 그래픽 처리 장치(GPU), 또는 임의의 적합한 유형의 처리 장치들일 수 있다. 프로세서(202)는 인스트럭션 실행 파이프라인(도시되지 않음), 레지스터 파일(도시되지 않음), 및 인스트럭션 세트 아키텍처(ISA)(206)에 따라 지정된 인스트럭션들을 구현하는 회로들을 포함할 수 있다. 인스트럭션들은 부동 소수점 삼각 함수를 적응적으로 계산하기 위한 인스트럭션들을 포함할 수 있다. 한 구현에서, 프로세서(202)는 실행 파이프라인을 사용하여 애플리케이션(208)을 실행할 수 있다. 애플리케이션은 의료 영상 문제 또는 기계 학습 문제와 같은 실제 문제를 해결하기 위해 설계된 프로그램의 실행 코드를 포함할 수 있다. 실행될 때 애플리케이션(208)은 삼각 함수(210)에 대한 호출을 포함할 수 있다.

일 구현에서, 시스템(200)은 코프로세서(또는 가속기 회로)(204)에 부동 소수점 삼각 함수(210)의 적응 계산을 지원하기 위해 지정된 회로들을 제공할 수 있다. 코프로세서(204)는 프로세서(202)의 일부이거나 프로세서(202)에 통신 가능하게 연결된 별도의 로직 회로일 수 있다. 예를 들어, 코프로세서(204)는 삼각 함수의 계산을 가속화하기 위해 FPGA 보드에 구현된 가속기 회로일 수 있다. 코프로세서(204)는 레지스터 파일(218), 결정 회로(212), 근사 회로(214), 및 CORDIC 반복 회로(216)를 포함할 수 있다.

레지스터 파일(218)은 인스트럭션 레지스터들(220) 및 데이터 레지스터들(222)을 포함할 수 있다. 인스트럭션 레지스터들(220)은 부동 소수점 삼각 함수(210)를 실행하는 프로세서(202)의 실행 파이프라인으로부터 인스트럭션들을 수신하고, 그 안에 인스트럭션들을 저장할 수 있다. 한 구현에서, 인스트럭션들은 입력 값에 대한 삼각 함수를 평가하기 위한 삼각 계산 인스트럭션들을 포함할 수 있다. 데이터 레지스터들(222)은 대응하는 삼각 계산 함수 인스트럭션과 연관된 입력 값들 및 출력 값들을 저장할 수 있다. 한 구현에서, 데이터 레지스터들(222)은 부동 소수점 입력 값들 및 부동 소수점 출력 값들을 저장할 수 있는 부동 소수점 데이터 레지스터들을 포함할 수 있다. 프로세서(202)의 실행 파이프라인은 삼각 계산 함수와 연관된 입력 값들을 데이터 레지스터들(222)에 저장할 수 있으며, 데이터 레지스터들(222)로부터 삼각 계산 함수의 실행 결과를 검색할 수 있다.

결정 회로(212)는 인스트럭션 레지스터(220)로부터 삼각 함수를 계산하기 위한 인스트럭션 및 데이터 레지스터(222)로부터의 인스트럭션과 연관된 대응하는 입력 값을 식별할 수 있다. 입력 값을 포함하는 인스트럭션을 식별하는 것에 응답하여, 결정 회로(212)는 인스트럭션 및 입력 값을 파싱하고, 입력 값이 작은 값인지 여부를 추가로 결정할 수 있다. 상기에 논의된 바와 같이, 결정 회로(212)는 이에 제한되는 것은 아니나, 추정된 절대 오차, 추정된 상대 오차, 삼각 함수의 유형, 부동 소수점 수 표현의 유형 및 하드웨어 제약을 포함하는 하나 이상의 요인들에 기초하여 입력 값이 작은 값인지 여부를 결정할 수 있다. 결정 회로(212)는 입력 값이 작은 값인지 여부의 결정에 기초하여 입력 값을 라우팅할 수 있는 스위치 회로(예를 들어, 멀티플렉서)를 포함할 수 있다.

입력 값이 작은 값이라고 결정하는 것에 응답하여, 결정 회로(212)는 삼각 함수의 근사치를 계산하기 위해 입력 값을 근사 회로(214)로 라우팅할 수 있다. 근사 회로에 의해 지원되는 삼각 함수들은 sin, cos, sin^-1, tan^-1을 포함할 수 있다^. 예를 들어, 근사 회로(214)는 삼각 함수 sin, cos, sin^-1, tan^-1의 제1 항 테일러 근사치를 각각 구현하는 로직 회로들을 포함할 수 있다. 삼각 함수의 제1 항 테일러 근사치는 위에 설명되어 있다. 근사 회로(214)의 출력은 삼각 함수의 평가일 수 있으며, 프로세서(202)로 전송될 수 있다.

입력 값이 작은 값이 아니라고 결정하는 것에 응답하여, 결정 회로(212)는 입력 값에 기초하여 삼각 함수를 평가하기 위해 입력 값을 CORDIC 반복 회로(216)로 라우팅할 수 있다. CORDIC 반복 회로(216)는 sin, cos, sin^-1, tan^-1을 포함하는 삼각 함수에 대한 CORDIC 반복을 각각 구현하는 로직 회로들을 포함할 수 있다^. 특히, CORDIC 반복 회로(216)는 삼각 함수에 대한 상이한 CORDIC 알고리즘들을 수행하도록 결합될 수 있는 시프트 회로들 및 가산 회로를 포함할 수 있다. CORDIC 반복 회로(216)의 출력은 삼각 함수의 평가일 수 있으며, 프로세서(202)로 전송될 수 있다. 이와 같이, 코프로세서(204)는 하드웨어 회로들에서 삼각 함수의 적응적 계산을 하드웨어 효율적인 방식으로 구현할 수 있다.

삼각 함수 중 하나를 계산할 때, 표 1에 도시된 바와 같은 특수 입력 값들을 고려하기 위해, 방법 및 시스템은 다음을 포함할 수 있다:

ㆍ 입력 값이 표 1에 명시된 특별한 경우인지 판단하고, 해당 규칙을 적용하여 예외 발생 가능성을 포함하는 결과를 계산하는 단계;

ㆍ 입력이 근사 알고리즘이 사용되는 범위에 속한다고 결정하는 단계로서, 근사치를 사용하여 결과를 계산하는, 상기 결정하는 단계;

ㆍ 그렇지 않으면 CORDIC 알고리즘을 사용하는 단계.

CORDIC 알고리즘을 사용하여 다음의 단계들을 포함하는 삼각 함수를 계산한다:

ㆍ CORDIC에 대한 입력으로 사용되는 숫자를 추출하기 위해 입력을 정규화하고, 특히 sin/cos 함수의 경우, 입력 숫자의 정수 및 소수 부분들을 추출하는 단계;

ㆍ 근사치를 얻기 위해 CORDIC 알고리즘의 N 단계들을 수행하는 단계로서, 여기서 N은 소수 부분을 나타내는 비트 수를 기반으로 결정되는, 상기 수행하는 단계;

ㆍ sin/cos에 대한 결과들을 생성하는 단계로서, 사분면 정보를 사용하여 부호를 수정하고 sin/cos 결과들을 스왑하는, 상기 생성하는 단계.

입력 숫자가 CORDIC 사용하기에 적합한 범위에 해당하는 경우, [0..4) 범위에 속하도록 숫자들뿐만 아니라 중간 결과들을 제한할 수 있다. 이는 기수점 위의 2비트만 필요하다는 것을 의미한다.

도 3은 본 개시의 구현에 따라 단일 블록으로 결합될 각각의 동작들에 대한 루프를 포함하는 CORDIC의 내부 스테이지(300)를 도시한다. 계산되는 삼각 함수에 따라 블록의 다른 부분들이 활성화될 수 있다. 다른 구현은 N개의 CORDIC 스테이지들 각각에 대해 서로 다른 하드웨어 블록들을 포함할 수 있다. 또 다른 구현에서, CORDIC은 하나의 블록을 N번 사용하여 구현될 수 있다. 이 경우, 시프트 값과 2θ 값은 각 반복마다 다르게 선택되어야 할 것이다. ~N 시프트 값들이 가능하기 때문에, 배럴 시프터와 같은 복합 시프터가 사용될 수 있다.

도 3에 도시된 바와 같이, 내부 스테이지(300)는 멀티플렉서들(302A, 302B), 이중 우측 시프터들(304A 내지 304C), 단일 우측 시프터(306A 내지 306C), 비교기(308), 감산/합산 회로들(310A 내지 310C), 및 합산/감산 회로(312A 내지 312D)의 로직 회로들을 포함할 수 있다. 내부 스테이지(300)는 단계 i에 대해 하나의 CORDIC 반복을 수행할 수 있다. 내부 스테이지(300)에 대한 입력들은 ai, V, Y(또는 P), X(또는 Q), 및 q를 포함할 수 있으며, 여기서 Y 또는 P, X 또는 Q의 선택은 평가할 함수에 따라 달라진다. 제1 스테이지는 상수 값 A(베이스)와 0을 포함할 수도 있다. 각 반복 상호작용 후에, 내부 스테이지(300)는 다음 스테이지 i+l에 대한 입력으로 사용될 수 있는 a_i, V, Y(또는 P), X(또는 Q), 및 q를 포함하는 출력들을 생성할 수 있다.

내부 스테이지(300)의 특정 컴포넌트들은 상이한 기본 함수 및/또는 삼각 함수를 구현하도록 재구성될 수 있다. 특히, 비교기(308)는 arctan 함수를 제외하고 더 큰 비교기(">")가 되도록 구성된다. arctan 함수의 경우, 비교기(308)는 더 작거나 동일한 비교기("≤")가 되도록 구성된다. 가산/감산 회로(312B)는 삼각 함수를 평가하도록 구성되지만, 기본 함수의 평가를 위한 감산/합산 회로로 구성된다. 감산/제출 회로(310A, 310B)는 삼각 함수를 평가하도록 구성되지만, 기본 함수의 평가를 위한 합산/감산 회로로 구성된다. 멀티플렉서들(302A, 302B)은 삼각법에 대해 a_i/A를 선택하며, 기본 함수에 대해 Y/V를 선택할 수 있다. 시프터들(304A, 304C, 306A)에 대한 인덱스 값 i는 삼각 함수에 대해 순차적이지만, 기본 함수에 대해 위에서 설명된 바와 같은 반복 항들을 포함한다.

본 개시의 한 구현에서, 삼각 함수에 대한 입력 값은 IEEE 단 정밀도, 배 정밀도, 4배 정밀도 또는 8배 정밀도 부동 소수점 수일 수 있다. 단 정밀도 구현의 경우, 고정 소수점 숫자는 61비트 숫자로 표현되며, (암시적) 기수점 뒤에 α 59비트가 표현된다.

이 구현의 경우, sin/cos 함수의 계산은 다음을 포함할 수 있다:

ㆍ ± 무한대 입력 값은 NaN이 된다:

ㆍ 입력들을 계산을 단순화하기 위해 π/2의 배수로 가정된다;

ㆍ 입력 값(v)은 정수 부분(w) 및 소수 부분(f)으로 분할된다;

ㆍ 4(w%4)로 변조된 정수는 입력 값이 위치된 사분면을 결정한다;

ㆍ 소수 부분(f)이 2^-9 미만인 경우, 작은 값 근사치들이 사용된다.

o f *π/2는 sin에 사용된다.

o 1 - f² * π²/4는 f > 2^-12일 때 cos에 사용된다.

o 1은 f ≤ 2^-12일 때 cos에 사용된다.

ㆍ 그렇지 않으면, 소수 부분을 고정 소수점 수로 변환하고, CORDIC의 적절한 변형을 실행하여 sin 및 cos를 획득한다;

ㆍ CORDIC에 의해 생성된 고정 소수점 결과를 다시 부동 소수점 표현으로 변환한다;

ㆍ 입력 값이 있는 사분면에 기초하여 부호 및 sin/cos를 선택한다.

sin^-1 함수의 경우:

ㆍ 범위를 벗어난 입력 값은 NaN이 된다;

ㆍ 입력 값들이 1.0과 0.0인 특수한 경우는 각각 1.0과 0.0이 될 수 있다(결과들은 π/2의 배수임);

ㆍ 입력의 절대값 |v|가 2^-9 미만이면, 작은 값 근사가 사용되어, 결과 |v| * 2/π를 생성한다;

ㆍ 그렇지 않으면, |v|를 고정 소수점 수로 변환하고, CORDIC을 사용하여 sin^-1(v)를 계산한다;

ㆍ 고정 소수점 결과를 다시 부동 소수점으로 변환한다;

ㆍ 입력의 부호에 따라 부호를 설정한다.

tan^-1 함수의 경우:

ㆍ ± 무한대 입력 값은 ±1.0이 된다(결과들은 π/2의 배수임);

ㆍ 만약 |v|가 2¹⁹ 이상이면, 결과는 1.0으로 설정된다;

ㆍ 그렇지 않으면, 입력 값을 고정 소수점 수 표현으로 변환하고, tan^-1 CORDIC 계산을 수행한다:

o |v|이 2⁰ 미만이면, 초기 Y는 1.0으로 설명되고, X는 |v|로 설정된다;

o 그렇지 않으면, 초기 Y는 2^-exp-1로 설정되고, X는 |v| * 2^-exp-1로 설명되며, 여기서 exp는 부동 소수점 형식의 v 지수이다;

ㆍ 고정 소수점 결과를 다시 부동 소수점 수 표현으로 변환한다;

ㆍ 입력의 부호에 따라 부호를 설정한다.

본 개시의 구현들은 근사 함수 및 CORDIC 알고리즘을 사용하여 부동 소수점 입력 값들을 갖는 삼각 함수의 적응적 계산을 제공한다. 구현들은 공통 CORDIC 회로 블록을 활용하여 회로 영역을 줄일 수 있다. 각 유형의 삼각 함수의 경우, 부동 소수점에 대한 CORDIC의 적응은 CORDIC 알고리즘만 사용하여 계산될 경우 비용이 많이 들 수 있는 입력 범위를 처리하기 위해 이러한 각 경우에 사용될 수 있는 대체 근사 기술을 식별하는 것을 포함한다.

본 개시는 제한된 수의 구현들과 관련하여 설명되었지만, 당업자는 그로부터 수많은 수정들 및 변형들을 이해할 것이다. 첨부된 청구범위는 본 개시의 진정한 정신 및 범위에 속하는 모든 수정들 및 변형들을 포함하는 것으로 의도된다.

설계는 생성에서 시뮬레이션, 제작에 이르기까지 다양한 단계들을 거칠 수 있다. 설계를 나타내는 데이터는 다양한 방식으로 설계를 나타낼 수 있다. 우선, 시뮬레이션에서 유용한 것처럼, 하드웨어는 하드웨어 기술 언어 또는 다른 기능 기술 언어를 사용하여 표현될 수 있다. 추가로, 로직 및/또는 트랜지스터 게이트가 있는 회로 레벨 모델은 설계 프로세스의 일부 단계들에서 생성될 수 있다. 또한, 대부분의 설계는, 어느 단계에서, 하드웨어 모델에서 다양한 장치들의 물리적 배치를 나타내는 데이터 레벨에 도달한다. 종래 반도체 제조 기술이 사용되는 경우, 하드웨어 모델을 나타내는 데이터는 집적 회로를 생성하는 데 사용되는 마스크에 대해 서로 다른 마스크 층에 다양한 피처들의 존재 또는 부재를 지정하는 데이터일 수 있다. 설계의 모든 표현에서, 데이터는 기계 판독 가능 매체의 모든 형태에 저장될 수 있다. 메모리 또는 디스크와 같은 자기 또는 광학 저장 장치는 이러한 정보를 전송하기 위해 변조되거나 아니면 생성된 광학 또는 전파를 통해 전송된 정보를 저장하는 기계 판독 가능 매체일 수 있다. 코드나 설계를 나타내거나 전달하는 전기 반송파가 전송될 때, 전기 신호의 복사, 버퍼링 또는 재전송이 수행되는 정도까지, 새로운 사본이 만들어진다. 따라서, 통신 제공자 또는 네트워크 제공자는 유형의, 기계 판독 가능 매체에 본 개시의 구현들의 기술들을 구현하는 반송파로 인코딩된 정보와 같은 물품을 적어도 일시적으로 저장할 수 있다.

본원에서 사용되는 모듈은 하드웨어, 소프트웨어 및/또는 펌웨어의 임의의 조합을 의미한다. 일 예로서, 모듈은 마이크로 컨트롤러에 의해 실행되도록 적응된 코드를 저장하는 비일시적 매체와 관련된 마이크로 컨트롤러와 같은 하드웨어를 포함한다. 따라서, 일 구현에서, 모듈에 대한 언급은 비일시적 매체에 보유될 코드를 인식 및/또는 실행하도록 특별히 구성된 하드웨어를 의미한다. 또한, 다른 구현에서, 모듈의 사용은 미리 결정된 동작들을 수행하기 위해 마이크로컨트롤러에 의해 실행되도록 특별히 적응된 코드를 포함하는 비일시적 매체를 말한다. 그리고 추론될 수 있는 바와 같이, 또 다른 구현에서, 모듈(이 예에서)이라는 용어는 마이크로컨트롤러와 비일시적 매체의 조합을 말할 수 있다. 종종 분리된 것으로 예시된 모듈 경계들은 일반적으로 다양하고 잠재적으로 겹칠 수 있다. 예를 들어, 제1 및 제2 모듈은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 조합을 공유할 수 있지만, 잠재적으로 일부 독립적인 하드웨어, 소프트웨어 또는 펌웨어를 보유할 수 있다. 한 구현에서, 로직이라는 용어의 사용은 트랜지스터, 레지스터와 같은 하드웨어 또는 프로그래밍 가능 로직 장치들과 같은 기타 하드웨어를 포함한다.

한 구현에서, '하도록 구성된'이라는 문구의 사용은 지정되거나 결정된 태스크를 수행하기 위해 장치, 하드웨어, 로직 또는 요소를 배열, 조립, 제조, 판매 제안, 수입 및/또는 설계하는 것을 말한다. 이 예에서, 동작하지 않는 그 장치 또는 요소는 상기 지정된 태스크를 수행하도록 설계, 결합 및/또는 상호 연결된 경우 여전히 지정된 태스크를 수행'하도록 구성'된다. 순전히 예시적인 예로서, 로직 게이트는 동작 동안 0 또는 1을 제공할 수 있다. 그러나, 클록에 인에이블 신호를 제공'하도록 구성된' 로직 게이트는 1 또는 0을 제공할 수 있는 모든 잠재적 로직 게이트를 포함하지 않는다. 대신, 로직 게이트는 동작 중에 1 또는 0 출력이 클록을 인에이블시키는 일부 방식으로 결합된 게이트이다. '하도록 구성된'이라는 용어의 사용은 동작을 필요로 하지 않지만, 대신 장치, 하드웨어 및/또는 요소의 잠재적인 상태에 초점을 맞춘다는 점에 다시 한 번 유의하며, 여기서 잠재적인 상태에서 장치, 하드웨어 및/또는 요소는 장치, 하드웨어 및/또는 요소가 동작될 때 특정 태스크를 수행하도록 설계된다.

또한, 한 구현에서 '~에', '~할 수 있는' 및/또는 '~에 동작 가능한'이라는 문구의 사용은 장치, 로직, 하드웨어 및/또는 요소의 사용을 인에이블시키는 이러한 방식으로 지정된 일부 장치, 로직, 하드웨어 및/또는 요소를 말한다. 한 구현에서, ~ 하도록, ~ 하도록 할 수 있는, ~하도록 동작 가능한의 사용은 장치, 로직, 하드웨어 및/또는 요소의 잠재적 상태를 말하며, 여기서 장치, 로직, 하드웨어 및/또는 요소는 지정된 방식으로 장치의 사용을 인에이블시키는 방식으로 작동하지는 않지만 설계된다는 점을 상기와 같이 유의한다.

본원에 사용된 바와 같은 값은 숫자, 상태, 논리적 상태 또는 이진 논리적 상태의 임의의 알려진 표현을 포함한다. 종종, 로직 레벨, 로직 값 또는 논리적 값의 사용은 단순히 이진 로직 상태를 나타내는 1 및 0이라고도 한다. 예를 들어, 1은 높은 로직 레벨을 나타내고 0은 낮은 로직 레벨을 나타낸다. 한 구현에서, 트랜지스터 또는 플래시 셀과 같은 저장 셀은 단일의 논리적 값 또는 다수의 논리적 값들을 보유할 수 있다. 그러나, 컴퓨터 시스템에서 값들의 다른 표현들이 사용되었다. 예를 들어, 10진수 10은 2진수 값 910과 16진수 문자 A로 나타낼 수도 있다. 따라서, 값은 컴퓨터 시스템에 보관할 수 있는 정보의 모든 표현을 포함한다.

또한, 상태는 값 또는 값의 일부로 표현될 수 있다. 일 예로서, 논리적 값과 같은 제1 값은 디폴트 또는 초기 상태를 나타낼 수 있는 반면, 논리적 0과 같은 제2 값은 비-디폴트 상태를 나타낼 수 있다. 추가로, 일 구현에서, 재설정 및 설정이라는 용어는 각각 디폴트 및 업데이트된 값 또는 상태를 말한다. 예를 들어, 디폴트 값은 잠재적으로 높은 논리적 값, 즉 재설정을 포함하는 반면, 업데이트된 값은 잠재적으로 낮은 논리적 값, 즉 설정을 포함한다. 값의 임의의 조합이 사용되어 임의 개수의 상태들을 나타낼 수 있다는 점에 유의한다.

위에 설명된 방법, 하드웨어, 소프트웨어, 펌웨어 또는 코드의 구현은 처리 요소에 의해 실행 가능한 기계 액세스 가능, 기계 판독 가능, 컴퓨터 액세스 가능 또는 컴퓨터 판독 가능 매체에 저장된 인스트럭션들 또는 코드를 통해 구현될 수 있다. 비일시적 기계 액세스 가능/판독 가능 매체는 컴퓨터 또는 전자 시스템과 같은 기계에 의해 판독 가능한 형태로 정보를 제공(즉, 저장 및/또는 전송)하는 모든 메커니즘을 포함한다. 예를 들어, 비일시적 기계 액세스 가능 매체는 정적 RAM(SRAM) 또는 동적 RAM(DRAM)과 같은 랜덤 액세스 메모리(RAM); ROM; 자기 또는 광 저장 매체; 플래시 메모리 장치; 전기 저장 장치; 광 저장 장치; 음향 저장 장치; 일시적(전파) 신호들(예를 들어, 반송파, 적외선 신호, 디지털 신호)로부터 수신된 정보를 보유하기 위한 다른 형태의 저장 장치; 등을 포함하며, 이는 이로부터 정보를 수신할 수 있는 비일시적 매체와 구별되어야 한다.

본 개시의 구현들을 수행하기 위해 로직을 프로그래밍하는 데 사용되는 인스트럭션들은 DRAM, 캐시, 플래시 메모리, 또는 기타 저장 장치와 같은 시스템의 메모리 내에 저장될 수 있다. 또한, 인스트럭션들은 네트워크를 통해 또는 다른 컴퓨터 판독 가능한 매체를 통해 분산될 수 있다. 따라서, 기계 판독 가능 매체는 플로피 디스켓, 광 디스크, 콤팩트 디스크, 읽기 전용 메모리(CD- ROM) 및 광자기 디스크, 읽기 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 소거 가능 프로그램 가능 읽기 전용 메모리(EPROM), 전기적으로 소거 가능 프로그램 가능 읽기 전용 메모리(EEPROM), 자기 또는 광학 카드, 플래시 메모리 또는 전기, 광학, 음향 또는 기타 형태의 전파 신호들(예를 들어, 반송파, 적외선 신호, 디지털 신호 등)을 통해 인터넷을 통해 정보의 전송에 사용되는 유형의 기계 판독 가능 저장 장치에 제한되는 것은 아니나, 기계(예를 들어, 컴퓨터)에 의해 판독 가능한 형태로 정보를 저장하거나 전송하기 위한 모든 메커니즘을 포함할 수 있다. 따라서, 컴퓨터 판독 가능 매체는 기계(예를 들어, 컴퓨터)에 의해 판독 가능한 형태로 전자 인스트럭션들 또는 정보를 저장 또는 전송하기에 적합한 임의 유형의 유형 기계 판독 가능 매체를 포함한다.

본 명세서 전반에 걸쳐 "일 구현예" 또는 "구현예"에 대한 언급은 구현예와 관련하여 설명된 특정 특징, 구조 또는 특성이 본 개시의 적어도 하나의 구현예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서 "일 구현예에서"또는 "일 구현예에서"라는 문구의 출현이 반드시 모두 동일한 구현예를 지칭하는 것은 아니다. 또한, 특정 특징들, 구조들 또는 특성들은 하나 이상의 구현예들에서 임의의 적절한 방식으로 결합될 수 있다.

전술한 명세서에서, 구체적인 예시적인 구현을 참조하여 상세한 설명이 주어졌다. 그러나, 첨부된 청구 범위에 기재된 본 개시의 더 넓은 사상 및 범위를 벗어나지 않고 그에 대한 다양한 수정들 및 변경들이 이루어질 수 있음이 명백할 것이다. 따라서, 명세서 및 도면들은 제한적인 의미보다는 예시적인 의미로 간주되어야 한다. 더욱이, 구현 및 다른 예시적인 언어의 전술한 사용은 반드시 동일한 구현 또는 동일한 예를 지칭하는 것은 아니지만, 잠재적으로 동일한 구현뿐만 아니라 상이하고 별개의 구현을 지칭할 수도 있다.

Claims

가속기 회로에 있어서,
레지스터 파일로서,
삼각 함수를 평가하기 위한 인스트럭션을 저장하는 인스트럭션 레지스터들; 및
상기 인스트럭션과 연관된 부동 소수점 입력 값을 저장하는 제1 데이터 레지스터를 포함하는 데이터 레지스터들을 포함하는, 상기 레지스터 파일;
상기 레지스터 파일에 통신 가능하게 결합된 결정 회로로서,
상기 인스트럭션과 연관된 상기 삼각 계산 함수 및 상기 부동 소수점 입력 값을 식별하고;
상기 부동 소수점 값이 작은 값 범위 내에 있는지 여부를 결정하는, 상기 결정 회로; 및
상기 결정 회로에 통신 가능하게 결합된 근사 회로로서,
상기 부동 소수점 값이 상기 작은 값 범위 내에 있다고 결정하는 것에 응답하여, 상기 부동 소수점 입력 값을 수신하고 상기 입력 값에 대해 상기 삼각 함수의 근사치를 계산하는, 상기 근사 회로를 포함하는, 가속기 회로.
청구항 1에 있어서,
좌표 회전 디지털 컴퓨터(CORDIC) 회로로서,
상기 부동 소수점 입력 값이 상기 작은 값 범위 밖에 있다고 결정하는 것에 응답하여, 상기 부동 소수점 입력 값을 수신하고 CORDIC 반복을 사용하여 상기 부동 소수점 입력 값에 대한 상기 삼각 함수를 계산하되, 각각의 상기 CORDIC 반복은 상기 부동 소수점 입력 값에 대한 단일 회전 동작 또는 상기 부동 소수점 입력 값에 대한 이중 회전 동작 중 적어도 하나를 포함하는, 상기 CORDIC 회로를 더 포함하는, 가속기 회로.
청구항 1 또는 2에 있어서, 상기 삼각 함수는 사인 함수(sin), 코사인 함수(cos), 사인역함수(arcsin), 코사인역함수(arccos), 탄젠트 함수(tan) 또는 탄젠트역함수(arctan) 중 적어도 하나를 포함하는, 가속기 회로.
청구항 1 내지 3 중 어느 한 항에 있어서, 상기 부동 소수점 입력 값이 작은 값 범위 내에 있는지 여부를 결정하기 위해, 상기 결정 회로는 상기 부동 소수점 입력 값이 추정된 절대 오차, 추정된 상대 오차, 상기 삼각 함수의 유형, 상기 부동 소수점 입력 값에 사용된 부동 소수점 수 표현의 유형, 또는 상기 CORDIC 회로에 의한 하드웨어 제약 중 적어도 하나에 기초하여 상기 작은 값 범위 내에 있는지 여부를 결정하기 위한 것인, 가속기 회로.
청구항 1 내지 3 중 어느 한 항에 있어서, 상기 부동 소수점 입력 값은 IEEE 반 정밀도 부동 소수점 수 표현, IEEE 단 정밀도 부동 소수점 수 표현, IEEE 배 정밀도 부동 소수점 수 표현, IEEE 4배 정밀도 부동 소수점 수 표현, 또는 IEEE 8배 정밀도 부동 소수점 표현 중 적어도 하나를 사용하여 인코딩되는, 가속기 회로.
청구항 1 내지 3 중 어느 한 항에 있어서, 상기 입력 값에 대해 상기 삼각 함수의 근사치를 계산하기 위해, 상기 근사 회로는,
상기 삼각 함수의 테일러 전개의 제1항 및 선택적으로는 제2 항을 사용하여 상기 삼각 함수의 상기 근사치를 계산하고;
상기 근사치를 상기 데이터 레지스터들의 제2 데이터 레지스터에 저장하기 위한 것인, 가속기 회로.
청구항 2에 있어서, CORDIC 반복을 사용하여 상기 부동 소수점 입력 값에 대한 상기 삼각 함수를 계산하기 위해, 상기 CORDIC 회로는 추가로,
상기 부동 소수점 입력 값을 정수 부분 및 소수 부분으로 분할하고;
상기 정수 부분에 기초하여, 상기 입력 값이 위치되는 사분면을 결정하고;
상기 소수 부분을 고정 소수점 수로 변환하고;
상기 CORDIC 반복을 사용하여, 상기 고정 소수점 수에 대한 상기 삼각 함수를 계산하여 고정 소수점 결과를 생성하고;
상기 고정 소수점 결과를 부동 소수점 결과로 변환하고;
상기 사분면 및 상기 삼각 함수에 기초한 부호를 결정하고;
상기 부호 및 상기 부동 소수점 결과를 상기 데이터 레지스터 파일의 제3 데이터 레지스터에 저장하기 위한 것인, 가속기 회로.
청구항 1에 있어서, 상기 입력 값은 π/2의 배수로 측정된 각도를 나타내는, 가속기 회로.
컴퓨팅 시스템에 있어서,
부동 소수점 입력 값을 저장하는 저장 장치;
상기 부동 소수점 입력 값에 대한 삼각 함수를 평가하기 위한 인스트럭션을 포함하는 애플리케이션을 실행하는 프로세서;
상기 프로세서에 통신 가능하게 결합된 가속기 회로로서,
결정 회로로서,
상기 인스트럭션 및 상기 부동 소수점 입력 값을 수신하고;
상기 부동 소수점 입력 값이 작은 값 범위 내에 있는지 여부에 기초하여, 근사 회로 또는 좌표 회전 디지털 컴퓨터(CORDIC) 회로를 사용하여 상기 부동 소수점 입력 값에 대한 상기 삼각 함수를 평가하는, 상기 결정 회로를 포함하는, 상기 가속기 회로를 포함하는, 컴퓨팅 시스템.
청구항 9에 있어서, 상기 가속기 회로는,
상기 근사 회로로서,
상기 부동 소수점 입력 값이 상기 작은 값 범위 내에 있다고 결정하는 것에 응답하여, 상기 부동 소수점 입력 값을 수신하고 상기 입력 값에 대한 상기 삼각 함수의 근사치를 계산하는, 상기 근사 회로; 및
상기 CORDIC 회로로서,
상기 부동 소수점 입력 값이 상기 작은 값 범위 밖에 있다고 결정하는 것에 응답하여, 상기 부동 소수점 입력 값을 수신하고 CORDIC 반복을 사용하여 상기 부동 소수점 입력 값에 대한 상기 삼각 함수를 계산하되, 각각의 상기 CORDIC 반복은 상기 부동 소수점 입력 값에 대한 단일 회전 동작 또는 상기 부동 소수점 입력 값에 대한 이중 회전 동작 중 적어도 하나를 포함하는, 상기 CORDIC 회로를 더 포함하는, 컴퓨팅 시스템.
청구항 9 또는 10에 있어서, 상기 삼각 함수는 사인 함수(sin), 코사인 함수(cos), 사인역함수(arcsin), 코사인역함수(arccos), 탄젠트 함수(tan) 또는 탄젠트역함수(arctan) 중 적어도 하나를 포함하는, 컴퓨팅 시스템.
청구항 9 내지 11 중 어느 한 항에 있어서, 상기 부동 소수점 입력 값이 작은 범위 값 내에 있는지 여부를 결정하기 위해, 상기 결정 회로는 상기 부동 소수점 입력 값이 추정된 절대 오차, 추정된 상대 오차, 상기 삼각 함수의 유형, 상기 부동 소수점 입력 값에 사용된 부동 소수점 수 표현의 유형, 또는 상기 CORDIC 회로에 의한 하드웨어 제한 중 적어도 하나에 기초하여 상기 작은 범위 내에 있는지 여부를 결정하기 위한 것인, 컴퓨팅 시스템.
청구항 9 내지 11 중 어느 한 항에 있어서, 상기 부동 소수점 입력 값은 IEEE 반 정밀도 부동 소수점 수 표현, IEEE 단 정밀도 부동 소수점 수 표현, IEEE 배 정밀도 부동 소수점 수 표현, IEEE 4배 정밀도 부동 소수점 수 표현, 또는 IEEE 8배 정밀도 부동 소수점 표현 중 적어도 하나를 사용하여 인코딩되는, 컴퓨팅 시스템.
청구항 9 내지 11 중 어느 한 항에 있어서, 상기 입력 값에 대해 상기 삼각 함수의 근사치를 계산하기 위해, 상기 근사 회로는,
상기 삼각 함수의 테일러 전개의 제1항 및 선택적으로는 제2 항을 사용하여 상기 삼각 함수의 상기 근사치를 계산하고;
상기 근사치를 상기 데이터 레지스터들의 제2 데이터 레지스터에 저장하기 위한 것인, 컴퓨팅 시스템.
청구항 10에 있어서, CORDIC 반복을 사용하여 상기 부동 소수점 입력 값에 대한 상기 삼각 함수를 계산하기 위해, 상기 CORDIC 회로는 추가로,
상기 부동 소수점 입력 값을 정수 부분 및 소수 부분으로 분할하고;
상기 정수 부분에 기초하여, 상기 입력 값이 위치되는 사분면을 결정하고;
상기 소수 부분을 고정 소수점 수로 변환하고;
상기 CORDIC 반복을 사용하여, 상기 고정 소수점 수에 대한 상기 삼각 함수를 계산하여 고정 소수점 결과를 생성하고;
상기 고정 소수점 결과를 부동 소수점 결과로 변환하고;
상기 사분면 및 상기 삼각 함수에 기초한 부호 결정하고;
상기 부호 및 상기 부동 소수점 결과를 상기 데이터 레지스터 파일의 제3 데이터 레지스터에 저장하기 위한 것인, 컴퓨팅 시스템.
청구항 9에 있어서, 상기 입력 값은 π/2의 배수로 측정된 각도를 나타내는, 컴퓨팅 시스템.
부동 소수점 입력 값에 대해 삼각 함수를 적응적으로 계산하는 방법에 있어서, 상기 방법은,
인스트럭션 레지스터 및 데이터 레지스터로부터 가속기 회로에 의해, 상기 삼각 계산 함수 및 상기 인스트럭션과 연관된 상기 부동 소수점 입력 값을 식별하는 단계;
상기 가속기 회로에 의해, 상기 부동 소수점 입력 값이 작은 값 범위 내에 있는지 여부를 결정하는 단계;
상기 부동 소수점 입력 값이 상기 작은 값 범위 내에 있다고 결정하는 것에 응답하여, 상기 부동 소수점 입력 값을 수신하고 상기 입력 값에 대한 상기 삼각 함수의 근사치를 계산하는 단계; 및
상기 부동 소수점 입력 값이 상기 작은 값 범위 밖에 있다고 결정하는 것에 응답하여, 상기 부동 소수점 입력 값을 수신하고 CORDIC 반복을 사용하여 상기 부동 소수점 입력 값에 대한 상기 삼각 함수를 계산하는 단계로서, 각각의 상기 CORDIC 반복은 상기 부동 소수점 입력 값에 대한 단일 회전 동작 또는 상기 부동 소수점 입력 값에 대한 이중 회전 동작 중 적어도 하나를 포함하는, 상기 수신 및 계산하는 단계를 포함하는, 방법.
청구항 17에 있어서, 상기 삼각 함수는 사인 함수(sin), 코사인 함수(cos), 사인역함수(arcsin), 코사인역함수(arccos), 탄젠트 함수(tan) 또는 탄젠트역함수(arctan) 중 적어도 하나를 포함하는, 방법.
청구항 17 또는 19에 있어서, 상기 부동 소수점 입력 값이 작은 범위 값 내에 있는지 여부를 결정하는 단계는 상기 부동 소수점 입력 값이 추정된 절대 오차, 추정된 상대 오차, 상기 삼각 함수의 유형, 상기 부동 소수점 입력 값에 사용된 부동 소수점 수 표현의 유형, 또는 상기 CORDIC 반복을 지원하는 하드웨어 제한 중 적어도 하나에 기초하여 상기 작은 범위 내에 있는지 여부를 결정하는 단계를 포함하는, 방법.
청구항 17 또는 19에 있어서, 상기 입력 값에 대한 상기 삼각 함수의 근사치를 계산하는 단계는,
상기 삼각 함수의 테일러 전개의 제1항 및 선택적으로는 제2 항을 사용하여 상기 삼각 함수의 상기 근사치를 계산하는 단계; 및
상기 근사치를 제2 데이터 레지스터에 저장하는 단계를 포함하는, 방법.