KR20210130120A - The Manufacturing Method of the Nitride Semiconductor Device - Google Patents

The Manufacturing Method of the Nitride Semiconductor Device Download PDF

Info

Publication number
KR20210130120A
KR20210130120A KR1020210139423A KR20210139423A KR20210130120A KR 20210130120 A KR20210130120 A KR 20210130120A KR 1020210139423 A KR1020210139423 A KR 1020210139423A KR 20210139423 A KR20210139423 A KR 20210139423A KR 20210130120 A KR20210130120 A KR 20210130120A
Authority
KR
South Korea
Prior art keywords
etching
thin film
photoelectrochemical
film layer
nitride
Prior art date
Application number
KR1020210139423A
Other languages
Korean (ko)
Inventor
김경국
오세미
노범래
김시원
임광균
임예빈
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020210139423A priority Critical patent/KR20210130120A/en
Publication of KR20210130120A publication Critical patent/KR20210130120A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

The present invention relates to a method of manufacturing a nitride semiconductor device that includes a nitride thin film layer forming step of forming a nitride thin film layer on a substrate; and a photoelectrochemical etching step of forming a nanograting structure by performing photoelectrochemical (PEC) etching on the nitride thin film layer. According to the present invention, when the surface pattern of a semiconductor substrate thin film layer is formed, photoelectrochemical etching is performed to form a nanograting structure. So, a three-dimensional pattern can be formed in an inexpensive and simple process. A nanopattern is formed through a single process to reduce the refractive index of the pattern. There is an effect of realizing high light extraction efficiency.

Description

질화물 반도체 소자의 제조방법{The Manufacturing Method of the Nitride Semiconductor Device}The manufacturing method of the nitride semiconductor device TECHNICAL FIELD

본 발명은 질화물 반도체 소자의 제조방법에 관한 것으로, 반도체 기판 박막층의 표면 패턴 형성시 광전기화학 식각을 수행하여 나노 그레이팅 구조를 형성함으로써, 3차원 패턴을 저렴하고 단순한 공정으로 형성할 수 있고, 한번의 공정을 통해 나노 패턴을 형성하여 패턴의 굴절률을 완화시킬 수 있으며, 높은 광 추출 효율을 구현할 수 있는 질화물 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a nitride semiconductor device, and by performing photoelectrochemical etching when forming a surface pattern of a semiconductor substrate thin film layer to form a nano grating structure, a three-dimensional pattern can be formed in an inexpensive and simple process, and The present invention relates to a method of manufacturing a nitride semiconductor device capable of reducing a refractive index of a pattern by forming a nanopattern through a process and realizing a high light extraction efficiency.

본 발명은 과학기술정보통신부 및 정보통신기획평가원의 대학ICT연구센터지원사업[과제관리번호: 1711093073, 과제명: 중소기업의 제조기술혁신역량 강화를 위한 스마트 엔지니어링 기술 개발], 산업통상자원부 및 한국산업기술진흥원의 초절전LED융합기술개발-마이크로LED융합기술개발사업[과제관리번호:20004550, 과제명: UHD급 마이크로엘이디 디스플레이용 나노 홀 에어 흡착방식의 대량 전사 기술 개발]의 일환으로 수행한 연구로부터 도출된 것이다.The present invention is a university ICT research center support project of the Ministry of Science and ICT and the Information and Communication Planning and Evaluation Institute [task management number: 1711093073, task name: development of smart engineering technology for strengthening the manufacturing technology innovation capacity of small and medium-sized enterprises], the Ministry of Trade, Industry and Energy and Korea Industry Derived from research conducted as part of the Ultra-Power Saving LED Convergence Technology Development-Micro LED Convergence Technology Development Project [Project Management Number: 20004550, Project Title: Development of Nano Hole Air Adsorption Method Mass Transfer Technology for UHD Class Micro LED Display] of the Korea Institute of Technology Promotion it has become

발광다이오드는 백라이트 광원, 표시광원, 일반 광원과 풀 칼라 디스플레이 등에 응용된다. 이러한 LED의 재료로서 대표적으로는 GaN(Gallium Nitride),AlN(Aluminum Nitride), InN(Indium Nitride) 등과 같은 Ⅲ-Ⅴ족 질화물 반도체가 알려져 있다.Light emitting diodes are applied to backlight light sources, display light sources, general light sources, and full-color displays. As a material of such an LED, group III-V nitride semiconductors such as GaN (Gallium Nitride), AlN (Aluminum Nitride), InN (Indium Nitride), etc. are known.

GaN를 비롯한 III족 질화물은 S.Nakamura에 의해 p/n 접합이 형성되어 청색 발광이 확인된 이후, 발광 다이오드와 레이저 다이오드 등의 광소자와 함께 높은 포화전자속도, 넓은 밴드갭에 따른 높은 항복전압의 특징으로 고출력 전자소자에 널리 응용되고 있다. 이들 소자의 제작에는 p-형과 n-형의 GaN를 비롯하여 AlGaN, InGaN 등 고품위의 여러 가지 질화물들의 성장이 필요하며 이를 위해 MOCVD(organometallic compound Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 등의 방법이 활용되고 있다.Group III nitrides, including GaN, form a p/n junction by S.Nakamura and emit blue light. It is widely applied to high-power electronic devices. The fabrication of these devices requires the growth of various high-quality nitrides such as AlGaN and InGaN, as well as p-type and n-type GaN. this is being used

그러나 좋은 박막의 성장과 함께 적절한 소자의 구조를 만들기 위해서는 원하는 형상으로 박막을 식각하고 여기에 전기적, 광학적 접촉을 형성하는 과정이 뒤따라야 한다. 따라서 적정의 소자 구조를 형성하기 위해서는 기판 위에 성장, 또는 증착된 박막의 식각이 필수적이다. 이들 박막을 식각하기 위한 방법으로는 식각용액에 의한 화학적 식각방법과 플라즈마를 이용한 건식식각방법이 이용될 수 있으며, Si 또는 GaAs 등의 소재를 이용한 소자의 식각에는 이들 방법이 많이 이용되고 있다.However, in order to make a suitable device structure along with the growth of a good thin film, a process of etching the thin film into a desired shape and forming electrical and optical contact there must be followed. Therefore, in order to form an appropriate device structure, etching of a thin film grown or deposited on a substrate is essential. As a method for etching these thin films, a chemical etching method using an etching solution and a dry etching method using plasma may be used, and these methods are widely used for etching devices using materials such as Si or GaAs.

그러나 GaN를 비롯한 III족의 질화물 반도체들은 화학적으로 매우 안정하여 ICP(Inductive Coupled Plasma), ECR(Electron Cyclotron Resonance)등의 고밀도 플라즈마를 이용하거나, 또는 고에너지의 이온빔을 이용한 CAIBE(Chemically Assisted Ion Beam Etching) 등의 건식식각방법으로 효과적으로 식각이 이루어진다. 그런데 이러한 방법들은 모두 고가의 장비를 필요로 할 뿐 아니라 식각면에 입자의 충돌에 의한 손상, 식각 마스크와의 선택비는 높은 선택비 구현의 한계가 있다.However, Group III nitride semiconductors, including GaN, are chemically very stable, so they use high-density plasma such as ICP (Inductive Coupled Plasma), ECR (Electron Cyclotron Resonance), or CAIBE (Chemically Assisted Ion Beam Etching) using high-energy ion beams. ) is effectively etched by dry etching methods such as However, all of these methods require expensive equipment, damage due to particle collision on the etched surface, and have limitations in implementing a high selectivity with an etch mask.

따라서 GaN등의 III족 질화물을 식각하기 위한 보다 유용한 방법으로 화학적인 식각방법이 요구되는데, 이들은 매우 안정하여 쉽게 접할 수 있는 식각용액으로 식각이 되지 않는 성질이 있다.Therefore, a chemical etching method is required as a more useful method for etching a group III nitride such as GaN. These are very stable and are not etched with an easily accessible etching solution.

III족 질화물의 식각에 관련된 선행 기술로는 Minsky 등의 논문['Room temperature photoenhanced wet etching of GaN; Appl. Phys. Lett; Vol.68, No.11; pp.1531-1533; 1996.3]이 있다.As a prior art related to the etching of group III nitride, Minsky et al. ['Room temperature photoenhanced wet etching of GaN; Appl. Phys. Lett; Vol.68, No.11; pp.1531-1533; 1996.3].

이 논문에서 Minsky등은 광보조에 의한 화학적 식각방법인 광전화학적 (photoelectrochemical) 방법으로 n-GaN의 식각을 확인하였다. 이것은 자외선(Ultra Violet)과 같은 짧은 파장의 빛의 조사를 통해 기판에 홀이 생성되도록 하며, 이 홀이 기판의 산화반응에 도움을 줌으로써 반응성이 낮은 III족 질화물의 식각이 효과적으로 진행되도록 하는 것이다. 이러한 식각방법에서 식각을 위한 기판에서 광생성된 캐리어 중 불필요한 전자가 기판으로부터 빨리 빠져나가도록 함으로써 광생성된 홀의 재결합을 억제하여 보다 많은 홀이 식각에 기여할 수 있도록 한다. 이 식각방법에서는 n-GaN에 대해 수백Å/min 이상 수천Å/min의 식각속도를 얻을 수 있었으며, KOH 용액을 이용하여 식각이 되지 않는 p-GaN에 대하여 n-GaN이 선택적으로 식각되는 특성이 확인되기도 하였다.In this paper, Minsky et al. confirmed the etching of n-GaN by the photoelectrochemical method, which is a chemical etching method with light assistance. This causes holes to be created in the substrate through irradiation of short-wavelength light such as Ultra Violet, and these holes help the oxidation reaction of the substrate, so that the etching of group III nitrides with low reactivity proceeds effectively. In such an etching method, by allowing unnecessary electrons among photogenerated carriers in the substrate for etching to escape from the substrate quickly, recombination of the photogenerated holes is suppressed so that more holes can contribute to the etching. In this etching method, it was possible to obtain an etching rate of several hundred Å/min or more and several thousand Å/min for n-GaN, and the characteristic of selectively etching n-GaN with respect to p-GaN that cannot be etched using KOH solution was excellent. was also confirmed.

III족 질화물의 식각에 관련된 다른 선행 기술로는 C.Yotsey의 논문['Dopant-selective photoenhanced wet etching of GaN'; J. of Electronic Material; Vol.27, No.4; pp.282-287; 1998]이 있다.Other prior art related to group III nitride etching include C. Yotsey's paper ['Dopant-selective photoenhanced wet etching of GaN'; J. of Electronic Material; Vol.27, No.4; pp.282-287; 1998].

이 논문은 GaN에 대한 dopant-selective photoenhanced wet etching 과정에 대하여 기술하였다. 식각공정에는 KOH 용액을 이용하였으며 진성(intrinsic)과 p-형 GaN에 대하여 선택적으로 식각되는 특성을 얻기 위하여 Hg arc 광원으로 빛을 조사하여 실험하였다. 식각에 이용된 p-, i-, n-형의 GaN 기판은 MOCVD 방법으로 6H-SiC 기판 위에 성장되었으며, 0.01M의 KOH 용액에 365nm에서 20mW/cm2의 강도를 갖는 빛을 조사하였을 때, 30분 동안 식각하는 동안 N-형 GaN의 식각과정에서는 2um 내외의 일정한 광전류(photo-current)가 흘렀다. 그러나 n-i 구조의 GaN에서는 n-층의 식각과정에서는 전류가 흐르다가 i-층의 영역에서는 전류의 양이 매우 감소하였다. 또한 p-형의 GaN에서는 전류가 흐르지 않았으며 전류의 양에 비례하여 식각이 진행되었다. p-n 구조의 GaN를 식각하는 경우, p-층을 일부 CAIBE를 이용한 건식식각으로 제거한 뒤 광전화학(photo-electrochemical) 식각을 수행할 때 p-층은 식각되지 않고 n-층만 선택적으로 식각되었다.이 논문에서는 도핑에 따른 GaN의 선택적 식각특성을 확인하였다.This paper describes the dopant-selective photoenhanced wet etching process for GaN. A KOH solution was used for the etching process, and in order to obtain the properties of selectively etching for intrinsic and p-type GaN, light was irradiated with an Hg arc light source and tested. The p-, i-, and n-type GaN substrates used for etching were grown on a 6H-SiC substrate by MOCVD. During the etching for minutes, a constant photo-current of about 2 μm flowed during the etching process of N-type GaN. However, in GaN having an n-i structure, current flows during the etching process of the n-layer, but the amount of current is greatly reduced in the region of the i-layer. In addition, in the p-type GaN, no current flowed and the etching proceeded in proportion to the amount of current. In the case of etching the pn-structured GaN, when the p-layer was removed by dry etching using some CAIBE and then photo-electrochemical etching was performed, the p-layer was not etched but only the n-layer was selectively etched. In this paper, the selective etching characteristics of GaN according to doping were confirmed.

이러한 종래의 방법에 의하면 빛의 조사는 n-형 물질의 식각효율을 효과적으로 증대시킨다. 하지만 p-형 물질의 경우 식각용액과 접하고 있는 기판의 표면에서 에너지밴드의 구부러짐이 전자에 대한 전위우물을 형성하는 모양으로 나타나 반응이 촉진되도록 하는 홀이 축적되지 않아 식각에 기여하지 못하므로 p-GaN의 식각은 시도된 바가 없었다.According to this conventional method, the irradiation of light effectively increases the etching efficiency of the n-type material. However, in the case of the p-type material, the bending of the energy band on the surface of the substrate in contact with the etching solution appears to form a potential well for electrons, so holes that promote the reaction do not accumulate and thus do not contribute to the etching. The etching of GaN has never been attempted.

또한 n-GaN의 식각속도를 조절하기 위한 방법도 식각용액의 농도를 변화시키거나 빛의 강도를 변화시켜야 하는 등의 어려움을 함께하고 있었다. 이와 같은 p-GaN의 식각과 식각속도의 효과적인 조절의 어려움은 화학적인 식각방법을 소자 구조의 형성에 이용하는데 많은 제한을 초래하는 문제점이 있다.In addition, the method for controlling the etching rate of n-GaN also had difficulties such as changing the concentration of the etching solution or changing the intensity of light. The difficulty in effectively controlling the etching of p-GaN and the etching rate as described above has a problem in that a chemical etching method is used to form a device structure, and there are many limitations.

한국등록특허 제10-2015914호(등록일 2019.08.23.)Korean Patent Registration No. 10-155914 (Registration Date 2019.08.23.) 한국등록특허 제10-2011147호(등록일 2019.08.08.)Korean Patent Registration No. 10-2011147 (Registration Date 2019.08.08.)

본 발명의 목적은 반도체 기판 박막층의 표면 패턴 형성시 광전기화학 식각을 수행하여 나노 그레이팅 구조를 형성함으로써, 3차원 패턴을 저렴하고 단순한 공정으로 형성할 수 있고, 한번의 공정을 통해 나노 패턴을 형성하여 패턴의 굴절률을 완화시킬 수 있으며, 높은 광 추출 효율을 구현할 수 있는 질화물 반도체 소자를 제공하는 것이다.An object of the present invention is to form a nano-grating structure by performing photoelectrochemical etching when forming a surface pattern of a thin film layer on a semiconductor substrate, so that a three-dimensional pattern can be formed by an inexpensive and simple process, and a nanopattern is formed through a single process. To provide a nitride semiconductor device capable of reducing the refractive index of a pattern and realizing high light extraction efficiency.

이러한 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 소자 제조방법은 기판 상에 질화물 박막층을 형성하는 질화물 박막층 형성단계; 및 상기 질화물 박막층에 광전기화학(photoelectrochemical, PEC) 식각을 수행하여 나노 그레이팅 구조를 형성하는 광전기화학 식각단계를 포함하는 것으로 구성될 수 있다.In order to achieve this object, a nitride semiconductor device manufacturing method according to the present invention includes a nitride thin film layer forming step of forming a nitride thin film layer on a substrate; and a photoelectrochemical etching step of forming a nano-grating structure by performing photoelectrochemical (PEC) etching on the nitride thin film layer.

상기 질화물 박막층은 Ⅲ족 질화물 반도체 층으로 형성될 수 있다.The nitride thin film layer may be formed of a group III nitride semiconductor layer.

상기 광전기화학(photoelectrochemical, PEC) 식각은 습식식각 방법으로 수행될 수 있다.The photoelectrochemical (PEC) etching may be performed by a wet etching method.

상기 광전기화학(photoelectrochemical, PEC) 식각단계는 식각 동안 입사광의 각도를 변화시키는 단계를 더 포함할 수 있다.The photoelectrochemical (PEC) etching step may further include changing an angle of incident light during etching.

상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층에 1 ~ 30 mA/mm2의 전류 밀도를 인가하여 수행될 수 있다.The photoelectrochemical (PEC) etching step may be performed by applying a current density of 1 to 30 mA/mm 2 to the nitride thin film layer.

상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층에 200 ~ 400 nm 파장 범위의 빛을 조사하는 것으로 수행될 수 있다.The photoelectrochemical (PEC) etching step may be performed by irradiating light in a wavelength range of 200 to 400 nm to the nitride thin film layer.

상기 광전기화학(photoelectrochemical, PEC) 식각단계는 10 내지 60분의 공정 시간 동안 수행될 수 있다.The photoelectrochemical (PEC) etching step may be performed for a process time of 10 to 60 minutes.

상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층 표면이 100 ~ 1000 nm의 주기를 갖는 식각 패턴으로 형성되도록 수행될 수 있다.The photoelectrochemical (PEC) etching step may be performed so that the surface of the nitride thin film layer is formed in an etching pattern having a period of 100 to 1000 nm.

본 발명에 따른 질화물 반도체 소자 제조방법은 반도체 기판 박막층의 표면 패턴 형성시 광전기화학 식각을 수행하여 나노 그레이팅 구조를 형성함으로써, 3차원 패턴을 저렴하고 단순한 공정으로 형성할 수 있고, 한번의 공정을 통해 나노 패턴을 형성하여 패턴의 굴절률을 완화시킬 수 있으며, 높은 광 추출 효율을 구현할 수 있는 효과가 있다.In the nitride semiconductor device manufacturing method according to the present invention, a three-dimensional pattern can be formed in an inexpensive and simple process by performing photoelectrochemical etching to form a nano-grating structure when forming a surface pattern of a semiconductor substrate thin film layer, and through one process By forming a nanopattern, the refractive index of the pattern can be reduced, and high light extraction efficiency can be realized.

도 1은 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 사용될 수 있는 광전기화학(photoelectrochemical, PEC) 식각장치의 모습을 나타낸 모식도이다.
도 2 내지 도 17은 본 발명의 실시예 1 내지 16에 따른 질화물 반도체 소자 제조방법에 의해 그레이팅 구조가 형성된 박막 표면 형상을 나타낸 주사전자현미경(SEM) 사진이다.
도 18은 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 사용될 수 있는 기판상에 질화물 박막층이 형성된 모습을 나타낸 모식도이다.
도 19는 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 의해 표면이 식각된 질화물 박막층의 표면 형상을 나타낸 주사전자현미경(SEM) 사진이다.
1 is a schematic diagram illustrating a photoelectrochemical (PEC) etching apparatus that can be used in a method for manufacturing a nitride semiconductor device according to an embodiment of the present invention.
2 to 17 are scanning electron microscope (SEM) photographs showing the surface shape of a thin film having a grating structure formed by the method for manufacturing a nitride semiconductor device according to Examples 1 to 16 of the present invention.
18 is a schematic diagram illustrating a state in which a nitride thin film layer is formed on a substrate that can be used in a method for manufacturing a nitride semiconductor device according to an embodiment of the present invention.
19 is a scanning electron microscope (SEM) photograph showing the surface shape of a nitride thin film layer whose surface is etched by the method for manufacturing a nitride semiconductor device according to an embodiment of the present invention.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략하기로 한다. 또한 본 발명의 실시예들을 설명함에 있어 구체적인 수치는 실시예에 불과하다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, in describing the embodiments of the present invention, specific numerical values are merely examples.

도 1에는 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 사용될 수 있는 광전기화학(photoelectrochemical, PEC) 식각장치의 모습을 나타낸 모식도가 도시되어 있고, 도 2 내지 도 17에는 본 발명의 실시예 1 내지 16에 따른 질화물 반도체 소자 제조방법에 의해 그레이팅 구조가 형성된 박막 표면 형상을 나타낸 주사전자현미경(SEM) 사진이 개시되어 있으며, 도 18에는 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 사용될 수 있는 기판상에 질화물 박막층이 형성된 모습을 나타낸 모식도가 도시되어 있다.1 is a schematic diagram illustrating a photoelectrochemical (PEC) etching apparatus that can be used in a method for manufacturing a nitride semiconductor device according to an embodiment of the present invention, and FIGS. 2 to 17 show an embodiment of the present invention A scanning electron microscope (SEM) photograph showing a surface shape of a thin film having a grating structure formed by the method for manufacturing a nitride semiconductor device according to 1 to 16 is disclosed, and FIG. 18 is a method for manufacturing a nitride semiconductor device according to an embodiment of the present invention. A schematic diagram showing a state in which a nitride thin film layer is formed on a substrate that can be used is shown.

도 19에는 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 의해 표면이 식각된 질화물 박막층의 표면 형상을 나타낸 주사전자현미경(SEM) 사진이 개시되어 있다.19 is a scanning electron microscope (SEM) photograph showing the surface shape of the nitride thin film layer whose surface has been etched by the method for manufacturing a nitride semiconductor device according to an embodiment of the present invention.

이들 도면을 참조하면, 본 발명에 따른 질화물 반도체 소자 제조방법은 기판 상에 질화물 박막층을 형성하는 질화물 박막층 형성단계; 및 상기 질화물 박막층에 광전기화학(photoelectrochemical, PEC) 식각을 수행하여 나노 그레이팅 구조를 형성하는 광전기화학 식각단계를 포함하는 것으로 구성된다.Referring to these drawings, the nitride semiconductor device manufacturing method according to the present invention includes a nitride thin film layer forming step of forming a nitride thin film layer on a substrate; and a photoelectrochemical etching step of forming a nano-grating structure by performing photoelectrochemical (PEC) etching on the nitride thin film layer.

즉, 본 발명에 따른 질화물 반도체 소자의 제조방법은 반도체 기판 박막층의 표면 패턴 형성시 공정 조건을 조절하여 광전기화학 식각(photoelectrochemical, PEC)을 수행하는 것으로 나노 그레이팅 구조를 형성함으로써, 3차원 패턴을 저렴하고 단순한 공정으로 형성할 수 있고, 한번의 공정을 통해 나노 패턴을 형성하여 패턴의 굴절률을 완화시킬 수 있으며, 높은 광 추출 효율을 구현할 수 있다.That is, the method for manufacturing a nitride semiconductor device according to the present invention performs photoelectrochemical etching (PEC) by controlling process conditions when forming a surface pattern of a thin film layer of a semiconductor substrate to form a nano-grating structure, thereby reducing the cost of a three-dimensional pattern. And it can be formed by a simple process, the refractive index of the pattern can be relaxed by forming a nano-pattern through one process, and high light extraction efficiency can be realized.

상기 질화물 박막층은 Ⅲ족 질화물 반도체 층으로 형성될 수 있다. Ⅲ족은 주기율표상의 Ⅲ족 원소와 질소에 의하여 형성된 반도체 화합물을 의미한다. 이러한 ²족 원소의 예로서, 알루미늄(Al), 갈륨(Ga), 인듐(In) 등을 예시할 수 있고, 이들의 단독 또는 2 이상의 조합을 포함할 수 있다. 따라서 GaN, AiN, InN, AlGaN, AlInN, GaInN, AlInGaN 등을 포함할 수 있다.The nitride thin film layer may be formed of a group III nitride semiconductor layer. Group III refers to a semiconductor compound formed by a group III element on the periodic table and nitrogen. As an example of such a ² group element, aluminum (Al), gallium (Ga), indium (In), etc. may be exemplified, and these may include alone or a combination of two or more thereof. Accordingly, it may include GaN, AiN, InN, AlGaN, AlInN, GaInN, AlInGaN, and the like.

상기 질화물 박막층 형성단계는 기판상에 에픽탁시층인 Ⅲ족 질화물 박막층을 성장시키는 것으로 수행될 있다. 이때, 기판은 무극성 또는 반극성 Ⅲ족 질화물 층의 성장에 적합한 기판이라면 특별한 제한없이 사용할 수 있다. 이러한 기판은 광의로는 a-면, r-면 또는 m-면과 같은 대칭적으로 동등한 면을 포함할 수 있다.The nitride thin film layer forming step may be performed by growing a III-nitride thin film layer, which is an epitaxial layer, on a substrate. In this case, the substrate may be used without particular limitation as long as it is a substrate suitable for growth of a non-polar or semi-polar group III nitride layer. Such a substrate may comprise a symmetrically equivalent surface, such as an a-plane, an r-plane, or an m-plane in the broadest sense.

상기 기판으로서 반극성을 구현하기 위해서는 m-면 사파이어기판을 사용하는 것이 바람직하다. 이러한 기판상에 질화물 층을 형성하기에 앞서, 선택적으로 반응 영역 내 잔여 산소의 제거, 수소 및/또는 질소를 이용하여 반응 영역을 어닐링 또는 열처리(예를 들면 성장온도까지 고온으로)하는 단계 등을 수행할 수 있다. 또한, 예를 들면 사파이어 기판 등의 경우, 무수 암모니아 등을 이용하여 기판 표면을 질화하는 단계를 포함할 수 있다.It is preferable to use an m-plane sapphire substrate in order to realize semi-polarity as the substrate. Prior to forming the nitride layer on such a substrate, optionally removing residual oxygen in the reaction zone, annealing or heat treating the reaction zone using hydrogen and/or nitrogen (eg, high temperature to a growth temperature), etc. can be done Also, for example, in the case of a sapphire substrate, the method may include nitriding the surface of the substrate using anhydrous ammonia or the like.

또한, 상기 기판상에 Ⅲ족 질화물 박막층을 성장시키기에 앞서, 중간층 또는 버퍼층을 형성할 수 있다. 이러한 중간층은 보다 양호한 Ⅲ족 질화물 박막층의 물성을 얻기 위하여 선택적으로 도입되는 것으로, 예시적인 재질은 AlN, AlGaN 등의Ⅲ-Ⅴ화합물뿐만 아니라 비극성, 특히 반극성 Ⅲ족 질화물 층의 성장을 촉진하는데 적합한 다른 재질일 수도 있다. 이때 MOCVD, HVPE 등과 같이 당업계에서 널리 알려진 증착 또는 층 성장 기술을 활용한다. 통상의 층 성장 기술로 예를 들면 MOCVD, HVPE, MBE 등을 이용하여 기판(또는 기판 상의 중간층)에 무극성 또는 반극성 Ⅲ족 질화물 층을 형성할 수 있으나, 보다 양호한 품질의 주형을 확보하게 위하여 MOCVD를 이용하는 것이 바람직하다.In addition, prior to growing the group III nitride thin film layer on the substrate, an intermediate layer or a buffer layer may be formed. This intermediate layer is selectively introduced in order to obtain better properties of the group III nitride thin film layer. Exemplary materials are suitable for promoting the growth of not only III-V compounds such as AlN and AlGaN but also non-polar, particularly semi-polar, group III nitride layers. It may be of a different material. In this case, a deposition or layer growth technique widely known in the art, such as MOCVD, HVPE, etc. is utilized. A non-polar or semi-polar group III nitride layer can be formed on a substrate (or an intermediate layer on a substrate) using a conventional layer growth technique, for example, MOCVD, HVPE, MBE, etc., but in order to secure a better quality mold, MOCVD It is preferable to use

이와 같이 선택적으로 도입되는 중간층의 치수는 특별히 한정되는 것은 아니며, 예를 들어, 적어도 약 10 내지 50 nm 범위일 수 있다. 또한, 상기 중간층 형성을 위하여 상압 조건에서 약 550 내지 750℃로 공정 조건을 조절할 수 있다.The dimension of the selectively introduced intermediate layer is not particularly limited, and for example, may be in the range of at least about 10 to 50 nm. In addition, process conditions may be adjusted to about 550 to 750° C. under atmospheric pressure to form the intermediate layer.

상기 Ⅲ족 질화물 박막층은 예를 들어 약 1 내지 10㎛, 보다 구체적으로는 약 2 내지 5㎛ 범위의 두께로 형성될 수 있다. 이와 같이 Ⅲ족 질화물 박막층을 형성하기 위하여, 예를 들면 약 800 내지 1100℃의 온도 및 약 200 내지 500 torr의 압력 조건 하에서 약 60 내지 300분 동안 성장반응을 수행할 수 있다. The Group III nitride thin film layer may be formed to a thickness of, for example, about 1 to 10 μm, more specifically, about 2 to 5 μm. In order to form the Group III nitride thin film layer as described above, for example, a growth reaction may be performed for about 60 to 300 minutes under a temperature of about 800 to 1100° C. and a pressure of about 200 to 500 torr.

상기 광전기화학(photoelectrochemical, PEC) 식각은 습식식각 방법으로 수행될 수 있다. 광전기화학반응이란 전기화학계에 빛이 관여하는 반응으로, 광전극 반응 및 광 갈바니 반응이 대표적인 반응이지만, 전기 화학반응의 결과 빛이 발생하는 전해발광 등도 포함한다.The photoelectrochemical (PEC) etching may be performed by a wet etching method. A photoelectrochemical reaction is a reaction involving light in the electrochemical system, and although a photoelectrode reaction and a photogalvanic reaction are representative reactions, electroluminescence in which light is generated as a result of an electrochemical reaction is also included.

반도체는 특정의 에너지 밴드갭을 가진다. 또한, 반도체는 고유의 에너지 밴드갭보다 큰 에너지를 흡수하면 전자-홀 쌍이 발생하는데, valence band에 있던 전자가 conduction band로 여기되고, 그 자리에 홀이 발생하게 된다. 반도체의 특성상 (fermi level의 평형) 반도체의 표면에서는 band bending이 발생하는데, n-type 반도체의 경우 홀이 경계 쪽으로 이동하고, p-type 반도체는 전자가 경계 쪽으로 이동하게 된다.Semiconductors have a specific energy bandgap. In addition, when a semiconductor absorbs energy greater than its intrinsic energy bandgap, an electron-hole pair is generated. The electrons in the valence band are excited into the conduction band, and a hole is generated in its place. Due to the characteristics of the semiconductor (equilibrium at the fermi level), band bending occurs on the surface of the semiconductor. In the case of an n-type semiconductor, holes move toward the boundary, and in the p-type semiconductor, electrons move toward the boundary.

이러한 반도체의 특성과 관련하여 광전기화학에칭방법을 설명하면, 전해액(Electrolyte)으로서 수산화칼륨(KOH)이 들어있는 수조에 반도체를 넣고 소정의 빛에너지를 조사하면 전자-홀 쌍이 생성되는데, 전자는 별도의 도선으로 연결된 counter electrode로 흘러들어가고, 홀은 반도체 표면의 산화막(oxidation)을 생성한다. 이러한 산화막은 전해액인 수산화칼륨(KOH)에 의해 중화되기 때문에 반도체의 표면이 식각되는 광전기화학에칭이 가능하다. 즉, 빛(광)을 이용하여 전기-홀쌍을 만들고, 이에 생성된 산화막을 중화시켜 이를 식각하는 방법이 광전기화학에칭방법이다.When explaining the photoelectrochemical etching method in relation to the characteristics of these semiconductors, when a semiconductor is placed in a tank containing potassium hydroxide (KOH) as an electrolyte and irradiated with a predetermined light energy, an electron-hole pair is generated, but the electrons are separated It flows into a counter electrode connected by a lead wire of Since the oxide film is neutralized by potassium hydroxide (KOH), which is an electrolyte, photoelectrochemical etching in which the surface of the semiconductor is etched is possible. That is, a photoelectrochemical etching method is a method of making an electric-hole pair using light (light), neutralizing the generated oxide film and etching it.

상기 광전기화학(photoelectrochemical, PEC) 식각단계는 식각 동안 입사광의 각도를 변화시키는 단계를 더 포함할 수 있다.The photoelectrochemical (PEC) etching step may further include changing an angle of incident light during etching.

예를 들어, 기판 상에 성장된 n-형 층, p-형 층, 및 활성영역을 포함하는 III족 반도체층은 활성 영역으로부터 출발된 광이 전체 내부 반사(TIR)를 위한 임계 각도에 비하여 큰 입사 각도에서 반도체 층의 측벽들 상에 입사될 수 있고, 이에 따라 상기 측벽은 반도체 소자의 상부 표면을 향하여 가이드된 모드들을 통해 더 많이 전체 내부 반사하고, 이에 따라 전체 내부 반사된 가이드된 모드들이 임계 각도 내에서 반도체층의 상부 표면에 더 많이 입사될 수 있다.For example, an n-type layer, a p-type layer, and a group III semiconductor layer comprising an active region grown on a substrate may cause light originating from the active region to be large compared to the critical angle for total internal reflection (TIR). may be incident on the sidewalls of the semiconductor layer at an angle of incidence, such that the sidewall reflects more total internally through guided modes towards the top surface of the semiconductor device, and thus the total internally reflected guided modes are critical. More can be incident on the upper surface of the semiconductor layer within the angle.

상기 광전기화학 식각단계는 상기 질화물 박막층 상에 패턴 마스크(또는 선택적 식각을 위한 박막과 같은 보호층)를 형성하여 수행될 수 있다. 상기 패턴의 마스크는 전형적으로 절연성(dielectric) 재질일 수 있으며, 예를 들어 SiO2, Si3N4 등을 들 수 있다.The photoelectrochemical etching step may be performed by forming a pattern mask (or a protective layer such as a thin film for selective etching) on the nitride thin film layer. The mask of the pattern may typically be made of a dielectric material, for example, SiO2, Si3N4, or the like.

상기 패턴 마스크를 형성하기 위하여, 먼저 예를 들면 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의하여 절연성 층을 형성한다. 그 다음, 통상의 포토리소그래피법(상기 방법에서, 에칭을 위하여, 예를 들면 ICP-RIE 등과 같은 통상의 방식을 채택할 수 있음)을 이용하여 Ⅲ족 질화물 박막층상에 한 세트의 평행한스트라이프 패턴(130)이 남도록 한다. 이때, 스트라이프 패턴의 마스크 사이의 영역을 "원도우(window) 영역"으로 일컬을 수 있다.In order to form the pattern mask, an insulating layer is first formed by, for example, plasma enhanced chemical vapor deposition (PECVD). Then, a set of parallel stripe patterns on the group III nitride thin film layer using a conventional photolithography method (in the above method, a conventional method such as ICP-RIE can be adopted for etching, for example) (130) is left. In this case, the region between the masks of the stripe pattern may be referred to as a “window region”.

상기 마스크의 폭은 예를 들면 약 2 내지 50 ㎛(구체적으로는 약 2 내지 10㎛), 그리고 상기 윈도우의 폭은 약 2 내지 20 ㎛(보다 구체적으로는 약 2 내지 10㎛) 범위로 설정할 수 있다. 또한, 상기 마스크는 약 500 내지 2000 Å 두께 범위이면 적당할 수 있다. The width of the mask may be, for example, about 2 to 50 μm (specifically, about 2 to 10 μm), and the width of the window may be set in the range of about 2 to 20 μm (more specifically, about 2 to 10 μm). have. Also, the mask may be suitable if it is in the range of about 500 to 2000 Å thick.

한편, 상기 광전기화학(photoelectrochemical, PEC) 식각단계에서 상기 질화물 박막층에 인가되는 전압에 의해 발생될 수 있는 전류 밀도는 예를 들어, 1 ~ 30 mA/mm2의 전류 밀도 범위로 설정될 수 있다. 또한, 상기 광전기화학(photoelectrochemical, PEC) 식각단계에서 상기 질화물 박막층에 대한 광에너지의 조사 과정은 예를 들어, 200 ~ 400 nm 파장 범위로 설정된 빛이 상기 질화물 박막층에 조사되는 것으로 수행될 수 있다.Meanwhile, in the photoelectrochemical (PEC) etching step, a current density that may be generated by a voltage applied to the nitride thin film layer may be set, for example, in a current density range of 1 to 30 mA/mm 2 . In addition, in the photoelectrochemical (PEC) etching step, the process of irradiating light energy to the nitride thin film layer may be performed by, for example, irradiating light set in a wavelength range of 200 to 400 nm to the nitride thin film layer.

또한, 상기 광전기화학(photoelectrochemical, PEC) 식각단계는 질화물 박막층과 사용되는 식각 전해액의 물리적, 화학적 특성 등을 감안하여 예를 들어, 10 내지 60분의 공정 시간 동안 수행될 수 있으며, 바람직하게는 1시간 이내의 시간 동안 수행될 수 있다.In addition, the photoelectrochemical (PEC) etching step may be performed for a process time of, for example, 10 to 60 minutes in consideration of the physical and chemical properties of the nitride thin film layer and the etching electrolyte used, preferably 1 It may be performed for a period of time within an hour.

상기 광전기화학(photoelectrochemical, PEC) 식각단계는 질화물 박막층 상에 보호층 이외의 영역에서 셀프 방식으로 특정한 모양의 패턴형을 갖도록 식각이 수행될 수 있다. 여기서, 상기 질화물 박막층 표면은 바람직하게는 100 ~ 1000 nm의 주기를 갖는 식각 패턴이 형성되도록 식각 과정이 수행될 수 있다.In the photoelectrochemical (PEC) etching step, etching may be performed on the nitride thin film layer to have a pattern of a specific shape in a self-styled region other than the passivation layer. Here, the surface of the nitride thin film layer may be etched to form an etch pattern having a period of preferably 100 to 1000 nm.

<실시예><Example>

이하, 실시예를 통해 본 발명에 따른 질화물 반도체 소자 제조방법을 설명하면 다음과 같다.Hereinafter, a method for manufacturing a nitride semiconductor device according to the present invention will be described through examples.

도 18에 개시된 바와 같은 구조를 갖는 에피를 사용하여 광전기화학(photoelectrochemical, PEC) 식각을 수행하였다. 즉, 에피는 사파이어 기판상에 박막 두께 6㎛ 내외의 GaN계 (p-GaN층은 700~800nm) 질화물 박막층(GaN, InN, AlN, InGaN, AlGaN를 이용한 다층구조)을 형성하고, 아래의 표 1에서와 같은 실시예(실시예 1 내지 16) 조건으로 광전기화학(photoelectrochemical, PEC) 식각을 수행하여 GaN 박막층 상에 나노 그레이팅 구조를 형성하였다. 나노 그레이팅 구조 형성을 위하여 전류 주입 시 일정한 방향성을 갖도록 일정방향을 정하여 전류 주입 후 식각을 수행하였다. 표 1에는 질화물 반도체 소자 제조방법의 광전기화학(photoelectrochemical, PEC) 식각단계에 적용된 주입전압(V), 식각 수행시간(min), 식각 전해액(DI water, KOH) 항목과 관련된 각 실시예별(실시예 1 내지 16) 수치값이 개시되어 있다. 이때, 실시예 1 내지 16에 적용된 광전기화학(photoelectrochemical, PEC) 식각 과정은 온도 27℃ 압력 1atm, UV-LED의 파장 범위는 200~400nm로 모두 동일하게 설정되었다.A photoelectrochemical (PEC) etching was performed using the epitaxial structure as shown in FIG. 18 . That is, Epi is formed by forming a GaN-based (p-GaN layer: 700-800 nm) nitride thin film layer (multilayer structure using GaN, InN, AlN, InGaN, AlGaN) with a thin film thickness of about 6 μm on a sapphire substrate, and the table below A nano-grating structure was formed on the GaN thin film layer by performing photoelectrochemical (PEC) etching under the same conditions as in Example 1 (Examples 1 to 16). In order to form the nano-grating structure, a predetermined direction was determined to have a constant directionality when the current was injected, and the etching was performed after the current injection. Table 1 shows the injection voltage (V) applied to the photoelectrochemical (PEC) etching step of the method for manufacturing a nitride semiconductor device, the etching time (min), and the etching electrolyte (DI water, KOH) for each example (Example) 1 to 16) numerical values are disclosed. At this time, the photoelectrochemical (PEC) etching process applied to Examples 1 to 16 was set to a temperature of 27° C. and a pressure of 1 atm, and the wavelength range of the UV-LED was set to 200 to 400 nm.

[표 1][Table 1]

Figure pat00001
Figure pat00001

상기와 같이 수행된 실시예 1 내지 16의 GaN 박막층에 대한 광전기화학(photoelectrochemical, PEC) 식각과정에 의해 생성된 나노 그레이팅 구조의 SEM 사진이 도 2 내지 도 17에 개시되어 있다. 상기 도 2 내지 17에서 확인할 수 있는 바와 같이, 동일한 주입전압 조건에서 KOH 식각 전해액을 사용한 실시예 2, 실시예 4, 실시예 6, 실시예 8 등의 GaN 박막층의 식각패턴이 더욱 선명하게 잘 생성되었음을 확인할 수 있다.SEM images of the nano-grating structures generated by the photoelectrochemical (PEC) etching process of the GaN thin film layers of Examples 1 to 16 performed as described above are shown in FIGS. 2 to 17 . As can be seen in FIGS. 2 to 17, the etching patterns of the GaN thin film layers of Examples 2, 4, 6, and 8 using the KOH etching electrolyte under the same injection voltage condition are more clearly generated. it can be confirmed that

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, the present invention has been described with specific matters such as specific components and limited embodiments and drawings, but these are provided to help a more general understanding of the present invention, and the present invention is not limited to the above embodiments. , various modifications and variations are possible from these descriptions by those of ordinary skill in the art to which the present invention pertains.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be limited to the described embodiments, and not only the claims to be described later, but also all those with equivalent or equivalent modifications to the claims will be said to belong to the scope of the spirit of the present invention. .

Claims (8)

기판 상에 질화물 박막층을 형성하는 질화물 박막층 형성단계; 및
상기 질화물 박막층에 광전기화학(photoelectrochemical, PEC) 식각을 수행하여 나노 그레이팅 구조를 형성하는 광전기화학 식각단계;
를 포함하는 질화물 반도체 소자 제조방법.
A nitride thin film layer forming step of forming a nitride thin film layer on a substrate; and
a photoelectrochemical etching step of forming a nano-grating structure by performing photoelectrochemical (PEC) etching on the nitride thin film layer;
A nitride semiconductor device manufacturing method comprising a.
제1항에 있어서,
상기 질화물 박막층은 Ⅲ족 질화물 반도체 층으로 형성되는 질화물 반도체 소자 제조방법.
According to claim 1,
The nitride thin film layer is a nitride semiconductor device manufacturing method formed of a III-nitride semiconductor layer.
제1항에 있어서,
상기 광전기화학(photoelectrochemical, PEC) 식각은 습식식각 방법으로 수행되는 질화물 반도체 소자 제조방법.
According to claim 1,
The photoelectrochemical (PEC) etching is a nitride semiconductor device manufacturing method performed by a wet etching method.
제1항에 있어서,
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 식각 동안 입사광의 각도를 변화시키는 단계를 더 포함하는 질화물 반도체 소자 제조방법.
According to claim 1,
The photoelectrochemical (PEC) etching step further includes changing an angle of incident light during etching.
제1항에 있어서
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층에 1 ~ 30 mA/mm2의 전류 밀도를 인가하여 수행되는 질화물 반도체 소자 제조방법.
The method of claim 1
The photoelectrochemical (PEC) etching step is performed by applying a current density of 1 to 30 mA/mm2 to the nitride thin film layer.
제1항에 있어서
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층에 200 ~ 400 nm 파장 범위의 빛을 조사하는 것으로 수행되는 질화물 반도체 소자 제조방법.
The method of claim 1
The photoelectrochemical (PEC) etching step is performed by irradiating light in a wavelength range of 200 to 400 nm to the nitride thin film layer.
제1항에 있어서
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 10 내지 60분의 공정 시간 동안 수행되는 질화물 반도체 소자 제조방법.
The method of claim 1
The photoelectrochemical (PEC) etching step is a nitride semiconductor device manufacturing method performed for a process time of 10 to 60 minutes.
제1항에 있어서
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층 표면이 100 ~ 1000 nm의 주기를 갖는 식각 패턴으로 형성되도록 수행되는 질화물 반도체 소자 제조방법.
The method of claim 1
The photoelectrochemical (PEC) etching step is performed so that the surface of the nitride thin film layer is formed in an etching pattern having a period of 100 to 1000 nm.
KR1020210139423A 2020-02-28 2021-10-19 The Manufacturing Method of the Nitride Semiconductor Device KR20210130120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210139423A KR20210130120A (en) 2020-02-28 2021-10-19 The Manufacturing Method of the Nitride Semiconductor Device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200025358A KR20210109997A (en) 2020-02-28 2020-02-28 The Manufacturing Method of the Nitride Semiconductor Device
KR1020210139423A KR20210130120A (en) 2020-02-28 2021-10-19 The Manufacturing Method of the Nitride Semiconductor Device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200025358A Division KR20210109997A (en) 2020-02-28 2020-02-28 The Manufacturing Method of the Nitride Semiconductor Device

Publications (1)

Publication Number Publication Date
KR20210130120A true KR20210130120A (en) 2021-10-29

Family

ID=77797137

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200025358A KR20210109997A (en) 2020-02-28 2020-02-28 The Manufacturing Method of the Nitride Semiconductor Device
KR1020210139423A KR20210130120A (en) 2020-02-28 2021-10-19 The Manufacturing Method of the Nitride Semiconductor Device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200025358A KR20210109997A (en) 2020-02-28 2020-02-28 The Manufacturing Method of the Nitride Semiconductor Device

Country Status (1)

Country Link
KR (2) KR20210109997A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011147B1 (en) 2012-12-18 2019-08-16 에스케이실트론 주식회사 Semiconductor substrate, and method thereof
KR102015914B1 (en) 2013-05-08 2019-08-29 엘지전자 주식회사 substrate having hetero-structure, nitride semiconductor light emitting device using the same and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011147B1 (en) 2012-12-18 2019-08-16 에스케이실트론 주식회사 Semiconductor substrate, and method thereof
KR102015914B1 (en) 2013-05-08 2019-08-29 엘지전자 주식회사 substrate having hetero-structure, nitride semiconductor light emitting device using the same and method for manufacturing the same

Also Published As

Publication number Publication date
KR20210109997A (en) 2021-09-07

Similar Documents

Publication Publication Date Title
JP6484076B2 (en) Optical device
US8729559B2 (en) Method of making bulk InGaN substrates and devices thereon
US8975615B2 (en) Method of fabricating optical devices using laser treatment of contact regions of gallium and nitrogen containing material
US7875534B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
JP2023179686A (en) Method for making material and semiconductor structure porous
US8076685B2 (en) Nitride semiconductor device having current confining layer
US8247249B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
US8236583B2 (en) Method of separating light-emitting diode from a growth substrate
US20070114563A1 (en) Semiconductor device and method of fabricating the same
WO2011162180A1 (en) Ultraviolet semiconductor light-emitting element
US10685835B2 (en) III-nitride tunnel junction with modified P-N interface
US10665753B2 (en) Vertical-type ultraviolet light-emitting diode
JP2009111012A (en) Semiconductor light-emitting element
KR19980087225A (en) Gallium nitride compound semiconductor light emitting device and manufacturing method thereof
JP2009117641A (en) Semiconductor light-emitting element
JP2009071174A (en) Semiconductor light-emitting device
JP7169613B2 (en) Manufacturing method of nitride semiconductor light emitting device
US8148732B2 (en) Carbon-containing semiconductor substrate
KR101245509B1 (en) Method for preparing porous substrate and light emitting diode thereof
US20230080225A1 (en) Ultraviolet led and manufacturing method thereof
KR101018106B1 (en) METHOD FOR MANUFACTURING GaN LIGHT EMITTING DIODE HAVING INVERSED MESA STRUCTURE
KR20210130120A (en) The Manufacturing Method of the Nitride Semiconductor Device
JP2015043468A (en) Ultraviolet semiconductor light-emitting element
JP2009212343A (en) Nitride semiconductor element, and method of manufacturing the same
JP2019087709A (en) Manufacturing method of nitride semiconductor light-emitting element, and nitride semiconductor light-emitting element

Legal Events

Date Code Title Description
A107 Divisional application of patent