KR20210128874A - Concurrent Error-correction Memory Interface System for LR-DIMM Applications - Google Patents

Concurrent Error-correction Memory Interface System for LR-DIMM Applications Download PDF

Info

Publication number
KR20210128874A
KR20210128874A KR1020200069029A KR20200069029A KR20210128874A KR 20210128874 A KR20210128874 A KR 20210128874A KR 1020200069029 A KR1020200069029 A KR 1020200069029A KR 20200069029 A KR20200069029 A KR 20200069029A KR 20210128874 A KR20210128874 A KR 20210128874A
Authority
KR
South Korea
Prior art keywords
signal
memory
data
channel
baseband
Prior art date
Application number
KR1020200069029A
Other languages
Korean (ko)
Other versions
KR102364158B1 (en
Inventor
변경수
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Publication of KR20210128874A publication Critical patent/KR20210128874A/en
Application granted granted Critical
Publication of KR102364158B1 publication Critical patent/KR102364158B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Abstract

A concurrent error-correcting memory interface system for LR-DIMM applications is provided. A concurrent error-correction memory interface system for LR-DIMM applications provided in the present invention comprises: a CPU combining an ASK-modulated RF signal of an RF signal transmitting unit and a baseband signal of a BB signal transmitting unit into one signal through a converter to concurrently transmit the combined signal through a single channel; and a memory concurrently receiving the RF signal and the baseband signal through the single channel, wherein data transmission/reception between the CPU and the memory is performed through a single transmission channel without changing a memory structure by adding an error correcting code (ECC) signal required for the memory through dual-band signaling in order to verify data errors. The present invention can offer high energy efficiency and wide bandwidth solutions.

Description

LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스 시스템{Concurrent Error-correction Memory Interface System for LR-DIMM Applications}Concurrent Error-correction Memory Interface System for LR-DIMM Applications

본 발명은 LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스 시스템에 관한 것이다. The present invention relates to a simultaneous error-correcting memory interface system for LR-DIMM applications.

기술이 발전함에 따라, 반도체 메모리 장치는 그 용량 및 속도가 증가하고 있다. 반도체 메모리 장치의 일 예로서 휘발성 메모리(volatile-memory) 장치는 캐패시터(capacitor)에 저장되어 있는 전하(charge)에 의해 데이터를 판정하는 메모리 장치로서, 전원 공습이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. As technology advances, the capacity and speed of semiconductor memory devices are increasing. As an example of a semiconductor memory device, a volatile-memory device is a memory device that determines data based on a charge stored in a capacitor. It is a memory device.

반도체 메모리 장치의 동작이 고속화됨에 따라 데이터의 에러 발생확률이 증가하게 된다. 증가하는 에러 발생에 따른 성능 저하를 막기 위해, 에러를 정정하는 다양한 방안이 제안된다. As the operation of the semiconductor memory device accelerates, the probability of occurrence of data errors increases. In order to prevent performance degradation due to the increasing number of errors, various methods for correcting errors are proposed.

미세화 공정 기술이 진해됨에 따라 불량이 있는 메모리 셀들의 수도 증가하고 있다. 불량 셀들의 증가는 반도체 메모리 장치의 생산 수율을 감소시킬 뿐 아니라 메모리 용량을 보장하기 어렵게 한다. 불량 셀들을 구제하는 하나의 방안으로, 반도체 메모리 장치는 ECC 회로를 채용한다. 하지만, ECC 회로 동작에 의해 반도체 메모리 장치의 타이밍 오버헤드 및/또는 칩 사이즈 오버헤드와 같은 문제점이 발생할 수 있다. As the miniaturization process technology advances, the number of defective memory cells is also increasing. The increase in the number of defective cells not only reduces the production yield of the semiconductor memory device, but also makes it difficult to guarantee the memory capacity. As one method of relieving defective cells, the semiconductor memory device employs an ECC circuit. However, problems such as timing overhead and/or chip size overhead of the semiconductor memory device may occur due to the operation of the ECC circuit.

본 발명이 이루고자 하는 기술적 과제는 ASK 변조된 RF와 베이스밴드 신호인 트랜스포머를 통해 ECC데이터와 DQ1-8(8개의 데이터)중 하나를 하나의 채널을 통해 동시에 전송하기 위한 방법 및 시스템을 제공하는데 있다. RF대역과 베이스밴드 대역을 동시에 이용해 ECC에 필요로 하는 R-DIMM 이나 LR-DIMM 구조에서 전송선 하나만으로 데이터 전송을 하며 높은 에너지효율과 넓은 대역폭 솔루션을 제공하고자 한다. The technical problem to be achieved by the present invention is to provide a method and system for simultaneously transmitting ECC data and one of DQ1-8 (8 data) through one channel through a transformer which is an ASK-modulated RF and baseband signal. . By using RF band and baseband band at the same time, data is transmitted through only one transmission line in R-DIMM or LR-DIMM structure required for ECC, and it is intended to provide high energy efficiency and wide bandwidth solution.

일 측면에 있어서, 본 발명에서 제안하는 LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스 시스템은 RF 신호 송신부의 ASK 변조된 RF 신호와 BB 신호 송신부의 베이스밴드 신호를 변환기를 통해 하나의 신호로 결합하여 하나의 채널을 통해 동시에 송신하는 CPU 및 하나의 채널을 통해 RF 신호와 베이스밴드 신호를 동시에 수신하는 메모리를 포함하고, CPU와 메모리 간의 데이터 송수신은 데이터의 오류를 검증하기 위하여 듀얼-밴드 시그널링을 통해 메모리에 필요한 ECC(Error Correcting Code) 신호를 추가하여 메모리 구조의 변경없이 하나의 전송 채널을 통해 송수신한다. In one aspect, the simultaneous error-correction memory interface system for LR-DIMM application proposed by the present invention combines the ASK-modulated RF signal of the RF signal transmitter and the baseband signal of the BB signal transmitter into one signal through a converter to include a CPU that simultaneously transmits through one channel and a memory that simultaneously receives an RF signal and a baseband signal through one channel. Through this, ECC (Error Correcting Code) signals necessary for memory are added and transmitted and received through one transmission channel without changing the memory structure.

CPU는 입력 버퍼, VCO 및 모듈레이터를 포함하는 RF 신호 송신부, 입력 버퍼 및 시리얼 I/O 송신부를 포함하는 BB 신호 송신부 및 RF 신호와 베이스밴드 신호를 하나의 신호로 결합하여 동시에 송신하는 변환기를 포함한다. The CPU includes an RF signal transmitter including an input buffer, a VCO and a modulator, a BB signal transmitter including an input buffer and a serial I/O transmitter, and a converter that combines an RF signal and a baseband signal into one signal and transmits them simultaneously .

변환기는 센터 탭을 가지고 있어, 베이스밴드 신호는 센터 탭을 통해 전송선으로 전달되고, 임피던스 매칭, 단일-차등 신호 변환(single-to-differential signal conversion), 고주파 AC 커플링의 기능을 수행하며, RF 신호와 베이스밴드 신호를 신호 왜곡 없이 송신한다. The converter has a center tap, so that the baseband signal is passed to the transmission line through the center tap and performs the functions of impedance matching, single-to-differential signal conversion, high-frequency AC coupling, and RF Transmits signals and baseband signals without signal distortion.

메모리는 LNA, 믹서, 증폭기, 인버터 체인 및 출력 드라이버를 포함하는 RF 신호 수신부 및 저항 피드백을 이용한 고속 시리얼 I/O 인터페이스인 BB 신호 수신부를 포함한다. The memory includes an RF signal receiver including an LNA, a mixer, an amplifier, an inverter chain and an output driver, and a BB signal receiver, which is a high-speed serial I/O interface using resistance feedback.

LNA는 관심 대역에서만 신호를 증폭시키고, 믹서는 두 가지 주파수의 합성과 차를 만들어내는 회로로서, CS 증폭기(Common Source Amplifier)의 로우-패스 필터(low-pass filter)기능을 이용해 주파수의 차만 출력하여 원래의 데이터를 복원하고, 인터버 체인은 믹서 출력 신호를 디지털 신호로 변환하고, 출력 드라이버는 인버터의 출력에 대한 테스트보드 검증을 수행한다. The LNA amplifies the signal only in the band of interest, and the mixer is a circuit that synthesizes and creates a difference between two frequencies, and outputs only the frequency difference using the low-pass filter function of the CS amplifier (Common Source Amplifier). to restore the original data, the inverter chain converts the mixer output signal to a digital signal, and the output driver performs test board verification on the output of the inverter.

또 다른 일 측면에 있어서, 본 발명에서 제안하는 LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스의 데이터 송수신 방법은 CPU에서 RF 신호 송신부의 ASK 변조된 RF 신호와 BB 신호 송신부의 베이스밴드 신호를 변환기를 통해 하나의 신호로 결합하여 하나의 채널을 통해 동시에 송신하는 단계 및 메모리에서 하나의 채널을 통해 RF 신호와 베이스밴드 신호를 동시에 수신하는 단계를 포함한다. In another aspect, the simultaneous error-correcting memory interface data transmission/reception method for LR-DIMM applications proposed in the present invention converts the ASK-modulated RF signal of the RF signal transmitter and the baseband signal of the BB signal transmitter in the CPU. It includes the steps of simultaneously transmitting through one channel by combining them into one signal through the , and simultaneously receiving the RF signal and the baseband signal through one channel in a memory.

본 발명의 실시예들에 따르면 듀얼-밴드(Dual-Band) 신호법을 통해 ECC-LRDIMM 메모리에 필요한 ECC신호를 기존의 베이스밴드(Baseband) 인터페이스에 병합하여 쓸 수 있다. ASK 변조된 RF와 베이스밴드 신호인 트랜스포머를 통해 ECC데이터와 DQ1-8(8개의 데이터)중 하나를 하나의 채널을 통해 동시에 전송 할 수 있다. RF대역과 베이스밴드 대역을 동시에 이용해 ECC에 필요로 하는 R-DIMM 이나 LR-DIMM 구조에서 전송선 하나만으로 데이터 전송을 하며 높은 에너지효율과 넓은 대역폭 솔루션을 제공할 수 있다. According to embodiments of the present invention, the ECC signal required for the ECC-LRDIMM memory can be merged into an existing baseband interface and used through a dual-band signal method. It is possible to simultaneously transmit ECC data and one of DQ1-8 (8 data) through one channel through ASK modulated RF and baseband signal transformer. By using RF band and baseband band at the same time, it can transmit data through only one transmission line in R-DIMM or LR-DIMM structure required for ECC, providing high energy efficiency and wide bandwidth solution.

도 1은 본 발명의 일 실시예에 따른 LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스 시스템의 구성을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 RF 신호 송신부의 구성을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 BB 신호 송신부의 구성을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 듀얼-밴드 시그널링을 위한 변환기의 레이아웃을 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 RF 신호 수신부의 구성을 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 BB 신호 수신부의 구성을 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스의 데이터 송수신 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 일 실시예에 따른 결합된 데이터의 파형을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 RF 신호의 입출력 데이터의 파형을 나타내는 도면이다.
도 10은 본 발명의 일 실시예에 따른 BB 신호의 입출력 데이터의 파형을 나타내는 도면이다.1 is a diagram showing the configuration of a simultaneous error-correcting memory interface system for an LR-DIMM application according to an embodiment of the present invention.
2 is a diagram illustrating a configuration of an RF signal transmitter according to an embodiment of the present invention.
3 is a diagram illustrating a configuration of a BB signal transmitter according to an embodiment of the present invention.
4 is a diagram illustrating a layout of a converter for dual-band signaling according to an embodiment of the present invention.
5 is a diagram illustrating the configuration of an RF signal receiver according to an embodiment of the present invention.
6 is a diagram illustrating the configuration of a BB signal receiver according to an embodiment of the present invention.
7 is a flowchart illustrating a data transmission/reception method of a simultaneous error-correcting memory interface for an LR-DIMM application according to an embodiment of the present invention.
8 is a diagram for explaining a waveform of combined data according to an embodiment of the present invention.
9 is a diagram illustrating a waveform of input/output data of an RF signal according to an embodiment of the present invention.
10 is a diagram illustrating a waveform of input/output data of a BB signal according to an embodiment of the present invention.

본 발명의 실시예에 따르면, 듀얼-밴드(Dual-Band) 신호법을 통해 ECC-LRDIMM 메모리에 필요한 ECC신호를 기존의 베이스밴드(Baseband) 인터페이스에 병합하여 쓸 수 있다. ASK 변조된 RF와 베이스밴드 신호인 트랜스포머를 통해 ECC데이터와 DQ1-8(8개의 데이터) 중 하나를 하나의 채널을 통해 동시에 전송 할 수 있다. RF대역과 베이스밴드 대역을 동시에 이용해 ECC에 필요로 하는 R-DIMM 이나 LR-DIMM 구조에서 전송선 하나만으로 데이터 전송을 하며 높은 에너지효율과 넓은 대역폭 솔루션을 제공한다. According to an embodiment of the present invention, the ECC signal required for the ECC-LRDIMM memory can be merged into an existing baseband interface and used through a dual-band signal method. It is possible to simultaneously transmit ECC data and one of DQ1-8 (8 data) through one channel through ASK modulated RF and baseband signal transformer. It uses RF band and baseband band at the same time to transmit data through only one transmission line in R-DIMM or LR-DIMM structure required for ECC, providing high energy efficiency and wide bandwidth solution.

ECC(Error Correcting Code) 신호는 데이터의 오류를 검증하기 위하여, LR-DIMM 애플리케이션에 포함되거나, 또는 변환기를 통해 복수의 데이터 비트 중 하나의 데이터 비트에 데이터의 오류를 검증하기 위한 리던던트 데이터(Redundant Data)를 추가하여 하나의 채널을 통해 동시에 전송될 수 있다. 다시 말해, ECC는 주로 CPU, DRAM 메모리에서 고급 서버에 쓰이는 메모리 인터페이스로서 실제 LR-DIMM에서 쓰는 ECC가 포함된 구조일 수 있다. 또한, 변환기를 통해 기존 데이터(DQ(i), i=1,8 8bit) 중 하나의 비트 데이터를 이용하여 혹시나 있을 DQ 데이터의 오류를 보정하기 위한 리던던트 데이터(다시 말해, dummy data)를 추가하여 전송할 수 있다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.The ECC (Error Correcting Code) signal is included in LR-DIMM applications to verify errors in data, or redundant data (Redundant Data) for verifying errors in data in one data bit among a plurality of data bits through a converter. ) can be added and transmitted simultaneously through one channel. In other words, ECC is a memory interface mainly used for high-end servers in CPU and DRAM memory, and may have a structure including ECC used in actual LR-DIMM. In addition, by using one bit data among the existing data (DQ(i), i=1,8 8bit) through the converter, redundant data (that is, dummy data) for correcting any error in the DQ data is added. can be transmitted Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스 시스템의 구성을 나타내는 도면이다. 1 is a diagram showing the configuration of a simultaneous error-correcting memory interface system for an LR-DIMM application according to an embodiment of the present invention.

도 1(a)는 본 발명의 실시예에 따른 동시 오류-정정 메모리 인터페이스 시스템의 블록도이고, 도 1(a)는 본 발명의 실시예에 따른 CPU(110) 및 메모리(Memory)(120)의 구성을 더욱 상세히 나타낸 도면이다. 1A is a block diagram of a simultaneous error-correcting memory interface system according to an embodiment of the present invention, and FIG. 1A is a CPU 110 and a memory 120 according to an embodiment of the present invention. It is a diagram showing the configuration in more detail.

제안하는 LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스 시스템은 CPU(110) 및 메모리(Memory)(120)를 포함한다. A simultaneous error-correcting memory interface system for the proposed LR-DIMM application includes a CPU 110 and a memory 120 .

CPU(110)는 RF 신호 송신부의 ASK 변조된 RF 신호와 BB 신호 송신부의 베이스밴드 신호를 변환기를 통해 하나의 신호로 결합하여 하나의 채널을 통해 동시에 송신한다. The CPU 110 combines the ASK-modulated RF signal of the RF signal transmitter and the baseband signal of the BB signal transmitter into one signal through a converter and transmits them simultaneously through one channel.

CPU(110)는 RF 신호 송신부(111), BB 신호 송신부(112) 및 변환기(도 2 참조)를 포함한다. The CPU 110 includes an RF signal transmitter 111 , a BB signal transmitter 112 , and a converter (see FIG. 2 ).

RF 신호 송신부(111)는 입력 버퍼(111a), VCO(111c) 및 모듈레이터(111b)를 포함한다. The RF signal transmitter 111 includes an input buffer 111a, a VCO 111c, and a modulator 111b.

BB 신호 송신부(112)는 입력 버퍼(112a) 및 시리얼 I/O 송신부(112b)를 포함한다. The BB signal transmitter 112 includes an input buffer 112a and a serial I/O transmitter 112b.

변환기는 RF 신호와 베이스밴드 신호를 하나의 신호로 결합하여 동시에 송신한다. 변환기는 센터 탭을 가지고 있어, 베이스밴드 신호는 센터 탭을 통해 전송선으로 전달되고, 임피던스 매칭, 단일-차등 신호 변환(single-to-differential signal conversion), 고주파 AC 커플링의 기능을 수행하며, RF 신호와 베이스밴드 신호를 신호 왜곡 없이 송신한다. The converter combines the RF signal and the baseband signal into one signal and transmits them simultaneously. The converter has a center tap, so that the baseband signal is passed to the transmission line through the center tap and performs the functions of impedance matching, single-to-differential signal conversion, high-frequency AC coupling, and RF Transmits signals and baseband signals without signal distortion.

메모리(Memory)(120)는 하나의 채널을 통해 RF 신호와 베이스밴드 신호를 동시에 수신한다. The memory 120 simultaneously receives the RF signal and the baseband signal through one channel.

메모리(120)는 RF 신호 수신부(121) 및 BB 신호 수신부(122)를 포함한다. The memory 120 includes an RF signal receiver 121 and a BB signal receiver 122 .

RF 신호 수신부(121)는 LNA(121a), 믹서(121b), 증폭기(121c), 인버터 체인(121d) 및 출력 드라이버(121e)를 포함한다. The RF signal receiver 121 includes an LNA 121a, a mixer 121b, an amplifier 121c, an inverter chain 121d, and an output driver 121e.

BB 신호 수신부(122)는 저항 피드백을 이용한 고속 시리얼 I/O 인터페이스(122a) 및 출력 드라이버(122b)를 포함한다. The BB signal receiver 122 includes a high-speed serial I/O interface 122a and an output driver 122b using resistive feedback.

LNA(121a)는 관심 대역에서만 신호를 증폭시키고, 믹서(121b)는 두 가지 주파수의 합성과 차를 만들어내는 회로로서, CS 증폭기(Common Source Amplifier)의 로우-패스 필터(low-pass filter)기능을 이용해 주파수의 차만 출력하여 원래의 데이터를 복원한다. 인버터 체인(121d)은 인터버 체인은 믹서 출력 신호를 디지털 신호로 변환하고, 출력 드라이버(121e)는 인버터의 출력에 대한 테스트보드 검증을 수행한다. The LNA 121a amplifies a signal only in a band of interest, and the mixer 121b is a circuit that synthesizes and creates a difference between two frequencies. A low-pass filter function of a CS amplifier (Common Source Amplifier) to restore the original data by outputting only the frequency difference. The inverter chain 121d converts the mixer output signal into a digital signal, and the output driver 121e performs test board verification on the output of the inverter.

CPU(110)와 메모리(120) 간의 데이터 송수신은 데이터의 오류를 검증하기 위하여 듀얼-밴드 시그널링을 통해 메모리에 필요한 ECC(Error Correcting Code) 신호를 추가하여 메모리 구조의 변경없이 하나의 전송 채널을 통해 송수신한다. Data transmission/reception between the CPU 110 and the memory 120 is performed through a single transmission channel without changing the memory structure by adding an ECC (Error Correcting Code) signal necessary for the memory through dual-band signaling to verify data errors. send and receive

메모리 인터페이스는 메모리 셀(cell)에 쓰였던 데이터들을 CPU와 송수신하는 기능을 수행한다. 메모리 인터페이스의 가장 중요한 성능 지수는 데이터 전송속도와 에너지 효율성이다. The memory interface performs a function of transmitting and receiving data written in a memory cell to and from the CPU. The most important performance index of a memory interface is data transfer speed and energy efficiency.

본 발명은 R-DIMM, LR-DIMM 메모리 플랫폼에서 ECC(Error Correcting Code)를 통해 서버에 있는 데이터의 오류를 검증하기 위해 추가적인 데이터를 보낸다. 본 발명에서는 듀얼 밴드 시그널링(dual band signaling)을 이용하여 기존의 데이터(DQ)중의 하나와 ECC데이터를 하나의 전송 채널을 통해 송수신하는 것이다. 종래기술과의 가장 중요한 차이점은 기존의 메모리 구조를 바꾸지 않아도 하나의 전송선을 통해 ECC와 데이터(DQ)를 동시에 보내는 것이다. The present invention sends additional data to verify errors in data in the server through ECC (Error Correcting Code) in R-DIMM and LR-DIMM memory platforms. In the present invention, one of the existing data (DQ) and ECC data are transmitted and received through one transport channel using dual band signaling. The most important difference from the prior art is that ECC and data (DQ) are simultaneously transmitted through one transmission line without changing the existing memory structure.

도 2는 본 발명의 일 실시예에 따른 RF 신호 송신부의 구성을 나타내는 도면이다. 2 is a diagram illustrating the configuration of an RF signal transmitter according to an embodiment of the present invention.

듀얼 밴드 메모리(Dual-band memory) I/O 인터페이스 구조에서 신호를 전달하기 위한 CPU쪽의 송신부를 나타낸다. 본 발명의 실시예에 따른 CPU는 RF I/O TX 와 Serial I/O TX로 구성되며, ASK 변조된 RF 신호와 시리얼 I/O의 베이스밴드 신호를 하나의 신호로 결합하여 송신한다.Dual-band memory (Dual-band memory) Represents the CPU-side transmitter for transmitting signals in the I/O interface structure. The CPU according to an embodiment of the present invention is composed of an RF I/O TX and a Serial I/O TX, and combines an ASK-modulated RF signal and a serial I/O baseband signal into a single signal and transmits it.

도 2의 RF 신호 송신부(RFTX)는 입력 버퍼 VCO 및 모듈레이터를 포함한다. 입력 버퍼를 통해 입력 데이터를 증폭 시키고, VCO(Voltage Controlled Oscillator)는 고주파 신호발생기로, 반송파를 만드는 데에 사용된다. The RF signal transmitter (RFTX) of FIG. 2 includes an input buffer VCO and a modulator. The input data is amplified through the input buffer, and the VCO (Voltage Controlled Oscillator) is a high-frequency signal generator and is used to create a carrier wave.

도 3은 본 발명의 일 실시예에 따른 BB 신호 송신부의 구성을 나타내는 도면이다. 3 is a diagram illustrating the configuration of a BB signal transmitter according to an embodiment of the present invention.

BB 신호 송신부는 입력 버퍼 및 시리얼 I/O 송신부(Serial I/O TX)를 포함한다. The BB signal transmitter includes an input buffer and a serial I/O transmitter (Serial I/O TX).

입력 버퍼를 통해 전송 받은 두 번째 입력 데이터를 시리얼 I/O TX를 통해 송신한다.The second input data received through the input buffer is transmitted through the serial I/O TX.

도 4는 본 발명의 일 실시예에 따른 듀얼-밴드 시그널링을 위한 변환기의 레이아웃을 나타내는 도면이다. 4 is a diagram illustrating a layout of a converter for dual-band signaling according to an embodiment of the present invention.

변환기는 RF 신호와 베이스밴드 신호(DQ)를 하나의 신호로 결합하여 동시에 송신한다. 변환기는 센터 탭을 가지고 있어, 베이스밴드 신호는 센터 탭을 통해 전송선으로 전달되며, AB/CD포트를 통해 RF 신호를 고주파로 동시에 보낼 수 있는 필터이다. 변환기는 임피던스 매칭, 단일-차등 신호 변환(single-to-differential signal conversion), 고주파 AC 커플링의 기능을 수행하며, RF 신호와 베이스밴드 신호를 신호 왜곡 없이 송신한다. The converter combines the RF signal and the baseband signal (DQ) into one signal and transmits them simultaneously. Since the converter has a center tap, the baseband signal is transmitted to the transmission line through the center tap, and it is a filter that can simultaneously send the RF signal at high frequency through the AB/CD port. The converter performs the functions of impedance matching, single-to-differential signal conversion, and high-frequency AC coupling, and transmits RF and baseband signals without signal distortion.

도 5는 본 발명의 일 실시예에 따른 RF 신호 수신부의 구성을 나타내는 도면이다. 5 is a diagram showing the configuration of an RF signal receiver according to an embodiment of the present invention.

RF 신호 수신부는 LNA, 믹서(mixer), 증폭기(amplifier), 인버터 체인(inverter chain) 및 출력 드라이버(output driver)를 포함한다. LNA는 관심 대역에서만 신호를 증폭시키는 역할을 한다. 믹서는 두 가지 주파수의 합성과 차를 만들어내는 회로로, CS 증폭기(Common Source Amplifier)의 로우-패스 필터(low-pass filter)기능을 이용해 주파수의 차만 출력으로 내보내 원래의 데이터를 복원하는 역할을 한다. 인터버 체인은 믹서 출력단의 신호를 디지털 신호로 변환해주는 회로이다. 출력 드라이버는 인버터의 출력을 테스트보드 검증을 위한 출력 드라이버이다.The RF signal receiver includes an LNA, a mixer, an amplifier, an inverter chain, and an output driver. The LNA serves to amplify the signal only in the band of interest. A mixer is a circuit that synthesizes and creates a difference between two frequencies. It uses the low-pass filter function of the CS amplifier (Common Source Amplifier) to restore the original data by exporting only the frequency difference to the output. do. The inverter chain is a circuit that converts the signal of the mixer output stage into a digital signal. The output driver is an output driver for verifying the output of the inverter to the test board.

도 6은 본 발명의 일 실시예에 따른 BB 신호 수신부의 구성을 나타내는 도면이다. 6 is a diagram illustrating the configuration of a BB signal receiver according to an embodiment of the present invention.

BB 신호 수신부는 저항 피드백을 이용한 고속 시리얼 I/O 인터페이스 및 출력 드라이버를 포함한다. 피드백은 전압 이득을 조금 희생하지만, 전송 데이터의 대역폭을 획기적으로 높이는 역할을 한다. The BB signal receiver includes a high-speed serial I/O interface using resistive feedback and an output driver. Feedback sacrifices some voltage gain, but serves to dramatically increase the bandwidth of the transmitted data.

도 7은 본 발명의 일 실시예에 따른 LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스의 데이터 송수신 방법을 설명하기 위한 흐름도이다. 7 is a flowchart illustrating a data transmission/reception method of a simultaneous error-correcting memory interface for an LR-DIMM application according to an embodiment of the present invention.

제안하는 LR-DIMM 애플리케이션을 위한 동시 오류-정정 메모리 인터페이스의 데이터 송수신 방법은 CPU에서 RF 신호 송신부의 ASK 변조된 RF 신호와 BB 신호 송신부의 베이스밴드 신호를 변환기를 통해 하나의 신호로 결합하여 하나의 채널을 통해 동시에 송신하는 단계(710) 및 메모리에서 하나의 채널을 통해 RF 신호와 베이스밴드 신호를 동시에 수신하는 단계(720)를 포함한다. The proposed data transmission/reception method of the simultaneous error-correction memory interface for LR-DIMM application combines the ASK-modulated RF signal of the RF signal transmitter and the baseband signal of the BB signal transmitter into one signal through a converter in the CPU. Simultaneously transmitting through a channel (710) and simultaneously receiving (720) an RF signal and a baseband signal through one channel in a memory.

CPU와 메모리 간의 데이터 송수신은 데이터의 오류를 검증하기 위하여 듀얼-밴드 시그널링을 통해 메모리에 필요한 ECC(Error Correcting Code) 신호를 추가하여 메모리 구조의 변경없이 하나의 전송 채널을 통해 송수신한다. Data transmission/reception between the CPU and the memory is transmitted/received through a single transmission channel without changing the memory structure by adding an ECC (Error Correcting Code) signal necessary for the memory through dual-band signaling to verify data errors.

CPU는 입력 버퍼, VCO 및 모듈레이터를 포함하는 RF 신호 송신부, 입력 버퍼 및 시리얼 I/O 송신부를 포함하는 BB 신호 송신부 및 RF 신호와 베이스밴드 신호를 하나의 신호로 결합하여 동시에 송신하는 변환기를 포함한다. The CPU includes an RF signal transmitter including an input buffer, a VCO and a modulator, a BB signal transmitter including an input buffer and a serial I/O transmitter, and a converter that combines an RF signal and a baseband signal into one signal and transmits them simultaneously .

CPU에서 RF 신호 송신부의 ASK 변조된 RF 신호와 BB 신호 송신부의 베이스밴드 신호를 변환기를 통해 하나의 신호로 결합하여 하나의 채널을 통해 동시에 송신하는 단계에 있어서, 변환기는 센터 탭을 가지고 있어, 베이스밴드 신호는 센터 탭을 통해 전송선으로 전달되고, 임피던스 매칭, 단일-차등 신호 변환(single-to-differential signal conversion), 고주파 AC 커플링의 기능을 수행하며, RF 신호와 베이스밴드 신호를 신호 왜곡 없이 송신한다. In the step of combining the ASK-modulated RF signal of the RF signal transmitter and the baseband signal of the BB signal transmitter into one signal through a converter in the CPU and simultaneously transmitting through one channel, the converter has a center tap, The band signal is transmitted to the transmission line through the center tap and performs the functions of impedance matching, single-to-differential signal conversion, and high-frequency AC coupling, and converts RF and baseband signals without signal distortion. send

메모리는 LNA, 믹서, 증폭기, 인버터 체인 및 출력 드라이버를 포함하는 RF 신호 수신부 및 저항 피드백을 이용한 고속 시리얼 I/O 인터페이스인 BB 신호 수신부를 포함한다. The memory includes an RF signal receiver including an LNA, a mixer, an amplifier, an inverter chain and an output driver, and a BB signal receiver, which is a high-speed serial I/O interface using resistance feedback.

메모리에서 하나의 채널을 통해 RF 신호와 베이스밴드 신호를 동시에 수신하는 단계에 있어서, LNA는 관심 대역에서만 신호를 증폭시키고, 믹서는 두 가지 주파수의 합성과 차를 만들어내는 회로로서, CS 증폭기(Common Source Amplifier)의 로우-패스 필터(low-pass filter)기능을 이용해 주파수의 차만 출력하여 원래의 데이터를 복원한다. 인터버 체인은 믹서 출력 신호를 디지털 신호로 변환하고, 출력 드라이버는 인버터의 출력에 대한 테스트보드 검증을 수행한다. In the step of simultaneously receiving the RF signal and the baseband signal through one channel in the memory, the LNA amplifies the signal only in the band of interest, and the mixer is a circuit that synthesizes and creates the difference between the two frequencies. The original data is restored by outputting only the frequency difference using the low-pass filter function of the Source Amplifier. The inverter chain converts the mixer output signal into a digital signal, and the output driver performs test board verification on the output of the inverter.

도 8은 본 발명의 일 실시예에 따른 결합된 데이터의 파형을 설명하기 위한 도면이다. 8 is a diagram for explaining a waveform of combined data according to an embodiment of the present invention.

도 8을 참조하면, 첫 번째 신호인 RF신호와 두 번째 신호인 베이스밴드 신호가 변환기에서 결합되는 것을 나타낸다. 도 8의 맨 위 파형이 RF신호, 맨 아래 파형이 베이스밴드 신호이며, 가운데 파형이 두 신호가 결합된 파형이다. 이 신호가 채널을 거치며 열화되고, 수신부(TX)로 전달된다.Referring to FIG. 8 , it is shown that a first signal, an RF signal, and a second signal, a baseband signal, are combined in a converter. The top waveform of FIG. 8 is the RF signal, the bottom waveform is the baseband signal, and the middle waveform is the combined waveform of the two signals. This signal is degraded through the channel and transmitted to the receiver TX.

도 9는 본 발명의 일 실시예에 따른 RF 신호의 입출력 데이터의 파형을 나타내는 도면이다. 9 is a diagram illustrating a waveform of input/output data of an RF signal according to an embodiment of the present invention.

도 10은 본 발명의 일 실시예에 따른 BB 신호의 입출력 데이터의 파형을 나타내는 도면이다.10 is a diagram illustrating a waveform of input/output data of a BB signal according to an embodiment of the present invention.

도 9 및 도 10은 RF I/O와 BB I/O의 입력 데이터와 출력 데이터를 나타낸 포스트 시뮬레이션 파형(post-simulation waveform)이다. 검증 결과 설계 목표대로 RF와 BB의 두 가지 신호가 동시에 하나의 채널로 송수신되어 출력으로 정확한 데이터가 나온 것을 확인할 수 있다.9 and 10 are post-simulation waveforms showing input data and output data of RF I/O and BB I/O. As a result of the verification, it can be confirmed that the two signals, RF and BB, are simultaneously transmitted and received through one channel, and accurate data is output as the design target.

<표 1><Table 1>

Figure pat00001
Figure pat00001

<표 2><Table 2>

Figure pat00002
Figure pat00002

표 1은 기존의 메모리 인터페이스 회로들과 본 발명에서 설계한 듀얼 밴드 I/O 인터페이스를 표를 통해 비교 및 분석한 것이다. 최종적인 전력/주파수 대역(energy efficiency)는 약 0.9pJ/b로서, ISSCC'18년 대비 약 1.0pJ/b만큼 개선이 되었다. 또한, 동시에 두 가지 데이터를 전송함으로써 총 데이터 비율(aggregate data rate) 또한 약 3배에 달하는 개선을 이루었다.Table 1 compares and analyzes the existing memory interface circuits and the dual-band I/O interface designed in the present invention through the table. The final power/frequency band (energy efficiency) is about 0.9pJ/b, which is an improvement of about 1.0pJ/b compared to ISSCC'18. In addition, by transmitting two pieces of data at the same time, the aggregate data rate is also improved by about three times.

표 2는 각 블록 별 소비전력을 나타낸 표이다. RFTX의 6.3mW와 BBTX의 2.2mW를 합친 전체 TX의 소비전력은 8.5mW이고, RFRX의 14.2mW와 BBRX의 4.2mW를 합친 전체 RX의 소비전력은 18.4mW이다.Table 2 is a table showing the power consumption for each block. The total TX power consumption by combining 6.3mW of RFTX and 2.2mW of BBTX is 8.5mW, and the total RX power consumption of 14.2mW of RFRX and 4.2mW of BBRX is 18.4mW.

본 발명은 실제 모바일 단말에서 보다 많은 양의 데이터를 동시에 처리할 수 있는 메모리 인터페이스를 제안한다. The present invention proposes a memory interface capable of simultaneously processing a larger amount of data in an actual mobile terminal.

최적의 변환기를 직접 설계하여 여러 데이터를 동시에 하나의 채널을 통해 전송하고, 이를 큰 오류 없이 각각의 원래 데이터로 복원할 수 있는가에 중점을 두고 설계를 진행하였다. 변환기의 AC 커플링 기능을 메모리 인터페이스에 도입함으로써, 전송하고자 하는 데이터 종류만큼의 채널이 필요한 기존의 메모리 인터페이스와는 달리 단 하나의 채널만을 사용하여 동시에 두 종류의 데이터를 전송 가능하도록 하였다. 또한, 소자의 사이즈를 최적화하고 불필요한 회로의 제거를 통하여 저전력을 달성하였고, RF와 BB 송수신기 각각의 대역폭을 넓혀 전체적인 듀얼 밴드 인터페이스 회로의 높은 데이터 비율을 달성할 수 있었다.The design was carried out with an emphasis on whether it is possible to directly design an optimal converter, transmit multiple data simultaneously through one channel, and restore each original data without major errors. By introducing the AC coupling function of the converter to the memory interface, it is possible to transmit two types of data at the same time using only one channel, unlike the existing memory interface that requires as many channels as the type of data to be transmitted. In addition, low power was achieved by optimizing the device size and eliminating unnecessary circuitry, and by widening the bandwidth of each RF and BB transceiver, a high data rate of the overall dual-band interface circuit was achieved.

실제 2D PCB 라인이 아닌 3D TSV 채널로 인터페이스를 구현한다면, 신호의 감쇄(degradation)가 상대적으로 적기 때문에 에너지 효율성이 훨씬 더 개선될 것으로 기대된다. If the interface is implemented with a 3D TSV channel rather than an actual 2D PCB line, the energy efficiency is expected to be much improved because the signal degradation is relatively small.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다.　 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다.　 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다.　 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다.　 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The device described above may be implemented as a hardware component, a software component, and/or a combination of the hardware component and the software component. For example, devices and components described in the embodiments may include, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA), It may be implemented using one or more general purpose or special purpose computers, such as a programmable logic unit (PLU), microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For convenience of understanding, although one processing device is sometimes described as being used, one of ordinary skill in the art will recognize that the processing device includes a plurality of processing elements and/or a plurality of types of processing elements. It can be seen that can include For example, the processing device may include a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as parallel processors.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다.　 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다.　 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may comprise a computer program, code, instructions, or a combination of one or more thereof, which configures a processing device to operate as desired or is independently or collectively processed You can command the device. The software and/or data may be any kind of machine, component, physical device, virtual equipment, computer storage medium or device, to be interpreted by or to provide instructions or data to the processing device. may be embodied in The software may be distributed over networked computer systems, and stored or executed in a distributed manner. Software and data may be stored in one or more computer-readable recording media.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다.　 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다.　 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.　 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다.　 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.　 The method according to the embodiment may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, etc. alone or in combination. The program instructions recorded on the medium may be specially designed and configured for the embodiment, or may be known and available to those skilled in the art of computer software. Examples of the computer-readable recording medium include magnetic media such as hard disks, floppy disks and magnetic tapes, optical media such as CD-ROMs and DVDs, and magnetic such as floppy disks. - includes magneto-optical media, and hardware devices specially configured to store and execute program instructions, such as ROM, RAM, flash memory, and the like. Examples of program instructions include not only machine language codes such as those generated by a compiler, but also high-level language codes that can be executed by a computer using an interpreter or the like.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다.　 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible from the above description by those skilled in the art. For example, the described techniques are performed in a different order than the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (9)

RF 신호 송신부의 ASK 변조된 RF 신호와 BB 신호 송신부의 베이스밴드 신호를 변환기를 통해 하나의 신호로 결합하여 하나의 채널을 통해 동시에 송신하는 CPU; 및
하나의 채널을 통해 RF 신호와 베이스밴드 신호를 동시에 수신하는 메모리
를 포함하고,
CPU와 메모리 간의 데이터 송수신은,
데이터의 오류를 검증하기 위하여 듀얼-밴드 시그널링을 통해 메모리에 필요한 ECC(Error Correcting Code) 신호를 추가하여 메모리 구조의 변경없이 하나의 전송 채널을 통해 송수신하는
동시 오류-정정 메모리 인터페이스 시스템. a CPU that combines the ASK-modulated RF signal of the RF signal transmitter and the baseband signal of the BB signal transmitter into one signal through a converter and simultaneously transmits them through one channel; and
A memory that simultaneously receives an RF signal and a baseband signal through one channel
including,
Data transmission/reception between CPU and memory is
In order to verify data errors, ECC (Error Correcting Code) signals necessary for memory are added through dual-band signaling to transmit/receive data through one transmission channel without changing the memory structure.
Simultaneous error-correcting memory interface system. 제1항에 있어서,
ECC 신호는 데이터의 오류를 검증하기 위하여,
LR-DIMM 애플리케이션에 포함되거나, 또는
변환기를 통해 복수의 데이터 비트 중 하나의 데이터 비트에 데이터의 오류를 검증하기 위한 리던던트 데이터(Redundant Data)를 추가하여 하나의 채널을 통해 동시에 전송되는
동시 오류-정정 메모리 인터페이스 시스템. According to claim 1,
The ECC signal is used to verify data errors.
Included in LR-DIMM applications, or
Through a converter, redundant data for verifying data errors is added to one data bit among a plurality of data bits and transmitted simultaneously through one channel.
Simultaneous error-correcting memory interface system. 제1항에 있어서,
CPU는,
입력 버퍼, VCO 및 모듈레이터를 포함하는 RF 신호 송신부;
입력 버퍼 및 시리얼 I/O 송신부를 포함하는 BB 신호 송신부; 및
RF 신호와 베이스밴드 신호를 하나의 신호로 결합하여 동시에 송신하는 변환기
를 포함하는 동시 오류-정정 메모리 인터페이스 시스템. According to claim 1,
CPU,
an RF signal transmitter including an input buffer, a VCO, and a modulator;
a BB signal transmitter including an input buffer and a serial I/O transmitter; and
A converter that combines an RF signal and a baseband signal into one signal and transmits them at the same time
Simultaneous error-correcting memory interface system comprising: 제3항에 있어서,
변환기는,
센터 탭을 가지고 있어, 베이스밴드 신호는 센터 탭을 통해 전송선으로 전달되고, 임피던스 매칭, 단일-차등 신호 변환(single-to-differential signal conversion), 고주파 AC 커플링의 기능을 수행하며, RF 신호와 베이스밴드 신호를 신호 왜곡 없이 송신하는
동시 오류-정정 메모리 인터페이스 시스템. 4. The method of claim 3,
converter,
With a center tap, the baseband signal is passed to the transmission line through the center tap, and performs the functions of impedance matching, single-to-differential signal conversion, high-frequency AC coupling, and Transmitting baseband signals without signal distortion
Simultaneous error-correcting memory interface system. 제1항에 있어서,
메모리는,
LNA, 믹서, 증폭기, 인버터 체인 및 출력 드라이버를 포함하는 RF 신호 수신부; 및
저항 피드백을 이용한 고속 시리얼 I/O 인터페이스인 BB 신호 수신부
를 포함하는 동시 오류-정정 메모리 인터페이스 시스템. According to claim 1,
memory,
an RF signal receiver including an LNA, a mixer, an amplifier, an inverter chain, and an output driver; and
BB signal receiver, a high-speed serial I/O interface using resistive feedback
Simultaneous error-correcting memory interface system comprising: 제5항에 있어서,
LNA는 관심 대역에서만 신호를 증폭시키고,
믹서는 두 가지 주파수의 합성과 차를 만들어내는 회로로서, CS 증폭기(Common Source Amplifier)의 로우-패스 필터(low-pass filter)기능을 이용해 주파수의 차만 출력하여 원래의 데이터를 복원하고,
인터버 체인은 믹서 출력 신호를 디지털 신호로 변환하고,
출력 드라이버는 인버터의 출력에 대한 테스트보드 검증을 수행하는
동시 오류-정정 메모리 인터페이스 시스템. 6. The method of claim 5,
LNA amplifies the signal only in the band of interest,
A mixer is a circuit that synthesizes and creates a difference between two frequencies. It uses the low-pass filter function of the CS amplifier (Common Source Amplifier) to output only the difference in frequency to restore the original data,
The inverter chain converts the mixer output signal to a digital signal,
The output driver performs test board verification on the output of the inverter.
Simultaneous error-correcting memory interface system. CPU에서 RF 신호 송신부의 ASK 변조된 RF 신호와 BB 신호 송신부의 베이스밴드 신호를 변환기를 통해 하나의 신호로 결합하여 하나의 채널을 통해 동시에 송신하는 단계; 및
메모리에서 하나의 채널을 통해 RF 신호와 베이스밴드 신호를 동시에 수신하는 단계
를 포함하고,
CPU와 메모리 간의 데이터 송수신은,
데이터의 오류를 검증하기 위하여 듀얼-밴드 시그널링을 통해 메모리에 필요한 ECC(Error Correcting Code) 신호를 추가하여 메모리 구조의 변경없이 하나의 전송 채널을 통해 송수신하는
동시 오류-정정 메모리 인터페이스의 데이터 송수신 방법. The CPU combines the ASK-modulated RF signal of the RF signal transmitter and the baseband signal of the BB signal transmitter into one signal through a converter and simultaneously transmits them through one channel; and
Simultaneously receiving an RF signal and a baseband signal through one channel in a memory
including,
Data transmission/reception between CPU and memory is
In order to verify data errors, ECC (Error Correcting Code) signals necessary for memory are added through dual-band signaling to transmit/receive data through one transmission channel without changing the memory structure.
A method for sending and receiving data in a simultaneous error-correcting memory interface. 제7항에 있어서,
CPU에서 RF 신호 송신부의 ASK 변조된 RF 신호와 BB 신호 송신부의 베이스밴드 신호를 변환기를 통해 하나의 신호로 결합하여 하나의 채널을 통해 동시에 송신하는 단계에 있어서,
CPU는,
입력 버퍼, VCO 및 모듈레이터를 포함하는 RF 신호 송신부;
입력 버퍼 및 시리얼 I/O 송신부를 포함하는 BB 신호 송신부; 및
RF 신호와 베이스밴드 신호를 하나의 신호로 결합하여 동시에 송신하는 변환기를 포함하고,
변환기는 센터 탭을 가지고 있어, 베이스밴드 신호는 센터 탭을 통해 전송선으로 전달되고, 임피던스 매칭, 단일-차등 신호 변환(single-to-differential signal conversion), 고주파 AC 커플링의 기능을 수행하며, RF 신호와 베이스밴드 신호를 신호 왜곡 없이 송신하는
동시 오류-정정 메모리 인터페이스의 데이터 송수신 방법.8. The method of claim 7,
In the CPU, the ASK modulated RF signal of the RF signal transmitter and the baseband signal of the BB signal transmitter are combined into one signal through a converter and simultaneously transmitted through one channel,
CPU,
an RF signal transmitter including an input buffer, a VCO, and a modulator;
a BB signal transmitter including an input buffer and a serial I/O transmitter; and
A converter that combines an RF signal and a baseband signal into one signal and transmits them simultaneously,
The converter has a center tap, so that the baseband signal is passed to the transmission line through the center tap, and performs the functions of impedance matching, single-to-differential signal conversion, high-frequency AC coupling, and RF Transmitting signals and baseband signals without signal distortion
A method for sending and receiving data in a simultaneous error-correcting memory interface. 제7항에 있어서,
메모리에서 하나의 채널을 통해 RF 신호와 베이스밴드 신호를 동시에 수신하는 단계에 있어서,
메모리는,
LNA, 믹서, 증폭기, 인버터 체인 및 출력 드라이버를 포함하는 RF 신호 수신부; 및
저항 피드백을 이용한 고속 시리얼 I/O 인터페이스인 BB 신호 수신부를 포함하고,
LNA는 관심 대역에서만 신호를 증폭시키고,
믹서는 두 가지 주파수의 합성과 차를 만들어내는 회로로서, CS 증폭기(Common Source Amplifier)의 로우-패스 필터(low-pass filter)기능을 이용해 주파수의 차만 출력하여 원래의 데이터를 복원하고,
인터버 체인은 믹서 출력 신호를 디지털 신호로 변환하고,
출력 드라이버는 인버터의 출력에 대한 테스트보드 검증을 수행하는
동시 오류-정정 메모리 인터페이스의 데이터 송수신 방법.8. The method of claim 7,
In the step of simultaneously receiving the RF signal and the baseband signal through one channel in the memory,
memory,
an RF signal receiver including an LNA, a mixer, an amplifier, an inverter chain, and an output driver; and
It includes a BB signal receiver, which is a high-speed serial I/O interface using resistance feedback,
LNA amplifies the signal only in the band of interest,
A mixer is a circuit that synthesizes and creates a difference between two frequencies. It uses the low-pass filter function of the CS amplifier (Common Source Amplifier) to output only the difference in frequency to restore the original data,
The inverter chain converts the mixer output signal to a digital signal,
The output driver performs test board verification on the output of the inverter.
A method for sending and receiving data in a simultaneous error-correcting memory interface.
KR1020200069029A 2020-04-17 2020-06-08 Concurrent Error-correction Memory Interface System for LR-DIMM Applications KR102364158B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200046643 2020-04-17
KR1020200046643 2020-04-17

Publications (2)

Publication Number Publication Date
KR20210128874A true KR20210128874A (en) 2021-10-27
KR102364158B1 KR102364158B1 (en) 2022-02-21

Family

ID=78287316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200069029A KR102364158B1 (en) 2020-04-17 2020-06-08 Concurrent Error-correction Memory Interface System for LR-DIMM Applications

Country Status (1)

Country Link
KR (1) KR102364158B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006338533A (en) * 2005-06-03 2006-12-14 Renesas Technology Corp Multilayered bus system having ecc circuit
KR20110127001A (en) * 2010-05-18 2011-11-24 삼성전자주식회사 Memory system with page-based iterative decoding structure and page-based iterative decoding method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006338533A (en) * 2005-06-03 2006-12-14 Renesas Technology Corp Multilayered bus system having ecc circuit
KR20110127001A (en) * 2010-05-18 2011-11-24 삼성전자주식회사 Memory system with page-based iterative decoding structure and page-based iterative decoding method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Gyung-Su Byun et al., (2012.01.01.) 1부* *

Also Published As

Publication number Publication date
KR102364158B1 (en) 2022-02-21

Similar Documents

Publication Publication Date Title
US7954001B2 (en) Nibble de-skew method, apparatus, and system
US8031763B2 (en) Automatic tuning circuit for a continuous-time equalizer
US10482932B2 (en) Voltage reference computations for memory decision feedback equalizers
US20150229272A1 (en) Tri-phase digital polar modulator
US11044123B2 (en) Auto-zero receiver with integrated DFE, VGA and eye monitor
WO2019162814A1 (en) Scalable phased array package
US20100177830A1 (en) Configurable pre-emphasis driver with selective constant and adjustable output impedance modes
US8735184B2 (en) Equalization in proximity communication
KR102364158B1 (en) Concurrent Error-correction Memory Interface System for LR-DIMM Applications
US20070300018A1 (en) Memory System Including a Two-On-One Link Memory Subsystem Interconnection
CN116303191B (en) Method, equipment and medium for interconnecting wafer-to-wafer interfaces
US10826536B1 (en) Inter-chip data transmission system using single-ended transceivers
US10298420B1 (en) System and method to enhance feed-forward equalization in a high-speed serial interface
US7471219B1 (en) Low latency constrained coding for parallel busses
CN110704366A (en) Pin multiplexing device and method based on IDDR and ODDR circuits inside FPGA
US10122122B2 (en) Printed circuit board connector with cross-talk mitigation
US20120034892A1 (en) High-rate wireless receiving apparatus
KR102428297B1 (en) A 3D Reconfigurable Memory I/O Interface using a Quad-band Interconnect
CN207637143U (en) Hard disk backboard
KR20220023605A (en) An interface circuit and a system including same
US10201084B2 (en) Printed circuit board via design
WO2023109580A1 (en) Data processing system and method
CN103891228A (en) Interference suppression method and device
US20150207565A1 (en) Interface circuit for transmitting and receiving signals between electronic devices, and semiconductor memory chip and operation processing device including the same
US20240039595A1 (en) Beam tracking method for mmwave communication and electronic device, electronic device and computer readable storage medium

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant