KR20210122636A - Microstrip isolator and its manufacturing method - Google Patents

Microstrip isolator and its manufacturing method Download PDF

Info

Publication number
KR20210122636A
KR20210122636A KR1020200119492A KR20200119492A KR20210122636A KR 20210122636 A KR20210122636 A KR 20210122636A KR 1020200119492 A KR1020200119492 A KR 1020200119492A KR 20200119492 A KR20200119492 A KR 20200119492A KR 20210122636 A KR20210122636 A KR 20210122636A
Authority
KR
South Korea
Prior art keywords
circulator
via hole
metal layer
ground pad
manufacturing
Prior art date
Application number
KR1020200119492A
Other languages
Korean (ko)
Inventor
안호균
김동영
김해천
임종원
장유진
정현욱
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20210122636A publication Critical patent/KR20210122636A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

The present invention is proposed to solve a problem caused by a via hole for electrically connecting a metal layer on the front side and a metal layer on the back side in a process of manufacturing a microstrip-type isolator on a ferrite substrate. According to the present invention, a manufacturing method capable of manufacturing a microstrip-type isolator without a via hole process and an interconnection process on a ferrite substrate, and a microstrip-type isolator manufactured thereby is provided. Specifically, a circulator part (300) and a via hole part (400) are separately manufactured. The circulator part is formed on a ferrite substrate, and a via hole part for connection with the circulator part is formed on an Si substrate or a GaAs substrate capable of performing a conventional through Si Via hole (TSV) process. Then, a circulator part is mounted on the via hole part through a flip chip bonding process to complete a microstrip-type isolator device. According to the invention, a manufacturing method capable of manufacturing a microstrip-type isolator device without a via hole process and an interconnection process on a ferrite substrate, and a microstrip-type isolator manufactured thereby are provided. Specifically, the circulator part (300) and the via hole part (400) are separately manufactured. The circulator part is formed on a ferrite substrate, and a via hole part for connection with the circulator part is formed on an Si substrate or a GaAs substrate capable of performing a conventional TSV process. Then, the circulator part is mounted on the via hole part through a flip chip bonding process to complete a microstrip-type isolator device.

Description

마이크로스트립형 아이솔레이터 및 그 제조방법 {Microstrip isolator and its manufacturing method}Microstrip isolator and its manufacturing method

본 발명은 S-band, X-band 레이다 등 다양한 주파수에서 동작하는 마이크로스트립형 아이솔레이터의 제조방법 및 그 구조에 관한 것이다. The present invention relates to a method for manufacturing a microstrip type isolator operating at various frequencies, such as S-band and X-band radar, and a structure thereof.

일반적으로 항공기 및 선박에서 사용하는 S-대역 및 X-대역 레이다의 핵심부품인 아이솔레이터(isolator)는 출력단 방향으로 신호의 손실을 최소화하여 안테나로 신호를 전달하고, 반대로, 안테나로부터 오는 신호는 송신부에 전달되지 않도록 이를 차단하는 비가역적 소자이다. In general, an isolator, a core component of S-band and X-band radars used in aircraft and ships, transmits signals to the antenna by minimizing signal loss in the direction of the output terminal. It is an irreversible element that blocks it from being transmitted.

아이솔레이터의 한 가지 유형인 마이크로스트립형 아이솔레이터(microstrip isolator)는 X-band와 같이 높은 주파수에서 고성능 및 소형화를 구현하기 위해 사용된다. 특히, 무선통신 시스템에서 마이크로스트립형 아이솔레이터는 안테나로부터 송신기의 전력증폭기 방향으로 유입되는 역방향 신호 또는 송신신호 반사파를 차단해줌으로써, 역방향 신호 또는 송신신호의 반사파에 의한 전력증폭기 출력단에서의 불필요한 혼변조 현상을 방지하고, 송신단의 성능 안정화를 구현하기 위하여 적용되고 있다.One type of isolator, a microstrip isolator, is used to achieve high performance and miniaturization at high frequencies such as X-band. In particular, in a wireless communication system, the microstrip type isolator blocks the reverse signal or transmitted signal reflected wave flowing from the antenna to the power amplifier of the transmitter. It is applied in order to prevent and stabilize the performance of the transmitter.

도 1~3을 참조하여 종래기술에 따른 광대역 안테나 및 아이솔레이터에 대해 설명한다. 도 1은 종래의 광대역 안테나 구조도이고, 도 2는 종래의 아이솔레이터 평면도, 도 3은 종래의 아이솔레이터 단면도(도 2의 AA' 절단), A broadband antenna and an isolator according to the prior art will be described with reference to FIGS. 1 to 3 . Figure 1 is a conventional broadband antenna structure diagram, Figure 2 is a conventional isolator plan view, Figure 3 is a conventional isolator cross-sectional view (AA' cut in Figure 2),

도 1에서, 아이솔레이터는 페라이트 기판에 제작된 마이크로스트립형 써큘레이터(circulator)의 한쪽 포트(P3)를 박막형 로드저항(load resistor)을 통해 종단처리(termination)하는 구조로 제작되는데, 종단처리를 위해 포트 P3은 기판의 비아홀을 통하여 기판 후면의 금속층(그라운드 금속층)과 연결된다. 도 1에서 써큘레이터의 포트 P1은 송신기 TX에 연결되고 포트 P2는 안테나 ANT에 연결되어, TX로부터의 RF 에너지가 ANT로 전달되고, ANT로부터의 리턴 에너지(returned energy)는 포트 P3을 통해 바이패스시킨다. In FIG. 1, the isolator is manufactured in a structure in which one port P3 of a microstrip type circulator manufactured on a ferrite substrate is terminated through a thin film type load resistor. The port P3 is connected to the metal layer (ground metal layer) on the back side of the substrate through the via hole of the substrate. In FIG. 1 , port P1 of the circulator is connected to transmitter TX and port P2 is connected to antenna ANT, so that RF energy from TX is transferred to ANT, and returned energy from ANT is bypassed through port P3 make it

이러한 마이크로스트립형 아이솔레이터는 페라이트 기판 상에 제작되는게 일반적인데, 그 평면도는 도 2에 나타낸 것과 같다. 페라이트 기판(5)에 써큘레이터 금속층(10)이 형성된다. Port 1과 Port 2가 써큘레이터 금속층(10)에 연결 형성된다. Port 3은 전면에 있는 그라운드(ground) 패드(14)에 연결된다. 이 전면 그라운드 패드(14)는 전면에 있는 그라운드 금속층(전면금속층)의 일부 영역이다. 이 전면 그라운드 패드(14)는 써큘레이터 금속층(10)에 연결된 로드저항, 즉, 박막형 저항(thin film resistor)(12)을 통해 연결된다. 로드저항은 두 개 이상 형성되어 전면 그라운드 패드(14)에 병렬로 연결될 수 있다. 전면 그라운드 패드(14)에는 비아홀(via-hole)(20)이 형성되어 있다. 비아홀(20)은 기판(5)의 전면과 후면을 연결(즉, 전면 그라운드 패드(14)와 후면금속층(도 3의 24)을 연결)하기 위한 것이다. Such a microstrip type isolator is generally manufactured on a ferrite substrate, and its plan view is as shown in FIG. 2 . A circulator metal layer 10 is formed on the ferrite substrate 5 . Port 1 and Port 2 are formed to be connected to the circulator metal layer 10 . Port 3 is connected to the ground pad 14 on the front side. This front ground pad 14 is a partial region of the ground metal layer (front metal layer) on the front side. The front ground pad 14 is connected through a load resistor connected to the circulator metal layer 10 , that is, a thin film resistor 12 . Two or more load resistors may be formed and connected in parallel to the front ground pad 14 . A via-hole 20 is formed in the front ground pad 14 . The via hole 20 is for connecting the front surface and the rear surface of the substrate 5 (ie, connecting the front ground pad 14 and the rear metal layer 24 in FIG. 3 ).

상기 써큘레이터 금속층(10)으로는 Ti/Au, Cu 등의 금속층이 적용되며 두께는 수~수십(예컨대, 1~20) μm로 형성된다. 또한 상기 박막형 저항(12)은 일반적으로 NiCr, TaN 박막층을 Thermal evaporator, E-beam evaporator, Sputter 등의 장비를 활용하여 증착한다. 상기 전면 그라운드 패드(14)는 써큘레이터 금속층(10)과 동일한 재료로 형성될 수 있다.As the circulator metal layer 10 , a metal layer such as Ti/Au or Cu is applied and has a thickness of several to tens (eg, 1 to 20) μm. In addition, the thin film resistor 12 is generally deposited with a NiCr or TaN thin film layer using equipment such as a thermal evaporator, an E-beam evaporator, or a sputter. The front ground pad 14 may be formed of the same material as the circulator metal layer 10 .

도 3의 A-A' 단면도를 보면, 비아홀(20)의 내경 측벽에 내경금속층(22)이 형성되어 있다. 이 내경금속층(22)을 통해 기판(5)의 전면 그라운드 패드(14)와 후면금속층(24)이 전기적으로 연결된다. 여기서 후면금속층(24)은 그라운드용 금속층이다. 후면금속층(24)은 상기 써큘레이터 금속층(10)과 동일한 재료로 형성될 수 있다. Referring to the cross-sectional view taken along line A-A' in FIG. 3 , the inner diameter metal layer 22 is formed on the inner diameter sidewall of the via hole 20 . The front ground pad 14 of the substrate 5 and the rear metal layer 24 are electrically connected through the inner diameter metal layer 22 . Here, the back metal layer 24 is a ground metal layer. The back metal layer 24 may be formed of the same material as the circulator metal layer 10 .

이러한 종래기술에서는, 페라이트 기판(5)의 전면의 전면 그라운드 패드(14)와 후면의 금속층(24)을 연결하기 위한 비아홀(20)이 페라이트 기판에 형성되어야 하며, 형성된 비아홀(20)을 통하여 전면 그라운드 패드(14)와 후면금속층(24)이 연결되도록 금속증착 공정을 이용하여 내경금속층(22)을 형성하여야 한다.In this prior art, a via hole 20 for connecting the front ground pad 14 on the front surface of the ferrite substrate 5 and the metal layer 24 on the rear surface must be formed in the ferrite substrate, and the front surface through the formed via hole 20 . The inner diameter metal layer 22 must be formed using a metal deposition process so that the ground pad 14 and the back metal layer 24 are connected.

그러나, 써큘레이터 및 아이솔레이터 제작 공정에 사용되는 페라이트 기판에 비아홀을 형성하는 것, 그리고 페라이트 기판을 식각(에칭)하는 등 일반적인 반도체 공정을 적용하는 것은 어려운 작업이다. However, it is difficult to apply a general semiconductor process such as forming a via hole in a ferrite substrate used in a circulator and isolator manufacturing process and etching (etching) the ferrite substrate.

한 가지 예로 레이저드릴링(laser drilling) 공정을 적용하여 페라이트 기판 상에 비아홀을 형성할 수 있다. 그러나 레이저드릴링 공정의 경우, 드릴링 후 잔류물이 생성되므로 잔류물이 없는 깨끗하고 매끈한 표면(clean surface, smooth surface)을 얻는 것이 어렵다. 또한 도 3에 나타낸 것과 같이, 비아홀 측벽의 경사 조절(slope control)이 쉽지 않다. 또한, 공정의 최적화 조건을 확립하기가 곤란하며, 공정의 균일도 및 재현성을 확보하기가 어렵다. 아울러, 레이저드릴링 공정, 세정 공정, 상호연결(interconnection) 공정 등, 여러 단계의 공정 스텝들로 인하여 공정 단계가 복잡해지고 비용이 상승하는 문제점이 있다.As an example, a via hole may be formed on a ferrite substrate by applying a laser drilling process. However, in the case of the laser drilling process, it is difficult to obtain a clean and smooth surface without residues because residues are generated after drilling. Also, as shown in FIG. 3 , it is not easy to control the slope of the side wall of the via hole. In addition, it is difficult to establish conditions for optimization of the process, and it is difficult to ensure uniformity and reproducibility of the process. In addition, there is a problem in that the process steps are complicated and the cost is increased due to the process steps of several steps, such as a laser drilling process, a cleaning process, an interconnection process, and the like.

다른 한 가지 예로, 전면 그라운드 패드(14)와 후면금속층(24)과 패키지 상에서 연결된 그라운드 패드 사이를 와이어본딩 방식으로 연결할 수도 있다. 그러나 이 경우, 고주파 영역에서는 와이어로 인한 신호의 간섭 및 손실이 발생하여, X-band 이상의 고주파 영역에는 적용이 부적합하다.As another example, a wire bonding method may be used between the front ground pad 14 and the back metal layer 24 and the ground pad connected on the package. However, in this case, interference and loss of signals due to wires occur in the high-frequency region, making it unsuitable for application to the high-frequency region above the X-band.

상술한 것과 같이 페라이트 기판에 마이크로스트립형 아이솔레이터를 제작하는 공정에서 기판 전면의 금속층(또는 그라운드 패드)과 후면의 금속층을 전기적으로 연결하기 위한 비아홀에 의해 수반되는 문제점을 해결하고자 본 발명을 제안한다. As described above, in the process of manufacturing a microstrip type isolator on a ferrite substrate, the present invention proposes to solve the problem caused by the via hole for electrically connecting the metal layer (or ground pad) on the front side of the substrate and the metal layer on the back side.

과제 해결을 위하여, 본 발명에 따르면 페라이트 기판 상의 비아홀 공정과 상호연결 공정 없이 마이크로스트립형 아이솔레이터 소자를 제작할 수 있는 제조 방법 및 이에 의해 제작된 마이크로스트립형 아이솔레이터가 제공된다. In order to solve the problems, according to the present invention, a manufacturing method capable of manufacturing a microstrip type isolator device without a via hole process and an interconnection process on a ferrite substrate, and a microstrip type isolator manufactured thereby are provided.

이에 따르면, 마이크로스트립형 아이솔레이터의 써큘레이터 파트와 비아홀 파트를 별도로 제작한다. 써큘레이터 파트는 페라이트 기판 상에 형성되며, 이 써큘레이터 파트와의 연결을 위한 비아홀 파트는 기존 공정인 TSV(Through Si Via hole) 공정을 수행할 수 있는 Si 기판 또는 GaAs 기판 등 다른 기판 상에 형성된다. 그리고 상기 써큘레이터 파트를 상기 비아홀 파트에 플립칩 본딩 공정을 통해 탑재하여 상호간에 그라운드 연결이 된 마이크로스트립형 아이솔레이터 소자를 완성한다.According to this, the circulator part and the via hole part of the microstrip type isolator are separately manufactured. The circulator part is formed on a ferrite substrate, and the via hole part for connection with the circulator part is formed on another substrate such as a Si substrate or a GaAs substrate capable of performing the conventional TSV (Through Si Via hole) process. do. Then, the circulator part is mounted on the via hole part through a flip-chip bonding process to complete the microstrip type isolator device in which the ground is connected to each other.

보다 구체적으로, 본 발명의 한 특징에 따른 마이크로스트립형 아이솔레이터 제조방법은, 페라이트 기판의 제1면에 써큘레이터 금속층을 형성하고 제2면에 후면금속층을 형성하고, 상기 써큘레이터 금속층의 포트들 중 하나에 연결되는 제1 그라운드 패드를 형성하여 써큘레이터 파트를 제작하는 단계; 반도체 기판의 제1면에 제2 그라운드 패드를 형성하고 제2면에 후면금속층을 형성하고, 상기 제2 그라운드 패드와 후면금속층을 전기적으로 연결하기 위한 비아홀 및 내경금속층을 형성하여 비아홀 파트를 제작하는 단계; 및 상기 제작된 써큘레이터 파트와 비아홀 파트를 결합하기 위해, 상기 비아홀 파트 위에 상기 써큘레이터 파트를 뒤집어 올려서 상기 써큘레이터 파트의 제1 그라운드 패드와 상기 비아홀 파트의 제2 그라운드 패드를 전기적으로 연결하는 플립칩본딩 단계를 포함한다. More specifically, in the method for manufacturing a microstrip type isolator according to one aspect of the present invention, a circulator metal layer is formed on a first surface of a ferrite substrate and a back metal layer is formed on a second surface of a ferrite substrate, and among the ports of the circulator metal layer manufacturing a circulator part by forming a first ground pad connected to one; A method of manufacturing a via hole part by forming a second ground pad on the first surface of the semiconductor substrate, forming a back metal layer on the second surface, and forming a via hole and an inner diameter metal layer for electrically connecting the second ground pad and the back metal layer step; and flip the circulator part upside down on the via hole part to electrically connect the first ground pad of the circulator part and the second ground pad of the via hole part in order to couple the manufactured circulator part and the via hole part. It includes a chip bonding step.

또한 본 발명의 다른 특징에 따른 마이크로스트립형 아이솔레이터는, 페라이트 기판의 제1면에 형성된 써큘레이터 금속층, 제2면에 형성된 후면금속층, 및 상기 써큘레이터 금속층의 포트들 중 하나에 연결된 제1 그라운드 패드를 포함하는 써큘레이터 파트; 및 반도체 기판의 제1면에 형성된 제2 그라운드 패드, 제2면에 형성된 후면금속층, 그리고 상기 제2 그라운드 패드와 후면금속층을 전기적으로 연결하기 위한 비아홀 및 내경금속층을 포함하는 비아홀 파트를 포함한다. 여기서, 상기 써큘레이터 파트는 상기 비아홀 파트 위에 플립칩 본딩 방식으로 결합되어 상기 써큘레이터 파트의 제1 그라운드 패드와 상기 비아홀 파트의 제2 그라운드 패드가 대면 접합된다.In addition, a microstrip type isolator according to another aspect of the present invention includes a circulator metal layer formed on a first surface of a ferrite substrate, a back metal layer formed on a second surface of a ferrite substrate, and a first ground pad connected to one of the ports of the circulator metal layer. A circulator part comprising; and a via hole part including a second ground pad formed on the first surface of the semiconductor substrate, a back metal layer formed on the second surface, and a via hole and an inner diameter metal layer for electrically connecting the second ground pad and the back metal layer. Here, the circulator part is coupled to the via hole part by a flip-chip bonding method so that the first ground pad of the circulator part and the second ground pad of the via hole part are face-to-face bonding.

이상에서 소개한 본 발명의 개념은 이후에 도면과 함께 설명하는 구체적인 실시예를 통하여 더욱 명확해질 것이다. The concept of the present invention introduced above will be clearer through specific embodiments described later with drawings.

본 발명은 페라이트 기판 상에 비아홀 및 상호연결선(interconnection)을 형성하는 공정 없이 마이크로스트립형 아이솔레이터를 제작함으로써 페라이트 기판의 레이저드릴링으로 인해 일어나는 문제점들을 해결하여, 제조 공정 단계의 단순화 및 제조 공정의 균일도, 재현성 향상을 기대할 수 있으며, 공정 비용의 감축을 실현할 수 있다. The present invention solves the problems caused by laser drilling of a ferrite substrate by manufacturing a microstrip type isolator without a process of forming a via hole and an interconnection on the ferrite substrate, thereby simplifying the manufacturing process step and uniformity of the manufacturing process, Improvement of reproducibility can be expected, and reduction of process cost can be realized.

도 1: 종래기술의 광대역 안테나 구조
도 2: 종래기술의 아이솔레이터 평면도
도 3: 종래기술의 아이솔레이터 단면도(AA')
도 4~도 6: 본 발명에 따른 제조공정 중 써큘레이터 파트(300)의 제조 공정도
도 7a: 써큘레이터 파트(300)의 평면도
도 7b: 써큘레이터 파트(300)의 단면도(AA')
도 8~도 10: 본 발명에 따른 제조공정 중 비아홀 파트(400)의 제조 공정도
도 11: 플립칩 본딩 공정을 통해 완성된 본 발명의 일 실시예의 마이크로스트립형 아이솔레이터의 단면도
도 12: 플립칩 본딩 공정을 통해 완성된 본 발명의 다른 실시예의 마이크로스트립형 아이솔레이터의 단면도Figure 1: Structure of a prior art broadband antenna
Figure 2: A top view of an isolator of the prior art;
Figure 3: Cross-section (AA') of the isolator of the prior art.
4 to 6: a manufacturing process diagram of the circulator part 300 during the manufacturing process according to the present invention
7a : top view of circulator part 300 .
FIG. 7B : sectional view (AA′) of the circulator part 300 .
8 to 10: a manufacturing process diagram of the via hole part 400 during the manufacturing process according to the present invention
11 is a cross-sectional view of a microstrip type isolator according to an embodiment of the present invention completed through a flip-chip bonding process.
12: A cross-sectional view of a microstrip type isolator of another embodiment of the present invention completed through a flip-chip bonding process

본 발명의 이점 및 특징, 그리고 이들을 달성하는 방법은 이하 첨부된 도면과 함께 상세하게 기술된 바람직한 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에 기술된 실시예에 한정되는 것이 아니라 다양한 다른 형태로 구현될 수 있다. 실시예는 단지 본 발명을 완전하게 개시하며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐, 본 발명은 청구항의 기재 내용에 의해 정의되는 것이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the preferred embodiments described in detail below in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments described below and may be implemented in various other forms. The examples are merely provided to completely disclose the present invention and to completely inform those of ordinary skill in the art to which the present invention pertains to the scope of the invention, and the present invention is defined by the claims will be.

또한, 본 명세서에서 사용된 용어는 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것이 아니다. 본 명세서에서, 단수형은 특별히 언급하지 않는 한 복수형도 포함한다. 또한 명세서에 사용된 '포함한다(comprise, comprising 등)'라는 용어는 언급된 구성요소, 단계, 동작, 및/또는 소자 이외의 하나 이상의 다른 구성요소, 단계, 동작, 및/또는 소자의 존재 또는 추가를 배제하지 않는 의미로 사용된 것이다.In addition, the terminology used herein is for the purpose of describing the embodiment and is not intended to limit the present invention. In this specification, the singular also includes the plural unless otherwise specified. Also, as used herein, the term 'comprise (comprise, comprising, etc.)' refers to the presence or absence of one or more other components, steps, operations, and/or elements other than the stated elements, steps, operations, and/or elements. It is used in the sense of not excluding addition.

이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다. 실시예의 설명에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있는 경우에는 그 상세한 설명을 생략한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the embodiment, if a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

본 발명에 따른 마이크로스트립형 아이솔레이터 소자의 제조방법에 대하여 구체적으로 설명한다. 본 발명에 따르면 제조 공정이 크게, 써큘레이터 파트 제조 단계와 비아홀 파트 제조 단계로 구성된다. A method of manufacturing a microstrip type isolator device according to the present invention will be described in detail. According to the present invention, the manufacturing process is largely composed of a circulator part manufacturing step and a via hole part manufacturing step.

도 4~도 6은 써큘레이터 파트를 제조하는 과정을 나타낸다. 4 to 6 show a process of manufacturing the circulator part.

먼저 도 4에서, 일반적으로 마이크로스트립 아이솔레이터 제작에 적용되는 페라이트 기판(50)에 써큘레이터 파트의 특정 포트를 종단처리(termaination) 하기 위한 로드저항 영역에 박막형 저항층(120)을 증착한다. 페라이트 기판(50)은 5Fe2O33M2O3 (M은 Metallic Ion)와 같은 기본 조성(formula)을 가진 물질로, 기본적으로 Ferrimagnetism 특성을 갖는다. 박막형 저항층(120)은 NiCr 또는 TaN 박막일 수 있으며, Thermal evaporator, E-beam evaporator, 또는 Sputter 공정을 통하여 증착될 수 있다.First, in FIG. 4 , a thin film type resistance layer 120 is deposited on a load resistance region for terminating a specific port of a circulator part on a ferrite substrate 50 generally applied to manufacturing a microstrip isolator. The ferrite substrate 50 is a material having a basic formula such as 5Fe 2 O 3 3M 2 O 3 (M is Metallic Ion), and has a ferrimagnetism characteristic. The thin film resistance layer 120 may be a NiCr or TaN thin film, and may be deposited through a thermal evaporator, an E-beam evaporator, or a sputter process.

다음에 도 5에 도시한 바와 같이 상기 페라이트 기판(50)의 써큘레이터 영역에 써큘레이터 금속층(100)을 형성하기 위하여 그리고 로드저항이 연결되는 제1 그라운드 패드(140)(도 2의 전면 그라운드 패드(14)에 해당)를 형성하기 위하여 1차로 금속박막층을 증착한다. 이 금속박막층은 Ti/Cu, TiW/Cu, Ti/Au, Cr/Au 등의 재료를 사용할 수 있다. Next, as shown in FIG. 5 , in order to form a circulator metal layer 100 in the circulator region of the ferrite substrate 50 and a first ground pad 140 to which a load resistor is connected (front ground pad in FIG. 2 ) In order to form (14)), a metal thin film layer is first deposited. The metal thin film layer may be formed of a material such as Ti/Cu, TiW/Cu, Ti/Au, or Cr/Au.

다음, 도 6에서와 같이, 써큘레이터 금속층(100) 및 제1 그라운드 패드(140)를 최종 형성하기 위하여 상기 기판(50) 상에 증착된 상기 금속박막층 상에 전해도금 공정을 이용하여 금속도금층을 형성한다. 이 도금층은 Cu 또는 Au일 수 있으며, 도금층의 두께는 1~20 μm 일 수 있다. 또한, 기판(50)의 후면에 금속박막층을 증착하고 도금층을 형성하여 후면금속층(240)을 만든다. 여기서의 금속박막층과 도금층의 재질은 각각 전면의 금속박막층 및 도금층과 같은 재료의 금속일 수 있다. Next, as shown in FIG. 6 , a metal plating layer is formed using an electrolytic plating process on the metal thin film layer deposited on the substrate 50 to finally form the circulator metal layer 100 and the first ground pad 140 . to form The plating layer may be Cu or Au, and the thickness of the plating layer may be 1 to 20 μm. In addition, a metal thin film layer is deposited on the rear surface of the substrate 50 and a plating layer is formed to form the rear surface metal layer 240 . Here, the metal thin film layer and the plating layer may be made of the same material as the metal thin film layer and the plating layer on the front side, respectively.

상기 공정은 하나의 페라이트 기판에 다수의 써큘레이터 파트를 형성하도록 이루어질 수 있고, 이 경우에는, 형성된 다수의 써큘레이터 파트를 절단(sawing) 공정에서 각기 분리하는 공정이 추가된다. The process may be made to form a plurality of circulator parts on one ferrite substrate, and in this case, a process of separating the formed plurality of circulator parts from each other in a sawing process is added.

마이크로스트립 아이솔레이터를 위한 써큘레이터 파트(300)의 구조를 도 7a, 도 7b에 나타내었다. 도 7a는 아이솔레이터 소자의 평면도, 도 7b는 도 7a의 AA' 단면도이다. The structure of the circulator part 300 for the microstrip isolator is shown in FIGS. 7A and 7B . 7A is a plan view of the isolator element, and FIG. 7B is a cross-sectional view taken along line AA′ of FIG. 7A .

도 7a를 보면, 페라이트 기판(50)에 써큘레이터 금속층(100)이 형성되어 있다. Port 3은 써큘레이터 금속층(100)에 연결된 박막형 저항(120)을 통해 제1 그라운드 패드(140)에 연결되고, 제1 그라운드 패드(140)는 후면금속층(그라운드 금속층)에 연결된다. 그러나 종래와 달리 제1 그라운드 패드(140)에는 비아홀이 없다. 여기서도 제1 그라운드 패드(140)는 전면의 그라운드 금속층(전면금속층)의 일부 영역이다.Referring to FIG. 7A , the circulator metal layer 100 is formed on the ferrite substrate 50 . Port 3 is connected to the first ground pad 140 through the thin film resistor 120 connected to the circulator metal layer 100 , and the first ground pad 140 is connected to the back metal layer (ground metal layer). However, unlike the related art, there is no via hole in the first ground pad 140 . Here again, the first ground pad 140 is a partial region of the front ground metal layer (front metal layer).

도 7a의 AA'선 단면도인 도 7b를 보면 도 3과 달리 제1 그라운드 패드(140)와 후면금속층(240)을 연결하기 위해 도 3에 있던 비아홀이 없음을 알 수 있다. 본 발명에서는 페라이트 기판(50)에 비아홀을 형성하지 않고 별도의 반도체 기판 상에 상기 아이솔레이터 칩을 플립칩 본딩한다. 이에 대한 자세한 설명은 이후에 한다. Referring to FIG. 7B , which is a cross-sectional view taken along line AA′ of FIG. 7A , unlike FIG. 3 , it can be seen that there is no via hole in FIG. 3 to connect the first ground pad 140 and the back metal layer 240 . In the present invention, the isolator chip is flip-chip bonded on a separate semiconductor substrate without forming a via hole in the ferrite substrate 50 . A detailed description of this will be provided later.

다음, 도 8~도 10을 참조하여 비아홀 파트를 제조하는 과정을 설명한다. Next, a process of manufacturing the via hole part will be described with reference to FIGS. 8 to 10 .

도 8에 도시한 바와 같이 페라이트 기판이 아닌 Si 또는 GaAs 등의 반도체 기판(410) 상에 제2 그라운드 패드(420) 형성을 위한 금속박막층을 증착하고 도금 공정을 수행한다. 이 때의 금속박막층은 Al, TiCu, TiW/Cu, Ti/Au, Cr/Au 등일 수 있고, 도금층은 Cu 또는 Au 일 수 있다. 만약 필요하다면, 박막형 저항(로드저항)을 Si 또는 GaAs 기판(410) 상에 형성시킬 수도 있는데, 이 경우 Si 또는 GaAs 기판(300) 상의 로드저항을 통하여 써큘레이터의 특정 포트가 종단처리(termination) 될 수 있다. 이 경우, Si 또는 GaAs 기판(410) 상에 상기 금속박막층을 증착하기 전에 박막형 저항층의 증착 공정이 추가될 수 있다. 박막형 저항층으로는 NiCr 또는 TaN 층이 사용될 수 있다.As shown in FIG. 8 , a metal thin film layer for forming the second ground pad 420 is deposited on a semiconductor substrate 410 such as Si or GaAs rather than a ferrite substrate, and a plating process is performed. At this time, the metal thin film layer may be Al, TiCu, TiW/Cu, Ti/Au, Cr/Au, or the like, and the plating layer may be Cu or Au. If necessary, a thin film resistor (load resistor) may be formed on the Si or GaAs substrate 410. In this case, a specific port of the circulator is terminated through the load resistor on the Si or GaAs substrate 300. can be In this case, before depositing the metal thin film layer on the Si or GaAs substrate 410, a deposition process of the thin film resistance layer may be added. As the thin film resistance layer, a NiCr or TaN layer may be used.

다음에 도 10에 도시한 바와 같이 Si 또는 GaAs 기판(410)을 이용하여 상기 제2 그라운드 패드(420)와 연결되는 비아홀(430)을 형성하기 위하여, 기판(410) 후면의 소정의 영역에 포토레지스트 또는 유전막 기반의 비아홀 패턴을 마스크패턴으로 활용하여, 기판 식각 공정을 수행한다. 예를 들어, GaAs 웨이퍼의 경우, 비아홀 구조 형성을 위한 식각 공정에서는 ICP(Inductive Coupled Plasma) 장비를 활용하여, BCl3/Cl2 가스를 이용한 건식 식각 공정을 통하여 공정이 수행된다. 다른 예로 Si 웨이퍼의 경우, DRIE(Deep Reactive Ion Etch) 장비를 활용하여, SF6 또는 C4F8 가스를 활용한 건식식각 공정을 통하여 수행된다. 여기서 Si 기판 또는 GaAs 기판의 경우 기판의 두께는 50~500 μm일 수 있다. 그러나 Si 또는 GaAs 기판 이외에도 반도체 공정이 용이하게 적용될 수 있으며 낮은 전기전도도와 높은 열전도도를 가진 기판이라면 다른 재료도 사용될 수 있다.Next, as shown in FIG. 10 , in order to form a via hole 430 connected to the second ground pad 420 using a Si or GaAs substrate 410 , a photovoltaic region is formed on the rear surface of the substrate 410 . A substrate etching process is performed by using a resist or dielectric layer-based via hole pattern as a mask pattern. For example, in the case of a GaAs wafer, in an etching process for forming a via hole structure, an inductive coupled plasma (ICP) equipment is used, and the process is performed through a dry etching process using a BCl 3 /Cl 2 gas. As another example, in the case of a Si wafer, using a DRIE (Deep Reactive Ion Etch) equipment, it is performed through a dry etching process using SF 6 or C 4 F 8 gas. Here, in the case of a Si substrate or a GaAs substrate, the thickness of the substrate may be 50 to 500 μm. However, in addition to the Si or GaAs substrate, a semiconductor process can be easily applied, and other materials can be used as long as the substrate has low electrical conductivity and high thermal conductivity.

도 10에 도시한 바와 같이 상기 비아홀(430) 형성을 위한 식각 공정의 수행 후에 비아홀 내경에 금속층(435)을 형성하고, 이 비아홀 내경 금속층(435)과 연결되는 후면금속층(440)을 기판(410)의 후면에 형성한다. 이 후면금속층(440)을 형성하기 위하여 앞에서 언급한 것과 같이 먼저 1차로 금속박막층을 형성하고 나서 이 위에 도금공정을 수행하여 도금층을 2차 형성한다. 이때의 금속박막층은 TiCu, TiW/Cu, Ti/Au, Cr/Au 등일 수 있고, 도금층은 Cu 또는 Au 일 수 있다.As shown in FIG. 10 , after performing the etching process for forming the via hole 430 , a metal layer 435 is formed on the inner diameter of the via hole, and the back metal layer 440 connected to the metal layer 435 with the inner diameter of the via hole is applied to the substrate 410 . ) is formed on the back side of In order to form the back metal layer 440, a metal thin film layer is first formed as described above, and then a plating process is performed thereon to form a second plating layer. In this case, the metal thin film layer may be TiCu, TiW/Cu, Ti/Au, Cr/Au, or the like, and the plating layer may be Cu or Au.

이렇게 하여 비아홀 파트(400)가 제작된다. In this way, the via hole part 400 is manufactured.

도 11은 상기 제작된 페라이트 기판 상의 써큘레이터 파트(300)와 Si 또는 GaAs 기판 상의 비아홀 파트(400)를 결합하는 공정을 나타낸다. 기본적으로 비아홀 파트(400) 위에 써큘레이터 파트(300)를 뒤집어 접합하는 플립칩 본딩(flip-chip bonding) 방식을 적용한다. 그림에서 박막형 저항층은 생략되었다.11 shows a process of coupling the circulator part 300 on the ferrite substrate and the via hole part 400 on the Si or GaAs substrate. Basically, a flip-chip bonding method in which the circulator part 300 is turned over and bonded on the via hole part 400 is applied. In the figure, the thin-film resistive layer is omitted.

구체적으로, 도 11에서와 같이, Si 또는 GaAs 기판(410)에 제작된 비아홀 파트(400)의 전면에 형성된 제2 그라운드 패드(420)에, 상하 뒤집혀(upside down) 올려진 페라이트 기반의 써큘레이터 파트(300)의 전면에 형성된 제1 그라운드 패드(140)이 대면 접합된다. 이로써 써큘레이터 파트(300)의 써큘레이터 금속층(100)의 포트 3이 비아홀 파트(400)의 제2 그라운드 패드(420) 및 비아홀 내경 금속층(435)을 통해 후면금속층(440)에 연결되어 종단처리될 수 있다. Specifically, as shown in FIG. 11 , a ferrite-based circulator placed upside down on the second ground pad 420 formed on the front surface of the via hole part 400 manufactured on the Si or GaAs substrate 410 . The first ground pad 140 formed on the front surface of the part 300 is bonded face to face. As a result, port 3 of the circulator metal layer 100 of the circulator part 300 is connected to the back metal layer 440 through the second ground pad 420 and the via hole inner diameter metal layer 435 of the via hole part 400 and is terminated. can be

도 12는 다른 실시예로서, 마이크로스트립 아이솔레이터 소자 상에 마그넷(magnet)을 부착시키는 응용의 실시예이다. 이 때에 써큘레이터 파트(300)는 앞에서 설명한 것과 동일한 구조로 제작되지만, 비아홀 파트(400')는 그 중앙(엄밀히 말하면, 써큘레이터 파트(300)의 써큘레이터 금속층(100)의 위치)에 마그넷 관통홀(450)이 형성된다. 다른 구성요소는 도 10에 나타낸 비아홀 파트(400)와 동일하다. 그림에서 박막형 저항층은 생략되었다.12 is another embodiment of an application of attaching a magnet on a microstrip isolator element. At this time, the circulator part 300 is manufactured in the same structure as described above, but the via hole part 400 ′ penetrates a magnet in its center (strictly, the position of the circulator metal layer 100 of the circulator part 300). A hole 450 is formed. Other components are the same as the via hole part 400 shown in FIG. 10 . In the figure, the thin-film resistive layer is omitted.

마그넷 관통홀(450)이 형성된 비아홀 파트(400)에 써큘레이터 파트(300)를 뒤집어 올린 다음에, 도 11의 경우와 마찬가지로, 비아홀 파트(400)의 전면에 형성된 제2 그라운드 패드(420)에 써큘레이터 파트(300)의 전면에 형성된 제1 그라운드 패드(140)을 맞대어 접합한다. 그리고 필요에 따라, 써큘레이터 파트(300)의 물리적 지지를 위하여 비아홀 파트(400)와 써큘레이터 파트(300) 사이에 스페이서(260)를 끼운다. 마그넷(250)은, 이와 같이 비아홀 파트(400)와 써큘레이터 파트(300)의 접합 후에 마그넷 관통홀(450)을 통해 써큘레이터 금속층(100)에 부착할 수도 있고, 미리 마그넷(250)을 써큘레이터 파트(300)의 써큘레이터 금속층(100)에 부착해 놓은 후에, 이 써큘레이터 파트(300)를 비아홀 파트(400)에 플립칩 접합할 수도 있다.After turning the circulator part 300 upside down on the via hole part 400 in which the magnet through hole 450 is formed, as in the case of FIG. 11 , on the second ground pad 420 formed on the front surface of the via hole part 400 . The first ground pad 140 formed on the front surface of the circulator part 300 is butt-bonded. And if necessary, the spacer 260 is inserted between the via hole part 400 and the circulator part 300 to physically support the circulator part 300 . The magnet 250 may be attached to the circulator metal layer 100 through the magnet through-hole 450 after the via hole part 400 and the circulator part 300 are bonded in this way, and the magnet 250 is pre-circulated. After being attached to the circulator metal layer 100 of the circulator part 300 , the circulator part 300 may be flip-chip bonded to the via hole part 400 .

지금까지 본 발명의 바람직한 실시예를 통하여 본 발명을 상세히 설명하였으나, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 본 명세서에 개시된 내용과는 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다. 또한 본 발명의 보호범위는 상기 상세한 설명보다는 후술한 특허청구범위에 의하여 정해지며, 특허청구의 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태는 본 발명의 기술적 범위에 포함되는 것으로 해석되어야 한다.Although the present invention has been described in detail through preferred embodiments of the present invention, those of ordinary skill in the art to which the present invention pertains will not change the technical spirit or essential features of the present invention and differ from the contents disclosed in the present specification. It will be understood that the invention may be embodied in other specific forms. It should be understood that the embodiments described above are illustrative in all respects and not restrictive. In addition, the protection scope of the present invention is determined by the claims described below rather than the above detailed description, and all changes or modifications derived from the claims and their equivalent concepts should be interpreted as being included in the technical scope of the present invention. do.

Claims (15)

마이크로스트립형 아이솔레이터를 제조하는 방법으로,
페라이트 기판의 제1면에 써큘레이터 금속층을 형성하고 제2면에 후면금속층을 형성하고, 상기 써큘레이터 금속층의 포트들 중 하나에 연결되는 제1 그라운드 패드를 형성하여 써큘레이터 파트를 제작하는 단계;
반도체 기판의 제1면에 제2 그라운드 패드를 형성하고 제2면에 후면금속층을 형성하고, 상기 제2 그라운드 패드와 후면금속층을 전기적으로 연결하기 위한 비아홀 및 내경금속층을 형성하여 비아홀 파트를 제작하는 단계; 및
상기 제작된 써큘레이터 파트와 비아홀 파트를 결합하기 위해, 상기 비아홀 파트 위에 상기 써큘레이터 파트를 뒤집어 올려서 상기 써큘레이터 파트의 제1 그라운드 패드와 상기 비아홀 파트의 제2 그라운드 패드를 전기적으로 연결하는 플립칩본딩 단계를 포함하는, 마이크로스트립형 아이솔레이터 제조방법.A method of manufacturing a microstrip type isolator, comprising:
manufacturing a circulator part by forming a circulator metal layer on a first surface of the ferrite substrate, a back metal layer on a second surface, and a first ground pad connected to one of the ports of the circulator metal layer;
A method of manufacturing a via hole part by forming a second ground pad on the first surface of the semiconductor substrate, forming a back metal layer on the second surface, and forming a via hole and an inner diameter metal layer for electrically connecting the second ground pad and the back metal layer step; and
A flip chip electrically connecting the first ground pad of the circulator part and the second ground pad of the via hole part by turning the circulator part upside down on the via hole part in order to couple the manufactured circulator part and the via hole part A method of manufacturing a microstrip type isolator, comprising a bonding step. 제1항에 있어서, 상기 써큘레이터 파트 제작 단계의
상기 페라이트 기판은 Ferrimagnetism 특성을 갖는, 마이크로스트립형 아이솔레이터 제조방법.According to claim 1, wherein the circulator part manufacturing step
The ferrite substrate has a ferrimagnetism characteristic, a microstrip type isolator manufacturing method. 제1항에 있어서, 상기 써큘레이터 파트 제작 단계는,
상기 제1 그라운드 패드에 연결된 써큘레이터 금속층의 포트를 종단처리하기 위하여 상기 제1 그라운드 패드와 상기 포트 사이에 전기적으로 연결되는 박막형 저항층을 형성하는 것을 추가로 포함하는, 마이크로스트립형 아이솔레이터 제조방법.According to claim 1, wherein the circulator part manufacturing step,
The method of claim 1, further comprising forming a thin-film resistive layer electrically connected between the first ground pad and the port to terminate a port of the circulator metal layer connected to the first ground pad. 제1항에 있어서, 상기 써큘레이터 파트 제작 단계에서 상기 써큘레이터 금속층과 제1 그라운드 패드를 형성하기 위하여, 써큘레이터 금속층과 제1 그라운드 패드룰 형성할 영역에 각각 1차로 금속박막층을 증착하고, 상기 1차 증착된 금속박막층에 금속도금층을 형성하는 것을 포함하는, 마이크로스트립형 아이솔레이터 제조방법. The method of claim 1, wherein in order to form the circulator metal layer and the first ground pad in the step of manufacturing the circulator part, a metal thin film layer is first deposited on each region where the circulator metal layer and the first ground pad rule are to be formed, A method for manufacturing a microstrip type isolator, comprising forming a metal plating layer on the first deposited metal thin film layer. 제1항에 있어서, 상기 써큘레이터 파트 제작 단계는 하나의 페라이트 기판 상에 다수의 써큘레이터 파트를 형성하도록 수행되고,
이렇게 형성된 다수의 써큘레이터 파트를 절단하여 각기 분리하는 것을 추가로 포함하는, 마이크로스트립형 아이솔레이터 제조방법. According to claim 1, wherein the circulator part manufacturing step is performed to form a plurality of circulator parts on one ferrite substrate,
A method for manufacturing a microstrip type isolator, further comprising cutting and separating the plurality of circulator parts thus formed. 제1항에 있어서, 상기 비아홀 파트 제작 단계에서
상기 반도체 기판은 Si 및 GaAs 중 하나의 재료로 만들어진, 마이크로스트립형 아이솔레이터 제조방법.According to claim 1, In the via hole part manufacturing step
The semiconductor substrate is made of one of Si and GaAs, a microstrip type isolator manufacturing method. 제1항에 있어서, 상기 비아홀 파트 제작 단계에서 상기 반도체기판의 제1면의 제2 그라운드 패드와 제2면의 후면금속층을 형성하기 위하여, 제2 그라운드 패드와 후면금속층을 형성할 영역에 각각 1차로 금속박막층을 증착하고, 상기 1차 증착된 금속박막층에 금속도금층을 형성하는 것을 포함하는, 마이크로스트립형 아이솔레이터 제조방법. The method of claim 1, wherein in the manufacturing step of the via hole part, in order to form a second ground pad on the first surface and a back metal layer on the second surface of the semiconductor substrate, one A method of manufacturing a microstrip type isolator, comprising depositing a metal thin film layer by car, and forming a metal plating layer on the first deposited metal thin film layer. 제1항에 있어서,
상기 비아홀 파트 제작 단계는 상기 써큘레이터 파트의 써큘레이터 금속층에 상응하는 위치에 마그넷 관통홀을 형성하는 것을 추가로 포함하고,
상기 플립칩본딩 단계는 상기 마그넷 관통홀이 형성된 비아홀 파트에 상기 써큘레이터 파트를 뒤집어 올려서 상기 써큘레이터 파트의 제1 그라운드 패드와 상기 비아홀 파트의 제2 그라운드 패드를 대면시켜서 전기적으로 연결하는 것을 포함하는, 마이크로스트립형 아이솔레이터 제조방법.According to claim 1,
The manufacturing of the via hole part further comprises forming a magnet through-hole at a position corresponding to the circulator metal layer of the circulator part,
In the flip chip bonding step, the circulator part is turned upside down on the via hole part in which the magnet through hole is formed, and the first ground pad of the circulator part and the second ground pad of the via hole part are electrically connected to each other , A method for manufacturing a microstrip type isolator. 제8항에 있어서, 상기 써큘레이터 파트를 지지하기 위하여 상기 비아홀 파트와 써큘레이터 파트 사이에 스페이서를 끼우는 것을 추가로 포함하는, 마이크로스트립형 아이솔레이터 제조방법.The method of claim 8 , further comprising sandwiching a spacer between the via hole part and the circulator part to support the circulator part. 페라이트 기판의 제1면에 형성된 써큘레이터 금속층, 제2면에 형성된 후면금속층, 및 상기 써큘레이터 금속층의 포트들 중 하나에 연결된 제1 그라운드 패드를 포함하는 써큘레이터 파트; 및
반도체 기판의 제1면에 형성된 제2 그라운드 패드, 제2면에 형성된 후면금속층, 그리고 상기 제2 그라운드 패드와 후면금속층을 전기적으로 연결하기 위한 비아홀 및 내경금속층을 포함하는 비아홀 파트를 포함하며,
상기 써큘레이터 파트는 상기 비아홀 파트 위에 플립칩 본딩 방식으로 결합되어 상기 써큘레이터 파트의 제1 그라운드 패드와 상기 비아홀 파트의 제2 그라운드 패드가 대면 접합된 것을 특징으로 하는 마이크로스트립형 아이솔레이터.a circulator part including a circulator metal layer formed on the first surface of the ferrite substrate, a back metal layer formed on the second surface, and a first ground pad connected to one of ports of the circulator metal layer; and
A second ground pad formed on the first surface of the semiconductor substrate, a back metal layer formed on the second surface, and a via hole part including a via hole and an inner diameter metal layer for electrically connecting the second ground pad and the back metal layer,
The circulator part is coupled to the via hole part in a flip-chip bonding method so that the first ground pad of the circulator part and the second ground pad of the via hole part are bonded face-to-face. 제10항에 있어서, 상기 써큘레이터 파트의 페라이트 기판은 Ferrimagnetism 특성을 갖는 마이크로스트립형 아이솔레이터.The microstrip type isolator according to claim 10, wherein the ferrite substrate of the circulator part has a ferrimagnetism characteristic. 제10항에 있어서, 상기 써큘레이터 파트는
상기 제1 그라운드 패드에 연결된 써큘레이터 금속층의 포트를 종단처리하기 위하여 상기 제1 그라운드 패드와 상기 포트 사이에 전기적으로 연결되는 박막형 저항층을 추가로 포함하는 마이크로스트립형 아이솔레이터.The method of claim 10, wherein the circulator part
The microstrip type isolator further comprising a thin film resistance layer electrically connected between the first ground pad and the port for terminating a port of the circulator metal layer connected to the first ground pad. 제10항에 있어서, 상기 비아홀 파트의 상기 반도체 기판은 Si 및 GaAs 중 하나의 재료로 만들어진 마이크로스트립형 아이솔레이터.The microstrip type isolator according to claim 10, wherein the semiconductor substrate of the via hole part is made of one of Si and GaAs. 제10항에 있어서,
상기 비아홀 파트는 상기 써큘레이터 파트의 써큘레이터 금속층에 상응하는 위치에 형성된 마그넷 관통홀을 추가로 포함하는 마이크로스트립형 아이솔레이터.11. The method of claim 10,
The via hole part is a microstrip type isolator further comprising a magnet through-hole formed at a position corresponding to the circulator metal layer of the circulator part. 제14항에 있어서, 상기 써큘레이터 파트를 지지하기 위하여 상기 비아홀 파트와 써큘레이터 파트 사이에 끼워진 스페이서를 추가로 포함하는 마이크로스트립형 아이솔레이터.The microstrip type isolator according to claim 14, further comprising a spacer sandwiched between the via hole part and the circulator part to support the circulator part.
KR1020200119492A 2020-04-01 2020-09-16 Microstrip isolator and its manufacturing method KR20210122636A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200039903 2020-04-01
KR1020200039903 2020-04-01

Publications (1)

Publication Number Publication Date
KR20210122636A true KR20210122636A (en) 2021-10-12

Family

ID=78078701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200119492A KR20210122636A (en) 2020-04-01 2020-09-16 Microstrip isolator and its manufacturing method

Country Status (1)

Country Link
KR (1) KR20210122636A (en)

Similar Documents

Publication Publication Date Title
US7045440B2 (en) Method of fabricating radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
US7285841B2 (en) Method of manufacturing signal processing apparatus
US20220005770A1 (en) Integrated structures with antenna elements and ic chips employing edge contact connections
US6756673B2 (en) Low-loss coplanar waveguides and method of fabrication
US8120443B2 (en) Radiofrequency or hyperfrequency circulator
US20240113407A1 (en) Integrated thick film spacer for rf devices
US20020093392A1 (en) Microwave-millimeter wave circuit apparatus and fabrication method thereof having a circulator or isolator
KR20210122636A (en) Microstrip isolator and its manufacturing method
Ozgur et al. Micromachined 28-GHz power divider in CMOS technology
KR20210122637A (en) Microstrip isolator having heatsink and its manufacturing method
JP2000151223A (en) Semiconductor device
US20180155184A1 (en) Bondline for mm-wave applications
CN111463528B (en) Microstrip line filter, preparation method thereof and MEMS (micro-electromechanical system) sensor
EP4106099A1 (en) Millimeter wave components in a glass core of a substrate
US20240154320A1 (en) Antenna apparatus employing coplanar waveguide interconnect between rf components
Kopp et al. Quilt Packaging: A robust coplanar chip-to-chip interconnect offering very high bandwidth
Gao et al. A Novel 3D Silicon-Based MEMS Packaging for Millimeter-Wave Applications
Xu Hybrid X-band power amplifier development for 3D-IC phased array module
KR19980044284A (en) Microwave duplexer and manufacturing method thereof