KR20210121263A - 반도체 적용을 위한 참조 이미지 생성 - Google Patents
반도체 적용을 위한 참조 이미지 생성 Download PDFInfo
- Publication number
- KR20210121263A KR20210121263A KR1020217029867A KR20217029867A KR20210121263A KR 20210121263 A KR20210121263 A KR 20210121263A KR 1020217029867 A KR1020217029867 A KR 1020217029867A KR 20217029867 A KR20217029867 A KR 20217029867A KR 20210121263 A KR20210121263 A KR 20210121263A
- Authority
- KR
- South Korea
- Prior art keywords
- specimen
- reference image
- process performed
- inspection
- device region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title description 27
- 238000000034 method Methods 0.000 claims abstract description 218
- 230000008569 process Effects 0.000 claims abstract description 150
- 230000002950 deficient Effects 0.000 claims abstract description 76
- 230000007547 defect Effects 0.000 claims description 218
- 238000007689 inspection Methods 0.000 claims description 168
- 238000012552 review Methods 0.000 claims description 51
- 238000003860 storage Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 13
- 230000003068 static effect Effects 0.000 claims description 12
- 230000003252 repetitive effect Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 74
- 238000001514 detection method Methods 0.000 description 51
- 238000013461 design Methods 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 25
- 238000012360 testing method Methods 0.000 description 24
- 230000006870 function Effects 0.000 description 11
- 238000012805 post-processing Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 9
- 238000010894 electron beam technology Methods 0.000 description 8
- 230000009897 systematic effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001433 helium-ion microscopy Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 238000013024 troubleshooting Methods 0.000 description 2
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000001198 high resolution scanning electron microscopy Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T19/00—Manipulating 3D models or images for computer graphics
- G06T19/20—Editing of 3D images, e.g. changing shapes or colours, aligning objects or positioning parts
-
- G06T5/005—
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/77—Retouching; Inpainting; Scratch removal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/10—Segmentation; Edge detection
- G06T7/11—Region-based segmentation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10056—Microscopic image
- G06T2207/10061—Microscopic image from scanning electron microscope
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Architecture (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Light Receiving Elements (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 방법 및 시스템이 제공된다. 하나의 시스템은 시편에 대해 실제 시스템에 의해 생성되는 출력을 수신하도록 구성되는 가상 시스템을 포함하며, 각각의 시편 상에는 동일한 타입의 디바이스 구역이 형성되어 있다. 가상 시스템은 적어도 두 개의 실제 시스템에 의해 시편에 대해 생성된 출력에 기반하여 디바이스 구역의 결함 부분을 식별하고, 결함 부분이 식별되었던 디바이스 구역에서 디바이스 구역의 결함 부분을 제거하여 디바이스 구역의 잔류 부분을 생성하도록 구성된다. 또한, 가상 시스템은 제1 시편 상의 적어도 하나의 디바이스 구역 및 제2 시편 상의 적어도 하나의 디바이스 구역의 잔류 부분들에 대해 생성된 출력으로부터 참조 이미지를 생성하도록 구성된다.
Description
본 발명은 전반적으로 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하는 방법 및 시스템에 관한 것이다.
다음의 설명 및 예는 이 섹션에 포함되어 있다고 해서 종래 기술인 것으로 인정되는 것은 아니다.
로직 및 메모리 디바이스와 같은 반도체 디바이스를 제조하는 것은 전형적으로 반도체 디바이스의 다양한 피처 및 다중 레벨을 형성하기 위해 다수의 반도체 제조 공정을 사용하여 반도체 웨이퍼와 같은 기판을 처리하는 것을 포함한다. 예를 들어, 리소그래피는 레티클로부터 반도체 웨이퍼 상에 배열된 레지스트로 패턴을 전사하는 것을 포함하는 반도체 제조 공정이다. 반도체 제조 공정의 추가적인 예는 화학 기계적 연마(chemical-mechanical polishing)(CMP), 에칭, 퇴적, 및 이온 주입을 포함하지만 이에 제한되지는 않는다. 다수의 반도체 디바이스는 단일 반도체 웨이퍼 상의 배열로 제조된 후 다시 개별 반도체 디바이스로 분리될 수 있다.
검사 공정은 반도체 제조 공정 동안의 다양한 단계에서 사용되어 웨이퍼 상의 결함을 검출함으로써 제조 공정에서 보다 높은 수율을 달성하고 따라서 보다 높은 수익을 창출한다. 검사는 IC와 같은 반도체 디바이스를 제조함에 있어 항상 중요한 부분이 되고 있다. 그러나, 반도체 디바이스의 치수가 감소함에 따라, 허용 가능한 반도체 디바이스의 성공적인 제조에 있어 검사는 더욱 더 중요해지는데, 그 이유는 보다 작은 결함들이 반도체 디바이스의 고장을 유발할 수 있기 때문이다.
설계 규칙(design rules)이 수축됨에 따라, 반도체 제조 공정 또한 공정의 수행 능력의 한계에 더 가깝게 운용될 수 있다. 또한, 보다 작아진 설계 규칙에서, 공정으로 인한 장애는 경우에 따라 체계적인 경향을 보일 수 있다. 즉, 공정으로 인한 장애는 설계물 내에서 종종 여러 번 반복되는 미리 결정된 설계 패턴에서 실패하는 경향을 보인다. 공간적으로 체계적이고 전기적으로 관련된 결함을 검출하고 제거하는 것이 중요한데, 그 이유는 이러한 결함을 제거하면 전체적으로 수율에 상당한 영향을 미칠 수 있기 때문이다.
현재 다이-다이(die-to-die) 검사 및 다이-표준 참조 다이(die to standard reference die) 검사와 같은 검사 기법을 사용하여 수행되는 체계적이고 다른 반복적인 결함을 검출하는 데는 여러 가지 단점이 있다. 예를 들어, 다이-다이 검사 기법은 랜덤한 결함을 검출하기 위한 웨이퍼 검사에서는 광범위한 성공을 거두었지만 그 특성상 이러한 검사 기법은 체계적이고 반복적인 결함을 검출할 수는 없다. 특히, 두 개의 테스트 다이를 서로 비교하는 것에 의해서는 두 테스트 다이에서 발생하는 체계적이고 반복적인 결함을 검출할 수는 없다. 표준 참조 다이 검사는 이론적으로는 체계적이고 다른 반복적인 결함을 검출할 수 있지만, 아래에 기술되는 바와 같이, 이러한 기법은 고유한 문제를 가지고 있다.
표준 참조 다이는 현재 표준 참조 이미지를 생성하기 위해 단일 웨이퍼로부터의 단일 다이 또는 다중 다이 정보를 사용하여 생성된다. 예를 들어, 표준 참조 다이를 생성하기 위한 현재의 방법에서, 셋업 웨이퍼(setup wafer)는 검사 시스템을 사용하여 스캔될 수 있다. 하나의 셋업 웨이퍼 상에 형성된 다수의 다이에 대해 생성된 이미지 또는 이미지 데이터는 다이 내 위치의 함수로서 중간값 또는 평균 강도 값과 같은 값을 결정함으로써 결합되어 표준 참조 다이를 생성할 수 있다. 그 후, 표준 참조 다이는 저장 및 검사에 사용될 수 있으며, 검사시 표준 참조 다이는 다른 시편 상의 다이와 비교된다.
다이-표준 참조 다이 검사 기법은 적합한 표준 참조 다이를 획득하는 것이 어려운 경우가 많기 때문에 반도체 제조 관련 분야에서 다이-다이 검사 기법보다 훨씬 적게 채택되어 왔다. 예를 들어, 표준 참조 다이에 결함이 있을 위험이 높으며, 즉, 표준 참조 다이가 셋업 웨이퍼 상에 존재하는 임의의 결함의 영향을 받을 가능성이 높고, 이는 표준 참조 다이를 사용하여 체계적이고 다른 반복적인 결함을 검출하는 능력을 저하시킬 수 있으며, 검사 결과를 전반적으로 왜곡시킬 수 있다. 또한, 비교되는 다이에 대한 출력이 일반적으로 웨이퍼의 동일한 검사 스캔에서 획득되는 다이-다이 검사 기법과는 달리, 다이-표준 참조 다이 기법은 종종 테스트 다이와 표준 참조 다이(또는 테스트 웨이퍼와 표준 참조 웨이퍼) 간의 색상 변동과 같은 차이로 인해 그리고 테스트 다이와 표준 참조 다이 간의 상대적으로 정확한 정렬을 달성할 때의 어려움으로 인해 복잡하다. 또한, 현재 수행되는 단일 셋업 웨이퍼에서만 표준 참조 다이를 생성함으로써 표준 참조 다이를 생성하는 데 사용되는 이미지 또는 이미지 데이터는 웨이퍼-웨이퍼에서 발생할 수 있는 공정 변동을 나타낼 수는 없다. 다시 말해서, 단일 셋업 웨이퍼는 웨이퍼에 걸친 공정 변동을 나타낼 수 있지만, 단일 웨이퍼만을 사용해서는 웨이퍼 제조 동안 발생할 수 있는 임의의 웨이퍼-웨이퍼 공정 변동을 포착하는 것은 불가능하다. 따라서, 웨이퍼 제조 공정에서 어떠한 드리프트(drift)가 존재하는 경우, 표준 참조 다이 검사는 실제로 결함이 아닌 수많은 방해물(웨이퍼 특성의 드리프트)을 검출할 수 있으며, 쓸모 없게 되어 새로운 표준 참조 다이를 생성할 것을 요구할 수 있다.
따라서, 위에서 설명한 하나 이상의 단점을 갖지 않는, 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하는 시스템 및/또는 방법을 개발하는 것이 유리할 것이다.
다양한 실시예에 대한 이하의 설명은 어떠한 방식으로도 첨부된 청구항의 요지를 제한하는 것으로 해석되지 않아야 한다.
일 실시예는 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템에 관한 것이다. 이 시스템은, 실제 시스템에 연결되어, 시편에 대해 실제 시스템에 의해 생성된 출력을 수신하는 가상 시스템을 포함한다. 가상 시스템은 적어도 컴퓨터 시스템과 저장 매체를 포함한다. 가상 시스템은 시편을 내부에 배치할 수 없다. 각 시편에는 동일한 타입의 디바이스 구역이 형성되어 있다. 시편에 대해 실제 시스템에 의해 생성된 출력은 시편 상의 동일한 층에 대한 것이다. 가상 시스템은 시편에 대해 적어도 두 개의 실제 시스템에 의해 생성되는 출력에 기반하여 디바이스 구역의 결함 부분을 식별하도록 구성된다. 가상 시스템은 또한 결함 부분이 식별되었던 디바이스 구역으로부터 디바이스 구역의 결함 부분을 제거하여 디바이스 구역의 잔류 부분을 생성하도록 구성된다. 또한, 가상 시스템은 제1 시편 상의 적어도 하나의 디바이스 구역 및 제2 시편 상의 적어도 하나의 디바이스 구역의 잔류 부분들에 대해 생성된 출력으로부터 참조 이미지를 생성하도록 구성된다. 참조 이미지를 생성하는 데 사용되는 출력은 오직 하나의 실제 시스템에 의해서만 생성된다. 시스템은 본원에 기술되는 바와 같이 추가로 구성될 수 있다.
다른 실시예는 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 컴퓨터 구현 방법에 관한 것이다. 이 방법은 시편에 대해 실제 시스템에 의해 생성된 출력을 수신하는 단계를 포함한다. 각 시편에는 동일한 타입의 디바이스 구역이 형성되어 있으며, 시편에 대해 실제 시스템에 의해 생성된 출력은 시편 상의 동일한 층에 대한 것이다. 이 방법은 또한 적어도 두 개의 실제 시스템에 의해 시편에 대해 생성된 출력에 기반하여 디바이스 구역의 결함 부분을 식별하는 단계를 포함한다. 또한, 이 방법은 결함 부분이 식별되었던 디바이스 구역에서 디바이스 구역의 결함 부분을 제거하여 디바이스 구역의 잔류 부분을 생성하는 단계를 포함한다. 이 방법은 제1 시편 상의 적어도 하나의 디바이스 구역 및 제2 시편 상의 적어도 하나의 디바이스 구역의 잔류 부분들에 대해 생성된 출력으로부터 참조 이미지를 생성하는 단계를 더 포함한다. 이러한 수신, 식별, 제거, 및 생성은 실제 시스템에 연결된 가상 시스템에 의해 수행된다. 가상 시스템은 적어도 컴퓨터 시스템과 저장 매체를 포함한다. 가상 시스템은 시편을 내부에 배치할 수 없다.
이 방법은 본원에 추가로 기술되는 바와 같이 수행될 수 있다. 또한, 이 방법은 본원에 기술되는 임의의 다른 방법(들) 중의 임의의 다른 단계(들)를 포함할 수 있다. 더욱이, 방법은 본원에 기술되는 임의의 시스템에 의해 수행될 수 있다.
추가 실시예는 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 이 컴퓨터 구현 방법은 위에서 기술된 방법의 단계를 포함한다. 컴퓨터 판독 가능 매체는 본원에 기술되는 바와 같이 추가로 구성될 수 있다. 이 컴퓨터 구현 방법의 단계는 본원에 추가로 기술되는 바와 같이 수행될 수 있다. 또한, 프로그램 명령어가 실행 가능한 컴퓨터 구현 방법은 본원에 기술되는 임의의 다른 방법(들) 중의 임의의 다른 단계(들)를 포함할 수 있다.
본 발명의 다른 목적 및 이점은 이하의 상세한 설명을 읽고 첨부된 도면을 참조하면 명백해질 것이다:
도 1은 본원에 기술되는 바와 같이 구성된 시스템의 일 실시예의 측면도를 도시한 개략적인 다이어그램이다.
도 2는 본원에 기술되는 바와 같이 구성된 시스템의 일 실시예의 측면도를 도시한 블럭 다이어그램이다.
도 3은 본원에 기술되는 실시예에 의해 수행될 수 있는, 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 단계의 일 실시예를 도시하는 플로우차트이다.
도 4는 본원에 기술되는 실시예에 의해 생성된 참조 이미지를 사용하여 시편에 대한 공정을 수행하기 위한 단계의 일 실시예를 도시하는 플로우차트이다.
도 5는 본원에 기술되는 하나 이상의 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독 가능 매체의 일 실시예를 도시한 블럭 다이어그램이다.
본 발명이 다양한 변형 및 대안의 형태로 수정될 수 있지만, 그 구체적인 실시예는 도면에서 예로서 도시되고 본원에서 상세히 기술될 것이다. 그러나, 도면 및 그에 대한 상세한 설명은 본 발명을 개시된 특정 형태로 제한하려는 것이 아니라, 그와 반대로 그 의도는 첨부된 청구항에 의해 정의된 본 발명의 사상 및 범위 내에 속하는 모든 변형, 등가물 및 대안을 포함하는 것으로 이해되어야 한다.
도 1은 본원에 기술되는 바와 같이 구성된 시스템의 일 실시예의 측면도를 도시한 개략적인 다이어그램이다.
도 2는 본원에 기술되는 바와 같이 구성된 시스템의 일 실시예의 측면도를 도시한 블럭 다이어그램이다.
도 3은 본원에 기술되는 실시예에 의해 수행될 수 있는, 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 단계의 일 실시예를 도시하는 플로우차트이다.
도 4는 본원에 기술되는 실시예에 의해 생성된 참조 이미지를 사용하여 시편에 대한 공정을 수행하기 위한 단계의 일 실시예를 도시하는 플로우차트이다.
도 5는 본원에 기술되는 하나 이상의 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독 가능 매체의 일 실시예를 도시한 블럭 다이어그램이다.
본 발명이 다양한 변형 및 대안의 형태로 수정될 수 있지만, 그 구체적인 실시예는 도면에서 예로서 도시되고 본원에서 상세히 기술될 것이다. 그러나, 도면 및 그에 대한 상세한 설명은 본 발명을 개시된 특정 형태로 제한하려는 것이 아니라, 그와 반대로 그 의도는 첨부된 청구항에 의해 정의된 본 발명의 사상 및 범위 내에 속하는 모든 변형, 등가물 및 대안을 포함하는 것으로 이해되어야 한다.
본원에서 사용되는 용어 "설계물" 및 "설계물 데이터"는 전반적으로 IC의 물리적 설계물(레이아웃) 및 복잡한 시뮬레이션 또는 간단한 기하학적 및 부울 연산을 통해 물리적 설계물로부터 파생되는 데이터를 지칭한다. 또한, 레티클 검사 시스템에 의해 획득되는 레티클의 이미지 및/또는 그 파생물은 그 설계물에 대한 "프록시"로서 사용될 수 있다. 이러한 레티클 이미지 또는 그 파생물은 설계물을 사용하는 본원에 기술되는 임의의 실시예에서 설계물 레이아웃에 대한 대체물로서 작용할 수 있다. 이러한 설계물은 공동 소유의 2009년 8월 4일 특허 허여된 자파르(Zafar) 등의 미국 특허 번호 제7,570,796호 및 2010년 3월 9일 특허 허여된 쿨카르니(Kulkarni) 등의 미국 특허 번호 제7,676,077호에 기술된 임의의 다른 설계물 데이터 또는 설계물 데이터 프록시를 포함할 수 있으며, 이들 미국 특허는 마치 그 전체가 본원에 기술되는 것처럼 참고로 포함된다. 또한, 설계물 데이터는 표준 셀 라이브러리 데이터, 통합 레이아웃 데이터, 하나 이상의 층에 대한 설계물 데이터, 설계물 데이터의 파생물, 및 전체 또는 부분적인 칩 설계물 데이터일 수 있다.
그러나, 일반적으로 설계물 정보 또는 데이터는 웨이퍼 검사 시스템으로 웨이퍼를 이미징하는 것에 의해서는 생성될 수 없다. 예를 들어, 웨이퍼 상에 형성된 설계물 패턴은 웨이퍼에 대한 설계물을 정확하게 나타내지 못할 수 있으며, 웨이퍼 검사 시스템은 웨이퍼 상에 형성된 설계물 패턴의 이미지를, 웨이퍼에 대한 설계물에 관한 정보를 결정하는 데 그 이미지가 사용될 수 있을 정도의 충분한 해상도로 생성하지 못할 수 있다. 따라서, 일반적으로, 설계물 정보 또는 설계물 데이터는 물리적 웨이퍼를 사용하는 것에 의해서는 생성될 수 없다. 또한, 본원에 기술되는 "설계물" 및 "설계물 데이터"는 설계 공정에서 반도체 디바이스 설계자에 의해 생성되는 정보 및 데이터를 지칭하며, 따라서 임의의 물리적 웨이퍼 상에 설계물을 인쇄하기에 훨씬 앞서 본원에 기술되는 실시예에 사용하기 위해 이용 가능하다.
이제 도면을 참조하면, 도면은 축척대로 도시되고 있지 않다는 것에 주목해야 한다. 특히, 도면의 일부 요소의 축척은 그 요소의 특성을 강조하기 위해 크게 과장되어 있다. 또한, 도면은 동일한 축척으로 도시되고 있지 않다는 것에 주목해야 한다. 유사하게 구성될 수 있는 하나 초과의 도면에 도시된 요소는 동일한 참조 번호를 사용하여 표시되었다. 본원에서 달리 언급되지 않는 한, 기술되고 도시된 임의의 요소는 임의의 적합한 상업적으로 입수 가능한 요소를 포함할 수 있다.
일 실시예는 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템에 관한 것이다. 일 실시예에서, 시편은 웨이퍼를 포함한다. 웨이퍼는 반도체 분야에서 알려진 임의의 웨이퍼를 포함할 수 있다. 일부 실시예가 웨이퍼와 관련하여 본원에서 기술될 수 있지만, 실시예는 이들이 사용될 수 있는 시편에 제한되지는 않는다. 예를 들어, 본원에 기술되는 실시예는 시편에 대해, 예를 들어, 레티클, 평면 패널, 퍼스널 컴퓨터(PC) 보드, 및 다른 반도체 시편에 대해 사용될 수 있다.
이 시스템은, 실제 시스템에 연결되어, 시편에 대해 실제 시스템에 의해 생성된 출력을 수신하는 가상 시스템을 포함한다. 가상 시스템은 하나 이상의 가상 공정을 수행하도록 구성되는 반면 실제 시스템은 하나 이상의 실제 공정을 수행하도록 구성된다. 일반적으로, 본원에서 사용되는 용어 "실제 시스템"은 실제 물리적 시편에 대한 공정, 즉 실제 공정을 수행하거나 또는 실제 물리적 시편을 사용하는 공정, 즉 실제 공정을 수행하는 시스템을 지칭한다. 이와는 대조적으로, 본원에서 사용되는 바와 같은 용어 "가상 시스템"은 실제 물리적 시편을 사용 또는 이와 상호 작용하지 않고, 시편에 대해 공정, 즉 가상 공정을 수행하는 시스템을 지칭한다.
이 시스템은 시편이 실제 시스템 내에 배치되어 있는 동안 그 시편에 대해 하나 이상의 공정을 수행하여 그 시편에 대한 출력을 생성하도록 구성된 실제 시스템을 포함하거나 포함하지 않을 수 있다. 일반적으로, 실제 시스템에 의해 시편에 대해 수행되는 하나 이상의 공정은 검사, 검토, 계측, 테스팅 등과 같은 수율 제어 관련 공정이다. 실제 시스템에 의해 수행되는 공정은 레티클 또는 웨이퍼의 하나 이상의 특성을 변경하는 레티클 또는 웨이퍼 제조 도구에 의해 수행되는 공정을 포함하는 것을 의미하지는 않는다. 예를 들어, 웨이퍼 검사 도구에서 제거된 웨이퍼는 웨이퍼 검사 도구 내부에 배치되었을 때 수행되었던 것과 실질적으로 동일한 특성을 갖게 될 것이다(물론 심각한 문제가 발생하지 않는 한 그러하다). 그러나, 수율 제어 관련 공정이 시편의 하나 이상의 특성을 변경할 수 있는 몇몇 경우가 있을 수 있지만, 변경된 특성은 시편 상에 형성되는 또는 시편과 함께 형성되는 디바이스의 기능을 변경하는 것을 의미하지는 않는다. 예를 들어, 특정 지점의 후속 재배치를 돕기 위해 주사 전자 현미경(scanning electron microscope)(SEM)에 의해 의도적인 "번 마크(burn mark)"가 남겨질 수 있다. 이와는 대조적으로, 제조 도구에서 제거된 웨이퍼는 전형적으로 제조 도구 내부에 배치되었을 때 수행되었던 것과는 다른 특성(물리적, 화학적 등)을 갖게 될 것이며(다시 말하지만 공정 실패와 같은 문제가 발생하지 않는 한 그러하며), 이는 시편 상에 형성되는 또는 시편과 함께 형성되는 디바이스의 특성(들)을 변경시킬 것이다.
실제 시스템은 시편이 실제 시스템 내에 배치되어 있는 동안 그 시편에 대한 공정을 수행하기 때문에, 실제 시스템은 일종의 시편 핸들링 디바이스 또는 서브 시스템(예컨대, 스테이지, 스테이지 구동 모터, 웨이퍼 또는 레티클 처리 로봇 등)을 포함할 것이다. 시편 핸들링 디바이스 또는 서브 시스템은 일반적으로 실제 시스템 내에서 시편의 위치를 제어할 것이다. 이러한 방식으로, 본원에 기술되는 실제 시스템은 물리적 시편 자체에 대한 공정(들)을 수행하도록 구성되며, 이는 본원에 추가로 기술되는 가상 시스템이 물리적 시편을 위해 하나 이상의 기능을 수행할 수 있을지라도 물리적 시편과 상호 작용하지 않는 것과는 대조적이다.
실제 시스템으로 시편에 대한 공정을 수행하면 일반적으로 실제 시스템에 의해 일부 출력(예컨대, 이미지, 데이터, 이미지 데이터, 신호, 이미지 신호 등)이 생성될 것이다. 예를 들어, 공정 중에 실제 시스템의 검출기 또는 센서는 하나 이상의 시편 이미지를 생성할 수 있다. 실제 시스템은 또한 실제 시스템의 하나 이상의 검출기 또는 센서에 의해 생성된 출력에 대해 일부의 기능, 알고리즘, 또는 방법을 수행하는 하나 이상의 컴퓨터 서브 시스템을 포함할 수 있다. 예를 들어, 실제 시스템의 컴퓨터 서브 시스템은 실제 시스템의 검출기에 의해 생성된 출력을 사용하여 시편에 대한 결함 검출을 수행할 수 있다. 그 결함 검출 또는 임의의 다른 기능, 방법, 또는 알고리즘의 결과는 또한 본원에 추가로 기술되는 실제 시스템으로부터 출력될 수 있다. 따라서, 본원에 기술되는 실제 시스템은 다양한 출력을 생성할 수 있으며, 그러한 출력의 모두 또는 일부만이 본원에 추가로 기술되는 바와 같은 가상 시스템에 의해 수신될 수 있다.
일 실시예에서, 실제 시스템은 2개의 동일한 시스템을 포함한다. 예를 들어, 도 1에 도시된 바와 같이, 시스템은 2개의 실제 시스템(100 및 102)을 포함할 수 있다. 이 실시예에서, 2개의 실제 시스템의 각각은 광을 생성하도록 구성된 광원(104)을 포함한다. 실제 시스템은 또한 광원으로부터의 광을 시편(108)으로 유도하도록 구성된 빔 스플리터(106)를 포함한다. 시편(108)은 각 실제 시스템 내에서 스테이지(110)에 의해 지지된다. 시편으로부터 반사, 산란, 회절, 또는 리턴되는 광은 빔 스플리터(106)에 의해 각 실제 시스템 내에 포함된 검출기(112)로 전송될 수 있다. 검출기는 검출기에 의해 검출된 광에 응답하여, 출력, 예를 들어, 이미지, 이미지 데이터, 신호, 또는 임의의 다른 적합한 출력을 생성하도록 구성된다.
검출기의 출력은 각 실제 시스템 내에 포함된 컴퓨터 서브 시스템(114)에 의해 수신될 수 있다. 컴퓨터 서브 시스템(114)은 임의의 적합한 방식으로 각각의 검출기에 연결될 수 있다. 컴퓨터 서브 시스템은 검출기의 출력을 사용하여 시편의 하나 이상의 특성을 결정하도록 구성될 수 있다. 컴퓨터 서브 시스템에 의해 결정되는 하나 이상의 특성은 실제 시스템의 구성과 실제 공정이 수행되는 시편에 따라 달라질 것이다.
따라서, 도 1에 도시된 실제 시스템은 동일한 구성을 가지며, 따라서 동일한 타입의 시스템일 수 있다. 다른 실시예에서, 실제 시스템은 상이한 구성을 갖는 2개의 시스템을 포함한다. 예를 들어, 도 1에 도시된 실제 시스템의 임의의 요소는 다르게 선택될 수 있다. 하나의 그러한 예에서, 실제 시스템은 상이한 타입의 광원을 가질 수 있고, 상이한 시편에 대해 하나 이상의 공정을 수행하도록 구성될 수 있으며, 상이한 검출기를 가질 수 있다. 일반적으로, 가상 시스템에 연결된 실제 시스템은 임의의 수 및 구성의 임의의 타입의 실제 시스템을 포함할 수 있다. 또한, 실제 시스템은 각각 물리적으로 분리된 시스템으로서 구성될 수 있으며, 이는 본원에 추가로 기술되는 바와 같이 다른 하드웨어 또는 소프트웨어에 의해 연결될 수 있다.
주목할 것은 도 1은 본원에 기술되는 실시예에서 가상 시스템에 연결될 수 있는 실제 시스템의 일 구성을 일반적으로 도시하기 위해 본원에 제공된다는 것이다. 분명하게도, 본원에 기술되는 실제 시스템 구성은 본원에 기술되는 시편에 대한 수율 제어 관련 시스템을 설계할 때 정상적으로 수행되는 실제 시스템의 성능을 최적화하기 위해 변경될 수 있다. 또한, 본원에 기술되는 시스템은 캘리포니아주 밀피타스에 소재하는 KLA로부터 상업적으로 입수 가능한 도구와 같은 기존의 실제 시스템을 사용하여 (예컨대, 기존의 실제 시스템에 본원에 기술되는 기능을 추가함으로써) 구현될 수 있다. 대안적으로, 본원에 기술된 실제 시스템은 완전히 새로운 실제 시스템을 제공하도록 "처음부터(from scratch)" 설계될 수 있다.
본원에 기술되는 실시예에서 가상 시스템에 의해 수신되고 사용되는 출력을 생성하는 실제 시스템은 상이한 조합의 실제 시스템을 포함할 수 있다. 그러나, 일반적으로, 본원에 기술되는 실시예의 경우, 적어도 하나의 실제 시스템은 일종의 검사 시스템으로서 구성된다. 예를 들어, 일 실시예에서, 실제 시스템은 적어도 하나의 검사 도구 및 적어도 하나의 다른 도구를 포함한다. 그러한 일 실시예에서, 적어도 하나의 다른 도구는 결함 검토 도구를 포함한다. 다른 그러한 실시예에서, 적어도 하나의 다른 도구는 다른 검사 도구를 포함한다. 추가의 그러한 실시예에서, 적어도 하나의 다른 도구는 전기 테스터를 포함한다. 일부 실시예에서, 적어도 하나의 다른 도구는 결함 검토 도구, 상이한 검사 도구, 및 전기 테스터 중 둘 이상의 조합을 포함한다. 이들 실시예는 본원에 추가로 기술되는 바와 같이 구성될 수 있다.
일 실시예에서, 실제 시스템은 적어도 하나의 레티클 검사 도구를 포함하고, 적어도 하나의 다른 도구는 레티클 결함 검토 도구를 포함한다. 예를 들어, 도 2에 도시된 바와 같이, 실제 시스템은 레티클 검사 도구(200) 및 레티클 결함 검토 도구(202)를 포함할 수 있다. 레티클 검사 도구 및 결함 검토 도구는 광학 기반 도구(들) 및/또는 전자 빔 기반 도구(들)일 수 있다. 또한, 동일한 실제 시스템은 레티클 검사 도구 및 레티클 결함 검토 도구로서 구성될 수 있다. 레티클 검사 도구 및/또는 결함 검토 도구는 임의의 적합한 상업적으로 입수 가능한 시스템을 포함할 수 있다. 또한, 레티클 검사 도구 및/또는 결함 검토 도구는 임의의 종류의 검사 및/또는 검토를 수행하도록 구성될 수 있다. 레티클 검사 도구 및/또는 결함 검토 도구는 하나 또는 다수의 이미징 모드에서 레티클에 대한 출력, 예컨대, 이미지 또는 데이터를 생성하도록 구성될 수 있다.
일부 실시예에서, 실제 시스템은 적어도 하나의 웨이퍼 검사 도구를 포함하고, 적어도 하나의 다른 도구는 웨이퍼 결함 검토 도구를 포함한다. 웨이퍼 검사 및 웨이퍼 결함 검토 도구(들)는 광 기반 도구(들)일 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 실제 시스템은 광학 웨이퍼 검사 시스템(204) 및 광학 웨이퍼 결함 검토 시스템(206)을 포함할 수 있다. 또한, 동일한 실제 시스템은 웨이퍼 검사 도구 및 웨이퍼 결함 검토 도구로서 구성될 수 있다. 광 기반 웨이퍼 검사 도구 및/또는 결함 검토 도구는 Puma 시스템, 29xx 및 39xx 시스템, 그리고 KLA로부터 상업적으로 입수 가능한 SPx, Surfscan 및 Surfimage 시스템과 같은 임의의 적합한 상업적으로 입수 가능한 시스템을 포함할 수 있다. 또한, 광 기반 웨이퍼 검사 도구 및/또는 결함 검토 도구는 암시야(dark field)(DF) 레이저 산란, 협대역 명시야(bright field)(BF), 광대역 BF 등과 같은 임의의 종류의 검사 및/또는 검토를 수행하도록 구성될 수 있다. 광 기반 웨이퍼 검사 및/또는 결함 검토 도구는 또한 광대역 플라즈마(broadband plasma)(BBP) 기반 광원과 같은 임의의 적합한 광원을 포함할 수 있다. 웨이퍼 검사 도구 및/또는 결함 검토 도구는 하나 또는 다수의 이미징 모드에서 웨이퍼에 대한 출력(예컨대, 이미지 또는 데이터)을 생성하도록 구성될 수 있다.
다른 실시예에서, 실제 시스템은 적어도 하나의 웨이퍼 검사 도구 및 웨이퍼 결함 검토 도구를 포함하고, 적어도 하나의 웨이퍼 검사 도구 및 웨이퍼 결함 검토 도구는 전자 빔 기반 도구(들)로서 구성된다. 예를 들어, 도 2에 도시된 바와 같이, 시스템은 e-빔 웨이퍼 검사 도구(208) 및/또는 e-빔 웨이퍼 결함 검토 도구(210)를 포함할 수 있다. 또한, 동일한 실제 시스템은 웨이퍼 검사 도구 및 웨이퍼 결함 검토 도구로서 구성될 수 있다. 전자 빔 기반 웨이퍼 검사 도구 및/또는 결함 검토 도구는 KLA로부터 상업적으로 입수 가능한 eDRxxxx 시스템과 같은 임의의 적합한 상업적으로 입수 가능한 시스템을 포함할 수 있다.
일부 실시예에서, 실제 시스템은 적어도 하나의 계측 도구를 포함한다. 예를 들어, 도 2에 도시된 바와 같이, 실제 시스템은 계측 도구(212)를 포함할 수 있다. 계측 도구는 임의의 적합한 상업적으로 입수 가능한 계측 도구를 포함할 수 있다. 계측 도구는 본원에 기술되는 임의의 시편에 대한 임의의 하나 이상의 특성을 측정하거나 결정하도록 구성될 수 있다. 예를 들어, 계측 도구는 웨이퍼 상의 패터닝된 피처에 대한 임계 치수 또는 임계 치수 균일성을 측정하거나 결정하도록 구성된 산란 계측 시스템으로서 구성될 수 있다. 계측 도구는 일반적으로 계측 도구가 스캔되는 각 위치에서 출력을 생성하는 웨이퍼 또는 레티클에 대한 스캔을 수행하지 않는다는 점에서 검사 도구와는 상이하다. 대신, 계측 도구는 종종 이동-획득-측정 타입 시나리오(move-acquire-measure type scenario)에서 웨이퍼 또는 레티클 상의 하나 또는 제한된 수의 측정 지점에서의 측정을 수행한다. 일부 예에서, 계측 도구는 본원에 기술되는 다른 실제 시스템의 출력 또는 결과에 기반하여 측정을 수행할 수 있다. 예를 들어, 계측 도구는 검사에 의해 검출된 결함에 대한 하나 이상의 특성을 측정하는 데 사용될 수 있다. 이러한 방식의 계측 도구의 제어는 본원에 기술되는 바와 같이 추가로 수행될 수 있다.
추가 실시예에서, 실제 시스템은 적어도 하나의 전기 테스터를 포함한다. 예를 들어, 도 2에 도시된 바와 같이, 실제 시스템은 전기 테스터(214)를 포함할 수 있다. 전기 테스터는 임의의 적합한 상업적으로 입수 가능한 전기 테스팅 시스템을 포함할 수 있다. 전기 테스터는, 웨이퍼와 전기 테스터 사이의 전기적 연결을 수립하기 위해, 시스템의 하나 이상의 요소가 웨이퍼와 같은 시편 상에 형성된 하나 이상의 디바이스 구조물과 접촉하는 접촉 타입 시스템일 수 있다. 대안적으로, 전기 테스터는 테스트 중에 어떤 요소도 웨이퍼와 접촉하지 않는 비 접촉 타입 시스템일 수 있다.
실제 시스템일 수 있는 다양한 특정 도구가 본원에 기술되고 있지만, 본 발명은 이러한 특정 도구에 제한되지는 않음을 이해해야 한다. 예를 들어, 본원에 기술되는 웨이퍼, 레티클, 또는 다른 시편에 대해 하나 이상의 공정을 수행하도록 구성된 임의의 실제 시스템이 실제 시스템 내에 포함될 수 있다고 생각할 수 있다. 하나의 그러한 예에서, 실제 시스템은 또한 장애 분석 도구 및/또는 재료 분석 도구를 포함할 수 있다. 또한, 실제 시스템은 광 기반 도구 및 전자 빔 기반 도구에 제한되지는 않는다. 예를 들어, 실제 시스템은 이온 빔 기반 도구, 예를 들어, 상업적으로 입수 가능한 포커싱된 이온 빔(focused ion beam)(FIB) 시스템, 헬륨 이온 현미경(helium ion microscopy)(HIM) 시스템, 및 2차 이온 질량 분광기(secondary ion mass spectroscopy(SIMS) 시스템을 포함할 수 있다.
이 시스템은 또한, 실제 시스템에 연결되어 실제 시스템에 의해 생성된 출력을 수신하는 가상 시스템을 포함한다. 예를 들어, 도 1에 도시된 바와 같이, 실제 시스템(100 및 102)은 가상 시스템(116)에 연결된다. 일 실시예에서, 실제 시스템의 검출기(112)는 가상 시스템에 연결될 수 있으므로, 그 검출기의 출력은 가상 시스템으로 직접 전송될 수 있다. 이러한 방식으로, 가상 시스템은 검출기의 원시 출력(즉, 데이터, 신호, 또는 다른 처리에 의해 변경되지 않은 출력)을 수신할 수 있다. 추가로 또는 대안적으로, 실제 시스템의 컴퓨터 서브 시스템(114)은 가상 시스템에 연결될 수 있으므로, 이 컴퓨터 서브 시스템은 검출기의 출력 및/또는 컴퓨터 서브 시스템에 의해 생성된 임의의 다른 정보를 가상 시스템에 전송할 수 있다. 가상 시스템은 또한 컴퓨터 서브 시스템, 검출기(들), 및 실제 시스템의 임의의 다른 요소에 연결될 수 있다. 가상 시스템은 본원에 추가로 기술되는 바와 같이 실제 시스템의 임의의 컴포넌트에 연결될 수 있다. 예를 들어, 가상 시스템(116)은 임의의 적합한 전송 매체에 의해 (도 1에서 파선으로 도시된 바와 같이) 컴퓨터 서브 시스템(들)(114)에 연결될 수 있으며, 이러한 전송 매체는 본 기술 분야에서 알려진 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있다.
전술한 바와 같이, 실제 시스템은 다양한 조합의 다양한 상이한 실제 시스템을 포함할 수 있다. 따라서, 실제 시스템으로부터 수신되는 출력은 상이할 수 있고, 실제 시스템의 구성 및/또는 실제 시스템에 의해 시편에 대해 수행되는 실제 공정에 따라 달라질 수 있다. 예를 들어, 이러한 출력은 공간적으로 연속적인 데이터(예컨대, 실제 스캔 시스템에 의해 생성될 수 있음), 공간적으로 분리된 데이터(예컨대, 이동-획득-측정 시스템에 의해 생성될 수 있음), 계측 데이터, 지점 결함 검출 데이터의 매핑을 포함할 수 있다.
가상 시스템은 적어도 컴퓨터 시스템과 저장 매체를 포함한다. 용어 "컴퓨터 시스템"은 본원에서 "컴퓨터 서브 시스템" 용어와 상호 교환가능하게 사용된다. 본원에 기술된 컴퓨터 서브 시스템(들) 또는 시스템(들)의 각각은 퍼스널 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 기기, 인터넷 기기, 또는 다른 디바이스를 포함하는 다양한 형태를 취할 수 있다. 일반적으로, 용어 "컴퓨터 시스템"은 메모리 매체로부터의 명령어를 실행하는 하나 이상의 프로세서를 갖는 임의의 디바이스를 포괄하도록 광범위하게 정의될 수 있다. 컴퓨터 서브 시스템(들) 또는 시스템(들)은 또한 병렬 프로세서와 같은 본 기술 분야에서 알려진 임의의 적합한 프로세서를 포함할 수 있다. 또한, 컴퓨터 서브 시스템(들) 또는 시스템(들)은 독립형 또는 네트워크형 도구로서 고속 프로세싱 및 소프트웨어를 갖는 컴퓨터 플랫폼을 포함할 수 있다. 저장 매체는 본 기술 분야에서 알려지거나 본원에 추가로 기술되는 임의의 적합한 저장 매체를 포함할 수 있다.
가상 시스템이 특정 컴퓨터 구성을 갖는 것으로 도면에 도시되어 있지만, 가상 시스템은 임의의 적합한 컴퓨터와 유사한 구성을 가질 수 있음을 이해해야 한다. 예를 들어, 도 1에 도시된 가상 시스템은 가상 시스템의 프로세서, 메모리, 및 입/출력 컴포넌트만으로 구성될 수 있지만, 사용자 입력을 받을 수 있는 임의의 컴포넌트(예컨대, 키보드, 마우스, 스크린 등)로는 구성되지 않을 수 있다. 이러한 방식으로, 가상 시스템은 일반적으로 독립형 완전 기능 컴퓨터 시스템을 구성하는 모든 컴포넌트를 포함하지는 않을 수 있다. 그러나, 다른 경우에, 가상 시스템은 사용자가 가상 시스템을 직접 사용하여 저장된 임의의 데이터를 사용하는 하나 이상의 기능을 수행할 수 있다는 점에서 완전하게 기능하는 컴퓨터 시스템과 유사할 수 있다. 또한, 둘 이상의 워크스테이션 또는 사용자는 가상 시스템에 동시에, 원격으로, 및/또는 무선으로 액세스할 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 다수의 워크스테이션(118 및 120)은 가상 시스템에 동시에 연결될 수 있다. 이러한 방식으로, 다수의 사용자는 가상 시스템 또는 이에 저장된 데이터에 액세스할 수 있고, 가상 시스템을 사용하여 본원에 추가로 기술되는 하나 이상의 기능을 수행할 수 있다.
가상 시스템은 시편을 내부에 배치할 수 없다. 예를 들어, 가상 시스템은 시편을 위해 하나 이상의 기능을 수행하도록 구성되지만, 가상 시스템은 시편에 대해 하나 이상의 기능을 수행하도록 구성되어 있지는 않다. 대신, 시편을 위한 하나 이상의 기능은 실제 시스템에 의해 시편에 대해 수행된 실제 공정에 의해 생성된 데이터 또는 다른 출력에 대해 수행될 수 있다. 따라서 본원에 기술되는 실제 시스템과는 달리, 가상 시스템은 스테이지, 스테이지에 연결된 모터, 시편 핸들링 디바이스 또는 로봇 등과 같은 임의의 시편 핸들링 기능을 갖지 않을 수 있다. 또한, 가상 시스템은 실제 시스템(들)이 실제 시편에 대한 공정을 수행하도록 하나 이상의 실제 시스템을 제어하도록 구성될 수 있지만, 가상 시스템 자체는 실제 시편에 대한 어떠한 실제 공정도 수행할 수 없다. 그러한 일 실시예에서, 가상 시스템은 가상 검사기(virtual inspector)(VI 또는 VIVA)로서 구성될 수 있다. VI는 일반적으로 검사 서브 시스템에 의해 시편에 대해 생성된 대량의 출력을 저장할 수 있는 컴퓨터 시스템으로 정의될 수 있으며, 그에 따라 출력은 출력의 실시간 획득을 모방하는 방식으로 "재생"될 수 있으며, 이러한 재생 동안 가상 검사는 저장된 출력만을 사용하여 시편에 대해 수행될 수 있다.
가상 시스템과 실제 시스템은 2012년 2월 28일 바스카(Bhaskar) 등에게 특허 허여된 미국 특허 번호 제8,126,255호 및 2015년 12월 29일 두피(Duffy) 등에게 특허 허여된 미국 특허 번호 제9,222,895호에 기술된 바와 같이 추가로 구성될 수 있고, 이들 미국 특허는 마치 그 전체가 본원에 기술된 것처럼 참고로 포함된다.
전술한 바와 같이, 가상 시스템은 시편에 대해 실제 시스템에 의해 생성된 출력을 수신하도록 구성된다. 따라서 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위해 가상 시스템에 의해 본원에 추가로 기술되는 바와 같이 사용되는 출력은 공정이 수행될 때의 시편과 동일한 층이 형성된 시편에 대해 실제 시스템에 의해 생성되는 출력이어야 한다. 이러한 방식으로, 각 시편은 서로 그리고 상기 시편과 동일한 타입이어야 한다. 예를 들어, 각 시편에는 동일한 타입의 디바이스 구역이 형성되어 있으며, 시편에 대해 실제 시스템에 의해 생성된 출력은 시편 상의 동일한 층에 대한 것이다. 그러한 일 예에서, 각 시편은 서로 그리고 상기 시편과 동일한 디바이스 타입 및 층으로 제조되어야 한다.
디바이스 구역은, 시편의 구성에 따라 그리고 생성되는 참조 이미지가 상기 시편에 대한 공정에서 사용되는 방식에 따라, 상이한 타입의 디바이스 구역일 수 있다. 예를 들어, 일 실시예에서, 디바이스 구역은 시편 상의 다이(die)이다. 다른 실시예에서, 디바이스 구역은 시편 상의 필드(field)이다. 추가 실시예에서, 디바이스 구역은 시편 상의 셀(cell)이다. 특히, 본원에서 기술된 바와 같이 생성된 참조 이미지는 검사와 같은 공정에 사용될 수 있다. 검사는 시편 상에 형성되는 디바이스의 구성에 따라, 다양한 방식으로 수행될 수 있다. 예를 들어, 일부의 경우, 시편 상의 디바이스 구역이 큰 구역의 비 반복적인(예컨대, 로직) 피처를 포함하고/하거나 전체 다이 구역이 검사되는 경우, 그 시편에 대해서는 다이-다이 타입 검사가 적합할 수 있다. 다른 예에서, 시편 상의 디바이스 구역이 동일한 설계물을 가진 다수의 필드를 포함하는 경우에, 그 시편에 대해서는 필드-필드 타입 검사가 시편에 적합할 수 있다. 추가 예에서, 다이 내에서 반복되는 동일한 패터닝된 피처를 포함하는 다수의 비교적 작은 구역을 포함하는 시편이나 그 시편 상의 큰 구역에 대해서는 셀-셀 타입 검사가 적합할 수 있다. 이러한 방식으로, 본원에서 사용되는 용어 "디바이스 구역"은 디바이스가 형성되는 시편 상의 구역으로서 정의되며, 이 시편 상의 구역에서는 적어도 다수의 패터닝된 피처가 위치하며, 그리고 이 시편 상의 구역은 어떠한 미리 결정된 빈도로 시편에 걸쳐 반복된다.
본원에 기술되는 참조 이미지는 또한 생성되는 디바이스 구역에 따라 다른 방식으로 지칭될 수 있다. 예를 들어, 디바이스 구역이 다이인 경우, 참조 이미지는 또한 "골든 다이" 이미지 또는 "표준" 참조 다이로 지칭될 수 있다. 위에 기술된 다른 디바이스 구역에 대해 유사한 용어가 사용될 수 있다.
가상 시스템은 시편에 대해 적어도 두 개의 실제 시스템에 의해 생성되는 출력에 기반하여 디바이스 구역의 결함 부분을 식별하도록 구성된다. 예를 들어, 도 3의 단계 300에 도시된 바와 같이, 실제 시스템은 다중 시편 스캔(multi-specimen scan)을 수행하도록 구성될 수 있고, 가상 시스템은 실제 시스템으로부터 다중 시편 스캔 결과의 VIVA 레코딩을 수행할 수 있다. 다시 말해서, 하나 이상의 실제 시스템은 다수의 시편을 스캔하고, 스캔의 결과를 사용하여 결함 검출 공정을 수행하고, 그리고 스캔 및 결함 검출의 결과를 가상 시스템으로 전송할 수 있으며, 가상 시스템은 이 결과를 수신하고 저장할 수 있다. 또한, 본원에 기술되는 참조 이미지를 생성하기에 충분한 수의 시편을 스캔한 후, 이미지, 이미지 데이터, 또는 이미지 신호를 포함하는 이들 스캔의 결과 및 결함 검출 결과는 VIVA에 의해 수신되어 VIVA에 저장될 수 있다. 이러한 방식으로, 본원에 기술되는 식별 및 다른 단계는 충분한 수의 시편이 스캔되고 해당 시편에 대해 생성된 정보가 VIVA에 의해 수신되어 VIVA에 저장될 때까지는 수행되지 않을 수 있다. 이러한 방식으로, 가상 시스템은 다수의 시편 상에서 검출된 결함에 대해 하나 이상의 실제 시스템에 의해 생성된 출력을 수신한다.
본원에 기술되는 참조 이미지 생성을 위해 스캔되는 시편의 수는 스캔되는 디바이스 구역의 수보다 덜 중요할 수 있다(적어도 두 개의 시편이 스캔되는 한 그러하다). 예를 들어, 시편 상의 디바이스 구역의 수는 시편 타입마다 그리고 디바이스 구역의 타입에 따라 달라질 수 있다(예컨대, 다이는 전형적으로 셀보다 훨씬 크다). 일반적으로, 본원에 기술되는 참조 이미지 생성에 사용되는 디바이스 구역의 수는 바람직하게는 본원에 추가로 기술되는 바와 같이 제거되지 않고 바람직하게는 결함성이 거의 또는 전혀 없는 약 10개 내지 20개의 디바이스 구역이다. 다시 말해서, 참조 이미지 생성에 바람직하게 사용되는 "완벽한" 또는 "거의 완벽한" 디바이스 구역의 수는 약 10개 내지 20개이다. 이와 같이, 참조 이미지 생성에 적합한 약 10개 내지 20개의 디바이스 구역을 식별하기 위해, 바람직하게는 적어도 10개 내지 20개(그리고 가능하게는 실질적으로 더 많은) 디바이스 구역이 본원에 기술되는 바와 같이 결함성에 대해 스캔되고 검사된다. 많은 시편에는 적어도 10개 내지 20개의 디바이스 구역이 형성될 수 있고, 그리고, 이론적으로 본원에 기술되는 실시예는 본원에 언급된 바와 같이 임의의 한 시편 상에서 10개 내지 20개의 완벽한 또는 거의 완벽한 디바이스 구역을 찾을 수 있지만, 본원에 기술되는 실시예의 한 가지의 이점은 참조 이미지의 유용성에 대한 시편-시편 변화의 영향을 감소시키는 데 사용될 수 있다는 것이다. 따라서, 하나의 시편 상에서 10개 내지 20개의 완벽한 또는 거의 완벽한 디바이스 구역이 발견될 수 있다고 하더라도, 본원에 기술되는 실시예는 여전히 참조 이미지 생성을 위해 단일 시편의 디바이스 구역만을 사용하지는 않는다.
일반적으로, 시편에 대한 초기 결함 검출을 위해 수행되는 스캔은 하나의 검사 도구에 의해 수행될 수 있지만, 이 데이터를 생성하는 데 둘 이상의 동일한 타입의 검사 도구가 사용될 수 있다. 또한, 단계 300에서 VIVA에 레코딩되는 다중 시편 스캔 결과를 생성하는 검사 도구는 생성된 참조 이미지를 다른 시편에 대해 수행되는 공정에 사용할 동일한 시스템일 수 있다. 실제 시스템(들)은 초기 결함 검출을 위한 스캔을, 실제 시스템 및 시편의 구성에 따라 달라질 수 있는 임의의 적합한 방식으로 수행할 수 있다. 실제 시스템에 의해 생성되고 결함 부분을 식별하기 위해 가상 시스템에 의해 사용되는 출력은 초기 결함 검출을 위해 실제 시스템에 의해 생성된 임의의 결과를 포함할 수 있다. 해당 출력은, 실제 시스템(들)이 단순히 그 출력을 생성하지만 그 출력을 사용하여 결함 검출을 수행하지 않는 경우, 이미지, 이미지 데이터, 이미지 신호, 원시 검출기 출력 등의 출력만을 포함할 수 있다. 예를 들어, 실제 시스템(들)의 검출기에 의해 생성된 모든 출력은 가상 시스템으로 전송될 수 있고, 이 가상 시스템은 해당 출력을 저장하고 해당 출력을 사용하여 시편에 대한 결함 검출을 수행하도록 구성될 수 있다. 이러한 방식으로, 초기 결함 검출은 실제 시스템(들)에 의해 수행될 수 있거나 실제 시스템(들)에 의해 생성된 출력을 사용하여 가상 시스템에 의해 수행될 수 있다. 가상 시스템은 또한 본 기술 분야에서 알려진 임의의 적합한 방식으로 실제 시스템(들)에 의해 생성된 출력을 사용하여 결함 검출을 수행하도록 구성될 수 있다. 실제 시스템이 시편에 대해 초기 결함 검출을 수행하는 경우, 실제 시스템에 의해 생성되고 가상 시스템에 의해 수신되는 출력은 시편에 대한 임의의 이미지, 이미지 데이터, 이미지 신호, 원시 검출기 출력 등과, 시편에 대해 검출된 결함에 대해 생성된 임의의 결과를 포함할 수 있다. 결함에 대해 생성된 결과는 결함 이미지, 결함 좌표, 검사에서 결정된 임의의 결함 특성, 결함 ID 등을 포함할 수 있으며, 본 기술 분야에서 알려진 임의의 적합한 파일 포맷으로 출력될 수 있다.
가상 시스템은 단계 300에서 수신되는 다중 시편 스캔 결과 및 VIVA 레코딩에 기반하여 디바이스 구역의 결함 부분을 식별할 수 있다. 그러나, 본원에 기술되는 실시예의 경우, 본원에 기술되는 다른 단계에서 사용하기 위해 디바이스 구역의 결함 부분이 식별되기 전에 다중 시편 스캔에서 검출된 결함이 확정되거나 확인된다면 더욱 유리할 것이다. 예를 들어, 단계 302에 도시된 바와 같이, 하나의 실제 시스템은 다수의 시편 상에서 검출된 결함에 대해 결함 검토를 수행할 수 있다. 결함 검토는 임의의 적합한 방식으로 수행될 수 있다. 예를 들어, 전형적으로 결함 검토는 광 기반 시스템을 사용하여 광학적으로 검출된 결함에 대해 고해상도 SEM을 사용하여 수행되지만, 실시예는 이러한 실제 시스템에 제한되지는 않는다. 예를 들어, 결함은 다중 시편 스캔에서 광 또는 전자 빔 타입 검사 시스템에 의해 검출될 수 있고, 결함은 고해상도(즉, 검사를 수행한 것보다 높은 해상도) 광 또는 전자 빔 타입 결함 검토 시스템을 사용하여 검토될 수 있다. 이러한 방식으로, 다수의 시편을 검사하여 생성된 스캔 결과는 본원에 기술되는 하나 이상의 실제 시스템에 의해 검토될 수 있다. 또한, 결함 검토는 검출된 결함에 대해 결함 검토 시스템에 의해 생성된 출력을 사용하여 가상 시스템에 의해 수행될 수 있다. 다시 말해서, 결함 검토 시스템은 검출된 결함의 위치를 스캔하고, 스캔의 결과를 가상 시스템으로 전송할 수 있으며, 가상 시스템은 스캔의 결과를 사용하여 결함을 재검출함으로써 검출된 결함이 실제 결함인지의 여부를 확인할 수 있다. 검출된 결함이 실제 결함인지의 여부를 확인하기 위해 결함을 재검출하는 것은 이와는 달리, 본 기술 분야에서 알려진 임의의 방식으로 수행될 수 있다.
가상 시스템은 또한 도 3의 단계 304에 의해 도시된 바와 같이, 추가 검사를 사용하여 다중 시편 스캔 및 VIVA 레코딩에 의해 검출된 결함을 확인할 수 있다. 예를 들어, 초기 다중 시편 스캔 결과를 생성한 검사 도구가 아닌 다른 검사 도구를 사용하여 동일한 다중 시편에 대한 추가 스캔을 수행할 수 있다. 추가 검사 및 초기 검사에 사용되는 검사 도구는 임의의 적합한 방식에서 서로 다를 수 있다. 예를 들어, 검사 도구는 상이한 타입의 검사 도구(예컨대, 광 기반 검사 도구 및 전자 빔 검사 도구)일 수 있다. 검사 도구는 또한 동일한 타입의 검사 도구일 수 있지만 실질적으로 상이한 구성(예컨대, 완전히 상이한 이미징 구성을 갖는 광 기반 검사 도구)을 가질 수 있다. 어쨌든, 가상 시스템은 초기에 생성된 다중 시편 스캔 결과와 함께 추가 검사(304)의 결과를 사용하여, 초기에 검출된 결함이 실제 결함이 아닌 것보다 가능성이 더 높은지를 식별할 수 있다. 예를 들어, 두 개의 상이한 검사에서 동일한 시편 위치에서 결함이 검출되면 실제로 해당 위치에 결함이 존재할 가능성이 높다. 이러한 방식으로, 다수의 시편에 대한 초기 검사 결과는 이 검사 결과를 다른 검사 도구를 사용하여 생성된 검사 결과와 결합하거나 이로 수정하는 방식으로 검토될 수 있다.
다른 옵션에서, 가상 시스템은 추가 검사 결과 외에도 초기 검사 결과에 기반하여 결함 검토(302)를 수행할 수 있다. 예를 들어, 두 검사 결과는 모두 결함 검토를 위한 결함 샘플을 생성하는 데 사용될 수 있으며, 이 결함 샘플은 하나 이상의 실제 시스템에 의해 샘플 내의 결함의 위치에서 결함 검토 스캔을 수행하는 데 사용될 수 있다. 그 후 가상 시스템 또는 결함 검토를 위해 구성된 하나의 실제 시스템은 결함 검토 스캔의 결과를 사용하여 결함 검토를 수행할 수 있다. 결함 검토 스캔의 결과를 사용하여 결함 검토를 수행하는 것은 결함을 재검출하여 검출된 결함이 실제 결함인지의 여부를 확인하는 것을 포함할 수 있다. 이러한 재검출은 본 기술 분야에서 알려진 임의의 적합한 방식으로 수행될 수 있다.
가상 시스템은 또한 다중 시편 스캔 및 VIVA 레코딩에 의해 검출된 결함을 확인하고 전기 테스팅(306)을 사용하여 추가 결함 검출을 수행할 수 있다. 예를 들어, 선택적 단계에서, 하나 이상의 시편은 전기 테스팅으로 전달될 수 있다. 본원에 기술되는 임의의 검사 또는 결함 검토 단계에 의해 시편(들) 상에서 검출된 하나 이상의 결함에 대해 전기 테스팅이 수행될 수 있다. 그러한 일 예에서, 가상 시스템은 전기 테스팅이 수행되는 결함에 대한 샘플을 생성하고, 샘플에 대한 정보를 전기 테스터에 전송할 수 있으며, 이 전기 테스터는 샘플 내의 결함에 대해 전기 테스팅을 수행한다. 그 후 전기 테스터는 임의의 적합한 전기 테스팅을 수행하여 검사 및/또는 검토에 의해 검출된 물리적 결함이 전기적 결함인지(즉, 시편 상에 형성되는 디바이스에 대해 전기적 결함 또는 문제를 유발하는지)를 결정할 수 있다.
전기 테스터는 또한 모든 (또는 적어도 일부의) 시편 상의 모든 디바이스 구역에 대해 전기 테스팅을 수행할 수 있다. 이러한 방식으로, 전기 테스터는 검사에 의해 검출되지 않은 결함으로 인해 유발될 수 있는 전기적 장애를 검출하고 식별할 수 있다. 다시 말해서, 결함이 검사 및/또는 결함 검토에 의해 검출될 수 없을 정도로 시편의 상부 표면 아래로 너무 멀리 떨어져 있는 경우 검사 및/또는 결함 검토 도구에 의해 검출되지 않는 결함이 시편 상에 존재할 수 있다. 이러한 결함은 통상적으로 "매립된" 결함 및 SEM 넌비주얼(non-visual)(SNV)이라고 지칭될 수 있다. 따라서, 전기 테스터는 시편 상의 이전에 검출되지 않은 결함을 검출할 수 있으며, 이러한 결함은 검사에 의해 검출된 임의의 결함에 추가될 수 있다. 따라서, 디바이스 구역의 결함 부분은, 검사에 사용되는 광이나 전자에 미치는 영향에 기반하여 검출된 결함과 시편 상에 형성되는 디바이스의 전기적 기능에 미치는 영향에 기반하여 검출된 결함에 기반하여 식별될 수 있다.
결함에 대해, 초기 검사와, 결함 검토, 2 차 검사, 및 전기 테스팅 중 하나 이상에 의해 생성된 임의의 또는 모든 정보에 기반하여, 가상 시스템은 시편에 대해 적어도 2개의 실제 시스템에 의해 생성된 출력에 기반한 디바이스 구역의 결함 부분을 식별한다. 결함 부분은, 임의의 디바이스 구역에서 결함이 검출되고 바람직하게는 어떤 방식으로 확인된 임의의 부분을 포함할 수 있다.
결함 부분은 시편 및 디바이스 구역 자체에 존재하는 것으로 결정된 결함에 기반한 다양한 특성을 가질 수 있다. 예를 들어, 일부의 경우, 결함 부분은 결함이 위치하는 디바이스 구역 내의 위치로만 식별될 수 있다. 이러한 방식으로, 결함 부분은 그들이 대응하는 결함과 동일한 형상, 사이즈, 구역 등을 가질 수 있다. 다른 경우에, 결함 부분은 그들이 대응하는 결함과는 상이한 구역, 치수, 형상 등을 가질 수 있다. 예를 들어, 일부 디바이스 구역은 디바이스 구역 내에서 반복되는 더 작은 패터닝된 구역 및/또는 디바이스 구역보다 작은 다수의 다른 구역을 포함한다. 이러한 작은 구역, 예컨대, 셀, 메모리 어레이, 로직 구역, 또는 다른 패터닝된 피처 세트 중 하나에서 결함이 발견되면, 해당 결함에 대해 식별된 결함 부분은 그것이 셀, 메모리 어레이, 로직 구역 등인지에 관계없이 전체 구역이 될 수 있다. 이러한 방식으로, 임의의 결함에 대해 식별된 디바이스 구역의 결함 부분은 결함이 위치한 디바이스 구역 내의 전체 구역이 될 수 있고, 그 결함에 의해 영향을 받을 수 있다. 일부의 경우, 결함이 검출되고 바람직하게는 확인된 전체 디바이스 구역은 디바이스 구역의 결함 부분으로서 식별될 수 있다. 예를 들어, 일부의 경우, 전체 셀, 필드, 다이 또는 다른 디바이스 구역에서 만약 결함이 검출되고 바람직하게는 확인된다면, 해당 전체 셀, 필드, 다이 또는 다른 디바이스 구역을 결함 부분으로서 식별하는 것이 유용할 수 있다.
일 실시예에서, 이러한 식별은 적어도 둘 이상의 디바이스 구역의 각각에 대해 개별적이고 독립적으로 수행된다. 예를 들어, 서로 다른 시편 상의 서로 다른 디바이스 구역에서는 서로 다른 결함이 검출될 수 있고, 그러할 가능성이 높을 것이다. 따라서, 각 디바이스 구역의 결함 부분은, 각 디바이스 구역에서 제각기 검출되고, 그리고 바람직하게는 확인된 결함에만 기반하여, 개별적으로 결정될 수 있다. 다시 말해서, 제1 시편 상의 제1 디바이스 구역 내의 결함 부분은 해당 제1 디바이스 구역에서 검출된 결함에만 기반하여 식별될 수 있고, 제1 시편 상의 제2 디바이스 구역 내의 결함 부분은 해당 제2 디바이스 구역에서 검출된 결함에만 기반하여 식별될 수 있고, 그리고 제2 시편 상의 제3 디바이스 구역 내의 결함 부분은 해당 제3 디바이스 구역에서 검출된 결함에만 기반하여 식별될 수 있다. 이러한 방식으로, 결함 부분이 시편들 중 하나의 시편 상의 디바이스 구역들 중 하나의 디바이스 구역에서 식별될 경우, 동일한 시편 및 다른 시편 상의 다른 디바이스 구역들 내의 동일한 구역이 결함 부분으로 자동적으로 식별되지는 않는다.
그러나, 디바이스 구역 내 동일한 위치에서 결함이 반복되는 경우, 일부 디바이스 구역은 다른 디바이스 구역과 동일한 위치 또는 구역에서 결함 부분을 가질 수 있다. 그러나, 본원에 기술되는 실시예는 참조 이미지를 생성하기 위해 디바이스 구역의 비결함 부분을 사용할 것이기 때문에, 적어도 하나의 시편 상의 적어도 하나의 디바이스 구역 내에서 디바이스 구역 내의 각 위치에 대해 적어도 하나의 비결함 인스턴스가 발견되는 것이 바람직하다. 디바이스 구역 내의 각 위치에 대해 이러한 비결함 인스턴스를 찾을 수 없는 경우, 가상 시스템은 하나 이상의 다양한 방법을 사용하여 비결함 샘플을 갖고 있지 않는 임의의 위치에 대해 적절한 신호, 데이터, 또는 정보를 추정하거나 추론할 수 있다.
도 3의 단계 308에 도시된 바와 같이, 가상 시스템은 또한 결함 부분이 식별되었던 디바이스 구역으로부터 디바이스 구역의 결함 부분을 제거하여 디바이스 구역의 잔류 부분을 생성하도록 구성된다. 다시 말해서, 가상 시스템은 결함 부분이 식별되었던 디바이스 구역에서 결함 부분을 제거하여 디바이스 구역의 비결함 부분만을 잔류시킬 수 있다. 일부의 경우, 결함 부분을 제거하는 것은 전체 다이, 필드, 셀 등을 제거하는 것을 포함할 수 있다. 그러나, 결함 부분을 제거하는 것은 결함 부분에 대응하는 디바이스 구역의 부분(들)만을 제거하는 것을 포함할 수 있다. 이러한 방식으로, 서로 다른 디바이스 구역은 서로 다른 제거된 부분 및 서로 다른 잔류 부분을 가질 수 있다.
결함 부분을 제거하는 것은 다수의 상이한 방법으로 수행될 수 있다. 예를 들어, 결함 부분을 제거하는 것은 물리적 시편 상의 결함 부분을 제거하는 것을 의미하는 것이 아니라, 결함 부분에 대해 생성된 임의의 데이터, 신호, 이미지, 정보 등이 본원에 기술되는 추가 단계에서 사용되지 않도록 제거하는 것을 의미한다. 따라서, 결함 부분을 제거하는 것은 다수의 시편에 대해 생성된 모든 데이터, 신호, 이미지, 정보 등에서 결함 부분에 대한 데이터, 신호, 이미지, 정보 등을 삭제하는 것을 포함할 수 있다. 그러나, 결함 부분을 제거한다고해서 반드시 그러한 정보를 삭제하거나 폐기해야 하는 것은 아니다. 예를 들어, 결함 부분을 제거하는 것은 단순히 결함 부분에 대해 생성된 정보를, 참조 이미지를 생성하는 데 사용되지 않는다는 것을 나타내는 방식으로 태깅, 라벨링 등을 수행하는 것을 포함할 수 있다. 이러한 방식으로 데이터 또는 정보를 보존하는 것은, 데이터 또는 정보가 참조 이미지를 생성하는 것과 관련이 없을 수도 있을 것을 포함하여 다른 용도로 사용될 수 있는 경우에 유용할 수 있다.
일 실시예에서, 가상 시스템은 참조 이미지를 생성하는 데 사용되는 시편 상의 디바이스 구역을 선택하도록 구성된다. 이러한 방식으로, 가상 시스템은 참조 이미지 생성에 사용될 다이, 필드, 셀, 또는 다른 디바이스 구역을 선택하도록 구성될 수 있다. 디바이스 구역을 선택하는 것은 디바이스 구역의 잔류 부분에 기반하여 수행될 수 있다. 디바이스 구역을 선택하는 것은 디바이스 구역의 잔류 부분 중 전부 또는 일부만을 선택하는 것을 포함할 수 있다. 다시 말해서, 모든 디바이스 구역의 모든 잔류 부분이 선택되어 참조 이미지 생성에 사용될 수 있거나 잔류 부분 중 일부만이 참조 이미지 생성에서 제거될 수 있다. 또한, 디바이스 구역을 선택하는 것은 디바이스 구역 중에서 참조 이미지 생성에 사용될 잔류 부분을 선택하는 것을 포함할 수 있다. 다시 말해서, 전체 디바이스 구역이 참조 이미지 생성에서 제거될 수 있다. 예를 들어, 디바이스 구역 중 일부만이 실질적으로 작은 잔류 부분을 갖는 경우, 가상 시스템은 전반적인 결함성으로 인해 제한된 잔류 부분이 왜곡되거나 그렇지 않으면 참조 이미지에 적합하지 않을 수 있기 때문에 이러한 디바이스 구역이 참조 이미지 생성에 사용되지 않는 것이 바람직하다고 결정할 수 있다. 유사한 방식으로, 디바이스 구역이, 자신의 잔류 부분에 관계없이, 심각한 결함성을 보이는 다른 디바이스 구역 근처에 위치하는 경우, 이웃하는 또는 인근의 디바이스 구역의 결함성으로 인해 해당 디바이스 구역이 왜곡될 수 있거나 그렇지 않으면 참조 이미지 생성에 적합하지 않을 수 있기 때문에 해당 디바이스 구역은 참조 이미지 생성을 위해 선택되지 않을 수 있다. 이러한 방식으로, 디바이스 구역은 자신의 결함성 또는 잔류 부분뿐만 아니라 그 부근의 디바이스 구역의 결함성 또는 잔류 부분에 기반하여 참조 이미지 생성을 위해 선택될 수 있다. 유사한 방식으로, 가상 시스템은 디바이스 구역이 위치하는 시편의 전체적인 결함성에 기반하여 디바이스 구역을 선택할 수 있다. 예를 들어, 전체 시편 상의 디바이스 구역이 (예컨대, 다른 시편과 비교하거나 해당 시편 상의 디바이스 구역의 잔류 부분에 기반하여) 비정상적으로 높은 결함성을 보이는 경우, 해당 시편 상의 모든 디바이스 구역은, 비록 디바이스 구역 중 일부가 정상적인 결함성을 나타낸다고 할지라도, 가상 시스템에 의해 선택되지 않을 수 있다.
이러한 일 실시예에서, 이러한 선택은 사용자에게 디바이스 구역에 대한 정보를 표시하고 사용자로부터 수신된 입력에 기반하여 디바이스 구역을 선택하는 것을 포함한다. 예를 들어, 사용자는 다수의 시편에 대해 생성된 검사 결과 및 다른 결과로부터 참조 이미지 생성에 사용되는 다이와 같은 디바이스 구역을 선택할 수 있다. 정보는 임의의 적합한 방식으로 사용자에게 표시될 수 있고, 가상 시스템은 사용자로부터의 입력을 임의의 적합한 방식으로 수신할 수 있다. 그러한 일 예에서, 가상 시스템은 디바이스 구역의 어느 부분이 잔류 부분이고 어느 부분이 제거되었는지를 도시하는 일부 라벨링 또는 표시와 함께 하나 이상의 디바이스 구역 및/또는 시편의 맵을 생성할 수 있다. 라벨 또는 표시는, 예를 들어, 어떤 위치 또는 구역이 잔류 부분에 포함되고 어느 위치 또는 구역이 제거된 부분에 있는지를 나타내는 색상을 포함할 수 있다. 이러한 맵은 또한 다수의 시편 중 임의의 시편에 대해 실제 시스템 및/또는 가상 시스템의 임의의 것에 의해 생성된 임의의 다른 데이터 또는 정보와 함께 표시될 수도 있다. 그 후, 사용자는 표시된 정보 및 임의의 이용 가능한 입력 디바이스(예컨대, 터치스크린, 마우스, 키보드 등)를 사용하여 어느 잔류 부분이 참조 이미지 생성에 사용될지 및/또는 그렇지 않은지를 나타낼 수 있다. 이러한 방식으로, 참조 이미지 생성에 사용되는 잔류 부분은 사용자에 의해 선택되고/되거나 거부된 부분에 기반하여 추가로 제한될 수 있다.
따라서, 본원에 기술되는 실시예는 참조 이미지 생성을 위해 현재 사용되는 방법 및 시스템과는 상이한데, 그 이유는, 현재 사용되는 시스템 및 방법과는 달리, 본원에 기술되는 실시예가 하나의 시편 또는 시편들에서 생성된 이미지로부터 참조 이미지를 맹목적으로 생성하지 않기 때문이다. 다시 말해서, 현재 사용되는 참조 이미지 생성 방법 및 시스템의 한 가지 문제는 시편 데이터를 사용하여 참조 이미지를 맹목적으로 생성한다는 것이다. 따라서, 많은 결함 디바이스 구역에서 생성된 이미지는 참조 이미지를 생성하는 데 사용될 수 있으며, 이는 참조 이미지의 그레이 레벨을 이동시킬 수 있다. 또한, 디바이스 개발 및 생산의 램프 업 단계에서 새로운 검사 공정을 위한 참조 이미지가 생성되는 경우가 종종 있다. 제조 공정이 램프 업 단계에 있기 때문에 제조 공정에 의해 생산되는 대부분의 시편은 실질적으로 상당한 수와 타입의 결함을 가질 수 있다. 따라서, 그러한 시편에 대한 최종 테스트를 통과할 수 있는 디바이스 구역은 드물고 사실상 식별이 곤란할 수도 있다. 이 상황에서, 참조 이미지에 적합한 "완벽한" 양호한 디바이스 구역을 생성하는 것은 어려운 작업이다. 이와는 달리, 결함 디바이스 구역에서 생성된 참조 이미지는 쓸모 없게 될 것이며, 이는 또한 오늘날 참조 이미지 타입 검사가 널리 채택되지 않는 이유 중 하나이기도 하다.
가상 시스템은 제1 시편 상의 적어도 하나의 디바이스 구역 및 제2 시편 상의 적어도 하나의 디바이스 구역의 잔류 부분들에 대해 생성된 출력으로부터 참조 이미지를 생성하도록 추가로 구성된다. 이러한 방식으로, 참조 이미지는 서로 다른 시편 상의 적어도 하나의 디바이스 구역으로부터 생성될 것이다. 참조 이미지 생성에 사용되는 다른 시편 상의 디바이스 구역은 시편 상의 동일한 구역에 위치할 필요가 없다. 예를 들어, 한 시편 상의 한 디바이스 구역은 시편의 중앙에 위치할 수 있고 다른 시편 상의 다른 디바이스 구역은 시편의 가장자리 근처에 위치할 수 있다. 또한, 참조 이미지 생성에 사용되는 디바이스 구역은 바람직하게는 서로 다른 시편 상의 적어도 하나의 디바이스 구역을 포함하지만, 이 디바이스 구역은 두 개의 서로 다른 시편 상의 둘 이상의 디바이스 구역을 포함할 수 있다. 예를 들어, 디바이스 구역은 결함성으로 인해 제거되지 않은 임의의 디바이스 구역을 포함할 수 있다.
따라서, 본원에 기술되는 참조 이미지 생성은 참조 이미지 생성을 위해 현재 사용되는 방법 및 시스템에 비해 몇 가지 이점을 갖는다. 예를 들어, 참조 이미지는 다수의 시편 정보에 기반하여 생성되기 때문에, 참조 이미지 생성은 시편-시편 변동을 커버할 수 있다. 또한, 참조 이미지 생성 이전에 본원에 기술되는 디바이스 구역의 결함 부분(예컨대, "녹아웃"되는 결함 다이 및 장애 다이)을 식별하고 제거하면, 결함 픽셀이 포함되고 참조 이미지에 영향을 미칠 위험이 최소화된다. 실시예의 추가적인 이점이 본원에서 더 기술된다.
단계 310에 도시된 바와 같이, 가상 시스템은 디바이스 구역의 잔류 부분으로부터 참조 이미지를 생성하도록 구성된다. 참조 이미지를 생성하는 데 사용되는 출력은 오직 하나의 실제 시스템에 의해서만 생성된다. 참조 이미지를 생성하는 것은 잔류 구역에서의 임의의 출력을 사용하여 디바이스 구역 내에서 위치별 기준으로 중간값 또는 평균을 결정하는 것과 같은 임의의 적합한 방식으로 전류 부분에 대해 생성된 출력을 결합하는 것을 포함할 수 있다. 예를 들어, 디바이스 구역의 임의의 잔류 부분의 위치 x, y에서 생성된 임의의 출력으로부터 디바이스 구역의 위치 x, y에 대해 중간값 또는 평균이 생성될 수 있다. 참조 이미지를 생성하는 데 사용되는 출력은 하나의 실제 시스템에 의해 생성된 이미지 데이터 또는 이미지 신호일 수 있다. 이러한 방식으로, 디바이스 구역의 잔류 부분과 참조 이미지 생성을 위해 선택된 디바이스 구역의 잔류 부분에 따라, 참조 이미지 생성에 이용 가능한 디바이스 구역의 상이한 위치에 대해 상이한 수의 샘플이 있을 수 있다. 참조 이미지는 디바이스 구역 내에서 위치별 기준으로 생성될 것이므로, 위치 당 상이한 수의 샘플은, 위치 당 충분한 수의 샘플, 예컨대, 위치 당 10개 내지 20개의 샘플이 존재하는 한, 참조 이미지에 영향을 주지 않아야 한다.
참조 이미지를 생성하는 데 사용되는 출력은 바람직하게는 다수의 시편에 대해 참조 이미지를 사용하여 공정을 수행할 실제 시스템에 의해서만 생성된 출력이 된다. 예를 들어, 참조 이미지가 검사 공정을 위해 생성된 경우, 다수의 시편에 대한 초기 검사 또는 임의의 2 차 검사는 바람직하게는 본원에 기술되는 바와 같이 생성된 참조 이미지를 사용할 검사 도구를 사용하여 수행된다. 따라서, 다른 도구(예컨대, 결함 검토 도구, 전기 테스터 등)에 의해 다수의 시편에 대한 출력이 생성되더라도, 참조 이미지를 생성하는 데 사용되는 출력은 바람직하게는 다수의 시편에 대해 참조 이미지로 검사 공정을 수행할 검사 도구에 의해서만 생성된 출력이 된다.
일부 실시예에서, 가상 시스템은 시편에 대해 수행되는 공정을 위한 레시피에 참조 이미지를 저장하도록 구성된다. 본원에서 "레시피"는 시편에 대한 공정을 수행하는 데 도구 또는 시스템에 의해 사용될 수 있는 명령어 세트로 정의된다. 가상 시스템은 레시피에 참조 이미지를 다수의 상이한 방식으로 저장할 수 있다. 예를 들어, 가상 시스템은 레시피 자체에 실제 참조 이미지를 저장할 수 있다. 다른 예에서, 가상 시스템은 레시피를 사용하는 공정의 수행 전 또는 수행 중에 참조 이미지에 액세스하는 데 사용될 수 있는 정보(예컨대, 파일 이름 및 저장 위치)를 레시피에 저장할 수 있다. 가상 시스템은 또한 참조 이미지 및/또는 레시피를 다수의 상이한 위치에 저장할 수 있다. 예를 들어, 가상 시스템은 레시피 및/또는 참조 이미지를, 가상 시스템 자체에, 가상 시스템에 연결된 다른 저장 매체에, 참조 이미지를 사용하여 공정을 수행할 실제 시스템의 저장 매체 또는 컴퓨터 시스템 등에 저장할 수 있다.
따라서, 본원에 기술되는 실시예에 의해 수행되는 참조 이미지 생성은 참조 이미지 생성을 위해 현재 사용되는 방법 및 시스템과는 다수의 중요한 방식에서 상이하다. 예를 들어, 본원에 기술되는 참조 이미지 생성은, 오직 하나의 시편에 대한 정보에 기반하여 수행되는 현재 가장 많이 사용되는 참조 이미지 생성과는 달리, 다수의 시편에 대한 정보에 기반하고 있다. 다른 예에서, 본원에 기술되는 참조 이미지 생성은 참조 이미지 생성 전에 디바이스 구역의 결함 부분(심지어는 검사에 의해 검출되었거나 검사에 의해 누락되었거나 전기 테스팅에 의해 검출되었던 결함으로 인해 전기 테스팅에 실패한 전체 결함 다이 및/또는 전체 다이)을 제거할 것이다. 추가 예에서, 본원에 기술되는 가상 시스템은 사용자가 다수의 시편으로부터 참조 이미지 생성을 위한 디바이스 구역을 선택할 수 있도록 구성될 수 있다. 추가 예에서, 본원에 기술되는 실시예에 의해 생성된 참조 이미지는 레시피 기반인 반면, 현재 사용되는 참조 이미지는 시편 기반이다. 다시 말해서, 본원에 기술되는 참조 이미지는 참조 이미지를 사용하여 공정을 수행하는 데 사용되는 레시피에 특정한 반면 현재 사용되는 방법 및 시스템에 의해 생성된 참조 이미지는 참조 이미지를 생성하는 데 사용되는 시편에 특정한 것이다.
다른 실시예에서, 참조 이미지를 사용하여 시편에 대해 수행되는 공정은 검사 공정이다. 이러한 검사 공정은 디바이스 구역이 다이인 경우 VIVA 기반 "골든 다이" 검출이라고 지칭될 수 있다. 본원에 기술되는 실시예는 KLA에서 상업적으로 입수 가능한 BBP 기반 검사 도구와 같은 고급 검사 또는 다른 이미징 도구에 의해 생성된 이미지와 함께 VIVA를 사용하여 "완벽한 골든" 이미지를 생성할 수 있기 때문에 유리하다. 이러한 방식으로 생성된 참조 이미지는 VIVA에 저장될 수 있으며, 검사 참조로서 사용하기 위해 이용 가능할 수 있다. 검사는 VIVA상에서 수행될 수 있으며, 예컨대, 검사 도구가 검사 중인 시편에 대해 생성된 출력을 VIVA로 전송하도록 하여 저장된 참조 이미지를 사용하여 검사를 수행하게 할 수 있다. 검사는 또한 검사 도구 상에서 수행될 수 있고, 예컨대, VIVA가 검사에 사용하기 위해 검사 도구로 참조 이미지를 전송하도록 함으로써 수행될 수 있다. VIVA에 저장된 참조 이미지와 함께 작동할 수 있는 추가적인 후처리 및 검출을 사용하여 결함 검출을 위한 최상의 성능을 얻을 수 있다. 이러한 일부의 후처리 및 검출은 본원에서 추가로 기술된다. 그러나, VIVA에 저장된 참조 이미지와 함께 수행되는 검사에 사용되는 후처리 및 검출은 본 기술 분야에서 알려진 임의의 적합한 후처리 및 검출 적용예를 포함할 수 있다. 다시 말해서, 본원에서 기술되는 참조 이미지는 사용 가능한 검사의 타입에 제한되지는 않는다.
도 4는 시편 검사를 위해 본원에 기술되는 바와 같이 생성된 참조 이미지를 사용하기 위한 일 실시예를 도시한 것이다. 단계 400에 도시된 바와 같이, 검사 공정은 타겟 이미지 수집 및 처리를 포함할 수 있다. 예를 들어, 검사 도구는 시편을 스캔하여 시편에 대한 이미지 또는 다른 출력을 생성함으로써 시편에 대한 타겟 이미지를 수집할 수 있다. 단계 400에서 수행되는 처리는 결함 검출 전에 검출기(들)에 의해 생성된 원시 출력 또는 이미지에 대한 검사 공정에서 수행될 수 있는 임의의 처리를 포함할 수 있다.
그러한 일 실시예에서, 검사 공정은 검사 공정에서 시편에 대해 생성된 모든 타겟 이미지가 참조 이미지에 다시 매핑되는 정적 이미지 리매핑(static image remap)을 수행하는 것을 포함한다. 예를 들어, 도 4의 단계 402에 도시된 바와 같이, 검사 공정은 정적 이미지 리매핑(402)을 포함할 수 있다. 이 정적 이미지 리매핑 현재 사용되는 검사 공정과는 상이하며, 본원에 기술되는 실시예에 특정 이점을 제공한다. 예를 들어, (KLA로부터 상업적으로 입수 가능한 일부 검사 도구에 의해 사용되는 다중 다이 자동 임계치(multi-die auto-thresholding)(MDAT) 알고리즘과 같은 결함 검출 알고리즘에 의해 수행되는) 자동 임계치 타입 결함 검출의 경우, 정적 이미지 리매핑은 모든 공정 변동을 핸들링할 수 있다. 특히, 공정 변동 및 사소한 공정 변경은 검사 공정 중에 시편을 스캔하여 생성된 출력의 배경 그레이 레벨을 변경할 수 있으며, 이는 결함 검출에 대한 일반적인 문제를 제시하며, 예컨대, 공정 변동 및 사소한 공정 변경으로 인해 결함으로 잘못 검출될 수 있는 시편의 변동이 유발될 수 있다. 따라서, 정적 이미지 리매핑은 이러한 공정 변동 및 공정 변경을 핸들링할 수 있기 때문에 참조 이미지 타입 검사에 유리할 수 있다. 즉, 본원에 기술되는 참조 이미지 타입 검사의 경우, 참조 이미지가 정적이므로 공정 변동을 고려하여 타겟 이미지만이 다시 매핑된다. 정적 이미지 리매핑 단계는 테스트 이미지를 참조 이미지로 다시 매핑하는 것을 포함할 수 있으며, 이는 본 기술 분야에서 알려진 임의의 적합한 방식으로 수행될 수 있다. 또한, 현재 사용되는 검사 공정과는 달리, 정적 이미지 리매핑은 본원에 기술되는 바와 같이 생성된 참조 이미지를 타겟 이미지 리매핑을 위한 정적 참조로서 사용한다. 본원에 기술되는 바와 같이 생성된 참조 이미지를 사용하여 수행되는 검사는 유리하게도 정적 이미지 리매핑 단계를 사용하여 모든 공정 변동을 핸들링할 수 있으므로, 검사 레시피 임계치 컷라인을 안정적으로 만들 수 있다.
단계 404에 도시된 바와 같이, 검사 공정은 타겟 참조 이미지 차감을 포함할 수 있다. 예를 들어, 본원에 기술되는 바와 같이 생성된 참조 이미지는 검사되는 시편에 대해 생성된 타겟 이미지에 임의의 적합한 방식으로 정렬될 수 있다. 그 후 참조 이미지는 테스트 이미지별 기준으로 테스트 이미지로부터 차감될 수 있다. 이러한 방식으로, 테스트 이미지마다 차이 이미지가 생성될 수 있다. 그 후 차이 이미지는 결함 검출에 사용될 수 있다. 예를 들어, 차이 이미지는 자동 임계치 결함 검출 단계(406)에 입력될 수 있으며, 이 단계(406)에서 MDAT 알고리즘 또는 다른 적합한 자동 임계치 결함 검출 알고리즘은 차이 이미지를 사용하여 디바이스 구역에서의 결함을 검출한다.
검사 공정은 또한 정적 이미지 리매핑된 테스트 이미지를 사용하여 수행되지 않을 수 있는 타겟 참조 이미지 차감 단계(408)를 포함할 수 있다. 이러한 방식으로, 타겟 참조 이미지 차감 단계(408) 및 타겟 참조 이미지 차감 단계(404)는 개별적이고 독립적으로 수행되는 상이한 단계일 수 있고, 상이한 차이 이미지를 생성할 수 있다. 단계 408에서 수행된 이미지 차감에 의해 생성된 차이 이미지는 고정 임계치 결함 검출 단계(410)에 입력될 수 있다. 자동 임계치를 사용하는 결함 검출 단계(406)와는 달리, 이 결함 검출 단계는 고정 임계치(즉, 검사 동안 디바이스 구역에 대해 생성된 출력에 따라 변하지 않는 임계치)를 사용할 수 있다. 이러한 방식으로, 검사 공정은 자동 임계치로 수행되는 것과 고정 임계치로 수행되는 것의 두 가지 타입의 검출을 포함할 수 있다. 검사 공정에서 자동 임계치 검출 및 고정 임계치 검출을 모두 수행하는 것은 유리할 수 있는데, 그 이유는 고정 임계치 결함 검출이 큰 구역 결함, 예컨대, 폴리싱이 부족하거나 과한 전체 웨이퍼를 검출하는 데 특히 유용할 수 있기 때문이다. 자동 임계치 결함 검출 알고리즘은 이미지 리매핑 후 이러한 큰 구역 결함을 누락할 수 있으므로, 고정 임계치 결함 검출은 이러한 결함을 검출하도록 수행될 수 있다.
상이한 결함 검출 단계에 의해 검출된 결함은 본 기술 분야에서 알려진 임의의 적합한 후처리를 포함할 수 있는 후처리 단계(412)에 입력될 수 있다. 예를 들어, 자동 임계치 결함 검출 방법을 사용하여 검출된 결함에 대해, 후처리는 결함 검출 결과를 적합한 포맷으로 내보내는 것을 포함할 수 있다. 고정 임계치 검출 결함의 경우, 후처리는 검사 결과 파일 내의 추가 플래그와 함께 시편/디바이스 구역 레벨 그레이 레벨 차이 이미지를 내보내는 것을 포함할 수 있다. 그 후, 검사 도구는 단계 414에 도시된 바와 같이 검사 결과를 생성할 수 있으며, 이는 본 기술 분야에서 알려진 임의의 포맷을 갖는 본 기술 분야에서 알려진 임의의 적합한 검사 결과(예컨대, 결함 맵)를 포함할 수 있다.
이러한 다른 실시예에서, 검사 공정은 검사 공정에서 시편에 대해 생성된 타겟 이미지와 참조 이미지 사이의 그레이 레벨 차이를 보여주는 히트 맵(heat map)을 생성하는 단계 및 히트 맵에 기반하여 시편에 대한 정보를 결정하는 단계를 포함한다. 예를 들어, 도 4에 도시된 바와 같이, 검사 공정은 타겟 참조 이미지 차감 단계(416)를 포함할 수 있다. 이러한 단계는 본원에서 기술된 바와 같이 생성된 참조 이미지와 타겟 이미지 간의 차이를 나타내는 차이 이미지를 생성할 수 있다. 타겟 참조 이미지 차감 단계(416)는 차감 단계(404 및 408)와는 상이할 수 있고, 이들 단계(404 및 408)로부터 개별적으로 그리고 독립적으로 수행될 수 있다.
검사 공정은 또한 차감 단계(416)에 의해 생성된 차이 이미지에 대해 수행되는 다운 샘플링 단계(418)를 포함할 수 있다. 결함 검출을 위해 실질적으로 작은 픽셀 사이즈(예컨대, 100nm 미만의 픽셀 사이즈)를 사용하는 검사를 위해 다운 샘플링이 수행될 수 있다. 예를 들어, 이러한 사이즈를 갖는 모든 픽셀에 대한 차이 정보가 내보내지면, 본원에 기술되는 바와 같이 생성된 히트 맵이 너무 커져서 이를 통해 임의의 처리를 수행하기가 곤란할 수가 있다. 본원에 기술되는 실시예는 합리적인 사이즈 및 해상도를 갖는 히트 맵을 내보내기 위해 픽셀을 다운 샘플링하는 방법을 선택할 수 있는 능력을 사용자에게 제공할 수 있다. 다운 샘플링 단계는 본 기술 분야에서 알려진 임의의 적합한 방식으로 수행될 수 있다. 검사 공정은 또한 다운 샘플링 단계의 결과에 대해 수행되는 후처리 단계(420)를 포함할 수 있으며, 이는 본 기술 분야에서 알려진 임의의 적합한 후처리를 포함할 수 있다.
또한, 검사 공정은 그레이 레벨 변경 히트 맵 생성 단계(422)를 포함할 수 있다. 본원에 기술되는 검사 결과를 사용하여 그레이 레벨 변경 히트 맵을 생성하는 것은 검사를 위한 새로운 개념이다. 그레이 레벨 변경 히트 맵은 기본적으로 테스트 이미지와 참조 이미지 간의 그레이 레벨 차이를 보여주는 맵이다. 그레이 레벨 변경 히트 맵은 전체 시편에 대해 생성될 수 있거나 다운 샘플링 후 전체 디바이스 구역에 대해서만 생성될 수 있으며, 다운 샘플링은 위에서 기술된 바와 같이, 원시 이미지 데이터가 내보내기 및 처리에는 너무 클 수 있으므로 데이터 사이즈를 줄이기 위해 수행된다.
그레이 레벨 변경 히트 맵은 공정 모니터링을 수행하는 새로운 방법을 제공한다. 예를 들어, 3D NAND 및 다른 디바이스를 제조할 때 웨이퍼 레벨 그레이 레벨 변경이 대규모 결함과 관련되는 상황이 다수 존재한다. 이러한 문제의 대부분은 매립된 결함, 즉, 일부 검사에서 검출하기가 곤란한 웨이퍼의 상부 표면 아래의 결함일 수 있다. 동일한 구역에 비교적 많은 수의 작은 매립된 결함이 존재한다면, 전체 구역의 그레이 레벨이 시프팅될 것이다. 따라서, 그레이 레벨 변경 히트 맵을 사용하여 큰 구역의 그레이 레벨의 이러한 시프팅을 검출함으로써 정상적인 수단으로 검출할 수 없는 잠재적인 매립 또는 다른 결함을 검출할 수 있다. 이러한 결함 검출 및 다른 후처리는 이러한 히트 맵에 기반하여 수행될 수 있다.
추가의 그러한 실시예에서, 참조 이미지로 검사 공정을 수행하는 것은 시편 상에서 반복적인 결함을 검출하는 것을 포함한다. 본원에 기술되는 실시예의 이점은 반복적인 결함이 1X, 2X 또는 nX 리피터인지 여부에 관계없이 모든 반복적인 결함 검출이 가능하다는 것이다. 예를 들어, 검사 공정이 (다이-다이, 셀-셀 또는 필드-필드 검사에서 수행되는 것처럼) 인접한 디바이스 구역으로부터의 이미지가 아닌 참조 이미지를 사용하여 수행되기 때문에, 다수의 디바이스 구역의 동일한 위치에서 반복되는 결함은 결함 검출에서 서로 상쇄되지 않을 것이며, 이는 반복적인 결함 출력이 유지되어 검출이 가능하다는 것을 의미한다.
또한, 참조 이미지 생성을 위해 이전에 사용된 방법 및 시스템에서, 참조 이미지를 생성하는 데 사용된 각(또는 심지어는 다수의) 디바이스 구역의 디바이스 구역 내 동일 위치에 결함이 존재하는 경우, 참조 이미지는 실제로 해당 위치에서의 결함 이미지와 함께 생성될 수 있다. 예를 들어, 참조 이미지를 생성하는 데 사용된 디바이스 구역에 대해 생성된 출력을 분석하지 않고 그리고 결함이 있는 디바이스 구역의 임의의 부분을 제거하지 않고, 디바이스 구역의 모든(또는 심지어는 여러 개의) 인스턴스의 디바이스 구역 내 동일 위치에 결함이 존재하는 경우, 그 결함은 다수의 디바이스 구역에 대한 출력이 결합될 때는 제거되지 않을 수 있다. 대신, 결함은 참조 이미지에서 향상되거나 적어도 어느 정도 유지될 수 있으며, 이는 결함 검출에 사용될 때, 동일한 위치의 다른 시편 상에 존재할 수 있는 결함의 신호 대 잡음 비율을 검출 가능한 레벨 아래로 감소시킬 수 있다.
본원에 기술되는 실시예가 반복적인 결함 검출에 유용할 수 있는 적용의 한 예는 3D NAND 언더 에칭 문제에 대한 것이다. 예를 들어, 언더 에칭 결함(under-etch defect)이 스캔 결과에서 충분한 신호 대 잡음 비율을 생성하더라도, 이 언더 에칭 문제는 전체 웨이퍼 문제이므로, 언더 에칭 결함은 각 디바이스 구역에서 디바이스 구역 내 동일 위치에 발생할 것이다. 따라서, 결함 검출에 디바이스 구역 대 디바이스 구역 비교가 포함되는 경우, 이러한 결함 검출은 임의의 결함을 검출하지 못할 수가 있을 것이다. 그러나, 본원에 기술되는 바와 같이 생성된 참조 이미지는 임의의 측정 가능한 결함 신호를 포함하지 않을 것이기 때문에 그러한 결함을 검출하는 데 사용될 수 있다.
일부 실시예에서, 다수의 도구는 참조 이미지를 사용하여 시편과 동일한 타입의 다른 시편에 대한 공정을 독립적으로 수행한다. 예를 들어, 검사 공정에 사용하기 위해 참조 이미지가 생성된 경우, 다수의 검사 도구는 동일한 참조 이미지를 사용하여 서로 다른 시편에 대해 검사 공정을 수행할 수 있다. 상이한 검사 도구는 본원에 추가로 기술되는 바와 같이 참조 이미지에 대해 액세스, 획득, 또는 저장할 수 있다. 다수의 도구는 동일한 타입의 다른 시편에 대해 동일한 공정을 수행할 수 있다. 이들 시편은 동일한 타입을 가질 수 있는데, 그 이유는 이들 모든 시편 상에는 디바이스 구역에 대해 동일한 설계물이 형성되고 공정이 수행되는 시편 층이 동일하기 때문이다. 예를 들어, 동일한 타입을 갖는 시편은 동일한 디바이스가 형성되는 웨이퍼일 수 있으며, 웨이퍼 상의 동일한 층에 대해 공정이 수행될 수 있다.
이러한 일 실시예에서, 가상 시스템은 공정을 독립적으로 수행하는 다수의 도구에 의해 생성된 결과를 비교하고 이러한 비교 결과에 기반하여 다수의 도구를 모니터링하도록 구성된다. 예를 들어, 본원에 기술되는 실시예의 한 가지 이점은 참조 이미지를 사용하여 수행되는 임의의 공정이 레시피 기반이고 공정의 모든 인스턴스가 동일한 참조 이미지를 사용한다는 것이다. 이러한 방식으로, 공정을 수행하는 데 사용되는 도구의 성능은 동일한 참조 이미지로 효과적으로 정규화된다. 따라서, 도구 간의 성능 매칭 및 문제 해결이 더 쉬워진다. 도구 간의 성능 매칭 및 문제 해결은 이와는 달리 본 기술 분야에서 알려진 임의의 적합한 방식으로 수행될 수도 있다.
다른 실시예에서, 본원에 기술되는 식별, 제거, 및 생성 단계는 참조 이미지에서 시편 상의 큰 구역 결함의 영향을 감소시킨다. 본원에서 사용된 용어 "큰 구역 결함"은 시편 상의 적어도 하나의 디바이스 구역의 적어도 대부분에 걸쳐 있는 구역의 결함 및/또는 적어도 부분적으로 두 개 이상의 디바이스 구역을 가로 질러 연장될 만큼 충분히 큰 구역의 결함이다. 다시 말해서, 큰 구역 결함은 지점 결함보다 적어도 더 클 것이고, 지점 결함보다 상당히 클 가능성이 높다. 큰 구역 결함의 한 가지 예는, 공정이 시편에서 완전히 제거하지 못하고 시편 상의 상당히 넓은 구역을 덮는 하나 이상의 재료와 같은 잔류물이다. 예를 들어, 화학 기계적 연마 공정은 시편 상의 비교적 큰 구역에서 하나 이상의 재료를 충분히 평탄화하지 못하여, 시편에 원치 않는 재료를 잔류시킬 수 있으며, 이는 이러한 시편으로부터 생성되는 참조 이미지를 왜곡시킬 수 있다. 따라서, 본원에 기술되는 실시예의 한 가지 이점은 실시예가 큰 구역 결함(즉, 다수의 디바이스 구역에 영향을 주어 시편 기반 참조를 시프팅시키게 될 결함)의 격차를 좁힌다는 것이다. 예를 들어, 본원에 기술되는 식별 및 제거 단계는 참조 이미지를 생성하는 데 사용되는 출력으로부터 비교적 큰 구역 결함을 포함하여 모든 종류의 결함을 제거하는 데 사용될 수 있다. 따라서, 본원에 기술되는 바와 같이 생성된 참조 이미지는 참조 이미지를 생성하는 데 사용되는 시편 상에 존재할 수 있는 큰 구역 결함을 효과적으로 회피할 수 있을 것이다.
본원에 기술되는 바와 같이 생성된 참조 이미지는 검사 공정에 사용하기에 특히 적합하지만, 이 참조 이미지는 다른 공정에도 적용될 수 있다. 예를 들어, 참조 이미지는 시편 상의 두 개 이상의 디바이스 구역에 대해 생성된 출력을 참조 이미지에 정렬하여 디바이스 구역의 공통 인스턴스에 정렬하는 데 유용할 수 있다. 이러한 방식으로, 서로 다른 디바이스 구역에 대한 이미지를 참조 이미지에 정렬하면 서로 다른 디바이스 구역 이미지가 서로 효과적으로 정렬된다. 이러한 정렬은 계측, 결함 검토, 결함 분석 등과 같은 서로 다른 공정에서 수행될 수 있다. 또한, 참조 이미지는 결함 검토 공정에서 잠재적인 결함 신호 또는 이미지를 참조 이미지 내의 동일한 위치의 신호 또는 이미지와 비교하는 데 사용될 수 있으며, 이는 결함 분류 및 확인에 도움이 될 수 있다. 참조 이미지는 또한 결함 분류기 트레이닝에서 디바이스 구역의 비결함 인스턴스로 라벨링된 트레이닝 이미지로서 사용될 수도 있다. 또한, 본원에 기술되는 바와 같이 생성된 참조 이미지는 임의의 다른 방식으로 생성된 임의의 다른 참조 이미지와 동일한 방식으로 사용될 수 있다. 다시 말해서, 본원에 기술되는 바와 같이 생성된 참조 이미지는 반드시 그들이 유용할 분야로만 제한되는 것은 아니다.
본원에 기술되는 모든 실시예는 실시예에 의해 수행된 하나 이상의 단계의 결과를 컴퓨터 판독 가능 저장 매체에 저장하는 것을 포함할 수 있다. 이러한 결과는 본원에 기술되는 임의의 결과를 포함할 수 있으며, 본 기술 분야에서 알려진 임의의 방식으로 저장될 수 있다. 저장 매체는 본원에 기술되는 임의의 저장 매체 또는 본 기술 분야에서 알려진 임의의 다른 적합한 저장 매체를 포함할 수 있다. 결과가 저장된 후, 결과는 저장 매체에 액세스될 수 있고 본원에 기술되는 방법 또는 시스템 실시예 중 임의의 것에 의해 사용될 수 있고, 사용자에게 표시되도록 포맷될 수 있고, 다른 소프트웨어 모듈, 방법, 또는 시스템 등에 의해 사용될 수 있다.
이러한 기능은 시편에 대해 수행되었거나 수행될 제조 공정 또는 단계와 같은 공정을 피드백 또는 피드포워드 방식으로 변경하는 것을 포함하지만 이에 제한되지는 않는다. 예를 들어, 본원에 기술되는 가상 시스템 및 다른 컴퓨터 시스템은 본원에 기술되는 바와 같이 검사되는 시편에 대해 수행된 공정 및/또는 검출된 결과(들)에 기반하여 시편에 대해 수행될 공정에 대한 하나 이상의 변경을 결정하도록 구성될 수 있다. 공정에 대한 변경은 공정의 하나 이상의 파라미터에 대한 임의의 적합한 변경을 포함할 수 있다. 본원에 기술되는 가상 시스템 및/또는 다른 컴퓨터 시스템은 바람직하게는, 수정된 공정이 수행되는 다른 시편 상에서 결함이 감소 또는 방지될 수 있고, 시편에 대해 수행되는 다른 공정에서 시편 상의 결함이 수정되거나 제거될 수 있고, 시편에 대해 수행되는 다른 공정에서 결함이 보상될 수 있도록 이러한 변경을 결정한다. 본원에 기술되는 가상 시스템 및 다른 컴퓨터 시스템은 이러한 변경을 본 기술 분야에서 알려진 임의의 적합한 방식으로 결정할 수 있다.
그 후 이러한 변경은 반도체 제조 시스템(도시되지 않음)에 전달될 수 있거나 또는 본원에 기술되는 가상 시스템 또는 다른 컴퓨터 시스템 및 반도체 제조 시스템에 액세스될 수 있는 저장 매체(도시되지 않음)로 전달될 수 있다. 반도체 제조 시스템은 본원에 기술되는 시스템 실시예의 일부일 수도 있고 아닐 수도 있다. 예를 들어, 본원에 기술되는 가상 시스템 및 다른 컴퓨터 시스템은 예컨대, 하우징, 전원 공급 장치, 시편 핸들링 디바이스 또는 메커니즘 등과 같은 하나 이상의 공통 요소를 통해 반도체 제조 시스템에 연결될 수 있다. 반도체 제조 시스템은 리소그래피 도구, 에칭 도구, 화학 기계적 연마(CMP) 도구, 퇴적 도구 등과 같은 본 기술 분야에서 알려진 임의의 반도체 제조 시스템을 포함할 수 있다.
상술한 각각의 시스템에 대한 각 실시예는 하나의 단일 실시예로 함께 결합될 수 있다.
다른 실시예는 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 컴퓨터 구현 방법에 관한 것이다. 이 방법은 시편에 대해 실제 시스템에 의해 생성된 출력을 수신하는 단계를 포함한다. 각 시편에는 동일한 타입의 디바이스 구역이 형성되어 있으며, 시편에 대해 실제 시스템에 의해 생성된 출력은 시편 상의 동일한 층에 대한 것이다. 실제 시스템은 본원에 기술되는 바와 같이 구성될 수 있다. 이 방법은 또한 적어도 두 개의 실제 시스템에 의해 시편에 대해 생성된 출력에 기반하여 디바이스 구역의 결함 부분을 식별하는 단계를 포함한다. 또한, 이 방법은 결함 부분이 식별되었던 디바이스 구역에서 디바이스 구역의 결함 부분을 제거하여 디바이스 구역의 잔류 부분을 생성하는 단계를 포함한다. 이 방법은 제1 시편 상의 적어도 하나의 디바이스 구역 및 제2 시편 상의 적어도 하나의 디바이스 구역의 잔류 부분들에 대해 생성된 출력으로부터 참조 이미지를 생성하는 단계를 더 포함한다. 수신, 식별, 제거 및 생성 단계는 실제 시스템에 연결된 가상 시스템에 의해 수행된다. 가상 시스템은 본원에 추가로 기술되는 바와 같이 구성된다.
방법의 각 단계는 본원에 추가로 기술되는 바와 같이 수행될 수 있다. 방법은 또한 본원에 기술되는 시스템 실시예에 의해 수행될 수 있는 임의의 다른 단계(들)를 포함할 수 있다. 또한, 전술한 방법은 본원에 기술되는 임의의 시스템 실시예에 의해 수행될 수 있다.
추가 실시예는 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 그러한 일 실시예가 도 5에 도시되어 있다. 특히, 도 5에 도시된 바와 같이, 비일시적 컴퓨터 판독 가능 매체(500)는 컴퓨터 시스템(504) 상에서 실행 가능한 프로그램 명령어(502)를 포함한다. 컴퓨터로 구현되는 방법은 본원에 기술되는 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.
본원에 기술되는 것과 같은 방법을 구현하는 프로그램 명령어(502)는 컴퓨터 판독 가능 매체(500)에 저장될 수 있다. 컴퓨터 판독 가능 매체는 자기 또는 광학 디스크, 자기 테이프, 또는 본 기술 분야에 알려진 임의의 다른 적합한 비일시적 컴퓨터 판독 가능 매체와 같은 저장 매체일 수 있다.
프로그램 명령어는, 특히, 절차 기반 기법, 컴포넌트 기반 기법, 및/또는 객체 지향 기법을 포함하는 임의의 다양한 방법으로 구현될 수 있다. 예를 들어, 프로그램 명령어는 원하는 바에 따라, ActiveX 컨트롤, C++ 객체, JavaBeans, Microsoft Foundation Classes("MFC"), SSE (Streaming SIMD Extension) 또는 다른 기술 또는 방법론을 사용하여 구현될 수 있다.
컴퓨터 시스템(504)은 본원에 기술되는 임의의 실시예에 따라 구성될 수 있다.
본 발명의 다양한 양태의 추가의 변형 및 대안의 실시예는 이러한 설명을 고려하면 본 기술 분야의 기술자에게 명백할 것이다. 예를 들어, 시편에 대해 수행되는 공정에 사용할 참조 이미지를 생성하는 방법 및 시스템이 제공된다. 따라서, 이 설명은 단지 예시적인 것으로만 해석되어야 하며, 본 발명을 수행하는 일반적인 방식을 본 기술 분야의 기술자에게 교시하기 위한 것이다. 본원에 도시되고 기술된 본 발명의 형태는 현재 바람직한 실시예로 간주되어야 한다는 것으로 이해되어야 한다. 본원에 도시되고 기술된 것을 요소 및 재료로 대체할 수 있으며, 부분 및 공정은 역전될 수 있고, 그리고 본 발명의 특정 특징은 독립적으로 이용될 수 있으며, 이들 모두는 본 발명의 이러한 설명의 이점을 얻은 후에 본 기술 분야의 기술자에게는 명백할 것이다. 다음의 청구항에 기술된 바와 같이 본 발명의 사상 및 범위를 벗어나지 않으면서 본원에 기술된 요소에서 변경이 행해질 수 있다.
Claims (23)
- 시편(specimen)에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템으로서,
실제 시스템에 연결되어, 시편에 대해 상기 실제 시스템에 의해 생성되는 출력을 수신하는 가상 시스템을 포함하고, 상기 가상 시스템은 적어도 하나의 컴퓨터 시스템과 저장 매체를 포함하며, 상기 가상 시스템은 상기 시편을 내부에 배치할 수 없으며, 상기 시편의 각각에는 동일한 타입의 디바이스 구역이 형성되어 있으며, 상기 시편에 대해 상기 실제 시스템에 의해 생성되는 상기 출력은 상기 시편 상의 동일한 층에 대한 것이며, 상기 가상 시스템은:
상기 시편에 대해 적어도 두 개의 상기 실제 시스템에 의해 생성되는 상기 출력에 기반하여 상기 디바이스 구역의 결함 부분을 식별하고;
상기 결함 부분이 식별되었던 상기 디바이스 구역으로부터 상기 디바이스 구역의 결함 부분을 제거하여 상기 디바이스 구역의 잔류 부분을 생성하며; 그리고
상기 시편 중 제1 시편 상의 상기 디바이스 구역 중 적어도 하나의 디바이스 구역 및 상기 시편 중 제2 시편 상의 상기 디바이스 구역 중 적어도 하나의 디바이스 구역의 잔류 부분들에 대해 생성되는 출력으로부터 참조 이미지를 생성하도록 구성되고, 상기 참조 이미지를 생성하는 데 사용되는 상기 출력은 상기 실제 시스템 중 오직 하나의 실제 시스템에 의해서만 생성되는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 식별은 상기 디바이스 구역 중 적어도 둘 이상의 디바이스 구역 각각에 대해 개별적이고 독립적으로 수행되는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 디바이스 구역은 상기 시편 상의 다이인 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 디바이스 구역은 상기 시편 상의 필드인 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 디바이스 구역은 상기 시편 상의 셀인 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 실제 시스템은 상기 시편이 상기 실제 시스템 내에 배치되어 있는 동안 상기 시편에 대해 하나 이상의 공정을 수행하여 상기 시편에 대한 출력을 생성하도록 구성되는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 실제 시스템은 적어도 하나의 검사 도구 및 적어도 하나의 다른 도구를 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제7항에 있어서,
상기 적어도 하나의 다른 도구는 결함 검토 도구를 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제7항에 있어서,
상기 적어도 하나의 다른 도구는 상이한 검사 도구를 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제7항에 있어서,
상기 적어도 하나의 다른 도구는 전기 테스터를 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제7항에 있어서,
상기 적어도 하나의 다른 도구는 결함 검토 도구, 상이한 검사 도구, 및 전기 테스터 중 둘 이상의 조합을 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 가상 시스템은 상기 참조 이미지를 생성하기 위해 사용되는 상기 시편 상의 디바이스 구역을 선택하도록 추가로 구성되고, 상기 선택은 사용자에게 상기 디바이스 구역에 대한 정보를 표시하는 것과 상기 사용자로부터 수신되는 입력에 기반하여 상기 디바이스 구역을 선택하는 것을 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 가상 시스템은 상기 시편에 대해 수행되는 공정을 위한 레시피에 상기 참조 이미지를 저장하도록 추가로 구성되는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 참조 이미지를 사용하여 상기 시편에 대해 수행되는 상기 공정은 검사 공정인 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제14항에 있어서,
상기 검사 공정은 상기 검사 공정에서 상기 시편에 대해 생성된 모든 타겟 이미지가 상기 참조 이미지에 다시 매핑되는 정적 이미지 리매핑(static image remap)을 수행하는 것을 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제14항에 있어서,
상기 검사 공정은 상기 검사 공정에서 상기 시편에 대해 생성된 타겟 이미지와 상기 참조 이미지 사이의 그레이 레벨 차이를 보여주는 히트 맵(heat map)을 생성하는 단계 및 상기 히트 맵에 기반하여 상기 시편에 대한 정보를 결정하는 단계를 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제14항에 있어서,
상기 참조 이미지로 상기 검사 공정을 수행하는 것은 상기 시편 상의 반복적인 결함을 검출하는 것을 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
다수의 도구는 상기 참조 이미지를 사용하여 상기 시편과 동일한 타입의 다른 시편에 대한 공정을 독립적으로 수행하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제18항에 있어서,
상기 가상 시스템은 상기 공정을 독립적으로 수행하는 상기 다수의 도구에 의해 생성된 결과를 비교하고, 상기 비교의 결과에 기반하여 상기 다수의 도구를 모니터링하도록 추가로 구성되는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 식별, 상기 제거, 및 상기 생성은 상기 참조 이미지에서 상기 시편에 대한 큰 구역 결함의 영향을 감소시키는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 제1항에 있어서,
상기 시편은 웨이퍼를 포함하는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하도록 구성된 시스템. - 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독 가능 매체로서,
상기 컴퓨터 구현 방법은:
시편에 대해 실제 시스템에 의해 생성되는 출력을 수신하는 단계 ― 상기 시편의 각각에는 동일한 타입의 디바이스 구역이 형성되어 있고, 상기 시편에 대해 상기 실제 시스템에 의해 생성되는 상기 출력은 상기 시편 상의 동일한 층에 대한 것임 ―;
상기 시편에 대해 적어도 두 개의 상기 실제 시스템에 의해 생성되는 상기 출력에 기반하여 상기 디바이스 구역의 결함 부분을 식별하는 단계;
상기 결함 부분이 식별되었던 상기 디바이스 구역으로부터 상기 디바이스 구역의 결함 부분을 제거하여 상기 디바이스 구역의 잔류 부분을 생성하는 단계; 및
상기 시편 중 제1 시편 상의 상기 디바이스 구역 중 적어도 하나의 디바이스 구역 및 상기 시편 중 제2 시편 상의 상기 디바이스 구역 중 적어도 하나의 디바이스 구역의 잔류 부분들에 대해 생성되는 출력으로부터 참조 이미지를 생성하는 단계를 포함하고, 상기 수신, 식별, 제거, 및 생성은 상기 실제 시스템에 연결된 가상 시스템에 의해 수행되며, 상기 가상 시스템은 적어도 하나의 상기 컴퓨터 시스템 및 저장 매체를 포함하고, 상기 가상 시스템은 내부에 상기 시편을 배치할 수 없는 것인,
비일시적 컴퓨터 판독 가능 매체. - 시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 컴퓨터 구현 방법으로서,
시편에 대해 실제 시스템에 의해 생성되는 출력을 수신하는 단계 ― 상기 시편의 각각에는 동일한 타입의 디바이스 구역이 형성되어 있고, 상기 시편에 대해 상기 실제 시스템에 의해 생성되는 상기 출력은 상기 시편 상의 동일한 층에 대한 것임 ―;
상기 시편에 대해 적어도 두 개의 상기 실제 시스템에 의해 생성되는 상기 출력에 기반하여 상기 디바이스 구역의 결함 부분을 식별하는 단계;
상기 결함 부분이 식별되었던 상기 디바이스 구역으로부터 상기 디바이스 구역의 결함 부분을 제거하여 상기 디바이스 구역의 잔류 부분을 생성하는 단계; 및
상기 시편 중 제1 시편 상의 상기 디바이스 구역 중 적어도 하나의 디바이스 구역 및 상기 시편 중 제2 시편 상의 상기 디바이스 구역 중 적어도 하나의 디바이스 구역의 잔류 부분들에 대해 생성되는 출력으로부터 참조 이미지를 생성하는 단계를 포함하고, 상기 수신, 식별, 제거, 및 생성은 상기 실제 시스템에 연결된 가상 시스템에 의해 수행되며, 상기 가상 시스템은 적어도 하나의 컴퓨터 시스템 및 저장 매체를 포함하고, 상기 가상 시스템은 내부에 상기 시편을 배치할 수 없는 것인,
시편에 대해 수행되는 공정에 사용하기 위한 참조 이미지를 생성하기 위한 컴퓨터 구현 방법.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962810759P | 2019-02-26 | 2019-02-26 | |
US62/810,759 | 2019-02-26 | ||
US16/795,553 US11276161B2 (en) | 2019-02-26 | 2020-02-19 | Reference image generation for semiconductor applications |
US16/795,553 | 2020-02-19 | ||
PCT/US2020/019564 WO2020176431A1 (en) | 2019-02-26 | 2020-02-25 | Reference image generation for semiconductor applications |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210121263A true KR20210121263A (ko) | 2021-10-07 |
KR102579578B1 KR102579578B1 (ko) | 2023-09-15 |
Family
ID=72141753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020217029867A KR102579578B1 (ko) | 2019-02-26 | 2020-02-25 | 반도체 적용을 위한 참조 이미지 생성 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11276161B2 (ko) |
KR (1) | KR102579578B1 (ko) |
CN (1) | CN113632136B (ko) |
IL (1) | IL285216B2 (ko) |
TW (1) | TWI807171B (ko) |
WO (1) | WO2020176431A1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021139718A (ja) * | 2020-03-04 | 2021-09-16 | 日本発條株式会社 | 検査システムの点検方法、検査システム、およびコンピュータプログラム。 |
US20220207686A1 (en) * | 2020-12-30 | 2022-06-30 | Vitrox Technologies Sdn. Bhd. | System and method for inspecting an object for defects |
US20240169116A1 (en) * | 2022-11-21 | 2024-05-23 | Kla Corporation | Protecting data sources from different entities for semiconductor yield related applications |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004212218A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 試料検査方法及び検査装置 |
WO2015192930A1 (de) * | 2014-06-20 | 2015-12-23 | Focke & Co. (Gmbh & Co. Kg) | Verfahren und vorrichtung zum aufbringen und prüfen von aufdrucken auf zigarettenpackungen |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6691052B1 (en) * | 2002-01-30 | 2004-02-10 | Kla-Tencor Corporation | Apparatus and methods for generating an inspection reference pattern |
JP4008291B2 (ja) * | 2002-06-10 | 2007-11-14 | 大日本スクリーン製造株式会社 | パターン検査装置、パターン検査方法およびプログラム |
KR100474571B1 (ko) | 2002-09-23 | 2005-03-10 | 삼성전자주식회사 | 웨이퍼의 패턴 검사용 기준 이미지 설정 방법과 이 설정방법을 이용한 패턴 검사 방법 및 장치 |
US7152219B2 (en) * | 2002-12-10 | 2006-12-19 | Synopsys Inc. | Reference image generation from subject image for photolithography mask analysis |
TW200703409A (en) | 2005-03-03 | 2007-01-16 | Ebara Corp | Mapping projection type electron beam apparatus and defects inspection system using such apparatus |
EP1946332A4 (en) | 2005-09-01 | 2011-08-17 | Camtek Ltd | METHOD AND SYSTEM FOR PRODUCING A REFERENCE PICTURE USING UNKNOWN QUALITY PATTERNS |
US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US8126255B2 (en) | 2007-09-20 | 2012-02-28 | Kla-Tencor Corp. | Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions |
SG163442A1 (en) * | 2009-01-13 | 2010-08-30 | Semiconductor Technologies & Instruments | System and method for inspecting a wafer |
US9390490B2 (en) * | 2010-01-05 | 2016-07-12 | Hitachi High-Technologies Corporation | Method and device for testing defect using SEM |
JP5695924B2 (ja) | 2010-02-01 | 2015-04-08 | 株式会社ニューフレアテクノロジー | 欠陥推定装置および欠陥推定方法並びに検査装置および検査方法 |
US9222895B2 (en) | 2013-02-25 | 2015-12-29 | Kla-Tencor Corp. | Generalized virtual inspector |
US9390492B2 (en) * | 2013-03-14 | 2016-07-12 | Kla-Tencor Corporation | Method and system for reference-based overlay measurement |
US9224660B2 (en) * | 2013-08-30 | 2015-12-29 | Kla-Tencor Corp. | Tuning wafer inspection recipes using precise defect locations |
US10127652B2 (en) * | 2014-02-06 | 2018-11-13 | Kla-Tencor Corp. | Defect detection and classification based on attributes determined from a standard reference image |
US9816939B2 (en) * | 2014-07-22 | 2017-11-14 | Kla-Tencor Corp. | Virtual inspection systems with multiple modes |
US9766187B2 (en) | 2014-08-27 | 2017-09-19 | Kla-Tencor Corp. | Repeater detection |
US9766186B2 (en) * | 2014-08-27 | 2017-09-19 | Kla-Tencor Corp. | Array mode repeater detection |
US10395358B2 (en) * | 2016-11-10 | 2019-08-27 | Kla-Tencor Corp. | High sensitivity repeater defect detection |
KR102665146B1 (ko) * | 2017-11-29 | 2024-05-09 | 케이엘에이 코포레이션 | 디바이스 검사 시스템을 사용한 오버레이 에러의 측정 |
-
2020
- 2020-02-19 US US16/795,553 patent/US11276161B2/en active Active
- 2020-02-25 IL IL285216A patent/IL285216B2/en unknown
- 2020-02-25 WO PCT/US2020/019564 patent/WO2020176431A1/en active Application Filing
- 2020-02-25 CN CN202080012515.7A patent/CN113632136B/zh active Active
- 2020-02-25 KR KR1020217029867A patent/KR102579578B1/ko active IP Right Grant
- 2020-02-26 TW TW109106274A patent/TWI807171B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004212218A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 試料検査方法及び検査装置 |
WO2015192930A1 (de) * | 2014-06-20 | 2015-12-23 | Focke & Co. (Gmbh & Co. Kg) | Verfahren und vorrichtung zum aufbringen und prüfen von aufdrucken auf zigarettenpackungen |
Also Published As
Publication number | Publication date |
---|---|
US11276161B2 (en) | 2022-03-15 |
CN113632136A (zh) | 2021-11-09 |
TWI807171B (zh) | 2023-07-01 |
CN113632136B (zh) | 2022-11-29 |
IL285216A (en) | 2021-09-30 |
US20200273156A1 (en) | 2020-08-27 |
IL285216B2 (en) | 2023-04-01 |
WO2020176431A1 (en) | 2020-09-03 |
IL285216B (en) | 2022-12-01 |
TW202101628A (zh) | 2021-01-01 |
KR102579578B1 (ko) | 2023-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10402461B2 (en) | Virtual inspection systems for process window characterization | |
JP6326465B2 (ja) | ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法 | |
KR102386536B1 (ko) | 시편 상의 관심 패턴의 하나 이상의 특성의 결정 | |
JP4312910B2 (ja) | レビューsem | |
US9201022B2 (en) | Extraction of systematic defects | |
KR102379872B1 (ko) | 결함 특유적 정보를 이용한 웨이퍼 상의 결함 검출 | |
US8462352B2 (en) | Surface inspection tool and surface inspection method | |
KR102579578B1 (ko) | 반도체 적용을 위한 참조 이미지 생성 | |
KR20120125273A (ko) | 검사 유도 오버레이 메트롤러지 | |
US9689923B2 (en) | Adaptive electrical testing of wafers | |
JP2007127499A (ja) | 非破壊検査装置および非破壊検査方法 | |
TW201909302A (zh) | 識別在晶圓上之損害缺陷之來源 | |
JP4287863B2 (ja) | レビューsem | |
JP4745380B2 (ja) | レビューsem | |
JP5036889B2 (ja) | レビューsem | |
US11940391B2 (en) | Defect inspection apparatus, method for inspecting defect, and method for manufacturing photomask blank | |
JP2008002934A (ja) | 外観検査装置及び外観検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |