KR20210111397A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210111397A
KR20210111397A KR1020200026164A KR20200026164A KR20210111397A KR 20210111397 A KR20210111397 A KR 20210111397A KR 1020200026164 A KR1020200026164 A KR 1020200026164A KR 20200026164 A KR20200026164 A KR 20200026164A KR 20210111397 A KR20210111397 A KR 20210111397A
Authority
KR
South Korea
Prior art keywords
value
load value
output load
current limit
input
Prior art date
Application number
KR1020200026164A
Other languages
English (en)
Inventor
표시백
이승규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200026164A priority Critical patent/KR20210111397A/ko
Priority to US17/034,708 priority patent/US11257415B2/en
Priority to CN202110143999.5A priority patent/CN113345360A/zh
Publication of KR20210111397A publication Critical patent/KR20210111397A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 표시 장치는, 화소들; 상기 화소들에 대한 입력 계조 값들을 수신하고, 상기 입력 계조 값들로부터 계산된 입력 로드 값이 시작 전류 제한 값보다 큰 경우 상기 입력 로드 값보다 작은 출력 로드 값을 계산하고, 상기 출력 로드 값에 대응하도록 상기 입력 계조 값들을 변환 계조 값들로 변환하는 계조 변환부; 및 상기 변환 계조 값들에 기초하는 데이터 전압들을 상기 화소들로 제공하는 데이터 구동부를 포함하고, 상기 입력 로드 값이 상기 시작 전류 제한 값보다 크고 제1 전류 제한 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제1 증가율이고, 상기 입력 로드 값이 상기 제1 전류 제한 값보다 크고 상기 입력 로드 값의 최대 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제2 증가율이고, 상기 제1 증가율 및 상기 제2 증가율은 서로 다르다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
소비자들에게 고품질의 영상을 제공하기 위해서, 여러가지 기술이 제안되고 있다. 특히, HDR(High Dynamic Range) 기술은 화면의 밝은 영역을 초고휘도로 발광시켜 화면의 어두운 영역과 극명하게 대비시킴으로써, 사용자에게 고품질의 영상을 제공할 수 있다.
하지만 화면의 전체 영역이 고계조인 영상에서 전체 영역을 초고휘도로 발광시키는 것은 소비 전력 및 안정성 측면에서 불가능하거나 바람직하지 않을 수 있다.
해결하고자 하는 기술적 과제는, 초고휘도의 영상을 안정적으로 제공할 수 있는 표시 장치를 제공하는 데 있다.
본 발명의 한 실시예에 따른 표시 장치는, 화소들; 상기 화소들에 대한 입력 계조 값들을 수신하고, 상기 입력 계조 값들로부터 계산된 입력 로드 값이 시작 전류 제한 값보다 큰 경우 상기 입력 로드 값보다 작은 출력 로드 값을 계산하고, 상기 출력 로드 값에 대응하도록 상기 입력 계조 값들을 변환 계조 값들로 변환하는 계조 변환부; 및 상기 변환 계조 값들에 기초하는 데이터 전압들을 상기 화소들로 제공하는 데이터 구동부를 포함하고, 상기 입력 로드 값이 상기 시작 전류 제한 값보다 크고 제1 전류 제한 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제1 증가율이고, 상기 입력 로드 값이 상기 제1 전류 제한 값보다 크고 상기 입력 로드 값의 최대 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제2 증가율이고, 상기 제1 증가율 및 상기 제2 증가율은 서로 다르다.
상기 입력 로드 값이 상기 시작 전류 제한 값보다 크고 제2 전류 제한 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제3 증가율이고, 상기 입력 로드 값이 상기 제2 전류 제한 값보다 크고 상기 제1 전류 제한 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제4 증가율이고, 상기 입력 로드 값이 상기 제1 전류 제한 값보다 크고 제3 전류 제한 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제5 증가율이고, 상기 입력 로드 값이 상기 제3 전류 제한 값보다 크고 상기 입력 로드 값의 최대 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제6 증가율이고, 상기 제3 증가율, 상기 제4 증가율, 상기 제5 증가율, 및 상기 제6 증가율은 서로 다를 수 있다.
상기 계조 변환부는, 최대 휘도 값을 더 수신하고, 상기 최대 휘도 값의 크기에 기초하여 상기 입력 로드 값에 대응하는 상기 출력 로드 값의 크기를 결정할 수 있다.
상기 계조 변환부는, 상기 최대 휘도 값이 클수록, 상기 입력 로드 값에 대응하는 상기 출력 로드 값의 크기를 작게 결정할 수 있다.
상기 계조 변환부는, 상기 최대 휘도 값이 클수록, 상기 화소들에 공통적으로 제공되는 전원 전압의 크기를 감소시킬 수 있다.
상기 계조 변환부는, 상기 최대 휘도 값이 유지되는 경우, 상기 입력 로드 값의 증감에 관계없이 상기 전원 전압의 크기를 유지시킬 수 있다.
상기 계조 변환부는, 상기 시작 전류 제한 값, 상기 제1 전류 제한 값, 상기 제1 전류 제한 값에 대응하는 제1 출력 로드 값, 및 최대 출력 로드 값을 미리 저장한 메모리를 포함할 수 있다.
상기 계조 변환부는, 상기 입력 로드 값이 상기 시작 전류 제한 값보다 크고 상기 제1 전류 제한 값보다 작은 경우, 상기 시작 전류 제한 값에 대응하는 출력 로드 값 및 상기 제1 출력 로드 값을 인터폴레이션(interpolation)하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하는 출력 로드 계산부를 더 포함할 수 있다.
상기 출력 로드 계산부는, 상기 입력 로드 값이 상기 제1 전류 제한 값보다 크고 상기 입력 로드 값의 최대 값보다 작은 경우, 상기 제1 출력 로드 값 및 상기 최대 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산할 수 있다.
상기 출력 로드 계산부는, 최대 휘도 값이 클수록, 상기 입력 로드 값에 대응하는 상기 출력 로드 값의 크기를 작게 결정할 수 있다.
상기 계조 변환부는, 상기 출력 로드 값에 대응하도록 상기 입력 계조 값들을 상기 변환 계조 값들로 변환하는 변환 계조 계산부를 더 포함하고, 상기 변환 계조 계산부는 상기 변환 계조 값들을 상기 출력 로드 값보다 작거나 같도록 변환할 수 있다.
상기 계조 변환부는, 상기 시작 전류 제한 값, 상기 제1 전류 제한 값, 상기 제1 전류 제한 값에 대응하는 제1 출력 로드 값, 상기 제2 전류 제한 값, 상기 제2 전류 제한 값에 대응하는 제2 출력 로드 값, 상기 제3 전류 제한 값, 상기 제3 전류 제한 값에 대응하는 제3 출력 로드 값, 및 최대 출력 로드 값을 미리 저장한 메모리를 포함할 수 있다.
상기 계조 변환부는, 상기 입력 로드 값이 상기 시작 전류 제한 값보다 크고 상기 제2 전류 제한 값보다 작은 경우, 상기 시작 전류 제한 값에 대응하는 출력 로드 값 및 상기 제2 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하는 출력 로드 계산부를 더 포함할 수 있다.
상기 출력 로드 계산부는, 상기 입력 로드 값이 상기 제2 전류 제한 값보다 크고 상기 제1 전류 제한 값보다 작은 경우, 상기 제2 출력 로드 값 및 상기 제1 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하고, 상기 입력 로드 값이 상기 제1 전류 제한 값보다 크고 상기 제3 전류 제한 값보다 작은 경우, 상기 제1 출력 로드 값 및 상기 제3 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하고, 상기 입력 로드 값이 상기 제3 전류 제한 값보다 크고 상기 입력 로드 값의 최대 값보다 작은 경우, 상기 제3 출력 로드 값 및 상기 최대 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산할 수 있다.
상기 출력 로드 계산부는, 최대 휘도 값이 클수록, 상기 입력 로드 값에 대응하는 상기 출력 로드 값의 크기를 작게 결정할 수 있다.
상기 계조 변환부는, 상기 출력 로드 값에 대응하도록 상기 입력 계조 값들을 상기 변환 계조 값들로 변환하는 변환 계조 계산부를 더 포함하고, 상기 변환 계조 계산부는 상기 변환 계조 값들을 상기 출력 로드 값보다 작거나 같도록 변환할 수 있다.
상기 메모리는 기준 전원 전압 값을 더 저장할 수 있다.
상기 출력 로드 계산부는, 상기 최대 휘도 값에 대응하는 전원 전압 값을 제공함으로써, 상기 화소들에 공통적으로 제공되는 전원 전압의 크기를 결정하고, 상기 출력 로드 계산부는 상기 기준 전원 전압 값에 상기 최대 휘도 값에 대응하는 전원 전압 오프셋 값을 가산함으로써 상기 전원 전압 값을 결정할 수 있다.
상기 출력 로드 계산부는, 상기 최대 휘도 값이 클수록, 상기 전원 전압 값의 크기를 감소시킬 수 있다.
상기 출력 로드 계산부는, 상기 최대 휘도 값이 유지되는 경우, 상기 입력 로드 값의 증감에 관계없이 상기 전원 전압 값의 크기를 유지시킬 수 있다.
본 발명에 따른 표시 장치는 초고휘도의 영상을 안정적으로 제공할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 3 내지 도 8는 본 발명의 한 실시예에 따른 계조 변환부를 설명하기 위한 도면이다.
도 9 내지 도 11은 본 발명의 다른 실시예에 따른 계조 변환부를 설명하기 위한 도면이다.
도 12 내지 도 14는 본 발명의 또 다른 실시예에 따른 계조 변환부를 설명하기 위한 도면이다.
도 15 및 도 16은 본 발명의 또 다른 실시예에 따른 계조 변환부를 설명하기 위한 도면이다.
도 17은 본 발명의 한 실시예에 따른 메모리에 데이터를 저장하는 순서를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
이하에서, 전극 또는 라인이 다른 전극 또는 다른 라인과 연결된다는 것은, "직접적으로(directly)" 연결될 수 있다는 것뿐만이 아니라, 중간에 다른 소자를 거쳐 "간접적으로(indirectly)" 연결될 수 있다는 의미를 포함한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 화소부(14), 및 계조 변환부(15)를 포함할 수 있다.
타이밍 제어부(11)는 외부 프로세서로부터 각각의 프레임(frame)에 대한 입력 계조 값들 및 제어 신호들을 수신할 수 있다. 이때, 프레임에 대한 입력 계조 값들을 프레임 데이터(frame data)라고 할 수 있다. 타이밍 제어부(11)는 프레임 표시를 위하여 데이터 구동부(12), 주사 구동부(13) 등에 각각의 사양에 적합한 제어 신호들을 제공할 수 있다.
계조 변환부(15)는 입력 계조 값들을 변환한 변환 계조 값들을 제공할 수 있다. 타이밍 제어부(11)는 이러한 변환 계조 값들을 데이터 구동부(12)로 제공할 수 있다. 계조 변환부(15)는 타이밍 제어부(11)와 일체의 IC(integrated chip)로 구성되거나, 별도의 IC로 구성될 수 있다. 또한, 계조 변환부(15)는 타이밍 제어부(11)에서 소프트웨어로 구현될 수도 있다. 또한, 계조 변환부(15)는 데이터 구동부(12)와 일체의 IC로 구성되거나, 별도의 IC로 구성될 수도 있다. 또한, 계조 변환부(15)는 데이터 구동부(12)에서 소프트웨어로 구현될 수도 있다.
데이터 구동부(12)는 변환 계조 값들 및 제어 신호들을 이용하여 데이터 라인들(DL1, DL2, DL3, DLn)로 제공할 데이터 전압들을 생성할 수 있다. 즉, 데이터 구동부(12)는 변환 계조 값들에 기초하는 데이터 전압들을 화소들로 제공할 수 있다. 예를 들어, 데이터 구동부(12)는 클록 신호를 이용하여 변환 계조 값들을 샘플링하고, 변환 계조 값들에 대응하는 데이터 전압들을 화소행 단위로 데이터 라인들(DL1~DLn)에 인가할 수 있다. 화소행은 하나의 주사 라인에 연결된 화소들의 그룹을 의미할 수 있다. n은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등을 수신하여, 주사 라인들(SL1, SL2, SL3, SLm)에 제공할 주사 신호들을 생성할 수 있다. m은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 주사 라인들(SL1~SLm)에 턴-온 레벨의 펄스를 갖는 주사 신호들을 순차적으로 공급할 수 있다. 주사 구동부(13)는 시프트 레지스터(shift register) 형태로 구성될 수 있고, 복수의 주사 스테이지들을 포함할 수 있다. 주사 구동부(13)는 클록 신호의 제어에 따라 주사 시작 신호의 턴-온 레벨의 펄스를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
화소부(14)는 화소들을 포함한다. 각각의 화소(PXij)는 대응하는 데이터 라인 및 주사 라인에 연결될 수 있다. i 및 j는 0보다 큰 정수일 수 있다. 화소(PXij)는 스캔 트랜지스터가 i 번째 주사 라인 및 j 번째 데이터 라인과 연결된 화소를 의미할 수 있다. 화소들은 제1 전원 라인(ELVDDL) 및 제2 전원 라인(ELVSSL)에 공통적으로 연결될 수 있다(도 2 참조).
도 2는 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 2를 참조하면, 화소(PXij)는 제1 색상의 광을 방출하는 화소일 수 있다. 제2 색상 또는 제3 색상의 광을 방출하는 화소들은 발광 다이오드(LD)를 제외하고 화소(PXij)와 실질적으로 동일한 구성들을 포함하므로, 중복된 설명은 생략한다.
예를 들어, 제1 색상은 적색, 녹색, 및 청색 중 한가지 색상일 수 있고, 제2 색상은 적색, 녹색, 및 청색 중 제1 색상이 아닌 한가지 색상일 수 있고, 제3 색상은 적색, 녹색, 및 청색 중 제1 색상 및 제2 색상이 아닌 나머지 색상일 수 있다. 또한, 제1 내지 제3 색상들로 적색, 녹색, 및 청색 대신 마젠타(magenta), 시안(cyan), 및 옐로우(yellow)가 사용될 수도 있다.
화소(PXij)는 복수의 트랜지스터들(T1, T2), 스토리지 커패시터(Cst1), 및 발광 다이오드(LD)를 포함할 수 있다.
본 실시예에서 트랜지스터들은 P형 트랜지스터, 예를 들어 PMOS로 도시되었지만, 당업자라면 N형 트랜지스터, 예를 들어 NMOS로 동일한 기능을 하는 화소 회로를 구성할 수 있을 것이다.
트랜지스터(T2)는 게이트 전극이 주사 라인(SLi)에 연결되고, 제1 전극이 데이터 라인(DLj)에 연결되고, 제2 전극이 트랜지스터(T1)의 게이트 전극에 연결된다. 트랜지스터(T2)는 스캔 트랜지스터, 스위칭 트랜지스터 등으로 명명될 수 있다.
트랜지스터(T1)는 게이트 전극이 트랜지스터(T2)의 제2 전극에 연결되고, 제1 전극이 제1 전원 라인(ELVDDL)에 연결되고, 제2 전극이 발광 다이오드(LD)의 애노드에 연결된다. 트랜지스터(T1)는 구동 트랜지스터로 명명될 수 있다.
스토리지 커패시터(Cst1)는 트랜지스터(T1)의 제1 전극과 게이트 전극을 연결한다.
발광 다이오드(LD)는 애노드가 트랜지스터(T1)의 제2 전극에 연결되고, 캐소드가 제2 전원 라인(ELVSSL)에 연결된다. 발광 다이오드(LD)는 제1 색상에 해당하는 파장의 광을 방출하는 소자일 수 있다. 발광 다이오드(LD)는 유기 발광 다이오드(organic light emitting diode), 무기 발광 다이오드(inorganic light emitting diode), 양자 점/우물 발광 다이오드(quantum dot/well light emitting diode) 등으로 구성될 수 있다. 본 실시예에서는 하나의 발광 다이오드(LD)만 도시되었지만, 복수의 서브 발광 다이오드들이 직렬, 병렬, 또는 직병렬 연결됨으로써 발광 다이오드(LD)를 대체할 수도 있다.
트랜지스터(T2)의 게이트 전극에 주사 라인(SLi)을 통해서 턴-온 레벨(로우 레벨)의 주사 신호가 공급되면, 트랜지스터(T2)는 데이터 라인(DLj)과 스토리지 커패시터(Cst1)의 제1 전극을 연결시킨다. 따라서, 스토리지 커패시터(Cst1)에는 데이터 라인(DLj)을 통해 인가된 데이터 전압과 제1 전원 전압(ELVDD)의 차이에 따른 전압이 기입된다.
트랜지스터(T1)는 스토리지 커패시터(Cst1)에 기입된 전압에 따라 결정된 구동 전류를 제1 전원 라인(ELVDDL)으로부터 제2 전원 라인(ELVSSL)으로 흐르게 한다. 발광 다이오드(LD)는 구동 전류량에 따른 휘도로 발광하게 된다.
한 실시예에 의하면, 트랜지스터(T1)는 포화 상태에서 구동될 수 있다. 이때, 트랜지스터(T1)의 게이트 전극에 인가되는 전압이 작을수록 구동 전류량이 증가할 수 있다. 즉, 트랜지스터(T1)는 전류원으로서 동작할 수 있다. 제1 트랜지스터(T1)가 포화 상태에서 구동되기 위한 조건은 다음 수학식 1과 같다.
[수학식 1]
Vds < Vgs-Vth
여기서 Vds는 트랜지스터(T1)의 드레인-소스 전압 차이이고, Vgs는 트랜지스터(T1)의 게이트-소스 전압 차이이고, Vth는 트랜지스터(T1)의 문턱 전압이다. Vth는 0보다 작다.
발광 다이오드(LD)는 구동 전류의 양이 증가할수록 높은 휘도로 발광할 수 있다. 따라서, 고계조를 표시하려면, 저계조를 표시하기 위한 경우보다 감소된 게이트 전압이 요구된다. 또한, 수학식 1에 따르면, 감소된 게이트 전압에 대응하는 감소된 드레인 전압이 요구된다. 즉, 고계조를 표시하려면, 저계조를 표시하기 위한 경우보다 더 작은 제2 전원 전압(ELVSS)이 요구된다. 또한, 후술하는 입력 로드 값이 클수록 전압 강하량(IR drop)이 크게 되므로, 입력 로드 값이 클수록 더 작은 제2 전원 전압(ELVSS)이 요구된다.
제2 전원 전압(ELVSS)이 충분히 작지 않으면 표시 불량이 발생할 수 있다. 제2 전원 전압(ELVSS)이 너무 작으면 과도한 소비 전력이 요구될 수 있다. 또한, 너무 작은 제2 전원 전압(ELVSS)은 하드웨어적으로 구현이 불가능하거나 바람직하지 않을 수 있다. 따라서, 발광 다이오드(LD)의 목표하는 발광 휘도에 적절한 제2 전원 전압(ELVSS)의 설정이 요구된다.
수학식 1에 따르면, 감소된 게이트 전압에 대응하는 증가된 소스 전압이 요구될 수도 있다. 즉, 제1 전원 전압(ELVDD)을 상승 정도를 조정함으로써, 이하의 실시예들이 구현될 수도 있다. 다만, 이하에서는 설명의 편의를 위해서, 제2 전원 전압(ELVSS)을 기준으로 설명한다.
도 3 내지 도 8는 본 발명의 한 실시예에 따른 계조 변환부를 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 한 실시예에 따른 계조 변환부(15a)는 입력 로드 계산부(151), 출력 로드 계산부(152), 메모리(153), 및 변환 계조 계산부(154)를 포함할 수 있다.
계조 변환부(15a)는 화소들에 대한 입력 계조 값들(IMG1)을 수신할 수 있다. 계조 변환부(15a)는 입력 계조 값들(IMG1)로부터 계산된 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 큰 경우 입력 로드 값(OPRi)보다 작은 출력 로드 값(OPRo)을 계산할 수 있다. 계조 변환부(15a)는 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 작은 경우 입력 로드 값(OPRi)과 동일한 출력 로드 값(OPRo)을 제공할 수 있다. 계조 변환부(15a)는 출력 로드 값(OPRo)에 대응하도록 입력 계조 값들(IMG1)을 변환 계조 값들(IMG2)로 변환할 수 있다. 입력 계조 값들(IMG1)은 하나의 프레임(하나의 영상 화면)에 대한 프레임 데이터일 수 있다. 변환 계조 값들(IMG2)은 해당 프레임에 대한 변환된 프레임 데이터일 수 있다.
입력 로드 계산부(151)는 입력 계조 값들(IMG1)에 기초하여 입력 로드 값(OPRi)을 계산할 수 있다. 예를 들어, 입력 로드 값(OPRi)은 입력 계조 값들(IMG1)의 평균 값일 수 있다(수학식 2 참조). 다른 실시예에서, 입력 로드 값(OPRi)은 입력 계조 값들(IMG1)의 합산 값일 수도 있다.
[수학식 2]
OPRi = (RGs*WR + GGs*WG + BGs*WB)/GN
여기서, RGs는 입력 계조 값들(IMG1) 중 제1 색상(예를 들어, 적색)의 계조 값들의 합이고, GGs는 입력 계조 값들(IMG1) 중 제2 색상(예를 들어, 녹색)의 계조 값들의 합이고, BGs는 입력 계조 값들(IMG1) 중 제3 색상(예를 들어, 청색)의 계조 값들의 합이다. WR, WG, 및 WB는 각 색상에 대한 가중치이다. GN은 입력 계조 값들(IMG1)의 개수이다.
설명의 편의를 위해 WR, WG, 및 WB는 각각 1인 것으로 가정한다. 또한, 설명의 편의를 위해, 각각의 입력 계조 값들(IMG1)은 0 내지 255 중 하나의 값을 갖는 것으로 가정한다. 0은 블랙 계조 값이고, 255는 화이트 계조 값일 수 있다. 이때, 입력 로드 값(OPRi)은 0 내지 255의 범위를 가질 수 있다. 후술하는 실시예들에서, 설명의 편의를 위해 입력 로드 값(OPRi)을 퍼센트(%) 단위로 나타낼 수도 있다. 예를 들어, 입력 로드 값(OPRi)이 0인 경우는 0%, 255인 경우는 100%로 나타낼 수도 있다.
메모리(153)는 시작 전류 제한 값(ACLs) 및 최대 출력 로드 값(ACLm)을 미리 저장할 수 있다.
출력 로드 계산부(152)는 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 작은 경우, 입력 로드 값(OPRi)과 동일한 출력 로드 값(OPRo)을 제공할 수 있다.
출력 로드 계산부(152)는 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 크고 입력 로드 값(OPRi)의 최대 값(OPRi4)보다 작은 경우, 시작 전류 제한 값(ACLs)에 대응하는 출력 로드 값(OPRo2) 및 최대 출력 로드 값(ACLm)을 인터폴레이션(interpolation)하여, 입력 로드 값(OPRi)에 대응하는 출력 로드 값(OPRo)을 계산할 수 있다. 이때, 출력 로드 값(OPRo2)은 시작 전류 제한 값(ACLs)과 동일할 수 있다. 이때, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)은 제2 그래프(CV2)를 따를 수 있다.
출력 로드 계산부(152)는 최대 휘도 값(DBV)을 수신할 수 있다. 최대 휘도 값(DBV)은 사용자의 설정 값일 수 있다. 사용자는 더 밝은 영상을 시청하고 싶은 경우 최대 휘도 값(DBV)을 증가시킬 수 있다. 또한, 사용자는 더 어두운 영상을 시청하고 싶은 경우 최대 휘도 값(DBV)을 감소시킬 수 있다. 또한, 최대 휘도 값(DBV)은 조도 센서 등과 연계된 알고리즘에 의해 자동적으로 설정될 수도 있다.
최대 휘도 값(DBV)은 최대 계조에 대응하여 화소들에서 방출되는 광의 휘도 값일 수 있다. 예를 들어, 화소부(14)의 전체 화소들이 화이트 계조 값에 대응하도록 발광함으로써 생성되는 백색 광의 휘도일 수 있다. 휘도의 단위는 니트(Nits)일 수 있다. 최대 휘도 값(DBV)은 표시 장치 밝기 값(Display Brightness Value)으로 명명될 수도 있다.
화소부(14)는 부분적으로(공간적으로) 어둡거나 밝은 영상을 표시할 수 있지만, 영상의 최대 휘도는 최대 휘도 값(DBV)으로 제한된다. 제품에 따라 달라질 수 있지만, 예를 들어, 최대 휘도 값(DBV)의 최대 값은 2500 니트이고, 최소 값은 4 니트일 수 있다. 최대 휘도 값(DBV)에 따라서, 특정 계조에 대한 데이터 전압들이 달라지므로, 화소(PXij)의 발광 휘도 또한 달라지게 된다.
출력 로드 계산부(152)는 최대 휘도 값(DBV)의 크기에 기초하여 입력 로드 값(OPRi)에 대응하는 출력 로드 값(OPRo)의 크기를 결정할 수 있다. 예를 들어, 출력 로드 계산부(152)는 최대 휘도 값(DBV)이 클수록, 입력 로드 값(OPRi)에 대응하는 출력 로드 값(OPRo)의 크기를 작게 결정할 수 있다. 설명의 편의를 위해서, 도 4 내지 도 8을 참조하여 설명함에 있어서, 최대 휘도 값(DBV)이 2500 Nits인 경우를 가정한다.
출력 로드 계산부(152)가 입력 로드 값(OPRi)과 동일한 출력 로드 값(OPRo)을 제공하는 경우, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)은 제1 그래프(CV1)를 따를 수 있다. 시작 전류 제한 값(ACLs) 이후의 범위에서, 제2 그래프(CV2)의 기울기는 제1 그래프(CV1)의 기울기보다 작을 수 있다. 즉, 제2 그래프(CV2)에 따른 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)의 증가율은 제1 그래프(CV1)에 따른 증가율보다 작을 수 있다.
제1 그래프(CV1)에 따를 경우, 입력 로드 값(OPRi)의 최대 값(OPRi4)에 대응하는 출력 로드 값(OPRo)은 출력 로드 값(OPRo4)일 수 있다. 예를 들어, 최대 값(OPRi4) 및 출력 로드 값(OPRo4)는 각각 255일 수 있다.
제2 그래프(CV2)에 따를 경우, 입력 로드 값(OPRi)의 최대 값(OPRi4)에 대응하는 출력 로드 값(OPRo)은 출력 로드 값(OPRo4')일 수 있다. 예를 들어, 최대 값(OPRi4)은 255이고, 출력 로드 값(OPRo4')는 182.625일 수 있다. 예를 들어, 최대 출력 로드 값(ACLm)이 182.625로써, 메모리(153)에 미리 저장될 수 있다.
변환 계조 계산부(154)는 출력 로드 값(OPRo)에 대응하도록 입력 계조 값들(IMG1)을 변환 계조 값들(IMG2)로 변환할 수 있다. 변환 계조 계산부(154)는 변환 계조 값들(IMG2)을 출력 로드 값(OPRo)보다 작거나 같도록 변환할 수 있다.
제1 그래프(CV1)에 따를 경우, 예를 들어, 출력 로드 값(OPRo)의 최대 값은 255일 수 있다. 출력 로드 값(OPRo)이 255라는 것은, 화소부(14)의 전체 화소들이 255 계조, 즉 화이트 계조에 대응하는 휘도로 발광함을 의미한다. 만약, 표시 장치(10)에 입력된 최대 휘도 값(DBV)이 초고휘도인 2500 Nits에 해당하는 경우, 화소부(14)의 전체 화소들이 모두 2500 Nits로 발광하는 것은 불가능하거나 바람직하지 않을 수 있다.
제2 그래프(CV2)에 따를 경우, 예를 들어, 출력 로드 값(OPRo)의 최대 값은 182.625일 수 있다. 따라서, 변환 계조 계산부(154)는 변환 계조 값들(IMG2)이 182.625보다 작거나 같도록 변환할 수 있다. 예를 들어, 입력 계조 값들(IMG1)은 0 내지 255의 범위를 가질 때, 변환 계조 값들(IMG2)은 0 내지 182.625의 범위를 갖도록, 입력 계조 값들(IMG1)과 변환 계조 값들(IMG2)이 매핑(mapping)될 수 있다. 예를 들어, 입력 계조 값이 255인 경우 변환 계조 값은 182.625일 수 있다. 예를 들어, 입력 계조 값이 240인 경우 변환 계조 값은 171.882일 수 있다. 따라서, 표시 장치(10)에 입력된 최대 휘도 값(DBV)이 초고휘도인 2500 Nits라도, 화소부(14)의 전체 화소들은 2500 Nits 보다 낮은 휘도로 안정적으로 발광할 수 있다.
도 5를 참조하면, 최대 휘도 값(DBV)이 2500 Nits이고, 입력 로드 값(OPRi1)이 5%일 때, 화소부(14)의 화이트 계조 값에 대응하는 휘도 값은 2500 Nits일 수 있다. 이때, 제2 전원 전압(ELVSS)은 -4.8V로 설정될 수 있다.
도 6을 참조하면, 최대 휘도 값(DBV)이 2500 Nits이고, 입력 로드 값(OPRi2)이 15%일 때, 화소부(14)의 화이트 계조 값에 대응하는 휘도 값은 2500 Nits일 수 있다. 이때, 제2 전원 전압(ELVSS)은 -4.8V로 설정될 수 있다.
도 7을 참조하면, 최대 휘도 값(DBV)이 2500 Nits이고, 입력 로드 값(OPRi3)이 65%일 때, 화소부(14)의 화이트 계조 값에 대응하는 휘도 값은 1674 Nits일 수 있다. 이때, 제2 전원 전압(ELVSS)은 -5.6V로 설정될 수 있다.
도 8을 참조하면, 최대 휘도 값(DBV)이 2500 Nits이고, 입력 로드 값(OPRi4)이 100%일 때, 화소부(14)의 화이트 계조 값에 대응하는 휘도 값은 1200 Nits일 수 있다. 이때, 제2 전원 전압(ELVSS)은 -4.8V로 설정될 수 있다.
본 실시예에 의하면, 입력 로드 값(OPRi4)이 100%인 경우와 입력 로드 값(OPRi2)이 15% 이하인 경우는, 제2 전원 전압(ELVSS)을 -4.8V로 일정하게 유지하더라도, 전체 화소들이 안정적으로 발광할 수 있다. 이는, 표시 장치(10)의 제품 출하 전, -4.8V의 제2 전원 전압(ELVSS)에 적합하도록 시작 전류 제한 값(ACLs) 및 최대 출력 로드 값(ACLm)이 메모리(153)에 미리 저장됨으로부터 기인한다.
하지만, 본 실시예에서 입력 로드 값(OPRi3)이 65%인 경우에 대응하는 출력 로드 값은 메모리(153)에 미리 저장되지 않은 상태이다. 따라서, 출력 로드 계산부(152)는 출력 로드 값(OPRo2) 및 최대 출력 로드 값(ACLm)을 인터폴레이션한 값을 이용한다. 이에 따라, 입력 로드 값(OPRi3)이 65%인 경우는 -4.8V의 제2 전원 전압(ELVSS)이 보장되지 않는다. 예를 들어, 입력 로드 값(OPRi3)이 65%인 경우는 -5.6V의 제2 전원 전압(ELVSS)이 필요할 수 있다.
제2 전원 전압(ELVSS)을 매 프레임마다 변경하는 것은 불가능하거나 바람직하지 않으므로, 표시 장치(10)는 2500 Nits의 최대 휘도 값(DBV)에 대해서 입력 로드 값(OPRi)에 무관하게 -5.6V의 제2 전원 전압(ELVSS)을 사용하게 된다. 이에 따라, 다른 입력 로드 값들(OPRi1, OPRi2, OPRi4)에서도 -4.8V가 아닌 -5.6V의 제2 전원 전압(ELVSS)을 사용하게 되므로, 불필요한 소비 전력이 발생한다.
도 9 내지 도 11은 본 발명의 다른 실시예에 따른 계조 변환부를 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 계조 변환부(15b)는 입력 로드 계산부(151), 출력 로드 계산부(152), 메모리(153), 및 변환 계조 계산부(154)를 포함할 수 있다. 이하에서는 계조 변환부(15b)의 구성 중 계조 변환부(15a)의 구성과 중복되는 구성에 대해서는 설명을 생략한다.
메모리(153)는 시작 전류 제한 값(ACLs), 제1 전류 제한 값(ACLi1), 제1 전류 제한 값(ACLi1)에 대응하는 제1 출력 로드 값(ACLo1), 및 최대 출력 로드 값(ACLm)을 미리 저장할 수 있다. 제1 전류 제한 값(ACLi1)은 시작 전류 제한 값(ACLs)보다 크고 입력 로드 값(OPRi)의 최대 값(OPRi4)보다 작을 수 있다.
출력 로드 계산부(152)는 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 작은 경우, 입력 로드 값(OPRi)과 동일한 출력 로드 값(OPRo)을 제공할 수 있다. 출력 로드 계산부(152)는 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 큰 경우, 제3 그래프(CV3)를 따르도록, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)을 제공할 수 있다.
출력 로드 계산부(152)는, 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 크고 제1 전류 제한 값(ACLi1)보다 작은 경우, 시작 전류 제한 값(ACLs)에 대응하는 출력 로드 값(OPRo2) 및 제1 출력 로드 값(ACLo1)을 인터폴레이션하여, 입력 로드 값(OPRi)에 대응하는 출력 로드 값(OPRo)을 계산할 수 있다. 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 크고 제1 전류 제한 값(ACLi1)보다 작은 경우, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)의 증가율은 제1 증가율일 수 있다.
출력 로드 계산부는, 입력 로드 값(OPRi)이 제1 전류 제한 값(ACLi1)보다 크고 입력 로드 값(OPRi)의 최대 값(OPRi4)보다 작은 경우, 제1 출력 로드 값(ACLo1) 및 최대 출력 로드 값(ACLm)을 인터폴레이션하여, 입력 로드 값(OPRi)에 대응하는 출력 로드 값(OPRo)을 계산할 수 있다. 입력 로드 값(OPRi)이 제1 전류 제한 값(ACLi1)보다 크고 입력 로드 값(OPRi)의 최대 값(OPRi4)보다 작은 경우, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)의 증가율은 제2 증가율일 수 있다. 이때, 제1 증가율 및 상기 제2 증가율은 서로 다를 수 있다. 예를 들어, 제2 증가율은 제1 증가율보다 클 수 있다.
도 11을 참조하면, 최대 휘도 값(DBV)이 2500 Nits이고, 입력 로드 값(OPRi3)이 65%일 때, 화소부(14)의 화이트 계조 값에 대응하는 휘도 값은 1378 Nits일 수 있다. 이때, 제2 전원 전압(ELVSS)은 -4.8V로 설정될 수 있다. 본 실시예에 의하면, 다른 입력 로드 값들(OPRi1, OPRi2, OPRi4)에서도 -4.8V의 제2 전원 전압(ELVSS)이 사용 가능하게 되므로, 불필요한 소비 전력을 방지할 수 있다. 통계에 의하면, 65%는 표시 장치(10)에 가장 빈번히 입력되는 입력 로드 값(OPRi3)이므로, 메모리(153)에 제1 전류 제한 값(ACLi1) 및 제1 출력 로드 값(ACLo1)를 미리 저장하는 것은 매우 효과적이다.
도 12 내지 도 14는 본 발명의 또 다른 실시예에 따른 계조 변환부를 설명하기 위한 도면이다.
도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 계조 변환부(15c)는 입력 로드 계산부(151), 출력 로드 계산부(152), 메모리(153), 및 변환 계조 계산부(154)를 포함할 수 있다. 이하에서는 계조 변환부(15c)의 구성 중 계조 변환부들(15a, 15b)의 구성과 중복되는 구성에 대해서는 설명을 생략한다.
메모리(153)는 시작 전류 제한 값(ACLs), 제1 전류 제한 값(ACLi1), 제1 전류 제한 값(ACLi1)에 대응하는 제1 출력 로드 값(ACLo1), 제2 전류 제한 값(ACLi2), 제2 전류 제한 값(ACLi2)에 대응하는 제2 출력 로드 값(ACLo2), 제3 전류 제한 값(ACLi3), 제3 전류 제한 값(ACLi3)에 대응하는 제3 출력 로드 값(ACLo3), 및 최대 출력 로드 값(ACLm)을 미리 저장할 수 있다. 제2 전류 제한 값(ACLi2)은 시작 전류 제한 값(ACLs)보다 크고 제1 전류 제한 값(ACLi1)보다 작을 수 있다. 제1 전류 제한 값(ACLi1)은 제2 전류 제한 값(ACLi2)보다 크고 제3 전류 제한 값(ACLi3)보다 작을 수 있다. 제3 전류 제한 값(ACLi3)은 제1 전류 제한 값(ACLi1)보다 크고 입력 로드 값(OPRi)의 최대 값(OPRi4)보다 작을 수 있다.
출력 로드 계산부(152)는 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 작은 경우, 입력 로드 값(OPRi)과 동일한 출력 로드 값(OPRo)을 제공할 수 있다. 출력 로드 계산부(152)는 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 큰 경우, 제4 그래프(CV4)를 따르도록, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)을 제공할 수 있다.
출력 로드 계산부(152)는 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 크고 제2 전류 제한 값(ACLi2)보다 작은 경우, 시작 전류 제한 값(ACLs)에 대응하는 출력 로드 값(OPRo2) 및 제2 출력 로드 값(ACLo2)을 인터폴레이션하여, 입력 로드 값(OPRi)에 대응하는 출력 로드 값(OPRo)을 계산할 수 있다. 입력 로드 값(OPRi)이 시작 전류 제한 값(ACLs)보다 크고 제2 전류 제한 값(ACLi2)보다 작은 경우, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)의 증가율은 제3 증가율일 수 있다.
출력 로드 계산부(152)는 입력 로드 값(OPRi)이 제2 전류 제한 값(ACLi2)보다 크고 제1 전류 제한 값(ACLi1)보다 작은 경우, 제2 출력 로드 값(ACLo2) 및 제1 출력 로드 값(ACLo1)을 인터폴레이션하여, 입력 로드 값(OPRi)에 대응하는 출력 로드 값(OPRo)을 계산할 수 있다. 입력 로드 값(OPRi)이 제2 전류 제한 값(ACLi2)보다 크고 제1 전류 제한 값(ACLi1)보다 작은 경우, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)의 증가율은 제4 증가율일 수 있다.
출력 로드 계산부(152)는 입력 로드 값(OPRi)이 제1 전류 제한 값(ACLi1)보다 크고 제3 전류 제한 값(ACLi3)보다 작은 경우, 제1 출력 로드 값(ACLo1) 및 제3 출력 로드 값(ACLo3)을 인터폴레이션하여, 입력 로드 값(OPRi)에 대응하는 출력 로드 값(OPRo)을 계산할 수 있다. 입력 로드 값(OPRi)이 제1 전류 제한 값(ACLi1)보다 크고 제3 전류 제한 값(ACLi3)보다 작은 경우, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)의 증가율은 제5 증가율일 수 있다.
출력 로드 계산부(152)는 입력 로드 값(OPRi)이 제3 전류 제한 값(ACLi3)보다 크고 입력 로드 값(OPRi)의 최대 값(OPRi4)보다 작은 경우, 제3 출력 로드 값(ACLo3) 및 최대 출력 로드 값(ACLm)을 인터폴레이션하여, 입력 로드 값(OPRi)에 대응하는 출력 로드 값(OPRo)을 계산할 수 있다. 입력 로드 값(OPRi)이 제3 전류 제한 값(ACLi3)보다 크고 입력 로드 값(OPRi)의 최대 값(OPRi4)보다 작은 경우, 입력 로드 값(OPRi)에 대한 출력 로드 값(OPRo)의 증가율은 제6 증가율일 수 있다. 이때, 제3 증가율, 제4 증가율, 제5 증가율, 및 제6 증가율은 서로 다를 수 있다.
계조 변환부(15b)의 메모리(153)와 비교했을 때, 본 실시예의 계조 변환부(15c)의 메모리(153)는 40%의 입력 로드 값(OPRi5)에 대한 제2 전류 제한 값(ACLi2) 및 제2 출력 로드 값(ACLo2)을 미리 더 저장할 수 있다. 또한, 계조 변환부(15c)의 메모리(153)는 80%의 입력 로드 값(OPRi6)에 대한 제3 전류 제한 값(ACLi3) 및 제3 출력 로드 값(ACLo3)을 미리 더 저장할 수 있다. 이에 따라, 더 많은 입력 로드 값들(OPRi5, OPRi6)에서도 -4.8V의 제2 전원 전압(ELVSS)이 사용 가능하게 되므로, 불필요한 소비 전력을 방지할 수 있다. 표시 장치(10)를 테스트한 바에 의하면, 본 실시예와 같이 메모리(153)를 구성할 때, 실질적으로 모든 입력 로드 값(OPRi)에서 -4.8V의 제2 전원 전압(ELVSS)을 유지할 수 있었다.
도 14의 표를 참조하면, 최대 휘도 값(DBV)이 2500 Nits일 때, 각각의 그래프들(CV1, CV2, CV4)에 대해서, 예시적인 입력 로드 값들(OPRi2, OPRi5, OPRi3, OPRi6, OPRi4)에 필요한 포화 전압(Vsat)의 값들이 도시된다. 포화 전압(Vsat)은, 각각의 입력 로드 값들(OPRi2, OPRi5, OPRi3, OPRi6, OPRi4)에 대해서, 화소들의 구동 트랜지스터들이 포화 상태로 구동되기 위한 제2 전원 전압(ELVSS)의 최대 값일 수 있다. 즉, 각각의 입력 로드 값들(OPRi2, OPRi5, OPRi3, OPRi6, OPRi4)에 대해서, 화소부(14)의 화소들이 포화 상태로 구동되기 위해서는 포화 전압(Vsat)보다 작은 제2 전원 전압(ELVSS)이 요구된다.
이에 따라, 계조 변환부(15)가 제1 그래프(CV1)에 따라 변환 계조 값들(IMG2)을 생성하는 경우, -7.5V의 제2 전원 전압(ELVSS)이 필요함을 확인할 수 있다. 또한, 계조 변환부(15b)가 제2 그래프(CV2)에 따라 변환 계조 값들(IMG2)을 생성하는 경우, -5.6V의 제2 전원 전압(ELVSS)이 필요함을 확인할 수 있다. 또한, 계조 변환부(15c)가 제4 그래프(CV4)에 따라 변환 계조 값들(IMG2)을 생성하는 경우, -4.8V의 제2 전원 전압(ELVSS)이 필요함을 확인할 수 있다. 따라서, 소비 전력 저감 및 구동 안정성 측면에서 계조 변환부(15c)가 가장 바람직함을 확인할 수 있다.
도 15 및 도 16은 본 발명의 또 다른 실시예에 따른 계조 변환부를 설명하기 위한 도면이다.
도 15를 참조하면, 본 발명의 또 다른 실시예에 따른 계조 변환부(15d)는 입력 로드 계산부(151), 출력 로드 계산부(152), 메모리(153), 및 변환 계조 계산부(154)를 포함할 수 있다. 이하에서는 계조 변환부(15d)의 구성 중 계조 변환부들(15a, 15b, 15c)의 구성과 중복되는 구성에 대해서는 설명을 생략한다.
메모리(153)는 기준 전원 전압 값(ELVSSr)을 더 저장할 수 있다.
출력 로드 계산부(152)는, 최대 휘도 값(DBV)에 대응하는 전원 전압 값(ELVSSd)을 제공함으로써, 화소들에 공통적으로 제공되는 제2 전원 전압(ELVSS)의 크기를 결정할 수 있다.
예를 들어, 출력 로드 계산부(152)는 기준 전원 전압 값(ELVSSr)에 최대 휘도 값(DBV)에 대응하는 전원 전압 오프셋 값을 가산함으로써 전원 전압 값(ELVSSd)을 결정할 수 있다. 예를 들어, 출력 로드 계산부(152)는, 최대 휘도 값(DBV)이 클수록, 전원 전압 값(ELVSSd)의 크기를 감소시킬 수 있다. 예를 들어, 출력 로드 계산부(152)는, 최대 휘도 값(DBV)이 유지되는 경우, 입력 로드 값(OPRi)의 증감에 관계없이 전원 전압 값(ELVSSd)의 크기를 유지시킬 수 있다.
도 16을 참조하여, 기준 전원 전압 값(ELVSSr)이 650 Nits의 최대 휘도 값(DBV)에서 -3.8V로 설정되었음을 가정한다. 예를 들어, 출력 로드 계산부(152)는 최대 휘도 값(DBV)이 650 Nits보다 클수록 전원 전압 값(ELVSSd)을 기준 전원 전압 값(ELVSSr)으로부터 감소시킬 수 있다. 또한, 출력 로드 계산부(152)는 최대 휘도 값(DBV)이 650 Nits보다 작을수록 전원 전압 값(ELVSSd)을 기준 전원 전압 값(ELVSSr)으로부터 증가시킬 수 있다.
한편, 전술한 바와 같이 계조 변환부(15c)의 메모리(153)는 입력 로드 값(OPRi)이 100%, 80%, 65%, 40%일 때의 최대 출력 로드 값(ACLm), 제3 출력 로드 값(ACLo3), 제1 출력 로드 값(ACLo1), 제2 출력 로드 값(ACLo2) 등을 미리 저장할 수 있다. 도 16을 참조하면, 예를 들어, 최대 출력 로드 값(ACLm)은 182.625이고, 제3 출력 로드 값(ACLo3)은 185.375이고, 제1 출력 로드 값(ACLo1)은 194.500이고, 제2 출력 로드 값(ACLo2)은 220.250일 수 있다.
실시예에 따라, 메모리(153)는 도 16의 표에 기재된 다양한 데이터들을 미리 저장할 수 있다. 메모리(153)가 더 다양한 데이터들을 저장할 수록, 더욱 효율적인 제2 전원 전압(ELVSS)의 제공이 가능할 수 있다. 하지만, 메모리(153)의 구성 비용 및 택트 타임(tact time)이 증가하므로, 제품에 따라 적절한 선택이 필요하다.
도 17은 본 발명의 한 실시예에 따른 메모리에 데이터를 저장하는 순서를 설명하기 위한 도면이다.
도 17을 참조하면, 표시 장치(10)의 제품 출하 전에 메모리(153)에 데이터가 저장될 수 있다.
먼저, 기준 최대 휘도 값에 대한 기준 전원 전압 값(ELVSSr)을 설정할 수 있다(S101). 예를 들어, 기준 최대 휘도 값은 650 Nits일 수 있다(S101).
다음으로, 다른 최대 휘도 값들에 대한 전원 전압 오프셋 값들을 설정할 수 있다(S102). 예를 들어, 최대 휘도 값(DBV)이 기준 최대 휘도 값보다 클수록 전원 전압 오프셋 값은 작을 수 있다. 이때, 전원 전압 오프셋 값들은 0보다 작을 수 있다. 또한, 최대 휘도 값(DBV)이 기준 최대 휘도 값보다 작을수록 전원 전압 오프셋 값은 클 수 있다. 이때, 전원 전압 오프셋 값들은 0보다 클 수 있다.
다음으로, 최대 휘도 값들 중 적어도 일부에 대한 제1 전류 제한 값(ACLi1)을 설정할 수 있다(S103). 전술한 바와 같이, 통계적으로 가장 빈번히 사용되는 65%의 입력 로드 값(OPRi3)을 제1 전류 제한 값(ACLi1)으로 설정할 수 있다. 또한, 제1 전류 제한 값(ACLi1)에 대응하는 제1 출력 로드 값(ACLo1)을 설정할 수 있다. 이때, 카메라, 휘도 측정 장치 등 외부 장치를 이용하여 제1 전류 제한 값(ACLi1)에 대응하는 제1 출력 로드 값(ACLo1)을 정확하게 설정할 수 있다. 설정된 제1 출력 로드 값(ACLo1)에 따르면, 먼저 설정된 기준 전원 전압 값(ELVSSr) 및 전원 전압 오프셋 값들을 이용하더라도 불필요한 소비 전력 또는 불안정한 영상 표시가 방지될 수 있다.
다음으로, 최대 휘도 값들 중 적어도 일부에 대한 제2 전류 제한 값(ACLi2) 및 제3 전류 제한 값(ACLi3)을 설정할 수 있다(S103). 또한, 제2 전류 제한 값(ACLi2)에 대응하는 제2 출력 로드 값(ACLo2)을 설정할 수 있다. 또한, 제3 전류 제한 값(ACLi3)에 대응하는 제3 출력 로드 값(ACLo3)을 설정할 수 있다. 단계(S103)에서는 택트 타임(tact time)을 감소시키기 위해서, 카메라, 휘도 측정 장치 등 외부 장치를 이용하지 않고, 프로세서의 연산을 통해서 계산될 수도 있다.
도 17의 과정에서 계산된 데이터들 중 적어도 일부가 메모리(153)에 저장될 수 있다. 참고로, 도 17의 과정 이후에 블랙 계조에 대응하는 데이터 전압의 설정 및 다른 계조 값들에 대응하는 데이터 전압들을 설정하기 위한 과정이 수행될 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
OPRi: 입력 로드 값
OPRo: 출력 로드 값
ACLs: 시작 전류 제한 값
ACLi: 제1 전류 제한 값
ACLo1: 제1 출력 로드 값
ACLm: 최대 출력 로드 값

Claims (20)

  1. 화소들;
    상기 화소들에 대한 입력 계조 값들을 수신하고, 상기 입력 계조 값들로부터 계산된 입력 로드 값이 시작 전류 제한 값보다 큰 경우 상기 입력 로드 값보다 작은 출력 로드 값을 계산하고, 상기 출력 로드 값에 대응하도록 상기 입력 계조 값들을 변환 계조 값들로 변환하는 계조 변환부; 및
    상기 변환 계조 값들에 기초하는 데이터 전압들을 상기 화소들로 제공하는 데이터 구동부를 포함하고,
    상기 입력 로드 값이 상기 시작 전류 제한 값보다 크고 제1 전류 제한 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제1 증가율이고,
    상기 입력 로드 값이 상기 제1 전류 제한 값보다 크고 상기 입력 로드 값의 최대 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제2 증가율이고,
    상기 제1 증가율 및 상기 제2 증가율은 서로 다른,
    표시 장치.
  2. 제1 항에 있어서,
    상기 입력 로드 값이 상기 시작 전류 제한 값보다 크고 제2 전류 제한 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제3 증가율이고,
    상기 입력 로드 값이 상기 제2 전류 제한 값보다 크고 상기 제1 전류 제한 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제4 증가율이고,
    상기 입력 로드 값이 상기 제1 전류 제한 값보다 크고 제3 전류 제한 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제5 증가율이고,
    상기 입력 로드 값이 상기 제3 전류 제한 값보다 크고 상기 입력 로드 값의 최대 값보다 작은 경우, 상기 입력 로드 값에 대한 상기 출력 로드 값의 증가율은 제6 증가율이고,
    상기 제3 증가율, 상기 제4 증가율, 상기 제5 증가율, 및 상기 제6 증가율은 서로 다른,
    표시 장치.
  3. 제1 항에 있어서,
    상기 계조 변환부는, 최대 휘도 값을 더 수신하고, 상기 최대 휘도 값의 크기에 기초하여 상기 입력 로드 값에 대응하는 상기 출력 로드 값의 크기를 결정하는,
    표시 장치.
  4. 제3 항에 있어서,
    상기 계조 변환부는, 상기 최대 휘도 값이 클수록, 상기 입력 로드 값에 대응하는 상기 출력 로드 값의 크기를 작게 결정하는,
    표시 장치.
  5. 제4 항에 있어서,
    상기 계조 변환부는, 상기 최대 휘도 값이 클수록, 상기 화소들에 공통적으로 제공되는 전원 전압의 크기를 감소시키는,
    표시 장치.
  6. 제4 항에 있어서,
    상기 계조 변환부는, 상기 최대 휘도 값이 유지되는 경우, 상기 입력 로드 값의 증감에 관계없이 상기 전원 전압의 크기를 유지시키는,
    표시 장치.
  7. 제1 항에 있어서,
    상기 계조 변환부는, 상기 시작 전류 제한 값, 상기 제1 전류 제한 값, 상기 제1 전류 제한 값에 대응하는 제1 출력 로드 값, 및 최대 출력 로드 값을 미리 저장한 메모리를 포함하는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 계조 변환부는,
    상기 입력 로드 값이 상기 시작 전류 제한 값보다 크고 상기 제1 전류 제한 값보다 작은 경우, 상기 시작 전류 제한 값에 대응하는 출력 로드 값 및 상기 제1 출력 로드 값을 인터폴레이션(interpolation)하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하는 출력 로드 계산부를 더 포함하는,
    표시 장치.
  9. 제8 항에 있어서,
    상기 출력 로드 계산부는, 상기 입력 로드 값이 상기 제1 전류 제한 값보다 크고 상기 입력 로드 값의 최대 값보다 작은 경우, 상기 제1 출력 로드 값 및 상기 최대 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하는,
    표시 장치.
  10. 제9 항에 있어서,
    상기 출력 로드 계산부는, 최대 휘도 값이 클수록, 상기 입력 로드 값에 대응하는 상기 출력 로드 값의 크기를 작게 결정하는,
    표시 장치.
  11. 제10 항에 있어서,
    상기 계조 변환부는, 상기 출력 로드 값에 대응하도록 상기 입력 계조 값들을 상기 변환 계조 값들로 변환하는 변환 계조 계산부를 더 포함하고,
    상기 변환 계조 계산부는 상기 변환 계조 값들을 상기 출력 로드 값보다 작거나 같도록 변환하는,
    표시 장치.
  12. 제2 항에 있어서,
    상기 계조 변환부는, 상기 시작 전류 제한 값, 상기 제1 전류 제한 값, 상기 제1 전류 제한 값에 대응하는 제1 출력 로드 값, 상기 제2 전류 제한 값, 상기 제2 전류 제한 값에 대응하는 제2 출력 로드 값, 상기 제3 전류 제한 값, 상기 제3 전류 제한 값에 대응하는 제3 출력 로드 값, 및 최대 출력 로드 값을 미리 저장한 메모리를 포함하는,
    표시 장치.
  13. 제12 항에 있어서,
    상기 계조 변환부는,
    상기 입력 로드 값이 상기 시작 전류 제한 값보다 크고 상기 제2 전류 제한 값보다 작은 경우, 상기 시작 전류 제한 값에 대응하는 출력 로드 값 및 상기 제2 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하는 출력 로드 계산부를 더 포함하는,
    표시 장치.
  14. 제13 항에 있어서,
    상기 출력 로드 계산부는,
    상기 입력 로드 값이 상기 제2 전류 제한 값보다 크고 상기 제1 전류 제한 값보다 작은 경우, 상기 제2 출력 로드 값 및 상기 제1 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하고,
    상기 입력 로드 값이 상기 제1 전류 제한 값보다 크고 상기 제3 전류 제한 값보다 작은 경우, 상기 제1 출력 로드 값 및 상기 제3 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하고,
    상기 입력 로드 값이 상기 제3 전류 제한 값보다 크고 상기 입력 로드 값의 최대 값보다 작은 경우, 상기 제3 출력 로드 값 및 상기 최대 출력 로드 값을 인터폴레이션하여, 상기 입력 로드 값에 대응하는 상기 출력 로드 값을 계산하는,
    표시 장치.
  15. 제14 항에 있어서,
    상기 출력 로드 계산부는, 최대 휘도 값이 클수록, 상기 입력 로드 값에 대응하는 상기 출력 로드 값의 크기를 작게 결정하는,
    표시 장치.
  16. 제15 항에 있어서,
    상기 계조 변환부는, 상기 출력 로드 값에 대응하도록 상기 입력 계조 값들을 상기 변환 계조 값들로 변환하는 변환 계조 계산부를 더 포함하고,
    상기 변환 계조 계산부는 상기 변환 계조 값들을 상기 출력 로드 값보다 작거나 같도록 변환하는,
    표시 장치.
  17. 제15 항에 있어서,
    상기 메모리는 기준 전원 전압 값을 더 저장한,
    표시 장치.
  18. 제17 항에 있어서,
    상기 출력 로드 계산부는, 상기 최대 휘도 값에 대응하는 전원 전압 값을 제공함으로써, 상기 화소들에 공통적으로 제공되는 전원 전압의 크기를 결정하고,
    상기 출력 로드 계산부는 상기 기준 전원 전압 값에 상기 최대 휘도 값에 대응하는 전원 전압 오프셋 값을 가산함으로써 상기 전원 전압 값을 결정하는,
    표시 장치.
  19. 제18 항에 있어서,
    상기 출력 로드 계산부는, 상기 최대 휘도 값이 클수록, 상기 전원 전압 값의 크기를 감소시키는,
    표시 장치.
  20. 제19 항에 있어서,
    상기 출력 로드 계산부는, 상기 최대 휘도 값이 유지되는 경우, 상기 입력 로드 값의 증감에 관계없이 상기 전원 전압 값의 크기를 유지시키는,
    표시 장치.
KR1020200026164A 2020-03-02 2020-03-02 표시 장치 KR20210111397A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200026164A KR20210111397A (ko) 2020-03-02 2020-03-02 표시 장치
US17/034,708 US11257415B2 (en) 2020-03-02 2020-09-28 Display device
CN202110143999.5A CN113345360A (zh) 2020-03-02 2021-02-02 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200026164A KR20210111397A (ko) 2020-03-02 2020-03-02 표시 장치

Publications (1)

Publication Number Publication Date
KR20210111397A true KR20210111397A (ko) 2021-09-13

Family

ID=77463712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200026164A KR20210111397A (ko) 2020-03-02 2020-03-02 표시 장치

Country Status (3)

Country Link
US (1) US11257415B2 (ko)
KR (1) KR20210111397A (ko)
CN (1) CN113345360A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210111397A (ko) * 2020-03-02 2021-09-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368067B2 (en) 2013-05-14 2016-06-14 Apple Inc. Organic light-emitting diode display with dynamic power supply control
US9318061B2 (en) * 2014-07-15 2016-04-19 Novatek Microelectronics Corp. Method and device for mapping input grayscales into output luminance
US10089959B2 (en) * 2015-04-24 2018-10-02 Apple Inc. Display with continuous profile peak luminance control
KR102552936B1 (ko) * 2016-04-12 2023-07-10 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102483946B1 (ko) 2018-08-03 2023-01-02 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
KR20210111397A (ko) * 2020-03-02 2021-09-13 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210272501A1 (en) 2021-09-02
CN113345360A (zh) 2021-09-03
US11257415B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US10997926B2 (en) Driving controller, display device and driving method including a lower frequency mode and an image transition mode
KR102050268B1 (ko) 유기 발광 표시 장치
JP5284198B2 (ja) 表示装置およびその駆動方法
JP2008139861A (ja) 有機発光素子を用いたアクティブマトリクス型表示装置、および有機発光素子を用いたアクティブマトリクス型表示装置の駆動方法
KR102659619B1 (ko) 표시 장치 및 이의 구동 방법
KR20140058283A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20150040095A (ko) 유기전계 발광 표시장치의 디밍 구동 방법
US11600217B2 (en) Optical compensation system and optical compensation method of display device
US11423834B2 (en) Display device and method of driving the same
US11398182B2 (en) Display device and method of driving the same
KR20210116834A (ko) 표시 장치 및 그 구동 방법
KR20170072994A (ko) 유기 발광 표시장치와 그 구동 장치 및 방법
KR20230072460A (ko) 표시 장치
KR20220067651A (ko) 표시 장치
KR20230025619A (ko) 표시 장치 및 그 구동 방법
KR20210111397A (ko) 표시 장치
KR20210147134A (ko) 표시 장치
KR101560238B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR20180062585A (ko) 실시간 보상 회로와 그를 포함한 전계 발광 표시장치
KR20210083468A (ko) 표시 장치의 보상 방법
KR20210082601A (ko) 유기 발광 다이오드 표시 장치
KR102604413B1 (ko) 실시간 보상 회로와 그를 포함한 전계 발광 표시장치
KR20230174361A (ko) 표시 장치 및 이의 구동 방법
KR102344509B1 (ko) 표시장치, 표시패널, 컨트롤러 및 휘도 제어 방법
KR20210103374A (ko) 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination