KR20210106051A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210106051A
KR20210106051A KR1020200020310A KR20200020310A KR20210106051A KR 20210106051 A KR20210106051 A KR 20210106051A KR 1020200020310 A KR1020200020310 A KR 1020200020310A KR 20200020310 A KR20200020310 A KR 20200020310A KR 20210106051 A KR20210106051 A KR 20210106051A
Authority
KR
South Korea
Prior art keywords
block
value
transistor
sensing
values
Prior art date
Application number
KR1020200020310A
Other languages
English (en)
Inventor
강병두
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200020310A priority Critical patent/KR20210106051A/ko
Priority to US17/028,255 priority patent/US20210256892A1/en
Priority to CN202110185441.3A priority patent/CN113362756A/zh
Publication of KR20210106051A publication Critical patent/KR20210106051A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Abstract

본 발명은 표시 장치에 관한 것이다. 구체적으로, 본 발명의 일 실시예에 따른 표시 장치는 복수의 블록들로 구획되는 화소들을 포함하는 표시부, 블록 전류들을 출력하는 전원 인터페이스, 블록 전류들을 센싱하여 센싱값들을 출력하는 전류 센서 및 블록들 중 열화 블록을 검출하고, 열화 블록에 공급되는 블록 전류를 제어하기 위한 제어 전압을 출력하는 블록 전류 제어부를 포함하되, 전원 인터페이스는, 제1 전원과 연결되는 제1 전극과 제1 전원 공급 라인과 연결되는 제2 전극 및 제어 라인과 연결되는 게이트 전극을 포함하는 트랜지스터를 복수개 포함하는 것을 특징으로 한다.

Description

표시 장치{DISPLYA DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치는 복수의 화소들을 포함할 수 있고, 요구되는 계조에 대응되는 전류가 화소에 흐름으로써 복수의 화소들 각각이 다양한 색상 및 휘도로 발광함으로써, 다양한 영상을 표시할 수 있다.
그런데, 영상들 중 화소들 중, 표시 장치의 어느 한 영역에 배치된 화소들이 상대적으로 고 휘도로 발광하고 표시 장치의 다른 영역에 배치된 화소들이 상대적으로 저 휘도로 발광하는 영상의 경우, 전술한 전류가 어느 한 영역에 배치된 화소들로 집중될 수 있다. 이 경우, 비교적 높은 전류가 어느 한 영역에 배치된 화소들로 흐르게 됨으로써 화소들에서 열화가 발생할 수 있다.
본 발명이 해결하려는 과제는, 과전류에 의한 화소들의 열화 또는 발화 현상을 방지할 수 있는 표시 장치를 제공하고자 한다.
또한, 본 발명이 해결하려는 다른 과제는, 별도의 센싱 저항 없이 트랜지스터만을 이용하여 블록 전류를 센싱할 수 있는 표시 장치를 제공하고자 한다.
또한, 본 발명이 해결하려는 또 다른 과제는, 별도의 센싱 저항을 추가하지 않고도 블록 전류를 센싱함으로써 제조 비용을 감소시킬 수 있는 표시 장치를 제공하고자 한다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명의 일 실시예에 따른 표시 장치는 복수의 블록들로 구획되는 화소들을 포함하는 표시부, 제1 전원의 전압 및 제어 전압에 기초하여 블록들 각각에 대응되는 블록 전류들을 제1 전원 공급 라인들 각각에 출력하는 전원 인터페이스, 블록 전류들을 센싱하여 센싱값들을 출력하는 전류 센서, 및 영상 데이터를 입력받아 블록들 각각에 대응되는 블록 계조값들을 계산하고, 블록 계조값들 및 센싱값들에 기초하여 열화 블록을 검출하고, 열화 블록에 공급되는 블록 전류를 제어하기 위한 제어 전압을 제어 라인에 출력하는 블록 전류 제어부를 포함하되, 전원 인터페이스는, 제1 전원과 연결되는 제1 전극과 제1 전원 공급 라인과 연결되는 제2 전극 및 제어 라인과 연결되는 게이트 전극을 포함하는 트랜지스터를 복수개 포함하는 것을 특징으로 한다.
일 실시예로, 센싱값은, 턴-온된 트랜지스터의 제1 전극 및 제2 전극 간의 전위차와 턴-온된 트랜지스터의 등가 저항의 저항값에 기초하여 산출될 수 있다.
일 실시예로, 저항값은, 턴-온 레벨의 기준 제어 전압에 의해 트랜지스터가 턴-온되면, 턴-온된 트랜지스터의 등가 저항의 전위차와, 미리 설정된 기준 블록 계조값에 대응되는 블록 전류에 기초하여 산출될 수 있다.
일 실시예로, 열화 블록의 블록 계조값은, 블록들에서 열화 블록을 제외한 나머지 블록들의 블록 계조값들보다 크고, 열화 블록에서 획득된 센싱값은, 나머지 블록들에서 획득된 센싱값들보다 클 수 있다.
일 실시예로, 열화 블록에 제공되는 블록 전류의 변화량은, 열화 블록에 대응되는 트랜지스터의 게이트 전극에 인가되는 제어 전압의 변화량에 기초하여 결정되고, 제어 전압의 변화량은, 열화 블록의 블록 계조값과 나머지 블록들의 블록 계조값들 중 어느 하나의 블록 계조값의 제1 차이값 및 열화 블록의 센싱값과 나머지 블록들의 센싱값들 중 어느 하나의 센싱값의 제2 차이값 중 적어도 하나에 기초하여 산출될 수 있다.
일 실시예로, 어느 하나의 블록 계조값은, 나머지 블록들의 블록 계조값들 중 가장 작은 최소 블록 계조값이고, 어느 하나의 센싱값은, 나머지 블록들의 센싱값들 중 가장 작은 최소 센싱값일 수 있다.
일 실시예로, 열화 블록의 블록 계조값은, 블록들에서 열화 블록을 제외한 나머지 블록들의 블록 계조값들보다 크고, 열화 블록에서 획득된 센싱값은, 미리 설정된 기준 센싱값보다 클 수 있다.
일 실시예로, 열화 블록에 제공되는 블록 전류의 변화량은, 열화 블록에 대응되는 트랜지스터의 게이트 전극에 인가되는 제어 전압의 변화량에 기초하여 결정되고, 제어 전압의 변화량은, 열화 블록의 블록 계조값과 나머지 블록들의 블록 계조값들 중 어느 하나의 블록 계조값의 제1 차이값 및 열화 블록의 센싱값과 기준 센싱값의 제2 차이값 중 적어도 하나에 기초하여 산출될 수 있다.
일 실시예로, 블록 전류 제어부는, 블록 계조값들의 합이 미리 설정된 기준 계조값 이하인 경우를 개시 조건으로 하여 열화 블록의 검출 동작을 개시할 수 있다.
일 실시예로, 블록 계조값은, 블록에 포함되는 화소들 각각의 계조값들의 대표값, 블록에 포함되는 화소들 각각의 계조값들의 합, 블록에 포함되는 화소들 각각의 계조값들의 합에 대한 평균값 중 어느 하나일 수 있다.
일 실시예로, 열화 블록에 공급되는 블록 전류를 조절하는 제어 전압은, 열화 블록에 대응되는 트랜지스터가 턴-오프되는 턴-오프 레벨의 전압일 수 있다.
일 실시예로, 전원 인터페이스는, 제1 전원에 접속되는 제1 단자와, 트랜지스터의 제1 전극에 접속되는 제2 단자를 구비하는 센싱 저항을 복수개 더 포함할 수 있다.
일 실시예로, 센싱값은, 제1 전원과 제1 단자가 접속된 노드의 전압과 제1 전극과 제2 단자가 접속된 노드의 전압 간의 전위차와, 센싱 저항의 저항값에 기초하여 산출될 수 있다.
일 실시예로, 전원 인터페이스는, 제1 전원 공급 라인과 다른 제2 전원 공급 라인과 연결되는 제1 전극과, 제1 전원의 전압보다 낮은 전압을 갖는 제2 전원과 연결되는 제2 전극 및 제어 라인과 연결되는 게이트 전극을 포함하는 센싱 트랜지스터를 복수개 더 포함할 수 있다.
일 실시예로, 센싱 트랜지스터는, 센싱 기간에, 턴-오프 레벨의 제어 신호를 제어 라인을 통해 입력받아, 턴-오프되고, 제2 전원 공급 라인과 센싱 트랜지스터의 제1 전극이 접속된 노드에 인가되는 전압은, 제1 전원의 전압보다 높을 수 있다.
다른 측면에서, 본 발명의 다른 실시예에 따른 표시 장치는 복수의 블록들로 구획되는 화소들을 포함하는 표시부, 제1 전원의 전압 및 제어 전압에 기초하여 블록들 각각에 대응되는 블록 전류들을 제1 전원 공급 라인들 각각에 출력하는 전원 인터페이스, 블록 전류들을 센싱하여 센싱값들을 출력하는 전류 센서, 및 영상 데이터를 입력받아 블록들 각각에 대응되는 블록 계조값들을 계산하고, 블록 계조값들 및 센싱값들에 기초하여 열화 블록을 검출하고, 열화 블록에 공급되는 블록 전류를 제어하기 위한 제어 전압을 제어 라인에 출력하는 블록 전류 제어부를 포함하되, 전원 인터페이스는, 제2 전원 공급 라인과 연결되는 제1 전극과 제1 전원의 전압보다 낮은 전압을 갖는 제2 전원과 연결되는 제2 전극 및 제어 라인과 연결되는 게이트 전극을 포함하는 트랜지스터를 복수개 포함하는 것을 특징으로 한다.
일 실시예로, 센싱값은, 턴-온된 트랜지스터의 제1 전극 및 제2 전극 간의 전위차와 턴-온된 트랜지스터의 등가 저항의 저항값에 기초하여 산출될 수 있다.
일 실시예로, 저항값은, 턴-온 레벨의 기준 제어 전압에 의해 트랜지스터가 턴-온되면, 턴-온된 트랜지스터의 등가 저항의 전위차와, 미리 설정된 기준 블록 계조값에 대응되는 기준 전류에 기초하여 산출될 수 있다.
일 실시예로, 열화 블록의 블록 계조값은, 블록들에서 열화 블록을 제외한 나머지 블록들의 블록 계조값들보다 크고, 열화 블록에서 획득된 센싱값은, 나머지 블록들에서 획득된 센싱값들보다 클 수 있다.
일 실시예로, 블록 전류 제어부는, 블록 계조값들의 합이 미리 설정된 기준 계조값 이하인 경우를 개시 조건으로 하여 열화 블록의 검출 동작을 개시할 수 있다.
일 실시예로, 열화 블록에 공급되는 블록 전류를 조절하는 제어 전압은, 열화 블록에 대응되는 트랜지스터가 턴-오프되는 턴-오프 레벨의 전압일 수 있다.
일 실시예로, 전원 인터페이스는, 제1 전원에 접속되는 제1 단자와, 제1 전원 공급 라인에 연결되는 제2 단자를 구비하는 센싱 저항을 복수개 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예들은 과전류에 의한 화소들의 열화 또는 발화 현상을 방지할 수 있는 표시 장치를 제공하고자 한다.
또한, 본 발명의 실시예들은, 별도의 센싱 저항 없이 트랜지스터만을 이용하여 블록 전류를 센싱할 수 있는 표시 장치를 제공할 수 있다.
또한, 본 발명의 실시예들은 별도의 센싱 저항을 추가하지 않고도 블록 전류를 센싱함으로써 제조 비용을 감소시킬 수 있는 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시부에 포함된 화소들이 복수의 블록들로 구획되는 실시예를 나타낸 도면이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 화소의 구동 방법들을 설명하기 위한 회로도이다.
도 5는 도 1에 도시된 표시 장치에 포함된 전원 인터페이스의 일 실시예를 설명하기 위한 도면이다.
도 6은 전류 센서가 블록 전류를 센싱하는 일 실시예를 설명하기 위한 도면이다.
도 7은 턴-온된 트랜지스터의 등가 저항의 저항값을 산출하는 일 실시예를 설명하기 위한 도면이다.
도 8은 열화 블록을 검출하는 일 실시예를 설명하기 위한 도면이다.
도 9는 검출된 열화 블록에 공급되는 블록 전류를 조절하는 실시예들을 설명하기 위한 도면이다.
도 10은 도 5에 도시된 전원 인터페이스에 포함되는 센싱 저항의 일 실시예를 설명하기 위한 도면이다.
도 11은 전류 센서가 블록 전류를 센싱하는 다른 실시예를 설명하기 위한 도면이다.
도 12는 도 1에 도시된 표시 장치에 포함된 전원 인터페이스의 다른 실시예를 설명하기 위한 도면이다.
도 13은 도 12에 도시된 전원 인터페이스에 포함되는 센싱 저항의 일 실시예를 설명하기 위한 도면이다.
도 14는 도 1에 도시된 표시 장치에 포함된 전원 인터페이스의 또 다른 실시예를 설명하기 위한 도면이다.
도 15는 도 14에 도시된 전원 인터페이스가 센싱 기간에 구동하는 일 실시예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시예들에 의해 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되지 않고, 서로 다른 다양한 형태로 구현될 것이다. 본 발명의 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 한편, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1)는 타이밍 제어부(10), 주사 구동부(20), 데이터 구동부(30), 표시부(40), 센싱부(50), 보상부(60), 전원 인터페이스(70), 전류 센서(80) 및 블록 전류 제어부(90) 등을 포함할 수 있다.
타이밍 제어부(10)는 외부 프로세서(미도시)로부터 각각의 영상 프레임(Frame)에 대한 각종 계조값들(또는 계조 데이터들) 및 제어 신호들을 수신할 수 있다. 타이밍 제어부(10)는 표시 장치(1)의 사양(specification)에 대응하도록 계조값들을 렌더링(rendering)할 수 있다. 예를 들어, 외부 프로세서는 각각의 단위 도트(unit dot)에 대해서 적색 계조값, 녹색 계조값, 청색 계조값을 제공할 수 있다. 하지만, 예를 들어, 표시부(40)가 펜타일(pentile) 구조인 경우, 인접한 단위 도트끼리 화소를 공유하므로, 각각의 계조값에 화소가 1대 1 대응하지 않을 수 있으며, 계조값들의 렌더링이 필요하다. 각각의 계조값에 화소가 1대 1 대응하는 경우, 계조값들의 렌더링이 불필요할 수도 있다. 렌더링되거나 렌더링되지 않은 계조값들은 데이터 구동부(30)로 제공될 수 있다. 한편, 타이밍 제어부(10)는 프레임 표시를 위하여 데이터 구동부(30), 주사 구동부(20)에 각각의 사양에 적합한 제어 신호들을 제공할 수 있다. 한편, 타이밍 제어부(10)는 센싱 동작을 명령하기 위해 센싱부(50)에 사양에 적합한 제어 신호들을 제공할 수 있다.
주사 구동부(20)는 타이밍 제어부(10)로부터 클럭 신호들, 주사 시작 신호 등을 수신하고, 클럭 신호들 및 주사 신호 등에 기초하여 제1 주사 라인들(SL11, SL21, SLi1, SLn1)에 제공할 제1 주사 신호들 및 제2 주사 라인들(SL12, SL22, SLi2, SLn2)에 제공할 제2 주사 신호들을 생성할 수 있다. n은 자연수일 수 있고, i는 n 이하인 자연수일 수 있다.
주사 구동부(20)는 제1 주사 라인들(SL11, SL21, SLi1, SLn1)에 턴-온 레벨의 펄스를 갖는 제1 주사 신호들을 순차적으로 공급할 수 있다. 또한, 주사 구동부(20)는 제2 주사 라인들(SL12, SL22, SLi2, SLn2)에 턴-온 레벨의 펄스를 갖는 제2 주사 신호들을 순차적으로 공급할 수 있다. 이 경우, 화소(PXij)들이 수평 라인 단위로 선택된다.
도시되지 않았지만, 주사 구동부(20)는 제1 주사 라인들(SL11, SL21, SLi1, SLn1)에 연결된 제1 주사 구동부 및 제2 주사 라인들(SL12, SL22, SLi2, SLn2)에 연결된 제2 주사 구동부를 포함할 수 있다. 각각의 제1 주사 구동부 및 제2 주사 구동부는 시프트 레지스터(shift register) 형태로 구성된 스테이지들을 포함할 수 있다. 각각의 제1 주사 구동부 및 제2 주사 구동부는 클럭 신호들의 제어에 따라 턴-온 레벨의 펄스 형태인 주사 시작 신호를 다음 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
실시예에 따라, 제1 주사 신호들 및 제2 주사 신호들이 동일할 수 있다. 이러한 경우, 각 화소(PXij)에 연결되는 제1 주사 라인 및 제2 주사 라인은 서로 동일한 노드에 연결될 수 있다. 이러한 경우, 주사 구동부(20)는 제1 주사 구동부 및 제2 주사 구동부로 나뉘어지지 않고, 단일(single) 주사 구동부로 구성될 수도 있다.
데이터 구동부(30)는 주사 구동부(20)에서 공급되는 주사 신호에 동기되도록 계조값들 및 제어 신호들을 이용하여 데이터 라인들(DL1, DL2, DLj, DLm)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 데이터 구동부(30)는 클럭 신호를 이용하여 계조값들을 샘플링하고, 계조값들에 대응하는 데이터 전압들을 화소행 단위로 데이터 라인들(DL1, DL2, DLj, DLm)에 인가할 수 있다. m은 자연수일 수 있고, j는 m 이하인 자연수일 수 있다.
표시부(40)는 화소(PXij)들을 포함할 수 있다. 화소(PXij)들은 데이터 라인들 및 주사 라인들에 의해 정의될 수 있다. 즉, 각각의 화소(PXij)들은 대응하는 데이터 라인, 주사 라인, 및 센싱 라인에 연결될 수 있다.
화소(PXij)들은 주사 신호가 공급될 때 선택되어 데이터 신호에 대응하는 전압을 충전하고, 충전된 전압에 대응하는 구동 전류를 발광 다이오드(미도시)로 공급하면서 소정 휘도의 빛을 생성한다.
화소(PXij)들은 도 2를 참조하여 후술하는 바와 같이, 복수의 블록들로 구획될 수 있다.
화소(PXij)들 각각은 다양한 회로 구조로 구현될 수 있다. 도 3 및 도 4를 참조하여 후술하는 바와 같이, 예를 들어, 화소(PXij)들 각각은 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 커패시터를 포함하는 3T1C 구조로 구현될 수 있다.
센싱부(50)는 타이밍 제어부(10)로부터 제어 신호를 수신하여 센싱 라인들(IL1, IL2, ILk, ILp) 각각을 통해서 센싱 신호를 수신할 수 있다. 센싱부(50)는 화소(PXij)들과 센싱 라인들(IL1, IL2, ILk, ILp)을 통해서 연결될 수 있다. p는 자연수일 수 있으며, 전술한 m과 동일할 수 있다. 또한, k는 p보다 작은 자연수일 수 있으며, 전술한 j와 동일할 수 있다.
예를 들어, 센싱 기간 동안, 주사 구동부(20)는 주사 신호를 순차적으로 공급하고 주사 라인들에 연결된 화소(PXij)들이 수평 라인 단위로 선택되며 데이터 구동부(30)가 주사 신호들에 동기되어 센싱 신호를 센싱하기 위한 센싱 데이터 신호(또는 센싱 데이터 전압)를 데이터 라인들(DL1, DL2, DLj, DLm)로 제공한다. 그 다음, 선택된 화소(PXij)들에서 발생하는 센싱 전류(또는 센싱 전압)가 발생한다. 이때, 센싱부(50)는 센싱 라인들(IL1, IL2, ILk, ILp)로 센싱 전류(또는 센싱 전압)에 대응되는 센싱 신호를 수신할 수 있다.
여기서, 센싱 기간은 예를 들어 프레임과 프레임 사이의 블랭크 기간(blank period), 표시 장치(1)가 꺼진 이후에 일정한 기간 등을 의미할 수 있다. 하지만, 이에 한정되는 것은 아니다.
센싱부(50)는 센싱 전류(또는 센싱 전압)을 센싱하고, 이에 대한 센싱값을 출력할 수 있다. 여기서, 센싱값(또는 센싱 데이터)은 디지털값으로서 센싱 전류에 대한 센싱 전류값(또는 센싱 전압에 대한 센싱 전압값)을 의미할 수 있다.
한편, 본 실시예와 같이 데이터 구동부(30) 및 센싱부(50)가 별개로 구성될 수 있다. 하지만 다른 실시예에서, 데이터 구동부(30) 및 센싱부(50)는 일체로 구성될 수도 있다.
도시되지 않았지만, 센싱부(50)는 센싱 라인들(IL1, IL2, ILk, ILp)에 연결된 센싱 채널들을 포함할 수 있다. 예를 들어, 센싱 라인들(IL1, IL2, ILk, ILp)과 센싱 채널들은 1대 1로 대응할 수 있다.
본 실시예와 같이 데이터 구동부(30) 및 센싱부(50)가 별개로 구성될 수 있다. 하지만 다른 실시예에서, 데이터 구동부(30) 및 센싱부(50)는 일체로 구성될 수도 있다.
보상부(60)는 센싱부(50)의 센싱값에 기초하여 화소(PXij)들 각각에 대한 보상값을 산출할 수 있다.
예를 들어, 보상부(60)는 센싱부(50)로부터 출력된 센싱값을 이용해 외부로부터 입력된 입력 계조값을 보상함으로써 출력 계조값을 생성할 수 있다. 한편, 입력 계조값은 외부 프로세서로부터 입력되는 계조 데이터로서, 영상 프레임에 대한 계조 데이터를 의미할 수 있다. 그리고, 출력 계조값은 입력 계조값이 보상부(60)에 의해 보상되어 데이터 구동부(30)에 입력되는 계조 데이터를 의미할 수 있다.
보상부(60)는 룩업 테이블(미도시)을 포함할 수 있다. 룩업 테이블은 데이터 형태로 존재할 수 있고, 물리적인 형태로 존재할 수도 있다. 룩업 테이블은, 도 1의 표시 장치(1)가 출하되기 전에, 센싱값이나 센싱값의 변화량 등에 대응되는 보상량 데이터를 미리 저장할 수 있다.
전원 인터페이스(70)는 제1 전원(VDD)의 전압 및 제어 전압(미도시)을 입력받고, 제1 전원(VDD)의 전압 및 제어 전압에 기초하여 블록 전류를 출력할 수 있다. 여기서, 제어 전압은 후술하는 블록 전류 제어부(90)로부터 공급되는 전압일 수 있다.
한편, 블록 전류는 후술하는 바와 같이 전원 인터페이스(70)에 포함된 트랜지스터를 통해 흐르는 전류일 수 있다. 이때, 트랜지스터를 통해 흐르는 전류는 표시 기간에서 발생하는 구동 전류일 수 있고, 센싱 기간에서 발생하는 센싱 전류일 수 있다. 하지만, 이에 한정되는 것은 아니다. 블록의 개수가 2 이상이면, 블록 전류도 2 이상일 수 있다. 도시되지 않았지만, 예를 들면, 블록의 개수가 2 개이면, 블록 전류의 개수도 2 개일 수 있다.
한편, 전원 인터페이스(70)는 제2 전원(VSS)의 전압을 추가적으로 입력받을 수 있다. 그리고, 전원 인터페이스(70)는 제1 전원(VDD)의 전압, 제2 전원(VSS)의 전압 및 제어 전압에 기초하여 블록 전류를 출력할 수 있다. 여기서, 제2 전원(VSS)의 전압은 제1 전원(VDD)의 전압보다 작을 수(또는 낮을) 있다. 다만, 화소(PXij)에 포함된 발광 다이오드(미도시)의 발광을 방지하는 등의 특수한 상황에서는 제2 전원(VSS)의 전압이 제1 전원(VDD)의 전압보다 크게(또는 높게) 설정될 수도 있다.
전류 센서(80)는 전원 인터페이스(70)에서 출력된 블록 전류를 측정 라인(VL)을 통해 센싱하고, 센싱된 블록 전류에 대응되는 센싱값을 출력할 수 있다. 여기서, 센싱값은 센싱된 블록 전류의 디지털값을 의미할 수 있다. 여기서, 측정 라인(VL)은 하나 이상일 수 있고, 복수의 측정 라인(VL)들은 후술하는 바와 같이 전원 인터페이스(70)에 구비된 저항의 양 단자(또는 두 노드)를 각각과 연결될 수 있다.
전류 센서(80)는 전원 인터페이스(70)에 구비된 저항의 양 단자(또는 두 노드) 사이의 전위차를 측정하고, 저항의 저항값과 전위차를 이용하여 블록 전류를 센싱할 수 있다. 예를 들어, 전류 센서(80)는 저항의 저항값에 대한 전위차의 비율을 계산하여 블록 전류에 대응되는 센싱값을 산출할 수 있다. 여기서, 저항은 블록 전류를 센싱하기 위한 센싱 저항일 수 있고, 트랜지스터 등의 등가 저항을 의미할 수 있다. 이때, 저항의 저항값은 제품 출하 전에 메모리에 기입되어 정의될 수도 있고, 제품 사용 과정에서 능동적으로 재정의될 수도 있다. 이에 대한 구체적인 설명은 도 7을 참조하여 후술한다.
블록 전류 제어부(90)는 영상 데이터를 입력받아 블록에 대응되는 블록 계조값들을 계산할 수 있다. 여기서, 블록 계조값은 예를 들어, 특정 블록에 포함되는 화소들 각각에 대한 계조값들의 합일 수 있고, 다른 예를 들어 특정 블록에 포함되는 화소들 각각에 대한 계조값들의 평균 계조값일 수 있으며, 또 다른 예를 들어 특정 블록에 포함되는 화소들 각각에 대한 계조값들 중 어느 하나의 대표 계조값일 수 있다.
예를 들면, 일반적으로, 영상 데이터는 표시부(40)에 포함된 화소(PXij)들 각각의 계조값들을 포함하므로, 블록 전류 제어부(90)는 영상 데이터에서 특정 블록에 포함되는 화소들의 계조값들의 합을 계산하고, 그 결과를 특정 블록의 블록 계조값으로 산출할 수 있다.
한편, 블록의 개수가 복수인 경우, 블록 전류 제어부(90)는 영상 데이터를 입력받아 블록들 각각에 대응되는 블록 계조값들을 계산할 수 있다.
예를 들면, 블록의 개수가 2 개인 경우, 블록 전류 제어부(90)는 영상 데이터를 입력받아 제1 블록(미도시)에 대응되는 제1 블록 계조값과 제2 블록(미도시)에 대응되는 제2 블록 계조값을 계산할 수 있다.
한편, 블록 전류 제어부(90)는 센싱된 블록 전류들 각각에 대응되는 센싱값들을 입력받고, 블록 계조값들 및 센싱값들에 기초하여 열화 블록을 검출할 수 있다. 이에 대한 구체적인 설명은 도 8 및 도 9를 참조하여 후술한다.
열화 블록이 검출되면, 블록 전류 제어부(90)는 블록 전류를 조절하는 제어 전압을 제어 라인(CL)에 출력할 수 있다. 여기서, 제어 전압은 블록들 각각에 대응되는 블록 전류가 제어되도록 하는 전압을 의미할 수 있다. 여기서, 제어 라인(CL)은 하나 이상일 수 있고, 복수의 제어 라인(CL)들 각각은 후술하는 바와 같이 전원 인터페이스(70)에 포함되는 트랜지스터들 각각의 게이트 전극과 연결될 수 있다.
한편, 블록 전류가 제어된다는 것은 블록 전류가 감소되거나 차단되는 것을 의미할 수 있다. 이에 대한 구체적인 설명은 도 8 내지 도 9를 참조하여 후술한다.
본 실시예와 같이 타이밍 제어부(10) 및 블록 전류 제어부(90)가 별개로 구성될 수 있다. 하지만 다른 실시예에서, 타이밍 제어부(10) 및 블록 전류 제어부(90)는 일체로 구성될 수도 있다.
도시되지 않았지만, 표시 장치(1)는 메모리를 더 포함할 수 있다.
이하에서는 도 1에 도시된 표시 장치(1)에 포함된 표시부(40)의 실시예를 설명한다.
도 2는 본 발명의 일 실시예에 따른 표시부에 포함된 화소들이 복수의 블록들로 구획되는 실시예를 나타낸 도면이다.
도 2에서는 설명의 편의를 위하여 4 개의 블록들을 도시하기로 한다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시부(40)에 포함된 화소(PXij)들은 복수의 블록들(B1, B2, B3, B4)로 구획될 수 있다.
블록은 복수의 화소들에 대한 제어 단위를 정의하는 것으로써 가상의 요소이며, 어떠한 물리적인 구성요소가 아니다. 블록들은 제품 출하 전에 메모리에 기입되어 정의될 수도 있고, 제품 사용 과정에서 능동적으로 재정의될 수도 있다.
예를 들면, 화소(PXij)들 중 제1 화소(PX1)는 제1 블록(B1)으로 구획되고, 화소(PXij)들 중 제2 화소(PX2)는 제2 블록(B2)으로 구획되고, 화소(PXij)들 중 제3 화소(PX3)는 제3 블록(B3)으로 구획되며, 화소(PXij)들 중 제4 화소(PX4)는 제4 블록(B4)으로 구획될 수 있다.
일 실시예로, 블록 계조값들은 특정 블록에 포함된 복수의 화소들 각각의 계조값들의 합일 수 있다. 예를 들면, 제1 블록 계조값은 제1 블록(B1)에 포함된 복수의 화소(예를 들어, 제1 화소(PX1))들의 계조값들의 합일 수 있고, 제2 블록 계조값은 제2 블록(B2)에 포함된 복수의 화소(예를 들어, 제2 화소(PX2))들의 계조값들의 합일 수 있고, 제3 블록 계조값은 제3 블록(B3)에 포함된 복수의 화소(예를 들어, 제3 화소(PX3))들의 계조값들의 합일 수 있으며, 제4 블록 계조값은 제4 블록(B4)에 포함된 복수의 화소(예를 들어, 제4 화소(PX4))들의 계조값들의 합일 수 있다.
블록들(B1, B2, B3, B4) 각각은 동일한 개수의 화소들을 포함할 수 있고, 블록들(B1, B2, B3, B4)은 서로 중첩되지 않을 수 있다. 다른 실시예에서, 블록들(B1, B2, B3, B4)은 서로 다른 개수의 화소들을 포함할 수도 있다. 또 다른 실시예에서, 블록들(B1, B2, B3, B4)은 적어도 일부 화소들을 공유(즉, 중첩)할 수도 있다.
도시되지 않았지만, 후술하는 바와 같이, 전원 공급 라인들은 블록들마다 배치될 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 화소의 구동 방법들을 설명하기 위한 회로도이다.
도 3을 참조하면, 화소(PXij)는 트랜지스터들(T1, T2, T3), 스토리지 커패시터(Cst), 및 발광 다이오드(LD)를 포함할 수 있다.
일 실시예에서, 트랜지스터들(T1, T2, T3)은 P형 트랜지스터로 구성될 수도 있다. 다른 실시예에서, 트랜지스터들(T1, T2, T3)은 N형 트랜지스터로 구성될 수 있다. 또 다른 실시예에서, 트랜지스터들(T1, T2, T3)은 N형 트랜지스터 및 P형 트랜지스터의 조합으로 구성될 수도 있다.
P형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 음의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. N형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 양의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. 트랜지스터는 TFT(thin film transistor), FET(field effect transistor), BJT(bipolar junction transistor) 등 다양한 형태로 구성될 수 있다.
이하에서는 설명의 편의성을 위하여 트랜지스터들(T1, T2, T3)은 N형 트랜지스터로 도시한다.
제1 트랜지스터(T1)는 데이터 전압(또는 데이터 신호)에 기초하여 전술한 구동 전류를 제어할 수 있다. 제1 트랜지스터(T1)의 게이트 전극이 제1 노드(N1)에 연결되고, 제1 트랜지스터(T1)의 제1 전극이 제1 전원 공급 라인(PL1)과 연결되며, 제1 트랜지스터(T1)의 제2 전극이 제2 노드(N2)에 연결될 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터(driving transistor)로 명명될 수 있다. 한편, 전원 공급 라인들 중 제1 전원 공급 라인(PL1)은 제1 전원(VDD)과 연결되고, 제1 전원(VDD)의 전압이 제1 전원 공급 라인(PL1)을 통해 제1 트랜지스터(T1)의 제1 전극에 공급될 수 있다.
제2 트랜지스터(T2)는 제1 주사 라인(SLi1)에 턴-온 레벨의 펄스를 갖는 제1 주사 신호가 공급될 때 턴-온되어 화소(PXij)를 선택할 수 있다. 제2 트랜지스터(T2)의 게이트 전극이 제1 주사 라인(SLi1)에 연결되고, 제2 트랜지스터(T2)의 제1 전극이 데이터 라인(DLj)에 연결되고, 제2 트랜지스터(T2)의 제2 전극이 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)는 스캐닝 트랜지스터(scanning transistor)로 명명될 수 있다.
제3 트랜지스터(T3)는 제2 주사 라인(SLi2)에 턴-온 레벨의 펄스를 갖는 제2 주사 신호가 공급될 때 턴-온되어 센싱 라인(ILk)에 센싱 신호들을 공급할 수 있다. 제3 트랜지스터(T3)의 게이트 전극이 제2 주사 라인(SLi2)에 연결되고, 제3 트랜지스터(T3)의 제1 전극이 제2 노드(N2)에 연결되고, 제3 트랜지스터(T3)의 제2 전극이 센싱 라인(ILk)에 연결될 수 있다. 여기서, 센싱 라인(ILk)은 초기화 전원(미도시)과 연결될 수도 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)의 전압과 제2 노드(N2)의 전압의 전위차에 대응되는 전하량을 충전할 수 있다. 스토리지 커패시터(Cst)의 제1 전극이 제1 노드(N1)에 연결되고, 스토리지 커패시터(Cst)의 제2 전극이 제2 노드(N2)에 연결될 수 있다.
발광 다이오드(LD)는 소정의 휘도로 발광할 수 있다. 발광 다이오드(LD)의 애노드가 제2 노드(N2)에 연결되고, 발광 다이오드(LD)의 캐소드가 제2 전원 공급 라인(PL2)에 연결될 수 있다. 한편, 전원 공급 라인들 중 제2 전원 공급 라인(PL2)은 제2 전원(VSS)과 연결되고, 제2 전원(VSS)의 전압이 제2 전원 공급 라인(PL2)을 통해 발광 다이오드(LD)의 캐소드에 공급될 수 있다.
일반적으로, 제1 전원(VDD)의 전압은 제2 전원(VSS)의 전압보다 클 수 있다. 다만, 발광 다이오드(LD)의 발광을 방지하는 등의 특수한 상황에서는 제2 전원(VSS)의 전압이 제1 전원(VDD)의 전압보다 크게 설정될 수도 있다.
표시 기간 동안, 제1 전원(VDD)의 전압은 제2 전원(VSS)의 전압보다 클 수 있다. 그리고, 데이터 라인(DLj)에는 수평 기간 단위로 순차적으로 데이터 전압들이 인가될 수 있다. 제1 주사 라인(SLi1)에는 해당하는 수평 기간에 턴-온 레벨(예, 하이 레벨)의 주사 신호가 인가될 수 있다. 그리고, 제1 주사 라인(SLi1)과 동기화되어 제2 주사 라인(SLi2)에도 턴-오프 레벨(예, 로우 레벨)의 주사 신호가 인가되거나, 표시 기간 동안 제2 주사 라인(SLi2)에 턴-오프 레벨의 주사 신호가 계속 인가될 수 있다.
예를 들어, 제1 주사 라인(SLi1)에 턴-온 레벨의 주사 신호가 인가되고 제2 주사 라인(SLi2)에 턴-오프 레벨의 주사 신호가 인가되면, 제2 트랜지스터(T2)는 턴-온 상태가 되고 제3 트랜지스터(T3)가 턴-오프 상태가 될 수 있다. 따라서, 화소(PXij)의 스토리지 커패시터(Cst)에는 제1 노드(N1)에 인가되는 데이터 전압 및 제2 노드(N2)의 전압 차이에 해당하는 전압이 기입된다.
화소(PXij)에서, 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극(예를 들어, 제1 트랜지스터(T1)의 제2 전극) 간의 전압차에 따라, 제1 전원(VDD), 제1 전원 공급 라인(PL1), 제1 트랜지스터(T1), 발광 다이오드(LD), 제2 전원 공급 라인(PL2), 및 제2 전원(VSS)을 연결하는 구동 경로로 구동 전류(idpx)가 흐르게 된다. 그리고, 구동 전류(idpx)량에 따라 발광 다이오드(LD)의 발광 휘도가 결정될 수 있다.
이후, 제1 주사 라인(SLi1) 및 제2 주사 라인(SLi2)에 턴-오프 레벨의 주사 신호가 인가되면, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-오프 상태가 될 수 있다. 따라서, 데이터 라인(DLj)의 전압 변화에 무관하게, 스토리지 커패시터(Cst)에 의해서 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극 간의 전압차가 유지되고, 발광 다이오드(LD)의 발광 휘도가 유지될 수 있다.
화소(PXij)가 특정 블록에 포함되는 경우, 특정 블록에 포함되는 화소들 중 화소(PXij)를 제외한 나머지 화소들도 화소(PXij)와 유사하게, 표시 기간에 구동 전류들 각각이 흐르게 되어 나머지 화소들 각각에 포함된 발광 소자들도 발광함으로써 특정 블록 단위로 영상이 표시될 수 있다. 이때, 특정 블록 내에 포함된 화소들 각각에 흐르는 구동 전류들의 합이 블록 전류에 근사할 수 있다.
한편, 도 4를 참조하면, 일 실시예에서, 센싱 기간 동안, 발광 다이오드(LD)의 발광을 방지하기 위해 제2 전원 공급 라인(PL2)(또는 제2 전원 공급 라인(PL2)과 연결되는 발광 다이오드(LD)의 캐소드)에 인가되는 전압이 제1 전원(VDD)의 전압보다 크게 설정될 수 있다. 한편, 다른 실시예에서, 센싱 기간 동안 제2 전원(VSS)의 전압이 제1 전원(VDD)의 전압보다 크게 설정될 수 있다. 그리고, 데이터 라인(DLj)에는 센싱 전압(미도시)이 인가될 수 있다. 그리고, 센싱 전압에 동기화되어, 제1 주사 라인(SLi1) 및 제2 주사 라인(SLi2)에 턴-온 레벨의 주사 신호들이 인가되면, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온될 수 있다. 여기서, 센싱 전압이 데이터 라인(DLj)에 인가되기 전에 초기화 전압(미도시)이 센싱 라인(ILk)을 통해 제2 노드(N2)에 인가될 수도 있다.
화소(PXij)의 제1 노드(N1)에 센싱 전압이 인가되어 제1 트랜지스터(T1)는 턴-온되면, 제1 전원(VDD), 제1 전원 공급 라인(PL1), 제1 트랜지스터(T1), 제2 노드(N2), 제3 트랜지스터(T3)를 연결하는 센싱 경로로, 센싱 전류(ispx)가 흐르게 된다.
화소(PXij)가 특정 블록에 포함되는 경우, 특정 블록에 포함되는 화소들 중 화소(PXij)를 제외한 나머지 화소들도 전술한 바와 같이, 센싱 기간에 센싱 전류들 각각이 흐르게 된다. 이때, 특정 블록 내에 포함된 화소들 각각에 흐르는 센싱 전류들의 합이 블록 전류에 근사할 수 있다.
화소(PXij)는 적색(Red), 녹색(Green) 및 청색(Blue) 중 어느 하나의 부화소이거나, 적색(Red), 녹색(Green) 및 청색(Blue)의 부화소들을 포함하는 단위 화소(또는 도트(Dot))일 수 있다. 화소(PXij)가 서로 다른 3 개의 부화소들을 포함하는 경우, 특정 패턴에서의 화소(PXij)에 포함된 부화소들의 발광 조합은 백색일 수 있다.
도 3 및 도 4에 도시된 화소(PXij)는 예시적인 것이며, 본 발명의 실시예들은 다른 회로의 화소들에도 적용될 수 있다. 예를 들어, 보다 복잡한 회로를 갖는 화소들은 발광 제어 신호(emission control signal)를 더 수신하여, 발광 기간이 조절될 수도 있다.
이하에서는 본 발명의 일 실시예에 따른 표시 장치(1)에 포함되는 전원 인터페이스(70)의 실시예들을 구체적으로 설명하되, 이하에서는 도 4와 마찬가지로 설명의 편의성을 위해 4 개의 블록들에 대응되는 4 개의 제1 전원 공급 라인들과 4 개의 제2 전원 공급 라인들을 도시하기로 한다.
도 5는 도 1에 도시된 표시 장치에 포함된 전원 인터페이스의 일 실시예를 설명하기 위한 도면이다.
도 5에서는 설명의 편의성을 위해 4 개의 트랜지스터들 및 4 개의 제어 라인들을 도시하기로 한다.
도 5를 참조하면, 일 실시예에 따른 전원 인터페이스(70a)는 복수의 트랜지스터들(M1, M2, M3, M4)을 포함할 수 있다.
제1 트랜지스터(M1)는 제1 블록(B1)에 제공되는 제1 블록 전류를 제어할 수 있다. 이러한 제1 트랜지스터(M1)의 제1 전극은 제1 노드(N1)에 연결되고, 제1 트랜지스터(M1)의 제2 전극은 제2 노드(N2)에 연결되며, 제1 트랜지스터(M1)의 게이트 전극은 제어 라인(CL1)과 연결될 수 있다.
제2 트랜지스터(M2)는 제2 블록(B2)에 제공되는 제2 블록 전류를 제어할 수 있다. 이러한 제2 트랜지스터(M2)의 제1 전극은 제1 노드(N1)에 연결되고, 제2 트랜지스터(M2)의 제2 전극은 제3 노드(N3)에 연결되며, 제2 트랜지스터(M2)의 게이트 전극은 제어 라인(CL2)과 연결될 수 있다.
제3 트랜지스터(M3)는 제3 블록(B3)에 제공되는 제3 블록 전류를 제어할 수 있다. 이러한 제3 트랜지스터(M3)의 제1 전극은 제1 노드(N1)에 연결되고, 제3 트랜지스터(M3)의 제2 전극은 제4 노드(N4)에 연결되며, 제3 트랜지스터(M3)의 게이트 전극은 제어 라인(CL3)과 연결될 수 있다.
제4 트랜지스터(M4)는 제3 블록(B3)에 제공되는 제3 블록 전류를 제어할 수 있다. 이러한 제4 트랜지스터(M4)의 제1 전극은 제1 노드(N1)에 연결되고, 제4 트랜지스터(M4)의 제2 전극은 제5 노드(N5)에 연결되며, 제4 트랜지스터(M4)의 게이트 전극은 제어 라인(CL4)과 연결될 수 있다.
한편, 제1 노드(N1)에는 제1 전원(VDD)이 연결되고, 제2 노드(N2)에는 제1 전원 공급 라인(PL11)이 연결되고, 제3 노드(N3)에는 제1 전원 공급 라인(PL12)이 연결되고, 제4 노드(N4)에는 제1 전원 공급 라인(PL13)이 연결되며, 제5 노드(N5)에는 제1 전원 공급 라인(PL14)이 연결될 수 있다. 제1 전원 공급 라인들(PL11~PL14)은 전원 인터페이스(70a)의 외부에서 서로 연결될 수 있다. 예를 들어, 제1 전원 공급 라인들(PL11~PL14)은 표시부(40) 내에서 서로 연결될 수 있다.
복수의 제2 전원 공급 라인들(PL21, PL22, PL23, PL24) 각각은 제6 노드(N6)에 연결될 수 있다. 그리고, 제6 노드(N6)에는 제2 전원(VSS)이 연결될 수 있다. 제2 전원 공급 라인들(PL21, PL22, PL23, PL24)는 전원 인터페이스(70a)의 외부에서 서로 연결될 수 있다. 예를 들어, 제2 전원 공급 라인들(PL21, PL22, PL23, PL24)은 표시부(40) 내에서 서로 연결될 수 있다. 예를 들어, 제2 전원 공급 라인들(PL21, PL22, PL23, PL24)은 표시부(40) 내의 금속 판(metal plate)에 공통적으로 연결될 수 있다.
도 6은 전류 센서가 블록 전류를 센싱하는 일 실시예를 설명하기 위한 도면이고, 도 7은 턴-온된 트랜지스터의 등가 저항의 저항값을 산출하는 일 실시예를 설명하기 위한 도면이다.
도 6 및 도 7에서는 도 5와 마찬가지로 설명의 편의성을 위하여 4 개의 트랜지스터들 및 4 개의 제어 라인들을 도시하기로 한다.
일 실시예에 따른 전원 인터페이스(70a)는 제1 전원(VDD)과 블록 전류 제어부(90)로부터 출력되는 제어 전압에 기초하여 블록 전류들(I1, I2, I3, I4)을 제1 전원 공급 라인들(PL11, PL12, PL13, PL14) 각각에 출력할 수 있다.
여기서, 블록 전류는 전원 인터페이스(70a)에 포함된 트랜지스터를 통해 흐르는 전류를 의미할 수 있다. 예를 들면, 제1 블록 전류(I1)는 턴-온된 제1 트랜지스터(M1)를 통해 흐르는 전류이고, 제2 블록 전류(I2)는 턴-온된 제2 트랜지스터(M2)를 통해 흐르는 전류이고, 제3 블록 전류(I3)는 턴-온된 제3 트랜지스터(M3)를 통해 흐르는 전류이며, 제4 블록 전류(I4)는 턴-온된 제4 트랜지스터(M4)를 통해 흐르는 전류일 수 있다.
도 5 및 도 6을 참조하여 예를 들면, 블록 전류 제어부(90)가 턴-온 레벨의 제어 전압들을 제어 라인들(CL1, CL2, CL3, CL4) 각각에 출력하고, 턴-온 레벨의 제어 전압들이 트랜지스터들(M1, M2, M3, M4) 각각의 게이트 전극에 인가되면, 트랜지스터들(M1, M2, M3, M4)은 턴-온된다.
트랜지스터들(M1, M2, M3, M4)이 턴-온되면, 도 2 및 도 3을 참조하여 전술한 바와 같이 블록 전류들(I1, I2, I3, I4)이 흐르게 된다. 이때, 블록 전류들(I1, I2, I3, I4)은 제1 전원 공급 라인들(PL11, PL12, PL13, PL14) 각각을 통해 표시부(40)에 공급된다. 그리고, 블록들(B1, B2, B3, B4) 각각에 포함된 화소(PXij)들은 요구되는 휘도로 발광하므로, 블록들(B1, B2, B3, B4)은 각자의 블록 계조값에 대응되는 계조로 영상을 표시하게 된다.
여기서, 블록 계조값은 블록에 포함되는 화소들 각각의 계조값들의 대표값, 블록에 포함되는 화소들 각각의 계조값들의 합, 블록에 포함되는 화소들 각각의 계조값들의 합에 대한 평균값 중 어느 하나일 수 있다. 이하에서는 설명의 편의성을 위해 블록 계조값은 블록에 포함되는 화소들 각각의 계조값들의 합인 것으로 한다.
여기서, 블록 계조값이 크면(높으면), 블록 계조값에 따른 블록 전류의 크기도 클 수 있다. 도 4 및 도 6을 참조하여 예를 들면, 제3 블록(B3)의 제3 블록 계조값이 최고 계조(예, 화이트 계조)이고, 제1 블록(B1)의 제1 블록 계조값, 제2 블록(B2)의 제2 블록 계조값 및 제4 블록(B4)의 제4 블록 계조값이 최저 계조값(예, 블랙 계조)와 최고 계조(예, 화이트 계조) 사이의 계조값인 경우, 제3 블록(B3)에 포함된 화소(예, 제3 화소(PX3))들은 최고 계조값인 제3 블록 계조값에 대응되는 계조로 발광하고, 제1 블록(B1), 제2 블록(B2) 및 제4 블록(B4) 각각에 포함된 화소(예, 제1 화소(PX1), 제2 화소(PX2) 및 제4 화소(PX4))들은 최저 계조값(예, 블랙 계조)와 최고 계조(예, 화이트 계조) 사이의 계조로 발광하므로, 블록 전류들(I1, I2, I3, I4) 중 제3 블록(B3)의 제3 블록 전류(I3)의 크기가 가장 클 수 있다.
블록들(B1, B2, B3, B4) 각각에 공급된 블록 전류들(I1, I2, I3, I4)은 제2 전원 공급 라인들(PL21, PL22, PL23, PL24) 각각을 통해 제2 전원(VSS)으로 흐를 수 있다.
한편, 전류 센서(80)는 측정 라인들(VL1, VL2, VL3, VL4)을 통해 블록 전류들(I1, I2, I3, I4)을 센싱할 수 있다.
예를 들면, 전류 센서(80)는 제1 노드(N1)에 연결된 측정 라인(VL1)과 제2 노드(N2)에 연결된 측정 라인(VL2)을 통해 제1 트랜지스터(M1)의 구동에 의해 조절되는 제1 블록 전류(I1)를 센싱할 수 있다.
예를 들면, 전류 센서(80)는 제1 노드(N1)에 연결된 측정 라인(VL1)과 제3 노드(N3)에 연결된 측정 라인(VL3)을 통해 제2 트랜지스터(M2)의 구동에 의해 조절되는 제2 블록 전류(I2)를 센싱할 수 있다.
예를 들면, 전류 센서(80)는 제1 노드(N1)에 연결된 측정 라인(VL1)과 제4 노드(N4)에 연결된 측정 라인(VL4)을 통해 제3 트랜지스터(M3)의 구동에 의해 조절되는 제3 블록 전류(I3)를 센싱할 수 있다.
예를 들면, 전류 센서(80)는 제1 노드(N1)에 연결된 측정 라인(VL1)과 제5 노드(N5)에 연결된 측정 라인(VL5)을 통해 제4 트랜지스터(M4)의 구동에 의해 발생하는 제4 블록 전류(I4)를 센싱할 수 있다.
전류 센서(80)는 센싱된 블록 전류들(I1, I2, I3, I4) 각각에 대응되는 센싱값들을 출력할 수 있다. 여기서, 전류 센서(80)는 전류를 센싱하는 데 필요한 센싱 저항의 양 단자의 전위차를 측정함으로써 전류를 센싱값을 출력할 수 있다. 이때, 턴-온된 트랜지스터들(M1, M2, M3, M4)은 등가 저항으로 표현될 수 있으므로, 등가 저항에 대응되는 턴-온된 트랜지스터들(M1, M2, M3, M4)을 센싱 저항으로 대체할 수 있다는 장점이 있다. 즉, 전류 센서(80)는 턴-온된 트랜지스터(M1, M2, M3, M4 중 어느 하나)의 제1 전극 및 제2 전극 간의 전위차와 턴-온된 트랜지스터(M1, M2, M3, M4 중 어느 하나)의 등가 저항의 저항값에 기초하여 블록 전류(I1, I2, I3, I4 중 어느 하나)에 대응되는 센싱값을 출력할 수 있다.
예를 들면, 전류 센서(80)는 턴-온된 제1 트랜지스터(M1)의 제1 전극 및 제2 전극 간의 전위차와 턴-온된 제1 트랜지스터(M1)의 등가 저항의 저항값에 기초하여 제1 블록 전류(I1)에 대응되는 제1 센싱값을 출력할 수 있다. 하지만, 이에 한정되는 것은 아니며, 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 경우에도 전술한 예시와 마찬가지로 적용될 수 있다.
일 실시예에서, 센싱값은 옴의 법칙(Ohm's law)에 따라 턴-온된 트랜지스터의 제1 전극 및 제2 전극 간의 전위차와 턴-온된 트랜지스터의 등가 저항의 저항값의 비율로 산출될 수 있다.
전류 센서(80)가 턴-온된 트랜지스터를 센싱 저항으로 대체하여 센싱값을 산출하기 위해서, 턴-온된 트랜지스터들(M1, M2, M3, M4) 각각에 대한 등가 저항의 저항값이 필요하다.
예를 들면, 등가 저항의 저항값은 게이트 전극에 턴-온 레벨의 기준 제어 전압이 입력되어 트랜지스터가 턴-온될 때 측정되는 등가 저항의 전위차와, 미리 설정된 기준 블록 계조값에 대응되는 기준 전류에 기초하여 산출될 수 있다.
구체적으로, 기준 패턴이 표시부(40)에 표시되는 경우, 기준 패턴이 표시되기 위해 블록들(B1, B2, B3, B4) 각각의 기준 블록 계조값들도 산출될 수 있고, 블록들(B1, B2, B3, B4) 각각에 포함된 화소들이 기준 블록 계조값에 대응되는 계조로 발광하기 위한 기준 전류들(It1, It2, It3, It4) 각각에 대한 기준 전류값들도 산출될 수 있다.
한편, 턴-온 레벨의 기준 전압들이 트랜지스터들(M1, M2, M3, M4) 각각의 게이트 전극에 제공되면 트랜지스터들(M1, M2, M3, M4)이 턴-온된다. 턴-온된 트랜지스터들(M1, M2, M3, M4) 각각에 대응되는 등가 저항들의 전위차들이 측정되면, 전위차와 기준 전류값을 이용하여 턴-온된 트랜지스터에 대한 등가 저항의 저항값이 턴-온된 트랜지스터들(M1, M2, M3, M4)마다 산출될 수 있다. 여기서, 기준 패턴은 예를 들어 표시부(40)에 포함된 모든 화소들이 최고 계조로 발광하는 풀-화이트 패턴일 수 있고, 기준 블록 계조값은 최고 계조(또는 화이트 계조)일 수 있으며, 기준 전류들(It1, It2, It3, It4)은 블록 전류들로서 블록들(B1, B2, B3, B4) 각각에 포함되는 복수의 화소들이 최고 계조(예, 화이트 계조)로 발광하기 위한 전류들의 합에 대응되는 전류를 의미할 수 있다. 그리고, 기준 전류값은 기준 전류의 디지털값을 의미할 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 6 및 도 7을 참조하여 예를 들면, 기준 패턴이 풀-화이트 패턴인 경우, 블록들(B1, B2, B3, B4)에 포함된 모든 화소들이 최고 계조로 발광하므로, 블록들(B1, B2, B3, B4) 각각의 기준 블록 계조값들도 모두 최고 계조로 계산될 수 있다. 이때, 최고 계조인 기준 블록 계조값에 대응되는 기준 전류들(It1, It2, It3, It4)도 계산될 수 있다.
한편, 블록 전류 제어부(90)가 턴-온 레벨의 기준 제어 전압을 트랜지스터(예, M1)의 게이트 전극에 공급하면, 트랜지스터(예, M1)는 턴-온되며, 턴-온된 트랜지스터(예, M1)는 등가 저항(예, Rdson1)으로 나타낼 수 있다. 그리고, 풀-화이트 패턴이 표시부(40)(예, 블록들(B1, B2, B3, B4))에 표시될 때, 전류 센서(80)는 등가 저항(예, Rdson1)의 전위차(예, Vt1)를 측정할 수 있다. 그 다음, 전류 센서(80)는 옴의 법칙에 따라 블록 전류에 해당하는 기준 전류(예, It1)(또는 기준 전류값)에 대한 전위차(예, Vt1)의 비율로 등가 저항(예, Rdson1)의 저항값을 계산할 수 있다. 전술한 예시는 턴-온된 제1 트랜지스터(M1)의 제1 등가 저항(Rdson1)을 기준으로 하는 실시예지만, 이에 한정되는 것은 아니며, 다른 등가 저항들(Rdson2, Rdson3, Rdson4) 각각의 저항값들도 전술한 바와 유사하게 계산될 수 있다.
이렇게 계산된 등가 저항들(Rdson1, Rdson2, Rdson3, Rdson4)의 저항값들은 제품 출하 전에 메모리에 기입되어 정의될 수도 있고, 제품 사용 과정에서 능동적으로 재정의될 수도 있다.
전술한 바에 의하면, 별도의 센싱 저항 없이 트랜지스터만을 이용하여 블록 전류를 센싱할 수 있는 효과가 있다.
또한, 전술한 바에 의하면, 별도의 센싱 저항을 추가하지 않고도 블록 전류를 센싱함으로써 제조 비용을 감소시킬 수 있는 효과가 있다.
도 8은 열화 블록을 검출하는 일 실시예를 설명하기 위한 도면이다.
도 8에서는 도 5 내지 도 7과 마찬가지로 설명의 편의성을 위하여 4 개의 트랜지스터들을 도시하기로 한다.
도 1, 도 5 및 도 8을 참조하면, 블록 전류 제어부(90)가 제어 라인들(CL1, CL2, CL3, CL4)에 턴-온 레벨의 제어 전압들(Vc1, Vc2, Vc3, Vc4)을 출력할 수 있다. 그리고, 트랜지스터들(M1, M2, M3, M4) 각각이 제어 전압들(Vc1, Vc2, Vc3, Vc4)에 의해 턴-온되면, 블록 구동 전류들(Id1, Id2, Id3, Id4)이 표시부(40)에 제공될 수 있다. 여기서, 도 8에 도시된 블록 구동 전류들(Id1, Id2, Id3, Id4) 각각은 블록 전류들로서 표시 기간 동안 블록들(B1, B2, B3, B4) 각각에 포함되는 복수의 화소들 각각이 요구되는 휘도로 발광하기 위한 전류들의 합에 대응되는 전류를 의미할 수 있다.
예를 들면, 블록 전류 제어부(90)가 턴-온 레벨의 제1 제어 전압(Vc1)을 제어 라인(CL1)에 출력하고, 제1 제어 전압(Vc1)이 제1 트랜지스터(M1)의 게이트 전극에 공급되면, 제1 트랜지스터(M1)는 턴-온되고, 제1 블록(B1)에 포함된 화소들의 구동 전류들의 합과 대략 대응하는 제1 블록 구동 전류(Id1)가 제1 블록(B1)에 제공될 수 있다.
블록 구동 전류들(Id1, Id2, Id3, Id4)이 블록들(B1, B2, B3, B4)에 제공됨으로써, 블록들(B1, B2, B3, B4)을 포함하는 표시부(40)는 영상 데이터에 따른 영상을 표시할 수 있다.
한편, 특정 블록(예, B3)의 블록 계조값이 다른 블록들(B1, B2, B4)의 블록 계조값들보다 크면, 특정 블록(예, B3)에 제공되는 블록 구동 전류(예, Id3)의 크기가 다른 블록들(B1, B2, B4)에 제공되는 블록 구동 전류들(Id1, Id2, Id4)의 크기보다 클 수 있다.
이 경우, 상대적으로 큰 블록 구동 전류(예, Id3)가 특정 블록(예, B3)에 제공되면, 특정 블록(예, B3)에 대응되는 영역에서 열화가 발생할 수 있다. 이와 같이 열화가 발생할 것으로 예상되는 특정 블록을 열화 블록으로 명명할 수 있다.
열화 블록의 블록 계조값은 블록들에서 열화 블록을 제외한 나머지 블록들의 블록 계조값들보다 클 수 있다. 일 실시예로, 열화 블록에서 획득된 센싱값(예, 블록 전류)은 나머지 블록들에서 획득된 센싱값들보다 클 수 있다. 다른 실시예로, 열화 블록에서 획득된 센싱값은 미리 설정된 기준 센싱값보다 클 수 있다. 여기서, 기준 센싱값은 제품의 출하 전 실험 등에 의해 메모리에 기입될 수 있다. 하지만, 이에 한정되는 것은 아니고, 제품의 출하 이후에도 필요에 따라 갱신될 수 있다.
특정 블록(예, B3)의 블록 계조값과 다른 블록들(B1, B2, B4)의 블록 계조값들의 차이가 클수록, 특정 블록(예, B3)에 제공되는 블록 구동 전류(예, Id3)의 크기와 다른 블록들(B1, B2, B4)에 제공되는 블록 구동 전류들(Id1, Id2, Id4)의 크기의 차이도 커질 수 있으며, 전류에 의한 열화 현상은 전류값의 제곱에 비례하므로, 특정 블록(예, B3)에서 발생하는 열화가 더욱 집중될 수 있다.
따라서, 이를 방지하기 위해, 트랜지스터(예, M3)의 게이트 전극에 인가되는 제어 전압(예, Vc3)을 제어함으로써 열화 블록(예, B3)에 제공되는 블록 전류(예, 블록 구동 전류(Id3))를 조절할 필요가 있다.
한편, 블록들(B1, B2, B3, B4)의 블록 계조값들이 모두 상대적으로 높아, 블록 구동 전류들(Id1, Id2, Id3, Id4)의 크기에 대한 차이가 상대적으로 작은 경우, 특정 블록에서 열화가 발생할 확률이 낮으므로, 블록 전류 제어부(90)는, 블록 계조값들의 합이 미리 설정된 기준 계조값 이하인 경우를 개시 조건으로 하여 열화 블록의 검출 동작을 개시할 수 있다. 여기서, 미리 설정된 기준 계조값은 제품의 출하 전 실험 등에 의해 메모리에 기입될 수 있다. 하지만, 이에 한정되는 것은 아니고, 제품의 출하 이후에도 필요에 따라 갱신될 수 있다.
예를 들면, 블록 전류 제어부(90)는 제1 블록(B1)의 제1 블록 계조값, 제2 블록(B2)의 제2 블록 계조값, 제3 블록(B3)의 제3 블록 계조값, 제4 블록(B4)의 제4 블록 계조값을 모두 더하고, 블록 계조값들의 합과 기준 계조값을 비교한다. 블록 계조값들의 합이 기준 계조값 이하이면, 블록 전류 제어부(90)는 열화 블록의 검출 동작을 개시할 수 있다.
열화 블록의 검출 동작이 개시되면, 블록 전류 제어부(90)는 블록들(B1, B2, B3, B4)의 블록 계조값들을 비교할 수 있다. 예를 들어, 블록 전류 제어부(90)는 제1 블록(B1)의 제1 블록 계조값, 제2 블록(B2)의 제2 블록 계조값, 제3 블록(B3)의 제3 블록 계조값, 제4 블록(B4)의 제4 블록 계조값을 비교할 수 있다.
만약, 도 8에 도시된 바와 같이, 제3 블록(B3)에 포함되는 화소들이 최고 계조로 발광하는 경우, 제3 블록(B3)의 제3 블록 계조값이 다른 블록들(B1, B2, B4)의 블록 계조값들보다 클 수 있다. 이 경우, 블록 전류 제어부(90)는 제3 블록(B3)에 대한 정보를 메모리에 기입할 수 있다.
제3 블록(B3)에 대한 정보가 저장되면, 블록 전류 제어부(90)는 전류 센서(80)로부터 센싱된 블록 구동 전류들(Id1, Id2, Id3, Id4)에 대한 센싱값들을 입력받고 블록 구동 전류들(Id1, Id2, Id3, Id4)에 대한 센싱값들을 비교한다. 그리고, 제3 블록(B3)에 제공된 제3 블록 구동 전류(Id3)에 대한 센싱값이 다른 블록들(B1, B2, B4)에 제공되는 블록 구동 전류들(Id1, Id2, Id4)에 대한 센싱값들보다 크면, 블록 전류 제어부(90)는 제3 블록(B3)을 열화 블록으로 검출할 수 있다.
도 9는 검출된 열화 블록에 공급되는 블록 전류를 조절하는 실시예들을 설명하기 위한 도면이다.
도 9에서는 도 5 내지 도 8과 마찬가지로 설명의 편의성을 위하여 4 개의 트랜지스터들, 4 개의 제어 전압들을 도시하기로 한다.
도 8 및 도 9를 참조하면, 열화 블록(예, 제3 블록(B3))이 검출된 경우, 블록 전류 제어부(90)는 열화 블록(예, 제3 블록(B3))에 대응되는 트랜지스터(예, 제3 트랜지스터(M3))의 게이트 전극에 인가되는 제어 전압을 변경하고, 변경된 제어 전압을 열화 블록(예, 제3 블록(B3))에 대응되는 트랜지스터(예, 제3 트랜지스터(M3))의 게이트 전극에 공급한다. 여기서, 열화 블록에 공급되는 블록 전류를 조절하는 제어 전압은 열화 블록에 대응되는 트랜지스터가 턴-오프되는 턴-오프 레벨의 전압일 수 있다. 예를 들어, 제3 제어 전압(Vc3')은 제3 트랜지스터(M3)를 턴-오프시킬 수 있는 턴-오프 레벨의 전압일 수 있다.
도 9에 도시된 제3 제어 전압(Vc3')이 제3 트랜지스터(M3)의 게이트 전극에 인가되면, 제3 트랜지스터(M3)는 턴-오프될 수 있고, 제3 트랜지스터(M3)에 제3 블록 전류(예, 제3 블록 구동 전류(Id3))가 흐르지 않을 수 있다.
도시되지 않았지만, 제1 전원 공급 라인들(PL11, PL12, PL13, PL14) 및 제2 전원 공급 라인들(PL21, PL22, PL23, PL24)은 표시부(40) 내에서 서로 연결될 수 있으므로, 열화 블록과 인접한 블록들에 제공되는 블록 전류들의 일부가 표시부(40) 내에서 열화 블록에 포함된 화소들에 흐를 수 있고, 이에 따라 열화 블록에 대응되는 화소들 각각이 요구되는 휘도로 발광할 수 있다.
한편, 블록 전류 제어부(90)는 열화 블록(예, 제3 블록(B3))에 대응되는 트랜지스터(예, 제3 트랜지스터(M3))의 게이트 전극에 인가되는 제어 전압의 변화량에 기초하여 열화 블록(예, 제3 블록(B3))에 제공되는 블록 전류(예, 제3 블록 구동 전류(Id3))의 변화량을 결정할 수 있다. 이때, 제3 제어 전압(Vc3')은 도 9에 도시된 바와 다르게 제3 트랜지스터(M3)를 턴-온 상태를 유지시키는 턴-온 레벨의 전압이지만, 제3 제어 전압(Vc3')은 도 8에 도시된 제3 제어 전압(Vc3)보다 낮은 전압일 수 있고(제3 트랜지스터(M3)가 NMOS인 경우), 이때의 제어 전압의 변화량은 제3 제어 전압(Vc3)과 제3 제어 전압(Vc3')간의 차이값에 대응되는 변화량일 수 있다.
명확히 도시되지 않았지만, 일 실시예에서, 블록 전류 제어부(90)는 열화 블록의 블록 계조값과 나머지 블록들의 블록 계조값들 중 어느 하나의 블록 계조값의 제1 차이값에 기초하여 제어 전압의 변화량을 산출할 수 있다. 여기서, 어느 하나의 블록 계조값은, 나머지 블록들의 블록 계조값들 중 가장 작은 최소 블록 계조값일 수 있다.
구체적으로 예를 들면, 도 8에 도시된 블록들(B1, B2, B3, B4) 중에서 최소 블록 계조값을 갖는 블록이 제2 블록(B2)인 경우, 블록 전류 제어부(90)는 열화 블록인 제3 블록(B3)의 제3 블록 계조값과 제2 블록(B2)의 제2 블록 계조값의 제1 차이값을 계산하고, 제1 차이값을 도 8에 도시된 제3 제어 전압(Vc3)에 반영하여 제3 제어 전압(Vc3)을 보정하고, 보정된 제3 제어 전압(Vc3')을 제3 트랜지스터(M3)의 게이트 전극에 인가한다. 여기서, 제1 차이값이 클수록 보정된 제3 제어 전압(Vc3')이 작을 수 있다(제3 트랜지스터(M3)가 NMOS인 경우).
보정된 제3 제어 전압(Vc3')이 제3 트랜지스터(M3)의 게이트 전극에 인가되면, 변경된 제3 블록 구동 전류가 제3 블록(B3)에 제공될 수 있다. 여기서, 보정된 제3 제어 전압(Vc3')은 도 8에 도시된 제3 제어 전압(Vc3)보다 작을 수 있다(제3 트랜지스터(M3)가 NMOS인 경우).
명확히 도시되지 않았지만, 다른 실시예에서, 블록 전류 제어부(90)는 열화 블록의 센싱값과 나머지 블록들의 센싱값들 중 어느 하나의 센싱값의 제2 차이값에 기초하여 제어 전압의 변화량을 산출할 수 있다. 여기서, 어느 하나의 센싱값은, 나머지 블록들의 센싱값들 중 가장 작은 최소 센싱값일 수 있다.
구체적으로 예를 들면, 도 8에 도시된 블록들(B1, B2, B3, B4) 중에서 최소 센싱값을 갖는 블록이 제2 블록(B2)인 경우, 블록 전류 제어부(90)는 열화 블록인 제3 블록(B3)의 센싱값(예, 도 8에 도시된 제3 블록 구동 전류(Id3)에 대응되는 센싱값)과 제2 블록(B2)의 센싱값(예, 도 8에 도시된 제2 블록 구동 전류(Id2)에 대응되는 센싱값)의 제2 차이값을 계산하고, 제2 차이값을 도 8에 도시된 제3 제어 전압(Vc3)에 반영하여 제3 제어 전압(Vc3)을 보정하고, 보정된 제3 제어 전압(Vc3')을 제3 트랜지스터(M3)의 게이트 전극에 인가한다. 여기서, 제2 차이값이 클수록 보정된 제3 제어 전압(Vc3')이 작을 수 있다(제3 트랜지스터(M3)가 NMOS인 경우).
또 다른 실시예에서, 블록 전류 제어부(90)는 열화 블록의 블록 계조값과 나머지 블록들의 블록 계조값들 중 어느 하나의 블록 계조값의 제1 차이값 및 열화 블록의 센싱값과 나머지 블록들의 센싱값들 중 어느 하나의 센싱값의 제2 차이값에 기초하여 제어 전압의 변화량을 산출할 수 있다.
한편, 열화 블록에서 획득된 센싱값은 미리 설정된 기준 센싱값보다 클 수 있으므로, 블록 전류 제어부(90)는 전술한 열화 블록의 센싱값과 나머지 블록들의 센싱값들 중 어느 하나의 센싱값의 제2 차이값 대신에 열화 블록의 센싱값과 기준 센싱값의 제2 차이값을 이용하여 제어 전압의 변화량을 결정할 수 있다.
예를 들면, 열화 블록이 제3 블록(B3)인 경우, 열화 블록인 제3 블록(B3)의 센싱값(예, 도 8에 도시된 제3 블록 구동 전류(Id3)에 대응되는 센싱값)과 기준 센싱값의 제2 차이값을 계산하고, 제2 차이값을 도 8에 도시된 제3 제어 전압(Vc3)에 반영하여 보정된 제3 제어 전압(Vc3')을 산출하며, 보정된 제3 제어 전압(Vc3')을 제3 트랜지스터(M3)의 게이트 전극에 인가한다.
전술한 예시는 제3 블록(B3)을 기준으로 설명된 것이나, 이에 한정되는 것은 아니다. 다른 블록들(B1, B2, B4) 각각에서도 전술한 실시예가 적용될 수 있다.
전술한 바에 의하면, 과전류에 의한 화소들의 열화 또는 발화 현상을 방지할 수 있는 효과가 있다.
또한, 표시부(40)에서 발생하는 열화를 최소화함으로써 표시 장치(1)의 수명을 향상시킬 수 있는 효과가 있다.
한편, 트랜지스터(M1, M2, M3, M4)의 등가 저항에 대한 저항값 대신 전류를 센싱하는 데 이용되는 센싱 저항이 이용될 수 있다.
도 10은 도 5에 도시된 전원 인터페이스에 포함되는 센싱 저항의 일 실시예를 설명하기 위한 도면이고, 도 11은 전류 센서가 블록 전류를 센싱하는 다른 실시예를 설명하기 위한 도면이다.
도 10 및 도 11에서는 설명의 편의성을 위하여 4 개의 센싱 저항들을 도시하기로 한다. 도 10 및 도 11에서 도 5에 도시된 구성과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 10을 참조하면, 전원 인터페이스(70a)는 복수의 센싱 저항들(R1, R2, R3, R4)을 더 포함할 수 있다.
센싱 저항들(R1, R2, R3, R4) 각각은 블록 전류를 센싱하기 위한 저항일 수 있다. 센싱 저항들(R1, R2, R3, R4) 각각의 제1 단자는 제1 전원(VDD)과 연결될 수 있고, 센싱 저항들(R1, R2, R3, R4) 각각의 제2 단자는 트랜지스터들(M1, M2, M3, M4) 각각의 제1 전극과 연결될 수 있다.
예를 들면, 제1 센싱 저항(R1)의 제1 단자는 제1 노드(N1)에 연결되고, 제1 센싱 저항(R1)의 제2 단자는 제7 노드(N7)에 연결될 수 있다. 여기서, 제1 전원(VDD)이 제1 노드(N1)에 연결될 수 있고, 제1 트랜지스터(M1)의 제1 전극이 제7 노드(N7)에 연결될 수 있다.
예를 들면, 제2 센싱 저항(R2)의 제1 단자는 제1 노드(N1)에 연결되고, 제2 센싱 저항(R2)의 제2 단자는 제8 노드(N8)에 연결될 수 있다. 여기서, 제1 전원(VDD)이 제1 노드(N1)에 연결될 수 있고, 제2 트랜지스터(M2)의 제1 전극이 제8 노드(N8)에 연결될 수 있다.
예를 들면, 제3 센싱 저항(R3)의 제1 단자는 제1 노드(N1)에 연결되고, 제3 센싱 저항(R3)의 제2 단자는 제9 노드(N9)에 연결될 수 있다. 여기서, 제1 전원(VDD)이 제1 노드(N1)에 연결될 수 있고, 제3 트랜지스터(M3)의 제1 전극이 제9 노드(N9)에 연결될 수 있다.
예를 들면, 제4 센싱 저항(R4)의 제1 단자는 제1 노드(N1)에 연결되고, 제4 센싱 저항(R4)의 제2 단자는 제10 노드(N10)에 연결될 수 있다. 여기서, 제1 전원(VDD)이 제1 노드(N1)에 연결될 수 있고, 제4 트랜지스터(M4)의 제1 전극이 제10 노드(N10)에 연결될 수 있다.
여기서, 제1 센싱 저항(R1), 제2 센싱 저항(R2), 제3 센싱 저항(R3) 및 제4 센싱 저항(R4) 각각의 저항값은 제품 출하 전에 메모리에 기입되어 정의될 수 있고, 서로 동일한 값이거나 서로 다른 값일 수 있다.
한편, 도 10 및 도 11을 참조하면, 센싱 저항들(R1, R2, R3, R4)이 전원 인터페이스(70a)에 포함된 경우, 측정 라인들(VL1, VL2, VL3, VL4) 각각은 센싱 저항들(R1, R2, R3, R4) 각각의 양 단자에 연결될 수 있으며, 전류 센서(80)는 센싱 저항들(R1, R2, R3, R4) 각각의 양 단자의 전위차를 측정하고, 전위차와 센싱 저항들(R1, R2, R3, R4) 각각의 저항값을 이용하여 블록 전류들(I1, I2, I3, I4)에 대응되는 센싱값을 산출할 수 있다.
즉, 센싱값들은, 센싱 저항들(R1, R2, R3, R4) 각각의 제1 단자가 접속된 노드(예, 제1 노드(N1))의 전압과, 센싱 저항들(R1, R2, R3, R4) 각각의 제2 단자가 접속된 노드들(예, 제7 노드(N7), 제8 노드(N8), 제9 노드(N9), 제10 노드(N10)) 각각의 전압 간의 전위차들과, 센싱 저항들(R1, R2, R3, R4) 각각의 저항값들에 기초하여 산출될 수 있다.
예를 들면, 전류 센서(80)는 제1 노드(N1)에 연결된 측정 라인(VL1)과 제7 노드(N7)에 연결된 측정 라인(VL2)을 통해 제1 센싱 저항(R1)의 전위차를 측정하고, 옴의 법칙에 따라 제1 센싱 저항(R1)의 저항값에 대한 그 전위차의 비를 연산함으로써 제1 블록 전류(I1)에 대응되는 센싱값을 산출할 수 있다.
예를 들면, 전류 센서(80)는 제1 노드(N1)에 연결된 측정 라인(VL1)과 제8 노드(N8)에 연결된 측정 라인(VL3)을 통해 제2 센싱 저항(R2)의 전위차를 측정하고, 옴의 법칙에 따라 제2 센싱 저항(R2)의 저항값에 대한 그 전위차의 비를 연산함으로써 제2 블록 전류(I2)에 대응되는 센싱값을 산출할 수 있다.
예를 들면, 전류 센서(80)는 제1 노드(N1)에 연결된 측정 라인(VL1)과 제9 노드(N9)에 연결된 측정 라인(VL4)을 통해 제3 센싱 저항(R3)의 전위차를 측정하고, 옴의 법칙에 따라 제3 센싱 저항(R3)의 저항값에 대한 그 전위차의 비를 연산함으로써 제3 블록 전류(I3)에 대응되는 센싱값을 산출할 수 있다.
예를 들면, 전류 센서(80)는 제1 노드(N1)에 연결된 측정 라인(VL1)과 제10 노드(N10)에 연결된 측정 라인(VL5)을 통해 제4 센싱 저항(R4)의 전위차를 측정하고, 옴의 법칙에 따라 제4 센싱 저항(R4)의 저항값에 대한 그 전위차의 비를 연산함으로써 제4 블록 전류(I4)에 대응되는 센싱값을 산출할 수 있다.
전술한 바에 의하면, 트랜지스터들(M1, M2, M3, M4) 각각에 대한 등가 저항의 저항값을 제품의 출하 전에 미리 메모리에 기입하지 않고, 간단한 센싱 저항을 이용하여 블록 전류들을 측정함으로써, 메모리의 사용량을 저감하고, 연산 속도를 증가시키는 효과가 있다.
도 12는 도 1에 도시된 표시 장치에 포함된 전원 인터페이스의 다른 실시예를 설명하기 위한 도면이다.
도 12에서 도 5에 도시된 구성과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다. 아울러, 도 12에서는 도 5와 동일하게 설명의 편의성을 위하여 4 개의 블록들과, 4 개의 트랜지스터들, 4 개의 제1 전원 공급 라인들 및 4 개의 제2 전원 공급 라인들을 도시하기로 한다.
도 12를 참조하면, 본 발명의 다른 실시예에 따른 전원 인터페이스(70b)는, 도 12에 도시된 트랜지스터들(M1, M2, M3, M4)이 배치된 위치와 도 5에 도시된 트랜지스터들(M1, M2, M3, M4)이 배치된 위치가 서로 다른 점을 제외하고, 도 5에 도시된 전원 인터페이스(70a)와 동일하게 복수의 트랜지스터들(M1, M2, M3, M4)을 포함할 수 있다.
제1 트랜지스터(M1)의 제1 전극은 제2 전원 공급 라인(PL21)과 연결되고, 제1 트랜지스터(M1)의 제2 전극은 제6 노드(N6)에 연결되며, 제1 트랜지스터(M1)의 게이트 전극은 제어 라인(CL1)과 연결될 수 있다.
제2 트랜지스터(M2)의 제1 전극은 제2 전원 공급 라인(PL22)과 연결되고, 제2 트랜지스터(M2)의 제2 전극은 제6 노드(N6)에 연결되며, 제2 트랜지스터(M2)의 게이트 전극은 제어 라인(CL2)과 연결될 수 있다.
제3 트랜지스터(M3)의 제1 전극은 제2 전원 공급 라인(PL23)과 연결되고, 제3 트랜지스터(M3)의 제2 전극은 제6 노드(N6)에 연결되며, 제3 트랜지스터(M3)의 게이트 전극은 제어 라인(CL3)과 연결될 수 있다.
제4 트랜지스터(M4)의 제1 전극은 제2 전원 공급 라인(PL24)과 연결되고, 제4 트랜지스터(M4)의 제2 전극은 제6 노드(N6)에 연결되며, 제4 트랜지스터(M4)의 게이트 전극은 제어 라인(CL4)과 연결될 수 있다.
한편, 제11 노드(N11)에는 제2 전원 공급 라인(PL21)이 연결되고, 제12 노드(N12)에는 제2 전원 공급 라인(PL22)이 연결되고, 제13 노드(N13)에는 제2 전원 공급 라인(PL23)이 연결되며, 제14 노드(N14)에는 제2 전원 공급 라인(PL24)이 연결될 수 있다.
복수의 제1 전원 공급 라인들(PL11, PL12, PL13, PL14) 각각은 제1 노드(N1)에 연결될 수 있다. 그리고, 제6 노드(N6)에는 제2 전원(VSS)이 연결될 수 있다.
도 13은 도 12에 도시된 전원 인터페이스에 포함되는 센싱 저항의 일 실시예를 설명하기 위한 도면이다.
도 13을 참조하면, 도 12에 도시된 전원 인터페이스(70b)도 도 5에 도시된 전원 인터페이스(70a)와 동일하게 복수의 센싱 저항들(R1, R2, R3, R4)을 포함할 수 있다.
예를 들면, 제1 센싱 저항(R1)은 제1 전원 공급 라인(PL11)과 제1 전원(VDD) 사이에 배치되며, 제1 센싱 저항(R1)의 제1 단자는 제1 노드(N1)에 연결되고, 제1 센싱 저항(R1)의 제2 단자는 제2 노드(N2)에 연결될 수 있다.
예를 들면, 제2 센싱 저항(R2)은 제1 전원 공급 라인(PL12)과 제1 전원(VDD) 사이에 배치되며, 제2 센싱 저항(R2)의 제1 단자는 제1 노드(N1)에 연결되고, 제2 센싱 저항(R2)의 제2 단자는 제3 노드(N3)에 연결될 수 있다.
예를 들면, 제3 센싱 저항(R3)은 제1 전원 공급 라인(PL13)과 제1 전원(VDD) 사이에 배치되며, 제3 센싱 저항(R3)의 제1 단자는 제1 노드(N1)에 연결되고, 제3 센싱 저항(R3)의 제2 단자는 제4 노드(N4)에 연결될 수 있다.
예를 들면, 제4 센싱 저항(R4)은 제1 전원 공급 라인(PL14)과 제1 전원(VDD) 사이에 배치되며, 제4 센싱 저항(R4)의 제1 단자는 제1 노드(N1)에 연결되고, 제4 센싱 저항(R4)의 제2 단자는 제5 노드(N5)에 연결될 수 있다.
도 13에 도시된 센싱 저항들(R1, R2, R3, R4)에 대한 설명은 도 10을 참조하여 전술한 바와 동일하므로 생략하기로 한다.
도 14는 도 1에 도시된 표시 장치에 포함된 전원 인터페이스의 또 다른 실시예를 설명하기 위한 도면이다.
도 14를 참조하면, 본 발명의 또 다른 실시예에 따른 전원 인터페이스(70c)는 도 10에 도시된 전원 인터페이스(70a)와 유사한 구조를 갖되, 트랜지스터들(M5, M6, M7, M8)을 더 포함할 수 있다.
제5 트랜지스터(M5)의 제1 전극은 제11 노드(N11)에 연결되고, 제5 트랜지스터(M5)의 제2 전극은 제6 노드(N6)에 연결되며, 제5 트랜지스터(M5)의 게이트 전극은 제어 라인(CL5)과 연결될 수 있다.
제6 트랜지스터(M6)의 제1 전극은 제12 노드(N12)에 연결되고, 제6 트랜지스터(M6)의 제2 전극은 제6 노드(N6)에 연결되며, 제6 트랜지스터(M6)의 게이트 전극은 제어 라인(CL6)과 연결될 수 있다.
제7 트랜지스터(M7)의 제1 전극은 제13 노드(N13)에 연결되고, 제7 트랜지스터(M7)의 제2 전극은 제6 노드(N6)에 연결되며, 제7 트랜지스터(M7)의 게이트 전극은 제어 라인(CL7)과 연결될 수 있다.
제8 트랜지스터(M8)의 제1 전극은 제14 노드(N14)에 연결되고, 제8 트랜지스터(M8)의 제2 전극은 제6 노드(N6)에 연결되며, 제8 트랜지스터(M8)의 게이트 전극은 제어 라인(CL8)과 연결될 수 있다.
한편, 도 13에 도시된 바와 같이, 제11 노드(N11)에는 제2 전원 공급 라인(PL21)이 연결되고, 제12 노드(N12)에는 제2 전원 공급 라인(PL22)이 연결되고, 제13 노드(N13)에는 제2 전원 공급 라인(PL23)이 연결되며, 제14 노드(N14)에는 제2 전원 공급 라인(PL24)이 연결될 수 있다.
트랜지스터들(M5, M6, M7, M8)은 표시 기간에 턴-온되고, 센싱 기간에 턴-오프될 수 있다. 일 실시예로, 트랜지스터들(M5, M6, M7, M8) 각각은 블록 전류 제어부(90)에 의해 제어될 수 있고, 다른 실시예로, 블록 전류 제어부(90)와 타이밍 제어부(10)가 통합된 구성에 의해 제어될 수도 있다. 이러한 트랜지스터들(M5, M6, M7, M8) 각각은 센싱 트랜지스터로 명명될 수 있다. 이하에서는 센싱 트렌지스터인 트랜지스터들(M5, M6, M7, M8)가 센싱 기간에서 구동하는 실시예를 설명한다.
도 15는 도 14에 도시된 전원 인터페이스가 센싱 기간에 구동하는 일 실시예를 설명하기 위한 도면이다.
도 15를 참조하면, 센싱 트랜지스터들인 트랜지스터들(M5, M6, M7, M8)은, 센싱 기간에, 턴-오프 레벨의 제어 신호들을 제어 라인들을 통해 입력받아, 턴-오프될 수 있다.
이 경우, 도시되지 않았지만, 도 4를 참조하여 전술한 바와 같이, 화소(PXij)들 각각에 포함된 발광 다이오드(LD)가 발광하는 것을 방지하기 위해, 제2 전원 공급 라인들(예, 도 13에 도시된 PL21, PL22, PL23, PL24)에 인가되는 전압은 제1 전원(VDD)의 전압보다 높을 수 있다.
도 15를 참조하여 예를 들면, 도 13에 도시된 제2 전원 공급 라인(PL21)과 제5 트랜지스터(M5)의 제1 전극이 접속된 제11 노드(N11)에 인가되는 전압이 제1 전원(VDD)의 전압보다 높을 수 있다.
도 15를 참조하여 예를 들면, 도 13에 도시된 제2 전원 공급 라인(PL22)과 제6 트랜지스터(M6)의 제1 전극이 접속된 제12 노드(N12)에 인가되는 전압이 제1 전원(VDD)의 전압보다 높을 수 있다.
도 15를 참조하여 예를 들면, 도 13에 도시된 제2 전원 공급 라인(PL23)과 제7 트랜지스터(M7)의 제1 전극이 접속된 제13 노드(N13)에 인가되는 전압이 제1 전원(VDD)의 전압보다 높을 수 있다.
도 15를 참조하여 예를 들면, 도 13에 도시된 제2 전원 공급 라인(PL24)과 제8 트랜지스터(M8)의 제1 전극이 접속된 제14 노드(N14)에 인가되는 전압이 제1 전원(VDD)의 전압보다 높을 수 있다.
트랜지스터들(M5, M6, M7, M8)이 턴-오프되면, 센싱 전류들(Is1, Is2, Is3, Is4)이 제2 전원(VSS)으로 흐르지 않고, 센싱부(50)에 제공될 수 있다. 따라서, 보상부(60)는 보상값을 산출할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술일 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 타이밍 제어부
20: 주사 구동부 30: 데이터 구동부
40: 표시부 50: 센싱부
60: 보상부 70: 전원 인터페이스
80: 전류 센서 90: 블록 전류 제어부
B: 블록 PX: 화소
SL1: 제1 주사 라인 SL2: 제2 주사 라인
M: 트랜지스터 PL1: 제1 전원 공급 라인
PL2: 제2 전원 공급 라인 Vc: 제어 전압
VDD: 제1 전원 VSS: 제2 전원

Claims (22)

  1. 복수의 블록들로 구획되는 화소들을 포함하는 표시부;
    제1 전원의 전압 및 제어 전압에 기초하여 상기 블록들 각각에 대응되는 블록 전류들을 제1 전원 공급 라인들 각각에 출력하는 전원 인터페이스;
    상기 블록 전류들을 센싱하여 센싱값들을 출력하는 전류 센서; 및
    영상 데이터를 입력받아 상기 블록들 각각에 대응되는 블록 계조값들을 계산하고, 상기 블록 계조값들 및 상기 센싱값들에 기초하여 열화 블록을 검출하고, 상기 열화 블록에 공급되는 블록 전류를 제어하기 위한 상기 제어 전압을 제어 라인에 출력하는 블록 전류 제어부를 포함하되,
    상기 전원 인터페이스는,
    상기 제1 전원과 연결되는 제1 전극과 상기 제1 전원 공급 라인과 연결되는 제2 전극 및 상기 제어 라인과 연결되는 게이트 전극을 포함하는 트랜지스터를 복수개 포함하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서,
    상기 센싱값은,
    턴-온된 트랜지스터의 상기 제1 전극 및 상기 제2 전극 간의 전위차와 상기 턴-온된 트랜지스터의 등가 저항의 저항값에 기초하여 산출되는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 저항값은,
    턴-온 레벨의 기준 제어 전압에 의해 상기 트랜지스터가 턴-온되면, 상기 턴-온된 트랜지스터의 상기 등가 저항의 전위차와, 미리 설정된 기준 블록 계조값에 대응되는 블록 전류에 기초하여 산출되는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 열화 블록의 블록 계조값은,
    상기 블록들에서 상기 열화 블록을 제외한 나머지 블록들의 블록 계조값들보다 크고,
    상기 열화 블록에서 획득된 센싱값은,
    상기 나머지 블록들에서 획득된 센싱값들보다 큰 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 열화 블록에 제공되는 상기 블록 전류의 변화량은,
    상기 열화 블록에 대응되는 트랜지스터의 게이트 전극에 인가되는 제어 전압의 변화량에 기초하여 결정되고,
    상기 제어 전압의 변화량은,
    상기 열화 블록의 상기 블록 계조값과 상기 나머지 블록들의 상기 블록 계조값들 중 어느 하나의 블록 계조값의 제1 차이값 및 상기 열화 블록의 상기 센싱값과 상기 나머지 블록들의 상기 센싱값들 중 어느 하나의 센싱값의 제2 차이값 중 적어도 하나에 기초하여 산출되는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 어느 하나의 블록 계조값은,
    상기 나머지 블록들의 상기 블록 계조값들 중 가장 작은 최소 블록 계조값이고,
    어느 하나의 센싱값은,
    상기 나머지 블록들의 상기 센싱값들 중 가장 작은 최소 센싱값인 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 열화 블록의 블록 계조값은,
    상기 블록들에서 상기 열화 블록을 제외한 나머지 블록들의 블록 계조값들보다 크고,
    상기 열화 블록에서 획득된 센싱값은,
    미리 설정된 기준 센싱값보다 큰 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 열화 블록에 제공되는 상기 블록 전류의 변화량은,
    상기 열화 블록에 대응되는 트랜지스터의 게이트 전극에 인가되는 제어 전압의 변화량에 기초하여 결정되고,
    상기 제어 전압의 변화량은,
    상기 열화 블록의 상기 블록 계조값과 상기 나머지 블록들의 상기 블록 계조값들 중 어느 하나의 블록 계조값의 제1 차이값 및 상기 열화 블록의 상기 센싱값과 상기 기준 센싱값의 제2 차이값 중 적어도 하나에 기초하여 산출되는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 블록 전류 제어부는,
    상기 블록 계조값들의 합이 미리 설정된 기준 계조값 이하인 경우를 개시 조건으로 하여 상기 열화 블록의 검출 동작을 개시하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 블록 계조값은,
    블록에 포함되는 화소들 각각의 계조값들의 대표값, 상기 블록에 포함되는 화소들 각각의 계조값들의 합, 블록에 포함되는 화소들 각각의 계조값들의 합에 대한 평균값 중 어느 하나인 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서,
    상기 열화 블록에 공급되는 블록 전류를 조절하는 제어 전압은,
    상기 열화 블록에 대응되는 트랜지스터가 턴-오프되는 턴-오프 레벨의 전압인 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서,
    상기 전원 인터페이스는,
    상기 제1 전원에 접속되는 제1 단자와, 상기 트랜지스터의 상기 제1 전극에 접속되는 제2 단자를 구비하는 센싱 저항을 복수개 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서,
    상기 센싱값들은,
    상기 제1 전원과 상기 제1 단자가 접속된 노드의 전압과 상기 제1 전극과 상기 제2 단자가 접속된 노드의 전압 간의 전위차와, 상기 센싱 저항의 저항값에 기초하여 산출되는 것을 특징으로 하는 표시 장치.
  14. 제12 항에 있어서,
    상기 전원 인터페이스는,
    상기 제1 전원 공급 라인과 다른 제2 전원 공급 라인과 연결되는 제1 전극과, 제1 전원의 전압보다 낮은 전압을 갖는 제2 전원과 연결되는 제2 전극 및 상기 제어 라인과 연결되는 게이트 전극을 포함하는 센싱 트랜지스터를 복수개 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서,
    상기 센싱 트랜지스터는,
    센싱 기간에, 턴-오프 레벨의 제어 신호를 상기 제어 라인을 통해 입력받아, 턴-오프되고,
    상기 제2 전원 공급 라인과 상기 센싱 트랜지스터의 상기 제1 전극이 접속된 노드에 인가되는 전압은,
    상기 제1 전원의 전압보다 높은 것을 특징으로 하는 표시 장치.
  16. 복수의 블록들로 구획되는 화소들을 포함하는 표시부;
    제1 전원의 전압 및 제어 전압에 기초하여 상기 블록들 각각에 대응되는 블록 전류들을 제1 전원 공급 라인들 각각에 출력하는 전원 인터페이스;
    상기 블록 전류들을 센싱하여 센싱값들을 출력하는 전류 센서; 및
    영상 데이터를 입력받아 상기 블록들 각각에 대응되는 블록 계조값들을 계산하고, 상기 블록 계조값들 및 상기 센싱값들에 기초하여 열화 블록을 검출하고, 상기 열화 블록에 공급되는 블록 전류를 제어하기 위한 상기 제어 전압을 제어 라인에 출력하는 블록 전류 제어부를 포함하되,
    상기 전원 인터페이스는,
    제2 전원 공급 라인과 연결되는 제1 전극과 상기 제1 전원의 전압보다 낮은 전압을 갖는 제2 전원과 연결되는 제2 전극 및 상기 제어 라인과 연결되는 게이트 전극을 포함하는 트랜지스터를 복수개 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서,
    상기 센싱값은,
    턴-온된 트랜지스터의 상기 제1 전극 및 상기 제2 전극 간의 전위차와 상기 턴-온된 트랜지스터의 등가 저항의 저항값에 기초하여 산출되는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서,
    상기 저항값은,
    턴-온 레벨의 기준 제어 전압에 의해 상기 트랜지스터가 턴-온되면, 상기 턴-온된 트랜지스터의 상기 등가 저항의 전위차와, 미리 설정된 기준 블록 계조값에 대응되는 기준 전류에 기초하여 산출되는 것을 특징으로 하는 표시 장치.
  19. 제16 항에 있어서,
    상기 열화 블록의 블록 계조값은,
    상기 블록들에서 상기 열화 블록을 제외한 나머지 블록들의 블록 계조값들보다 크고,
    상기 열화 블록에서 획득된 센싱값은,
    상기 나머지 블록들에서 획득된 센싱값들보다 큰 것을 특징으로 하는 표시 장치.
  20. 제16 항에 있어서,
    상기 블록 전류 제어부는,
    상기 블록 계조값들의 합이 미리 설정된 기준 계조값 이하인 경우를 개시 조건으로 하여 상기 열화 블록의 검출 동작을 개시하는 것을 특징으로 하는 표시 장치.
  21. 제16 항에 있어서,
    상기 열화 블록에 공급되는 블록 전류를 조절하는 제어 전압은,
    상기 열화 블록에 대응되는 트랜지스터가 턴-오프되는 턴-오프 레벨의 전압인 것을 특징으로 하는 표시 장치.
  22. 제16 항에 있어서,
    상기 전원 인터페이스는,
    상기 제1 전원에 접속되는 제1 단자와, 상기 제1 전원 공급 라인에 연결되는 제2 단자를 구비하는 센싱 저항을 복수 개 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020200020310A 2020-02-19 2020-02-19 표시 장치 KR20210106051A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200020310A KR20210106051A (ko) 2020-02-19 2020-02-19 표시 장치
US17/028,255 US20210256892A1 (en) 2020-02-19 2020-09-22 Display device
CN202110185441.3A CN113362756A (zh) 2020-02-19 2021-02-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200020310A KR20210106051A (ko) 2020-02-19 2020-02-19 표시 장치

Publications (1)

Publication Number Publication Date
KR20210106051A true KR20210106051A (ko) 2021-08-30

Family

ID=77271876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200020310A KR20210106051A (ko) 2020-02-19 2020-02-19 표시 장치

Country Status (3)

Country Link
US (1) US20210256892A1 (ko)
KR (1) KR20210106051A (ko)
CN (1) CN113362756A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236011B2 (en) * 2011-08-30 2016-01-12 Lg Display Co., Ltd. Organic light emitting diode display device for pixel current sensing in the sensing mode and pixel current sensing method thereof
KR102653578B1 (ko) * 2016-11-25 2024-04-04 엘지디스플레이 주식회사 이미지 센서 일체형 전계 발광 표시장치

Also Published As

Publication number Publication date
US20210256892A1 (en) 2021-08-19
CN113362756A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
US9978311B2 (en) Pixel circuit and display apparatus including the pixel circuit
JP5611312B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
KR101960762B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
US10276095B2 (en) Display device and method of driving display device
KR102248872B1 (ko) 유기전계발광표시장치
US11170704B2 (en) Display device and an inspection method thereof
KR102648976B1 (ko) 전계발광표시장치 및 이의 구동방법
KR20150144834A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US20240096258A1 (en) Display device and driving method thereof
CN112447135A (zh) 显示设备驱动方法
KR20150035073A (ko) 유기발광소자표시장치 및 그 구동방법
US11393374B2 (en) Display device and method of driving the same
KR20210147134A (ko) 표시 장치
US11887524B2 (en) Display device and driving method thereof
KR20210083468A (ko) 표시 장치의 보상 방법
KR20210106051A (ko) 표시 장치
KR20190136396A (ko) 표시 장치
TW201327530A (zh) 像素電路、具備其之顯示裝置及像素電路之控制方法
US11922839B2 (en) Display device and operating method therefor
KR102507093B1 (ko) 표시 장치의 구동 전압 설정 방법
US20200395432A1 (en) Display device using a simultaneous light emitting method and driving method thereof
KR20160078639A (ko) 유기발광표시장치 및 유기발광표시패널
CN117995119A (zh) 显示装置
KR20150031639A (ko) 기준 전압 생성부 및 표시 장치
KR20230066201A (ko) 표시 장치의 화소

Legal Events

Date Code Title Description
A201 Request for examination