KR20210103367A - 가속기, 가속기의 동작 방법 및 이를 포함한 전자 장치 - Google Patents

가속기, 가속기의 동작 방법 및 이를 포함한 전자 장치 Download PDF

Info

Publication number
KR20210103367A
KR20210103367A KR1020200080372A KR20200080372A KR20210103367A KR 20210103367 A KR20210103367 A KR 20210103367A KR 1020200080372 A KR1020200080372 A KR 1020200080372A KR 20200080372 A KR20200080372 A KR 20200080372A KR 20210103367 A KR20210103367 A KR 20210103367A
Authority
KR
South Korea
Prior art keywords
task
accelerator
context information
preemption request
processing elements
Prior art date
Application number
KR1020200080372A
Other languages
English (en)
Inventor
안재형
유민수
최유정
Original Assignee
삼성전자주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국과학기술원 filed Critical 삼성전자주식회사
Priority to US17/119,197 priority Critical patent/US12014202B2/en
Publication of KR20210103367A publication Critical patent/KR20210103367A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Neurology (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

가속기, 가속기의 동작 방법 및 이를 포함한 전자 장치가 개시된다. 개시된 가속기의 동작 방법은 가속기에 포함된 하나 이상의 프로세싱 엘리먼트들을 이용하여 제1 태스크를 실행하는 중 선점 요청을 수신하는 단계, 선점 요청에 응답하여 가속기의 내부 메모리에 저장된 제1 태스크의 컨텍스트 정보를 가속기의 외부 메모리로 이동시키는 단계 및 하나 이상의 프로세싱 엘리먼트들을 이용하여 선점 요청에 따른 제2 태스크를 실행하는 단계를 포함한다.

Description

가속기, 가속기의 동작 방법 및 이를 포함한 전자 장치{ACCELERATOR, METHOD FOR OPERATING THE SAME AND ELECTRONIC DEVICE INCLUDING THE SAME}
아래 실시예들은 가속기, 가속기의 동작 방법 및 이를 포함한 전자 장치에 관한 것이다.
인공 지능(Artificial Intelligence; AI) 기술이 발전함에 따라 인공 지능만을 위한 독자적인 하드웨어의 필요성이 증가하고 있다. 인공 지능은 예를 들어, 특정한 연산을 통해 추론과 학습을 수행할 수 있다. 이와 같이 인공 지능을 구현하고 실행하기 위한 전용 하드웨어로서 다양한 장치들이 개발되고 있다.
인공 지능을 위한 전용 하드웨어는 예를 들어, CPU(Central Processing Unit), GPU(Graphics Processing Unit) 등에 의해 구현될 수도 있고, 용도 변경이 가능한 FPGA(Field Programmable Gate Array), 및 ASIC(Application Specific Integrated Circuit) 등에 의해 구현될 수도 있다.
일실시예에 따른 가속기의 동작 방법은 상기 가속기에 포함된 하나 이상의 프로세싱 엘리먼트들을 이용하여 제1 태스크를 실행하는 중 선점 요청(preemption request)을 수신하는 단계; 상기 선점 요청에 응답하여 상기 가속기의 내부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 상기 가속기의 외부 메모리로 이동시키는 단계; 및 상기 하나 이상의 프로세싱 엘리먼트들을 이용하여 상기 선점 요청에 따른 제2 태스크를 실행하는 단계를 포함한다.
일실시예에 따른 가속기의 동작 방법에서 상기 제1 태스크의 컨텍스트 정보는 상기 제1 태스크에 따라 상기 하나 이상의 프로세싱 엘리먼트들에서 수행된 연산 결과를 포함할 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 제1 태스크의 컨텍스트 정보를 이동시키는 단계는 상기 선점 요청이 수신되기 전까지 상기 하나 이상의 프로세싱 엘리먼트들에서 상기 제1 태스크에 따른 일련의 연산들이 수행되어 상기 가속기의 온-칩 메모리에 저장된 연산 결과와 상기 일련의 연산들 중 일부가 수행되어 상기 가속기의 중간 버퍼(intermediate buffer)에 저장된 중간 연산 결과를 상기 외부 메모리로 이동시킬 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 제1 태스크의 컨텍스트 정보를 이동시키는 단계는 상기 선점 요청이 수신될 때 상기 가속기의 중간 버퍼에 저장된 중간 연산 결과에 대해 남은 연산이 수행된 후 상기 가속기의 온-칩 메모리에 저장된 연산 결과를 상기 외부 메모리로 이동시킬 수 있다.
일실시예에 따른 가속기의 동작 방법은 상기 제1 태스크의 컨텍스트 정보에 대한 이동 시간 및 상기 선점 요청에 의해 중단된 상기 제1 태스크의 대상 명령어에 대한 예상 실행 시간에 기초하여, 상기 컨텍스트 정보를 상기 외부 메모리로 이동시키는 동안 상기 대상 명령어를 실행할지 여부를 결정하는 단계를 더 포함할 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 이동 시간은 상기 컨텍스트 정보의 크기 및 상기 내부 메모리와 상기 외부 메모리 사이의 대역폭에 기초하여 결정될 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 예상 실행 시간은 상기 제1 태스크의 대상 명령어 및 상기 대상 명령어의 피연산자 크기에 기초하여 결정될 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 결정하는 단계는 상기 제1 태스크에서 상기 대상 명령어가 후속 명령어를 위한 것이라면, 상기 후속 명령어의 예상 실행 시간을 더 고려하여, 상기 대상 명령어 및 상기 후속 명령어를 실행할지 여부를 결정할 수 있다.
일실시예에 따른 가속기의 동작 방법은 인-플레이스 연산(in-place operation)에 해당하는 상기 대상 명령어의 실행이 결정된 경우, 상기 인-플레이스 연산의 피연산자가 저장된 상기 외부 메모리의 주소에 상기 인-플레이스 연산의 결과를 저장하는 단계를 더 포함할 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 제2 태스크를 실행하는 단계는 상기 선점 요청에 따라 상기 제1 태스크의 실행이 완전히 종료되기 전에 리소스 충돌(resource conflict)이 발생하지 않는 범위 내에서 상기 제2 태스크의 실행을 시작할 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 제2 태스크의 실행 시작 시점은 상기 제1 태스크에서 실행 중인 명령어의 시작 시점과 상기 명령어가 사용할 것으로 예상되는 리소스에 기초하여 결정되거나, 또는 상기 제1 태스크에서 실행 중인 명령어가 사용하는 리소스 사용 정보에 기초하여 결정될 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 선점 요청은 실행이 요구되는 복수의 태스크들의 우선순위 및/또는 실행시간에 기초하여 결정될 수 있다.
일실시예에 따른 가속기의 동작 방법은 상기 제2 태스크의 실행이 완료되면, 상기 외부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 상기 내부 메모리로 이동시켜 상기 제1 태스크를 다시 실행하는 단계를 더 포함할 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 제1 태스크는 딥 뉴럴 네트워크(Deep Neural Network)의 추론 및/또는 학습을 포함할 수 있다.
일실시예에 따른 가속기의 동작 방법에서 상기 제1 태스크가 딥 뉴럴 네트워크의 학습인 경우, 상기 이동시키는 단계는 상기 제1 태스크에 따라 상기 하나 이상의 프로세싱 엘리먼트들에서 수행된 연산 결과 및 상기 딥 뉴럴 네트워크의 파라미터를 상기 외부 메모리로 이동시킬 수 있다.
일실시예에 따른 가속기의 동작 방법은 상기 선점 요청에 따라 선점된 상기 제1 태스크의 상태 정보를 기록하는 단계를 더 포함할 수 있다.
일실시예에 따른 가속기는 할당된 태스크를 실행하는 하나 이상의 프로세싱 엘리먼트들; 상기 할당된 태스크의 컨텍스트 정보를 저장하는 내부 메모리; 및 상기 하나 이상의 프로세싱 엘리먼트들에서 제1 태스크가 수행되는 중 수신된 선점 요청에 응답하여, 상기 내부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 상기 가속기의 외부 메모리로 이동시키고, 상기 하나 이상의 프로세싱 엘리먼트들에서 상기 선점 요청에 따른 제2 태스크를 실행시키는 선점 모듈을 포함한다.
일실시예에 따른 전자 장치는 하나 이상의 프로세싱 엘리먼트들을 이용하여 제1 태스크를 실행하는 중 수신된 선점 요청에 응답하여 내부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 상기 가속기의 외부 메모리로 이동시키고, 상기 하나 이상의 프로세싱 엘리먼트들을 이용하여 상기 선점 요청에 따른 제2 태스크를 실행하는 가속기; 및 상기 가속기로부터 전송된 상기 제1 태스크의 컨텍스트 정보를 저장하는 외부 메모리를 포함한다.
도 1은 일실시예에 따른 전자 장치를 설명하기 위한 도면이다.
도 2 및 도 3은 일실시예에 따른 선점 요청에 따른 가속기의 동작을 설명하기 위한 도면이다.
도 4는 일실시예에 따른 선점 기반 스케줄링을 설명하기 위한 도면이다.
도 5은 일실시예에 따른 가속기의 동작 방법을 나타낸 도면이다.
도 6 및 도 7은 일실시예에 따른 전자 장치의 예시들을 설명하기 위한 도면이다.
실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 실시될 수 있다. 따라서, 실시예들은 특정한 개시형태로 한정되는 것이 아니며, 본 명세서의 범위는 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 아래의 특정한 구조적 내지 기능적 설명들은 단지 실시예들을 설명하기 위한 목적으로 예시된 것으로, 실시예의 범위가 본문에 설명된 내용에 한정되는 것으로 해석되어서는 안된다. 관련 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타내며, 공지된 기능 및 구조는 생략하도록 한다.
도 1은 일실시예에 따른 전자 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 일실시예에 따른 전자 장치(100)은 호스트 프로세서(110), 오프-칩 메모리(off-chip memory)(120), 메모리 컨트롤러(130) 및 가속기(140)를 포함할 수 있다. 전자 장치(100)에 포함된 각 컴포넌트들은 버스(bus)를 통하여 서로 통신할 수 있다.
호스트 프로세서(110)는 전자 장치(100)에 포함된 컴포넌트들의 동작을 제어하는 장치로, 예를 들어, 중앙 처리 장치(CPU; Central Processing Unit)를 포함할 수 있다. 호스트 프로세서(110)는 뉴럴 네트워크에 기반한 추론 태스크(inference task)을 가속기(140)에서 실행하기 위한 요청을 수신하고, 해당 요청에 응답하여 하나 이상의 명령어들을 가속기(140)로 전달할 수 있다. 요청은 뉴럴 네트워크에 기반한 데이터 추론을 위한 것으로, 예를 들어, 음성 인식, 기계 번역, 기계 통역, 객체 인식, 패턴 인식, 컴퓨터 비전 등을 위해 가속기(140)로 하여금 뉴럴 네트워크를 실행하게 하여 데이터 추론 결과를 얻기 위한 것일 수 있다.
오프-칩 메모리(120)는 가속기(140)의 외부에 배치된 메모리로서, 예를 들어, 전자 장치(100)의 메인 메모리로 활용되는 DRAM(Dynamic Random Access Memory), 비-일시적 메모리(non-transitory memory)를 포함할 수 있다. 오프-칩 메모리(120)는 메모리 컨트롤러(130)를 통해 액세스될 수 있다. 오프-칩 메모리(120)는 가속기(140)에서 실행할 명령어, 뉴럴 네트워크의 파라미터들, 추론하고자 하는 입력 데이터 중 적어도 하나를 저장할 수 있으며, 가속기(140)에서 추론 태스크 수행 시 오프-칩 메모리(120)에 저장된 데이터가 가속기(140)로 전달될 수 있다. 또한, 오프-칩 메모리(120)는 가속기(140)에서 뉴럴 네트워크를 실행하는 데 가속기(140) 내부의 온-칩 메모리(on-chip memory)가 충분하지 않은 경우에 활용될 수도 있다.
오프-칩 메모리(120)는 가속기(140) 내부의 온-칩 메모리보다 큰 메모리 용량을 가지고 있으나, 가속기(140)가 오프-칩 메모리(120)로 액세스하는 비용이 내부의 온-칩 메모리로 액세스하는 비용보다 크다. 메모리 액세스 비용은 해당 메모리에 액세스하여 데이터를 읽거나 쓸 때 요구되는 전력 및/또는 처리시간을 나타낼 수 있다.
가속기(140)는 호스트 프로세서(110)의 명령어에 따른 뉴럴 네트워크를 실행하여 입력되는 데이터를 추론하는 AI 가속기(Artificial Intelligence accelerator)로서, 호스트 프로세서(110)와 구별되는 별도의 프로세서일 수 있다. 예를 들어, 가속기(140)은 NPU(Neural Processing Unit), GPU, TPU(Tensor Processing Unit), CPU 등으로 구현될 수 있다.
뉴럴 네트워크는 복수의 레이어들을 포함한다. 일실시예에서, 뉴럴 네트워크는 입력 레이어, 복수의 히든 레이어들 및 출력 레이어를 포함한다. 각각의 레이어들은 인공 뉴런이라고도 불리는 복수의 노드들을 포함한다. 각 노드는 하나 이상의 입력 및 출력을 가지는 연산 단위를 나타내고, 노드들은 상호 연결될 수 있다. 노드들 간의 연결에는 가중치가 설정될 수 있으며, 이러한 가중치는 조정 또는 변경될 수 있다. 가중치는 연관된 데이터 값을 증폭, 감소 또는 유지시킴으로써 해당 데이터 값이 최종 결과에 미치는 영향도를 결정하는 파라미터일 수 있다. 출력 레이어에 포함된 각각의 노드에는 이전 레이어에 포함된 노드들의 가중된 입력들이 입력될 수 있다. 가중된 데이터가 임의의 레이어로부터 다음 레이어로 입력되는 과정을 전파(propagation)라고 지칭할 수 있다.
가속기(140)는 뉴럴 네트워크에 따른 연산들의 특성 상 범용의 호스트 프로세서(110)에서 처리되기 보다는 별도의 전용 프로세서(다시 말해, 가속기(140))에서 처리되는 것이 보다 효율적인 태스크들을 처리할 수 있다. 이때 가속기(140)에 포함된 하나 이상의 프로세싱 엘리먼트들(PEs; Processing Elements) 및 온-칩 메모리가 활용될 수 있다. 프로세싱 엘리먼트는 수신된 명령어에 따른 연산을 수행하는 장치로서, 예를 들어, 연산 유닛(예컨대, SM; streaming multiprocessor), FPU(floating point unit) 등을 포함할 수 있다. 온-칩 메모리는 주소 공간(address space)을 통해 액세스 가능한 스크래치패드 메모리(scratchpad memory)로서, 예를 들어, SRAM(Static Random Access Memory)을 포함할 수 있다. 뉴럴 네트워크의 추론 태스크는 입력 데이터와 뉴럴 네트워크의 파라미터를 이용하여 뉴럴 네트워크에 따른 연산들을 실행함으로써 입력 데이터의 특성을 분석하는 작업일 수 있으며, 이때 연산들이 수행된 연산 결과가 온-칩 메모리에 저장될 수 있다. 실시예에 따라서는 가속기(140)에 중간 버퍼가 포함될 수도 있다. 중간 버퍼는 연산들의 일부가 수행된 중간 연산 결과를 저장하며, 중간 연산 결과는 중간 버퍼에 일시적으로 저장되었다가 다음 연산을 위해 하나 이상의 프로세싱 엘리먼트들로 전달될 수 있다.
가속기(140)는 하나 이상의 추론 태스크들을 수행하며, 추론 태스크들은 상이한 우선순위를 가질 수 있다. 높은 우선순위의 태스크에 대해서는 빠른 응답이 요구되므로, 가속기(140)에서 낮은 우선순위의 태스크가 실행되고 있다면 실행을 중단하고 높은 우선순위의 태스크를 우선해서 실행할 필요가 있다. 중단된 태스크를 추후 중단된 시점부터 다시 실행시키기 위하여, 중단된 태스크의 컨텍스트 정보가 오프-칩 메모리(120)로 이동될 수 있다. 이처럼, 선점 기반 스케줄링에 따라 가속기(140)에서 실행되는 태스크를 제어함으로써, 시스템 전체적인 스루풋(throughput)을 높게 유지하면서도 높은 우선순위 태스크의 레이턴시 요구사항(latency demands)을 효과적으로 만족시킬 수 있다.
이하, 도면들을 참조하여 상세히 설명한다.
도 2 및 도 3은 일실시예에 따른 선점 요청에 따른 가속기의 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 일실시예에 따른 가속기(210) 및 오프-칩 메모리(220)가 도시된다.
일실시예에서, 가속기(210)는 선점 모듈(211), 프로세싱 엘리먼트(213), 온-칩 메모리(215) 및 중간 버퍼(217)를 포함할 수 있다. 경우에 따라서는 가속기(210) 내에 중간 버퍼(217)가 포함되지 않을 수도 있으나, 본 명세서에서는 설명의 편의를 위해 중간 버퍼(217)가 가속기(210)에 포함된 경우를 기준으로 설명한다.
프로세싱 엘리먼트(213)는 가속기(210)에 할당된 태스크에 따른 하나 이상의 연산들을 수행할 수 있다. 예를 들어, 프로세싱 엘리먼트(213)는 온-칩 메모리(215)에 저장된 입력 데이터와 뉴럴 네트워크의 파라미터에 기초하여 일련의 연산들을 수행하는데, 이때 일련의 연산들 중 일부를 수행한 중간 연산 결과를 중간 버퍼(217)에 저장할 수 있다. 그리고, 프로세싱 엘리먼트(213)는 중간 버퍼(217)에 저장된 중간 연산 결과에 대해 남은 연산을 수행한 결과를 온-칩 메모리(215)에 저장할 수 있다.
선점 모듈(211)은 스케줄러로부터 수신된 선점 요청에 기초하여 가속기(210)에서 실행되는 태스크를 제어할 수 있다. 선점 모듈(211)은 현재 실행 중인 제1 태스크를 중단하고, 제1 태스크의 컨텍스트 정보를 가속기(210)의 외부 메모리에 해당하는 오프-칩 메모리(220)로 이동시킬 수 있다. 이때 이러한 데이터 이동을 위한 메모리 요청(memory request)이 생성될 수 있다. 제1 태스크의 컨텍스트 정보는 프로세싱 엘리먼트(213)에서 수행된 연산 결과, 다시 말해, 온-칩 메모리(215) 및/또는 중간 버퍼(217)에 저장된 데이터 중 프로세싱 엘리먼트(213)에서 연산된 출력 활성화 값(output activation value)을 포함할 수 있다. 다만, 추론 태스크의 경우 가중치는 동일하게 유지되므로 온-칩 메모리(215)나 중간 버퍼(217)에 저장된 가중치가 오프-칩 메모리(220)로 이동되지 않는다. 또한, 추론 태스크의 대상이 되는 입력 데이터도 오프-칩 메모리(220)에 이미 저장된 데이터에 해당하므로, 입력 데이터도 오프-칩 메모리(220)로 이동되지 않는다. 이처럼, 가중치나 입력 데이터를 오프-칩 메모리(220)로 이동시키지 않음으로써, 불필요한 데이터 이동 비용을 최소화시킬 수 있다.
일실시예에서, 선점 모듈(211)은 선점 요청이 수신되면 온-칩 메모리(215)와 중간 버퍼(217)에 저장된 출력 활성화 값을 오프-칩 메모리(220)로 이동시킬 수 있다. 달리 표현하면, 선점 요청이 수신되기 전까지 프로세싱 엘리먼트(213)에서 제1 태스크에 따른 일련의 연산들이 수행되어 온-칩 메모리(215)에 저장된 연산 결과와 일련의 연산들 중 일부가 수행되어 중간 버퍼(217)에 저장된 중간 연산 결과가 오프-칩 메모리(220)로 이동될 수 있다. 이러한 방식은 선점 처리를 위한 제어 로직을 간단하게 구현시킬 수 있다.
다른 일실시예에서, 선점 모듈(211)은 선점 요청이 수신될 때 중간 버퍼(217)에 저장된 중간 연산 결과에 대해 남은 연산이 수행되어 해당 연산 결과가 온-칩 메모리(215)에 저장되면, 온-칩 메모리(215)에 저장된 연산 결과를 오프-칩 메모리(220)로 이동시킬 수 있다. 이러한 방식은 중간 버퍼(217)에서 오프-칩 메모리(220)로의 데이터 경로(data path)가 필요 없으므로 가속기(210)의 데이터 경로를 간단하게 구현시킬 수 있다.
선점 모듈(211)은 선점 요청에 따라 현재 실행 중이던 제1 태스크의 컨텍스트 정보가 오프-칩 메모리(220)로 이동되어 태스크 상태가 변경되면 이를 추론 태스크 컨텍스트 테이블에 기록할 수 있다. 예를 들어, 선점 요청에 의해 실행이 중단된 제1 태스크의 상태는 'Preempted'로 기록되고, 실행이 시작된 제2 태스크의 상태는 'Running'로 기록될 수 있다. 선점 요청에 의해 상태가 변경되지 않은 제3 태스크의 상태는 'Waiting'으로 그대로 유지될 수 있다.
선점 요청에 따른 제2 태스크의 실행이 완료되면, 선점 모듈(211)은 추론 태스크 컨텍스트 테이블을 참조하여 실행이 중단되었던 제1 태스크의 컨텍스트 정보를 오프-칩 메모리(220)에서 온-칩 메모리(215) 및/또는 중간 버퍼(217)로 이동시켜 중단되었던 시점부터 다시 제1 태스크가 실행되도록 할 수 있다.
앞선 설명들은 추론 태스크를 중심으로 설명하였으나 경우에 따라서는 학습을 수행 중이던 가속기(210)에도 상술한 설명들이 적용될 수 있다. 학습의 경우에는 가중치도 변하기 때문에, 선점 요청이 수신되면 프로세싱 엘리먼트(213)에서 수행된 연산 결과뿐만 아니라 가중치(달리 표현하면, 뉴럴 네트워크의 파라미터)도 오프-칩 메모리(220)로 이동될 수 있다. 이러한 방식을 통해, 학습용 가속기(210)에도 높은 스루풋과 각 태스크 레이턴시 요구사항 만족이 기대될 수 있다.
일실시예에 따르면, 가속기(210)의 활용률(utilization)을 높게 유지시키기 위해 선점 요청에 따른 제2 태스크의 시작 시점이 제어될 수 있다. 가속기(210)는 현재 실행 중인 제1 태스크가 완전히 중단되기 전에 제2 태스크의 실행을 시작할 수 있다. 가속기(210)에서 수행되는 연산들이 복수의 스테이지들로 구분되는 경우, 리소스 충돌이 발생하지 않는 범위 내에서 제1 태스크의 실행이 완전히 완료되기 전에 제2 태스크의 실행이 시작될 수 있다. 예를 들어, 가속기(210)에서 수행되는 연산들이 MAC 연산기와 풀링(pooling) 연산기에서 차례로 수행되는 경우, 제1 태스크에 따른 데이터가 MAC 연산기에서 처리된 후 풀링 연산기로 넘어와서 처리되고 있다면 풀링 연산기에서의 처리가 완전히 종료되기 전이라도 제2 태스크의 실행이 시작되어 제2 태스크에 따른 데이터를 MAC 연산기에 피딩(feeding)하여 MAC 연산기에서 처리되게 할 수 있다.
예를 들어, 제2 태스크의 실행 시작 시점은 제1 태스크에서 실행 중인 명령어의 시작 시점과 해당 명령어가 사용할 것으로 예상되는 리소스에 기초하여 결정되거나, 또는 제1 태스크에서 실행 중인 명령어가 사용하는 리소스 사용 정보에 기초하여 결정될 수 있다. 이를 통해, 선점 기반 스케줄링에 의해 가속기(210)의 활용률이 감소되는 것을 효과적으로 억제할 수 있다.
도 3를 참조하면, 일실시예에 따라 가속기의 높은 활용률 유지를 위해 선점 요청에 따른 데이터 이동 중에도 제1 태스크에 따른 연산이 추가적으로 수행되는 과정을 설명하기 위한 예시가 도시된다.
선점 요청에 따라 수행이 중단된 제1 태스크의 컨텍스트 정보를 오프-칩 메모리로 이동시키는 데 일정한 시간이 소요되며, 해당 시간 동안 가속기에서 어떠한 태스크도 실행되지 않는다면 가속기의 활용률에 상당한 영향을 미칠 수 있다. 컨텍스트 정보의 이동 시간 내에 실행될 수 있다면 제1 태스크에서 다음으로 수행되어야 할 대상 명령어를 가속기에서 실행시킴으로써 가속기의 활용률을 높게 유지시킬 수 있다.
일실시예에서, 선점 모듈(310)에 선점 요청이 수신되면 시간 계산기(320)는 제1 태스크의 컨텍스트 정보를 오프-칩 메모리로 이동시키는 데까지 걸리는 이동 시간 Dxfer를 계산할 수 있다. 이동 시간 Dxfer는 (컨텍스트 정보의 크기)/(내부 메모리와 오프-칩 메모리 사이의 대역폭)에 기초하여 결정될 수 있다. 여기서, 내부 메모리는 온-칩 메모리 및/또는 중간 버퍼를 포함할 수 있다. 실시예에 따라서는 내부 메모리와 오프-칩 메모리 사이의 레이턴시가 이동 시간 Dxfer에 추가될 수 있다. 시간 계산기(320)는 이동 시간 Dxfer에 현재 시간 Tcurrent를 더해서 이동 완료 시간 Tcmpl을 결정할 수 있다.
또한, 시간 계산기(320)는 선점 요청에 의해 중단된 제1 태스크에서 다음으로 수행되어야 할 대상 명령어의 예상 실행 시간 Dexpect(inst)을 계산할 수 있다. 예상 실행 시간 Dexpect(inst)는 대상 명령어 및 대상 명령어의 피연산자 크기에 기초하여 결정될 수 있다. 예를 들어, 대상 명령어에 따른 연산 복잡도나 피연산자 데이터 액세스 비용 등이 고려될 수 있다.
선점 모듈(310)은 예상 실행 시간 Dexpect(inst)에 현재 시간 Tcurrent를 더해서 예상 실행 완료 시간 Texpect를 결정하고, 이동 완료 시간 Tcmpl 전에 예상 실행 완료 시간 Texpect이 도래한다면, 달리 표현하면, 컨텍스트 정보를 오프-칩 메모리에 이동시키기 전에 대상 명령어의 실행이 완료될 수 있다면, 컨텍스트 정보를 오프-칩 메모리로 이동시키는 동안 대상 명령어를 실행시키는 것으로 결정할 수 있다. 반대로, 이동 완료 시간 Tcmpl 후에 예상 실행 완료 시간 Texpect이 도래한다면, 달리 표현하면, 컨텍스트 정보를 오프-칩 메모리에 이동시킨 후에 대상 명령어의 실행이 완료될 수 있다면, 선점 모듈(310)은 대상 명령어를 실행시키지 않는 것으로 판단하고, 선점 요청에 따른 제2 태스크의 실행을 결정할 수 있다.
일실시예에서, 제1 태스크에서 다음으로 수행되어야 할 대상 명령어가 후속 명령어를 위한 것일 수 있다. 예를 들어, 제1 태스크의 명령어 큐(330) 내 대상 명령어 Inst1가 후속 연산을 위한 데이터 이동(예컨대, 오프-칩 메모리에서 온-칩 메모리로의 데이터 이동 등)에 관한 것이고, 후속 명령어 Inst2가 이동된 데이터에 대한 연산 수행에 관한 것인 경우, 대상 명령어 Inst1에 따른 데이터 이동만 수행되고 후속 명령어 Inst2에 따른 연산이 수행되지 않는다면, 추후 후속 명령어 Inst2 실행을 위해 대상 명령어 Inst1가 재차 실행되어야 하는 상황이 발생될 수 있다. 다시 말해, 대상 명령어 Inst1는 후속 명령어 Inst2까지 함께 실행되어야 유의미하므로, 후속 명령어 Inst2의 예상 실행 시간까지 함께 고려되어야 한다. 이를테면, 대상 명령어 Inst1의 예상 실행 시간 Dexpect(Inst1), 후속 명령어의 예상 실행 시간 Dexpect(Inst2), 현재 시간 Tcurrent에 기초하여 결정된 예상 실행 완료 시간 Texpect이 이동 완료 시간 Tcmpl과 비교될 수 있다. 만약 후속 명령어 Inst2도 그 다음 명령어 Inst3가 수행되어야 유의미한 경우라면, 그 다음 명령어의 예상 실행 시간 Dexpect(Inst3)도 마찬가지로 고려될 수 있다.
또한, 만약 대상 명령어가 연산 결과가 원본 저장 공간(original storage space)에 저장되는 인-플레이스 연산에 해당하고, 컨텍스트 정보가 오프-칩 메모리로 이동되는 동안 대상 명령어를 실행시키는 것으로 결정된 경우라면, 컨텍스트 정보의 이동으로 인-플레이스 연산의 피연산자가 저장된 오프-칩 메모리의 주소에 인-플레이스 연산의 결과가 저장될 수 있다. 달리 표현하면, 추가적으로 실행되는 명령어에 의한 연산 결과가 이미 오프-칩 메모리로 전송된 일부 데이터와 주소가 동일하다면, 해당 일부 데이터를 덮어쓰도록 해당 연산 결과가 동일한 주소에 저장될 수 있다. 예를 들어, 인-플레이 연산은 뉴럴 네트워크에 포함된 활성화 레이어(activation layer), 풀링 레이어(pooling layer) 등에 대응할 수 있다. 이를 통해, 가속기의 활용률을 높이면서도 오프-칩 메모리의 공간을 효과적으로 절약할 수 있다.
도 4는 일실시예에 따른 선점 기반 스케줄링을 설명하기 위한 도면이다.
도 4를 참조하면, 일실시예에 따른 선점 기반 스케줄링에 의해 제1 태스크 I1, 제2 태스크 I2, 제3 태스크 I3이 실행되는 예시가 도시된다. 뉴럴 네트워크에 따른 연산과 메모리 액세스 동작과 이를 실행하는 가속기 아키텍처는 고정적이고 예측 가능하며, 이러한 특성을 통해 각 추론 태스크의 작업 사이즈(예컨대, network-wide DNN execution time)를 예측하는 모델이 획득될 수 있다. 이러한 예측 모델이 앞서 설명한 선점 기반 스케줄링에 활용될 수 있다.
도 4의 예시에서, 제1 태스크 I1는 낮은 우선순위, 긴 실행 시간을 갖는 반면, 제2 태스크 I2는 낮은 우선순위, 짧은 실행 시간을 가질 수 있다. 따라서, 먼저 요청된 제1 태스크 I1가 실행되는 도중 제2 태스크 I2가 요청될 경우, 동일 레벨의 우선순위를 갖더라도 상당히 짧은 실행 시간을 갖는 제2 태스크 I2가 우선적으로 처리되게 선점 기반 스케줄링이 적용될 수 있다. 제2 태스크 I2가 빠르게 처리되면, 다시 제1 태스크 I1가 중단된 시점부터 다시 실행될 수 있다. 그리고, 높은 우선순위의 제3 태스크 I3가 요청되면, 다시 제1 태스크 I1가 중단되고 제3 태스크 I3가 우선적으로 처리되도록 선점 기반 스케줄링이 적용될 수 있다. 이후 다시 제1 태스크 I1가 중단된 시점부터 다시 실행될 수 있다. 이러한 선점 기반 스케줄링을 통해, 스루풋을 희생시키지 않으면서도 시스템 전반적인 레이턴시를 효과적으로 감소시킬 수 있다.
도 5은 일실시예에 따른 가속기의 동작 방법을 나타낸 도면이다.
도 5를 참조하면, 일실시예에 따른 가속기의 동작 방법이 도시된다.
단계(510)에서, 가속기는 가속기에 포함된 하나 이상의 프로세싱 엘리먼트들을 이용하여 제1 태스크를 실행하는 중 선점 요청을 수신한다.
단계(520)에서, 가속기는 선점 요청에 응답하여 상기 가속기의 내부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 상기 가속기의 외부 메모리로 이동시킨다. 제1 태스크의 컨텍스트 정보는 상기 제1 태스크에 따라 상기 하나 이상의 프로세싱 엘리먼트들에서 수행된 연산 결과를 포함할 수 있다.
일실시예에서, 가속기는 선점 요청이 수신되기 전까지 상기 하나 이상의 프로세싱 엘리먼트들에서 상기 제1 태스크에 따른 일련의 연산들이 수행되어 상기 가속기의 온-칩 메모리에 저장된 연산 결과와 상기 일련의 연산들 중 일부가 수행되어 상기 가속기의 중간 버퍼에 저장된 중간 연산 결과를 상기 외부 메모리로 이동시킬 수 있다. 또한, 가속기는 선점 요청이 수신될 때 상기 가속기의 중간 버퍼에 저장된 중간 연산 결과에 대해 남은 연산이 수행된 후 상기 가속기의 온-칩 메모리에 저장된 연산 결과를 상기 외부 메모리로 이동시킬 수 있다.
일실시예에서, 가속기는 제1 태스크의 컨텍스트 정보에 대한 이동 시간 및 상기 선점 요청에 의해 중단된 상기 제1 태스크의 대상 명령어에 대한 예상 실행 시간에 기초하여, 상기 컨텍스트 정보를 상기 외부 메모리로 이동시키는 동안 상기 대상 명령어를 실행할지 여부를 결정할 수 있다.
단계(530)에서, 가속기는 하나 이상의 프로세싱 엘리먼트들을 이용하여 상기 선점 요청에 따른 제2 태스크를 실행한다. 예를 들어, 가속기는 선점 요청에 따라 상기 제1 태스크의 실행이 완전히 종료되기 전에 리소스 충돌이 발생하지 않는 범위 내에서 상기 제2 태스크의 실행을 시작할 수 있다.
제2 태스크의 실행이 완료되면, 가속기는 상기 외부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 상기 내부 메모리로 이동시켜 상기 제1 태스크를 다시 실행할 수 있다.
일실시예에 따른 가속기는 가속기 내부에 선점 모듈이 추가되어 실행 중인 태스크에 대한 컨텍스트 정보를 오프-칩 메모리에 저장되게 함으로써 다른 태스크를 우선적으로 실행할 수 있다. 이러한 방식의 가속기는 유동적인 스케줄링을 가능하게 함으로써, 사용자에게 빠른 응답을 제공할 수 있다. 가속기는 클라우드 서버 시스템에 장착되어 활용되거나, 또는 임베디드 시스템, 모바일 하드웨어에 장착되어서도 활용될 수 있다. 선점 모듈은 별도의 하드웨어 모듈로 구현되거나, 또는 가속기에 기 포함된 일부 하드웨어(예컨대, 컨트롤러 등)를 통해 그 역할이 수행될 수 있다.
도 5에 도시된 각 단계들에는 도 1 내지 도 4를 통하여 전술한 사항들이 그대로 적용되므로, 보다 상세한 설명은 생략한다.
도 6 및 도 7은 일실시예에 따른 전자 장치의 예시들을 설명하기 위한 도면이다.
도 6을 참조하면, 일실시예에 따른 전자 장치는 서버(600)로 구현될 수 있다. 서버(600)는 사용자에 의해 제어되는 사용자 단말과 구분되는 별도의 장치로서, 유선 및/또는 무선 네트워크를 통해 하나 이상의 사용자 단말과 통신을 수행할 수 있다. 서버(600)는 다수의 사용자들이 각자 자신의 단말을 통해 동시다발적으로 전송하는 추론 요청들을 수신할 수 있다. 가속기(610)는 앞서 설명한 선점 기반 스케줄링에 기반하여 하나 이상의 태스크들을 실행할 수 있다. 가속기(610)는 제1 태스크 실행 중에 우선순위가 더 높거나 및/또는 실행시간이 상당이 짧은 제2 태스크에 대한 선점 요청이 수신되면, 제1 태스크의 컨텍스트 정보를 외부 메모리(620)로 이동시킨 후 제2 태스크를 우선적으로 실행할 수 있다. 가속기(610)는 제2 태스크의 실행이 완료되면 외부 메모리(620)에 저장된 컨텍스트 정보를 이용하여 제1 태스크를 중단된 시점부터 다시 실행할 수 있다. 서버(600)는 추론 결과들을 각각 대응하는 사용자 단말로 리턴할 수 있다. 예를 들어, 사용자 단말은 스마트폰, 태블릿, 랩탑, 퍼스널 컴퓨터 등 다양한 컴퓨팅 장치, 스마트 시계, 스마트 안경 등 다양한 웨어러블 기기, 스마트 스피커, 스마트 TV, 스마트 냉장고 등 다양한 가전장치, 스마트 자동차, 스마트 키오스크, IoT(Internet of Things) 기기 등을 포함할 수 있다.
도 7를 참조하면, 일실시예에 따른 전자 장치는 사용자 단말(700)로 구현될 수 있다. 도 7에서는 설명의 편의를 위해 사용자 단말(700)이 스마트 폰으로 도시되었지만, 이외에도 사용자에 의해 제어되는 기기라면 제한 없이 적용될 수 있다. 사용자 단말(700)은 직접 사용자로부터 추론 요청들을 획득하고, 앞서 설명한 선점 기반 스케줄링을 통해 결정된 태스크를 가속기(610)에서 실행할 수 있다. 선점 요청이 수신되면 실행 중인 태스크의 컨텍스트 정보가 외부 메모리(720)에 저장될 수 있다. 선점 기반 스케줄링을 통해 실행된 태스크의 추론 결과들은 사용자로 제공되거나, 또는 그에 기반한 사용자 단말(700)의 후속 동작이 이어서 수행될 수 있다.
이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

Claims (19)

  1. 가속기의 동작 방법에 있어서,
    상기 가속기에 포함된 하나 이상의 프로세싱 엘리먼트들을 이용하여 제1 태스크를 실행하는 중 선점 요청을 수신하는 단계;
    상기 선점 요청에 응답하여 상기 가속기의 내부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 상기 가속기의 외부 메모리로 이동시키는 단계; 및
    상기 하나 이상의 프로세싱 엘리먼트들을 이용하여 상기 선점 요청에 따른 제2 태스크를 실행하는 단계
    를 포함하는
    가속기의 동작 방법.
  2. 제1항에 있어서,
    상기 제1 태스크의 컨텍스트 정보는
    상기 제1 태스크에 따라 상기 하나 이상의 프로세싱 엘리먼트들에서 수행된 연산 결과를 포함하는,
    가속기의 동작 방법.
  3. 제1항에 있어서,
    상기 제1 태스크의 컨텍스트 정보를 이동시키는 단계는
    상기 선점 요청이 수신되기 전까지 상기 하나 이상의 프로세싱 엘리먼트들에서 상기 제1 태스크에 따른 일련의 연산들이 수행되어 상기 가속기의 온-칩 메모리에 저장된 연산 결과와 상기 일련의 연산들 중 일부가 수행되어 상기 가속기의 중간 버퍼에 저장된 중간 연산 결과를 상기 외부 메모리로 이동시키는,
    가속기의 동작 방법.
  4. 제1항에 있어서,
    상기 제1 태스크의 컨텍스트 정보를 이동시키는 단계는
    상기 선점 요청이 수신될 때 상기 가속기의 중간 버퍼에 저장된 중간 연산 결과에 대해 남은 연산이 수행된 후 상기 가속기의 온-칩 메모리에 저장된 연산 결과를 상기 외부 메모리로 이동시키는,
    가속기의 동작 방법.
  5. 제1항에 있어서,
    상기 제1 태스크의 컨텍스트 정보에 대한 이동 시간 및 상기 선점 요청에 의해 중단된 상기 제1 태스크의 대상 명령어에 대한 예상 실행 시간에 기초하여, 상기 컨텍스트 정보를 상기 외부 메모리로 이동시키는 동안 상기 대상 명령어를 실행할지 여부를 결정하는 단계
    를 더 포함하는
    가속기의 동작 방법.
  6. 제5항에 있어서,
    상기 이동 시간은
    상기 컨텍스트 정보의 크기 및 상기 내부 메모리와 상기 외부 메모리 사이의 대역폭에 기초하여 결정되는,
    가속기의 동작 방법.
  7. 제5항에 있어서,
    상기 예상 실행 시간은
    상기 제1 태스크의 대상 명령어 및 상기 대상 명령어의 피연산자 크기에 기초하여 결정되는,
    가속기의 동작 방법.
  8. 제5항에 있어서,
    상기 결정하는 단계는
    상기 제1 태스크에서 상기 대상 명령어가 후속 명령어를 위한 것이라면, 상기 후속 명령어의 예상 실행 시간을 더 고려하여, 상기 대상 명령어 및 상기 후속 명령어를 실행할지 여부를 결정하는,
    가속기의 동작 방법.
  9. 제5항에 있어서,
    인-플레이스 연산에 해당하는 상기 대상 명령어의 실행이 결정된 경우, 상기 인-플레이스 연산의 피연산자가 저장된 상기 외부 메모리의 주소에 상기 인-플레이스 연산의 결과를 저장하는 단계
    를 더 포함하는,
    가속기의 동작 방법.
  10. 제1항에 있어서,
    상기 제2 태스크를 실행하는 단계는
    상기 선점 요청에 따라 상기 제1 태스크의 실행이 완전히 종료되기 전에 리소스 충돌이 발생하지 않는 범위 내에서 상기 제2 태스크의 실행을 시작하는,
    가속기의 동작 방법.
  11. 제10항에 있어서,
    상기 제2 태스크의 실행 시작 시점은
    상기 제1 태스크에서 실행 중인 명령어의 시작 시점과 상기 명령어가 사용할 것으로 예상되는 리소스에 기초하여 결정되거나, 또는
    상기 제1 태스크에서 실행 중인 명령어가 사용하는 리소스 사용 정보에 기초하여 결정되는,
    가속기의 동작 방법.
  12. 제1항에 있어서,
    상기 선점 요청은 실행이 요구되는 복수의 태스크들의 우선순위 및/또는 실행시간에 기초하여 결정되는,
    가속기의 동작 방법.
  13. 제1항에 있어서,
    상기 제2 태스크의 실행이 완료되면, 상기 외부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 상기 내부 메모리로 이동시켜 상기 제1 태스크를 다시 실행하는 단계
    를 더 포함하는,
    가속기의 동작 방법.
  14. 제1항에 있어서,
    상기 제1 태스크는 딥 뉴럴 네트워크의 추론 및/또는 학습을 포함하는,
    가속기의 동작 방법.
  15. 제1항에 있어서,
    상기 제1 태스크가 딥 뉴럴 네트워크의 학습인 경우, 상기 이동시키는 단계는
    상기 제1 태스크에 따라 상기 하나 이상의 프로세싱 엘리먼트들에서 수행된 연산 결과 및 상기 딥 뉴럴 네트워크의 파라미터를 상기 외부 메모리로 이동시키는,
    가속기의 동작 방법.
  16. 제1항에 있어서,
    상기 선점 요청에 따라 선점된 상기 제1 태스크의 상태 정보를 기록하는 단계
    를 더 포함하는,
    가속기의 동작 방법.
  17. 제1항 내지 제16항 중에서 어느 하나의 항의 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터 판독 가능한 저장 매체.
  18. 가속기에 있어서,
    할당된 태스크를 실행하는 하나 이상의 프로세싱 엘리먼트들;
    상기 할당된 태스크의 컨텍스트 정보를 저장하는 내부 메모리; 및
    상기 하나 이상의 프로세싱 엘리먼트들에서 제1 태스크가 수행되는 중 수신된 선점 요청에 응답하여, 상기 내부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 상기 가속기의 외부 메모리로 이동시키고, 상기 하나 이상의 프로세싱 엘리먼트들에서 상기 선점 요청에 따른 제2 태스크를 실행시키는 선점 모듈
    을 포함하는
    가속기.
  19. 하나 이상의 프로세싱 엘리먼트들을 이용하여 제1 태스크를 실행하는 중 수신된 선점 요청에 응답하여 내부 메모리에 저장된 상기 제1 태스크의 컨텍스트 정보를 외부 메모리로 이동시키고, 상기 하나 이상의 프로세싱 엘리먼트들을 이용하여 상기 선점 요청에 따른 제2 태스크를 실행하는 가속기; 및
    상기 가속기로부터 전송된 상기 제1 태스크의 컨텍스트 정보를 저장하는 외부 메모리
    를 포함하는
    전자 장치.
KR1020200080372A 2020-02-13 2020-06-30 가속기, 가속기의 동작 방법 및 이를 포함한 전자 장치 KR20210103367A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/119,197 US12014202B2 (en) 2020-02-13 2020-12-11 Method and apparatus with accelerator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062975944P 2020-02-13 2020-02-13
US62/975,944 2020-02-13

Publications (1)

Publication Number Publication Date
KR20210103367A true KR20210103367A (ko) 2021-08-23

Family

ID=77499460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200080372A KR20210103367A (ko) 2020-02-13 2020-06-30 가속기, 가속기의 동작 방법 및 이를 포함한 전자 장치

Country Status (1)

Country Link
KR (1) KR20210103367A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023062443A1 (en) * 2021-10-14 2023-04-20 University Of Moratuwa A system and method for evaluating convolutional neural networks
WO2024122962A1 (ko) * 2022-12-08 2024-06-13 재단법인대구경북과학기술원 Ssd 오프로딩을 이용한 인공지능 추론 및 학습 시스템 및 방법
WO2024128388A1 (ko) * 2022-12-12 2024-06-20 주식회사 모빌린트 리오더버퍼와 인터리빙을 이용한 dma와 dram 간 접속 장치 및 이를 이용한 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023062443A1 (en) * 2021-10-14 2023-04-20 University Of Moratuwa A system and method for evaluating convolutional neural networks
WO2024122962A1 (ko) * 2022-12-08 2024-06-13 재단법인대구경북과학기술원 Ssd 오프로딩을 이용한 인공지능 추론 및 학습 시스템 및 방법
WO2024128388A1 (ko) * 2022-12-12 2024-06-20 주식회사 모빌린트 리오더버퍼와 인터리빙을 이용한 dma와 dram 간 접속 장치 및 이를 이용한 방법

Similar Documents

Publication Publication Date Title
JP7430744B2 (ja) 機械学習モデルを改良して局所性を改善させること
KR102699040B1 (ko) 뉴럴 네트워크 모델들의 공용 연산 그룹을 단일 처리하는 뉴럴 네트워크 시스템, 이를 포함하는 애플리케이션 프로세서 및 뉴럴 네트워크 시스템의 동작방법
CN108885571B (zh) 分批处理机器学习模型的输入
KR20210103367A (ko) 가속기, 가속기의 동작 방법 및 이를 포함한 전자 장치
KR20200050409A (ko) 저장 매체 액세스의 인공 지능 가능 관리
KR20210148586A (ko) 스케줄러, 스케줄러의 동작 방법 및 이를 포함한 가속기 시스템
KR20190136431A (ko) 뉴럴 네트워크 시스템, 이를 포함하는 어플리케이션 프로세서 및 뉴럴 네트워크 시스템의 동작방법
US10037225B2 (en) Method and system for scheduling computing
KR20210108749A (ko) 가속기, 가속기의 동작 방법 및 이를 포함한 가속기 시스템
KR20220056621A (ko) 매니코어 시스템을 위한 뉴럴 네트워크 모델 처리의 병렬화 방법 및 장치
KR20220052546A (ko) 데이터 처리 방법 및 장치 및 이를 포함한 전자 장치 및 가속기 시스템
US20210097396A1 (en) Neural network training in a distributed system
US12014202B2 (en) Method and apparatus with accelerator
KR20220030106A (ko) 저장 장치, 저장 장치의 동작 방법 및 이를 포함한 전자 장치
KR20210080009A (ko) 가속기, 가속기의 동작 방법 및 가속기를 포함한 디바이스
WO2020263418A1 (en) Managing workloads of a deep neural network processor
KR20210127538A (ko) 딥러닝 작업을 이기종 가속기에서 처리하는 방법 및 이러한 방법을 수행하는 클러스터 시스템
KR20240007354A (ko) 가속기를 분할하는 전자 장치, 배치를 할당하는 전자 장치 및 그 동작 방법
KR20220033314A (ko) 호스트 프로세서 및 가속기의 동작 방법 및 이들을 포함한 전자 장치
CN116204324A (zh) 一种任务执行的方法、装置、存储介质及电子设备
KR20220049294A (ko) 스케줄러, 스케줄러의 동작 방법 및 이를 포함한 전자 장치
KR20230068709A (ko) 스케줄러, 스케줄러의 동작 방법 및 이를 포함한 전자 장치
CN115456190A (zh) 多核机器学习处理器的编制
KR20210157636A (ko) 가속기, 가속기의 동작 방법 및 이를 포함한 가속기 시스템
US9632834B2 (en) Assigning priorities to computational work streams by mapping desired execution priorities to device priorities

Legal Events

Date Code Title Description
A201 Request for examination