KR20210099994A - 라우팅 와이어를 포함하는 적층 집적 회로 장치 - Google Patents

라우팅 와이어를 포함하는 적층 집적 회로 장치 Download PDF

Info

Publication number
KR20210099994A
KR20210099994A KR1020200126521A KR20200126521A KR20210099994A KR 20210099994 A KR20210099994 A KR 20210099994A KR 1020200126521 A KR1020200126521 A KR 1020200126521A KR 20200126521 A KR20200126521 A KR 20200126521A KR 20210099994 A KR20210099994 A KR 20210099994A
Authority
KR
South Korea
Prior art keywords
source
region
wire
drain
drain regions
Prior art date
Application number
KR1020200126521A
Other languages
English (en)
Inventor
도정호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20210099994A publication Critical patent/KR20210099994A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

표준 셀을 포함하는 집적 회로 장치가 제공된다. 집적 회로 장치는 하부 트랜지스터 영역 및 상부 트랜지스터 영역을 포함한다. 하부 트랜지스터 영역은 하부 활성 영역, 하부 소오스/드레인 영역 및 하부 소오스/드레인 영역과 교대로 배치되는 하부 게이트 구조체를 포함할 수 있다. 상부 트랜지스터 영역은 상부 활성 영역, 상부 소오스/드레인 영역 및 상부 소오스/드레인 영역과 교대로 배치되는 상부 게이트 구조체를 포함할 수 있다. 상부 게이트 구조체는 제1 상부 게이트 구조체를 포함할 수 있다. 집적 회로 장치는 또한, 입력 와이어, 입력 와이어와 제1 상부 게이트 구조체를 전기적으로 연결하는 입력 비아 및 하부 소오스/드레인 영역의 쌍 또는 상부 소오스/드레인 영역의 쌍을 전기적으로 연결하는 라우팅 와이어를 포함할 수 있다. 라우팅 와이어의 상면은 입력 와이어의 상면보다 기판과 더 가까울 수 있다.

Description

라우팅 와이어를 포함하는 적층 집적 회로 장치{STACKED INTERGRATED CIRCUIT DEVICES INCLUDING A ROUTING WIRE}
본 발명은 일반적으로 전자 분야에 관한 것으로, 특히 적층 집적 회로 장치에 관한 것이다.
고집적 밀도 때문에 적층 집적 회로 장치에 대한 연구가 진행되고 있다. 그러나, 적층 집적 회로 장치는 비적층 집적 회로 장치보다 와이어 면적이 더 작을 수 있으며, 이로 인해 와이어 간 간섭 또는 전기적 쇼트(short)가 발생할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 제품 신뢰성이 향상된 집적 회로 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 집적 장치는 기판 상의 하부 트랜지스터 영역, 하부 트랜지스터 영역 상의 상부 트랜지스터 영역, 입력 와이어, 입력 비아 및 라우팅(routing) 와이어를 포함하되, 하부 트랜지스터 영역은 제1 수평 방향으로 연장되는 하부 활성 영역, 하부 활성 영역과 접촉하는 복수의 하부 소오스/드레인 영역, 및 하부 활성 영역과 접촉하고, 제1 수평 방향을 따라 복수의 하부 소오스/드레인과 교대로 배치되는 복수의 하부 게이트 구조체를 포함하고, 상부 트랜지스터 영역은 제1 수평 방향으로 연장되는 상부 활성 영역, 상부 활성 영역과 접촉하는 복수의 상부 소오스/드레인 영역, 및 상부 활성 영역과 접촉하고, 제1 수평 방향을 따라 복수의 상부 소오스/드레인 영역과 교대로 배치되는 복수의 상부 게이트 구조체를 포함하고, 복수의 상부 게이트 구조체는 제1 상부 게이트 구조체를 포함하고, 입력 와이어는 제1 상부 게이트 구조체 상에 배치되고, 입력 비아는 입력 와이어와 제1 상부 게이트 구조체 사이에 배치되고, 입력 와이어와 제1 상부 게이트 구조체를 전기적으로 연결하고, 라우팅 와이어는 제1 수평 방향으로 연장되고, 복수의 하부 소오스/드레인 영역 쌍 또는 복수의 상부 소오스/드레인 영역 쌍을 전기적으로 연결하고, 기판과 마주보는 하면과, 하면과 반대되는 상면을 포함하고, 라우팅 와이어의 상면은 입력 와이어의 상면보다 기판과 더 가까운 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 집적 회로 장치는 기판 상의 하부 트랜지스터 영역, 하부 트랜지스터 영역 상의 상부 트랜지스터 영역 및 라우팅 와이어를 포함하되, 하부 트랜지스터 영역은 제1 수평 방향으로 연장되는 하부 활성 영역, 및 하부 활성 영역과 접촉하고, 제1 수평 방향으로 서로 이격되는 복수의 하부 소오스/드레인 영역을 포함하고, 복수의 하부 소오스/드레인 영역은 제1 하부 소오스/드레인 영역과 제2 하부 소오스/드레인 영역을 포함하고, 제1 하부 소오스/드레인 영역은 기판과 마주보고, 기판으로부터 제1 레벨에 있는 하면 및 제1 하부 소오스/드레인 영역의 하면과 반대되고, 기판으로부터 제2 레벨에 있는 상면을 포함하고, 상부 트랜지스터 영역은 제1 수평 방향으로 연장되는 상부 활성 영역, 및 상부 활성 영역과 접촉하고, 제1 수평 방향으로 서로 이격되는 복수의 상부 소오스/드레인 영역을 포함하고, 복수의 상부 소오스/드레인 영역은 제1 상부 소오스/드레인 영역 및 제2 상부 소오스/드레인 영역을 포함하고, 제1 상부 소오스/드레인 영역은 기판과 마주보고, 기판으로부터 제3 레벨에 있는 하면 및 제1 상부 소오스/드레인 영역의 하면과 반대되고 기판으로부터 제4 레벨에 있는 상면을 포함하고, 라우팅 와이어는, 제1 수평 방향으로 연장되고, 제1 및 제2 하부 소오스/드레인 영역 또는 제1 및 제2 상부 소오스/드레인 영역과 전기적으로 연결되고, 기판의 상면과 제1 레벨 사이, 제1 레벨과 제2 레벨 사이, 제2 레벨과 제3 레벨 사이 또는 제3 레벨과 제4 레벨 사이에 배치되는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 집적 회로 장치는, 기판 상의 하부 트랜지스터 영역, 하부 트랜지스터 영역 상의 상부 트랜지스터 영역 및 라우팅 와이어를 포함하되, 하부 트랜지스터 영역은 제1 수평 방향으로 연장되는 하부 활성 영역 및 제1 내지 제3 하부 소오스/드레인 영역을 포함하고, 제1 내지 제3 하부 소오스/드레인 영역은 하부 활성 영역과 접촉하고, 제1 수평 방향으로 서로 이격되고, 상부 트랜지스터 영역은 제1 수평 방향으로 연장되는 상부 활성 영역 및 제1 내지 제3 상부 소오스/드레인 영역을 포함하고, 제1 내지 제3 상부 소오스/드레인 영역은 상부 활성 영역과 접촉하고, 제1 방향으로 서로 이격되고, 라우팅 와이어는 제1 수평 방향으로 연장되고, 제1 하부 소오스/드레인 영역과 제3 하부 소오스/드레인 영역을 전기적으로 연결하고, 또는 라우팅 와이어는 제1 상부 소오스/드레인 영역과 제3 하부 소오스/드레인 영역을 전기적으로 연결하고, 라우팅 와이어는 기판과 마주보는 하면과, 하면과 반대되는 상면을 포함하고, 라우팅 와이어의 상면은 제1 상부 소오스/드레인 영역의 상면보다 기판으로부터 더 가까운 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 And-Or 인터버(AOI)의 회로도이다.
도 2는 본 발명의 몇몇 실시예에 따른 도 1의 AOI의 예시적인 사시도이다.
도 3a 및 도 3b는 도 2의 요소의 그룹을 보여주는 도 2의 사시도들이다. 도 2는 도면들을 단순화하기 위해 도 3a 및 도 3b로 분할된다.
도 4는 본 발명의 몇몇 실시예에 따른 도 2의 AOI의 레이아웃도이다.
도 5a 내지 도 5c는 본 발명의 몇몇 실시예에 따른 도 4의 A-A′, B-B′ 및 C-C′를 따라 절단한 단면도들이다.
도 6 및 도 7은 본 발명의 몇몇 실시예에 따른 도 1의 AOI의 레이아웃도들이다.
도 8은 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI의 사시도이다.
도 9a 내지 도 9c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 D-D′, E-E′ 및 F-F′를 따라 절단한 단면도들이다.
도 10은 본 발명의 몇몇 실시예에 따른 도 6및 도 7의 AOI의 사시도이다.
도 11a 및 도 11c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 D-D′, E-E′ 및 F-F′를 따라 절단한 단면도들이다.
도 12는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI의 사시도이다.
도 13a 내지 도 13c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 D-D′, E-E′ 및 F-F′를 따라 절단한 단면도들이다.
도 14는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI의 사시도이다.
도 15a 내지 도 15c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 D-D′, E-E′ 및 F-F′를 따라 절단한 단면도들이다.
도 16은 본 발명의 몇몇 실시예에 따른 도 1의 AOI의 레이아웃도이다.
도 17은 본 발명의 몇몇 실시예에 따른 도 16의 G-G′를 따라 절단한 단면도이다.
도 18 및 도 19는 본 발명의 몇몇 실시예에 따른 도 1의 AOI의 사시도이다.
도 20은 인버터의 회로도이다.
도 21은 본 발명의 몇몇 실시예에 따른 도 20의 인버터의 사시도이다.
도 22a 및 도 22b는 도 21의 요소 그룹을 도시하는 도 21의 인버터의 사시도이다. 도 21은 도면을 단순화하기 위해 도 22a 및 도 22b로 분할된다.
도 23 및 도 24는 본 발명의 몇몇 실시예에 따른 도 21의 인버터의 레이아웃도들이다.
도 25a 및 도 25b는 본 발명의 몇몇 실시예에 따른 도 23 및 도 24의 H-H′를 따라 절단한 단면도들이다.
도 26은 본 발명의 몇몇 실시예에 따른 도 21의 인버터의 상부 트랜지스터 영역의 레이아웃도이다.
도 27a 및 도 27b는 본 발명의 몇몇 실시예에 따른 도 26의 H-H′를 따라 절단한 단면도들이다.
도 28은 본 발명의 몇몇 실시예에 따른 도 21의 인버터의 상부 트랜지스터 영역의 레이아웃도이다.
도 29a 및 도 29b는 본 발명의 몇몇 실시예에 따른 도 28의 H-H′ 및 I-I′를 따라 절단한 단면도들이다.
도 30은 본 발명의 몇몇 실시예에 따른 도 21의 인버터의 상부 트랜지스터 영역의 레이아웃도이다.
도 31은 본 발명의 몇몇 실시예에 따른 도 30의 I-I′를 따라 절단한 단면도이다.
도 32a 및 도 32b는 본 발명의 몇몇 실시예에 따른 도 26의 H-H′ 및 I-I′를 따라 절단한 단면도들이다.
집적 회로 장치의 표준 셀은 다중 와이어를 포함할 수 있다. 예를 들어, 다중 와이어는 입력 노드에 전기적으로 연결되는 입력 와이어, 출력 노드에 전기적으로 연결되는 출력 와이어, 및 입력 와이어와 출력 와이어가 형성되기 전에 형성되는 요소를 전기적으로 연결하는 라우팅 와이어를 포함할 수 있다.
입력 와이어 및 출력 와이어는 표준 셀의 게이트 구조체가 형성된 후 형성될 수 있으며, 금속으로 형성될 수 있다. 라우팅 와이어는 입력 와이어 및 출력 와이어와 동시에 형성될 수 있으며, 입력 와이어 및 출력 와이어의 레벨과 동일한 레벨로 제공될 수 있다. 표준 셀의 라우팅 와이어는 인접한 표준 셀의 요소를 전기적으로 연결할 수 있다.
몇몇 실시예에서, 라우팅 와이어는 입력 와이어 및 출력 와이어가 형성되기 전에 형성될 수 있고, 및/또는 입력 와이어 및 출력 와이어보다 기판에 더 가깝게 제공될 수 있다. 라우팅 와이어는 입력 와이어 및 출력 와이어의 레벨과 다른 레벨로 제공됨에 따라, 입력 와이어 및 출력 와이어의 폭 및/또는 입력 와이어 및 출력 와이어 사이의 간격이 증가할 수 있다.
몇몇 실시예에서, 표준 셀은 기판 상에 적층된 하부 트랜지스터 영역 및 상부 트랜지스터 영역을 포함하는 적층 장치일 수 있다. 적층 장치의 입력 와이어 및 출력 와이어는 상부 트랜지스터 영역 상에 형성될 수 있다. 라우팅 와이어는 하부 트랜지스터 영역 및/또는 상부 트랜지스터 영역 내에 형성될 수 있다. 따라서, 라우팅 와이어는 입력 와이어와 출력 와이어의 레벨과 다른 레벨에서 제공될 수 있다. 이에 따라, 입력 와이어 및 출력 와이어의 폭 및/또는 입력 와이어와 출력 와이어 사이의 간격이 증가될 수 있다.
단일 집적 회로 장치는 다중 표준 셀을 포함할 수 있다. 본 발명의 몇몇 실시예에 따르면, 표준 셀은 예를 들어 인버터, 2-입력 NAND 게이트, 3-입력 NAND 게이트, 2-입력 NOR 게이트, 3-입력 NOR 게이트, And-Or 인버터(AOI), Or-And 인버터(OAI), XNOR 게이트, XOR 게이트, 멀티플렉서(MUX), 래치(latch) 또는 D-플립-플롭일 수 있다. 본 명세서에서는 AOI 및 인버터를 예시적인 실시예로 설명하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 본 발명은 라우팅 와이어를 포함하는 모든 표준 셀에 적용될 수 있다.
도 1은 본 발명의 몇몇 실시예에 따른 And-Or 인터버(AOI)의 회로도이다. 도 2는 본 발명의 몇몇 실시예에 따른 도 1의 AOI의 예시적인 사시도이다. 도 3a 및 도 3b는 도 2의 AOI의 사시도들이다. 도 2는 도면들을 단순화하기 위해 도 3a 및 도 3b로 분할된다. 도 3a 및 도 3b는 도 2의 몇몇 요소들을 도시한다.
도 1 내지 도 3b를 참조하면, AOI는 하부 트랜지스터 영역(100_1) 및 상부 트랜지스터 영역(100_2)를 포함하는 집적 회로 장치일 수 있다. 하부 트랜지스터 영역(100_1)은 제1 방향(X)을 따라 배치되고, 4개의 입력(예를 들어, 도 1의 B2, B1, A1 및 A2)을 수신하도록 구성되는 4개의 N형 트랜지스터를 포함할 수 있다. 상부 트랜지스터 영역(100_2)은 제1 방향(X)을 따라 배치되고, 4개의 입력(예를 들어, 도 1의 B2, B1, A1 및 A2)을 수신하도록 구성되는 4개의 P형 트랜지스터를 포함할 수 있다. AOI는 제1 전력(P1)과 제2 전력(P2)를 연결할 수 있고, 단일 출력(Output)을 출력할 수 있다. 도시되지는 않았지만, 도 2 내지 도 3b에 도시된 요소들 사이에 다양한 절연막이 제공될 수 있다.
AOI는 제1 방향(X)을 따라 배치되는 제1 트랜지스터 영역(TR_B2), 제2 트랜지스터 영역(TR_B1), 제3 트랜지스터 영역(TR_A1) 및 제4 트랜지스터 영역(TR_A2)을 포함할 수 있다. 제1 트랜지스터 영역(TR_B2)은 제3 방향(Z)으로 적층되고, 제1 입력(B2)를 받도록 구성되는 N형 트랜지스터 및 P형 트랜지스터를 포함할 수 있다. 제2 트랜지스터 영역(TR_B1)은 제3 방향(Z)으로 적층되고, 제2 입력(B1)를 받도록 구성되는 N형 트랜지스터 및 P형 트랜지스터를 포함할 수 있다. 제3 트랜지스터 영역(TR_A1)은 제3 방향(Z)으로 적층되고, 제3 입력(A1)를 받도록 구성되는 N형 트랜지스터 및 P형 트랜지스터를 포함할 수 있다. 제4 트랜지스터 영역(TR_A2)은 제3 방향(Z)으로 적층되고, 제4 입력(A2)를 받도록 구성되는 N형 트랜지스터 및 P형 트랜지스터를 포함할 수 있다.
AOI는 제1 방향(X)으로 연장되고, 제2 방향(Y)으로 서로 이격되는 제1 전력 라인(12_1) 및 제2 전력 라인(12_2)을 포함할 수 있다. 본 명세서에서 사용된 바와 같이, "요소 A는 방향 X로 연장한다"(또는 유사한 언어)는 요소 A가 방향 X에서 종방향으로 연장된다는 것을 의미할 수 있다. 제1 전력 라인(12_1)은 제1 전압(예를 들어, 드레인 전압)을 갖는 제1 전력(P1)과 연결될 수 있다. 제2 전력 라인(12_2)은 제2 전압(예를 들어, 소오스 전압)을 갖는 제2 전력(P2)와 연결될 수 있다. 제1 전력 비아(14_1)는 제1 전력 라인(12_1) 상에 제공될 수 있다. 제1 전력 비아(14_1)는 제1 전력 라인(12_1)과 다른 요소들(예를 들어, 상부 소오스/드레인 영역(26_2))을 전기적으로 연결할 수 있다. 제2 전력 비아(14_2)는 제2 전력 라인(12_2) 상에 제공될 수 있다. 제2 전력 비아(14_2)는 제2 전력 라인(12_2)과 다른 요소들(예를 들어, 하부 소오스/드레인 영역(26_1))을 전기적으로 연결할 수 있다.
하부 트랜지스터 영역(100_1)은 제1 방향(X)으로 연장되는 하부 활성 영역(22_1) 및 제1 방향(X)을 따라 배치되고, 서로 이격되는 하부 소오스 드레인 영역(26_1)을 포함할 수 있다.
상부 트랜지스터 영역(100_2)은 제1 방향(X)으로 연장되는 상부 활성 영역(22_2) 및 하부 활성 영역(22_1)과 접촉하는 상부 소오스/드레인 영역(26_2)을 포함할 수 있다. 상부 소오스/드레인 영역(26_2)은 제1 방향(X)을 따라 배치될 수 있다. 상부 소오스/드레인 영역(26_2)은 서로 이격될 수 있다.
하부 활성 영역(22_1) 및 상부 활성 영역(22_2)과 접촉하는 게이트 구조체(24)가 제공될 수 있다. 게이트 구조체(24)는 제1 방향(X)을 따라 배치되고, 서로 이격될 수 있다. 도 2에 도시된 것처럼, 게이트 구조체(24)의 하부는 하부 소오스/드레인 영역(26_1)과 교대로 배치될 수 있다. 게이트 구조체(24)의 상부는 상부 소오스/드레인 영역(26_2)과 교대로 배치될 수 있다. 본 명세서에서 사용된 바와 같이 "요소 A의 하부 X"(또는 유사한 언어)는 요소 A의 하부 X가 요소 A의 상부보다 기판(예를 들어 도 5a의 기판(10))에 더 가깝다는 것을 의미할 수 있다.
입력 와이어(36_1)는 게이트 구조체(24) 상에 제공될 수 있고, 게이트 구조체(24) 각각과 전기적으로 연결될 수 있다. 게이트 컨택(32) 및 입력 비아(34_1)는 게이트 구조체(24)와 입력 와이어(36_1) 사이에 제공될 수 있고, 입력 와이어(36_1)와 게이트 구조체(24)를 전기적으로 연결할 수 있다. 몇몇 실시예에서, 도 3a에 도시된 것처럼 게이트 컨택(32)은 게이트 구조체(24)를 각각 연결할 수 있다. 입력 비아(34_1)는 입력 와이어(36_1) 각각을 연결할 수 있다. 각각의 입력 와이어(36_1)는 제1 방향(X)으로 연장할 수 있다.
출력 와이어(36_2)는 상부 소오스/드레인 영역(26_2) 상에 제공될 수 있고, 제1 방향(X)으로 연장될 수 있다. 라우팅 와이어(36_3)는 상부 소오스/드레인 영역(26_2) 상에 제공될 수 있고, 제1 방향(X)으로 연장될 수 있다. 라우팅 와이어(36_3)는 2개의 상부 소오스/드레인 영역(26_2)을 전기적으로 연결할 수 있다. 2개의 라우팅 비아(34_3)은 라우팅 와이어(36_3)과 2개의 상부 소오스/드레인 영역(26_2) 사이에 제공되어 라우팅 와이어(36_3)와 2개의 상부 소오스/드레인 영역(26_2)을 전기적으로 연결할 수 있다. 각각의 입력 와이어(36_1), 출력 와이어(36_2) 및 라우팅 와이어(36_3)는 도전 물질을 포함할 수 있고, 금속을 포함할 수 있다. 예를 들어, 각각의 입력 와이어(36_1), 출력 와이어(36_2) 및 라우팅 와이어(36_3)는 코발트(Co), 텅스텐(W), 알루미늄(Al) 및/또는 구리(Cu)를 포함할 수 있다.
전력 컨택(28)은 제1 전력 라인(12_1) 상에 제공될 수 있고, 상부 소오스/드레인 영역(26_2)과 제1 전력 라인(12_1)을 전기적으로 연결할 수 있다.
도 4는 본 발명의 몇몇 실시예에 따른 도 2의 AOI의 레이아웃도이다. 도 2에 도시된 몇몇 요소는(예를 들어, 하부 소오스/드레인 영역(26_1)) 예시의 단순화를 위해 도 4에서 도시되지 않는다. 도 5a 내지 도 5c는 각각 본 발명의 몇몇 실시예에 따른 도 4의 A-A′, B-B′ 및 C-C′를 따라 절단한 단면도들이다.
도 5a를 참조하면, 제1 전력 라인(12_1)과 제2 전력 라인(12_2)은 기판(10) 상에 제공될 수 있다. 기판(10)은 제1 방향(X) 및 제2 방향(Y)과 평행한 상면(10u)을 포함할 수 있다. 제1 방향(X)은 제1 수평 방향일 수 있고, 제2 방향(Y)은 제2 수평 방향일 수 있다. 제1 방향(X)은 제2 방향(Y)과 교차할 수 있다. 몇몇 실시예에서, 제1 방향(X)은 제2 방향(Y)과 수직일 수 있다. 제3 방향(Z)은 기판(10)의 상면(10u)과 수직일 수 있다. 제3 방향(Z)은 수직 방향일 수 있다.
소오스/드레인 컨택(예를 들어, 비아; 27)은 상부 소오스/드레인 영역(26_2) 및 하부 소오스/드레인 영역(26_1) 사이에 제공될 수 있다. 소오스/드레인 컨택(27)은 상부 소오스/드레인 영역(26_2)과 하부 소오스/드레인 영역(26_1)을 전기적으로 연결할 수 있다. 몇몇 실시예에서, 입력 와이어(36_1), 출력 와이어(36_2) 및 라우팅 와이어(36_3)는 기판(10)으로부터 동일 레벨에 있을 수 있다. 입력 와이어(36_1)의 하면, 출력 와이어(36_2)의 하면 및 라우팅 와이어(36_3)의 하면은 도 5a에 도시된 바와 같이 서로 동일 평면 상에 있을 수 있다. 본 명세서에서 사용되는 "요소 A의 하면"(또는 유사한 언어)은 기판(예를 들어, 도 5a의 기판(10))을 향하는 요소 A의 표면을 지칭할 수 있다.
도 5b를 참조하면, 게이트 구조체(24)는 하부 활성 영역(22_1)과 접촉하는 하부 게이트 구조체(24_1) 및 상부 활성 영역(22_2)과 접촉하는 상부 게이트 구조체(24_2)를 포함할 수 있다. 게이트 구조체(24)는 게이트 절연체 및 게이트 전극을 포함할 수 있다. 게이트 절연체는 게이트 전극과 하부 활성 영역(22_1) 및 상부 활성 영역(22_2) 사이에서 연장될 수 있다. 게이트 절연체는 하부 활성 영역(22_1) 및 상부 활성 영역(22_2)으로부터 게이트 전극을 전기적으로 분리할 수 있다. 게이트 절연체는 하부 활성 영역(22_1) 및 상부 활성 영역(22_2)을 완전히 둘러쌀 수 있다.
도 5c를 참조하면, 라우팅 비아(34_3)는 상부 소오스/드레인 영역(26_2) 및 라우팅 와이어(36_3)와 접촉할 수 있다. 라우팅 비아(34_3)는 라우팅 와이어(36_3)와 상부 소오스/드레인 영역(26_2)을 전기적으로 연결할 수 있다.
도 6 및 도 7은 본 발명의 몇몇 실시예에 따른 도 1의 AOI의 레이아웃도들이다. 각각의 도 6 및 도 7은 AOI의 몇몇 요소(모든 요소를 도시하지 않는다)를 도시한다. 도 6은 상부 트랜지스터 영역의 요소를 도시한다. 도 7은 하부 트랜지스터 영역의 요소를 도시한다. 도 8, 도 9a, 도 9b 및 도 9c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI를 나타내는 도면이다. 도 8은 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI의 사시도이다. 도 9a 내지 도 9c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 D-D′, E-E′ 및 F-F′를 따라 절단한 단면도들이다.
도 8, 도 9a 및 도 9c를 참조하면, 라우팅 와이어(36_3)는 입력 와이어(36_1)와 출력 와이어(36_2) 보다 기판(10)과 더 가까울 수 있다. 라우팅 와이어(36_3)는 기판(10)의 상면(10u)과 하부 소오스/드레인 영역(26_1)의 하면의 제1 레벨(L1) 사이에 있을 수 있다. 따라서, 라우팅 와이어(36_3)의 상면은 하부 소오스/드레인 영역(26_1)의 하면 보다 기판(10)에서 더 가까울 수 있다. 몇몇 실시예에서, 라우팅 와이어(36_3)의 상면은 도 9a 내지 도 9c에 도시된 것처럼 제1 레벨(L1)에 있을 수 있다. 몇몇 실시예에서, 라우팅 와이어(36_3)의 상면은 도 9c에 도시된 것처럼 하부 소오스/드레인 영역(26_1)과 접촉할 수 있다.
도 9b를 참조하면, 몇몇 실시예에서, 게이트 구조체(24)의 제2 방향(Y)으로의 중심은 제1 전력 라인(12_1) 및 제2 전력 라인(12_2)과 동일한 거리(예를 들어, 제1 거리(d1))만큼 이격될 수 있다.
도 10 내지 도 11c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI를 나타내는 도면이다. 도 10은 본 발명의 몇몇 실시예에 따른 도 6및 도 7의 AOI의 사시도이다. 도 11a 및 도 11c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 D-D′, E-E′ 및 F-F′를 따라 절단한 단면도들이다.
도 10 및 도 11a를 참조하면, 라우팅 와이어(36_3)는 제1 레벨(L1) 및 하부 소오스/드레인 영역(26_1)의 상면의 제2 레벨(L2) 사이에 있을 수 있다. 몇몇 실시예에서, 라우팅 와이어(36_3)는 도 10에 도시된 것처럼 하부 소오스/드레인 영역(26_1)의 측면과 접촉하여 하부 소오스/드레인 영역(26_1)을 전기적으로 연결할 수 있다. 도 10 및 도 11a는 라우팅 와이어(36_3)가 하부 소오스/드레인 영역(26_1)의 제3 방향(Z)으로의 두께와 동일한 제3 방향(Z)으로의 두께를 갖는 것을 도시한다. 또한, 라우팅 와이어(36_3)는 제1 레벨(L1)에서 하면을 갖고, 제2 레벨(L2)에서 상면을 갖는 것을 도시한다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 라우팅 와이어(36_3)는 하부 소오스/드레인 영역(26_1)의 제3 방향(Z)으로의 두께보다 작은 제3 방향(Z)으로의 두께를 가질 수 있다.
도 12 내지 도 13c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI를 나타내는 도면이다. 도 12는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI의 사시도이다. 도 13a 내지 도 13c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 D-D′, E-E′ 및 F-F′를 따라 절단한 단면도들이다.
도 12, 도 13a 및 도 13c를 참조하면, 라우팅 와이어(36_3)는 제2 레벨(L2)과 상부 소오스/드레인 영역(26_2)의 하면의 제3 레벨(L3) 사이에 있을 수 있다. 몇몇 실시예에서, 라우팅 와이어(36_3)의 하면은 도 12, 도 13a 및 도 13c에 도시된 것처럼 제2 레벨(L2)에 있을 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 라우팅 와이어(36_3)의 하면은 제2 레벨(L2)보다 높을 수 있다. 몇몇 실시예에서, 라우팅 와이어(36_3)의 하면은 도 13c에 도시된 것처럼 하부 소오스/드레인 영역(26_1)과 접촉할 수 있다.
도 13b를 참조하면, 라우팅 와이어(36_3)는 하부 활성 영역(22_1)과 상부 활성 영역(22_2) 사이에서 제3 방향(Z)으로 제공될 수 있다.
도 14 내지 도 15c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI를 나타내는 도면이다. 도 14는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 AOI의 사시도이다. 도 15a 내지 도 15c는 본 발명의 몇몇 실시예에 따른 도 6 및 도 7의 D-D′, E-E′ 및 F-F′를 따라 절단한 단면도들이다.
도 14 및 도 15a를 참조하면, 라우팅 와이어(36_3)는 제3 레벨(L3)과 상부 소오스/드레인 영역(26_2)의 상면의 제4 레벨(L4) 사이에 있을 수 있다. 도 14 및 도 15a는 라우팅 와이어(36_3)가 상부 소오스/드레인 영역(26_2)의 제3 방향(Z)으로의 두께와 동일한 제3 방향(Z)으로의 두께를 갖는 것을 도시한다. 또한, 제3 레벨(L3)에서 하면을 갖고, 제4 레벨(L4)에서 상면을 갖는 것을 도시한다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 라우팅 와이어(36_3)는 상부 소오스/드레인 영역(26_2)의 제3 방향(Z)으로의 두께보다 얇은 제3 방향(Z)으로의 두께를 가질 수 있다. 또한, 라우팅 와이어(36_3)의 하면은 제3 레벨(L3)보다 높을 수 있다.
도 14 및 도 15c를 참조하면, 2개의 라우팅 비아(34_3)가 라우팅 와이어(36_3)와 하부 소오스/드레인 영역(26_1) 사이에 있을 수 있다. 2개의 라우팅 비아(34_3)는 라우팅 와이어(36_3)와 하부 소오스/드레인 영역(26_1)을 전기적으로 연결할 수 있다.
도 16은 본 발명의 몇몇 실시예에 따른 도 1의 AOI의 레이아웃도이다. 도 17은 본 발명의 몇몇 실시예에 따른 도 16의 G-G′를 따라 절단한 단면도이다. 도 16은 하부 트랜지스터 영역의 요소를 도시하고, 예시의 단순화를 위해 AOI의 일부 요소를 도시하지 않는다. 도 16의 AOI의 사시도는 게이트 구조체(24)의 위치를 제외하고는 도 8의 사시도와 유사할 수 있다.
도 16 및 도 17을 참조하면, 각각의 게이트 구조체(24)의 제2 방향(Y)으로의 중심은 제1 전력 라인(12_1) 보다 제2 전력 라인(12_2)과 가까울 수 있다. 게이트 구조체(24)의 제2 방향(Y)으로의 중심은 제2 전력 라인(12_2)과 제2 방향(Y)으로 제2 거리(d2)만큼 이격될 수 있다. 게이트 구조체(24)의 제2 방향(Y)으로의 중심은 제1 전력 라인(12_1)과 제2 방향(Y)으로 제2 거리(d2)보다 큰 제3 거리(d3)만큼 이격될 수 있다. 따라서, 라우팅 와이어(36_3)와 게이트 구조체(24) 사이의 거리는 증가할 수 있고, 게이트 구조체(24)와 라우팅 와이어(36_3) 사이의 인터퍼런스(interference) 및 전기적 쇼트(short)를 감소시킬 수 있다.
도 18 및 도 19는 도 1의 AOI의 다른 실시예의 사시도이다. 도 18 및 도 19를 참조하면 상부 트랜지스터 영역(예를 들어, 도 2의 상부 트랜지스터 영역(100_2))은 P형 트랜지스터를 포함할 수 있다. 라우팅 와이어(36_3)는 2개의 상부 소오스/드레인 영역(26_2)을 전기적으로 연결할 수 있다. 라우팅 와이어(36_3)는 입력 와이어(36_1)보다 기판(예를 들어, 도 5a의 기판(10))과 가까울 수 있다. 몇몇 실시예에서, 라우팅 와이어(36_3)의 상면은 입력 와이어(36_1)의 상면보다 기판과 가까울 수 있다. 라우팅 와이어(36_3)는 도 8 내지 도 15c를 참조하여 설명된 임의의 위치에 제공될 수 있다.
도 18을 참조하면, 라우팅 와이어(36_3)는 상부 소오스/드레인 영역(26_2)의 하면과 하부 소오스/드레인 영역(26_1)의 상면 사이에 제공될 수 있다(예를 들어, 도 13a에서, 제2 레벨(L2)과 제3 레벨(L3) 사이에 제공될 수 있다). 2개의 라우팅 비아(34_3)는 라우팅 와이어(36_3) 및 상부 소오스/드레인 영역(26_2) 사이에 있을 수 있다. 2개의 라우팅 비아(34_3)는 상부 소오스/드레인 영역(26_2)과 라우팅 와이어(36_3)를 전기적으로 연결할 수 있다. 라우팅 와이어(36_3)는 도 18에 도시된 것처럼 제1 방향(X)으로 연장될 수 있다.
도 19를 참조하면, 라우팅 와이어(36_3)는 상부 소오스/드레인 영역(26_2)의 하면과 상부 소오스/드레인 영역(26_2)의 상면 사이에 제공될 수 있다(예를 들어, 도 15a에서 제3 레벨(L3)과 제4 레벨(L4) 사이에 제공될 수 있다). 몇몇 실시예에서, 라우팅 와이어(36_3)는 도 19에 도시된 것처럼 상부 소오스/드레인 영역(26_2)의 제3 방향(Z)으로의 두께와 동일한 제3 방향(Z)으로의 두께를 가질 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 라우팅 와이어(36_3)는 상부 소오스/드레인 영역(26_2)의 제3 방향(Z)으로의 두께보다 얇은 제3 방향(Z)으로의 두께를 가질 수 있다. 또한, 라우팅 와이어(36_3)의 하면은 제3 레벨(L3)보다 높을 수 있다.
도 20은 인버터의 회로도이다. 도 21은 본 발명의 몇몇 실시예에 따른 도 20의 인버터의 사시도이다. 도 22a 및 도 22b는 도 21의 요소 그룹을 도시하는 도 21의 인버터의 사시도이다. 도 21은 도면을 단순화하기 위해 도 22a 및 도 22b로 분할된다. 도 22a 및 도 22b 각각은 도 21의 일부 요소(모든 요소를 도시하지는 않는다)를 도시한다. 도 23 및 도 24는 도 21의 인버터의 레이아웃도이다. 도 23 및 도 24 각각은 설명의 단순화를 위해 도 1의 인버터의 일부 요소(모든 요소를 도시하지는 않는다)를 도시한다. 도 23은 하부 트랜지스터 영역의 요소를 나타내고, 도 24는 상부 트랜지스터 영역의 요소를 나타낸다. 도 25a 및 도 25b는 본 발명의 몇몇 실시예에 따른 도 23 및 도 24의 H-H′를 따라 절단한 단면도들이다.
도 20 내지 도 22b를 참조하면, 인버터는 하부 트랜지스터 영역(100_1)과 상부 트랜지스터 영역(100_2)을 포함하는 집적 회로 장치일 수 있다. 하부 트랜지스터 영역(100_1)은 N형 트랜지스터(TR_N)을 포함할 수 있다. 상부 트랜지스터 영역(100_2)은 P형 트랜지스터(TR_P)를 포함할 수 있다. N형 트랜지스터(TR_N)과 P형 트랜지스터(TR_P)는 동일한 입력(Input)을 수신하는 것으로 구성될 수 있고, 동일한 출력(Output)을 출력하는 것으로 구성될 수 있다. P형 트랜지스터(TR_P)는 제1 전력(P1)과 연결될 수 있다. N형 트랜지스터(TR_N)은 제2 전력(P2)과 연결될 수 있다. 비록 도시되지는 않았지만, 이러한 요소들의 전기적 절연을 위해 요소들 사이에 다양한 절연막이 제공될 수 있다.
인버터는 제1 방향(X)으로 연장되고, 제2 방향(Y)으로 서로 이격되는 제1 전력 라인(12_1)과 제2 전력 라인(12_2)을 포함할 수 있다. 제1 전력 라인(12_1)은 제1 전압(예를 들어, 드레인 전압)을 가지는 제1 전력(P1)과 연결될 수 있다. 제2 전력 라인(12_2)은 제2 전압(예를 들어, 소오스 전압)을 가지는 제2 전력(P2)과 연결될 수 있다. 제1 전력 비아(14_1)는 제1 전력 라인(12_1) 상에 제공될 수 있고, 제1 전력 라인(12_1)과 다른 요소들(예를 들어, 하부 소오스/드레인 영역(26_1))을 전기적으로 연결할 수 있다. 제2 전력 비아(14_2)는 제2 전력 라인(12_2) 상에 제공될 수 있고, 제2 전력 라인(12_2)과 다른 요소들(예를 들어, 상부 소오스/드레인 영역(26_2))을 전기적으로 연결할 수 있다.
하부 트랜지스터 영역(100_1)은 제1 방향(X)으로 연장되는 하부 활성 영역(22_1)과 하부 활성 영역(22_1)과 접촉하는 2개의 하부 소오스/드레인 영역(26_1)을 포함할 수 있다. 하부 소오스/드레인 영역(26_1)은 제1 방향(X)으로 서로 이격될 수 있다.
상부 트랜지스터 영역(100_2)은 제1 방향(X)으로 연장되는 상부 활성 영역(22_2)과 상부 활성 영역(22_2)과 접촉하는 2개의 상부 소오스/드레인 영역(26_2)을 포함할 수 있다. 상부 소오스/드레인 영역(26_2)은 제1 방향(X)으로 서로 이격될 수 있다.
하부 활성 영역(22_1) 및 상부 활성 영역(22_2)과 접촉하는 게이트 구조체(24)가 제공될 수 있다. 게이트 구조체(24)의 하부는 하부 소오스/드레인 영역(26_1) 사이에 있을 수 있다. 게이트 구조체(24)의 상부는 상부 소오스/드레인 영역(26_2) 사이에 있을 수 있다.
입력 와이어(36_1)는 게이트 구조체(24) 상에 제공될 수 있다. 입력 와이어(36_1)는 게이트 구조체(24)와 전기적으로 연결될 수 있다. 게이트 컨택(32) 및 입력 비아(34_1)는 게이트 구조체(24)와 입력 와이어(36_1) 사이에 제공될 수 있다. 게이트 컨택(32) 및 입력 비아(34_1)는 입력 와이어(36_1)와 게이트 구조체(24)를 연결할 수 있다. 입력 와이어(36_1)는 제2 방향(Y)으로 연장할 수 있다.
출력 와이어(36_2)는 상부 소오스/드레인 영역(26_2) 상에 제공될 수 있고, 제2 방향(Y)으로 연장될 수 있다. 출력 와이어(36_2)는 하부 소오스/드레인 영역(26_1)과 상부 소오스/드레인 영역(26_2) 및 소오스/드레인 컨택(예를 들어, 비아)(27)을 통해 전기적으로 연결될 수 있다.
전력 컨택(28)은 제2 전력 라인(12_2) 상에 제공될 수 있다. 전력 컨택(28)은 상부 소오스/드레인 영역(26_2)과 제2 전력 라인(12_2)을 전기적으로 연결할 수 있다.
도 26은 본 발명의 몇몇 실시예에 따른 도 1의 인버터의 상부 트랜지스터 영역의 레이아웃도이다. 도 27a 및 도 27b는 본 발명의 몇몇 실시예에 따른 도 26의 H-H′를 따라 절단한 단면도들이다. 도 26 내지 도 27b에 도시된 인버터는 추가적인 라우팅 와이어(36_3)을 제외하고 도 21 내지 도 25b에 도시된 인버터와 유사할 수 있다.
도 26 내지 도 27b를 참조하면 적어도 하나 이상의 라우팅 와이어(36_3)는 기판(10)의 상면(10u)과 상부 소오스/드레인 영역(26_2)의 상면 사이에 제공될 수 있다. 몇몇 실시예에서, 라우팅 와이어(36_3)의 상면은 상부 소오스/드레인 영역(26_2)의 상면보다 기판(10)과 더 가까울 수 있다. 몇몇 실시예에서, 라우팅 와이어(36_3)는 도 27a 및 도 27b에 도시된 바와 같이, 상부 소오스/드레인 영역(26_2)의 일측에만 제공될 수 있다. 각각의 라우팅 와이어(36_3)는 인버터를 포함하는 집적 회로 장치의 두 요소를 전기적으로 연결할 수 있다.
도 28은 본 발명의 몇몇 실시예에 따른 도 21의 인버터의 상부 트랜지스터 영역의 레이아웃도이다. 도 29a 및 도 29b는 본 발명의 몇몇 실시예에 따른 도 28의 H-H′ 및 I-I′를 따라 절단한 단면도들이다. 도 28 내지 도 29b에 도시된 인버터는 추가적인 라우팅 와이어(36_3) 및 제2 전력 라인(12_2)의 위치를 제외하고 도 21 내지 도 26b에 도시된 인버터와 유사할 수 있다.
도 28 및 도 29b를 참조하면, 제2 전력 라인(12_2)은 상부 소오스/드레인 영역(26_2)과 중첩될 수 있다. 몇몇 실시예에서, 제2 전력 라인(12_2)은 도 29b에 도시된 것처럼 상부 소오스/드레인 영역(26_2)과 접촉할 수 있다. 전력 컨택 및 제2 전력 비아(예를 들어, 도 27b의 전력 컨택(28) 및 제2 전력 비아(14_2))는 생략될 수 있다. 라우팅 와이어(36_3)는 도 29a 및 도 29b에 도시된 바와 같이 상부 소오스/드레인 영역(26_2)의 양측에 제공될 수 있다.
도 30은 본 발명의 몇몇 실시예에 따른 도 21의 인버터의 상부 트랜지스터 영역의 레이아웃도이다. 도 31은 본 발명의 몇몇 실시예에 따른 도 30의 I-I′를 따라 절단한 단면도이다. 도 30 및 도 31에 도시된 인버터는 제2 전력 라인(12_2)의 위치를 제외하고 도 28 내지 도 29b에 도시된 인버터와 유사할 수 있다.
도 31을 참조하면, 제2 전력 라인(12_2)은 상부 소오스/드레인 영역(26_2) 상에 있을 수 있다. 제2 전력 비아(14_2)는 제2 전력 라인(12_2)과 상부 소오스/드레인 영역(26_2) 사이에 제공될 수 있다. 제2 전력 비아(14_2)는 제2 전력 라인(12_2)과 상부 소오스/드레인 영역(26_2)을 전기적으로 연결할 수 있다. 라우팅 와이어(36_3)는 도 31에 도시된 것처럼 상부 소오스/드레인 영역(26_2)의 양측 상에 제공될 수 있다.
도 32a 및 도 32b는 본 발명의 몇몇 실시예에 따른 도 26의 H-H′ 및 I-I′를 따라 절단한 단면도들이다.
도 32a 및 도 32b를 참조하면, 하부 소오스/드레인 영역(26_1) 및 상부 소오스/드레인 영역(26_2)은 제3 방향(Z)으로 서로 이격될 수 있다. 적어도 하나 이상의 라우팅 와이어(36_3)는 하부 소오스/드레인 영역(26_1)과 상부 소오스/드레인 영역(26_2) 사이에 있을 수 있다. 몇몇 실시예에서 하부 소오스/드레인 영역(26_1)과 상부 소오스/드레인 영역(26_2)은 도 32a 및 도 32b에 도시된 바와 같이 제3 방향(Z)으로 서로 이격된 다수의 라우팅 와이어(36_3)가 그 사이에 제공될 수 있도록 충분히 서로 이격될 수 있다.
도 32a 및 도 32b는 제3 방향(Z)으로 서로 이격되고, 하부 소오스/드레인 영역(26_1)과 상부 소오스/드레인 영역(26_2) 사이에 제공되는 2개의 라우팅 와이어(36_3)을 도시하지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제3 방향(Z)으로 서로 이격된 3개 이상의 라우팅 와이어(36_3)가 하부 소오스/드레인 영역(26_1)과 상부 소오스 드레인 영역(26_2) 사이에 제공될 수 있다.
본 발명의 몇몇 실시예는 이상적인 실시예 및 몇몇 실시예의 중간 구조를 개략적인 도시한 단면도 또는 평면도를 참조하여 설명된다. 따라서, 예를 들어, 제조 기술 및/또는 공차(tolerance)와 같은 결과로서 도시된 형태로부터의 변화가 예상된다. 따라서, 본 발명의 몇몇 실시예는 본 명세서에서 도시된 특정 형상에 한정되는 것이 아니라 제조상 발생하는 형상의 편차를 포함한다. 유사한 참조 번호는 전체적으로 유사한 요소를 나타낸다.
달리 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함하여 여기서 사용되는 모든 용어는 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 사에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의된 용어와 같은 용어는 관련 기술의 맥락에서 그 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명시적으로 정의되지 않는 한 이상화되거나 지나치게 형식적인 의미로 해석되지 않아야 한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서 사용되는 바와 같이 단수형 "a", "an" 및 "the"는 문맥상 달리 명확하게 나타내지 않는 한 복수형도 포함하도록 의도된다. 본 명세서에서 사용되는 "포함한다" 및 "포함하는"이라는 용어는 언급된 특징, 단계, 동작, 요소 및/또는 구성 요소의 존재를 명시하는 것으로 이해될 것이다. 그러나, 하나 이상의 다른 특징, 단계, 작업, 요소, 구성 요소 및/또는 그 그룹의 존재 또는 추가를 제한하지 않는다. 본 명세서에서 사용되는 용어 "및/또는"은 하나 이상의 관련 열거된 항목의 임의의 모든 조합을 포함한다.
제1 및 제2 등의 용어가 본 명세서에서 다양한 요소를 설명하기 위해 사용될 수 있지만, 이들 요소는 이들 용어에 의해 제한되어서는 아니 된다. 이 용어는 한 요소를 다른 요소와 구별하는 데만 사용된다. 따라서, 제1 요소는 본 발명의 개념에서 벗어나지 않고 제2 요소라고 명명될 수 있다.
일부 대안적인 구현에서, 본 명세서의 흐름도 블록에서 언급된 특징/동작은 흐름도에서 언급된 순서와 다르게 발생할 수 있다는 점에 유의하여야 한다. 예를 들어, 연속적으로 표시된 두 개의 블록은 실제로는 실질적으로 동시에 실행될 수 있거나 블록은 관련된 특징/동작에 따라 때때로 역순으로 실행될 수 있다. 더욱이, 흐름도 및/또는 블록도의 주어진 블록의 기능은 다중 블록으로 분리될 수 있고/있거나 흐름도 및/또는 블록도의 둘 이상의 블록의 기능은 적어도 부분적으로 통합될 수 있다. 마지막으로, 도시된 블록들 사이에 다른 블록들이 추가/삽입될 수 있고/있거나 본 발명의 범위를 벗어나지 않고 블록들/동작들이 생략될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100_1: 하부 트랜지스터 영역
100_2: 상부 트랜지스터 영역
36_1: 입력 와이어
36_2: 출력 와이어
36_3: 라우팅 와이어

Claims (10)

  1. 기판 상의 하부 트랜지스터 영역;
    상기 하부 트랜지스터 영역 상의 상부 트랜지스터 영역;
    입력 와이어;
    입력 비아; 및
    라우팅(routing) 와이어를 포함하되,
    상기 하부 트랜지스터 영역은 제1 수평 방향으로 연장되는 하부 활성 영역, 상기 하부 활성 영역과 접촉하는 복수의 하부 소오스/드레인 영역, 및 상기 하부 활성 영역과 접촉하고, 상기 제1 수평 방향을 따라 상기 복수의 하부 소오스/드레인 영역과 교대로 배치되는 복수의 하부 게이트 구조체를 포함하고,
    상기 상부 트랜지스터 영역은 상기 제1 수평 방향으로 연장되는 상부 활성 영역, 상기 상부 활성 영역과 접촉하는 복수의 상부 소오스/드레인 영역, 및 상기 상부 활성 영역과 접촉하고, 상기 제1 수평 방향을 따라 상기 복수의 상부 소오스/드레인 영역과 교대로 배치되는 복수의 상부 게이트 구조체를 포함하고, 상기 복수의 상부 게이트 구조체는 제1 상부 게이트 구조체를 포함하고,
    상기 입력 와이어는 상기 제1 상부 게이트 구조체 상에 배치되고,
    상기 입력 비아는 상기 입력 와이어와 상기 제1 상부 게이트 구조체 사이에 배치되고, 상기 입력 와이어와 상기 제1 상부 게이트 구조체를 전기적으로 연결하고,
    상기 라우팅 와이어는 상기 제1 수평 방향으로 연장되고, 상기 복수의 하부 소오스/드레인 영역 쌍 또는 상기 복수의 상부 소오스/드레인 영역 쌍을 전기적으로 연결하고, 상기 기판과 마주보는 하면과, 상기 하면과 반대되는 상면을 포함하고, 상기 라우팅 와이어의 상기 상면은 상기 입력 와이어의 상면보다 상기 기판과 더 가까운 집적 회로 장치
  2. 제 1항에 있어서,
    상기 복수의 상부 소오스/드레인 영역은 제1 상부 소오스/드레인 영역을 포함하고,
    상기 라우팅 와이어의 상기 상면은 상기 제1 상부 소오스/드레인 영역의 상면보다 상기 기판으로부터 더 가까운 집적 회로 장치.
  3. 제 1항에 있어서,
    상기 복수의 상부 소오스/드레인 영역은 제1 상부 소오스/드레인 영역을 포함하고,
    상기 라우팅 와이어의 상기 상면은 상기 제1 상부 소오스/드레인 영역의 하면보다 상기 기판으로부터 더 가까운 집적 회로 장치.
  4. 제 1항에 있어서,
    상기 복수의 하부 소오스/드레인 영역은 제1 하부 소오스/드레인 영역을 포함하고,
    상기 라우팅 와이어의 상면은 상기 제1 하부 소오스/드레인 영역의 상면보다 상기 기판으로부터 더 가까운 집적 회로 장치.
  5. 제 1항에 있어서,
    상기 복수의 하부 소오스/드레인 영역은 제1 하부 소오스/드레인 영역을 포함하고,
    상기 라우팅 와이어의 상면은 상기 제1 하부 소오스/드레인 영역의 하면보다 상기 기판으로부터 더 가까운 집적 회로 장치.
  6. 제 1항에 있어서,
    상기 복수의 상부 소오스/드레인 영역은, 제1 상부 소오스/드레인 영역을 포함하고,
    상기 집적 회로 장치는, 상기 제1 상부 소오스/드레인 영역 상의 출력 와이어 및 상기 출력 와이어와 상기 제1 상부 소오스/드레인 영역 사이에 배치되고, 상기 출력 와이어와 상기 제1 상부 소오스/드레인 영역을 전기적으로 연결하는 출력 비아를 더 포함하고,
    상기 입력 와이어와 상기 출력 와이어는 상기 제1 수평 방향으로 연장되고, 상기 제1 수평 방향과 교차하는 제2 수평 방향으로 서로 이격되고,
    상기 입력 와이어의 상기 상면은 상기 출력 와이어의 상기 상면과 동일 평면에 위치하는 집적 회로 장치.
  7. 기판 상의 하부 트랜지스터 영역;
    상기 하부 트랜지스터 영역 상의 상부 트랜지스터 영역; 및
    라우팅 와이어를 포함하되,
    상기 하부 트랜지스터 영역은 제1 수평 방향으로 연장되는 하부 활성 영역, 및 상기 하부 활성 영역과 접촉하고, 상기 제1 수평 방향으로 서로 이격되는 복수의 하부 소오스/드레인 영역을 포함하고,
    상기 복수의 하부 소오스/드레인 영역은 제1 하부 소오스/드레인 영역과 제2 하부 소오스/드레인 영역을 포함하고,
    상기 제1 하부 소오스/드레인 영역은 상기 기판과 마주보고, 상기 기판으로부터 제1 레벨에 있는 하면 및 상기 제1 하부 소오스/드레인 영역의 상기 하면과 반대되고, 상기 기판으로부터 제2 레벨에 있는 상면을 포함하고,
    상기 상부 트랜지스터 영역은 상기 제1 수평 방향으로 연장되는 상부 활성 영역, 및 상기 상부 활성 영역과 접촉하고, 상기 제1 수평 방향으로 서로 이격되는 복수의 상부 소오스/드레인 영역을 포함하고,
    상기 복수의 상부 소오스/드레인 영역은 제1 상부 소오스/드레인 영역 및 제2 상부 소오스/드레인 영역을 포함하고,
    상기 제1 상부 소오스/드레인 영역은 상기 기판과 마주보고, 상기 기판으로부터 제3 레벨에 있는 하면 및 상기 제1 상부 소오스/드레인 영역의 상기 하면과 반대되고 상기 기판으로부터 제4 레벨에 있는 상면을 포함하고,
    상기 라우팅 와이어는, 상기 제1 수평 방향으로 연장되고, 상기 제1 및 제2 하부 소오스/드레인 영역 또는 상기 제1 및 제2 상부 소오스/드레인 영역과 전기적으로 연결되고, 상기 기판의 상면과 상기 제1 레벨 사이, 상기 제1 레벨과 상기 제2 레벨 사이, 상기 제2 레벨과 상기 제3 레벨 사이 또는 상기 제3 레벨과 상기 제4 레벨 사이에 배치되는 집적 회로 장치.
  8. 제 7항에 있어서,
    상기 상부 활성 영역과 접촉하고, 상기 제1 수평 방향을 따라 상기 복수의 상부 소오스/드레인 영역과 교대로 배치되고, 제1 상부 게이트 구조체를 포함하는 복수의 상부 게이트 구조체;
    상기 제1 상부 게이트 구조체 상에 배치되고, 상기 제1 수평 방향을 따라 연장되는 입력 와이어; 및
    상기 입력 와이어와 상기 제1 상부 게이트 구조체 사이에 배치되고, 상기 입력 와이어와 상기 제1 상부 게이트 구조체를 전기적으로 연결하는 입력 비아를 더 포함하는 집적 회로 장치.
  9. 제 7항에 있어서,
    상기 라우팅 와이어는 상기 제1 및 제2 하부 소오스/드레인 영역을 전기적으로 연결하고, 상기 제2 레벨 이상에 있고,
    상기 집적 회로 장치는 상기 라우팅 와이어와 상기 제1 및 제2 하부 소오스/드레인 영역 사이의 2개의 라우팅 비아를 더 포함하고,
    각각의 상기 2개의 라우팅 비아는 상기 라우팅 와이어 및 상기 제1 및 제2 하부 소오스/드레인 영역 중 하나와 각각 접촉하는 집적 회로 장치.
  10. 기판 상의 하부 트랜지스터 영역;
    상기 하부 트랜지스터 영역 상의 상부 트랜지스터 영역; 및
    라우팅 와이어를 포함하되,
    상기 하부 트랜지스터 영역은 제1 수평 방향으로 연장되는 하부 활성 영역 및 제1 내지 제3 하부 소오스/드레인 영역을 포함하고,
    상기 제1 내지 제3 하부 소오스/드레인 영역은 상기 하부 활성 영역과 접촉하고, 상기 제1 수평 방향으로 서로 이격되고,
    상기 상부 트랜지스터 영역은 상기 제1 수평 방향으로 연장되는 상부 활성 영역 및 제1 내지 제3 상부 소오스/드레인 영역을 포함하고,
    상기 제1 내지 제3 상부 소오스/드레인 영역은 상기 상부 활성 영역과 접촉하고, 상기 제1 방향으로 서로 이격되고,
    상기 라우팅 와이어는 상기 제1 수평 방향으로 연장되고, 상기 제1 하부 소오스/드레인 영역과 상기 제3 하부 소오스/드레인 영역을 전기적으로 연결하고, 또는 상기 라우팅 와이어는 상기 제1 상부 소오스/드레인 영역과 상기 제3 하부 소오스/드레인 영역을 전기적으로 연결하고,
    상기 라우팅 와이어는 상기 기판과 마주보는 하면과, 상기 하면과 반대되는 상면을 포함하고, 상기 라우팅 와이어의 상기 상면은 상기 제1 상부 소오스/드레인 영역의 상기 상면보다 상기 기판으로부터 더 가까운 집적 회로 장치.
KR1020200126521A 2020-02-05 2020-09-29 라우팅 와이어를 포함하는 적층 집적 회로 장치 KR20210099994A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062970283P 2020-02-05 2020-02-05
US62/970,283 2020-02-05
US16/947,693 2020-08-13
US16/947,693 US11195794B2 (en) 2020-02-05 2020-08-13 Stacked integrated circuit devices including a routing wire

Publications (1)

Publication Number Publication Date
KR20210099994A true KR20210099994A (ko) 2021-08-13

Family

ID=77062728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200126521A KR20210099994A (ko) 2020-02-05 2020-09-29 라우팅 와이어를 포함하는 적층 집적 회로 장치

Country Status (3)

Country Link
US (2) US11195794B2 (ko)
KR (1) KR20210099994A (ko)
CN (1) CN113224048A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437376B2 (en) * 2019-05-31 2022-09-06 Tokyo Electron Limited Compact 3D stacked-CFET architecture for complex logic cells
US11195794B2 (en) * 2020-02-05 2021-12-07 Samsung Electronics Co., Ltd. Stacked integrated circuit devices including a routing wire
US20220246610A1 (en) * 2021-01-29 2022-08-04 Samsung Electronics Co., Ltd. Cross-coupled gate design for stacked device with separated top-down gate
US11710699B2 (en) * 2021-09-01 2023-07-25 International Business Machines Corporation Complementary FET (CFET) buried sidewall contact with spacer foot
EP4167275A1 (en) * 2021-10-18 2023-04-19 Imec VZW A method for forming an interconnection structure
US20240047455A1 (en) * 2022-08-08 2024-02-08 Qualcomm Incorporated Monolithic three-dimensional (3d) complementary field effect transistor (cfet) circuits and method of manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
CN105264655B (zh) * 2013-06-25 2018-08-03 英特尔公司 具有局部层间互连的单片三维(3d)ic
US9472551B2 (en) 2015-02-13 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical CMOS structure and method
WO2018179026A1 (ja) 2017-03-27 2018-10-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法
US10586765B2 (en) 2017-06-22 2020-03-10 Tokyo Electron Limited Buried power rails
US10192819B1 (en) 2017-11-16 2019-01-29 Globalfoundries Inc. Integrated circuit structure incorporating stacked field effect transistors
US10410925B2 (en) 2017-12-29 2019-09-10 Micron Technology, Inc. Methods of forming integrated assemblies
US10381346B1 (en) 2018-01-24 2019-08-13 International Business Machines Corporation Logic gate designs for 3D monolithic direct stacked VTFET
US11139296B2 (en) 2018-03-30 2021-10-05 Intel Corporation CMOS circuit with vertically oriented n-type transistor and method of providing same
US11107805B2 (en) * 2019-04-15 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit
US11195794B2 (en) * 2020-02-05 2021-12-07 Samsung Electronics Co., Ltd. Stacked integrated circuit devices including a routing wire

Also Published As

Publication number Publication date
US20210242125A1 (en) 2021-08-05
US11195794B2 (en) 2021-12-07
US11742287B2 (en) 2023-08-29
US20220059449A1 (en) 2022-02-24
CN113224048A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
KR20210099994A (ko) 라우팅 와이어를 포함하는 적층 집적 회로 장치
US10290653B2 (en) Integrated circuit layout structure
US8410526B2 (en) Semiconductor integrated circuit device with reduced cell size
TWI570883B (zh) 半導體裝置
US11056489B2 (en) Integrated circuit devices including vertical field-effect transistors (VFETs)
TWI437665B (zh) 半導體裝置
WO2020110733A1 (ja) 半導体集積回路装置
US11688737B2 (en) Integrated circuit devices including vertical field-effect transistors
US11699636B2 (en) Stacked integrated circuit devices
CN114514603A (zh) 半导体装置
US10777579B2 (en) Semiconductor integrated circuit device
KR20200110131A (ko) 다양한 채널 피치를 갖는 트랜지스터를 포함하는 집적 회로 장치
US11133412B2 (en) Integrated circuit devices including vertical field-effect transistors (VFETs)
CN112786583A (zh) 包括集成标准单元结构的集成电路
KR20200011367A (ko) 크로스-커플(cross-couple) 구조를 갖는 래치를 포함하는 수직 전계 효과 트랜지스터(vfet) 장치
KR102650199B1 (ko) 반도체 소자
JP2014112745A (ja) 半導体装置
US12002738B2 (en) Stacked integrated circuit devices
TWI835908B (zh) 標準單元
CN117673076A (zh) 标准单元布局及集成电路
EP0495990A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination