KR20210091947A - 뉴럴 네트워크 모델의 분산 처리 방법 및 장치 - Google Patents

뉴럴 네트워크 모델의 분산 처리 방법 및 장치 Download PDF

Info

Publication number
KR20210091947A
KR20210091947A KR1020200005273A KR20200005273A KR20210091947A KR 20210091947 A KR20210091947 A KR 20210091947A KR 1020200005273 A KR1020200005273 A KR 1020200005273A KR 20200005273 A KR20200005273 A KR 20200005273A KR 20210091947 A KR20210091947 A KR 20210091947A
Authority
KR
South Korea
Prior art keywords
neural network
node
processor
distributed processing
network model
Prior art date
Application number
KR1020200005273A
Other languages
English (en)
Inventor
장지승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200005273A priority Critical patent/KR20210091947A/ko
Priority to US16/919,661 priority patent/US20210216863A1/en
Publication of KR20210091947A publication Critical patent/KR20210091947A/ko

Links

Images

Classifications

    • G06N3/0454—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/10—Interfaces, programming languages or software development kits, e.g. for simulating neural networks
    • G06N3/105—Shells for specifying net layout
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/082—Learning methods modifying the architecture, e.g. adding, deleting or silencing nodes or connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/047—Probabilistic or stochastic networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Image Analysis (AREA)

Abstract

뉴럴 네트워크 모델의 분산 처리 방법 및 장치가 개시된다. 일 실시예에 따른 뉴럴 네트워크 모델의 분산 처리 방법은, 복수의 연산 장치에 기초한 분산 전략에 따라 뉴럴 네트워크의 제1 연산 비용을 획득하는 단계와, 상기 제1 연산 비용에 기초하여 상기 뉴럴 네트워크에 대응하는 그래프를 생성하는 단계와, 상기 그래프에 대하여 리덕션(reduction) 연산을 수행하는 단계와, 리덕션 연산이 수행된 그래프에 기초하여 상기 뉴럴 네트워크에 포함된 연산을 처리하는 단계를 포함한다.

Description

뉴럴 네트워크 모델의 분산 처리 방법 및 장치{DISTRIBUTED PROCESSING METHOD AND APPARATUS OF NEURAL NETWORK MODEL}
아래 실시예들은 뉴럴 네트워크 모델의 분산 처리 방법 및 장치에 관한 것이다.
종래의 뉴럴 네트워크 모델의 분산 처리 방식은 하나의 레이어를 분산 처리 할 때의 속도의 개선에 초점을 맞추고 있다.
하지만, 하나의 레이어에 대한 분산 전략은 부분 문제에 대한 해답이므로 전체 문제의 해답이 되지 않을 수 있다. 이전 레이어의 분산 전략이 다음 레이어의 분산 전략에 영향을 줄 수 있기 때문이다.
예를 들어, 하나의 컨볼루션 레이어에서 처리하려는 데이터를 채널 기준으로 나누어서 처리하는 것이 최선의 전략이라고 할 때, 다음 컨볼루션 레이어의 데이터를 높이 기준으로 나눈다면, 기존에 채널 방향으로 나눈 데이터를 합치고 다시 높이 방향으로 나누는 데이터 레이아웃 변경 비용과 네트워크 비용이 소요된다.
하지만, 다음 컨볼루션 레이어가 채널 기준으로 나뉠 경우 데이터를 다시 합치는데 들어가는 비용은 발생하지 않는다. 이처럼 이전 레이어의 분산전략은 다음 레이어의 분산전략과 독립적으로 작용하지 않을 수 있다.
딥 뉴럴 네트워크를 가속하는데 필요한 디바이스는 특정한 기능에 치중하여 만들어지기 때문에 그 기능이 일반화 되어있지 않다. 뉴럴 네트워크의 일부분을 빠르게 동작시키기 위한 기능을 FPGA(Field Programmable Gate Array)에 구현하여 따로 사용하기도 하고 NVLink와 같이 디바이스간 통신을 강화하는 기능이 사용되기도 한다.
종래의 분산 처리 방식을 이용할 경우에, 모든 디바이스에 알맞은 한가지 분산 전략이 존재하기 힘들며, 하나의 네트워크를 실행하더라도 실행할 수 있는 리소스가 어떻게 구성되어 있는지가 고려되어야 한다.
일 실시예에 따른 뉴럴 네트워크 모델의 분산 처리 방법은, 복수의 연산 장치에 기초한 분산 전략에 따라 뉴럴 네트워크의 제1 연산 비용을 획득하는 단계와, 상기 제1 연산 비용에 기초하여 상기 뉴럴 네트워크에 대응하는 그래프를 생성하는 단계와, 상기 그래프에 대하여 리덕션(reduction) 연산을 수행하는 단계와, 리덕션 연산이 수행된 그래프에 기초하여 상기 뉴럴 네트워크에 포함된 연산을 처리하는 단계를 포함한다.
상기 획득하는 단계는, 상기 분산 전략에 따라 상기 뉴럴 네트워크의 레이어에 대한 상기 제1 연산 비용에 포함된 연산 시간을 획득하는 단계와, 상기 분산 전략에 따라 상기 제1 연산 비용에 포함된 전환 시간을 획득하는 단계를 포함할 수 있다.
상기 그래프를 생성하는 단계는, 상기 연산 시간에 기초하여 노드(node)를 생성하는 단계와, 상기 전환 시간에 기초하여 상기 노드 사이를 연결하는 엣지(edge)를 생성하는 단계를 포함할 수 있다.
상기 노드를 생성하는 단계는, 상기 연산 시간을 성분으로 갖는 벡터로 상기 노드를 생성하는 단계를 포함할 수 있다.
상기 엣지를 생성하는 단계는, 상기 전환 시간을 성분으로 갖는 인접 행렬을 생성함으로써 상기 엣지를 생성하는 단계를 포함할 수 있다.
상기 수행하는 단계는, 상기 그래프에 포함된 복수의 노드에 대응하는 복수의 벡터 및 상기 복수의 노드를 연결하는 엣지에 대응하는 인접 행렬에 기초하여 상기 노드를 병합하는 단계를 포함할 수 있다.
상기 병합하는 단계는, 상기 복수의 벡터 및 상기 인접 행렬에 기초하여 상기 복수의 노드에 포함된 제1 노드로부터 상기 복수의 노드에 포함된 제2 노드까지의 연산에 요구되는 제2 연산 비용을 계산하는 단계와, 상기 제2 연산 비용에 기초하여 상기 제1 노드 및 상기 제2 노드를 병합하는 단계를 포함할 수 있다.
상기 제2 연산 비용을 계산하는 단계는, 상기 분산 전략에 기초하여 상기 제1 노드에 대응하는 벡터의 성분, 상기 제2 노드에 대응하는 벡터의 성분 및 상기 인접 행렬의 성분의 합을 계산하는 단계를 포함할 수 있다.
상기 제2 연산 비용에 기초하여 상기 제1 노드 및 상기 제2 노드를 병합하는 단계는, 상기 제2 연산 비용이 최소가 되도록 상기 제1 노드 및 상기 제2 노드를 병합하는 단계를 포함할 수 있다.
상기 분산 전략은, 상기 연산 장치의 수 및 상기 뉴럴 네트워크에 입력되는 입력의 분할 방법에 기초하여 결정될 수 있다.
일 실시예에 따른 뉴럴 네트워크 모델의 분산 처리 장치는, 복수의 연산 장치에 기초한 분산 전략에 따라 뉴럴 네트워크의 제1 연산 비용을 획득하고, 상기 제1 연산 비용에 기초하여 상기 뉴럴 네트워크에 대응하는 그래프를 생성하고, 상기 그래프에 대하여 리덕션(reduction) 연산을 수행하고, 리덕션 연산이 수행된 그래프에 기초하여 상기 뉴럴 네트워크에 포함된 연산을 처리하는 프로세서와, 상기 프로세서에 의해 실행되는 인스트럭션을 저장하는 메모리를 포함한다.
상기 프로세서는, 상기 분산 전략에 따라 상기 뉴럴 네트워크의 레이어에 대한 상기 제1 연산 비용에 포함된 연산 시간을 획득하고, 상기 분산 전략에 따라 상기 제1 연산 비용에 포함된 전환 시간을 획득할 수 있다.
상기 프로세서는, 상기 연산 시간에 기초하여 노드(node)를 생성하고, 상기 전환 시간에 기초하여 상기 노드 사이를 연결하는 엣지(edge)를 생성할 수 있다.
상기 프로세서는, 상기 연산 시간을 성분으로 갖는 벡터로 상기 노드를 생성할 수 있다.
상기 프로세서는, 상기 전환 시간을 성분으로 갖는 인접 행렬을 생성함으로써 상기 엣지를 생성할 수 있다.
상기 프로세서는, 상기 그래프에 포함된 복수의 노드에 대응하는 복수의 벡터 및 상기 복수의 노드를 연결하는 엣지에 대응하는 인접 행렬에 기초하여 상기 노드를 병합할 수 있다.
상기 프로세서는, 상기 복수의 벡터 및 상기 인접 행렬에 기초하여 상기 복수의 노드에 포함된 제1 노드로부터 상기 복수의 노드에 포함된 제2 노드까지의 연산에 요구되는 제2 연산 비용을 계산하고, 상기 제2 연산 비용에 기초하여 상기 제1 노드 및 상기 제2 노드를 병합할 수 있다.
상기 프로세서는, 상기 분산 전략에 기초하여 상기 제1 노드에 대응하는 벡터의 성분, 상기 제2 노드에 대응하는 벡터의 성분 및 상기 인접 행렬의 성분의 합을 계산할 수 있다.
상기 프로세서는, 상기 제2 연산 비용이 최소가 되도록 상기 제1 노드 및 상기 제2 노드를 병합할 수 있다.
상기 분산 전략은, 상기 연산 장치의 수 및 상기 뉴럴 네트워크에 입력되는 입력의 분할 방법에 기초하여 결정될 수 있다.
도 1은 일 실시예에 따른 뉴럴 네트워크 모델의 분산 처리 장치의 개략적인 블록도를 나타낸다.
도 2a는 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치가 수행하는 분산 처리의 예를 나타낸다.
도 2b는 분산 처리 장치가 입력을 분할하는 방법의 예를 나타낸다.
도 3은 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치가 생성한 그래프의 일부를 나타낸다.
도 4는 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치가 그래프에 대한 리덕션 연산을 수행하는 동작을 나타낸다.
도 5a는 디그리가 3 이상인 경우 리덕션을 수행하기 전의 그래프를 나타낸다.
도 5b는 디그리가 3 이상인 경우, 첫 번째 차원에 대한 비용을 계산하는 과정을 나타낸다.
도 5c는 디그리가 3 이상인 경우, 두 번째 차원에 대한 비용을 계산하는 과정을 나타낸다.
도 5d는 디그리가 3 이상인 경우, 리덕션이 수행된 이후의 그래프를 나타낸다.
도 6은 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치가 리덕션 연산을 수행하는 동작의 순서도를 나타낸다.
도 7은 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치의 동작의 순서도를 나타낸다.
이하, 이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
제1 또는 제2등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해서 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 실시예의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 일 실시예에 따른 뉴럴 네트워크 모델의 분산 처리 장치의 개략적인 블록도를 나타낸다.
도 1을 참조하면, 뉴럴 네트워크 모델의 분산 처리 장치(10)는 데이터를 처리할 수 있다. 뉴럴 네트워크 모델의 분산 처리 장치(10)는 뉴럴 네트워크를 통해 추론을 수행할 수 있다.
데이터는 이미지, 문자, 숫자 및 소리를 포함할 수 있다. 또한, 입력 데이터는 뉴럴 네트워크 모델을 포함할 수 있다.
뉴럴 네트워크 모델의 분산 처리 장치(10)는 복수의 연산 장치(operation device)를 이용하여 뉴럴 네트워크 연산을 수행할 수 있다. 뉴럴 네트워크 모델의 분산 처리 장치(10)는 복수의 연산 장치에 뉴럴 네트워크 연산을 분산시킴으로써 추론 속도를 향상시킬 수 있다.
뉴럴 네트워크(또는 인공 신경망)는 기계학습과 인지과학에서 생물학의 신경을 모방한 통계학적 학습 알고리즘을 포함할 수 있다. 뉴럴 네트워크는 시냅스의 결합으로 네트워크를 형성한 인공 뉴런(노드)이 학습을 통해 시냅스의 결합 세기를 변화시켜, 문제 해결 능력을 가지는 모델 전반을 의미할 수 있다.
뉴럴 네트워크는 심층 뉴럴 네트워크 (Deep Neural Network)를 포함할 수 있다. 뉴럴 네트워크는 CNN(Convolutional Neural Network), RNN(Recurrent Neural Network), 퍼셉트론(perceptron), FF(Feed Forward), RBF(Radial Basis Network), DFF(Deep Feed Forward), LSTM(Long Short Term Memory), GRU(Gated Recurrent Unit), AE(Auto Encoder), VAE(Variational Auto Encoder), DAE(Denoising Auto Encoder), SAE(Sparse Auto Encoder), MC(Markov Chain), HN(Hopfield Network), BM(Boltzmann Machine), RBM(Restricted Boltzmann Machine), DBN(Depp Belief Network), DCN(Deep Convolutional Network), DN(Deconvolutional Network), DCIGN(Deep Convolutional Inverse Graphics Network), GAN(Generative Adversarial Network), LSM(Liquid State Machine), ELM(Extreme Learning Machine), ESN(Echo State Network), DRN(Deep Residual Network), DNC(Differentiable Neural Computer), NTM(Neural Turning Machine), CN(Capsule Network), KN(Kohonen Network) 및 AN(Attention Network)를 포함할 수 있다.
뉴럴 네트워크 모델의 분산 처리 장치(10)는 뉴럴 네트워크의 연산을 분산하여 복수의 연산 장치에서 병렬적으로 연산을 수행함으로써 추론 속도를 향상시킬 수 있다.
복수의 연산 장치는 복수의 프로세서 또는 복수의 코어를 포함할 수 있다.
뉴럴 네트워크 모델의 분산 처리 장치(10)는 매니 코어 구조의 가속기(accelerator)를 활용하는 시스템에 사용될 수 있고, 딥러닝 네트워크의 분산 처리 및/또는 병렬 처리를 위한 프레임워크에 적용될 수 있다.
뉴럴 네트워크 모델의 분산 처리 장치(10)는 실시간으로 데이터를 추론하는 시스템 또는 자원이 충분한 대규모 클라우드 및 데이터 센터에서의 추론에 활용될 수 있다.
뉴럴 네트워크 모델의 분산 처리 장치(10)는 데이터를 복수의 연산 장치에서 분산 처리하는 데이터 병렬화(data parallelism)s를 수행할 수 있고, 뉴럴 네트워크 모델을 복수의 연산 장치에서 분산 처리하는 모델 병렬화(model parallelism)를 수행할 수 있다.
모델 병렬화(Model Parallelism)는 뉴럴 네트워크 모델(Neural Network Model)을 나누어 추론 혹은 학습 결과를 빠르게 하는 방법을 의미할 수 있다.
뉴럴 네트워크 모델의 분산 처리 장치(10)는 뉴럴 네트워크의 모델을 나누어 서로 다른 연산 장치 또는 노드에 배치하고 주어진 입력에 대해 파티션(partition)된 모델을 통해 각자의 연산을 처리하게 할 수 있다.
모델 병렬화는 복수의 연산 장치에서 점유하는 메모리가 단일 디바이스에서 사용하는 것에 비하여 적기 때문에 리소스(resource) 측면에서 이점을 가질 수 있다.
하지만, 종래의 모델 병렬화 방식은 통신 오버헤드(communication overhead)로 인한 높은 지연시간(high latency), 디바이스의 자원 활용(utilization)의 문제를 가질 수 있다.
뉴럴 네트워크 모델의 분산 처리 장치(10)는 크게 두 가지 방식을 모델을 나눌 수 있다. 첫 번째로, 뉴럴 네트워크 모델의 분산 처리 장치(10)는 모델을 구성하고 있는 레이어를 나누는 레이어 간 병렬화(inter-layer parallelism)을 수행할 수 있다.
두 번째로, 뉴럴 네트워크 모델의 분산 처리 장치(10)는 레이어 자체를 나누어 처리하는 레이어 내 병렬화(intra-layer parallelism)을 수행할 수 있다.
레이어 간 병렬화의 경우 한 개의 연산 장치에서 다른 연산 장치의 결과 값을 기다리는 동안은 대기(idle) 상태가 되기 때문에 파이프라인(pipelining) 방식과 함께 사용될 수 있다.
레이어 내 병렬화는 입력 이미지(input feature map)의 채널(channel), 높이(Height), 너비(Width)를 기준으로 레이어를 분할하는 방법을 포함할 수 있다. 이 때, 뉴럴 네트워크 모델의 분산 처리 장치(10)는 동시에 여러 가지 방향으로(예를 들어, 채널, 높이 및 너비 중 둘 이상에 대하여) 분할을 수행할 수 있다.
뉴럴 네트워크 모델의 분산 처리 장치(10)는 가중치 또한 입력 이미지와 계산되는 부분을 함께 분할할 수 있다. 이 때, 분할된 입력과 가중치는 각 연산 장치에서 계산되고 하나의 출력 특징맵(output feature map)으로 합쳐질 수 있다.
뉴럴 네트워크 모델의 레이어들은 각자의 특성을 가지고 있기 때문에 분할하는 방향에 따라 성능이 달라질 수 있다. 예를 들어, 하나의 레이어에서는 채널을 기준으로 분할하는 것이 성능이 가장 우수할 수 있고, 다른 레이어에서는 높이를 기준으로 분할하는 것이 높은 성능을 나타낼 수 있다.
뉴럴 네트워크 모델의 분산 처리 장치(10)는 프로세서(200) 및 메모리(300)를 포함한다. 뉴럴 네트워크 모델의 분산 처리 장치(10)는 수신기(100)를 포함할 수 있다.
수신기(100)는 데이터를 수신할 수 있다. 수신기(100)는 프로세서(200) 또는 메모리(300)로부터 데이터를 수신할 수도 있다.
프로세서(200)는 메모리(300)에 저장된 데이터를 처리할 수 있다. 프로세서(200)는 메모리(300)에 저장된 컴퓨터로 읽을 수 있는 코드(예를 들어, 소프트웨어) 및 프로세서(200)에 의해 유발된 인스트럭션(instruction)들을 실행할 수 있다.
"프로세서(200)"는 목적하는 동작들(desired operations)을 실행시키기 위한 물리적인 구조를 갖는 회로를 가지는 하드웨어로 구현된 데이터 처리 장치일 수 있다. 예를 들어, 목적하는 동작들은 프로그램에 포함된 코드(code) 또는 인스트럭션들(instructions)을 포함할 수 있다.
예를 들어, 하드웨어로 구현된 데이터 처리 장치는 마이크로프로세서(microprocessor), 중앙 처리 장치(central processing unit), 프로세서 코어(processor core), 멀티-코어 프로세서(multi-core processor), 멀티프로세서(multiprocessor), ASIC(Application-Specific Integrated Circuit), FPGA(Field Programmable Gate Array)를 포함할 수 있다.
프로세서(200)는 복수의 연산 장치에 기초한 분산 전략에 따라 뉴럴 네트워크의 제1 연산 비용을 획득할 수 있다. 제1 연산 비용은 연산 시간 및 전환 비용을 포함할 수 있다.
프로세서(200)는 분산 전략에 따라 뉴럴 네트워크의 레이어에 대한 제1 연산 비용에 포함된 연산 시간을 획득할 수 있다. 다시 말해, 연산 시간은 분산 전략에 따라 상이할 수 있다.
분산 전략은 복수의 연산 장치에 뉴럴 네트워크의 연산을 어떻게 분산시킬 것인지에 대한 전략을 포함할 수 있다. 분산 전략은은 연산 장치의 수 및 뉴럴 네트워크에 입력되는 입력의 분할 방법에 기초하여 결정될 수 있다.
분할 방법은 채널(channel) 분할, 높이(height) 분할 및 너비(width) 분할 중 적어도 하나의 방법을 포함할 수 있다.
분산 전략은 도 2를 참조하여 보다 상세하게 설명한다.
프로세서(200)는 분산 전략에 따라 제1 연산 비용에 포함된 전환 시간을 획득할 수 있다. 전환 시간은 하나의 연산 장치로부터 다른 연산 장치로 데이터를 전송하는데 걸리는 시간 또는 하나의 레이어에 대응하는 연산으로부터 다른 레이어에 대응하는 연산을 위해 데이터를 전송하는데 걸리는 시간을 포함할 수 있다.
프로세서(200)는 제1 연산 비용에 기초하여 뉴럴 네트워크에 대응하는 그래프를 생성할 수 있다. 그래프는 복수의 연산 장치에서 수행되는 뉴럴 네트워크 연산을 노드(node) 및 엣지(edge)로 도식화한 자료를 포함할 수 있다. 예를 들어, 그래프는 DAG(Directed Acyclic Graph) 또는 가중(weighted) DAG를 포함할 수 있다.
프로세서(200)는 연산 시간에 기초하여 노드(node)를 생성할 수 있다. 프로세서(200)는 연산 시간을 성분으로 갖는 벡터로 노드를 생성할 수 있다.
프로세서(200)는 전환 시간에 기초하여 상기 노드 사이를 연결하는 엣지(edge)를 생성할 수 있다. 프로세서(200)는 전환 시간을 성분으로 갖는 인접 행렬을 생성함으로써 엣지를 생성할 수 있다.
예를 들어, 노드는 뉴럴 네트워크의 입력으로부터 출력까지의 레이어 및/또는 레이어의 연산을 수행하는 연산 장치에 대응하는 연산 비용으로 나타낼 수 있다. 엣지는 하나의 노드와 다른 노드 사이를 연결하여, 노드 사이의 전환 시간에 대응하는 인접 행렬로 나타낼 수 있다.
그래프의 생성 과정은 도 2를 참조하여 상세하게 설명한다.
프로세서(200)는 그래프에 대하여 리덕션(reduction) 연산을 수행할 수 있다. 리던션은 복수의 노드의 병합 과정을 포함할 수 있다.
프로세서(200)는 그래프에 포함된 복수의 노드에 대응하는 복수의 벡터 및 상기 복수의 노드를 연결하는 엣지에 대응하는 인접 행렬에 기초하여 상기 노드를 병합할 수 있다.
프로세서(200)는 복수의 벡터 및 인접 행렬에 기초하여 복수의 노드에 포함된 제1 노드로부터 복수의 노드에 포함된 제2 노드까지의 연산에 요구되는 제2 연산 비용을 계산할 수 있다.
제2 연산 비용은 리덕션 연산을 위한 연산 비용을 의미할 수 있다. 제2 연산 비용은 제1 노드로부터 제2 노드까지의 연산을 진행하는데 필요한 연산 시간 및 전환 비용을 고려한 노드 병합을 위한 비용을 의미할 수 있다.
프로세서(200)는 분산 전략에 기초하여 제1 노드에 대응하는 벡터의 성분, 제2 노드에 대응하는 벡터의 성분 및 인접 행렬의 성분의 합을 계산함으로써 제2 연산 비용을 계산할 수 있다.
프로세서(200)는 제2 연산 비용에 기초하여 제1 노드 및 제2 노드를 병합할 수 있다. 프로세서(200)는 제2 연산 비용이 최소가 되도록 제1 노드 및 상기 제2 노드를 병합할 수 있다.
프로세서(200)는 리덕션 연산이 수행된 그래프에 기초하여 뉴럴 네트워크를 통해 연산을 처리할 수 있다. 즉, 프로세서(200)는 리덕션 연산이 수행된 그래프를 분산 전략으로 이용함으로써 뉴럴 네트워크 연산을 수행할 수 있다.
메모리(300)는 프로세서(200)에 의해 실행가능한(또는 실행되는) 인스트럭션들(또는 프로그램)을 저장할 수 있다. 예를 들어, 인스트럭션들은 프로세서(200)의 동작 및/또는 프로세서(200)의 각 구성의 동작을 실행하기 위한 인스트럭션들을 포함할 수 있다.
메모리(300)는 휘발성 메모리 장치 또는 불휘발성 메모리 장치로 구현될 수 있다.
휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)으로 구현될 수 있다.
불휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque(STT)-MRAM), Conductive Bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM(RRAM)), 나노 튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM(PoRAM)), 나노 부유 게이트 메모리(Nano Floating Gate Memory(NFGM)), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리 소자(Molecular Eelectronic Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.
이하에서, 도 2a 내지 도 5d를 참조하여, 프로세서(200)가 그래프를 생성하는 과정과 리덕션 연산을 수행하는 과정에 대하여 자세하게 설명한다.
도 2a는 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치가 수행하는 분산 처리의 예를 나타내고, 도 2b는 분산 처리 장치가 입력을 분할하는 방법의 예를 나타내고, 도 3은 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치가 생성한 그래프의 일부를 나타낸다.
도 2a 내지 도 3을 참조하면, 프로세서(200)는 다양한 디바이스 리소스가 준비된 환경에서, 하나의 뉴럴 네트워크 레이어를 빠르게 처리하기 위해 적용할 분산 전략을 찾는 대신 모든 레이어들의 분산 전략을 고려하여 전체 네트워크를 실행하기 위한 비용을 계산하고, 가장 작은 비용이 소요되는 분산 전략의 조합을 결정할 수 있다.
프로세서(200)는 뉴럴 네트워크의 레이어들과 각 레이어의 연산을 수행하는 복수의 연산 장치의 조합을 결정함으로써 연산 비용이 최소가 되는 분산 전략을 생성할 수 있다.
이를 위해, 프로세서(200)는 뉴럴 네트워크의 레이어에 대응하는 연산과 이를 수행하는 복수의 연산 장치에 관한 그래프를 생성할 수 있다.
도 2a는 분산 전략을 설명하기 위한 예를 나타낼 수 있다. 도 2의 예시에서, 뉴럴 네트워크는 레이어 1 및 레이어 2를 포함할 수 있다. 분산 전략은 복수의 병렬 처리 방법을 포함할 수 있다. 도 2의 예시에서 복수의 병렬 처리 방법에 의해 각 레이어의 연산이 수행될 수 있다.
병렬 처리 방법은 레이어의 분할 방법과 분할된 레이어에 대응하는 연산을 수행하는 복수의 연산 장치의 조합을 포함할 수 있다.
프로세서(200)는 복수의 연산 장치에 따른 분산 전략의 조합은 다음과 같이 획득할 수 있다. 예를 들어, 현재 입력이 하나의 연산 장치에 존재하고, 총 n개의 연산 장치를 이용할 수 있는 경우에, 프로세서(200)는 입력을 분산시키지 않거나, 현재 입력이 존재하는 연산 장치를 제외한 나머지 n-1 개의 연산 장치를 이용하여 연산을 수행하는 전략의 조합을 생성할 수 있다.
복수의 연산 장치에 연산을 분산시키는 경우, 프로세서(200)는 입력을 채널, 높이 및 너비 방향 중 적어도 하나의 방향으로 분할하여 분산시킬 수 있다.
도 2b의 예시는 입력을 채널, 높이 너비 방향으로 나누는 경우의 예를 나타낼 수 있다.
n 개의 연산 장치가 존재하고, 이에 대한 분산 전략의 조합의 수는 수학식 1과 같이 나타낼 수 있다.
Figure pat00001
예를 들어, 3개의 연산 장치를 활용하는 경우, 3개의 연산 장치 중에서 3개를 고르는 방법의 수는
Figure pat00002
이고, 레이어를 분할하는 방법은 채널, 높이 및 너비의 3가지 이므로,
Figure pat00003
과 3을 곱하여 3 개의 연산 장치를 활용하는 분산 전략의 조합의 수를 계산할 수 있다.
3개의 디바이스 중 2개를 고르는 방법의 수는
Figure pat00004
이고, 프로세서(200)는 레이어를 분할하는 방법의 수인 3과
Figure pat00005
를 곱하여 2 개의 연산 장치를 활용하는 분산 전략의 수를 계산할 수 있다.
3개의 디바이스 중 1개를 이용하는 경우는 분산을 수행하지 않으므로 디바이스의 수에 대응하는 경우의 수만 존재할 수 있다. 프로세서(200)는 상술한 경우의 수를 모두 더함으로써 전체 분산 전략의 수 및 각 분산 전략을 획득할 수 있다.
프로세서(200)는 분산 전략의 조합의 수를 계산하고, 각각의 분산 전략 사이의 전환 시간을 계산할 수 있다. 프로세서(200)는 데이터 변환 시간과 네트워크 이동 시간을 고려하여 전환 시간을 인접 행렬(adjacency matrix)을 생성할 수 있다.
프로세서(200)는 뉴럴 네트워크의 최적의 비용을 찾기 위해서 오프라인 상에서 각 레이어마다 적용 가능한 분산 전략을 사용하여 연산을 수행했을 때, 발생하는 연산 시간과 분산 전략으로 인해 발생하는 전환 시간을 모두 계산하여 벡터 및/또는 행렬(예를 들어, 인접 행렬)의 형태로 획득할 수 있다.
프로세서(200)는 획득한 인접 행렬을 이용하여 PBQP(Partitioned Boolean Quadratic Problem) 문제를 해결함으로써 뉴럴 네트워크가 최소의 비용으로 실행될 수 있는 최적의 분산 전략을 결정할 수 있다.
PBQP 문제는 수학식 2 내지 4와 같이 정의될 수 있다.
Figure pat00006
Figure pat00007
Figure pat00008
여기서,
Figure pat00009
는 원 핫 벡터(one-hot vector)를 의미하고,
Figure pat00010
는 i 노드와 j 노드를 잇는 인접 행렬을 의미하고,
Figure pat00011
는 i 노드의 비용 엔트리를 의미할 수 있다.
도 2a의 예시에서, 레이어 1의 연산을 병렬 처리 방법 A로 수행했을 경우 연산 시간은 8us이고, 병렬 처리 방법 B로 수행했을 경우 연산 시간은 6us이고, 병렬처리 방법 C로 수행했을 경우 연산 시간은 10us일 수 있다.
레이어 2의 연산을 병렬 처리 방법 A, B 및 C로 수행하는 경우 각각의 연산 시간은 17us, 19us 및 14us 일 수 있다.
이 때, 프로세서(200)는 전환 시간을 도 2의 왼쪽 위에 위치한 인접 행렬로 나타낼 수 있다. 레이어 1에서 레이어 2로 연산을 진행할 때, 각각의 병렬 처리 방법에 대하여 필요한 전환시간을 행렬로 나타낼 수 있다.
예를 들어, 레이어 1의 병렬 처리 방법 A에서 레이어 2의 병렬 처리 방법 A로 연산을 진행할 경우 전환 시간은 1us 일 수 있고, 프로세서(200)는 인접 행렬의 (1, 1)성분을 1로 결정할 수 있다.
이와 마찬가지로, 프로세서(200)는 나머지 경우에 대한 전환 시간을 획득하여 인접 행렬을 생성할 수 있다.
프로세서(200)는 도 2의 분산 전략에 따른 뉴럴 네트워크의 연산으로부터 도 3의 예시와 같이 그래프를 생성할 수 있다.
프로세서(200)는 연산 시간을 성분으로 갖는 벡터로 노드를 생성할 수 있다. 예를 들어, 프로세서(200)는 도 2의 레이어 1의 연산 시간을 이용하여 벡터로 구성된 노드를 생성할 수 있다. 도 2의 레이어 1에 대응되는 노드(310)의 벡터는 (8, 6, 10)과 같이 나타낼 수 있고, 레이어 2에 대응되는 노드(330)의 벡터는 (17, 19, 14)와 같이 나타낼 수 있다.
프로세서(200)는 전환 시간을 성분으로 갖는 인접 행렬을 생성함으로써 엣지를 생성할 수 있다. 예를 들어, 도 3에서 각 노드를 연결하는 엣지는 인접 행렬(350)을 이용하여 나타낼 수 있다.
도 4는 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치가 그래프에 대한 리덕션 연산을 수행하는 동작을 나타낸다.
도 4를 참조하면, 프로세서(200)는 생성한 그래프에 대하여 리덕션 연산을 수행할 수 있다. 프로세서(200)는 PBQB 문제 해결 방식을 이용하여 리덕션 연산을 수행할 수 있다.
도 4의 예시에서, 제1 레이어에서 제1 병렬 처리 방법 및 제2 병렬 처리 방법으로 연산을 수행할 경우 각각 2us, 3us의 연산 시간을 소모하고, 제2 레이어에서 제1 병렬 처리 방법 및 제2 병렬 처리 방법으로 연산을 수행할 경우 각각 2us, 0us의 연산 시간을 소모할 수 있다.
프로세서(200)는 제1 레이어에 대응하는 연산 비용에 기초하여 벡터 (2, 3)로 제1 노드(410)를 생성하고, 제2 레이어에 대응하는 연산 비용에 기초하여 벡터 (2, 0)으로 제2 노드(430)를 생성할 수 있다.
프로세서(200)는 제1 레이어로부터 제2 레이어까지의 전환 시간에 기초하여 인접 행렬(450)을 생성할 수 있다.
프로세서(200)는 복수의 벡터 및 인접 행렬(450)에 기초하여 제1 노드(410)로부터 제2 노드(430)까지의 연산에 요구되는 제2 연산 비용을 계산할 수 있다. 제2 연산 비용은 노드 및 인접 행렬의 차원(또는 크기)에 따라 복수의 값을 가질 수 있다.
프로세서(200)는 제2 연산 비용에 기초하여 제1 노드(410) 및 제2 노드(430)를 병합할 수 있다. 프로세서(200)는 분산 전략에 기초하여 제1 노드(410)에 대응하는 벡터의 성분, 제2 노드(430)에 대응하는 벡터의 성분 및 인접 행렬(450)의 성분의 합을 계산할 수 있다.
도 4의 예시에서, 제1 레이어에서 제1 병렬 처리 방법으로 연산을 수행하고, 제2 레이어에서 제1 병렬 처리 방법으로 연산을 수행하는 경우, 제2 연산 비용은 제1 레이어의 연산 시간, 제2 레이어의 연산 시간 및 전환 비용의 합일 수 있다. 제1 레이어에서 제1 병렬 처리 방법으로 연산을 수행하고, 제2 레이어에서 제1 병렬 처리 방법으로 연산을 수행하는 경우의 제2 연산 비용은 2+2+2 = 6us일 수 있다.
제1 레이어에서 제1 병렬 처리 방법으로 연산을 수행하고, 제2 레이어에서 제2 병렬 처리 방법으로 연산을 수행하는 경우, 제2 연산 비용은 2+1+0=3us일 수 있다.
제1 레이어에서 제2 병렬 처리 방법으로 연산을 수행하고, 제2 레이어에서 제1 병렬 처리 방법으로 연산을 수행하는 경우, 제2 연산 비용은 3+1+2=6us일 수 있다.
제1 레이어에서 제2 병렬 처리 방법으로 연산을 수행하고, 제2 레이어에서 제2 병렬 처리 방법으로 연산을 수행하는 경우, 제2 연산 비용은 3+4+0=7us일 수 있다.
프로세서(200)는 제2 연산 비용이 최소가 되도록 제1 노드(410) 및 제2 노드(430)를 병합할 수 있다. 프로세서(200)는 제1 노드(410)에서 제1 병렬 처리 방법을 수행하는 경우 제2 연산 비용인 6us, 3us 중에서 최소 비용을 갖는 3us에 대응하는 연산 전략을 분산 전략으로 결정할 수 있다.
상술한 바와 같이, 3us에 대응하는 연산 전략은 제1 레이어에서 제1 병렬 처리 방법을 수행하고, 제2 레이어에서 제2 병렬 처리 방법을 수행하는 전략일 수 있다.
프로세서(200)는 제1 노드(410)에서 제2 병렬 처리 방법을 수행하는 경우, 제2 연산 비용인 6us, 7us 중에서 최소 비용인 6us에 대응하는 연산 전략을 분산 전략으로 결정할 수 있다.
상술한 바와 같이, 6us에 대응하는 연산 전략은 제1 레이어에서 제2 병렬 처리 방법을 수행하고, 제2 레이어에서 제1 병렬 처리 방법을 수행하는 전략일 수 있다.
프로세서(200)는 위에서 설명한 분산 전략을 이용하도록 제1 노드(410) 및 제2 노드(430)를 병합하여 제3 노드(470)를 생성할 수 있다. 제3 노드(470)는 제2 연산 비용이 최소가 되도록 생성되어 (3, 6)의 연산 시간을 가질 수 있다.
프로세서(200)는 결정한 분산 전략을 메모리(300)에 저장할 수 있다.
도 5a는 디그리가 3 이상인 경우 리덕션을 수행하기 전의 그래프를 나타내고, 도 5b는 디그리가 3 이상인 경우, 첫 번째 차원에 대한 비용을 계산하는 과정을 나타낸다.
도 5c는 디그리가 3 이상인 경우, 두 번째 차원에 대한 비용을 계산하는 과정을 나타내고, 도 5d는 디그리가 3 이상인 경우, 리덕션이 수행된 이후의 그래프를 나타낸다.
도 5a 내지 도 5d를 참조하면, 프로세서(200)는 그래프에 대하여 리덕션 연산을 수행할 수 있다. 프로세서(200)는 노드의 디그리(degree)에 따라 상이한 리덕션을 수행할 수 있다. 예를 들어, 프로세서(200)는 디그리가 3 이상인 노드와 3 미만인 노드에 대하여 상이한 방법으로 리덕션을 수행할 수 있다.
디그리는 노드에 연결된 엣지의 수를 의미할 수 있다. 동일한 방법으로 리덕션을 수행할 수 있다.
디그리가 0일 경우의 리덕션을 R0 리덕션이라고 지칭하고, 디그리가 1, 2인 경우를 각각 R1 리덕션, R2 리덕션이라고 명명할 수 있다. R0, R1, R2 리덕션은 최적 리덕션(optimal reduction)으로 리덕션 결과가 항상 최소 비용을 만족시킬 수 있다.
디그리가 3 미만인 경우, 프로세서(200)는 도 4에서 설명한 것과 동일한 방법으로 리덕션을 수행할 수 있다.
프로세서(200)는 디그리가 3 이상인 경우 휴리스틱 리덕션(heuristic reduction)을 수행할 수 있다. 디그리가 3 이상인 경우의 리덕션을 RN 리덕션이라고 지칭할 수 있다.
휴리스틱 리덕션은 항상 최소 비용을 만족시키지 못할 수 있으나, 대부분의 선형 시간 내에 리덕션을 수행할 수 있다.
도 5a는 프로세서(200)가 리덕션을 수행하기 전의 그래프의 상태를 나타낼 수 있다. 도 5a의 예시에서, 노드(590)의 디그리는 4일 수 있다.
만약, 프로세서(200)가 노드(590)에서 첫 번째 차원(dimension)인 1를 선택할 경우를 가정하면, 도 5b와 같이 다른 노드들(510, 530, 550, 570)의 연산을 고려한 총 연산 비용은 37로 계산될 수 있다. 이 때, 프로세서(200)는 도 5b의 음영 처리된 비용을 모두 더함으로써 계산될 수 있다.
만약, 프로세서(200)가 노드(590)에서 두 번째 차원(dimension)인 3을 선택할 경우를 가정하면, 도 5c와 같이 다른 노드들(510, 530, 550, 570)의 연산을 고려한 총 연산 비용은 35로 계산될 수 있다. 이 때, 두 번째 차원을 선택한 경우의 비용은 도 5c의 음영 처리된 비용을 모두 더함으로써 계산될 수 있다.
첫 번째 차원과 두 번째 차원의 계산결과를 고려하여, 프로세서(200)는 두 번째 차원을 이용하는 연산을 선택할 수 있다. 프로세서(200)는 두 번째 차원을 이용한 연산을 이용하도록 노드(590)에 대하여 리덕션을 수행할 수 있다. 리덕션 결과 생성된 그래프는 도 5d와 같을 수 있다.
도 6은 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치가 리덕션 연산을 수행하는 동작의 순서도를 나타낸다.
도 6을 참조하면, 프로세서(200)는 뉴럴 네트워크 모델을 입력 받을 수 있다. 뉴럴 네트워크의 모델은 DNN(Deep Neural Network)을 포함할 수 있다.
프로세서(200)는 뉴럴 네트워크의 연산 비용을 획득할 수 있다(610). 연산 비용은 분산 전략에 따른 레이어의 연산 시간(또는, 실행 시간) 및 분산 전략에 따른 전환 시간을 포함할 수 있다.
프로세서(200)는 이용할 수 있는 복수의 연산 장치와 분할 방법의 조합을 통해 뉴럴 네트워크의 비용을 획득할 수 있다. 프로세서(200)는 계산할 수 있는 분산 전략의 경우의 수와 분산 전략 간의 전환 시간을 나타낸 인접 행렬을 획득할 수 있다.
프로세서(200)는 뉴럴 네트워크의 레이어를 다양한 분산 전략으로 실행시킴으로써 연산 비용을 획득할 수 있다. 프로세서(200)는 연산 시간 및 전환 시간을 이전에 측정되었던 기록에 기초하여 유추할 수도 있다.
프로세서(200)는 획득한 연산 비용(예를 들어, 제1 연산 비용)에 기초하여 뉴럴 네트워크에 대응하는 그래프를 생성할 수 있다(630). 예를 들어, 프로세서(200)는 뉴럴 네트워크를 연산 비용을 이용하여 DAG로 모델링할 수 있다.
프로세서(200)는 뉴럴 네트워크의 레이어에 대응하는 노드로 구성하고, 그 비용은 벡터로 나타낼 수 있다. 프로세서(200)는 노드 사이의 엣지를 인접 행렬로 나타낼 수 있다.
프로세서(200)는 그래프의 모든 노드를 순회할 수 있다(650). 프로세서(200)는 모든 노드를 순회 하면서 리덕션 연산을 수행할 수 있다(670). 프로세서(200)가 리덕션을 수행하는 과정은 도 4 내지 도 5d에서 설명한 것과 동일하다.
프로세서(200)는 노드의 디그리(degree)가 3 이상인지를 판단할 수 있다(671). 디그리는 노드에 연결된 엣지의 수를 의미할 수 있다.
노드의 디그리가 3 이상인 경우, 프로세서(200)는 노드 순회가 완료되었지 여부를 판단할 수 있다(673).
프로세서(200)는 모든 노드에 대한 순회가 이루어지지 않고, 노드의 디그리가 2 이하인 경우, 리덕션 연산을 수행할 수 있다(675).
프로세서(200)는 모든 노드에 대한 순회가 완료된 경우, 디그리가 3인 노드를 계산할 수 있다(677). 뉴럴 네트워크의 경우 디그리가 2 이하로 이루어진 레이어 연결이 많기 때문에 리덕션 연산 시간은 선형에 가까울 수 있다.
모든 노드에 대하여 리덕션 연산을 수행한 후, 프로세서(200)는 최소 연산 시간을 달성하기 위한 레이어 별 분산 전략을 선택할 수 있다(690). 최소의 연산 시간을 결정하는 동작은 도 4에서 설명한 것과 동일할 수 있다.
프로세서(200)는 모든 노드에 대하여 리덕션 연산을 수행하여 여러 분산 전략 중에서 연산 비용이 최소가 되는 최적의 분산 전략을 선택하여 뉴럴 네트워크의 연산을 수행할 수 있다.
그래프의 생성, 리덕션 연산을 포함한 분산 전략의 결정 과정은 오프라인으로 수행될 수 있다.
도 7은 도 1에 도시된 뉴럴 네트워크 모델의 분산 처리 장치의 동작의 순서도를 나타낸다.
도 7을 참조하면, 프로세서(200)는 복수의 연산 장치에 기초한 분산 전략에 따라 뉴럴 네트워크의 제1 연산 비용을 획득할 수 있다(710).
프로세서(200)는 분산 전략에 따라 뉴럴 네트워크의 레이어에 대한 제1 연산 비용에 포함된 연산 시간을 획득할 수 있다. 프로세서(200)는 분산 전략에 따라 제1 연산 비용에 포함된 전환 시간을 획득할 수 있다.
분산 전략은 연산 장치의 수 및 뉴럴 네트워크에 입력되는 입력의 분할 방법에 기초하여 결정될 수 있다.
프로세서(200)는 제1 연산 비용에 기초하여 뉴럴 네트워크에 대응하는 그래프를 생성할 수 있다(730). 프로세서(200)는 뉴럴 네트워크에 포함됨 연산 시간에 기초하여 노드(node)를 생성할 수 있다. 프로세서(200)는 전환 시간에 기초하여 노드 사이를 연결하는 엣지(edge)를 생성할 수 있다.
프로세서(200)는 연산 시간을 성분으로 갖는 벡터로 노드를 생성할 수 있다. 프로세서(200)는 전환 시간을 성분으로 갖는 인접 행렬을 생성함으로써 엣지를 생성할 수 있다.
프로세서(200)는 그래프에 대하여 리덕션을 수행할 수 있다(750). 프로세서(200)는 그래프에 포함된 복수의 노드에 대응하는 복수의 벡터 및 복수의 노드를 연결하는 엣지에 대응하는 인접 행렬에 기초하여 노드를 병합할 수 있다.
프로세서(200)는 복수의 벡터 및 인접 행렬에 기초하여 복수의 노드에 포함된 제1 노드로부터 복수의 노드에 포함된 제2 노드까지의 연산에 요구되는 제2 연산 비용을 계산할 수 있다.
프로세서(200)는 분산 전략에 기초하여 제1 노드에 대응하는 벡터의 성분, 제2 노드에 대응하는 벡터의 성분 및 인접 행렬의 성분의 합을 계산함으로써 제2 연산 비용을 계산할 수 있다.
프로세서(200)는 제2 연산 비용에 기초하여 제1 노드 및 제2 노드를 병합할 수 있다. 프로세서(200)는 제2 연산 비용이 최소가 되도록 제1 노드 및 제2 노드를 병합할 수 있다.
프로세서(200)는 리덕션이 수행된 그래프에 기초하여 뉴럴 네트워크를 통해 연산을 처리할 수 있다(770).
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (20)

  1. 복수의 연산 장치에 기초한 분산 전략에 따라 뉴럴 네트워크의 제1 연산 비용을 획득하는 단계;
    상기 제1 연산 비용에 기초하여 상기 뉴럴 네트워크에 대응하는 그래프를 생성하는 단계;
    상기 그래프에 대하여 리덕션(reduction) 연산을 수행하는 단계; 및
    리덕션 연산이 수행된 그래프에 기초하여 상기 뉴럴 네트워크에 포함된 연산을 처리하는 단계
    를 포함하는 뉴럴 네트워크 모델의 분산 처리 방법.
  2. 제1항에 있어서,
    상기 획득하는 단계는,
    상기 분산 전략에 따라 상기 뉴럴 네트워크의 레이어에 대한 상기 제1 연산 비용에 포함된 연산 시간을 획득하는 단계; 및
    상기 분산 전략에 따라 상기 제1 연산 비용에 포함된 전환 시간을 획득하는 단계
    를 포함하는 뉴럴 네트워크 모델의 분산 처리 방법.
  3. 제2항에 있어서,
    상기 그래프를 생성하는 단계는,
    상기 연산 시간에 기초하여 노드(node)를 생성하는 단계; 및
    상기 전환 시간에 기초하여 상기 노드 사이를 연결하는 엣지(edge)를 생성하는 단계
    를 포함하는 뉴럴 네트워크 모델의 분산 처리 방법.
  4. 제3항에 있어서,
    상기 노드를 생성하는 단계는,
    상기 연산 시간을 성분으로 갖는 벡터로 상기 노드를 생성하는 단계
    를 포함하는 뉴럴 네트워크 모델의 분산 처리 방법.
  5. 제3항에 있어서,
    상기 엣지를 생성하는 단계는,
    상기 전환 시간을 성분으로 갖는 인접 행렬을 생성함으로써 상기 엣지를 생성하는 단계
    를 포함하는 뉴럴 네트워크 모델의 분산 처리 방법.
  6. 제1항에 있어서,
    상기 수행하는 단계는,
    상기 그래프에 포함된 복수의 노드에 대응하는 복수의 벡터 및 상기 복수의 노드를 연결하는 엣지에 대응하는 인접 행렬에 기초하여 상기 노드를 병합하는 단계
    를 포함하는 뉴럴 네트워크 모델의 분산 처리 방법.
  7. 제6항에 있어서,
    상기 병합하는 단계는,
    상기 복수의 벡터 및 상기 인접 행렬에 기초하여 상기 복수의 노드에 포함된 제1 노드로부터 상기 복수의 노드에 포함된 제2 노드까지의 연산에 요구되는 제2 연산 비용을 계산하는 단계; 및
    상기 제2 연산 비용에 기초하여 상기 제1 노드 및 상기 제2 노드를 병합하는 단계
    를 포함하는 뉴럴 네트워크 모델의 분산 처리 방법.
  8. 제7항에 있어서,
    상기 제2 연산 비용을 계산하는 단계는,
    상기 분산 전략에 기초하여 상기 제1 노드에 대응하는 벡터의 성분, 상기 제2 노드에 대응하는 벡터의 성분 및 상기 인접 행렬의 성분의 합을 계산하는 단계
    를 포함하는 뉴럴 네트워크 모델의 분산 처리 방법.
  9. 제8항에 있어서,
    상기 제2 연산 비용에 기초하여 상기 제1 노드 및 상기 제2 노드를 병합하는 단계는,
    상기 제2 연산 비용이 최소가 되도록 상기 제1 노드 및 상기 제2 노드를 병합하는 단계
    를 포함하는 멀티 디바이스 기반 추론 방법.
  10. 제1항에 있어서,
    상기 분산 전략은,
    상기 연산 장치의 수 및 상기 뉴럴 네트워크에 입력되는 입력의 분할 방법에 기초하여 결정되는
    뉴럴 네트워크 모델의 분산 처리 방법.
  11. 복수의 연산 장치에 기초한 분산 전략에 따라 뉴럴 네트워크의 제1 연산 비용을 획득하고,
    상기 제1 연산 비용에 기초하여 상기 뉴럴 네트워크에 대응하는 그래프를 생성하고,
    상기 그래프에 대하여 리덕션(reduction) 연산을 수행하고,
    리덕션 연산이 수행된 그래프에 기초하여 상기 뉴럴 네트워크에 포함된 연산을 처리하는 프로세서; 및
    상기 프로세서에 의해 실행되는 인스트럭션을 저장하는 메모리
    를 포함하는 뉴럴 네트워크 모델의 분산 처리 장치.
  12. 제11항에 있어서,
    상기 프로세서는,
    상기 분산 전략에 따라 상기 뉴럴 네트워크의 레이어에 대한 상기 제1 연산 비용에 포함된 연산 시간을 획득하고,
    상기 분산 전략에 따라 상기 제1 연산 비용에 포함된 전환 시간을 획득하는
    뉴럴 네트워크 모델의 분산 처리 장치.
  13. 제12항에 있어서,
    상기 프로세서는,
    상기 연산 시간에 기초하여 노드(node)를 생성하고,
    상기 전환 시간에 기초하여 상기 노드 사이를 연결하는 엣지(edge)를 생성하는
    뉴럴 네트워크 모델의 분산 처리 장치.
  14. 제13항에 있어서,
    상기 프로세서는,
    상기 연산 시간을 성분으로 갖는 벡터로 상기 노드를 생성하는
    뉴럴 네트워크 모델의 분산 처리 장치.
  15. 제13항에 있어서,
    상기 프로세서는,
    상기 전환 시간을 성분으로 갖는 인접 행렬을 생성함으로써 상기 엣지를 생성하는
    뉴럴 네트워크 모델의 분산 처리 장치.
  16. 제11항에 있어서,
    상기 프로세서는,
    상기 그래프에 포함된 복수의 노드에 대응하는 복수의 벡터 및 상기 복수의 노드를 연결하는 엣지에 대응하는 인접 행렬에 기초하여 상기 노드를 병합하는
    뉴럴 네트워크 모델의 분산 처리 장치.
  17. 제16항에 있어서,
    상기 프로세서는,
    상기 복수의 벡터 및 상기 인접 행렬에 기초하여 상기 복수의 노드에 포함된 제1 노드로부터 상기 복수의 노드에 포함된 제2 노드까지의 연산에 요구되는 제2 연산 비용을 계산하고,
    상기 제2 연산 비용에 기초하여 상기 제1 노드 및 상기 제2 노드를 병합하는
    뉴럴 네트워크 모델의 분산 처리 장치.
  18. 제17항에 있어서,
    상기 프로세서는,
    상기 분산 전략에 기초하여 상기 제1 노드에 대응하는 벡터의 성분, 상기 제2 노드에 대응하는 벡터의 성분 및 상기 인접 행렬의 성분의 합을 계산하는
    뉴럴 네트워크 모델의 분산 처리 장치.
  19. 제18항에 있어서,
    상기 프로세서는,
    상기 제2 연산 비용이 최소가 되도록 상기 제1 노드 및 상기 제2 노드를 병합하는
    멀티 디바이스 기반 추론 장치.
  20. 제11항에 있어서,
    상기 분산 전략은,
    상기 연산 장치의 수 및 상기 뉴럴 네트워크에 입력되는 입력의 분할 방법에 기초하여 결정되는
    뉴럴 네트워크 모델의 분산 처리 장치.
KR1020200005273A 2020-01-15 2020-01-15 뉴럴 네트워크 모델의 분산 처리 방법 및 장치 KR20210091947A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200005273A KR20210091947A (ko) 2020-01-15 2020-01-15 뉴럴 네트워크 모델의 분산 처리 방법 및 장치
US16/919,661 US20210216863A1 (en) 2020-01-15 2020-07-02 Method and apparatus with neural network distributed processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200005273A KR20210091947A (ko) 2020-01-15 2020-01-15 뉴럴 네트워크 모델의 분산 처리 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20210091947A true KR20210091947A (ko) 2021-07-23

Family

ID=76760475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200005273A KR20210091947A (ko) 2020-01-15 2020-01-15 뉴럴 네트워크 모델의 분산 처리 방법 및 장치

Country Status (2)

Country Link
US (1) US20210216863A1 (ko)
KR (1) KR20210091947A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115208954B (zh) * 2022-06-07 2024-04-26 北京一流科技有限公司 用于分布式数据处理系统的并行策略预置系统及其方法

Also Published As

Publication number Publication date
US20210216863A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
US20210034950A1 (en) Method for implementing neural network model in heterogeneous computing platform and apparatus for performing the same
KR20210091947A (ko) 뉴럴 네트워크 모델의 분산 처리 방법 및 장치
KR20210100335A (ko) 멀티 디바이스 기반 추론 방법 및 장치
US20230058341A1 (en) Neural network training method and apparatus using trend
US20220179714A1 (en) Method and apparatus for scheduling neural network operation
US20220269950A1 (en) Neural network operation method and device
US20220237487A1 (en) Accelerator for processing inference tasks in parallel and operating method thereof
US20220261644A1 (en) Method and apparatus for generating task plan based on neural network
KR20220096466A (ko) 뉴럴 네트워크 연산을 위한 메모리 관리 방법 및 장치
KR20220030681A (ko) 뉴럴 네트워크 연산 장치 및 방법
KR20220124979A (ko) 뉴럴 네트워크 연산 장치 및 방법
US20220269930A1 (en) Neural network operation method and apparatus
KR102614909B1 (ko) 희소화를 이용한 뉴럴 네트워크 연산 방법 및 장치
US11960855B2 (en) Method and apparatus for performing deep learning operations
US20220075606A1 (en) Compiling method and apparatus for neural networks
US20210279587A1 (en) Method and apparatus for neural network code generation
KR102547997B1 (ko) 효율적인 메모리 접근 방식을 이용한 뉴럴 네트워크 연산 가속 방법 및 장치
KR20210113004A (ko) 뉴럴 네트워크 연산을 위한 코드 생성 방법 및 장치
US20240061972A1 (en) Method and apparatus with performance modeling
KR20220032869A (ko) 뉴럴 네트워크 연산 방법 및 장치
KR102675414B1 (ko) 뉴럴 네트워크 연산 방법 및 장치
KR102626850B1 (ko) 뉴럴 네트워크 기반 에너지 하베스팅 방법 및 시스템
KR102611480B1 (ko) 뉴럴 네트워크를 이용한 제품 검사 방법 및 장치
Qiao et al. Massive parallel self-organizing map and 2-opt on GPU to large scale TSP
KR20230041450A (ko) 뉴럴 네트워크 연산 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination