KR20210090041A - 양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치 - Google Patents

양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치 Download PDF

Info

Publication number
KR20210090041A
KR20210090041A KR1020200003355A KR20200003355A KR20210090041A KR 20210090041 A KR20210090041 A KR 20210090041A KR 1020200003355 A KR1020200003355 A KR 1020200003355A KR 20200003355 A KR20200003355 A KR 20200003355A KR 20210090041 A KR20210090041 A KR 20210090041A
Authority
KR
South Korea
Prior art keywords
quantum light
light source
quantum
layer
forming
Prior art date
Application number
KR1020200003355A
Other languages
English (en)
Other versions
KR102294478B1 (ko
Inventor
김제형
전웅배
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020200003355A priority Critical patent/KR102294478B1/ko
Priority to PCT/KR2020/017953 priority patent/WO2021141247A1/ko
Publication of KR20210090041A publication Critical patent/KR20210090041A/ko
Application granted granted Critical
Publication of KR102294478B1 publication Critical patent/KR102294478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 실시예에 의한 양자 광원 제조 방법은 제1 반도체층, 희생층 및 제2 반도체층이 순서대로 위치하는 반도체 기판에 중심으로부터 동일한 거리로 이격된 복수의 홀들을 포함하는 홀 그룹을 복수개 형성하는 패턴 마스크를 형성하는 단계와, 이방성 식각을 수행하여 제2 반도체 층에 복수의 홀 그룹에 상응하는 복수의 홀들을 형성하는 단계 및 희생층을 제거하는 단계를 포함한다.

Description

양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치{QUANTUM LIGHT SOURCE MANUFACTURING METHOD AND QUANTUM LIGHT TRANSMISSION APPRATUS USING QUANTUM LIGHT SOURCE}
본 기술은 양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치와 관련된다.
양자정보는 1과 0로 구분되는 비트(Bit) 대신 중첩 원리를 이용하여 1과 0을 동시에 표현하는 것이 가능한 "양자 비트(Quantum Bit)"를 이용한다. 양자정보 처리에는 원자나 빛, 슈퍼 컨덕팅 소자 등 다양한 접근 방식이 존재하며, 빛, 즉 광자(光子)를 이용한 양자 정보 처리에 관심이 집중되고 있다. 빛의 편광이나 시간, 경로 정보 등을 이용하면 전자의 스핀(Spin)처럼 양자 비트를 구현할 수 있기 때문이다.
최근에는 양자 물리의 특징인 중첩성, 양자 얽힘, 복사 불가능성을 나타내는 양자광원(Quantum light source)이 개발돼 이를 이용한 양자 시뮬레이터나 양자전송, 양자 암호와 같은 응용기술이 활발히 연구되고 있다. 양자 광원이란, 고전 광원과는 차별화된 단일 또는 얽힘 광자를 생성하는 광원을 의미하며, 단일 원자 또는 단일 양자점과 같은 단일 양자구조에서 빛이 생성된다.
기존 고체 기반 양자 광원은 다양한 광학구조와 결합을 통한 고효율 양자 광원을 생성한다. 이 중 양자 광원을 좁은 각도의 수직 방출이 가능한 구조는 불스 아이 구조(Bull's eye)가 대표적이다. 기존 불스 아이 구조는 동심원 형태의 격자(circular grating)형태의 다수 링(ring) 구조를 가진다. 기존 불스 아이 구조에서 방사된 광은 방출광의 각도가 개구수(NA, numerical aperture) 작은 광섬유와 결합하기에는 충분히 작지 않아 고효율의 광자 신호 전달을 위해서는 추가적인 광학 시스템이 요구된다. 따라서 광섬유와 결합이 용이하면서도 높은 효율을 유지하기 위해서는 좁은 각도에서의 수직 광 방사가 가능한 광학구조와 결합된 양자 광원 개발이 선행되어야 한다.
본 실시예에 의한 양자 광원 제조 방법은 제1 반도체층, 희생층 및 제2 반도체층이 순서대로 위치하는 반도체 기판에 중심으로부터 동일한 거리로 이격된 복수의 홀들을 포함하는 홀 그룹을 복수개 형성하는 패턴 마스크를 형성하는 단계와, 이방성 식각을 수행하여 제2 반도체 층에 복수의 홀 그룹에 상응하는 복수의 홀들을 형성하는 단계 및 희생층을 제거하는 단계를 포함한다.
본 실시예에 의한 양자 광 전송 장치는 광 섬유(optical fiber)와, 반도체 양자 구조와 광학구조를 포함하는 베이스(base)와, 반도체 베이스를 관통하고 중심으로부터 이격된 복수의 홀(hole) 들을 포함하는 그룹을 복수개 포함하며, 광 섬유의 일 단부에 위치하는 양자 광원과 양자 광원이 광섬유를 마주보는 제1 면과 제1 면과 반대면인 제2 면에 각각 위치하여 양자 광원에 에너지를 전달하는 제1 전극 및 제2 전극을 포함한다.
본 실시예에 의한 양자 광원 제조 방법에 의하면, 개구율이 낮은 광 섬유에 대하여 높은 광결합 효율을 얻을 수 있으며, 높은 광 추출 효율을 가지고, 좁은 각도로 광방출이 가능한 양자 광원을 제조할 수 있다는 장점이 제공된다.
도 1 내지 도 4는 본 실시예에 의한 양자 광원 제조 방법의 각 단계를 개요적으로 설명하기 위한 공정 단면도들이다.
도 5는 희생층이 제거되어 단일한 양자 광원이 형성된 상태를 도시한 도면이다.
도 6은 양자 광원 어레이를 예시한 현미경 (SEM) 사진이다.
도 7은 본 실시예에 의한 양자광 전송 장치를 개요적으로 예시한 도면이다.
도 8은 일 실시예에 의한 양자광 전송 장치를 개요적으로 예시한 도면이다.
도 9은 일 실시예에 의한 양자광 전송 어레이를 예시한 개요도 이다.
도 10(a)는 양자 광원의 현미경(SEM) 사진이고, 도 10(b)는 방출하는 광의 스펙트럼을 도시한 그래프이다.
도 11(a) 및 도 11(b)는 종래 불스 아이 구조의 양자 광원과 본 실시예에 의한 양자 광원이 발산하는 전기장의 광학 모드를 도시한 도면들이다.
도 12는 시료의 빛을 포집하는 포집 각도와 관련된 광학계의 개구율에 따른 구조별 광포집 효율(collection efficiency)을 비교한 그래프이다.
이하에서는 도 1 내지 도 4를 참조하여 본 실시예에 의한 양자광원 제조 방법의 개요를 설명한다. 도 1 내지 도 4는 본 실시예에 의한 양자 광원 제조 방법의 각 단계를 개요적으로 설명하기 위한 공정 단면도들이다. 도 1을 참조하면, 양자 광원 제조 방법은 반도체 기판(100)에 하드 마스크층(200)과 e 빔 레지스트 층(300)을 순서대로 형성하는 단계를 포함한다.
일 실시예로, 반도체 기판(100)은 제1 반도체층(110), 희생층(120) 및 제2 반도체층(130)이 순서대로 위치하는 반도체 기판일 수 있다. 일 예로, 제1 반도체 층(110), 제2 반도체 층(130)은 InP,GaAs, GaN 중 어느 하나인 III-V 반도체 재질일 수 있다. 다른 예로, 제1 반도체층(110), 제2 반도체층(130)은 ZnO, CdSe 중 어느 하나의 II-VI 반도체 재질일 수 있다. 이외에도 양자 구조를 포함하는 다이아몬드, SiC 등의 물질일 수 있다. 일 실시예로, 희생층(120)은 AlInAs 층, AlGaAs, SiO2, Si 중 어느 한 물질층일 수 있다.
일 실시예로, 제2 반도체층(130)에는 양자 광원을 생성하는 양자 구조(132)가 형성될 수 있다. 일 예로, 양자 구조는 (quantum emitter)은 양자점(quantum dot), 고체 점 결함(defect center), 도핑 이온 및 이차원 물질 중 어느 하나 이상을 포함할 수 있다. 양자점은 InAs, InGaAs, InGaN, GaN 양자점일 수 있다. 도핑 이온은 어븀(Er) 이온 일 수 있고, 이차원 물질은 텅스텐다이셀레나이드(WSe2) 및 육방정 질화 불소(hBN, hexagonal boron nitride) 중 어느 하나일 수 있다.
반도체 기판에 하드 마스크층(200)과 e 빔 레지스트 층(300)을 순서대로 형성한다. 일 실시예로, 하드 마스크층(200)은 실리콘 질화막, 실리콘 산화막일 수 있다. 다른 실시예로 하드 마스크층은 금(gold), 은(silver) 등의 높은 반사율을 가지는 금속막일 수 있다. 하드 마스크 층이 패턴된 하드 마스크 패턴은 양자광을 반사하는 미러층으로 사용될 수 있다. 일 예로, e 빔 레지스트층(300)은 전자빔 리소그래피가 수행되어 패터닝된다.
도 2를 참조하면, e 빔 리소그래피로 e 빔 레지스트층(300)을 패터닝하여 중심으로부터 동일한 거리에 있는 복수의 홀(h)들을 포함하는 홀 그룹(HG1, HG2, ...HGK, 도 5 참조)이 복수개 형성된 e 빔 레지스트 패턴(310)을 형성한다. 이어서 e 빔 레지스트 패턴(310)을 식각 마스크로 이방성 식각을 수행하여 하드 마스크 패턴(210)을 형성한다. 일 실시예로, e 빔 레지스트 패턴(310)을 형성하는 과정과 하드 마스크 패턴(210)을 형성하는 과정은 이방성 식각(anisotropic etch)으로 수행될 수 있으며, 플라즈마를 이용한 이방성 식각으로 수행될 수 있다. 이러한 과정을 수행하여 중심으로부터 동일한 거리로 이격된 복수의 홀(h)들을 포함하는 홀 그룹(HG1, HG2, ...HGK, 도 5 참조)을 복수개 형성하는 패턴 마스크를 형성할 수 있다.
도 3을 참조하면, 패턴 마스크를 식각 마스크로 하여 제2 반도체 층(130)을 식각하여 제2 반도체 층(130)에 복수의 홀 그룹(HG1, HG2, ...HGK, 도 5 참조)에 상응하는 복수의 홀(h)들을 형성한다. 제2 반도체 층(130)에 복수의 홀 그룹(HG1, HG2, ...HGK, 도 5 참조)에 상응하는 복수의 홀(h)들을 형성하는 단계는, 이방성 식각으로 수행될 수 있다. 이방성 식각에 의하여 제2 반도체 패턴(130')과 양자 구조 패턴(132')이 형성되며, e 빔 레지스트 패턴(310)에 형성된 복수의 홀(h)들이 제1 반도체 패턴(130')로 전사된다.
일 실시예로, 이방성 식각은 유도 결합된 플라즈마(inductively coupled plasma)를 이용하여 수행될 수 있으며, 이로부터 높은 종횡비를 가지는 홀(h)들을 형성할 수 있다.
일 실시예로, 제2 반도체 층(130)을 식각하여 제2 반도체 층(130)에 복수의 홀 그룹에 상응하는 복수의 홀(h)들을 형성하는 단계는 희생층(sacrificial layer, 120)이 노출될 때 까지 수행될 수 있다.
도 4를 참조하면, 등방성 식각(isotropic etch)을 수행하여 희생층(120)을 제거한다. 일 실시예로, 희생층(120)을 제거하는 과정은 에쳔트(etchant)가 복수의 홀(h)들과 홀들이 형성된 베이스(base, 도 5 참조)와 기판(100) 사이를 통해 제공되어 희생층을 식각하여 수행될 수 있다. 일 실시예로, 희생층(120)을 제거하는 과정은 습식각(wet etch)로 수행될 수 있다. 다른 실시예로, 희생층(120)을 제거하는 과정은 플라즈마를 이용한 등방성 식각으로 수행될 수 있다.
희생층(120)을 제거하는 과정은, 홀(h) 들이 형성된 베이스(base, 도 5 참조) 하부의 희생층(120)과 브릿지(B, 도 5 참조) 하부의 희생층(120)이 식각되도록 공정 조건을 제어하여야 한다.
희생층(120)이 제거됨에 따라 복수의 홀 그룹(HG1, HG2, ...HGK)들이 형성된 베이스(base)는 브릿지(B, 도 5 참조)에 의하여 반도체 기판(100)과 연결되되, 희생층(120)이 제거되어 제1 반도체층(110)과 이격된다. 또한, 도 4로 예시된 것과 같이 하드 마스크 패턴(210)은 희생층(120)을 제거한 후에도 잔존할 수 있다.
일 예로, 하드 마스크층(200, 도 1 참조)을 금(gold) 혹은 은(silver)으로 형성한 경우에는 하드 마스크 패턴(210)은 양자 광원(10)에 전력을 전달하는 전극으로 기능할 수 있고, 양자 광원이 발생하는 광을 목적하는 방향으로 반사하는 미러 패턴(mirror patter)으로 기능할 수 있다.
도 5는 희생층이 제거되어 단일한 양자 광원(10)이 형성된 상태를 도시한 도면이고, 도 6은 양자 광원 어레이를 예시한 도면이다. 도 5를 참조하면, 양자 광원(10)은 중심으로부터 동일한 거리를 가지도록 이격된 복수의 홀(h)들을 포함하는 홀 그룹들(HG1, HG2, ...HGK)을 포함한다. 상술한 바와 같이 복수의 홀 그룹(HG1, HG2, ...HGK)들이 형성된 베이스(base)는 브릿지(B)를 통하여 반도체 기판(100)에 연결되어 지지된다.
일 실시예에서, 양자 광원(10)이 방출하는 양자광의 파장은 중심으로부터 각 홀 그룹에 속하는 홀들이 이격된 거리, 각 홀의 반지름, 홀들이 이격된 거리에 따라 조절될 수 있다. 반도체 기판(100)에는 도 6으로 도시된 것과 같이 복수 개의 단위 양자 광원(10)이 어레이 형태로 배치될 수 있다.
이하에서는 양자 광원(10)을 이용한 양자 광 전송 장치(1)를 도 7을 참조하여 설명한다. 다만, 위에서 설명된 실시예와 동일하거나 유사한 내용은 간결하고 명확한 설명을 위하여 생략할 수 있다. 도 7은 본 실시예에 의한 양자광 전송 장치(1)를 개요적으로 예시한 도면이다. 도 7을 참조하면, 양자광 전송 장치(1)는 광 섬유(optical fiber, 500)와, 중심으로부터 동일한 거리로 이격된 복수의 홀들을 포함하는 홀 그룹을 복수개 포함하며, 광 섬유의 일 단부에 위치하는 양자 광원(10)과 양자 광원이 광섬유를 마주보는 제1 면과 제1 면과 반대면인 제2 면에 각각 위치하여 양자 광원에 에너지를 전달하는 제1 전극(E1) 및 제2 전극(E2)을 포함한다. 일 실시예로, 양자 광원(10)은 광 섬유의 일 단부의 중심에 위치할 수 있다.
일 실시예로, 광 섬유(500)는 코어(core) 및 클래드(cladding)을 포함한다. 광은 코어를 통하여 전달된다. 코어(core)의 굴절률 값은 클래딩(cladding)의 굴절율 값보다 높은 굴절율 값을 가진다. 따라서, 코어(core)로 입사된 빛은 코어(core)와 클래딩(cladding)의 경계면에서 전반사를 반복하면서 전파된다.
양자 광원(10)은 광섬유(500)의 일 단부에 위치한다. 양자 광원(10)의 제1 면은 제1 전극(E1)과 전기적으로 연결되고, 제2 면은 제2 전극(E2)와 연결된다. 제1 전극(E1)과 제2 전극(E2)에는 전압원이 연결되어 양자 광원(100)에 구동 전력을 제공한다. 도 6으로 예시된 실시예는 제1 전극(E1)과 제2 전극(E2)은 전압원이 연결되나, 도시되지 않은 실시예에서, 제1 전극(E1)과 제2 전극(E2)은 전류원이 연결된다. 일 실시예로, 광섬유와 결합하지 않는 면으로 양자가 방출되는 것을 방지하기 위하여 제1 면에 형성된 제1 전극(E1)은 금, 은 등의 높은 반사율을 가지는 물질로 형성될 수 있다. 위에서 설명한 바와 같이 제1 전극(E1)이 금, 은 등의 높은 반사율을 가지는 물질인 경우에, 제1 전극(E1)은 목적하지 않는 방향으로 방출되는 광자를 반사하여 코어(core)로 제공하는 미러(mirror)로 기능한다.
양자 광원(10)은 점착성 전사 기판(미도시, adhesive transfer substrate)로 전사된다. 일 실시예로, 반도체 기판(100)에 형성된 양자 광원(10)이 점착성 전사 기판과 접촉하면 베이스(base)와 기판(100)을 연결하는 브릿지(B)가 파괴되고, 양자 광원(10)은 점착성 전사 기판으로 전사된다. 일 실시예로, 점착성 전사 기판은 점착성 표면을 가지는 폴리머 기판일 수 있으며, 일 예로, 점착성 전사 기판은 투명한 PDMS 기판일 수 있다. 점착성 전사 기판에 점사된 양자 광원(10)은 광섬유(500)의 코어(core)와 정렬되어 부착된다.
전사과정은 광학 현미경을 통해 진행 될 수 있으며, 광섬유 반대쪽에서 가이드 레이저를 입사시켜 광섬유 코어의 위치를 확인할 수 있다. 고배율의 현미경과 정밀 위치 제어 스테이지를 통해 양자광원 광학구조와 광섬유 코어간 정밀 얼라인 및 결합이 가능하다.
전사 과정 후 부착된 양자 광원은 광섬유 코어에 위치하며 낮은 개구율을 가지는 광섬유(500)에 효율적으로 광학 결합한다. 양자 광원 베이스에서 광섬유와 반대방향으로 방사되는 광자를 반사시키기 위하여 금을 코팅하여 반사시킬 수 있다.
전압원 및 전류원 등의 전원에 의하여 양자 광원(100)에 에너지가 제공됨에 따라 양자 광원(100)은 단일 또는 얽힘 광자를 광섬유를 통하여 제공하며 낮은 개구율을 가지는 광섬유에 효율적인 광학 결합이 가능하다.
도 8은 본 실시예에 의한 양자 광원(10 동작의 다른 실시예를 개요적으로 도시한 도면이다. 도 8을 참조하면, 레이저 소스(Laser Source)는 커플러(coupler)를 거쳐 양자 광원(10)에 레이저를 조사한다. 양자 광원(10)에 조사된 레이저의 에너지에 의하여 양자 광원(10)은 단일 또는 얽힘 광자를 생성하여 출력한다. 일 실시예로, 양자 광원(10에는 목적하지 않는 방향으로 양자가 방출되는 것을 방지하기 위하여 미러(M)가 형성될 수 있다.
양자 광원(10)에서 방출된 단일 또는 얽힘 광자는 광 섬유(500)를 거쳐 광섬유 커플러(fiber coupler) 제공된다. 광섬유 커플러(fiber coupler)를 거친 양자 광은 광 섬유를 통해 유도된다. 도시되지 않은 실시 예에서 광 섬유에 양자 광원외 일부 레이저가 일부 포함되는 것을 막기 위해서 광 섬유 파장 필터 또는 편광 필터가 포함될 수 있다. 도시된 양자 광원(10)은 낮은 개구율을 가지는 광섬유와 효율적인 광학 결합이 가능하다는 장점이 제공된다.
도 9은 일 실시예에 의한 양자광 전송 어레이(1000)를 예시한 개요도 이다. 도 9을 참조하면, 본 실시예에 의한 양자광 전송 어레이(1000)는 양자광 제공 장치(1)들이 기판(sub) 상에 어레이로 배치된다. 일 실시예로, 기판(sub)은 반도체 기판일 수 있으며, 단일한 칩(chip)을 형성할 수 있다.
기판(sub)에는 양자광 제공 장치의 제1 전극(E1)과 각각 연결되어 양자광 제공 장치에 에너지를 전달하는 복수의 패드들(P1a, ..., P1d)과, 양자광 제공 장치의 제2 전극(E2)와 공통 연결되어 양자광 제공 장치에 접지 전압을 전달하는 패드(P2common)가 위치한다.
도시된 실시예에서, 양자광 전송 어레이가 형성된 칩은 전원들(Vsa, Vsb, Vsc, Vsd)을 포함하며, 전원들은 각각 전송하고자 하는 신호에 상응하는 전압, 전류를 제공한다. 각각의 양자광 제공 장치(1)들은 복수의 패드들(P1a, ..., P1d)과, 양자광 제공 장치의 제2 전극(E2)와 공통 연결되어 양자광 제공 장치에 접지 전압을 전달하는 패드(P2common)로부터 전달된 전압, 전류에 상응하는 양자광을 형성하여 각각의 광섬유(500a, 500b, 500c, 500d)에 전달한다.
모의 실험예
이하에서는 도 10(a) 및 도 10(b)를 참조하여 본 실시예에 의한 양자 광원의 실험 결과를 살펴본다. 도 10(a)는 양자 광원(100)의 현미경(SEM) 사진이고, 도 7(b)는 방출하는 광의 스펙트럼을 도시한 그래프이다. 도 10(a)를 참조하면, 양자 광원은, 중심과 인접한 홀 그룹 사이의 거리가 1000nm, 양자 광원에 포함된 복수의 홀들의 반지름이 52.5nm, 이웃하는 홀 그룹 사이의 이격 거리가 500nm, 동일한 홀 그룹에 속하는 홀 들 사이의 중심과 중심 사이의 거리가 300nm로 설계 되어 방출하는 파장이 1300nm가 되도록 설계되었다. 이와 같이 설계된 양자 광원은 방출하는 광의 파장이 1300nm 임을 도 10(b)로 확인할 수 있다.
도 11(a) 및 도 11(b)는 종래의 양자 광원과 본 실시예에 의한 양자 광원이 발산하는 전기장의 광학 모드를 도시한 도면들이다. 도 11(a) 및 도 11(b)를 참조하면, 종래의 양자 광원은 전기장을 널리 퍼지게 발산하는 것을 위에서 확인한 광학 모드 및 옆에서 확인한 광학 모드로부터 확인할 수 있다. 그러나, 본 실시예에 의한 양자 광원은 전기장을 더 좁은 각도로 발산하는 것을 도 11(b)로부터 확인할 수 있다.
도 12는 시료의 빛을 포집하는 포집 각도와 관련된 광학계의 개구율에 따른 구조별 광포집 효율(collection efficiency)을 비교한 그래프이다. 도 12를 참조하면, 광 섬유에 해당하는 광 포집 각도(collection angle)인 NA= 0.1일 때 종래 기술의 효율에 비하여 2배 이상의 효율을 가지는 것을 알 수 있다. 나아가, NA=0.35, NA = 0.7인 경우에도 종래 기술에 비하여 높은 효율을 가지는 것을 확인할 수 있다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
1: 양자광 제공 장치 10: 양자 광원
100: 반도체 기판 110: 제1 반도체 층
120: 희생층 122: 희생층 패턴
130: 제2 반도체 층 132: 양자 구조층
200: 하드 마스크층 210: 하드 마스크 패턴
300: E 빔 레지스트층 310: E 빔 레지스트 패턴
1000: 양자광 전송 어레이
B: 브릿지 base: 베이스
h: 홀 HG1, HG2, ..., HKK: 홀 그룹
E1: 제1 전극 E2: 제2 전극

Claims (14)

  1. 제1 반도체층, 희생층 및 제2 반도체층이 순서대로 위치하는 반도체 기판에 중심으로부터 동일한 거리로 이격된 복수의 홀들을 포함하는 홀 그룹을 복수개 형성하는 패턴 마스크를 형성하는 단계와,
    이방성 식각을 수행하여 상기 제2 반도체 층에 상기 복수의 홀 그룹에 상응하는 복수의 홀들을 형성하는 단계 및
    상기 희생층을 제거하는 단계를 포함하는 양자 광원 제조 방법.
  2. 제1항에 있어서,
    상기 제1 반도체층 및 상기 제2 반도체층은 III-V 반도체 및 II-VI 반도체 중 어느 하나인 양자 광원 제조 방법.
  3. 제2항에 있어서,
    상기 III-V 반도체는 InP, GaAs, GaN 중 어느 하나이며, 상기 II-VI 반도체는 ZnO, CdSe 중 어느 하나인 양자 광원 제조 방법.
  4. 제1항에 있어서,
    상기 제2 반도체 층은
    양자점(quantum dot), 고체 점 결함(defect center structure), 도핑 이온 및 이차원 물질 중 어느 하나 이상을 포함하는 양자 광원 제조 방법.
  5. 제1항에 있어서,
    상기 양자점은 InAs,InGaAs, GaN, InGaN 양자점 중 어느 하나이고,
    상기 도핑 이온은 어븀(Er) 이온이며,
    상기 이차원 물질은 텅스텐다이셀레나이드(WSe2) 및 육방정 질화 불소(hBN, hexagonal boron nitride) 중 어느 하나인 양자 광원 제조 방법.
  6. 제1항에 있어서,
    상기 패턴 마스크를 형성하는 단계는,
    상기 반도체 기판에 하드 마스크층과 e 빔 레지스트 층을 순서대로 형성하는 단계와,
    e 빔 리소그래피를 수행하여 상기 복수의 홀 그룹이 형성된 e 빔 레지스트 패턴을 형성하는 단계와,
    상기 e 빔 레지스트 패턴으로 상기 복수의 홀 그룹이 형성된 하드 마스크 패턴을 형성하는 단계를 포함하는 양자 광원 제조 방법.
  7. 제6항에 있어서,
    상기 하드 마스크 층을 형성하는 단계는,
    실리콘 질화막층, 실리콘 산화막층, 금(gold)층 및 은(silver) 층 중 어느 하나로 형성하는 양자 광원 형성 방법.
  8. 제1항에 있어서,
    상기 제2 반도체 층에 상기 복수의 홀들을 형성하는 단계는,
    플라즈마를 이용한 이방성 식각으로 수행되는 양자 광원 형성 방법.
  9. 제1항에 있어서,
    상기 희생층을 제거하는 단계는,
    습식각(wet etch) 및 플라즈마를 이용한 등방성 식각(isotropic etch) 중 어느 하나로 수행되는 양자 광원 형성 방법.
  10. 제1항에 있어서,
    상기 희생층은,
    AlInAs 층, AlGaAs, SiO2, Si 중 어느 한 층인 양자 광원 형성 방법.
  11. 광 섬유(optical fiber);
    반도체 베이스의 중심으로부터 동일한 거리로 이격된 복수의 홀들을 포함하는 홀 그룹을 복수개 포함하며, 상기 광 섬유의 일 단부에 위치하는 양자 광원;
    상기 양자 광원이 상기 광섬유를 마주보는 제1 면과 상기 제1 면과 반대면인 제2 면에 각각 위치하여 상기 양자 광원에 에너지를 전달하는 제1 전극 및 제2 전극을 포함하는 양자광 전송 장치.
  12. 제11항에 있어서,
    상기 제2 면에 위치하는 제2 전극은 금으로 이루어진 양자 광 전송 장치.
  13. 제11항에 있어서,
    상기 제2 면에 위치하는 제2 전극은 방출된 양자 광을 반사하는 양자광 전송 장치.
  14. 제11항에 있어서,
    상기 양자광 전송 장치는
    단일한 칩에 복수의 양자광 전송장치가 결합된 양자광 전송 장치.

KR1020200003355A 2020-01-09 2020-01-09 양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치 KR102294478B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200003355A KR102294478B1 (ko) 2020-01-09 2020-01-09 양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치
PCT/KR2020/017953 WO2021141247A1 (ko) 2020-01-09 2020-12-09 양자 광원, 양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200003355A KR102294478B1 (ko) 2020-01-09 2020-01-09 양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치

Publications (2)

Publication Number Publication Date
KR20210090041A true KR20210090041A (ko) 2021-07-19
KR102294478B1 KR102294478B1 (ko) 2021-08-26

Family

ID=77125958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200003355A KR102294478B1 (ko) 2020-01-09 2020-01-09 양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치

Country Status (1)

Country Link
KR (1) KR102294478B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240039774A (ko) * 2022-09-20 2024-03-27 울산과학기술원 이차원 반도체 양자점 어레이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102045064B1 (ko) * 2018-09-20 2019-11-14 울산과학기술원 양자 광원 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102045064B1 (ko) * 2018-09-20 2019-11-14 울산과학기술원 양자 광원 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Optics express, vol 27, no 25 / 9 December 2019 *

Also Published As

Publication number Publication date
KR102294478B1 (ko) 2021-08-26

Similar Documents

Publication Publication Date Title
US10677991B2 (en) Optical coupler comprising vertically offset waveguide cores
JP5068256B2 (ja) ファイバ結合された単一光子源
US6982419B2 (en) Probe with hollow waveguide and method for producing the same
JP4871994B2 (ja) 導波路に結合されるナノ粒子
JP5681277B2 (ja) 光格子カプラ
US9304371B2 (en) Photon source
WO2010086748A1 (en) Method of producing a photonic device and corresponding photonic device
KR100737348B1 (ko) 전계흡수형 광 변조기 및 그 제조방법
KR102294478B1 (ko) 양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치
JP5317122B2 (ja) 単一光子発生装置
WO2021141247A1 (ko) 양자 광원, 양자 광원 제조 방법 및 양자 광원을 이용한 양자 광 전송 장치
US11695254B2 (en) Quantum dot slab-coupled optical waveguide emitters
US11719883B1 (en) Integrated GaAs active devices with improved optical coupling to dielectric waveguides
KR102299787B1 (ko) 양자 광원
JP6901087B2 (ja) 光デバイス及びその製造方法
JP2007522669A (ja) バイポーラトランジスタによる発生光の集積光導波路
KR20220076289A (ko) 단일 광자 광원 소자 및 그를 포함하는 단일 광자 광원 시스템
WO2024013910A1 (ja) 光回路、量子演算装置及び光回路の製造方法
Wang et al. Monolithic Integration of Embedded III-V Lasers on SOI
JP2007519049A (ja) 半導体光源によって生成される光を導光するシームレス集積された導波路
Masturzo et al. Fabrication and preliminary characterization of a parabolic coupler for photonic crystal waveguides
Reiche et al. Multiple Wafer Bonding for MEMS Applications
Yamamoto et al. Fabrication of three-dimensional photonic crystal by wafer fusion approach
Kumar et al. Overview of the EU FP7-project HISTORIC

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right