KR20210080105A

KR20210080105A - 픽셀 센싱 장치와 그를 포함한 전계발광 표시장치

Info

Publication number: KR20210080105A
Application number: KR1020190172506A
Authority: KR
Inventors: 이태영; 민병삼; 이창우
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-12-20
Filing date: 2019-12-20
Publication date: 2021-06-30

Abstract

본 발명의 실시예에 따른 픽셀 센싱 장치는 반전 입력 단자와 비 반전 입력 단자를 갖는 적분기 앰프를 포함한 전류 적분기; 적분기 기준전압을 출력하는 적분기 기준전압원; 및 초기화 기간 동안 상기 적분기 기준전압원을 상기 전류 적분기와 제1 센싱 라인에 연결함과 아울러 상기 적분기 기준전압원을 제2 센싱 라인에 연결하고, 상기 초기화 기간에 이은 센싱 기간 동안 상기 적분기 기준전압원과 상기 전류 적분기 간의 연결을 해제함과 아울러 상기 전류 적분기를 상기 제1 센싱 라인과 상기 제2 센싱 라인에 연결하는 센싱 스위칭부를 포함한다.

Description

픽셀 센싱 장치와 그를 포함한 전계발광 표시장치{Pixel Sensing Device And Electroluminescence Display Device Including The Same}

본 발명은 전계발광 표시장치에 관한 것이다.

액티브 매트릭스 타입의 전계발광 표시장치는 발광 소자와 구동 소자를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 픽셀들에서 구현되는 영상의 휘도를 조절한다. 구동 소자는 자신의 게이트전극과 소스전극 사이에 걸리는 전압(이하, "게이트-소스 간 전압"이라 함)에 따라 발광 소자에 흐르는 픽셀전류를 제어한다. 픽셀전류에 따라 발광 소자의 발광량과 화면의 휘도가 결정된다.

구동 소자의 문턱 전압과 전자 이동도, 발광 소자의 동작점 전압(또는 턴 온 전압) 등은 픽셀의 구동 특성을 결정하므로 모든 픽셀들에서 동일해야 한다. 하지만, 공정 특성, 열화 특성 등 다양한 원인에 의해 픽셀들 간에 구동 특성이 달라질 수 있다. 이러한 구동 특성 차이는 휘도 편차를 초래하여 원하는 화상을 구현하는 데 제약이 된다. 픽셀들 간의 휘도 편차를 보상하기 위해, 센싱부를 통해 픽셀들의 구동 특성을 센싱하고 그 센싱 결과를 기초로 입력 영상의 데이터를 보정하는 보상 기술이 알려져 있다.

종래 보상 기술에서, 패널의 공통 노이즈 성분과 전원 노이즈 성분으로 인해 센싱 출력이 왜곡될 수 있다. 공통 노이즈 성분과 전원 노이즈 성분이 센싱 출력에 반영되지 않도록 하기 위해, 종래 보상 기술은 상관 더블 샘플링(Correlation Double Sampling, CDS)을 통해 픽셀 전류에서 공통 노이즈 성분을 제거하는 후처리 과정과, 센싱부에 연결된 기준 전압원의 옵셋 편차를 미리 캘리브레이션(또는 보정)하는 전처리 과정을 사용하였다. 이러한 전처리 과정과 후처리 과정은 보상 택 타임(Tack Time)을 증가시켜 보상의 업데이트 주기를 길게 하므로, 종래 보상 기술은 보상 성능을 높이는 데 한계가 있다.

따라서, 본 발명은 보상 성능을 높일 수 있도록 한 픽셀 센싱 장치와 그를 포함한 전계발광 표시장치를 제공한다.

본 발명의 일 실시예에 따른 픽셀 센싱 장치는 본 발명의 실시예에 따른 픽셀 센싱 장치는 반전 입력 단자와 비 반전 입력 단자를 갖는 적분기 앰프를 포함한 전류 적분기; 적분기 기준전압을 출력하는 적분기 기준전압원; 및 초기화 기간 동안 상기 적분기 기준전압원을 상기 전류 적분기와 제1 센싱 라인에 연결함과 아울러 상기 적분기 기준전압원을 제2 센싱 라인에 연결하고, 상기 초기화 기간에 이은 센싱 기간 동안 상기 적분기 기준전압원과 상기 전류 적분기 간의 연결을 해제함과 아울러 상기 전류 적분기를 상기 제1 센싱 라인과 상기 제2 센싱 라인에 연결하는 센싱 스위칭부를 포함한다.

본 발명의 다른 실시예에 따른 픽셀 센싱 장치는 제1 반전 입력 단자와 제1 비 반전 입력 단자를 갖는 제1 적분기 앰프를 포함한 제1 전류 적분기; 제2 반전 입력 단자와 제2 비 반전 입력 단자를 갖는 제2 적분기 앰프를 포함한 제2 전류 적분기; 적분기 기준전압을 출력하는 적분기 기준전압원; 및 초기화 기간 동안 상기 적분기 기준전압원을 상기 제1 전류 적분기를 통해 제1 센싱 라인에 연결함과 아울러 상기 적분기 기준전압원을 상기 제2 전류 적분기를 통해 제2 센싱 라인에 연결하고, 상기 초기화 기간에 이은 센싱 기간 동안 상기 제1 전류 적분기 및 상기 제2 전류 적분기 각각과 상기 적분기 기준전압원 간의 연결을 해제함과 아울러 상기 제1 전류 적분기 및 상기 제2 전류 적분기 중 어느 하나만을 상기 제1 센싱 라인과 상기 제2 센싱 라인에 연결하는 센싱 스위칭부를 포함한다.

본 명세서의 실시예에 따른 픽셀 센싱 장치는 적분기 앰프 내에서 패널의 공통 노이즈 성분이 소거되기 때문에, 전류 적분기의 센싱 결과에 공통 노이즈 성분이 혼입되지 않는다. 또한, 본 명세서의 실시예에 따른 픽셀 센싱 장치는 센싱 기간 동안 적분기 앰프가 적분기 기준전압원으로부터 분리되기 때문에, 전류 적분기의 센싱 결과에 전원 노이즈 성분이 혼입되지 않는다.

따라서, 본 명세서의 픽셀 센싱 장치는 상관 더블 샘플링(Correlation Double Sampling, CDS)을 위한 후처리 과정과, 전원 노이즈를 보정하기 위한 전처리 과정이 필요없다. 본 명세서의 픽셀 센싱 장치는 전처리 과정과 후처리 과정을 생략하여 보상 택 타임(Tack Time)을 줄임으로써, 보상의 업데이트 주기를 짧게 하여 보상 성능을 높일 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 실시예에 따른 전계발광 표시장치를 보여주는 도면이다.
도 2는 도 1의 표시패널에 구비된 픽셀 어레이의 일 예를 보여주는 도면이다.
도 3은 도 2의 픽셀 어레이에 연결된 데이터 구동부의 일 구성을 보여주는 도면이다.
도 4는 도 3에 도시된 픽셀의 일 등가 회로도이다.
도 5는 복수의 센싱 블록들 각각이 복수의 센싱부들을 포함한 예를 보여주는 도면이다.
도 6은 센싱 기준 채널과 센싱 대상 채널이 픽셀 어레이의 서로 다른 픽셀들에 연결된 것을 보여주는 도면이다.
도 7은 1 센싱 블록 내에서 복수의 센싱 대상 채널들에 연결된 센싱부들이 1개의 센싱 기준 채널을 공유하는 것을 보여주는 도면이다.
도 8은 1 센싱 블록 내에서 센싱 기준 채널과 센싱 대상 채널에 연결된 픽셀 센싱 장치의 일 예를 보여주는 도면이다.
도 9는 도 8의 픽셀 센싱 장치의 구동 타이밍을 보여주는 도면이다.
도 10a은 도 9의 초기화 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다.
도 10b는 도 9의 센싱 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다.
도 11은 1 센싱 블록 내에서 센싱 기준 채널과 센싱 대상 채널에 연결된 픽셀 센싱 장치의 다른 예를 보여주는 도면이다.
도 12는 도 11의 픽셀 센싱 장치의 일 구동 타이밍을 보여주는 도면이다.
도 13a은 도 12의 초기화 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다.
도 13b는 도 12의 센싱 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다.
도 14는 도 11의 픽셀 센싱 장치의 다른 구동 타이밍을 보여주는 도면이다.
도 15a은 도 14의 초기화 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다.
도 15b는 도 14의 센싱 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다.
도 16은 1 센싱 블록 내에서 복수의 센싱 대상 채널들이 1개의 센싱 기준 채널을 공유한 픽셀 센싱 장치의 일 예를 보여주는 도면이다.
도 17a 내지 도 17e는 도 16의 픽셀 센싱 장치의 동작을 설명하기 위한 도면들이다.
도 18은 본 명세서의 실시예에 따른 픽셀 센싱 장치의 효과를 설명하기 위한 비교 도면이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 명세서에서 표시패널의 기판 상에 형성되는 픽셀 회로는 n 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현되거나 또는 p 타입 MOSFET 구조의 TFT로 구현될 수도 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이에 반해, p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.

한편, 본 명세서에서 TFT의 반도체층은 옥사이드 소자, 아몰포스 실리콘 소자, 폴리 실리콘 소자 중 적어도 어느 하나로 구현될 수 있다.

이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명의 실시예에 따른 전계발광 표시장치를 보여주는 도면이다. 그리고, 도 2는 도 1의 표시패널에 구비된 픽셀 어레이의 일 예를 보여주는 도면이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전계발광 표시장치는 표시패널(10), 드라이버 집적회로(20), 보상회로(30), 호스트 시스템(40), 저장 메모리(50), 및 전원회로(60)를 포함할 수 있다. 표시패널(10)을 구동하기 위한 패널 구동회로에는 표시패널(10)에 구비된 게이트 구동부(15)와, 드라이버 집적회로(20)에 내장된 데이터 구동부(25)를 포함한다.

표시패널(10)에는 다수의 픽셀 라인들(PNL1~PNL4)이 구비되고, 각 픽셀라인에는 다수의 픽셀들(PXL)과 복수의 신호라인들이 구비된다. 본 발명에서 설명되는 “픽셀 라인”은 물리적인 신호라인이 아니라, 게이트라인의 연장 방향을 따라 서로 이웃한 픽셀들(PXL)과 신호 라인들의 집합체를 의미한다. 신호라인들은 픽셀들(PXL)에 디스플레이용 데이터전압(VDIS)과 센싱용 데이터전압(VSEN)을 공급하기 위한 데이터라인들(140), 픽셀들(PXL)에 픽셀 기준전압(PVref)을 공급하기 위한 기준전압 라인들(150), 픽셀들(PXL)에 게이트신호를 공급하는 게이트라인들(160), 및 픽셀들(PXL)에 고전위 픽셀 전압을 공급하기 위한 고전위 전원 라인들(PWL)을 포함할 수 있다.

표시패널(10)의 픽셀들(PXL)은 매트릭스 형태로 배치되어 픽셀 어레이(Pixel array)를 구성한다. 도 2의 픽셀 어레이에 포함된 각 픽셀(PXL)는 데이터라인들(140) 중 어느 하나에, 기준전압 라인들(150) 중 어느 하나에, 고전위 전원 라인들(PWL) 중 어느 하나에, 그리고 게이트라인들(160) 중 어느 하나에 연결될 수 있다. 도 2의 픽셀 어레이에 포함된 각 픽셀(PXL)은 복수의 게이트라인들(160)에 연결될 수도 있다. 그리고, 도 2의 픽셀 어레이 포함된 각 픽셀(PXL)은 전원회로(60)로부터 저전위 픽셀 전압을 더 공급받을 수 있다. 전원회로(60)는 저전위 전원 라인 또는 패드부를 통해서 저전위 픽셀 전압을 픽셀(PXL)에 공급할 수 있다.

표시패널(10)에는 게이트 구동부(15)가 내장될 수 있다.

게이트 구동부(15)는 도 2의 픽셀 어레이의 게이트라인들(160)에 연결된 복수의 게이트 스테이지들을 포함할 수 있다. 게이트 스테이지들은 픽셀들(PXL)의 스위치 소자들을 제어하기 위한 게이트신호를 생성하여 게이트라인들(160)에 공급할 수 있다.

드라이버 집적회로(20)는 타이밍 제어부(21)와 데이터 구동부(25)를 포함할 수 있으나 이에 한정되지 않는다. 타이밍 제어부(21)는 드라이버 집적회로(20) 내에 포함되지 않고 드라이버 집적회로(20)와 함께 콘트롤 보드에 실장될 수도 있다. 데이터 구동부(25)는 센싱부(22)와 구동전압 생성부(23)를 포함할 수 있으나, 이에 한정되지 않는다.

타이밍 제어부(21)는 호스트 시스템(40)으로부터 입력되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 참조로 게이트 구동부(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와, 데이터 구동부(25)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 생성할 수 있다.

데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 소스 스타트 펄스는 구동전압 생성부(23)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 구동전압 생성부(23)의 출력 타이밍을 제어한다.

게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 스타트 펄스는 첫 번째 게이트 출력을 생성하는 게이트 스테이지에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 쉬프트 클럭은 게이트 스테이지들에 공통으로 입력되는 것으로서 게이트 스타트 펄스를 쉬프트시키기 위한 클럭신호이다.

타이밍 제어부(21)는 패널 구동회로의 동작 타이밍을 제어함으로써, 파워 온 기간, 각 프레임의 수직 액티브 기간, 각 프레의 수직 블랭크 기간, 파워 오프 기간 중 적어도 어느 하나에서 픽셀들(PXL)의 구동 특성을 센싱할 수 있다. 여기서, 파워 온 기간은 시스템 전원이 인가된 후부터 화면이 켜지기 전까지의 기간이고, 파워 오프 기간은 화면이 꺼진 후부터 시스템 전원이 해제되기 전까지의 기간이다. 수직 액티브 기간은 화면 재생을 위해 영상 데이터가 표시패널(10)에 기입되는 기간이고, 수직 블랭크 기간은 이웃한 수직 액티브 기간들 사이에 위치하며 영상 데이터의 기입이 중지되는 기간이다. 픽셀들(PXL)의 구동 특성은 픽셀들(PXL)에 포함된 구동 소자들의 문턱전압과 전자 이동도, 및 발광 소자들의 동작점 전압을 포함한다.

타이밍 제어부(21)는 표시패널(10)의 픽셀 라인들(PNL1~PNL4)에 대한 센싱 구동 타이밍과 디스플레이 구동 타이밍을 정해진 시퀀스에 따라 제어함으로써, 디스플레이 구동과 센싱 구동을 구현할 수 있다.

타이밍 제어부(21)는 디스플레이 구동을 위한 타이밍 제어신호들(GDC,DDC)과 센싱 구동을 위한 타이밍 제어신호들(GDC,DDC)을 서로 다르게 생성할 수 있다. 센싱 구동은 센싱 대상 픽셀 라인에 포함된 픽셀들(PXL)에 센싱용 데이터전압(VSEN)을 기입하여 해당 픽셀들(PXL)의 구동 특성을 센싱하고, 센싱 결과 데이터(SDATA)를 기초로 해당 픽셀들(PXL)의 구동 특성 변화를 보상하기 위한 보상값을 업데이트하는 것을 의미한다. 그리고, 디스플레이 구동은 업데이트된 보상값을 기반으로 하여, 해당 픽셀들(PXL)에 입력될 디지털 영상 데이터를 보정하고, 보정된 영상 데이터(CDATA)에 대응되는 디스플레이용 데이터전압(VDIS)을 해당 픽셀들(PXL)에 인가하여 입력 영상을 표시하는 것을 의미한다.

구동전압 생성부(23)는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기(Digital to Analog converter, 이하 DAC라 함)로 구현된다. 구동전압 생성부(23)는 센싱 구동에 필요한 센싱용 데이터전압(VSEN)과 디스플레이 구동에 필요한 디스플레이용 데이터전압(VDIS)을 생성하여 데이터라인들(140)에 공급한다. 디스플레이용 데이터전압(VDIS)은 보상회로(30)에서 보정된 디지털 영상 데이터(CDATA)에 대한 디지털-아날로그 변환 결과로서, 계조값 및 보상값에 따라 픽셀 단위로 그 크기가 달라질 수 있다. 센싱용 데이터전압(VSEN)은 컬러 별로 구동소자의 구동 특성이 다름을 고려하여 R(적색),G(녹색),B(청색),W(백색) 픽셀들 단위로 다르게 설정될 수 있다.

센싱부(22)는 본 실시예에서 설명할 픽셀 센싱 장치를 구현한다. 센싱부(22)는 센싱 구동을 위해, 픽셀들(PXL)의 구동 특성, 예컨대, 구동 소자의 문턱전압과 전자 이동도, 발광 소자의 동작점 전압을 센싱 라인들을 통해 센싱할 수 있다. 센싱 라인들은 기준전압 라인들(150)로 구현될 수 있다. 센싱부(22)는 각 픽셀(PXL)에 흐르는 픽셀 전류를 센싱하는 전류 센싱형으로 구현될 수 있다. 센싱부(22)는 도 5 내지 도 18과 같이 구현됨으로써, 패널의 공통 노이즈 성분과 전원 노이즈 성분이 센싱 출력에 반영되지 않도록 하여 보상 성능을 높인다.

센싱부(22)는 복수의 아날로그 센싱값들을 복수개의 ADC(Aanlog-Digital Conveter)들을 이용하여 동시에 병렬 처리할 수도 있고, 복수의 아날로그 센싱값들을 1개의 ADC를 이용하여 순차적으로 직렬 처리할 수도 있다. ADC는 미리 정해진 센싱 레인지에 따라 아날로그 센싱값들을 디지털 센싱 결과 데이터(SDATA)로 변환한 후, 저장 메모리(50)에 공급한다.

저장 메모리(50)는 센싱 구동시 센싱부(22)로부터 입력되는 디지털 센싱 결과 데이터(SDATA)를 저장한다. 저장 메모리(50)는 플래시 메모리로 구현될 수 있으나, 이에 한정되지 않는다.

보상회로(30)는 보상부(31)와 보상 메모리(32)를 포함할 수 있다. 보상 메모리(32)는 저장 메모리(50)로부터 읽어들인 디지털 센싱 결과 데이터(SDATA)를 보상부(31)에 전달한다. 보상 메모리(32)는 RAM(Random Access Memory), 예컨대 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM)일 수 있으나, 이에 한정되지 않는다. 보상부(31)는 저장 메모리(50)로부터 읽어들인 디지털 센싱 결과 데이터(SDATA)를 기반으로 각 픽셀 별로 보상 오프셋(Offset)과 보상 게인(Gain)을 연산하고, 연산된 보상 오프셋과 보상 게인에 따라 호스트 시스템(40)으로부터 입력 받은 영상 데이터를 보정하고, 보정된 영상 데이터(CDATA)를 드라이버 집적회로(20)에 공급한다.

전원회로(60)는 픽셀 기준전압(PVref)과 적분기 기준전압(CVref)을 생성하여 드라이버 집적회로(20)에 공급할 수 있다. 픽셀 기준전압(PVref)은 데이터 구동부(25)를 통해 표시패널(10)의 픽셀들(PXL)에 공급될 수 있으나 이에 한정되지 않는다. 픽셀 기준전압(PVref)은 데이터 구동부(25)를 거치지 않고 표시패널(10)의 픽셀들(PXL)에 직접 공급될 수도 있다. 적분기 기준전압(CVref)은 센싱부(22)에 공급될 수 있다.

이러한 전원회로(60)는 본 명세서의 청구항들에 기재된 픽셀 센싱 장치 내의 적분기 기준전압원에 연결될 수 있다.

도 3은 도 2의 픽셀 어레이에 연결된 데이터 구동부(25)의 일 구성을 보여주는 도면이다. 도 3의 데이터 구동부(25)는 픽셀들(PXL)의 구동 특성을 기준 전압라인들(150)을 통해 센싱하기 위한 것이다. 각 기준 전압라인(150)은 데이터 구동부(25)의 센싱 채널(SCH)에 연결되어 센싱 라인의 역할을 수행한다.

도 3을 참조하면, 데이터 구동부(25)는 데이터라인(140)을 통해 픽셀(PXL)의 제1 노드(구동 소자의 게이트전극에 연결됨)에 접속되고, 기준 전압라인(150)을 통해 픽셀(PXL)의 제2 노드(구동 소자의 소스전극에 연결됨)에 접속될 수 있다. 픽셀(PXL)의 제2 노드에는 픽셀 전류(IPIX)가 흐르기 때문에, 제2 스위치 소자를 통해 제2 노드에 접속된 기준 전압라인(150)이 센싱 라인으로 활용될 수 있다.

데이터 구동부(25)는 구동전압 생성부(23)와 센싱부(22)를 포함할 수 있다. 구동전압 생성부(23)는 데이터 채널(DCH)을 통해 표시패널(10)의 데이터라인(140)에 연결되고, 센싱부(22)는 센싱 채널(SCH)을 통해 표시패널(10)의 기준 전압라인(150)에 연결된다. 구동전압 생성부(23)는 DAC를 통해 센싱용 데이터전압(VSEN)과 디스플레이용 데이터전압(VDIS)을 생성한다.

센싱 채널(SCH)은 디스플레이 구동시 픽셀 기준전압(PVref)을 기준 전압라인(150)에 공급하는 역할을 한다. 한편, 센싱 채널(SCH)은 센싱 구동의 초기화 기간에서 적분기 기준전압(CVref)을 기준 전압라인(150)에 공급하는 통로 역할을 한다. 그리고, 센싱 채널(SCH)은 센싱 구동의 센싱 기간에서 기준 전압라인(150)을 통해 유입되는 픽셀 전류(IPIX)를 센싱부(22)에 공급하는 통로 역할을 한다.

센싱 채널(SCH)은 기준 전압라인(150)의 개수만큼 존재할 수 있다. 센싱 채널(SCH)은 픽셀 전류(IPIX)와 공통 노이즈 성분이 함께 유입되는 센싱 대상 채널과, 픽셀 전류(IPIX) 없이 공통 노이즈 성분만이 유입되는 센싱 기준 채널을 포함할 수 있다. 동일한 센싱 블록 내에서 복수의 센싱 대상 채널들이 1개의 센싱 기준 채널을 공유할 수 있다.

센싱부(22)는 센싱 구동의 초기화 기간에서만 적분기 기준전압원과 연결되고, 센싱 구동의 센싱 기간에서는 적분기 기준전압원과 연결되지 않고 2개의 센싱 채널들(즉, 센싱 대상 채널과 센싱 기준 채널)에 연결된다. 센싱 구동의 센싱 기간에서 센싱부(22)와 적분기 기준전압원이 연결되지 않기 때문에, 전원 노이즈에 의해 센싱부(22)의 센싱 출력이 왜곡되지 않는다. 또한, 센싱 구동의 센싱 기간에서 센싱부(22)가 적분기 기준전압(CVref)으로 기 충전된 센싱 기준 채널과 연결되기 때문에, 적분기 기준전압(CVref)으로부터 변하는 센싱 출력의 기준점이 흔들리지 않게 된다. 더욱이, 센싱 구동의 센싱 기간에서 센싱부(22)가 센싱 대상 채널과 센싱 기준 채널 에 연결되면, 센싱 대상 채널과 센싱 기준 채널을 통해 유입되는 공통 노이즈 성분이 센싱부(22) 내에서 소거 때문에, 센싱부(22)의 센싱 출력이 공통 노이즈 성분으로 인해 왜곡됨이 없이 픽셀 전류(IPIX)에 의해서만 변하도록 할 수 있다.

도 4는 도 3에 도시된 픽셀의 일 등가 회로도이다.

도 4를 참조하면, 기준전압 라인(150)을 센싱 라인으로 활용하는 일 픽셀(PXL)은 발광 소자(EL), 구동 TFT(DT), 스위치 TFT들(ST1,ST2), 및 스토리지 커패시터(Cst)를 포함한다. 구동 TFT(DT)와 스위치 TFT들(ST1,ST2)은 NMOS로 구현될 수 있으나 이에 한정되지 않는다.

발광 소자(EL)는 구동 TFT(DT)로부터 인입되는 픽셀 전류에 대응되는 세기로 발광하는 발광 소자이다. 발광 소자(EL)는 유기 발광층을 포함한 유기발광다이오드로 구현될 수도 있고, 무기 발광층을 포함한 무기발광다이오드로 구현될 수도 있다. 발광 소자(EL)의 애노드 전극은 제2 노드(N2)에 접속되고, 캐소드 전극은 저전위 픽셀 전압(EVSS)의 입력단에 접속된다.

구동 TFT(DT)는 게이트-소스 간 전압에 대응하여 픽셀 전류를 생성하는 구동 소자이다. 구동 TFT(DT)의 게이트전극은 제1 노드(N1)에 접속되고, 제1 전극은 고전위 전원 라인(PWL)을 통해 고전위 픽셀 전압(EVDD)의 입력단에 접속되며, 제2 전극은 제2 노드(N2)에 접속된다.

스위치 TFT들(ST1,ST2)은 구동 TFT(DT)의 게이트-소스 간 전압을 설정하고, 구동 TFT(DT)의 제2 전극과 기준전압 라인(150)을 연결하는 스위치 소자들이다.

제1 스위치 TFT(ST1)는 데이터라인(140)과 제1 노드(N1) 사이에 접속되어 게이트라인(160)으로부터의 게이트신호(SCAN)에 따라 턴 온 된다. 제1 스위치 TFT(ST1)는 디스플레이 구동을 위한 프로그래밍 시에 턴 온 됨과 아울러, 센싱 구동을 위한 초기화 기간에서 턴 온 된다. 제1 스위치 TFT(ST1)가 턴 온 될 때, 센싱용 데이터전압(VSEN) 또는 디스플레이용 데이터전압(VDIS)이 제1 노드(N1)에 인가된다. 제1 스위치 TFT(ST1)의 게이트전극은 게이트라인(160)에 접속되고, 제1 전극은 데이터 라인(140)에 접속되며, 제2 전극은 제1 노드(N1)에 접속된다.

제2 스위치 TFT(ST2)는 기준전압 라인(150)과 제2 노드(N2) 사이에 접속되어 게이트라인(160)으로부터의 게이트신호(SCAN)에 따라 턴 온 된다. 제2 스위치 TFT(ST2)는 디스플레이 구동을 위한 프로그래밍 시에 턴 온 되어 픽셀 기준전압(PVref)을 제2 노드(N2)에 인가한다. 제2 스위치 TFT(ST2)는 센싱 구동을 위한 초기화 기간에서 턴 온 되어 적분기 기준전압(CVref)을 제2 노드(N2)에 인가한다. 그리고, 제2 스위치 TFT(ST2)는 센싱 구동을 위한 센싱 기간에서 턴 온 되어 픽셀 전류(IPIX)를 기준전압 라인(150)으로 전달한다. 제2 스위치 TFT(ST2)의 게이트전극은 게이트라인(160)에 접속되고, 제1 전극은 기준전압 라인(150)에 접속되며, 제2 전극은 제2 노드(N2)에 접속된다.

스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되어 구동 TFT(DT)의 게이트-소스 간 전압을 일정 기간 동안 유지한다.

도 5는 복수의 센싱 블록들 각각이 복수의 센싱부들을 포함한 예를 보여주는 도면이다. 도 6은 센싱 기준 채널과 센싱 대상 채널이 픽셀 어레이의 서로 다른 픽셀들에 연결된 것을 보여주는 도면이다. 그리고, 도 7은 1 센싱 블록 내에서 복수의 센싱 대상 채널들에 연결된 센싱부들이 1개의 센싱 기준 채널을 공유하는 것을 보여주는 도면이다.

도 5를 참조하면, 데이터 구동부(22)는 복수의 센싱 블록들(SBL)을 포함할 수 있다. 1 센싱 블록(SBL)은 복수의 센싱 채널들(SCH)을 통해 표시패널(10)의 기준전압 라인들(150)에 연결될 수 있다. 1 센싱 블록(SBL)에 포함된 센싱 채널들(SCH) 중 어느 하나는 센싱 기준 채널이 되고, 센싱 기준 채널을 제외한 나머지 센싱 채널들은 센싱 대상 채널들이 된다.

도 6을 참조하면, 센싱 대상 채널은 제1 센싱 라인(SL1)을 통해 제1 픽셀들(P1)에 연결되고, 센싱 기준 채널은 제2 센싱 라인(SL2)을 통해 제2 픽셀들(P2)에 연결될 수 있다. 제1 센싱 라인(SL1)과 제2 센싱 라인(SL2)은 서로 다른 기준전압 공급라인들(150)이다. 센싱 구동시, 센싱 대상 채널은 적분기 기준전압(CVref)을 제1 센싱 라인(SL1)에 공급하고 센싱 기준 채널은 적분기 기준전압(CVref)을 제2 센싱 라인(SL2)에 공급한다. 적분기 기준전압(CVref)은 제1 센싱 라인(SL1)을 통해 제1 픽셀들(P1)에 공급되고, 제2 센싱 라인(SL2)을 통해 제2 픽셀들(P2)에 공급된다. 센싱 구동시, 제1 픽셀들(P1)은 온 구동용 센싱용 데이터전압에 따라 픽셀 전류(IPIX)를 생성하는 데 반해, 제2 픽셀들(P2)은 오프 구동용 센싱용 데이터전압에 따라 픽셀 전류(IPIX)를 생성하지 않는다. 따라서, 센싱 구동시, 센싱 대상 채널로는 픽셀 전류(IPIX)와 공통 노이즈 성분이 유입되고, 센싱 기준 채널로는 픽셀 전류(IPIX)없이 공통 노이즈 성분만이 유입된다. 1 센싱 블록(SBL) 내에서, 센싱부는 센싱 대상 채널과 센싱 기준 채널에 모두 연결되어, 공통 노이즈 성분이 반영되지 않은 센싱 결과를 생성한다.

도 7을 참조하면, 1 센싱 블록(SBL) 내에서 복수의 센싱 대상 채널들(SCH1a,SCH1b)에 연결된 센싱부들이 1개의 센싱 기준 채널(SCH2)을 공유할 수 있다. 1 센싱 블록(SBL) 내에서 센싱 대상 채널의 위치와 센싱 기준 채널의 위치는 도 7 내지 도 10b와 같이 고정될 수 있다. 다만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 1 센싱 블록(SBL) 내에서 센싱 대상 채널의 위치와 센싱 기준 채널의 위치는 가변될 수도 있으며, 이에 대해서는 도 11 내지 도 17e를 통해 후술한다.

도 8은 1 센싱 블록 내에서 센싱 기준 채널과 센싱 대상 채널에 연결된 픽셀 센싱 장치의 일 예를 보여주는 도면이다. 도 8의 픽셀 센싱 장치의 경우, 1 센싱 블록 내에서 센싱 기준 채널과 센싱 대상 채널의 위치가 고정된다.

도 8을 참조하면, 픽셀 센싱 장치는 제1 센싱 라인(SL1)에 연결된 센싱 대상 채널(SCH1), 제2 센싱 라인(SL2)에 연결된 센싱 기준 채널(SCH2), 센싱 대상 채널(SCH1)과 센싱 기준 채널(SCH2)에 공급될 적분기 기준전압(CVref)을 출력하는 적분기 기준전압원, 제1 센싱 라인(SL1)으로부터 유입되는 픽셀 전류를 센싱하기 위해 센싱 대상 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 연결됨과 동시에 센싱 기준 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 연결되는 전류 적분기(CI), 및 센싱 스위칭부(SWC)를 포함한다. 상기 센싱 대상 채널(SCH1)은 도 7에 도시된 복수의 센싱 대상 채널들(SCH1a,SCH1b) 중 어느 하나일 수 있다.

이 픽셀 센싱 장치는 전류 적분기(CI)의 센싱 출력(OUT)을 샘플링하여 샘플링 전압을 출력하는 샘플 앤 홀드부(SH)와, ADC의 센싱 레인지에 맞게 샘플링 전압의 레벨을 조정하는 레벨 쉬프터(LS)와, 레벨 쉬프터(LS)의 출력을 처리 순서에 맞게 ADC로 출력하는 먹스부(MUX)를 더 포함할 수 있다. 레벨 쉬프터(LS)와 먹스부(MUX)는 1 칩으로 구현될 수 있으며, 모델에 따라서 생략 가능하다.

이 픽셀 센싱 장치는 전류 적분기(CI) 내에서 공통 노이즈 성분을 제거할 수 있으므로, 전류 적분기(CI)의 센싱 출력(OUT)으로부터 공통 노이즈 성분을 소거하기 위한 별도의 상관 더블 샘플링회로를 ADC 앞단에 연결할 필요가 없다. 그에 따라 픽셀 센싱 장치의 사이즈 및 제조 비용이 줄어들 수 있다.

전류 적분기(CI)는 적분기 앰프(AMP)와 적분기 커패시터(CFB)와 리셋 스위치(RST)로 구현될 수 있다. 적분기 앰프(AMP)는 반전 입력 단자(-)와, 비 반전 입력 단자(+)와, 출력 단자를 갖는다. 적분기 커패시터(CFB)와 리셋 스위치(RST)는 반전 입력 단자(-)와 출력 단자 사이에 병렬로 연결된다.

적분기 앰프(AMP)는 반전 입력 단자(-)로 픽셀 전류를 유입받는 네거티브 피드백 타입으로 구현된다. 적분기 앰프(AMP)는 픽셀 전류가 반전 입력 단자(-)를 통해 적분기 커패시터(CFB)에 누적됨에 따라 적분기 앰프(AMP)의 센싱 출력(OUT)이 적분기 기준전압(CVref)로부터 낮아지게 된다. 센싱 출력(OUT)의 하강 기울기는 픽셀 전류의 크기에 비례하여 증가한다.

센싱 스위칭부(SWC)는 제1 내지 제4 스위치들(SW1~SW4)을 포함한다. 제1 스위치(SW1)는 센싱 대상 채널(SCH1)과 적분기 앰프(AMP)의 반전 입력 단자(-) 사이에 연결된다. 제2 스위치(SW2)는 적분기 기준전압원과 적분기 앰프(AMP)의 비 반전 입력 단자(+) 사이에 연결된다. 제3 스위치(SW3)는 센싱 기준 채널(SCH2)과 적분기 앰프(AMP)의 비 반전 입력 단자(+) 사이에 연결된다. 그리고, 제4 스위치(SW4)는 센싱 기준 채널(SCH2)과 적분기 기준전압원 사이에 연결된다.

이러한 센싱 스위칭부(SWC)는 센싱 구동의 초기화 기간 동안 적분기 기준전압원을 전류 적분기(CI)와 제1 센싱 라인(SL1)에 연결함과 아울러 적분기 기준전압원을 제2 센싱 라인(SL2)에 연결하고, 상기 초기화 기간에 이은 센싱 기간 동안 적분기 기준전압원과 전류 적분기(CI) 간의 연결을 해제함과 아울러 전류 적분기(CI)를 제1 센싱 라인(SL1)과 상기 제2 센싱 라인(SL2)에 연결하는 역할을 한다.

한편, 픽셀 센싱 장치는 적분기 기준전압원과 제4 스위치(SW4) 사이에 연결된 출력 버퍼(BUF)를 더 포함할 수 있다. 출력 버퍼(BUF)는 적분기 기준전압(CVref)을 안정화시키는 역할을 한다.

도 9는 도 8의 픽셀 센싱 장치의 구동 타이밍을 보여주는 도면이다. 도 10a은 도 9의 초기화 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다. 그리고, 도 10b는 도 9의 센싱 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다.

도 9와 같이 픽셀 센싱 장치의 센싱 구동 타이밍은 초기화 기간(Ti)과 센싱 기간(Ts)을 포함하여 이루어진다.

도 9 및 도 10a를 참조하면, 초기화 기간(Ti) 동안, 전류 적분기(CI)의 리셋 스위치(RST)와, 센싱 스위칭부(SWC)의 제1, 제2 및 제4 스위치들(SW1,SW2,SW4)이 온 상태를 유지하고, 센싱 스위칭부(SWC)의 제3 스위치(SW3)는 오프 상태를 유지한다. 그 결과, 초기화 기간(Ti) 동안, 적분기 앰프(AMP)의 반전 입력 단자(-)와 비 반전 입력 단자(+)와 출력 단자가 적분기 기준전압(CVref)으로 초기화되고, 적분기 기준전압(CVref)이 제1 스위치(SW1)와 센싱 대상 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 충전된다. 또한, 초기화 기간(Ti) 동안, 적분기 기준전압(CVref)이 제4 스위치(SW4)와 센싱 기준 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 충전된다.

도 9 및 도 10b를 참조하면, 센싱 기간(Ts) 동안, 센싱 스위칭부(SWC)의 제1 및 제3 스위치들(SW1,SW3)이 온 상태를 유지하고, 센싱 스위칭부(SWC)의 제2 및 제4 스위치(SW2,SW4)는 오프 상태를 유지한다. 그리고, 전류 적분기(CI)의 리셋 스위치(RST)가 오프 상태를 유지한다. 한편, 센싱 기간(Ts) 동안, 제1 센싱 라인(SL1)에 연결된 제1 픽셀에는 온 구동용 센싱용 데이터전압에 의해 픽셀 전류(IPIX)가 흐르고, 제2 센싱 라인(SL2)에 연결된 제2 픽셀에는 오프 구동용 센싱용 데이터전압에 의해 픽셀 전류(IPIX)가 흐르지 않는다. 제1 센싱 라인(SL1)과 제2 센싱 라인(SL2)에는 다양한 원인에 의해 소량의 공통 노이즈 성분(즉, 공통 노이즈 전류)이 흐른다.

센싱 기간(Ts) 동안, 적분기 앰프(AMP)의 반전 입력 단자(-)는 제1 스위치(SW1)와 센싱 대상 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 연결되어, 제1 센싱 라인(SL1)으로부터 픽셀 전류(IPIX)와 공통 노이즈 성분을 입력 받는다. 그리고, 적분기 앰프(AMP)의 비 반전 입력 단자(+)는 제3 스위치(SW3)와 센싱 기준 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 연결되어, 제2 센싱 라인(SL2)으로부터 공통 노이즈 성분을 입력 받는다.

센싱 기간(Ts) 동안, 적분기 앰프(AMP)의 반전 입력 단자(-)와 비 반전 입력 단자(+)에 입력된 공통 노이즈 성분은 차동 증폭기인 적분기 앰프(AMP)에서 소거되므로, 픽셀 전류(IPIX)만이 적분기 커패시터(CFB)에 누적된다. 따라서, 공통 노이즈 성분으로 인해 전류 적분기(CI)의 센싱 출력(OUT)이 왜곡되지 않는다. 다시 말해, 전류 적분기(CI)의 센싱 출력(OUT)에 공통 노이즈 성분이 반영되지 않기 때문에, 센싱 출력(OUT)의 정확성이 높아진다.

한편, 센싱 기간(Ts) 동안, 제2 스위치(SW2)의 오프로 인해 적분기 기준전압원과 전류 적분기(CI) 간의 연결이 해제된다. 이에 따라, 적분기 기준전압원으로부터 유입되는 전원 노이즈가 전류 적분기(CI)의 센싱 출력(OUT)에 반영되지 않기 때문에, 센싱 출력(OUT)의 정확성이 더욱 높아진다.

도 11은 1 센싱 블록 내에서 기준 센싱 채널과 대상 센싱 채널에 연결된 픽셀 센싱 장치의 다른 예를 보여주는 도면이다. 도 11의 픽셀 센싱 장치의 경우, 1 센싱 블록 내에서 센싱 기준 채널과 센싱 대상 채널의 위치가 가변될 수 있다.

도 11을 참조하면, 픽셀 센싱 장치는 제1 센싱 라인(SL1)에 연결된 제1 센싱 채널(SCH1), 제2 센싱 라인(SL2)에 연결된 제2 센싱 채널(SCH2), 제1 센싱 채널(SCH1)과 제2 센싱 채널(SCH2)에 공급될 적분기 기준전압(CVref)을 출력하는 적분기 기준전압원, 제1 센싱 라인(SL1)으로부터 유입되는 제1 픽셀 전류를 센싱하기 위해 제1 센싱 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 연결됨과 동시에 제2 센싱 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 연결되는 제1 전류 적분기(CI1), 제2 센싱 라인(SL2)으로부터 유입되는 제2 픽셀 전류를 센싱하기 위해 제2 센싱 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 연결됨과 동시에 제1 센싱 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 연결되는 제2 전류 적분기(CI2), 및 제1 센싱 채널(SCH1)과 제2 센싱 채널(SCH2) 중 어느 하나를 센싱 대상 채널로 설정하고, 나머지 하나를 센싱 기준 채널로 설정하기 위한 스위칭부(SWC)를 포함한다.

이 픽셀 센싱 장치는 제1 전류 적분기(CI1)의 제1 센싱 출력(OUT1)을 샘플링하여 제1 샘플링 전압을 출력하는 제1 샘플 앤 홀드부(SH1)와, ADC의 센싱 레인지에 맞게 제1 샘플링 전압의 레벨을 조정하는 제1 레벨 쉬프터(LS1)와, 제2 전류 적분기(CI2)의 제2 센싱 출력(OUT2)을 샘플링하여 제2 샘플링 전압을 출력하는 제2 샘플 앤 홀드부(SH2)와, ADC의 센싱 레인지에 맞게 제2 샘플링 전압의 레벨을 조정하는 제2 레벨 쉬프터(LS2)와, 제1 레벨 쉬프터(LS1)의 출력과 제2 레벨 쉬프터(LS2)의 출력을 순차적으로 ADC로 공급하는 먹스부(MUX)를 더 포함할 수 있다. ADC는 먹스부(MUX)를 통해 순차적으로 입력되는 제1 레벨 쉬프터(LS1)의 출력과 제2 레벨 쉬프터(LS2)의 출력을 디지털 센싱 데이터(SDATA)로 변환한다.

이 픽셀 센싱 장치는 제1 및 제2 전류 적분기들(CI1,CI2) 내에서 공통 노이즈 성분을 제거할 수 있으므로, 제1 및 제2 전류 적분기들(CI1,CI2)의 센싱 출력들(OUT1,OUT2)로부터 공통 노이즈 성분을 소거하기 위한 별도의 상관 더블 샘플링회로를 ADC 앞단에 연결할 필요가 없다. 그에 따라 픽셀 센싱 장치의 사이즈 및 제조 비용이 줄어들 수 있다.

제1 전류 적분기(CI1)는 제1 적분기 앰프(AMP1)와 제1 적분기 커패시터(CFB1)와 제1 리셋 스위치(RST1)로 구현될 수 있다. 제1 적분기 앰프(AMP1)는 제1 반전 입력 단자(-)와, 제1 비 반전 입력 단자(+)와, 제1 출력 단자를 갖는다. 제1 적분기 커패시터(CFB1)와 제1 리셋 스위치(RST1)는 제1 반전 입력 단자(-)와 제1 출력 단자 사이에 병렬로 연결된다. 제1 적분기 앰프(AMP1)는 제1 반전 입력 단자(-)로 제1 픽셀 전류를 유입받는 네거티브 피드백 타입으로 구현된다. 제1 적분기 앰프(AMP1)는 제1 픽셀 전류가 제1 반전 입력 단자(-)를 통해 제1 적분기 커패시터(CFB1)에 누적됨에 따라 제1 적분기 앰프(AMP1)의 제1 센싱 출력(OUT1)이 적분기 기준전압(CVref)로부터 낮아지게 된다. 제1 센싱 출력(OUT1)의 하강 기울기는 제1 픽셀 전류의 크기에 비례하여 증가한다.

제2 전류 적분기(CI2)는 제2 적분기 앰프(AMP2)와 제2 적분기 커패시터(CFB2)와 제2 리셋 스위치(RST2)로 구현될 수 있다. 제2 적분기 앰프(AMP2)는 제2 반전 입력 단자(-)와, 제2 비 반전 입력 단자(+)와, 제2 출력 단자를 갖는다. 제2 적분기 커패시터(CFB2)와 제2 리셋 스위치(RST2)는 제2 반전 입력 단자(-)와 제2 출력 단자 사이에 병렬로 연결된다. 제2 적분기 앰프(AMP2)는 제2 반전 입력 단자(-)로 제2 픽셀 전류를 유입받는 네거티브 피드백 타입으로 구현된다. 제2 적분기 앰프(AMP2)는 제2 픽셀 전류가 제2 반전 입력 단자(-)를 통해 제2 적분기 커패시터(CFB2)에 누적됨에 따라 제2 적분기 앰프(AMP2)의 제2 센싱 출력(OUT2)이 적분기 기준전압(CVref)로부터 낮아지게 된다. 제2 센싱 출력(OUT2)의 하강 기울기는 제2 픽셀 전류의 크기에 비례하여 증가한다.

센싱 스위칭부(SWC)는 초기화 기간 동안 적분기 기준전압원을 제1 전류 적분기(CI1)를 통해 제1 센싱 라인(SL1)에 연결함과 아울러 적분기 기준전압원을 제2 전류 적분기(CI2)를 통해 제2 센싱 라인(SL2)에 연결하고, 초기화 기간에 이은 센싱 기간 동안 제1 전류 적분기(CI1) 및 제2 전류 적분기(CI2) 각각과 적분기 기준전압원 간의 연결을 해제함과 아울러 제1 전류 적분기(CI1) 및 제2 전류 적분기(CI2) 중 어느 하나만을 제1 센싱 라인(SL1)과 제2 센싱 라인(SL2)에 연결하는 역할을 한다. 그리고, 센싱 스위칭부(SWC)는 센싱 기간 동안 제1 전류 적분기(CI1) 및 제2 전류 적분기(CI2) 중 나머지 하나를 제1 센싱 라인(SL1)과 제2 센싱 라인(SL2)에 비 연결(non-connection)시키는 역할을 한다.

이를 위해, 센싱 스위칭부(SWC)는 복수의 스위치들을 포함한다.

제1 스위치(SW1)는 제1 센싱 채널(SCH1)과 제1 적분기 앰프(AMP1)의 제1 반전 입력 단자(-) 사이에 연결된다. 제1 바 스위치(SW1')는 제1 센싱 채널(SCH1)과 공유 노드(SN) 사이에 연결되며, 제1 스위치(SW1)와 반대로 온/오프 된다. 제2 스위치(SW2)는 적분기 기준전압원과 제1 적분기 앰프(AMP1)의 제1 비 반전 입력 단자(+) 사이에 연결된다. 제3 스위치(SW3)는 공유 노드(SN)와 제1 적분기 앰프(AMP1)의 제1 비 반전 입력 단자(+) 사이에 연결된다.

제4 스위치(SW4)는 제2 센싱 채널(SCH2)과 제2 적분기 앰프(AMP2)의 제2 반전 입력 단자(-) 사이에 연결된다. 제4 바 스위치(SW4')는 제2 센싱 채널(SCH2)과 공유 노드(SN) 사이에 연결되며, 제4 스위치(SW4)와 반대로 온/오프 된다. 제5 스위치(SW5)는 적분기 기준전압원과 제2 적분기 앰프(AMP2)의 제2 비 반전 입력 단자(+) 사이에 연결된다. 제6 스위치(SW6)는 공유 노드(SN)와 제2 적분기 앰프(AMP2)의 제2 비 반전 입력 단자(+) 사이에 연결된다.

여기서, 제1 센싱 채널(SCH1)은 제1 센싱 라인(SL1)에 연결되고, 제2 센싱 채널(SCH2)은 제2 센싱 라인(SL2)에 연결된다.

도 12는 도 11의 픽셀 센싱 장치의 일 구동 타이밍을 보여주는 도면이다. 도 13a은 도 12의 초기화 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다. 그리고, 도 13b는 도 12의 센싱 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다.

도 12의 픽셀 센싱 장치의 일 센싱 구동 타이밍은 제1 센싱 채널(SCH1)이 센싱 대상 채널이 되고, 제2 센싱 채널(SCH2)이 센싱 기준 채널이 되는 경우에 대응된다. 제1 센싱 채널(SCH1)과 제2 센싱 채널(SCH2)은 1 센싱 블록 내에 포함될 수 있다. 도 12의 픽셀 센싱 장치의 일 센싱 구동 타이밍은 초기화 기간(Ti)과 센싱 기간(Ts)을 포함하여 이루어진다.

도 12 및 도 13a를 참조하면, 초기화 기간(Ti) 동안, 제1 전류 적분기(CI1)의 제1 리셋 스위치(RST1)와, 제2 전류 적분기(CI2)의 제2 리셋 스위치(RST2)와,센싱 스위칭부(SWC)의 제1, 제2, 제4 및 제5 스위치들(SW1,SW2,SW4,SW5)이 온 상태를 유지하고, 센싱 스위칭부(SWC)의 제1 및 제4 바 스위치들(SW1',SW4')과 제3 및 제6 스위치들(SW3,SW6)는 오프 상태를 유지한다. 그 결과, 초기화 기간(Ti) 동안, 제1 적분기 앰프(AMP1)의 제1 반전 입력 단자(-)와 제1 비 반전 입력 단자(+)와 제1 출력 단자가 적분기 기준전압(CVref)으로 초기화되고, 적분기 기준전압(CVref)이 제1 스위치(SW1)와 제1 센싱 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 충전된다. 또한, 초기화 기간(Ti) 동안, 제2 적분기 앰프(AMP2)의 제2 반전 입력 단자(-)와 제2 비 반전 입력 단자(+)와 제2 출력 단자가 적분기 기준전압(CVref)으로 초기화되고, 적분기 기준전압(CVref)이 제4 스위치(SW4)와 제2 센싱 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 충전된다.

도 12 및 도 13b를 참조하면, 센싱 기간(Ts) 동안, 센싱 스위칭부(SWC)의 제1 및 제3 스위치들(SW1,SW3)과 제4 바 스위치(SW4')가 온 상태를 유지하고, 센싱 스위칭부(SWC)의 제2,제4,제5 및 제6 스위치들(SW2,SW4,SW5,SW6)과 제1 바 스위치(SW1')는 오프 상태를 유지한다. 그리고, 제1 전류 적분기(CI1)의 제1 리셋 스위치(RST1)와 제2 전류 적분기(CI2)의 제2 리셋 스위치(RST2)가 오프 상태를 유지한다. 한편, 센싱 기간(Ts) 동안, 제1 센싱 라인(SL1)에 연결된 제1 픽셀에는 온 구동용 센싱용 데이터전압에 의해 제1 픽셀 전류(IPIX1)가 흐르고, 제2 센싱 라인(SL2)에 연결된 제2 픽셀에는 오프 구동용 센싱용 데이터전압에 의해 픽셀 전류가 흐르지 않는다. 제1 센싱 라인(SL1)과 제2 센싱 라인(SL2)에는 다양한 원인에 의해 소량의 공통 노이즈 성분(즉, 공통 노이즈 전류)이 흐른다.

센싱 기간(Ts) 동안, 제1 적분기 앰프(AMP1)의 제1 반전 입력 단자(-)는 제1 스위치(SW1)와 제1 센싱 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 연결되어, 제1 센싱 라인(SL1)으로부터 제1 픽셀 전류(IPIX1)와 공통 노이즈 성분을 입력 받는다. 그리고, 제1 적분기 앰프(AMP1)의 제1 비 반전 입력 단자(+)는 제3 스위치(SW3)와 제4 바 스위치(SW4')와 제2 센싱 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 연결되어, 제2 센싱 라인(SL2)으로부터 공통 노이즈 성분을 입력 받는다.

센싱 기간(Ts) 동안, 제1 적분기 앰프(AMP1)의 제1 반전 입력 단자(-)와 제1 비 반전 입력 단자(+)에 입력된 공통 노이즈 성분은 차동 증폭기인 제1 적분기 앰프(AMP1)에서 소거되므로, 제1 픽셀 전류(IPIX1)만이 제1 적분기 커패시터(CFB1)에 누적된다. 따라서, 공통 노이즈 성분으로 인해 제1 전류 적분기(CI1)의 제1 센싱 출력(OUT1)이 왜곡되지 않는다. 다시 말해, 제1 전류 적분기(CI1)의 제1 센싱 출력(OUT1)에 공통 노이즈 성분이 반영되지 않기 때문에, 제1 센싱 출력(OUT1)의 정확성이 높아진다.

한편, 센싱 기간(Ts) 동안, 제2 스위치(SW2)의 오프로 인해 적분기 기준전압원과 제1 전류 적분기(CI1) 간의 연결이 해제된다. 이에 따라, 적분기 기준전압원으로부터 유입되는 전원 노이즈가 제1 전류 적분기(CI1)의 제1 센싱 출력(OUT1)에 반영되지 않기 때문에, 제1 센싱 출력(OUT1)의 정확성이 더욱 높아진다.

한편, 센싱 기간(Ts) 동안, 제2 전류 적분기(CI2)는 제1 및 제2 센싱 채널들(SCH1,SCH2)과 연결되지 않으므로, 제2 전류 적분기(CI2)의 제2 센싱 출력은 적분기 기준전압(CVref)로부터 변하지 않는다. 따라서, 제2 센싱 라인(SL2)에 연결된 픽셀의 구동 특성값은 ADC에서 출력되는 디지털 센싱 데이터(SDATA)에 포함되지 않게 된다. 따라서, 본 발명의 보상회로(도 1의 30)는 제2 센싱 라인(SL2)과 동일한 센싱 블록에 연결된 다른 센싱 라인들로부터 얻어진 센싱 데이터의 평균값을 제2 센싱 라인(SL2)에 연결된 픽셀의 구동 특성값으로 취할 수 있다.

도 14는 도 11의 픽셀 센싱 장치의 다른 구동 타이밍을 보여주는 도면이다. 도 15a은 도 14의 초기화 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다. 그리고, 도 15b는 도 14의 센싱 기간에서의 픽셀 센싱 장치의 동작을 설명하기 위한 도면이다.

도 14의 픽셀 센싱 장치의 다른 센싱 구동 타이밍은 제2 센싱 채널(SCH2)이 센싱 대상 채널이 되고, 제1 센싱 채널(SCH1)이 센싱 기준 채널이 되는 경우에 대응된다. 제1 센싱 채널(SCH1)과 제2 센싱 채널(SCH2)은 1 센싱 블록 내에 포함될 수 있다. 도 14의 픽셀 센싱 장치의 다른 센싱 구동 타이밍은 초기화 기간(Ti)과 센싱 기간(Ts)을 포함하여 이루어진다.

도 14 및 도 15a를 참조하면, 초기화 기간(Ti) 동안, 제1 전류 적분기(CI1)의 제1 리셋 스위치(RST1)와, 제2 전류 적분기(CI2)의 제2 리셋 스위치(RST2)와,센싱 스위칭부(SWC)의 제1, 제2, 제4 및 제5 스위치들(SW1,SW2,SW4,SW5)이 온 상태를 유지하고, 센싱 스위칭부(SWC)의 제1 및 제4 바 스위치들(SW1',SW4')과 제3 및 제6 스위치들(SW3,SW6)는 오프 상태를 유지한다. 그 결과, 초기화 기간(Ti) 동안, 제1 적분기 앰프(AMP1)의 제1 반전 입력 단자(-)와 제1 비 반전 입력 단자(+)와 제1 출력 단자가 적분기 기준전압(CVref)으로 초기화되고, 적분기 기준전압(CVref)이 제1 스위치(SW1)와 제1 센싱 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 충전된다. 또한, 초기화 기간(Ti) 동안, 제2 적분기 앰프(AMP2)의 제2 반전 입력 단자(-)와 제2 비 반전 입력 단자(+)와 제2 출력 단자가 적분기 기준전압(CVref)으로 초기화되고, 적분기 기준전압(CVref)이 제4 스위치(SW4)와 제2 센싱 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 충전된다.

도 14 및 도 15b를 참조하면, 센싱 기간(Ts) 동안, 센싱 스위칭부(SWC)의 제4 및 제6 스위치들(SW4,SW6)과 제1 바 스위치(SW1')가 온 상태를 유지하고, 센싱 스위칭부(SWC)의 제1,제2,제3 및 제5 스위치들(SW1,SW2,SW3,SW5)과 제4 바 스위치(SW4')는 오프 상태를 유지한다. 그리고, 제1 전류 적분기(CI1)의 제1 리셋 스위치(RST1)와 제2 전류 적분기(CI2)의 제2 리셋 스위치(RST2)가 오프 상태를 유지한다. 한편, 센싱 기간(Ts) 동안, 제1 센싱 라인(SL1)에 연결된 제1 픽셀에는 오프 구동용 센싱용 데이터전압에 의해 픽셀 전류가 흐르지 않고, 제2 센싱 라인(SL2)에 연결된 제2 픽셀에는 온 구동용 센싱용 데이터전압에 의해 제2 픽셀 전류(IPIX2)가 흐른다. 제1 센싱 라인(SL1)과 제2 센싱 라인(SL2)에는 다양한 원인에 의해 소량의 공통 노이즈 성분(즉, 공통 노이즈 전류)이 흐른다.

센싱 기간(Ts) 동안, 제2 적분기 앰프(AMP2)의 제2 반전 입력 단자(-)는 제4 스위치(SW4)와 제2 센싱 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 연결되어, 제2 센싱 라인(SL2)으로부터 제2 픽셀 전류(IPIX2)와 공통 노이즈 성분을 입력 받는다. 그리고, 제2 적분기 앰프(AMP2)의 제2 비 반전 입력 단자(+)는 제6 스위치(SW6)와 제1 바 스위치(SW1')와 제1 센싱 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 연결되어, 제1 센싱 라인(SL1)으로부터 공통 노이즈 성분을 입력 받는다.

센싱 기간(Ts) 동안, 제2 적분기 앰프(AMP2)의 제2 반전 입력 단자(-)와 제2 비 반전 입력 단자(+)에 입력된 공통 노이즈 성분은 차동 증폭기인 제2 적분기 앰프(AMP2)에서 소거되므로, 제2 픽셀 전류(IPIX2)만이 제2 적분기 커패시터(CFB2)에 누적된다. 따라서, 공통 노이즈 성분으로 인해 제2 전류 적분기(CI2)의 제2 센싱 출력(OUT2)이 왜곡되지 않는다. 다시 말해, 제2 전류 적분기(CI2)의 제2 센싱 출력(OUT2)에 공통 노이즈 성분이 반영되지 않기 때문에, 제2 센싱 출력(OUT2)의 정확성이 높아진다.

한편, 센싱 기간(Ts) 동안, 제5 스위치(SW5)의 오프로 인해 적분기 기준전압원과 제2 전류 적분기(CI2) 간의 연결이 해제된다. 이에 따라, 적분기 기준전압원으로부터 유입되는 전원 노이즈가 제2 전류 적분기(CI2)의 제2 센싱 출력(OUT2)에 반영되지 않기 때문에, 제2 센싱 출력(OUT2)의 정확성이 더욱 높아진다.

한편, 센싱 기간(Ts) 동안, 제1 전류 적분기(CI1)는 제1 및 제2 센싱 채널들(SCH1,SCH2)과 연결되지 않으므로, 제1 전류 적분기(CI1)의 제1 센싱 출력은 적분기 기준전압(CVref)로부터 변하지 않는다. 따라서, 제1 센싱 라인(SL1)에 연결된 픽셀의 구동 특성값은 ADC에서 출력되는 디지털 센싱 데이터(SDATA)에 포함되지 않게 된다. 따라서, 본 발명의 보상회로(도 1의 30)는 제1 센싱 라인(SL1)과 동일한 센싱 블록에 연결된 다른 센싱 라인들로부터 얻어진 센싱 데이터의 평균값을 제1 센싱 라인(SL1)에 연결된 픽셀의 구동 특성값으로 취할 수 있다.

도 16은 1 센싱 블록 내에서 복수의 센싱 대상 채널들이 1개의 센싱 기준 채널을 공유한 픽셀 센싱 장치의 일 예를 보여주는 도면이다. 도 16의 픽셀 센싱 장치의 경우, 1 센싱 블록 내에서 센싱 기준 채널과 센싱 대상 채널의 위치가 가변될 수 있다.

도 16을 참조하면, 픽셀 센싱 장치는 1 센싱 블록(SBL) 내에 포함된 구성들을 포함한다. 이 구성들은 제1 센싱 라인(SL1)에 연결된 제1 센싱 채널(SCH1), 제2 센싱 라인(SL2)에 연결된 제2 센싱 채널(SCH2), 제3 센싱 라인(SL3)에 연결된 제3 센싱 채널(SCH3), 제4 센싱 라인(SL4)에 연결된 제4 센싱 채널(SCH4), 제1 내지 제4 센싱 채널들(SCH1~SCH4)에 공급될 적분기 기준전압(CVref)을 출력하는 적분기 기준전압원, 제1 센싱 라인(SL1)으로부터 유입되는 제1 픽셀 전류를 센싱하는 제1 전류 적분기(CI1), 제2 센싱 라인(SL2)으로부터 유입되는 제2 픽셀 전류를 센싱하는 제2 전류 적분기(CI2), 제3 센싱 라인(SL3)으로부터 유입되는 제3 픽셀 전류를 센싱하는 제3 전류 적분기(CI3), 제4 센싱 라인(SL4)으로부터 유입되는 제4 픽셀 전류를 센싱하는 제4 전류 적분기(CI4), 및 제1 내지 제4 센싱 채널들(SCH1~SCH4) 중 어느 하나를 센싱 기준 채널로 설정하고, 제1 내지 제4 센싱 채널들(SCH1~SCH4) 나머지를 센싱 대상 채널들로 설정하기 위한 스위칭부(SWC)를 포함한다.

한편, 도 16에서, 샘플 앤 홀드부, 레벨 쉬프터, 먹스부, ADC는 생략되었다. 샘플 앤 홀드부와 레벨 쉬프터는 센싱 채널들에 대응하여 개별적으로 연결될 수 있다. 먹스부와 ADC는 1 센싱 블록(SBL) 내에 1개씩 연결될 수 있다.

이 픽셀 센싱 장치는 제1 내지 제4 전류 적분기들(CI1~CI4) 각각에서 공통 노이즈 성분을 제거할 수 있으므로, 제1 내지 제4 전류 적분기들(CI1~CI4)의 센싱 출력들(OUT1~OUT4)로부터 공통 노이즈 성분을 소거하기 위한 별도의 상관 더블 샘플링회로를 ADC 앞단에 연결할 필요가 없다. 그에 따라 픽셀 센싱 장치의 사이즈 및 제조 비용이 줄어들 수 있다.

제3 전류 적분기(CI3)는 제3 적분기 앰프(AMP3)와 제3 적분기 커패시터(CFB3)와 제3 리셋 스위치(RST3)로 구현될 수 있다. 제3 적분기 앰프(AMP3)는 제3 반전 입력 단자(-)와, 제3 비 반전 입력 단자(+)와, 제3 출력 단자를 갖는다. 제3 적분기 커패시터(CFB3)와 제3 리셋 스위치(RST3)는 제3 반전 입력 단자(-)와 제3 출력 단자 사이에 병렬로 연결된다. 제3 적분기 앰프(AMP3)는 제3 반전 입력 단자(-)로 제3 픽셀 전류를 유입받는 네거티브 피드백 타입으로 구현된다. 제3 적분기 앰프(AMP3)는 제3 픽셀 전류가 제3 반전 입력 단자(-)를 통해 제3 적분기 커패시터(CFB3)에 누적됨에 따라 제3 적분기 앰프(AMP3)의 제3 센싱 출력(OUT3)이 적분기 기준전압(CVref)로부터 낮아지게 된다. 제3 센싱 출력(OUT3)의 하강 기울기는 제3 픽셀 전류의 크기에 비례하여 증가한다.

제4 전류 적분기(CI4)는 제4 적분기 앰프(AMP4)와 제4 적분기 커패시터(CFB4)와 제4 리셋 스위치(RST4)로 구현될 수 있다. 제4 적분기 앰프(AMP4)는 제4 반전 입력 단자(-)와, 제4 비 반전 입력 단자(+)와, 제4 출력 단자를 갖는다. 제4 적분기 커패시터(CFB4)와 제4 리셋 스위치(RST4)는 제4 반전 입력 단자(-)와 제4 출력 단자 사이에 병렬로 연결된다. 제4 적분기 앰프(AMP4)는 제4 반전 입력 단자(-)로 제4 픽셀 전류를 유입받는 네거티브 피드백 타입으로 구현된다. 제4 적분기 앰프(AMP4)는 제4 픽셀 전류가 제4 반전 입력 단자(-)를 통해 제4 적분기 커패시터(CFB4)에 누적됨에 따라 제4 적분기 앰프(AMP4)의 제4 센싱 출력(OUT4)이 적분기 기준전압(CVref)로부터 낮아지게 된다. 제4 센싱 출력(OUT4)의 하강 기울기는 제4 픽셀 전류의 크기에 비례하여 증가한다.

센싱 스위칭부(SWC)는 초기화 기간 동안, 적분기 기준전압원을 제1 전류 적분기(CI1)를 통해 제1 센싱 라인(SL1)에 연결하고, 적분기 기준전압원을 제2 전류 적분기(CI2)를 통해 제2 센싱 라인(SL2)에 연결하고, 적분기 기준전압원을 제3 전류 적분기(CI3)를 통해 제3 센싱 라인(SL3)에 연결하고, 적분기 기준전압원을 제4 전류 적분기(CI4)를 통해 제4 센싱 라인(SL2)에 연결한다. 그리고, 센싱 스위칭부(SWC)는 초기화 기간에 이은 센싱 기간 동안, 제1 내지 제4 전류 적분기들(CI1~CI4) 각각과 적분기 기준전압원 간의 연결을 해제함과 아울러 제1 내지 제4 전류 적분기들(CI1~CI4) 중 하나를 센싱 기준 채널로 설정하고, 나머지 3개를 센싱 대상 채널들로 설정한다. 센싱 스위칭부(SWC)는 센싱 기간 동안, 센싱 기준 채널에 연결된 전류 적분기를 센싱 라인들에 비 연결(non-connection)시키는 역할을 한다. 센싱 스위칭부(SWC)는 센싱 기간 동안, 센싱 대상 채널들 각각에 연결된 전류 적분기를 해당 센싱 대상 채널과 센싱 기준 채널을 통해 2개의 센싱 라인들에 연결시키는 역할을 한다.

제7 스위치(SW7)는 제3 센싱 채널(SCH3)과 제3 적분기 앰프(AMP3)의 제3 반전 입력 단자(-) 사이에 연결된다. 제7 바 스위치(SW7')는 제3 센싱 채널(SCH3)과 공유 노드(SN) 사이에 연결되며, 제7 스위치(SW7)와 반대로 온/오프 된다. 제8 스위치(SW8)는 적분기 기준전압원과 제3 적분기 앰프(AMP3)의 제3 비 반전 입력 단자(+) 사이에 연결된다. 제9 스위치(SW9)는 공유 노드(SN)와 제3 적분기 앰프(AMP3)의 제3 비 반전 입력 단자(+) 사이에 연결된다.

제10 스위치(SW10)는 제4 센싱 채널(SCH4)과 제4 적분기 앰프(AMP4)의 제4 반전 입력 단자(-) 사이에 연결된다. 제10 바 스위치(SW10')는 제4 센싱 채널(SCH4)과 공유 노드(SN) 사이에 연결되며, 제10 스위치(SW10)와 반대로 온/오프 된다. 제11 스위치(SW11)는 적분기 기준전압원과 제4 적분기 앰프(AMP4)의 제4 비 반전 입력 단자(+) 사이에 연결된다. 제12 스위치(SW12)는 공유 노드(SN)와 제4 적분기 앰프(AMP4)의 제4 비 반전 입력 단자(+) 사이에 연결된다.

여기서, 제1 센싱 채널(SCH1)은 제1 센싱 라인(SL1)에 연결되고, 제2 센싱 채널(SCH2)은 제2 센싱 라인(SL2)에 연결되고, 제3 센싱 채널(SCH3)은 제3 센싱 라인(SL3)에 연결되고, 제4 센싱 채널(SCH4)은 제4 센싱 라인(SL4)에 연결된다.

도 17a 내지 도 17e는 도 16의 픽셀 센싱 장치의 동작을 설명하기 위한 도면들이다.

도 17a는 도 16의 픽셀 센싱 장치의 초기화 동작을 보여주는 도면이다.

도 17a를 참조하면, 초기화 기간 동안, 제1 내지 제4 전류 적분기들(CI1~CI4)의 리셋 스위치들(RST1~RST4)와, 센싱 스위칭부(SWC)의 제1, 제2, 제4, 제5, 제7, 제8, 제10 및 제11 스위치들(SW1,SW2,SW4,SW5, SW7,SW8,SW10,SW11)이 온 상태를 유지하고, 센싱 스위칭부(SWC)의 제1, 제4, 제7, 제10 바 스위치들(SW1',SW4',SW7',SW10')과 제3, 제6, 제9 및 제11 스위치들(SW3,SW6,SW9,SW11)는 오프 상태를 유지한다. 그 결과, 초기화 기간 동안, 제1 적분기 앰프(AMP1)의 제1 반전 입력 단자(-)와 제1 비 반전 입력 단자(+)와 제1 출력 단자가 적분기 기준전압(CVref)으로 초기화되고, 적분기 기준전압(CVref)이 제1 스위치(SW1)와 제1 센싱 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 충전된다. 또한, 초기화 기간 동안, 제2 적분기 앰프(AMP2)의 제2 반전 입력 단자(-)와 제2 비 반전 입력 단자(+)와 제2 출력 단자가 적분기 기준전압(CVref)으로 초기화되고, 적분기 기준전압(CVref)이 제4 스위치(SW4)와 제2 센싱 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 충전된다. 또한, 초기화 기간 동안, 제3 적분기 앰프(AMP3)의 제3 반전 입력 단자(-)와 제3 비 반전 입력 단자(+)와 제3 출력 단자가 적분기 기준전압(CVref)으로 초기화되고, 적분기 기준전압(CVref)이 제7 스위치(SW7)와 제3 센싱 채널(SCH3)을 통해 제3 센싱 라인(SL3)에 충전된다. 또한, 초기화 기간 동안, 제4 적분기 앰프(AMP4)의 제4 반전 입력 단자(-)와 제4 비 반전 입력 단자(+)와 제4 출력 단자가 적분기 기준전압(CVref)으로 초기화되고, 적분기 기준전압(CVref)이 제10 스위치(SW10)와 제4 센싱 채널(SCH4)을 통해 제4 센싱 라인(SL4)에 충전된다.

도 17b는 도 16의 픽셀 센싱 장치의 센싱 동작으로서, 제1 내지 제3 센싱 채널들(SCH1~SCH3)이 센싱 대상 채널들이 되고, 제4 센싱 채널(SCH4)이 센싱 기준 채널이 된 경우에 대응된다.

도 17b를 참조하면, 센싱 기간 동안, 센싱 스위칭부(SWC)의 제1, 제3, 제4, 제6, 제7, 제9 스위치들(SW1,SW3,SW4,SW6,SW7,SW9)과 제10 바 스위치(SW10')가 온 상태를 유지하고, 센싱 스위칭부(SWC)의 나머지 스위치들이 오프 상태를 유지한다. 그리고, 제1 내지 제4 전류 적분기들(CI1~CI4)의 리셋 스위치들(RST1~RST4)이 오프 상태를 유지한다. 한편, 센싱 기간 동안, 제1 내지 제3 센싱 라인들(SL1~SL3)에 각각 연결된 픽셀들에는 온 구동용 센싱용 데이터전압에 의해 픽셀 전류가 흐르고, 제4 센싱 라인(SL4)에 연결된 픽셀에는 오프 구동용 센싱용 데이터전압에 의해 픽셀 전류가 흐르지 않는다. 제1 내지 제4 센싱 라인들(SL1~SL4)에는 다양한 원인에 의해 소량의 공통 노이즈 성분(즉, 공통 노이즈 전류)이 흐른다.

센싱 기간 동안, 제1 적분기 앰프(AMP1)의 제1 반전 입력 단자(-)는 제1 스위치(SW1)와 제1 센싱 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 연결되어, 제1 센싱 라인(SL1)으로부터 제1 픽셀 전류(IPIX1)와 공통 노이즈 성분을 입력 받는다. 그리고, 제1 적분기 앰프(AMP1)의 제1 비 반전 입력 단자(+)는 제3 스위치(SW3)와 제10 바 스위치(SW10')와 제4 센싱 채널(SCH4)을 통해 제4 센싱 라인(SL4)에 연결되어, 제4 센싱 라인(SL4)으로부터 공통 노이즈 성분을 입력 받는다.

센싱 기간 동안, 제2 적분기 앰프(AMP2)의 제2 반전 입력 단자(-)는 제4 스위치(SW4)와 제2 센싱 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 연결되어, 제2 센싱 라인(SL2)으로부터 제2 픽셀 전류(IPIX2)와 공통 노이즈 성분을 입력 받는다. 그리고, 제2 적분기 앰프(AMP2)의 제2 비 반전 입력 단자(+)는 제6 스위치(SW6)와 제10 바 스위치(SW10')와 제4 센싱 채널(SCH4)을 통해 제4 센싱 라인(SL4)에 연결되어, 제4 센싱 라인(SL4)으로부터 공통 노이즈 성분을 입력 받는다.

센싱 기간 동안, 제3 적분기 앰프(AMP3)의 제3 반전 입력 단자(-)는 제7 스위치(SW7)와 제3 센싱 채널(SCH3)을 통해 제3 센싱 라인(SL3)에 연결되어, 제3 센싱 라인(SL3)으로부터 제3 픽셀 전류(IPIX3)와 공통 노이즈 성분을 입력 받는다. 그리고, 제3 적분기 앰프(AMP3)의 제3 비 반전 입력 단자(+)는 제9 스위치(SW9)와 제10 바 스위치(SW10')와 제4 센싱 채널(SCH4)을 통해 제4 센싱 라인(SL4)에 연결되어, 제4 센싱 라인(SL4)으로부터 공통 노이즈 성분을 입력 받는다.

센싱 기간 동안, 제1 내지 제3 적분기 앰프들(AMP1~AMP3)의 반전 입력 단자(-)와 비 반전 입력 단자(+)에 입력된 공통 노이즈 성분은 차동 증폭기인 제1 내지 제3 적분기 앰프들(AMP1~AMP3)에서 소거되므로, 제1 내지 제3 픽셀 전류들(IPIX1~IPIX3)만이 각각 제1 내지 제3 적분기 커패시터들(CFB1~CFB3)에 누적된다. 따라서, 공통 노이즈 성분으로 인해 제1 내지 제3 전류 적분기들(CI1~CI3)의 제1 내지 제3 센싱 출력들(OUT1~OUT3)이 왜곡되지 않는다. 다시 말해, 제1 내지 제3 전류 적분기들(CI1~CI3)의 제1 내지 제3 센싱 출력들(OUT1~OUT3)에 공통 노이즈 성분이 반영되지 않기 때문에, 제1 내지 제3 센싱 출력들(OUT1~OUT3)의 정확성이 높아진다.

한편, 센싱 기간 동안, 제2, 제5 및 제8 스위치들(SW2,SW5,SW8)의 오프로 인해 적분기 기준전압원과 제1 내지 제3 전류 적분기들(CI1~CI3) 간의 연결이 해제된다. 이에 따라, 적분기 기준전압원으로부터 유입되는 전원 노이즈가 제1 내지 제3 전류 적분기들(CI1~CI3)의 센싱 출력들(OUT1~OUT3)에 반영되지 않기 때문에, 제1 내지 제3 센싱 출력들(OUT1~OUT3)의 정확성이 더욱 높아진다.

한편, 센싱 기간 동안, 제4 전류 적분기(CI4)는 제4 센싱 채널 (SCH4)에 연결되지 않으므로, 제4 전류 적분기(CI4)의 제4 센싱 출력은 적분기 기준전압(CVref)로부터 변하지 않는다. 따라서, 제4 센싱 라인(SL4)에 연결된 픽셀의 구동 특성값은 ADC에서 출력되는 디지털 센싱 데이터에 포함되지 않게 된다. 따라서, 본 발명의 보상회로(도 1의 30)는 제1 내지 제3 센싱 라인들(SL1~SL3)로부터 얻어진 제1 내지 제3 센싱 데이터의 평균값을 제4 센싱 라인(SL4)에 연결된 픽셀의 구동 특성값으로 취할 수 있다.

도 17c는 도 16의 픽셀 센싱 장치의 센싱 동작으로서, 제1, 제2 및 제4 센싱 채널들(SCH1,SCH2,SCH4)이 센싱 대상 채널들이 되고, 제3 센싱 채널(SCH3)이 센싱 기준 채널이 된 경우에 대응된다.

도 17c를 참조하면, 센싱 기간 동안, 센싱 스위칭부(SWC)의 제1, 제3, 제4, 제6, 제10, 제12 스위치들(SW1,SW3,SW4,SW6,SW10,SW12)과 제7 바 스위치(SW7')가 온 상태를 유지하고, 센싱 스위칭부(SWC)의 나머지 스위치들이 오프 상태를 유지한다. 그리고, 제1 내지 제4 전류 적분기들(CI1~CI4)의 리셋 스위치들(RST1~RST4)이 오프 상태를 유지한다. 한편, 센싱 기간 동안, 제1, 제2 및 제4 센싱 라인들(SL1,SL2,SL4)에 각각 연결된 픽셀들에는 온 구동용 센싱용 데이터전압에 의해 픽셀 전류가 흐르고, 제3 센싱 라인(SL3)에 연결된 픽셀에는 오프 구동용 센싱용 데이터전압에 의해 픽셀 전류가 흐르지 않는다. 제1 내지 제4 센싱 라인들(SL1~SL4)에는 다양한 원인에 의해 소량의 공통 노이즈 성분(즉, 공통 노이즈 전류)이 흐른다.

센싱 기간 동안, 제1 적분기 앰프(AMP1)의 제1 반전 입력 단자(-)는 제1 스위치(SW1)와 제1 센싱 채널(SCH1)을 통해 제1 센싱 라인(SL1)에 연결되어, 제1 센싱 라인(SL1)으로부터 제1 픽셀 전류(IPIX1)와 공통 노이즈 성분을 입력 받는다. 그리고, 제1 적분기 앰프(AMP1)의 제1 비 반전 입력 단자(+)는 제3 스위치(SW3)와 제7 바 스위치(SW7')와 제3 센싱 채널(SCH3)을 통해 제3 센싱 라인(SL3)에 연결되어, 제3 센싱 라인(SL3)으로부터 공통 노이즈 성분을 입력 받는다.

센싱 기간 동안, 제2 적분기 앰프(AMP2)의 제2 반전 입력 단자(-)는 제4 스위치(SW4)와 제2 센싱 채널(SCH2)을 통해 제2 센싱 라인(SL2)에 연결되어, 제2 센싱 라인(SL2)으로부터 제2 픽셀 전류(IPIX2)와 공통 노이즈 성분을 입력 받는다. 그리고, 제2 적분기 앰프(AMP2)의 제2 비 반전 입력 단자(+)는 제6 스위치(SW6)와 제7 바 스위치(SW7')와 제3 센싱 채널(SCH3)을 통해 제3 센싱 라인(SL3)에 연결되어, 제3 센싱 라인(SL3)으로부터 공통 노이즈 성분을 입력 받는다.

센싱 기간 동안, 제4 적분기 앰프(AMP4)의 제4 반전 입력 단자(-)는 제10 스위치(SW10)와 제4 센싱 채널(SCH4)을 통해 제4 센싱 라인(SL4)에 연결되어, 제4 센싱 라인(SL4)으로부터 제4 픽셀 전류(IPIX4)와 공통 노이즈 성분을 입력 받는다. 그리고, 제4 적분기 앰프(AMP4)의 제4 비 반전 입력 단자(+)는 제12 스위치(SW12)와 제7 바 스위치(SW7')와 제3 센싱 채널(SCH3)을 통해 제3 센싱 라인(SL3)에 연결되어, 제3 센싱 라인(SL3)으로부터 공통 노이즈 성분을 입력 받는다.

센싱 기간(Ts) 동안, 제1, 제2 및 제4 적분기 앰프들(AMP1,AMP2,AMP4)의 반전 입력 단자(-)와 비 반전 입력 단자(+)에 입력된 공통 노이즈 성분은 차동 증폭기인 앰프들(AMP1,AMP2,AMP4)에서 소거되므로, 제1, 제2 및 제4 픽셀 전류들(IPIX1,IPIX2,IPIX4)만이 각각 제1, 제2 및 제4 적분기 커패시터들(CFB1, CFB2, CFB4)에 누적된다. 따라서, 공통 노이즈 성분으로 인해 제1, 제2 및 제4 전류 적분기들(CI1, CI2, CI4)의 센싱 출력들(OUT1,OUT2,OUT4)이 왜곡되지 않는다. 다시 말해, 제1, 제2 및 제4 전류 적분기들(CI1, CI2, CI4)의 센싱 출력들(OUT1,OUT2,OUT4)에 공통 노이즈 성분이 반영되지 않기 때문에, 센싱 출력들(OUT1,OUT2,OUT4)의 정확성이 높아진다.

한편, 센싱 기간 동안, 제2, 제5 및 제11 스위치들(SW2,SW5,SW11)의 오프로 인해 적분기 기준전압원과 제1, 제2 및 제4 전류 적분기들(CI1, CI2, CI4)간의 연결이 해제된다. 이에 따라, 적분기 기준전압원으로부터 유입되는 전원 노이즈가 제1, 제2 및 제4 전류 적분기들(CI1, CI2, CI4)의 센싱 출력들(OUT1,OUT2,OUT4)에 반영되지 않기 때문에, 제1, 제2 및 제4 센싱 출력들(OUT1,OUT2,OUT4)의 정확성이 더욱 높아진다.

한편, 센싱 기간 동안, 제3 전류 적분기(CI3)는 제3 센싱 채널 (SCH3)에 연결되지 않으므로, 제3 전류 적분기(CI3)의 제3 센싱 출력은 적분기 기준전압(CVref)로부터 변하지 않는다. 따라서, 제3 센싱 라인(SL3)에 연결된 픽셀의 구동 특성값은 ADC에서 출력되는 디지털 센싱 데이터에 포함되지 않게 된다. 따라서, 본 발명의 보상회로(도 1의 30)는 제1,제2 및 제4 센싱 라인들(SL1, SL2, SL4)로부터 얻어진 제1, 제2 및 제4 센싱 데이터의 평균값을 제3 센싱 라인(SL3)에 연결된 픽셀의 구동 특성값으로 취할 수 있다.

도 17d는 도 16의 픽셀 센싱 장치의 센싱 동작으로서, 제1, 제3 및 제4 센싱 채널들(SCH1,SCH3,SCH4)이 센싱 대상 채널들이 되고, 제2 센싱 채널(SCH2)이 센싱 기준 채널이 된 경우에 대응된다. 그리고, 도 17e는 도 16의 픽셀 센싱 장치의 센싱 동작으로서, 제2 내지 제4 센싱 채널들(SCH2,SCH3,SCH4)이 센싱 대상 채널들이 되고, 제1 센싱 채널(SCH1)이 센싱 기준 채널이 된 경우에 대응된다. 도 17d와 도 17e에 대한 상세한 설명은 생략한다.

도 18은 본 명세서의 실시예에 따른 픽셀 센싱 장치의 효과를 설명하기 위한 비교 도면이다.

도 18을 참조하면, 본 명세서의 실시예에 따른 픽셀 센싱 장치는 적분기 앰프 내에서 패널의 공통 노이즈 성분이 소거되기 때문에, 전류 적분기의 센싱 결과에 공통 노이즈 성분이 혼입되지 않는다. 또한, 본 명세서의 실시예에 따른 픽셀 센싱 장치는 센싱 기간 동안 적분기 앰프가 적분기 기준전압원으로부터 분리되기 때문에, 전류 적분기의 센싱 결과에 전원 노이즈 성분이 혼입되지 않는다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 표시패널 15: 게이트 구동부
20: 드라이버 집적회로 21: 타이밍 제어부
22: 센싱부

Claims

반전 입력 단자와 비 반전 입력 단자를 갖는 적분기 앰프를 포함한 전류 적분기;
적분기 기준전압을 출력하는 적분기 기준전압원; 및
초기화 기간 동안 상기 적분기 기준전압원을 상기 전류 적분기와 제1 센싱 라인에 연결함과 아울러 상기 적분기 기준전압원을 제2 센싱 라인에 연결하고, 상기 초기화 기간에 이은 센싱 기간 동안 상기 적분기 기준전압원과 상기 전류 적분기 간의 연결을 해제함과 아울러 상기 전류 적분기를 상기 제1 센싱 라인과 상기 제2 센싱 라인에 연결하는 센싱 스위칭부를 포함한 픽셀 센싱 장치.
제 1 항에 있어서,
상기 센싱 기간 동안 상기 반전 입력 단자에는 상기 제1 센싱 라인에 연결된 제1 센싱 채널을 통해 픽셀 전류와 공통 노이즈 성분이 입력되고, 상기 비 반전 입력 단자에는 상기 제2 센싱 라인에 연결된 제2 센싱 채널을 통해 상기 공통 노이즈 성분이 입력되며, 상기 공통 노이즈 성분이 상기 제1 적분기 앰프 내에서 소거되는 픽셀 센싱 장치.
제 1 항에 있어서,
상기 센싱 스위칭부는,
상기 제1 센싱 채널과 상기 반전 입력 단자 사이에 연결된 제1 스위치;
상기 적분기 기준전압원과 상기 비 반전 입력 단자 사이에 연결된 제2 스위치;
상기 제2 센싱 채널과 상기 비 반전 입력 단자 사이에 연결된 제3 스위치; 및
상기 제2 센싱 채널과 상기 적분기 기준전압원 사이에 연결된 제4 스위치를 포함한 픽셀 센싱 장치.
제 3 항에 있어서,
상기 초기화 기간 동안, 상기 제1 스위치와 상기 제2 스위치와 상기 제4 스위치는 온 상태를 유지하고, 상기 제3 스위치는 오프 상태를 유지하며,
상기 센싱 기간 동안, 상기 제1 스위치와 상기 제3 스위치는 온 상태를 유지하고, 상기 제2 스위치와 상기 제4 스위치는 오프 상태를 유지하는 픽셀 센싱 장치.
제 3 항에 있어서,
상기 적분기 기준전압원과 상기 제4 스위치 사이에 연결된 출력 버퍼를 더 포함한 픽셀 센싱 장치.
제 2 항에 있어서,
상기 제1 센싱 채널과 상기 제2 센싱 채널은 1 센싱 블록 내에 포함되며,
상기 제1 센싱 채널은 센싱 대상 채널이 되고, 상기 제2 센싱 채널은 센싱 기준 채널이 되며,
상기 1 센싱 블록 내에서 복수의 센싱 대상 채널들이 1개의 센싱 기준 채널을 공유하는 픽셀 센싱 장치.
제1 반전 입력 단자와 제1 비 반전 입력 단자를 갖는 제1 적분기 앰프를 포함한 제1 전류 적분기;
제2 반전 입력 단자와 제2 비 반전 입력 단자를 갖는 제2 적분기 앰프를 포함한 제2 전류 적분기;
적분기 기준전압을 출력하는 적분기 기준전압원; 및
초기화 기간 동안 상기 적분기 기준전압원을 상기 제1 전류 적분기를 통해 제1 센싱 라인에 연결함과 아울러 상기 적분기 기준전압원을 상기 제2 전류 적분기를 통해 제2 센싱 라인에 연결하고, 상기 초기화 기간에 이은 센싱 기간 동안 상기 제1 전류 적분기 및 상기 제2 전류 적분기 각각과 상기 적분기 기준전압원 간의 연결을 해제함과 아울러 상기 제1 전류 적분기 및 상기 제2 전류 적분기 중 어느 하나만을 상기 제1 센싱 라인과 상기 제2 센싱 라인에 연결하는 센싱 스위칭부를 포함한 픽셀 센싱 장치.
제 7 항에 있어서,
상기 센싱 스위칭부는,
상기 센싱 기간 동안 상기 제1 전류 적분기 및 상기 제2 전류 적분기 중 나머지 하나를 상기 제1 센싱 라인과 상기 제2 센싱 라인에 비 연결(non-connection)시키는 픽셀 센싱 장치.
제 8 항에 있어서,
상기 센싱 스위칭부는,
제1 센싱 채널과 상기 제1 반전 입력 단자 사이에 연결된 제1 스위치;
상기 제1 센싱 채널과 공유 노드 사이에 연결된 제1 바 스위치;
상기 적분기 기준전압원과 상기 제1 비 반전 입력 단자에 연결된 제2 스위치;
상기 공유 노드와 상기 제1 비 반전 입력 단자 사이에 연결된 제3 스위치;
제2 센싱 채널과 상기 제2 반전 입력 단자 사이에 연결된 제4 스위치;
상기 제2 센싱 채널과 상기 공유 노드 사이에 연결된 제4 바 스위치;
상기 적분기 기준전압원과 상기 제2 비 반전 입력 단자에 연결된 제5 스위치; 및
상기 공유 노드와 상기 제2 비 반전 입력 단자 사이에 연결된 제6 스위치를 포함하고,
상기 제1 센싱 채널은 상기 제1 센싱 라인에 연결되고, 상기 제2 센싱 채널은 상기 제2 센싱 라인에 연결된 픽셀 센싱 장치.
제 9 항에 있어서,
상기 센싱 스위칭부는 상기 센싱 기간 동안 상기 제1 전류 적분기만을 상기 제1 센싱 라인과 상기 제2 센싱 라인에 연결시키고,
상기 센싱 기간 동안 상기 제1 반전 입력 단자에는 상기 제1 센싱 채널을 통해 제1 픽셀 전류와 공통 노이즈 성분이 입력되고, 상기 제1 비 반전 입력 단자에는 상기 제2 센싱 채널을 통해 상기 공통 노이즈 성분이 입력되며, 상기 공통 노이즈 성분이 상기 제1 적분기 앰프 내에서 소거되는 픽셀 센싱 장치.
제 10 항에 있어서,
상기 초기화 기간 동안, 상기 제1 스위치와 상기 제2 스위치와 상기 제4 스위치와 상기 제5 스위치는 온 상태를 유지하고, 상기 제1 바 스위치와 상기 제3 스위치와 상기 제4 바 스위치와 상기 제6 스위치는 오프 상태를 유지하며,
상기 센싱 기간 동안, 상기 제1 스위치와 상기 제3 스위치와 상기 제4 바 스위치는 온 상태를 유지하고, 상기 제1 바 스위치와 상기 제2 스위치와 상기 제4 스위치와 상기 제5 스위치와 상기 제6 스위치는 오프 상태를 유지하는 픽셀 센싱 장치.
제 10 항에 있어서,
상기 제1 센싱 채널과 상기 제2 센싱 채널은 1 센싱 블록 내에 포함되며,
상기 제1 센싱 채널은 센싱 대상 채널이 되고, 상기 제2 센싱 채널은 센싱 기준 채널이 되며,
상기 1 센싱 블록 내에서 복수의 센싱 대상 채널들이 1개의 센싱 기준 채널을 공유하는 픽셀 센싱 장치.
제 9 항에 있어서,
상기 센싱 스위칭부는 상기 센싱 기간 동안 상기 제2 전류 적분기만을 상기 제1 센싱 라인과 상기 제2 센싱 라인에 연결시키고,
상기 센싱 기간 동안 상기 제2 반전 입력 단자에는 상기 제2 센싱 채널을 통해 제2 픽셀 전류와 공통 노이즈 성분이 입력되고, 상기 제2 비 반전 입력 단자에는 상기 제1 센싱 채널을 통해 상기 공통 노이즈 성분이 입력되며, 상기 공통 노이즈 성분이 상기 제2 적분기 앰프 내에서 소거되는 픽셀 센싱 장치.
제 13 항에 있어서,
상기 초기화 기간 동안, 상기 제1 스위치와 상기 제2 스위치와 상기 제4 스위치와 상기 제5 스위치는 온 상태를 유지하고, 상기 제1 바 스위치와 상기 제3 스위치와 상기 제4 바 스위치와 상기 제6 스위치는 오프 상태를 유지하며,
상기 센싱 기간 동안, 상기 제1 바 스위치와 상기 제4 스위치와 상기 제6 스위치는 온 상태를 유지하고, 상기 제1 스위치와 상기 제2 스위치와 상기 제3 스위치와 상기 제4 바 스위치와 상기 제5 스위치는 오프 상태를 유지하는 픽셀 센싱 장치.
제 13 항에 있어서,
상기 제1 센싱 채널과 상기 제2 센싱 채널은 1 센싱 블록 내에 포함되며,
상기 제1 센싱 채널은 센싱 기준 채널이 되고, 상기 제2 센싱 채널은 센싱 대상 채널이 되며,
상기 1 센싱 블록 내에서 복수의 센싱 대상 채널들이 1개의 센싱 기준 채널을 공유하는 픽셀 센싱 장치.
복수의 센싱 라인들에 연결된 복수의 픽셀들이 구비된 표시패널; 및
복수의 센싱 채널들을 통해 상기 센싱 라인들에 연결되어 상기 픽셀들의 구동 특성을 센싱하는 상기 청구항 제1항 내지 제15항 중 어느 한 항의 픽셀 센싱 장치를 포함한 전계발광 표시장치.