KR20210072705A

KR20210072705A - 홀로그램 양자 동역학 시뮬레이션

Info

Publication number: KR20210072705A
Application number: KR1020200166615A
Authority: KR
Inventors: 페이그 마이클; 씨. 포터 앤드류
Original assignee: 허니웰 인터내셔날 인코포레이티드
Priority date: 2019-12-06
Filing date: 2020-12-02
Publication date: 2021-06-17
Also published as: CN112926742A; IL278800A; SG10202011484PA; JP2023015165A; US11442891B2; AU2020270516B2; AU2020270516A1; CA3100864A1; JP7209678B2; JP2021093154A; KR102557177B1; EP3832555A1; US20210173810A1; US20220382709A1

Abstract

양자 컴퓨터 제어기는 회로 슬라이스들을 포함하는 양자 회로를 수신한다. 제1 슬라이스는 회로의 완전 진화 레벨에서 제1 시스템 큐비트 와이어의 과거 인과적 콘을 포함한다. i-번째 슬라이스는 슬라이스 i-j에서 완전 진화 레벨에 도달하는 시스템 큐비트 와이어의 과거 인과적 콘 내에 있지 않은, 슬라이스 i에서 완전 진화 레벨에 도달하는 시스템 큐비트 와이어의 과거 인과적 콘 내에 있는 모든 게이트들을 포함한다. 제어기는 물리적 큐비트들을 사용하여 i-번째 슬라이스의 실행을 야기하고; i-번째 슬라이스의 실행을 통해 시스템 큐비트 와이어를 따라 완전 진화 레벨로 진화되었던 물리적 큐비트가 재초기화되어 i+m-번째 슬라이스의 기본 레벨에서 시스템 큐비트 와이어 상에 재도입되게 하고; 양자 컴퓨터가 물리적 큐비트를 사용하여 i+m-번째 슬라이스를 실행하게 한다.

Description

홀로그램 양자 동역학 시뮬레이션{HOLOGRAPHIC QUANTUM DYNAMICS SIMULATION}

다양한 실시예들은 양자 컴퓨터에 의한 양자 회로의 실행에 관한 것이다. 예를 들어, 다양한 실시예들은 효율적인 큐비트 사용을 통한 양자 컴퓨터에 의한 양자 회로의 실행에 관한 것이다.

근래의 양자 컴퓨팅 하드웨어는 단지 제한된 개수(10개 내지 100개)의 양자 비트들(큐비트들)에만 액세스할 것이고, 또한, 노이즈 및 게이트 오류들에 의해 강하게 제한될 것이다. 비교적 적은 수의 노이즈 큐비트들은 고전적인 컴퓨팅 수단을 사용하여 해결하기가 매우 어려운 복잡한 문제들을 효과적으로 해결하는 것을 어렵게 만든다. 적용된 노력, 독창성, 및 혁신을 통해, 본 발명의 실시예들에 따라 구조화된 솔루션들을 개발함으로써 그러한 시스템들의 많은 결점들이 해결되어 왔으며, 그의 많은 예들이 본 명세서에서 상세히 기술된다.

다양한 실시예들은 방법들, 양자 컴퓨터들, 컴퓨팅 엔티티들(예컨대, 고전적인 컴퓨팅 엔티티들), 시스템들, 컴퓨터 프로그램 제품들 등을 제공한다. 일 태양에 따르면, 양자 컴퓨터는 양자 컴퓨터의 물리적 큐비트들의 효율적인 사용을 통해 양자 회로를 실행할 수 있다. 예시적인 실시예에서, 양자 컴퓨터의 제어기는 복수의 회로 슬라이스들을 포함하는 양자 회로를 수용한다. 양자 컴퓨터는 제어기, 큐비트 관리 시스템들, 및 복수의 물리적 큐비트들을 포함한다. 복수의 회로 슬라이스들 중 제1 슬라이스는 양자 회로의 완전 진화 레벨에서 제1 시스템 큐비트 와이어의 과거 인과적 콘(past causal cone)을 포함한다. 복수의 회로 슬라이스들 중 i-번째 슬라이스는, 슬라이스 i-j(여기서, 0 ≤ j < i는 정수임)에서 양자 회로의 완전 진화 레벨에 도달하는 양자 회로의 임의의 시스템 큐비트 와이어의 과거 인과적 콘 내에 있지 않지만, 슬라이스 i - 1의 실행 동안 완전 진화 레벨에 도달했고, 선택적으로 측정되었고, 슬라이스 i의 기본 레벨에서 시스템 큐비트 와이어들 상으로 재설정했던 하나 이상의 물리적 큐비트들을 개시함으로써 이제 실행될 수 있는 모든 게이트들을 포함하는 것으로 정의된다. 예를 들어, i-번째 슬라이스는 슬라이스 i-j(여기서, 0 < j < i는 정수임)에서 완전 진화 레벨에 도달하는 시스템 큐비트 와이어의 과거 인과적 콘 내에 있지 않은, 슬라이스 i의 실행을 통해 양자 회로의 완전 진화 레벨에 도달하는 시스템 큐비트 와이어의 과거 인과적 콘 내에 있는 모든 게이트들을 포함할 수 있다. 제어기는 양자 컴퓨터의 물리적 큐비트들을 사용하여 양자 회로의 i-번째 슬라이스의 실행을 야기하고; i-번째 슬라이스의 실행을 통해 완전히 진화된 시스템 큐비트로서 진화되었던 물리적 큐비트가 선택적으로 측정되게 하고, 재초기화되어 i+m-번째 슬라이스의 기본 레벨에서 시스템 큐비트 와이어 상에 재도입되게 하고; 양자 컴퓨터가 물리적 큐비트를 사용하여 양자 회로의 i+m-번째 슬라이스를 실행하게 한다.

다른 태양에 따르면, 방법이 제공된다. 예시적인 실시예에서, 방법은, 양자 컴퓨터의 제어기에 의해, 복수의 회로 슬라이스들을 포함하는 양자 회로를 수용하는 단계를 포함한다. 양자 컴퓨터는 큐비트 관리 시스템들 및 복수의 물리적 큐비트들을 포함한다. 복수의 회로 슬라이스들 중 제1 슬라이스는 양자 회로의 완전 진화 레벨에서 제1 시스템 큐비트 와이어의 과거 인과적 콘을 포함한다. 양자 회로의 i-번째 슬라이스는 슬라이스 i-j(여기서, 0 < j < i는 정수임)에서 양자 회로의 완전 진화 레벨에 도달하는 양자 회로의 임의의 시스템 큐비트 와이어의 과거 인과적 콘 내에 있지 않지만, 슬라이스 i - 1의 실행 동안 완전 진화 레벨에 도달했고, 선택적으로 측정되었고, 슬라이스 i의 기본 레벨에서 시스템 큐비트 와이어 상에 재설정했던 하나 이상의 물리적 큐비트들을 개시함으로써 이제 실행될 수 있는 모든 게이트들을 포함하는 것으로 정의된다. 방법은, 제어기에 의해, 양자 컴퓨터의 물리적 큐비트들을 사용하여 양자 회로의 i-번째 슬라이스의 실행을 야기하는 단계; 제어기에 의해, i-번째 슬라이스의 실행을 통해 완전히 진화된 시스템 큐비트로서 진화되었던 물리적 큐비트가 선택적으로 측정되게 하고, 재초기화되어 i+m-번째(m은 양의 정수임) 슬라이스의 기본 레벨에서 시스템 큐비트 와이어 상에 재도입되게 하는 단계; 및 제어기에 의해, 양자 컴퓨터가 물리적 큐비트를 사용하여 양자 회로의 i+m-번째 슬라이스를 실행하게 하는 단계를 추가로 포함한다.

예시적인 실시예에서, 양자 회로의 i-번째 슬라이스를 실행하는 것은, 시스템 큐비트들을 시간적으로 순방향으로 전파하기 위해 인입 및 인출 와이어들이 i-번째 슬라이스 내에 있는 모든 게이트들을 실행하는 것을 포함한다. 예시적인 실시예에서, 양자 회로는 적어도 하나의 보조 와이어(ancilla wire)를 포함하고, 양자 회로의 i-번째 슬라이스를 실행하는 것은, i-번째 슬라이스의 저부에 있는 하나 이상의 시스템 큐비트들과 하나 이상의 다른 슬라이스들의 저부에 있는 시스템 큐비트들 사이에 초기 상관성들을 도입하기 위해, 통합 게이트들을 통해 i-번째 슬라이스의 저부에 있는 하나 이상의 시스템 큐비트들을 적어도 하나의 보조 큐비트(ancilla qubit)와 상호작용시키는 것을 포함한다. 예시적인 실시예에서, 양자 회로는 국소 상호작용을 특징으로 하는 해밀토니안(Hamiltonian)에 의해 통제(govern)되는 상호작용들을 인코딩한다. 예시적인 실시예에서, 시스템 큐비트 와이어는 시뮬레이션되는 물리적 도메인의 섹션과 연관된 자유도(degree of freedom)에 대응한다. 예시적인 실시예에서, 양자 회로의 i-번째 슬라이스를 실행하는 것은 오퍼레이터에 따라 자유도를 진화시키는 것을 포함한다. 예시적인 실시예에서, 오퍼레이터는 해밀토니안이다. 예시적인 실시예에서, 물리적 도메인은 1차원, 2차원, 또는 3차원 물리적 도메인 중 하나이다. 예시적인 실시예에서, 양자 회로는 물리적 도메인을 표현하는 격자 상에 정의된 양자 상태들의 진화의 동역학을 시뮬레이션한다. 예시적인 실시예에서, 방법은, 복수의 큐비트들 중 적어도 하나의 물리적 큐비트의 하나 이상의 측정들을 수행하여, 물리적 도메인 내의 적어도 하나의 자유도에 대응하는 값을 결정하는 단계를 추가로 포함한다. 예시적인 실시예에서, 양자 회로의 적어도 하나의 시스템 큐비트 와이어는 양자 회로의 다수의 슬라이스들을 통하여 연장된다.

또 다른 태양에 따르면, 컴퓨팅 엔티티가 제공된다. 예시적인 실시예에서, 컴퓨팅 엔티티는 양자 컴퓨터의 제어기와 통신한다. 양자 컴퓨터는 큐비트 관리 시스템들 및 복수의 물리적 큐비트들을 포함한다. 컴퓨팅 엔티티는, 제어기가 양자 컴퓨터의 요소들을 제어하여, 제어기에 의해, 복수의 회로 슬라이스들을 포함하는 양자 회로를 수용하게 하도록 구성된다. 복수의 회로 슬라이스들 중 제1 슬라이스는 양자 회로의 완전 진화 레벨에서 제1 시스템 큐비트 와이어의 과거 인과적 콘을 포함한다. 복수의 슬라이스 회로들 중 i-번째 슬라이스는 슬라이스 i-j(여기서, 0 < j < i는 정수임)에서 양자 회로의 완전 진화 레벨에 도달하는 양자 회로의 임의의 시스템 큐비트 와이어들의 과거 인과적 콘 내에 있지 않지만, 슬라이스 i - 1의 실행 동안 완전 진화 레벨에 도달했고, 선택적으로 측정되었고, 슬라이스 i의 기본 레벨에서 시스템 큐비트 상에 재설정했던 하나 이상의 물리적 큐비트들을 개시함으로써 이제 실행될 수 있는 모든 게이트들을 포함하는 것으로 정의된다. 컴퓨팅 엔티티는, 제어기가 양자 컴퓨터의 요소들을 제어하여, 양자 컴퓨터가 물리적 큐비트들을 사용하여 양자 회로의 i-번째 슬라이스를 실행하게 하도록; 양자 컴퓨터가, 적어도 하나의 시스템 큐비트 와이어를 따라 진화되어 i-번째 슬라이스의 실행을 통해 완전히 진화되었던 물리적 큐비트를 양자 회로의 i + m-번째(m은 양의 정수임) 슬라이스의 기본 레벨에서 시스템 큐비트 와이어 상에 초기화하게 하도록; 그리고 양자 컴퓨터가, 물리적 큐비트를 사용하여 양자 회로의 i + m-번째 슬라이스를 실행하게 하도록 추가로 구성된다.

예시적인 실시예에서, 양자 회로의 i-번째 슬라이스를 실행하는 것은, 시스템 큐비트들을 시간적으로 순방향으로 전파하기 위해 인입 및 인출 와이어들이 i-번째 슬라이스 내에 있는 모든 게이트들을 실행하는 것을 포함한다. 예시적인 실시예에서, 양자 회로는 적어도 하나의 보조 와이어를 포함하고, 양자 회로의 i-번째 슬라이스를 실행하는 것은, i-번째 슬라이스의 저부에 있는 하나 이상의 시스템 큐비트들과 하나 이상의 다른 슬라이스들의 저부에 있는 시스템 큐비트들 사이에 초기 상관성들을 도입하기 위해, 통합 게이트들을 통해 i-번째 슬라이스의 저부에 있는 하나 이상의 시스템 큐비트들을 적어도 하나의 보조 큐비트와 상호작용시키는 것을 포함한다. 예시적인 실시예에서, 양자 회로는 국소 상호작용을 특징으로 하는 해밀토니안에 의해 통제되는 상호작용들을 인코딩한다. 예시적인 실시예에서, 시스템 큐비트 와이어는 시뮬레이션되는 물리적 도메인의 섹션과 연관된 자유도에 대응한다. 예시적인 실시예에서, 양자 회로의 i-번째 슬라이스를 실행하는 것은 오퍼레이터에 따라 자유도를 진화시키는 것을 포함한다. 예시적인 실시예에서, 오퍼레이터는 해밀토니안이다. 예시적인 실시예에서, 물리적 도메인은 1차원, 2차원, 또는 3차원 물리적 도메인 중 하나이다. 예시적인 실시예에서, 양자 회로는 물리적 도메인을 표현하는 격자 상에 정의된 양자 상태들의 진화의 동역학을 시뮬레이션한다. 예시적인 실시예에서, 컴퓨팅 엔티티는, 제어기가 양자 컴퓨터의 요소들을 제어하여, 양자 컴퓨터가 복수의 큐비트들 중 적어도 하나의 물리적 큐비트의 하나 이상의 측정들을 수행함으로써, 물리적 도메인 내의 적어도 하나의 자유도에 대응하는 값을 결정하게 하도록 추가로 구성된다. 예시적인 실시예에서, 양자 회로의 적어도 하나의 시스템 큐비트 와이어는 양자 회로의 다수의 슬라이스들을 통하여 연장된다.

이와 같이 본 발명을 일반적인 용어로 기술하였고, 이제 첨부 도면에 대한 참조가 이루어질 것이며, 첨부 도면은 반드시 일정한 축척으로 작성된 것은 아니다.
도 1은 예시적인 실시예에 따른 예시적인 시스템의 개략도를 제공한다.
도 2는 예시적인 실시예에 따른, 섹션들로 분할된 예시적인 도메인의 개략도를 제공한다.
도 3a 및 도 3b는 예시적인 실시예에 따른, 예시적인 양자 회로 및 예시적인 양자 회로의 슬라이싱의 개략도들을 제공한다.
도 4는 효율적인 큐비트 사용으로 양자 회로를 실행하기 위해 양자 컴퓨터에 의해 수행되는 다양한 프로세스들, 절차들, 및/또는 동작들을 도시하는 흐름도를 제공한다.
도 5는 예시적인 실시예에 따라 사용될 수 있는 예시적인 사용자 컴퓨팅 엔티티의 개략도를 제공한다.
도 6은 예시적인 실시예에 따라 사용될 수 있는 예시적인 양자 컴퓨터의 개략도를 제공한다.

본 발명은 이제 첨부 도면을 참조하여 이하에서 더 충분히 기술될 것이며, 첨부 도면에 본 발명의, 모두는 아니지만, 일부 실시예들이 도시되어 있다. 실제로, 본 발명은 많은 상이한 형태로 구현될 수 있고 본 명세서에 설명된 실시예로 제한되는 것으로 해석되어서는 안 되며; 오히려, 이들 실시예는 이러한 개시 내용이 적용가능한 법적 요건을 만족시키도록 제공된다. 용어 "또는"("/"로도 표기됨)은 본 명세서에서 달리 지시되지 않는 한 대안적인 의미 및 연결적인 의미 둘 모두로 사용된다. 용어 "예증적인" 및 "예시적인"은 품질 레벨의 표시를 갖지 않는 예이도록 사용된다. 용어 "대체적으로" 및 "대략적으로"는, 달리 지시되지 않는 한, 엔지니어링 및/또는 제조 한계들 내에서 그리고/또는 사용자 측정 능력들 내에서를 지칭한다. 동일한 번호들은 전반에 걸쳐 동일한 요소들을 지시한다.

I. 개관

전자 및 자성 재료들의 동적 특성들을 컴퓨팅하는 것은 광학 흡수 및 방출 스펙트럼들, 교류(AC) 전도도, 자기 감수성, 자기 저항, 스핀-동역학, 및 많은 다른 특성들과 같은 그들의 기술적으로 중요한 물리적 특성들 중 많은 것을 예측하는 데 유용하다. 상관된 양자 시스템들의 동역학의 고전적인 시뮬레이션은 극히 어려운데, 그 이유는 시간 의존적 DMRG(density-matrix renormalization group)과 같은 최신 시뮬레이션 방법들을 매우 짧은 시간 스케일들로 제한하는 얽힘 엔트로피(entanglement entropy)의 빠른 성장으로 인한 것이다.

매우 일반적으로, 양자 시스템들의 동역학을 고전적으로 시뮬레이션하기 위한 메모리 및 시뮬레이션 시간 리소스들은 시스템 크기 또는 최종 시뮬레이션 시간에서 기하급수적으로 성장한다. 대조적으로, 프로그래밍가능 양자 컴퓨터들의 출현은 양자 재료들을 시뮬레이션하기 위한 다양한 다항 시간 알고리즘들을 가능하게 하는데, 이들은 이들 시뮬레이션들을 이행하는 데 필요한 리소스들의 지수적 감소를 제공한다. 그러나, 근래의 양자 컴퓨팅 하드웨어는 단지 제한된 개수(10개 내지 100개)의 양자 비트들(큐비트들)에만 액세스할 것이고, 또한, 노이즈 및 게이트 오류들에 의해 강하게 제한될 것이다.

본 발명의 다양한 실시예들은, 비교적 적은 수의 잠재적 노이즈 큐비트들이 고전적인 컴퓨팅 수단을 통해 해결하기에 매우 어렵고/어렵거나 다루기 곤란할 수 있는 복잡한 문제들을 해결하는 데 사용될 수 있도록 효율적인 큐비트 사용으로 양자 회로들을 실행하기 위한 방법들, 장치들, 컴퓨팅 엔티티들, 컴퓨터 프로그램 제품들, 시스템들 등을 제공한다.

다양한 실시예들에서, 양자 컴퓨터는 제한된 수의 "물리적 큐비트들"만을 사용하여 많은 수의 "시스템 큐비트들"(예컨대, 회로의 시스템 큐비트 와이어들을 따라 진화되는 큐비트들) 상에 넓은 폭의 회로를 구현한다. 먼저, 최좌측 시스템 큐비트 와이어들에 대한 양자 회로 출력부의 과거 인과적 콘이 식별되는데, 이는 적어도 하나의 보조 큐비트와 함께 시스템 큐비트 와이어들의 서브세트를 포함한다. 예를 들어, 완전 진화 레벨에서의 제1 시스템 큐비트 와이어의 과거 인과적 콘이 식별되고, 도 3a에 도시된 바와 같이, 제1 슬라이스(140A)를 정의하는 데 사용된다. 회로 내의 주어진 큐비트에 대해, 그의 과거 인과적 콘을 모든 큐비트들의 세트로서 정의할 수 있는데, 그 세트로부터의 주어진 큐비트는 와이어들을 과거로부터 미래까지 트레이싱함으로써 도달될 수 있고, 각각의 게이트로부터 인출되는 와이어들 중 임의의 와이어에 의해 그 각각의 게이트를 나간다. 이러한 정의로부터, 도 3a에 도시된 시스템 큐비트 와이어 1 및 와이어 2의 상부에 있는 큐비트들의 과거 인과적 콘은 파선(예컨대, 경계(146))의 하부 좌측까지의 모든 큐비트들(보조 와이어들을 따라 진입하는 모든 큐비트들과 함께, 시스템 큐비트 와이어 1 내지 와이어 5를 따라 진입하는 큐비트들을 포함함)을 포함한다.

양자 컴퓨터는 이러한 과거 인과적 콘 내에 포함된 완전한 회로의 제한(도 3a 및 도 3b에서의 회로의 저부 상에 있는 5개의 최좌측 시스템 큐비트 와이어들(120) 및 보조 와이어들(110))을 프로세싱하기에 충분한 물리적 큐비트들을 갖는다. 이들 시스템 큐비트 와이어들을 따라 양자 회로의 완전 진화 레벨로 진화된 (예컨대, 도 3b에서 A 및 B로 라벨링된 이러한 콘의 출력부에서의) 큐비트들은, 원한다면 측정되고, 재초기화되고, 회로의 기본 레벨로 다시 재순환되는데, 여기서 그들은 인과적 콘을 초기 콘의 우측까지 일정 슬라이스만큼 확장시키는 데 사용되어, 회로 출력부에 더 많은 시스템 큐비트들[이 경우에, C 및 D로 라벨링된, 회로의 상부에서 좌측으로부터 세 번째 및 네 번째 큐비트들]을 포함할 수 있다. 이러한 프로세스는, 양자 회로의 모든 슬라이스들이 프로세싱되고/되거나 수행될 때까지, 회로의 더 많은 슬라이스들을 프로세싱하고/하거나 수행하기 위해 반복될 수 있다. 이때, 전체 양자 회로는 정확하게 실행되었고, 회로의 완전 진화 레벨에 대한 모든 원하는 측정치들이 획득되었다.

다양한 실시예들에서, 양자 회로가 정의된다. 다양한 실시예들에서, 양자 회로는 복수의 시스템 큐비트 와이어들을 포함한다. 예시적인 실시예에서, 모델링되고/되거나 시뮬레이션되고 있는 물리적 시스템 또는 도메인은 임의의 적합한 기법(예컨대, 재료의 밀접-결합(tight-binding) 서술)을 이용하여 격자 상에 이산된다. 그 격자에서의 각각의 지점은 유한수(예컨대, 최대

개)의 양자 자유도들을 포함한다. 예를 들어, 모델링되고/되거나 시뮬레이션되는 도메인은 1차원, 2차원, 또는 3차원 물리적 시스템 및/또는 도메인(예컨대, 물리적 재료의 적어도 일부분)일 수 있고, 각각의 시스템 큐비트 와이어는 시스템 및/또는 도메인 내의 양자 자유도, 물리적 위치, 및/또는 입자의 (예컨대, 시간적) 진화를 표현하고/하거나, 모델링하고/하거나, 시뮬레이션하고/하거나, 그에 대응할 수 있다. 예를 들어, 양자 회로의 시스템 큐비트 와이어는, 시스템 및/또는 도메인 내의 대응하는 섹션의 하나 이상의 특성들의 (예컨대, 시간적) 진화를 시뮬레이션할 수 있다. 예를 들어, 양자 회로는 물리적 도메인 내의 입자들의 양자 상태들의 진화의 동역학을 시뮬레이션할 수 있다. 다양한 실시예들에서, 도메인은 물리적 도메인이 아닐 수 있고, 도메인은 3차원 초과일 수 있다. 예를 들어, 도메인은 지리적 영역을 통한 질병의 확산, 지리적 영역에서의 물류 동작들, 금융 지표들, 및/또는 다른 1차원 또는 다차원 도메인들에 대응할 수 있다.

다양한 실시예들에서, 도메인의 섹션들(및/또는 위치들 및/또는 입자들 및/또는 일정 섹션 내의 대응하는 자유도들) 사이의 시간 진화 및/또는 상호작용이 오퍼레이터를 통해 시뮬레이션되고/되거나 모델링된다. 예를 들어, 도메인은 섹션들로 분할될 수 있다. 도메인의 차원수가 d인 경우, 각 섹션의 차원수는 d - 1이다. 다양한 실시예들에서, 오퍼레이터는 해밀토니안이다. 다양한 실시예들에서, 오퍼레이터는 국소 오퍼레이터이다. 오퍼레이터

는

일 때의 국소 오퍼레이터이며, 여기서 k는 d차원 격자의 연속적인(예컨대, 공간적으로 인접한) d - 1차원 섹션들을 인덱싱하고, 각각의 오퍼레이터 항

는 섹션 k로부터 최대 양의 정수 p의 거리의 섹션 내에 포함되는 격자 사이트들에 대해 작용한다. 예를 들어, 시스템 및/또는 도메인이 1차원 시스템 및/또는 도메인인 경우, 섹션은 0차원이고(예컨대, 시스템 및/또는 도메인 내의 특정 지점에 대응함), 각각의 오퍼레이터 항

는 시스템 및/또는 도메인의 최대 p개의 이웃 지점들에 대해 작용한다. 예를 들어, 도 2는 복수의 섹션들(202)(예컨대, 202.1, 202.2, 202.3, 202.4, 202.k)로 분할되었던 예시적인 1차원 시스템 및/또는 도메인(200)을 예시한다. 예시적인 실시예에서, p = 2인 경우,

는 섹션들(202.1, 202.2, 202.3)에 관련된 자유도들에 대해 작용할 수 있지만, 섹션(202.4)에서의 자유도에 대해서는 작용하지 않을 것이다. 다른 예시적인 실시예에서, 도메인이 3차원 도메인인 경우, 섹션은 2차원(예컨대, 평면)이고, 각각의 오퍼레이터 항

는 2차원 섹션 내에서 그리고 섹션 k로부터의 최대 p개의 섹션들에서의 자유도들/지점들에 대해 작용한다. 예를 들어, 오퍼레이터 항

는 도메인 내의 모든 자유도, 위치, 및/또는 입자에 대해 작용하지 않는다. 예를 들어, 오퍼레이터 항

는 기하학적 국소 상호작용들을 인코딩할 수 있다.

다양한 실시예들에서, 양자 회로는 하나 이상의 보조 와이어들을 포함한다. 다양한 실시예들에서, 각각의 보조 큐비트(예컨대, 보조 와이어를 따라 진화되는 큐비트)는 도메인의 일정 섹션에 걸쳐 도메인의 하나 이상의 초기 특성들에 대응하는 초기 상태로 존재하는 다양한 큐비트 와이어들(및/또는 이에 의해 표현되는 도메인의 자유도들) 사이의 상관성들을 준비한다. 예를 들어, 시스템 큐비트(예컨대, 시스템 큐비트 와이어(120)를 따라 진화되는 물리적 큐비트)가 통합 게이트(112)를 통해 보조 큐비트(예컨대, 보조 와이어(110)를 따라 진화되는 물리적 큐비트)와 상호작용할 때(도 3a 및 도 3b 참조), 보조 큐비트는 다양한 섹션들에서 다양한 자유도들의 초기 상태 사이에 상관성들을 전한다. 예시적인 실시예에서, 보조 큐비트들(예컨대, 보조 와이어들을 따라 진화되는 큐비트들)은 초기 시간

에 도메인의 다양한 섹션들에서의 자유도들 사이의 행렬곱(matrix product) 상태를 생성한다. 다양한 실시예들에서, 각각의 시스템 큐비트는 먼저 시스템 큐비트 와이어 상으로 초기화되고, 이어서, 통합 게이트들을 경유한 하나 이상의 보조 큐비트들과의 상호작용을 통해 상관된 상태로 된다. 이어서, 시스템 큐비트는, 국소 해밀토니안 하의 시뮬레이션된 시스템 및/또는 도메인의 시간 진화를 시뮬레이션하기 위해, 다른 시스템 큐비트들(예컨대, 다른 시스템 큐비트 와이어들을 따라 진화되는 큐비트들)과 게이팅됨으로써 시스템 큐비트 와이어를 따라 계속해서 진화된다.

다양한 실시예들에서, 양자 회로의 슬라이스들이 정의된다. 전술된 바와 같이, 양자 회로는, 시간

에 대응하는 양자 회로의 기본 레벨로부터 시간

에 대응하는 완전 진화 레벨까지 연장되는 복수의 시스템 큐비트 와이어들을 포함한다. 양자 와이어들 각각은 시뮬레이션된 시스템 및/또는 도메인의 일정 섹션의 하나 이상의 자유도들과 관련된다. 시스템 큐비트 와이어는 양자 회로의 하나 이상의 슬라이스들을 통과할 수 있다.

다양한 실시예들에서, 양자 회로는 도 3b의 좌측 상의 제1 슬라이스(140A)로 시작하여 좌측에서 우측으로 각각의 연속적인 슬라이스(140)를 통하여 이동하는 슬라이스(140) 단위로 실행된다. 예를 들어, 먼저, 제1 슬라이스(140A)(삼각형 영역) 내의 모든 게이트들이 실행되고, 그 슬라이스(140A)의 출력(예컨대, 완전 진화 레벨(136))에서 큐비트들의 임의의 원하는 측정치들이 취해진다. 이어서, 그것을 완전 진화 레벨(136)(예컨대, 도 3b에서 A 및 B로 라벨링된 슬라이스의 상부)까지 만들었던 물리적 큐비트들이 재설정되고(예컨대, 재초기화됨), 다음 슬라이스(140)에서 시스템 큐비트 와이어들의 저부(예컨대, 기본 레벨(130))에 삽입된다. 이어서, 그 슬라이스(140) 내의 게이트들은 회로의 시간 순서에 따라(예를 들어, 먼저 적색 게이트들을, 그리고 이어서 청색 게이트들을 저부로부터 상부로의 오름차순으로) 실행된다. 도 3b의 예에서, 절차 중 이 지점에서 실행되는 게이트들은 밝게 음영처리된다. 이어서, 그것을 이러한 제2 슬라이스의 상부(140B)(도 3b에서 C 및 D로 라벨링됨)까지 만들었던 물리적 큐비트들이 재설정되고(예컨대, 재초기화됨), 제3 슬라이스(140)의 저부에 다시 삽입된다. 이러한 지점에서, 그 제3 슬라이스 내의 게이트들이 실행될 수 있으며, 절차는, 모든 게이트들(112, 122)이 실행되고 모든 측정치들(150)이 취해질 때까지, 좌측으로부터 우측으로 모든 슬라이스들(140)을 통하여 계속된다.

다양한 실시예들에서, 양자 회로의 각각의 슬라이스는 양자 회로의 기본 레벨에서 시작하고, 완전 진화 레벨까지 양자 회로의 시스템 큐비트 와이어들에 걸쳐 대각선으로 연장된다. 예를 들어, 양자 회로가 시간

으로부터 시간

까지 시스템 및/또는 도메인의 진화를 시뮬레이션하고/하거나 모델링하는 경우, 양자 회로의 기본 레벨은 시간

에 대응하고, 완전 진화 레벨은 시간

에 대응한다. 다양한 실시예들에서,

슬라이스는 적어도 하나의 시스템 큐비트 와이어가 기본 레벨로부터 완전 진화 레벨까지 진화되도록 정의되며, 전적으로, 완전 진화 레벨에서 적어도 하나의 시스템 큐비트 와이어의 완전한 과거 인과적 콘을 포함해야 한다. 과거 인과적 콘은, 도 3a 및 도 3b에 도시된 화살표들의 방향으로 게이트들을 통하여 와이어들을 뒤따름으로써 완전 진화 큐비트들에 접속될 수 있는, 기본 레벨에서의 모든 시스템 큐비트들을 식별함으로써 정의된다. 예를 들어,

슬라이스에서 완전 진화 레벨에 도달하는 시스템 큐비트 와이어는,

슬라이스들의 기본 레벨에서 시작하는 시스템 큐비트 와이어들 중 임의의 시스템 큐비트 와이어와의 상호작용 및/또는 그의 진화 없이 기본 레벨로부터 완전 진화 레벨로 진화된다. 다양한 실시예들에서,

슬라이스들이 재귀적으로 정의될 수 있다. 예를 들어,

의 경우에, i + 1 슬라이스는, 양자 회로의 i 번째 슬라이스의 완전 진화 레벨에서 시스템 큐비트 와이어들의 바로 우측에 있는 시스템 큐비트 와이어들을 취함으로써, 그리고 이어서, i 번째 슬라이스의 완전 진화 레벨에서 시스템 큐비트 와이어들의 바로 우측에 있는 그들 시스템 큐비트 와이어들의 과거 인과적 콘을 식별함으로써 식별될 수 있다. i 번째 슬라이스의 완전 진화 레벨에서 시스템 큐비트 와이어들의 바로 우측에 있는 시스템 큐비트 와이어들은 완전 진화 레벨에서 게이트들에 의해 직접적으로 접속되는 시스템 큐비트 와이어들을 포함한다. 임의의 음이 아닌 정수 j의 경우에, 슬라이스

와 교차하지 않는 식별된 과거 인과적 콘의 부분이 슬라이스

이다. 예를 들어,

(여기서, j는 양의 정수임) 슬라이스의 기본 레벨에서 시작하고/하거나 그로부터 연장되는 시스템 큐비트 와이어들 중 임의의 시스템 큐비트 와이어와의 상호작용 및/또는 그의 진화 없이 완전 진화 레벨로 진화된다.

슬라이스의 실행은,

(여기서, j는 양의 정수임) 슬라이스의 기본 레벨에서 시작되었고/되었거나 그로부터 연장되는 하나 이상의 시스템 큐비트 와이어들과의 상호작용 및/또는 그의 진화를 포함할 수 있다. 대체적으로, 슬라이스에서 완전 진화 레벨에 도달하는 시스템 큐비트 와이어의 경우에, i는 슬라이스들

중 임의의 슬라이스로부터 (예컨대, 양자 회로의 기본 레벨에서) 유래하는 시스템 큐비트 와이어들과 게이팅될 수 있고, 임의의 음이 아닌 정수인 j는 슬라이스들

중 임의의 슬라이스로부터 (예컨대, 양자 회로의 기본 레벨에서) 유래하는 시스템 큐비트 와이어들과 게이팅되지 않을 수 있다.

다양한 실시예들에서, 양자 회로는 슬라이스 단위로 실행된다. 예를 들어, 양자 컴퓨터는, 하나 이상의 시스템 큐비트 와이어들이 제1 슬라이스의 기본 레벨에서 초기화되고 적어도 하나의 시스템 큐비트 와이어가 제1 슬라이스의 완전 진화 레벨로 진화되도록, 양자 회로의 제1 슬라이스를 실행할 수 있다. 이어서, 양자 회로의 제2 슬라이스는, 하나 이상의 시스템 큐비트 와이어들이 제2 슬라이스의 기본 레벨에서 초기화되고 적어도 하나의 시스템 큐비트 와이어가 제2 슬라이스의 완전 진화 레벨로 진화되도록 실행될 수 있다. 이어서, 양자 회로의 제3 슬라이스는, 양자 회로의 각각의 슬라이스가 실행될 때까지, 실행될 수 있고, 등등일 수 있다.

다양한 실시예들에서, 대응하는 시간에 도메인의 대응하는 위치 및/또는 입자의 하나 이상의 특성들을 결정하기 위해, 대응하는 큐비트 트레이스를 따르는 큐비트의 진화의 다양한 지점들에서 큐비트의 하나 이상의 특성들에 대한 측정들이 이루어질 수 있다. 예를 들어, 시스템 큐비트 와이어를 따라 진화되는 물리적 큐비트가 양자 회로의 완전 진화 레벨에 도달할 때, 시간

에서 시스템 큐비트 와이어에 대응하는 위치 및/또는 입자의 하나 이상의 특성들을 결정하기 위해 하나 이상의 측정들이 이루어질 수 있다. 다양한 실시예들에서, 일단 물리적 큐비트가 시스템 큐비트 와이어를 따라 슬라이스 i의 완전 진화 레벨로 진화되고, 임의의 원하는 측정들이 이루어지면, 그것은 슬라이스

의 기본 레벨에서 초기화 및 재도입되어, 다른 시스템 큐비트 와이어를 따라 방출될 수 있다.

다양한 실시예들에서, 슬라이스 단위 방식으로의 양자 회로의 실행은 물리적 큐비트들의 재순환을 허용한다. 예를 들어, 슬라이스 단위 방식으로 양자 회로를 실행함으로써, 양자 컴퓨터의 물리적 큐비트가 상이한 슬라이스들의 복수의 시스템 큐비트 와이어들을 따라 초기화될 수 있다. 따라서, 양자 회로를 완전히 실행하는 데 더 적은 물리적 큐비트들이 요구된다. 이에 의해, 실시예들은 비교적 적은 수의 큐비트들을 사용하여 복잡한 시스템을 모델링하고/하거나 시뮬레이션하는 양자 회로들의 실행을 가능하게 한다.

II. 예시적인 시스템 아키텍처

도 1은 예시적인 실시예에 따라 사용될 수 있는 예시적인 시스템의 개략도를 제공한다. 다양한 실시예들에서, 시스템은 사용자 컴퓨팅 엔티티(10) 및 양자 컴퓨터(30)를 포함한다. 다양한 실시예들에서, 양자 컴퓨터(30)는 제어기(500), 복수의 큐비트들, 및 하나 이상의 큐비트 관리 시스템들을 포함한다. 다양한 실시예들에서, 사용자 컴퓨팅 엔티티(10)는 유선 또는 무선 통신을 통해 양자 컴퓨터(30)의 제어기(500)와 통신할 수 있다. 다양한 실시예들에서, 사용자 컴퓨팅 엔티티(10)는 제어기(500)와 직접 통신할 수 있거나, 또는 하나 이상의 네트워크들(20)을 통해 제어기(500)와 통신할 수 있다.

다양한 실시예들에서, 사용자 컴퓨팅 엔티티(10)는 사용자가 (예컨대, 사용자 컴퓨팅 엔티티(10)의 사용자 인터페이스를 통해) 양자 컴퓨터(30)에 입력을 제공할 수 있게 하도록, 그리고 양자 컴퓨터(30)로부터의 출력을 수신하고/하거나, 보고/보거나, 등을 할 수 있게 하도록 구성된다. 사용자 컴퓨팅 엔티티(10)는 하나 이상의 유선 또는 무선 네트워크들(20)을 통해 양자 컴퓨터(30)(예컨대, 제어기(500))와 통신할 수 있다. 다양한 실시예들에서, 양자 컴퓨터(30)는 트랩핑된 이온 양자 컴퓨터(trapped ion quantum computer), 핵자기 공명 양자 컴퓨터(nuclear magnetic resonance quantum computer), 초전도 양자 컴퓨터(superconducting quantum computer), 광양자 컴퓨터(photonic quantum computer), 및/또는 다른 종류의 양자 컴퓨터일 수 있다.

다양한 실시예들에서, 제어기(500)는 양자 컴퓨터(30)의 하나 이상의 큐비트들을 원하는 방식으로 조작하고/하거나 진화시키기 위해 양자 컴퓨터(30)의 하나 이상의 큐비트 관리 시스템들을 제어하도록 구성된다. 예를 들어, 제어기(500)는, 하나 이상의 큐비트 관리 시스템들이 양자 회로에 의해 나타내지고/지거나 정의되는 방식으로 하나 이상의 큐비트들을 조작하고/하거나 진화시키게 함으로써 하나 이상의 양자 회로들을 실행하도록 구성될 수 있다. 예를 들어, 하나 이상의 큐비트 관리 시스템들은, 열 제어 시스템들(예컨대, 극저온 냉각 시스템들), 진공 시스템들(예컨대, 압력 제어 시스템들), 큐비트 한정 시스템들(예컨대, 트랩핑된 이온 양자 컴퓨터의 경우에 있어서 이온 트랩 및 이온 트랩에 접속된 전압 소스들), 하나 이상의 게이트 시스템들(예컨대, 트랩핑된 이온 양자 컴퓨터의 경우에 있어서 레이저들 및 대응하는 광학 장치들), 측정 시스템들(예컨대, 트랩핑된 이온 양자 컴퓨터의 경우에 있어서 광학 장치들, 광검출기들 등을 포함함) 등을 포함할 수 있다. 하나 이상의 큐비트 관리 시스템들이 양자 회로에 따라 하나 이상의 큐비트들을 조작하고/하거나 진화시키게 함으로써, 양자 컴퓨터(30)는 계산들, 시뮬레이션들을 수행할 수 있고/있거나, 모델들을 생성할 수 있고/있거나, 등을 할 수 있다.

사용자 컴퓨팅 엔티티(10)는 양자 회로(들), 양자 회로(들)를 인코딩하는 실행가능 코드 부분들(예컨대, 컴퓨터 실행가능 명령어들, 커맨드 세트들 등), 및/또는 하나 이상의 양자 회로들의 실행을 위한 요청들을 제공(예컨대, 송신)하여, 양자 컴퓨터(30)의 제어기(500)가 양자 회로(들), 양자 회로(들)를 인코딩하는 실행가능 코드 부분들, 및/또는 요청들을 수신하게 할 수 있다. 이어서, 양자 컴퓨터(30)는 양자 회로를 실행할 수 있고, 가능하게는, 양자 회로, 양자 회로를 인코딩하는 실행가능 코드 부분들, 및/또는 양자 회로의 실행을 위한 요청을 수신한 것에 응답하여, 양자 회로의 실행의 결과들을 결정하고/하거나, 측정하고/하거나 등을 할 수 있다. 이어서, 양자 컴퓨터(30)는 양자 회로의 실행의 결과들 및/또는 양자 회로의 실행의 결과들을 프로세싱한 결과를 제공(예컨대, 송신)하여, 사용자 컴퓨팅 엔티티(10)가 양자 회로의 실행의 결과들 및/또는 양자 회로의 실행의 결과들을 프로세싱한 결과를 수신하게 할 수 있다. 이어서, 사용자 컴퓨팅 엔티티(30)는 양자 회로의 실행의 결과들 및/또는 양자 회로의 실행의 결과들을 프로세싱한 결과를 하나 이상의 프로그램들에 대한 입력으로서 사용할 수 있고/있거나, 양자 회로의 실행의 결과들 및/또는 양자 회로의 실행의 결과들을 프로세싱한 결과가 사용자 컴퓨팅 엔티티(10)의 사용자 인터페이스를 통해 디스플레이되게 할 수 있고/있거나, 양자 회로의 실행의 결과들 및/또는 양자 회로의 실행의 결과들을 프로세싱한 결과가 컴퓨터 판독가능 메모리에 저장되게 할 수 있고/있거나 등을 할 수 있다.

III. 예시적인 양자 회로

다양한 실시예들에서, 양자 회로는 양자 계산이 양자 게이트들의 시퀀스인 양자 계산을 위한 모델이다. 다양한 실시예들에서, 양자 회로는 복수의 슬라이스들로 분할된다. 양자 회로를 실행하는 것은 슬라이스들을 연속하여 실행하는 것을 포함한다. 도 3a 및 도 3b는 예시적인 양자 회로(100)의 도면들을 제공한다. 양자 회로(100)는 복수의 시스템 큐비트 와이어들(120)(예컨대, 120A, 120B)을 포함한다. 양자 회로(100)는, 각각의 시스템 큐비트 와이어가 초기화 단계로 시작하는 기본 레벨(130)로 시작하고 복수의 레벨들을 통하여 완전 진화 레벨(136)까지 연장되는 복수의 레벨들을 포함한다. 본 명세서에 사용되는 바와 같이, 시스템 큐비트는 시스템 큐비트 와이어(120)를 따라 진화되고 있는 양자 컴퓨터(30)의 물리적 큐비트(555)이다. 단일 물리적 큐비트(555)는, 알고리즘 내의 다양한 지점들에서, 본 명세서에 기술된 큐비트 재사용 스킴(scheme)의 결과로서 다수의 상이한 시스템 큐비트들의 역할을 할 수 있다는 것에 유의한다. 예를 들어, 단일 물리적 큐비트(555)는, 이전의 시스템 큐비트 와이어의 완전 진화 상태에 도달한 후에, 다수의 시스템 큐비트 와이어들 상으로 연속적으로 재도입될 수 있다.

다양한 실시예들에서, 기본 레벨(130)과 완전 진화 레벨(136) 사이의 복수의 레벨들은 통합 회로 레벨(132)을 포함할 수 있다. 다양한 실시예들에서, 양자 회로(100)는 하나 이상의 보조 와이어들(110)을 포함한다. 본 명세서에 사용되는 바와 같이, 보조 큐비트는 보조 와이어(110)를 따라 진화되고 있는 양자 컴퓨터(30)의 물리적 큐비트(555)이다. 다양한 실시예들에서, 통합 회로 레벨(132)은 보조 와이어(110)와 시스템 큐비트 와이어(120)의 상호작용을 포함한다. 예를 들어, 보조 큐비트는 시스템 큐비트 와이어(120)를 따라, 예를 들어 게이트(112)(예컨대, 112A, 112B)를 통해, 진화되고 있는 시스템 큐비트와 상호작용할 수 있다. 게이트(112)를 통한 보조 큐비트와 시스템 큐비트의 상호작용은, 시스템 큐비트가, 대응하는 시스템 큐비트 와이어(120)에 대응하는 위치 및/또는 입자에 대한 초기 상태에 대응하고/하거나 그에 근사한 상태에 있게 할 수 있다. 예를 들어, 보조 큐비트들과 시스템 큐비트들의 상호작용은 시스템 큐비트들이 해밀토니안의 최저 에너지 상태에 근사한 상태에 있게 할 수 있다. 중간 레벨들(134)(예컨대, 134A, 134B)은, 오퍼레이터(예컨대, 해밀토니안)에 의해 서술되는 바와 같이, 도메인 내의 이웃하는 위치들 및/또는 입자들 사이의 시간 진화 및/또는 상호작용(들)에 대응할 수 있다. 예를 들어, 시스템 큐비트 와이어(120)의 중간 레벨들(134)은 다른 시스템 큐비트 와이어들을 따라 진화되는 물리적 큐비트들 사이의 시간 진화 및/또는 상호작용을 야기하는 상호작용 게이트들(122)(예컨대, 122A, 122B)을 포함할 수 있다. 시스템 큐비트 와이어들(120)을 따라 진화된 물리적 큐비트들(555)과는 대조적으로, 다양한 실시예들에서, 보조 와이어(110)를 따라 진화된 물리적 큐비트(555)는 재사용되지 않을 것이다.

다양한 실시예들에서, 양자 회로(100)는 하나 이상의 측정치들(150)(예컨대, 150A, 150n)을 취하는 것을 포함할 수 있다. 예를 들어, 측정치들(150)은 대응하는 시간에서의 도메인 내의 위치 및/또는 입자의 하나 이상의 특성들을 나타낼 수 있다. 예를 들어, 측정치들(150A)이 완전 진화 레벨(136)에서 제1 시스템 큐비트 와이어(120A)를 따라 진화된 제1 물리적 큐비트로 취해진 경우, 측정치들(150A)은 시간

에서 제1 위치 또는 입자에 대응하는 하나 이상의 특성들을 나타낸다. 양자 회로(100)는, 양자 회로(100)에 의해 모델링된 계산에 적절한 바와 같이, 회로 내의 상이한 레벨들(134, 136)에서 그리고/또는 상이한 시스템 큐비트 와이어들(120)을 따라 다양한 측정치들을 포함할 수 있다.

양자 회로(100)는 암시된 시간 순서를 가지며, 이에 의해, 모든 시스템 큐비트(즉, 수직) 와이어들(120)은 저부(과거)로부터 상부(미래)까지 이어지고, 보조(즉, 수평) 와이어들(110)은 좌측(과거)으로부터 우측(미래)으로 이어진다. 이러한 방향은 도 3a 및 도 3b에서의 와이어들의 서브세트 상에서 화살표들로 나타내지지만, 그것은 모든 와이어들에 대해 유사한 방식으로 존재한다.

다양한 실시예들에서, 양자 회로(100)는 복수의 슬라이스들(140)(예컨대, 140A, 140B,..., 140n)로 분할되고/되거나 이들을 포함한다. 양자 회로(100)의 슬라이스(140)는 시스템 큐비트 와이어들(120)에 비해 대각선 방식으로 기본 레벨(130)로부터 완전 실행 레벨(136)까지 연장된다. 예를 들어, 슬라이스 경계들(146)(도 3에 점선들로 도시됨)은 하나 이상의 시스템 큐비트 와이어들(120)과 교차할 수 있다. 예를 들어, 양자 회로(100)의 i-번째 슬라이스(140i)는 기본 레벨 큐비트 세트(142i)(예컨대, 142A, 142B) 및 완전 진화 레벨 큐비트 세트(144i)(예컨대, 144A, 144B)에 대응할 수 있다. 기본 레벨 큐비트 세트(142i)는 적어도 하나의 시스템 큐비트 와이어(120)를 포함하고, 완전 진화 레벨 큐비트 세트(144i)는 적어도 하나의 시스템 큐비트 와이어(120)를 포함한다. 그러나, 기본 레벨 큐비트 세트(142i) 및 완전 진화 레벨 큐비트 세트(144i)는 어떠한 오버랩도 갖지 않을 수 있다. 예를 들어, i-번째 슬라이스(140i)의 완전 진화 레벨 큐비트 세트(144i)는 i-번째 슬라이스(140i)의 기본 레벨 큐비트 세트(142i) 내의 시스템 큐비트 와이어들(120) 중 임의의 시스템 큐비트 와이어를 포함하지 않을 수 있다. 다시 말하면, 시스템 큐비트 와이어(120)는, 기본 레벨(130)에서, i-번째 슬라이스의 기본 레벨 세트(142i)에서 시작될 수 있고, i + j 번째(여기서, j 는 양의 정수임) 슬라이스(140(i+j))의 완전 진화 큐비트 세트(144(i+j))에 도달할 수 있다. 예를 들어, i-번째 슬라이스(140i)는 중간 레벨들(134)(예컨대, 134A, 134B)을 가로질러서 완전 진화 레벨(136)까지 대각선으로 연장된다.

예시적인 실시예에서, i > 1의 경우, 기본 레벨 큐비트 세트(142i) 및 완전 진화 레벨 큐비트 세트(144i)는 동일한 수의 시스템 큐비트 와이어들(120)을 포함한다. 예시적인 실시예에서, for i, j > 1의 경우, i-번째 슬라이스의 기본 레벨 큐비트 세트(142i) 및 j-번째 슬라이스의 기본 레벨 큐비트 세트(142j)는 동일한 수의 시스템 큐비트 와이어들(120)을 포함한다. 예시적인 실시예에서, 제1 슬라이스(140A)의 완전 진화 레벨 큐비트 세트(144A)는 i-번째 슬라이스(140i)의 완전 진화 레벨 큐비트 세트(144i)와 동일한 수의 시스템 큐비트 와이어들(120)을 포함한다. 다양한 실시예들에서, 제1 슬라이스(140A)의 기본 레벨 큐비트 세트(142A)는 i-번째 슬라이스(140i)의 기본 레벨 큐비트 세트(144i)에 비해 더 많은 수의 시스템 큐비트 와이어들(120)을 포함한다. 예시적인 실시예에서, 제1 슬라이스(140A)의 기본 레벨 큐비트 세트(142A)는 기본 레벨 큐비트 세트(142A)의 적어도 하나의 시스템 큐비트 와이어(120)가 완전히 진화되도록 요구되는 최소 수의 시스템 큐비트 와이어들(120)을 포함한다. 예를 들어, 제1 슬라이스(140A)는 기본 레벨 큐비트 세트(142A)와 완전 진화 레벨 큐비트 세트(144A) 사이에 오버랩이 존재하는 유일한 슬라이스(140)일 수 있다.

다양한 실시예들에서, 양자 회로(100)는, 해밀토니안

의 형태를 취하는 기하학적 국소(가능하게는, 시간 의존적) 오퍼레이터의 대상이 되는 결합 디멘션(bond-dimension)

를 갖는 MPS(matrix product state)로서 표현되는, 양자 상태들

의 진화의 동역학

을 시뮬레이션하는 회로 및/또는 알고리즘이다. 여기서,

는 시간 순서 곱(time-ordered product)을 나타낸다. MPS들은 충분히 큰 결합 디멘션

에 대한 임의의 순수 또는 혼합 양자 상태들을 표현할 수 있다. MPS들에 대한 고전적인 컴퓨팅 방법들은 대체적으로 결합 디멘션

에서 다항식으로 스케일링되는 컴퓨팅 시간 및 메모리 리소스들을 필요로 하여, 전형적으로, 이들을 단시간 동역학으로 그리고 1차원 또는 의사 1차원 시스템들로 제한한다. 대조적으로, 다양한 실시예들은 양자 계산 리소스들의 결합 디멘션

의존성의 지수 감소를 가능하게 하여, 훨씬 더 큰 범위의 양자 상태들, 더 긴 시간 범위들, 및 더 높은 차원(예컨대, 2차원 및 3차원) 재료들 및/또는 도메인들에 대해 계산들이 수행될 수 있게 한다.

다양한 실시예들에서, 시뮬레이션되고/되거나 모델링될 도메인은 전자적으로 관련된 오비탈들에 대한 임의의 표준 오비탈 기반(예컨대, 밀접-결합 서술)을 사용하여, 사이트당 유한 개수,

개의 양자 자유도들을 갖는 이산 메시에 의해 근사화된다. 다양한 실시예들은 오비탈 기반의 특정 선택에 대해 애그노스틱(agnostic)이다. 다양한 실시예들은 국소 해밀토니안

에 의해 생성된 시간-동역학을 시뮬레이션하고/하거나 모델링하는데, 여기서 본 명세서에서 사용된 바와 같이, "국소"라는 용어는 각각의 항

가 섹션 k로부터 최대 양의 정수 p의 거리의 섹션들 내에 포함되는 격자 사이트들에 대해 작용함을 의미한다.

정확도

로 정수 선형 및 단면 디멘션들

의 격자 상에 이산된 시스템 또는 도메인의 동적 특성들을 일정 시간 범위에 걸쳐서 시간 간격들

로 시뮬레이션하기 위해, 다양한 실시예들은

개의 물리적 큐비트들 및 양자 회로 깊이

를 필요로 한다. 여기서, L은 격자가 섹션들로 분할되고 있는 방향으로의 격자 지점들/사이트들의 수이고, A는 각각의 섹션 내에 포함된 격자 지점들/사이트들의 수이다. 예시적인 실시예에서, 시스템 및/또는 도메인은 그의 최장 디멘션을 따라 섹션들로 분할되는데, 이는 알고리즘을 더 효율적으로 만든다. 예를 들어, 섹션들은 시스템 및/또는 도메인의 최장 디멘션에 직교하고/하거나 횡단하는 것으로 취해질 수 있다.

다양한 실시예들에서, 양자 회로들(100)은 물리적 큐비트들을,

개의 추가 보조 와이어의 레지스터와 반복적으로 상호작용하는, 일부 고정된 초기 상태에서 준비된, 시스템 큐비트 와이어들을 따라 이동하는

개의 큐비트들로 분할한다. 기회주의적 측정의 전략적 사용 및 연속적으로 하나 이상의 시스템 큐비트 와이어들을 따르는 물리적 큐비트들의 재설정 및 재사용은 다양한 실시예들이 비교적 적은 수의 큐비트들로 매우 큰 시스템들을 시뮬레이션할 수 있게 한다.

다양한 실시예들에서, 양자 회로는 다음과 같이 정의되고/되거나, 생성되고/되거나, 결정될 수 있다. 다양한 실시예들에서, 도메인의 위치들 및/또는 입자들의 양자 상태의 해밀토니안에 의한 계속적인 시간 진화는 시뮬레이션된 시스템 및/또는 도메인의 p개의 섹션들에 대해 작용하는 불연속(disjoint) 항들의 N개의 레벨들(예컨대, 130, 132, 134, 136)의 이산 양자 회로로 분해된다. 다양한 실시예들에서, 시간 진화의 이러한 분해는 다양한 표준 방법들을 이용하여 수행된다. 예를 들어, 예시적인 실시예에서, 트로터-스즈키(Trotter-Suzuki) 공식

(이때,

임)이 분해를 수행하는 데 사용된다(이 수학식은 가장 간단한 트로터 분해만을 표현하지만, 단도직입적으로, 트로터-스즈키 분해의 더 높은 차수의 버전으로 일반화될 수 있음). 초기 행렬곱 상태가 정의되고/되거나 결정될 수 있고, 좌측-표준(left-canonical) 형태의 텐서들

이 그로부터 추출될 수 있다. 다양한 실시예들에서, 보조 큐비트들(예컨대, 보조 와이어들(110)을 따라 진화되는 큐비트들)과 시스템 큐비트들(예컨대, 시스템 큐비트 와이어들(120)을 따라 진화되는 큐비트들) 사이의 상호작용들은 도메인에 대한 초기 행렬곱 상태로부터 추출되고/되거나 그에 의해 결정되는 텐서들

에 기초하여 정의될 수 있다. 일반성을 손실함이 없이, 텐서들은

가 균등(isometry)이도록 좌측-표준 형태에 있고, 보조 및 시스템 큐비트들에 대해 작용하는 통합 회로

에 의해 구현될 수 있으며, 이때 시스템 큐비트들은 (기본 레벨(130)에서) 고정된 초기 상태

에서 초기화된다고 가정된다. 예시적인 실시예에서, 통합 회로

, 텐서들

, 및 고정된 초기 상태

는

를 만족시킨다. 다양한 실시예들에서, 단일 회로

는, 예를 들어, 모델링되고/되거나 시뮬레이션되는 재료 및/또는 도메인의 해밀토니안의 최저 에너지 상태를 다양하게 근사화하도록, 상태의 이전 지식에 의해, 또는 회로들의 파라미터화된 패밀리를 다양하게 최적화함으로써 생성된다. 다양한 실시예들에서, 결과는, 복수의 슬라이스들(140)로 이어서 분할될 수 있는 양자 회로(100)이다.

다양한 실시예들에서, 시간 진화 양자 회로(100)는,

개의 물리적 큐비트들만에 의해 표현되는

개의 시스템 큐비트 와이어들(120)을 따라서 시스템 큐비트들과 상호작용하는

보조 큐비트들을 갖는 양자 컴퓨터 상에서 구현된다. 양자 회로는

및 연산들

을 구현하기 위한 양자 게이트들의 시퀀스 및

개의 시스템 큐비트 와이어들을 포함하는 완전 진화 레벨 큐비트 세트(144)를 각각 갖는 복수의 슬라이스들(140)로 분할된다. 예를 들어, 도 3에 도시된 예시적인 양자 회로(100)는 A = 1, d _s = 2, 및 p = 2에 대응한다.

이어서, 양자 회로(100)가 실행될 수 있다. 다양한 실시예들에서, 제1 슬라이스(140A)의 각각의 레벨은, 완전 진화 레벨(136)에 도달할 때까지, 기본 레벨(130), 이어서 통합 회로 레벨(132), 이어서 중간 레벨들(134)(예컨대, 제1 중간 레벨(134A), 이어서 제2 중간 레벨(134B) 등)로 순서대로 각각의 레벨을 가로질러서 실행된다. 예를 들어, 제1 슬라이스(140A)의 기본 레벨 큐비트 세트(142A)의 시스템 큐비트 와이어(120)를 따라 진화될 각각의 물리적 큐비트가 고정된 초기 상태

로 초기화된다. 이어서, 보조 와이어들(110)을 따라 진화될 물리적 큐비트들이 초기화되고, 통합 회로

를 구현하는 회로는 보조 와이어들(110)을 따라 진화되는 물리적 큐비트들 및 게이트들(112)(예컨대, 112A, 112B)에서 제1 슬라이스(140A)의 시스템 큐비트 와이어들(120)을 따라 진화되는 물리적 큐비트들에 적용된다. 상호작용 게이트들(122)(예컨대, 122A, 122B)은 완전 실행 레벨(136)에 도달할 때까지 각각의 중간 레벨(134)에서 실행된다. 다양한 실시예들에서, 상호작용 게이트들(122)은 제1 슬라이스(140A)의 시스템 큐비트 와이어들(120)을 따라 진화되는 물리적 큐비트들에 대해

를 구현한다. 일단 제1 슬라이스(140A)가 완전히 실행되었다면, 제1 슬라이스의 완전 진화 레벨 큐비트 세트(144A)의 시스템 큐비트 와이어들(120)을 따라 진화된 물리적 큐비트들은 재설정되고, 제2 슬라이스(140B)의 기본 레벨 큐비트 세트(142B)의 시스템 큐비트 와이어들(120) 상으로 초기화된다.

i > 1의 경우, i-번째 슬라이스는, i-1 번째 슬라이스 완전 진화 레벨 큐비트 세트(144(i-1))의 시스템 큐비트 와이어들(120)을 따라 진화되었던 물리적 큐비트들을 재설정하여, 그들 물리적 큐비트들이 i-번째 슬라이스(140i)의 기본 레벨(130)에서 (예컨대, i-번째 슬라이스(140i)의 기본 레벨 큐비트 세트(142i)의 시스템 큐비트 와이어들(120) 상에) 고정된 초기 상태

로 초기화되도록 함으로써 실행될 수 있다. i-번째 슬라이스(140i)의 통합 회로 게이트들(112)은 i-번째 슬라이스의 통합 회로 레벨(132)에서 실행된다. 이어서, 제1 중간 레벨(134A)의 상호작용 게이트들(122)은

를 구현하도록 실행된다. 이어서, 나머지 중간 레벨들(134)은 순서대로 실행되는데, 이는 완전 진화 레벨(136)에 도달할 때까지 이전 슬라이스들(140(i-j))에서 초기화되었던 시스템 큐비트 와이어들(120)과 슬라이스(140i)가 교차하기 때문이다. 이어서, 모든 슬라이스들이 완전히 실행될 때까지, 프로세스는 i + 1 번째 슬라이스(140(i+1))에 대해 반복될 수 있다.

이러한 절차는, 다음 슬라이스에서 재사용을 위해 물리적 큐비트들을 재설정하기 전에, 완전 진화 레벨(136)에서 시스템 큐비트 와이어(120)를 따라 진화된 물리적 큐비트들 상에서 원하는 관찰가능한 것을 측정함으로써, 시간 진화 상태의 임의의 측정가능한 수량들에 대한 액세스를 부여한다. 중간 시간들에 관찰가능한 것들을 측정하기 위해, 단순히, 양자 회로(100)의 실행을 방해할 수 있고, 원하는 시간에(예컨대, 원하는 시간에 대응하는 중간 레벨(134)에서) 물리적 큐비트에 대해 원하는 관찰가능한 것의 측정을 수행할 수 있다.

IV. 예시적인 시스템 동작

도 4는 효율적인 큐비트 사용으로 양자 회로를 실행하기 위해 양자 컴퓨터(30)에 의해 수행되는 다양한 프로세스들, 절차들, 및/또는 동작들을 도시하는 흐름도를 제공한다. 단계/동작(302)에서 시작하여, 양자 회로(100)가 정의되고, 양자 회로의 슬라이스들(140)이 결정되고/되거나 정의된다. 예시적인 실시예에서, 양자 회로(100) 및/또는 양자 회로의 슬라이스들(140)은 사용자 컴퓨팅 엔티티(10)에 의해 (예컨대, 자동으로(예컨대, 기계 사용자에 의해) 또는 사용자 인터페이스와의 사용자 상호작용을 통해) 그리고/또는 양자 컴퓨터(30)의 제어기(500)에 의해 정의될 수 있다. 예시적인 실시예에서, 양자 회로(100)는 사용자 컴퓨팅 엔티티(10)에 의해 정의될 수 있으며, 양자 컴퓨터(30)의 제어기(500)가 양자 회로(100)를 수용하고 양자 회로의 슬라이스들(140)을 정의하도록 제공될 수 있다. 예시적인 실시예에서, 양자 회로(100) 및 양자 회로의 슬라이스들(140)은 사용자 컴퓨팅 엔티티(10)에 의해 정의되며, 양자 컴퓨터(30)의 제어기(500)가 슬라이스들(140)이 이미 정의된 양자 회로(100)를 수용하도록 제공된다. 예를 들어, 사용자 컴퓨터 엔티티는 양자 회로(100)에 정의된 양자 회로의 슬라이스들(140)을 제공할 수 있다. 이어서, 제어기(500)는 (예컨대, 통신 인터페이스(520)를 통한 프로세싱 디바이스(505)에서) 슬라이스들(140)이 정의된 양자 회로(100)를 수용할 수 있다. 다양한 실시예들에서, 양자 회로(100)의 n개의 슬라이스들(140)이 정의된다.

단계/동작(304)에서, 제1 슬라이스(140A)의 시스템 큐비트 와이어들을 따라 진화되어야 하는 물리적 큐비트들(예컨대, 제1 슬라이스(140A)의 기본 레벨 큐비트 세트(142A)의 시스템 큐비트 와이어들(120)을 따라 진화될 물리적 큐비트들)이 초기화된다. 예를 들어, 제1 슬라이스(140A)의 기본 레벨(130)이 실행될 수 있다. 예를 들어, 제어기(500)는 (예컨대, 프로세싱 디바이스(505), 드라이버 컴포넌트 요소들(515) 등을 통해) 하나 이상의 큐비트 관리 시스템들(550)이 양자 컴퓨터(30)의 물리적 큐비트들(555)을 조작하게 하여, 물리적 큐비트들이 제1 슬라이스(140A)의 기본 레벨 큐비트 세트(142A)의 시스템 큐비트 와이어들(120) 상으로 그리고 보조 와이어들(110) 상으로 초기화되도록 할 수 있다. 예를 들어, 인덱스 i는 1에서 초기화되고, i-번째 슬라이스의 기본 레벨(130)이 실행된다.

단계/동작(306)에서, i-번째 슬라이스의 통합 회로 레벨(132)이 실행된다. 예를 들어, 제어기(500)는 (예컨대, 프로세싱 디바이스(505), 드라이버 컴포넌트 요소들(515) 등을 통해) 하나 이상의 큐비트 관리 시스템들(550)이 양자 컴퓨터(30)의 물리적 큐비트들(555)을 조작하게 하여, i-번째 슬라이스의 통합 회로 레벨(132)이 실행되도록 할 수 있다. 예를 들어, 통합

는 i-번째 슬라이스의 통합 회로 레벨(132)을 가로질러 보조 와이어들(110) 및 시스템 큐비트 와이어들(120)을 따라 진화되는 물리적 큐비트들에 적용될 수 있다. 예를 들어, 통합 회로 게이트들(112)은 보조 와이어들(110)을 따라 진화되는 물리적 큐비트들 및 i-번째 슬라이스들의 시스템 큐비트 와이어들(120)을 따라 진화되는 물리적 큐비트들에 적용될 수 있다.

단계/동작(308)에서, i-번째 슬라이스의 시스템 큐비트 와이어들(120)의 시간 진화를 적용하는 회로들이 실행된다. 예를 들어, i-번째 슬라이스의 중간 레벨들(134)은 순서대로 실행된다. 예를 들어, i-번째 슬라이스의 완전 진화 레벨(136)이 달성될 때까지, 제1 중간 레벨(134A)이 실행될 수 있고, 이어서, 제2 중간 레벨(134B)이 실행될 수 있고, 등등일 수 있다. 다양한 실시예들에서, 제어기(500)는 (예컨대, 프로세싱 디바이스(505), 드라이버 컴포넌트 요소들(515) 등을 통해) 하나 이상의 큐비트 관리 시스템들(550)이 양자 컴퓨터(30)의 물리적 큐비트들(555)을 조작하게 하여, 상호작용 게이트들(122)이 양자 회로(100)의 중간 레벨들(134)에 따라 실행되도록 할 수 있다.

단계/동작(310)에서, i-번째 슬라이스의 완전 진화 큐비트 세트(144i)에 대응하는 임의의 원하는 측정치들이 캡처된다. 예를 들어, 제어기(500)는 (예컨대, 프로세싱 디바이스(505), 드라이버 컴포넌트 요소들(515) 등을 통해) 하나 이상의 큐비트 관리 시스템들(550)이 양자 컴퓨터(30)의 물리적 큐비트들(555)을 조작하게 하여, (예컨대, 시스템 큐비트 와이어들(120)을 따라) i-번째 슬라이스의 완전 실행 레벨(136)로 진화되었던 물리적 큐비트들(555)의 임의의 원하는 측정치들이 캡처되게 할 수 있다. 단계/동작(310)은 단계(308)의 완료 후에 개시될 수 있지만 개시되도록 요구되지는 않으며, 예를 들어, 단계/동작(308)과 동시에 구현되어, 중간 회로 레벨들(134)에서 측정들이 이루어질 수 있게 할 수 있다.

단계/동작(312)에서, 제어기(500)는 (예컨대, 프로세싱 디바이스(505) 등을 통해) 인덱스 i가 회로의 슬라이스들의 개수, n과 동일한지를 결정할 수 있다. 단계/동작(312)에서 인덱스 i가 n과 동일하지 않다고 결정될 때, 프로세스는 단계/동작(314)으로 계속된다.

단계/동작(314)에서, i-번째 슬라이스의 완전 실행 레벨 큐비트 세트(144i)의 시스템 큐비트 와이어들(120)을 따라 진화된 물리적 큐비트들은 그들이 (i + 1) 번째 슬라이스(140(i+1))의 기본 레벨(130)에서 초기화될 수 있도록 재설정된다. 예를 들어, 제어기(500)는 (예컨대, 프로세싱 디바이스(505), 드라이버 컴포넌트 요소들(515) 등을 통해) 하나 이상의 큐비트 관리 시스템들(550)이 양자 컴퓨터(30)의 물리적 큐비트들(555)을 조작하게 하여, i번째 슬라이스의 완전 실행 레벨 큐비트 세트(144i)의 시스템 큐비트 와이어들(120)을 따라 진화된 물리적 큐비트들이 재설정되어 그들이 (i + 1) 번째 슬라이스의 기본 레벨 큐비트 세트(142(i+1))의 시스템 큐비트 와이어들 상으로 초기화될 수 있도록 할 수 있다. 예를 들어, 일단 물리적 큐비트가 시스템 큐비트 와이어(120)를 따라 완전히 진화되었다면(예컨대, 완전 진화 레벨(136)에 도달했다면), 물리적 큐비트(555)는 양자 회로의 후속 슬라이스에서 시작하는 다른 시스템 큐비트 와이어 상으로 재초기화될 수 있다. 이러한 방식으로, 물리적 큐비트들은 양자 회로(100)의 실행 내에서 재사용되어, 양자 회로를 실행하는 데 필요한 물리적 큐비트들(555)의 총 개수를 감소시킬 수 있다.

단계/동작(316)에서, 제어기(500)는 인덱스 i를 증분시킨다. 예를 들어, 제어기는 (예컨대, 프로세싱 디바이스(505) 등을 통해) 인덱스 i를 값 i+1로 증분시킬 수 있다. 예를 들어, 인덱스 i는 증분될 수 있고, 다음 슬라이스가 실행될 수 있다.

단계/동작(312)에서, 인덱스 i = n(양자 회로(100)의 슬라이스들의 수)임이 제어기(500)에 의해 결정될 때, 프로세스는 단계/동작(318)으로 계속된다. 단계/동작(318)에서, 양자 회로(100)의 실행은 완료되는 것으로 결정되고, 제어기(500)는 양자 회로(100)의 실행의 결과들을 제공할 수 있다. 예를 들어, 제어기(500)는 (예컨대, 통신 인터페이스(520) 등을 통한 프로세싱 디바이스(505)에 의해) 양자 회로(100)의 실행 동안 캡처된 측정치들을 제공할 수 있다. 예를 들어, 제어기(500)는 사용자 컴퓨팅 엔티티(10)가 양자 회로(100)를 실행한 결과들을 수신하도록 양자 회로(100)를 실행한 결과들을 제공할 수 있다. 이어서, 사용자 컴퓨팅 엔티티(10)는 (예컨대, 양자 회로를 실행한 결과들 등을 분석하기 위해) 하나 이상의 프로세스들에 대한 입력으로서 결과들을 사용할 수 있고/있거나, 양자 회로(100)를 실행한 결과들의 적어도 일부분이 사용자 컴퓨팅 엔티티(10)의 사용자 인터페이스를 통해(예컨대, 디스플레이(416)를 통해) 디스플레이되고/되거나 제공되게 할 수 있고/있거나, 양자 회로(100)를 실행한 결과들의 적어도 일부분이 메모리(예컨대, 메모리(422, 424))에 저장되게 할 수 있고/있거나 등을 할 수 있다.

V. 기술적 이점들

다양한 실시예들은 비교적 적은 수의 잠재적 잡음 큐비트들을 갖는 양자 컴퓨터를 사용하여 국소 오퍼레이터(예컨대, 국소 해밀턴)의 영향 하에서 도메인의 동역학을 시뮬레이션하는 기술적 문제에 대한 기술적 해결책을 제공한다. 예를 들어, 다양한 실시예들은 일정 수량의 큐비트들(예컨대, 1 내지 500개의 큐비트들, 10 내지 100개의 큐비트들, 20 내지 50개의 큐비트들 등)의 사용이, 고전적인 컴퓨팅 수단을 사용하여 계산적으로 매우 비싸고/비싸거나 다루기 곤란할 국소 오퍼레이터(예컨대, 국소 해밀토니안)의 영향 하에서, 물리적 도메인(예컨대, 훨씬 더 큰 물리적 도메인)의 동역학을 시뮬레이션할 수 있게 한다. 다양한 실시예들에서, 양자 회로를 슬라이스들로 분할하는 것 및 슬라이스들의 순서대로의 실행은 다양한 큐비트 트레이스들을 따르는 물리적 큐비트들의 재사용을 허용하여, 이에 의해, 계산을 수행하는 데(예컨대, 양자 회로를 실행하는 데) 필요한 물리적 큐비트들의 수를 감소시킨다. 다양한 실시예들은 누군가에 의해 시뮬레이션되는 시스템 및/또는 도메인의 차원수를 효과적으로 감소시킨다. 예를 들어, 길이 L_x의 1차원 시스템이, 예시적인 실시예에서, 적은 수(길이 L_x 와는 독립적임)의 물리적 큐비트들만을 사용하여 시뮬레이션될 수 있다. 다른 예에서, 디멘션들 L_x 및 L_y의 2차원 시스템 및/또는 도메인이, 예시적인 실시예에서, L_y(이는 2개의 길이들 L_x 및 L_y 중 더 작은/더 짧은 것이도록 선택될 수 있음)로 스케일링되지만 L_x와는 독립적인 수의 큐비트들을 사용하여 시뮬레이션될 수 있다. 따라서, 실시예들은 더 적은 큐비트들을 사용하여 복잡한 계산들이 수행될 수 있게 함으로써 양자 컴퓨터의 기능에 대한 개선을 제공한다.

VI. 예시적인 사용자 컴퓨팅 엔티티

도 5는 본 발명의 실시예들과 함께 사용될 수 있는 예시적인 사용자 컴퓨팅 엔티티(10)를 표현하는 개략도를 제공한다. 다양한 실시예들에서, 사용자 컴퓨팅 엔티티(10)는 사용자가 (예컨대, 사용자 컴퓨팅 엔티티(10)의 사용자 인터페이스를 통해) 양자 컴퓨터(30)에 입력을 제공할 수 있게 하도록, 그리고 양자 컴퓨터(30)로부터의 출력을 수신하고/하거나, 보고/보거나, 등을 할 수 있게 하도록 구성된다.

도 5에 도시된 바와 같이, 사용자 컴퓨팅 엔티티(10)는 안테나(412), 송신기(404)(예컨대, 무선통신장치), 수신기(406)(예컨대, 무선통신장치), 및 각각, 송신기(404)에 신호들을 제공하고 수신기(406)로부터 신호들을 수신하는 프로세싱 요소(408)를 포함할 수 있다. 각각, 송신기(404)에 제공되고 수신기(406)로부터 수신되는 신호들은 양자 컴퓨터(30)의 제어기(500) 등과 같은, 다양한 엔티티들과 통신하기 위해 적용가능한 무선 시스템들의 에어 인터페이스 표준에 따른 시그널링 정보/데이터를 포함할 수 있다. 이와 관련하여, 사용자 컴퓨팅 엔티티(10)는 하나 이상의 에어 인터페이스 표준들, 통신 프로토콜들, 변조 유형들 및 액세스 유형들로 동작하는 것이 가능할 수 있다. 더 구체적으로, 사용자 컴퓨팅 엔티티(10)는 다수의 무선 통신 표준들 및 프로토콜들 중 임의의 것에 따라 동작할 수 있다. 특정 실시예에서, 사용자 컴퓨팅 디바이스(10)는 GPRS(general packet radio service), UMTS(Universal Mobile Telecommunications System), CDMA2000(Code Division Multiple Access 2000), CDMA2000 1X(1xRTT), WCDMA(Wideband Code Division Multiple Access), GSM(Global System for Mobile Communications), EDGE(Enhanced Data rates for GSM Evolution), TD-SCDMA(Time Division-Synchronous Code Division Multiple Access), LTE(Long Term Evolution), E-UTRAN(Evolved Universal Terrestrial Radio Access Network), EVDO(Evolution-Data Optimized), HSPA(High Speed Packet Access), HSDPA(High-Speed Downlink Packet Access), IEEE 802.11(Wi-Fi), Wi-Fi 다이렉트, 802.16(WiMAX), UWB(ultra-wideband), IR(infrared) 프로토콜, NFC(near field communication) 프로토콜, 위브리(Wibree), 블루투스 프로토콜, 무선 USB(universal serial bus) 프로토콜, 및/또는 임의의 다른 무선 프로토콜과 같은, 다수의 무선 통신 표준들 및 프로토콜들에 따라 동작할 수 있다.

이러한 통신 표준들 및 프로토콜들을 통해, 사용자 컴퓨팅 엔티티(10)는 USSD(Unstructured Supplementary Service Information/data), SMS(Short Message Service), MMS(Multimedia Messaging Service), DTMF(Dual-Tone Multi-Frequency Signaling) 및/또는 SIM 다이얼러(Subscriber Identity Module Dialer)와 같은 개념들을 사용하여 다양한 다른 엔티티들과 통신할 수 있다. 사용자 컴퓨팅 엔티티(10)는, 또한, 예를 들어, 그의 펌웨어, 소프트웨어(예컨대, 실행가능한 명령어들, 애플리케이션들, 프로그램 모듈들을 포함함) 및 운영 체제에 대한 변경들, 애드-온(add-on)들 및 업데이트들을 다운로드할 수 있다.

일 실시예에 따르면, 사용자 컴퓨팅 엔티티(10)는 위치 결정 태양들, 디바이스, 모듈들, 기능들 및/또는 본 명세서에서 상호교환가능하게 사용되는 유사한 단어들을 포함할 수 있다. 예를 들어, 사용자 컴퓨팅 엔티티(10)는, 예를 들어 위도, 경도, 고도, 지오코드, 코스, 방향, 헤딩(heading), 속도, UTC, 날짜, 및/또는 다양한 다른 정보/데이터를 획득하도록 적응된 위치 모듈과 같은 실외 포지셔닝 태양들을 포함할 수 있다. 일 실시예에서, 위치 모듈은 시야 내의 위성들의 수 및 그러한 위성들의 상대적 포지션들을 식별함으로써, 때때로 천문력 데이터로 알려진 데이터를 획득할 수 있다. 위성들은 LEO 위성 시스템, DOD 위성 시스템, 유럽 연합 갈릴레오 포지셔닝 시스템(European Union Galileo positioning system), 중국 나침반 내비게이션 시스템(Chinese Compass navigation system), 인도 지역 내비게이션 위성 시스템(Indian Regional Navigational satellite system) 등을 포함한 다양한 상이한 위성들일 수 있다. 대안으로, 위치 정보/데이터는 셀룰러 타워, Wi-Fi 액세스 포인트 등을 포함한, 다양한 다른 시스템과 관련하여 사용자 컴퓨팅 엔티티(10)의 포지션을 삼각 측량함으로써 결정될 수 있다. 유사하게, 사용자 컴퓨팅 엔티티(10)는, 예를 들어 위도, 경도, 고도, 지오코드, 코스, 방향, 헤딩, 속도, 시간, 날짜, 및/또는 다양한 다른 정보/데이터를 획득하도록 적응된 위치 모듈과 같은, 실내 포지셔닝 태양들을 포함할 수 있다. 실내 태양들 중 일부는 RFID 태그, 실내 비콘 또는 송신기, Wi-Fi 액세스 포인트, 셀룰러 타워, 인근 컴퓨팅 디바이스(예컨대, 스마트폰, 랩톱) 등을 포함한 다양한 포지션 또는 위치 기술들을 사용할 수 있다. 예를 들어, 그러한 기술은 iBeacon, Gimbal 근접 비콘, BLE 송신기, NFC 송신기 등을 포함할 수 있다. 이러한 실내 포지셔닝 태양은 수 인치 또는 수 센티미터 이내로 누군가 또는 무언가의 위치를 결정하기 위해 다양한 설정에서 사용될 수 있다.

사용자 컴퓨팅 엔티티(10)는, 또한, 하나 이상의 사용자 입력/출력 인터페이스들(예컨대, 프로세싱 요소(408)에 커플링된 디스플레이(416) 및/또는 스피커/스피커 드라이버, 및 프로세싱 요소(408)에 커플링된 터치 스크린, 키보드, 마우스 및/또는 마이크로폰)을 포함하는 사용자 인터페이스 디바이스를 포함할 수 있다. 예를 들어, 사용자 출력 인터페이스는, 정보/데이터의 디스플레이 또는 가청 프레젠테이션을 유발하기 위해 그리고 하나 이상의 사용자 입력 인터페이스들을 통한 그와의 사용자 상호작용을 위해 사용자 컴퓨팅 엔티티(10) 상에서 실행하고/하거나 그를 통해 액세스가능한 애플리케이션, 브라우저, 사용자 인터페이스, 인터페이스, 대시보드, 스크린, 웹페이지, 페이지, 및/또는 본 명세서에서 상호교환가능하게 사용되는 유사한 단어들을 제공하도록 구성될 수 있다. 사용자 입력 인터페이스는, 키패드(418)(하드 또는 소프트), 터치 디스플레이, 음성/스피치 또는 모션 인터페이스, 스캐너, 판독기 또는 다른 입력 디바이스와 같은, 사용자 컴퓨팅 엔티티(10)가 데이터를 수신할 수 있게 하는 다수의 디바이스들 중 임의의 것을 포함할 수 있다. 키패드(418)를 포함하는 실시예에서, 키패드(418)는 통상적인 숫자(0 내지 9) 및 관련 키들(#, *), 및 사용자 컴퓨팅 엔티티(10)를 동작시키는 데 사용되는 다른 키들을 포함할 수 있고(또는 그들의 디스플레이를 유발할 수 있고), 전체 알파벳 키 세트 또는 전체 영숫자 키 세트를 제공하도록 활성화될 수 있는 키 세트를 포함할 수 있다. 입력을 제공하는 것에 더하여, 사용자 입력 인터페이스는 예를 들어 스크린 세이버 및/또는 슬립 모드와 같은 소정 기능을 활성화하거나 비활성화하는 데 사용될 수 있다. 그러한 입력을 통해, 사용자 컴퓨팅 엔티티(10)는 정보/데이터, 사용자 상호 작용/입력 등을 수집할 수 있다.

사용자 컴퓨팅 엔티티(10)는, 또한, 내장될 수 있고/있거나 제거가능할 수 있는, 휘발성 저장소 또는 메모리(422) 및/또는 비휘발성 저장소 또는 메모리(424)를 포함할 수 있다. 예를 들어, 비휘발성 메모리는 ROM, PROM, EPROM, EEPROM, 플래시 메모리, MMC, SD 메모리 카드, 메모리 스틱, CBRAM, PRAM, FeRAM, RRAM, SONOS, 레이스트랙 메모리 등일 수 있다. 휘발성 메모리는 RAM, DRAM, SRAM, FPM DRAM, EDO DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, RDRAM, RIMM, DIMM, SIMM, VRAM, 캐시 메모리, 레지스터 메모리 등일 수 있다. 휘발성 및 비휘발성 저장소 또는 메모리는 사용자 컴퓨팅 엔티티(10)의 기능을 구현하기 위해 데이터베이스, 데이터베이스 인스턴스, 데이터베이스 관리 시스템 엔티티, 데이터, 애플리케이션, 프로그램, 프로그램 모듈, 스크립트, 소스 코드, 객체 코드, 바이트 코드, 컴파일된 코드, 해석된 코드, 기계 코드, 실행가능 명령어 등을 저장할 수 있다.

예시적인 실시예들에서, 사용자 컴퓨팅 엔티티(10)는 양자 컴퓨터의 다른 사용자 컴퓨팅 엔티티들(10) 및/또는 제어기(500)와 통신할 수 있다.

VII. 예시적인 양자 컴퓨터

도 6에 도시된 바와 같이, 다양한 실시예들에서, 양자 컴퓨터(30)는 제어기(30) 및 하나 이상의 큐비트 관리 시스템들(550)을 포함한다. 예를 들어, 하나 이상의 큐비트 관리 시스템들(550)은 열 제어 시스템들(예컨대, 극저온 냉각 시스템들), 진공 시스템들(예컨대, 압력 제어 시스템들), 큐비트 한정 시스템들(예컨대, 트랩핑된 이온 양자 컴퓨터의 경우에 있어서 이온 트랩 및 이온 트랩에 접속된 전압 소스들), 하나 이상의 게이트 시스템들(예컨대, 트랩핑된 이온 양자 컴퓨터의 경우에 있어서 레이저들 및 대응하는 광학 장치들), 측정 시스템들(예컨대, 트랩핑된 이온 양자 컴퓨터의 경우에 있어서 광학 장치들, 광검출기들 등을 포함함) 등을 포함할 수 있다. 제어기(30)는 양자 컴퓨터(30)가 계산들, 시뮬레이션들을 수행하고/하거나 모델들을 생성하고/하거나 등을 할 수 있게 하는 양자 회로에 따라 하나 이상의 큐비트 관리 시스템들(550)이 하나 이상의 큐비트들을 조작하고/하거나 진화시키게 하도록 구성되고/되거나 프로그래밍된다. 다양한 실시예들에서, 큐비트 관리 시스템들(550)은 양자 컴퓨터(30)의 하나 이상의 물리적 큐비트들(555)의 제어된 진화를 제어하고/하거나 포함하고/하거나 조작하고/하거나 관리하고/하거나 야기하도록 구성된다.

다양한 실시예들에서, 제어기(500)는 프로세싱 디바이스들(505), 메모리(510), 드라이버 제어기 요소들(t15), 통신 인터페이스(520), 아날로그-디지털 변환기 요소들(525) 등을 포함하는 다양한 제어기 요소들을 포함할 수 있다. 예를 들어, 프로세싱 디바이스들(505)은 프로그램가능 로직 디바이스(CPLD)들, 마이크로프로세서들, 코프로세싱 엔티티들, 애플리케이션 특정 명령어 세트 프로세서(application-specific instruction-set processor, ASIP)들, 집적 회로들, ASIC(application specific integrated circuit)들, FPGA(field programmable gate array)들, PLA(programmable logic array)들, 하드웨어 가속기들, 다른 프로세싱 디바이스들 및/또는 회로부, 제어기들 등을 포함할 수 있다. 회로부라는 용어는, 전적으로 하드웨어 실시예, 또는 하드웨어와 컴퓨터 프로그램 제품들의 조합을 지칭할 수 있다. 예시적인 실시예에서, 제어기(500)의 프로세싱 디바이스(505)는 클록을 포함하고/하거나 클록과 통신한다. 예를 들어, 메모리(510)는 휘발성 및/또는 비휘발성 메모리 저장소와 같은 비일시적 메모리, 예컨대 하드 디스크, ROM, PROM, EPROM, EEPROM, 플래시 메모리, MMC, SD 메모리 카드, 메모리 스틱, CBRAM, PRAM, FeRAM, RRAM, SONOS, 레이스트랙 메모리, RAM, DRAM, SRAM, FPM DRAM, EDO DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, RDRAM, RIMM, DIMM, SIMM, VRAM, 캐시 메모리, 레지스터 메모리 등 중 하나 이상을 포함할 수 있다. 다양한 실시예들에서, 메모리(510)는 (예컨대, 큐비트 기록 데이터 스토어, 큐비트 기록 데이터베이스, 큐비트 기록 테이블 등 내의) 양자 컴퓨터의 큐비트들에 대응하는 큐비트 기록들, 교정 테이블, 실행가능 큐, (예컨대, 하나 이상의 컴퓨터 언어들, 특화된 제어기 언어(들) 등 내의) 컴퓨터 프로그램 코드 등을 저장할 수 있다. 예시적인 실시예에서, (예컨대, 프로세싱 디바이스(505)에 의해) 메모리(510)에 저장된 컴퓨터 프로그램 코드의 적어도 일부분의 실행은, 제어기(500)가, 양자 회로를 수신하고, 양자 회로를 (예컨대, 슬라이스 단위로) 실행하고, 양자 회로를 실행한 결과들을 제공하기 위한, 본 명세서에 기술된 하나 이상의 단계들, 동작들, 프로세스들, 절차들 등을 수행하게 한다.

다양한 실시예들에서, 드라이버 제어기 요소들(515)은 하나 이상의 드라이버들 및/또는 하나 이상의 드라이버들을 각각 제어하도록 구성된 제어기 요소들을 포함할 수 있다. 다양한 실시예들에서, 드라이버 제어기 요소들(515)은 드라이버들 및/또는 드라이버 제어기들을 포함할 수 있다. 예를 들어, 드라이버 제어기들은, 하나 이상의 대응하는 드라이버가, 제어기(500)에 의해(예컨대, 프로세싱 디바이스(505)에 의해) 스케줄링 및 실행되는 실행가능 명령어들, 커맨드들 등에 따라 동작되게 하도록 구성될 수 있다. 다양한 실시예들에서, 드라이버 제어기 요소들(515)은 제어기(500)가, 양자 회로(100)에 따라 양자 컴퓨터의 하나 이상의 물리적 큐비트들(555)을 조작하고/하거나 관리하고/하거나 진화시키도록 하나 이상의 큐비트 관리 시스템들(550)을 동작시킬 수 있게 할 수 있다. 다양한 실시예들에서, 드라이버들은 레이저 드라이버들; 진공 컴포넌트 드라이버들; 물리적 큐비트들(555)을 유지하기 위해 그리고/또는 제어하고/하거나 관리하고/하거나 진화시키기 위해 사용되는 DC, RF, 및/또는 다른 전극들에 인가되는 전류 및/또는 전압의 흐름을 제어하기 위한 드라이버들; 극저온 및/또는 진공 시스템 컴포넌트 드라이버들; 등일 수 있다. 다양한 실시예들에서, 제어기(500)는 카메라, MEM 카메라, CCD 카메라, 포토다이오드, 광전자증배관(photomultiplier tube) 등과 같은 하나 이상의 광 수신기 컴포넌트들과 통신하고/하거나 그들로부터 신호들을 수신하기 위한 수단을 포함한다. 예를 들어, 제어기(500)는 하나 이상의 광 수신기 컴포넌트, 교정 센서 등으로부터 신호들을 수신하도록 구성된 하나 이상의 아날로그-디지털 변환기 요소들(525)을 포함할 수 있다. 다양한 실시예들에서, 제어기(500)는 사용자 컴퓨팅 엔티티(10)와 인터페이싱하고/하거나 통신하기 위한 통신 인터페이스(520)를 포함할 수 있다. 예를 들어, 제어기(500)는, 사용자 컴퓨팅 엔티티(10)로부터 실행가능 명령어들, 커맨드 세트들 등을 수신하고 양자 컴퓨터(30)로부터(예컨대, 광학 수집 시스템으로부터) 수신된 출력 및/또는 사용자 컴퓨팅 엔티티(10)로의 출력을 프로세싱한 결과를 제공하기 위한 통신 인터페이스(520)를 포함할 수 있다. 다양한 실시예들에서, 사용자 컴퓨팅 엔티티(10) 및 제어기(500)는 직접 유선 및/또는 무선 접속 및/또는 하나 이상의 유선 및/또는 무선 네트워크들을 통해 통신할 수 있다.

인식될 바와 같이, 제어기(500)의 컴포넌트들 중 하나 이상은, 분산형 시스템에서와 같이, 다른 제어기(500) 컴포넌트들로부터 원격에 위치될 수 있다. 더욱이, 컴포넌트들 중 하나 이상이 조합될 수 있고, 본 명세서에 기술된 기능들을 수행하는 추가 컴포넌트들이 제어기(500)에 포함될 수 있다. 따라서, 제어기(500)는 다양한 요구 및 상황을 수용하도록 적응될 수 있다. 예를 들어, 단일 컴퓨팅 엔티티로서 기술되어 있지만, 제어기(30)는, 예시적인 실시예에서, 분산형 시스템일 수 있고/있거나 다수의 컴퓨팅 엔티티들을 포함할 수 있다. 예를 들어, 하나의 예시적인 실시예에서, 제어기(500)는 하나 이상의 큐비트 관리 시스템들(550)의 동작을 구동하고/하거나 제어하도록 구성된 서버 및 주문제작된 하드웨어 컴포넌트들을 포함할 수 있다.

결론

전술한 설명들 및 연관된 도면들에서 제시된 교시내용들의 이익을 갖는 본 발명이 속하는 기술 분야의 당업자는 본 명세서에 기술된 본 발명의 많은 수정예들 및 다른 실시예들을 떠올릴 것이다. 따라서, 본 발명은 개시된 특정 실시예로 제한되지 않아야 하고, 변경 및 다른 실시예가 첨부된 청구범위의 범주 내에 포함되도록 의도됨이 이해되어야 한다. 특정 용어들이 본 명세서에 채용되지만, 이들은 일반적이고 설명적인 의미로만 사용되며 제한의 목적으로 사용되지 않는다.

Claims

방법으로서,
큐비트 관리 시스템들 및 복수의 물리적 큐비트들을 포함하는 양자 컴퓨터의 제어기에 의해, 복수의 회로 슬라이스들을 포함하는 양자 회로를 수용하는 단계 - 상기 복수의 회로 슬라이스들 중 제1 슬라이스는 상기 양자 회로의 완전 진화 레벨에서 제1 시스템 큐비트 와이어의 과거 인과적 콘(past causal cone)을 포함하고, 상기 복수의 회로 슬라이스들 중 i-번째 슬라이스는, 슬라이스 i - j(여기서, 0 ≤ j < i는 정수임)에서 상기 양자 회로의 완전 진화 레벨에 도달하는 상기 양자 회로의 임의의 시스템 큐비트 와이어의 과거 인과적 콘 내에 있지 않지만, 슬라이스 i - 1의 실행 동안 완전 진화 레벨에 도달했고, 선택적으로 측정되었고, 슬라이스 i의 기본 레벨에서 시스템 큐비트 와이어들 상으로 재설정했던 하나 이상의 물리적 큐비트들을 개시함으로써 이제 실행될 수 있는 모든 게이트들을 포함하는 것으로 정의됨 -;
상기 제어기에 의해, 상기 양자 컴퓨터의 물리적 큐비트들을 사용하여 상기 양자 회로의 i-번째 슬라이스의 실행을 야기하는 단계;
상기 제어기에 의해, 상기 i-번째 슬라이스의 실행을 통해 완전히 진화된 상기 시스템 큐비트로서 진화되었던 물리적 큐비트가 선택적으로 측정되게 하고, 재초기화되어 i+m-번째(m은 양의 정수임) 슬라이스의 기본 레벨에서 시스템 큐비트 와이어 상에 재도입되게 하는 단계; 및
상기 제어기에 의해, 상기 양자 컴퓨터가 상기 물리적 큐비트를 사용하여 상기 양자 회로의 i + m-번째 슬라이스를 실행하게 하는 단계를 포함하는, 방법.
제1항에 있어서, 상기 양자 회로의 i-번째 슬라이스를 실행하는 단계는, 상기 시스템 큐비트들을 시간적으로 순방향으로 전파하기 위해 인입 및 인출 와이어들이 상기 i-번째 슬라이스 내에 있는 모든 게이트들을 실행하는 단계를 포함하고, 상기 양자 회로는 국소 상호작용들에 의해 특징지어지는 해밀토니안(Hamiltonian)에 의해 통제되는 상호작용들을 인코딩하는, 방법.
제1항에 있어서, 상기 복수의 큐비트들 중 적어도 하나의 물리적 큐비트의 하나 이상의 측정들을 수행하여, 물리적 도메인 내의 적어도 하나의 자유도에 대응하는 값을 결정하는 단계를 추가로 포함하는, 방법.