KR20210061544A - 컨트롤러 및 컨트롤러의 동작방법 - Google Patents

컨트롤러 및 컨트롤러의 동작방법 Download PDF

Info

Publication number
KR20210061544A
KR20210061544A KR1020190149207A KR20190149207A KR20210061544A KR 20210061544 A KR20210061544 A KR 20210061544A KR 1020190149207 A KR1020190149207 A KR 1020190149207A KR 20190149207 A KR20190149207 A KR 20190149207A KR 20210061544 A KR20210061544 A KR 20210061544A
Authority
KR
South Korea
Prior art keywords
data chunks
sequential
logical address
data
controller
Prior art date
Application number
KR1020190149207A
Other languages
English (en)
Inventor
김광수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190149207A priority Critical patent/KR20210061544A/ko
Priority to US16/849,469 priority patent/US11775209B2/en
Priority to CN202010659365.0A priority patent/CN112825025A/zh
Publication of KR20210061544A publication Critical patent/KR20210061544A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 장치를 제어하는 컨트롤러는, 최근 처리된 정해진 개수의 데이터 청크들의 길이 및 상기 데이터 청크들의 논리 어드레스 인접도에 기초하여 상기 데이터 청크들이 시퀀셜 데이터 청크들인지 판단하는 시퀀셜 판단부; 및 상기 판단 결과에 따라 시퀀셜 동작을 수행하는 프로세서를 포함한다.

Description

컨트롤러 및 컨트롤러의 동작방법 {CONTROLLER AND OPERATION METHOD THEREOF}
본 발명은 메모리 장치를 제어하는 컨트롤러에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 시퀀셜 커맨드 및 랜덤 커맨드를 효과적으로 구분할 수 있는 컨트롤러 및 그의 동작 방법을 제공하고자 한다.
본 발명의 일 실시예에 따르면, 메모리 장치를 제어하는 컨트롤러는, 최근 처리된 정해진 개수의 데이터 청크들의 길이 및 상기 데이터 청크들의 논리 어드레스 인접도에 기초하여 상기 데이터 청크들이 시퀀셜 데이터 청크들인지 판단하는 시퀀셜 판단부; 및 상기 판단 결과에 따라 시퀀셜 동작을 수행하는 프로세서를 포함한다.
본 발명의 일 실시예에 따르면, 메모리 장치를 제어하는 컨트롤러의 동작 방법은, 최근 처리된 정해진 개수의 데이터 청크들의 길이 및 상기 데이터 청크들의 논리 어드레스 인접도에 기초하여 상기 데이터 청크들이 시퀀셜 데이터 청크들인지 판단하는 단계; 및 상기 판단 결과에 따라 시퀀셜 동작을 수행하는 단계를 포함한다.
본 발명은 시퀀셜 커맨드 및 랜덤 커맨드를 효과적으로 구분할 수 있는 컨트롤러 및 그의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템의 일 예를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 컨트롤러의 동작을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 논리 어드레스 인접도를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 컨트롤러의 동작을 구체적으로 나타내는 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템(100)을 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.
호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)을 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응하여 호스트(102)의 데이터를 저장하기 위해 동작할 수 있다. 예컨대, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예컨대, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
메모리 시스템(110)이 저장하는 호스트(102)의 데이터는 시퀀셜 데이터와 랜덤 데이터로 나뉠 수 있다. 시퀀셜 데이터의 일 예로 대용량 파일을 구성하는 연속하는 데이터가 있으며, 랜덤 데이터의 일 예로 시스템 데이터가 있다. 호스트(102)는 시퀀셜 데이터에 연속하는 논리 어드레스를 부여할 수 있다.
메모리 시스템(110)은 호스트(102)로부터 시퀀셜 데이터가 수신되는 경우 시퀀셜 동작을 수행함으로써 자신의 동작 성능을 향상시킬 수 있다.
시퀀셜 동작의 예로, 호스트(102)로부터 시퀀셜 데이터가 수신되는 경우 데이터의 파편화(fragmentation)가 적게 발생할 것이므로 메모리 시스템(110)은 랜덤 데이터가 수신되는 경우보다 가비지 콜렉션 동작을 드물게 수행할 수 있다. 백그라운드 동작인 가비지 콜렉션 동작이 드물게 수행되면 메모리 시스템(110)의 포그라운드 동작 성능이 향상될 수 있다.
시퀀셜 동작의 예로, 메모리 시스템(110)은 호스트(102)로부터 시퀀셜 데이터가 수신되는 경우 상기 시퀀셜 데이터를 랜덤 데이터와 분리하여 시퀀셜 메모리 영역에 저장할 수 있다. 구현에 따라, 시퀀셜 데이터의 액세스 성능을 향상시키기 위해 싱글 레벨 셀 메모리 블록을 시퀀셜 메모리 영역으로 결정하거나, 대용량 시퀀셜 데이터를 적은 메모리 영역을 사용하여 저장하기 위해 멀티 레벨 셀 메모리 블록을 시퀀셜 메모리 영역으로 결정할 수 있다. 시퀀셜 데이터를 랜덤 데이터와 분리하여 저장하면, 랜덤 데이터의 업데이트로 인해 시퀀셜 데이터의 파편화가 발생하는 일을 방지할 수 있다.
호스트(102)는 메모리 시스템(110)에 시퀀셜 데이터를 저장하려는 경우에 상기 시퀀셜 데이터를 복수의 데이터 청크(chunk)들로 나눌 수 있다. 호스트(102)는 상기 복수의 데이터 청크들 각각에 대응하는 복수의 라이트 커맨드들을 메모리 시스템(110)으로 제공할 수 있다.
메모리 시스템(110)은 호스트(102)로부터 시퀀셜 데이터 청크가 수신되는지 여부를 판단하고, 판단 결과에 따라 상기 시퀀셜 동작을 수행할 수 있다. 일 예로, 메모리 시스템(110)은 먼저 수신되는 데이터 청크와 다음에 수신되는 데이터 청크의 논리 어드레스가 서로 연속하는지를 판단할 수 있다. 그러나, 호스트(102) 또는 메모리 시스템(110)의 동작에 기인하여 시퀀셜 데이터를 구성하는 복수의 데이터 청크들이 메모리 시스템(110)으로 제공되는 순서가 바뀔 수 있다. 상기 복수의 데이터 청크들이 메모리 시스템(110)으로 제공되는 순서가 바뀌면 메모리 시스템(110)이 수신하는 데이터 청크들의 논리 어드레스는 연속하지 않을 수 있다. 따라서, 메모리 시스템(110)이 연속하는 데이터 청크들 간의 논리 어드레스가 서로 연속하는지를 판단하는 경우 수신되는 데이터 청크들이 시퀀셜 데이터 청크들인지 여부를 잘못 판단할 수 있다.
도 1은 호스트(102)가 시퀀셜 데이터를 메모리 시스템(110)으로 제공함에도 불구하고 메모리 시스템(110)이 수신하는 데이터의 논리 어드레스가 연속하지 않는 경우의 일 예를 설명하는 도면이다.
도 1의 예에서, 호스트(102)는 시퀀셜 데이터를 서로 논리 어드레스가 연속하는 다섯 개의 데이터 청크(SEQUENTIAL_DATA_CHUNK)로 나누고, 상기 다섯 개의 데이터 청크에 대응하는 제1 내지 제5 커맨드(SEQUENTIAL_WRITE_CMD)를 생성할 수 있다. 호스트(102)는 메모리 시스템(110)으로 제1 내지 제5 커맨드를 함께 제공할 수 있다.
메모리 시스템(110)은 복수의 커맨드들을 큐잉할 수 있는 커맨드 큐(CMD_QUEUE)에 상기 제1 내지 제5 커맨드를 큐잉할 수 있다. 메모리 시스템(110)은 큐잉된 제1 내지 제5 커맨드 각각에 대응하는 큐 상태 레지스터(QSR)를 설정 및 해제함으로써 해당 커맨드를 처리할 수 있는지 여부를 호스트(102)에 알릴 수 있다. 호스트(102)는 상기 큐 상태 레지스터(QSR)를 참조하여 먼저 수행될 수 있는 커맨드에 대한 데이터를 메모리 시스템(110)으로 먼저 제공할 수 있다. 함께 큐잉된 커맨드들이 반드시 논리 어드레스가 연속하는 순서대로 처리될 수 있는 것은 아니다. 함께 큐잉된 커맨드들 중 어떤 커맨드가 먼저 처리될 수 있는지에 따라 데이터는 연속적으로 수신되지 않을 수 있다.
도 1은 제1 내지 제5 커맨드에 대응하는 라이트 데이터 청크들이 제1, 제4, 제2, 제3 및 제5 데이터 청크(WRITE_DATA_CHUNK) 순서대로 수신되고, 수신된 순서대로 처리되는 경우를 예시한다. 메모리 시스템(110)이 최근 연속적으로 처리된 데이터 청크들의 논리 어드레스가 서로 연속하는지를 기준으로 시퀀셜 데이터 청크가 수신되는지를 판단한다면 현재 랜덤 데이터 청크가 수신되는 것으로 판단할 수 있다. 예를 들어, 먼저 처리된 제1 데이터 청크와 그 다음에 처리된 제4 데이터 청크의 논리 어드레스는 서로 연속하지 않을 것이다. 메모리 시스템(110)이 시퀀셜 데이터 청크가 수신되는지 여부를 제대로 판단할 수 없다면 상기 시퀀셜 동작을 적시에 수행할 수 없어서 메모리 시스템(110)의 성능이 저하될 수 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템(110)은 먼저 수신되는 데이터 청크와 다음에 수신되는 데이터 청크의 논리 어드레스가 반드시 연속하지 않더라도 시퀀셜 데이터 청크가 수신되는지 여부를 판단할 수 있다. 본 발명의 일 실시예에 따른 메모리 시스템(110)은 시퀀셜 판단부(136)를 포함할 수 있다. 시퀀셜 판단부(136)는 최근 처리된 정해진 개수의 데이터 청크들의 길이 및 상기 정해진 개수의 데이터 청크들의 논리 어드레스 인접도에 기초하여 최근 처리된 데이터 청크들이 시퀀셜 데이터 청크인지 여부를 판단할 수 있다. 메모리 시스템(110)은 상기 시퀀셜 판단부(136)의 판단에 기초하여 상기 시퀀셜 동작을 수행함으로써 자신의 성능을 향상시킬 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템(110)의 일 예를 도시한 도면이다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 호스트(102)를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예컨대, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들(152, 154, 156)을 포함하며, 메모리 블록들(152, 154, 156) 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다. 일 실시예에서, 메모리 장치(150)는 플래시 메모리가 될 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 동작을 위해, 컨트롤러(130)는 메모리 장치(150)의 리드(read), 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
컨트롤러(130)는 서로 내부 버스를 통해 동작 가능하도록 연결된 호스트 인터페이스(132), 프로세서(134), 에러 정정 코드(138), 파워 관리 유닛(140), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 호스트 인터페이스(132)는 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
호스트 인터페이스(132)는 호스트(102)로부터 수신한 커맨드를 커맨드 큐(146)에 큐잉할 수 있다. 호스트 인터페이스(132)는 커맨드 큐(146)에 복수의 커맨드들을 큐잉할 수 있다. 커맨드 큐(146)는 상기 복수의 커맨드들 중 현재 수행될 수 있는 커맨드를 호스트(102)에 알리기 위한 큐 상태 레지스터(미도시)를 포함할 수 있다. 호스트 인터페이스(132)는 큐 상태 레지스터(미도시)를 사용하여 상기 복수의 커맨드들 중 먼저 수행될 수 있는 커맨드가 먼저 수행되도록 할 수 있다. 예를 들어, 호스트(102)는 라이트 커맨드에 대응하는 큐 상태 레지스터를 참조하여 현재 수행될 수 있는 라이트 커맨드에 대응하는 라이트 데이터를 메모리 시스템(110)으로 제공할 수 있다.
메모리 인터페이스(142)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(142)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(142)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예컨대 NAND 플래시 인터페이스로서 동작할 수 있다. 메모리 인터페이스 유닛(142)은 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(144)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다.
메모리(144)는 휘발성 메모리로 구현될 수 있다. 예컨대, 메모리(144)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(144)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(144)를 예시한다. 일 실시예에서, 메모리(144)는 메모리(144)와 컨트롤러(130) 사이의 데이터를 입출력하는 메모리 인터페이스를 갖는 외부 휘발성 메모리 장치로 구현될 수 있다.
메모리(144)는 호스트(102)와 메모리 장치(150) 간의 라이트, 리드 등의 동작을 수행하기 위한 데이터를 저장하기 위해 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
메모리(144)는 호스트(102)로부터 시퀀셜 데이터 청크가 수신되는지 여부를 판단하기 위해 최근에 처리된 정해진 개수의 데이터 청크들의 정보를 로깅하는 히스토리 테이블(148)을 저장할 수 있다. 예를 들어, 시퀀셜 판단부(136)는 호스트(102)의 라이트 커맨드에 응하여 메모리 장치(150)에 최근에 프로그램이 완료된 데이터 청크들의 논리 어드레스에 관련된 정보를 히스토리 테이블(148)에 로깅할 수 있다.
각 데이터 청크는 복수의 논리 어드레스들과 대응할 수 있다. 상기 복수의 논리 어드레스들은 시작 논리 어드레스로부터 논리 어드레스 길이만큼 연속하는 어드레스들일 수 있다. 예를 들어, 어떤 데이터 청크는 논리 어드레스 '0'부터 '9'까지의 논리 어드레스들과 대응할 수 있다. 상기 논리 어드레스들은 시작 논리 어드레스 '0'으로부터 논리 어드레스 길이 '10'만큼 연속하는 어드레스들일 수 있다. 히스토리 테이블(148)은 최근 처리된 데이터 청크들의 시작 논리 어드레스와 논리 어드레스 길이 정보를 포함할 수 있다.
프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 전반적인 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)로 불릴 수 있다. 그리고, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
예컨대, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 호스트(102)가 요청한 동작을 수행할 수 있다. 즉, 컨트롤러(130)는 호스트(102)로부터 수신된 커맨드에 대응하는 커맨드 동작을 수행할 수 있다. 컨트롤러(130)는 호스트(102)로부터 수신된 커맨드에 대응하는 커맨드 동작으로서 포그라운드 동작(foreground operation)을 수행할 수 있다. 예컨대, 컨트롤러(130)는 라이트 커맨드에 대응하는 라이트 동작, 리드 커맨드에 대응하는 리드 동작, 이레이즈 커맨드에 대응하는 이레이즈 동작 및 셋 파라미터 커맨드 또는 셋 피쳐 커맨드에 대응하는 파라미터 셋 동작 등을 수행할 수 있다.
또한, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 예컨대, 메모리 장치(150)에 대한 백그라운드 동작은 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
시퀀셜 판단부(136)는 메모리 시스템(110)으로 수신되는 데이터 청크들이 시퀀셜 데이터 청크들인지 여부를 판단할 수 있다. 시퀀셜 판단부(136)는 히스토리 테이블(148)을 참조하여 최근 처리된 정해진 개수의 데이터 청크들의 길이 및 상기 데이터 청크들의 논리 어드레스 인접도에 기초하여 상기 데이터 청크들이 시퀀셜 데이터 청크인지 판단할 수 있다. 구현에 따라, 시퀀셜 판단부(136)는 메모리(144)에 로드되어 프로세서(134)에서 구동되거나, 하드웨어 장치로 구현될 수 있다.
프로세서(134)는 시퀀셜 판단부(136)의 판단 결과 상기 정해진 개수의 데이터 청크들이 시퀀셜 데이터 청크로 판단되면 시퀀셜 동작을 수행할 수 있다. 시퀀셜 동작은 포그라운드 동작 및 백그라운드 동작을 포함할 수 있다. 백그라운드 시퀀셜 동작의 예로, 메모리 시스템(110)은 가비지 콜렉션 동작의 수행 빈도를 변경할 수 있다. 포그라운드 시퀀셜 동작의 예로, 메모리 시스템(110)은 이후에 처리되는 데이터 청크들을 시퀀셜 메모리 영역에 저장할 수 있다. 최근 처리된 데이터 청크들이 시퀀셜 데이터 청크로 판단되는 경우, 이후에 처리되는 데이터 청크들도 시퀀셜 데이터 청크일 가능성이 높기 때문이다.
도 3은 본 발명의 일 실시예에 따른 컨트롤러(130)의 동작을 나타내는 도면이다. 구체적으로, 도 3은 본 발명의 일 실시예에 따라 시퀀셜 판단부(136)가 최근 로깅된 데이터 청크들이 시퀀셜 데이터 청크인지 여부를 판단하는 동작을 설명하기 위한 도면이다.
단계 S302에서 시퀀셜 판단부(136)는 히스토리 테이블(148)에 최근 처리된 데이터 청크의 정보를 로깅할 수 있다. 상기 데이터 청크의 정보는 데이터 청크에 대응하는 시작 논리 어드레스 및 논리 어드레스 길이를 포함할 수 있다.
정해진 개수 이상의 데이터 청크들의 정보가 로깅되면, 단계 S304에서 시퀀셜 판단부(136)는 히스토리 테이블(148)에 로깅된 논리 어드레스 길이 정보를 참조하여 최근 처리된 데이터 청크들의 길이가 모두 동일한지 판단할 수 있다.
호스트(102)는 정해진 길이보다 큰 데이터는 정해진 길이의 복수의 데이터 청크들로 나누어서 메모리 시스템(110)으로 제공할 수 있다. 호스트(102)는 상기 정해진 길이보다 작은 데이터는 하나의 데이터 청크로서 메모리 시스템(110)으로 제공할 수 있다. 따라서, 시퀀셜 데이터를 구성하는 복수의 데이터 청크들은 마지막 데이터 청크를 제외하면 모두 동일한 길이를 가질 것이다.
최근 처리된 정해진 개수의 데이터 청크의 길이가 각각 다른 경우(단계 S304에서, "NO"), 단계 S310에서 시퀀셜 판단부(136)는 최근에 서로 연속하지 않는 작은 데이터 청크들, 즉 랜덤 데이터 청크들이 처리된 것으로 판단할 수 있다.
최근 처리된 정해진 개수의 데이터 청크의 길이가 모두 동일하면 시퀀셜 데이터를 구성하는 데이터 청크들이 수신되었을 가능성이 있다. 시퀀셜 판단부(136)는 최근 처리된 정해진 개수의 데이터 청크의 길이가 모두 동일하면(단계 S304에서, "YES"), 단계 S306에서 시퀀셜 판단부(136)는 상기 정해진 개수의 데이터 청크의 논리 어드레스 인접도가 임계치 이상인지 판단할 수 있다. 논리 어드레스 인접도는 상기 정해진 개수의 데이터 청크들의 논리 어드레스가 서로 얼마나 비슷한 값을 갖는지를 나타낼 수 있다. 최근 처리된 데이터 청크들의 길이가 서로 동일하고, 서로 비슷한 값을 갖는 논리 어드레스와 대응한다면, 최근에 처리된 데이터 청크들은 시퀀셜 데이터 청크일 것이다. 논리 어드레스 인접도를 판단하는 방법의 예는 도 4 및 도 5를 참조하여 자세히 설명된다.
최근 처리된 데이터 청크의 논리 어드레스 인접도가 임계치 이상이면(단계 S306에서, "YES"), 단계 S308에서 시퀀셜 판단부(136)는 최근에 시퀀셜 데이터 청크들이 처리된 것으로 판단할 수 있다. 최근 처리된 데이터 청크들이 시퀀셜 데이터 청크인 경우 앞으로 처리될 데이터 청크들도 시퀀셜 데이터 청크일 가능성이 높다. 따라서 프로세서(134)는 시퀀셜 동작을 수행할 수 있다. 시퀀셜 동작은 도 2를 참조하여 설명된 포그라운드 동작 및 백그라운드 동작 중 적어도 어느 하나를 포함할 수 있다.
최근 처리된 데이터 청크의 논리 어드레스 인접도가 임계치 미만이면(단계 S306에서, "NO"), 단계 S310에서 시퀀셜 판단부(136)는 최근에 서로 연속하지 않는 데이터 청크들, 즉 랜덤 데이터 청크들이 처리된 것으로 판단할 수 있다. 최근 처리된 데이처 청크들이 랜덤 데이터 청크인 경우 앞으로 처리될 데이터 청크들도 랜덤 데이터 청크일 가능성이 높다. 따라서, 프로세서(134)는 랜덤 동작을 수행할 수 있다.
랜덤 동작은 최근 처리된 데이터 청크들이 랜덤 데이터 청크인 경우 수행하는 동작을 지칭한다. 랜덤 동작의 예로, 프로세서(134)는 최근 처리된 데이터 청크들이 시퀀셜 데이터 청크인 경우보다 가비지 콜렉션 동작을 자주 수행함으로써 파편화된 메모리 공간들을 큰 메모리 공간으로 만들 수 있다. 랜덤 동작의 예로, 프로세서(134)는 랜덤 데이터를 시퀀셜 데이터와 분리하여 랜덤 메모리 영역에 저장할 수 있다.
시퀀셜 판단부(136)는 주기적으로 단계 S302 내지 단계 S310을 수행함으로써 메모리 시스템(110)에서 처리되는 데이터의 연속성이 변경되는지 여부를 지속적으로 판단하고, 데이터의 연속성에 따라 시퀀셜 동작 또는 랜덤 동작을 수행할 수 있다.
도 4는 본 발명의 일 실시예에 따른 논리 어드레스 인접도를 설명하기 위한 도면이다. 도 4는 호스트(102)가 시퀀셜 데이터를 구성하는 제1 내지 제10 데이터 청크를 메모리 시스템(110)에 저장하는 경우를 예시한다.
예를 들어, 호스트(102)는 논리 어드레스 '0'부터 '99'까지 이어지는 시퀀셜 데이터를 논리 어드레스 길이 '10'인 데이터 청크로 나누어 메모리 시스템(110)으로 제공할 수 있다. 도 4의 호스트 시퀀스는 논리 어드레스에 따른 제1 내지 제10 데이터 청크의 순서를 나타낸다. 도 4는 각 데이터 청크의 시작 논리 어드레스와 끝 논리 어드레스를 도시한다.
메모리 시스템(110)은 제1 내지 제10 데이터 청크를 논리 어드레스에 따른 순서대로 수신하지 않을 수 있다. 도 4의 메모리 시퀀스는 메모리 시스템(110)이 호스트(102)로부터 데이터 청크를 수신한 순서를 예시한다. 도 4의 예에서 제2 데이터 청크가 가장 먼저 수신된 데이터 청크이며, 제9 데이터 청크가 가장 마지막에 수신된 데이터 청크이다.
시퀀셜 판단부(136)는 처리된 데이터 청크의 대한 정보를 히스토리 테이블(148)에 로깅할 수 있다. 도 4는 최근 처리된 7개의 데이터 청크 각각의 시작 논리 어드레스와 논리 어드레스 길이를 로깅하는 히스토리 테이블(148)을 예시한다. 도 4의 예에서 제4, 제1, 제3, 제5, 제7, 제8 및 제10 데이터 청크의 정보가 히스토리 테이블(148)에 로깅된다. 예를 들어, 히스토리 테이블(148)은 제4 데이터 청크의 시작 논리 어드레스 '30', 논리 어드레스 길이 '10'을 로깅할 수 있으며, 나머지 데이터 청크에 대해서도 동일한 포맷으로 시작 논리 어드레스와 논리 어드레스 길이를 로깅할 수 있다.
제2 데이터 청크는 제4 데이터 청크보다 과거에 처리된 데이터 청크일 수 있다. 제2 데이터 청크와 대응하는 정보가 히스토리 테이블(148)에 로깅되었다가 현재는 제거된 상태일 수 있다. 제6 및 제9 데이터 청크는 수신된 후 아직 처리되지 않은 데이터 청크일 수 있다.
시퀀셜 판단부(136)는 주기적으로 히스토리 테이블(148)에 로깅된 데이터 청크가 시퀀셜 데이터 청크인지 판단할 수 있다. 도 4의 예에서 상기 로깅된 데이터 청크들의 논리 어드레스 길이는 모두 '10'으로 동일하므로, 시퀀셜 판단부(136)는 상기 로깅된 데이터 청크들의 논리 어드레스 인접도를 판단할 수 있다.
시퀀셜 판단부(136)는 서로 인접한 시작 논리 어드레스를 갖는 데이터 청크들의 총 길이를 논리 어드레스 인접도로 결정할 수 있다. 시퀀셜 판단부(136)는 히스토리 테이블(148)에 로깅된 시작 논리 어드레스들 중 최초 논리 어드레스 또는 최소 논리 어드레스들로부터 정해진 범위 내의 값을 갖는 시작 논리 어드레스들을 인접한 시작 논리 어드레스로 판단할 수 있다. 상기 최초 논리 어드레스는 상기 시작 논리 어드레스들 중 최초로 로깅된 논리 어드레스를 지칭하며, 상기 최소 논리 어드레스는 상기 시작 논리 어드레스들 중 최솟값을 갖는 논리 어드레스를 지칭한다.
예를 들어, 시퀀셜 판단부(136)는 상기 시작 논리 어드레스들 중 최초로 로깅된 시작 논리 어드레스로부터 제1 최대차 이내의 차이를 갖거나, 상기 시작 논리 어드레스들 중 최솟값을 갖는 시작 논리 어드레스로부터 제2 최대차 이내의 차이를 갖는 시작 논리 어드레스들을 인접한 시작 논리 어드레스로 판단할 수 있다. 상기 제1 최대차, 제2 최대차는 사전에 실험적으로 결정될 수 있다.
도 4의 예에서, 최초 논리 어드레스는 제4 데이터 청크에 대응하는'30'이다. 제1 최대차는 '20'이며, 이는 설계자에 의해 변경될 수 있다. 논리 어드레스 범위'10' 내지 '50'에 속하는 논리 어드레스는 최초 논리 어드레스로부터 제1 최대차 이내의 차이를 갖는다. 도 4에서 논리 어드레스 범위 '10' 내지 '50'은 제1 범위로 도시되었다.
최소 논리 어드레스는 제1 데이터 청크에 대응하는'0'이다. 제2 최대차는 '40'이며, 이는 설계자에 의해 변경될 수 있다. 논리 어드레스 범위 '0' 내지 '40'에 속하는 논리 어드레스는 최소 논리 어드레스로부터 제2 최대차 이내의 차이를 갖는다. 도 4에서 논리 어드레스 범위 '0' 내지 '40'은 제2 범위로 도시되었다.
시퀀셜 판단부(136)는 시작 논리 어드레스가 제1 또는 제2 범위에 속하는 데이터 청크의 개수 및 상기 데이터 청크의 길이에 기초하여 논리 어드레스 인접도를 결정할 수 있다. 도 4의 예에서 제1 또는 제2 범위는 논리 어드레스 범위 '0' 내지 '50'에 해당한다. 도 4의 예에서 제1 또는 제2 범위에 속하는 시작 논리 어드레스는 '30', '0', '20', '40'의 4개이다. 시퀀셜 판단부(136)는 상기 4개의 시작 논리 어드레스를 인접한 시작 논리 어드레스로 판단할 수 있다. 인접한 시작 논리 어드레스를 갖는 4개의 데이터 청크들은 모두 논리 어드레스 길이 '10'에 해당하는 길이를 갖는다. 인접한 시작 논리 어드레스를 갖는 데이터 청크들의 총 논리 어드레스 길이는 '40'일 수 있다. 시퀀셜 판단부(136)는 논리 어드레스 인접도를 '40'으로 결정할 수 있다.
시퀀셜 판단부(136)는 논리 어드레스 인접도를 임계치와 비교함으로써 최근 처리된 데이터 청크들이 시퀀셜 데이터 청크인지를 판단할 수 있다. 도 4의 예에서 임계치(THRSHHOLD_LENGTH)는 '40'일 수 있다. 최근 처리된 데이터 청크들의 논리 어드레스 인접도가 임계치 이상이므로, 시퀀셜 판단부(136)는 최근 처리된 데이터 청크들을 시퀀셜 데이터 청크로 판단할 수 있다.
도 4의 예에서 논리 어드레스 인접도의 임계치는 '40'이고, 최근 처리된 데이터 청크들 각각의 길이는 '10'이므로 시퀀셜 판단부(136)는 최근 처리된 데이터 청크들 중 인접한 시작 논리 어드레스를 갖는 데이터 청크의 수가 '4' 이상인 경우 최근 처리된 데이터 청크들을 시퀀셜 데이터 청크로 판단할 수 있다. 만약 최근 처리된 데이터 청크들 각각의 길이가 '20'인 경우, 시퀀셜 판단부(136)는 인접한 시작 논리 어드레스를 갖는 데이터 청크의 수가 '2'이상인 경우 최근 처리된 데이터 청크들을 시퀀셜 데이터 청크로 판단할 수 있다.
본 발명의 일 실시예에 따르면, 시퀀셜 판단부(136)는 시퀀셜 데이터를 구성하는 복수의 데이터 청크들이 연속적으로 수신되지 않더라도, 그리고 상기 데이터 청크들이 전부 수신되지 않더라도 상기 데이터 청크들을 시퀀셜 데이터 청크로 판단할 수 있다.
도 5는 본 발명의 일 실시예에 따른 컨트롤러(130)의 동작을 나타내는 도면이다. 구체적으로, 도 5는 단계 S306의 동작을 상세히 설명하기 위한 도면이다.
단계 S502에서, 시퀀셜 판단부(136)는 최근 처리된 데이터 청크들의 시작 논리 어드레스 중 최초 논리 어드레스 및 최소 논리 어드레스를 결정할 수 있다.
단계 S504에서, 시퀀셜 판단부(136)는 최근 처리된 시작 논리 어드레스들 중 최초 논리 어드레스로부터 제1 차이값 이내이거나, 최소 논리 어드레스로부터 제2 차이값 이내인 시작 논리 어드레스의 수를 카운트할 수 있다.
단계 S506에서, 시퀀셜 판단부(136)는 상기 카운트된 시작 논리 어드레스의 수 및 상기 데이터 청크들의 길이에 따라 결정된 논리 어드레스 인접도가 임계값 이상인지 판단할 수 있다. 예를 들어, 시퀀셜 판단부(136)는 상기 논리 어드레스 인접도를 상기 카운트된 시작 논리 어드레스의 수 및 상기 데이터 청크들 중 어느 하나의 길이의 곱으로 결정할 수 있다.
상기 카운트된 시작 논리 어드레스의 수가 임계값 이상인 경우(단계 S506에서, "YES"), 단계 S308에서 시퀀셜 판단부(136)는 최근 처리된 데이터 청크들의 논리 어드레스 인접도가 임계값 이상인 것으로 판단할 수 있다.
상기 카운트된 시작 논리 어드레스의 수가 임계값을 미만인 경우(단계 S506에서, "NO"), 단계 S310에서 시퀀셜 판단부(136)는 최근 처리된 데이터 청크들의 논리 어드레스 인접도가 임계값 미만인 것으로 판단할 수 있다.
본 발명의 실시 예에 따르면, 시퀀셜 데이터에 대한 복수의 데이터 청크들이 반드시 순서대로 수신되지 않더라도 메모리 시스템(110)은 상기 데이터 청크들이 시퀀셜 데이터에 대한 데이터 청크들인지를 판단할 수 있다. 메모리 시스템(110)은 상기 판단 결과에 따라 적시에 시퀀셜 동작을 수행함으로써 자신의 성능을 향상시킬 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
102: 호스트
110: 메모리 시스템
130: 컨트롤러
150: 메모리 장치

Claims (19)

  1. 메모리 장치를 제어하는 컨트롤러에 있어서,
    최근 처리된 정해진 개수의 데이터 청크들의 길이 및 상기 데이터 청크들의 논리 어드레스 인접도에 기초하여 상기 데이터 청크들이 시퀀셜 데이터 청크들인지 판단하는 시퀀셜 판단부; 및
    상기 판단 결과에 따라 시퀀셜 동작을 수행하는 프로세서
    를 포함하는 컨트롤러.
  2. 제1항에 있어서,
    상기 시퀀셜 판단부는
    상기 데이터 청크들의 길이가 모두 동일한지 여부에 따라 상기 데이터 청크들의 논리 어드레스 인접도를 판단하고, 상기 논리 어드레스 인접도가 임계치 이상인지 여부에 따라 상기 데이터 청크들을 시퀀셜 데이터 청크로 판단하는
    컨트롤러.
  3. 제2항에 있어서,
    상기 시퀀셜 판단부는
    상기 데이터 청크들의 시작 논리 어드레스들 중 최초 논리 어드레스로부터 제1 차이 값 이내의 차이를 갖는 시작 논리 어드레스의 수 및 상기 데이터 청크들 각각의 길이에 기초하여 상기 논리 어드레스 인접도를 결정하는
    컨트롤러.
  4. 제2항에 있어서,
    상기 시퀀셜 판단부는
    상기 데이터 청크들의 시작 논리 어드레스들 중 최소 논리 어드레스로부터 제2 차이 값 이내의 차이를 갖는 시작 논리 어드레스의 수 및 상기 데이터 청크들 각각의 길이에 기초하여 상기 논리 어드레스 인접도를 결정하는
    컨트롤러.
  5. 제2항에 있어서,
    상기 시퀀셜 판단부는
    상기 데이터 청크들의 시작 논리 어드레스들 중 최초 논리 어드레스로부터 제1 차이 값 이내의 차이를 갖거나, 최소 논리 어드레스로부터 제2 차이 값 이내의 차이를 갖는 시작 논리 어드레스의 수 및 상기 데이터 청크들 각각의 길이에 기초하여 상기 논리 어드레스 인접도를 결정하는
    컨트롤러.
  6. 제5항에 있어서,
    상기 시퀀셜 판단부는
    상기 데이터 청크들 중 어느 하나의 길이 및 상기 시작 논리 어드레스의 수의 곱을 상기 논리 어드레스 인접도로 결정하는
    컨트롤러.
  7. 제2항에 있어서,
    상기 시퀀셜 판단부는
    상기 데이터 청크들의 길이가 동일하지 않은 경우 상기 데이터 청크들을 랜덤 데이터 청크로 판단하는
    컨트롤러.
  8. 제1항에 있어서,
    상기 시퀀셜 동작은
    이후 처리되는 데이터 청크를 시퀀셜 메모리 영역에 프로그램하도록 상기 메모리 장치를 제어하는 동작을 포함하는
    컨트롤러.
  9. 제1항에 있어서,
    상기 시퀀셜 동작은
    상기 데이터 청크들이 시퀀셜 데이터 청크가 아닌 경우보다 낮은 빈도로 가비지 콜렉션 동작을 수행하는 동작을 포함하는
    컨트롤러.
  10. 제1항에 있어서,
    상기 데이터 청크들 각각의 길이 정보 및 시작 논리 어드레스 정보를 저장하는 메모리
    를 더 포함하는 컨트롤러.
  11. 메모리 장치를 제어하는 컨트롤러의 동작 방법에 있어서,
    최근 처리된 정해진 개수의 데이터 청크들의 길이 및 상기 데이터 청크들의 논리 어드레스 인접도에 기초하여 상기 데이터 청크들이 시퀀셜 데이터 청크들인지 판단하는 단계; 및
    상기 판단 결과에 따라 시퀀셜 동작을 수행하는 단계
    를 포함하는 동작 방법.
  12. 제11항에 있어서,
    상기 데이터 청크들이 시퀀셜 데이터 청크들인지 판단하는 단계는
    상기 데이터 청크들의 길이가 모두 동일한지 여부에 따라 상기 데이터 청크들의 논리 어드레스 인접도를 판단하는 단계; 및
    상기 논리 어드레스 인접도가 임계치 이상인지 여부에 따라 상기 데이터 청크들을 시퀀셜 데이터 청크로 판단하는 단계
    를 포함하는 동작 방법.
  13. 제12항에 있어서,
    상기 데이터 청크들의 논리 어드레스 인접도를 판단하는 단계는
    상기 데이터 청크들의 시작 논리 어드레스들 중 최초 논리 어드레스로부터 제1 차이 값 이내의 차이를 갖는 시작 논리 어드레스의 수 및 상기 데이터 청크들 각각의 길이에 기초하여 상기 논리 어드레스 인접도를 결정하는 단계
    를 포함하는 동작 방법.
  14. 제12항에 있어서,
    상기 데이터 청크들의 논리 어드레스 인접도를 판단하는 단계는
    상기 데이터 청크들의 시작 논리 어드레스들 중 최소 논리 어드레스로부터 제2 차이 값 이내의 차이를 갖는 시작 논리 어드레스의 수 및 상기 데이터 청크들 각각의 길이에 기초하여 상기 논리 어드레스 인접도를 결정하는 단계
    를 포함하는 동작 방법.
  15. 제12항에 있어서,
    상기 데이터 청크들의 논리 어드레스 인접도를 판단하는 단계는
    상기 데이터 청크들의 시작 논리 어드레스들 중 최초 논리 어드레스로부터 제1 차이 값 이내의 차이를 갖거나, 최소 논리 어드레스로부터 제2 차이 값 이내의 차이를 갖는 시작 논리 어드레스의 수 및 상기 데이터 청크들 각각의 길이에 기초하여 상기 논리 어드레스 인접도를 결정하는 단계
    를 포함하는 동작 방법.
  16. 제15항에 있어서,
    상기 데이터 청크들의 논리 어드레스 인접도를 판단하는 단계는
    상기 시작 논리 어드레스의 수 및 상기 데이터 청크들 중 어느 하나의 길이의 곱을 논리 어드레스 인접도로 결정하는 단계
    를 포함하는 동작 방법.
  17. 제12항에 있어서,
    상기 데이터 청크들이 시퀀셜 데이터 청크들인지 판단하는 단계는
    상기 데이터 청크들의 길이가 동일하지 않은 경우 상기 데이터 청크들을 랜덤 데이터 청크로 판단하는 단계
    를 더 포함하는 동작 방법.
  18. 제11항에 있어서,
    상기 시퀀셜 동작은
    이후 처리되는 데이터 청크를 시퀀셜 메모리 영역에 프로그램하도록 상기 메모리 장치를 제어하는 동작
    를 포함하는 동작 방법.
  19. 제11항에 있어서,
    상기 판단 결과에 따라 시퀀셜 동작을 수행하는 단계는
    상기 데이터 청크들이 시퀀셜 데이터 청크가 아닌 경우보다 낮은 빈도로 가비지 콜렉션 동작을 수행하는 동작을 포함하는 단계
    를 포함하는 동작 방법.

KR1020190149207A 2019-11-20 2019-11-20 컨트롤러 및 컨트롤러의 동작방법 KR20210061544A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190149207A KR20210061544A (ko) 2019-11-20 2019-11-20 컨트롤러 및 컨트롤러의 동작방법
US16/849,469 US11775209B2 (en) 2019-11-20 2020-04-15 Controller and operation method thereof
CN202010659365.0A CN112825025A (zh) 2019-11-20 2020-07-09 控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190149207A KR20210061544A (ko) 2019-11-20 2019-11-20 컨트롤러 및 컨트롤러의 동작방법

Publications (1)

Publication Number Publication Date
KR20210061544A true KR20210061544A (ko) 2021-05-28

Family

ID=75907634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190149207A KR20210061544A (ko) 2019-11-20 2019-11-20 컨트롤러 및 컨트롤러의 동작방법

Country Status (3)

Country Link
US (1) US11775209B2 (ko)
KR (1) KR20210061544A (ko)
CN (1) CN112825025A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442911B (zh) * 2020-11-06 2024-03-08 戴尔产品有限公司 用于固态驱动器的异步输入/输出扫描和聚合的系统和方法
US20220083280A1 (en) * 2021-11-29 2022-03-17 Intel Corporation Method and apparatus to reduce latency for random read workloads in a solid state drive

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8560879B1 (en) * 2009-04-22 2013-10-15 Netapp Inc. Data recovery for failed memory device of memory device array
US9183134B2 (en) * 2010-04-22 2015-11-10 Seagate Technology Llc Data segregation in a storage device
US8909657B2 (en) * 2011-01-14 2014-12-09 Apple Inc. Content based file chunking
KR20130030640A (ko) * 2011-09-19 2013-03-27 삼성전자주식회사 저장 매체에 데이터를 저장하는 방법 및 그것을 포함하는 데이터 저장 장치
US9760281B2 (en) * 2015-03-27 2017-09-12 Intel Corporation Sequential write stream management
US9977623B2 (en) 2015-10-15 2018-05-22 Sandisk Technologies Llc Detection of a sequential command stream
KR20170109108A (ko) * 2016-03-17 2017-09-28 에스케이하이닉스 주식회사 메모리 장치를 포함하는 메모리 시스템 및 그의 동작 방법
US10990311B2 (en) * 2019-06-19 2021-04-27 Western Digital Technologies, Inc. Multi-stream non-volatile storage system

Also Published As

Publication number Publication date
US11775209B2 (en) 2023-10-03
US20210149597A1 (en) 2021-05-20
CN112825025A (zh) 2021-05-21

Similar Documents

Publication Publication Date Title
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
US10860231B2 (en) Memory system for adjusting map segment based on pattern and operating method thereof
US11449418B2 (en) Controller and method for selecting victim block for wear leveling operation
KR20210115954A (ko) 컨트롤러 및 메모리 시스템
CN111831578B (zh) 用于处理存储器系统中的不同类型数据的设备及方法
KR20200059936A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20210051873A (ko) 컨트롤러 및 메모리 시스템
KR20210039163A (ko) 메모리 시스템 및 그것의 동작방법
KR20220050407A (ko) 컨트롤러 및 컨트롤러의 동작방법
US11775209B2 (en) Controller and operation method thereof
US11922062B2 (en) Controller and operating method thereof
US11409444B2 (en) Memory system and operation method thereof
CN113093987A (zh) 控制存储器装置的控制器及其操作方法
KR20210137679A (ko) 메모리 컨트롤러
KR20200014175A (ko) 소요시간을 예측하여 가비지 컬렉션을 수행하는 방법 및 장치
US11392310B2 (en) Memory system and controller
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
KR20230034646A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220005852A (ko) 컨트롤러 및 컨트롤러의 동작방법
CN111831577A (zh) 用于确定存储器系统中的存储块的特性的设备和方法
US11656996B2 (en) Controller for managing order information of data, operation method thereof, and memory system including the same
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
US20220156003A1 (en) Controller and operation method thereof
KR20220096013A (ko) 컨트롤러 및 이를 포함하는 메모리 시스템
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal