KR20210053799A - Method and apparatus for detecting - Google Patents
Method and apparatus for detecting Download PDFInfo
- Publication number
- KR20210053799A KR20210053799A KR1020200145189A KR20200145189A KR20210053799A KR 20210053799 A KR20210053799 A KR 20210053799A KR 1020200145189 A KR1020200145189 A KR 1020200145189A KR 20200145189 A KR20200145189 A KR 20200145189A KR 20210053799 A KR20210053799 A KR 20210053799A
- Authority
- KR
- South Korea
- Prior art keywords
- value
- chip sequence
- llr
- sequence
- data bit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
본 실시 예들은 직접시퀀스 확산대역 통신 시스템에서 칩 시퀀스와 데이터 비트를 검출하는 방법에 관한 것이다.The present embodiments relate to a method of detecting a chip sequence and a data bit in a direct sequence spread-band communication system.
직접시퀀스 확산대역 시스템은 데이터를 여러 비트의 칩 시퀀스로 곱하여 대역을 확산하여 통신하는 시스템이다. 이러한 직접시퀀스 확산대역 통신 방식에서 칩 시퀀스와 데이터 비트를 동시에 검출하거나 칩 시퀀스의 시간 동기가 확보되지 않은 경우에 시간동기 확보를 동시에 진행할 필요가 있는 경우, 이에 대한 효과적인 방법을 필요로 한다.The direct-sequence spread-band system is a system in which data is multiplied by a sequence of chips of several bits to spread the band for communication. In the direct-sequence spread-band communication method, when it is necessary to simultaneously detect a chip sequence and a data bit, or to simultaneously secure time synchronization when time synchronization of the chip sequence is not secured, an effective method for this is required.
본 실시 예들은 직접시퀀스 확산대역 통신 방식에서 칩 시퀀스와 데이터 비트를 동시에 검출하는 효율적인 방법을 제공할 수 있다.The present embodiments can provide an efficient method of simultaneously detecting a chip sequence and a data bit in a direct sequence spread-band communication method.
또한, 본 실시 예들은 칩 시퀀스의 시간 동기가 확보되지 않은 경우에 시간동기 확보를 동시에 진행하는 방법을 제공할 수 있다.In addition, the present embodiments may provide a method of simultaneously securing time synchronization when time synchronization of a chip sequence is not secured.
일 측면에서, 본 실시 예들은 각 데이터 비트가 N개의 칩 시퀀스에 의해 직접 시퀀스 대역 확산되어 전송되는 통신 신호를 수신하는 수신부, 데이터 비트와 칩 시퀀스에 대한 각각의 LLR (Log likelihood Ratio) 초기값을 설정하는 초기화부, 적어도 하나 이상의 데이터 비트와 적어도 하나 이상의 칩 시퀀스에 대해서 LLR 값을 계산하고 사전 확률 값을 갱신하되, 미리 설정된 종료 조건을 만족할 때까지, LLR 값 계산 및 사전 확률 값 갱신을 반복하는 반복 갱신부, 미리 설정된 종료 조건을 만족하는 최종 LLR 값에 기초하여, 데이터 비트, 시퀀스의 칩 및 시간동기 정보 중 적어도 하나를 출력하는 출력부 를 포함하는 것을 특징으로 하는 검출 장치를 제공할 수 있다.In one aspect, in the embodiments, each data bit is a receiving unit for receiving a communication signal transmitted by direct sequence spreading by a sequence of N chips, and an initial value of each LLR (Log Likelihood Ratio) for the data bit and the chip sequence. An initialization unit to set, calculates an LLR value for at least one data bit and at least one or more chip sequences and updates a prior probability value, but repeats the calculation of the LLR value and updating the prior probability value until a preset termination condition is satisfied. It is possible to provide a detection device comprising: an iterative update unit, an output unit that outputs at least one of a data bit, a chip of a sequence, and time synchronization information based on a final LLR value that satisfies a preset end condition. .
다른 측면에서, 본 실시 예들은 각 데이터 비트가 N개의 칩 시퀀스에 의해 직접 시퀀스 대역 확산되어 전송되는 통신 신호를 수신하는 수신 단계, 데이터 비트와 칩 시퀀스에 대한 각각의 LLR (Log likelihood Ratio) 초기값을 설정하는 초기화 단계, 적어도 하나 이상의 데이터 비트와 적어도 하나 이상의 칩 시퀀스에 대해서 LLR 값을 계산하고 사전 확률 값을 갱신하되, 미리 설정된 종료 조건을 만족할 때까지, LLR 값 계산 및 사전 확률 값 갱신을 반복하는 반복 갱신 단계, 미리 설정된 종료 조건을 만족하는 최종 LLR 값에 기초하여, 데이터 비트, 시퀀스의 칩 및 시간동기 정보 중 적어도 하나를 출력하는 출력 단계를 포함하는 것을 특징으로 하는 검출 방법을 제공할 수 있다.In another aspect, in the present embodiments, a reception step of receiving a communication signal transmitted by direct sequence spreading of each data bit by a sequence of N chips, and an initial value of each LLR (Log Likelihood Ratio) for the data bit and the chip sequence. In the initialization step of setting, the LLR value is calculated for at least one data bit and at least one chip sequence and the prior probability value is updated, but the LLR value calculation and the prior probability value update are repeated until a preset termination condition is satisfied. And an output step of outputting at least one of a data bit, a chip of a sequence, and time synchronization information based on a final LLR value that satisfies a preset termination condition. have.
본 실시 예를 통해, 직접시퀀스 확산대역 통신 시스템에서 데이터 비트와 칩 시퀀스 동시에 고성능으로 검출할 수 있다. 또한, 칩 시퀀스에 대한 시간동기를 동시에 확보할 수 있다. 이를 통해 직접시퀀스 확산대역 기술을 사용하는 통신 시스템에 대한 정보 수집이 용이해진다.According to the present embodiment, it is possible to simultaneously detect data bits and chip sequences with high performance in a direct sequence spread-band communication system. In addition, it is possible to simultaneously secure time synchronization for the chip sequence. This facilitates the collection of information on communication systems using direct sequence spread-band technology.
도 1은 본 개시의 일 실시 예에 따른 검출 장치의 구성을 도시한 도면이다.
도 2는 본 개시의 일 실시 예에 따른 검출 장치에서 수신된 신호를 도시한 도면이다.
도 3은 본 개시의 일 실시 예에 따른 검출 장치에서 수신된 신호가 하나의 product 부호로 해석될 수 있음을 도시하는 도면이다.
도 4는 본 개시의 일 실시 예에 따른 칩 시퀀스와 데이터 비트를 동시에 검출하는 동작을 설명하기 위한 흐름도이다.
도 5는 본 개시의 일 실시 예에 따른 시간 동기 정보가 없는 경우, 시간 오프셋, 칩 시퀀스 및 데이터 비트를 동시에 검출하는 동작을 설명하기 위한 흐름도이다.
도 6은 본 개시의 일 실시 예에 따른 검출 방법에 대한 흐름도이다.1 is a diagram illustrating a configuration of a detection device according to an embodiment of the present disclosure.
2 is a diagram illustrating a signal received by a detection device according to an embodiment of the present disclosure.
3 is a diagram illustrating that a signal received by a detection device according to an embodiment of the present disclosure can be interpreted as one product code.
4 is a flowchart illustrating an operation of simultaneously detecting a chip sequence and a data bit according to an embodiment of the present disclosure.
5 is a flowchart illustrating an operation of simultaneously detecting a time offset, a chip sequence, and a data bit when there is no time synchronization information according to an embodiment of the present disclosure.
6 is a flowchart of a detection method according to an embodiment of the present disclosure.
본 개시는 검출 장치 및 방법에 관한 것이다.The present disclosure relates to a detection apparatus and method.
이하, 본 개시의 일부 실시 예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 실시 예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 기술 사상의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.Hereinafter, some embodiments of the present disclosure will be described in detail with reference to exemplary drawings. In adding reference numerals to elements of each drawing, the same elements may have the same numerals as possible even if they are indicated on different drawings. In addition, in describing the embodiments, when it is determined that a detailed description of a related known configuration or function may obscure the gist of the present technical idea, a detailed description thereof may be omitted. When "include", "have", "consists of" and the like mentioned in the present specification are used, other parts may be added unless "only" is used. In the case of expressing the constituent elements in the singular, the case including the plural may be included unless there is a specific explicit description.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. In addition, in describing the constituent elements of the present disclosure, terms such as first, second, A, B, (a) and (b) may be used. These terms are only for distinguishing the component from other components, and the nature, order, order, or number of the component is not limited by the term.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다. In the description of the positional relationship of components, when two or more components are described as being "connected", "coupled" or "connected", the two or more components are directly "connected", "coupled" or "connected" "It may be, but it should be understood that two or more components and other components may be further "interposed" to be "connected", "coupled" or "connected". Here, the other constituent elements may be included in one or more of two or more constituent elements “connected”, “coupled” or “connected” to each other.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the description of the temporal flow relationship related to the components, the operation method or the manufacturing method, for example, the temporal precedence relationship such as "after", "after", "after", "before", etc. Alternatively, a case where a flow forward and backward relationship is described may also include a case that is not continuous unless “directly” or “directly” is used.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.On the other hand, when a numerical value for a component or its corresponding information (e.g., level, etc.) is mentioned, the numerical value or its corresponding information is related to various factors (e.g., process factors, internal or external impacts, etc.) Noise, etc.).
본 명세서에서의 검출 장치 및 방법이 적용되는 직접시퀀스 확산대역 시스템은 데이터 신호에 주파수가 높은 디지털 코드를 곱하여 확산시키는 대역 확산 변조 방식을 이용하는 것이다. 구체적으로, 직접시퀀스 확산대역 시스템은 전송될 2진 데이터 신호의 각 비트를 칩 시퀀스를 구성하는 칩 형태의 여러 비트들로 변조하여 사용주파수 전역으로 확산시켜 전송하고, 수신 시 다시 원래의 데이터 비트 단위로 변환되어 데이터를 복원하는 기술을 의미할 수 있다. The direct-sequence spread-band system to which the detection apparatus and method in the present specification is applied uses a spread-spectrum modulation scheme in which a data signal is multiplied by a digital code having a high frequency and spread. Specifically, the direct-sequence spread-band system modulates each bit of a binary data signal to be transmitted into several bits in the form of a chip constituting a chip sequence, spreads it across the frequency of use, and transmits it. It may mean a technology that is converted to and restores data.
또한, 본 명세서에서의 터보 복호 기술은 product 부호에 대한 효율적인 복호 방법으로 데이터 비트를 검출하는 기술을 의미할 수 있다. 구체적으로 터보 복호 기술은 각 정보에 대한 LLR (Log likelihood Ratio)을 계산하고, LLR 값을 반복하여 계속 갱신해 가면서 일정한 값에 수렴하게 한 후, 그 최종적인 LLR을 기반하여 전송된 데이터를 검출하는 기술일 수 있다.In addition, the turbo decoding technology in the present specification may refer to a technology for detecting data bits as an efficient decoding method for a product code. Specifically, the turbo decoding technology calculates the log likelihood ratio (LLR) for each information, and continuously updates the LLR value to converge to a constant value, and then detects the transmitted data based on the final LLR. It can be technology.
또한, 본 명세서에서의 시간 오프셋은 데이터 비트와 곱해주는 칩 시퀀스의 시작 시점과 칩 시퀀스의 시작 시점이 일치하는 시점으로 칩 시퀀스의 시간 동기일 수 있다.In addition, the time offset in the present specification is a time synchronization between the start time of the chip sequence multiplied by the data bit and the start time of the chip sequence and may be time synchronization of the chip sequence.
이하 첨부된 도면을 참고하여 본 개시를 상세히 설명하기로 한다. Hereinafter, the present disclosure will be described in detail with reference to the accompanying drawings.
도 1은 본 개시의 일 실시 예에 따른 검출 장치의 구성을 도시한 도면이다.1 is a diagram illustrating a configuration of a detection device according to an embodiment of the present disclosure.
도 1을 참조하면, 본 개시의 일 실시 예에 따른 검출 장치(100)는 각 데이터 비트가 N개의 칩 시퀀스에 의해 직접 시퀀스 대역 확산되어 전송되는 통신 신호를 수신하는 수신부(110), 데이터 비트와 칩 시퀀스에 대한 각각의 LLR (Log likelihood Ratio) 초기값을 설정하는 초기화부(120), 적어도 하나 이상의 데이터 비트와 적어도 하나 이상의 칩 시퀀스에 대해서 LLR 값을 계산하고 사전 확률 값을 갱신하되, 미리 설정된 종료 조건을 만족할 때까지, LLR 값 계산 및 사전 확률 값 갱신을 반복하는 반복 갱신부(130), 미리 설정된 종료 조건을 만족하는 최종 LLR 값에 기초하여, 데이터 비트, 시퀀스의 칩 및 시간동기 정보 중 적어도 하나를 출력하는 출력부(140)를 포함하는 검출 장치(100)를 제공할 수 있다.Referring to FIG. 1, the
수신부(110)는 각 데이터 비트가 N개의 칩 시퀀스에 의해 직접 시퀀스 대역 확산되어 전송되는 통신 신호를 수신할 수 있다. 일 예로, 수신부(110)는 M개의 데이터 비트에 해당하는 데이터를 수신하는 경우, 각 데이터 비트가 N개의 칩에 의해 대역 확산되어 전송되므로, M×N 사이즈의 행렬로 표시되는 통신 신호로 수신될 수 있다. 수신된 신호에 관한 상세한 내용은 도2 및 도3을 참조하여 후술한다. The
초기화부(120)는 데이터 비트와 칩 시퀀스에 대한 각각의 LLR 초기값을 설정할 수 있다. 일 예로 초기화부(120)는 데이터 비트 또는 칩 시퀀스들의 한 비트에 대한 LLR 초기값의 절대값을 설정할 수 있다. The
다른 일 예로 초기화부(120)는 데이터 비트와 칩 시퀀스 중에서 특정 비트에 해당하는 상기 LLR 초기값의 절대값 크기를 다른 비트들의 절대값 크기보다 크게 설정할 수 있다. 또는 초기화부(120)는 데이터 비트와 상기 칩 시퀀스의 상기 LLR 값의 절대값을 0 또는 0으로부터 일정 범위 내로 설정할 수도 있다.As another example, the
반복 갱신부(130)는 적어도 하나 이상의 데이터 비트와 적어도 하나 이상의 칩 시퀀스에 대해서 LLR 값을 계산하고 사전 확률 값을 갱신할 수 있다. 또한, 반복 갱신부(130)는 미리 설정된 종료 조건을 만족할 때까지 LLR 값을 계산하고 사전 확률 값을 갱신하는 것을 반복할 수 있다. 일 예로, 반복 갱신부(130)는 데이터 비트와 칩 시퀀스에 대한 LLR 값을 계산하고, LLR 값을 반복하여 계속 갱신해 가면서 일정한 값에 수렴하게 한 후, 최종적인 LLR 값에 기반하여 전송된 데이터 비트를 검출할 수 있다. 또한, 반복 갱신부(130)는 데이터 비트와 칩 시퀀스 중에서 갱신 순서를 선택하여 순서대로 LLR 값을 계산하고 사전 확률 값을 산출하여 갱신할 수 있다.The
출력부(140)는 미리 설정된 종료 조건을 만족하는 최종 LLR 값에 기초하여, 데이터 비트,칩 시퀀스 및 시간동기 정보 중 적어도 하나를 검출하여 출력할 수 있다. 일 예로, 출력부(140)는 선택한 시간 오프셋에서 계산한 최종 LLR 값에 기초하여 데이터 비트, 칩 시퀀스 및 시간동기 정보 중 적어도 하나를 검출하여 출력할 수 있다. 이 때, 종료 조건은 반복 갱신부(130)의 반복 횟수를 미리 설정된 횟수만큼 반복된 경우 또는 LLR 값의 변화량이 특정 값 이하에 해당하는 경우인 것으로 설정할 수 있다.The
도 2는 본 개시의 일 실시 예에 따른 검출 장치에서 수신된 신호를 도시한 도면이다.2 is a diagram illustrating a signal received by a detection device according to an embodiment of the present disclosure.
도 2를 참조하면, 본 개시의 일 실시 예에 따른 검출 장치(100)의 수신부(110)는 확산대역 통신 시스템에 의해 전송된 신호를 수신할 수 있다. 예를 들어, 수신부(110)는 M개의 데이터 비트에 해당하는 데이터를 수신할 수 있고, 각 데이터 비트가 N개의 칩에 의해 대역확산 되었으므로, 전체 수신된 신호는 M×N이 될 수 있다. Referring to FIG. 2, the
수신부(110)에 의해 수신된 신호는 2차원 배열로 표시될 수 있다. 이 때, 수신된 신호의 각 행은 각기 다른 데이터 비트에 대해 수신된 신호이고, 각 열은 칩을 달리하여 수신된 신호일 수 있다. 예를 들어, 수신부(110)에 의해 수신된 신호는 세로축으로는 M비트의 데이터 비트가 입력으로, 가로축(320)으로는 N비트의 칩 시퀀스가 입력으로 동작하여 전체 M×N 개의 신호를 생성할 수 있다. 따라서, 본 명세서에서는 M×N 행렬 형태의 신호를 수신하는 것으로 설명하나, 이는 수신된 신호를 M×N 행렬 형태로 변환한 것을 의미할 수 도 있다.The signal received by the
구체적으로 설명하면, 일 예에 따라 직접시퀀스 확산대역 시스템은 데이터를 여러 비트의 칩 시퀀스로 곱하여 대역을 확산하여 전송할 수 있다. 또한, 확산대역 통신 시스템의 프로세싱 이득(Processing gain)은 데이터 한 비트가 길이 Tb, 한 칩의 길이가 Tc라고 할 때, G= Tb/Tc를 의미할 수 있다. 따라서, 한 데이터 비트를 전송하는 신호 s(t)는 한 데이터 비트를 N 개의 칩 시퀀스로 곱하여 전송하는 경우에 수학식 1과 같이 표현할 수 있다. Specifically, according to an example, the direct-sequence spread-band system may spread and transmit the band by multiplying data by a chip sequence of several bits. In addition, the processing gain of the spread-band communication system may mean G = Tb/Tc when one bit of data is a length Tb and a length of one chip is Tc. Therefore, the signal s(t) for transmitting one data bit can be expressed as
여기서 c1,…,cN 는 칩 시퀀스, a는 전송하고자 하는 데이터 비트, h(t)는 한 칩이 전송되는 파형을 의미할 수 있다. Where c1,... ,cN may denote a chip sequence, a denote a data bit to be transmitted, and h(t) denote a waveform through which one chip is transmitted.
또한, 수신부(110)는 같은 확산 시퀀스를 사용하여 전송된 여러 데이트 비트를 이용하여 여러 비트에 대한 확산대역 신호를 수집할 수 있다. 예를 들어, M 비트로 구성된 전송 신호가 같은 확신 시퀀스를 사용하여 곱해져서 전송된다면, 수학식 2와 같이 표현할 수 있다.Also, the
수신부(110)에서 M×N 사이즈의 행렬로 표시되는 각 칩의 신호를 수신할 수 있고, 수신된 신호는 수학식 3과 같이 표현할 수 있다. The
여기서 cN는 칩 시퀀스, aM는 전송하고자 하는 데이터 비트, ni,j 는 각 수신된 신호에 더해지는 잡음을 의미할 수 있다.Here, cN denotes a chip sequence, aM denotes a data bit to be transmitted, and ni,j denotes noise added to each received signal.
검출 장치(100)가 칩 시퀀스를 모르는 상태에서 수학식 3과 같이 수신된 신호를 바탕으로 칩 시퀀스와 데이터를 동시에 검출하는 상세한 내용은 도 4 및 도 5를 참조하여 후술한다. Details of simultaneously detecting the chip sequence and data based on the received signal as shown in Equation 3 while the
도 3은 본 개시의 일 실시 예에 따른 검출 장치에서 수신된 신호가 하나의 product 부호로 해석될 수 있음을 도시한 도면이다..3 is a diagram illustrating that a signal received by a detection device according to an embodiment of the present disclosure can be interpreted as one product code.
도 3을 참조하면, 본 개시의 일 실시 예에 따른 검출 장치(100)의 수신부(110)에서 수신된 신호는 하나의 product 부호의 형태로 해석될 수 있다. 예를 들어, 수신부(110)에서 수신된 신호는 칩 시퀀스에 대한 시간 동기가 확보된 경우에 있어서, 칩 시퀀스와 데이터 비트에 의해 생성된 하나의 product 부호의 형태일 수 있다. 또한, 수신된 신호는 하나의 데이터 비트와 하나의 칩의 product 부호의 형태일 수 있고, 여기에 잡음이 더해진 형태일 수도 있다. 반복 갱신부(130)는 product 부호의 형태로 해석된 수신 신호를 터보 복호 기술을 이용하여 여러 번의 반복을 통해 데이터 비트와 칩 시퀀스를 동시에 검출할 수 있다.Referring to FIG. 3, a signal received by the
반복 갱신부(130)는 수신된 행렬 신호를 바탕으로 데이터 비트와 칩 시퀀스 중에서 갱신 순서를 선택하여 순서대로 LLR 값 계산 및 사전 확률 값 산출을 갱신할 수 있다. 예를 들어, 반복 갱신부(130)는 한 번의 반복은 하나 이상의 가로축의 데이터 비트에 대한 LLR(310)을 갱신하는 과정과 하나 이상의 세로축의 칩 시퀀스에 대한 LLR(320)을 갱신하는 과정으로 구성된다. 예를 들어, 반복 갱신부(130)는 한번은 데이터 비트에 대한 LLR(310)을 갱신하고, 그 다음에는 칩 시퀀스에 대한 LLR(320)을 갱신할 수 있다. 또는, 반복 갱신부(130)는 칩 시퀀스에 대한 LLR(320)를 먼저 갱신하고, 그 후에 데이터 비트에 대한 LLR(310)을 갱신하도록 구현할 수도 있다.The
다른 예를 들어, 반복 갱신부(130)는 M×N 행렬 신호의 행 또는 열 중에서 크기가 더 큰 정보의 LLR을 먼저 갱신하여 수렴 속도를 더 빠르게 할 수 있다. 반면에, 반복 갱신부(130)는 M×N 행렬 신호의 행 또는 열 중에서 크기가 더 작은 정보의 LLR을 먼저 갱신할 수도 있다. For another example, the
도 4는 본 개시의 일 실시 예에 따른 칩 시퀀스와 데이터 비트를 동시에 검출하는 동작을 설명하기 위한 흐름도이다.4 is a flowchart illustrating an operation of simultaneously detecting a chip sequence and a data bit according to an embodiment of the present disclosure.
도 4를 참조하면, 본 개시의 일 실시 예에 따른 검출 장치(100)는 칩 시퀀스에 대한 시간 동기가 확보하고 있다는 가정하에서 칩 시퀀스와 데이터 비트를 검출할 수 있다. 즉, 검출 장치(100)는 각 비트의 시간 경계의 정보를 사전에 알고 있다는 가정하에서 N비트의 칩 시퀀스와 M 비트의 데이터 비트를 검출할 수 있다.Referring to FIG. 4, the
초기화부(120)는 각 칩 시퀀스와 데이터 비트들의 LLR의 초기값을 설정할 수 있다(S410). 예를 들어, 초기화부(120)는 칩 시퀀스와 데이터 비트들 중 특정 비트들의 LLR의 초기값의 절대값 크기를 나머지 비트들의 LLR의 초기값들의 절대값 크기보다 크게 설정할 수 있다. 이는 칩 시퀀스의 한 칩 또는 한 데이터 비트를 고정하고 검출을 수행하는 것과 같은 효과를 나타낼 수 있다. The
다른 예를 들어, 초기화부(120)는 모든 칩 시퀀스의 칩 또는 데이터 비트들의 LLR 값의 절대값을 0 또는 0으로부터 일정 범위 내로 설정하고, 반복 진행하여 안정한 값으로 수렴해 가도록 유도할 수 있다. 이 때, LLR 값의 절대값을 0 또는 0으로부터 일정 범위 내로 설정한다는 것은 0 또는 0에 수렴하는 값으로 설정하는 것을 의미할 수 있다. 이는, 초기화부(120)가 해당 칩 시퀀스의 칩과 데이터 비트의 비트가 1 또는 -1일 확률을 각각 1/2로 설정한다는 것을 의미할 수 있다. 따라서, 한 비트의 LLR의 초기값들의 절대값 크기를 크게 설정하는 것보다 수렴 속도는 느리지만, 최종 검출 성능이 향상될 수 있다.For another example, the
반복 갱신부(130)는 각 데이터 비트들에 대한 LLR 값들을 계산할 수 있다(S420). 반복 갱신부(130)는 하나 이상의 가로축의 데이터 비트인 행에 대한 LLR 값을 갱신할 수 있다. 예를 들어, 반복 갱신부(130)는 각 데이터 비트들에 대한 LLR 은 x를 수신한 조건 하에서 d에 대한 LLR 값으로 수학식 4와 같이 계산할 수 있다. The
여기서, 전송된 신호는 d (d는 +1, 또는 -1) 이고, 수신된 신호는 x일 수 있다. Here, the transmitted signal may be d (d is +1, or -1), and the received signal may be x.
반복 갱신부(130)는 각 데이터 비트들에 대한 LLR이 계산되면 각 데이터 비트들의 사전확률도 계산할 수 있다(S430). 예를 들어, 반복 갱신부(130)는 각 데이터 비트에 해당하는 샘플 수를 전체 샘플의 수로 나눈 값으로 사전 확률을 추정할 수 있다. 예를 들어, 반복 갱신부(130)는 데이터 비트에 대한 LLR(310)을 이용하여 x를 수신한 조건 하에서 d가 전송되었을 확률인 사전 확률을 추정할 수 있다. 반복 갱신부(130)는 데이터 비트에 대한 LLR 값과 사전 확률 값을 이용하여 실제 데이터 값에 근접한 값을 검출할 수 있다.When the LLR for each data bit is calculated, the
반복 갱신부(130)는 각 칩 시퀀스들에 대한 LLR 값들을 계산할 수 있다(S440). 반복 갱신부(130)는 하나 이상의 세로축의 칩 시퀀스인 열에 대한 LLR 값을 갱신할 수 있다. 예를 들어 반복 갱신부(130)는 각 칩 시퀀스들에 대한 LLR 값을 수학식 4와 같이 계산할 수 있다. The
반복 갱신부(130)는 각 칩 시퀀스들에 대한 LLR이 계산되면 각 데이터 비트들의 사전확률도 계산할 수 있다(S450). 또한, 반복 갱신부(130)는 칩 시퀀스의 LLR 값 및 사전 확률 값을 먼저 계산하고 데이터 비트의 LLR 값 및 사전 확률 값을 나중에 계산할 수도 있다. .When the LLR for each chip sequence is calculated, the
반복 갱신부(130)는 미리 설정된 종료 조건을 만족하지 않으면 데이터 비트와 칩 시퀀스에 대한 LLR값과 사전 확률 값을 계산하는 과정을 반복하여 계속 갱신할 수 있다(S460). 예를 들어, 반복 갱신부(130)는 사전에 반복 갱신부(130)의 반복 횟수를 일정 횟수로 설정할 수 있다. 반복 갱신부(130)는 미리 설정된 반복 횟수와 반복 갱신부(130)의 실제 반복 횟수와 비교하여, 동일한 횟수에 도달하면 반복 갱신부(130)의 반복을 종료하도록 할 수 있다. If the predetermined termination condition is not satisfied, the
다른 예를 들어, 반복 갱신부(130)는 사전에 LLR 값들의 변화량의 기준 값을 특정 값으로 설정할 수 있다. 반복 갱신부(130)는 LLR 값들의 변화량이 미리 설정된 특정 값을 기준으로 이하에 해당한다고 판단되면, 반복 갱신부(130)의 반복을 종료하도록 할 수 있다. 또한, 반복 갱신부(130)는 변화량의 기준 값을 이전 변화량의 퍼센트로 설정할 수도 있다. 예를 들면, 반복 갱신부(130)는 갱신 전 LLR(a1)로부터 갱신 후 LLR(a1)의 변화량이 전체적인 변화량 평균보다 미리 설정된 특정 퍼센트 이하로 판단되면, 반복을 종료하도록 할 수 있다. For another example, the
출력부(140)는 미리 설정된 종료 조건을 만족하였다면, 최종적으로 얻은 LLR 값을 기반으로 칩 시퀀스와 데이터 비트를 출력할 수 있다(S470). 예를 들어, 최종 LLR 값은 반복 갱신부(130)에서 LLR 값의 intrinsic 정보와 extrinsic 정보를 분리하고, 이를 여러 차례의 반복을 통해 갱신해가면서, 일정한 값에 수렴하게 하는 방식으로 계산할 수 있다If a preset termination condition is satisfied, the
또한, 출력부(140)는 검출된 칩 시퀀스와 데이터 비트를 각각 두 개의 쌍으로 출력할 수 있다. 검출된 칩 시퀀스와 데이터 비트는 각각의 쌍이 두 개씩 존재할 수 있기 때문이다. 예를 들면, 칩 시퀀스가 C = (c1...cn)이고 데이터가 A = (a1...am)인 경우, 칩 시퀀스가 -C이고, 데이터가 -A인 경우와 송신기에서 전송되는 신호가 완벽하게 같으므로 구분해 내는 것이 불가능할 수 있다. 따라서, 출력부(140)는 최종적으로 검출된 칩 시퀀스 C, 데이터가 A 이라면, 마찬가지로 -C, -A도 출력할 수 있다.In addition, the
도 5는 본 개시의 일 실시 예에 따른 시간 동기 정보가 없는 경우, 시간 오프셋, 칩 시퀀스 및 데이터 비트를 동시에 검출하는 동작을 설명하기 위한 흐름도이다.5 is a flowchart illustrating an operation of simultaneously detecting a time offset, a chip sequence, and a data bit when there is no time synchronization information according to an embodiment of the present disclosure.
도 5를 참조하면, 본 개시의 일 실시 예에 따른 검출 장치(100)는 칩 시퀀스의 시간 동기 정보가 없는 경우, 칩 시퀀스에 대한 시간 동기 정보에 해당하는 시간 오프셋도 칩 시퀀스 및 데이터 비트와 동시에 검출할 수 있다. 오프셋 결정부(150)는 각각의 시간 오프셋에 대하여 칩 시퀀스의 시간 동기가 맞았다는 가정하에서 칩 시퀀스 및 데이터 비트를 검출하는 과정을 수행할 수 있다(S510). 이 때 각각의 시간 오프셋은 칩 시퀀스의 시간 동기 후보가 될 수 있다. Referring to FIG. 5, when there is no time synchronization information of a chip sequence, in the
검출 장치(100)는 칩 시퀀스의 시간 동기 정보가 없는 경우도 전술한 도 4의 동작을 수행하여 각각의 시간 오프셋 Δi 에 대해 칩 시퀀스 및 데이터 비트를 검출할 수 있다(S520) Even when there is no time synchronization information of the chip sequence, the
오프셋 결정부(150)는 각각의 시간 오프셋에 대해 칩 시퀀스 및 데이터 비트들의 LLR 값들을 이용하여 최적의 시간 오프셋 값을 선택할 수 있다(S530). 이 때, 오프셋 결정부(150)는 칩 시퀀스의 시간 동기로 하는 시간 오프셋을 선택하기 위한 선택 기준을 다양하게 설정할 수 있다. The offset
오프셋 결정부(150)는 칩 시퀀스의 시간 동기 정보가 없는 경우, 각 시간 오프셋에 대한 일정 메트릭을 계산하고, 상기 메트릭에 근거하여 상기 칩 시퀀스의 시간 동기를 획득할 수 있다. 또한 오프셋 결정부(150)는 칩 시퀀스의 시간 동기 정보가 없는 경우, 각 시간 오프셋에 대해 LLR 값, 또는 검출된 데이터 비트와 칩 시퀀스에 기초하여 각 시간 오프셋에 대한 일정 메트릭을 계산할 수 있다. When there is no time synchronization information of the chip sequence, the offset
예를 들어, 오프셋 결정부(150)는 시간 오프셋이 맞은 경우에 검출한 최종 LLR 값의 크기는 각각의 시간 오프셋에 대해 검출한 칩 시퀀스의 최종 LLR 값, 데이터 비트의 최종 LLR 값의 절대값 중의 최대값이 될 수 있다. 따라서, 오프셋 결정부(150)는 각 반복 갱신 과정이 끝난 후, 가장 큰 절대값의 최종 LLR 값을 갖는 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다. For example, the offset
또한, 오프셋 결정부(150)는 각각의 시간 오프셋에 대해 계산된 칩 시퀀스의 최종 LLR 값의 절대값을 합산하여 획득한 값이 최대 값이 되는 특정 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다. 예를 들어, 오프셋 결정부(150)는 칩 시퀀스의 LLR 값의 절대값의 합을 계산하여 그 값이 최대가 되는 시간 오프셋을 선택하여 시간 동기로 획득할 수 있다. 또는, 오프셋 결정부(150)는 데이터 비트의 LLR 값의 절대값의 합의 계산하여 그 값이 최대가 되는 시간 오프셋을 선택하여 시간 동기로 획득할 수 있다. 또한, 오프셋 결정부(150)는 각각의 시간 오프셋에 대해 계산된 데이터 비트의 최종 LLR 값의 절대값과 칩 시퀀스의 최종 LLR 값의 절대값을 합산하여 획득한 값이 최대 값이 되는 특정 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다. 예를 들어, 오프셋 결정부(150)는 수학식 5와 같이 각각의 시간 오프셋에 대한 데이터 비트의 LLR값의 절대값과 칩 시퀀스의 LLR 값의 절대값을 결합하여 그 값이 최대가 되는 시점을 선택하여 시간 동기로 획득할 수 있다. In addition, the offset
여기서 k1, k2은 양의 상수이다.Where k1 and k2 are positive constants.
또한, 오프셋 결정부(150)는 출력된 데이터 비트와 칩 시퀀스로부터 재생성한 신호와 수신된 신호와의 차이 또는 상관 값이 최소값 또는 최대값이 되는 특정 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다. 예를 들어, 오프셋 결정부(150)는 각각의 시간 오프셋에 대해 반복 갱신 과정이 끝난 후, 출력된 데이터 비트와 칩 시퀀스로부터 재생성한 신호와 수신된 신호의 사이의 차이 또는 재생성한 신호와 평균 간의 차이가 전체 편차 안에서 차지하는 비율이 최소가 되는 특정 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다. In addition, the offset
오프셋 결정부(150)는 각각의 시간 오프셋에 대해 출력된 데이터 비트와 칩 시퀀스를 인코딩하여 획득한 신호와 수신된 신호와의 유클리디안 거리가 최소가 되는 특정 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다. 예를 들어, 오프셋 결정부(150)는 각각의 시간 오프셋에 대해 반복 갱신 과정이 끝난 후, 칩 시퀀스와 데이터 비트를 복구하여, 이를 다시 인코딩할 수 있다. 이 때, 오프셋 결정부(150)는 수학식 6과 같이 인코딩하여 획득한 신호와 수신된 신호와의 유클리디안 거리를 계산하고, 계산 결과가 가장 작아지는 시간 오프셋을 선택하여 시간동기로 획득할 수 있다. The offset
여기서 D(Δi)는 시간 오프셋 Δi에 대한 판단 메트릭이다. ri,k,ai,ck 는 각각 수신된 신호, 검출한 데이터 비트, 검출한 칩 시퀀스를 의미할 수 있다. 예를 들면, 판단 메트릭은 수학식 6과 같이 검출된 데이터 비트 및 칩 시퀀스로부터 재생성한 신호와 수신된 신호와의 거리를 계산하고 이를 기반으로 계산될 수 있다. 또한, 판단 메트릭은 수학식 7과 같이 다양한 방법으로 계산될 수 있다. Here, D(Δi) is a judgment metric for the time offset Δi. ri,k,ai,ck may each mean a received signal, a detected data bit, and a detected chip sequence. For example, the determination metric may be calculated based on a distance between a signal regenerated from a data bit and a chip sequence detected as in Equation 6 and a received signal. In addition, the determination metric may be calculated in various ways as shown in Equation 7.
예를 들면, 오프셋 결정부(150)는 각 시간 오프셋에 대한 메트릭을 재생성한 신호와 수신된 신호와의 거리로 계산하는 것이 아니라, 재생성한 신호와 수신된 신호간의 상관값을 계산하고 이 값이 최대 또는 최소화 되는 특정 시간 오프셋을 선택할 수 있다.For example, the offset
출력부(140)는 선택된 시간 오프셋을 칩 시퀀스의 시간 동기로 하여 검출된 칩 시퀀스 및 데이터 비트를 출력할 수 있다(S540). The
이하에서는 도 1 내지 도 5를 참조하여 설명한 검출 장치가 수행할 수 있는 검출 방법에 대해서 설명한다.Hereinafter, a detection method that can be performed by the detection apparatus described with reference to FIGS. 1 to 5 will be described.
도 6은 본 개시의 일 실시 예에 따른 검출 방법에 대한 흐름도이다.6 is a flowchart of a detection method according to an embodiment of the present disclosure.
도 6을 참조하면, 본 개시의 검출 방법은 신호를 수신하는 수신 단계를 포함할 수 있다(S610). 검출 장치는 각 데이터 비트가 N개의 칩 시퀀스에 의해 직접 시퀀스 대역 확산되어 전송되는 통신 신호를 수신할 수 있다. 구체적인 예를 들어, 검출 장치가 M개의 데이터 비트가 N개의 칩 시퀀스에 의해 대역 확산되어 전송되는 통신 신호를 수신하는 경우, 수신된 신호는 M×N 행렬로 표시될 수 있다. 이 때, M×N 행렬 형태의 신호는 전송된 신호를 수신하여 M×N 사이즈의 행렬의 2차원 배열 형태로 변환한 것을 의미할 수 있다.Referring to FIG. 6, the detection method of the present disclosure may include a receiving step of receiving a signal (S610). The detection apparatus may receive a communication signal in which each data bit is transmitted by direct sequence spreading by a sequence of N chips. For a specific example, when the detection device receives a communication signal in which M data bits are spread by a sequence of N chips and transmitted, the received signal may be displayed in an M×N matrix. In this case, the signal in the form of an M×N matrix may mean that the transmitted signal is received and converted into a two-dimensional array form of an M×N matrix.
검출 방법은 데이터 비트와 칩 시퀀스에 대한 각각의 LLR 초기값을 설정하는 초기화 단계를 포함할 수 있다(S620). 예를 들어, 검출 장치는 데이터 비트와 칩 시퀀스 중에서 특정 비트에 해당하는 LLR 초기값의 절대값 크기를 다른 비트들의 절대값 크기보다 크게 설정할 수 있다. 또는, 검출 장치는 데이터 비트와 칩 시퀀스의 LLR 값의 절대값을 0 또는 0으로부터 일정 범위 내로 설정할 수 있다.The detection method may include an initialization step of setting an initial value of each LLR for a data bit and a chip sequence (S620). For example, the detection device may set an absolute value size of an initial LLR value corresponding to a specific bit among the data bits and the chip sequence to be larger than the absolute value sizes of other bits. Alternatively, the detection device may set the absolute value of the data bit and the LLR value of the chip sequence from 0 or 0 to within a certain range.
검출 방법은 적어도 하나 이상의 데이터 비트와 적어도 하나 이상의 칩 시퀀스에 대해서 LLR 값을 계산하고 사전 확률 값을 갱신하되, 미리 설정된 종료 조건을 만족할 때까지, LLR 값 계산 및 사전 확률 값 갱신을 반복하는 반복 갱신 단계를 포함할 수 있다(S630). 예를 들어, 검출 장치는 데이터 비트와 칩 시퀀스 중에서 갱신 순서를 선택하여 LLR 값 계산 및 사전 확률 값 산출을 순서대로 갱신할 수 있다. 이 때, 검출 장치는 반복 갱신부의 반복 횟수를 미리 설정하고 실제 반복 갱신부가 미리 설정된 횟수만큼 반복된 경우를 종료 조건으로 할 수 있다. 또는 검출 장치는 LLR 값의 변화량의 기준 값을 특정 값으로 미리 설정하고 검출된 LLR 값의 변화량이 특정 값 이하에 해당하는 경우를 종료 조건으로 할 수 있다.In the detection method, an LLR value is calculated for at least one data bit and at least one chip sequence, and a prior probability value is updated, but the LLR value is repeatedly calculated and the prior probability value updated until a preset termination condition is satisfied. It may include a step (S630). For example, the detection device may sequentially update the calculation of the LLR value and the calculation of the prior probability value by selecting an update order from among the data bits and the chip sequence. In this case, the detection apparatus may preset the number of repetitions of the repetition update unit, and may set a case in which the actual repetition update unit is repeated a predetermined number of times as a termination condition. Alternatively, the detection device may pre-set the reference value of the change amount of the LLR value to a specific value, and set the case where the change amount of the detected LLR value falls below the specific value as the termination condition.
검출 방법은 칩 시퀀스의 시간 동기 정보가 없는 경우, 각 시간 오프셋에 대한 일정 메트릭을 계산하고, 상기 메트릭에 근거하여 상기 칩 시퀀스의 시간 동기를 획득하는 오프셋 결정 단계를 더 포함할 수 있다(S640). 예를 들어, 검출 장치는 칩 시퀀스의 시간 동기 정보가 없는 경우, 각 시간 오프셋에 대해 LLR 값 또는 검출된 데이터 비트와 칩 시퀀스에 기초하여 각 시간 오프셋에 대한 상기 메트릭을 계산할 수 있다. If there is no time synchronization information of the chip sequence, the detection method may further include an offset determining step of calculating a predetermined metric for each time offset and obtaining time synchronization of the chip sequence based on the metric (S640). . For example, when there is no time synchronization information of the chip sequence, the detection apparatus may calculate the metric for each time offset based on the LLR value or the detected data bits and the chip sequence for each time offset.
또한, 검출 장치는 각각의 시간 오프셋에 대해 계산된 칩 시퀀스의 최종 LLR 값의 절대값을 합산하여 획득한 값이 최대 값이 되는 특정 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다. 또는, 검출 장치는 각각의 시간 오프셋에 대해 계산된 데이터 비트의 최종 LLR 값의 절대값과 칩 시퀀스의 최종 LLR 값의 절대값을 합산하여 획득한 값이 최대 값이 되는 특정 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다. In addition, the detection apparatus may select a specific time offset in which a value obtained by summing the absolute value of the final LLR value of the chip sequence calculated for each time offset is a maximum value, and obtain it through time synchronization of the chip sequence. Alternatively, the detection device selects a specific time offset in which the value obtained by summing the absolute value of the final LLR value of the data bit calculated for each time offset and the final LLR value of the chip sequence becomes the maximum value, It can be acquired by time synchronization of the sequence.
다른 예를 들어, 검출 장치는 출력된 데이터 비트와 칩 시퀀스로부터 재생성한 신호와 수신된 신호와의 차이 또는 강관 값이 최소값 또는 최대값이 되는 특정 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다. 또는 검출 장치는 각각의 시간 오프셋에 대해 출력된 데이터 비트와 칩 시퀀스를 인코딩하여 획득한 신호와 수신된 신호와의 유클리디안 거리가 최소가 되는 특정 시간 오프셋을 선택하여 칩 시퀀스의 시간 동기로 획득할 수 있다.For another example, the detection device selects a specific time offset at which the difference between the output data bit and the signal regenerated from the chip sequence and the received signal or the steel pipe value becomes the minimum value or the maximum value, and obtains it through time synchronization of the chip sequence. I can. Alternatively, the detection device selects a specific time offset at which the Euclidean distance between the received signal and the signal obtained by encoding the output data bit and the chip sequence for each time offset, and obtains it as time synchronization of the chip sequence. can do.
검출 방법은 미리 설정된 종료 조건을 만족하는 최종 LLR 값에 기초하여, 데이터 비트, 칩 시퀀스 및 시간 동기 정보 중 적어도 하나를 출력하는 출력 단계를 포함할 수 있다(S620). 예를 들어, 검출 장치는 칩 시퀀스의 시간 동기 정보가 없는 경우, 각각의 시간 오프셋 중에서 선택된 시간 오프셋을 칩 시퀀스의 시간 동기로 하여 검출된 칩 시퀀스 및 데이터 비트를 출력할 수 있다.The detection method may include an output step of outputting at least one of a data bit, a chip sequence, and time synchronization information based on a final LLR value that satisfies a preset end condition (S620). For example, when there is no time synchronization information of the chip sequence, the detection apparatus may output the detected chip sequence and data bits by using a time offset selected from the respective time offsets as time synchronization of the chip sequence.
이상에서 설명한 바와 같이 본 개시에 의하면, 검출 장치 및 방법을 제공할 수 있다. 특히 직접 시퀀스 확산 대역 통신 시스템에서 칩 시퀀스와 데이터 비트를 동시에 모르는 상태에서 칩 시퀀스와 데이터 비트를 동시에 검출하는 검출 장치 및 방법을 제공할 수 있다. 또한, 칩 시퀀스에 대한 시간 동기가 확보되어 있지 않는 경우, 데이터 비트와 칩 시퀀스와 동시에 칩 시퀀스의 시간 동기를 검출할 수 있는 검출 장치 및 방법을 제공할 수 있다. As described above, according to the present disclosure, a detection apparatus and method can be provided. In particular, it is possible to provide a detection apparatus and method for simultaneously detecting a chip sequence and a data bit without knowing the chip sequence and the data bit at the same time in a direct sequence spread-band communication system. Further, it is possible to provide a detection apparatus and method capable of detecting time synchronization of a chip sequence simultaneously with a data bit and a chip sequence when time synchronization with respect to the chip sequence is not secured.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 기술 사상의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시 예에 의하여 본 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다. The above description is merely illustrative of the technical idea of the present disclosure, and those of ordinary skill in the technical field to which the present disclosure pertains will be able to make various modifications and variations without departing from the essential characteristics of the technical idea. In addition, the present embodiments are not intended to limit the technical idea of the present disclosure, but to explain the technical idea, and thus the scope of the technical idea is not limited by these embodiments. The scope of protection of the present disclosure should be interpreted by the claims below, and all technical ideas within the scope equivalent thereto should be interpreted as being included in the scope of the present disclosure.
Claims (16)
상기 데이터 비트와 상기 칩 시퀀스에 대한 각각의 LLR(Log likelihood Ratio) 초기값을 설정하는 초기화부;
적어도 하나 이상의 상기 데이터 비트와 적어도 하나 이상의 상기 칩 시퀀스에 대해서 LLR 값을 계산하고 사전 확률 값을 갱신하되,
미리 설정된 종료 조건을 만족할 때까지, 상기 LLR 값 계산 및 상기 사전 확률 값 갱신을 반복하는 반복 갱신부;
상기 미리 설정된 종료 조건을 만족하는 최종 LLR 값에 기초하여, 상기 데이터 비트, 상기 칩 시퀀스 및 시간동기 정보 중 적어도 하나를 출력하는 출력부;를 포함하는 것을 특징으로 하는 검출 장치.A receiving unit for receiving a communication signal transmitted by direct sequence spreading of each data bit by a sequence of N chips;
An initialization unit for setting an initial value of the data bit and each of the log likelihood ratio (LLR) for the chip sequence;
Computing an LLR value for at least one of the data bits and at least one of the chip sequences and updating a prior probability value,
An iterative update unit that repeats the calculation of the LLR value and updating the prior probability value until a preset end condition is satisfied;
And an output unit that outputs at least one of the data bit, the chip sequence, and time synchronization information based on a final LLR value that satisfies the preset termination condition.
상기 초기화부는,
상기 데이터 비트와 상기 칩 시퀀스 중에서 특정 비트에 해당하는 상기 LLR 초기값의 절대값 크기를 다른 비트들의 절대값 크기보다 크게 설정하는 것을 특징으로 하는 검출 장치.The method of claim 1,
The initialization unit,
And setting an absolute value of the initial LLR value corresponding to a specific bit of the data bit and the chip sequence to be larger than the absolute value of other bits.
상기 초기화부는,
상기 데이터 비트와 상기 칩 시퀀스의 상기 LLR 값의 절대값을 0 또는 0으로부터 일정 범위 내로 설정하는 것을 특징으로 하는 검출 장치.The method of claim 1,
The initialization unit,
And setting an absolute value of the data bit and the LLR value of the chip sequence within a predetermined range from 0 or 0.
상기 반복 갱신부는,
상기 데이터 비트와 상기 칩 시퀀스 중에서 갱신 순서를 선택하여 상기 LLR 값 계산 및 상기 사전 확률 값 산출을 순서대로 갱신하는 것을 특징으로 하는 검출 장치.The method of claim 1,
The iterative update unit,
And sequentially updating the calculation of the LLR value and the calculation of the prior probability value by selecting an update order from among the data bits and the chip sequence.
상기 종료 조건은,
상기 반복 갱신부의 반복 횟수가 미리 설정된 횟수만큼 반복된 경우 또는 상기 LLR 값의 변화량이 특정 값 이하에 해당하는 경우인 것을 특징으로 하는 검출 장치.The method of claim 1,
The termination condition is,
And a case in which the number of repetitions of the repetition update unit is repeated a predetermined number of times or a case in which the amount of change in the LLR value falls below a specific value.
상기 칩 시퀀스의 시간 동기 정보가 없는 경우,
각 시간 오프셋에 대한 일정 메트릭을 계산하고, 상기 메트릭에 근거하여 상기 칩 시퀀스의 시간 동기를 획득하는 오프셋 결정부를 더 포함하는 것을 특징으로 하는 검출장치.The method of claim 1,
If there is no time synchronization information of the chip sequence,
And an offset determining unit for calculating a predetermined metric for each time offset and obtaining time synchronization of the chip sequence based on the metric.
상기 칩 시퀀스의 시간 동기 정보가 없는 경우,
각 시간 오프셋에 대해 상기 LLR 값 또는 상기 데이터 비트와 상기 칩 시퀀스에 기초하여 각 시간 오프셋에 대한 상기 메트릭을 계산하는 것을 특징으로 하는 검출장치.The method of claim 6,
If there is no time synchronization information of the chip sequence,
And calculating the metric for each time offset based on the LLR value or the data bit and the chip sequence for each time offset.
상기 오프셋 결정부는,
각 시간 오프셋에 대해 계산된 상기 칩 시퀀스의 상기 최종 LLR 값의 절대값의 일부 또는 전부를 합산하여 획득한 값이 최대값이 되는 특정 시간 오프셋을 선택하여 상기 칩 시퀀스의 시간 동기로 획득하는 것을 특징으로 하는 검출 장치.The method of claim 6,
The offset determination unit,
A specific time offset in which a value obtained by summing some or all of the absolute values of the final LLR value of the chip sequence calculated for each time offset is a maximum value, and obtained by time synchronization of the chip sequence Detection device.
상기 오프셋 결정부는,
출력된 상기 데이터 비트와 상기 칩 시퀀스로부터 재생성한 신호와 수신된 상기 신호와의 차이 또는 상관 값이 최소값 또는 최대값이 되는 특정 시간 오프셋을 선택하여 상기 칩 시퀀스의 시간 동기로 획득하는 것을 특징으로 하는 검출 장치.The method of claim 6,
The offset determination unit,
A specific time offset at which the difference or correlation value between the output data bit and the signal regenerated from the chip sequence and the received signal becomes a minimum value or a maximum value is selected and acquired through time synchronization of the chip sequence. Detection device.
상기 오프셋 결정부는,
각 시간 오프셋에 대해 출력된 상기 데이터 비트와 상기 칩 시퀀스를 인코딩하여 획득한 신호와 수신된 상기 신호와의 유클리디안 거리가 최소가 되는 특정 시간 오프셋을 선택하여 상기 칩 시퀀스의 시간 동기로 획득하는 것을 특징으로 하는 검출 장치.The method of claim 6,
The offset determination unit,
A signal obtained by encoding the data bits output for each time offset and the chip sequence, and a specific time offset at which the Euclidean distance between the received signal is minimum is selected and obtained through time synchronization of the chip sequence. A detection device, characterized in that.
상기 데이터 비트와 상기 칩 시퀀스에 대한 각각의 LLR(Log likelihood Ratio) 초기값을 설정하는 초기화 단계;
적어도 하나 이상의 상기 데이터 비트와 적어도 하나 이상의 상기 칩 시퀀스에 대해서 LLR 값을 계산하고 사전 확률 값을 갱신하되,
미리 설정된 종료 조건을 만족할 때까지, 상기 LLR 값 계산 및 상기 사전 확률 값 갱신을 반복하는 반복 갱신 단계;
상기 미리 설정된 종료 조건을 만족하는 최종 LLR 값에 기초하여, 상기 데이터 비트, 상기 칩 시퀀스 및 시간동기 정보 중 적어도 하나를 출력하는 출력 단계;를 포함하는 것을 특징으로 하는 검출 방법.A receiving step of receiving a communication signal in which each data bit is transmitted by direct sequence spreading by a sequence of N chips;
An initialization step of setting an initial value of each LLR (Log Likelihood Ratio) for the data bit and the chip sequence;
Computing an LLR value for at least one of the data bits and at least one of the chip sequences and updating a prior probability value,
An iterative update step of repeating the calculation of the LLR value and updating the prior probability value until a preset termination condition is satisfied;
And an output step of outputting at least one of the data bit, the chip sequence, and time synchronization information based on a final LLR value that satisfies the preset termination condition.
상기 초기화 단계는,
상기 데이터 비트와 상기 칩 시퀀스 중에서 특정 비트에 해당하는 상기 LLR 초기값의 절대값 크기를 다른 비트들의 절대값 크기보다 크게 설정하는 것을 특징으로 하는 검출 방법.The method of claim 11,
The initialization step,
And setting an absolute value of the initial LLR value corresponding to a specific bit of the data bit and the chip sequence to be larger than the absolute value of other bits.
상기 반복 갱신 단계는,
상기 데이터 비트와 상기 칩 시퀀스 중에서 갱신 순서를 선택하여 상기 LLR 값 계산 및 상기 사전 확률 값 산출을 순서대로 갱신하는 것을 특징으로 하는 검출 방법.The method of claim 11,
The iterative update step,
And sequentially updating the calculation of the LLR value and the calculation of the prior probability value by selecting an update order from among the data bits and the chip sequence.
상기 종료 조건은,
상기 반복 갱신 단계의 반복 횟수가 미리 설정된 횟수만큼 반복된 경우 또는 상기 LLR 값의 변화량이 특정 값 이하에 해당하는 경우인 것을 특징으로 하는 검출 방법.The method of claim 11,
The termination condition is,
The detection method, characterized in that when the number of repetitions of the repetitive update step is repeated a predetermined number of times or when the amount of change in the LLR value falls below a specific value.
상기 칩 시퀀스의 시간 동기 정보가 없는 경우,
각 시간 오프셋에 대한 일정 메트릭을 계산하고, 상기 메트릭에 근거하여 상기 칩 시퀀스의 시간 동기를 획득하는 오프셋 결정 단계를 더 포함하는 것을 특징으로 하는 검출 방법.The method of claim 11,
If there is no time synchronization information of the chip sequence,
And calculating a predetermined metric for each time offset, and determining an offset for obtaining time synchronization of the chip sequence based on the metric.
상기 오프셋 결정 단계는,
출력된 상기 데이터 비트와 상기 칩 시퀀스로부터 재생성한 신호와 수신된 상기 신호와의 차이 또는 상관 값이 최소값 또는 최대값이 되는 특정 시간 오프셋을 선택하여 상기 칩 시퀀스의 시간 동기로 획득하는 것을 특징으로 하는 검출 방법.
The method of claim 15,
The offset determining step,
A specific time offset at which the difference or correlation value between the output data bit and the signal regenerated from the chip sequence and the received signal becomes a minimum value or a maximum value is selected and acquired through time synchronization of the chip sequence. Detection method.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/KR2020/015302 WO2021091217A1 (en) | 2019-11-04 | 2020-11-04 | Detection method and apparatus |
KR1020220031705A KR102504863B1 (en) | 2019-11-04 | 2022-03-14 | Method and apparatus for detecting |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20190139403 | 2019-11-04 | ||
KR1020190139403 | 2019-11-04 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220031705A Division KR102504863B1 (en) | 2019-11-04 | 2022-03-14 | Method and apparatus for detecting |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210053799A true KR20210053799A (en) | 2021-05-12 |
KR102375963B1 KR102375963B1 (en) | 2022-03-18 |
Family
ID=75918922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200145189A KR102375963B1 (en) | 2019-11-04 | 2020-11-03 | Method and apparatus for detecting |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102375963B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070052355A (en) * | 2004-09-17 | 2007-05-21 | 노키아 코포레이션 | Iterative and turbo-based method and apparatus for equalization of spread-spectrum downlink channels |
KR20120049394A (en) * | 2009-09-02 | 2012-05-16 | 콸콤 인코포레이티드 | Iterative decoding architecture with harq combining and soft decision directed channel estimation |
KR101503466B1 (en) * | 2013-11-07 | 2015-03-19 | 목포대학교산학협력단 | Performance analysis method of sequential estimation schemes for fast acquisition of direct sequence spread spectrum systems |
KR20190075792A (en) * | 2017-12-21 | 2019-07-01 | 삼성전자주식회사 | Modem Chip and receiver performing HARQ processing |
-
2020
- 2020-11-03 KR KR1020200145189A patent/KR102375963B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070052355A (en) * | 2004-09-17 | 2007-05-21 | 노키아 코포레이션 | Iterative and turbo-based method and apparatus for equalization of spread-spectrum downlink channels |
KR20120049394A (en) * | 2009-09-02 | 2012-05-16 | 콸콤 인코포레이티드 | Iterative decoding architecture with harq combining and soft decision directed channel estimation |
KR101503466B1 (en) * | 2013-11-07 | 2015-03-19 | 목포대학교산학협력단 | Performance analysis method of sequential estimation schemes for fast acquisition of direct sequence spread spectrum systems |
KR20190075792A (en) * | 2017-12-21 | 2019-07-01 | 삼성전자주식회사 | Modem Chip and receiver performing HARQ processing |
Also Published As
Publication number | Publication date |
---|---|
KR102375963B1 (en) | 2022-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102651229B (en) | Semiconductor device and data processing method | |
RU2004113955A (en) | METHOD FOR TRANSMITTING AND RECEIVING INFORMATION FOR DETECTING AN ERROR IN A COMMUNICATION SYSTEM | |
CN113300993B (en) | Transmission method for bit field superposition pseudo-random sequence and sparse cascade coding | |
CN1126285C (en) | Detection of mutually orthogonal codewords with intersymbol interference and imperfect timing | |
KR102504863B1 (en) | Method and apparatus for detecting | |
CN102752098A (en) | Error code measuring method based on pseudo-random code sequence synchronization for communication system | |
JP6061773B2 (en) | Signal processing apparatus, signal processing method, and signal processing program | |
CN107959650B (en) | Blind frame synchronization method for low-bit-rate BCH (broadcast channel) code | |
KR102375963B1 (en) | Method and apparatus for detecting | |
US20120124455A1 (en) | Coding apparatus, coding method, decoding apparatus, decoding method, program and transmission system | |
US20050090202A1 (en) | Method for generating a preamble sequence group | |
US7636383B1 (en) | Signal acquisition with efficient doppler search | |
US8649469B2 (en) | Signal reception | |
RU2427075C2 (en) | Asynchronous-cepstrum method of extracting encoded information sent to user using ultra-wideband pulses | |
RU175190U1 (en) | DEVICE FOR ASSESSING THE PROBABILITY OF ERROR BY BIT FOR SIGNALS WITH SIXTEEN POSITION PHASE MODULATION BY TWO POSITION SIGNALS | |
CN107925636B (en) | Apparatus and method for maximum likelihood symbol detection in a communication system | |
RU155554U1 (en) | DEVICE FOR EVALUATING THE PROBABILITY OF ERROR BIT FOR SIGNALS WITH EIGHT-POSITION PHASE MODULATION ON TWO-POSITION SIGNALS | |
JP7435475B2 (en) | Receiving device and method, and transmitting device and method | |
RU2642803C1 (en) | Method of increasing reliability of digital message transfer | |
CN102664707A (en) | Method for determining logarithm likelihood ratio, Turbo encoding method and device thereof | |
RU2646867C1 (en) | Method for transmission and reception of digital information in general | |
CN105323055A (en) | Sequence detection method and device | |
RU2542900C2 (en) | Method of establishing synchronisation of pseudorandom sequences | |
US20060256842A1 (en) | Reception device and radio communication system using the same | |
De Marziani et al. | Inter-symbol interference reduction on macro-sequences generated from complementary set of sequences |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |