KR20210040588A - Organic light emtting display device - Google Patents

Organic light emtting display device Download PDF

Info

Publication number
KR20210040588A
KR20210040588A KR1020190123001A KR20190123001A KR20210040588A KR 20210040588 A KR20210040588 A KR 20210040588A KR 1020190123001 A KR1020190123001 A KR 1020190123001A KR 20190123001 A KR20190123001 A KR 20190123001A KR 20210040588 A KR20210040588 A KR 20210040588A
Authority
KR
South Korea
Prior art keywords
signal
sensing
static electricity
data
circuit
Prior art date
Application number
KR1020190123001A
Other languages
Korean (ko)
Other versions
KR102623163B1 (en
Inventor
김상용
홍무경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190123001A priority Critical patent/KR102623163B1/en
Publication of KR20210040588A publication Critical patent/KR20210040588A/en
Application granted granted Critical
Publication of KR102623163B1 publication Critical patent/KR102623163B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

Provided, in the embodiments of the present invention, are a display device comprising a display panel including a static electricity detection circuit for outputting a static electricity signal corresponding to static electricity, a protection circuit that receives the static electricity signal from the static electricity detection circuit and outputs a protection signal, and a timing controller that receives the first sensing data from the display panel, performs an update operation to update the second sensing data, and stops the update operation when the protection signal is transmitted from the protection circuit; and a driving method thereof. Therefore, the present invention is capable of preventing degradation in image quality.

Description

표시장치 및 그의 구동방법{ORGANIC LIGHT EMTTING DISPLAY DEVICE}Display device and its driving method {ORGANIC LIGHT EMTTING DISPLAY DEVICE}

본 발명의 실시예들은 표시장치 및 그의 구동방법에 관한 것이다.Embodiments of the present invention relate to a display device and a driving method thereof.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치로는 액정표시장치(LCD: Liquid Crystal Display), 발광 표시장치(LED: Light Emitting Display), 및 퀀텀닷발광표시장치(QLED: Quantum dot Light Emitting Display) 등 여러 가지 표시장치가 활용 되고 있다.As the information society develops, demands for display devices for displaying images are increasing in various forms. As a display device, various display devices such as a liquid crystal display (LCD), a light emitting display (LED), and a quantum dot light emitting display (QLED) are used. .

표시장치들 중 자발광소자인 발광다이오드를 채용한 표시장치는 스스로 발광하는 발광다이오드때문에 응답속도, 시야각, 색재현성 등이 매우 우수하게 될 수 있다. 또한, 표시장치의 두께가 얇게 구현될 수 있는 장점이 있다.Among the display devices, a display device employing a light-emitting diode, which is a self-luminous element, can be very excellent in response speed, viewing angle, and color reproducibility because of the light-emitting diodes that emit light by themselves. In addition, there is an advantage in that the thickness of the display device can be implemented to be thin.

이러한 표시장치의 복수의 화소들은 각각 발광다이오드에 구동전류를 공급하는 구동트랜지스터를 포함하는데, 구동전류의 크기는 각 화소들에 포함되어 있는 구동트랜지스터의 문턱전압, 이동도를 포함하는 화소의 특성은 편차가 발생할 수 있다. 이러한 편차로 인해 표시장치는 화질저하가 발생할 수 있다. 또한, 발광다이오드는 사용에 따른 열화로 인해 휘도가 낮아지는 문제가 있다. 따라서, 표시장치는 영상을 표시할 때 화소의 특성 편차 및/또는 열화를 센싱한 센싱신호를 이용하도록 함으로써 화질이 저하되는 것이 방지될 수 있다. A plurality of pixels of such a display device each include a driving transistor that supplies a driving current to the light emitting diode, and the magnitude of the driving current is the threshold voltage of the driving transistor included in each of the pixels, and the characteristics of the pixel including the mobility are Deviation may occur. Due to this variation, the display device may deteriorate in image quality. In addition, there is a problem that the luminance of the light emitting diode decreases due to deterioration due to use. Accordingly, when the display device displays an image, the image quality may be prevented from deteriorating by using a sensing signal that senses a characteristic variation and/or deterioration of a pixel.

또한, 표시장치는 정전기로 인해 손상될 우려가 있고, 발생된 정전기는 센싱신호의 노이즈가 될 수 있다. 따라서, 표시장치는 정전기로 인해 손상되는 것을 방지할 수 있어야 한다. 또한, 센싱신호에 노이즈가 포함되게 되면, 센싱신호를 이용하더라도 표시장치는 화질이 저하되는 문제가 발생할 수 있기 때문에 정전기로 인한 노이즈가 영상신호에 반영되지 않게 할 필요가 있다. In addition, the display device may be damaged due to static electricity, and the generated static electricity may become noise of a sensing signal. Therefore, the display device must be able to prevent damage due to static electricity. In addition, when noise is included in the sensing signal, the display device may have a problem of deteriorating image quality even when the sensing signal is used, so it is necessary to prevent noise due to static electricity from being reflected in the image signal.

본 발명의 실시예들은 화질저하를 방지할 수 있는 표시장치 및 그의 구동방법을 제공하는 것이다.Embodiments of the present invention are to provide a display device capable of preventing deterioration of image quality and a driving method thereof.

본 발명의 실시예들은 정전기로 인한 손상을 방지할 수 있는 표시장치 및 그의 구동방법을 제공하는 것이다.Embodiments of the present invention provide a display device capable of preventing damage due to static electricity and a driving method thereof.

일 측면에서, 본 발명의 실시예들은, 정전기에 대응하는 정전기 신호를 출력하는 정전기 감지회로를 포함하는 디스플레이 패널, 정전기 감지회로로부터 상기 정전기 신호를 전달받아 보호신호를 출력하는 보호회로 및 디스플레이 패널로부터 제1센싱데이터를 전달받아 제2센싱데이터를 업데이트하는 업데이트 동작을 수행하며, 보호회로로부터 보호신호가 전달되면 업데이트동작이 정지되는 타이밍 컨트롤러를 포함하는 표시장치를 제공할 수 있다. In one aspect, embodiments of the present invention include a display panel including a static electricity sensing circuit that outputs a static electricity signal corresponding to static electricity, a protection circuit that receives the static electricity signal from the static electricity detection circuit and outputs a protection signal from the display panel. It is possible to provide a display device including a timing controller that receives the first sensing data and performs an update operation of updating the second sensing data, and stops the update operation when a protection signal is transmitted from the protection circuit.

다른 일측면에서, 본 발명의 실시예들은 정전기감지회로가 배치되어 있는 디스플레이 패널을 포함하고, 정전기감지회로에서 감지된 정전기에 대응하여 영상신호를 보정하는 발광표시장치의 구동방법에 있어서, 영상신호를 이용하여 데이터신호를 생성하여 상기 디스플레이 패널에서 영상을 표시하는 단계, 디스플레이 패널로부터 센싱신호를 전달받아 제1센싱데이터를 생성하는 단계, 정전기 감지회로에서 정전기신호를 생성하는 단계 및 정전기 신호에 의해 기설정된 시간 동안 제1센싱데이터를 이용한 제2센싱데이터의 업데이트를 정지하는 단계를 포함하는 표시장치의 구동방법을 제공할 수 있다.In another aspect, embodiments of the present invention include a display panel in which a static electricity sensing circuit is disposed, and in a method of driving a light emitting display device for correcting an image signal in response to static electricity detected by the static electricity sensing circuit, the image signal Generating a data signal by using and displaying an image on the display panel, receiving a sensing signal from the display panel and generating first sensing data, generating an electrostatic signal in an electrostatic sensing circuit, and by using the electrostatic signal It is possible to provide a method of driving a display device including stopping the update of the second sensing data using the first sensing data for a preset time.

본 발명의 실시예들에 의하면, 화질저하를 방지할 수 있는 표시장치 및 그의 구동방법를 제공할 수 있다.According to embodiments of the present invention, it is possible to provide a display device capable of preventing deterioration of image quality and a driving method thereof.

본 발명의 실시예들에 의하면, 정전기로 인한 손상을 방지할 수 있는 표시장치 및 그의 구동방법을 제공할 수 있다.According to embodiments of the present invention, a display device capable of preventing damage due to static electricity and a driving method thereof can be provided.

도 1은 본 발명의 실시예들에 따른 표시장치를 나타내는 구조도이다.
도 2는 본 발명의 실시예들에 따른 화소와, 화소에 연결된 아날로그 디지털 컨버터를 나타내는 회로도이다.
도 3은 본 발명의 실시예들에 따른 표시장치에서 화소의 동작을 나타내는 타이밍도이다.
도 4는 본 발명에 따른 표시장치에서 디스플레이 패널 및 타이밍 컨트롤러가 보호회로와 연결되어 있는 관계를 나타내는 개념도이다.
도 5는 본 발명에 따른 표시장치에 채용된 데이터 드라이버의 일 실시예를 나타내는 구조도이다.
도 6은 본 발명에 따른 표시장치에서 디스플레이 패널과 보호회로와 타이밍컨트롤러의 연결관계를 나타내는 개념도이다.
도 7은 본 발명의 실시예에 따른 표시장치의 동작을 나타내는 타이밍도이다.
도 8 내지 도 10은 본 발명에 따른 표시장치에서 제1배선 및 제2배선의 배치를 나타내는 단면도이다.
도 11은 본 발명의 실시예들에 따른 표시장치의 구동방법을 나타내는 순서도이다.
1 is a structural diagram illustrating a display device according to example embodiments.
2 is a circuit diagram illustrating a pixel and an analog-to-digital converter connected to the pixel according to example embodiments.
3 is a timing diagram illustrating an operation of a pixel in a display device according to example embodiments.
4 is a conceptual diagram illustrating a relationship in which a display panel and a timing controller are connected to a protection circuit in a display device according to the present invention.
5 is a structural diagram showing an embodiment of a data driver employed in a display device according to the present invention.
6 is a conceptual diagram illustrating a connection relationship between a display panel, a protection circuit, and a timing controller in a display device according to the present invention.
7 is a timing diagram illustrating an operation of a display device according to an exemplary embodiment of the present invention.
8 to 10 are cross-sectional views illustrating arrangements of first and second wirings in the display device according to the present invention.
11 is a flowchart illustrating a method of driving a display device according to example embodiments.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to elements of each drawing, the same elements may have the same numerals as possible even if they are indicated on different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known configuration or function may obscure the subject matter of the present invention, the detailed description may be omitted. When "include", "have", "consists of" and the like mentioned in the present specification are used, other parts may be added unless "only" is used. In the case of expressing the constituent elements in the singular, the case including the plural may be included unless there is a specific explicit description.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. In addition, in describing the constituent elements of the present invention, terms such as first, second, A, B, (a) and (b) may be used. These terms are only for distinguishing the component from other components, and the nature, order, order, or number of the component is not limited by the term.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다. In the description of the positional relationship of components, when two or more components are described as being "connected", "coupled" or "connected", the two or more components are directly "connected", "coupled" or "connected" "It may be, but it should be understood that two or more components and other components may be further "interposed" to be "connected", "coupled" or "connected". Here, the other constituent elements may be included in one or more of two or more constituent elements “connected”, “coupled” or “connected” to each other.

구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the description of the temporal flow relationship related to the components, the operation method or the manufacturing method, for example, the temporal precedence relationship such as "after", "after", "after", "before", etc. Alternatively, a case where a flow forward and backward relationship is described may also include a case that is not continuous unless “directly” or “directly” is used.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.On the other hand, when a numerical value for a component or its corresponding information (e.g., level, etc.) is mentioned, the numerical value or its corresponding information is related to various factors (e.g., process factors, internal or external impacts, etc.) It can be interpreted as including an error range that can be caused by noise, etc.).

도 1은 본 발명의 실시예들에 따른 표시장치를 나타내는 구조도이다.1 is a structural diagram illustrating a display device according to example embodiments.

도 1을 참조하면, 표시장치(100)는 디스플레이 패널(110), 게이트 드라이버(120), 데이터 드라이버(130) 및 타이밍 컨트롤러(140)를 포함할 수 있다. Referring to FIG. 1, the display device 100 may include a display panel 110, a gate driver 120, a data driver 130, and a timing controller 140.

디스플레이 패널(110)은 복수의 게이트라인(GL1 내지 GLn)과 복수의 데이터라인(DL1 내지 DL)이 배치되고, 게이트 라인과 데이터라인에 연결되는 복수의 화소(101)를 포함할 수 있다. 복수의 화소(101)는 각각 발광다이오드와 발광다이오드에 공급되는 구동전류를 생성하는 화소회로를 포함할 수 있다. 각 화소(101)는 게이트라인을 통해 전달되는 게이트신호에 대응하여 데이터라인을 통해 전달되는 데이터신호를 전달받을 수 있다. 그리고, 각 화소(101)는 데이터신호의 전압레벨에 대응하여 구동전류를 생성하여 다이오드에 공급할 수 있다. The display panel 110 includes a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DL, and may include a plurality of pixels 101 connected to the gate line and the data line. Each of the plurality of pixels 101 may include a light emitting diode and a pixel circuit that generates a driving current supplied to the light emitting diode. Each pixel 101 may receive a data signal transmitted through a data line in response to a gate signal transmitted through the gate line. In addition, each pixel 101 may generate a driving current corresponding to the voltage level of the data signal and supply it to the diode.

또한, 디스플레이 패널(110)은 복수의 화소(101)에 전원을 공급하는 복수의 전원라인을 포함할 수 있다. 하지만, 디스플레이 패널(110)에 배치되는 배선들은 이에 한정되는 것은 아니다. In addition, the display panel 110 may include a plurality of power lines supplying power to the plurality of pixels 101. However, wirings disposed on the display panel 110 are not limited thereto.

게이트 드라이버(120)는 복수의 게이트라인(GL1 내지 GLn)에 게이트 신호를 순차적으로 전달할 수 있다. 게이트 드라이버(120)는 하나 이상의 게이트 드라이버 집적 회로(GDIC, Gate Driver Integrated Circuit)를 포함할 수 있으며, 구동 방식에 따라 표시패널(100)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또한, 게이트 드라이버(120)는 디스플레이 패널(110)에 배치되는 GIO(Gate in panel) 타입으로 배치될 수 있고, 디스플레이 패널(110)에 화소회로를 생성할 때 같이 생성될 수 있다. The gate driver 120 may sequentially transmit gate signals to the plurality of gate lines GL1 to GLn. The gate driver 120 may include one or more gate driver integrated circuits (GDIC), and may be located on only one side or both sides of the display panel 100 according to a driving method. . Also, the gate driver 120 may be disposed in a GIO (Gate in Panel) type disposed on the display panel 110, and may be generated at the same time when a pixel circuit is generated on the display panel 110.

데이터 드라이버(130)는 복수의 데이터라인(DL1 내지 DL)과 연결될 수 있고 데이터신호를 복수의 데이터라인(DL1 내지 DL)에 공급할 수 있다. 데이터 드라이버(130)는 복수의 집적회로를 포함할 수 있다. 데이터 드라이버(130)에 포함된 복수의 집적회로 각각을 소스 드라이버라고 칭할 수 있다. 소스 드라이버는 디스플레이 패널(110)의 해상도 및/또는 크기에 대응하여 그 수가 결정될 수 있다. The data driver 130 may be connected to the plurality of data lines DL1 to DL and may supply a data signal to the plurality of data lines DL1 to DL. The data driver 130 may include a plurality of integrated circuits. Each of the plurality of integrated circuits included in the data driver 130 may be referred to as a source driver. The number of source drivers may be determined according to the resolution and/or size of the display panel 110.

타이밍 컨트롤러(140)는 영상신호를 공급받아 보정하여 출력할 수 있다. 타이밍 컨트롤러(140)에서 출력되는 영상신호는 데이터 드라이버(130)에 공급될 수 있다. 또한, 타이밍 컨트롤러(140)는 게이트 드라이버(120)와 데이터 드라이버(130)를 제어할 수 있다. The timing controller 140 may receive an image signal, correct it, and output it. The image signal output from the timing controller 140 may be supplied to the data driver 130. In addition, the timing controller 140 may control the gate driver 120 and the data driver 130.

도 2는 본 발명의 실시예들에 따른 화소와, 화소에 연결된 아날로그 디지털 컨버터를 나타내는 회로도이다. 2 is a circuit diagram illustrating a pixel and an analog-to-digital converter connected to the pixel according to example embodiments.

도 2를 참조하면, 화소(101)는 데이터신호의 전압레벨(Vdata)에 대응하여 구동전류를 공급하는 제1트랜지스터(M1), 게이트신호에 대응하여 데이터신호를 제1트랜지스터(M1)로 공급하는 제2트랜지스터(M2), 센싱제어신호에 대응하여 센싱라인(SL)으로 센싱신호를 전달하는 제3트랜지스터(M3), 데이터신호의 전압레벨을 유지하는 스토리지 캐패시터(Cst) 및 구동전류에 대응하여 발광하는 다이오드(LED)를 포함할 수 있다. Referring to FIG. 2, a pixel 101 supplies a first transistor M1 to supply a driving current in response to a voltage level (Vdata) of a data signal, and a data signal to a first transistor M1 in response to a gate signal. A second transistor (M2) that transmits a sensing control signal, a third transistor (M3) that transmits a sensing signal to the sensing line (SL) in response to a sensing control signal, a storage capacitor (Cst) that maintains the voltage level of the data signal, and a driving current. Thus, it may include a light-emitting diode (LED).

제1트랜지스터(M1)는 제1전극이 제1전원(EVDD)을 전달하는 전원라인(VL1)에 연결되고 제2전극이 제1노드(N1)에 연결될 수 있다. 또한, 게이트전극이 제2노드(N2)에 연결될 수 있다. 제1트랜지스터(M1)는 제2노드(N2)에 전달되는 데이터 신호의 전압레벨(Vdata)에 대응하여 구동전류를 제1전극에서 제2전극 방향으로 흐르도록 할 수 있다. 구동전류는 하기의 수학식 1에 대응할 수 있다. The first transistor M1 may be connected to the power line VL1 through which the first electrode transmits the first power EVDD, and the second electrode may be connected to the first node N1. Also, the gate electrode may be connected to the second node N2. The first transistor M1 may allow a driving current to flow from the first electrode to the second electrode in response to the voltage level Vdata of the data signal transmitted to the second node N2. The driving current may correspond to Equation 1 below.

Figure pat00001
Figure pat00001

여기서, Id는 구동전류의 전류량을 의미하고, Vgs는 제1트랜지스터(M1)의 게이트전극과 소스전극간의 전압차를 의미하고, vth는 제1트랜지스터(M1)의 문턱전압을 의미한다. 또한, k는 전자 이동도를 의미한다. Here, Id means the current amount of the driving current, Vgs means the voltage difference between the gate electrode and the source electrode of the first transistor M1, and vth means the threshold voltage of the first transistor M1. In addition, k means electron mobility.

제2트랜지스터(M2)는 제1전극이 데이터라인(DL)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 또한, 게이트전극이 게이트라인(GL)에 연결될 수 있다. 제2트랜지스터(M2)는 게이트신호가 게이트라인(GL)을 통해 게이트전극에 전달할 수 있어 데이터라인(DL)에 전달되는 데이터신호는 게이트신호에 대응하여 제2노드(N2)로 전달되게 할 수 있다. In the second transistor M2, a first electrode may be connected to the data line DL and a second electrode may be connected to the second node N2. Also, the gate electrode may be connected to the gate line GL. Since the second transistor M2 can transmit the gate signal to the gate electrode through the gate line GL, the data signal transmitted to the data line DL can be transmitted to the second node N2 in response to the gate signal. have.

제3트랜지스터(M3)는 제1전극이 제1노드(N1)에 연결되고 제2전극이 센싱라인(SL)에 연결될 수 있다. 또한, 게이트전극이 센싱제어신호라인(SENSE)에 연결될 수 있다. 제3트랜지스터(M3)는 센싱제어신호라인(SENSE)을 통해 전달되는 센싱제어신호에 대응하여 제1노드(N1)에 초기화전압(VpreR, VpreS)을 전달할 수 있다. 또한, 제1노드(N1)의 전압을 센싱라인(SL)으로 전달할 수 있다. In the third transistor M3, a first electrode may be connected to the first node N1 and a second electrode may be connected to the sensing line SL. In addition, the gate electrode may be connected to the sensing control signal line SENSE. The third transistor M3 may transmit the initialization voltages VpreR and VpreS to the first node N1 in response to the sensing control signal transmitted through the sensing control signal line SENSE. In addition, the voltage of the first node N1 may be transmitted to the sensing line SL.

스토리지 캐패시터(Cst)는 제1전극이 제1노드(N1)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 스토리지 캐패시터(Cst)는 제1노드(N1)와 제2노드(N2)간의 전압을 유지할 수 있다. 이로 인해, 스토리지 캐패시터(Cst)는 제2노드(N2)에 전달된 데이터신호의 전압레벨(Vdata)을 유지할 수 있다. In the storage capacitor Cst, a first electrode may be connected to the first node N1 and a second electrode may be connected to the second node N2. The storage capacitor Cst may maintain a voltage between the first node N1 and the second node N2. Accordingly, the storage capacitor Cst can maintain the voltage level Vdata of the data signal transmitted to the second node N2.

다이오드(LED)는 애노드전극이 제1노드(N1)에 연결되고 캐소드전극이 제2전원(EVSS)이 전달될 수 있다. 따라서, 애노드전극에서 캐소드전극 방향으로 구동전류가 흐를 수 있다. In the diode LED, an anode electrode may be connected to the first node N1 and a second power source EVSS may be transmitted to the cathode electrode. Accordingly, a driving current may flow from the anode electrode to the cathode electrode.

또한, 센싱라인(SL)에는 아날로그디지털컨버터(130a)가 연결될 수 있다. 센싱라인(SL)과 아날로그디지털컨버터(130a) 사이에 샘플링스위치(SAM)가 연결되고 샘플링스위치(SAM)가 턴온되면, 센싱라인(SL)에 충전된 전압이 아날로그디지털컨버터(130a)로 전달될 수 있다. 센싱라인(SL)에 충전된 전압은 센싱신호가 될 수 있다. 센싱신호는 아날로그디지털컨버터(130a)에 의해 디지털신호로 변환되어 제1센싱데이터로 출력될 수 있다. In addition, an analog digital converter 130a may be connected to the sensing line SL. When the sampling switch (SAM) is connected between the sensing line (SL) and the analog digital converter (130a) and the sampling switch (SAM) is turned on, the voltage charged in the sensing line (SL) is transferred to the analog digital converter (130a). I can. The voltage charged in the sensing line SL may be a sensing signal. The sensing signal may be converted into a digital signal by the analog digital converter 130a and output as first sensing data.

샘플링스위치(SAM)는 제3트랜지스터(M3)가 턴온된 기간 내에서 턴온될 수 있다. 제3트랜지스터(M3)가 턴온되면 제1노드(N1)의 전압이 센싱라인(SL)에 충전될 수 있다. 그리고, 샘플링스위치(SAM)가 턴온되면 센싱라인(SL)에 충전된 전압이 아날로그디지털컨버터(130a)에 전달될 수 있다. The sampling switch SAM may be turned on within a period in which the third transistor M3 is turned on. When the third transistor M3 is turned on, the voltage of the first node N1 may be charged in the sensing line SL. In addition, when the sampling switch SAM is turned on, a voltage charged in the sensing line SL may be transmitted to the analog digital converter 130a.

센싱라인(SL)에는 제1초기화스위치(RPRE)가 연결되고, 제1초기화스위치(RPRE)의 동작에 대응하여 제1초기화전압(VpreR)이 센싱라인(SL)에 선택적으로 전달될 수 있다. 제1초기화스위치(RPRE)에 의해 제1초기화전압(VpreR)이 센싱라인(SL)에 전달되면 센싱라인(SL)이 초기화될 수 있다. 제1초기화스위치(RPRE)가 턴온된 기간에서 제3트랜지스터(M3) 역시 턴온될 수 있다. 또한, 센싱라인(SL)에는 제2초기화스위치(SPRE)가 연결되고, 제2초기화스위치(SPRE)는 제2초기화전압(VpreS)이 센싱라인(SL)에 선택적으로 전달되게 할 수 있다. A first initialization switch RPRE is connected to the sensing line SL, and a first initialization voltage VpreR may be selectively transmitted to the sensing line SL in response to an operation of the first initialization switch RPRE. When the first initialization voltage VpreR is transmitted to the sensing line SL by the first initialization switch RPRE, the sensing line SL may be initialized. During the period in which the first initialization switch RPRE is turned on, the third transistor M3 may also be turned on. In addition, the second initialization switch SPRE is connected to the sensing line SL, and the second initialization switch SPRE may selectively transmit the second initialization voltage VpreS to the sensing line SL.

아날로그디지털컨버터(130a)는 센싱라인(SL)에 연결될 수 있다. 아날로그디지털컨버터(130a)는 샘플링스위치(SAM)가 턴온되면 센싱라인(SL)으로부터 센싱라인(SL)에 충전된 전압에 대응하는 센싱신호를 전달받을 수 있다. 아날로그디지털컨버터(130a)는 전달된 센싱신호를 변환하여 제1센싱데이터를 출력하고 타이밍 컨트롤러(140)로 전달할 수 있다. 타이밍 컨트롤러(140)로 전달된 제1센싱데이터는 타이밍 컨트롤러(140)에서 기저장하고 있는 제2센싱데이터를 업데이트하는데 사용될 수 있다. The analog digital converter 130a may be connected to the sensing line SL. When the sampling switch SAM is turned on, the analog digital converter 130a may receive a sensing signal corresponding to the voltage charged in the sensing line SL from the sensing line SL. The analog digital converter 130a may convert the transmitted sensing signal to output the first sensing data and transmit it to the timing controller 140. The first sensing data transmitted to the timing controller 140 may be used to update the second sensing data previously stored in the timing controller 140.

도 3은 본 발명의 실시예들에 따른 표시장치에서 화소의 동작을 나타내는 타이밍도이다. 3 is a timing diagram illustrating an operation of a pixel in a display device according to example embodiments.

도 3을 참조하면, 표시장치(100)는 화소구동기간(Td)과 센싱기간(Ts)으로 구분되어 동작될 수 있다. 화소구동기간(Td)은 디스플레이 패널(110)에 배치되어 있는 복수의 화소(101)에 구동전류가 흐르는 기간이고, 센싱기간(Ts)은 화소(101)의 특성 편차 및/또는 열화를 센싱하는 기간이다. 화소구동기간(Td)과 센싱기간(Ts)은 교번적으로 나타날 수 있다. 하지만, 이에 한정되는 것은 아니다.Referring to FIG. 3, the display device 100 may be operated by being divided into a pixel driving period Td and a sensing period Ts. The pixel driving period Td is a period in which a driving current flows through the plurality of pixels 101 disposed on the display panel 110, and the sensing period Ts is used to sense a characteristic variation and/or deterioration of the pixel 101. It's a period. The pixel driving period Td and the sensing period Ts may appear alternately. However, it is not limited thereto.

화소구동기간(Td)은 화소(101)에서 구동전류를 생성할 수 있다. 또한, 화소(101)에서 생성된 구동전류는 발광다이오드(LED)로 전달되어 빛을 발광함으로써 계조를 표현할 수 있다.The pixel driving period Td may generate a driving current in the pixel 101. Further, the driving current generated by the pixel 101 is transmitted to a light emitting diode (LED) to emit light, thereby expressing a gray level.

화소구동기간(Td)에서 게이트신호(gs)는 게이트라인(GL)으로 전달되어 제2트랜지스터(M2)가 턴온될 수 있다. 또한, 제2트랜지스터(M2)가 턴온되면 데이터라인(DL)으로 전달되는 데이터신호가 제1노드(N1)으로 전달될 수 있다. 제1노드(N1)의 전압레벨은 데이터신호의 전압레벨에 대응될 수 있다. 또한, 센싱제어신호(Ssen)가 센싱제어신호라인(SENSE)으로 전달되어 제3트랜지스터(M3)가 턴온될 수 있다. In the pixel driving period Td, the gate signal gs is transmitted to the gate line GL so that the second transistor M2 may be turned on. Also, when the second transistor M2 is turned on, a data signal transmitted to the data line DL may be transmitted to the first node N1. The voltage level of the first node N1 may correspond to the voltage level of the data signal. In addition, the sensing control signal Ssen is transmitted to the sensing control signal line SENSE so that the third transistor M3 may be turned on.

제2트랜지스터(M2)가 턴온되면, 데이터라인(DL)을 통해 제2노드(N2)에 데이터신호가 전달될 수 있다. 제3트랜지스터(M3)가 턴온되면, 제1노드(N1)와 센싱라인(SL)이 연결될 수 있다. 또한, 제3트랜지스터(M3)가 턴온된 상태에서 제1초기화스위치(RPRE)가 턴온되면, 센싱라인(SL)에 제1초기화전압(VpreR)이 전달되어 제1노드(N1)는 제1초기화전압(VpreR)에 의해 초기화될 수 있다. When the second transistor M2 is turned on, a data signal may be transmitted to the second node N2 through the data line DL. When the third transistor M3 is turned on, the first node N1 and the sensing line SL may be connected. In addition, when the first initialization switch RPRE is turned on while the third transistor M3 is turned on, the first initialization voltage VpreR is transmitted to the sensing line SL, so that the first node N1 is first initialized. It can be initialized by the voltage VpreR.

화소구동기간(Td)에서 스토리지 캐패시터(Cst)는 제2노드(N2)에 데이터신호의 전압레벨(Vata)이 유지되게 할 수 있다. 또한, 제2노드(N2)의 전압에 대응하여 제1트랜지스터(M1)는 제1전원(EVDD)에서 제2전원(EVSS) 방향으로 구동전류가 흐르도록 할 수 있다. In the pixel driving period Td, the storage capacitor Cst may maintain the voltage level Vata of the data signal at the second node N2. In addition, in response to the voltage of the second node N2, the first transistor M1 may allow a driving current to flow from the first power source EVDD to the second power source EVSS.

그리고, 센싱기간(Ts)에서 게이트신호(gs)는 게이트라인(GL)으로 전달되어 제2트랜지스터(M2)가 턴온될 수 있다. 또한, 센싱제어신호(Ssen)는 센싱제어신호라인(SENSE)을 통해 전달되어 제3트랜지스터(M3)를 턴온되게 할 수 있다. 그리고, 센싱기간(Ts)에서 제2초기화스위치(SPRE)는 턴온될 수 있다. 제3트랜지스터(M3)와 제2초기화스위치(SPRE)가 턴온되면, 제1노드(N1)에 제2초기화전압(VpreS)가 전달될 수 있다. 제2트랜지스터(M2)와 제3트랜지스터(M3)가 턴온을 유지한 상태에서 제2초기화스위치(SPRE)가 턴오프되면, 제1노드(N1)의 전압이 제1트랜지스터(M1)에서 흐르는 전류에 의해 상승하게 된다.In addition, in the sensing period Ts, the gate signal gs is transmitted to the gate line GL so that the second transistor M2 may be turned on. In addition, the sensing control signal Ssen may be transmitted through the sensing control signal line SENSE to turn on the third transistor M3. In addition, the second initialization switch SPRE may be turned on during the sensing period Ts. When the third transistor M3 and the second initialization switch SPRE are turned on, the second initialization voltage VpreS may be transmitted to the first node N1. When the second initialization switch SPRE is turned off while the second and third transistors M2 and M3 are turned on, the voltage of the first node N1 is the current flowing in the first transistor M1. Will rise by

그리고, 제1노드(N1)의 전압이 상승한 후 소정 시간 경과 후에 센싱라인(SL)에 연결되어 있는 샘플링스위치(SAM)가 턴온될 수 있다. 샘플링스위치(SAM)이 턴온되면, 제1노드(N1)의 전압에 대응하는 센싱신호는 센싱라인(SL)를 통해 아날로그디지털컨버터(130a)로 전달될 수 있다. 아날로그디지털컨버터(130a)는 센싱신호를 제1센싱데이터로 변환할 수 있다. 제1노드(N1)의 전압은 제1트랜지스터(M1)의 문턱전압을 파악하는데 사용될 수 있다. In addition, after a predetermined time elapses after the voltage of the first node N1 increases, the sampling switch SAM connected to the sensing line SL may be turned on. When the sampling switch SAM is turned on, a sensing signal corresponding to the voltage of the first node N1 may be transmitted to the analog digital converter 130a through the sensing line SL. The analog digital converter 130a may convert the sensing signal into first sensing data. The voltage of the first node N1 may be used to determine the threshold voltage of the first transistor M1.

제1초기화스위치(RPRE), 제2초기화스위치(SPRE), 샘플링 스위치(SAM)의 제어는 타이밍 컨트롤러(140)에서 수행될 수 있다. Control of the first initialization switch RPRE, the second initialization switch SPRE, and the sampling switch SAM may be performed by the timing controller 140.

도 4는 본 발명에 따른 표시장치에서 디스플레이 패널 및 타이밍 컨트롤러가 보호회로와 연결되어 있는 관계를 나타내는 개념도이다. 4 is a conceptual diagram illustrating a relationship in which a display panel and a timing controller are connected to a protection circuit in a display device according to the present invention.

도 4를 참조하면, 표시장치(100)는 정전기에 대응하는 정전기 신호를 출력하는 정전기 감지회로(410)를 포함하는 디스플레이 패널(110), 정전기 감지회로(410)로부터 정전기 신호(ES)를 전달받아 보호신호(PS)를 출력하는 보호회로(420) 및 디스플레이 패널(110)로부터 제1센싱데이터를 전달받아 제2센싱데이터를 업데이트하는 업데이트 동작을 수행하며, 보호회로(420)로부터 보호신호(PS)가 전달되면 업데이트동작이 정지되는 타이밍 컨트롤러(140)를 포함할 수 있다.Referring to FIG. 4, the display device 100 transmits an electrostatic signal ES from a display panel 110 including an electrostatic sensing circuit 410 for outputting an electrostatic signal corresponding to static electricity, and the electrostatic sensing circuit 410 The protection circuit 420 receiving and outputting the protection signal PS and the display panel 110 receive the first sensing data and perform an update operation of updating the second sensing data, and the protection signal ( PS) may include a timing controller 140 that stops the update operation when it is delivered.

정전기 감지회로(410)는 디스플레이 패널(110)에 배치되어 디스플레이 패널(110)에 인가되는 정전기를 감지하고 정전기에 대응하는 정전기 신호(ES)를 출력할 수 있다. 정전기 신호(ES)는 정전기의 세기에 대응할 수 있다. 그리고, 정전기 감지회로(410)는 보호회로(420)와 연결되어 정전기 신호(ES)를 보호회로(420)로 전달할 수 있다. The static electricity sensing circuit 410 may be disposed on the display panel 110 to sense static electricity applied to the display panel 110 and output a static electricity signal ES corresponding to the static electricity. The static electricity signal ES may correspond to the strength of static electricity. In addition, the static electricity sensing circuit 410 may be connected to the protection circuit 420 to transmit the static electricity signal ES to the protection circuit 420.

보호회로(420)는 전달받은 정전기 신호(ES)의 세기가 기설정된 크기 이상이면 보호신호(PS)를 출력할 수 있다. 그리고, 보호회로(420)에서 출력되는 보호신호(PS)는 타이밍 컨트롤러(140)로 전달될 수 있다. 보호회로(420)는 리셋신호(RS)를 전달받으면, 보호회로(420)이 리셋되어 보호신호(PS)가 출력되지 않게 될 수 있다. The protection circuit 420 may output the protection signal PS when the strength of the transmitted static electricity signal ES is greater than or equal to a preset level. In addition, the protection signal PS output from the protection circuit 420 may be transmitted to the timing controller 140. When the protection circuit 420 receives the reset signal RS, the protection circuit 420 is reset so that the protection signal PS may not be output.

타이밍 컨트롤러(140)는 보호신호(PS)를 전달받으면, 제2센싱데이터를 업데이트하는 동작이 정지될 수 있다. 또한, 타이밍 컨트롤러(140)는 보호신호(PS)를 전달받은 후 기설정된 시간이 경과하면 리셋신호(RS)를 출력할 수 있다. 타이밍 컨트롤러(140)에서 출력된 리셋신호(RS)에 의해 보호회로(420)는 리셋될 수 있어, 타이밍 컨트롤러(140)에 입력되는 보호신호(PS)는 리셋신호(RS)가 출력되는 시점까지 유지될 수 있다. When the timing controller 140 receives the protection signal PS, an operation of updating the second sensing data may be stopped. In addition, the timing controller 140 may output the reset signal RS when a preset time elapses after receiving the protection signal PS. The protection circuit 420 may be reset by the reset signal RS output from the timing controller 140, so that the protection signal PS input to the timing controller 140 is until the time when the reset signal RS is output. Can be maintained.

타이밍 컨트롤러(140)는 영상신호를 전달받아 보정하여 출력할 수 있다. 타이밍 컨트롤러(140)는 기설정된 제2센싱데이터를 이용하여 영상신호를 보정할 수 있다. 그리고, 타이밍 컨트롤러(140)는 복수의 화소(101)에서 센싱된 센싱신호를 변환한 제1센싱데이터를 이용하여 제2센싱데이터를 업데이트할 수 있다. 제2센싱데이터를 업데이트함으로써, 화소(101)의 특성 편차 및/또는 열화 등에 대응하여 영상신호를 보정할 수 있다. 따라서, 표시장치(100)에서 화질저하가 발생되는 것을 방지할 수 있다. The timing controller 140 may receive an image signal, correct it, and output it. The timing controller 140 may correct the image signal using preset second sensing data. In addition, the timing controller 140 may update the second sensing data by using the first sensing data obtained by converting the sensing signals sensed by the plurality of pixels 101. By updating the second sensing data, the image signal may be corrected in response to a characteristic variation and/or deterioration of the pixel 101. Accordingly, it is possible to prevent image quality deterioration from occurring in the display device 100.

정전기가 발생하게 되면, 센싱신호에 노이즈가 포함될 수 있다. 제1센싱데이터는 센싱신호를 변환한 데이터이기 때문에, 제1센싱데이터에 의해 제2센싱데이터가 업데이트되면, 제2센싱데이터로 수행되는 영상신호의 보정은 정확하게 이루어지지 않게 될 수 있다. 이러한 이유로 영상신호를 보정하더라도 표시장치의 화질이 저하되는 문제가 발생할 수 있다. When static electricity is generated, noise may be included in the sensing signal. Since the first sensing data is data obtained by converting the sensing signal, if the second sensing data is updated by the first sensing data, the correction of the image signal performed by the second sensing data may not be accurately performed. For this reason, even if the image signal is corrected, there may be a problem that the image quality of the display device is deteriorated.

상기의 문제점을 해결하기 위해, 정전기가 발생한 경우, 타이밍 컨트롤러(140)가 제1센싱데이터에 의한 제2센싱데이터를 업데이트하지 않게 된다. 제2센싱데이터가 업데이트되지 않으면, 영상신호에는 정전기가 발생한 시점에서 발생된 센싱신호에 대응하는 제1센싱데이터가 제2센싱데이터의 업데이트에 사용되지 않게 된다. 따라서, 표시장치(100)는 정전기로 인한 화질 저하가 발생하지 않게 될 수 있다. In order to solve the above problem, when static electricity occurs, the timing controller 140 does not update the second sensing data based on the first sensing data. If the second sensing data is not updated, the first sensing data corresponding to the sensing signal generated at the time when static electricity is generated in the image signal is not used for updating the second sensing data. Accordingly, the display device 100 may not be deteriorated in image quality due to static electricity.

도 5는 본 발명에 따른 표시장치에 채용된 데이터 드라이버의 일 실시예를 나타내는 구조도이다. 5 is a structural diagram showing an embodiment of a data driver employed in a display device according to the present invention.

도 5를 참조하면, 데이터 드라이버(130)는 아날로그디지털컨버터(130a)와 디지털 아날로그 컨버터(130b)를 포함할 수 있다. Referring to FIG. 5, the data driver 130 may include an analog-to-digital converter 130a and a digital-to-analog converter 130b.

데이터 드라이버(130)는 타이밍 컨트롤러(140)와 연결되어 신호를 전달받을 수 있다. 또한, 데이터 드라이버(130)의 아날로그디지털컨버터(130a)는 화소(101)로부터 센싱신호를 전달받아 디지털 신호로 변환하여 제1센싱데이터를 출력할 수 있다. The data driver 130 may be connected to the timing controller 140 to receive a signal. Also, the analog digital converter 130a of the data driver 130 may receive a sensing signal from the pixel 101 and convert it into a digital signal to output first sensing data.

데이터 드라이버(130)의 디지털 아날로그 컨버터(130b)는 타이밍 컨트롤러(140)로부터 전달받은 영상신호를 아날로그 신호로 변환하여 데이터신호를 출력할 수 있다. 아날로그디지털컨버터(130a)는 센싱라인(SL)에 연결되고 디지털 아날로그 컨버터(130b)는 데이터라인(DL)에 연결될 수 있다. The digital-to-analog converter 130b of the data driver 130 may convert an image signal received from the timing controller 140 into an analog signal and output a data signal. The analog-to-digital converter 130a may be connected to the sensing line SL, and the digital-to-analog converter 130b may be connected to the data line DL.

또한, 데이터드라이버(130)는 복수의 소스 드라이버 중 하나의 소스 드라이버일 수 있다. Also, the data driver 130 may be one of a plurality of source drivers.

도 6은 본 발명에 따른 표시장치에서 디스플레이 패널과 보호회로와 타이밍컨트롤러의 연결관계를 나타내는 개념도이다.6 is a conceptual diagram illustrating a connection relationship between a display panel, a protection circuit, and a timing controller in a display device according to the present invention.

도 6을 참조하면, 디스플레이 패널(110)은 디스플레이 기판을 포함하고, 디스플레이 기판 상에 배치되는 게이트라인, 데이터라인을 포함하는 배선과 복수의 화소가 배치될 수 있다. 또한, 정전기 감지회로(410)는 디스플레이 기판의 외곽에 배치되는 제1배선(411)과, 제1배선(411)의 내측에 배치되는 제2배선(412)을 포함할 수 있다. 제1배선(411)은 사각형의 형상을 가질 수 있다. 제2배선(412)은 디스플레이 기판의 4변에서 제1배선(411)과 평행하게 배치될 수 있다. 하지만, 제1배선(411) 및 제2배선(412)의 형상은 이에 한정되는 것은 아니다. 그리고, 제2배선(412)에는 접지가 연결될 수 있다. 제2배선(412)이 제1배선(411)의 내측에 배치됨으로써, 정전기가 발생하더라도 정전기가 직접적으로 접지에 전달되지 않도록 할 수 있다. 제2배선(412)의 내측에는 도 2에 도시된 화소(101)가 배치될 수 있다.Referring to FIG. 6, the display panel 110 includes a display substrate, and a wire including a gate line and a data line and a plurality of pixels disposed on the display substrate may be disposed. In addition, the static electricity sensing circuit 410 may include a first wiring 411 disposed outside the display substrate and a second wiring 412 disposed inside the first wiring 411. The first wiring 411 may have a rectangular shape. The second wiring 412 may be disposed parallel to the first wiring 411 on four sides of the display substrate. However, the shapes of the first wiring 411 and the second wiring 412 are not limited thereto. In addition, a ground may be connected to the second wiring 412. Since the second wiring 412 is disposed inside the first wiring 411, even if static electricity is generated, it is possible to prevent the static electricity from being directly transferred to the ground. The pixel 101 shown in FIG. 2 may be disposed inside the second wiring 412.

또한, 정전기 감지회로(410)는 제1배선(411)과 제2배선(412) 사이에 배치되는 제1캐패시터(C1)를 포함할 수 있다. 제1캐패시터(C1)의 제1전극은 제1배선(411)에 연결되고 제2전극은 제2배선(412)에 연결될 수 있다. 제1캐패시터(C1)는 제1배선(411)과 제2배선(412) 사이의 간격에 의해 정전용량이 결정될 수 있다. 또한, 제1캐패시터(C1)의 정전용량은 제1배선(411)과 제2배선(412) 사이에 별도의 캐패시터소자가 배치됨으로써 결정될 수 있다. In addition, the static electricity sensing circuit 410 may include a first capacitor C1 disposed between the first wiring 411 and the second wiring 412. The first electrode of the first capacitor C1 may be connected to the first wiring 411 and the second electrode may be connected to the second wiring 412. The capacitance of the first capacitor C1 may be determined by the interval between the first wiring 411 and the second wiring 412. In addition, the capacitance of the first capacitor C1 may be determined by disposing a separate capacitor element between the first wiring 411 and the second wiring 412.

정전기가 발생하게 되면, 제1캐패시터(C1)에 정전기로 인한 전압이 충전될 수 있다. 정전기는 제1캐패시터(C1)에서 충전될 수 있어, 정전기 감지회로(410)에 의해 발광표시장치(100)가 정전기로 인한 손상되는 것이 방지될 수 있다. 그리고, 제1캐패시터(C1)에 충전된 전압에 의해 접지로 전류가 흘러 제1캐패시터(C1)에 충전된 전압은 방전될 수 있다. When static electricity is generated, a voltage due to static electricity may be charged in the first capacitor C1. Since static electricity can be charged in the first capacitor C1, damage to the light emitting display device 100 due to static electricity can be prevented by the static electricity sensing circuit 410. Further, a current flows to the ground by the voltage charged in the first capacitor C1, so that the voltage charged in the first capacitor C1 may be discharged.

그리고, 제1배선(411)과 제2배선(412)은 보호회로(420)에 연결될 수 있다. 보호회로(420)는 제1배선(411)으로 전달되는 정전기에 대응하는 정전기 신호(ES)의 세기가 소정 크기 이상이면 보호신호(PS)를 출력할 수 있다. 정전기 신호(ES)의 세기는 제1캐패시터(C1)에 충전된 전압의 크기에 대응할 수 있다. In addition, the first wiring 411 and the second wiring 412 may be connected to the protection circuit 420. The protection circuit 420 may output the protection signal PS when the strength of the static electricity signal ES corresponding to static electricity transmitted to the first wiring 411 is greater than or equal to a predetermined level. The strength of the electrostatic signal ES may correspond to the level of the voltage charged in the first capacitor C1.

보호회로(420)는 증폭회로(421)와 래치회로(422)를 포함할 수 있다. 증폭회로(421)는 정전기신호(ES)를 증폭하여 감지신호를 출력할 수 있고 래치회로(422)는 감지신호의 세기가 소정레벨 이상이면, 보호신호(PS)를 출력할 수 있다. 또한, 래치회로(422)는 타이밍 컨트롤러(140)로부터 리셋신호(RS)를 전달받아 리셋될 때까지 보호신호(PS)의 출력을 유지할 수 있다. The protection circuit 420 may include an amplifier circuit 421 and a latch circuit 422. The amplification circuit 421 may amplify the static signal ES to output a sensing signal, and the latch circuit 422 may output a protection signal PS when the intensity of the sensing signal is equal to or higher than a predetermined level. In addition, the latch circuit 422 may receive the reset signal RS from the timing controller 140 and maintain the output of the protection signal PS until it is reset.

증폭회로(421)는 소정의 파형을 갖는 기준전압(Vref)과 제1배선(411)을 통해 전달되는 정전기신호(ES)를 각각 입력받는 OP 앰프를 포함할 수 있다. OP 앰프의 제1입력단은 기준전압(Vref)이 전달되고 제2입력단은 제1배선(411)이 연결될 수 있다. OP 앰프의 제1입력단은 (-)입력단이고 제2입력단은 (+) 입력단일 수 있다. 제2입력단에 제2캐패시터(C2)가 연결될 수 있다. 제2캐패시터(C2)의 제1단은 제2입력단에 연결되고 제2단은 제2배선(412)에 연결될 수 있다. 제2캐패시터(C2)에는 제1배선(411)과 제2배선(412) 사이의 전압이 충전될 수 있다. 따라서, OP 앰프의 제2입력단에는 제1배선(411)과 제2배선(412) 사이에 충전된 전압에 대응하는 정전기 신호(ES)가 전달될 수 있다.The amplifying circuit 421 may include an operational amplifier receiving a reference voltage Vref having a predetermined waveform and an electrostatic signal ES transmitted through the first wiring 411, respectively. The reference voltage Vref is transmitted to the first input terminal of the operational amplifier, and the first wiring 411 may be connected to the second input terminal. The first input terminal of the operational amplifier may be a (-) input terminal and the second input terminal may be a (+) input terminal. A second capacitor C2 may be connected to the second input terminal. The first terminal of the second capacitor C2 may be connected to the second input terminal and the second terminal may be connected to the second wiring 412. The second capacitor C2 may be charged with a voltage between the first wiring 411 and the second wiring 412. Accordingly, an electrostatic signal ES corresponding to a voltage charged between the first wiring 411 and the second wiring 412 may be transmitted to the second input terminal of the operational amplifier.

증폭회로(421)는, 제1배선(411)을 통해 전달되는 정전기 신호(ES)의 세기에 대응하여 기준전압(Vref)을 증폭하여 감지신호를 출력할 수 있다. 래치회로(422)는 감지신호가 소정의 레벨 이상이면 보호신호(PS)를 출력하고 감지신호가 소정의 레벨보다 작으면 보호신호(PS)를 출력하지 않는다. 또한, 래치회로(422)는 출력되는 보호신호(PS)를 유지할 수 있다. The amplification circuit 421 may amplify the reference voltage Vref in response to the strength of the static electricity signal ES transmitted through the first wiring 411 and output a detection signal. The latch circuit 422 outputs the protection signal PS when the detection signal is higher than a predetermined level, and does not output the protection signal PS when the detection signal is less than the predetermined level. In addition, the latch circuit 422 may hold the output protection signal PS.

표기장치(100)는 디스플레이 패널(110)과, 소스 기판(131)과, 컨트롤 보드(141)을 포함할 수 있다. 디스플레이 패널(110)은 소스 기판(131)과 제1연성회로필름(132)을 통해 연결될 수 있고, 제1연성회로필름(132)에 소스 드라이버(131a)가 배치될 수 있다. 소스 기판(131)에는 증폭회로(421)와 래치회로(422)가 배치될 수 있다. 또한, 제1연성회로필름(132)에 증폭회로(421)와 제1배선(411) 및 제2배선(412)을 연결하는 연결배선(133)이 배치될 수 있다. The marking device 100 may include a display panel 110, a source substrate 131, and a control board 141. The display panel 110 may be connected to the source substrate 131 and the first flexible circuit film 132, and the source driver 131a may be disposed on the first flexible circuit film 132. An amplifying circuit 421 and a latch circuit 422 may be disposed on the source substrate 131. Further, a connection wiring 133 connecting the amplifying circuit 421 and the first wiring 411 and the second wiring 412 may be disposed on the first flexible circuit film 132.

소스 기판(131)에는 소스드라이버(131a)에 신호 및/또는 전압을 공급하는 배선들이 배치될 수 있다. 또한, 소스 기판(131)에는 증폭회로(421)와 래치회로(422)가 배치될 수 있다. 소스 기판(131)은 제2연성회로필름(134)을 통해 컨트롤 보드(141)에 연결될 수 있다. 제2연성회로필름(134)은 컨트롤 보드(141)에 배치된 소자들과 소스 기판(131)의 배선을 연결할 수 있다. Wires that supply signals and/or voltages to the source driver 131a may be disposed on the source substrate 131. In addition, an amplifying circuit 421 and a latch circuit 422 may be disposed on the source substrate 131. The source substrate 131 may be connected to the control board 141 through the second flexible circuit film 134. The second flexible circuit film 134 may connect elements disposed on the control board 141 and wirings of the source substrate 131.

컨트롤 보드(141)에는 타이밍 컨트롤러(140)가 배치될 수 있다. 또한, 타이밍 컨트롤러(140)는 메모리를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 컨트롤 보드(141)에 메모리가 배치될 수 있다. 메모리는 제2센싱데이터를 저장할 수 있다. 또한, 메모리는 영상신호를 저장할 수 있다. 메모리에 저장되는 것은 이에 한정되는 것은 아니다.A timing controller 140 may be disposed on the control board 141. In addition, the timing controller 140 may include a memory. However, the present invention is not limited thereto, and a memory may be disposed on the control board 141. The memory may store the second sensing data. Also, the memory may store an image signal. What is stored in the memory is not limited thereto.

도 7은 본 발명의 실시예에 따라 표시장치의 동작을 나타내는 타이밍도이다. 7 is a timing diagram illustrating an operation of a display device according to an exemplary embodiment of the present invention.

도 7을 참조하면, 표시장치(100)는 구동기간(Ta)과 블랭크 기간(Tb)으로 구분되어 동작할 수 있다. 구동기간(Ta)은 복수의 화소 중 하나의 행에 대응하는 화소들이 데이터신호가 전달되는 기간이고, 블랭크 기간(Tb)은 하나의 구동기간과 다음 구동기간 사이의 기간일 수 있다. 또한, 구동기간(Ta)은 한 프레임에 대응하는 영상신호가 입력되는 기간이고, 블랭크 기간(Tb)은 한 프레임과 다음 프레임 사이의 기간일 수 있다. 그리고, 구동기간(Ta)과 블랭크 기간(Tb)은 각각 도 3에 도시된 디스플레이 기간(Td)과 센싱기간(Ts)에 대응할 수 있다. 블랭크 기간(Tb)에서 제1센싱데이터가 생성될 수 있다. Referring to FIG. 7, the display device 100 may operate by being divided into a driving period Ta and a blank period Tb. The driving period Ta is a period in which the data signals are transmitted to the pixels corresponding to one row of the plurality of pixels, and the blank period Tb may be a period between one driving period and the next driving period. Further, the driving period Ta is a period in which an image signal corresponding to one frame is input, and the blank period Tb may be a period between one frame and the next frame. In addition, the driving period Ta and the blank period Tb may correspond to the display period Td and the sensing period Ts shown in FIG. 3, respectively. The first sensing data may be generated in the blank period Tb.

정전기가 발생하여 발생된 정전기 신호(ES)에 의해 보호회로(420)는 보호신호(PS)를 출력할 수 있고, 보호신호(PS)는 일정시간 동안 유지될 수 있다. 보호신호(PS)는 래치회로(422)에서 출력되고 유지될 수 있다. 래치회로(422)는 리셋신호(RS)가 전달되면 리셋될 수 있어, 보호신호(PS)는 래치회로(422)가 리셋되기 전까지 유지될 수 있다. 여기서, 리셋신호(RS)는 보호신호(PS)가 발생한 후 3개의 블랭크 기간(Tb)이 경과한 후에 전달되는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 리셋신호(RS)가 출력되는 시점은 타이밍 컨트롤러(140)에서 결정될 수 있다. 타이밍 컨트롤러(140)은 클럭을 포함하고, 클럭에서 수직동기신호를 카운팅한 수에 대응하여 리셋신호의 출력되는 시점을 결정할 수 있다. The protection circuit 420 may output the protection signal PS by the static electricity signal ES generated by the generation of static electricity, and the protection signal PS may be maintained for a predetermined period of time. The protection signal PS may be output and maintained from the latch circuit 422. The latch circuit 422 may be reset when the reset signal RS is transmitted, so that the protection signal PS may be maintained until the latch circuit 422 is reset. Here, the reset signal RS is shown to be transmitted after the three blank periods Tb have elapsed after the protection signal PS is generated, but the present invention is not limited thereto. The timing at which the reset signal RS is output may be determined by the timing controller 140. The timing controller 140 includes a clock and may determine a timing at which the reset signal is output in correspondence with the number of times the vertical synchronization signal is counted from the clock.

보호신호(PS)가 유지되는 기간 내에 포함된 블랭크 기간(Tb)에서 생성된 제1센싱데이터는 제2센싱데이터를 업데이트하는데 사용되지 않는다. 보호신호(PS)가 유지되는 동안, 표시장치(100)는 정전기신호(ES)로 인해 보호신호(PS)가 발생되기 전의 블랭크 기간(Tb)에서 생성된 제1센싱데이터에 의해 제2센싱데이터를 업데이트를 할 수 있다. 그리고, 영상신호는 제2센싱데이터에 의해 보정될 수 있다. The first sensing data generated in the blank period Tb included in the period during which the protection signal PS is maintained is not used to update the second sensing data. While the protection signal PS is maintained, the display device 100 uses the second sensing data by the first sensing data generated in the blank period Tb before the protection signal PS is generated due to the electrostatic signal ES. Can be updated. In addition, the image signal may be corrected by the second sensing data.

도 8 내지 도 10은 본 발명에 따른 표시장치에서 제1배선 및 제2배선의 배치를 나타내는 단면도이다.8 to 10 are cross-sectional views illustrating arrangements of first and second wirings in the display device according to the present invention.

도 8 내지 도 10을 참조하면, 기판(801) 상에 반도체층(802)이 배치될 수 있다. 반도체층(802)은 LTPS(Low temperatur polysilicon) 또는 산화물 반도체일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 반도체층(802)이 기판(801) 상에 직접 접촉하고 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 기판(801)과 반도체층(802) 사이에는 복수의 버퍼층이 배치될 수 있다. 8 to 10, a semiconductor layer 802 may be disposed on a substrate 801. The semiconductor layer 802 may be a low temperatur polysilicon (LTPS) or an oxide semiconductor. However, it is not limited thereto. In addition, although it is shown that the semiconductor layer 802 is in direct contact with the substrate 801, it is not limited thereto, and a plurality of buffer layers may be disposed between the substrate 801 and the semiconductor layer 802.

반도체층(802) 상에 게이트절연막(803)이 배치될 수 있다. 게이트절연막(803) 상에 반도체층(802)와 중첩되는 위치에 게이트전극(804)이 배치될 수 있다. 게이트전극(804)는 게이트절연막(803) 상에 게이트메탈이 증착되고 패터닝됨으로써 형성될 수 있다. 그리고, 게이트전극(804)의 상부에 제1층간절연막(805)와 제2층간절연막(806)이 순차적으로 적층되고 제2층간절연막(806) 상에 소스전극(807a)과 드레인전극(807b)가 배치될 수 있다. 소스전극(807a)과 드레인전극(807b)은 컨텍홀을 통해 반도체층(802)에 접촉할 수 있다. A gate insulating layer 803 may be disposed on the semiconductor layer 802. The gate electrode 804 may be disposed on the gate insulating layer 803 at a position overlapping the semiconductor layer 802. The gate electrode 804 may be formed by depositing and patterning a gate metal on the gate insulating layer 803. Further, a first interlayer insulating layer 805 and a second interlayer insulating layer 806 are sequentially stacked on the gate electrode 804, and the source electrode 807a and the drain electrode 807b are sequentially stacked on the second interlayer insulating layer 806. Can be placed. The source electrode 807a and the drain electrode 807b may contact the semiconductor layer 802 through a contact hole.

제1배선(411)과 제2배선(412)은 도 8에 도시되어 있는 것과 같이 게이트절연막(803) 상에 배치될 수 있다. 제1배선(411)과 제2배선(412)은 게이트전극(804)가 배치될 때, 게이트절연막(803) 상에 배치될 수 있다. 또한, 제1배선(411)과 제2배선(412)은 게이트전극(804)와 같이 게이트메탈을 포함할 수 있다. The first wiring 411 and the second wiring 412 may be disposed on the gate insulating layer 803 as shown in FIG. 8. The first wiring 411 and the second wiring 412 may be disposed on the gate insulating layer 803 when the gate electrode 804 is disposed. Also, the first wiring 411 and the second wiring 412 may include a gate metal like the gate electrode 804.

제1배선(411)과 제2배선(412)은 도 9에 도시되어 있는 것과 같이 제2층간절연막(806) 상에 배치될 수 있다. 제1배선(411)과 제2배선(412)은 소스전극(807a)과 드레인전극(807b)이 제2층간절연막(806) 상에 배치될 때, 제2층간절연막(806) 상에 배치될 수 있다. 소스전극(807a)과 드레인전극(807b)은 제2층간절연막(806) 상에 소스드레인메탈이 증착되고 패터닝됨으로써 형성될 수 있다. 또한, 제1배선(411)과 제2배선(412)은 소스전극(807a) 및 드레인전극(807b)과 같이 소스드레인 메탈을 포함할 수 있다. The first wiring 411 and the second wiring 412 may be disposed on the second interlayer insulating layer 806 as shown in FIG. 9. The first wiring 411 and the second wiring 412 are disposed on the second interlayer insulating layer 806 when the source electrode 807a and the drain electrode 807b are disposed on the second interlayer insulating layer 806. I can. The source electrode 807a and the drain electrode 807b may be formed by depositing and patterning source drain metal on the second interlayer insulating layer 806. In addition, the first wiring 411 and the second wiring 412 may include a source and drain metal, such as the source electrode 807a and the drain electrode 807b.

제1배선(411)과 제2배선(412)은 도 10에 도시되어 있는 것과 같이 이중층으로 배치될 수 있다. 제1배선(411)과 제2배선(412)은 각각 게이트절연막(803) 상에 배치되는 제1금속층(411a)과 제2금속층(412a)과 제2층간절연막(806) 상에 배치되는 제3금속층(411b)과 제4금속층(412b)를 포함할 수 있다. 또한, 제3금속층(411b)과 제4금속층(412b)은 비아(V1,V2)를 통해 각각 제1금속층(411a)과 제2금속층(412a)에 연결될 수 있다. 제1금속층(411a)과 제2금속층(412a)은 게이트전극(804)과 동일한 물질을 포함할 수 있다. 또한, 제3금속층(411b)과 제4금속층(412b)은 소스전극(807a) 및 드레인전극(807b)와 동일한 물질을 포함할 수 있다.The first wiring 411 and the second wiring 412 may be arranged in a double layer as shown in FIG. 10. The first wiring 411 and the second wiring 412 are formed on the first metal layer 411a and the second metal layer 412a and the second interlayer insulating layer 806 disposed on the gate insulating layer 803, respectively. A third metal layer 411b and a fourth metal layer 412b may be included. In addition, the third metal layer 411b and the fourth metal layer 412b may be connected to the first metal layer 411a and the second metal layer 412a through vias V1 and V2, respectively. The first metal layer 411a and the second metal layer 412a may include the same material as the gate electrode 804. Also, the third metal layer 411b and the fourth metal layer 412b may include the same material as the source electrode 807a and the drain electrode 807b.

여기서, 제1배선(411)과 제2배선(412)는 동일한 레이어에 형성되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 제1배선(411)은 게이트절연막(803) 또는 제2층간절연막(416) 상에 배치되고 제2배선(412)는 제2층간절연막(416) 또는 게이트절연막(803) 상에 배치될 수 있다. Here, the first wiring 411 and the second wiring 412 are illustrated as being formed on the same layer, but the present invention is not limited thereto, and the first wiring 411 is a gate insulating layer 803 or a second interlayer insulating layer. The second wiring 412 may be disposed on the second interlayer insulating layer 416 or the gate insulating layer 803.

도 11은 본 발명의 실시예들에 따른 표시장치의 구동방법을 나타내는 순서도이다. 11 is a flowchart illustrating a method of driving a display device according to example embodiments.

도 11을 참조하면, 표시장치(100)는 영상신호를 이용하여 데이터신호를 생성하고 데이터신호에 의해 디스플레이 패널(110)에서 영상을 표시할 수 있다.(S1100) 영상신호는 디스플레이 패널(110)에 포함된 복수의 화소(101) 각각의 화소 특성 및/또는 열화에 대한 정보에 대응하는 기설정된 제2센싱신호에 의해 보정되고 보정된 영상신호에 의해 데이터신호를 생성할 수 있다. 제2센싱데이터는 타이밍 컨트롤러(140)에 저장될 수 있다. 제2센싱데이터의 수는 디스플레이 패널(110)에 배치되어 있는 화소(101)들의 수에 대응할 수 있다.Referring to FIG. 11, the display device 100 may generate a data signal using an image signal and display an image on the display panel 110 by the data signal (S1100 ). The image signal is the display panel 110. A data signal may be generated by the corrected image signal and corrected by a preset second sensing signal corresponding to information on pixel characteristics and/or deterioration of each of the plurality of pixels 101 included in FIG. The second sensing data may be stored in the timing controller 140. The number of second sensing data may correspond to the number of pixels 101 disposed on the display panel 110.

표시장치(100)는 디스플레이 패널(110)의 복수의 화소로부터 문턱전압, 이동도를 포함하는 화소 특성 및/또는 열화에 대한 정보를 센싱한 센싱신호를 공급받아 제1센싱데이터를 생성할 수 있다.(S1110) 제1센싱데이터는 화소(101)와 연결되어 있는 아날로그 디지털 컨버터(130a)로부터 공급받은 센싱신호를 변환하여 생성될 수 있다. 제1센싱데이터의 수는 디스플레이 패널(110)에 배치되어 있는 화소(101)들의 수에 대응할 수 있다. 그리고, 생성된 제1센싱데이터에 의해 제2센싱데이터가 업데이트될 수 있다.The display device 100 may generate first sensing data by receiving a sensing signal obtained by sensing information on pixel characteristics including a threshold voltage and mobility and/or deterioration from a plurality of pixels of the display panel 110. (S1110) The first sensing data may be generated by converting a sensing signal supplied from the analog-to-digital converter 130a connected to the pixel 101. The number of first sensing data may correspond to the number of pixels 101 disposed on the display panel 110. In addition, the second sensing data may be updated by the generated first sensing data.

제2센싱데이터의 업데이트는 기저장된 제2센싱데이터를 전달받은 제1센싱데이터로 변환하여 저장하는 것일 수 있다. 또한, 제2센싱데이터의 업데이트는 제1센싱데이터와 제2센싱데이터를 비교하여, 제2센싱데이터에서 제1센싱데이터와 차이나는 부분만 제1센싱데이터로 변환하여 저장하는 것일 수 있다. 제2센싱데이터의 업데이트는 타이밍 컨트롤러(140)에서 수행될 수 있다.The update of the second sensing data may include converting and storing the previously stored second sensing data into the received first sensing data. In addition, the updating of the second sensing data may include comparing the first sensing data and the second sensing data, and converting and storing only a portion different from the first sensing data in the second sensing data into the first sensing data. The update of the second sensing data may be performed by the timing controller 140.

표시장치(100)는 정전기에 대응하여 정전기 신호(ES)를 생성할 수 있다.(S1120) 또한, 표시장치(100)는 생성된 정전기 신호(ES)의 세기가 소정 레벨 이상인지의 여부를 판단한다. 정전기 신호(ES)의 세기는 정전기에 의해 발생된 전압의 크기에 대응할 수 있다. 정전기 신호(ES)는 표시장치(100)의 디스플레이 패널(110)에 배치되어 있는 정전기 감지회로(410)에서 생성될 수 있다. 그리고, 정전기 감지회로(410)는 정전기에 의해 전압을 충전하고, 충전된 전압에 대응하는 정전기 신호(ES)를 출력할 수 있다. The display device 100 may generate an electrostatic signal ES in response to static electricity. (S1120) In addition, the display device 100 determines whether the strength of the generated static electricity signal ES is equal to or higher than a predetermined level. do. The strength of the static electricity signal ES may correspond to the level of a voltage generated by static electricity. The static electricity signal ES may be generated by the static electricity sensing circuit 410 disposed on the display panel 110 of the display device 100. In addition, the static electricity sensing circuit 410 may charge a voltage by static electricity and output a static electricity signal ES corresponding to the charged voltage.

제2센싱데이터의 업데이트를 정지할 수 있다.(S1130) 정전기 신호(ES)의 세기가 소정 레벨 이상이면 제1센싱데이터를 이용한 제2센싱데이터의 업데이트를 정지할 수 있다. 제2센싱데이터의 업데이트가 정지되더라도 표시장치(100)는 기저장된 제2센싱데이터를 이용하여 영상신호를 보정할 수 있다. 따라서, 제2센싱데이터의 업데이트가 정지된 후 발생된 제1센싱데이터는 영상신호의 보정에 사용되지 않게 된다. 즉, 소정의 세기 이상의 정전기가 발생되면, 표시장치(100)는 정전기가 발생한 후 생성된 제1센싱데이터를 이용하여 제2센싱데이터를 업데이트하는 것을 정지할 수 있다. The update of the second sensing data may be stopped. (S1130) If the strength of the electrostatic signal ES is equal to or higher than a predetermined level, the update of the second sensing data using the first sensing data may be stopped. Even if the update of the second sensing data is stopped, the display device 100 may correct the image signal by using the previously stored second sensing data. Accordingly, the first sensing data generated after the update of the second sensing data is stopped is not used for correction of the image signal. That is, when static electricity of more than a predetermined intensity is generated, the display device 100 may stop updating the second sensing data using the first sensing data generated after the static electricity is generated.

제2센싱데이터의 업데이트는 보호신호가 출력되면 정지될 수 있다. 정전기 신호(ES)는 디스플레이 패널(110)에 배치되어 있는 정전기 감지회로(410)로부터 전달되고, 보호신호(PS)는 정전기 감지회로(410)로부터 보호회로(420)에 전달된 정전기 신호(ES)에 대응하여 보호회로(420)에서 출력될 수 있다. 보호회로(420)는 정전기 신호(ES)의 세기를 판단하고, 정전기 신호(ES)의 세기가 소정 크기 이상이면 보호신호(PS)를 출력할 수 있다. 보호신호(PS)는 일정 시간동안 유지될 수 있다. 보호신호(PS)는 타이밍 컨트롤러(140)로 공급될 수 있다. The update of the second sensing data may be stopped when a protection signal is output. The static electricity signal ES is transmitted from the static electricity detection circuit 410 disposed on the display panel 110, and the protection signal PS is the static electricity signal ES transmitted from the static electricity detection circuit 410 to the protection circuit 420. ) May be output from the protection circuit 420. The protection circuit 420 may determine the strength of the static electricity signal ES and output the protection signal PS when the strength of the static electricity signal ES is greater than or equal to a predetermined level. The protection signal PS may be maintained for a certain period of time. The protection signal PS may be supplied to the timing controller 140.

보호신호(PS)가 출력되면, 제2센싱데이터의 업데이트가 정지되지만, 영상신호는 영상신호는 업데이트되지 않은 제2센싱데이터에 의해 보정될 수 있다. 보호신호(PS)가 출력되는 동안 영상신호를 보정하는 제2센싱데이터는 업데이트되지 않은 상태를 유지하기 때문에, 영상신호는 일정 기간 동안 업데이트되지 않은 제2센싱데이터에 의해 보정될 수 있다. 따라서, 타이밍 컨트롤러(140)는 보호신호(PS)를 공급받으면 제2센싱데이터를 업데이트하지 않게 되고 기설정되어 있는 제2센싱데이터를 이용하여 영상신호를 보정할 수 있다. When the protection signal PS is output, the update of the second sensing data is stopped, but the image signal may be corrected by the second sensing data that is not updated. Since the second sensing data for correcting the image signal while the protection signal PS is output remains unupdated, the image signal may be corrected by the second sensing data that has not been updated for a certain period of time. Accordingly, when the protection signal PS is supplied, the timing controller 140 does not update the second sensing data and may correct the image signal using the preset second sensing data.

그리고, 보호신호(PS)가 출력된 후 기설정된 시간이 경과하면 리셋신호에 의해 보호신호(PS)의 출력이 정지될 수 있다. 보호신호(PS)의 출력이 정지되면, 표시장치(100)는 제2센싱데이터를 보호신호(PS)가 정지된 후 발생된 제1센싱데이터에 의해 업데이트될 수 있다. 리셋신호(RS)는 타이밍컨트롤러(140)에서 출력되고 래치회로(422)로 공급될 수 있다. 따라서, 표시장치(100)는 제1센싱데이터에 의해 업데이트된 제2센싱데이터를 이용하여 영상신호를 보정할 수 있다.In addition, when a predetermined time elapses after the protection signal PS is output, the output of the protection signal PS may be stopped by the reset signal. When the output of the protection signal PS is stopped, the display device 100 may update the second sensing data by the first sensing data generated after the protection signal PS is stopped. The reset signal RS may be output from the timing controller 140 and supplied to the latch circuit 422. Accordingly, the display device 100 may correct the image signal by using the second sensing data updated by the first sensing data.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those of ordinary skill in the art to which the present invention pertains will be able to make various modifications and variations without departing from the essential characteristics of the present invention. In addition, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to describe the technical spirit of the present invention, and thus the scope of the technical spirit of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 표시장치
101: 화소
120: 게이트 드라이버
130: 데이터 드라이버
140: 타이밍 컨트롤러
410: 정전기 감지회로
420: 보호회로
100: display device
101: pixel
120: gate driver
130: data driver
140: timing controller
410: static electricity detection circuit
420: protection circuit

Claims (17)

정전기에 대응하는 정전기 신호를 출력하는 정전기 감지회로를 포함하는 디스플레이 패널;
상기 정전기 감지회로로부터 상기 정전기 신호를 전달받아 보호신호를 출력하는 보호회로; 및
상기 디스플레이 패널로부터 제1센싱데이터를 전달받아 제2센싱데이터를 업데이트하는 업데이트 동작을 수행하며, 상기 보호회로로부터 상기 보호신호가 전달되면 상기 업데이트동작이 정지되는 타이밍 컨트롤러를 포함하는 표시장치.
A display panel including a static electricity sensing circuit for outputting a static electricity signal corresponding to static electricity;
A protection circuit for receiving the static electricity signal from the static electricity sensing circuit and outputting a protection signal; And
And a timing controller that performs an update operation of receiving first sensing data from the display panel and updating second sensing data, and stopping the update operation when the protection signal is transmitted from the protection circuit.
제1항에 있어서,
상기 보호회로는 상기 정전기의 크기가 소정치 이상이면 상기 보호신호를 출력하는 표시장치.
The method of claim 1,
The protection circuit outputs the protection signal when the magnitude of the static electricity is greater than or equal to a predetermined value.
제1항에 있어서,
상기 보호회로는 상기 정전기 신호를 전달받아 감지신호를 출력하는 증폭회로와, 상기 감지신호를 전달받고 상기 감지신호의 크기가 소정치 이상이면 상기 보호신호를 출력하는 래치회로를 포함하는 표시장치.
The method of claim 1,
The protection circuit includes an amplifying circuit for receiving the static signal and outputting a detection signal, and a latch circuit for receiving the detection signal and outputting the protection signal when the magnitude of the detection signal is greater than or equal to a predetermined value.
제3항에 있어서,
상기 타이밍컨트롤러는 상기 보호신호가 전달된 후 소정 시간 경과 후 상기 래치회로를 리셋하는 리셋신호를 출력하는 표시장치.
The method of claim 3,
The timing controller outputs a reset signal for resetting the latch circuit after a predetermined time elapses after the protection signal is transmitted.
제1항에 있어서,
상기 정전기 감지회로는,
상기 디스플레이 패널의 외곽에 배치되는 제1배선과 상기 제1배선의 내측에 배치되고 접지와 연결되는 제2배선 및 상기 제1배선과 상기 제2배선 사이에 배치되는 캐패시터를 포함하는 표시장치.
The method of claim 1,
The static electricity sensing circuit,
A display device comprising: a first wire disposed outside the display panel, a second wire disposed inside the first wire and connected to the ground, and a capacitor disposed between the first wire and the second wire.
제5항에 있어서,
상기 디스플레이 패널은 복수의 화소와, 상기 복수의 화소에 데이터신호를 전달하는 데이터라인과, 상기 복수의 화소에 게이트신호를 전달하는 게이트라인과, 상기 복수의 화소로부터 센싱신호를 전달받는 센싱라인과, 상기 복수의 화소에 센싱제어신호를 전달하는 센싱제어신호라인을 포함하는 표시장치.
The method of claim 5,
The display panel includes a plurality of pixels, a data line transmitting a data signal to the plurality of pixels, a gate line transmitting a gate signal to the plurality of pixels, a sensing line receiving sensing signals from the plurality of pixels, and And a sensing control signal line for transmitting a sensing control signal to the plurality of pixels.
제3항에 있어서,
상기 디스플레이 패널은 디스플레이 기판을 포함하고,
상기 디스플레이 기판은 연성회로필름을 통해 소스 기판과 연결되며,
상기 연성회로필름에 상기 디스플레이 기판에 데이터신호를 인가하는 소스 드라이버가 배치되고,
상기 소스 기판에 상기 증폭회로와, 상기 증폭회로와 연결되는 상기 래치회로가 배치되고,
상기 연성회로필름에 상기 정전기 감지회로와 상기 증폭회로를 연결하는 배선이 배치되는 표시장치.
The method of claim 3,
The display panel includes a display substrate,
The display substrate is connected to the source substrate through a flexible circuit film,
A source driver for applying a data signal to the display substrate is disposed on the flexible circuit film,
The amplification circuit and the latch circuit connected to the amplification circuit are disposed on the source substrate,
A display device in which a wire connecting the static electricity sensing circuit and the amplifying circuit is disposed on the flexible circuit film.
제1항에 있어서,
상기 타이밍 컨트롤러는 상기 제2센싱데이터를 저장하고, 상기 타이밍 컨트롤러는 전달받은 상기 제1센싱데이터를 이용하여 저장된 상기 제2센싱데이터를 업데이트하는 표시장치.
The method of claim 1,
The timing controller stores the second sensing data, and the timing controller updates the stored second sensing data by using the received first sensing data.
제8항에 있어서,
상기 타이밍 컨트롤러는 상기 제2센싱데이터에 의해 영상신호를 보정하는 표시장치.
The method of claim 8,
The timing controller corrects an image signal based on the second sensing data.
제6항에 있어서,
상기 복수의 화소 중 적어도 하나의 화소는,
상기 데이터신호의 전압레벨에 대응하여 구동전류를 공급하는 제1트랜지스터;
상기 게이트신호에 대응하여 상기 데이터신호를 상기 제1트랜지스터로 공급하는 제2트랜지스터;
상기 센싱제어신호에 대응하여 상기 센싱라인으로 상기 센싱신호를 전달하는 상기 제3트랜지스터;
상기 데이터신호의 전압레벨을 유지하는 스토리지 캐패시터; 및
상기 구동전류에 대응하여 발광하는 발광다이오드를 포함하는 표시장치.
The method of claim 6,
At least one pixel among the plurality of pixels,
A first transistor for supplying a driving current corresponding to the voltage level of the data signal;
A second transistor for supplying the data signal to the first transistor in response to the gate signal;
The third transistor for transmitting the sensing signal to the sensing line in response to the sensing control signal;
A storage capacitor for maintaining the voltage level of the data signal; And
A display device comprising a light emitting diode emitting light in response to the driving current.
제10항에 있어서,
상기 센싱라인에는 아날로그 디지털 컨버터가 연결되고, 상기 아날로그 디지털 컨버터는 상기 센싱신호를 상기 제1센싱데이터로 변환하는 표시장치.
The method of claim 10,
An analog-to-digital converter is connected to the sensing line, and the analog-to-digital converter converts the sensing signal into the first sensing data.
제11항에 있어서,
상기 디스플레이 패널에 소스 드라이버가 연결되고, 상기 소스 드라이버는 상기 아날로그 디지털 컨버터를 포함하는 표시장치.
The method of claim 11,
A display device having a source driver connected to the display panel, and the source driver including the analog-to-digital converter.
제5항에 있어서,
상기 제1배선과 상기 제2배선 중 적어도 하나는 게이트메탈을 포함하는 표시장치.
The method of claim 5,
At least one of the first wiring and the second wiring includes a gate metal.
제5항에 있어서,
상기 제1배선과 상기 제2배선 중 적어도 하나는 소스드레인메탈을 포함하는 표시장치.
The method of claim 5,
At least one of the first wiring and the second wiring includes a source drain metal.
정전기감지회로가 배치되어 있는 디스플레이 패널을 포함하고, 상기 정전기감지회로에서 감지된 정전기에 대응하여 영상신호를 보정하는 표시장치의 구동방법에 있어서,
상기 영상신호를 이용하여 데이터신호를 생성하여 상기 디스플레이 패널에서 영상을 표시하는 단계;
상기 디스플레이 패널로부터 센싱신호를 전달받아 제1센싱데이터를 생성하는 단계;
상기 정전기 감지회로에서 정전기신호를 생성하는 단계; 및
상기 정전기 신호에 의해 기설정된 시간 동안 상기 제1센싱데이터를 이용한 제2센싱데이터의 업데이트를 정지하는 단계를 포함하는 표시장치의 구동방법.
A method of driving a display device comprising a display panel having a static electricity sensing circuit disposed thereon, and correcting an image signal in response to static electricity sensed by the static electricity sensing circuit,
Generating a data signal using the image signal and displaying an image on the display panel;
Generating first sensing data by receiving a sensing signal from the display panel;
Generating an electrostatic signal in the electrostatic sensing circuit; And
And stopping updating of the second sensing data using the first sensing data for a predetermined time by the static electricity signal.
제15항에 있어서,
상기 제2센싱데이터의 업데이트를 정지하는 단계에서 상기 디스플레이 패널이 상기 기설정된 시간 동안 상기 업데이트되지 않은 상기 제2센싱데이터를 이용하여 상기 영상신호를 보정하는 표시장치의 구동방법.
The method of claim 15,
In the step of stopping the update of the second sensing data, the display panel corrects the image signal using the second sensing data that has not been updated for the preset time.
제15항에 있어서,
상기 제1센싱데이터를 생성하는 단계에서 생성된 상기 제1센싱데이터에 의해 상기 제2센싱데이터는 업데이트되는 표시장치의 구동방법.
The method of claim 15,
A method of driving a display device in which the second sensing data is updated by the first sensing data generated in the step of generating the first sensing data.
KR1020190123001A 2019-10-04 2019-10-04 Organic light emtting display device KR102623163B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190123001A KR102623163B1 (en) 2019-10-04 2019-10-04 Organic light emtting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190123001A KR102623163B1 (en) 2019-10-04 2019-10-04 Organic light emtting display device

Publications (2)

Publication Number Publication Date
KR20210040588A true KR20210040588A (en) 2021-04-14
KR102623163B1 KR102623163B1 (en) 2024-01-09

Family

ID=75477620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190123001A KR102623163B1 (en) 2019-10-04 2019-10-04 Organic light emtting display device

Country Status (1)

Country Link
KR (1) KR102623163B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243852A1 (en) * 2022-06-14 2023-12-21 삼성전자주식회사 Display device and control method thereof
WO2024012233A1 (en) * 2022-07-13 2024-01-18 京东方科技集团股份有限公司 Semiconductor substrate and driving method therefor, and semiconductor display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048806A (en) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048806A (en) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243852A1 (en) * 2022-06-14 2023-12-21 삼성전자주식회사 Display device and control method thereof
WO2024012233A1 (en) * 2022-07-13 2024-01-18 京东方科技集团股份有限公司 Semiconductor substrate and driving method therefor, and semiconductor display apparatus

Also Published As

Publication number Publication date
KR102623163B1 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US11056055B2 (en) Display device
US9111489B2 (en) Organic light emitting display device and method of driving the same
US9728131B2 (en) Five-transistor-one-capacitor AMOLED pixel driving circuit and pixel driving method based on the circuit
KR100454521B1 (en) Selfluminous display device
US9978969B2 (en) Display device and method of driving the same
US8139007B2 (en) Light-emitting device, display device, and method for controlling driving of the light-emitting device
US10504422B2 (en) Compensation circuit and display panel
WO2016119304A1 (en) Amoled pixel drive circuit and pixel drive method
US8847935B2 (en) Display device and electronic product having light sensors in plural pixel regions
US10361262B2 (en) OLED display device and pixel driving circuit thereof
US20140176516A1 (en) Organic light emitting display device and method of driving the same
US20190221162A1 (en) Pixel driver circuit and driving method thereof
KR20070118857A (en) Organic electro-luminescent display panel and driving method for the same
KR20150079247A (en) Organic light emitting display device and method of driving the same
US11910671B2 (en) Display device and method for driving same
US10762842B2 (en) Controller, display device and method for controlling to reduce degradation of image quality with use
KR102623163B1 (en) Organic light emtting display device
KR101581593B1 (en) Degradation Sensing Method of Organic Light Emitting Display
KR102618477B1 (en) Organic light emitting display device and method of driving the same
KR102319202B1 (en) Organic light emitting display device
KR102348665B1 (en) Organic light emitting display apparatus
KR102282934B1 (en) Organic light emitting display device and methdo of driving the same
KR20180062523A (en) Organic Light Emitting Display
US20130241966A1 (en) El display device
KR20150141451A (en) Organic Light Emitting Diode And Method Of Fabricating The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant