KR20210038512A - Light source module, display panel and display apparatus including the same - Google Patents
Light source module, display panel and display apparatus including the same Download PDFInfo
- Publication number
- KR20210038512A KR20210038512A KR1020210040153A KR20210040153A KR20210038512A KR 20210038512 A KR20210038512 A KR 20210038512A KR 1020210040153 A KR1020210040153 A KR 1020210040153A KR 20210040153 A KR20210040153 A KR 20210040153A KR 20210038512 A KR20210038512 A KR 20210038512A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- layer
- disposed
- circuit board
- led chips
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 136
- 239000002184 metal Substances 0.000 claims abstract description 136
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 239000007769 metal material Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 19
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910017750 AgSn Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 207
- 239000004065 semiconductor Substances 0.000 description 35
- 239000000463 material Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 InGaN/InGaN Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
발명의 실시 예는 마이크로 LED를 갖는 광원 모듈, 디스플레이 패널 및 디스플레이 장치에 관한 것이다.Embodiments of the invention relate to a light source module, a display panel, and a display device having a micro LED.
종래의 디스플레이 장치는 주로 액정 디스플레이(LCD)로 구성된 디스플레이 패널과 백라이트로 구성되었으나, 최근에는 발광 다이오드(LED)와 같은 반도체 소자를 그대로 하나의 픽셀로서 사용하고 있다. 이러한 LED를 사용한 디스플레이 장치는 백라이트가 별도로 요구되지 않는 형태로 개발되고 있다. 또한 이러한 LED를 사용한 디스플레이 장치는 컴팩트화할 수 있을 뿐만 아니라, 기존 LCD에 비해 광효율도 우수한 고휘도 디스플레이를 구현될 수 있다. 또한, 디스플레이 화면의 종횡비를 자유롭게 바꾸고 대면적으로 구현할 수 있으므로 다양한 형태의 대형 디스플레이로 제공할 수 있다.A conventional display device is mainly composed of a display panel composed of a liquid crystal display (LCD) and a backlight, but recently, a semiconductor device such as a light emitting diode (LED) is used as one pixel as it is. Display devices using such LEDs are being developed in a form that does not require a separate backlight. In addition, a display device using such an LED can be compact, and a high-brightness display having superior light efficiency compared to conventional LCDs can be implemented. In addition, since the aspect ratio of the display screen can be freely changed and implemented in a large area, it can be provided as a large display of various types.
공공장소의 광고나, 화면표시에 있어서, 대형화면의 수요가 점점 늘고 있으며, 대형화면의 표시수단으로 LED를 사용하고 있다. 이는 종래의 액정 발광 패널을 이용한 표시수단에 비해 대형화가 용이하고, 전기 에너지의 소모가 적으며, 적은 유지보수비용으로 긴 수명을 가지기 때문이다. 최근 LED를 이용한 대형 표시수단은 TV, 모니터, 경기장용 전광판, 옥외광고, 옥내광고, 공공표지판, 및 정보표시판 등의 여러 곳에 사용되고 있으며, 그 구성방법 또한 다양하다.In advertising and screen display in public places, demand for large screens is increasing, and LEDs are used as a display means for large screens. This is because it is easier to increase in size, consumes less electrical energy, and has a long life with low maintenance cost compared to a display means using a conventional liquid crystal light emitting panel. Recently, large-sized display means using LEDs are used in various places such as TVs, monitors, electronic billboards for stadiums, outdoor advertisements, indoor advertisements, public signs, and information display boards, and the construction method thereof is also various.
발명의 실시 예는 발광다이오드 칩과 회로기판의 패드 간의 접합 부분의 면 저항을 줄여줄 수 있는 광원 모듈, 디스플레이 패널 및 디스플레이 장치를 제공할 수 있다.An embodiment of the invention may provide a light source module, a display panel, and a display device capable of reducing the surface resistance of a junction portion between a light emitting diode chip and a pad of a circuit board.
발명의 실시 예는 회로기판의 패드 상부에 금속층을 배치하여, 발광 다이오드의 칩의 전극과의 면 저항을 낮추고 전기적인 연결을 개선시켜 줄 수 있는 광원 모듈, 디스플레이 패널 및 디스플레이 장치를 제공할 수 있다.An embodiment of the present invention may provide a light source module, a display panel, and a display device capable of reducing surface resistance with an electrode of a chip of a light emitting diode and improving electrical connection by disposing a metal layer on a pad of a circuit board. .
발명의 실시 예에 따른 디스플레이 패널은, 투명한 지지부재 및 상기 지지부재의 상부에 박막트랜지스터부를 갖는 회로기판; 상기 회로기판의 상면에 배치되고 상기 박막트랜지스터부에 전기적으로 연결된 복수의 제1패드 및 복수의 제2패드; 및 상기 제1패드 위에 제1전극 및 상기 제2패드 위에 제2전극을 갖고, 발광 구조물을 포함하는 복수의 LED칩을 포함하며, 상기 복수의 LED칩 각각은 상기 박막트랜지스터부에 의해 개별 구동되고 서브픽셀을 형성하며, 상기 복수의 제1 및 제2패드는 상기 회로기판 상에 배치된 복수의 금속층을 포함하며, 상기 복수의 금속층 중 최 상층은 금속 재질로 상기 제1 및 제2전극과 접합될 수 있다.A display panel according to an embodiment of the present invention includes: a circuit board having a transparent support member and a thin film transistor portion on the support member; A plurality of first pads and a plurality of second pads disposed on the upper surface of the circuit board and electrically connected to the thin film transistor unit; And a plurality of LED chips having a first electrode on the first pad and a second electrode on the second pad, and including a light emitting structure, wherein each of the plurality of LED chips is individually driven by the thin film transistor unit. A sub-pixel is formed, wherein the plurality of first and second pads include a plurality of metal layers disposed on the circuit board, and an uppermost layer of the plurality of metal layers is a metal material and is bonded to the first and second electrodes. Can be.
또한 발명의 실시 예에 따른 디스플레이 패널은, In addition, the display panel according to an embodiment of the present invention,
유리를 포함하는 투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부를 갖는 회로기판;A circuit board having a transparent support member including glass and a thin film transistor portion on the transparent support member;
상기 회로기판의 상면에 배치되고 상기 박막트랜지스터부에 전기적으로 연결된 적어도 하나의 제1패드 및 복수의 제2패드; 및At least one first pad and a plurality of second pads disposed on the upper surface of the circuit board and electrically connected to the thin film transistor unit; And
상기 제1패드 위에 제1전극 및 상기 제2패드 위에 제2전극을 갖고, 발광 구조물을 포함하는 복수의 LED칩을 포함할 수 있다.A plurality of LED chips having a first electrode on the first pad and a second electrode on the second pad, and including a light emitting structure may be included.
상기 복수의 LED 칩은, 제1 파장을 발광하는 제1 LED 칩, 상기 제1 파장보다 큰 제2 파장을 발광하는 제2 LED 칩, 및 상기 제2 파장보다 큰 제3 파장을 발광하는 제3 LED 칩을 포함하며, 상기 복수의 LED칩 각각은 상기 박막트랜지스터부에 의해 개별 구동되고 디스플레이의 서브픽셀을 형성할 수 있다.The plurality of LED chips may include a first LED chip emitting a first wavelength, a second LED chip emitting a second wavelength greater than the first wavelength, and a third emitting device having a third wavelength greater than the second wavelength. Including an LED chip, each of the plurality of LED chips may be individually driven by the thin film transistor unit to form a sub-pixel of the display.
상기 복수의 제2패드는 상기 회로기판 상에 배치된 복수의 금속층을 포함하며, 상기 복수의 금속층 중 최상층은 금속 재질로 상기 제2전극과 접합되며,The plurality of second pads include a plurality of metal layers disposed on the circuit board, and an uppermost layer of the plurality of metal layers is made of a metal material and is bonded to the second electrode,
상기 복수의 제2패드 각각은 제1금속층, 상기 제1금속층 상에 제2금속층, 상기 제2금속층 상에 제3금속층 및 상기 제3금속층 상에 최상층인 제4금속층을 포함할 수 있다.Each of the plurality of second pads may include a first metal layer, a second metal layer on the first metal layer, a third metal layer on the second metal layer, and a fourth metal layer that is an uppermost layer on the third metal layer.
상기 복수의 LED칩 각각에서 상기 발광구조물과 수직으로 중첩되는 상기 제2 전극은 제1 수평 폭을 구비하고, 상기 투명한 지지부재 상의 상기 제4 금속층은 상기 제1 수평 폭보다 큰 제2 수평 폭을 구비하며, 상기 제3 금속층은 상기 제4 금속층의 수평 폭 보다 큰 제3 수평 폭을 구비하여 상기 제4 금속층에 의해 커버되지 않는 노출 상면을 포함할 수 있다.The second electrode vertically overlapping the light emitting structure in each of the plurality of LED chips has a first horizontal width, and the fourth metal layer on the transparent support member has a second horizontal width greater than the first horizontal width. The third metal layer may include an exposed upper surface that is not covered by the fourth metal layer by having a third horizontal width greater than the horizontal width of the fourth metal layer.
상기 복수의 LED칩 각각의 상기 발광구조물에서 발광된 빛은 상기 제3 금속층의 상기 노출 상면에서 반사될 수 있다.Light emitted from the light emitting structure of each of the plurality of LED chips may be reflected from the exposed upper surface of the third metal layer.
발명의 실시 예에 의하면, 상기 제1 및 제2패드의 최상층은 Ag 또는 Au, Cu 중 적어도 하나를 포함할 수 있다. 상기 제1 및 제2패드의 최 상층은 100mΩ이하의 면 저항을 가질 수 있다. 상기 제1 및 제2패드의 최 상층은 50mΩ이하의 면 저항을 가질 수 있다. 상기 제1 및 제2패드의 각각은 상기 LED칩의 제1 및 제2전극과 접합층으로 접합되며, 상기 접합층은 Au, Ag, Cu를 기반으로 한 AgSn, AuSn과 같은 금속 복합체일 수 있다. According to an embodiment of the present invention, the uppermost layers of the first and second pads may include at least one of Ag, Au, and Cu. The uppermost layers of the first and second pads may have a surface resistance of 100 mΩ or less. The uppermost layers of the first and second pads may have a surface resistance of 50 mΩ or less. Each of the first and second pads is bonded to the first and second electrodes of the LED chip by a bonding layer, and the bonding layer may be a metal composite such as AgSn or AuSn based on Au, Ag, and Cu. .
발명의 실시 예에 의하면, 상기 제1 및 제2패드 각각은 제1금속층, 상기 제1금속층 위에 제2금속층, 상기 제2금속층 위에 제3금속층 및 상기 제3금속층 위에 제4금속층을 포함하며, 상기 제1금속층은 Ti 또는 MO 중 적어도 하나이며, 상기 제2금속층은 Al이며, 상기 제3금속층은 Ti 또는 MO 중 적어도 하나이며, 상기 제4금속층은 상기 제1 및제2패드의 최 상층일 수 있다.According to an embodiment of the present invention, each of the first and second pads includes a first metal layer, a second metal layer on the first metal layer, a third metal layer on the second metal layer, and a fourth metal layer on the third metal layer, The first metal layer may be at least one of Ti or MO, the second metal layer may be Al, the third metal layer may be at least one of Ti or MO, and the fourth metal layer may be an uppermost layer of the first and second pads. have.
발명의 실시 예에 의하면, 상기 제4금속층의 두께는 10nm 내지 2㎛ 범위일 수 있다. 예를 들어, 상기 제4금속층의 두께는 50nm 내지 100nm의 범위일 수 있다. 상기 복수의 LED 칩이 각각 배치되는 상기 제1 및 제2패드의 둘레에는 상기 박막트랜지스터부를 덮는 제1절연층이 배치될 수 있다.According to an embodiment of the present invention, the thickness of the fourth metal layer may be in the range of 10 nm to 2 μm. For example, the thickness of the fourth metal layer may range from 50 nm to 100 nm. A first insulating layer covering the thin film transistor may be disposed around the first and second pads on which the plurality of LED chips are respectively disposed.
또한 실시예에 따른 디스플레이 패널은, 투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부를 갖는 회로기판과, 상기 회로기판의 상면에 배치되고 상기 박막트랜지스터부에 전기적으로 연결된 적어도 하나의 패드 및 제1 수평 폭을 구비하는 적어도 하나의 전극과 발광 구조물을 포함하며 상기 패드 위에 배치되는 복수의 LED칩을 포함할 수 있다.In addition, the display panel according to the embodiment includes a circuit board having a transparent support member and a thin film transistor part on the transparent support member, at least one pad disposed on an upper surface of the circuit board and electrically connected to the thin film transistor part, and a second circuit board. 1 It includes at least one electrode having a horizontal width and a light emitting structure, and may include a plurality of LED chips disposed on the pad.
상기 패드는 상기 회로기판 상에 배치된 복수의 금속층을 포함하며, 상기 복수의 금속층 중 최상부 금속층은 금속 재질로 상기 전극과 접할 수 있다.The pad includes a plurality of metal layers disposed on the circuit board, and an uppermost metal layer among the plurality of metal layers is made of a metal material and may contact the electrode.
상기 패드의 복수의 금속층은 상기 최상부 금속층 아래에 배치되는 제1 하부 금속층을 포함할 수 있다.The plurality of metal layers of the pad may include a first lower metal layer disposed under the uppermost metal layer.
상기 제1 하부 금속층은, 상기 최상부 금속층의 면적보다 큰 면적을 구비할 수 있다.The first lower metal layer may have an area larger than an area of the uppermost metal layer.
상기 투명한 지지부재 상의 상기 최상부 금속층은 상기 제1 수평 폭 이상의 제2 수평 폭을 구비할 수 있다.The uppermost metal layer on the transparent support member may have a second horizontal width equal to or greater than the first horizontal width.
상기 제1 하부 금속층은 상기 제2 수평 폭보다 큰 제3 수평 폭을 구비할 수 있다.The first lower metal layer may have a third horizontal width greater than the second horizontal width.
상기 제1 하부 금속층은, 상기 최상부 금속층에 의해 커버되지 않는 노출 상면을 포함할 수 있다.The first lower metal layer may include an exposed upper surface that is not covered by the uppermost metal layer.
상기 발광구조물에서 발광된 빛은 상기 제1 하부 금속층의 노출 상면에서 반사될 수 있다.Light emitted from the light emitting structure may be reflected from the exposed upper surface of the first lower metal layer.
상기 최상부 금속층은 Ag 또는 Au, Cu, Ni 중 적어도 하나를 포함할 수 있다.The uppermost metal layer may include at least one of Ag, Au, Cu, and Ni.
상기 최상부 금속층은 100mΩ이하의 면 저항을 갖을 수 있다.The uppermost metal layer may have a sheet resistance of 100 mΩ or less.
상기 복수의 금속층은, 상기 제1 하부 금속층 아래에 순차적으로 배치되는 제2 하부 금속층 및 제3 하부 금속층을 포함할 수 있다.The plurality of metal layers may include a second lower metal layer and a third lower metal layer sequentially disposed under the first lower metal layer.
상기 제1 하부 금속층은 Ti 또는 MO 중 적어도 하나일 수 있고, 상기 제2 하부 금속층은 Al(Aluminum), Cu, W 중에서 적어도 하나이거나 이들의 합금일 수 있다. 상기 제3 하부 금속층은 Ti 또는 MO 중 적어도 하나일 수 있다.The first lower metal layer may be at least one of Ti and MO, and the second lower metal layer may be at least one of Al (Aluminum), Cu, and W, or an alloy thereof. The third lower metal layer may be at least one of Ti and MO.
상기 복수의 LED 칩이 각각 배치되는 상기 패드의 둘레에는 상기 박막트랜지스터부를 덮는 제1절연층이 배치될 수 있다.A first insulating layer covering the thin film transistor may be disposed around the pad on which the plurality of LED chips are respectively disposed.
상기 제1 절연층은, 상기 최상부 금속층에 의해 커버되지 않는 상기 제1 하부 금속층의 노출 상면에 배치될 수 있다.The first insulating layer may be disposed on an exposed upper surface of the first lower metal layer that is not covered by the uppermost metal layer.
발명의 실시 예에서 발광다이오드 칩의 전극과 회로기판의 패드가 금속 접합함으로써, 회로기판 상에 배치된 ITO 층과 이방성 도전막을 제거할 수 있는 기술적 효과가 있다.In an embodiment of the present invention, there is a technical effect of removing the ITO layer and the anisotropic conductive film disposed on the circuit board by metal bonding between the electrode of the LED chip and the pad of the circuit board.
발명의 실시 예에서 발광다이오드 칩의 전극과 회로기판의 패드가 금속 접합함으로써, 발광 다이오드 칩이 탑재된 패드에서의 면 저항을 낮추고 발열 문제를 줄여줄 수 있는 기술적 효과가 있다. In an embodiment of the present invention, since the electrode of the LED chip and the pad of the circuit board are metal-bonded, there is a technical effect of lowering the surface resistance of the pad on which the LED chip is mounted and reducing the heat generation problem.
발명의 실시 예에서 발광다이오드 칩의 전극과 회로기판의 패드가 금속 접합함으로써, 발광 다이오드 칩의 전극과 회로 기판의 패드 간의 전기적인 효율이 개선될 수 있는 기술적 효과가 있다. In an embodiment of the present invention, there is a technical effect of improving the electrical efficiency between the electrode of the LED chip and the pad of the circuit board by metal bonding between the electrode of the LED chip and the pad of the circuit board.
발명의 실시 예에서 발광다이오드 칩의 전극과 회로기판의 패드가 금속 접합함으로써, 발광 다이오드 칩의 전극과 회로 기판의 패드를 범프(Bump) 없이 솔더 접합으로 연결시켜 줄 수 있는 기술적 효과가 있다. In an embodiment of the present invention, since the electrode of the LED chip and the pad of the circuit board are metal-bonded, there is a technical effect of connecting the electrode of the LED chip and the pad of the circuit board by solder bonding without bumps.
발명의 실시 예에서 ITO층과 이방성 도전막을 제거해 줌으로써, 발광다이오드 칩의 수리 또는 교체가 용이한 기술적 효과가 있다. By removing the ITO layer and the anisotropic conductive film in the embodiment of the present invention, there is a technical effect that it is easy to repair or replace the light emitting diode chip.
발명의 실시 예에 따른 광원 모듈, 디스플레이 패널 및 디스플레이 장치의 신뢰성을 개선시켜 줄 수 있는 기술적 효과가 있다.There is a technical effect that can improve the reliability of a light source module, a display panel, and a display device according to an embodiment of the present invention.
도 1은 발명의 실시 예에 따른 복수의 LED칩을 갖는 디스플레이 패널이 결합된 디스플레이 장치를 나타낸 도면이다.
도 2는 발명의 실시 예에 따른 광원모듈의 일 예를 나타낸 정면도이다.
도 3은 도 2의 광원모듈의 측 단면의 예를 나타낸 도면이다.
도 4는 도 3에서 LED칩과 회로기판의 TFT의 예를 설명한 도면이다.
도 5는 도 2의 광원모듈의 회로기판의 배면 예를 나타낸 도면이다.
도 6은 도 2의 회로기판 상에 각 픽셀에 배열된 LED칩들의 예이다.
도 7은 도 2의 회로기판 상에 각 픽셀에 배열된 LED칩들의 다른 예이다.
도 8은 도 6 또는 도 7에서 LED칩의 전극과 회로기판의 패드의 상세 구성도이다.
도 9는 도 8에서 LED칩의 전극과 회로기판의 패드의 접합 예를 나타낸 도면이다.
도 10은 도 8에서 회로기판의 패드의 금속층들의 다른 예이다.
도 11은 발명의 실시 예에 따른 복수의 LED칩이 회로기판에 탑재된 광원모듈의 일 예이다.
도 12는 도 11의 각 픽셀에 LED칩의 다른 예이다.
도 13은 도 12의 LED칩들이 회로기판에 탑재된 예를 나타낸 도면이다.
도 14 및 도 15는 발명의 실시 예에 따른 디스플레이 패널의 각 픽셀의 LED칩들의 다른 예를 나타낸 도면이다.
도 16은 기존의 회로기판의 패드에서의 ITO 층이 변색되거나 박리되는 예를 나타낸 도면이다.1 is a diagram illustrating a display device in which a display panel having a plurality of LED chips is combined according to an exemplary embodiment of the present invention.
2 is a front view showing an example of a light source module according to an embodiment of the present invention.
3 is a diagram illustrating an example of a side cross-section of the light source module of FIG. 2.
4 is a view for explaining an example of an LED chip and a TFT of a circuit board in FIG. 3.
5 is a diagram illustrating an example of a rear surface of the circuit board of the light source module of FIG. 2.
6 is an example of LED chips arranged in each pixel on the circuit board of FIG. 2.
7 is another example of LED chips arranged in each pixel on the circuit board of FIG. 2.
8 is a detailed configuration diagram of an electrode of an LED chip and a pad of a circuit board in FIG. 6 or 7.
9 is a diagram illustrating an example of bonding an electrode of an LED chip and a pad of a circuit board in FIG. 8.
10 is another example of metal layers of a pad of a circuit board in FIG. 8.
11 is an example of a light source module in which a plurality of LED chips are mounted on a circuit board according to an embodiment of the present invention.
12 is another example of an LED chip in each pixel of FIG. 11.
13 is a diagram illustrating an example in which the LED chips of FIG. 12 are mounted on a circuit board.
14 and 15 are views showing another example of LED chips of each pixel of a display panel according to an embodiment of the present invention.
16 is a diagram illustrating an example in which an ITO layer is discolored or peeled off a pad of a conventional circuit board.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments make the disclosure of the present invention complete, and the general knowledge in the technical field to which the present invention pertains. It is provided to completely inform the scope of the invention to the possessor, and the invention is only defined by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are exemplary, and thus the present invention is not limited to the illustrated matters. The same reference numerals refer to the same elements throughout the specification. In addition, in describing the present invention, when it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When'include','have', and'consist of' mentioned in the present specification are used, other parts may be added unless'only' is used. In the case of expressing the constituent elements in the singular, it includes the case of including the plural unless specifically stated otherwise. In interpreting the constituent elements, it is interpreted as including an error range even if there is no explicit description. In the case of a description of the positional relationship, for example, if the positional relationship of two parts is described as'upper','upper of','lower of','next to','right' Or, unless'direct' is used, one or more other parts may be located between the two parts.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다. 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.In the case of a description of a temporal relationship, for example, when a temporal predecessor relationship is described as'after','following','after','before', etc.,'right' or'direct' It may also include cases that are not continuous unless this is used. First, second, etc. are used to describe various elements, but these elements are not limited by these terms. These terms are only used to distinguish one component from another component. Accordingly, the first component mentioned below may be a second component within the technical idea of the present invention.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each of the features of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or can be implemented together in an association relationship. May be.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 발명의 실시 예에 따른 복수의 LED칩을 갖는 디스플레이 패널이 결합된 디스플레이 장치를 나타낸 도면이며, 도 2는 발명의 실시 예에 따른 광원모듈의 일 예를 나타낸 정면도이고, 도 3은 도 2의 광원모듈의 측 단면의 예를 나타낸 도면이며, 도 4는 도 3에서 LED칩과 회로기판의 TFT의 예를 설명한 도면이고, 도 5는 도 2의 광원모듈의 회로기판의 배면 예를 나타낸 도면이며, 도 6은 도 2의 회로기판 상에 각 픽셀에 배열된 LED칩들의 예이고, 도 7은 도 2의 회로기판 상에 각 픽셀에 배열된 LED칩들의 다른 예이며, 도 8은 도 6 또는 도 7에서 LED칩의 전극과 회로기판의 패드의 상세 구성도이고, 도 9는 도 8에서 LED칩의 전극과 회로기판의 패드의 접합 예를 나타낸 도면이다.1 is a view showing a display device in which a display panel having a plurality of LED chips according to an embodiment of the invention is combined, FIG. 2 is a front view showing an example of a light source module according to an embodiment of the invention, and FIG. 3 is 2 is a view showing an example of a side cross-section of the light source module of FIG. 2, FIG. 4 is a view illustrating an example of the LED chip and the TFT of the circuit board in FIG. 3, and FIG. 5 is a diagram showing a rear example of the circuit board of the light source module of FIG. 6 is an example of LED chips arranged in each pixel on the circuit board of FIG. 2, FIG. 7 is another example of LED chips arranged in each pixel on the circuit board of FIG. 2, and FIG. 8 is 6 or 7 is a detailed configuration diagram of the electrode of the LED chip and the pad of the circuit board, and FIG. 9 is a view showing an example of bonding the electrode of the LED chip and the pad of the circuit board in FIG. 8.
도 1 내지 도 3을 참조하면, 디스플레이 장치는 하나 또는 복수의 디스플레이 패널(11,12,13,14)을 포함할 수 있다. 상기 디스플레이 패널(11,12,13,14)은 동일 평면 상에 배열될 수 있으며, 상기 패널(11,12,13,14)들 중 적어도 하나는 다른 평면 상에 배치되거나 틸트될 수 있다. 상기 디스플레이 패널(11,12,13,14)은 복수의 LED칩(2A,2B,2C)을 갖는 단위 픽셀들이 매트릭스 형태로 배열될 수 있다. 상기 단위 픽셀들의 각 서브 픽셀은 LED칩(2A,2B,2C)이 각각 배치될 수 있다. 상기 단위 픽셀은 서로 다른 컬러 예컨대, 적어도 삼색 컬러를 발광하는 LED칩(2A,2B,2C)들로 구현되거나, 서로 동일한 컬러를 발광하는 LED칩과 형광체층의 조합으로 구현될 수 있다. 상기 단위 픽셀은 적색, 녹색 및 청색의 광을 발광할 수 있으며, 예컨대 LED칩(2A,2B,2C)들은 적색(R), 녹색(G) 및 청색(B)의 LED칩을 포함할 수 있다. 상기 각 디스플레이 패널(11,12,13,14)의 사이즈(X3×Y3)는 손목시계, 휴대폰 단말기, 혹은 타일링방식의 모니터나 TV, 혹은 대형 TV, 광고판의 단일패널 등 다양한 응용분야에 맞는 사이즈로 구현될 수 있다. 예를 들어, 상기 각 디스플레이 패널(11,12,13,14)의 사이즈(X3×Y3)는 2inch 이상일 수 있으나 이에 한정되는 것은 아니다. 상기 LED칩(2A,2B,2C)은 서브 픽셀을 위해 마이크로 사이즈를 갖는 칩이며, 예컨대, 한 변의 길이는 10㎛ 내지 100㎛의 범위일 수 있다. 상기 LED칩(2A,2B,2C)의 사이즈는 LED칩의 미세제조 기술에 따라 한변의 길이가 미세크기(1㎛, 10㎛ 등)의 범위일 수도 있다. 예를 들어, 상기 LED칩(2A,2B,2C)의 사이즈는 1㎛ 내지 50㎛ × 1㎛ 내지 50㎛의 범위일 수 있으나 이에 한정되는 것은 아니다1 to 3, the display device may include one or
상기 디스플레이 패널(2A,2B,2C)들이 결합되는 경계 부분은 외부에서 구분되지 않도록 밀착 결합될 수 있다. 즉, 디스플레이 패널(2A,2B,2C)들은 경계 부분에서의 암선이 발생되지 않는 배치 구조 또는 결합 구조를 가질 수 있다. 상기 디스플레이 패널(2A,2B,2C)들을 갖는 디스플레이 장치의 사이즈는 상기 디스플레이 패널(2A,2B,2C)의 결합 개수와 각 패널의 사이즈에 따라 달라질 수 있다. 또한 디스플레이 장치에서 각 패널들은 결합, 분리 또는 제거가 가능한 구조이다.The boundary portions to which the
도 2 및 도 3과 같이, 디스플레이 패널의 회로기판(20)은 복수의 LED칩(2A,2B,2C)을 구동할 수 있는 TFT 어레이 기판을 사용하게 된다. 즉, 회로기판(20)은 복수의 LED칩(2A,2B,2C)을 구동하기 위한 박막트랜지스터(TFT)부(50)와 각종 배선들이 형성되어 있으며, 상기 박막트랜지스터가 턴온되면, 배선을 통해 외부로부터 입력된 구동신호가 LED칩(2A,2B,2C)에 인가되고 각 LED칩이 발광하게 되어 화상을 구현하게 된다. 상기 회로기판(20)은 각 픽셀 영역(2)에 배치된 서브 픽셀 예컨대, LED칩(2A,2B,2C)들이 각각 독립적으로 구동되도록 구성된 회로 예컨대, 박막 트랜지스터를 포함할 수 있다.2 and 3, the
상기 회로기판(20)의 각각의 픽셀 영역(2)은 적색, 녹색 및 청색의 단색 광을 발광하는 적어도 3개의 LED칩(2A,2B,2C)들이 배열되며, 외부로부터 인가되는 신호에 의해 LED칩으로부터 적색, 녹색 및 청색 컬러의 광이 발광되어 화상을 표시할 수 있게 된다. Each
복수의 LED칩(2A,2B,2C)은 회로기판(20)의 TFT 어레이 공정과는 별도의 공정으로 탑재될 수 있다. 즉, 회로기판(20) 상에 배치되는 박막트랜지스터와 각종 배선은 포토 공정에 의해 형성되지만, LED칩(2A,2B,2C)들은 별도의 본딩 공정이나 리플로우 공정을 통해 탑재될 수 있다. The plurality of
여기서, 박막트랜지스터를 갖는 회로기판(20)과 상기 회로기판(20) 상에 배치된 복수의 LED칩(2A,2B,2C)의 구성은 광원 모듈로 정의될 수 있다. 상기 회로기판(20)은 상기 LED칩(2A,2B,2C)과 연결되는 박막트랜지스터부(50)를 포함할 수 있다. 상기 회로기판(20)은 유리와 같은 투명한 지지부재(1)로 형성될 수 있으며, 상기 박막트랜지스터부(50)는 상기 지지부재(1)의 전면에 배치될 수 있다. 상기 LED칩(2A,2B,2C)은 광을 발생하는 발광 구조물(도 8의 102-104), 및 제1 및 제2전극(105,106)을 포함할 수 있다. Here, the configuration of the
도 4와 같이, 상기 LED칩(2A,2B,2C)이 배치된 회로 기판(20)의 상부에는 투광성 커버(7)가 배치될 수 있으며, 상기 투광성 커버(7)는 상기 LED칩(2A,2B,2C)으로부터 방출된 광이 방출될 수 있다. 상기 투과성 커버(7)는 글라스 재질 또는 연성 혹은 강성의 플라스틱 재질일 수 있으며, 보호층 또는 보호 커버일 수 있다. 상기 LED칩(2A,2B,2C)과 상기 투광성 커버(7) 사이에는 투명한 층(7A)이 배치될 수 있으며, 상기 투명한 층(7A)은 실리콘 또는 에폭시와 같은 투명한 수지 재질이 배치되거나, 에어 갭일 수 있다.As shown in FIG. 4, a light-transmitting
상기 회로 기판(20)에서 상기 박막트랜지스터부(50)는 게이트 전극(51), 반도체층(53), 소스 전극(55) 및 드레인 전극(57)으로 구성된다. 회로기판(20) 상에 게이트 전극(51)이 형성되고, 게이트 절연층(49)이 회로기판(110)의 전체 영역에 걸쳐 형성되어 게이트 전극(51)을 덮고, 반도체층(53)이 게이트 절연층(49) 위에 형성되며, 소스 전극(55) 및 드레인 전극(57)이 반도체층(53) 위에 형성된다. In the
상기 게이트 전극(51)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있으며, 게이트 절연층(49)은 SiOx 또는 SiNx와 같은 무기 절연물질로 이루어진 단일층 또는 SiOx 및 SiNx으로 이루어진 복수의 층으로 이루어질 수 있다. 반도체층(53)은 비정질 실리콘과 같은 비정질 반도체로 구성될 수도 있고, IGZO(Indium Gallium Zinc Oxide), TiO2, ZnO, WO3, SnO2와 같은 산화물 반도체로 구성될 수 있다. 산화물 반도체로 반도체층(53)을 형성하는 경우, 박막트랜지스터(TFT)의 크기를 감소시킬 수 있고 구동 전력을 감소시킬 수 있고 전기 이동도를 향상시킬 수 있게 된다. 물론, 본 발명에서는 박막트랜지스터의 반도체층이 특정 물질에 한정되는 것이 아니라, 현재 박막트랜지스터에 사용되는 모든 종류의 반도체물질을 사용할 수 있을 것이다.The
소스 전극(55) 및 드레인 전극(57)은 Cr, Mo, Ta, Cu, Ti, Al, Al합금 등과 같은 금속 또는 이들의 합금으로 이루어질 수 있다. 이때, 드레인 전극(57)은 LED칩(2A,2B,2C)에 신호를 인가하는 제1 연결전극으로 활용될 수 있다. 한편, 도면에서는 박막트랜지스터부(50)가 바텀 게이트(bottom gate)방식 박막트랜지스터지만, 본 발명이 이러한 특정 구조의 박막트랜지스터에 한정되는 것이 아니라 탑 게이트(top gate)방식 박막트랜지스터와 같이 다양한 구조의 박막트랜지터가 적용될 수 있을 것이다.The
도 4와 같이, 표시영역(A1)의 제1절연층(41) 위에는 제2연결 전극(59)이 형성된다. 이때, 제2연결전극(59)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있으며, 제2 연결전극(59)(즉, 박막트랜지스터(TFT)의 드레인 전극(57))과 동일한 공정에 의해 형성될 수 있다. As shown in FIG. 4, a
박막트랜지스터부(50)가 형성된 회로기판(20) 위에는 제1 절연층(41)이 형성되며, 표시영역의 제1 절연층(41) 위에 LED칩(2A,2B,2C)이 배치된다. 이때, 도면에서는 제1 절연층(114)의 일부가 제거되고 제거된 영역 상에 LED칩(2A,2B,2C)들이 배열될 수 있다. 상기 제1 절연층(41)은 폴리 이미드(PI) 필름, 포토아크릴과 같은 유기층으로 구성될 수도 있고, 무기층/유기층 또는 무기층/유기층/무기층 등의 복층 구조로 구성될 수도 있다.The first insulating
상기 제1절연층(41)이 오픈된 영역에는 제1 및 제2패드(61,63)가 배치될 수 있다. 상기 제1패드(61)는 상기 제1연결 전극(57) 상에 배치되거나, 상기 제1연결 전극(57)의 일부 물질일 수 있다. 상기 제2패드(63)는 상기 제2연결 전극(59) 상에 배치되거나, 상기 제2연결 전극(59)의 일부 물질일 수 있다. First and
도 3 및 도 5와 같이, 상기 회로기판(20)의 배면에는 드라이버 IC(19) 및 이에 연결된 하부 패드 등이 배치될 수 있다. 상기 회로기판(20)의 전면과 배면은 에지 영역 또는 비표시 영역(A2)에 에지 패턴(31)이 배치되어, 전면의 상부 패드와 하면의 하부 패드와 같은 배선을 서로 연결해 줄 수 있다. 상기 에지 패턴(31)은 보호층(33)에 의해 보호될 수 있다. 상기 회로기판(20)의 외측 둘레에 도전성 재질의 에지 패턴(31)을 통해 상부 패드와 하부 패드를 서로 연결시켜 줌으로써, 회로기판(20)을 관통하는 홀들을 형성하지 않아도 된다. 3 and 5, a
상기 LED칩(2A,2B,2C)의 제1전극(105)은 상기 회로 기판의 제1패드(61) 상에 배치되며, 제2전극(106)은 상기 제2패드(63) 상에 배치될 수 있다. 상기 제1 및 제2패드(61,63)는 상기 제1 및 제2연결 전극(57,59)을 통해 박막트랜지스터와 전기적으로 연결되며, 상기 LED칩(2A,2B,2C)의 제1 및 제2전극(105,106)에 전기적으로 연결될 수 있다. 여기서, 상기 제1 및 제2패드(61,63)는 비 금속 물질을 포함하지 않을 수 있다. 상기 제1 및 제2패드(61,63)는 Ti, Ni, Pt, TiN, Mo, Al, W, Cu, Ag, Au 중 적어도 둘 이상을 포함할 수 있다. 상기 제1 및 제2패드(61,63)는 다층으로 형성될 수 있다. The
도 6과 같이, 픽셀 영역(2)은 각각의 LED칩(2A,2B,2C)들이 제 1및 제2패드(61,63) 각각의 위에 배치될 수 있다. 상기 픽셀 영역(2)을 구성하는 LED칩(2A,2B,2C)들은 삼각형 형상 예컨대, 직각 삼각형 형상 또는 정 삼각형 형상으로 배치될 수 있다. 이때 각 제1패드(61)들은 연결 패턴(65)을 통해 공통 전극(69)과 전기적으로 연결될 수 있다. 상기 제1 및 제2패드(61,63)는 상기 각 LED칩(2A,2B,2C)의 제1 및 제2전극(105,106)의 사이즈보다 큰 사이즈로 제공되어, LED칩들이 용이하게 탑재될 수 있다. As shown in FIG. 6, in the
도 7과 같이, 픽셀 영역(2)은 각각의 LED칩(2A,2B,2C)들이 행 또는 열 방향으로 배열될 수 있다. 상기 LED칩(2A,2B,2C)들이 배열되는 방향에는 제2패드(63A,63B,63C)들과 제1패드(61)이 각각 배치되고, 상기 제1패드(61)는 복수의 제2패드(63A,63B,63C)와 대면하는 영역에 단일 개가 배치될 수 있다. 상기 제1패드(61)는 공통 전극으로 기능할 수 있다.As shown in FIG. 7, in the
발명의 실시 예는 LED칩(2A,2B,2C)의 하부에서 상기 LED칩(2A,2B,2C)과 전기적으로 연결되는 패드(61,63)의 물질을 금속 물질 또는 면 저항이 낮은 물질로 제공할 수 있다. 상기 LED칩(2A,2B,2C)의 각 전극(105,106)에 접합된 패드(61,63)의 물질이 금속 접합을 제공함으로써, LED칩(2A,2B,2C)과 연결되는 층에서의 면 저항 값이 낮추고, 발열 문제를 개선시켜 줄 수 있다.In an embodiment of the present invention, a material of the
기존에는 회로기판이 유리와 같은 투명한 유리 재질을 갖고, 상기 회로 기판의 각 패드에는 ITO와 같은 투명 도전층을 사용하게 된다. 이러한 회로기판은 액정표시장치와 같은 구성에서 백라이트 유닛을 통해 방출된 광을 투과시켜 주는 기능을 갖고 있다. 상기 회로기판에 배치된 패드 또는 투명한 도전층은 액정의 개폐를 위한 전극으로 사용하게 된다. 기존의 투명 도전층은 면 저항을 낮추거나 발열의 저감보다는 광의 투과와 액정의 개폐를 위한 전극으로 사용되었다. 이러한 회로기판의 투명 도전층이 패드 상에 배치되고 LED칩과 접합될 경우, 투명 도전층의 면 저항 값은 증가하게 되고, LED칩으로부터 전도된 열을 방열하는 데 한계가 있다. 즉, 투명 도전층을 사용하는 경우, 면 저항은 150Ω이상 예컨대, 200Ω내지 300Ω의 범위로 높은 문제와, LED칩의 발열을 증가시키는 원인이 될 수 있다. 이로 인해 LED칩의 발열로 인해 LED칩이 손상되거나 배선이 오픈되는 문제가 발생될 수 있다. 또한 도 16의 (B)와 같이, ITO층이 그 하부 금속층으로 부분 변색되거나 산화(TiOx)되는 문제가 발생될 수 있다.Conventionally, a circuit board has a transparent glass material such as glass, and a transparent conductive layer such as ITO is used for each pad of the circuit board. Such a circuit board has a function of transmitting light emitted through a backlight unit in the same configuration as a liquid crystal display device. The pad or transparent conductive layer disposed on the circuit board is used as an electrode for opening and closing the liquid crystal. The conventional transparent conductive layer was used as an electrode for transmitting light and opening and closing liquid crystals rather than lowering surface resistance or reducing heat generation. When the transparent conductive layer of the circuit board is disposed on the pad and bonded to the LED chip, the surface resistance value of the transparent conductive layer increases, and there is a limit in dissipating heat conducted from the LED chip. That is, in the case of using the transparent conductive layer, the surface resistance is high in the range of 150 Ω or more, for example, 200 Ω to 300 Ω, and may cause heat generation of the LED chip. As a result, there may be a problem that the LED chip is damaged or the wiring is opened due to heat generation of the LED chip. In addition, as shown in (B) of FIG. 16, a problem in that the ITO layer is partially discolored or oxidized (TiOx) to the lower metal layer may occur.
또한 기존에는 LED칩과 회로기판 사이에는 접착 및 통전을 위해 이방성 도전 필름(ACF: Anisotropic conductive film)을 사용하게 된다. 이때 상기 이방성 도전막이 상기 패드 상에 열로 압착하여 부착하게 되며, LED칩과 패드 사이를 연결해 줄 수 있다. 그러나, 상기 이방성 도전막을 열로 부착할 때, LED칩을 연결하기 위한 솔더 볼(Solder ball)이 녹는 문제가 발생될 수 있다. 또한 장시간 사용할 때, 회로기판 상에 배치된 투명 도전층과 이방성 도전 필름이 분리되는 문제가 발생될 수 있고, 상기 패드의 하부 금속층(Ti)도 상기 필름과 함께 박리가 될 수 있다(도 16의 (A) 참조). 상기 이방성 도전 필름을 부착할 경우, LED칩의 리페어 공정이 어려울 수 있다. 또한 패널을 제조하는 공정 상에서 ACF와 ITO에 의한 정전기의 발생으로 인해 다수의 LED칩의 불량의 원인이 될 수 있다.In addition, conventionally, an anisotropic conductive film (ACF) is used between the LED chip and the circuit board for adhesion and conduction. At this time, the anisotropic conductive layer is attached by thermal compression on the pad, and may connect the LED chip and the pad. However, when the anisotropic conductive layer is attached by heat, a problem of melting a solder ball for connecting an LED chip may occur. In addition, when used for a long time, there may be a problem that the transparent conductive layer disposed on the circuit board and the anisotropic conductive film are separated, and the lower metal layer (Ti) of the pad may also be peeled off together with the film (Fig. (A) see). When attaching the anisotropic conductive film, it may be difficult to repair the LED chip. In addition, in the process of manufacturing a panel, it may cause defects in many LED chips due to the generation of static electricity by ACF and ITO.
따라서, 발명의 실시 예에서 회로기판(20)의 패드(61,63)는 LED칩(2A,2B,2C)과 본딩되는 최상 층이 금속 재질으로 제공될 수 있다. 상기 금속 재질의 최 상층은 상기 패드(61,63)를 상기 LED칩(2A,2B,2C)의 각 전극(105,106)과 접합될 수 있다. 이에 따라 LED칩(2A,2B,2C)과 연결되는 패드와 전극 사이의 접합 면의 면 저항은 낮출 수 있고, 전기 전도 및 열 전도는 개선시켜 줄 수 있다. 또한 상기 금속 재질의 최상층은 ITO에 비해 배선 기능을 수행할 수 있다. 또한 상기 금속 재질의 최상층은 범프 없이 솔더링 공정을 통해 LED칩(2A,2B,2C)과 연결될 수 있다. 상기 금속 재질의 최상층을 구비함으로써, 이방성 도전막을 제거할 수 있다. 또한 LED칩(2A,2B,2C)을 리페어할 때, 금속 재질의 층을 분리시켜 LED칩(2A,2B,2C)을 분리하거나 제거할 수 있다. Accordingly, in the embodiment of the present invention, the
상기 회로기판(20)의 제1 및 제2패드(61,63)는 적어도 2층 이상 또는 3층이상일 수 있다. 상기 회로기판(20)의 제1 및 제2패드(61,63)는 지지부재(1) 상에 제1금속층(L1), 상기 제1금속층(L1) 상에 제2금속층(L2), 상기 제2금속층(L2) 상에 제3금속층(L3) 및 상기 제3금속층(L3) 상에 제4금속층(L4)을 포함할 수 있다. 상기 제1금속층(L1)은 상기 지지부재(1)의 표면에 접착된 접착층이며, Ti, Ni, TiN, Mo, Pt 중 적어도 하나 또는 상기 금속을 갖는 합금을 포함할 수 있다. 상기 제2금속층(L2)은 상기 제1금속층(L1)과 상기 제3금속층(L3) 사이에 배치되며 열 전도 및 전기 전도를 위한 재질로 형성될 수 있으며, 예컨대 Al, Cu, W 중에서 적어도 하나 또는 선택된 금속을 갖는 합금으로 형성될 수 있다. 상기 제3금속층(L3)은 상기 제2금속층(L2)과 상기 제4금속층(L4)을 접합시켜 주기 위한 층일 수 있다. 상기 제3금속층(L3)은 상기 제1금속층(L1)과 동일한 재질이거나 Ti, Ni, TiN, Mo, Pt 중에서 적어도 하나로 형성될 수 있다. The first and
상기 제4금속층(L4)은 본딩 층으로서, 본딩 물질 예컨대, 솔더와 본딩되는 재질일 수 있다. 상기 제4금속층(L4)은 Ag, 또는 Au 중 적어도 하나 또는 상기 금속을 갖는 합금 중에서 선택될 수 있다. 상기 제4금속층(L4)은 산화 방지를 위한 층일 수 있다.The fourth metal layer L4 is a bonding layer, and may be a bonding material, for example, a material bonded with solder. The fourth metal layer L4 may be selected from at least one of Ag, Au, or an alloy having the metal. The fourth metal layer L4 may be a layer for preventing oxidation.
상기 제4금속층(L4)은 상기 LED칩(2A,2B,2C)의 제1전극(105) 및 제2전극(106)과 접합되는 층이며, 금속 재질에 의해 면 저항을 낮출 수 있고 전기 및 열 전도율을 개선시켜 줄 수 있다. 상기 제4금속층(L4)의 면 저항 값은 1Ω이하로서, 50mΩ 이하이거나 10mΩ내지 30mΩ의 범위일 수 있다. 즉, 상기 제4금속층(L4)은 LED칩(2A,2B,2C)의 각 전극과 접합되며, 기존 ITO층에 비해 적은 면 저항을 값을 갖고 높은 열 전도 및 전기 전도 특성을 제공할 수 있다. 상기 제4금속층(L4)의 두께는 10nm 내지 2㎛ 범위일 수 있다. 예를 들어, 상기 제4금속층(L4)의 두께는 50nm 이상 예컨대, 50 내지 100nm의 범위로 제공될 수 있다. 상기 제4금속층(L4)의 두께가 상기 범위보다 낮은 경우, 열 전도 및 전기 전도 특성이 낮을 수 있다. 상기 제4금속층(L4)을 갖는 패드(61,63)는 ITO층의 낮은 전기 전도에 비해 배선으로서 기능을 수행할 수 있다. 또한 상기 제1 내지 제4금속층(L1-L4)은 스퍼터 방식으로 증착될 수 있다. The fourth metal layer L4 is a layer that is bonded to the
상기 제1 내지 제4금속층(L1-L4)의 외측에는 제1절연층(41)이 배치될 수 있다. 즉, 제1절연층(41)의 오픈 영역에는 상기 제1 내지 제4금속층(L1-L4)을 갖는 패드(61,63)들이 각각 배치될 수 있다.A first insulating
도 9와 같이, 상기 LED칩(2A,2B,2C)의 각 전극(105,106)과 각 패드(61,63)은 접합층(B1,B2)에 의해 접합될 수 있다. 상기 제1전극(105)과 상기 제1패드(61)는 제1접합층(B1)에 의해 접합될 수 있다. 상기 제2전극(106)과 제2패드(63)는 제2접합층(B2)에 의해 접합될 수 있다. 상기 제1 및 제2접합층(B1,B2)은 Sn을 포함할 수 있으며, 예컨대 AgSn 또는 AuSn를 갖는 금속간 화합물을 포함할 수 있다.As shown in FIG. 9, the
상기 제1 내지 제4금속층(L1-L4)은 상기 연결 전극과 별도로 배치된 패드이거나, 상기 연결 전극에 포함된 층일 수 있다. 다른 예로서, 도 10과 같이, 상기 제1 내지 제4금속층(L1-L4) 중에서 제1 내지 제3금속층(L1-L3)은 상기 제4금속층(L4)의 면적보다 큰 면적 또는 더 긴 길이를 갖는 연결 전극일 수 있으며, 상기 제4금속층(L4)은 패드 층일 수 있다. 도10과 같이 제1절연층(41)은 상기 제3금속층(L3)의 상면에 배치되고 제4금속층(L4)의 외측에 배치될 수 있다. 상기 제1 내지 제3금속층(L1-L3)은 하부 패드로서, 상기 연결 전극일 수 있다. The first to fourth metal layers L1-L4 may be pads disposed separately from the connection electrode, or a layer included in the connection electrode. As another example, as shown in FIG. 10, of the first to fourth metal layers L1 to L4, the first to third metal layers L1 to L3 have a larger area or a longer length than the fourth metal layer L4. It may be a connection electrode having, and the fourth metal layer L4 may be a pad layer. As shown in FIG. 10, the first insulating
도 8 및 도 10과 같이, 상기 LED칩(2A,2B,2C)은 상기 발광 구조물(102-104) 상에 투광성 기판(101)을 포함할 수 있다. 상기 투광성 기판(101)은 성장 기판이거나 투명한 층으로서, 절연성 재질 또는 반도체 재질로 형성될 수 있다. 상기 투광성 기판(101)은 예컨대, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 8 and 10, the
상기 발광 구조물(102-104)은 화합물 반도체로 제공될 수 있다. 상기 발광 구조물(102-104)은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예로서, 상기 발광 구조물(102-104)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 제공될 수 있다.The light emitting structures 102-104 may be provided with a compound semiconductor. The light-emitting structures 102-104 may be provided as a group 2-6 or 3-5 compound semiconductor, for example. For example, the light emitting structures 102-104 include at least two or more elements selected from aluminum (Al), gallium (Ga), indium (In), phosphorus (P), arsenic (As), and nitrogen (N). Can be provided.
상기 발광 구조물(102-104)은 제1전극(105)에 연결된 제1 도전형 반도체층(102), 활성층(103), 제2전극(106)에 연결된 제2 도전형 반도체층(104)을 포함할 수 있다. 상기 제1 및 제2 도전형 반도체층(102,104)은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제1 및 제2 도전형 반도체층(102,104)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 제1 도전형 반도체층(102)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다. 상기 제2 도전형 반도체층(104)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다. 다른 예로서, 상기 제1 및 제2도전형 반도체층(102,104)은 p형 및 n형 반도체층일 수 있다.The light emitting structure 102-104 includes a first conductivity
상기 활성층(103)은 화합물 반도체로 구현될 수 있다. 상기 활성층(103)은 예로서 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층(103)이 다중 우물 구조로 구현된 경우, 상기 활성층(103)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있고, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.The
상기 발광 구조물(102-104)의 하부에는 광을 반사하기 위한 반사 재질의 층(미도시)이 배치될 수 있다. 상기 반사 재질의 층은 금속 또는 비 금속 재질로 형성될 수 있으며, 단층 또는 다층을 포함할 수 있다.A layer of a reflective material (not shown) for reflecting light may be disposed under the light emitting structures 102-104. The reflective material layer may be formed of a metal or non-metal material, and may include a single layer or multiple layers.
상기 LED칩(2A,2B,2C)의 제1 및 제2전극(105,106)은 LED칩(2A,2B,2C)의 하부에 배치되거나, 서로 반대측에 배치되거나, 서로 수평한 위치에 배치될 수 있다. 상기 LED칩(2A,2B,2C)은 상기 제1 및 제2전극(105,106)의 위치에 따라 플립 칩, 수직형 칩, 또는 수평형 칩으로 제공될 수 있다. 상기 제1 및 제2전극(105,106)은 Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh 중 적어도 하나 또는 둘 이상을 포함하며, 단층 또는 다층으로 형성될 수 있다.The first and
상기 LED칩(2A,2B,2C)의 상부에서 상기 투광성 기판(101)은 제거되거나 분리될 수 있다. 상기 LED칩(2A,2B,2C)의 각각의 상부는 형광체와 같은 파장변환 물질을 갖는 층이나 필름이 배치될 수 있다. 상기 각 LED칩(2A,2B,2C) 위에 배치된 층 또는 필름에 배치된 형광체는 황색, 녹색, 적색 또는 청색 중 적어도 하나를 포함할 수 있다. 예컨대, 상기 형광체는 상기 LED칩(2A,2B,2C)에서 방출된 광을 적색, 녹색, 황색, 청색의 광으로 파장 변환할 수 있다.The light-transmitting
도 11을 참조하면, 단위 픽셀 영역에 배치된 제1 내지 제3LED칩(2A,2B,2C) 각각은 개별 발광부로 정의될 수 있다. 상기 제1 내지 제3LED칩(2A,2B,2C)은 제1도전형 반도체층(102), 활성층(103) 및 제2도전형 반도체층(104), 제1도전형 반도체층(102)에 연결된 제1전극(105), 제2도전형 반도체층(104)에 연결된 제2전극(106)을 포함할 수 있다. 절연층(107)은 제1전극(105), 제2전극(106), 제1도전형 반도체층(102), 활성층(103) 및 제2도전형 반도체층(104)들 사이를 전기적으로 절연시켜 줄 수 있다. Referring to FIG. 11, each of the first to
상기 각 LED칩(2A,2B,2C)의 상부에는 투광성 기판(101)이 각각 배치되고, 상기 투광성 기판(101) 각각의 위에는 서로 다른 컬러를 발광하는 파장 변환부(150)가 각각 배치될 수 있다. 예컨대, 제1LED칩(2A)위에는 제1파장 변환부(150a), 제2LED칩(2B) 위에는 제2파장 변환부(150b), 및 제3LED칩(2c) 위에는 제3파장 변환부(150c)가 배치될 수 있다. 상기 LED칩(2A,2B,2C)은 자외선 광이거나 청색 광일 수 있다. 상기 제 1내지 제3파장 변환부(150a,150b,150c)를 통해 방출된 광은 적색, 녹색 또는 청색일 수 있다. 상기 제3파장 변환부(150c)는 제3LED칩(2C)이 청색 광을 발광하는 경우, 제거되거나 투명한 층이거나 피크 파장이 다른 청색 파장을 발광할 수 있다. 상기 제1 내지 제3LED칩(2A,2B,2C)은 서로 이격되며, 인접한 두 LED칩은 하나의 픽셀 영역에서 서로 동일한 간격을 가질 수 있다.A light-transmitting
도 12와 같이, LED칩(110)은 복수의 발광 구조물(102-104)로 분리되며, 단일의 투광성 기판(101) 아래에 배치될 수 있다. 이 경우, 복수의 발광 구조물(102-104)은 서로 동일한 청색 광이나 자외선 광을 발광할 수 있다. 이때 파장 변환부를 투광성 기판(101) 상에 선택적으로 배치하여, 서브 픽셀을 위한 광을 발광할 수 있다. 상기 LED칩(110)의 발광 구조물은 분리부(108)에 의해 서로 분리될 수 있다. 도 13과 같이, 상기 LED칩(110)의 각 전극(105,106)은 회로기판(20)의 픽셀 영역 내의 각 패드(61,63)와 금속 접합될 수 있다. As shown in FIG. 12, the
도 14와 같이, LED칩(110)의 투광성 기판(101) 상에는 제1 내지 제3파장 변환부(150a,150b,150c)를 갖는 파장변환부(150)이 각 발광 구조물(102-104) 상에 배치되며, 분리부(108) 상에는 광 차단부(Pb)가 배치될 수 있다. 이러한 제1 내지 제3파장 변환부(150a,150b,150c)는 적색, 녹색 및 청색 광을 발광할 수 있다. 상기 광 차단부(Pb)는 서로 다른 발광구조물을 통해 발광된 광들이 혼색되는 것을 방지할 수 있다. 상기 광 차단부(Pb)는 별도로 형성될 수 있으며, TiO2, Sio2와 같은 불순물이 첨가된 수지층일 수 있다.As shown in FIG. 14, on the light-transmitting
도 15와 같이, 상기 분리부(108)에는 광 차단부(120)가 배치되어, 인접한 발광 구조물을 지지할 수 있다. 상기 광 차단부(120)는 서로 다른 발광구조물을 통해 발광된 광들이 혼색되는 것을 방지할 수 있으며, TiO2, Sio2와 같은 불순물이 첨가된 수지층일 수 있다. As shown in FIG. 15, a
따라서 복수의 LED칩을 갖는 픽셀에 스위칭 소자를 일체형으로 설치하여 TFT 기능을 수행할 수 있으며, LED칩과 접합되는 본딩 층에서의 면 저항을 낮추고 전기 전도 및 열 전도를 개선시켜 줄 수 있다.Therefore, it is possible to perform a TFT function by integrally installing a switching element in a pixel having a plurality of LED chips, and it is possible to reduce the surface resistance in the bonding layer bonded to the LED chip and improve electrical conduction and heat conduction.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although it has been described with reference to a preferred embodiment of the present invention, those skilled in the art will variously modify and change the present invention within the scope not departing from the spirit and scope of the present invention described in the following claims. You will understand that you can do it.
또한, 본 발명의 특허청구범위에 기재된 도면번호는 설명의 명료성과 편의를 위해 기재한 것일 뿐 이에 한정되는 것은 아니며, 실시예를 설명하는 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있으며, 상술된 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있으므로, 이러한 용어들에 대한 해석은 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, reference numerals in the claims of the present invention are provided for clarity and convenience of description, and are not limited thereto. In the process of describing the embodiments, the thickness of the lines shown in the drawings, the size of components, etc. May be exaggerated for clarity and convenience of description, and the above-described terms are terms defined in consideration of functions in the present invention and may vary according to the intention or custom of users and operators. Should be made based on the contents throughout this specification.
1: 지지부재
2: 픽셀 영역
2A,2B,2C: LED칩
11,12,13,14: 디스플레이 패널
20: 회로기판
41: 제1절연층
50: 박막트랜지스터부
61,63: 패드
101: 투광성 기판
102: 제1도전형 반도체층
103: 활성층
104: 제2도전형 반도체층
105,106: 전극
L1: 제1금속층
L2: 제2금속층
L3: 제3금속층
L4: 제4금속층1: support member
2: pixel area
2A,2B,2C: LED chip
11,12,13,14: display panel
20: circuit board
41: first insulating layer
50: thin film transistor unit
61,63: pad
101: light-transmitting substrate
102: first conductive type semiconductor layer
103: active layer
104: second conductive type semiconductor layer
105,106: electrode
L1: first metal layer
L2: second metal layer
L3: third metal layer
L4: fourth metal layer
Claims (10)
상기 회로기판의 상면에 배치되고 상기 박막트랜지스터부에 전기적으로 연결된 적어도 하나의 패드; 및
제1 수평 폭을 구비하는 적어도 하나의 전극과 발광 구조물을 포함하며 상기 패드 위에 배치되는 복수의 LED칩;을 포함하며,
상기 패드는 상기 회로기판 상에 배치된 복수의 금속층을 포함하며, 상기 복수의 금속층 중 최상부 금속층은 금속 재질로 상기 전극과 접하며,
상기 패드의 복수의 금속층은 상기 최상부 금속층 아래에 배치되는 제1 하부 금속층을 포함하며,
상기 제1 하부 금속층은, 상기 최상부 금속층의 면적보다 큰 면적을 구비하는 것을 특징으로 하는, 디스플레이 패널.A circuit board having a transparent support member and a thin film transistor portion on the transparent support member;
At least one pad disposed on an upper surface of the circuit board and electrically connected to the thin film transistor; And
Includes at least one electrode and a light emitting structure having a first horizontal width, a plurality of LED chips disposed on the pad; and,
The pad includes a plurality of metal layers disposed on the circuit board, and an uppermost metal layer of the plurality of metal layers is made of a metal material and contacts the electrode,
The plurality of metal layers of the pad includes a first lower metal layer disposed under the uppermost metal layer,
The display panel, wherein the first lower metal layer has an area larger than an area of the uppermost metal layer.
상기 투명한 지지부재 상의 상기 최상부 금속층은 상기 제1 수평 폭 이상의 제2 수평 폭을 구비하며,
상기 제1 하부 금속층은 상기 제2 수평 폭보다 큰 제3 수평 폭을 구비하는 것을 특징으로 하는, 디스플레이 패널.The method of claim 1,
The uppermost metal layer on the transparent support member has a second horizontal width equal to or greater than the first horizontal width,
The display panel, wherein the first lower metal layer has a third horizontal width greater than the second horizontal width.
상기 제1 하부 금속층은, 상기 최상부 금속층에 의해 커버되지 않는 노출 상면을 포함하며,
상기 발광 구조물에서 발광된 빛은 상기 제1 하부 금속층의 노출 상면에서 반사되는 것을 특징으로 하는, 디스플레이 패널.The method of claim 2,
The first lower metal layer includes an exposed upper surface not covered by the uppermost metal layer,
The display panel, characterized in that the light emitted from the light emitting structure is reflected from the exposed upper surface of the first lower metal layer.
상기 복수의 LED 칩은, 제1 파장을 발광하는 제1 LED 칩, 상기 제1 파장보다 큰 제2 파장을 발광하는 제2 LED 칩, 및 상기 제2 파장보다 큰 제3 파장을 발광하는 제3 LED 칩을 포함하며, 상기 복수의 LED칩 각각은 상기 박막트랜지스터부에 의해 개별 구동되고 디스플레이의 서브픽셀을 형성하는, 디스플레이 패널.The method of claim 1,
The plurality of LED chips may include a first LED chip emitting a first wavelength, a second LED chip emitting a second wavelength greater than the first wavelength, and a third emitting device having a third wavelength greater than the second wavelength. A display panel comprising an LED chip, wherein each of the plurality of LED chips is individually driven by the thin film transistor unit and forms subpixels of the display.
상기 최상부 금속층은 Ag 또는 Au, Cu, Ni 중 적어도 하나를 포함하는 디스플레이 패널.The method of claim 1,
The uppermost metal layer is a display panel including at least one of Ag, Au, Cu, and Ni.
상기 최상부 금속층은 100mΩ이하의 면 저항을 갖는 디스플레이 패널.The method of claim 5,
The uppermost metal layer is a display panel having a surface resistance of 100mΩ or less.
상기 패드는 상기 LED칩의 전극과 접합층으로 접합되며,
상기 접합층은 AgSn, AgCu 또는 AuSn 중 어느 하나 이상을 포함하는 디스플레이 패널.The method of claim 1,
The pad is bonded to the electrode of the LED chip with a bonding layer,
The bonding layer is a display panel including any one or more of AgSn, AgCu, or AuSn.
상기 복수의 금속층은,
상기 제1 하부 금속층 아래에 순차적으로 배치되는 제2 하부 금속층 및 제3 하부 금속층을 포함하며,
상기 제1 하부 금속층은 Ti 또는 MO 중 적어도 하나이며,
상기 제2 하부 금속층은 Al(Aluminum), Cu, W 중에서 적어도 하나이거나 이들의 합금이며,
상기 제3 하부 금속층은 Ti 또는 MO 중 적어도 하나인,
디스플레이 패널.The method of claim 1,
The plurality of metal layers,
A second lower metal layer and a third lower metal layer sequentially disposed under the first lower metal layer,
The first lower metal layer is at least one of Ti or MO,
The second lower metal layer is at least one of Al (Aluminum), Cu, and W, or an alloy thereof,
The third lower metal layer is at least one of Ti or MO,
Display panel.
상기 복수의 LED 칩이 각각 배치되는 상기 패드의 둘레에는 상기 박막트랜지스터부를 덮는 제1절연층이 배치되는 디스플레이 패널.The method of claim 3,
A display panel in which a first insulating layer covering the thin film transistor is disposed around the pads on which the plurality of LED chips are respectively disposed.
상기 제1 절연층은,
상기 최상부 금속층에 의해 커버되지 않는 상기 제1 하부 금속층의 노출 상면에 배치되는, 디스플레이 패널.The method of claim 9,
The first insulating layer,
The display panel, which is disposed on an exposed upper surface of the first lower metal layer that is not covered by the uppermost metal layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210040153A KR102376739B1 (en) | 2019-08-06 | 2021-03-29 | Light source module, display panel and display apparatus including the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190095258A KR102235292B1 (en) | 2019-08-06 | 2019-08-06 | Light source module, display panel and display apparatus including the same |
KR1020210040153A KR102376739B1 (en) | 2019-08-06 | 2021-03-29 | Light source module, display panel and display apparatus including the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190095258A Division KR102235292B1 (en) | 2019-08-06 | 2019-08-06 | Light source module, display panel and display apparatus including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210038512A true KR20210038512A (en) | 2021-04-07 |
KR102376739B1 KR102376739B1 (en) | 2022-03-22 |
Family
ID=80988171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210040153A KR102376739B1 (en) | 2019-08-06 | 2021-03-29 | Light source module, display panel and display apparatus including the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102376739B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024092439A1 (en) * | 2022-10-31 | 2024-05-10 | 京东方科技集团股份有限公司 | Circuit board, light-emitting base plate, backlight module and display device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015175969A (en) * | 2014-03-14 | 2015-10-05 | 日本放送協会 | Tile type display and method of manufacturing the same |
KR20160044517A (en) * | 2013-09-05 | 2016-04-25 | 파나소닉 아이피 매니지먼트 가부시키가이샤 | Light-emitting device |
KR20170059068A (en) * | 2015-11-19 | 2017-05-30 | 삼성전자주식회사 | Lighting source module, display panel and display apparatus |
US20170179352A1 (en) * | 2015-12-16 | 2017-06-22 | Samsung Electronics Co., Ltd. | Circuit board for mounting of semiconductor light emitting device and semiconductor light emitting device package using the same |
JP2017183458A (en) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | Light-emitting element assembly, its manufacturing method, and display device |
KR20180029383A (en) * | 2016-09-12 | 2018-03-21 | 엘지이노텍 주식회사 | Lighting apparatus |
KR20190003198A (en) * | 2017-06-30 | 2019-01-09 | 엘지디스플레이 주식회사 | Light emitting diode display apparatus |
-
2021
- 2021-03-29 KR KR1020210040153A patent/KR102376739B1/en active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160044517A (en) * | 2013-09-05 | 2016-04-25 | 파나소닉 아이피 매니지먼트 가부시키가이샤 | Light-emitting device |
JP2015175969A (en) * | 2014-03-14 | 2015-10-05 | 日本放送協会 | Tile type display and method of manufacturing the same |
KR20170059068A (en) * | 2015-11-19 | 2017-05-30 | 삼성전자주식회사 | Lighting source module, display panel and display apparatus |
US20170179352A1 (en) * | 2015-12-16 | 2017-06-22 | Samsung Electronics Co., Ltd. | Circuit board for mounting of semiconductor light emitting device and semiconductor light emitting device package using the same |
JP2017183458A (en) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | Light-emitting element assembly, its manufacturing method, and display device |
KR20180029383A (en) * | 2016-09-12 | 2018-03-21 | 엘지이노텍 주식회사 | Lighting apparatus |
KR20190003198A (en) * | 2017-06-30 | 2019-01-09 | 엘지디스플레이 주식회사 | Light emitting diode display apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024092439A1 (en) * | 2022-10-31 | 2024-05-10 | 京东方科技集团股份有限公司 | Circuit board, light-emitting base plate, backlight module and display device |
Also Published As
Publication number | Publication date |
---|---|
KR102376739B1 (en) | 2022-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7178466B2 (en) | Display device | |
US11605654B2 (en) | Light emitting diode display device | |
CN108022936B (en) | Display device | |
US10236280B2 (en) | Light emitting device package and display device using the same | |
CN111384079B (en) | Display device | |
JP2023504666A (en) | Display device | |
CN114747013A (en) | Display device and method for manufacturing the same | |
KR20240040698A (en) | Display device and method of manufacturing the same | |
KR102376739B1 (en) | Light source module, display panel and display apparatus including the same | |
US20220246594A1 (en) | Light emitter board and display device | |
KR102235292B1 (en) | Light source module, display panel and display apparatus including the same | |
WO2021024722A1 (en) | Display device | |
KR102313606B1 (en) | Conducitive carrier and manufactruing method of a display panel | |
KR102579242B1 (en) | Micro LED display apparatus and method for fabricating the same | |
US20240186473A1 (en) | Display device comprising semiconductor light emitting element | |
US20240194844A1 (en) | Display device comprising semiconductor light emitting device | |
US20240186472A1 (en) | Display device comprising semiconductor light-emitting diode | |
KR20240009547A (en) | Display device and method for manufacturing the same | |
CN118176582A (en) | Display module and manufacturing method thereof | |
KR20230030113A (en) | Display device | |
KR20240031335A (en) | Display device including semiconductor light emitting device | |
CN118263235A (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |