KR20210034571A - Transmitting apparatus and receiving apparatus and controlling method thereof - Google Patents
Transmitting apparatus and receiving apparatus and controlling method thereof Download PDFInfo
- Publication number
- KR20210034571A KR20210034571A KR1020210036700A KR20210036700A KR20210034571A KR 20210034571 A KR20210034571 A KR 20210034571A KR 1020210036700 A KR1020210036700 A KR 1020210036700A KR 20210036700 A KR20210036700 A KR 20210036700A KR 20210034571 A KR20210034571 A KR 20210034571A
- Authority
- KR
- South Korea
- Prior art keywords
- field
- packet
- extension
- value
- header
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/04—Protocols for data compression, e.g. ROHC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/10—Streamlined, light-weight or high-speed protocols, e.g. express transfer protocol [XTP] or byte stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0093—Point-to-multipoint
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Mobile Radio Communication Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
본 발명은 송신 장치, 수신 장치 및 그 제어 방법에 관한 것으로, 더욱 상세하게는 데이터를 적어도 하나의 신호 처리 경로에 매핑시켜 전송하는 송신 장치, 수신 장치 및 그 제어 방법에 관한 것이다.The present invention relates to a transmission apparatus, a reception apparatus, and a control method thereof, and more particularly, to a transmission apparatus, a reception apparatus, and a control method thereof that map and transmit data to at least one signal processing path.
21세기 정보화 사회에서 방송 통신 서비스는 본격적인 디지털화, 다채널화, 광대역화, 고품질화의 시대를 맞이하고 있다. 특히 최근에 고화질 디지털 TV 및 PMP, 휴대방송 기기 보급이 확대됨에 따라 디지털 방송 서비스도 다양한 수신방식 지원에 대한 요구가 증대되고 있다. In the information society of the 21st century, broadcasting and communication services are entering the era of full-scale digitalization, multi-channelization, broadbandization, and high quality. In particular, as the spread of high-definition digital TVs, PMPs, and portable broadcasting devices is expanding in recent years, there is an increasing demand for supporting various reception methods for digital broadcasting services.
이러한 요구에 따라 표준 그룹에서는 다양한 표준을 제정하여, 사용자의 니즈를 만족시킬 수 있는 다양한 서비스를 제공하고 있는 실정에서, 보다 우수한 성능을 통해 보다 나은 서비스를 제공하기 위한 방안의 모색이 요청된다.In response to these demands, the standard group has established various standards to provide various services that can satisfy the needs of users. Therefore, a search for a method to provide better services through better performance is requested.
본 발명은 상술한 필요성에 따라 안출된 것으로, 본 발명의 목적은 다양한 타입의 데이터를 전송하기에 적합한 포맷을 갖는 프레임을 생성하는 송신 장치, 수신 장치 및 그 제어 방법을 제공함에 있다.The present invention has been conceived in accordance with the above-described necessity, and an object of the present invention is to provide a transmitting device, a receiving device, and a control method for generating a frame having a format suitable for transmitting various types of data.
이상과 같은 목적을 달성하기 위한 실시 예에 따르면, 송신 장치는 입력 패킷에 기초하여, 헤더 및 페이로드를 포함하는 패킷을 생성하는 패킷 생성부, 상기 생성된 패킷을 신호 처리하는 신호처리부 및 상기 신호 처리된 패킷을 전송하는 송신부를 포함하며, 상기 헤더를 구성하는 베이스 필드(Base 필드)는 상기 베이스 필드가 제1 길이임을 나타내는 제1 값 또는 상기 베이스 필드가 제2 길이임을 나타내는 제2 값으로 설정되는 제1 필드를 포함하며, 상기 제1 필드가 상기 제2 값으로 설정되면, 상기 베이스 필드는, 상기 페이로드에 포함된 입력 패킷의 각 시작점 중 첫 번째 값을 나타내는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드 및 상기 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드를 포함할 수 있다.According to an embodiment for achieving the above object, a transmission device includes a packet generator for generating a packet including a header and a payload based on an input packet, a signal processor for signal processing the generated packet, and the signal. Including a transmission unit for transmitting the processed packet, the base field (Base field) constituting the header is set to a first value indicating that the base field is a first length or a second value indicating that the base field is a second length The first field is included, and when the first field is set to the second value, the base field is LSB (least significant) of a pointer value indicating the first value of each starting point of the input packet included in the payload. bits) and a third field indicating the most significant bits (MSBs) of the pointer value.
여기서, 상기 베이스 필드는, 상기 헤더의 확장 모드를 나타내는 제4 필드를 포함하며, 상기 제4 필드는, 옵셔널 필드(Optional 필드)의 존부, 상기 옵셔널 필드의 길이 및 확장 필드(Extension 필드)의 구조에 관한 정보 중 적어도 하나를 포함할 수 있다.Here, the base field includes a fourth field indicating an extension mode of the header, and the fourth field includes the presence or absence of an optional field, a length of the optional field, and an extension field It may include at least one of information on the structure of.
또한, 상기 제4 필드는, Optional 필드의 존부, 상기 Optional 필드의 길이 및 상기 Extension 필드의 구조에 관한 정보 중 적어도 하나를 포함할 수 있다.(삭제)In addition, the fourth field may include at least one of information on the presence or absence of an optional field, a length of the optional field, and a structure of the extension field. (Deleted)
또한, 상기 제4 필드는, 상기 Optional 필드 및 Extension 필드가 부존재함을 나타내는 제3 값, 상기 Optional 필드가 존재하고 상기 Optional 필드의 길이가 1 바이트임을 나타내는 제4 값, 상기 Optional 필드가 존재하고 상기 Optional 필드의 길이가 2 바이트임을 나타내는 제5 값 및 상기 Optional 필드가 존재하고 상기 Optional 필드의 길이가 2 바이트이며 상기 Extension 필드가 복수의 Extension 페이로드를 포함하는 구조임을 나타내는 제6 값 중 하나로 설정될 수 있다.In addition, the fourth field includes a third value indicating that the optional field and the extension field do not exist, a fourth value indicating that the optional field is present and the length of the optional field is 1 byte, and the optional field is present and the A fifth value indicating that the length of the optional field is 2 bytes, and the optional field is present, the length of the optional field is 2 bytes, and the extension field is set to one of sixth values indicating a structure including a plurality of extension payloads. I can.
또한, 상기 제4 필드가 상기 제4 값 또는 제5 값으로 설정되면, 상기 Optional 필드는 상기 Extension 필드에 포함된 Extension 페이로드의 타입을 나타내는 제5 필드 및 상기 Extension 필드의 길이를 나타내는 제6 필드를 더 포함하며, 상기 제5 필드가 기 설정된 값으로 설정되면, 상기 확장 필드는 전부 패딩으로 채워질 수 있다.In addition, when the fourth field is set to the fourth value or the fifth value, the optional field is a fifth field indicating a type of an extension payload included in the extension field and a sixth field indicating a length of the extension field. Further includes, and when the fifth field is set to a preset value, all the extension fields may be filled with padding.
또한, 상기 제4 필드가 상기 제5 값으로 설정되면, 상기 Optional 필드는 상기 Extension 필드에 포함된 Extension 페이로드의 타입을 나타내는 필드, 상기 Extension 필드의 길이를 나타내는 필드의 LSB 파트를 나타내는 필드 및 상기 Extension 필드의 길이를 나타내는 필드의 MSB 파트를 나타내는 필드를 포함할 수 있다.In addition, when the fourth field is set to the fifth value, the optional field is a field indicating a type of an extension payload included in the extension field, a field indicating an LSB part of a field indicating a length of the extension field, and the A field indicating the MSB part of the field indicating the length of the Extension field may be included.
또한, 상기 제4 필드가 상기 제6 값으로 설정되면, 상기 Optional 필드는 상기 Extension 필드에 포함된 복수의 Extension 페이로드의 개수를 나타내는 필드, 상기 Extension 필드의 길이를 나타내는 필드의 LSB 파트를 나타내는 필드 및 상기 Extension 필드의 길이를 나타내는 필드의 MSB 파트를 나타내는 필드를 포함할 수 있다.In addition, when the fourth field is set to the sixth value, the optional field is a field indicating the number of a plurality of extension payloads included in the extension field, and a field indicating an LSB part of a field indicating the length of the extension field. And a field indicating the MSB part of the field indicating the length of the Extension field.
또한, 상기 Extension 필드는, 상기 복수의 Extension 페이로드 각각의 타입을 나타내는 복수의 필드 및 상기 복수의 Extension 페이로드 각각의 길이를 나타내는 복수의 필드를 포함할 수 있다.In addition, the Extension field may include a plurality of fields indicating a type of each of the plurality of extension payloads and a plurality of fields indicating a length of each of the plurality of extension payloads.
또한, 상기 Extension 필드는, 상기 제4 필드가 상기 제4 값 및 제5 값 중 하나로 설정되고 상기 Extension 필드에 포함된 Extension 페이로드의 길이가 상기 Extension 필드의 길이보다 작을 경우, 상기 Extension 필드에 상기 Extension 페이로드를 포함하고 남은 나머지 부분에는 패딩(padding)을 포함할 수 있다.In addition, in the Extension field, when the fourth field is set to one of the fourth value and the fifth value, and the length of the extension payload included in the Extension field is less than the length of the Extension field, You can include the extension payload and padding for the rest of the parts.
또한, 상기 Extension 필드는, 상기 제4 필드가 상기 제6 값으로 설정된 경우 상기 Extension 필드에 복수의 Extension 페이로드를 포함하고 남은 나머지 부분에는 패딩(padding)을 포함할 수 있다.In addition, when the fourth field is set to the sixth value, the Extension field may include a plurality of extension payloads in the Extension field and padding in the remaining portion.
한편, 본 발명의 일 실시 예에 따른 수신 장치는 헤더 및 페이로드를 포함하는 패킷을 포함하는 스트림을 수신하는 수신부, 상기 패킷에서 상기 헤더를 추출하고, 상기 헤더에 포함된 정보를 추출하는 정보 추출부 및 상기 추출된 정보에 기초하여 상기 페이로드에 포함된 입력 패킷을 신호 처리하는 신호 처리부를 포함하고, 상기 헤더를 구성하는 베이스 필드는 상기 베이스 필드가 제1 길이임을 나타내는 제1 값 또는 상기 베이스 필드가 제2 길이임을 나타내는 제2 값으로 설정되는 제1 필드를 포함하며, 상기 제1 필드가 상기 제2 값으로 설정되면, 상기 베이스 필드는, 상기 페이로드에 포함된 입력 패킷의 각 시작점 중 첫 번째 값을 나타내는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드 및 상기 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드를 포함할 수 있다.Meanwhile, the receiving device according to an embodiment of the present invention includes a receiving unit receiving a stream including a packet including a header and a payload, extracting the header from the packet, and extracting information included in the header. A signal processor for signal processing the input packet included in the payload based on the sub and the extracted information, wherein the base field constituting the header is a first value indicating that the base field is a first length or the base Includes a first field that is set to a second value indicating that the field is a second length, and when the first field is set to the second value, the base field is among the starting points of each input packet included in the payload. A second field indicating the least significant bits (LSB) of the pointer value indicating the first value and a third field indicating the most significant bits (MSB) of the pointer value may be included.
한편, 본 발명의 일 실시 예에 따른 송신 장치의 제어 방법은 입력 패킷에 기초하여, 헤더 및 페이로드를 포함하는 패킷을 생성하는 단계, 상기 생성된 패킷을 신호처리하는 단계 및 상기 신호 처리된 패킷을 전송하는 단계를 포함하며, 상기 헤더를 구성하는 베이스 필드(Base 필드)는 상기 베이스 필드가 제1 길이임을 나타내는 제1 값 또는 상기 베이스 필드가 제2 길이임을 나타내는 제2 값으로 설정되는 제1 필드를 포함하며, 상기 제1 필드가 상기 제2 값으로 설정되면, 상기 베이스 필드는, 상기 페이로드에 포함된 입력 패킷의 각 시작점 중 첫 번째 값을 나타내는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드 및 상기 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드를 포함할 수 있다.Meanwhile, a method for controlling a transmission device according to an embodiment of the present invention includes generating a packet including a header and a payload based on an input packet, signal processing the generated packet, and the signal-processed packet. And transmitting, wherein the base field (Base field) constituting the header is set to a first value indicating that the base field is a first length or a second value indicating that the base field is a second length. Field, and when the first field is set to the second value, the base field indicates LSB (least significant bits) of a pointer value indicating a first value of each start point of an input packet included in the payload. A second field indicating and a third field indicating most significant bits (MSBs) of the pointer value may be included.
또한, 상기 베이스 필드는, 상기 헤더의 확장 모드를 나타내는 제4 필드를 포함하며, 상기 제4 필드는, 옵셔널 필드(Optional 필드)의 존부, 상기 옵셔널 필드의 길이 및 확장 필드(Extension 필드)의 구조에 관한 정보 중 적어도 하나를 포함할 수 있다.In addition, the base field includes a fourth field indicating an extension mode of the header, and the fourth field includes the presence or absence of an optional field, a length of the optional field, and an extension field. It may include at least one of information on the structure of.
또한, 상기 제4 필드는, Optional 필드의 존부, 상기 Optional 필드의 길이 및 상기 Extension 필드의 구조에 관한 정보 중 적어도 하나를 포함할 수 있다.(삭제)In addition, the fourth field may include at least one of information on the presence or absence of an optional field, a length of the optional field, and a structure of the extension field. (Deleted)
또한, 상기 제4 필드는, 상기 Optional 필드 및 Extension 필드가 부존재함을 나타내는 제3 값, 상기 Optional 필드가 존재하고 상기 Optional 필드의 길이가 1 바이트임을 나타내는 제4 값, 상기 Optional 필드가 존재하고 상기 Optional 필드의 길이가 2 바이트임을 나타내는 제5 값 및 상기 Optional 필드가 존재하고 상기 Optional 필드의 길이가 2 바이트이며 상기 Extension 필드가 복수의 Extension 페이로드를 포함하는 구조임을 나타내는 제6 값 중 하나로 설정될 수 있다.In addition, the fourth field includes a third value indicating that the optional field and the extension field do not exist, a fourth value indicating that the optional field is present and the length of the optional field is 1 byte, and the optional field is present and the A fifth value indicating that the length of the optional field is 2 bytes, and the optional field is present, the length of the optional field is 2 bytes, and the extension field is set to one of sixth values indicating a structure including a plurality of extension payloads. I can.
또한, 상기 제4 필드가 상기 제4 값 또는 제5 값으로 설정되면, 상기 Optional 필드는 상기 Extension 필드에 포함된 Extension 페이로드의 타입을 나타내는 제5 필드 및 상기 Extension 필드의 길이를 나타내는 제6 필드를 더 포함하며, 상기 제5 필드가 기 설정된 값으로 설정되면, 상기 확장 필드는 전부 패딩으로 채워질 수 있다.In addition, when the fourth field is set to the fourth value or the fifth value, the optional field is a fifth field indicating a type of an extension payload included in the extension field and a sixth field indicating a length of the extension field. Further includes, and when the fifth field is set to a preset value, all the extension fields may be filled with padding.
또한, 상기 제4 필드가 상기 제5 값으로 설정되면, 상기 Optional 필드는 상기 Extension 필드에 포함된 Extension 페이로드의 타입을 나타내는 필드, 상기 Extension 필드의 길이를 나타내는 필드의 LSB 파트를 나타내는 필드 및 상기 Extension 필드의 길이를 나타내는 필드의 MSB 파트를 나타내는 필드를 포함할 수 있다.In addition, when the fourth field is set to the fifth value, the optional field is a field indicating a type of an extension payload included in the extension field, a field indicating an LSB part of a field indicating a length of the extension field, and the A field indicating the MSB part of the field indicating the length of the Extension field may be included.
또한, 상기 제4 필드가 상기 제6 값으로 설정되면, 상기 Optional 필드는 상기 Extension 필드에 포함된 복수의 Extension 페이로드의 개수를 나타내는 필드, 상기 Extension 필드의 길이를 나타내는 필드의 LSB 파트를 나타내는 필드 및 상기 Extension 필드의 길이를 나타내는 필드의 MSB 파트를 나타내는 필드를 포함할 수 있다.In addition, when the fourth field is set to the sixth value, the optional field is a field indicating the number of a plurality of extension payloads included in the extension field, and a field indicating an LSB part of a field indicating the length of the extension field. And a field indicating the MSB part of the field indicating the length of the Extension field.
또한, 상기 Extension 필드는, 상기 복수의 Extension 페이로드 각각의 타입을 나타내는 복수의 필드 및 상기 복수의 Extension 페이로드 각각의 길이를 나타내는 복수의 필드를 포함할 수 있다.In addition, the Extension field may include a plurality of fields indicating a type of each of the plurality of extension payloads and a plurality of fields indicating a length of each of the plurality of extension payloads.
또한, 상기 확장 필드는, 상기 제4 필드가 상기 제4 값 및 제5 값 중 하나로 설정되고 상기 확장 필드에 포함된 Extension 페이로드의 길이가 상기 확장 필드의 길이보다 작을 경우, 상기 확장 필드에 상기 Extension 페이로드를 포함하고 남은 나머지 부분에는 패딩(padding)을 포함할 수 있다.In addition, in the extension field, when the fourth field is set to one of the fourth value and the fifth value, and the length of the extension payload included in the extension field is less than the length of the extension field, You can include the extension payload and padding for the rest of the parts.
또한, 상기 확장 필드는, 상기 제4 필드가 상기 제6 값으로 설정된 경우 상기 확장 필드에 복수의 Extension 페이로드를 포함하고 남은 나머지 부분에는 패딩(padding)을 포함할 수 있다.In addition, when the fourth field is set to the sixth value, the extension field may include a plurality of extension payloads in the extension field and padding in the remaining part.
한편, 본 발명의 일 실시 예에 따른 수신 장치의 제어 방법은 헤더 및 페이로드를 포함하는 패킷을 포함하는 스트림을 수신하는 단계, 상기 패킷에서 상기 헤더를 추출하고, 상기 헤더에 포함된 정보를 추출하는 단계 및 상기 추출된 정보에 기초하여 상기 페이로드에 포함된 입력 패킷을 신호 처리하는 단계를 포함하며, 상기 헤더를 구성하는 베이스 필드는 상기 베이스 필드(Base 필드)가 제1 길이임을 나타내는 제1 값 또는 상기 베이스 필드가 제2 길이임을 나타내는 제2 값으로 설정되는 제1 필드를 포함하며, 상기 제1 필드가 상기 제2 값으로 설정되면, 상기 베이스 필드는, 상기 페이로드에 포함된 입력 패킷의 각 시작점 중 첫 번째 값을 나타내는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드 및 상기 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드를 포함할 수 있다.Meanwhile, the control method of a receiving device according to an embodiment of the present invention includes receiving a stream including a packet including a header and a payload, extracting the header from the packet, and extracting information included in the header. And signal-processing the input packet included in the payload based on the extracted information, wherein the base field constituting the header indicates that the base field is a first length. A value or a first field set to a second value indicating that the base field is a second length, and when the first field is set to the second value, the base field is an input packet included in the payload A second field indicating the least significant bits (LSB) of a pointer value indicating a first value of each starting point of, and a third field indicating the most significant bits (MSB) of the pointer value may be included.
이상과 같은 본 발명의 다양한 실시 예에 따르면, 입력 스트림을 효율적으로 물리적 계층에 매핑할 수 있으므로 데이터 처리 효율을 높일 수 있게 된다.According to various embodiments of the present disclosure as described above, since an input stream can be efficiently mapped to a physical layer, data processing efficiency can be improved.
도 1은 본 발명의 일 실시 예에 따른 송신 시스템의 계층적 구조를 설명하기 위한 도면이다.
도 2는 본 발명의 실시 예에 따른 방송 링크 계층(1400)의 개략적 구성을 설명하기 위한 도면이다.
도 3a는 본 발명의 일 실시 예에 따른 송신 시스템(또는 송신 장치)의 개략적 구성을 설명하기 위한 도면이다.
도 3b 및 도 3c는 본 발명의 일 실시 예에 따른 멀티플렉싱 방법을 설명하기 위한 도면들이다.
도 4는 도 3a에 도시된 Input Formatting 블럭의 세부 구성을 나타내는 블럭도이다.
도 5a 및 도 5b는 baseband framing 블럭의 세부 구성을 설명하기 위한 도면들이다.
도 6은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 나타낸 블럭도이다.
도 7a는 본 발명의 일 실시 예에 따른 패킷 생성부의 상세한 구성을 나타낸 블럭도이다.
도 8은 본 발명의 일 실시 예에 따른 패킷의 구조를 나타내는 도면이다.
도 9는 본 발명의 일 실시 예에 따른 헤더의 구조를 나타내는 도면이다.
도 10은 본 발명의 일 실시 예에 따른 Optional 필드의 상세한 구성을 나타낸 도면이다.
도 11 내지 도 16d는 본 발명의 다양한 실시 예에 따른 패킷의 구조를 나타낸 도면이다.
도 17은 본 발명의 또 다른 실시 예에 따른 패킷의 구조를 도시한 도면이다.
도 18은 도 17에 도시된 헤더의 상세한 구성을 도시한 도면이다.
도 19는 본 발명의 또 다른 실시 예에 따른 Optional 필드의 상세한 구성을 나타낸 도면이다.
도 20 내지 도 24는 본 발명의 다양한 실시 예에 따른 패킷의 구조를 나타낸 도면이다.
도 25는 본 발명의 일 실시 예에 따른 Extension 필드의 구조에 관한 도면이다.
도 26a는 본 발명의 일 실시 예에 따른 수신 장치의 구성을 나타낸 블록도이다.
도 26b는 본 발명의 일 실시 예에 따른 신호 처리부를 구체적으로 설명하기 위한 블록도이다.
도 27은 본 발명의 일 실시 예에 따른 수신기의 구성을 나타낸 블록도이다.
도 28은 복조기를 본 발명의 일 실시 예에 따라 좀 더 자세히 도시한 블록도이다.
도 29는 본 발명의 일 실시 예에 따른 사용자가 서비스를 선택한 시점부터 실제 선택된 서비스가 재생되기까지의 수신기의 동작을 간략하게 나타낸 흐름도이다.
도 30은 본 발명의 일 실시 예에 따른 송신 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 31은 본 발명의 일 실시 예에 따른 수신 장치의 제어 방법을 설명하기 위한 흐름도이다.1 is a diagram illustrating a hierarchical structure of a transmission system according to an embodiment of the present invention.
2 is a diagram illustrating a schematic configuration of a
3A is a diagram illustrating a schematic configuration of a transmission system (or transmission device) according to an embodiment of the present invention.
3B and 3C are diagrams for explaining a multiplexing method according to an embodiment of the present invention.
4 is a block diagram showing a detailed configuration of the Input Formatting block shown in FIG. 3A.
5A and 5B are diagrams for explaining a detailed configuration of a baseband framing block.
6 is a block diagram showing the configuration of a transmission device according to an embodiment of the present invention.
7A is a block diagram showing a detailed configuration of a packet generator according to an embodiment of the present invention.
8 is a diagram illustrating a structure of a packet according to an embodiment of the present invention.
9 is a diagram illustrating a structure of a header according to an embodiment of the present invention.
10 is a diagram showing a detailed configuration of an optional field according to an embodiment of the present invention.
11 to 16D are diagrams illustrating a structure of a packet according to various embodiments of the present disclosure.
17 is a diagram illustrating a structure of a packet according to another embodiment of the present invention.
18 is a diagram showing a detailed configuration of the header shown in FIG. 17;
19 is a diagram showing a detailed configuration of an optional field according to another embodiment of the present invention.
20 to 24 are diagrams showing the structure of a packet according to various embodiments of the present invention.
25 is a diagram illustrating a structure of an extension field according to an embodiment of the present invention.
26A is a block diagram showing the configuration of a receiving device according to an embodiment of the present invention.
26B is a block diagram illustrating in detail a signal processing unit according to an embodiment of the present invention.
27 is a block diagram showing the configuration of a receiver according to an embodiment of the present invention.
28 is a block diagram showing a demodulator in more detail according to an embodiment of the present invention.
29 is a flowchart schematically illustrating an operation of a receiver from a time point when a user selects a service until an actual selected service is played according to an embodiment of the present invention.
30 is a flowchart illustrating a method of controlling a transmission device according to an embodiment of the present invention.
31 is a flowchart illustrating a method of controlling a reception device according to an embodiment of the present invention.
이하, 본 발명의 다양한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In addition, terms to be described later are terms defined in consideration of functions in the present invention, which may vary according to the intention or custom of users or operators. Therefore, the definition should be made based on the contents throughout the present specification.
본 발명의 일 실시 예에서 제안하는 장치 및 방법은 디지털 멀티미디어 방송(digital multimedia broadcasting: DMB, 이하 ‘DMB’라 칭하기로한다) 서비스와, 휴대용 디지털 비디오 방송(digital video broadcastinghandheld:DVP-H, 이하 ‘DVP-H’라 칭하기로 한다), 및 모바일/휴대용 진화된 텔레비젼 시스템 협회(ATSC-M/H: advanced television systems committeemobile/handheld: ATSC-M/H, 이하 ‘ATSC-M/H’라 칭하기로 한다) 서비스 등과 같은 모바일 방송 서비스와, 인터넷 프로토콜 텔레비젼(internet protocol television: IPTV, 이하 ‘IPTV’라 칭하기로 한다) 서비스와 같은 디지털 비디오 방송 시스템과, 엠펙 미디어 트랜스포트(MPEG(moving picture experts group) media transport: MMT, 이하 ‘MMT’라 칭하기로 한다) 시스템과, 진화된 패킷 시스템(evolved packet system: EPS, 이하 ‘EPS’라 칭하기로 한다)과, 롱-텀 에볼루션(long-term evolution: LTE, 이하 ‘LTE’라 칭하기로 한다) 이동 통신 시스템과, 롱-텀 에볼루션-어드밴스드(long-term evolution-advanced: LTE-A, 이하 ‘LTE-A’라 칭하기로 한다) 이동 통신 시스템과, 고속 하향 링크 패킷 접속(high speed downlink packet access: HSDPA, 이하 ‘HSDPA’라 칭하기로 한다) 이동 통신 시스템과, 고속 상향 링크 패킷 접속(high speed uplink packet access: HSUPA,이하 ‘HSUPA’라 칭하기로 한다) 이동 통신 시스템과, 3세대 프로젝트 파트너쉽2(3rd generation project partnership 2: 3GPP2, 이하 ‘3GPP2’라 칭하기로 한다)의 고속 레이트 패킷 데이터(high rate packet data: HRPD, 이하 ‘HRPD’라 칭하기로 한다) 이동 통신 시스템과, 3GPP2의 광대역 부호 분할 다중 접속(wideband code division multiple access: WCDMA, 이하 ‘WCDMA’라 칭하기로 한다) 이동 통신 시스템과, 3GPP2의 부호 분할 다중 접속(code division multiple access: CDMA, 이하 ‘CDMA’라 칭하기로 한다) 이동 통신 시스템과, 국제 전기 전자 기술자 협회(institute of electrical and electronics engineers: IEEE, 이하‘IEEE’라 칭하기로 한다) 802.16m 통신 시스템 등과 같은 통신 시스템과, 모바일 인터넷 프로토콜(mobile internet protocol: Mobile IP, 이하 ‘Mobile IP ‘라 칭하기로 한다) 시스템 등과 같은 다양한 통신 시스템들에 적용 가능함은 물론이다An apparatus and method proposed in an embodiment of the present invention include a digital multimedia broadcasting (DMB, hereinafter referred to as'DMB') service, and a portable digital video broadcasting handheld (DVP-H, hereinafter referred to as'DMB') service. DVP-H'), and the mobile/portable advanced television systems committee mobile/handheld: ATSC-M/H, hereinafter referred to as'ATSC-M/H'. A) mobile broadcasting services such as services, digital video broadcasting systems such as Internet protocol television (IPTV, hereinafter referred to as'IPTV') services, and MPEG (moving picture experts group) media transport: MMT, hereinafter referred to as'MMT') system, evolved packet system (EPS, hereinafter referred to as'EPS'), and long-term evolution (LTE) , Hereinafter referred to as'LTE') a mobile communication system, a long-term evolution-advanced (LTE-A, hereinafter referred to as'LTE-A') mobile communication system, and a high-speed Downlink packet access (high speed downlink packet access: HSDPA, hereinafter referred to as'HSDPA') mobile communication system, and high speed uplink packet access (high speed uplink packet access: HSUPA, hereinafter referred to as'HSUPA') High-speed rate packet of mobile communication system and 3rd generation project partnership 2 (3GPP2, hereinafter referred to as '3GPP2') Data (high rate packet data: HRPD, hereinafter referred to as'HRPD') mobile communication system and 3GPP2 wideband code division multiple access (WCDMA, hereinafter referred to as'WCDMA') mobile communication The system and 3GPP2 code division multiple access (CDMA, hereinafter referred to as'CDMA') mobile communication system, and the International Institute of Electrical and Electronics Engineers (IEEE) Of course, it can be applied to various communication systems such as a communication system such as an 802.16m communication system and a mobile internet protocol (Mobile IP, hereinafter referred to as'Mobile IP') system.
도 1은 본 발명의 일 실시 예에 따른 송신 시스템의 계층적 구조를 설명하기 위한 도면이다. 1 is a diagram illustrating a hierarchical structure of a transmission system according to an embodiment of the present invention.
도 1을 참조하면, 서비스는 서비스를 구성하는 미디어 데이터(1000)와 수신기에서 미디어 데이터를 획득하고 소비하는데 필요한 정보들을 전달하기 위한 시그널링(1050)을 포함한다. 미디어 데이터는 전송에 앞서 전송에 적합한 형태로 캡슐화될 수 있다. 캡슐화 방식은 ISO/IEC 23008-1 MPEG Media Transport (MMT)에 정의된 Media Processing Unit(MPU)나 ISO/IEC 23009-1 Dynamic Adaptive Streaming over HTTP (DASH)에 정의된 DASH 세그먼트 형식을 따를 수 있다. 미디어 데이터(1000) 및 시그널링(1050)은 응용 계층 프로토콜에 의하여 패킷화된다.Referring to FIG. 1, a service includes
도 1은 응용 계층 프로토콜로 MMT에 정의된 MMT 프로토콜(MMTP)(1110)과 Real-Time Object Delivery over Unidirectional Transport(ROUTE) 프로토콜(1120)을 사용하는 경우를 도시하였다. 이 때 수신기에서 특정 서비스가 어떤 응용 계층 프로토콜로 전송되었는지 알기 위해서는 응용 계층 프로토콜과는 독립적인 방법으로 서비스가 전송되는 응용 프로토콜에 대한 정보를 알려주기 위한 방법이 요구된다.FIG. 1 shows a case in which an MMT protocol (MMTP) 1110 defined in MMT and a Real-Time Object Delivery over Unidirectional Transport (ROUTE)
도 1에 도시한 Service List Table (SLT)(1150)는 상술한 목적을 만족하기 위한 시그널링 방식으로 서비스에 대한 정보를 테이블로 구성하고 이를 패킷화한다. SLT에 대한 자세한 내용을 후술하기로 한다.상술한 패킷화된미디어 데이터와 SLT를 포함하는 시그널링은 User Datagram Protocol (UDP)(1200)과 Internet Protocol (IP)(1300)을 거쳐서 방송 링크 계층(1400)으로 전달된다. 방송 링크 계층의 예로 ATSC 3.0에서 정의한 ATSC 3.0 Link-Layer Protocol(ALP)가 있다. ALP 프로토콜은 IP 패킷을 입력으로 ALP 패킷을 생성하고 ALP 패킷을 방송 물리 계층 (1500)으로 전달한다.The Service List Table (SLT) 1150 shown in FIG. 1 is a signaling method for satisfying the above-described purpose, and organizes service information into a table and packetizes it. Details of the SLT will be described later. The above-described packetized media data and signaling including the SLT are performed through the User Datagram Protocol (UDP) 1200 and the Internet Protocol (IP) 1300, and the broadcast link layer 1400 ). An example of a broadcast link layer is ATSC 3.0 Link-Layer Protocol (ALP) defined in ATSC 3.0. The ALP protocol generates an ALP packet by taking an IP packet as an input and delivers the ALP packet to the broadcast
다만, 후술할 도 2에 따르면 방송 링크 계층(1400)은 미디어 데이터나 시그널링을 포함하는 IP 패킷(1300)만을 입력으로 사용하는 것은 아니며 MPEG2-TS 패킷이나 일반적인 형태의 패킷화된 데이터를 입력으로 사용할 수 있음에 유의한다. 이 때 방송 링크 계층의 제어에 필요한 시그널링 정보도 ALP 패킷의 형태로 방송 물리 계층(1500)으로 전달된다.However, according to FIG. 2 to be described later, the
방송 물리 계층(1500)은 ALP 패킷을 입력으로 신호 처리하여 물리 계층 프레임을 생성하고 물리 계층 프레임을 무선신호로 변환하여 송출한다. 이 때 방송 물리 계층(1500)은 적어도 하나의 신호 처리 경로를 가진다. 신호 처리 경로의 예로 DVB-T2나 ATSC 3.0의 PLP (Physical Layer Pipe)를 들 수 있으며, PLP로 하나 이상의 서비스 전체를 맵핑되거나 서비스의 일부가 맵핑될 수 있다.The broadcast
도 2는 본 발명의 실시 예에 따른 방송 링크 계층(1400)의 개략적 구성을 설명하기 위한 도면이다.2 is a diagram illustrating a schematic configuration of a
도 2를 참조하면, 방송 링크 계층(1400)의 입력은 IP 패킷(1300)을 포함하며, 링크 계층 시그널링(1310), MPEG2-TS 패킷(1320) 및 기타 패킷화된 데이터(1330)를 더 포함 할 수 있다.Referring to FIG. 2, the input of the
입력 데이터들은 ALP 패킷화(1450) 이전에 입력 데이터의 종류에 따른 부가 신호 처리 과정을 거칠 수 있다. 부가 신호 처리 과정의 예로,IP 패킷(1300)의 경우에는 IP 헤더 압축 과정(1410)을 거칠 수 있으며, MPEG2-TS 패킷의 경우에는 헤더 축소 과정(1420)을 거칠 수 있다. ALP 패킷화 과정에서 입력 패킷들은 분할 및 병합 과정을 거칠 수 있다.The input data may undergo an additional signal processing process according to the type of input data before the
도 3a는 본 발명의 일 실시 예에 따른 송신 시스템(또는 송신 장치)의 개략적 구성을 설명하기 위한 도면이다. 도 3a에 따르면, 본 발명의 일 실시 예에 따른 송신 시스템(10000)은 Input Formatting 블럭(또는 파트)(11000, 11000-1), BICM(Bit Interleaved and Coded Modulation) 블럭(12000, 12000-1), Framing/Interleaving 블럭(13000, 13000-1) 및 Waveform Generation 블럭(14000, 14000-1)를 포함할 수 있다.3A is a diagram illustrating a schematic configuration of a transmission system (or transmission device) according to an embodiment of the present invention. 3A, a
Input Formatting 블럭(또는 파트)(11000, 11000-1)는 서비스될 데이터에 대한 입력 스트림로부터 베이스밴드 패킷을 생성한다. 여기에서, 입력 스트림은 TS(Transport Stream), IP(Internet Packets)(예를 들어 IPv4, IPv6), MMT(MPEG Media Transport), GS(Generic Stream), GSE(Generic Stream Encapsulation), 등이 될 수 있다. 예를 들어, IP를 포함하는 입력 스트림에 기초하여 ALP (ATSC 3.0 Link Protocol) 패킷을 생성하고, 생성된 ALP 패킷에 기초하여 베이스밴드 패킷을 생성할 수 있다. BICM(Bit Interleaved and Coded Modulation) 블럭(12000, 12000-1)은 서비스될 데이터가 전송될 영역(Fixed PHY Frame 또는 Mobile PHY Frame)에 따라 FEC 코딩 레이트와 성상도 차수(constellation order)를 결정하여 부호화를 수행하고, 타임 인터리빙을 수행한다. 한편, 서비스될 데이터에 대한 시그널링 정보는 구현에 따라 별도의 BICM 인코더를 통하여 부호화 되거나 BICM 인코더를 서비스될 데이터와 공유하여 부호화될 수 있다.The Input Formatting blocks (or parts) 11000 and 11000-1 generate baseband packets from an input stream for data to be serviced. Here, the input stream may be TS (Transport Stream), IP (Internet Packets) (e.g. IPv4, IPv6), MMT (MPEG Media Transport), GS (Generic Stream), GSE (Generic Stream Encapsulation), etc. have. For example, an ALP (ATSC 3.0 Link Protocol) packet may be generated based on an input stream including IP, and a baseband packet may be generated based on the generated ALP packet. BICM (Bit Interleaved and Coded Modulation) blocks (12000, 12000-1) are encoded by determining the FEC coding rate and constellation order according to the region (Fixed PHY Frame or Mobile PHY Frame) to which the data to be serviced is transmitted. And time interleaving. Meanwhile, the signaling information on the data to be serviced may be encoded through a separate BICM encoder or may be encoded by sharing the BICM encoder with the data to be serviced according to implementation.
Framing/Interleaving 블럭(13000, 13000-1)은 타임 인터리빙된 데이터를 시그널링 신호와 결합하여 전송 프레임을 생성한다. Framing/Interleaving blocks 13000 and 13000-1 combine time-interleaved data with a signaling signal to generate a transmission frame.
Waveform Generation 블럭(14000, 14000-1)은 생성된 전송 프레임에 대한 시간 영역에서의 OFDM 신호를 생성하고, 생성된 OFDM 신호를 RF 신호로 변조하여 수신기로 전송하게 된다. The Waveform Generation blocks 14000 and 14000-1 generate OFDM signals in the time domain for the generated transmission frames, modulate the generated OFDM signals into RF signals, and transmit them to a receiver.
도 3a에 도시된 본 발명의 일 실시 예에 따른 송신 시스템(10000)은 실선으로 표시된 normative 블럭들 및 점선으로 표시된 informaive 블럭들을 포함한다. 여기서, 실선으로 표시된 블럭들은 노멀 블럭이며, 점선으로 표시된 블럭들은 informaive MIMO를 구현하는 경우 이용될 수 있는 블럭이다. The
도 3b 및 도 3c는 본 발명의 일 실시 예에 따른 멀티플렉싱 방법을 설명하기 위한 도면들이다.3B and 3C are diagrams for explaining a multiplexing method according to an embodiment of the present invention.
도 3b 는 본 발명의 일 실시 예에 따른 TDM(Time Division Multiplexing)을 구현하기 위한 블럭도를 나타낸다. 3B is a block diagram illustrating a time division multiplexing (TDM) according to an embodiment of the present invention.
TDM 시스템 아키텍쳐에서, Input Formatting 블럭(11000), BICM 블럭(12000), Framing/Interleaving 블럭(13000) 및 Waveform Generation 블럭(14000)의 4 개의 메인 블럭(또는 파트)이 존재한다. In the TDM system architecture, there are four main blocks (or parts) of an
데이터는 Input Formatting 블럭(1100)로 입력되어 포맷팅되고, BICM 블럭(12000)에서 전방향 에러 정정이 적용되고, 성상도로 맵핑된다. 이어서, Framing/Interleaving 블럭(13000)에서 타임 및 주파수 인터리빙되고, 프레임 생성이 이루어진다. 이 후, Waveform Generation 블럭(14000)에서 출력 파형이 생성된다. Data is input to the Input Formatting block 1100 and formatted, and omni-directional error correction is applied in the
도 3c는 본 발명의 다른 실시 예에 따른 LDM(Layered Division Multiplexing)을 구현하기 위한 블럭도를 나타낸다. 3C is a block diagram for implementing Layered Division Multiplexing (LDM) according to another embodiment of the present invention.
LDM 시스템 아키텍쳐에서, TDM 시스템 아키텍쳐와 비교하여 몇가지 다른 블럭이 존재한다. 구체적으로, LDM의 각 레이어 중 하나에 대한 두 개의 분리된 Input Formatting 블럭(11000, 11000-1), BICM 블럭(12000, 12000-1)이 존재한다. 이들은 LDM 인젝션 블럭에서 Framing/Interleaving 블럭(13000) 이전에 결합된다. 및 Waveform Generation 블럭(14000)은 TDM과 유사하다. In the LDM system architecture, there are several different blocks compared to the TDM system architecture. Specifically, there are two separate Input Formatting blocks 11000 and 11000-1 and BICM blocks 12000 and 12000-1 for one of each layer of the LDM. These are combined in the LDM injection block before the Framing/
도 4는 도 3a에 도시된 Input Formatting 블럭의 세부 구성을 나타내는 블럭도이다. 4 is a block diagram showing a detailed configuration of the Input Formatting block shown in FIG. 3A.
도 4에 도시된 바와 같이 Input Formatting 블럭(11000)은 PLP들로 분산된(distributed) 패킷들을 제어하는 세 개의 블럭으로 구성된다. 구체적으로, encapsulation and compression 블럭(11100), baseband formatting(또는 baseband framing 블럭)(11200), scheduler 블럭(11300)을 포함한다. As shown in FIG. 4, the
encapsulation and compression 블럭(11100)으로 입력되는 입력 스트림은 다양한 타입으로 구성될 수 있다. 예를 들어, 입력 스트림은 TS(Transport Stream), IP(Internet Packets)(예를 들어 IPv4, IPv6), MMT(MPEG Media Transport), GS(Generic Stream), GSE(Generic Stream Encapsulation))등이 될 수 있다. The input stream input to the encapsulation and
encapsulation and compression 블럭(11200)에서 출력되는 패킷들은 ALP 패킷들(generic packets) (또는 ALP 패킷, L2 패킷)이 된다. 여기서, ALP 패킷의 포맷은 TLV/GSE/ALP 중 하나가 될 수 있다.Packets output from the encapsulation and
각 ALP 패킷의 길이는 가변적이다. 추가 정보 없이 ALP 패킷 그 자체로부터 ALP 패킷의 길이를 쉽게 추출할 수 있다. ALP 패킷의 최대 길이는 64kB이다. 헤더를 포함하는 ALP 패킷의 최대 길이는 4 바이트(bytes)이다. ALP 패킷은 정수 바이트 길이가 된다. The length of each ALP packet is variable. It is possible to easily extract the length of the ALP packet from the ALP packet itself without additional information. The maximum length of the ALP packet is 64kB. The maximum length of the ALP packet including the header is 4 bytes. The ALP packet is an integer byte long.
scheduler 블럭(11200)은 인캡슐레이션된 ALP 패킷들로 구성된 입력 스트림을 수신하여 베이스밴드 패킷 형상으로, PLPs(physical layer pipes)를 형성한다. 상술한 TDM 시스템에서 single PLP 또는 S-PLP라 불리우는 단지 하나의 PLP가 존재할 수 있거나, M-PLP라 불리는 복수의(multiple) PLPs가 존재할 수 있다. 하나의 서비스는 4개 이상의 PLPs를 이용할 수 없다. 두 개의 레이어로 구성된 LDM 시스템의 경우, 각 레이어에 하나씩, 두 개의 PLPs가 이용된다. The
scheduler 블럭(11200)은 인캡슐레이션된 ALP 패킷들을 수신하여 해당 패킷들이 피지컬 레이어 리소스에 어떻게 할당될지 지정한다. 구체적으로, scheduler 블럭(11200)은 baseband formatting 블럭(1130)이 베이스밴드 패킷을 어떻게 출력할지 지정한다. The
scheduler 블럭(11200)의 기능은 데이터 사이즈 및 시간에 의해 정의된다. 피지컬 레이어는 이러한 분산된 시간에서 데이터의 일부분을 전송할 수 있다. scheduler 블럭은 인캡슐레이션된 데이터 패킷, 인캡슐레이션된 데이터 패킷에 대한 서비스 메타데이터의 퀄리티, 시스템 버퍼 모델, 시스템 매니지먼트로부터의 제한(constraints) 및 구성(Configuration) 과 같은 입력 및 정보를 이용하여, 피지컬 레이어 파라미터의 구성 면에서 적합한 솔루션을 생성한다. 해당 솔루션은 이용 가능한 컨피규레이션 및 제어 파라미터 및, 집합(aggregate) 스펙트럼의 대상이 된다. The function of the
한편, scheduler 블럭(11200)의 동작은 다이내믹, 준정적(quasi-static), 정적 구성들의 집합으로 제한된다. 이러한 제한의 정의는 구현에 따라 달라질 수 있다. Meanwhile, the operation of the
또한, 각 서비스에 대해 최대 4 개의 PLP가 이용될 수 있다. 복수의 타입 인터리빙 블럭으로 구성된 복수의 서비스는 6, 7, 또는 8 MHz의 대역폭에 대해 최대 64 개의 PLPs까지 구성될 수 있다. In addition, up to 4 PLPs may be used for each service. A plurality of services composed of a plurality of type interleaving blocks can be configured with up to 64 PLPs for a bandwidth of 6, 7, or 8 MHz.
baseband formatting 블럭(11300)은 도 5a에 도시된 바와 같이, baseband packet construction 블럭(3100, 3100-1,... 3100-n), baseband packet header construction 블럭(3200, 3200-1,... 3200-n), baseband packet scrambling 블럭(3300, 3300-1,... 3300-n) 의 세 개의 블럭으로 구성된다. M-PLP 동작에서, baseband formatting 블럭은 필요에 따라서 복수 개의 PLP를 생성한다. As shown in FIG. 5A, the
baseband packet construction 블럭(3100, 3100-1,... 3100-n)은 베이스밴드 패킷을 구성한다. 각 베이스밴드 패킷(3500)은 도 5b에 도시된 바와 같이 헤더(3500-1) 및 페이로드(3500-2)로 구성된다. 베이스밴드 패킷은 길이 Kpayload로 고정된다. ALP 패킷들(3610 내지 3650)은 순차적으로 베이스밴드 패킷(3500)으로 맵핑된다. ALP 패킷들(3610 내지 3650)이 베이스밴드 패킷(3500) 내에 완전히 맞지 않는 경우, 패킷들은 현재 베이스밴드 패킷 및 다음 베이스밴드 패킷 사이로 분산된다. 패킷 분산은 바이트 단위로만 이루어진다. The baseband
baseband packet header construction 블럭(3200, 3200-1,... 3200-n)은 헤더(3500-1)를 구성한다. 헤더(3500-1)은 도 5b에 도시된 바와 같이 세 개의 파트 즉, 베이스 필드(또는 베이스 헤더)(3710), 옵셔널 필드(또는 옵셔널 헤더)(3720), 및 확장 필드(또는 확장 헤더)(3730)를 포함한다. 여기서, 베이스 필드(3710)는 매 베이스밴드 패킷에서 나타나며, 옵셔널 필드(3720) 및 확장 필드(3730)는 매 베이스밴드 패킷에서 나타나지 않을 수 있다. The baseband packet header construction blocks 3200, 3200-1, ... 3200-n constitute a header 3500-1. The header 3510-1 has three parts, namely, a base field (or base header) 3710, an optional field (or optional header) 3720, and an extension field (or an extension header), as shown in FIG. 5B. ) (3730). Here, the
베이스 필드(3710)의 메인 기능은 오프셋 값을 바이트로 포함하는 포인터를 베이스밴드 패킷 내에서 다음 ALP 패킷의 시작으로 제공하는 것이다. ALP 패킷이 베이스밴드 패킷을 시작하면, 포인터 값은 0이 된다. 베이스밴드 패킷 내에서 시작하는 ALP 패킷이 없다면, 포인터 값은 8191 이고, 2 바이트의 베이스 헤더가 이용될 수 있다. The main function of the
확장 필드(3730)는 추후에 활용될 수 있으며, 예를 들어, 베이스밴드 패킷 패킷 카운터, 베이스밴드 패킷 타임 스탬핑, 추가 시그널링 등에 이용될 수 있다. The
baseband packet scrambling 블럭(3300, 3300-1,... 3300-n)은 베이스밴드 패킷을 스크램블한다. The baseband packet scrambling blocks 3300, 3300-1,... 3300-n scramble the baseband packets.
성상도(constellations)로 맵핑되는 페이로드 데이터가 반복적인 시퀀스로 구성되는 경우처럼, 항상 동일한 포인트로 맵핑되지 않게 하기 위하여, 페이로드 데이터는 항상 방향 에러 정정 인코딩 전에 스크램블된다. Payload data is always scrambled before direction error correction encoding in order not to always map to the same point, such as when payload data mapped to constellations is composed of a repetitive sequence.
도 6은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 나타낸 블럭도이다.6 is a block diagram showing the configuration of a transmission device according to an embodiment of the present invention.
도 6에 따르면, 송신 장치(100)는 패킷 생성부(110), 신호 처리부(120) 및 송신부(130)를 포함한다.Referring to FIG. 6, the
패킷 생성부(110)는 입력 패킷에 기초하여 헤더 및 페이로드를 포함하는 패킷, 예를 들어 베이스 밴드 패킷(Baseband Packet)(또는 L1 패킷)을 생성할 수 있다. 여기서, 패킷은 헤더 및. 입력 패킷을 포함하는 페이로드를 포함하며, 패킷은 고정된 길이 K payload로 정의된다. 패킷의 길이는 선택된 코드 레이트 및 코드 길이에 따라 설정될 수 있다. 여기서, 입력 패킷은 예를 들어 ALP(ATSC Link layer Protocol) 패킷일 수 있다. 이러한 ALP 패킷은 IP(Internet Protocal) 패킷, TS 패킷 및 시그널링 패킷 중 하나를 포함하거나, 이들의 조합을 포함할 수 있으며, 구체적으로, 입력되는 IP 패킷, TS 패킷 및 다양한 타입의 데이터들은 인캡슐레이팅(encapsulating)되어 각각의 PLP로 전송하기 위한 ALP 패킷으로 생성될 수 있는데, 이러한 ALP 패킷은 ISO 7 계층 모델에서의 L2 패킷에 해당한다. 또한, 페이로드가 포함하는 데이터는 상술한 예에 한정되지 않으며, 다양한 종류의 데이터를 포함할 수 있다. 이하에서는, 설명의 편의를 위하여 패킷 생성부(110)에서 생성되는 패킷을 베이스 밴드 패킷이라 명명하고, 입력 패킷을 ALP 패킷이라 명명하도록 한다.The
베이스 밴드 패킷을 생성하는 과정에 대해 도 7a 및 도 7b를 참조하여 설명하기로 한다.A process of generating a baseband packet will be described with reference to FIGS. 7A and 7B.
도 7a는 본 발명의 일 실시 예에 따른 패킷 생성부의 상세한 구성을 나타낸 블럭도이다.7A is a block diagram showing a detailed configuration of a packet generator according to an embodiment of the present invention.
도 7a를 참조하면, 패킷 생성부(110)는 베이스 밴드 패킷 헤더 생성부(110-1) 및 베이스밴드 패킷 컨스트럭터(110-2)를 포함할 수 있다. 그리고, 패킷 생성부(110)는 생성된 베이스 밴드 패킷을 베이스 밴드 패킷 스크램블러(115)로 전송할 수 있다.Referring to FIG. 7A, the
그리고, ALP 패킷 컨스트럭터(110')는 입력되는 IP 패킷, TS 패킷 및 다양한 타입의 데이터들로부터 입력 모드(Input mode)와 관련하여 각각의 PLP로 전송하기 위한 ALP 패킷을 생성할 수 있다. 여기서, ALP 패킷은 ISO 7 계층 모델에서의 L2 패킷에 해당한다. 즉, ALP 패킷 컨스트럭터(110')는 입력되는 Layer 2 이상의 상위 계층으로부터 입력되는 패킷(IP 패킷, TS 패킷 등)을 인캡슐레이팅(encapsulating)하여 ALP 패킷을 생성할 수 있다.In addition, the
구체적으로, ALP 패킷 생성부(110')는 입력 스트림에 기초하여 헤더 및 ALP 페이로드 데이터를 포함하는 ALP 패킷(ALP Packet)(또는 L2 패킷)을 생성할 수 있다. 여기서, 헤더는 ALP 패킷의 헤더를 의미하며, 해당 ALP 패킷에 포함된 ALP 페이로드 데이터에 관한 정보 및 해당 ALP 패킷에 포함된 패킷에 관한 정보를 포함할 수 있다.Specifically, the
베이스 밴드 패킷 헤더 생성부(110-1)은 베이스 밴드 패킷에 삽입되는 헤더를 생성할 수 있다. 여기서, 베이스 밴드 패킷에 삽입되는 헤더를 베이스 밴드 패킷 헤더라고 하며, 베이스 밴드 패킷 헤더는 베이스 밴드 패킷에 관한 정보를 포함한다.The baseband packet header generator 110-1 may generate a header inserted into the baseband packet. Here, the header inserted into the baseband packet is referred to as a baseband packet header, and the baseband packet header includes information on the baseband packet.
특히, 베이스 밴드 패킷 헤더 생성부(110-1)은 입력되는 스트림이 TS인 경우, ALP 패킷 내의 TS 패킷의 개수, 제거된 널 패킷 개수 등에 대한 정보를 포함하는 베이스 밴드 패킷 헤더를 생성할 수 있다. 그 밖에 베이스 밴드 패킷 헤더 생성부(110-1)에 의해 생성되는 베이스 밴드 패킷 헤더는 다양한 정보를 포함할 수 있는데 이에 대해서는 후술하도록 한다. In particular, when the input stream is a TS, the baseband packet header generator 110-1 may generate a baseband packet header including information on the number of TS packets in the ALP packet and the number of removed null packets. . In addition, the baseband packet header generated by the baseband packet header generation unit 110-1 may include various types of information, which will be described later.
또한, 베이스 밴드 패킷 컨스트럭터(110-2)는 베이스 밴드 패킷 헤더 생성부(110-1)로부터 생성된 베이스 밴드 패킷 헤더를 ALP 패킷 컨스트럭터(110')로부터 출력된 ALP 패킷에 인캡슐레이팅(encapsulating)하여 베이스 밴드 패킷을 생성할 수 있다.In addition, the baseband packet constructor 110-2 encapsulates the baseband packet header generated by the baseband packet header generator 110-1 into the ALP packet output from the ALP packet constructor 110'. Thus, a baseband packet can be generated.
또한, 패킷 생성부(110)는 IP 패킷 및 헤더를 포함하는 복수의 ALP 패킷을 배열하여 순방향 에러 정정 코드(forward error correcting code)에 대응되는 사이즈의 베이스 밴드 패킷으로 생성할 수 있다. 본 발명의 일 실시 예에 따른 베이스밴드 패킷은 TS 패킷이 될 수 있으나, TS 패킷 뿐만 아니라 상술한 다양한 타입의 데이터에 대해서도 동일한 과정이 적용될 수 있다.In addition, the
또한, 베이스 밴드 패킷 스크램블러(115)는 각각의 베이스 밴드 패킷에 순방향 에러 정정 코드가 부가되기 전에 베이스 밴드 패킷에 저장된 데이터들을 랜덤한 순서로 섞어서, 스크램블된 베이스 밴드 패킷을 생성할 수 있다. 이렇게 스크램블된 베이스 밴드 패킷은 PLP를 통해 전송되어 신호 처리가 수행되게 된다. 이 경우, 하나의 PLP는 고정된 크기를 갖는 베이스 밴드 패킷들로 구성될 수 있다. 즉, 입력 스트림은 하나의 PLP를 위한 베이스 밴드 패킷으로 인캡슐레이션될 수 있다. In addition, the
한편, PLP는 독립적으로 처리되는 신호 경로를 뜻한다. 즉, 각각의 서비스(예를 들면, 비디오, 확장 비디오, 오디오, 데이터 스트림 등)는 다수의 RF 채널을 통해 송수신될 수 있는데, PLP는 이러한 서비스가 전송되는 경로 또는 그 경로를 통해서 전송되는 스트림이다. 또한, PLP는 다수의 RF 채널들 상에서 시간적인 간격을 가지고 분포하는 슬롯들에 위치할 수도 있고, 하나의 RF 채널 상에 시간적인 간격을 가지고 분포할 수도 있다. 즉, 하나의 PLP는 하나의 RF 채널 또는 다수의 RF 채널들 상에 시간적인 간격을 가지고 분포되어 전송될 수 있다.Meanwhile, PLP refers to a signal path that is independently processed. That is, each service (e.g., video, extended video, audio, data stream, etc.) can be transmitted and received through multiple RF channels, and the PLP is a path through which these services are transmitted or a stream transmitted through the path. . In addition, the PLP may be located in slots distributed with temporal intervals on a plurality of RF channels, or may be distributed with temporal intervals on one RF channel. That is, one PLP may be distributed and transmitted on one RF channel or a plurality of RF channels at a time interval.
PLP 구조는 하나의 PLP를 제공하는 Input mode A와 다수의 PLP를 제공하는 Input mode B로 구성되며, 특히 Input mode B를 지원할 경우 강인한 특정 서비스 제공을 할 수 있을 뿐만 아니라, 하나의 스트림을 분산 전송시킴으로써 시간 인터리빙 길이를 증가시켜 시간 다이버시티(Time Diversity) 이득을 얻을 수 있다. 또한, 특정 스트림만을 수신할 경우 나머지 시간 동안에는 수신기 전원을 off 함으로써 저전력으로 사용할 수 있어 휴대 및 이동 방송 서비스 제공에 적합하다.The PLP structure consists of Input mode A that provides one PLP and Input mode B that provides multiple PLPs. In particular, when input mode B is supported, it is possible to provide a robust specific service, as well as distributed transmission of one stream. By doing so, it is possible to obtain a time diversity gain by increasing the time interleaving length. In addition, when only a specific stream is received, power of the receiver is turned off for the rest of the time, so it can be used with low power, which is suitable for providing portable and mobile broadcasting services.
여기서, 시간 다이버시티는 이동 통신 전송로에서 전송 품질의 열화를 줄이기 위해 송신 측에서 일정 시간 간격을 두고 동일 신호를 여러 번 송신하면 수신 측에서 이들 수신 신호를 다시 합성하여 양호한 전송 품질을 얻도록 하는 기술이다.Here, time diversity means that if the transmitting side transmits the same signal several times at a certain time interval in order to reduce the deterioration of the transmission quality in the mobile communication transmission path, the receiving side synthesizes these received signals again to obtain good transmission quality. It's technology.
또한, 복수의 PLP에 공통적으로 전송될 수 있는 정보를 하나의 PLP에 포함시켜 전송함으로써 전송 효율을 높일 수 있는데, PLP0가 이러한 역할을 하며, 이러한 PLP를 커먼 PLP(common PLP)라 하고, PLP0를 제외한 나머지 PLP들은 데이터 전송을 위해서 사용될 수 있으며 이러한 PLP를 데이터 PLP라고 한다. 이와 같은 PLP를 사용하게 되면, 가정의 HDTV 프로그램 수신뿐만 아니라 휴대 및 이동 중에도 SDTV 프로그램을 제공할 수 있다. 또한 방송국이나 방송 컨텐츠 제공자를 통해 시청자에게 다양한 방송 서비스 제공뿐만 아니라 시청이 어려운 난시청 지역에서도 방송 수신이 가능한 차별화된 서비스 제공을 할 수 있다.In addition, transmission efficiency can be improved by including information that can be commonly transmitted to a plurality of PLPs in one PLP, and PLP0 plays this role, and this PLP is referred to as a common PLP (common PLP), and PLP0 is referred to as PLP0. Other PLPs can be used for data transmission, and this PLP is called a data PLP. By using such a PLP, it is possible not only to receive HDTV programs at home, but also to provide SDTV programs while carrying and moving. In addition, it is possible to provide a variety of broadcasting services to viewers through a broadcasting station or a broadcasting content provider, as well as a differentiated service capable of receiving broadcasting even in a difficult-to-view area.
한편, 도 7b는 본 발명의 일 실시 예에 따른 ALP 패킷, 베이스 밴드 패킷 및 스크램블된 베이스 밴드 패킷을 나타낸 도면이다.Meanwhile, FIG. 7B is a diagram illustrating an ALP packet, a baseband packet, and a scrambled baseband packet according to an embodiment of the present invention.
도 7b를 참조하면, ALP 패킷 컨스트럭터(110')가 TS 패킷을ALP Payload에 저장하고 헤더를 삽입하여 복수의 ALP 패킷(111', 112')을 생성하면, 패킷 생성부(110)는 생성된 복수의 ALP 패킷(111', 112')들을 그룹핑하고 베이스 밴드 패킷 헤더를 삽입하여 복수의 베이스 밴드 패킷(121, 122)을 생성할 수 있다. 여기서, 각각의 베이스 밴드 패킷(121, 122)은 복수의 ALP 패킷을 포함할 수 있으며 또한 ALP 패킷의 일부를 포함할 수도 있다.Referring to FIG. 7B, when the
베이스 밴드 패킷 스크램블러(115)는 생성된 베이스 밴드 패킷(121, 122) 각각을 랜덤하게 스크램블하여 복수의 스크램블된 베이스 밴드 패킷(125-1, 125-2)을 생성할 수 있다. 그리고, 생성된 스크램블된 베이스 밴드 패킷(125-1, 125-2)은 상술한 바와 같이 PLP로 전송되며 순방향 에러 코딩 코드가 부가되기 위한 신호 처리가 수행될 수 있다.The
다시 도 6을 참고하면, 신호 처리부(120)는 생성된 패킷을 신호 처리할 수 있다. 여기서, 생성된 패킷은 상술한 바와 같이 베이스 밴드 패킷을 의미할 수 있다.Referring back to FIG. 6, the
구체적으로, 신호 처리부(120)는 베이스 밴드 패킷을 신호 처리하여 전송 프레임을 생성할 수 있다.Specifically, the
또한, 신호 처리부(120)는 프레임의 시그널링 영역에 시그널링 정보를 삽입할 수 있다. 여기서, 시그널링 정보는 프레임 동기를 위한 L1 신호를 전송하는 L1(Layer 1) 시그널링 신호가 될 수 있으며, L1 시그널링 정보가 삽입되는 프리앰블은 L1 프리 시그널링 영역과 L1 포스트 시그널링 영역을 포함할 수 있다. 또한, L1 포스트 시그널링 영역은 컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함한다.In addition, the
한편, L1 프리 시그널링 영역에는 L1 포스트 시그널링을 해석하기 위한 정보 및 시스템 전체에 대한 정보가 포함될 수 있으며, L1 프리 시그널링 영역은 항상 동일한 길이를 갖도록 구현될 수 있다. 또한, L1 포스트 시그널링 영역에는 각 PLP에 대한 정보 및 시스템에 대한 정보가 포함될 수 있으며, 하나의 슈퍼 프레임 내에서 각 프레임에 포함된 L1 시그널링 영역은 동일한 길이를 갖지만 포함되는 내용은 달라질 수 있다. Meanwhile, the L1 pre-signaling region may include information for analyzing the L1 post signaling and information on the entire system, and the L1 pre-signaling region may be implemented to always have the same length. In addition, the L1 post signaling region may include information about each PLP and information about a system, and the L1 signaling region included in each frame within one super frame has the same length, but the included content may vary.
한편, 신호 처리부(120)는 도면에 도시하지는 않았지만, 도 3a 내지 도 3c에 도시된 BICM(Bit Interleaved and Coded Modulation) 블럭(12000, 12000-1), Framing/Interleaving 블럭(13000, 13000-1)에 대응되는 기능을 수행할 수 있다. Meanwhile, the
송신부(130)는 신호 처리된 프레임을 수신 장치(미도시)로 전송할 수 있다. The
구체적으로, 송신부(130)는 도 3a 내지 도 3c에 도시된 Waveform Generation 블럭(14000, 14000-1)에 대응되는 기능을 수행할 수 있다. 즉, 송신부(130)는 생성된 프레임을 RF 신호로 변조하기 위한 변조를 수행하고, RF 신호를 수신 장치(미도시)로 전송한다.Specifically, the
한편, 도 8은 본 발명의 일 실시 예에 따른 패킷의 구조를 나타내는 도면이다. 여기서, 본 명세서에 사용되는 패킷 생성부(110)로부터 생성된 패킷은 베이스 밴드 패킷을 의미하는 것으로 이미 정의하였다.Meanwhile, FIG. 8 is a diagram showing the structure of a packet according to an embodiment of the present invention. Here, the packet generated by the
도 8을 참조하면, 베이스 밴드 패킷은 헤더(3100)및 페이로드(3200)로 구성된다. 헤더(3100)는 그 역할에 따라 다시 기본 필드(Base Field)(3110), 옵셔널 필드(Optional Field)(3120), 확장 필드(Extension Field)(3130)로 나눌 수 있다. 여기서, 기본 필드는 베이스 필드와 동일한 의미를 갖는 것으로 정의하기로 한다. 베이브 밴드 패킷 헤더(3100)는 반드시 베이스 필드(3110)를 포함하며, 옵셔널 필드(3120)의 존재 여부는 베이스 필드(3110)의 제어 필드 값에 따라 달라질 수 있다. 또한 옵셔널 필드(3120)의 제어 필드를 사용하여 확장 필드(3130)의 존재 유무를 선택 할 수 있다.Referring to FIG. 8, a baseband packet is composed of a
한편, 본 명세서에서 사용된 기본 필드, 옵셔널 필드 및 확장 필드는 기본 헤더, 옵셔널 헤더 및 확장 헤더의 명칭으로 사용될 수도 있다.Meanwhile, a basic field, an optional field, and an extended field used in this specification may be used as names of a basic header, an optional header, and an extended header.
이하에서는, 도면을 참조하여 헤더의 구조에 대해 설명하기로 한다. 여기서, 헤더라고 함은 베이스 밴드 패킷의 헤더를 의미할 수 있다.Hereinafter, the structure of the header will be described with reference to the drawings. Here, the header may mean a header of a baseband packet.
도 9는 본 발명의 일 실시 예에 따른 헤더의 구조를 나타내는 도면이다.9 is a diagram illustrating a structure of a header according to an embodiment of the present invention.
도 9를 참조하면, 베이스 밴드 패킷(2300)은 베이스 헤더(2310), Optional 필드(2320), Extension 필드(2330) 및 페이로드(2340)를 포함할 수 있다.Referring to FIG. 9, the
한편, 본 명세서에서는 베이스 헤더, Optional 필드 및 Extension 필드와 같은 용어를 사용하여 설명하였으나, 이러한 용어는 제1 헤더, 제2 필드 및 제3 필드와 같은 일반적인 단어로 표현될 수 있음은 당연하다.Meanwhile, in the present specification, terms such as a base header, an optional field, and an extension field have been described, but it is natural that such terms may be expressed in general words such as a first header, a second field, and a third field.
구체적으로, 베이스 밴드 패킷은 크게 헤더와 페이로드로 나누어질 수 있는데, 여기서, 헤더는 도 9에 도시된 바와 같이 세 개의 파트로 구성될 수 있다. 첫 번째 파트는 베이스 헤더(2310)이며 모든 패킷에 존재한다. 그리고, 두 번째 파트는 Optional 필드(2320)이고, 세 번째 파트는 Extension 필드(2330)이다. Optional 필드(2320)와 Extension 필드(2330)는 모든 프레임에 항상 존재하는 것은 아니며, 베이스 헤더(2310)는 Optional 필드(2320)와 Extension 필드(2330)의 존재 여부를 나타내는 정보를 포함한다.Specifically, the baseband packet may be largely divided into a header and a payload. Here, the header may be composed of three parts as shown in FIG. 9. The first part is the
또한, 헤더는 페이로드(2340)에서 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보가 포함된 베이스 헤더(2310)를 포함할 수 있다. 즉, 베이스 헤더(2310)는 페이로드(2340)에서 데이터 패킷의 시작 지점을 나타내는 정보를 포함할 수 있으며, 구체적으로, 베이스 헤더(2310)는 패킷(2300) 내에 존재하는 다음 제너릭 패킷의 시작 지점까지의 바이트 단위의 오프셋 값을 포함하는 포인터를 제공하는 기능을 수행할 수 있다. 여기서, 데이터 패킷의 시작 지점이라 함은, 페이로드(2340)의 시작 지점과 데이터 패킷의 시작 지점 간의 거리를 의미하며, 이러한 거리는 상술한 바이트 단위의 오프셋 값으로 표현될 수 있다.In addition, the header may include a
도 7b에 도시된 바와 같이, 제1 ALP 패킷(111')은 분할되지 않고 제1 패킷(121)에 포함될 수도 있으나, 제2 ALP 패킷(112')와 같이 분할되어 제1 패킷(121)과 제2 패킷(122)에 포함되는 경우도 있을 수 있다.As shown in FIG. 7B, the
이러한 경우, 제1 패킷(121)의 헤더에 포함된 베이스 헤더는 제1 ALP 패킷(111')의 시작 지점을 나타내는 정보를 포함할 수 있으며, 구체적으로, 제1 패킷(121)의 페이로드 시작 지점과 제1 ALP 패킷(111')의 시작 지점 간의 거리에 관한 값을 포함하는 정보를 포함할 수 있다.In this case, the base header included in the header of the
또한, 제2 패킷(122)의 헤더에 포함된 베이스 헤더는 제2 패킷(112')의 다음에 포함된 ALP 패킷의 시작 지점을 나타내는 정보를 포함할 수 있다.In addition, the base header included in the header of the
예를 들어, 제너릭 패킷이 패킷 내의 시작 지점에서부터 배치되어 있다면, 포인터의 값은 0으로 설정될 수 있다. 그리고, 포인터는 2 바이트까지 확장될 수 있어 포인터가 나타내는 값은 8191 바이트까지 늘어날 수 있다. 베이스 헤더(2310)는 즉, 제너릭 패킷이 패킷 내에서 시작하는 시작 지점까지의 거리를 8191바이트까지 표현할 수 있다.For example, if the generic packet is arranged from the start point in the packet, the value of the pointer may be set to 0. In addition, since the pointer can be extended to 2 bytes, the value indicated by the pointer can be extended to 8191 bytes. In other words, the
구체적으로, 데이터 패킷의 시작 지점을 나타내는 정보는 페이로드의 시작 지점과 데이터 패킷의 시작 지점 간의 거리에 따른 MSB 파트의 존부에 관한 정보를 포함할 수 있으며, MSB 파트가 부존재함을 나타내는 제1 값 및 MSB 파트가 존재함을 나타내는 제2 값 중 하나를 포함할 수 있다. 즉, 데이터 패킷의 시작 지점을 나타내는 정보가 0으로 설정되면 MSB 파트가 부존재함을 나타내고, 데이터 패킷의 시작 지점을 나타내는 정보가 1로 설정되면 MSB 파트가 존재함을 나타낸다.Specifically, the information indicating the start point of the data packet may include information on the presence or absence of the MSB part according to the distance between the start point of the payload and the start point of the data packet, and a first value indicating that the MSB part does not exist. And a second value indicating that the MSB part is present. That is, if the information indicating the start point of the data packet is set to 0, it indicates that the MSB part does not exist, and if the information indicating the start point of the data packet is set to 1, it indicates that the MSB part is present.
도 9를 참조하면, 베이스 헤더(2310)는 데이터 패킷의 시작 지점을 나타내는 정보를 포함하는 MODE 필드(2311)를 포함하며, 이러한 MODE 필드(2311)는 포인터의 MSB 파트가 존재하는지 여부를 나타낸다. 여기서, MODE 필드(2311)는 1비트의 크기를 가질 수 있다.Referring to FIG. 9, the
MODE 필드(2311)가 0으로 설정되면, MODE 필드(2311)는 페이로드(2340)의 시작 지점부터 페이로드(2340)에서 새로운 제너릭 패킷의 시작 지점까지의 거리가 숏 포인터 길이(short pointer length)임을 나타낸다. 여기서, 숏 포인터 길이는 128바이트를 넘지 않는 길이를 의미한다. 이에 따라, 페이로드(2340)의 시작 지점부터 페이로드(2340)에서 새로운 제너릭 패킷의 시작 지점까지의 거리에 관한 정보를 포함하는 포인터 필드는 숏 포인터 길이에 대응되는 포인터(LSB) 필드(2312)만을 포함하며, 포인터(MSB) 필드(2313)는 포함하지 않는다. 여기서, 포인터(LSB) 필드(2312)의 길이는 7 비트이다.When the
또한, MODE 필드(2311)가 0으로 설정되면 포인터 필드는 포인터(LSB) 필드(2312)만을 포함하므로, 베이스 헤더(2310)의 길이는 1 바이트가 된다.In addition, when the
한편, MODE 필드(2311)가 1로 설정되면, MODE 필드(2311)는 페이로드(2340)의 시작 지점부터 페이로드(2340)에서 새로운 제너릭 패킷의 시작 지점까지의 거리가 롱 포인터 길이(long pointer length)임을 나타낸다. 여기서, 롱 포인터 길이는 128 바이트보다 크거나 같을 수 있다. 이에 따라, 페이로드(2340)의 시작 지점부터 페이로드(2340)에서 새로운 제너릭 패킷의 시작 지점까지의 거리에 관한 정보를 포함하는 포인터 필드는 롱 포인터 길이를 나타내기 위해 포인터(LSB) 필드(2312) 뿐만 아니라, 포인터(MSB) 필드(2313)를 포함할 수 있다. 포인터(MSB) 필드(2313)의 길이는 6 비트이다.On the other hand, when the
또한, MODE 필드(2311)가 1로 설정될 경우, 베이스 헤더(2310)는 추가 필드의 존부에 관한 정보를 나타내는 OHI 필드(2314)를 포함할 수 있다. 이러한 OHI 필드(2314)의 길이는 2 비트이다.In addition, when the
이에 따라, MODE 필드(2311)가 1로 설정되면, 베이스 헤더(2310)는 MODE 필드(2311), 포인터(LSB) 필드(2312), 포인터(MSB) 필드(2313) 및 OHI 필드(2314)를 포함하게 되므로, 베이스 헤더(2310)의 길이는 2 바이트가 된다.Accordingly, when the
결과적으로, 포인터(MSB) 필드(2313) 및 OHI 필드(2314)는 MODE 필드가 1로 설정된 경우에만 베이스 헤더(2310)에 포함될 수 있다.As a result, the pointer (MSB)
한편, 베이스 헤더(2310)에 포함된 추가 필드의 존부에 관한 정보는, Optional 필드(2320) 및 Extension 필드(2330) 중 적어도 하나의 존부 및 Optional 필드(2320)와 Extension 필드(2330)의 길이를 나타내는 정보를 포함할 수 있다.Meanwhile, the information on the presence or absence of an additional field included in the
또한, 추가 필드의 존부에 관한 정보는, Optional 필드(2320) 및 Extension 필드(2330)가 부존재함을 나타내는 제1 값, Optional 필드(2320)는 존재하고 Extension 필드(2330)는 부존재하며 Optional 필드(2320)의 길이가 1 바이트임을 나타내는 제2 값, Optional 필드(2320)는 존재하고 Extension 필드(2330)는 부존재하며 Optional 필드(2320)의 길이가 2 바이트임을 나타내는 제3 값 및 Optional 필드(2320) 및 Extenstion 필드(2330)가 존재하며 Optional 필드(2320) 및 Extension 필드(2330)의 길이가 2 바이트를 초과함을 나타내는 제4 값 중 하나를 포함할 수 있다.In addition, information on the presence or absence of an additional field is a first value indicating that the
그리고, Optional 필드(2320)는 추가 필드의 존부에 관한 정보가 제4 값으로 설정된 경우 Extenstion 필드(2330)의 길이를 나타내는 정보를 포함할 수 있으며, Extension 필드의 길이에 따라 LSB 파트 및 MSB 파트 중 적어도 하나를 포함할 수 있다.In addition, the
이러한 추가 필드의 존부에 관한 정보는 OHI(Optional Header Indicator) 필드(2314)에 저장될 수 있다. 구체적으로, OHI 필드(2314)의 길이는 2 비트이며, Optional 필드(2320)의 길이는 2 바이트와 같거나 2 바이트보다 작을 수 있다. OHI 필드(2314)에 저장되는 값이 나타내는 정보는 하기의 표 1과 같이 정리될 수 있다.Information about the presence or absence of such an additional field may be stored in an optional header indicator (OHI)
구체적으로, OHI 필드(2314)에 설정되는 값에 따라 Optional 필드(2320)과 Extension 필드(2330)가 어떻게 헤더에 포함되는지 도 10을 통해 설명하기로 한다.도 10은 본 발명의 일 실시 예에 따른 Optional 필드의 상세한 구성을 나타낸 도면이다.Specifically, how the
도 10을 참조하면, OHI 필드(2314)가 00으로 설정된 경우, 헤더는 Optional 필드(2320) 및 External 필드(2330)를 포함하지 않는다.Referring to FIG. 10, when the
그리고, OHI 필드(2314)가 01로 설정된 경우, 헤더는 1 바이트의 길이를 갖는 Optional 필드(2320)를 포함한다. 여기서, Optional 필드(2320)는 Optional 필드(2320) 및 Extension 필드(2330) 중 적어도 하나가 패딩(padding)을 포함하는지 여부를 나타내는 정보를 포함할 수 있다. 구체적으로, Optional 필드(2320)는 Optional 필드(2320) 및 Extension 필드(2330) 중 적어도 하나가 패딩(padding)을 포함하는지 여부를 나타내는 EXT_TYPE 필드(2321)를 포함할 수 있다. 여기서, EXT_TYPE 필드(2321)의 길이는 3 비트이다. 그리고, Optional 필드(2320)의 1 바이트 중 EXT_TYPE 필드(2321)을 제외한 5 비트의 나머지 영역(2322)은 기 설정된 정보 또는 패딩을 포함할 수 있다. 나머지 영역(2322)은 EXT_TYPE 필드(2321)에 저장된 정보에 따라 기 설정된 정보를 포함할 수도 있고 패딩을 포함할 수도 있다. 여기서, 패딩이라 함은, 무의미한 데이터를 의미하며, 이러한 무의미한 데이터는 시스템 설계에 따라 다양한 방식으로 랜덤하게 결정될 수 있다. 또한, 이러한 패딩은 반드시 0으로만 채워질 필요는 없고, 1만으로 채워질 수도 있으며 0과 1의 무의미한 조합으로 채워질 수도 있다. 다만, 본 발명의 일 실시 예에 따른 패딩은 0만으로 채워진 경우를 예로 들어 설명하기로 한다.In addition, when the
또한, OHI 필드(2314)가 10으로 설정된 경우, 헤더는 2 바이트의 길이를 갖는 Optional 필드(2320)를 포함한다. 마찬가지로, Optional 필드(2320)는 Optional 필드(2320) 및 Extension 필드(2330) 중 적어도 하나가 패딩(padding)을 포함하는지 여부를 나타내는 정보를 포함할 수 있다. 구체적으로, Optional 필드(2320)는 Optional 필드(2320) 및 Extension 필드(2330) 중 적어도 하나가 패딩(padding)을 포함하는지 여부를 나타내는 EXT_TYPE 필드(2321)를 포함할 수 있으며, 여기서, EXT_TYPE 필드(2321)의 길이는 3 비트이다. 그리고, Optional 필드(2320)의 2 바이트 중 EXT_TYPE 필드(2321)을 제외한 나머지 5 비트 영역(2322)과 8 비트 영역(2323)은 기 설정된 정보 또는 패딩을 포함할 수 있다. 나머지 5 비트 영역(2322)과 8 비트 영역(2323)은 EXT_TYPE 필드(2321)에 저장된 정보에 따라 기 설정된 정보를 포함할 수도 있고 패딩을 포함할 수도 있다. 여기서, 패딩이라 함은, 무의미한 데이터를 의미하며, 이러한 무의미한 데이터는 시스템 설계에 따라 다양한 방식으로 랜덤하게 결정될 수 있다.In addition, when the
한편, OHI 필드(2314)가 11로 설정된 경우, 헤더는 Optional 필드(2320) 뿐만 아니라 Extension 필드(2320)까지 포함할 수 있다. 여기서, Optional 필드(2320)과 Extension 필드(2320)의 총 길이는 2 바이트를 초과하며, Optional 필드(2320)의 길이는 1 바이트가 될 수도 있고, 2 바이트가 될 수도 있다. 또한, Optional 필드(2320)는 Optional 필드(2320) 및 Extension 필드(2330) 중 적어도 하나가 패딩(padding)을 포함하는지 여부를 나타내는 정보를 포함할 수 있다. 구체적으로, Optional 필드(2320)는 Optional 필드(2320) 및 Extension 필드(2330) 중 적어도 하나가 패딩(padding)을 포함하는지 여부를 나타내는 EXT_TYPE 필드(2321)를 포함할 수 있으며, 여기서, EXT_TYPE 필드(2321)의 길이는 3 비트이다.Meanwhile, when the
다만, OHI 필드(2314)가 11로 설정되는 경우, EXT_TYPE 필드(2321)는 Extension 필드(2330)의 타입에 대응하는 값이 설정되며, 예를 들어, Extension 필드(2330)에 패딩이 저장되면 EXT_TYPE 필드(2321)는 Extension 필드(2330)에 패딩이 저장되어 있음을 의미하는 값이 저장된다. 그리고, OHI 필드(2314)가 11로 설정되는 경우, Optional 필드(2320)는 Etension 필드(2330)의 길이를 나타내는 정보를 포함하며, Extenson 필드의 길이에 따라 LSB 파트 및 MSB 파트 중 적어도 하나를 포함할 수 있는데, 이와 관련하여, Optional 필드(2320)는 Extension 필드(2330)의 길이를 나타내는 EXT_LEN(LSB) 필드(2324) 및 EXT_LEN 필드(2325) 중 적어도 하나를 포함할 수 있다. 여기서, EXT_LEN(LSB) 필드(2324)의 길이는 5 비트이고, EXT_LEN(MAB) 필드(2325)의 길이는 8비트일 수 있다.However, when the
한편, 상술한 EXT_TYPE 필드(2321)에 대해 정리하면, EXT_TYPE 필드(2321)는 Extension 필드의 타입을 나타내는 3 비트 필드로써, OHI 필드(2314)가 01로 설정되고, EXT_TYPE 필드(2321)가 000으로 설정되면 "00000"의 비트 시퀀스가 Optional 필드(2320) 내에 저장될 수 있다. 또한, OHI 필드(2314)가 10으로 설정되고, EXT_TYPE 필드(2321)가 000으로 설정되면 "00000"의 비트 시퀀스 외에 "00000000"의 비트 시퀀스가 Optional 필드(2320) 내에 추가적으로 저장될 수 있다. 또한, OHI 필드(2314)가 11로 설정되면, EXT_TYPE(2321)는 Extension 필드(2330)의 타입에 대응되는 값으로 채워지고, EXT_LEN(LSB) 필드(2324)와 EXT_LEN(MSB) 필드 중 적어도 하나가 연결되어 배치될 수 있다. 여기서, EXT_TYPE 필드(2321)가 000으로 설정되는 경우, Optional 필드(2320) 내에 패딩(즉, 00000의 비트 시퀀스 또는 00000000의 비트 시퀀스)이 채워지는 것으로 설명하였으나, 이는 일 예일 뿐, EXT_TYPE 필드(2321)에 설정되는 값이 어떤 의미를 나타내는지는 설계 방식에 따라 달라질 수 있음은 당연하다.Meanwhile, in summary, the
한편, EXT_LEN(LSB) 필드(2324)는 Extension 필드(2330)의 길이를 나타내며 EXT_LEN 필드의 5 LSB 비트를 포함한다. 이러한 EXT_LEN(LSB) 필드(2324)는 OHI 필드(2314)가 11로 설정되는 경우에는 항상 존재한다.Meanwhile, the EXT_LEN (LSB)
또한, EXT_LEN(MSB) 필드(2325)는 EXT_LEN 필드의 8 LSB 비트를 포함하며, 이러한 EXT_LEN(MSB) 필드(2325)가 존재하는 경우, Optional 필드(2320)는 EXT_LEN(LSB) 필드(2324)와 EXT_LEN(MSB) 필드(2325)가 연결된 총 13 비트의 EXT_LEN 필드를 포함하게 된다. 이에 따라, Extension 필드(2330)의 길이가 기 설정된 길이 이하인 경우에는 Optional 필드(2320)는 EXT_LEN(LSB) 필드(2324)만을 포함할 수 있고, Extension 필드(2330)의 길이가 기 설정된 길이를 초과하는 경우에는 Optional 필드(2320)는 EXT_LEN(LSB) 필드(2324)와 EXT_LEN(MSB) 필드(2325)를 모두 포함할 수 있다.In addition, the EXT_LEN (MSB)
한편, MODE 필드(2311)와 OHI 필드(2314)에 설정되는 값에 따라, 패킷(2300)의 구조가 전체적으로 어떻게 변하는지를 도 11 내지 도 16d를 통해 설명하기로 한다.Meanwhile, how the structure of the
도 11 내지 도 16d는 본 발명의 다양한 실시 예에 따른 패킷의 구조를 나타낸 도면이다.11 to 16D are diagrams illustrating a structure of a packet according to various embodiments of the present disclosure.
도 11을 참조하면, MODE 필드(2311)가 0으로 설정되면 숏 포인터 길이를 의미하므로, 베이스 헤더(2310)는 포인터(LSB) 필드(2312)만을 포함하고, MODE 필드(1211)가 0으로 설정된 경우, Optional 필드(2320) 및 Extension 필드(2330)는 패킷(2300) 내에 포함되지 않으므로, 결과적으로, 패킷(2300)은 1 바이트의 길이를 갖는 베이스 헤더(2310)와 페이로드(2340)를 포함하게 된다.Referring to FIG. 11, when the
도 12를 참조하면, MODE 필드(2311)가 1로 설정되면 롱 포인터 길이를 의미하므로, 베이스 헤더(2310)는 포인터(LSB) 필드(2312)와 포인터(MSB) 필드(2313)를 포함하고, Optional 필드(2320) 및 Extension 필드(2330)의 존부에 관한 정보를 포함하는 OHI 필드(2314)를 추가적으로 포함할 수 있다.Referring to FIG. 12, when the
이에 따라, 패킷(2300)은 2 바이트의 길이를 갖는 베이스 헤더(2340)를 포함하게 된다. 다만, 도 12에서는, OHI 필드(2314)가 00으로 설정되어, Optional 필드(2320) 및 Extension 필드(2330)는 패킷(2300) 내에 포함되지 않으므로, 결과적으로, 패킷(2300)은 2 바이트의 길이를 갖는 베이스 헤더(2310) 및 페이로드(2340)를 포함하게 된다.Accordingly, the
도 13을 참조하면, MODE 필드(2311)가 1로 설정되면 롱 포인터 길이를 의미하므로, 베이스 헤더(2310)는 포인터(LSB) 필드(2312)와 포인터(MSB) 필드(2313)를 포함하고, Optional 필드(2320) 및 Extension 필드(2330)의 존부에 관한 정보를 포함하는 OHI 필드(2314)를 추가적으로 포함할 수 있다.Referring to FIG. 13, when the
이에 따라, 패킷(2300)은 2 바이트의 길이를 갖는 베이스 헤더(2340)를 포함하게 된다. 다만, 도 13에서는, OHI 필드(2314)가 01로 설정되어, 1 바이트의 길이를 갖는 Optional 필드(2320)가 패킷(2300) 내에 포함되고, Extension 필드(2330)는 패킷(2300) 내에 포함되지 않게 된다. 결과적으로, 패킷(2300)은 2 바이트의 길이를 갖는 베이스 헤더(2310), 1 바이트의 길이를 갖는 Optional 필드(2320) 및 페이로드(2340)를 포함하게 된다. 또한, Optional 필드(2320)는 EXT_TYPE 필드(2321)와 5 비트의 패딩 필드(2322)를 포함할 수 있다.Accordingly, the
도 14를 참조하면, MODE 필드(2311)가 1로 설정되면 롱 포인터 길이를 의미하므로, 베이스 헤더(2310)는 포인터(LSB) 필드(2312)와 포인터(MSB) 필드(2313)를 포함하고, Optional 필드(2320) 및 Extension 필드(2330)의 존부에 관한 정보를 포함하는 OHI 필드(2314)를 추가적으로 포함할 수 있다.Referring to FIG. 14, when the
이에 따라, 패킷(2300)은 2 바이트의 길이를 갖는 베이스 헤더(2340)를 포함하게 된다. 다만, 도 14에서는, OHI 필드(2314)가 10으로 설정되어, 2 바이트의 길이를 갖는 Optional 필드(2320)가 패킷(2300) 내에 포함되고, Extension 필드(2330)는 패킷(2300) 내에 포함되지 않게 된다. 결과적으로, 패킷(2300)은 2 바이트의 길이를 갖는 베이스 헤더(2310), 2 바이트의 길이를 갖는 Optional 필드(2320) 및 페이로드(2340)를 포함하게 된다. 또한, Optional 필드(2320)는 EXT_TYPE 필드(2321)와 5 비트의 패딩 필드(2322) 및 8비트의 패딩 필드(2323)를 포함할 수 있다.Accordingly, the
한편, 도 15를 참조하면, MODE 필드(2311)가 1로 설정되면 롱 포인터 길이를 의미하므로, 베이스 헤더(2310)는 포인터(LSB) 필드(2312)와 포인터(MSB) 필드(2313)를 포함하고, Optional 필드(2320) 및 Extension 필드(2330)의 존부에 관한 정보를 포함하는 OHI 필드(2314)를 추가적으로 포함할 수 있다.Meanwhile, referring to FIG. 15, when the
이에 따라, 패킷(2300)은 2 바이트의 길이를 갖는 베이스 헤더(2340)를 포함하게 된다. 다만, 도 15에서는, OHI 필드(2314)가 11로 설정되어, 2 바이트의 길이를 갖는 베이스 헤더(2310), 2 바이트의 길이를 갖는 Optional 필드(2320), Extension 필드(2330) 및 페이로드(2340)를 포함하게 된다. 또한, Optional 필드(2320)는 EXT_TYPE 필드(2321), EXT_LEN(LSB) 필드(2324) 및 EXT_LEN(MSB) 필드(2325)를 포함할 수 있다.Accordingly, the
한편, 도 15에서는 Optional 필드(2320)가 EXT_LEN(LSB) 필드(2324) 및 EXT_LEN(MSB) 필드(2325)를 모두 포함하는 경우를 도시하고 있으나, Optional 필드(2320)는 EXT_LEN(LSB) 필드(2324)만을 포함할 수도 있으며, 이러한 경우, 패킷(2300)은 2 바이트의 길이를 갖는 베이스 헤더(2310), 1 바이트의 길이를 갖는 Optional 필드(2320), Extension 필드(2330) 및 페이로드(2340)를 포함할 수 있다.Meanwhile, FIG. 15 illustrates a case where the
또한, 상술한 예에서는 Optional 필드(2320)가 5 비트의 패딩 필드(2322) 및 8 비트의 패딩 필드(2323) 중 적어도 하나를 갖는 경우를 예로 들어 설명하였으나, 패딩이 아닌 기 설정된 데이터를 포함할 수도 있으며 EXT_TYPE 필드(2321)은 기 설정된 데이터를 나타내는 값을 포함할 수도 있다.In addition, in the above-described example, a case where the
한편, 도 16a 내지 도 16d는 OHI 필드(2314)가 11로 설정되는 경우, EXT_TYPE 필드(2321)에 설정되는 값에 따라 Optional 필드(2320)와 Extension 필드(2330)에 채워지는 데이터가 달라질 수 있음을 나타내고 있다.Meanwhile, in FIGS. 16A to 16D, when the
도 16a를 참조하면, OHI 필드(2314)가 11로 설정되는 경우, Optional 필드(2320)가 TYPE 필드(2321), EXT_LEN(LSB)(2324) 및 EXT_LEN(MSB)(2325)를 포함하고, Extension 필드(2330)가 존재하는 대표적인 예가 도시되어 있다.Referring to FIG. 16A, when the
여기서, TYPE 필드(2321)가 001로 설정되는 경우 Optional 필드(2320)는 EXT_LEN(LSB) 필드(2324)만을 포함하고, Extension 필드(2330)는 ISSY 필드(2331) 및 패딩(2332)을 포함할 수 있다. 여기서, ISSY 필드(2331)는 Extension 필드(2330)가 기 설정된 데이터를 포함하는 경우를 설명하기 위해 예로 든 것이다. 이러한, ISSY 필드(Input Stream Synchronization)(2331)는 클럭 변조 비에 따른 클럭 카운터 값을 전송하고 수신부에 의하여 출력 스트림을 복원하기 위한 정확한 타이밍을 재생성하기 위해 사용된다.Here, when the
또한, 도 16b를 참조하면, TYPE 필드(2321)가 010으로 설정되는 경우 Optional 필드(2320)는 EXT_LEN(LSB) 필드(2324) 및 EXT_LEN(MSB) 필드(2325)를 포함하고, Extension 필드(2330)는 ISSY 필드(2333) 및 패딩(2332)을 포함할 수 있다. In addition, referring to FIG. 16B, when the
물론, Extension 필드(2330)는 기 설정된 데이터로써, ISSY 필드(2333)가 아닌 다양한 데이터를 포함할 수 있다. 도 16c를 참조하면, TYPE 필드(2321)가 011로 설정되는 경우 Optional 필드(2320)는 EXT_LEN(LSB) 필드(2324) 및 EXT_LEN(MSB) 필드(2325)를 포함하고, Extension 필드(2330)는 In-band Signal TYPE A 필드(2334) 및 패딩(2332)을 포함할 수 있고, 도 16d를 참조하면, TYPE 필드(2321)가 100로 설정되는 경우 Optional 필드(2320)는 EXT_LEN(LSB) 필드(2324) 및 EXT_LEN(MSB) 필드(2325)를 포함하고, Extension 필드(2330)는 In-band Signal TYPE B 필드(2335) 및 패딩(2332)을 포함할 수 있다.Of course, the
한편, 상술한 ALP 패킷 및 베이스 밴드 패킷은 시스템에 따라 이름이 달라질 수 있으며 예를 들어, 상술한 ALP 패킷 및 베이스 밴드 패킷은 시스템에 따라서는 각각 베이스 밴드 패킷 및 베이스 밴드 프레임으로 명명될 수도 있다.Meanwhile, the above-described ALP packet and baseband packet may have different names depending on the system. For example, the above-described ALP packet and baseband packet may be referred to as a baseband packet and a baseband frame, respectively, depending on the system.
한편, 본 발명의 또 다른 실시 예에 따르면 Optional 필드 및 Extension 필드는 다른 구조의 필드를 포함할 수 있는데, 이에 대해 도 17 내지 도 25를 통해 상세히 설명하기로 한다. 또한, Optional 필드 및 Extension 필드가 다른 구조의 필드를 포함하는 설명을 하는데 앞서서 후술할 베이스 필드에 포함되는 필드에 대한 설명은 도 9에서 설명한 부분과 대응될 수 있으나, 일반적인 용어를 사용하여 다시 설명하기로 한다.Meanwhile, according to another embodiment of the present invention, the optional field and the extension field may include fields of different structures, which will be described in detail with reference to FIGS. 17 to 25. In addition, the description of the optional field and the extension field including fields of different structures, the description of the field included in the base field to be described later may correspond to the part described in FIG. 9, but will be described again using general terms. It should be.
다시 도 6을 참조하면, 송신 장치(100)는 패킷 생성부(110), 신호 처리부(120) 및 송신부(130)를 포함하며, 패킷 생성부(110)는 입력 패킷에 기초하여, 헤더 및 페이로드를 포함하는 패킷을 생성할 수 있다.Referring back to FIG. 6, the
여기서, 입력 패킷은 예를 들어 ALP 패킷(또는 L2 패킷)일 수 있고, 패킷 생성부(110)에서 생성된 패킷은 베이스 밴드 패킷(BBP)(또는 L1 패킷)일 수 있다. 물론, 앞서 설명한 바와 같이, 시스템에 따라 이름이 달라질 수 있으며, 예를 들어, 상술한 ALP 패킷 및 BBP 패킷은 시스템에 따라서는 각각 BBP 패킷 및 BBF(Baseband frame)로 명명될 수도 있다.Here, the input packet may be an ALP packet (or L2 packet), and the packet generated by the
한편, 패킷 즉, 베이스 밴드 패킷은 헤더 및, 입력 패킷을 포함하는 페이로드를 포함할 수 있으며, 패킷은 고정된 길이 K payload로 정의된다. 패킷의 길이는 선택된 코드 레이트 및 코드 길이에 따라 설정될 수 있다.Meanwhile, a packet, that is, a baseband packet, may include a header and a payload including an input packet, and the packet is defined as a fixed length K payload. The length of the packet may be set according to the selected code rate and code length.
그리고, 입력 패킷 즉, ALP 패킷은 IP(Internet Protocal) 패킷, TS 패킷 및 시그널링 패킷 중 하나를 포함하거나, 이들의 조합을 포함할 수 있으며, 구체적으로, 입력되는 IP 패킷, TS 패킷 및 다양한 타입의 데이터들은 인캡슐레이팅(encapsulating)되어 각각의 PLP로 전송하기 위한 ALP 패킷으로 생성될 수 있는데, 이러한 ALP 패킷은 ISO 7 계층 모델에서의 L2 패킷에 해당한다. 또한, 페이로드가 포함하는 데이터는 상술한 예에 한정되지 않으며, 다양한 종류의 데이터를 포함할 수 있다.And, the input packet, that is, the ALP packet, may include one of an Internet Protocol (IP) packet, a TS packet, and a signaling packet, or a combination thereof, and specifically, an input IP packet, a TS packet, and various types of Data may be encapsulated and generated as ALP packets for transmission to each PLP, and these ALP packets correspond to L2 packets in the ISO 7 layer model. In addition, the data included in the payload is not limited to the above-described example, and may include various types of data.
그리고, 신호 처리부(120)는 생성된 패킷을 신호 처리할 수 있다. 구체적으로, 신호 처리부(120)는 패킷을 신호 처리하여 전송 프레임을 생성할 수 있다. 또한, 신호 처리부(120)는 프레임의 시그널링 영역에 시그널링 정보를 삽입할 수 있다. 여기서, 시그널링 정보는 프레임 동기를 위한 L1 신호를 전송하는 L1(Layer 1) 시그널링 신호가 될 수 있으며, L1 시그널링 정보가 삽입되는 프리앰블은 L1 프리 시그널링 영역과 L1 포스트 시그널링 영역을 포함할 수 있다. 또한, L1 포스트 시그널링 영역은 컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함한다.In addition, the
한편, 신호 처리부(120)는 도면에 도시하지는 않았지만, 도 3a 내지 도 3c에 도시된 BICM(Bit Interleaved and Coded Modulation) 블럭(12000, 12000-1), Framing/Interleaving 블럭(13000, 13000-1)에 대응되는 기능을 수행할 수 있다. Meanwhile, the
송신부(130)는 신호 처리된 패킷을 수신 장치(미도시)로 전송할 수 있다. The
구체적으로, 송신부(130)는 도 3a 내지 도 3c에 도시된 Waveform Generation 블럭(14000, 14000-1)에 대응되는 기능을 수행할 수 있다. 즉, 송신부(130)는 생성된 패킷을 RF 신호로 변조하기 위한 변조를 수행하고, RF 신호를 수신 장치(미도시)로 전송한다.Specifically, the
한편, 헤더를 구성하는 베이스 필드는, 베이스 필드가 제1 길이임을 나타내는 제1 값 또는 베이스 필드가 제2 길이임을 나타내는 제2 값으로 설정되는 제1 필드를 포함하며, 제1 필드가 제2 값으로 설정되면, 베이스 필드는, 페이로드에 포함된 입력 패킷의 각 시작점 중 첫 번째 값을 나타내는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드 및 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드를 포함할 수 있다.Meanwhile, the base field constituting the header includes a first field set to a first value indicating that the base field is a first length or a second value indicating that the base field is a second length, and the first field is a second value. When set to, the base field represents a second field representing the least significant bits (LSB) of a pointer value representing the first value of each starting point of the input packet included in the payload, and the MSB (most significant bits) of the pointer value. May include a third field.
또한, 패킷(4000)의 헤더(4100)는 상술한 도 8과 같이, 그 역할에 따라 베이스 필드, Optional 필드 및 Extension 필드로 나눌 수 있으며, 헤더(4100)은 반드시 베이스 필드를 포함하고, Optional 필드의 존재 여부는 베이스 필드에 포함된 제어 필드의 값에 따라 달라질 수 있다. 또한, Optional 필드에 포함된 제어 필드의 값에 따라 Extension 필드의 존재 유무를 선택할 수 있다.In addition, the
여기서, 제1 필드, 제2 필드 및 제3 필드는 헤더를 구성하는 베이스 필드에 포함될 수 있다.Here, the first field, the second field, and the third field may be included in the base field constituting the header.
구체적으로, 도 17을 통해 상세히 설명하기로 한다.Specifically, it will be described in detail with reference to FIG. 17.
도 17은 본 발명의 또 다른 실시 예에 따른 패킷의 구조를 도시한 도면이다.17 is a diagram illustrating a structure of a packet according to another embodiment of the present invention.
도 17을 참조하면, 패킷(4000)은 헤더(4100) 및 페이로드(4200)를 포함할 수 있으며, 패킷(4000)의 페이로드(4200)에는 복수의 입력 패킷(4201)이 매핑될 수 있다.Referring to FIG. 17, a
여기서, 복수의 입력 패킷(4201) 중 첫 번째 입력 패킷과 같이 하나의 입력 패킷이 쪼개져서 서로 다른 패킷의 페이로드에 포함될 수 있다. 그리고, 베이스 필드는 포인터 값을 통해 입력 패킷의 시작 지점을 알려줄 수 있다. 여기서, 포인터 값은 페이로드의 시작점으로부터 페이로드에 포함된 입력 패킷의 각 시작점 중 첫 번째 시작점까지의 오프셋을 의미한다.Here, like the first input packet among the plurality of
구체적으로, 헤더(4100)의 베이스 필드에 포함된 제1 필드(4111)는 베이스 필드가 제1 길이 즉, 1 바이트임을 나타내는 제1 값 또는 베이스 필드가 제2 길이 즉, 2 바이트임을 나타내는 제2 값으로 설정될 수 있다.Specifically, the
특히, 제1 필드(4111)가 제1 값으로 설정되어 베이스 필드가 1 바이트인 경우 베이스 필드는 페이로드(4200)에 포함된 입력 패킷의 각 시작점 중 첫 번째 값을 나타내는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드만을 포함할 수 있고, 이에 따라, 포인터 값은 기 설정된 값 미만까지만을 나타낼 수 있다.In particular, when the
그리고, 제1 필드(4111)가 제2 값으로 설정되어 베이스 필드가 2 바이트인 경우 베이스 필드는 페이로드에 포함된 입력 패킷의 각 시작점 중 첫 번째 값을 나타내는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드 및 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드를 포함할 수 있고, 이에 따라, 포인터 값은 기 설정된 값 이상까지도 나타낼 수 있다.In addition, when the
여기서, 기 설정된 값은 128 바이트가 될 수 있으며, 이에 따라, 제1 필드(4111)가 제1 값으로 설정되면, 포인터 값은 128 바이트 미만까지만을 나타낼 수 있고, 제1 필드(4111)가 제2 값으로 설정되면, 포인터 값은 128 바이트 이상까지도 나타낼 수 있다.Here, the preset value may be 128 bytes. Accordingly, when the
예를 들어, 어느 하나의 입력 패킷이 패킷(4000)의 페이로드(4200)의 시작 지점과 맞게 배치되어 해당 입력 패킷의 시작점이 페이로드의 시작 지점과 동일한 경우, 해당 입력 패킷의 시작점에 대응되는 값을 나타내는 포인터 값은 0이 될 수 있다. 즉, 입력 패킷의 시작점은 페이로드(4200)의 시작 지점을 기준으로 수치화되어 산출될 수 있으므로, 페이로드(4200)의 시작 지점과 동일하게 시작하는 해당 입력 패킷의 시작점에 대응되는 값을 나타내는 포인터 값은 0이 될 수 있다.For example, if any one input packet is arranged to match the start point of the
그리고, 도 17에 도시된 바와 같이 복수의 입력 패킷(4201) 중 첫 번째 입력 패킷과 같이 쪼개져서 페이로드(4200)에 포함된 경우, 첫 번째 입력 패킷의 시작점은 이전 패킷에 존재하고 해당 페이로드(4200)에는 존재하지 않으므로, 페이로드(4200)에 포함된 입력 패킷의 각 시작점 중 첫 번째 값은 곧 두 번째 입력 패킷의 시작점이 된다. 이에 따라, 두 번째 입력 패킷의 시작점에 대응되는 값을 나타내는 포인터 값은 곧 페이로드(4200)의 시작 지점을 기준으로 두 번째 입력 패킷의 시작점까지의 거리(4202)에 대응되는 값이 될 수 있다.In addition, as shown in FIG. 17, when the first input packet is split like the first input packet among the plurality of input packets and is included in the
그리고, 제1 필드(4111)가 제1 값으로 설정되면 헤더(4100)의 베이스 필드는 포인터 값의 LSB를 나타내는 제2 필드(4112)만을 포함하고, 제1 필드가 제2 값으로 설정되면 헤더(4100)의 베이스 필드는 포인터 값의 LSB를 나타내는 제2 필드(4112) 및 포인터 값의 MSB를 나타내는 제3 필드(4113)를 포함할 수 있다.In addition, when the
여기서, 제1 필드(4111)는 MODE 필드일 수 있으며, 이러한 MODE 필드는 1 비트의 크기를 가질 수 있다. 그리고, MODE 필드는 0으로 설정되면 베이스 필드의 길이가 1 바이트임을 나타내고, 1로 설정되면 베이스 필드의 길이가 2 바이트임을 나타낼 수 있다.Here, the
또한, MODE 필드는 포인터 값의 MSB를 나타내는 제3 필드(4113)의 존부 및 헤더의 확장 모드를 나타내는 제4 필드의 존부를 나타낼 수 있는데, 구체적으로, MODE 필드가 0으로 설정되면 베이스 필드가 포인터 값의 LSB를 나타내는 제2 필드(4112)만을 포함하고 있음을 나타낸다. 여기서, 제2 필드(4112)는 포인터 값의 LSB를 나타내는 포인터(LSB) 필드일 수 있으며, 이러한 포인터(LSB) 필드는 7비트의 크기를 가질 수 있다. 이에 따라, MODE 필드가 0으로 설정되는 경우 포인터 값은 128바이트 미만까지 나타낼 수밖에 없고, 베이스 필드는 MODE 필드(1비트)와 포인터(LSB) 필드(7비트)를 포함한 1 바이트의 크기를 갖게 된다.In addition, the MODE field may indicate the presence or absence of the
또한, MODE 필드가 1로 설정되면 베이스 필드는 포인터 값의 LSB를 나타내는 제2 필드(4112) 및 포인터 값의 MSB를 나타내는 제3 필드(4113)를 포함할 수 있다. 여기서, 포인터 값의 MSB를 나타내는 제3 필드(4113)는 포인터(MSB) 필드일 수 있으며, 이러한 포인터(MSB) 필드는 6비트의 크기를 가질 수 있다. 이에 따라, MODE 필드가 1로 설정되는 경우 포인터 값은 포인터(LSB) 필드(7비트) 및 포인터(MSB) 필드(6비트)를 합한 총 13비트를 통해 8191 바이트까지 확장하여 나타낼 수 있고, 베이스 필드는 MODE 필드(1비트), 포인터(LSB) 필드(7비트), 포인터(MSB) 필드(6비트) 및 후술할 헤더(4100)의 확장 모드를 나타내는 제4 필드(2비트)를 포함하는 2 바이트의 크기를 갖게 된다. 결과적으로, 포인터(MSB) 필드 및 헤더(4100)의 확장 모드를 나타내는 제4 필드는 MODE 필드가 1로 설정되는 경우에만 베이스 필드에 포함될 수 있다.In addition, when the MODE field is set to 1, the base field may include a
이에 따라, 패킷(4000)의 페이로드(4200) 내에 입력 패킷의 시작점 중 첫 번째 값을 나타내는 포인터 값이 128 바이트 미만이면 제1 필드(4111) 즉, MODE 필드는 0으로 설정되고, 베이스 필드는 제2 필드(4112) 즉, 포인터(LSB) 필드만을 포함하게 되어 베이스 필드는 1 바이트의 크기를 갖고, 패킷(4000)의 페이로드(4200) 내에 입력 패킷의 시작점 중 첫 번째 값을 나타내는 포인터 값이 128 바이트 이상이면 제1 필드(4111) 즉, MODE 필드는 1로 설정되고, 베이스 필드는 제2 필드(4112) 즉, 포인터(LSB) 필드 및 제3 필드(4113) 즉, 포인터(MSB) 필드 및 제4 필드를 포함하게 되어 베이스 필드는 총 2 바이트의 크기를 갖게 된다.Accordingly, if the pointer value representing the first value of the starting point of the input packet in the
그리고, 만약 패킷(4000)의 페이로드(4200) 내에 입력 패킷의 시작점이 존재하지 않는 경우, 해당 입력 패킷의 시작점에 대응되는 값은 정의될 수 없으므로 포인터 값은 8191이 되고 이에 따라 MODE 필드는 1로 설정되며 베이스 필드는 2 바이트의 크기를 갖게 된다.And, if the start point of the input packet does not exist in the
또한, 패킷(4000)의 페이로드(4200) 내에 입력 패킷이 존재하지 않고 패딩(Padding)만이 존재하는 경우에도 포인터 값은 8191이 되고 이에 따라 MODE 필드는 1로 설정되며 베이스 필드는 2 바이트의 크기를 갖게 된다.In addition, even if there is no input packet in the
한편, 도 18은 도 17에 도시된 헤더의 상세한 구성을 도시한 도면이다. 도 18을 참조하면, 상술한 바와 같이, 헤더(4100)는 베이스 필드(4110)를 포함하며, 추가적으로 Optional 필드(4120) 및 Extension 필드(4130)를 더 포함할 수 있는데, 이는 추후 설명할 헤더(4100)의 확장 모드를 나타내는 제4 필드(4114)에 의해 포함 여부가 결정될 수 있다.Meanwhile, FIG. 18 is a diagram showing a detailed configuration of the header shown in FIG. 17. Referring to FIG. 18, as described above, the
그리고, 상술한 바와 같이, 제1 필드(4111)이 제1 값으로 설정되면 베이스 필드(4110)는 제2 필드(4112)만을 포함하고, 이에 따라, 베이스 필드(4110)의 길이는 제1 필드(4111)의 1 비트와 제2 필드(4112)의 7 비트를 포함하여 총 1 바이트의 크기를 갖음을 알 수 있다.And, as described above, when the
또한, 상술한 바와 같이, 제1 필드(4111)이 제2 값으로 설정되면 베이스 필드(4110)는 제2 필드(4112), 제3 필드(4113) 및 헤더(4110)의 확장 모드를 나타내는 제4 필드(4114)를 포함하고, 이에 따라, 베이스 필드(4110)의 길이는 제1 필드(4111)의 1 비트, 제2 필드(4112)의 7 비트, 제3 필드(4113)의 6 비트 및 제4 필드(4114)의 2 비트를 포함하여 총 2 바이트의 크기를 갖음을 알 수 있다.In addition, as described above, when the
한편, 베이스 필드(4110)는 제1 필드(4111)가 제2 값으로 설정되면 헤더(4110)의 확장 모드를 나타내는 제4 필드(4114)를 포함할 수 있는데, 제4 필드(4114)는 Optional 필드(4120) 및 Extension 필드(4130)의 존부, Optional 필드(4120)의 길이 및 Extension 필드(4130)의 구조에 관한 정보 중 적어도 하나를 포함할 수 있다.Meanwhile, the
구체적으로, 제4 필드(4114)는 Optional 필드(4120) 및 Extension 필드(4130)가 부존재함을 나타내는 제3 값, Optional 필드(4120)가 존재하고 Optional 필드(4120)의 길이가 1 바이트임을 나타내는 제4 값, Optional 필드(4120)가 존재하고 Optional 필드(4120)의 길이가 2 바이트임을 나타내는 제5 값 및 Optional 필드(4120)가 존재하고 Optional 필드(4120)의 길이가 2 바이트이며 Extension 필드(4130)가 복수의 Extension 페이로드를 포함하는 구조임을 나타내는 제6 값 중 하나로 설정될 수 있다.Specifically, the
여기서, 제4 필드(4114)는 OFI 필드일 수 있으며 OFI 필드는 2 비트의 크기를 갖는다. 구체적으로, OFI 필드에 설정되는 값이 나타내는 정보는 하기의 표 2와 같이 정리될 수 있다.Here, the
Optional 필드 및 Extension 필드가 부존재함.No Extension Mode:
Optional field and Extension field are absent.
Optional 필드는 존재하고 Optional 필드의 길이가 1 바이트임.Short Extension Mode:
The optional field is present and the length of the optional field is 1 byte.
Optional 필드는 존재하고 Optional 필드의 길이가 2 바이트임.Long Extension Mode:
The optional field is present and the length of the optional field is 2 bytes.
Optional 필드는 존재하고 Optional 필드의 길이는 2 바이트이며 extension 필드가 복수의 extension 페이로드를 포함하는 구조임.Mixed Extension Mode:
There is an optional field, the length of the optional field is 2 bytes, and the extension field includes a plurality of extension payloads.
구체적으로, 제4 필드(4114)에 설정되는 값에 따라 Optional 필드(4130) 및 Extension 필드(4130)가 어떻게 헤더(4100)에 포함되는지 도 19를 통해 설명하기로 한다.도 19는 본 발명의 또 다른 실시 예에 따른 Optional 필드의 상세한 구성을 나타낸 도면이다.Specifically, how the
도 19를 참조하면, 제4 필드(4114)가 제4 필드(4114)가 제3 값인 "00"으로 설정되면 헤더(4100)는 베이스 필드(4110)만을 포함하고, Optional 필드(4120) 및 Extension 필드(4130)는 포함하지 않는다.Referring to FIG. 19, when the
또한, 제4 필드(4114)가 제4 값인 "01"로 설정되면, 이는 Short Extension Mode로서, 헤더(4100)는 베이스 필드(4110) 외에 1 바이트의 크기를 갖는 Optional 필드(4120)를 더 포함할 수 있다. 그리고, Optional 필드(4120)에 포함된 필드에 의해 Extension 필드(4130)의 존부 및 길이가 결정될 수 있다.In addition, when the
구체적으로, Optional 필드(4120)는 Extension 필드(4130)에 포함된 Extension 페이로드(4131)의 타입을 나타내는 필드(EXT_TYPE 필드)(4121) 및 Extension 필드(4130)의 길이를 나타내는 필드(EXT_LEN 필드)(4122)를 포함할 수 있다. 여기서, EXT_TYPE 필드(4121)는 제5 필드로 정의하기로 하고, EXT_LEN 필드(4122)를 제6 필드라고 정의하기로 한다.Specifically, the
여기서, EXT_TYPE 필드(4121)는 3 비트의 크기를 갖으며, Extension 필드(4130)에 포함된 Extension 페이로드(4131)의 타입을 나타내고 이에 대한 상세한 설명은 후술하기로 한다. 또한, EXT_LEN 필드(4122)는 5 비트의 크기를 갖으며, 0 내지 31 바이트의 범위 내에서 Extension 필드(4130)의 길이를 나타낼 수 있다.Here, the
특히, EXT_LEN 필드(4122)가 0인 경우 Extension 필드(4130)의 길이가 0임을 의미하므로, 헤더(4100)에는 Extension 필드(4130)가 존재하지 않게 된다.In particular, when the
한편, 도 19에서는 제4 필드(4114)가 제4값인 "01"로 설정되는 경우 Optional 필드(4120)에 포함된 EXT_LEN 필드(4122)와 Extension 필드(4130)에 포함된 Extension 페이로드(4131)가 분리되어 있는 것처럼 도시되어 있으나, 이는 Optional 필드(4120)가 1 바이트의 크기를 갖는 경우도 있고 2 바이트의 크기를 갖는 경우도 있음을 설명하기 위해 분리되어 표시한 것일 뿐, 실제적으로는 제4 필드(4114)가 제4 값인 "01"로 설정되는 경우 Optional 필드(4120)는 1 바이트의 크기를 갖게 되므로 Optional 필드(4120)에 연속하여 Extension 필드(4130)가 추가되며 따라서, Optional 필드(4120)에 포함된 EXT_LEN 필드(4122)와 Extension 필드(4130)에 포함된 Extension 페이로드(4131)는 연속하여 배치되게 된다.Meanwhile, in FIG. 19, when the
또한, 제4 필드(4114)가 제5 값인 "10"으로 설정되면, 이는 Long Extension Mode로서, 헤더(4100)는 베이스 필드(4110) 외에 2 바이트의 크기를 갖는 Optional 필드(4120)를 더 포함할 수 있다. 그리고, Optional 필드(4120)에 포함된 필드에 의해 Extension 필드(4130)의 존부 및 길이가 결정될 수 있다.In addition, when the
구체적으로, Optional 필드(4120)는 Extension 필드(4130)에 포함된 Extension 페이로드(4132)의 타입을 나타내는 필드(EXT_TYPE 필드)(4121), Extension 필드(4130)의 길이를 나타내는 필드의 LSB 파트를 나타내는 필드(EXT_LEN(LSB) 필드)(4123) 및 Extension 필드(4130)의 길이를 나타내는 필드의 MSB 파트를 나타내는 필드(EXT_LEN(MSB) 필드)(4124)를 포함할 수 있다. 여기서, 상술한 바와 같이, EXT_TYPE 필드(4121)는 제5 필드로 정의되고, Extension 필드(4130)의 길이를 나타내는 필드는 제6 필드로 정의되었으므로, EXT_LEN(LSB) 필드(4123)는 제6 필드의 LSB 파트를 나타내는 것으로 정의될 수 있고, EXT_LEN(MSB) 필드(4124)는 제6 필드의 MSB 파트를 나타내는 것으로 정의될 수 있다.Specifically, the
여기서, EXT_TYPE 필드(4121)는 3 비트의 크기를 갖으며, Extension 필드(4130)에 포함된 Extension 페이로드(4132)의 타입을 나타내고 이에 대한 상세한 설명은 후술하기로 한다.Here, the
또한, EXT_LEN(LSB) 필드(4123)는 Extension 필드(4130)의 길이를 나타내기 위한 총 13 비트 중 LSB 파트의 5 비트의 크기를 갖을 수 있고, EXT_LEN(MSB) 필드(4124)는 Extension 필드(4130)의 길이를 나타내기 위한 총 13 비트 중 MSB 파트의 8 비트의 크기를 갖을 수 있다. 그리고, EXT_LEN(LSB) 필드(4123) 및 EXT_LEN(MSB) 필드(4124)를 연결한 총 13 비트의 필드는 0 부터 패킷(4000)의 전체 길이 범위 내에서 Extension 필드(4130)의 길이를 나타낼 수 있다.In addition, the EXT_LEN (LSB)
물론, EXT_LEN(LSB) 필드(4123) 및 EXT_LEN(MSB) 필드(4124)를 연결한 총 13 비트의 필드가 0인 경우 Extension 필드(4130)의 길이가 0임을 의미하므로, 헤더(4100)에는 Extension 필드(4130)가 존재하지 않게 된다.Of course, if a field of 13 bits in which the EXT_LEN (LSB)
또한, 제4 필드(4114)가 제6 값인 "11"로 설정되면, 이는 Mixed Extension Mode로서, 헤더(4100)는 베이스 필드(4110) 외에 2 바이트의 크기를 갖는 Optonal 필드(4120)를 더 포함할 수 있다. 그리고, Optional(4120)에 포함된 필드에 의해 Extension 필드(4130)의 존부 및 길이와 Extension 필드(4130)의 구조가 결정될 수 있다.In addition, when the
구체적으로, Optional 필드(4120)는 Extension 필드(4130)에 포함된 복수의 Extension 페이로드(4133)의 개수를 나타내는 필드(NUM_EXT 필드)(4125), Extension 필드(4130)의 길이를 나타내는 필드의 LSB 파트를 나타내는 필드(EXT_LEN(LSB) 필드)(4126) 및 Extension 필드(4130)의 길이를 나타내는 필드의 MSB 파트를 나타내는 필드(EXT_LEN(MSB) 필드)(4127)를 포함할 수 있다.Specifically, the
여기서, NUM_EXT 필드(4125)는 3 비트의 크기를 갖으며, Extension 필드(4130)에 포함된 패딩(Padding)이 아닌 복수의 Extension 페이로드(4133)의 개수를 나타낼 수 있다.Here, the
특히, Extension 필드(4130)는 2개 내지 7개의 Extension 페이로드를 포함할 수 있으며, 이에 대한 상세한 구조는 도 25를 통해 설명하기로 한다.In particular, the
또한, EXT_LEN(LSB) 필드(4126)는 Extension 필드(4130)의 길이를 나타내기 위한 총 13 비트 중 LSB 파트의 5 비트의 크기를 갖을 수 있고, EXT_LEN(MSB) 필드(4127)는 Extension 필드(4130)의 길이를 나타내기 위한 총 13 비트 중 MSB 파트의 8 비트의 크기를 갖을 수 있다.In addition, the EXT_LEN (LSB)
한편, EXT_LEN(LSB) 필드(4126) 및 EXT_LEN(MSB) 필드(4127)를 연결한 총 13 비트의 필드가 나타낼 수 있는 Extension 필드(4130)의 길이에 관해서는 Extension 필드(4130)의 구조에 대해 설명하면서 함께 설명하기로 한다.On the other hand, regarding the length of the
도 25는 본 발명의 일 실시 예에 따른 Extension 필드의 구조에 관한 도면이다.25 is a diagram illustrating a structure of an extension field according to an embodiment of the present invention.
제4 필드(4114)가 제6 값으로 설정되는 경우, Extension 필드(4130)는 복수의 Extension 페이로드 각각의 타입을 나타내는 복수의 필드 및 복수의 Extension 페이로드 각각의 길이를 나타내는 복수의 필드를 포함할 수 있다.When the
구체적으로, 도 25를 참조하면, 제4 필드(4114)가 제6 값 즉, "11"로 설정되는 경우 이는 Mixed Extension Mode를 의미하며, 이에 따라, Extension 필드(4130)는 복수의 Extension 페이로드(Extension 페이로드 1(4145)...Extension 페이로드 N(4146))를 포함할 수 있는데, 이때 Extension 필드(4130)는 복수의 Extension 페이로드(Extension 페이로드 1(4145)...Extension 페이로드 N(4146)) 각각의 타입을 나타내는 복수의 필드(EXT_TYPE 1(4141)...EXT_TYPE N(4143)) 및 복수의 Extension 페이로드(Extension 페이로드 1(4145)...Extension 페이로드 N(4146)) 각각의 길이를 나타내는 복수의 필드(EXT_LEN 1 필드(4142)... EXT_LEN N 필드(4144))를 포함할 수 있다. 여기서, 상술한 바와 같이, Extension 필드(4130)는 2개 내지 7개의 Extension 페이로드를 포함할 수 있으므로, N은 범위는 2 부터 7이 될 수 있다.Specifically, referring to FIG. 25, when the
이러한 복수의 Extension 페이로드(Extension 페이로드 1(4145)...Extension 페이로드 N(4146))는 모두 패딩을 포함하지 않는다.All of the plurality of extension payloads (Extension payload 1 (4145) ... Extension payload N (4146)) do not include padding.
또한, 하나의 Extension 페이로드가 Extension 필드(4130)에 포함되면, 해당 Extension 페이로드의 타입을 나타내는 하나의 EXT_TYPE 필드와 하나의 EXT_LEN 필드가 Extension 필드(4130)에 포함되게 되며, 여기서, EXT_TYPE 필드는 3 비트의 크기를 갖고, EXT_LEN 필드가 13 비트의 크기를 갖는 점을 고려하면, 하나의 Extension 페이로드에 대하여 총 2 바이트 크기의 헤더가 Extension 필드(4130)에 포함되게 된다. 여기서, 헤더라 함은 EXT_TYPE 필드와 EXT_LEN 필드를 포함하며 Extension 필드(4130)의 앞단에 배치되는 필드들을 총칭하여 정의하기로 한다.In addition, when one extension payload is included in the
이에 따라, Extension 필드(4130)에 N 개의 Extension 페이로드가 포함되면, Extension 필드(4130)는 각 Extension 페이로드와 관련된 복수의 EXT_TYPE 필드와 EXT_LEN 필드를 포함하는 총 2N 바이트의 크기를 갖는 헤더를 포함하게 된다.Accordingly, when N extension payloads are included in the
한편, 상술한 바와 같이, Extension 필드(4130)는 최소 2개의 Extension 페이로드를 포함할 수 있고, 따라서, 4 바이트의 크기를 갖는 헤더를 포함할 수 있다. 다만, EXT_LEN 필드의 값이 0이 될 경우 Extension 페이로드는 없는 것으로 볼 수 있으며, 이러한 경우 Extension 필드(4130)의 길이는 최소 4 바이트가 될 수밖에 없다.Meanwhile, as described above, the
결과적으로 도 19에서 설명한 EXT_LEN(LSB) 필드(4126) 및 EXT_LEN(MSB) 필드(4127)를 연결한 총 13 비트의 필드가 나타낼 수 있는 Extension 필드(4130)의 길이는 4 바이트 내지 패킷(4000)의 전체 길이 범위 내에서 Extension 필드(4130)의 길이를 나타낼 수 있다As a result, the length of the
한편, 도 25에 도시된 EXT_LEN 1 필드(4142)... EXT_LEN N 필드(4144) 각각은 5 비트 크기의 EXT_LEN(LSB) 필드와 8 비트 크기의 EXT_LEN(MSB) 필드를 포함할 수 있으며, 이에 따라, 하나의 Extension 페이로드에 대한 하나의 2 바이트 크기를 갖는 헤더는 3 비트의 크기를 갖는 EXT_TYPE 필드, 5 비트의 크기를 갖는 EXT_LEN(LSB) 필드 및 8 비트의 크기를 갖는 EXT_LEN(MSB) 필드를 포함하게 된다.Meanwhile, each of the
또한, Extension 필드(4130)는 제4 필드(4114)가 제4 값 및 제5 값 중 하나로 설정되고 Extension 필드(4130)에 포함된 Extension 페이로드의 길이가 Extension 필드(4130)의 길이보다 작을 경우, Extension 필드(4130)에 Extension 페이로드를 포함하고 남은 나머지 부분에는 패딩(Padding)을 포함할 수 있다.In addition, when the
예를 들어, 도 19에서 제4 필드(4114)가 제4 값인 "01"로 설정된 경우 Extension 필드(4130)에 포함된 Extension 페이로드(4131)의 실제 길이가 EXT_LEN 필드(4122)에 의해 정의되는 Extension 필드(4130)의 길이보다 작을 경우, Extension 필드(4130)는 Extension 페이로드(4131)를 포함하고 남은 나머지 부분에 패딩(Padding)을 포함할 수 있다. 여기서, 패딩이라 함은, 무의미한 데이터를 의미하며, 이러한 무의미한 데이터는 시스템 설계에 따라 다양한 방식으로 랜덤하게 결정될 수 있다. 또한, 이러한 패딩은 반드시 0으로만 채워질 필요는 없고, 1만으로 채워질 수도 있으며 0과 1의 무의미한 조합으로 채워질 수도 있다. 다만, 본 발명의 일 실시 예에 따른 패딩은 0만으로 채워진 경우를 예로 들어 설명하기로 한다.For example, in FIG. 19, when the
또한, 예를 들어, 도 19에서 제4 필드(4114)가 제5 값인 "10"으로 설정된 경우 Extension 필드(4130)에 포함된 Extension 페이로드(4132)의 실제 길이가 EXT_LEN(LSB) 필드(4123) 및 EXT_LEN(MSB) 필드(4124)에 의해 정의되는 Extension 필드(4130)의 길이보다 작을 경우, Extension 필드(4130)는 Extension 페이로드(4132)를 포함하고 남은 나머지 부분에 패딩(Padding)을 포함할 수 있다.In addition, for example, when the
한편, Extension 필드(4130)는 제4 필드(4114)가 제6 값으로 설정된 경우, Extension 필드(4130)에 복수의 Extension 페이로드를 포함하고 남은 나머지 부분에는 패딩을 포함할 수 있다.Meanwhile, when the
예를 들어, 도 25를 참조하면, 제4 필드(4114)가 제6 값인 "11"로 설정된 경우 Extension 필드(4130)에 포함된 복수의 Extension 페이로드(Extension 페이로드 1(4145)...Extension 페이로드 N(4146)) 각각의 타입을 나타내는 복수의 필드(EXT_TYPE 1(4141)...EXT_TYPE N(4143)), 복수의 Extension 페이로드(Extension 페이로드 1(4145)...Extension 페이로드 N(4146)) 각각의 길이를 나타내는 복수의 필드(EXT_LEN 1 필드(4142)... EXT_LEN N 필드(4144)) 및 복수의 페이로드(Extension 페이로드 1(4145)...Extension 페이로드 N(4146))의 총 실제 길이가 EXT_LEN(LSB) 필드(4126) 및 EXT_LEN(MSB) 필드(4127)에 의해 정의되는 Extension 필드(4130)의 길이보다 작을 경우, Extension 필드(4130)는 복수의 Extension 페이로드 각각의 타입을 나타내는 복수의 필드(EXT_TYPE 1(4141)...EXT_TYPE N(4143)), 복수의 Extension 페이로드 각각의 길이를 나타내는 복수의 필드(EXT_LEN 1 필드(4142)... EXT_LEN N 필드(4144)) 및 복수의 페이로드(Extension 페이로드 1(4145)...Extension 페이로드 N(4146))를 포함하고 남은 나머지 부분에는 패딩을 포함할 수 있다.For example, referring to FIG. 25, when the
한편, 제1 필드(4111) 및 제4 필드(4114)에 설정되는 값에 따라, 패킷(4000)의 구조가 전체적으로 어떻게 변하는지를 도 20 내지 도 24를 통해 설명하기로 한다.Meanwhile, how the structure of the
도 20 내지 도 24는 본 발명의 다양한 실시 예에 따른 패킷의 구조를 나타낸 도면이다.20 to 24 are diagrams showing the structure of a packet according to various embodiments of the present invention.
도 20을 참조하면, 제1 필드(4111)가 제1 값으로 설정되면 베이스 필드(4110)는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드(4112)만을 포함하고, Optional 필드(4120) 및 Extension 필드(4130)는 패킷(4000)에 포함되지 않으므로, 결과적으로 패킷(4000)은 1 바이트의 크기를 갖는 베이스 필드(4110)와 페이로드(4200)를 포함하게 된다.Referring to FIG. 20, when the
도 21을 참조하면, 제1 필드(4111)가 제2 값으로 설정되면 베이스 필드(4110)는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드(4112), 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드(4113)를 포함하고, 헤더(4100)의 확장 모드를 나타내는 제4 필드(4114)를 추가적으로 포함할 수 있다.Referring to FIG. 21, when the
이에 따라, 패킷(4000)은 2 바이트의 길이를 갖는 베이스 필드(4110)를 포함하게 된다. 다만, 도 21에서는, 제4 필드(4114)가 제3 값 즉, "00"으로 설정되어 있으므로, Optional 필드(4120) 및 Extension 필드(4130)는 패킷(4000)에 포함되지 않으므로, 결과적으로, 패킷(4000)은 2 바이트의 크기를 갖는 베이스 필드(4110) 및 페이로드(4200)를 포함하게 된다.Accordingly, the
도 22를 참조하면, 제1 필드(4111)가 제2 값으로 설정되면 베이스 필드(4110)는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드(4112), 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드(4113)를 포함하고, 헤더(4100)의 확장 모드를 나타내는 제4 필드(4114)를 추가적으로 포함할 수 있다.Referring to FIG. 22, when a
이에 따라, 패킷(4000)은 2 바이트의 크기를 갖는 베이스 필드(4110)를 포함하게 된다. 다만, 도 22에서는, 제4 필드(4114)가 제4 값 즉, "01"로 설정되어 있으므로, 1 바이트의 크기를 갖는 Optional 필드(4120) 및 0 내지 31 바이트의 크기를 갖는 Extension 필드(4130)가 패킷(4000) 내에 포함하게 된다. 결과적으로, 패킷(4000)은 2 바이트의 크기를 갖는 베이스 필드(4110), 1 바이트의 크기를 갖는 Optional 필드(4120), 0 내지 31 바이트의 크기를 갖을 수 있는 Extension 필드(4130) 및 페이로드(4200)를 포함하게 된다. 또한, Optional 필드(4120)는 EXT_TYPE 필드(4121) 및 EXT_LEN 필드(4122)를 포함할 수 있다.Accordingly, the
도 23을 참조하면, 제1 필드(4111)가 제2 값으로 설정되면 베이스 필드(4110)는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드(4112), 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드(4113)를 포함하고, 헤더(4100)의 확장 모드를 나타내는 제4 필드(4114)를 추가적으로 포함할 수 있다.Referring to FIG. 23, when the
이에 따라, 패킷(4000)은 2 바이트의 크기를 갖는 베이스 필드(4110)를 포함하게 된다. 다만, 도 23에서는, 제4 필드(4114)가 제5 값 즉, "10"으로 설정되어 있으므로, 2 바이트의 크기를 갖는 Optional 필드(4120) 및 Extension 필드(4130)가 패킷(4000) 내에 포함되게 된다. 여기서, Extension 필드(4130)의 길이는 Optional 필드(4120)에 포함된 EXT_LEN(LSB) 필드(4123) 및 EXT_LEN(MSB) 필드(4124)에 의해 정의될 수 있으며 0부터 213-1 바이트가 될 수 있다. 또한, Optional 필드(4120)는 EXT_TYPE 필드(4121), EXT_LEN(LSB) 필드(4123) 및 EXT_LEN(MSB) 필드(4124)를 포함할 수 있다.Accordingly, the
도 24를 참조하면, 제1 필드(4111)가 제2 값으로 설정되면 베이스 필드(4110)는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드(4112), 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드(4113)를 포함하고, 헤더(4100)의 확장 모드를 나타내는 제4 필드(4114)를 추가적으로 포함할 수 있다.Referring to FIG. 24, when the
이에 따라, 패킷(4000)은 2 바이트의 크기를 갖는 베이스 필드(4110)를 포함하게 된다. 다만, 도 24에서는, 제4 필드(4114)가 제6 값 즉, "11"로 설정되어 있으므로, 2 바이트의 크기를 갖는 Optional 필드(4120) 및 Extension 필드(4130)가 패킷(4000) 내에 포함되게 된다. 여기서, Extension 필드(4130)의 길이는 Optional 필드(4120)에 포함된 EXT_LEN(LSB) 필드(4126) 및 EXT_LEN(MSB) 필드(4127)에 의해 정의될 수 있으며 0부터 213-1 바이트가 될 수 있다. 또한, Optional 필드(4120)는 NUM_EXT 필드(4125), EXT_LEN(LSB) 필드(4126) 및 EXT_LEN(MSB) 필드(4127)를 포함할 수 있다. 그리고, Extension 필드(4130)는 복수의 Extension 페이로드를 포함할 수 있으며 이에 대한 상세한 설명은 도 25에서 이미 설명하였으므로 생략하기로 한다.Accordingly, the
한편, Optional 필드(4120)에 포함되는 EXT_TYPE 필드(4121)는 Extension 필드(4130)에 포함되는 Extension 페이로드(4131, 4132)의 타입을 나타내며, 이외에도 설정되는 값에 따라 다양한 기능을 수행하는데 사용될 수 있다. 예를 들어, 하기의 표 3과 같이 EXT_TYPE 필드에 설정되는 값에 따라 상이한 정보를 나타내게 된다.Meanwhile, the
All bytes of extension field are padded with 0x00Padding
All bytes of extension field are padded with 0x00
구체적으로, EXT_TYPE 필드(4121)가 "000"으로 설정되면 카운터 기능을 수행할 수 있음을 나타내는데, 구체적으로, EXT_LEN 필드가 포함하는 값만큼의 크기를 갖는 기 설정된 필드가 Extension 필드(4130)에 Extension 페이로드로 포함될 수 있다. 여기서, 기 설정된 필드는 현재 PLP에 포함된 복수의 패킷 각각에 대해 하나씩 순번을 매겨 식별하도록 하는 기능을 수행할 수 있으며 카운터 값은 0부터 선형적으로 증가할 수 있다.예를 들어, 제4 필드(4114)가 제4 값인 "01"로 설정되고, EXT_LEN 필드가 1의 값을 포함하고 있는 경우, 기 설정된 필드는 1 바이트의 크기를 갖게 되며 이에 따라 카운팅 값은 0부터 255까지의 값을 가질 수 있다.Specifically, when the
여기서, 카운터 기능을 수행하는 기 설정된 패킷은 각 PLP에 대해 독립적으로 사용될 수 있으며, 카운터 값이 최고치에 달하게 되면, 다음 패킷의 카운터 값은 0으로 리셋되고 다시 증가하게 된다.Here, the preset packet performing the counter function can be used independently for each PLP, and when the counter value reaches the maximum value, the counter value of the next packet is reset to 0 and increased again.
또한, 채널 본딩이 적용되는 PLP에 대해서는 싱글 카운터 즉, 싱글 기 설정된 필드가 패킷에 카운터 값을 증가시키기 위해 사용될 수 있으며, 이는 패킷이 특정 RF 채널에 지정되기 전에 수행될 수 있다.In addition, for a PLP to which channel bonding is applied, a single counter, that is, a single preset field may be used to increase a counter value in a packet, and this may be performed before the packet is assigned to a specific RF channel.
한편, 상술한 내용은 제4 필드(4114)가 제6 값 즉, "11"로 설정되는 경우 Extension 필드(4130)에 포함되는 EXT_TYPE 1(4141)...EXT_TYPE N(4143)에도 동일하게 적용될 수 있다.On the other hand, the above description is applied equally to EXT_TYPE 1 (4141) ... EXT_TYPE N (4143) included in the
한편, 제4 필드(4114)가 제4값 즉, "01" 및 제5 값 즉, "10" 중 하나로 설정되고 EXT_TYPE 필드(4121)가 "111"로 설정되는 경우 Extension 필드(4130)는 모두 패딩으로 채워지게 된다.Meanwhile, when the
구체적으로, 제4 필드(4114)가 제4 값 즉, "01" 또는 제5 값 즉, "10"으로 설정되면, 옵셔널 필드(4120)는 확장 필드(4130)에 포함된 Extension 페이로드의 타입을 나타내는 제5 필드 즉, EXT_TYPE 필드(4121) 및 확장 필드(4130)의 길이를 나타내는 제6 필드(제4 필드(4114)가 제4 값인 경우에는 EXT_LEN 필드(4122)이고, 제4 필드(4114)가 제5 값인 경우에는 EXT_LEN(LSB) 필드(4123) 및 EXT_LEN(MSB) 필드(4124)를 의미)를 더 포함하며, 제5 필드 즉, EXT_TYPE 필드(4121)가 기 설정된 값으로 설정되면, 확장 필드(4130)는 전부 패딩으로 채워질 수 있다.Specifically, when the
예를 들어, 제5 필드 즉, EXT_TYPE 필드(4121)가 "111"로 설정되면, 이는 표 3에 정의된 바와 같이 확장 필드(4130)는 전부 패딩으로 채워지는 것을 의미하므로, 확장 필드(4130)는 전부 패딩으로 채워지게 된다.For example, if the fifth field, that is, the
또 다른 예를 들면, 제4 필드(4114)가 제4 값 즉, "01"로 설정되고, EXT_LEN 필드(4122)가 Extension 필드(4130)의 길이가 0 바이트임을 나타내는 값을 포함하고 있는 경우, 이는 제4 필드(4114)가 제3 값 즉, "00"으로 설정된 경우와 비교할 때, 1 바이트의 패딩이 헤더(4100)에 포함되는 경우로 볼 수 있다. 즉, 1 바이트의 Optional 필드(4120)가 곧 1 바이트의 패딩으로서의 역할을 하게 된다.For another example, when the
또한, 제4 필드(4114)가 제5 값 즉, "10"으로 설정되고, EXT_LEN(LSB) 필드(4123) 및 EXT_LEN(MSB) 필드(4124)가 Extension 필드(4130)의 길이가 0 바이트임을 나타내는 값을 포함하고 있는 경우, 이는 제4 필드(4114)가 제3 값 즉, "00"으로 설정된 경우와 비교할 때, 2 바이트의 패딩이 헤더(4100)에 포함되는 경우로 볼 수 있다. 즉, 2 바이트의 Optional 필드(4120)가 곧 2 바이트의 패딩으로서의 역할을 하게 된다.In addition, the
한편, 제4 필드(4114)가 제6 값 즉, "11"로 설정되는 경우에는 상술한 바와 같이, Extension 필드(4130)에 복수의 Extension 페이로드를 채우고 남은 나머지 부분에 패딩이 채워질 수 있다. 이러한 경우에는 굳이 EXT_TYPE 1(4141)...EXT_TYPE N(4143)이 개별적으로 "111"로 설정될 필요가 없다.Meanwhile, when the
도 26a는 본 발명의 일 실시 예에 따른 수신 장치의 구성을 나타낸 블록도이다.26A is a block diagram showing the configuration of a receiving device according to an embodiment of the present invention.
도 26a를 참조하면, 수신 장치(200)는 수신부(210), 정보 추출부(220) 및 신호 처리부(220)를 포함한다. Referring to FIG. 26A, the receiving
수신 장치(200)는 입력 스트림에 포함된 데이터를 적어도 하나의 신호 처리 경로에 매핑하여 전송하는 송신 장치로부터 데이터를 수신하도록 구현될 수 있다. The
수신부(210)는 헤더 및 페이로드가 포함된 패킷을 포함하는 스트림을 수신할 수 있다. 즉, 수신부(210)는 적어도 하나의 신호 처리 경로에 매핑된 데이터를 포함하는 프레임을 수신한다. 구체적으로, 수신부(210)는 시그널링 정보 및 적어도 하나의 신호 처리 경로에 매핑된 데이터를 포함하는 스트림을 수신할 수 있다. 여기서, 시그널링 정보는, 송신 장치에 입력되는 입력 스트림의 입력 타입에 대한 정보 및 적어도 하나의 신호 처리 경로에 매핑된 데이터 타입에 대한 정보를 포함할 수 있다. 여기서, 입력 스트림의 입력 타입에 대한 정보는, 프레임 내의 모든 신호 처리 경로가 동일한 입력 타입인지 여부를 나타낼 수 있다. 그 밖에 시그널링 정보에 포함되는 구체적인 정보에 대해서는 상술한 바 있으므로 자세한 설명을 생략하도록 한다. The
정보 추출부(220)는 패킷에서 헤더를 추출하고, 추출된 헤더로부터 페이로드에서 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보를 추출할 수 있다.The
헤더에 포함된 페이로드에서 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보에 대해서는 수신 장치(100)에 관한 부분에서 이미 설명하였으므로 자세한 설명은 생략하도록 한다.Information indicating the start point of the data packet in the payload included in the header and information on the presence or absence of an additional field have already been described in the section regarding the receiving
신호 처리부(230)는 추출된 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보에 기초하여 페이로드에 포함된 데이터 패킷을 신호 처리할 수 있다. 즉, 데이터 패킷의 시작 지점을 나타내는 정보에 기초하여 페이로드에서 데이터 패킷이 시작하는 지점을 정확히 검출하고, 데이터 패킷이 시작하는 지점에서부터 디코딩 및 복호화를 수행할 수 있다. 또한, 신호 처리부(230)는 추가 필드의 존부에 관한 정보에 기초하여, 수신된 패킷이 Optional 필드 및 Extension 필드를 포함하는지 여부를 판단할 수 있고, Optional 필드 및 Extension 필드로부터 데이터 패킷을 신호 처리하는데 필요한 정보를 검출할 수 있다.The
여기서, 데이터 패킷의 시작 지점을 나타내는 정보는, 페이로드의 시작 지점과 데이터 패킷의 시작 지점 간의 거리에 따른 MSB 파트의 존부에 관한 정보를 포함할 수 있다.Here, the information indicating the start point of the data packet may include information on the presence or absence of the MSB part according to the distance between the start point of the payload and the start point of the data packet.
또한, 추가 필드의 존부에 관한 정보는, Optional 필드 및 Extension 필드 중 적어도 하나의 존부 및 Optional 필드와 Extension 필드의 길이를 나타내는 정보를 포함할 수 있다.In addition, the information on the presence or absence of the additional field may include information indicating the presence or absence of at least one of the optional field and the extension field, and the length of the optional field and the extension field.
또한, Optional 필드는, Optional 필드 및 Extension 필드 중 적어도 하나가 패딩(padding)을 포함하는지 여부를 나타내는 정보를 포함할 수 있다.In addition, the optional field may include information indicating whether at least one of the optional field and the extension field includes padding.
또한, 신호 처리부(230)는 수신된 프레임에서 시그널링 정보를 추출한다. 특히, 신호 처리부(230)는 L1 시그널링을 추출하고, 디코딩하여 L1 프리 시그널링 영역 및 L1 포스트 시그널링 영역에 포함된 해당 PLP에 대한 다양한 정보를 획득할 수 있다. 또한, 신호 처리부(230)는 추출된 시그널링 정보에 기초하여 프레임을 신호 처리할 수 있다. 예를 들어, 신호 처리는 복조(Demodulation), 프레임 디빌더(Frame De-builder), BICM 디코딩, 입력 디-프로세싱(Input De-processing) 과정을 수행할 수 있다.Also, the
구체적으로, 신호 처리부(230)는 수신부(210)를 통해 수신된 프레임을 신호 처리하여 베이스 밴드 패킷을 생성하고, 생성된 베이스밴드 패킷(Baseband Packet)에서 헤더 정보를 추출한다. Specifically, the
그리고, 신호 처리부(230)는 추출된 헤더 정보에 기초하여 베이스밴드 패킷에 포함된 페이로드 데이터를 신호 처리하여 스트림, 즉 상술한 송신 장치(100)에 최초 입력된 입력 스트림을 복원할 수 있다.Further, the
한편, 본 발명의 또 다른 실시 예에 따른 수신 장치(200)는 수신부(210), 정보 추출부(220) 및 신호 처리부(230)를 포함하며, 수신부(210)는 헤더 및 페이로드를 포함하는 패킷을 포함하고, 정보 추출부(220)는 패킷에서 헤더를 추출하고, 헤더에 포함된 정보를 추출할 수 있으며, 신호 처리부(230)는 추출된 정보에 기초하여 페이로드에 포함된 입력 패킷을 신호 처리할 수 있다. 여기서, 수신부(210), 정보 추출부(220) 및 신호 처리부(230)에 대한 상세한 설명은 이미 하였는바, 자세한 설명은 생략하기로 한다.Meanwhile, the receiving
또한, 헤더는 페이로드에 포함된 입력 패킷의 각 시작점 중 첫 번째 값을 나타내는 포인터 값이 기 설정된 값 미만임을 나타내는 제1 값 또는 포인터 값이 기 설정된 값 이상임을 나타내는 제2 값으로 설정되는 제1 필드를 포함하며, 제1 필드가 제2 값으로 설정되면, 헤더는, 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드 및 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드를 포함할 수 있다.In addition, the header is a first value that indicates that a pointer value indicating the first value of each starting point of the input packet included in the payload is less than a preset value, or a second value indicating that the pointer value is greater than or equal to a preset value. A field is included, and when the first field is set to a second value, the header includes a second field indicating the least significant bits (LSB) of the pointer value and a third field indicating the most significant bits (MSB) of the pointer value. can do.
도26b는 본 발명의 일 실시 예에 따른 신호 처리부를 구체적으로 설명하기 위한 블록도이다. 26B is a block diagram illustrating in detail a signal processing unit according to an embodiment of the present invention.
도 26b에 따르면, 신호 처리부(230)는 디모듈레이터(231), 신호 디코더(232) 및 스트림 제너레이터(233)을 포함한다. Referring to FIG. 26B, the
디모듈레이터(231)는 수신된 RF 신호로부터 OFDM 파라미터에 따라 복조를 수행하여, 싱크 디텍션을 수행하고 싱크가 디텍션되면 싱크 영역에 저장된 시그널링 정보로부터 현재 수신되는 프레임이 필요한 서비스 데이터를 포함하는 프레임인지 인식한다. 예를 들어 Mobile 프레임이 수신되는지, Fixed 프레임이 수신되는지 인식할 수 있다. The
이 경우, 시그널링 영역과 데이터 영역에 대한 OFDM 파라미터가 미리 정해져 있지 않은 경우, 싱크 영역에 저장되어 있는 시그널링 영역과 데이터 영역에 대한 OFDM 파라미터를 획득하여 싱크 영역 바로 다음에 오는 시그널링 영역과 데이터 영역에 대한 OFDM 파라미터 정보를 획득하여 복조를 수행할 수 있다.In this case, if OFDM parameters for the signaling region and the data region are not predetermined, OFDM parameters for the signaling region and data region stored in the sync region are obtained, and the signaling region and the data region immediately following the sync region are obtained. Demodulation may be performed by obtaining OFDM parameter information.
신호 디코더(232)는 필요한 데이터에 대한 복호화를 수행한다. 이 경우, 신호 디코더(232)는 시그널링 정보를 이용하여 각 데이터 영역에 저장된 데이터에 대한 FEC 방식, 변조 방식 등의 파라미터를 획득하여 복호화를 수행할 수 있다. 또한, 신호 디코더(232)는 헤더에 포함된 데이터 정보에 기초하여 필요한 데이터의 위치를 산출할 수 있다. 즉, 필요한 PLP가 프레임의 어느 위치에서 전송되는지 산출할 수 있다. The
스트림 제너레이터(233)는 신호 디코더(232)로부터 입력받은 베이스 밴드 패킷(BBP)을 처리하여 서비스될 데이터를 생성할 수 있다. The
일 예로, 스트림 제너레이터(233)는 다양한 정보에 기초하여 에러 정정된 베이스 밴드 패킷으로부터 ALP 패킷을 생성할 수 있다. 구체적으로, 스트림 제너레이터(233)는 디-지터 버퍼들을 포함할 수 있는데 디-지터 버퍼들은 다양한 정보에 기초하여 출력 스트림을 복원하기 위한 정확한 타이밍을 재생성할 수 있다. 이에 따라 복수 개의 PLP들 간의 싱크를 위한 딜레이가 보상될 수 있다. For example, the
*도 27은 본 발명의 일 실시 예에 따른 수신기의 구성을 나타낸 블록도이다. * Fig. 27 is a block diagram showing the configuration of a receiver according to an embodiment of the present invention.
도 27을 참조하면 수신기(4400)는 제어기(4410), RF 수신기(4420), 복조기(4430) 및 서비스 재생기(4440)를 포함할 수 있다. Referring to FIG. 27, a
제어기(4410)는 선택된 서비스가 전송되는 RF channel 및 PLP를 판단한다. 이 때 RF channel은 중심 주파수(center frequency)와 대역폭(bandwidth)으로 특정될 수 있으며, PLP는 PLP ID로 특정될 수 있다. 특정 서비스는 서비스를 구성하는 컴포넌트 별로 하나 이상의 RF channel에 속한 하나 이상의 PLP를 통하여 전송할 수 있지만, 이후로는 설명의 편의를 위하여 하나의 서비스를 재생하기 위하여 필요한 모든 데이터는 하나의 RF channel로 전송되는 하나의 PLP로 전송된다고 가정한다. 즉 서비스는 서비스의 재생을 위한 유일한 데이터 획득 경로를 가지며, 데이터 획득 경로는 RF channel과 PLP로 특정된다.The
RF 수신기(4420)는 제어기(4410)에서 선택한 RF channel에서 RF 신호를 검출하고, RF 신호에 신호처리를 수행하여 추출된 OFDM symbol들을 복조기(4430)로 전달한다. 여기서, 신호 처리는 동기화, 채널 추정 및 equalization 등을 포함할 수 있으며, 신호 처리를 위한 정보들은 그 용도와 구현에 따라 송/수신기가 미리 약속한 값이거나 OFDM symbol 중 미리 약속된 특정한 OFDM symbol에 포함되어 수신기에서 전달된다.The
복조기(4430)는 OFDM symbols들에 신호 처리를 수행하여 user packet을 추출하고 이를 서비스 재생기(4440)에 전달하며, 서비스 재생기(4440)는 user packet을 사용하여 사용자가 선택한 서비스를 재생하여 출력한다. 이 때 user packet의 포맷은 서비스의 구현 방식에 따라 달라질 수 있으며, 일 예로 TS packet이나 IPv4 packet이 있다.The
도 28은 복조기를 본 발명의 일 실시 예에 따라 좀 더 자세히 도시한 블록도이다. 28 is a block diagram showing a demodulator in more detail according to an embodiment of the present invention.
도 28을 참조하면 복조기(4430)는 프레임 디맵퍼(Frame demapper)(4431), L1 signaling을 위한 BICM 복호기(4432), 컨트롤러(4433), BICM 복호기(4434), 출력 처리기(4435)를 포함하여 구성될 수 있다.Referring to FIG. 28, a
프레임 디맵퍼(4431)는 컨트롤러(4433)에서 전달되는 제어 정보를 바탕으로 OFDM symbol로 구성된 프레임에서 선택된 PLP에 속한 FEC block들을 구성하는 OFDM cell들을 선택하여 BICM 복호기(4434)로 전달하며, 또한 L1 signaling이 포함된 하나 이상의 FEC block들에 해당하는 OFDM cell들을 선택하여 L1 signaling을 위한 BICM 복호기(1232)로 전달한다.The frame demapper 441 selects OFDM cells constituting the FEC blocks belonging to the PLP selected from the frame composed of the OFDM symbol based on the control information transmitted from the controller 4443 and transmits the selected OFDM cells to the
L1 signaling을 위한 BICM 복호기(4432)는 L1 signaling이 포함된 FEC block에 해당하는 OFDM cell을 신호 처리하여 L1 signaling bits들을 추출하고 이를 컨트롤러(4433)로 전달한다. 이 경우, 신호 처리는 OFDM cell에서 LDPC 부호 복호를 위한 LLR (log-likelihood ratio)값을 추출하는 과정과 추출된 LLR 값을 사용하여 LDPC 부호를 복호하는 과정을 포함할 수 있다.The
컨트롤러(4433)는 L1 signaling bits로부터 L1 signaling table을 추출하고 L1 signaling table의 값을 사용하여 프레임 디맵퍼(4431), BICM 복호기(4434), 출력 처리기(4435)의 동작을 제어한다. 도 28에서는 설명의 편의를 위하여 L1 시그널링을 위한 BICM 복호기(4432)가 컨트롤러(4433)의 제어정보를 사용하는 않는 것으로 도시하였다. 하지만 L1 signaling이 전술한 L1-PRE, L1-POST의 구조와 유사한 계층구조를 가질 경우에는 L1 시그널링을 위한 BICM 복호기(4432)는 하나 이상의 BICM 복호 블록으로 구성될 수 있으며, BICM 복호 블록들과 프레임 디맵퍼(4431)의 동작이 상위 계층 L1 signaling 정보에 의해 제어될 수 있음은 명백하다.The controller 4443 extracts the L1 signaling table from the L1 signaling bits and controls the operation of the frame demapper 441, the
BICM 복호기(4434)는 선택된 PLP에 속한 FEC block들을 구성하는 OFDM cell들을 신호 처리하여 베이스 밴드 패킷들을 추출하고 베이스 밴드 패킷들을 출력 처리기(4435)로 전달한다. 신호 처리는 OFDM cell에서 LDPC 부호 및 복호를 위한 LLR (log-likelihood ratio)값을 추출하는 과정과 추출된 LLR 값을 사용하여 LDPC 부호를 복호하는 과정을 포함할 수 있으며, 컨트롤러(4433)에서 전달되는 제어 정보를 바탕으로 수행될 수 있다.The
출력 처리기(4435)는 베이스 밴드 패킷들을 신호 처리하여 user packet을 추출하고 추출된 user packet들을 서비스 재생기(4440)로 전달한다. 이 경우, 신호 처리는 컨트롤러(1233)에서 전달되는 제어 정보를 바탕으로 수행될 수 있다. The
도 29는 본 발명의 일 실시 예에 따른 사용자가 서비스를 선택한 시점부터 실제 선택된 서비스가 재생되기까지의 수신기의 동작을 간략하게 나타낸 흐름도이다.29 is a flowchart schematically illustrating an operation of a receiver from a point in time when a user selects a service until an actual selected service is played according to an embodiment of the present invention.
사용자의 서비스 선택(S4610) 이전에 Initial scan(S4600) 단계에서 선택 가능한 모든 서비스에 대한 서비스 정보가 획득되었다고 가정하도록 한다. 여기서, 서비스 정보는 현재 방송 시스템에서 특정 서비스를 재생하기 위하여 필요한 데이터들이 송출되는 RF channel 및 PLP에 대한 정보를 포함할 수 있다. 여기서, 서비스 정보의 일 예로 MPEG2-TS의 PSI/SI (Program-Specific Information/Service Information)이 있으며, 통상적으로 L2 signaling 및 상위 계층 signaling을 통하여 획득 가능하다.It is assumed that service information for all services selectable in the initial scan (S4600) step has been obtained before the user's service selection (S4610). Here, the service information may include information on an RF channel and a PLP through which data necessary for reproducing a specific service in the current broadcasting system are transmitted. Here, as an example of service information, there is PSI/SI (Program-Specific Information/Service Information) of MPEG2-TS, which can be obtained through L2 signaling and higher layer signaling.
사용자가 서비스를 선택(S4610)하면 수신기는 선택된 서비스를 전송하는 주파수로 변경(S4620)하고 RF 신호 검출(S4630)을 수행한다. 선택된 서비스를 전송하는 주파수로 변경(S4620)하는 과정에서 서비스 정보가 사용될 수 있다. When the user selects a service (S4610), the receiver changes to a frequency for transmitting the selected service (S4620) and detects an RF signal (S4630). Service information may be used in the process of changing to a frequency for transmitting the selected service (S4620).
RF 신호가 검출되면 수신기는 검출된 RF 신호로부터 L1 시그널링 추출(S4640) 동작을 수행한다. 이후로 수신기는 이전 과정에서 추출된 L1 시그널링을 사용하여 선택된 서비스를 전송하는 PLP를 선택(S4650)하고 선택된 PLP에서 베이스 밴드 패킷을 추출(S4660)한다. 선택된 서비스를 전송하는 PLP를 선택(S4650)하는 과정에서 서비스 정보가 사용될 수 있다. When the RF signal is detected, the receiver performs an L1 signaling extraction operation (S4640) from the detected RF signal. Thereafter, the receiver selects a PLP for transmitting the selected service using the L1 signaling extracted in the previous process (S4650), and extracts a baseband packet from the selected PLP (S4660). Service information may be used in the process of selecting a PLP for transmitting the selected service (S4650).
또한 베이스 밴드 패킷을 추출(S4660)하는 과정은 전송 프레임을 디맵핑하여 PLP에 속한 OFDM cell들을 선택하는 과정과 OFDM cell에서 LDPC 부호/복호를 위한 LLR (log-likelihood ratio)값을 추출하는 과정과 추출된 LLR 값을 사용하여 LDPC 부호를 복호하는 과정을 포함할 수 있다. In addition, the process of extracting the baseband packet (S4660) includes a process of demapping a transmission frame to select OFDM cells belonging to a PLP, a process of extracting a log-likelihood ratio (LLR) value for LDPC code/decoding from the OFDM cell, and It may include a process of decoding the LDPC code by using the extracted LLR value.
수신기는 추출된 베이스 밴드 패킷의 header 정보를 사용하여 추출된 베이스 밴드 패킷으로부터 ALP packet 추출(S4670)을 수행하며, 이후로 추출된 ALP packet의 header 정보를 사용하여 추출된 ALP packet으로부터 User packet 추출(S4680)을 수행한다. 추출된 user packet은 선택된 서비스 재생(S4690)에 사용된다. ALP packet 추출(S4670) 과정과 User packet 추출(S4680) 과정에서 L1 시그널링 추출(S4640) 단계에서 획득한 L1 시그널링 정보가 사용될 수 있다. 이 경우, ALP packet으로부터 User packet을 추출(Null TS packet 복원과 TS sync byte 삽입)하는 과정은 상술한 바와 동일하다. The receiver performs ALP packet extraction (S4670) from the extracted baseband packet using header information of the extracted baseband packet, and User packet extraction (S4670) from the extracted ALP packet using header information of the extracted ALP packet. S4680). The extracted user packet is used for the selected service playback (S4690). In the ALP packet extraction (S4670) process and the user packet extraction (S4680) process, the L1 signaling information obtained in the L1 signaling extraction (S4640) process may be used. In this case, the process of extracting a user packet from an ALP packet (recovering a null TS packet and inserting a TS sync byte) is the same as described above.
도 30은 본 발명의 일 실시 예에 따른 송신 장치의 제어 방법을 설명하기 위한 흐름도이다.30 is a flowchart illustrating a method of controlling a transmission device according to an embodiment of the present invention.
도 30에 도시된 송신 장치의 제어 방법은 입력 패킷에 기초하여 헤더 및 페이로드를 포함하는 패킷을 생성한다(S3510).In the control method of the transmission device shown in FIG. 30, a packet including a header and a payload is generated based on an input packet (S3510).
그리고, 생성된 패킷을 신호처리한다(S3520).Then, the generated packet is signal-processed (S3520).
이후, 신호 처리된 패킷을 전송한다(S3530).Thereafter, the signal-processed packet is transmitted (S3530).
여기서, 헤더를 구성하는 베이스 필드는, 베이스 필드가 제1 길이임을 나타내는 제1 값 또는 베이스 필드가 제2 길이임을 나타내는 제2 값으로 설정되는 제1 필드를 포함하며, 제1 필드가 제2 값으로 설정되면, 베이스 필드는, 페이로드에 포함된 입력 패킷의 각 시작점 중 첫 번째 값을 나타내는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드 및 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드를 포함할 수 있다.Here, the base field constituting the header includes a first field set to a first value indicating that the base field is a first length or a second value indicating that the base field is a second length, and the first field is a second value When set to, the base field represents a second field representing the least significant bits (LSB) of a pointer value representing the first value of each starting point of the input packet included in the payload, and the MSB (most significant bits) of the pointer value. May include a third field.
또한, 제1 필드, 제2 필드 및 제3 필드는 헤더를 구성하는 베이스 필드에 포함되며, 베이스 필드는, 헤더의 확장 모드를 나타내는 제4 필드를 포함할 수 있다.In addition, the first field, the second field, and the third field are included in a base field constituting the header, and the base field may include a fourth field indicating an extension mode of the header.
또한, 제4 필드는, Optional 필드의 존부, Optional 필드의 길이 및 Extension 필드의 구조에 관한 정보 중 적어도 하나를 포함할 수 있다.In addition, the fourth field may include at least one of information on the presence or absence of the optional field, the length of the optional field, and the structure of the extension field.
또한, 제4 필드는, Optional 필드 및 Extension 필드가 부존재함을 나타내는 제3 값, Optional 필드가 존재하고 Optional 필드의 길이가 1 바이트임을 나타내는 제4 값, Optional 필드가 존재하고 Optional 필드의 길이가 2 바이트임을 나타내는 제5 값 및 Optional 필드가 존재하고 Optional 필드의 길이가 2 바이트이며 Extension 필드가 복수의 Extension 페이로드를 포함하는 구조임을 나타내는 제6 값 중 하나로 설정될 수 있다.In addition, the fourth field includes a third value indicating that the optional field and the extension field do not exist, a fourth value indicating that the optional field exists and the length of the optional field is 1 byte, and the optional field exists and the length of the optional field is 2 A fifth value indicating byte and an optional field exist, and the length of the optional field is 2 bytes, and may be set to one of sixth values indicating that the extension field includes a plurality of extension payloads.
또한, 제4 필드가 제4 값 또는 제5값으로 설정되면, Optional 필드는 Extension 필드에 포함된 Extension 페이로드의 타입을 나타내는 제5 필드 및 Extension 필드의 길이를 나타내는 제6 필드를 더 포함하며, 제5 필드가 기 설정된 값으로 설정되면, 확장 필드는 전부 패딩으로 채워질 수 있다.In addition, when the fourth field is set to a fourth value or a fifth value, the optional field further includes a fifth field indicating a type of an extension payload included in the extension field and a sixth field indicating a length of the extension field, When the fifth field is set to a preset value, all of the extended fields may be filled with padding.
또한, 제4 필드가 제5 값으로 설정되면, Optional 필드는 Extension 필드에 포함된 Extension 페이로드의 타입을 나타내는 필드, Extension 필드의 길이를 나타내는 필드의 LSB 파트를 나타내는 필드 및 Extension 필드의 길이를 나타내는 필드의 MSB 파트를 나타내는 필드를 포함할 수 있다.In addition, when the fourth field is set to a fifth value, the optional field is a field indicating the type of the extension payload included in the extension field, a field indicating the LSB part of the field indicating the length of the extension field, and a field indicating the length of the extension field. It may include a field indicating the MSB part of the field.
또한, 제4 필드가 제6 값으로 설정되면, Optional 필드는 Extension 필드에 포함된 복수의 Extension 페이로드의 개수를 나타내는 필드, Extension 필드의 길이를 나타내는 필드의 LSB 파트를 나타내는 필드 및 Extension 필드의 길이를 나타내는 필드의 MSB 파트를 나타내는 필드를 포함할 수 있다.In addition, when the fourth field is set to the sixth value, the optional field is a field indicating the number of extension payloads included in the extension field, a field indicating the LSB part of the field indicating the length of the extension field, and the length of the extension field. The field indicating the MSB part of the field indicating may be included.
여기서, Extension 필드는, 복수의 Extension 페이로드 각각의 타입을 나타내는 복수의 필드 및 복수의 Extension 페이로드 각각의 길이를 나타내는 복수의 필드를 포함할 수 있다.Here, the extension field may include a plurality of fields indicating the types of each of the plurality of extension payloads and a plurality of fields indicating the length of each of the plurality of extension payloads.
또한, 확장 필드는, 제4 필드가 제4 값 및 제5 값 중 하나로 설정되고 확장 필드에 포함된 Extension 페이로드의 길이가 확장 필드의 길이보다 작을 경우, 확장 필드에 Extension 페이로드를 포함하고 남은 나머지 부분에는 패딩(padding)을 포함할 수 있다.Further, in the extension field, when the fourth field is set to one of the fourth value and the fifth value, and the length of the extension payload included in the extension field is less than the length of the extension field, the extension field includes the extension payload and the remaining Padding may be included in the remaining part.
또한, 확장 필드는, 제4 필드가 제6 값으로 설정된 경우 확장 필드에 복수의 Extension 페이로드를 포함하고 남은 나머지 부분에는 패딩(padding)을 포함할 수 있다.In addition, when the fourth field is set to a sixth value, the extension field may include a plurality of extension payloads in the extension field and padding in the remaining part.
한편, 본 발명의 또 다른 실시 예에 따른 송신 장치의 제어 방법은, 페이로드에서 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보가 포함된 베이스 헤더를 포함하는 헤더, 및 페이로드를 포함하는 패킷을 생성한다.Meanwhile, a control method of a transmitting device according to another embodiment of the present invention includes a header including a base header including information indicating a starting point of a data packet in a payload and information about the presence or absence of an additional field, and a payload. Generates a packet containing.
여기서, 데이터 패킷의 시작 지점을 나타내는 정보는 페이로드의 시작 지점과 데이터 패킷의 시작 지점 간의 거리에 따른 MSB 파트의 존부에 관한 정보를 포함할 수 있다.Here, the information indicating the start point of the data packet may include information on the presence or absence of the MSB part according to the distance between the start point of the payload and the start point of the data packet.
또한, 데이터 패킷의 시작 지점을 나타내는 정보는, MSB 파트가 부존재함을 나타내는 제1 값 및 MSB 파트가 존재함을 나타내는 제2 값 중 하나를 포함할 수 있다.In addition, the information indicating the start point of the data packet may include one of a first value indicating that the MSB part does not exist and a second value indicating that the MSB part is present.
또한, 추가 필드의 존부에 관한 정보는, Optional 필드 및 Extension 필드 중 적어도 하나의 존부 및 Optional 필드와 Extension 필드의 길이를 나타내는 정보를 포함할 수 있다.In addition, the information on the presence or absence of the additional field may include information indicating the presence or absence of at least one of the optional field and the extension field, and the length of the optional field and the extension field.
여기서, Optional 필드는 Optional 필드 및 Extension 필드 중 적어도 하나가 패딩(padding)을 포함하는지 여부를 나타내는 정보를 포함할 수 있다.Here, the optional field may include information indicating whether at least one of the optional field and the extension field includes padding.
또한, 추가 필드의 존부에 관한 정보는, Optional 필드 및 Extension 필드가 부존재함을 나타내는 제1 값, Optional 필드는 존재하고 Extension 필드는 부존재하며 Optional 필드의 길이가 1 바이트임을 나타내는 제2 값, Optional 필드는 존재하고 Extension 필드는 부존재하며 Optional 필드의 길이가 2 바이트임을 나타내는 제3 값 및 Optional 필드 및 Extension 필드가 존재하며 Optional 필드 및 Extension 필드의 길이가 2 바이트를 초과함을 나타내는 제4 값 중 하나를 포함할 수 있다.In addition, the information on the presence or absence of the additional field includes a first value indicating that the optional field and the extension field do not exist, a second value indicating that the optional field exists and the extension field does not exist, and the length of the optional field is 1 byte, and an optional field. Is present, the Extension field is absent, and one of the third value indicating that the length of the Optional field is 2 bytes, and the fourth value indicating that the Optional field and Extension field exist, and the length of the Optional field and Extension field exceeds 2 bytes. Can include.
또한, Optional 필드는, 추가 필드의 존부에 관한 정보가 제4 값으로 설정된 경우 Extension 필드의 길이를 나타내는 정보를 포함할 수 있다.In addition, the optional field may include information indicating the length of the extension field when information on the presence or absence of the additional field is set to a fourth value.
또한, Extension 필드의 길이를 나타내는 정보는, Extension 필드의 길이에 따라 LSB 파트 및 MSB 파트 중 적어도 하나를 포함할 수 있다.In addition, information indicating the length of the extension field may include at least one of an LSB part and an MSB part according to the length of the extension field.
그리고, 생성된 프레임을 신호 처리한다.Then, the generated frame is signal-processed.
이후, 신호 처리된 프레임을 전송한다.Then, the signal-processed frame is transmitted.
한편, 도 31은 본 발명의 일 실시 예에 따른 수신 장치의 제어 방법을 설명하기 위한 흐름도이다.Meanwhile, FIG. 31 is a flowchart illustrating a method of controlling a reception device according to an embodiment of the present invention.
도 31에 도시된 수신 장치의 제어 방법은, 헤더 및 페이로드를 포함하는 패킷을 포함하는 스트림을 수신한다(S3610).In the control method of the reception device shown in FIG. 31, a stream including a packet including a header and a payload is received (S3610).
그리고, 패킷에서 헤더를 추출하고, 헤더에 포함된 정보를 추출한다(S3620).Then, a header is extracted from the packet, and information included in the header is extracted (S3620).
이후, 추출된 정보에 기초하여 페이로드에 포함된 입력 패킷을 신호 처리한다(S3630).Thereafter, the input packet included in the payload is signal-processed based on the extracted information (S3630).
여기서, 헤더를 구성하는 베이스 필드는, 베이스 필드가 제1 길이임을 나타내는 제1 값 또는 베이스 필드가 제2 길이임을 나타내는 제2 값으로 설정되는 제1 필드를 포함하며, 제1 필드가 제2 값으로 설정되면, 베이스 필드는, 페이로드에 포함된 입력 패킷ㅅ의 각 시작점 중 첫 번째 값을 나타내는 포인터 값의 LSB(least significant bits)를 나타내는 제2 필드 및 포인터 값의 MSB(most significant bits)를 나타내는 제3 필드를 포함할 수 있다.Here, the base field constituting the header includes a first field set to a first value indicating that the base field is a first length or a second value indicating that the base field is a second length, and the first field is a second value If set to, the base field indicates the second field indicating the least significant bits (LSB) of the pointer value indicating the first value of each starting point of the input packet included in the payload, and the MSB (most significant bits) of the pointer value. It may include a third field indicating.
한편, 본 발명의 또 다른 실시 예에 따른 수신 장치의 제어 방법은, 헤더 및 페이로드가 포함된 패킷을 포함하는 스트림을 수신한다.Meanwhile, in a method of controlling a reception device according to another embodiment of the present invention, a stream including a packet including a header and a payload is received.
그리고, 패킷에서 헤더를 추출하고, 추출된 헤더로부터 페이로드에서 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보를 추출한다.Then, a header is extracted from the packet, and information indicating the start point of the data packet and information about the presence or absence of an additional field are extracted from the extracted header.
그리고, 추출된 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보에 기초하여 페이로드에 포함된 데이터 패킷을 신호 처리한다.Then, the data packet included in the payload is signal-processed based on information indicating the start point of the extracted data packet and information on the presence or absence of an additional field.
여기서, 데이터 패킷의 시작 지점을 나타내는 정보는, 페이로드의 시작 지점과 데이터 패킷의 시작 지점 간의 거리에 따른 MSB 파트의 존부에 관한 정보를 포함할 수 있다.Here, the information indicating the start point of the data packet may include information on the presence or absence of the MSB part according to the distance between the start point of the payload and the start point of the data packet.
또한, 추가 필드의 존부에 관한 정보는, Optional 필드 및 Extension 필드 중 적어도 하나의 존부 및 Optional 필드와 Extension 필드의 길이를 나타내는 정보를 포함할 수 있다.In addition, the information on the presence or absence of the additional field may include information indicating the presence or absence of at least one of the optional field and the extension field, and the length of the optional field and the extension field.
또한, Optional 필드는, Optional 필드 및 Extension 필드 중 적어도 하나가 패딩(padding)을 포함하는지 여부를 나타내는 정보를 포함할 수 있다.In addition, the optional field may include information indicating whether at least one of the optional field and the extension field includes padding.
상술한 바와 같이 본 발명의 다양한 실시 예에 따르면, 다양한 타입의 데이터를 전송가능한 물리적 계층으로 매핑할 수 있고, 데이터 처리 효율을 높일 수 있게 된다.As described above, according to various embodiments of the present invention, various types of data can be mapped to a transmittable physical layer, and data processing efficiency can be improved.
한편, 본 발명에 따른 신호 처리 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다. Meanwhile, a non-transitory computer readable medium in which a program sequentially performing a signal processing method according to the present invention is stored may be provided.
일 예로, 페이로드에서 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보가 포함된 베이스 헤더를 포함하는 헤더, 및 페이로드를 포함하는 패킷을 생성하는 단계, 생성된 프레임을 신호 처리하는 단계 및 신호 처리된 프레임을 전송하는 단계를 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.As an example, generating a packet including a header including a base header including information indicating the start point of a data packet in the payload and information on the presence or absence of an additional field, and a packet including the payload, and signal processing the generated frame A non-transitory computer readable medium in which a program for performing the step of performing the step of performing and the step of transmitting the signal-processed frame is stored may be provided.
또한, 일 예로, 헤더 및 페이로드가 포함된 패킷을 포함하는 스트림을 수신하는 단계, 패킷에서 헤더를 추출하고, 추출된 헤더로부터 페이로드에서 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보를 추출하는 단계 및 추출된 데이터 패킷의 시작 지점을 나타내는 정보 및 추가 필드의 존부에 관한 정보에 기초하여 페이로드에 포함된 데이터 패킷을 신호 처리하는 단계를 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.In addition, as an example, the step of receiving a stream including a packet including a header and a payload, extracting a header from the packet, and indicating the start point of the data packet in the payload from the extracted header, and the presence or absence of an additional field Non-transitory reading is possible in which a program that performs the step of extracting information about the data packet and signal processing the data packet included in the payload based on the information indicating the starting point of the extracted data packet and the information on the presence or absence of an additional field A medium (non-transitory computer readable medium) may be provided.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.The non-transitory readable medium refers to a medium that stores data semi-permanently and can be read by a device, rather than a medium that stores data for a short moment, such as a register, a cache, and a memory. Specifically, the above-described various applications or programs may be provided by being stored in a non-transitory readable medium such as a CD, DVD, hard disk, Blu-ray disk, USB, memory card, ROM, or the like.
또한, 송신 장치 및 수신 장치에 대해 도시한 상술한 블록도에서는 버스(bus)를 미도시하였으나, 송신 장치 및 수신 장치에서 각 구성요소 간의 통신은 버스를 통해 이루어질 수도 있다. 또한, 각 장치에는 상술한 다양한 단계를 수행하는 CPU, 마이크로 프로세서 등과 같은 프로세서가 더 포함될 수도 있다. In addition, although a bus is not shown in the above-described block diagram showing the transmitting device and the receiving device, communication between components in the transmitting device and the receiving device may be performed through a bus. In addition, each device may further include a processor such as a CPU or a microprocessor that performs the various steps described above.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.In addition, although the preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the specific embodiments described above, and the technical field to which the present invention belongs without departing from the gist of the present invention claimed in the claims. In addition, various modifications are possible by those of ordinary skill in the art, and these modifications should not be individually understood from the technical spirit or prospect of the present invention.
100: 송신 장치
110: 패킷 생성부
120: 신호 처리부
130: 송신부100: transmitting device 110: packet generating unit
120: signal processing unit 130: transmitting unit
Claims (2)
상기 생성된 패킷 및 시그널링 정보에 기초하여 프레임을 생성하는 프레임 생성부; 및
상기 프레임을 송신하는 송신부;를 포함하며,
상기 헤더는 제1 필드 및 제2 필드를 포함하고,
상기 제1 필드는 제1 값 또는 제2 값을 포함하며,
상기 제1 값은 상기 제2 필드가 제1 길이 임을 나타내고, 상기 제2 값은 상기 제2 필드가 제2 길이 임을 나타내고,
상기 제1 필드가 상기 제1 값을 포함하면, 상기 제2 필드는 LSB(least significant bit) 필드를 포함하고,
상기 제1 필드가 상기 제2 값을 포함하면, 상기 제2 필드는 LSB(least significant bit) 필드 및 MSB(most significant bit) 필드를 포함하며,
상기 제2 필드는 포인터 값을 포함하고,
상기 포인터 값은 상기 페이로드의 시작 위치부터 상기 페이로드에서 시작하는 적어도 하나의 입력 패킷 중 첫 번째 시작 위치까지의 오프셋이며,
상기 제1 필드가 상기 제2 값을 포함하면, 상기 헤더는 상기 헤더의 확장 모드를 나타내는 값을 포함하는 제3 필드를 포함하는, 방송 송신 장치.A packet generator for generating a packet including a header and a payload;
A frame generator that generates a frame based on the generated packet and signaling information; And
Includes; a transmission unit for transmitting the frame,
The header includes a first field and a second field,
The first field includes a first value or a second value,
The first value indicates that the second field has a first length, the second value indicates that the second field has a second length,
If the first field includes the first value, the second field includes a least significant bit (LSB) field,
When the first field includes the second value, the second field includes a least significant bit (LSB) field and a most significant bit (MSB) field,
The second field contains a pointer value,
The pointer value is an offset from a start position of the payload to a first start position of at least one input packet starting from the payload,
When the first field includes the second value, the header includes a third field including a value indicating an extension mode of the header.
상기 시그널링 정보에 기초하여 상기 수신된 프레임으로부터 상기 패킷을 획득하고, 상기 획득된 패킷을 처리하는 처리부;를 포함하며,
상기 패킷은 헤더 및 페이로드를 포함하고,
상기 헤더는 제1 필드 및 제2 필드를 포함하고,
상기 제1 필드는 제1 값 또는 제2 값을 포함하며,
상기 제1 값은 상기 제2 필드가 제1 길이 임을 나타내고, 상기 제2 값은 상기 제2 필드가 제2 길이 임을 나타내고,
상기 제1 필드가 상기 제1 값을 포함하면, 상기 제2 필드는 LSB(least significant bit) 필드를 포함하고,
상기 제1 필드가 상기 제2 값을 포함하면, 상기 제2 필드는 LSB(least significant bit) 필드 및 MSB(most significant bit) 필드를 포함하며,
상기 제2 필드는 포인터 값을 포함하고,
상기 포인터 값은 상기 페이로드의 시작 위치부터 상기 페이로드에서 시작하는 적어도 하나의 입력 패킷 중 첫 번째 시작 위치까지의 오프셋이며,
상기 제1 필드가 상기 제2 값을 포함하면, 상기 헤더는 상기 헤더의 확장 모드를 나타내는 값을 포함하는 제3 필드를 포함하는, 방송 수신 장치.
A receiver configured to receive a frame generated based on the packet and signaling information; And
A processing unit that obtains the packet from the received frame based on the signaling information and processes the obtained packet; and
The packet includes a header and a payload,
The header includes a first field and a second field,
The first field includes a first value or a second value,
The first value indicates that the second field has a first length, the second value indicates that the second field has a second length,
If the first field includes the first value, the second field includes a least significant bit (LSB) field,
When the first field includes the second value, the second field includes a least significant bit (LSB) field and a most significant bit (MSB) field,
The second field contains a pointer value,
The pointer value is an offset from a start position of the payload to a first start position of at least one input packet starting from the payload,
When the first field includes the second value, the header includes a third field including a value indicating an extension mode of the header.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462077970P | 2014-11-11 | 2014-11-11 | |
US62/077,970 | 2014-11-11 | ||
US201562151654P | 2015-04-23 | 2015-04-23 | |
US62/151,654 | 2015-04-23 | ||
KR1020190099084A KR102232822B1 (en) | 2014-11-11 | 2019-08-13 | Transmitting apparatus and receiving apparatus and controlling method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190099084A Division KR102232822B1 (en) | 2014-11-11 | 2019-08-13 | Transmitting apparatus and receiving apparatus and controlling method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210034571A true KR20210034571A (en) | 2021-03-30 |
KR102306119B1 KR102306119B1 (en) | 2021-09-29 |
Family
ID=56103404
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150158268A KR101800428B1 (en) | 2014-11-11 | 2015-11-11 | Transmitting apparatus and receiving apparatus and controlling method thereof |
KR1020170153096A KR101907931B1 (en) | 2014-11-11 | 2017-11-16 | Transmitting apparatus and receiving apparatus and controlling method thereof |
KR1020180119560A KR101956894B1 (en) | 2014-11-11 | 2018-10-08 | Transmitting apparatus and receiving apparatus and controlling method thereof |
KR1020190025445A KR102012478B1 (en) | 2014-11-11 | 2019-03-05 | Transmitting apparatus and receiving apparatus and controlling method thereof |
KR1020190099084A KR102232822B1 (en) | 2014-11-11 | 2019-08-13 | Transmitting apparatus and receiving apparatus and controlling method thereof |
KR1020210036700A KR102306119B1 (en) | 2014-11-11 | 2021-03-22 | Transmitting apparatus and receiving apparatus and controlling method thereof |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150158268A KR101800428B1 (en) | 2014-11-11 | 2015-11-11 | Transmitting apparatus and receiving apparatus and controlling method thereof |
KR1020170153096A KR101907931B1 (en) | 2014-11-11 | 2017-11-16 | Transmitting apparatus and receiving apparatus and controlling method thereof |
KR1020180119560A KR101956894B1 (en) | 2014-11-11 | 2018-10-08 | Transmitting apparatus and receiving apparatus and controlling method thereof |
KR1020190025445A KR102012478B1 (en) | 2014-11-11 | 2019-03-05 | Transmitting apparatus and receiving apparatus and controlling method thereof |
KR1020190099084A KR102232822B1 (en) | 2014-11-11 | 2019-08-13 | Transmitting apparatus and receiving apparatus and controlling method thereof |
Country Status (4)
Country | Link |
---|---|
KR (6) | KR101800428B1 (en) |
CN (1) | CN111052700A (en) |
CA (2) | CA2966482C (en) |
MX (1) | MX364648B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017217825A1 (en) * | 2016-06-17 | 2017-12-21 | 엘지전자(주) | Broadcast signal transmission/reception device and method |
KR102404241B1 (en) | 2018-04-13 | 2022-06-02 | 삼성전자주식회사 | Transmitting apparatus and transmitting method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060123274A (en) * | 2003-12-11 | 2006-12-01 | 인터내셔널 비지네스 머신즈 코포레이션 | Data transfer error checking |
KR20130110201A (en) * | 2010-12-26 | 2013-10-08 | 엘지전자 주식회사 | A method for transmitting a broadcast service, a method for receiving it and an apparatus for receiving it |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6791947B2 (en) * | 1996-12-16 | 2004-09-14 | Juniper Networks | In-line packet processing |
US6157955A (en) * | 1998-06-15 | 2000-12-05 | Intel Corporation | Packet processing system including a policy engine having a classification unit |
KR20080088704A (en) * | 2007-03-30 | 2008-10-06 | 삼성전자주식회사 | Apparatus and method for multicast and broadcast service in broadband wireless access system |
CN101415276A (en) * | 2008-11-24 | 2009-04-22 | 中兴通讯股份有限公司 | Method and equipment for sending and receiving data |
KR101598093B1 (en) * | 2009-02-02 | 2016-02-26 | 엘지전자 주식회사 | / Transmitting/receiving system and method of processing data in the transmitting/receiving system |
KR101426368B1 (en) * | 2009-05-21 | 2014-08-05 | 삼성전자주식회사 | Digital broadcasting transmitter, digital broadcasting receiver, and method for configuring and processing a stream for same |
CN102215425B (en) * | 2011-05-30 | 2013-01-02 | 浙江宇视科技有限公司 | Method and equipment for realizing live video on demand |
-
2015
- 2015-11-11 CA CA2966482A patent/CA2966482C/en active Active
- 2015-11-11 CA CA3040597A patent/CA3040597C/en active Active
- 2015-11-11 CN CN201580061292.2A patent/CN111052700A/en active Granted
- 2015-11-11 MX MX2017006132A patent/MX364648B/en active IP Right Grant
- 2015-11-11 KR KR1020150158268A patent/KR101800428B1/en active IP Right Grant
-
2017
- 2017-11-16 KR KR1020170153096A patent/KR101907931B1/en active IP Right Grant
-
2018
- 2018-10-08 KR KR1020180119560A patent/KR101956894B1/en active IP Right Grant
-
2019
- 2019-03-05 KR KR1020190025445A patent/KR102012478B1/en active IP Right Grant
- 2019-08-13 KR KR1020190099084A patent/KR102232822B1/en active IP Right Grant
-
2021
- 2021-03-22 KR KR1020210036700A patent/KR102306119B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060123274A (en) * | 2003-12-11 | 2006-12-01 | 인터내셔널 비지네스 머신즈 코포레이션 | Data transfer error checking |
KR20130110201A (en) * | 2010-12-26 | 2013-10-08 | 엘지전자 주식회사 | A method for transmitting a broadcast service, a method for receiving it and an apparatus for receiving it |
Also Published As
Publication number | Publication date |
---|---|
KR101800428B1 (en) | 2017-11-23 |
KR20170129662A (en) | 2017-11-27 |
KR102012478B1 (en) | 2019-08-20 |
BR112017009808A2 (en) | 2018-01-09 |
CA3040597C (en) | 2023-03-07 |
KR101956894B1 (en) | 2019-03-11 |
KR101907931B1 (en) | 2018-10-16 |
KR20180114535A (en) | 2018-10-18 |
CA3040597A1 (en) | 2016-05-19 |
KR102232822B1 (en) | 2021-03-26 |
CA2966482C (en) | 2019-06-25 |
CA2966482A1 (en) | 2016-05-19 |
MX2017006132A (en) | 2017-07-19 |
KR20190098121A (en) | 2019-08-21 |
CN111052700A (en) | 2020-04-21 |
MX364648B (en) | 2019-05-03 |
KR20160056302A (en) | 2016-05-19 |
KR102306119B1 (en) | 2021-09-29 |
KR20190026718A (en) | 2019-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102229109B1 (en) | Transmitting apparatus and receiving apparatus and signal processing method thereof | |
US11770336B2 (en) | Transmitting apparatus, receiving apparatus and controlling method thereof | |
KR102217176B1 (en) | Transmitting apparatus and receiving apparatus and signal processing method thereof | |
KR102306119B1 (en) | Transmitting apparatus and receiving apparatus and controlling method thereof | |
KR102424840B1 (en) | Transmitting apparatus and receiving apparatus and signal processing method thereof | |
KR102062897B1 (en) | Transmitting apparatus and receiving apparatus and signal processing method thereof | |
KR20160085201A (en) | Transmitting apparatus and receiving apparatus and signal processing method thereof | |
KR102281807B1 (en) | Transmitting apparatus and receiving apparatus and controlling method thereof | |
KR102461190B1 (en) | Transmitting apparatus and receiving apparatus and signal processing method thereof | |
CN111052700B (en) | Transmitting apparatus, receiving apparatus, and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |