KR20210034335A - Flexible display - Google Patents

Flexible display Download PDF

Info

Publication number
KR20210034335A
KR20210034335A KR1020190116164A KR20190116164A KR20210034335A KR 20210034335 A KR20210034335 A KR 20210034335A KR 1020190116164 A KR1020190116164 A KR 1020190116164A KR 20190116164 A KR20190116164 A KR 20190116164A KR 20210034335 A KR20210034335 A KR 20210034335A
Authority
KR
South Korea
Prior art keywords
layer
electrode
display device
disposed
light blocking
Prior art date
Application number
KR1020190116164A
Other languages
Korean (ko)
Inventor
지석원
김종무
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190116164A priority Critical patent/KR20210034335A/en
Publication of KR20210034335A publication Critical patent/KR20210034335A/en

Links

Images

Classifications

    • H01L51/0097
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H01L27/3244
    • H01L51/5284
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/5338
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

According to an embodiment of the present invention, provided is a flexible display device which can simplify a process. The flexible display device comprises: a lower substrate including a plurality of grooves; a light blocking layer formed in the plurality of grooves and made of liquid metal; a transistor disposed on the light blocking layer; and an organic light emitting element disposed on the transistor.

Description

플렉서블 표시장치{FLEXIBLE DISPLAY}Flexible display device {FLEXIBLE DISPLAY}

본 발명은 플렉서블 표시장치에 관한 것이다.The present invention relates to a flexible display device.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기 발광 소자 표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.As information technology develops, the market for display devices, which is a connection medium between users and information, is growing. Accordingly, the use of display devices such as an organic light emitting display (OLED), a liquid crystal display (LCD), and a plasma display panel (PDP) is increasing.

그 중 유기 발광 소자 표시장치는 자발광소자이기 때문에 백라이트가 필요한 액정표시장치에 비하여 소비전력이 낮고, 더 얇게 제작될 수 있다. 또한, 유기 발광 소자 표시장치는 시야각이 넓고 응답속도가 빠른 장점이 있다. 유기 발광 다이오드 표시장치는 대화면 양산 기술 수준까지 공정 기술이 발전되어 액정표시장치와 경쟁하면서 시장을 확대하고 있다. Among them, since the organic light emitting device display is a self-luminous device, power consumption is lower than that of a liquid crystal display device requiring a backlight and can be manufactured to be thinner. In addition, the OLED display device has an advantage in that the viewing angle is wide and the response speed is fast. The organic light emitting diode display is expanding the market while competing with the liquid crystal display device as the process technology has been developed to the level of mass production technology on a large screen.

유기 발광 소자 표시장치의 픽셀들은 자발광 소자인 유기 발광 소자(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함한다. 유기 발광 소자 표시장치는 발광재료의 종류, 발광방식, 발광구조, 구동방식 등에 따라 다양하게 나뉠 수 있다. 유기 발광 소자 표시장치는 발광방식에 따라 형광발광, 인광발광으로 나뉠 수 있고, 발광구조에 따라 전면발광(Top Emission) 구조와 배면발광 (Bottom Emission) 구조로 나뉠 수 있다. 또한, 유기 발광 소자 표시장치는 구동방식에 따라 PMOLED(Passive Matrix OLED)와 AMOLED(Active Matrix OLED)로 나뉠 수 있다.The pixels of an organic light-emitting device display device include an organic light-emitting device (hereinafter referred to as “OLED”) that is a self-luminous device. Organic light-emitting device display devices can be classified in various ways according to the type of light-emitting material, light-emitting method, light-emitting structure, driving method, and the like. The organic light emitting diode display can be divided into fluorescence emission and phosphorescence emission according to the emission method, and may be divided into a top emission structure and a bottom emission structure according to the emission structure. In addition, organic light emitting diode displays can be divided into PMOLED (Passive Matrix OLED) and AMOLED (Active Matrix OLED) according to a driving method.

최근에는, 플렉서블(flexible) 표시장치가 상용화되고 있다. 플렉서블 표시장치는 플라스틱 OLED가 형성된 표시패널의 화면 상에 입력 영상을 재현할 수 있다. 플라스틱 OLED는 휘어질 수 있는 플라스틱 기판(SUB) 상에 형성된다. 플렉서블 표시장치는 다양한 디자인 구현이 가능하고 휴대성과 내구성에 장점이 있다. 플렉서블 표시장치는 벤더블(Bendable) 표시장치, 폴더블(Folderable) 표시장치, 롤러블(Rollable) 표시장치, 스트레처블(stretchable) 표시장치 등 다양한 형태로 구현될 수 있다. 이러한 플렉서블 표시장치는 스마트폰과 태블릿 PC와 같은 모바일 기기 뿐만 아니라 TV(Television), 자동차 디스플레이, 웨어러블 기기 등에 적용될 수 있고 그 응용 분야가 확대되고 있다.In recent years, flexible display devices are commercially available. The flexible display device can reproduce an input image on a screen of a display panel on which a plastic OLED is formed. Plastic OLEDs are formed on a flexible plastic substrate (SUB). The flexible display device can implement various designs and has advantages in portability and durability. The flexible display device may be implemented in various forms, such as a bendable display device, a foldable display device, a rollable display device, and a stretchable display device. Such flexible display devices can be applied not only to mobile devices such as smartphones and tablet PCs, but also to TVs, automobile displays, and wearable devices, and their application fields are expanding.

본 발명은 강성과 유연성을 향상시키고 공정을 단순화할 수 있는 플렉서블 표시장치를 제공한다.The present invention provides a flexible display device capable of improving rigidity and flexibility and simplifying a process.

본 발명의 일 실시예에 따른 플렉서블 표시장치는 복수의 홈을 포함하는 플렉서블 기판, 상기 복수의 홈 내에 형성되며, 액체 금속으로 이루어진 광차단층, 상기 광차단층 상에 위치하는 트랜지스터, 및 상기 트랜지스터 상에 위치하는 유기 발광 소자를 포함할 수 있다.A flexible display device according to an embodiment of the present invention includes a flexible substrate including a plurality of grooves, a light blocking layer formed in the plurality of grooves and made of a liquid metal, a transistor positioned on the light blocking layer, and on the transistor. It may include an organic light emitting device positioned.

상기 광차단층, 상기 트랜지스터 및 상기 유기 발광 소자는 서로 중첩할 수 있다. The light blocking layer, the transistor, and the organic light emitting device may overlap each other.

상기 광차단층은 액체층 및 상기 액체층 상에 위치하는 산화층을 포함할 수 있다.The light blocking layer may include a liquid layer and an oxide layer positioned on the liquid layer.

상기 액체층은 상기 액체 금속으로 이루어지고, 상기 산화층은 상기 액체 금속의 산화물로 이루어질 수 있다.The liquid layer may be made of the liquid metal, and the oxide layer may be made of an oxide of the liquid metal.

상기 액체 금속은 Al, Zn, Ga , Ge , Cd , In , Sn , Sb, Hg, Tl , Pb 및 Bi로 이루어진 군에서 선택된 적어도 2개 이상의 공정 합금을 포함할 수 있다.The liquid metal may include at least two eutectic alloys selected from the group consisting of Al, Zn, Ga, Ge, Cd, In, Sn, Sb, Hg, Tl, Pb, and Bi.

상기 공정 합금은 EGaln, 갈린스탄(Galinstan, Ga/In/Sn), Ga/Sn(92:8), Ga/Al(97:3), Ga/Zn(96:4) 및 Ga/Ag(96:4)로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.The eutectic alloys include EGaln, Galinstan (Ga/In/Sn), Ga/Sn (92:8), Ga/Al (97:3), Ga/Zn (96:4) and Ga/Ag (96 It may include any one or more selected from the group consisting of :4).

상기 광차단층은 상기 홈 내에 채워질 수 있다.The light blocking layer may be filled in the groove.

상기 복수의 홈들은 각각이 하나의 서브픽셀에 1 대 1로 대응할 수 있다.Each of the plurality of grooves may correspond to one subpixel on a one-to-one basis.

상기 트랜지스터는, 상기 광차단층 상에 위치하는 액티브층, 상기 액티브층 상에 위치하는 게이트 절연층, 상기 게이트 절연층 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 층간 절연층, 및 상기 층간 절연층 상에 위치하는 소스 전극 및 드레인 전극을 포함할 수 있다.The transistor may include an active layer on the light blocking layer, a gate insulation layer on the active layer, a gate electrode on the gate insulation layer, an interlayer insulation layer on the gate electrode, and the interlayer. It may include a source electrode and a drain electrode positioned on the insulating layer.

상기 유기 발광 소자는, 상기 트랜지스터에 연결된 제1 전극, 상기 제1 전극 상에 위치하는 유기 발광층, 및 상기 유기 발광층 상에 위치하는 제2 전극을 포함할 수 있다.The organic light-emitting device may include a first electrode connected to the transistor, an organic emission layer on the first electrode, and a second electrode on the organic emission layer.

상기 제2 전극은 상기 광차단층과 연결될 수 있다.The second electrode may be connected to the light blocking layer.

상기 제2 전극은 상기 광차단층 상에 위치하는 제1 연결패턴 및 제2 연결패턴을 통해 상기 광차단층과 연결될 수 있다.The second electrode may be connected to the light blocking layer through a first connection pattern and a second connection pattern positioned on the light blocking layer.

상기 광차단층, 상기 제1 연결패턴, 상기 제2 연결패턴 및 상기 제2 전극은 서로 중첩할 수 있다.The light blocking layer, the first connection pattern, the second connection pattern, and the second electrode may overlap each other.

상기 제1 연결패턴은 상기 광차단층과 상기 제2 연결패턴 사이에 위치하고, 상기 제2 연결패턴은 상기 제1 연결패턴과 상기 제2 전극 사이에 위치할 수 있다.The first connection pattern may be located between the light blocking layer and the second connection pattern, and the second connection pattern may be located between the first connection pattern and the second electrode.

상기 유기 발광 소자 상에 위치하며, UV 레진층, 실리콘 산화막, 발수 코팅층 및 지문 방지층 중 적어도 하나를 포함하는 봉지층을 더 포함할 수 있다.An encapsulation layer disposed on the organic light emitting device and including at least one of a UV resin layer, a silicon oxide layer, a water repellent coating layer, and an anti-fingerprint layer may be further included.

본 발명의 실시예에 따른 플렉서블 표시장치는 플렉서블 기판의 홈 내에 액체 금속으로 이루어진 광차단층을 형성함으로써, 플렉서블 기판에 유연성과 강성을 동시에 부여하여 플렉서블 기판의 유연성을 증가시키고 광차단층 상에 트랜지스터와 유기 발광 소자를 형성할 수 있는 이점이 있다. 따라서, 플렉서블 표시장치를 자유롭게 구부리거나 휘어지게 해도 소자의 접착 특성과 기계적 신뢰성을 향상시킬 수 있다. In the flexible display device according to an embodiment of the present invention, by forming a light blocking layer made of liquid metal in the groove of the flexible substrate, flexibility and rigidity are simultaneously provided to the flexible substrate, thereby increasing the flexibility of the flexible substrate. There is an advantage of being able to form a light emitting device. Accordingly, even if the flexible display device is bent or bent freely, the adhesive properties and mechanical reliability of the device can be improved.

또한, 본 발명의 실시예에 따른 플렉서블 표시장치는 제2 전극의 보조전극으로 광차단층을 이용함으로써, 제2 전극의 전압 강하에 의한 휘도 편차가 발생하는 것을 방지할 수 있는 효과가 있다.In addition, in the flexible display device according to an exemplary embodiment of the present invention, by using a light blocking layer as an auxiliary electrode of the second electrode, it is possible to prevent luminance deviation due to a voltage drop of the second electrode from occurring.

본 발명은 상부 기판의 복수의 픽셀 기판과 중첩되는 영역의 모듈러스를 복수의 픽셀 기판과 중첩되지 않는 영역의 모듈러스보다 크게 하여, 플렉서블 표시장치가 보다 쉽게 휘거나 늘어날 수 있게 하는 효과가 있다.The present invention has an effect of making the modulus of a region overlapping a plurality of pixel substrates of an upper substrate larger than a modulus of a region not overlapping with the plurality of pixel substrates, thereby enabling the flexible display device to be more easily bent or stretched.

도 1은 플렉서블 표시장치의 개략적인 블록도.
도 2는 서브픽셀의 개략적인 회로 구성도.
도 3은 서브픽셀의 상세 회로 구성 예시도.
도 4는 플렉서블 표시장치를 개략적으로 나타낸 사시도.
도 5는 본 발명의 제1 실시예에 따른 플렉서블 표시장치의 분해사시도.
도 6은 본 발명의 제1 실시예에 따른 플렉서블 표시장치의 확대 평면도.
도 7은 도 5의 하나의 서브픽셀에 대한 개략적인 단면도.
도 8은 본 발명의 제1 실시예에 따른 플렉서블 표시장치의 다른 하나의 서브 화소에 대한 개략적인 단면도.
도 9는 본 발명의 제2 실시예에 따른 플렉서블 표시장치를 나타낸 단면도.
도 10은 본 발명의 광차단층을 나타낸 단면도.
도 11은 본 발명의 제2 실시예에 따른 플렉서블 표시장치를 개략적으로 나타낸 단면도.
도 12 내지 도 17은 본 발명의 제2 실시예에 따른 플렉서블 표시장치의 제조방법을 공정별로 나타낸 단면도.
도 18은 본 발명의 제3 실시예에 따른 플렉서블 표시장치의 서브픽셀을 나타낸 단면도.
도 19는 본 발명의 제4 실시예에 따른 플렉서블 표시장치의 하나의 서브 픽셀에 대한 개략적인 단면도.
1 is a schematic block diagram of a flexible display device.
2 is a schematic circuit configuration diagram of a subpixel.
3 is a detailed circuit configuration example of a subpixel.
4 is a schematic perspective view of a flexible display device.
5 is an exploded perspective view of a flexible display device according to a first embodiment of the present invention.
6 is an enlarged plan view of the flexible display device according to the first exemplary embodiment of the present invention.
7 is a schematic cross-sectional view of one subpixel of FIG. 5;
8 is a schematic cross-sectional view of another sub-pixel of the flexible display device according to the first exemplary embodiment of the present invention.
9 is a cross-sectional view illustrating a flexible display device according to a second exemplary embodiment of the present invention.
10 is a cross-sectional view showing a light blocking layer of the present invention.
11 is a schematic cross-sectional view of a flexible display device according to a second exemplary embodiment of the present invention.
12 to 17 are cross-sectional views showing a method of manufacturing a flexible display device according to a second embodiment of the present invention for each process.
18 is a cross-sectional view illustrating a subpixel of a flexible display device according to a third exemplary embodiment of the present invention.
19 is a schematic cross-sectional view of one sub-pixel of a flexible display device according to a fourth exemplary embodiment of the present invention.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 여러 실시예들을 설명함에 있어서, 동일한 구성요소에 대하여는 서두에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. The same reference numbers throughout the specification mean substantially the same elements. In the following description, when it is determined that a detailed description of a known technology or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted. In describing various embodiments, the same components are representatively described at the beginning and may be omitted in other embodiments.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms including ordinal numbers such as first and second may be used to describe various elements, but the elements are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another component.

본 발명에 따른 플렉서블 표시장치는 플렉서블 기판에 표시소자가 형성된 표시장치이다. 플렉서블 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용 가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 유기 발광층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 유기 발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다. A flexible display device according to the present invention is a display device in which a display device is formed on a flexible substrate. As an example of the flexible display device, an organic light emitting display device, a liquid crystal display device, an electrophoretic display device, and the like can be used. In the present invention, an organic light emitting display device is described as an example. The organic light emitting display device includes an organic light emitting layer made of an organic material between a first electrode as an anode and a second electrode as a cathode. Therefore, holes supplied from the first electrode and electrons supplied from the second electrode combine in the organic emission layer to form excitons, which are hole-electron pairs, and emit light by energy generated when the excitons return to the ground state. It is a self-luminous display device.

본 발명에 따른 플렉서블 표시장치는 스트레쳐블 표시장치일 수 있다. 스트레쳐블 표시장치는 휘거나 늘어나도 화상 표시가 가능한 표시장치로 지칭될 수 있다. 스트레쳐블 표시장치는 일반적인 표시장치와 비교하여 높은 플렉서빌리티를 가질 수 있다. 이에, 사용자가 스트레쳐블 표시장치를 휘게 하거나 늘어나게 하는 등, 사용자의 조작에 따라 스트레쳐블 표시장치의 형상이 자유롭게 변경될 수 있다. 예를 들어, 사용자가 스트레쳐블 표시장치의 끝단을 잡고 잡아 당기는 경우 스트레쳐블 표시장치는 사용자의 힘에 의해 늘어날 수 있다. 또는, 사용자가 스트레쳐블 표시장치를 평평하지 않은 벽면에 배치시키는 경우, 스트레쳐블 표시장치는 벽면의 표면의 형상을 따라 휘어지도록 배치될 수 있다. 또한, 사용자에 의해 가해지는 힘이 제거되는 경우, 스트레쳐블 표시장치는 다시 본래의 형태로 되돌아올 수 있다.The flexible display device according to the present invention may be a stretchable display device. The stretchable display device may be referred to as a display device capable of displaying an image even if it is bent or stretched. The stretchable display device may have high flexibility compared to a general display device. Accordingly, the shape of the stretchable display device can be freely changed according to the user's manipulation, such as bending or stretching the stretchable display device by the user. For example, when a user grabs and pulls the end of the stretchable display device, the stretchable display device may be stretched by the user's force. Alternatively, when a user arranges the stretchable display device on an uneven wall surface, the stretchable display device may be arranged to bend along the shape of the wall surface. In addition, when the force applied by the user is removed, the stretchable display device may return to its original shape again.

도 1은 플렉서블 표시장치의 개략적인 블록도이고, 도 2는 서브픽셀의 개략적인 회로 구성도이며, 도 3은 서브픽셀의 상세 회로 구성 예시도이고, 도 4는 플렉서블 표시장치를 개략적으로 나타낸 사시도이다.1 is a schematic block diagram of a flexible display device, FIG. 2 is a schematic circuit configuration diagram of a subpixel, FIG. 3 is a detailed circuit configuration example of a subpixel, and FIG. 4 is a perspective view schematically showing a flexible display device to be.

도 1에 도시된 바와 같이, 플렉서블 표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 표시 패널(150)이 포함된다.As shown in FIG. 1, the flexible display device includes an image processing unit 110, a timing controller 120, a data driver 130, a scan driver 140, and a display panel 150.

영상 처리부(110)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.The image processing unit 110 outputs a data enable signal DE in addition to the data signal DATA supplied from the outside. In addition to the data enable signal DE, the image processing unit 110 may output one or more of a vertical synchronization signal, a horizontal synchronization signal, and a clock signal, but these signals are omitted for convenience of description.

타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.The timing controller 120 receives a data enable signal DE or a driving signal including a vertical synchronization signal, a horizontal synchronization signal, a clock signal, and the like from the image processing unit 110 and a data signal DATA. The timing control unit 120 includes a gate timing control signal GDC for controlling the operation timing of the scan driver 140 and a data timing control signal DDC for controlling the operation timing of the data driver 130 based on the driving signal. Prints.

데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.The data driver 130 samples and latches the data signal DATA supplied from the timing controller 120 in response to the data timing control signal DDC supplied from the timing controller 120, converts it to a gamma reference voltage, and outputs the sample. . The data driver 130 outputs a data signal DATA through the data lines DL1 to DLn. The data driver 130 may be formed in the form of an integrated circuit (IC).

스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력한다. 스캔 구동부(140)는 게이트 라인들(GL1 ~ GLm)을 통해 스캔 신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.The scan driver 140 outputs a scan signal in response to the gate timing control signal GDC supplied from the timing controller 120. The scan driver 140 outputs a scan signal through the gate lines GL1 to GLm. The scan driver 140 is formed in the form of an integrated circuit (IC) or is formed on the display panel 150 in a gate-in panel method.

표시 패널(150)은 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터 신호(DATA) 및 스캔 신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브픽셀들(SPX)을 포함한다.The display panel 150 displays an image in response to a data signal DATA and a scan signal supplied from the data driver 130 and the scan driver 140. The display panel 150 includes subpixels SPX that operate to display an image.

서브픽셀들(SPX)은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함하거나 백색 서브픽셀, 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함한다. 서브픽셀들(SPX)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.The subpixels SPX include a red subpixel, a green subpixel, and a blue subpixel, or include a white subpixel, a red subpixel, a green subpixel, and a blue subpixel. The subpixels SPX may have one or more different light emission areas according to light emission characteristics.

도 2에 도시된 바와 같이, 하나의 서브픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.As shown in FIG. 2, one subpixel includes a switching transistor SW, a driving transistor DR, a capacitor Cst, a compensation circuit CC, and an organic light emitting diode OLED.

스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)을 통해 공급된 스캔신호에 응답하여 데이터 라인(DL)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 전원 라인(EVDD)(고전위전압)과 캐소드 전원 라인(EVSS)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.The switching transistor SW performs a switching operation so that the data signal supplied through the data line DL is stored as a data voltage in the capacitor Cst in response to the scan signal supplied through the first gate line GL1. The driving transistor DR operates so that a driving current flows between the power line EVDD (high potential voltage) and the cathode power line EVSS (low potential voltage) according to the data voltage stored in the capacitor Cst. The organic light emitting diode OLED operates to emit light according to a driving current formed by the driving transistor DR.

보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.The compensation circuit CC is a circuit added in the subpixel to compensate for the threshold voltage of the driving transistor DR. The compensation circuit CC is composed of one or more transistors. The configuration of the compensation circuit (CC) is very diverse according to the external compensation method, and an example thereof will be described as follows.

도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱 라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소스 전극과 유기발광다이오드(OLED)의 애노드 전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(DR)의 센싱 노드에 공급하거나 구동 트랜지스터(DR)의 센싱 노드 또는 센싱 라인(VREF)의 전압 또는 전류를 센싱할 수 있도록 동작한다.As shown in FIG. 3, the compensation circuit CC includes a sensing transistor ST and a sensing line VREF (or a reference line). The sensing transistor ST is connected between the source electrode of the driving transistor DR and the anode electrode of the organic light emitting diode OLED (hereinafter, a sensing node). The sensing transistor ST supplies an initialization voltage (or sensing voltage) transmitted through the sensing line VREF to the sensing node of the driving transistor DR, or the sensing node of the driving transistor DR or the voltage of the sensing line VREF. Or it operates so that it can sense the current.

스위칭 트랜지스터(SW)는 데이터 라인(DL)에 소스 전극 또는 드레인 전극이 연결되고, 구동 트랜지스터(DR)의 게이트 전극에 소스 전극 또는 드레인 전극 중 나머지 하나가 연결된다. 구동 트랜지스터(DR)는 전원 라인(EVDD)에 소스 전극 또는 드레인 전극이 연결되고 유기발광다이오드(OLED)의 애노드인 제1 전극에 소스 전극 또는 드레인 전극 중 나머지 하나가 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트 전극에 하부 전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 상부 전극이 연결된다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)의 소스 또는 드레인 전극 중 나머지 하나에 제1 전극이 연결되고 제2 전원 라인(EVSS)에 캐소드 전극인 제2 전극이 연결된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)에 소스 전극 또는 드레인 전극이 연결되고 센싱 노드인 유기발광다이오드(OLED)의 제1 전극 및 구동 트랜지스터(DR)의 소스 또는 드레인 전극 중 나머지 하나에 소스 전극 또는 드레인 전극 중 나머지 하나가 연결된다.In the switching transistor SW, a source electrode or a drain electrode is connected to the data line DL, and the other of the source electrode or the drain electrode is connected to the gate electrode of the driving transistor DR. In the driving transistor DR, a source electrode or a drain electrode is connected to the power line EVDD, and the other of the source electrode or the drain electrode is connected to the first electrode, which is an anode of the organic light emitting diode OLED. The capacitor Cst has a lower electrode connected to the gate electrode of the driving transistor DR, and the upper electrode connected to the anode electrode of the organic light emitting diode OLED. In the organic light emitting diode OLED, a first electrode is connected to the other of the source or drain electrode of the driving transistor DR, and a second electrode, which is a cathode electrode, is connected to the second power line EVSS. The sensing transistor ST has a source electrode or a drain electrode connected to the sensing line VREF, and a source electrode to the other of the first electrode of the organic light emitting diode OLED and the source or drain electrode of the driving transistor DR, which is a sensing node. Alternatively, the other one of the drain electrodes is connected.

센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)에 게이트 전극이 연결되고, 센싱 트랜지스터(ST)는 제2 게이트 라인(GL2)에 게이트 전극이 연결될 수 있다. 이 경우, 제1 게이트 라인(GL1)에는 스캔 신호(Scan)가 전달되고 제2 게이트 라인(GL2)에는 센싱 신호(Sense)가 전달된다. 다른 예로, 스위칭 트랜지스터(SW)의 게이트 전극에 연결된 제1 게이트 라인(GL1)과 센싱 트랜지스터(ST)의 게이트 전극에 연결된 제2 게이트 라인(GL2)은 공통으로 공유하도록 연결될 수 있다.The operating time of the sensing transistor ST may be similar to, the same as, or different from the switching transistor SW according to an external compensation algorithm (or a configuration of a compensation circuit). For example, the switching transistor SW may have a gate electrode connected to the first gate line GL1, and the sensing transistor ST may have a gate electrode connected to the second gate line GL2. In this case, the scan signal Scan is transmitted to the first gate line GL1 and the sensing signal Sense is transmitted to the second gate line GL2. As another example, the first gate line GL1 connected to the gate electrode of the switching transistor SW and the second gate line GL2 connected to the gate electrode of the sensing transistor ST may be connected to be shared in common.

센싱 라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브픽셀의 센싱 노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱 라인(VREF)을 통한 센싱 동작과 데이터 신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.The sensing line VREF may be connected to the data driver. In this case, the data driver may sense a sensing node of a subpixel during real time, a non-display period of an image, or a period of N frames (N is an integer greater than or equal to 1) and generate a sensing result. Meanwhile, the switching transistor SW and the sensing transistor ST may be turned on at the same time. In this case, the sensing operation through the sensing line VREF and the data output operation of outputting a data signal are separated (divided) from each other according to the time division method of the data driver.

이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.In addition, the compensation target according to the sensing result may be a digital data signal, an analog data signal, or a gamma. In addition, a compensation circuit for generating a compensation signal (or compensation voltage) based on the sensing result may be implemented in the data driver, the timing controller, or a separate circuit.

광차단층(LS)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(DR)의 채널영역 하부뿐만 아니라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 채널영역 하부에도 배치될 수 있다. 광차단층(LS)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(LS)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다. 그러므로 광차단층(LS)은 차광 특성을 갖도록 복층(이종 금속의 복층)의 금속층으로 선택된다.The light blocking layer LS may be disposed only under the channel region of the driving transistor DR, or may be disposed not only under the channel region of the driving transistor DR, but also under the channel region of the switching transistor SW and the sensing transistor ST. The light blocking layer LS may be used for the purpose of simply blocking external light, or the light blocking layer LS may be used as an electrode constituting a capacitor or the like to connect with other electrodes or lines. Therefore, the light blocking layer LS is selected as a metal layer of a multilayer (multilayer of dissimilar metals) so as to have light blocking characteristics.

기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.In addition, in FIG. 3, a subpixel having a 3T (Transistor) 1C (Capacitor) structure including a switching transistor (SW), a driving transistor (DR), a capacitor (Cst), an organic light emitting diode (OLED), and a sensing transistor (ST) is shown. Although described as an example, when the compensation circuit CC is added, it may be configured with 3T2C, 4T2C, 5T1C, 6T2C, or the like.

도 4는 플렉서블 표시장치의 사용예를 나타낸 도면이다. 4 is a diagram showing an example of use of a flexible display device.

도 4를 참조하면, 표시패널(PNL)은 입력 영상이 구현되는 표시 영역(AA)을 포함한다. 사용자는 표시 영역(AA)을 통해 표시패널(PNL)로부터 출력되는 정보를 인지할 수 있다. 표시 영역(AA)은 표시패널(PNL)의 어느 일면에 정의될 수 있고, 양면 모두에 정의될 수 있다. 또한, 필요에 따라, 어느 특정 영역에 국한되어 정의될 수도 있다.Referring to FIG. 4, the display panel PNL includes a display area AA in which an input image is implemented. The user may recognize information output from the display panel PNL through the display area AA. The display area AA may be defined on one side of the display panel PNL, and may be defined on both sides of the display panel PNL. In addition, if necessary, it may be defined limited to a specific area.

표시패널(PNL)은 소정의 연성이 부여되어 감거나(rolling, 또는 winding), 펴는(unrolling, 또는 unwinding) 동작이 용이하게 반복적으로 수행될 수 있다. 표시패널(PNL)은 필요에 따라 다양한 방향으로 권취될 수 있다. 예를 들어, 표시패널(PNL)은 수평 및/또는 수직 방향으로 권취될 수 있고, 사선 방향으로 권취될 수도 있다. 표시패널(PNL)은, 표시패널(PNL)의 전면(前面) 방향 및/또는 배면(背面) 방향으로 권취될 수 있다. The display panel PNL may have a predetermined softness so that a rolling or winding, unrolling, or unwinding operation may be easily repeatedly performed. The display panel PNL may be wound in various directions as necessary. For example, the display panel PNL may be wound in a horizontal and/or vertical direction, or may be wound in an oblique direction. The display panel PNL may be wound in a front direction and/or a rear direction of the display panel PNL.

또는, 표시 패널(PNL)은 소정의 연성이 부여되어, 접거나(bending, 또는 folding) 펴는(unbending, 또는 unfolding) 동작이 반복적으로 수행될 수 있다. 또는, 표시 패널(PNL)은 소정의 연성이 부여되어, 늘이고(stretching) 원복 시키는 동작이 반복적으로 수행될 수 있다. Alternatively, the display panel PNL may be provided with a predetermined softness, and an operation of bending or folding, unbending, or unfolding may be repeatedly performed. Alternatively, the display panel PNL may have a predetermined softness, and an operation of stretching and restoring it may be repeatedly performed.

표시패널(PNL)의 상태 변화는 사용자에 의해 직접적으로 제공되는 물리적인 외력에 의한 것일 수 있다. 예를 들어, 사용자는 표시패널(PNL)의 일단을 파지하고 이에 힘을 제공하여 표시패널(PNL)의 상태 변화를 구현할 수 있다. 표시패널(PNL)의 상태 변화는 기 설정된 특정 신호에 응답하여, 제어부를 통해 제어되는 것일 수 있다. 즉, 표시패널(PNL)의 상태 변화는 선택된 구동 장치 및 구동 회로 등에 의해 제어될 수 있다.The change in the state of the display panel PNL may be caused by a physical external force directly provided by the user. For example, the user can implement a state change of the display panel PNL by grasping one end of the display panel PNL and providing a force thereto. The state change of the display panel PNL may be controlled through a control unit in response to a preset specific signal. That is, the state change of the display panel PNL may be controlled by a selected driving device and a driving circuit.

<제1 실시예><First Example>

도 5는 본 발명의 제1 실시예에 따른 플렉서블 표시장치의 분해사시도이다.5 is an exploded perspective view of a flexible display device according to a first exemplary embodiment of the present invention.

도 5를 참조하면, 본 발명의 플렉서블 표시장치(100)는 스트레쳐블 표시장치인 것을 예로 설명한다. 스트레쳐블 표시장치(100)는 하부 기판(110), 복수의 픽셀 기판(111), 연결 배선(180), COF(130)(Chip on Flim), 인쇄 회로 기판(140), 상부 기판(120) 및 편광층(190)을 포함한다. 도 5에서는 설명의 편의를 위해 하부 기판(110)과 상부 기판(120)을 접착키기 위한 접착층에 대한 도시를 생략하였다.Referring to FIG. 5, the flexible display device 100 of the present invention will be described as an example of a stretchable display device. The stretchable display device 100 includes a lower substrate 110, a plurality of pixel substrates 111, a connection wiring 180, a chip on flim (COF), a printed circuit board 140, and an upper substrate 120. ) And a polarizing layer 190. In FIG. 5, the illustration of an adhesive layer for bonding the lower substrate 110 and the upper substrate 120 to each other is omitted for convenience of description.

하부 기판(110)은 스트레쳐블 표시장치(100)의 여러 구성요소들을 지지하고 보호하기 위한 기판이다. 하부 기판(110)은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 예를 들어, 하부 기판(110)은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU) 등의 탄성 중합체(elastomer)로 이루어질 있으며, 이에, 유연한 성질을 가질 수 있다. 그러나, 하부 기판(110)의 재질은 이에 제한되는 것은 아니다.The lower substrate 110 is a substrate for supporting and protecting various components of the stretchable display device 100. The lower substrate 110 is a flexible substrate and may be formed of an insulating material that can be bent or stretched. For example, the lower substrate 110 is made of an elastomer such as a silicone rubber such as polydimethylsiloxane (PDMS) and a polyurethane (PU), and thus has a flexible property. I can have it. However, the material of the lower substrate 110 is not limited thereto.

하부 기판(110)은 연성 기판으로서, 팽창 및 수축이 가역적으로 가능할 수 있다. 또한 탄성 계수(elastic modulus)가 수 MPa 내지 수 백 MPa일 수 있으며, 연신 파괴율이 100% 이상일 수 있다. 하부 기판의 두께는 10um 내지 1mm일 수 있으나, 이에 제한되는 것은 아니다.The lower substrate 110 is a flexible substrate, and may be reversibly expanded and contracted. In addition, the elastic modulus may be several MPa to several hundred MPa, and the elongation failure rate may be 100% or more. The thickness of the lower substrate may be 10 μm to 1 mm, but is not limited thereto.

하부 기판(110)은 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)을 가질 수 있다. The lower substrate 110 may have a display area AA and a non-display area NA surrounding the display area AA.

표시 영역(AA)은 스트레쳐블 표시장치(100)에서 영상이 표시되는 영역으로서, 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들이 배치된다. 표시 영역(AA)은 복수의 서브픽셀을 포함하는 복수의 픽셀을 포함한다. 복수의 픽셀은 표시 영역(AA)에 배치되며, 복수의 표시 소자를 포함한다. 복수의 서브픽셀 각각은 다양한 배선과 연결될 수 있다. 예를 들어, 복수의 서브픽셀 각각은 게이트 라인, 데이터 라인, 고전위 전원 라인, 저전위 전원 라인, 기준 전압 라인 등과 같은 다양한 라인과 연결될 수 있다.The display area AA is an area in which an image is displayed in the stretchable display device 100, and various driving elements for driving the display element and the display element are disposed. The display area AA includes a plurality of pixels including a plurality of subpixels. The plurality of pixels are disposed in the display area AA and include a plurality of display elements. Each of the plurality of subpixels may be connected to various wires. For example, each of the plurality of subpixels may be connected to various lines such as a gate line, a data line, a high potential power line, a low potential power line, and a reference voltage line.

비표시 영역(NA)은 표시 영역(AA)에 인접한 영역이다. 비표시 영역(NA)은 표시 영역(AA)에 인접하여 표시 영역(AA)을 둘러싸는 영역이다. 비표시 영역(NA)은 영상이 표시되지 않는 영역이며, 라인(또는 배선) 및 회로부 등이 형성될 수 있다. 예를 들면, 비표시 영역(NA)에는 복수의 패드가 배치될 수 있으며, 각각의 패드는 표시 영역(AA)의 복수의 서브픽셀 각각과 연결될 수 있다.The non-display area NA is an area adjacent to the display area AA. The non-display area NA is an area adjacent to the display area AA and surrounding the display area AA. The non-display area NA is an area in which an image is not displayed, and lines (or wirings) and circuit portions may be formed. For example, a plurality of pads may be disposed in the non-display area NA, and each pad may be connected to each of a plurality of subpixels of the display area AA.

하부 기판(110) 상에는 복수의 픽셀 기판(111)이 배치된다. 복수의 픽셀 기판(111)은 강성 기판으로서, 서로 이격되어 하부 기판(110) 상에 배치된다. 복수의 픽셀 기판(111)은 하부 기판(110)과 비교하여 강성일 수 있다. 즉, 하부 기판(110)은 복수의 픽셀 기판(111)보다 연성 특성을 가질 수 있고, 복수의 픽셀 기판(111)은 하부 기판(110)보다 강성 특성을 가질 수 있다.A plurality of pixel substrates 111 are disposed on the lower substrate 110. The plurality of pixel substrates 111 are rigid substrates and are spaced apart from each other and disposed on the lower substrate 110. The plurality of pixel substrates 111 may be rigid compared to the lower substrate 110. That is, the lower substrate 110 may have softer characteristics than the plurality of pixel substrates 111, and the plurality of pixel substrates 111 may have more rigid characteristics than the lower substrate 110.

복수의 강성 기판인 복수의 픽셀 기판(111)은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있다. The plurality of pixel substrates 111, which are a plurality of rigid substrates, may be made of a plastic material having flexibility. For example, polyimide (PI), polyacrylate, polyacetate ( polyacetate) or the like.

복수의 픽셀 기판(111)의 모듈러스는 하부 기판(110)의 모듈러스 보다 높을 수 있다. 모듈러스는 기판에 가해지는 응력에 대하여 응력에 의해 변형되는 비율을 나타내는 탄성 계수로서 모듈러스가 상대적으로 높을 경우 경도가 상대적으로 높을 수 있다. 따라서, 복수의 픽셀 기판(111)은 하부 기판(110)과 비교하여 강성을 갖는 복수의 강성 기판일 수 있다. 복수의 픽셀 기판(111)의 모듈러스는 하부 기판(110)의 모듈러스보다 1000배 이상 클 수 있으나, 이에 제한되는 것은 아니다.The modulus of the plurality of pixel substrates 111 may be higher than that of the lower substrate 110. The modulus is an elastic modulus representing the ratio of deformation by stress to the stress applied to the substrate. When the modulus is relatively high, the hardness may be relatively high. Accordingly, the plurality of pixel substrates 111 may be a plurality of rigid substrates having rigidity compared to the lower substrate 110. The modulus of the plurality of pixel substrates 111 may be 1000 times or more greater than the modulus of the lower substrate 110, but is not limited thereto.

복수의 픽셀 기판(111) 사이에는 연결 배선(180)이 배치된다. 연결 배선(180)은 복수의 픽셀 기판(111) 상에 배치되는 패드 사이에 배치되어 각각의 패드를 전기적으로 연결할 수 있다. 연결 배선(180)에 대한 보다 상세한 설명은 도 6을 참조하여 상세히 설명한다.A connection wiring 180 is disposed between the plurality of pixel substrates 111. The connection wiring 180 may be disposed between pads disposed on the plurality of pixel substrates 111 to electrically connect each pad. A more detailed description of the connection wiring 180 will be described in detail with reference to FIG. 6.

COF(130)는 연성을 가진 베이스 필름(131)에 각종 부품을 배치한 필름으로, 표시 영역(AA)의 복수의 서브픽셀로 신호를 공급하기 위한 부품이다. COF(130)는 비표시 영역(NA)에 배치된 복수의 패드에 본딩될 수 있으며, 패드를 통하여 전원 전압, 데이터 전압, 게이트 전압 등을 표시 영역(AA)의 복수의 서브픽셀 각각으로 공급한다. COF(130)는 베이스 필름(131) 및 구동 IC(132)를 포함하고, 이 이외에도 각종 부품이 배치될 수 있다.The COF 130 is a film in which various components are arranged on the flexible base film 131 and is a component for supplying signals to a plurality of subpixels in the display area AA. The COF 130 may be bonded to a plurality of pads disposed in the non-display area NA, and supplies a power voltage, a data voltage, and a gate voltage to each of the plurality of subpixels of the display area AA through the pads. . The COF 130 includes a base film 131 and a driving IC 132, and various other components may be disposed.

베이스 필름(131)은 COF(130)의 구동 IC(132)를 지지하는 층이다. 베이스 필름(131)은 절연 물질로 이루어질 수 있고, 예를 들어, 플렉서빌리티를 갖는 절연 물질로 이루어질 수 있다.The base film 131 is a layer supporting the driving IC 132 of the COF 130. The base film 131 may be made of an insulating material, for example, may be made of an insulating material having flexibility.

구동 IC(132)는 영상을 표시하기 위한 데이터와 이를 처리하기 위한 구동 신호를 처리하는 부품이다. 도 5에서는 구동 IC(132)가 COF(130) 방식으로 실장되는 것으로 도시하였으나, 이에 제한되지 않고, 구동 IC(132)는 COG(Chip On Glass), TCP (Tape Carrier Package) 등의 방식으로 실장될 수도 있다. The driving IC 132 is a component that processes data for displaying an image and a driving signal for processing the data. In FIG. 5, the driving IC 132 is shown to be mounted in the COF 130 method, but is not limited thereto, and the driving IC 132 is mounted in a method such as COG (Chip On Glass), TCP (Tape Carrier Package), etc. It could be.

인쇄 회로 기판(140)에는 IC 칩, 회로부 등과 같은 제어부가 장착될 수 있다. 또한, 인쇄 회로 기판(140)에는 메모리, 프로세서 등도 장착될 수 있다. 인쇄 회로 기판(140)은 표시 소자를 구동하기 위한 신호를 제어부로부터 표시 소자로 전달하는 구성이다. A control unit such as an IC chip and a circuit unit may be mounted on the printed circuit board 140. In addition, a memory, a processor, etc. may be mounted on the printed circuit board 140. The printed circuit board 140 is a component that transmits a signal for driving a display device from a controller to a display device.

인쇄 회로 기판(140)은 COF(130)과 연결되어 복수의 픽셀 기판(111)의 복수의 서브픽셀 각각과 전기적으로 연결될 수 있다.The printed circuit board 140 may be connected to the COF 130 to be electrically connected to each of the plurality of subpixels of the plurality of pixel substrates 111.

상부 기판(120)은 하부 기판(110)과 중첩되어 스트레쳐블 표시장치(100)의 여러 구성요소들을 보호하기 위한 기판이다. 상부 기판(120)은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 예를 들어, 상부 기판(120)은 유연성을 갖는 재료로 이루어질 수 있으며, 하부 기판(110)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.The upper substrate 120 is a substrate for protecting various components of the stretchable display device 100 by overlapping with the lower substrate 110. The upper substrate 120 is a flexible substrate and may be formed of an insulating material that can be bent or stretched. For example, the upper substrate 120 may be made of a material having flexibility, and may be made of the same material as the lower substrate 110, but is not limited thereto.

편광층(190)은 스트레쳐블 표시장치(100)의 외광 반사를 억제하는 구성으로서 상부 기판(120)과 중첩되어 상부 기판(120) 상에 배치될 수 있다. 다만, 이에 제한되지 않고, 편광층(190)은 상부 기판(120) 하부에 배치될 수도 있고, 스트레쳐블 표시장치(100)의 구성에 따라 생략될 수도 있다.The polarizing layer 190 is a component that suppresses reflection of external light from the stretchable display device 100 and may be disposed on the upper substrate 120 to overlap the upper substrate 120. However, the present invention is not limited thereto, and the polarization layer 190 may be disposed under the upper substrate 120 or may be omitted depending on the configuration of the stretchable display device 100.

이하에서는, 본 발명의 제1 실시예에 따른 스트레쳐블 표시장치(100)에 대한 보다 상세한 설명을 위해 도 6 및 도 7을 함께 참조한다.Hereinafter, for a more detailed description of the stretchable display device 100 according to the first embodiment of the present invention, reference will be made to FIGS. 6 and 7 together.

도 6은 본 발명의 제1 실시예에 따른 스트레쳐블 표시장치의 확대 평면도이다. 도 7은 도 5의 서브픽셀에 대한 개략적인 단면도이다. 설명의 편의를 위하여 도 5를 참조하여 설명한다.6 is an enlarged plan view of a stretchable display device according to the first exemplary embodiment of the present invention. 7 is a schematic cross-sectional view of the subpixel of FIG. 5. For convenience of explanation, it will be described with reference to FIG. 5.

도 6 및 도 7을 참조하면, 하부 기판(110) 상에는 복수의 픽셀 기판(111)이 배치된다. 복수의 픽셀 기판(111)은 서로 이격되어 하부 기판(110) 상에 배치된다. 예를 들어, 복수의 픽셀 기판(111)은 도 5 및 도 6에 도시된 바와 같이, 하부 기판(110) 상에서 매트릭스 형태로 배치될 수 있으나, 이에 제한되는 것은 아니다.6 and 7, a plurality of pixel substrates 111 are disposed on the lower substrate 110. The plurality of pixel substrates 111 are spaced apart from each other and disposed on the lower substrate 110. For example, the plurality of pixel substrates 111 may be disposed in a matrix form on the lower substrate 110 as shown in FIGS. 5 and 6, but is not limited thereto.

도 3을 참조하면, 복수의 픽셀 기판(111) 상에는 버퍼층(112)이 배치된다. 버퍼층(112)은 하부 기판(110) 및 복수의 픽셀 기판(111) 외부로부터의 수분(H2O) 및 산소(O2) 등의 침투로부터 스트레쳐블 표시장치(100)의 다양한 구성요소들을 보호하기 위해 복수의 픽셀 기판(111) 상에 형성된다. 버퍼층(112)은 절연 물질로 구성될 수 있으며, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질화물(SiON) 등으로 이루어지는 무기층이 단층 또는 복층으로 구성될 수 있다. 다만, 버퍼층(112)은 스트레쳐블 표시장치(100)의 구조나 특성에 따라 생략될 수도 있다.Referring to FIG. 3, a buffer layer 112 is disposed on a plurality of pixel substrates 111. The buffer layer 112 protects various components of the stretchable display device 100 from penetration of moisture (H 2 O) and oxygen (O 2 ) from outside the lower substrate 110 and the plurality of pixel substrates 111. It is formed on the plurality of pixel substrates 111 to protect. The buffer layer 112 may be formed of an insulating material, and for example, an inorganic layer formed of silicon nitride (SiNx), silicon oxide (SiOx), silicon oxynitride (SiON), or the like may be formed as a single layer or a multiple layer. However, the buffer layer 112 may be omitted depending on the structure or characteristics of the stretchable display device 100.

이때, 버퍼층(112)은 복수의 픽셀 기판(111)과 중첩되는 영역에만 형성될 수 있다. 상술한 바와 같이 버퍼층(112)은 무기물로 이루어질 수 있으므로, 스트레쳐블 표시장치(100)를 연신하는 과정에서 쉽게 크랙(crack)이 발생되는 등 손상될 수 있다. 이에, 버퍼층(112)은 복수의 픽셀 기판(111) 사이의 영역에는 형성되지 않고, 복수의 픽셀 기판(111)의 형상으로 패터닝되어 복수의 픽셀 기판(111) 상부에만 형성될 수 있다. 이에, 본 발명의 제1 실시예에 따른 스트레쳐블 표시장치(100)는 버퍼층(112)을 강성 기판인 복수의 픽셀 기판(111)과 중첩되는 영역에만 형성하여 스트레쳐블 표시장치(100)가 휘거나 늘어나는 등 변형되는 경우에도 버퍼층(112)의 손상을 방지할 수 있다. In this case, the buffer layer 112 may be formed only in a region overlapping the plurality of pixel substrates 111. As described above, since the buffer layer 112 may be made of an inorganic material, the stretchable display device 100 may be easily damaged during stretching. Accordingly, the buffer layer 112 may not be formed in a region between the plurality of pixel substrates 111, but may be patterned in the shape of the plurality of pixel substrates 111 to be formed only on the plurality of pixel substrates 111. Accordingly, in the stretchable display device 100 according to the first embodiment of the present invention, the stretchable display device 100 is formed by forming the buffer layer 112 only in a region overlapping the plurality of pixel substrates 111 which are rigid substrates. Even when the buffer layer 112 is deformed, such as bending or stretching, it is possible to prevent damage to the buffer layer 112.

도 7을 참조하면, 버퍼층(112) 상에는 게이트 전극(151), 액티브층(152), 소스 전극(153) 및 드레인 전극(154)을 포함하는 트랜지스터(150)가 형성된다. 예를 들어, 버퍼층(112) 상에 액티브층(152)이 형성되고, 액티브층(152) 상에 액티브층(152)과 게이트 전극(151)을 절연시키기 위한 게이트 절연층(113)이 형성된다. 게이트 전극(151)과 소스 전극(153) 및 드레인 전극(154)을 절연시키기 위한 층간 절연층(114)이 형성되고, 층간 절연층(114) 상에 액티브층(152)과 각각 접하는 소스 전극(153) 및 드레인 전극(154)이 형성된다. Referring to FIG. 7, a transistor 150 including a gate electrode 151, an active layer 152, a source electrode 153, and a drain electrode 154 is formed on the buffer layer 112. For example, an active layer 152 is formed on the buffer layer 112, and a gate insulating layer 113 for insulating the active layer 152 and the gate electrode 151 is formed on the active layer 152. . An interlayer insulating layer 114 for insulating the gate electrode 151 and the source electrode 153 and the drain electrode 154 is formed, and a source electrode ( 153 and a drain electrode 154 are formed.

그리고, 게이트 절연층(113) 및 층간 절연층(114)은 패터닝되어 복수의 픽셀 기판(111)과 중첩되는 영역에만 형성될 수 있다. 게이트 절연층(113) 및 층간 절연층(114) 또한 버퍼층(112)와 동일하게 무기물로 이루어질 수 있으므로, 스트레쳐블 표시장치(100)를 연신하는 과정에서 쉽게 크랙이 발생되는 등 손상될 수 있다. 이에, 게이트 절연층(113) 및 층간 절연층(114)은 복수의 픽셀 기판(111) 사이의 영역에는 형성되지 않고, 복수의 픽셀 기판(111)의 형상으로 패터닝되어 복수의 픽셀 기판(111) 상부에만 형성될 수 있다. In addition, the gate insulating layer 113 and the interlayer insulating layer 114 may be patterned to be formed only in a region overlapping the plurality of pixel substrates 111. The gate insulating layer 113 and the interlayer insulating layer 114 may also be made of an inorganic material in the same manner as the buffer layer 112, and thus, cracks may be easily generated during stretching of the stretchable display device 100 and may be damaged. . Accordingly, the gate insulating layer 113 and the interlayer insulating layer 114 are not formed in a region between the plurality of pixel substrates 111, but are patterned in the shape of a plurality of pixel substrates 111 to form a plurality of pixel substrates 111. It can be formed only on the top.

도 7에서는 설명의 편의를 위해, 스트레쳐블 표시장치(100)에 포함될 수 있는 다양한 트랜지스터 중 구동 트랜지스터만을 도시하였으나, 스위칭 트랜지스터, 커패시터 등도 표시장치에 포함될 수 있다. 또한, 본 명세서에서는 트랜지스터(150)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등의 다양한 트랜지스터도 사용될 수 있다.In FIG. 7, for convenience of explanation, only a driving transistor is illustrated among various transistors that may be included in the stretchable display device 100, but a switching transistor, a capacitor, and the like may also be included in the display device. In addition, although the transistor 150 has been described as having a coplanar structure in this specification, various transistors such as a staggered structure may also be used.

도 7을 참조하면, 게이트 절연층(113) 상에는 게이트 패드(171)가 배치된다. 게이트 패드(171)는 게이트 신호를 복수의 서브픽셀(SPX)에 전달하기 위한 패드이다. 게이트 패드(171)는 게이트 전극(151)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. Referring to FIG. 7, a gate pad 171 is disposed on the gate insulating layer 113. The gate pad 171 is a pad for transmitting a gate signal to the plurality of subpixels SPX. The gate pad 171 may be made of the same material as the gate electrode 151, but is not limited thereto.

트랜지스터(150) 및 층간 절연층(114) 상에 오버코트층(115)이 형성된다. 오버코트층(115)은 트랜지스터(150) 상부를 평탄화한다. 오버코트층(115)은 단층 또는 복수의 층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 예를 들어, 오버코트층(115)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 오버코트층(115)은 트랜지스터(150)와 애노드(161)를 전기적으로 연결하기 위한 컨택홀, 데이터 패드(173)와 소스 전극(153)을 전기적으로 연결하기 위한 컨택홀, 및 연결 패드(172)와 게이트 패드(171)를 전기적으로 연결하기 위한 컨택홀을 포함할 수 있다. An overcoat layer 115 is formed on the transistor 150 and the interlayer insulating layer 114. The overcoat layer 115 flattens the upper portion of the transistor 150. The overcoat layer 115 may be composed of a single layer or a plurality of layers, and may be formed of an organic material. For example, the overcoat layer 115 may be made of an acrylic organic material, but is not limited thereto. The overcoat layer 115 includes a contact hole for electrically connecting the transistor 150 and the anode 161, a contact hole for electrically connecting the data pad 173 and the source electrode 153, and a connection pad 172 And a contact hole for electrically connecting the gate pad 171 to each other.

몇몇 실시예에서, 트랜지스터(150)와 오버코트층(115) 사이에 패시베이션층이 형성될 수도 있다. 즉, 트랜지스터(150)를 수분 및 산소 등의 침투로부터 보호하기 위해, 트랜지스터(150)를 덮는 패시베이션층이 형성될 수 있다. 패시베이션층은 무기물로 이루어질 수 있고, 단층 또는 복층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.In some embodiments, a passivation layer may be formed between the transistor 150 and the overcoat layer 115. That is, in order to protect the transistor 150 from penetration of moisture and oxygen, a passivation layer covering the transistor 150 may be formed. The passivation layer may be made of an inorganic material, and may be made of a single layer or a multilayer, but is not limited thereto.

도 7을 참조하면, 오버코트층(115) 상에는 데이터 패드(173), 연결 패드(172) 및 유기 발광 소자(160)가 배치된다. Referring to FIG. 7, a data pad 173, a connection pad 172, and an organic light emitting diode 160 are disposed on the overcoat layer 115.

데이터 패드(173)는 데이터 배선으로 기능하는 연결 배선(180)으로부터 데이터 신호를 복수의 서브 화소(SPX)에 전달할 수 있다. 데이터 패드(173)는 오버코트층(115)에 형성된 컨택홀을 통하여 트랜지스터(150)의 소스 전극(153)과 연결된다. 데이터 패드(173)는 유기 발광 소자(160)의 애노드(161)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 또한, 데이터 패드(173)는 오버코트층(115) 상이 아닌 층간 절연층(114) 상에 형성되어, 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)과 동일한 물질로 형성될 수 있다.The data pad 173 may transmit a data signal from the connection line 180 functioning as a data line to the plurality of sub-pixels SPX. The data pad 173 is connected to the source electrode 153 of the transistor 150 through a contact hole formed in the overcoat layer 115. The data pad 173 may be made of the same material as the anode 161 of the organic light emitting device 160, but is not limited thereto. In addition, the data pad 173 may be formed on the interlayer insulating layer 114, not on the overcoat layer 115, and may be formed of the same material as the source electrode 153 and the drain electrode 154 of the transistor 150. .

연결 패드(172)는 게이트 배선으로 기능하는 연결 배선(180)으로부터 게이트 신호를 복수의 서브 화소(SPX)에 전달할 수 있다. 연결 패드(172)는 오버코트층(115) 및 층간 절연층(114)에 형성된 컨택홀을 통하여 게이트 패드(171)와 연결되며, 게이트 신호를 게이트 패드(171)에 전달한다. 연결 패드(172)는 데이터 패드(173)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.The connection pad 172 may transmit a gate signal from the connection line 180 functioning as a gate line to the plurality of sub-pixels SPX. The connection pad 172 is connected to the gate pad 171 through a contact hole formed in the overcoat layer 115 and the interlayer insulating layer 114, and transmits a gate signal to the gate pad 171. The connection pad 172 may be made of the same material as the data pad 173, but is not limited thereto.

유기 발광 소자(160)는 복수의 서브 화소(SPX) 각각에 대응되도록 배치되고, 특정 파장대를 가지는 광을 발광하는 구성요소이다. 즉, 유기 발광 소자(160)는 청색광을 발광하는 청색 유기 발광 소자, 적색광을 발광하는 적색 유기 발광 소자, 녹색광을 발광하는 녹색 유기 발광 소자 또는 백색광을 발광하는 백색 유기 발광 소자일 수 있으나, 이에 제한되는 것은 아니다. 유기 발광 소자(160)가 백색 유기 발광 소자인 경우, 스트레쳐블 표시장치(100)는 컬러 필터를 더 포함할 수 있다. The organic light-emitting device 160 is disposed to correspond to each of the plurality of sub-pixels SPX, and is a component that emits light having a specific wavelength band. That is, the organic light-emitting device 160 may be a blue organic light-emitting device that emits blue light, a red organic light-emitting device that emits red light, a green organic light-emitting device that emits green light, or a white organic light-emitting device that emits white light, but is limited thereto. It does not become. When the organic light-emitting device 160 is a white organic light-emitting device, the stretchable display device 100 may further include a color filter.

유기 발광 소자(160)는 애노드(161), 유기 발광층(162) 및 캐소드(163)를 포함한다. 구체적으로, 애노드(161)는 오버코트층(115) 상에 배치된다. 애노드(161)는 유기 발광층(162)으로 정공을 공급하도록 구성되는 전극이다. 애노드(161)는 일함수가 높은 투명 전도성 물질로 구성될 수 있다. 여기서, 투명 전도성 물질은 인듐 주석 산화물(ITO; Indium Tin Oxide), 인듐 아연 산화물(IZO; Indium Zinc Oxide), 인듐 주석 아연 산화물(ITZO; Indium Tin Zinc Oxide)을 포함할 수 있다. 애노드(161)는 오버코트층(115) 상에 배치된 데이터 패드(173) 및 게이트 패드(171)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 또한 스트레쳐블 표시 장치(100)가 탑 에미션(top emission) 방식으로 구현되는 경우, 애노드(161)는 반사판을 더 포함하여 구성될 수도 있다. The organic light-emitting device 160 includes an anode 161, an organic light-emitting layer 162 and a cathode 163. Specifically, the anode 161 is disposed on the overcoat layer 115. The anode 161 is an electrode configured to supply holes to the organic emission layer 162. The anode 161 may be formed of a transparent conductive material having a high work function. Here, the transparent conductive material may include Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Indium Tin Zinc Oxide (ITZO). The anode 161 may be made of the same material as the data pad 173 and the gate pad 171 disposed on the overcoat layer 115, but is not limited thereto. In addition, when the stretchable display device 100 is implemented in a top emission method, the anode 161 may further include a reflector.

애노드(161)는 서브 화소(SPX) 별로 이격되어 배치되어 오버코트층(115)의 컨택홀을 통해 트랜지스터(150)와 전기적으로 연결된다. 예를 들어, 도 6에서는 애노드(161)는 트랜지스터(150)의 드레인 전극(154)과 전기적으로 연결되는 것으로 도시되었으나, 소스 전극(153)과 전기적으로 연결될 수도 있다. The anode 161 is disposed to be spaced apart for each sub-pixel SPX, and is electrically connected to the transistor 150 through a contact hole of the overcoat layer 115. For example, in FIG. 6, the anode 161 is shown to be electrically connected to the drain electrode 154 of the transistor 150, but may be electrically connected to the source electrode 153.

애노드(161), 데이터 패드(173), 연결 패드(172) 및 오버코트층(115) 상에 뱅크(116)가 형성된다. 뱅크(116)는 인접하는 서브 화소(SPX)를 구분하는 구성요소이다. 뱅크(116)는 인접하는 애노드(161)의 양측의 적어도 일부를 덮도록 배치되어 애노드(161)의 상면 일부를 노출시킨다. 뱅크(116)는 애노드(161)의 모서리에 전류가 집중됨으로 인해 애노드(161)의 측면 방향으로 광이 발광하게 되어, 의도하지 않은 서브 화소(SPX)가 발광하거나 혼색되는 문제점을 방지하는 역할을 수행할 수도 있다. 뱅크(116)는 아크릴(acryl)계 수지, 벤조사이클로부텐(benzocyclobutene; BCB)계 수지, 또는 폴리이미드로 이루어질 수 있으나, 이에 제한되지 않는다.A bank 116 is formed on the anode 161, the data pad 173, the connection pad 172, and the overcoat layer 115. The bank 116 is a component that divides adjacent sub-pixels SPX. The bank 116 is disposed to cover at least a portion of both sides of the adjacent anode 161 to expose a portion of the upper surface of the anode 161. The bank 116 plays a role in preventing a problem in which the unintended sub-pixel SPX emits light or is mixed with light because the current is concentrated at the edge of the anode 161 so that light is emitted in the lateral direction of the anode 161. You can also do it. The bank 116 may be made of an acrylic (acryl)-based resin, a benzocyclobutene (BCB)-based resin, or a polyimide, but is not limited thereto.

뱅크(116)는 데이터 배선으로 기능하는 연결 배선(180)과 데이터 패드(173)를 연결하는 컨택홀 및 게이트 배선으로 기능하는 연결 배선(180)과 연결 패드(172)를 연결하는 컨택홀을 포함한다.The bank 116 includes a contact hole connecting the connection wire 180 functioning as a data wire and the data pad 173, and a contact hole connecting the connection wire 180 functioning as a gate wire and the connection pad 172 do.

애노드(161) 상에 유기 발광층(162)이 배치된다. 유기 발광층(162)은 광을 발광하도록 구성된다. 유기 발광층(162)은 발광 물질을 포함할 수 있으며, 발광 물질은 인광 물질 또는 형광 물질을 포함할 수 있으나 이에 한정되지 않는다. The organic emission layer 162 is disposed on the anode 161. The organic emission layer 162 is configured to emit light. The organic emission layer 162 may include a light-emitting material, and the light-emitting material may include a phosphorescent material or a fluorescent material, but is not limited thereto.

유기 발광층(162)은 하나의 발광층으로 구성될 수 있다. 또는, 유기 발광층(162)은 전하 생성층을 사이에 두고 적층되어 있는 복수의 발광층이 적층된 스택(stack) 구조를 가질 수 있다. 그리고, 유기 발광층(162)은 정공 수송층, 전자 수송층, 정공 저지층, 전자 저지층, 정공 주입층, 및 전자 주입층 중 적어도 하나의 유기층을 더 포함할 수도 있다. The organic emission layer 162 may be formed of one emission layer. Alternatively, the organic emission layer 162 may have a stack structure in which a plurality of emission layers stacked with a charge generation layer interposed therebetween are stacked. In addition, the organic emission layer 162 may further include at least one organic layer of a hole transport layer, an electron transport layer, a hole blocking layer, an electron blocking layer, a hole injection layer, and an electron injection layer.

도 6 및 도 7을 참조하면, 캐소드(163)는 유기 발광층(162) 상에 배치된다. 캐소드(163)는 유기 발광층(162)으로 전자를 공급한다. 캐소드(163)는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TO) 계열의 투명 도전성 산화물 또는 이테르븀(Yb) 합금으로 이루어질 수도 있다. 또는, 캐소드(163)는 금속 물질로 이루어질 수도 있다.6 and 7, the cathode 163 is disposed on the organic emission layer 162. The cathode 163 supplies electrons to the organic emission layer 162. The cathode 163 is Indium Tin Oxide (ITO), Indium Zin Oxide (IZO), Indium Tin Zinc Oxide (ITZO), Zinc Oxide (ZnO), and tin. It may also be made of an oxide (Tin Oxide, TO)-based transparent conductive oxide or a ytterbium (Yb) alloy. Alternatively, the cathode 163 may be made of a metallic material.

캐소드(163)는 복수의 픽셀 기판(111) 각각과 중첩되도록 패터닝되어 형성될 수 있다. 즉, 캐소드(163)는 복수의 픽셀 기판(111)과 중첩되는 영역에만 형성되며, 복수의 픽셀 기판(111) 사이의 영역에는 형성되지 않도록 배치될 수 있다. 캐소드(163)는 투명 도전성 산화물, 금속 물질 등과 같은 물질로 이루어지므로, 캐소드(163)가 복수의 픽셀 기판(111) 사이의 영역에도 형성되는 경우, 스트레쳐블 표시장치(100)를 신축하는 과정에서 캐소드(163)가 손상될 수도 있다. 이에, 캐소드(163)는 평면 상에서 복수의 픽셀 기판(111) 각각에 대응되도록 형성될 수 있다. 도 6 및 도 7을 참조하면, 캐소드(163)는 복수의 픽셀 기판(111)과 중첩되는 영역에서 연결 배선(180)이 배치된 영역과 중첩하지 않는 면적을 갖도록 형성될 수 있다. The cathode 163 may be formed by patterning to overlap each of the plurality of pixel substrates 111. That is, the cathode 163 may be formed only in a region overlapping the plurality of pixel substrates 111, and may be disposed so as not to be formed in a region between the plurality of pixel substrates 111. Since the cathode 163 is made of a material such as a transparent conductive oxide, a metal material, etc., when the cathode 163 is also formed in a region between the plurality of pixel substrates 111, the process of stretching the stretchable display device 100 The cathode 163 may be damaged at. Accordingly, the cathode 163 may be formed to correspond to each of the plurality of pixel substrates 111 on a plane. 6 and 7, the cathode 163 may be formed to have an area that does not overlap an area in which the connection wiring 180 is disposed in an area overlapping the plurality of pixel substrates 111.

일반적인 유기발광표시장치와는 상이하게, 본 발명의 일 실시예에 따른 스트레쳐블 표시장치(100)에서는 캐소드(163)가 복수의 픽셀 기판(111)과 대응하도록 패터닝되어 형성된다. 따라서, 복수의 픽셀 기판(111) 상에 배치된 캐소드(163) 각각은 연결 배선(180)을 통해 저전위 전원을 독립적으로 공급받을 수 있다. Unlike a general organic light emitting display device, in the stretchable display device 100 according to the exemplary embodiment of the present invention, the cathode 163 is patterned to correspond to the plurality of pixel substrates 111 and formed. Accordingly, each of the cathodes 163 disposed on the plurality of pixel substrates 111 may independently receive low-potential power through the connection wiring 180.

도 6 및 도 7을 참조하면, 유기 발광 소자(160) 상에 봉지층(117)이 배치된다. 봉지층(117)은 유기 발광 소자(160)를 덮으며 뱅크(116)의 상면 일부와 접하여 유기 발광 소자(160)를 밀봉할 수 있다. 이에, 봉지층(117)은 외부에서 침투할 수 있는 수분, 공기 또는 물리적 충격으로부터 유기 발광 소자(160)를 보호한다. 6 and 7, an encapsulation layer 117 is disposed on the organic light-emitting device 160. The encapsulation layer 117 may cover the organic light-emitting device 160 and contact a portion of the upper surface of the bank 116 to seal the organic light-emitting device 160. Accordingly, the encapsulation layer 117 protects the organic light-emitting device 160 from moisture, air, or physical impact that may penetrate from the outside.

봉지층(117)은 복수의 픽셀 기판(111) 각각과 중첩되도록 패터닝된 캐소드(163) 각각을 덮으며, 복수의 픽셀 기판(111) 각각마다 형성될 수 있다. 즉, 하나의 픽셀 기판(111)에 배치된 하나의 캐소드(163)를 덮도록 봉지층(117)이 배치되며, 복수의 픽셀 기판(111) 각각에 배치된 봉지층(117)은 서로 이격될 수 있다.The encapsulation layer 117 covers each of the patterned cathodes 163 to overlap each of the plurality of pixel substrates 111, and may be formed for each of the plurality of pixel substrates 111. That is, the encapsulation layer 117 is disposed to cover one cathode 163 disposed on one pixel substrate 111, and the encapsulation layers 117 disposed on each of the plurality of pixel substrates 111 are spaced apart from each other. I can.

봉지층(117)은 복수의 픽셀 기판(111)과 중첩되는 영역에만 형성될 수 있다. 상술한 바와 같이, 봉지층(117)은 무기층을 포함하도록 구성될 수 있으므로, 스트레쳐블 표시장치(100)를 연신하는 과정에서 쉽게 크랙이 발생되는 등 손상될 수 있다. 특히, 유기 발광 소자(160)은 수분 또는 산소에 취약하므로, 봉지층(117)이 손상되는 경우 유기 발광 소자(160)의 신뢰성이 감소할 수 있다. 이에, 본 발명의 제1 실시예에 따른 스트레쳐블 표시 장치(100)에서는 봉지층(117)이 복수의 픽셀 기판(111) 사이의 영역에는 형성되지 않음으로써, 스트레쳐블 표시장치(100)가 휘거나 늘어나는 등 변형되는 경우에도 봉지층(117)의 손상이 최소화될 수 있다. The encapsulation layer 117 may be formed only in a region overlapping the plurality of pixel substrates 111. As described above, since the encapsulation layer 117 may be configured to include an inorganic layer, the stretchable display device 100 may be damaged, such as cracks easily generated during the stretching process. In particular, since the organic light-emitting device 160 is vulnerable to moisture or oxygen, if the encapsulation layer 117 is damaged, the reliability of the organic light-emitting device 160 may decrease. Accordingly, in the stretchable display device 100 according to the first exemplary embodiment of the present invention, the encapsulation layer 117 is not formed in a region between the plurality of pixel substrates 111, so that the stretchable display device 100 Damage to the encapsulation layer 117 may be minimized even when it is deformed, such as bending or stretching.

본 발명의 일 실시예에 따른 스트레쳐블 표시장치(100)를 일반적인 플렉서블 유기발광표시장치와 비교하면, 스트레쳐블 표시장치(100)는 상대적으로 강성을 갖는 복수의 픽셀 기판(111)이 서로 이격되어 상대적으로 연성을 갖는 하부 기판(110) 상에 배치되는 구조를 갖는다. 또한, 스트레쳐블 표시장치(100)의 캐소드(163) 및 봉지층(117)은 복수의 픽셀 기판(111) 각각에 대응되도록 패터닝되어 배치된다. 즉, 본 발명의 제1 실시예에 따른 스트레쳐블 표시장치(100)에서는 사용자가 스트레쳐블 표시장치(100)를 늘어나게 하거나 휘게 하는 경우 스트레쳐블 표시장치(100)가 보다 쉽게 변형될 수 있는 구조를 가지며, 스트레쳐블 표시장치(100)가 변형되는 과정에서 스트레쳐블 표시장치(100)의 구성요소들이 손상되는 것을 최소화할 수 있는 구조를 가질 수 있다.Comparing the stretchable display device 100 according to an embodiment of the present invention with a general flexible organic light emitting display device, the stretchable display device 100 has a plurality of pixel substrates 111 having relatively rigidity. It has a structure that is spaced apart and disposed on a relatively flexible lower substrate 110. In addition, the cathode 163 and the encapsulation layer 117 of the stretchable display device 100 are patterned and disposed to correspond to each of the plurality of pixel substrates 111. That is, in the stretchable display device 100 according to the first embodiment of the present invention, when the user stretches or flexes the stretchable display device 100, the stretchable display device 100 can be more easily deformed. The stretchable display device 100 may have a structure that can minimize damage to components of the stretchable display device 100 while the stretchable display device 100 is deformed.

한편, 도 5 및 도 6에 도시된 연결 배선(180)은 복수의 픽셀 기판(111) 상의 패드를 전기적으로 연결하는 배선을 의미한다. 연결 배선(180)은 제1 연결 배선(181) 및 제2 연결 배선(182)을 포함한다. 제1 연결 배선(181)은 연결 배선(180) 중 X 축 방향으로 연장되는 배선을 의미하고, 제2 연결 배선(182)은 연결 배선(180) 중 Y 축 방향으로 연장되는 배선을 의미한다. Meanwhile, the connection wiring 180 illustrated in FIGS. 5 and 6 refers to a wiring that electrically connects pads on the plurality of pixel substrates 111. The connection wire 180 includes a first connection wire 181 and a second connection wire 182. The first connection wire 181 refers to a wire extending in the X-axis direction among the connection wires 180, and the second connection wire 182 refers to a wire extending in the Y-axis direction among the connection wires 180.

일반적인 유기발광표시장치의 경우, 복수의 게이트 라인, 복수의 데이터 라인 등과 같은 다양한 라인(또는 배선)은 복수의 서브 픽셀 사이에서 연장되어 배치되며, 하나의 신호 라인에 복수의 서브 픽셀이 연결된다. 이에, 유기발광표시장치의 경우, 게이트 라인, 데이터 라인, 고전위 전원 라인, 기준 전압 라인 등과 같은 다양한 라인은 기판 상에서 끊김 없이 유기발광표시장치의 일 측에서 타 측으로 연장한다.In a general organic light emitting display device, various lines (or wirings) such as a plurality of gate lines and a plurality of data lines are disposed to extend between a plurality of sub-pixels, and a plurality of sub-pixels are connected to one signal line. Accordingly, in the case of the OLED display, various lines such as a gate line, a data line, a high potential power line, and a reference voltage line extend from one side of the OLED display to the other side without interruption on the substrate.

이와 달리, 본 발명의 제1 실시예에 따른 스트레쳐블 표시장치(100)의 경우, 금속 물질로 이루어지는 게이트 라인, 데이터 라인, 고전위 전원 라인, 기준 전압 라인 등과 같은 다양한 라인은 복수의 픽셀 기판(111) 상에만 배치된다. 즉, 본 발명의 제1 실시예에 따른 스트레쳐블 표시장치(100)에서 금속 물질로 이루어진 다양한 라인은 복수의 픽셀 기판(111) 상에만 배치되고, 하부 기판(110)에 접하도록 형성되지 않을 수 있다. 이에, 다양한 라인들은 복수의 픽셀 기판(111)에 대응하도록 패터닝되어 불연속적으로 배치될 수 있다. In contrast, in the case of the stretchable display device 100 according to the first embodiment of the present invention, various lines such as a gate line, a data line, a high potential power line, a reference voltage line, etc. made of a metal material are formed of a plurality of pixel substrates. It is placed only on (111). That is, in the stretchable display device 100 according to the first embodiment of the present invention, various lines made of a metal material are disposed only on the plurality of pixel substrates 111 and are not formed to contact the lower substrate 110. I can. Accordingly, various lines may be patterned to correspond to the plurality of pixel substrates 111 and disposed discontinuously.

본 발명의 제1 실시예에 따른 표시장치(100)에서는 이러한 불연속적인 라인들을 연결하기 위해, 서로 인접하는 두 개의 픽셀 기판(111) 상의 패드가 연결 배선(180)에 의해 연결될 수 있다. 즉, 연결 배선(180)은 인접하는 두 개의 픽셀 기판(111) 상의 패드를 전기적으로 연결한다. 따라서, 본 발명의 스트레쳐블 표시장치(100)는 게이트 라인, 데이터 라인, 고전위 전원 라인, 기준 전압 라인 등과 같은 다양한 라인을 복수의 픽셀 기판(111) 사이에서 전기적으로 연결하도록 복수의 연결 배선(180)을 포함할 수 있다. 예를 들면, X축 방향으로 인접하여 배치된 복수의 픽셀 기판(111) 상에는 게이트 라인이 배치될 수 있고, 게이트 라인의 양 끝단에는 게이트 패드(171)가 배치될 수 있다. 이때, X축 방향으로 인접하여 배치된 복수의 픽셀 기판(111) 상의 복수의 게이트 패드(171) 각각은 게이트 라인으로 기능하는 연결 배선(180)에 의해 서로 연결될 수 있다. 이에, 복수의 픽셀 기판(111) 상에 배치된 게이트 라인과 하부 기판(110) 상에 배치된 연결 배선(180)이 하나의 게이트 라인으로 기능할 수 있다. 또한, 데이터 라인, 고전위 전원 라인, 기준 전압 라인 등과 같이 스트레쳐블 표시장치(100)에 포함될 수 있는 모든 다양한 라인 또한 상술한 바와 같이 연결 배선(180)에 의해 하나의 라인으로 기능할 수 있다.In the display device 100 according to the first exemplary embodiment of the present invention, in order to connect such discontinuous lines, pads on two adjacent pixel substrates 111 may be connected by a connection line 180. That is, the connection wiring 180 electrically connects the pads on two adjacent pixel substrates 111. Accordingly, the stretchable display device 100 of the present invention has a plurality of connection wirings to electrically connect various lines such as a gate line, a data line, a high potential power line, and a reference voltage line between the plurality of pixel substrates 111. It may include 180. For example, a gate line may be disposed on a plurality of pixel substrates 111 disposed adjacent to each other in the X-axis direction, and gate pads 171 may be disposed at both ends of the gate line. In this case, each of the plurality of gate pads 171 on the plurality of pixel substrates 111 disposed adjacent to each other in the X-axis direction may be connected to each other by a connection wiring 180 functioning as a gate line. Accordingly, the gate line disposed on the plurality of pixel substrates 111 and the connection wiring 180 disposed on the lower substrate 110 may function as one gate line. In addition, all various lines that may be included in the stretchable display device 100, such as a data line, a high potential power line, and a reference voltage line, may also function as one line by the connection wiring 180 as described above. .

도 6을 참조하면, 제1 연결 배선(181)은 X축 방향으로 인접하여 배치된 복수의 픽셀 기판(111) 상의 패드 중 나란히 배치된 두 개의 픽셀 기판(111) 상의 패드들을 서로 연결할 수 있다. 제1 연결 배선(181)은 게이트 라인 또는 저전위 전원 라인으로 기능할 수 있으나, 이에 제한되지는 않는다. 예를 들면, 제1 연결 배선(181)은 게이트 라인으로 기능할 수 있고, 뱅크(116)에 형성된 컨택홀을 통하여 X축 방향으로 나란히 배치된 두 개의 픽셀 기판(111) 상의 게이트 패드(171)를 전기적으로 연결할 수 있다. 이에, 앞서 설명한 바와 같이, X축 방향으로 배치된 복수의 픽셀 기판(111) 상의 게이트 패드(171)는 게이트 라인으로 기능하는 제1 연결 배선(181)에 의하여 연결될 수 있고, 하나의 게이트 신호가 전달될 수 있다. Referring to FIG. 6, the first connection wiring 181 may connect pads on two pixel substrates 111 arranged side by side among pads on a plurality of pixel substrates 111 disposed adjacent to each other in the X-axis direction. The first connection wiring 181 may function as a gate line or a low potential power line, but is not limited thereto. For example, the first connection wiring 181 may function as a gate line, and the gate pads 171 on the two pixel substrates 111 arranged side by side in the X-axis direction through a contact hole formed in the bank 116 Can be electrically connected. Thus, as described above, the gate pads 171 on the plurality of pixel substrates 111 arranged in the X-axis direction may be connected by the first connection wiring 181 functioning as a gate line, and one gate signal is Can be delivered.

제2 연결 배선(182)은 Y축 방향으로 인접하여 배치된 복수의 픽셀 기판(111) 상의 패드 중 나란히 배치된 두 개의 픽셀 기판(111) 상의 패드들을 서로 연결할 수 있다. 제2 연결 배선(182)은 데이터 라인, 고전위 전원 라인 또는 기준 전압 라인으로 기능할 수 있으나, 이에 제한되지는 않는다. 예를 들면, 제2 연결 배선(182)은 데이터 라인으로 기능할 수 있고, 뱅크(116)에 형성된 컨택홀을 통하여 Y축 방향으로 나란히 배치된 두 개의 픽셀 기판(111) 상의 데이터 패드(173)를 전기적으로 연결할 수 있다. 이에, 앞서 설명한 바와 같이, Y축 방향으로 배치된 복수의 픽셀 기판(111) 상의 데이터 패드(173)는 데이터 라인으로 기능하는 복수의 제2 연결 배선(182)에 의하여 연결될 수 있고, 하나의 데이터 신호가 전달될 수 있다. The second connection wiring 182 may connect pads on two pixel substrates 111 arranged side by side among the pads on the plurality of pixel substrates 111 arranged adjacent to each other in the Y-axis direction. The second connection wiring 182 may function as a data line, a high potential power line, or a reference voltage line, but is not limited thereto. For example, the second connection wiring 182 may function as a data line, and the data pads 173 on two pixel substrates 111 arranged side by side in the Y-axis direction through a contact hole formed in the bank 116 Can be electrically connected. Accordingly, as described above, the data pads 173 on the plurality of pixel substrates 111 arranged in the Y-axis direction may be connected by a plurality of second connection wires 182 functioning as data lines, and one data Signals can be delivered.

한편, 연결 배선(180)은 베이스 폴리머 및 전도성 입자를 포함한다. 구체적으로, 제1 연결 배선(181)은 베이스 폴리머 및 전도성 입자를 포함하며, 제2 연결 배선(182)은 베이스 폴리머 및 전도성 입자를 포함한다.Meanwhile, the connection wiring 180 includes a base polymer and conductive particles. Specifically, the first connection wiring 181 includes a base polymer and conductive particles, and the second connection wiring 182 includes a base polymer and conductive particles.

제1 연결 배선(181)은 픽셀 기판(111) 상에 배치된 뱅크(116)의 상면 및 측면, 오버코트층(115), 층간 절연층(114), 버퍼층(112), 복수의 픽셀 기판(111)의 측면과 접하며 하부 기판(110)의 상면으로 연장되어 형성될 수 있다. 이에, 제1 연결 배선(181)은 하부 기판(110)의 상면과 접하며, 이웃하는 픽셀 기판(111)의 측면과 접하고, 이웃하는 픽셀 기판(111) 상에 배치된 버퍼층(112), 게이트 절연층(113), 층간 절연층(114), 오버코트층(115) 및 뱅크(116)의 측면과 접할 수 있다. 그리고, 제1 연결 배선(181)은 이웃하는 픽셀 기판(111)에 배치된 연결 패드(172)와 접할 수 있으나, 이에 제한되는 것은 아니다.The first connection wiring 181 includes a top surface and a side surface of the bank 116 disposed on the pixel substrate 111, an overcoat layer 115, an interlayer insulating layer 114, a buffer layer 112, and a plurality of pixel substrates 111. ) May be formed to be in contact with the side surface and extend to the upper surface of the lower substrate 110. Accordingly, the first connection wiring 181 is in contact with the upper surface of the lower substrate 110, the buffer layer 112 disposed on the neighboring pixel substrate 111 and in contact with the side surface of the neighboring pixel substrate 111, and gate insulation. The layer 113, the interlayer insulating layer 114, the overcoat layer 115, and the side surfaces of the bank 116 may be in contact. Further, the first connection wiring 181 may contact the connection pad 172 disposed on the neighboring pixel substrate 111, but is not limited thereto.

제1 연결 배선(181)의 베이스 폴리머는 하부 기판(110)과 유사하게 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 베이스 폴리머는, 예를 들어, SBS(Styrene Butadiene Styrene) 등을 포함할 수 있으나, 이에 제한되지는 않는다. 이에, 스트레쳐블 표시장치(100)가 휘거나 늘어날 경우, 베이스 폴리머는 손상되지 않을 수 있다. 베이스 폴리머는 하부 기판(110) 및 픽셀 기판(111) 상에 베이스 폴리머를 구성하는 물질을 코팅하거나 슬릿(slit)을 사용하여 도포하는 방식으로 형성될 수 있다.The base polymer of the first connection wiring 181 may be formed of an insulating material that can be bent or stretched similarly to the lower substrate 110. The base polymer may include, for example, SBS (Styrene Butadiene Styrene), but is not limited thereto. Accordingly, when the stretchable display device 100 is bent or stretched, the base polymer may not be damaged. The base polymer may be formed by coating a material constituting the base polymer on the lower substrate 110 and the pixel substrate 111 or using a slit.

제1 연결 배선(181)의 전도성 입자는 베이스 폴리머에 분산될 수 있다. 구체적으로, 제1 연결 배선(181)은 베이스 폴리머 내에 일정한 농도로 분산된 전도성 입자를 포함할 수 있다. 제1 연결 배선(181)은, 예를 들어, 베이스 폴리머에 전도성 입자를 균일하게 교반한 후, 전도성 입자가 분산된 베이스 폴리머를 하부 기판(110) 및 픽셀 기판(111) 상에 코팅 및 경화하는 방식으로 형성될 수 있으나, 이에 제한되는 것은 아니다. 전도성 입자는 은(Ag), 금(Au), 탄소(Carbon) 중 적어도 하나를 포함할 수 있으나, 이에 제한되지는 않는다.The conductive particles of the first connection wiring 181 may be dispersed in the base polymer. Specifically, the first connection wiring 181 may include conductive particles dispersed at a predetermined concentration in the base polymer. The first connection wiring 181 is, for example, uniformly agitating the conductive particles in the base polymer, and then coating and curing the base polymer in which the conductive particles are dispersed on the lower substrate 110 and the pixel substrate 111. It may be formed in a manner, but is not limited thereto. The conductive particles may include at least one of silver (Ag), gold (Au), and carbon, but is not limited thereto.

제1 연결 배선(181)의 베이스 폴리머에 분산되어 배치된 전도성 입자는 서로 이웃하는 픽셀 기판(111)에 각각 배치된 연결 패드(172)를 전기적으로 연결하는 전도성 경로를 이룰 수 있다. 또한, 복수의 픽셀 기판(111) 중 최외곽에 배치된 픽셀 기판(111)에 형성된 게이트 패드(171)와 비표시 영역(NA)에 배치된 패드를 전기적으로 연결하여 전도성 경로를 이룰 수 있다.Conductive particles dispersed and disposed in the base polymer of the first connection wiring 181 may form a conductive path electrically connecting the connection pads 172 respectively disposed on the pixel substrates 111 adjacent to each other. In addition, a conductive path may be formed by electrically connecting the gate pad 171 formed on the pixel substrate 111 disposed at the outermost of the plurality of pixel substrates 111 and the pad disposed in the non-display area NA.

제1 연결 배선(181)의 베이스 폴리머 및 베이스 폴리머에 분산된 전도성 입자는 서로 인접하는 픽셀 기판(111)에 배치된 패드 사이를 직선 또는 도 6에 도시된 것처럼 곡선 형상으로 연결할 수 있다. 이를 위해, 제조 공정에서 베이스 폴리머는 복수의 픽셀 기판(111) 각각에 배치된 패드 사이를 연결하는 직선 또는 곡선 형상으로 형성될 수 있다. 이에, 베이스 폴리머에 분산된 전도성 입자가 이루는 전도성 경로 또한 직선 또는 곡선 형상일 수 있다. 그러나, 제1 연결 배선(181)의 베이스 폴리머 및 전도성 입자의 형성 과정 및 형상은 이에 제한되지 않을 수 있다.The base polymer of the first connection wiring 181 and the conductive particles dispersed in the base polymer may connect between the pads disposed on the pixel substrate 111 adjacent to each other in a straight line or curved shape as shown in FIG. 6. To this end, in the manufacturing process, the base polymer may be formed in a straight or curved shape connecting pads disposed on each of the plurality of pixel substrates 111. Accordingly, the conductive path formed by the conductive particles dispersed in the base polymer may also have a straight or curved shape. However, the process and shape of the base polymer and the conductive particles of the first connection wiring 181 may not be limited thereto.

제2 연결 배선(182)은 픽셀 기판(111) 상에 배치된 뱅크(116)의 상면 및 측면, 오버코트층(115), 층간 절연층(114), 버퍼층(112), 복수의 픽셀 기판(111)의 측면과 접하며 하부 기판(110)의 상면으로 연장되어 형성될 수 있다. 이에, 제2 연결 배선(182)은 하부 기판(110)의 상면과 접하며, 이웃하는 픽셀 기판(111)의 측면과 접하고, 이웃하는 픽셀 기판(111) 상에 배치된 버퍼층(112), 게이트 절연층(113), 층간 절연층(114), 오버코트층(115) 및 뱅크(116)의 측면과 접할 수 있다. 그리고, 제2 연결 배선(182)은 이웃하는 픽셀 기판(111)에 배치된 데이터 패드(173)와 접할 수 있으나, 이에 제한되는 것은 아니다.The second connection wiring 182 includes a top surface and a side surface of the bank 116 disposed on the pixel substrate 111, an overcoat layer 115, an interlayer insulating layer 114, a buffer layer 112, and a plurality of pixel substrates 111. ) May be formed to be in contact with the side surface and extend to the upper surface of the lower substrate 110. Accordingly, the second connection wiring 182 is in contact with the upper surface of the lower substrate 110, the buffer layer 112 disposed on the neighboring pixel substrate 111 and in contact with the side surface of the neighboring pixel substrate 111, and gate insulation. The layer 113, the interlayer insulating layer 114, the overcoat layer 115, and the side surfaces of the bank 116 may be in contact. Further, the second connection wiring 182 may contact the data pad 173 disposed on the neighboring pixel substrate 111, but is not limited thereto.

제2 연결 배선(182)의 베이스 폴리머는 하부 기판(110)과 유사하게 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있으며, 제1 연결 배선(181)의 베이스 폴리머와 동일한 물질일 수 있다. 베이스 폴리머는, 예를 들어, SBS(Styrene Butadiene Styrene) 등을 포함할 수 있으나, 이에 제한되지는 않는다.The base polymer of the second connection wiring 182 may be formed of an insulating material that can be bent or stretched similarly to the lower substrate 110, and may be the same material as the base polymer of the first connection wiring 181. The base polymer may include, for example, SBS (Styrene Butadiene Styrene), but is not limited thereto.

그리고 제2 연결 배선(182)의 전도성 입자는 베이스 폴리머에 분산될 수 있다. 구체적으로, 제2 연결 배선(183)은 베이스 폴리머 내에 일정한 농도로 분산된 전도성 입자를 포함할 수 있다. 이때, 제2 연결 배선(182)의 베이스 폴리머의 상부에 분산된 전도성 입자의 농도와 베이스 폴리머의 하부에 분산된 전도성 입자의 농도는 실질적으로 동일할 수 있다. 또한, 제2 연결 배선(181)의 제조 공정은 제1 연결 배선(181)의 제조 공정과 동일할 수 있으며, 동시에 수행될 수도 있다.In addition, the conductive particles of the second connection wiring 182 may be dispersed in the base polymer. Specifically, the second connection wiring 183 may include conductive particles dispersed at a predetermined concentration in the base polymer. In this case, the concentration of the conductive particles dispersed in the upper portion of the base polymer of the second connection wiring 182 and the concentration of the conductive particles dispersed in the lower portion of the base polymer may be substantially the same. In addition, the manufacturing process of the second connection wiring 181 may be the same as the manufacturing process of the first connection wiring 181 or may be performed at the same time.

제2 연결 배선(182)의 베이스 폴리머에 분산되어 배치되는 전도성 입자는 서로 이웃하는 픽셀 기판(111)에 각각 배치된 데이터 패드(173)를 전기적으로 연결하는 전도성 경로를 이룰 수 있다. 또한, 복수의 픽셀 기판(111) 중 최외곽에 배치된 픽셀 기판(111)에 형성된 데이터 패드(173)와 비표시 영역(NA)에 배치된 패드를 전기적으로 연결하여 전도성 경로를 이룰 수 있다. Conductive particles dispersed and disposed in the base polymer of the second connection wiring 182 may form a conductive path electrically connecting the data pads 173 respectively disposed on the pixel substrates 111 adjacent to each other. In addition, a conductive path may be formed by electrically connecting the data pad 173 formed on the pixel substrate 111 disposed at the outermost of the plurality of pixel substrates 111 and the pad disposed in the non-display area NA.

제2 연결 배선(182)의 베이스 폴리머 및 베이스 폴리머에 분산된 전도성 입자는 서로 인접하는 픽셀 기판(111)에 배치된 패드 사이를 직선 또는 곡선 형상으로 연결할 수 있다. 이를 위해, 제조 공정에서 베이스 폴리머는 복수의 픽셀 기판(111) 각각에 배치된 패드 사이를 연결하는 직선 또는 곡선 형상으로 형성될 수 있다. 이에, 베이스 폴리머에 분산된 전도성 입자가 이루는 전도성 경로 또한 직선 또는 곡선 형상일 수 있다. 그러나 제2 연결 배선(182)의 베이스 폴리머 및 전도성 입자의 형성 과정 및 형상은 이에 제한되지 않을 수 있다.The base polymer of the second connection wiring 182 and the conductive particles dispersed in the base polymer may connect between the pads disposed on the pixel substrate 111 adjacent to each other in a linear or curved shape. To this end, in the manufacturing process, the base polymer may be formed in a straight or curved shape connecting pads disposed on each of the plurality of pixel substrates 111. Accordingly, the conductive path formed by the conductive particles dispersed in the base polymer may also have a straight or curved shape. However, the formation process and shape of the base polymer and the conductive particles of the second connection wiring 182 may not be limited thereto.

전술한 제1 연결 배선(181) 및 제2 연결 배선(182)이 곡선 형상으로 이루어지는 경우, 사인파 형상을 가질 수 있다. 다만, 제1 연결 배선(181) 및 제2 연결 배선(182)의 형상은 이에 제한되지 않으며, 예를 들어, 제1 연결 배선(181) 및 제2 연결 배선(182)은 지그재그 형상으로 연장될 수 있으며, 복수의 마름모 모양의 배선들이 꼭지점에서 연결되어 연장되는 등의 다양한 형상을 가질 수 있다.When the above-described first and second connection wires 181 and 182 have a curved shape, they may have a sine wave shape. However, the shape of the first connection wire 181 and the second connection wire 182 is not limited thereto, and for example, the first connection wire 181 and the second connection wire 182 may extend in a zigzag shape. In addition, a plurality of rhombus-shaped wires may have various shapes, such as being connected to and extending from a vertex.

몇몇 실시예에서, 연결 배선(180)의 베이스 폴리머에 분산된 전도성 입자는 베이스 폴리머 내에서 농도 구배를 가지며 분산되어 배치될 수도 있다. 전도성 입자의 농도는 베이스 폴리머의 상부에서 하부로 갈수록 감소되며, 이에, 베이스 폴리머의 상부에서 전도성 입자에 의한 전도도가 가장 클 수 있다. 구체적으로, 전도성 입자는 베이스 폴리머 상면에 전도성 전구체를 사용하는 잉크 프린팅 공정 등을 사용하여 베이스 폴리머에 주입되어 분산될 수 있다. 전도성 입자를 베이스 폴리머에 주입시키는 과정에서 폴리머가 수차례 스웰링(swelling)되면서 베이스 폴리머의 빈 공간으로 전도성 입자가 침투될 수 있다. 이후, 전도성 입자가 주입된 베이스 폴리머를 환원 물질에 침지(dipping)하거나, 증기(vapor)로 환원시키면 연결 배선(180)이 형성될 수 있다. 이에, 베이스 폴리머의 상부의 침투 영역은 전도성 입자의 농도가 전도성 경로를 형성할 정도로 높을 수 있다. 베이스 폴리머 상부의 전도성 입자에 높은 농도로 분산된 침투 영역의 두께는 전도성 입자가 베이스 폴리머 상면에서 주입되는 시간 및 강도에 따라 변화될 수 있으며, 예를 들면, 베이스 폴리머의 상면에서 전도성 입자가 주입되는 시간 또는 강도가 증가될 경우, 침투 영역의 두께는 두꺼워 질 수 있다. 또한, 각각의 전도성 입자는 베이스 폴리머의 상부에서 서로 접할 수 있으며, 이에, 서로 접하는 전도성 입자를 통하여 전도성 경로가 형성되어 전기적 신호가 전달될 수 있다.In some embodiments, the conductive particles dispersed in the base polymer of the connection wiring 180 may have a concentration gradient and may be dispersed and disposed in the base polymer. The concentration of the conductive particles decreases from the top to the bottom of the base polymer, and thus, the conductivity of the conductive particles on the top of the base polymer may be the greatest. Specifically, the conductive particles may be injected and dispersed in the base polymer using an ink printing process or the like using a conductive precursor on the upper surface of the base polymer. In the process of injecting the conductive particles into the base polymer, the polymer may swell several times, and the conductive particles may penetrate into the empty space of the base polymer. Thereafter, when the base polymer injected with the conductive particles is immersed in a reducing material or reduced to a vapor, the connection wiring 180 may be formed. Accordingly, in the penetration region of the upper portion of the base polymer, the concentration of the conductive particles may be high enough to form a conductive path. The thickness of the penetration area dispersed at a high concentration in the conductive particles on the base polymer may vary depending on the time and strength of the conductive particles being injected from the top surface of the base polymer. For example, the conductive particles are injected from the top surface of the base polymer. If the time or strength is increased, the thickness of the penetration area can become thicker. In addition, each of the conductive particles may be in contact with each other on the top of the base polymer, and thus, a conductive path may be formed through the conductive particles in contact with each other to transmit an electrical signal.

또한, 몇몇 실시예에서, 연결 배선(180)의 베이스 폴리머는 서로 이웃하는 픽셀 기판(111) 사이에서 하부 기판(110) 상에 단일층으로 형성될 수도 있다. 구체적으로, 베이스 폴리머는 도 6에 도시된 것과 달리, X축 방향으로 서로 가장 인접하는 픽셀 기판(111) 사이의 영역에서 하부 기판(110)과 접하며 단일층으로 배치될 수 있다. 베이스 폴리머는 하나의 픽셀 기판(111) 상의 일 측에 나란히 형성된 복수의 패드 모두와 중첩되어 형성될 수 있다. 그리고, 전도성 입자는 하나의 층으로 배치된 베이스 폴리머상에 복수의 전도성 경로를 이루며 복수의 패드 각각과 대응하도록 별도로 형성될 수 있다. 이에, 전도성 입자가 이루는 전도성 경로는 서로 인접하는 픽셀 기판(111)에 배치된 패드 사이를 직선 형상으로 연결할 수 있으며, 예를 들면, 복수의 픽셀 기판(111) 사이에 하나의 층으로 배치된 베이스 폴리머 상면에서 전도성 입자가 4개의 전도성 경로를 이루도록 주입될 수 있다. In addition, in some embodiments, the base polymer of the connection wiring 180 may be formed as a single layer on the lower substrate 110 between the pixel substrates 111 adjacent to each other. Specifically, the base polymer may be disposed as a single layer while in contact with the lower substrate 110 in a region between the pixel substrates 111 closest to each other in the X-axis direction, unlike that shown in FIG. 6. The base polymer may be formed by overlapping all of the plurality of pads formed in parallel on one side of one pixel substrate 111. In addition, the conductive particles may form a plurality of conductive paths on the base polymer disposed as a single layer and may be separately formed to correspond to each of the plurality of pads. Accordingly, the conductive path formed by the conductive particles may connect the pads disposed on the pixel substrates 111 adjacent to each other in a linear shape, for example, a base disposed as a single layer between the plurality of pixel substrates 111 Conductive particles may be injected to form four conductive paths on the upper surface of the polymer.

또한, 몇몇 실시예에서, 연결 배선(180)의 베이스 폴리머는 복수의 픽셀 기판(111)이 배치된 영역을 제외한 영역 전체에 배치될 수도 있다. 베이스 폴리머는 하부 기판(110) 중 복수의 강성 기판, 즉, 복수의 픽셀 기판(111)과 중첩되는 영역을 제외한 나머지 영역에서, 하부 기판(110)과 접하며 단일 층으로 배치될 수 있다. 이에, 하부 기판(110) 중 복수의 픽셀 기판(111)과 중첩되는 영역을 제외한 나머지 영역은 베이스 폴리머에 의하여 덮힐 수 있으며, 베이스 폴리머는 복수의 픽셀 기판(111)의 패드와 접할 수 있으므로, 베이스 폴리머의 일부는 복수의 픽셀 기판(111)의 가장자리를 덮도록 배치될 수 있다. 그리고, 전도성 입자는 베이스 폴리머 상에서 인접하는 복수의 픽셀 기판(111) 상의 패드를 연결하는 전도성 경로를 형성할 수 있다. In addition, in some embodiments, the base polymer of the connection wiring 180 may be disposed in the entire area except for the area in which the plurality of pixel substrates 111 are disposed. The base polymer may be disposed in a single layer in contact with the lower substrate 110 in the remaining regions of the lower substrate 110 except for a region overlapping with the plurality of rigid substrates, that is, the plurality of pixel substrates 111. Accordingly, the rest of the lower substrate 110 except for a region overlapping with the plurality of pixel substrates 111 may be covered by the base polymer, and the base polymer may be in contact with the pads of the plurality of pixel substrates 111. Some of the polymer may be disposed to cover the edges of the plurality of pixel substrates 111. In addition, the conductive particles may form a conductive path connecting pads on a plurality of pixel substrates 111 adjacent to each other on the base polymer.

베이스 폴리머가 하부 기판(110) 상에서 복수의 픽셀 기판(111)이 배치된 영역을 제외한 전체 영역에 단일 층으로 배치될 경우, 베이스 폴리머는 하부 기판(110) 중 복수의 픽셀 기판(111)이 배치된 영역을 제외한 모든 영역에 도포하는 방식으로 형성될 수 있으므로, 베이스 폴리머를 패터닝하기 위한 별도의 공정이 필요하지 않을 수 있다. 따라서, 베이스 폴리머 및 연결 배선의 제조 공정이 단순화될 수 있고, 공정 비용 및 시간이 감소할 수 있다. When the base polymer is disposed on the lower substrate 110 as a single layer on the entire area except for the area in which the plurality of pixel substrates 111 are disposed, the plurality of pixel substrates 111 among the lower substrate 110 are disposed as the base polymer. Since it may be formed by applying it to all regions except the region, a separate process for patterning the base polymer may not be required. Therefore, the manufacturing process of the base polymer and the connection wiring can be simplified, and the process cost and time can be reduced.

또한, 베이스 폴리머가 하부 기판(110) 상에서 복수의 픽셀 기판(111)이 배치된 영역을 제외한 전체 영역에 단일 층으로 배치됨으로써, 스트레쳐블 표시장치(100)가 휘거나 늘어나는 경우 가해지는 힘을 분산시킬 수 있다. 또한, 몇몇 실시예에서, 연결 배선(180)의 베이스 폴리머의 상면은 평평할 수 있다. 구체적으로, 도 7에 도시된 것과 달리, 게이트 라인 및 데이터 라인과 같은 연결 배선(180)의 베이스 폴리머의 상면은 복수의 픽셀 기판(111) 상의 오버코트층(115)의 상면보다 더 높을 수 있다. 또한, 베이스 폴리머의 상면은 복수의 픽셀 기판(111) 상의 뱅크(116)의 상면보다 더 높을 수 있다. 이에, 연결 배선(180)의 베이스 폴리머는 복수의 픽셀 기판(111)과 중첩되는 부분의 상면의 높이와 복수의 픽셀 기판(111) 사이에 배치된 영역의 상면의 높이가 동일할 수 있다. 이에, 연결 배선(180)의 상면은 평평할 수 있다. 따라서, 베이스 폴리머 상부에 분산되는 전도성 입자의 상면은 단면도 상에서 굴곡없는 직선의 형상일 수 있다. In addition, since the base polymer is disposed in a single layer on the lower substrate 110 in the entire area excluding the area in which the plurality of pixel substrates 111 are disposed, the force applied when the stretchable display device 100 is bent or stretched is reduced. Can be dispersed. Also, in some embodiments, the top surface of the base polymer of the connection wiring 180 may be flat. Specifically, unlike in FIG. 7, the top surface of the base polymer of the connection wiring 180 such as the gate line and the data line may be higher than the top surface of the overcoat layer 115 on the plurality of pixel substrates 111. Also, the upper surface of the base polymer may be higher than the upper surface of the banks 116 on the plurality of pixel substrates 111. Accordingly, the base polymer of the connection wiring 180 may have the same height of an upper surface of a portion overlapping the plurality of pixel substrates 111 and an upper surface of an area disposed between the plurality of pixel substrates 111. Accordingly, the upper surface of the connection wiring 180 may be flat. Accordingly, the upper surface of the conductive particles dispersed on the base polymer may have a straight line shape without curvature on a cross-sectional view.

하부 기판(110) 상에 이격되어 배치된 복수의 픽셀 기판(111) 상의 다양한 구성 요소에 의하여 뱅크(116)의 상면과 하부 기판(110)의 상면 사이에는 단차가 존재할 수 있다. 이 경우, 베이스 폴리머 상면의 단차에 의하여 베이스 폴리머 자체가 끊어질 수 있어, 인접하는 픽셀 기판(111)에 배치된 패드 사이의 전기적 경로가 차단될 수 있고, 스트레쳐블 표시장치의 불량률은 증가될 수 있다. A step may exist between the upper surface of the bank 116 and the upper surface of the lower substrate 110 due to various components on the plurality of pixel substrates 111 spaced apart from and disposed on the lower substrate 110. In this case, the base polymer itself may be cut off due to a step on the upper surface of the base polymer, so that an electrical path between the pads disposed on the adjacent pixel substrate 111 may be blocked, and the defect rate of the stretchable display device may increase. I can.

이때, 베이스 폴리머의 상면이 평평할 경우, 복수의 픽셀 기판(111)에 배치된 소자들의 상면과 복수의 픽셀 기판(111)이 배치되지 않은 하부 기판(110)의 상면과의 단차가 제거될 수 있다. 이에, 스트레쳐블 표시장치(100)가 휘어지거나 늘어날지라도 단차에 의해 베이스 폴리머 및 전도성 입자를 포함하는 연결 배선(180)이 끊어지는 현상이 방지될 수 있다. 또한, 본 발명의 다른 실시예에 따른 스트레쳐블 표시장치(100)에서는 베이스 폴리머의 상면이 평평함으로써, 스트레쳐블 표시 장치(100)의 제조 공정 중 연결 배선(180)의 손상을 최소화할 수 있다. In this case, when the top surface of the base polymer is flat, a step difference between the top surfaces of the devices disposed on the plurality of pixel substrates 111 and the top surface of the lower substrate 110 on which the plurality of pixel substrates 111 are not disposed may be eliminated. have. Accordingly, even if the stretchable display device 100 is bent or stretched, a phenomenon in which the connection wiring 180 including the base polymer and the conductive particles is disconnected due to a step difference may be prevented. In addition, in the stretchable display device 100 according to another embodiment of the present invention, since the top surface of the base polymer is flat, damage to the connection wiring 180 during the manufacturing process of the stretchable display device 100 can be minimized. have.

다시 도 7을 참조하면, 봉지층(117) 및 하부 기판(110) 상에는 상부 기판(120), 편광층(190) 및 접착층(118)이 배치된다. Referring back to FIG. 7, an upper substrate 120, a polarizing layer 190, and an adhesive layer 118 are disposed on the encapsulation layer 117 and the lower substrate 110.

상부 기판(120)은 상부 기판(120)의 아래에 배치되는 다양한 구성요소들을 지지하는 기판이다. 상부 기판(120)은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 상부 기판(120)은 연성 기판으로서, 팽창 및 수축이 가역적으로 가능할 수 있다. 또한 탄성 계수(elastic modulus)가 수 MPa 내지 수 백 MPa일 수 있으며, 연신 파괴율이 100% 이상일 수 있다. 상부 기판(120)의 두께는 10um 내지 1mm일 수 있으나, 이에 제한되는 것은 아니다. The upper substrate 120 is a substrate supporting various components disposed under the upper substrate 120. The upper substrate 120 is a flexible substrate and may be formed of an insulating material that can be bent or stretched. The upper substrate 120 is a flexible substrate, and may be reversibly expanded and contracted. In addition, the elastic modulus may be several MPa to several hundred MPa, and the elongation failure rate may be 100% or more. The thickness of the upper substrate 120 may be 10 μm to 1 mm, but is not limited thereto.

상부 기판(120)은 하부 기판(110)과 동일한 물질로 이루어질 수 있으며, 예를 들어, 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU) 등의 탄성 중합체(elastomer)로 이루어질 있으며, 이에, 유연한 성질을 가질 수 있다. 그러나, 상부 기판(120)의 재질은 이에 제한되는 것은 아니다.The upper substrate 120 may be made of the same material as the lower substrate 110, and for example, an elasticity such as a silicone rubber such as polydimethylsiloxane (PDMS) or a polyurethane (polyurethane; PU). It is made of a polymer (elastomer), and thus, may have a flexible property. However, the material of the upper substrate 120 is not limited thereto.

상부 기판(120)과 하부 기판(110)에는 압력이 가해져 상부 기판(120)의 아래에 배치된 접착층(118)에 의하여 상부 기판(120)과 하부 기판(110)은 합착될 수 있다. 다만, 이에 제한되지 않고, 실시예에 따라 접착층(118)이 생략될 수도 있다.Pressure is applied to the upper substrate 120 and the lower substrate 110 so that the upper substrate 120 and the lower substrate 110 may be bonded to each other by the adhesive layer 118 disposed under the upper substrate 120. However, the present invention is not limited thereto, and the adhesive layer 118 may be omitted according to embodiments.

상부 기판(120) 상에는 편광층(190)이 배치된다. 편광층(190)은 스트레쳐블 표시장치(100)의 외부로부터 입사되는 광을 편광시킬 수 있다. 편광층(190)을 통과하여 스트레쳐블 표시장치(100)의 내부로 입사된 편광된 광은 스트레쳐블 표시장치(100)의 내부에서 반사될 수 있고, 이에, 위상이 전환될 수 있다. 위상이 전환된 광은 편광층(190)을 통과하지 못할 수 있다. 이에, 스트레쳐블 표시장치(100)의 외부로부터 스트레쳐블 표시장치(100)의 내부로 입사된 광은 스트레쳐블 표시장치(100)의 외부로 다시 방출되지 못하여 스트레쳐블 표시장치(100)의 외광 반사는 감소될 수 있다. A polarizing layer 190 is disposed on the upper substrate 120. The polarizing layer 190 may polarize light incident from the outside of the stretchable display device 100. The polarized light that passes through the polarization layer 190 and enters the stretchable display device 100 may be reflected inside the stretchable display device 100, and thus, the phase may be switched. Light whose phase has been switched may not pass through the polarizing layer 190. Accordingly, light incident to the inside of the stretchable display device 100 from the outside of the stretchable display device 100 cannot be emitted again to the outside of the stretchable display device 100. The reflection of external light of) can be reduced.

한편, 스트레쳐블 표시 장치는 쉽게 휘거나 늘어나는 성질을 가져야 하므로, 모듈러스가 작아 연성 특성을 갖는 기판을 사용하려는 시도가 존재하였다. 다만, 모듈러스가 작은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 연성 물질을 표시 소자가 제조되는 동안 배치되는 하부의 기판으로 사용할 경우, 모듈러스가 작은 물질의 열에 약한 특성에 의하여 트랜지스터, 표시 소자를 형성하는 공정 중 발생하는 고온, 예를 들어, 100℃ 이상의 온도에 의해 기판이 손상되는 문제가 발생하였다. Meanwhile, since a stretchable display device must have a property of being easily bent or stretched, an attempt has been made to use a substrate having a soft property due to its low modulus. However, when a flexible material such as polydimethylsiloxane (PDMS) having a low modulus is used as a lower substrate disposed while a display device is being manufactured, a transistor or a display device is formed due to the characteristics of the material having a low modulus weak to heat. A problem in that the substrate is damaged by a high temperature generated during the process, for example, a temperature of 100° C. or higher has occurred.

이에, 고온에 견딜 수 있는 물질로 이루어진 기판 상에 표시 소자를 형성하여야, 표시 소자를 형성하는 공정에서 기판이 손상되는 것을 방지할 수 있다. 이에, 폴리이미드(polyimide; PI)와 같이 제조 공정 중에 발생하는 고온에 견딜 수 있는 물질로 기판을 형성하는 시도가 있었으나, 고온에 견딜 수 있는 물질들은 모듈러스가 커서 연성 특성을 가지지 못하여 스트레쳐블 표시장치를 연신하는 과정에서 기판이 휘거나 늘어나기 어려운 문제가 발생하였다. Accordingly, when the display device is formed on a substrate made of a material capable of withstanding high temperatures, damage to the substrate in the process of forming the display device can be prevented. Accordingly, there have been attempts to form a substrate with a material that can withstand high temperatures generated during the manufacturing process, such as polyimide (PI), but materials that can withstand high temperatures have high modulus and do not have ductile properties, so they display stretchable. In the process of stretching the device, there has been a problem that the substrate is difficult to bend or stretch.

이에, 본 발명의 일 실시예에 따른 스트레쳐블 표시장치(100)에서는 트랜지스터(150)나 유기 발광 소자(160) 등이 배치되는 영역에만 강성 기판인 복수의 픽셀 기판(111)을 배치하여 트랜지스터(150)나 유기 발광 소자(160)의 제조 공정에서의 고온에 의해 복수의 픽셀 기판(111)이 손상되지 않도록 할 수 있다. Accordingly, in the stretchable display device 100 according to an exemplary embodiment of the present invention, a plurality of pixel substrates 111, which are rigid substrates, are disposed only in a region in which the transistor 150 or the organic light emitting device 160 is disposed. It is possible to prevent damage to the plurality of pixel substrates 111 due to high temperatures in the manufacturing process of the organic light emitting device 160 or 150.

또한, 본 발명의 일 실시예에 따른 스트레쳐블 표시장치(100)에서는 복수의 픽셀 기판(111) 하부 및 상부에 연성 기판인 하부 기판(110) 및 상부 기판(120)을 배치할 수 있다. 이에, 복수의 픽셀 기판(111)과 중첩되는 영역을 제외한 하부 기판(110) 및 상부 기판(120)의 나머지 영역은 쉽게 늘어나거나 휘어질 수 있으므로, 스트레쳐블 표시장치(100)가 구현될 수 있다. 또한, 강성 기판인 복수의 픽셀 기판(111) 상에 배치되는 트랜지스터(150), 유기 발광 소자(160) 등이 스트레쳐블 표시장치(100)가 휘거나 늘어남에 따라 손상되는 것을 방지될 수 있다.In addition, in the stretchable display device 100 according to an exemplary embodiment, a lower substrate 110 and an upper substrate 120 that are flexible substrates may be disposed below and above the plurality of pixel substrates 111. Accordingly, since the remaining areas of the lower substrate 110 and the upper substrate 120 excluding areas overlapping with the plurality of pixel substrates 111 can be easily stretched or bent, the stretchable display device 100 can be implemented. have. In addition, damage to the transistor 150 and the organic light emitting device 160 disposed on the plurality of pixel substrates 111, which are rigid substrates, may be prevented as the stretchable display device 100 is bent or stretched. .

도 8은 본 발명의 제1 실시예에 따른 스트레쳐블 표시장치의 하나의 서브 화소에 대한 다른 예의 구조를 나타낸 개략적인 단면도이다. 도 8의 스트레쳐블 표시장치(100)는 도 5 내지 도 7의 스트레쳐블 표시장치(100)와 비교하여 하부 기판(191)이 상이하다는 것을 제외하면 실질적으로 동일한 바, 중복 설명은 생략한다. 8 is a schematic cross-sectional view illustrating another example structure of one sub-pixel of the stretchable display device according to the first embodiment of the present invention. The stretchable display device 100 of FIG. 8 is substantially the same as that of the stretchable display device 100 of FIGS. 5 to 7 except that the lower substrate 191 is different, and a redundant description thereof will be omitted. .

도 8을 참조하면, 하부 기판(191)은 복수의 제1 하부 패턴(192) 및 제2 하부 패턴(193)을 포함한다. 복수의 제1 하부 패턴(192)은 하부 기판(191) 중 복수의 픽셀 기판(111)과 중첩하는 영역에 배치된다. 복수의 제1 하부 패턴(192)은 복수의 픽셀 기판(111) 하부에 배치되어 상면이 복수의 픽셀 기판(111)의 하면에 접착될 수 있다.Referring to FIG. 8, the lower substrate 191 includes a plurality of first lower patterns 192 and second lower patterns 193. The plurality of first lower patterns 192 are disposed in a region of the lower substrate 191 that overlaps the plurality of pixel substrates 111. The plurality of first lower patterns 192 may be disposed under the plurality of pixel substrates 111 and the upper surface may be adhered to the lower surface of the plurality of pixel substrates 111.

그리고, 제2 하부 패턴(193)은 하부 기판(192) 중 복수의 제1 하부 패턴(192)을 제외한 영역에 배치된다. 제2 하부 패턴(193)은 복수의 제1 하부 패턴(192)을 둘러싸며 복수의 제1 하부 패턴(192)과 동일 평면 상에 배치될 수 있다. 그리고, 제2 하부 패턴(193)은 연결 배선(180) 및 접착층(118)의 하부에 배치되어, 상면이 연결 배선(180)의 하면 및 접착층(118)의 하면과 접한다.In addition, the second lower pattern 193 is disposed in a region of the lower substrate 192 except for the plurality of first lower patterns 192. The second lower pattern 193 may surround the plurality of first lower patterns 192 and may be disposed on the same plane as the plurality of first lower patterns 192. In addition, the second lower pattern 193 is disposed under the connection wiring 180 and the adhesive layer 118, and the upper surface contacts the lower surface of the connection wiring 180 and the lower surface of the adhesive layer 118.

이때, 복수의 제1 하부 패턴(192)의 모듈러스는 제2 하부 패턴(193)의 모듈러스보다 클 수 있다. 따라서, 복수의 제1 하부 패턴(192)은 제2 하부 패턴(193)과 비교하여 강성을 갖는 복수의 강성 하부 패턴일 수 있다. 그리고, 제2 하부 패턴(193)은 복수의 제1 하부 패턴(192)과 비교하여 연성을 갖는 연성 하부 패턴일 수 있다. 복수의 제1 하부 패턴(192)의 모듈러스는 제2 하부 패턴(193)의 모듈러스보다 1000배 이상 클 수 있으나, 이에 제한되는 것은 아니다. In this case, the modulus of the plurality of first lower patterns 192 may be greater than that of the second lower pattern 193. Accordingly, the plurality of first lower patterns 192 may be a plurality of rigid lower patterns having rigidity compared to the second lower pattern 193. In addition, the second lower pattern 193 may be a soft lower pattern having ductility compared to the plurality of first lower patterns 192. The modulus of the plurality of first lower patterns 192 may be 1000 times greater than the modulus of the second lower pattern 193, but is not limited thereto.

복수의 제1 하부 패턴(192)은 복수의 픽셀 기판(111)과 동일한 물질로 이루어질 수 있으며, 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(polyimide; PI) 폴리아크릴레이트(polyacrylate), 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있다. 다만, 이에 제한되지 않고, 복수의 제1 하부 패턴(192)은 복수의 픽셀 기판(111)의 모듈러스와 같거나 작은 모듈러스를 갖는 물질로 이루어질 수도 있다. The plurality of first lower patterns 192 may be made of the same material as the plurality of pixel substrates 111, may be made of a plastic material having flexibility, for example, polyimide (PI). ) It may be made of polyacrylate, polyacetate, or the like. However, the present invention is not limited thereto, and the plurality of first lower patterns 192 may be made of a material having a modulus equal to or smaller than that of the plurality of pixel substrates 111.

그리고, 제2 하부 패턴(193)은 복수의 제1 하부 패턴(192)과 동일한 평면 상에 배치되며 복수의 제1 하부 패턴(192)을 둘러싸며 배치될 수 있다. 제2 하부 패턴(193)은 연성 하부 패턴으로서 팽창 및 수축이 가역적으로 가능할 수 있으며, 탄성 계수(elastic modulus)가 수 MPa 내지 수 백 MPa일 수 있으며, 연신 파괴율이 100% 이상일 수 있다. 이에, 제2 하부 패턴(193)은 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있으며, 제2 하부 패턴(193)은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU) 등의 탄성 중합체(elastomer)로 이루어질 있으나, 이에 제한되는 것은 아니다. 이때, 제2 하부 패턴(193)의 두께는 10㎛ 내지 1mm 일 수 있고, 제1 하부 패턴(192)의 두께는 1㎛ 내지 제2 하부 패턴(193)의 두께일 수 있다. In addition, the second lower pattern 193 may be disposed on the same plane as the plurality of first lower patterns 192 and may be disposed surrounding the plurality of first lower patterns 192. The second lower pattern 193 is a soft lower pattern, which may be reversibly expanded and contracted, may have an elastic modulus of several MPa to several hundred MPa, and may have a stretch failure rate of 100% or more. Accordingly, the second lower pattern 193 may be formed of an insulating material that can be bent or stretched, and the second lower pattern 193 is a silicone rubber such as polydimethylsiloxane (PDMS), polyurethane. It is made of an elastomer such as (polyurethane; PU), but is not limited thereto. In this case, the thickness of the second lower pattern 193 may be 10 μm to 1 mm, and the thickness of the first lower pattern 192 may be 1 μm to the thickness of the second lower pattern 193.

본 발명의 제1 실시예에 따른 스트레쳐블 표시장치(100)에서는 하부 기판(191)이 복수의 픽셀 기판(111)과 중첩되는 복수의 제1 하부 패턴(192)과 복수의 제1 하부 패턴(192)을 제외한 제2 하부 패턴(193)을 포함하며, 복수의 제1 하부 패턴(192)의 모듈러스는 제2 하부 패턴(193)의 모듈러스보다 크다. 스트레쳐블 표시장치(100)가 휘거나 늘어나는 등 변형될 경우, 강성 기판인 복수의 픽셀 기판(111) 하부에 배치된 복수의 제1 하부 패턴(192)은 강성 하부 패턴으로서 복수의 픽셀 기판(111)을 지지할 수 있다. 이에, 복수의 픽셀 기판(111) 상에 배치되는 다양한 소자들은 복수의 픽셀 기판(111)과 함께 복수의 제1 하부 패턴(192)으로 지지될 수 있고, 스트레쳐블 표시장치(100)가 변형됨에 따라 손상되는 것이 감소될 수 있다. In the stretchable display device 100 according to the first embodiment of the present invention, a plurality of first lower patterns 192 and a plurality of first lower patterns in which the lower substrate 191 overlaps the plurality of pixel substrates 111 The second lower pattern 193 except for 192 is included, and the modulus of the plurality of first lower patterns 192 is greater than the modulus of the second lower pattern 193. When the stretchable display device 100 is deformed, such as bent or stretched, the plurality of first lower patterns 192 disposed under the plurality of pixel substrates 111 that are rigid substrates are a plurality of pixel substrates ( 111). Accordingly, various devices disposed on the plurality of pixel substrates 111 may be supported by the plurality of first lower patterns 192 together with the plurality of pixel substrates 111, and the stretchable display device 100 is deformed. The damage can be reduced as it becomes.

또한, 스트레쳐블 표시장치(100)가 휘거나 늘어나는 등 변형될 경우 복수의 제1 하부 패턴(192)이 복수의 픽셀 기판(111)과 동일한 물질로 이루어지며 제2 하부 패턴(193)의 모듈러스보다 높은 모듈러스를 가짐으로써, 복수의 제1 하부 패턴(192)은 복수의 픽셀 기판(111)보다 더욱 늘어나는 등 변형되지 않을 수 있고, 복수의 제1 하부 패턴(192)과 복수의 픽셀 기판(111) 사이의 접착은 견고하게 유지될 수 있다. 이에, 본 발명의 제1 실시예에 따른 스트레쳐블 표시장치(100)에 있어, 복수의 제1 하부 패턴(192)과 복수의 픽셀 기판(111)의 접착은 강하게 유지될 수 있고, 스트레쳐블 표시장치(100)가 휘거나 늘어나는 등 변형이 지속적으로 이루어지는 경우라도 스트레쳐블 표시장치(100)의 불량 발생은 감소될 수 있다. In addition, when the stretchable display device 100 is deformed, such as bent or stretched, the plurality of first lower patterns 192 are made of the same material as the plurality of pixel substrates 111, and the modulus of the second lower pattern 193 is By having a higher modulus, the plurality of first lower patterns 192 may not be deformed, such as being stretched more than the plurality of pixel substrates 111, and the plurality of first lower patterns 192 and the plurality of pixel substrates 111 The adhesion between) can be kept firm. Accordingly, in the stretchable display device 100 according to the first embodiment of the present invention, adhesion between the plurality of first lower patterns 192 and the plurality of pixel substrates 111 can be strongly maintained, and The occurrence of defects in the stretchable display device 100 may be reduced even when the chewable display device 100 is continuously deformed, such as bent or stretched.

그리고, 복수의 픽셀 기판(111)과 중첩되지 않는 제2 하부 패턴(193)은 복수의 제1 하부 패턴(192)과 비교하여 연성 특성을 가짐으로써, 복수의 픽셀 기판(111) 사이의 제2 하부 패턴(193)이 배치된 영역은 자유롭게 휘거나 늘어날 수 있다. 이에, 제2 하부 패턴(193)과 중첩되어 배치되는 연결 배선(180) 또한 보다 자유롭게 휘거나 늘어날 수 있다. 따라서, 본 발명의 제1 실시예에 따른 스트레쳐블 표시장치(100)의 휘거나 늘어나는 등의 변형은 보다 용이하게 이루어질 수 있다.In addition, the second lower pattern 193 that does not overlap the plurality of pixel substrates 111 has a ductile characteristic compared to the plurality of first lower patterns 192, so that the second lower pattern 193 between the plurality of pixel substrates 111 is The area in which the lower pattern 193 is disposed may be freely bent or stretched. Accordingly, the connection wiring 180 disposed to overlap the second lower pattern 193 may also be bent or stretched more freely. Accordingly, deformation of the stretchable display device 100 according to the first embodiment of the present invention, such as bent or stretched, can be made more easily.

<제2 실시예><Second Example>

도 9는 본 발명의 제2 실시예에 따른 플렉서블 표시장치를 나타낸 단면도이고, 도 10은 본 발명의 광차단층을 나타낸 단면도이며, 도 11은 본 발명의 제2 실시예에 따른 플렉서블 표시장치를 개략적으로 나타낸 단면도이다. 하기에서는 전술한 제1 실시예와 동일한 구성에 대해 그 설명을 간략히 하기로 한다.9 is a cross-sectional view showing a flexible display device according to a second embodiment of the present invention, FIG. 10 is a cross-sectional view showing a light blocking layer according to the present invention, and FIG. 11 is a schematic view of a flexible display device according to a second embodiment of the present invention. It is a cross-sectional view shown as. In the following, the description of the same configuration as in the first embodiment will be briefly described.

도 9를 참조하면, 본 발명의 제2 실시예에 따른 플렉서블 표시장치는 하부 기판(200), 광차단층(205), 트랜지스터(TFT) 및 트랜지스터(TFT)에 연결된 유기 발광 소자(OLED)를 포함한다.Referring to FIG. 9, a flexible display device according to a second embodiment of the present invention includes a lower substrate 200, a light blocking layer 205, a transistor TFT, and an organic light emitting diode (OLED) connected to the transistor TFT. do.

하부 기판(200)은 일 영역에 홈(201)이 구비된다. 홈(201)은 광차단층(205)이 구비되는 영역으로, 상부에 트랜지스터(TFT)와 유기 발광 소자(OLED)가 적층될 수 있도록 소정의 강성이 필요한 영역에 해당된다. The lower substrate 200 has a groove 201 in one area. The groove 201 is a region in which the light blocking layer 205 is provided, and corresponds to a region requiring a predetermined rigidity so that the transistor TFT and the organic light emitting device OLED can be stacked thereon.

홈(201)은 각각이 하나의 서브픽셀에 대응된다. 즉, 하나의 홈(201)은 하나의 서브픽셀로서 1 대 1로 대응하여 형성된다. 본 실시예에서는 하나의 홈(201)이 하나의 서브픽셀에 1 대 1로 대응하는 것으로 설명하지만, 하나의 홈(201)이 적어도 2개 이상의 서브픽셀에 대응하여 형성될 수도 있다.Each of the grooves 201 corresponds to one subpixel. That is, one groove 201 is formed in a one-to-one correspondence as one subpixel. In this embodiment, one groove 201 corresponds to one subpixel on a one-to-one basis, but one groove 201 may be formed to correspond to at least two or more subpixels.

광차단층(205)은 소정의 강성을 하부 기판(200)에 부여하며, 하부로부터 입사되는 광으로부터 트랜지스터(TFT)의 액티브층(215)에 누설전류가 발생하는 것을 방지하는 역할을 한다. 광차단층(205)은 소정의 강성을 가져 플렉서블 표시장치의 상태 변화를 제한할 수 있기 때문에, 하부 기판(200)의 전면에 형성되지 않고, 기 설정된 영역에 국부적으로 형성된다. The light blocking layer 205 imparts a predetermined rigidity to the lower substrate 200 and serves to prevent a leakage current from occurring in the active layer 215 of the transistor TFT from light incident from the lower portion. The light blocking layer 205 is not formed on the entire surface of the lower substrate 200, but is formed locally in a predetermined area, since it has a predetermined rigidity and can limit a change in the state of the flexible display device.

본 제2 실시예에서 설명하는 광차단층(205)은 전술한 제1 실시예의 픽셀 기판과 동일하므로 일부 중복되는 설명은 생략하고 일부 차이가 있는 구성에 대해 설명하기로 한다.Since the light blocking layer 205 described in the second embodiment is the same as the pixel substrate of the first embodiment described above, some overlapping descriptions will be omitted, and a configuration having some differences will be described.

광차단층(205)은 하부 기판(200)에 소정의 강성을 부여하며 광을 차단하고, 소정의 유연성도 부여할 수 있는 재료로 이루어질 수 있다. 예를 들어, 광차단층(205)은 액체 금속(Liquid metal)로 이루어질 수 있다. 광차단층(205)이 액체 금속으로 이루어짐으로써 광차단층(205)은 상기 홈(201) 내에 채워질 수 있다. 액체 금속은 사용 온도 즉, 공정 온도나 상온에서 액체 상태인 금속일 수 있다. 액체 금속은 Al, Zn, Ga , Ge , Cd , In , Sn , Sb, Hg, Tl , Pb 및 Bi로 이루어진 군에서 선택된 적어도 2개 이상의 공정 합금(eutectic alloy)로 이루어질 수 있다. 예를 들어, EGaln, 갈린스탄(Galinstan, Ga/In/Sn), Ga/Sn(92:8), Ga/Al(97:3), Ga/Zn(96:4), Ga/Ag(96:4) 등일 수 있다.The light blocking layer 205 may be made of a material capable of imparting a predetermined rigidity to the lower substrate 200, blocking light, and imparting a predetermined flexibility. For example, the light blocking layer 205 may be formed of a liquid metal. Since the light blocking layer 205 is made of a liquid metal, the light blocking layer 205 may be filled in the groove 201. The liquid metal may be a metal that is in a liquid state at a use temperature, that is, a process temperature or room temperature. The liquid metal may be made of at least two eutectic alloys selected from the group consisting of Al, Zn, Ga, Ge, Cd, In, Sn, Sb, Hg, Tl, Pb, and Bi. For example, EGaln, Galinstan (Ga/In/Sn), Ga/Sn(92:8), Ga/Al(97:3), Ga/Zn(96:4), Ga/Ag(96 :4) may be, etc.

또한, 광차단층(205)은, 하부 기판(200) 상에 배치되어, 트랜지스터(TFT) 및/또는 유기 발광 소자(OLED)(특히, 유기 발광층)를 형성하기 위한 공정 진행 시 하부 기판(205)이 고온 환경에 노출되어 손상되는 것을 방지하는 기능을 할 수 있다. 또한, 광차단층(205)은 표시장치의 사용 중 상태 변화(권취 및 권출 등) 시에, 트랜지스터(TFT) 및/또는 유기 발광 소자(OLED)의 변위를 야기하는 외력을 제한하는 기능을 할 수 있다. 즉, 광차단층(205)은, 제품 사용 환경에서, 트랜지스터(TFT) 및/또는 유기 발광 소자(OLED)가 배치된 영역을 주변 영역 대비 견고한 상태를 유지하도록 하여, 해당 영역에 배치된 상기 소자들의 변위를 최소화할 수 있는 기저층으로 기능할 수 있다. 따라서, 광차단층(205)은 트랜지스터(TFT) 및 유기 발광 소자(OLED)와 중첩할 수 있다.In addition, the light blocking layer 205 is disposed on the lower substrate 200 to form a transistor (TFT) and/or an organic light-emitting device (OLED) (especially, an organic light-emitting layer). It can function to prevent damage due to exposure to this high temperature environment. In addition, the light blocking layer 205 may function to limit an external force that causes displacement of the transistor (TFT) and/or the organic light emitting device (OLED) when a state change (winding, unwinding, etc.) of the display device is in use. have. That is, the light blocking layer 205 maintains a solid state compared to the surrounding area in the area where the transistor (TFT) and/or the organic light emitting device (OLED) is disposed in the product use environment, It can function as a base layer that can minimize displacement. Accordingly, the light blocking layer 205 may overlap the transistor TFT and the organic light emitting device OLED.

광차단층(205)이 전술한 기능들을 수행할 수 있는 이유는 광차단층(205)인 액체 금속을 공기 중에 노출시키면 표면에 산화막이 형성되어 소정의 강성을 가질 수 있기 때문이다.The reason why the light-blocking layer 205 can perform the above-described functions is that when the liquid metal, which is the light-blocking layer 205, is exposed to air, an oxide film is formed on the surface to have a predetermined rigidity.

도 10에 도시된 바와 같이, 광차단층(205)은 홈(201)에 액체 금속을 형성한 후 공기 중에 노출시키면 표면에 일정 두께의 산화막이 형성됨으로써, 액체층(202)과 산화층(204)으로 형성된다. 즉, 광차단층(205)은 하부에 액체층(202)이 형성되고 액체층(202) 상에 산화층(204)이 형성된 2층 구조로 이루어질 수 있다. 예를 들어, 액체 금속으로 EGaln을 사용한 경우, EGaln이 공기 중에 노출되면 갈륨 산화층(GaO)이 형성된다. 갈륨 산화층은 Young's 모듈러스 값이 200GPa 수준으로 충분히 강성을 가져 기저층의 역할을 할 수 있다. As shown in FIG. 10, when a liquid metal is formed in the groove 201 and then exposed to air, an oxide film of a certain thickness is formed on the surface of the light blocking layer 205, thereby forming a liquid layer 202 and an oxide layer 204. Is formed. That is, the light blocking layer 205 may have a two-layer structure in which a liquid layer 202 is formed under the liquid layer 202 and an oxide layer 204 is formed on the liquid layer 202. For example, when EGaln is used as a liquid metal, when the EGaln is exposed to air, a gallium oxide layer (GaO) is formed. The gallium oxide layer has sufficient rigidity with a Young's modulus value of 200 GPa, and can serve as a base layer.

액체층(202)은 액체 금속이 액체 상태로 존재하는 층으로 하부 기판(200)에 소정의 유연성을 제공한다. 산화층(204)은 하부 기판(200) 상에 트랜지스터(TFT)와 유기 발광 소자(OLED)가 형성될 수 있도록 소정의 강성을 부여한다.The liquid layer 202 is a layer in which a liquid metal is present in a liquid state, and provides a predetermined flexibility to the lower substrate 200. The oxide layer 204 imparts a predetermined rigidity so that the transistor TFT and the organic light emitting diode OLED can be formed on the lower substrate 200.

따라서, 본 발명에서는 액체 금속으로 광차단층(205)을 형성함으로써, 하부 기판(200)의 유연성을 제공하여 플렉서블 표시장치로써 작용하게 하고 소정의 강성을 제공하여 상부에 트랜지스터(TFT)와 유기 발광 소자(OLED)를 형성할 수 있게 한다.Accordingly, in the present invention, by forming the light blocking layer 205 of liquid metal, the lower substrate 200 provides flexibility to act as a flexible display device, and a predetermined rigidity is provided to provide a transistor (TFT) and an organic light emitting device on the upper side. (OLED) can be formed.

한편, 광차단층(205)이 형성된 하부 기판(200) 상에 버퍼층(210)이 위치하고, 버퍼층(210) 상에 트랜지스터(TFT)가 위치한다. 트랜지스터(TFT)는 액티브층(215), 게이트 전극(235), 소스 전극(265) 및 드레인 전극(270)을 포함한다.Meanwhile, the buffer layer 210 is positioned on the lower substrate 200 on which the light blocking layer 205 is formed, and the transistor TFT is positioned on the buffer layer 210. The transistor TFT includes an active layer 215, a gate electrode 235, a source electrode 265 and a drain electrode 270.

구체적으로, 액티브층(215)은 버퍼층(210) 상에 위치한다. 액티브층(215)은 실리콘 반도체 또는 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 산화물 반도체는 인듐갈륨징크옥사이드(Indium Gallium Zinc Oxide; IGZO)일 수 있다. 액티브층(215)은 불순물이 도핑되어 소스 영역과 드레인 영역을 포함하고 이들 사이에 채널 영역을 포함할 수 있다.Specifically, the active layer 215 is positioned on the buffer layer 210. The active layer 215 may be formed of a silicon semiconductor or an oxide semiconductor. The silicon semiconductor may include amorphous silicon or crystallized polycrystalline silicon. The oxide semiconductor may be Indium Gallium Zinc Oxide (IGZO). The active layer 215 may be doped with impurities to include a source region and a drain region, and a channel region therebetween.

액티브층(215)의 채널 영역에 중첩되도록 액티브층(215) 상에 게이트 절연층(220)과 게이트 전극(235)이 위치한다. 게이트 절연층(220)과 게이트 전극(235)은 하나의 마스크 공정을 통해 형성되거나 별개의 마스크 공정으로 형성될 수 있다. 후자의 경우, 게이트 절연층(220)은 하부 기판(200) 전체 면에 넓게 형성될 수 있다. 게이트 절연층(220)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. A gate insulating layer 220 and a gate electrode 235 are positioned on the active layer 215 to overlap the channel region of the active layer 215. The gate insulating layer 220 and the gate electrode 235 may be formed through a single mask process or a separate mask process. In the latter case, the gate insulating layer 220 may be widely formed on the entire surface of the lower substrate 200. The gate insulating layer 220 may be silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof.

게이트 전극(235)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(235)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(280)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다. 본 실시예에서 게이트 전극(235)은 제1 하층(225) 및 제1 상층(230)이 적층된 2중층 구조로 이루어질 수 있다.The gate electrode 235 is selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It is formed of any one or an alloy thereof. In addition, the gate electrode 235 is a group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be a multilayer made of any one selected from or an alloy thereof. For example, the gate electrode 280 may be a double layer of molybdenum/aluminum-neodymium or molybdenum/aluminum. In this embodiment, the gate electrode 235 may have a double-layer structure in which the first lower layer 225 and the first upper layer 230 are stacked.

한편, 게이트 전극(235)과 이격된 영역에는 커패시터 하부전극(240)이 배치된다. 게이트 전극(235)과 커패시터 하부전극(240)은 동일한 마스크 공정으로 동시에 형성된다. 따라서, 커패시터 하부전극(240)은 게이트 전극(235)과 동일한 적층 구조를 가진다. 즉, 커패시터 하부전극(240)은 제1 하층(225) 및 제1 상층(230)이 적층된 2중층 구조로 이루어질 수 있다.Meanwhile, a lower capacitor electrode 240 is disposed in a region spaced apart from the gate electrode 235. The gate electrode 235 and the capacitor lower electrode 240 are simultaneously formed by the same mask process. Accordingly, the capacitor lower electrode 240 has the same stacked structure as the gate electrode 235. That is, the capacitor lower electrode 240 may have a double-layer structure in which the first lower layer 225 and the first upper layer 230 are stacked.

또한, 게이트 전극(235)과 커패시터 하부전극(240)으로부터 이격된 영역에는 게이트 패드(237)가 배치된다. 게이트 패드(237)는 전술한 게이트 전극(235) 및 커패시터 하부전극(240)과 동일한 마스크 공정으로 동시에 형성된다. 따라서, 게이트 패드(237)는 게이트 전극(235)과 동일한 적층 구조를 가진다. 즉, 게이트 패드(237)는 제1 하층(225) 및 제1 상층(230)이 적층된 2중층 구조로 이루어질 수 있다.In addition, a gate pad 237 is disposed in a region spaced apart from the gate electrode 235 and the capacitor lower electrode 240. The gate pad 237 is simultaneously formed by the same masking process as the gate electrode 235 and the capacitor lower electrode 240 described above. Accordingly, the gate pad 237 has the same lamination structure as the gate electrode 235. That is, the gate pad 237 may have a double-layer structure in which the first lower layer 225 and the first upper layer 230 are stacked.

게이트 전극(235) 상에 층간 절연층(250)이 위치한다. 층간 절연층(250)은 게이트 전극(235)과 소스/드레인 전극(265, 270)을 절연시킨다. 층간 절연층(250)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. An interlayer insulating layer 250 is positioned on the gate electrode 235. The interlayer insulating layer 250 insulates the gate electrode 235 and the source/drain electrodes 265 and 270. The interlayer insulating layer 250 may be silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof.

층간 절연층(250) 상에 소스 전극(265) 및 드레인 전극(270)이 위치한다. 소스 전극(265) 및 드레인 전극(270)은 층간 절연층(250)을 관통하는 콘택홀(CH)들을 통해 액티브층(215)의 소스 영역 및 드레인 영역에 각각 연결된다. A source electrode 265 and a drain electrode 270 are positioned on the interlayer insulating layer 250. The source electrode 265 and the drain electrode 270 are respectively connected to the source region and the drain region of the active layer 215 through contact holes CH penetrating the interlayer insulating layer 250.

소스 전극(265) 및 드레인 전극(270)은 단일층 또는 다중층으로 이루어질 수 있으며, 소스 전극(265) 및 드레인 전극(270)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(265) 및 드레인 전극(270)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 본 발명에서 소스 전극(265) 및 드레인 전극(270)은 제2 하층(255) 및 제2 상층(260)이 적층된 2중층 구조로 이루어질 수 있다.The source electrode 265 and the drain electrode 270 may be formed of a single layer or multiple layers, and when the source electrode 265 and the drain electrode 270 are single layers, molybdenum (Mo), aluminum (Al), chromium ( Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and may be made of any one selected from the group consisting of copper (Cu), or an alloy thereof. In addition, when the source electrode 265 and the drain electrode 270 are multilayers, a double layer of molybdenum/aluminum-neodymium, titanium/aluminum/titanium, molybdenum/aluminum/molybdenum, or a triple layer of molybdenum/aluminum-neodymium/molybdenum is used. Can be done. In the present invention, the source electrode 265 and the drain electrode 270 may have a double layer structure in which the second lower layer 255 and the second upper layer 260 are stacked.

한편, 소스 전극(265) 및 드레인 전극(270)과 이격된 영역에 커패시터 상부전극(275)이 위치한다. 커패시터 상부전극(275)은 소스/드레인 전극(265, 270)과 동일한 마스크 공정으로 형성된다. 따라서, 커패시터 상부전극(275)은 소스/드레인 전극(265, 270)과 동일한 적층 구조를 가진다. 즉, 커패시터 상부전극(275)은 제2 하층(255) 및 제2 상층(260)이 적층된 2중층 구조로 이루어질 수 있다.Meanwhile, the capacitor upper electrode 275 is positioned in a region spaced apart from the source electrode 265 and the drain electrode 270. The capacitor upper electrode 275 is formed by the same mask process as the source/drain electrodes 265 and 270. Accordingly, the capacitor upper electrode 275 has the same stack structure as the source/drain electrodes 265 and 270. That is, the capacitor upper electrode 275 may have a double-layer structure in which the second lower layer 255 and the second upper layer 260 are stacked.

트랜지스터(TFT) 상에 트랜지스터(TFT)를 보호하는 패시베이션막(280)이 위치한다. 패시베이션막(280)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. A passivation layer 280 is disposed on the transistor TFT to protect the transistor TFT. The passivation layer 280 may be a silicon oxide (SiOx), a silicon nitride (SiNx), or a multilayer thereof.

패시베이션막(280) 상에 오버코트층(290)이 위치한다. 오버코트층(290)은 하부 단차를 평탄화하는 평탄화막일 수 있다. 오버코트층(290)은 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어져, 하부의 단차를 평탄화할 수 있다.An overcoat layer 290 is positioned on the passivation layer 280. The overcoat layer 290 may be a planarization layer for flattening a lower step. The overcoat layer 290 is made of organic materials such as photo acryl, polyimide, benzocyclobutene resin, and acrylate, so that the lower step can be flattened. .

오버코트층(290) 상에 유기 발광 소자(OLED)가 위치한다. 유기 발광 소자(OLED)는 제1 전극(320), 제2 전극(350) 및 이들 사이에 개재된 유기 발광층(340)을 포함한다. An organic light emitting diode (OLED) is positioned on the overcoat layer 290. The organic light-emitting device OLED includes a first electrode 320, a second electrode 350, and an organic emission layer 340 interposed therebetween.

구체적으로, 제1 전극(320)은 애노드일 수 있으며, 투명도전물질 예를 들어 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등으로 이루어진다. 제1 전극(320)은 오버코트층(290) 및 패시베이션막(280)에 형성된 비아홀(VIA)을 통해 하부의 드레인 전극(270)에 연결된다. 본 발명의 플렉서블 표시장치는 상부로 광을 방출하는 전면발광 타입일 수 있다. 따라서, 제1 전극(320)은 광을 반사할 수 있는 반사층을 더 포함하여, ITO/반사층의 2층 구조 또는 ITO/반사층/ITO 또는 반사층/반사층/ITO의 3층 구조로 이루어질 수 있다. 본 실시예에서는 제1 반사층(300), 제2 반사층(305) 및 ITO층(310)의 3층 구조로 이루어질 수 있다.Specifically, the first electrode 320 may be an anode, and is made of a transparent conductive material such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), or Zinc Oxide (ZnO). The first electrode 320 is connected to the lower drain electrode 270 through the via hole VIA formed in the overcoat layer 290 and the passivation layer 280. The flexible display device of the present invention may be a top emission type that emits light upward. Accordingly, the first electrode 320 may further include a reflective layer capable of reflecting light, and may have a two-layer structure of ITO/reflective layer or a three-layer structure of ITO/reflective layer/ITO or reflective layer/reflective layer/ITO. In this embodiment, the first reflective layer 300, the second reflective layer 305, and the ITO layer 310 may have a three-layer structure.

제1 전극(320)이 형성된 오버코트층(290) 상에 뱅크(330)가 위치한다. 뱅크(330)는 각 서브픽셀들을 구획한다. 뱅크(330)는 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기 물질로 이루어질 수 있다. 일례로, 뱅크(330)는 표시부 전체에 형성되기 때문에 하부 기판(200)과 동일한 재료로 이루어져 표시장치의 유연한 특성을 유지할 수 있다. 뱅크(330)는 제1 전극(320)을 노출하는 개구부(335)가 구비된다.The bank 330 is positioned on the overcoat layer 290 on which the first electrode 320 is formed. The bank 330 partitions each subpixel. The bank 330 may be made of an organic material such as polyimide, benzocyclobutene series resin, or acrylate. For example, since the bank 330 is formed over the entire display unit, it is made of the same material as the lower substrate 200 to maintain the flexible characteristics of the display device. The bank 330 is provided with an opening 335 exposing the first electrode 320.

뱅크(330)의 개구부(335) 내에 유기 발광층(340)이 위치한다. 유기 발광층(340)은 전자와 정공이 결합하여 발광하는 발광층을 포함하며, 발광층과 제1 전극(320) 사이에 정공주입층 또는 정공수송층을 포함할 수 있고, 발광층 상에 전자수송층 또는 전자주입층을 포함할 수 있다. 발광층은 적색(R), 녹색(G) 및 청색(B)을 구현하기 위해, 적색(R), 녹색(G) 및 청색(B)을 발광하는 발광층을 포함할 수 있다. 적색(R), 녹색(G) 및 청색(B)의 발광층들은, 각각 대응하는 서브픽셀에 할당될 수 있다. 이 경우, 컬러 필터는 생략될 수 있다.The organic emission layer 340 is positioned in the opening 335 of the bank 330. The organic emission layer 340 includes an emission layer that emits light by combining electrons and holes, and may include a hole injection layer or a hole transport layer between the emission layer and the first electrode 320, and an electron transport layer or an electron injection layer on the emission layer It may include. The emission layer may include an emission layer that emits red (R), green (G), and blue (B) light to implement red (R), green (G), and blue (B). The red (R), green (G), and blue (B) emission layers may be allocated to corresponding subpixels, respectively. In this case, the color filter may be omitted.

유기 발광층(340)이 형성된 뱅크(330) 상에 제2 전극(350)이 위치한다. 제2 전극(350)은 캐소드 전극으로 일함수가 낮은 재료로 이루어질 수 있다. 예를 들어, 제2 전극(350)은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어지고 광이 투과될 수 있을 정도로 얇은 두께로 이루어질 수 있다. 또한, 제2 전극(350)은 IZO 등의 투명금속산화물로 이루어질 수 있다. 따라서, 제1 전극(320), 유기 발광층(340) 및 제2 전극(350)을 포함하는 유기 발광 소자(OLED)가 구성된다. The second electrode 350 is positioned on the bank 330 in which the organic emission layer 340 is formed. The second electrode 350 is a cathode electrode and may be made of a material having a low work function. For example, the second electrode 350 may be made of magnesium (Mg), calcium (Ca), aluminum (Al), silver (Ag), or an alloy thereof, and may have a thickness thin enough to transmit light. . In addition, the second electrode 350 may be made of a transparent metal oxide such as IZO. Accordingly, an organic light-emitting device OLED including the first electrode 320, the organic emission layer 340, and the second electrode 350 is configured.

한편, 오버코트층(290) 상에 유기 발광 소자(OLED)와 이격된 일 영역에 게이트 패드(237)에 연결된 연결 패드(324)가 위치하고, 타 영역에 소스 전극(265)에 연결된 데이터 패드(322)가 위치한다. 연결 패드(324)와 데이터 패드(322)는 제1 전극(320)과 동일한 마스크 공정으로 형성된다. 따라서, 연결 패드(324)와 데이터 패드(322)는 제1 전극(320)과 동일한 적층 구조를 가진다. 즉, 연결 패드(324)와 데이터 패드(322)는 제1 반사층(300), 제2 반사층(305) 및 ITO층(310)의 3층 구조로 이루어질 수 있다.Meanwhile, a connection pad 324 connected to the gate pad 237 is positioned on the overcoat layer 290 in a region spaced apart from the organic light emitting diode (OLED), and a data pad 322 connected to the source electrode 265 in the other region. ) Is located. The connection pad 324 and the data pad 322 are formed by the same mask process as the first electrode 320. Accordingly, the connection pad 324 and the data pad 322 have the same lamination structure as the first electrode 320. That is, the connection pad 324 and the data pad 322 may have a three-layer structure of the first reflective layer 300, the second reflective layer 305, and the ITO layer 310.

뱅크(330) 상에 유기 발광 소자(OLED)와 이격된 일 영역에 연결 패드(324)와 연결된 제1 연결 배선(390)이 위치하고, 타 영역에 데이터 패드(322)와 연결된 제2 연결 배선(392)이 위치한다. A first connection wire 390 connected to the connection pad 324 is located on the bank 330 in a region spaced apart from the organic light emitting diode (OLED), and a second connection wire connected to the data pad 322 ( 392) is located.

유기 발광 소자(OLED)가 형성된 하부 기판(200)은 봉지층(360)을 통해 밀봉될 수 있다. 봉지층(360)은 UV 레진층(362), 실리콘 산화막(364), 발수 코팅층(366) 및 지문 방지층(368) 중 적어도 하나를 포함할 수 있다. 본 실시예에서는 상기 4개의 층이 모두 포함된 구조를 도시하였으나, 이에 한정되지 않는다. 봉지층(360) 및 하부 기판(200) 상에는 상부 기판(375), 편광층(380) 및 접착층(118)이 배치된다.The lower substrate 200 on which the organic light-emitting device OLED is formed may be sealed through the encapsulation layer 360. The encapsulation layer 360 may include at least one of a UV resin layer 362, a silicon oxide layer 364, a water repellent coating layer 366, and an anti-fingerprint layer 368. In the present embodiment, a structure including all four layers is illustrated, but the present invention is not limited thereto. An upper substrate 375, a polarizing layer 380, and an adhesive layer 118 are disposed on the encapsulation layer 360 and the lower substrate 200.

전술한 바와 같이, 본 발명의 제2 실시예에 따른 플렉서블 표시장치는 하부 기판의 홈 내에 액체 금속으로 이루어진 광차단층을 형성함으로써, 하부 기판에 유연성과 강성을 동시에 부여하여 하부 기판의 유연성을 증가시키고 광차단층 상에 트랜지스터와 유기 발광 소자를 형성할 수 있는 이점이 있다. 따라서, 플렉서블 표시장치를 자유롭게 구부리거나 휘어지게 해도 소자의 접착 특성과 기계적 신뢰성을 향상시킬 수 있다. As described above, in the flexible display device according to the second embodiment of the present invention, by forming a light blocking layer made of liquid metal in the groove of the lower substrate, flexibility and rigidity are simultaneously provided to the lower substrate, thereby increasing the flexibility of the lower substrate. There is an advantage in that a transistor and an organic light emitting device can be formed on the light blocking layer. Accordingly, even if the flexible display device is bent or bent freely, the adhesive properties and mechanical reliability of the device can be improved.

전술한 도 9에 도시된 플렉서블 표시장치는 도 11과 같이 개략적으로 나타낼 수 있다.The above-described flexible display device illustrated in FIG. 9 may be schematically represented as illustrated in FIG. 11.

도 11을 참조하면, 하부 기판(200)의 홈(201)에 광차단층(205)이 위치한다. 광차단층(205) 상에 트랜지스터(TFT)와 유기 발광 소자(OLED)가 위치하여, 각 서브픽셀(SPX)들을 이룬다. 각 서브픽셀(SPX)들 사이에는 전술한 버퍼층, 층간 절연층, 패시베이션막, 오버코트층, 뱅크가 배치되지 않아, 플렉서블 표시장치가 자유롭게 구부러지거나 휘어질 수 있는 유연영역(FFA)을 이룬다. 유기 발광 소자(OLED)가 형성된 하부 기판(200)은 봉지층(360)에 의해 밀봉되어 본 발명의 플렉서블 표시장치를 구성할 수 있다.Referring to FIG. 11, the light blocking layer 205 is positioned in the groove 201 of the lower substrate 200. A transistor TFT and an organic light emitting diode OLED are positioned on the light blocking layer 205 to form subpixels SPX. The above-described buffer layer, interlayer insulating layer, passivation layer, overcoat layer, and bank are not disposed between each subpixel SPX, thereby forming a flexible area FFA in which the flexible display device can be freely bent or bent. The lower substrate 200 on which the organic light emitting element OLED is formed may be sealed by the encapsulation layer 360 to configure the flexible display device of the present invention.

이하, 도 11에 도시된 본 발명의 제2 실시예에 따른 플렉서블 표시장치의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing the flexible display device according to the second embodiment of the present invention illustrated in FIG. 11 will be described.

도 12 내지 도 17은 본 발명의 제2 실시예에 따른 플렉서블 표시장치의 제조방법을 공정별로 나타낸 단면도이다.12 to 17 are cross-sectional views showing a method of manufacturing a flexible display device according to a second embodiment of the present invention for each process.

도 12을 참조하면, 유리 기판인 지지 기판(400)을 준비하고 지지 기판(400)을 챔버 내에 장착한 후 비정질 실리콘과 같은 희생층(410)을 증착한다. 이어, 도 13에 도시된 바와 같이, 희생층(410) 상에 투명하면서 탄성력이 있는 재료를 코팅하여 하부 기판(420)을 형성한다. 이때, 몰드 또는 패터닝 공정을 이용하여 하부 기판(420)의 일 영역에 홈(425)을 형성한다. 이어, 하부 기판(420)의 홈(425) 내에 액체 금속을 도포하여 광차단층(430)을 형성한다. 광차단층(430)이 형성된 하부 기판(420)은 공기 중에 노출하여 광차단층(430)의 표면에 산화층을 일정 두께로 형성한다. Referring to FIG. 12, a support substrate 400, which is a glass substrate, is prepared, the support substrate 400 is mounted in a chamber, and a sacrificial layer 410 such as amorphous silicon is deposited. Subsequently, as shown in FIG. 13, a lower substrate 420 is formed by coating a transparent and elastic material on the sacrificial layer 410. In this case, a groove 425 is formed in a region of the lower substrate 420 by using a mold or patterning process. Subsequently, a light blocking layer 430 is formed by applying a liquid metal into the groove 425 of the lower substrate 420. The lower substrate 420 on which the light blocking layer 430 is formed is exposed to air to form an oxide layer on the surface of the light blocking layer 430 with a predetermined thickness.

이어, 도 14 및 도 15를 참조하면, 하부 기판(420)의 광차단층(430) 상에 트랜지스터(TFT)와 유기 발광 소자(OLED)를 형성한다. 도면에는 생략되었지만, 하부 기판(420), 트랜지스터(TFT) 및 유기 발광 소자(OLED)들 사이에 개재된 버퍼층, 게이트 절연층, 층간 절연층, 패시베이션막, 오버코트층, 뱅크도 형성된다.Next, referring to FIGS. 14 and 15, a transistor TFT and an organic light emitting diode OLED are formed on the light blocking layer 430 of the lower substrate 420. Although omitted in the drawing, a buffer layer, a gate insulating layer, an interlayer insulating layer, a passivation layer, an overcoat layer, and a bank interposed between the lower substrate 420, the transistor TFT, and the organic light emitting diode OLED are also formed.

다음, 도 16을 참조하면, 유기 발광 소자(OLED)를 포함하는 하부 기판(420) 상에 봉지층(460)을 형성한다. 봉지층(460)은 도시하지 않았지만, 전술한 UV 레진층, 실리콘 산화막, 발수 코팅층 및 지문 방지층 중 적어도 하나를 포함할 수 있다. 봉지층(460) 상에 편광층(480)이 형성된 상부 기판(475)을 접착층(460)을 통해 하부 기판(420)에 접착한다. Next, referring to FIG. 16, an encapsulation layer 460 is formed on the lower substrate 420 including the organic light emitting diode (OLED). Although not shown, the encapsulation layer 460 may include at least one of the above-described UV resin layer, silicon oxide layer, water repellent coating layer, and anti-fingerprint layer. The upper substrate 475 on which the polarization layer 480 is formed on the encapsulation layer 460 is adhered to the lower substrate 420 through the adhesive layer 460.

이어, 도 17을 참조하면, 지지 기판(400)이 형성된 희생층(410)에 레이저(laser)를 조사하여 지지 기판(400)과 하부 기판(420)을 분리함으로써, 본 발명의 제2 실시예에 따른 플렉서블 표시장치를 제조한다.Next, referring to FIG. 17, by irradiating a laser to the sacrificial layer 410 on which the support substrate 400 is formed to separate the support substrate 400 and the lower substrate 420, the second embodiment of the present invention A flexible display device is manufactured according to the following.

이하, 설명되는 본 발명의 제3 실시예에서는 광차단층을 보조전극으로 사용하는 구조를 설명하기로 한다. Hereinafter, a structure in which the light blocking layer is used as an auxiliary electrode in the third embodiment of the present invention will be described.

도 18은 본 발명의 제3 실시예에 따른 플렉서블 표시장치의 서브픽셀을 나타낸 단면도이다. 하기에서는 전술한 제3 실시예와 동일한 구성에 대해 그 설명을 간략히 하기로 한다.18 is a cross-sectional view illustrating a subpixel of a flexible display device according to a third exemplary embodiment of the present invention. Hereinafter, the description of the same configuration as the third embodiment will be briefly described.

<제3 실시예><Third Example>

도 18을 참조하면, 본 발명의 제3 실시예에 따른 플렉서블 표시장치는 하부 기판(500), 광차단층(505), 트랜지스터(TFT) 및 트랜지스터(TFT)에 연결된 유기 발광 소자(OLED)를 포함한다.Referring to FIG. 18, a flexible display device according to a third embodiment of the present invention includes a lower substrate 500, a light blocking layer 505, a transistor TFT, and an organic light emitting diode (OLED) connected to the transistor TFT. do.

하부 기판(500)은 일 영역에 홈(501)이 구비된다. 홈(501)은 광차단층(505)이 구비되는 영역으로, 상부에 트랜지스터(TFT)와 유기 발광 소자(OLED)가 적층될 수 있도록 소정의 강성이 필요한 영역에 해당된다. 홈(501)은 각각이 하나의 서브픽셀에 대응된다. The lower substrate 500 has a groove 501 in one area. The groove 501 is a region in which the light blocking layer 505 is provided, and corresponds to a region requiring a predetermined rigidity so that the transistor TFT and the organic light emitting device OLED can be stacked thereon. Each of the grooves 501 corresponds to one subpixel.

광차단층(505)은 소정의 강성을 하부 기판(500)에 부여하며, 하부로부터 입사되는 광으로부터 트랜지스터(TFT)의 액티브층(515)에 누설전류가 발생하는 것을 방지하는 역할을 한다. 광차단층(505)은 소정의 강성을 가져 플렉서블 표시장치의 상태 변화를 제한할 수 있기 때문에, 하부 기판(500)의 전면에 형성되지 않고, 기 설정된 영역에 국부적으로 형성된다.The light blocking layer 505 imparts a predetermined rigidity to the lower substrate 500 and serves to prevent leakage current from occurring in the active layer 515 of the transistor TFT from light incident from the lower portion. The light blocking layer 505 is not formed on the entire surface of the lower substrate 500 but is formed locally in a predetermined area because it has a predetermined rigidity and can limit a change in the state of the flexible display device.

광차단층(505)은 하부 기판(500)에 소정의 강성을 부여하며 광을 차단하고, 소정의 유연성도 부여할 수 있는 재료로 이루어질 수 있다. 예를 들어, 광차단층(505)은 액체 금속(Liquid metal)로 이루어질 수 있다. 액체 금속은 사용 온도 즉, 공정 온도나 상온에서 액체 상태인 금속일 수 있다. 액체 금속은 Al, Zn, Ga , Ge , Cd , In , Sn , Sb, Hg, Tl , Pb 및 Bi로 이루어진 군에서 선택된 적어도 2개 이상의 공정 합금(eutectic alloy)로 이루어질 수 있다. 예를 들어, EGaln, 갈린스탄(Galinstan, Ga/In/Sn), Ga/Sn(92:8), Ga/Al(97:3), Ga/Zn(96:4), Ga/Ag(96:4) 등일 수 있다.The light blocking layer 505 may be made of a material capable of imparting a predetermined rigidity to the lower substrate 500, blocking light, and imparting a predetermined flexibility. For example, the light blocking layer 505 may be formed of a liquid metal. The liquid metal may be a metal that is in a liquid state at a use temperature, that is, a process temperature or room temperature. The liquid metal may be made of at least two eutectic alloys selected from the group consisting of Al, Zn, Ga, Ge, Cd, In, Sn, Sb, Hg, Tl, Pb, and Bi. For example, EGaln, Galinstan (Ga/In/Sn), Ga/Sn(92:8), Ga/Al(97:3), Ga/Zn(96:4), Ga/Ag(96 :4) may be, etc.

또한, 광차단층(505)은, 하부 기판(500) 상에 배치되어, 트랜지스터(TFT) 및/또는 유기 발광 소자(OLED)(특히, 발광층)를 형성하기 위한 공정 진행 시 하부 기판(500)이 고온 환경에 노출되어 손상되는 것을 방지하는 기능을 할 수 있다. 또한, 광차단층(505)은 표시장치의 사용 중 상태 변화(권취 및 권출 등) 시에, 트랜지스터(TFT) 및/또는 유기 발광 소자(OLED)의 변위를 야기하는 외력을 제한하는 기능을 할 수 있다. 즉, 광차단층(505)은, 제품 사용 환경에서, 트랜지스터(TFT) 및/또는 유기 발광 소자(OLED)가 배치된 영역을 주변 영역 대비 견고한 상태를 유지하도록 하여, 해당 영역에 배치된 상기 소자들의 변위를 최소화할 수 있는 기저층으로 기능할 수 있다. 광차단층(505)은 광차단층(505)을 구성하는 액체 금속이 공기 중에 노출되면 표면에 산화막이 형성되어 소정의 강성을 가질 수 있어, 광차단층(505) 상에 트랜지스터(TFT) 및 유기 발광 소자(OLED)를 형성할 수 있다.In addition, the light blocking layer 505 is disposed on the lower substrate 500 so that the lower substrate 500 is formed when a process for forming a transistor (TFT) and/or an organic light emitting device (OLED) (especially, a light emitting layer) is in progress. It can function to prevent damage due to exposure to high temperature environments. In addition, the light blocking layer 505 may function to limit an external force that causes displacement of the transistor (TFT) and/or the organic light emitting device (OLED) when a state change (winding and unwinding, etc.) of the display device is in use. have. That is, the light blocking layer 505 maintains a solid state compared to the surrounding area in the area where the transistor (TFT) and/or the organic light emitting device (OLED) is disposed in the product use environment, It can function as a base layer that can minimize displacement. When the liquid metal constituting the light blocking layer 505 is exposed to air, an oxide film is formed on the surface of the light blocking layer 505 to have a predetermined rigidity, and thus a transistor (TFT) and an organic light emitting device on the light blocking layer 505 (OLED) can be formed.

따라서, 본 발명에서는 액체 금속으로 광차단층(505)을 형성함으로써, 하부 기판(500)의 유연성을 제공하여 플렉서블 표시장치로써 작용하게 하고 소정의 강성을 제공하여 상부에 트랜지스터(TFT)와 유기 발광 소자(OLED)를 형성할 수 있게 한다.Accordingly, in the present invention, by forming the light blocking layer 505 of liquid metal, the lower substrate 500 provides flexibility to act as a flexible display device, and a predetermined rigidity is provided to provide a transistor (TFT) and an organic light emitting device on the upper side. (OLED) can be formed.

한편, 광차단층(505)이 형성된 하부 기판(500) 상에 버퍼층(510)이 위치하고, 버퍼층(510) 상에 트랜지스터(TFT)가 위치한다. 트랜지스터(TFT)는 광차단층(505)과 중첩하여 배치된다. 트랜지스터(TFT)는 액티브층(515), 게이트 전극(535), 소스 전극(565) 및 드레인 전극(570)을 포함한다. Meanwhile, the buffer layer 510 is positioned on the lower substrate 500 on which the light blocking layer 505 is formed, and the transistor TFT is positioned on the buffer layer 510. The transistor TFT is disposed to overlap the light blocking layer 505. The transistor TFT includes an active layer 515, a gate electrode 535, a source electrode 565 and a drain electrode 570.

구체적으로, 액티브층(515)은 버퍼층(510) 상에 위치하고, 액티브층(515)의 채널 영역에 중첩되도록 액티브층(515) 상에 게이트 절연층(520)과 게이트 전극(535)이 위치한다. 본 발명에서 게이트 전극(535)은 제1 하층(525) 및 제1 상층(530)이 적층된 2중층 구조로 이루어질 수 있다. 게이트 전극(535)과 이격된 영역에는 커패시터 하부전극(540)이 배치된다. 커패시터 하부전극(540)은 제1 하층(525) 및 제1 상층(530)이 적층된 2중층 구조로 이루어질 수 있다. 또한, 게이트 전극(535)과 커패시터 하부전극(540)으로부터 이격된 영역에는 게이트 패드(537)가 배치된다. Specifically, the active layer 515 is positioned on the buffer layer 510, and the gate insulating layer 520 and the gate electrode 535 are positioned on the active layer 515 so as to overlap the channel region of the active layer 515. . In the present invention, the gate electrode 535 may have a double-layer structure in which the first lower layer 525 and the first upper layer 530 are stacked. A capacitor lower electrode 540 is disposed in a region spaced apart from the gate electrode 535. The capacitor lower electrode 540 may have a double-layer structure in which the first lower layer 525 and the first upper layer 530 are stacked. In addition, a gate pad 537 is disposed in a region spaced apart from the gate electrode 535 and the capacitor lower electrode 540.

한편, 게이트 전극(535) 및 커패시터 하부전극(540)과 이격되고 광차단층(505)과 중첩되는 영역에 제1 연결패턴(700)이 위치한다. 제1 연결패턴(700)은 광차단층(505)을 노출하는 버퍼층(510)의 제1 홀(720)을 통해 광차단층(505)에 연결된다. 제1 연결패턴(700)은 게이트 전극(535) 및 커패시터 하부전극(540)과 동일한 마스크 공정으로 형성되어, 제1 하층(525) 및 제1 상층(530)이 적층된 구조로 이루어질 수 있다.Meanwhile, the first connection pattern 700 is positioned in a region that is spaced apart from the gate electrode 535 and the capacitor lower electrode 540 and overlaps the light blocking layer 505. The first connection pattern 700 is connected to the light blocking layer 505 through the first hole 720 of the buffer layer 510 exposing the light blocking layer 505. The first connection pattern 700 may be formed by the same masking process as the gate electrode 535 and the capacitor lower electrode 540, and may have a structure in which the first lower layer 525 and the first upper layer 530 are stacked.

게이트 전극(535), 게이트 패드(537), 커패시터 하부전극(540) 및 제1 연결패턴(700) 상에 층간 절연층(550)이 위치하고, 층간 절연층(550) 상에 소스 전극(565) 및 드레인 전극(570)이 위치한다. 소스 전극(565) 및 드레인 전극(570)은 층간 절연층(550)을 관통하는 콘택홀(CH)들을 통해 액티브층(515)의 소스 영역 및 드레인 영역에 각각 연결된다. 본 발명에서 소스 전극(565) 및 드레인 전극(570)은 제2 하층(555) 및 제2 상층(560)이 적층된 2중층 구조로 이루어질 수 있다. 소스 전극(565) 및 드레인 전극(570)과 이격된 영역에 커패시터 상부전극(575)이 위치한다. 커패시터 상부전극(575)은 제2 하층(555) 및 제2 상층(560)이 적층된 2중층 구조로 이루어질 수 있다.The interlayer insulating layer 550 is located on the gate electrode 535, the gate pad 537, the capacitor lower electrode 540, and the first connection pattern 700, and the source electrode 565 is on the interlayer insulating layer 550. And a drain electrode 570 is located. The source electrode 565 and the drain electrode 570 are respectively connected to the source region and the drain region of the active layer 515 through contact holes CH penetrating the interlayer insulating layer 550. In the present invention, the source electrode 565 and the drain electrode 570 may have a double layer structure in which the second lower layer 555 and the second upper layer 560 are stacked. A capacitor upper electrode 575 is positioned in a region spaced apart from the source electrode 565 and the drain electrode 570. The capacitor upper electrode 575 may have a double-layer structure in which the second lower layer 555 and the second upper layer 560 are stacked.

한편, 소스 전극(565), 드레인 전극(570) 및 커패시터 상부전극(575)과 이격되고 광차단층(505)과 중첩되는 영역에 제2 연결패턴(710)이 위치한다. 제2 연결패턴(710)은 하부의 제1 연결패턴(700)을 노출하는 층간 절연층(550)의 제2 홀(730)을 통해 제1 연결패턴(700)에 연결된다. 제2 연결패턴(710)은 소스 전극(565), 드레인 전극(570) 및 커패시터 상부전극(575)과 동일한 마스크 공정으로 형성되어, 제2 하층(555) 및 제2 상층(560)이 적층된 2중층 구조로 이루어질 수 있다.Meanwhile, the second connection pattern 710 is positioned in a region that is spaced apart from the source electrode 565, the drain electrode 570, and the capacitor upper electrode 575 and overlaps the light blocking layer 505. The second connection pattern 710 is connected to the first connection pattern 700 through the second hole 730 of the interlayer insulating layer 550 exposing the lower first connection pattern 700. The second connection pattern 710 is formed by the same mask process as the source electrode 565, the drain electrode 570, and the capacitor upper electrode 575, and the second lower layer 555 and the second upper layer 560 are stacked. It can be made of a two-layer structure.

트랜지스터(TFT) 및 제2 연결패턴(710) 상에 트랜지스터(TFT)를 보호하는 패시베이션막(580)이 위치하고, 패시베이션막(580) 상에 오버코트층(590)이 위치한다. 오버코트층(590) 상에 유기 발광 소자(OLED)가 위치한다. 유기 발광 소자(OLED)는 제1 전극(620), 제2 전극(650) 및 이들 사이에 개재된 유기 발광층(640)을 포함한다. A passivation layer 580 protecting the transistor TFT is disposed on the transistor TFT and the second connection pattern 710, and an overcoat layer 590 is disposed on the passivation layer 580. An organic light emitting diode (OLED) is positioned on the overcoat layer 590. The organic light-emitting device OLED includes a first electrode 620, a second electrode 650, and an organic emission layer 640 interposed therebetween.

구체적으로, 제1 전극(620)은 애노드일 수 있으며, 오버코트층(590) 및 패시베이션막(580)에 형성된 비아홀(VIA)을 통해 하부의 소스 전극(565)에 연결된다. 본 발명의 플렉서블 표시장치는 상부로 광을 방출하는 전면발광 타입일 수 있다. 따라서, 제1 전극(620)은 광을 반사할 수 있는 반사층을 더 포함할 수 있다. 본 실시예에서는 제1 반사층(600), 제2 반사층(605) 및 ITO층(610)의 3층 구조로 이루어질 수 있다.Specifically, the first electrode 620 may be an anode, and is connected to the lower source electrode 565 through the via hole VIA formed in the overcoat layer 590 and the passivation layer 580. The flexible display device of the present invention may be a top emission type that emits light upward. Accordingly, the first electrode 620 may further include a reflective layer capable of reflecting light. In this embodiment, the first reflective layer 600, the second reflective layer 605, and the ITO layer 610 may have a three-layer structure.

제1 전극(620)이 형성된 오버코트층(590) 상에 뱅크(630)가 위치한다. 뱅크(630)는 제1 전극(620)을 노출하는 개구부(635)가 구비된다. 뱅크(630)의 개구부(635) 내에 유기 발광층(640)이 위치한다. 유기 발광층(640)이 형성된 뱅크(630) 상에 제2 전극(650)이 위치한다. 제2 전극(650)은 캐소드 전극일 수 있으며, 본 실시예에서는 IZO로 이루어질 수 있다. 따라서, 제1 전극(620), 유기 발광층(640) 및 제2 전극(650)을 포함하는 유기 발광 소자(OLED)가 구성된다. The bank 630 is positioned on the overcoat layer 590 on which the first electrode 620 is formed. The bank 630 is provided with an opening 635 exposing the first electrode 620. The organic emission layer 640 is located in the opening 635 of the bank 630. The second electrode 650 is positioned on the bank 630 in which the organic emission layer 640 is formed. The second electrode 650 may be a cathode electrode, and in this embodiment, it may be made of IZO. Accordingly, an organic light-emitting device OLED including the first electrode 620, the organic emission layer 640, and the second electrode 650 is formed.

한편, 오버코트층(290) 상에 유기 발광 소자(OLED)와 이격된 일 영역에 게이트 패드(537)에 연결된 연결 패드(524)가 위치하고, 타 영역에 소스 전극(565)에 연결된 데이터 패드(522)가 위치한다. 뱅크(630) 상에 유기 발광 소자(OLED)와 이격된 일 영역에 연결 패드(524)와 연결된 제1 연결 배선(590)이 위치하고, 타 영역에 데이터 패드(522)와 연결된 제2 연결 배선(592)이 위치한다. Meanwhile, a connection pad 524 connected to the gate pad 537 is positioned on the overcoat layer 290 in a region spaced apart from the organic light emitting diode (OLED), and a data pad 522 connected to the source electrode 565 in the other region. ) Is located. A first connection wire 590 connected to the connection pad 524 is located on the bank 630 in a region spaced apart from the organic light emitting diode (OLED), and a second connection wire connected to the data pad 522 ( 592) is located.

제2 연결패턴(710)과 중첩되는 패시베이션막(590)에 제2 연결패턴(710)을 노출하는 제3 홀(740)이 형성되고, 제3 홀(740)과 중첩되는 오버코트층(590)에 제3 홀(740)을 노출하는 제4 홀(750)이 형성되고, 제4 홀(750)과 중첩되는 뱅크(630)에 제4 홀(750)을 노출하는 제5 홀(760)이 형성된다. 본 발명의 제2 전극(650)은 제3 홀(740), 제4 홀(750) 및 제5 홀(760)을 통해 하부의 제2 연결패턴(710)에 연결된다. 이로써, 제2 전극(650)은 제2 연결패턴(710) 및 제1 연결패턴(700)을 통해 광차단층(505)에 연결된다. 이를 위해, 광차단층(505), 제1 연결패턴(700), 제2 연결패턴(710) 및 제2 전극(650)은 서로 중첩하여 배치된다.A third hole 740 exposing the second connection pattern 710 is formed in the passivation layer 590 overlapping the second connection pattern 710, and an overcoat layer 590 overlapping the third hole 740 A fourth hole 750 exposing the third hole 740 is formed in the fourth hole 750, and a fifth hole 760 exposing the fourth hole 750 in the bank 630 overlapping the fourth hole 750 is formed. Is formed. The second electrode 650 of the present invention is connected to the lower second connection pattern 710 through the third hole 740, the fourth hole 750, and the fifth hole 760. Accordingly, the second electrode 650 is connected to the light blocking layer 505 through the second connection pattern 710 and the first connection pattern 700. To this end, the light blocking layer 505, the first connection pattern 700, the second connection pattern 710, and the second electrode 650 are disposed to overlap each other.

광차단층(505)은 도전성을 가지는 액체 금속으로 이루어져, 제2 전극(650)의 저항을 낮춰 전압 강하를 방지할 수 있다. 따라서, 광차단층(505)은 제2 전극(650)의 저항을 낮추는 보조전극으로 작용함으로써, 제2 전극(650)의 전압 강하에 의한 휘도 편차가 발생하는 것을 방지할 수 있다.The light blocking layer 505 is made of a liquid metal having conductivity, and thus a voltage drop may be prevented by lowering the resistance of the second electrode 650. Accordingly, the light blocking layer 505 acts as an auxiliary electrode for lowering the resistance of the second electrode 650, thereby preventing luminance deviation due to a voltage drop of the second electrode 650 from occurring.

한편, 유기 발광 소자(OLED)가 형성된 하부 기판(500)은 봉지층(660)을 통해 밀봉될 수 있다. 봉지층(660)은 UV 레진층(662), 실리콘 산화막(664), 발수 코팅층(666) 및 지문 방지층(668) 중 적어도 하나를 포함할 수 있다. 본 실시예에서는 상기 4개의 층이 모두 포함된 구조를 도시하였으나, 이에 한정되지 않는다. 봉지층(660) 및 하부 기판(500) 상에는 상부 기판(675), 편광층(680) 및 접착층(670)이 배치된다.Meanwhile, the lower substrate 500 on which the organic light emitting device OLED is formed may be sealed through the encapsulation layer 660. The encapsulation layer 660 may include at least one of a UV resin layer 662, a silicon oxide layer 664, a water repellent coating layer 666, and an anti-fingerprint layer 668. In the present embodiment, a structure including all four layers is illustrated, but the present invention is not limited thereto. An upper substrate 675, a polarizing layer 680, and an adhesive layer 670 are disposed on the encapsulation layer 660 and the lower substrate 500.

전술한 바와 같이, 본 발명의 제3 실시예에 따른 플렉서블 표시장치는 하부 기판의 홈 내에 액체 금속으로 이루어진 광차단층을 형성함으로써, 하부 기판에 유연성과 강성을 동시에 부여하여 하부 기판의 유연성을 증가시키고 광차단층 상에 트랜지스터와 유기 발광 소자를 형성할 수 있는 이점이 있다. 따라서, 플렉서블 표시장치를 자유롭게 구부리거나 휘어지게 해도 소자의 접착 특성과 기계적 신뢰성을 향상시킬 수 있다. As described above, in the flexible display device according to the third embodiment of the present invention, by forming a light blocking layer made of liquid metal in the groove of the lower substrate, flexibility and rigidity are simultaneously provided to the lower substrate, thereby increasing the flexibility of the lower substrate. There is an advantage in that a transistor and an organic light emitting device can be formed on the light blocking layer. Accordingly, even if the flexible display device is bent or bent freely, the adhesive properties and mechanical reliability of the device can be improved.

또한, 본 발명의 제3 실시예에 따른 플렉서블 표시장치는 제2 전극의 보조전극으로 광차단층을 이용함으로써, 제2 전극의 전압 강하에 의한 휘도 편차가 발생하는 것을 방지할 수 있는 이점이 있다.In addition, the flexible display device according to the third embodiment of the present invention has an advantage of preventing luminance deviation due to a voltage drop of the second electrode by using a light blocking layer as an auxiliary electrode of the second electrode.

<제4 실시예><Fourth Example>

도 19는 본 발명의 제4 실시예에 따른 플렉서블 표시장치의 하나의 서브 픽셀에 대한 개략적인 단면도이다. 도 19의 플렉서블 표시장치는 도 8의 플렉서블 표시 장치와 비교하여 LED(1160)가 상이하다는 것을 제외하면 실질적으로 동일한 바, 동일한 구성에 대해 동일한 도면 부호를 붙여 중복 설명은 생략한다.19 is a schematic cross-sectional view of one sub-pixel of a flexible display device according to a fourth exemplary embodiment of the present invention. The flexible display device of FIG. 19 is substantially the same as the flexible display device of FIG. 8 except that the LED 1160 is different from that of the flexible display device of FIG.

도 19를 참조하면, 게이트 절연층(113) 상에는 공통 라인(CL)이 배치된다. 공통 라인(CL)은 복수의 서브 픽셀(SPX)에 공통 전압을 인가하는 라인이다. 공통 라인(CL)은 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.Referring to FIG. 19, a common line CL is disposed on the gate insulating layer 113. The common line CL is a line that applies a common voltage to the plurality of sub-pixels SPX. The common line CL may be made of the same material as the source electrode 153 and the drain electrode 154 of the transistor 150, but is not limited thereto.

그리고, 층간 절연층(114) 상에는 반사층(1183)이 배치된다. 반사층(1183)은 LED(1160)에서 발광된 광 중 하부 기판(410) 측을 향해 발광된 광을 스트레쳐블 표시장치(1100) 상부로 반사시켜 외부로 출광시키기 위한 층이다. 반사층(1183)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있다.In addition, a reflective layer 1183 is disposed on the interlayer insulating layer 114. The reflective layer 1183 is a layer for reflecting light emitted toward the lower substrate 410 side of the light emitted from the LED 1160 to the top of the stretchable display 1100 to emit light to the outside. The reflective layer 1183 may be made of a metal material having a high reflectivity.

반사층(1183) 상에는 반사층(1183)을 덮는 접착층(1117)이 배치된다. 접착층(1117)은 반사층(1183) 상에 LED(1160)를 접착시키기 위한 층으로, 금속 물질로 이루어지는 반사층(1183)과 LED(1160)를 절연시킬 수도 있다. 접착층(1117)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 도 19에서는 접착층(1117)이 반사층(1183)만을 덮도록 배치된 것으로 도시되었으나, 접착층(1117)의 배치 위치는 이에 제한되는 것은 아니다.An adhesive layer 1117 covering the reflective layer 1183 is disposed on the reflective layer 1183. The adhesive layer 1117 is a layer for adhering the LED 1160 on the reflective layer 1183, and may insulate the reflective layer 1183 made of a metallic material and the LED 1160. The adhesive layer 1117 may be formed of a heat curing material or a photo curing material, but is not limited thereto. In FIG. 19, it is illustrated that the adhesive layer 1117 is disposed to cover only the reflective layer 1183, but the position of the adhesive layer 1117 is not limited thereto.

접착층(1117) 상에는 LED(1160)가 배치된다. LED(1160)는 반사층(1183)과 중첩되어 배치된다. LED(1160)는 n형층(1161), 활성층(1162), p형층(1163), n전극(1165) 및 p전극(1164)을 포함한다. 이하에서는, LED(1160)로 레터럴(lateral) 구조의 LED(1160)가 사용되는 것으로 설명하나, LED(1160)의 구조가 이에 제한되는 것은 아니다.The LED 1160 is disposed on the adhesive layer 1117. The LED 1160 is disposed to overlap the reflective layer 1183. The LED 1160 includes an n-type layer 1161, an active layer 1162, a p-type layer 1163, an n-electrode 1165, and a p-electrode 1164. Hereinafter, it will be described that the LED 1160 having a lateral structure is used as the LED 1160, but the structure of the LED 1160 is not limited thereto.

구체적으로, LED(1160)의 n형층(1161)은 접착층(1117) 상에서 반사층(1183)과 중첩되어 배치된다. n형층(1161)은 우수한 결정성을 갖는 질화 갈륨에 n형 불순물을 주입하여 형성될 수 있다. n형층(1161) 상에는 활성층(1162)이 배치된다. 활성층(1162)은 LED(1160)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐 질화 갈륨으로 이루어질 수 있다. 활성층(1162) 상에는 p형층(1163)이 배치된다. p형층(1163)은 질화 갈륨에 p형 불순물을 주입하여 형성될 수 있다. 다만, n형층(1161), 활성층(1162) 및 p형층(1163)의 구성 물질은 이에 제한되는 것은 아니다. Specifically, the n-type layer 1161 of the LED 1160 is disposed to overlap the reflective layer 1183 on the adhesive layer 1117. The n-type layer 1161 may be formed by implanting an n-type impurity into gallium nitride having excellent crystallinity. An active layer 1162 is disposed on the n-type layer 1161. The active layer 1162 is a light emitting layer that emits light from the LED 1160 and may be made of a nitride semiconductor, for example, indium gallium nitride. A p-type layer 1163 is disposed on the active layer 1162. The p-type layer 1163 may be formed by implanting p-type impurities into gallium nitride. However, the constituent materials of the n-type layer 1161, the active layer 1162, and the p-type layer 1163 are not limited thereto.

LED(1160)의 p형층(1163) 상에는 p전극(1164)이 배치된다. 또한, LED(1160)의 n형층(1161) 상에는 n전극(1165)이 배치된다. n전극(1165)은 p전극(1164)과 이격되어 배치된다. 구체적으로, LED(1160)는, n형층(1161), 활성층(1162) 및 p형층(1163)이 차례대로 적층되고, 활성층(1162) 및 p형층(1163)의 소정 부분이 식각되고, n전극(1165)과 p전극(1164)을 형성하는 방식으로 제조될 수 있다. 이때, 소정 부분은 n전극(1165)과 p전극(1164)을 이격시키기 위한 공간으로, n형층(1161)의 일부가 노출되도록 소정 부분이 식각될 수 있다. 다시 말해, n전극(1165)과 p전극(1164)이 배치될 LED(1160)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다. 이에, p전극(1164)은 p형층(1163) 상에 배치되고, n전극(1165)은 n형층(1161) 상에 배치되며, p전극(1164)과 n전극(1165)은 서로 다른 높이 레벨에서 서로 이격되어 배치된다. 이에, n전극(1165)은 p전극(1164)에 비하여 반사층(1183)에 인접하게 배치될 수 있다. 그리고, n전극(1165)과 p전극(1164)은 도전성 물질로 이루어질 수 있고, 예를 들어, 투명 도전성 산화물로 이루어질 수 있다. 또한, n전극(1165)과 p전극(1164)은 동일한 물질로 이루어질 수 있으며, 그러나, 이에 제한되는 것은 아니다.A p-electrode 1164 is disposed on the p-type layer 1163 of the LED 1160. In addition, an n-electrode 1165 is disposed on the n-type layer 1161 of the LED 1160. The n-electrode 1165 is disposed to be spaced apart from the p-electrode 1164. Specifically, in the LED 1160, an n-type layer 1161, an active layer 1162, and a p-type layer 1163 are sequentially stacked, a predetermined portion of the active layer 1162 and the p-type layer 1163 are etched, and the n-electrode It may be manufactured in a manner of forming 1165 and the p-electrode 1164. In this case, a predetermined portion is a space for separating the n-electrode 1165 and the p-electrode 1164, and a predetermined portion may be etched so that a portion of the n-type layer 1161 is exposed. In other words, the surface of the LED 1160 on which the n-electrode 1165 and the p-electrode 1164 are to be disposed may have different height levels rather than a flattened surface. Accordingly, the p-electrode 1164 is disposed on the p-type layer 1163, the n-electrode 1165 is disposed on the n-type layer 1161, and the p-electrode 1164 and the n-electrode 1165 are at different height levels. Are arranged spaced apart from each other. Accordingly, the n-electrode 1165 may be disposed adjacent to the reflective layer 1183 compared to the p-electrode 1164. In addition, the n-electrode 1165 and the p-electrode 1164 may be made of a conductive material, for example, may be made of a transparent conductive oxide. In addition, the n-electrode 1165 and the p-electrode 1164 may be made of the same material, but are not limited thereto.

층간 절연층(114) 및 접착층(118) 상에는 오버코트층(115)이 배치된다. 오버코트층(115)은 트랜지스터(150)의 상부 표면을 평탄화하는 층이다. 오버코트층(115)은 LED(1160)가 배치된 영역을 제외한 영역에서 오버코트층(115)의 상부 표면을 평탄화하며 배치될 수 있다. 이때, 오버코트층(115)은 2개 이상의 층으로 구성될 수도 있다.An overcoat layer 115 is disposed on the interlayer insulating layer 114 and the adhesive layer 118. The overcoat layer 115 is a layer that flattens the upper surface of the transistor 150. The overcoat layer 115 may be disposed while flattening the upper surface of the overcoat layer 115 in a region other than the region in which the LED 1160 is disposed. At this time, the overcoat layer 115 may be composed of two or more layers.

오버코트층(115) 상에는 제1 전극(1181) 및 제2 전극(1182)이 배치된다. 제1 전극(1181)은 트랜지스터(150)와 LED(1160)를 전기적으로 연결하는 전극이다. 제1 전극(1181)은 평탄화층(115)에 형성된 컨택홀을 통하여 LED(1160)의 p전극(1164)과 연결된다. 또한, 제1 전극(1181)은 평탄화층(115), 층간 절연층(114) 및 접착층(118)에 형성된 컨택홀을 통해 트랜지스터(150)의 드레인 전극(154)과 연결된다. 다만, 이에 제한되지 않고, 트랜지스터(150)의 타입에 따라 제1 전극(1181)은 트랜지스터(150)의 소스 전극(153)과 연결될 수도 있다. LED(1160)의 p전극(1164)과 트랜지스터(150)의 드레인 전극(154)은 제1 전극(1181)에 의하여 전기적으로 연결된다.A first electrode 1181 and a second electrode 1182 are disposed on the overcoat layer 115. The first electrode 1181 is an electrode that electrically connects the transistor 150 and the LED 1160. The first electrode 1181 is connected to the p-electrode 1164 of the LED 1160 through a contact hole formed in the planarization layer 115. In addition, the first electrode 1181 is connected to the drain electrode 154 of the transistor 150 through a contact hole formed in the planarization layer 115, the interlayer insulating layer 114, and the adhesive layer 118. However, the present invention is not limited thereto, and the first electrode 1181 may be connected to the source electrode 153 of the transistor 150 depending on the type of the transistor 150. The p electrode 1164 of the LED 1160 and the drain electrode 154 of the transistor 150 are electrically connected by the first electrode 1181.

제2 전극(1182)은 LED(1160)와 공통 배선(CL)을 전기적으로 연결하는 전극이다. 구체적으로, 제2 전극(1182)은 오버코트층(115) 및 층간 절연층(114)에 형성된 컨택홀을 통해 공통 라인(CL)과 연결되고, 오버코트층(115)에 형성된 컨택홀을 통해 LED(1160)의 n전극(1165)과 연결된다. 따라서, 공통 라인(CL)과 LED(1160)의 n전극(1165)은 전기적으로 연결된다.The second electrode 1182 is an electrode electrically connecting the LED 1160 and the common wiring CL. Specifically, the second electrode 1182 is connected to the common line CL through a contact hole formed in the overcoat layer 115 and the interlayer insulating layer 114, and the LED ( It is connected to the n electrode 1165 of the 1160. Accordingly, the common line CL and the n electrode 1165 of the LED 1160 are electrically connected.

스트레쳐블 표시장치(1100)가 턴온(Turn-On)될 경우, 트랜지스터(150)의 드레인 전극(154) 및 공통 라인(CL) 각각에는 서로 상이한 레벨의 전압이 인가될 수 있다. 제1 전극(1181)에는 트랜지스터(150)의 드레인 전극(154)에 인가되는 전압이 인가될 수 있고, 제2 전극(1182)에는 공통 전압이 인가될 수 있다. 서로 상이한 레벨의 전압은 제1 전극(1181) 및 제2 전극(1182)을 통해 p전극(1164)과 n전극(1165)에 인가될 수 있고, 이에, LED(1160)가 발광할 수 있다. When the stretchable display 1100 is turned on, voltages of different levels may be applied to each of the drain electrode 154 and the common line CL of the transistor 150. A voltage applied to the drain electrode 154 of the transistor 150 may be applied to the first electrode 1181, and a common voltage may be applied to the second electrode 1182. Voltages of different levels may be applied to the p-electrode 1164 and the n-electrode 1165 through the first electrode 1181 and the second electrode 1182, so that the LED 1160 may emit light.

도 19에서는 트랜지스터(150)가 p전극(1164)과 전기적으로 연결되고 공통 라인(CL)이 n전극(1165)과 전기적으로 연결되는 것으로 설명되었으나, 이에 제한되지 않고, 트랜지스터(150)가 n전극(1165)과 전기적으로 연결되고 공통 라인(CL)이 p전극(1164)과 전기적으로 연결될 수도 있다.In FIG. 19, it has been described that the transistor 150 is electrically connected to the p-electrode 1164 and the common line CL is electrically connected to the n-electrode 1165, but the present invention is not limited thereto, and the transistor 150 is an n-electrode. It may be electrically connected to the 1165 and the common line CL may be electrically connected to the p-electrode 1164.

오버코트층(115), 제1 전극(1181), 제2 전극(1182), 데이터 패드(173) 및 연결 패드(172) 상에는 뱅크(116)가 배치된다. 뱅크(116)는 반사층(1183)의 끝단과 중첩되도록 배치되며, 뱅크(116)와 중첩되지 않는 반사층(1183)의 일부는 발광 영역으로 정의될 수 있다. 뱅크(116)는 유기 절연 물질로 이루어질 수 있으며, 오버코트층(115)과 동일한 물질로 이루어질 수 있다. 또한, 뱅크(116)는 LED(1160)에서 발광된 광이 인접 서브 화소(SPX)로 전달되어 혼색 현상이 발생하는 것을 방지하기 위해, 블랙 물질을 포함하도록 구성될 수도 있다. The bank 116 is disposed on the overcoat layer 115, the first electrode 1181, the second electrode 1182, the data pad 173, and the connection pad 172. The bank 116 is disposed so as to overlap the end of the reflective layer 1183, and a part of the reflective layer 1183 that does not overlap with the bank 116 may be defined as a light emitting area. The bank 116 may be made of an organic insulating material, and may be made of the same material as the overcoat layer 115. In addition, the bank 116 may be configured to include a black material in order to prevent a color mixture phenomenon from occurring when light emitted from the LED 1160 is transmitted to the adjacent sub-pixel SPX.

본 발명의 제4 실시예에 따른 스트레쳐블 표시장치(1100)는 LED(1160)를 포함한다. LED(1160)는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 소자나 유기 발광 소자에 비해 수명이 길다. 또한, LED(1160)는 점등 속도가 빠를 뿐만 아니라, 소비 전력이 적고, 내충격성이 강해 안정성이 뛰어나며, 발광 효율이 우수해 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에도 적용되기에 적합한 소자이다. 특히, LED(1160)는 유기 물질이 아닌 무기 물질로 이루어지므로, 유기 발광 소자를 사용하는 경우 요구되는 봉지층이 사용되지 않을 수 있다. 이에, 스트레쳐블 표시장치(1100)를 연신하는 과정에서 쉽게 크랙이 발생되는 등 손상될 수 있는 봉지층이 생략될 수 있다. 따라서, 본 발명의 제4 실시예에 따른 스트레쳐블 표시장치(1100)에서는 LED(1160)를 표시 소자로 사용하여, 스트레쳐블 표시장치(1100)가 휘거나 늘어나는 등 변형될 경우 손상될 수 있는 봉지층의 사용을 생략할 수 있다. 또한, LED(1160)는 유기 물질이 아닌 무기 물질로 이루어지므로, 본 발명의 제4 실시예에 따른 스트레쳐블 표시 장치(1100)의 표시 소자는 수분 또는 산소로부터 보호될 수 있고, 신뢰성이 우수할 수 있다. The stretchable display device 1100 according to the fourth embodiment of the present invention includes an LED 1160. Since the LED 1160 is made of an inorganic material rather than an organic material, it has excellent reliability and has a longer lifespan than a liquid crystal display device or an organic light emitting device. In addition, the LED 1160 is a device suitable to be applied to very large screens because not only the lighting speed is fast, but also the power consumption is low, the impact resistance is strong, and the stability is excellent. . In particular, since the LED 1160 is made of an inorganic material rather than an organic material, a required encapsulation layer may not be used when an organic light-emitting device is used. Accordingly, in the process of stretching the stretchable display device 1100, an encapsulation layer that may be damaged such as cracks easily generated may be omitted. Therefore, in the stretchable display device 1100 according to the fourth exemplary embodiment of the present invention, the LED 1160 is used as a display element, and the stretchable display device 1100 may be damaged if it is deformed, such as bent or stretched. It is possible to omit the use of the encapsulation layer that is present. In addition, since the LED 1160 is made of an inorganic material, not an organic material, the display element of the stretchable display device 1100 according to the fourth embodiment of the present invention can be protected from moisture or oxygen, and has excellent reliability. can do.

전술한 제4 실시예에 따른 스트레쳐블 표시장치(1100)에서는 LED(1160)를 표시 소자로 사용하는 것을 개시하였으나, 이에 한정되지 않으며 LED(1160) 상부에 퀀텀닷(QD)을 더 포함하여 QLED를 구현할 수 있다. In the stretchable display device 1100 according to the fourth embodiment described above, the use of the LED 1160 as a display element is disclosed, but the present invention is not limited thereto, and a quantum dot QD is further included on the LED 1160. QLED can be implemented.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.Through the above description, those skilled in the art will be able to variously change and modify without departing from the spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the content described in the detailed description of the specification, but should be determined by the claims.

200 : 하부 기판 201 : 홈
205 : 광차단층 320 : 제1 전극
340 : 유기 발광층 350 : 제2 전극
360 : 봉지층 TFT : 트랜지스터
OLED : 유기 발광 소자
200: lower substrate 201: groove
205: light blocking layer 320: first electrode
340: organic emission layer 350: second electrode
360: encapsulation layer TFT: transistor
OLED: organic light emitting device

Claims (15)

복수의 홈을 포함하는 하부 기판;
상기 복수의 홈 내에 형성되며, 액체 금속으로 이루어진 광차단층;
상기 광차단층 상에 위치하는 트랜지스터; 및
상기 트랜지스터 상에 위치하는 유기 발광 소자를 포함하는 플렉서블 표시장치.
A lower substrate including a plurality of grooves;
A light blocking layer formed in the plurality of grooves and made of liquid metal;
A transistor positioned on the light blocking layer; And
A flexible display device including an organic light emitting device positioned on the transistor.
제1 항에 있어서,
상기 광차단층, 상기 트랜지스터 및 상기 유기 발광 소자는 서로 중첩하는 플렉서블 표시장치.
The method of claim 1,
The light blocking layer, the transistor, and the organic light emitting diode overlap each other.
제1 항에 있어서,
상기 광차단층은 액체층 및 상기 액체층 상에 위치하는 산화층을 포함하는 플렉서블 표시장치.
The method of claim 1,
The light blocking layer includes a liquid layer and an oxide layer disposed on the liquid layer.
제3 항에 있어서,
상기 액체층은 상기 액체 금속으로 이루어지고, 상기 산화층은 상기 액체 금속의 산화물로 이루어지는 플렉서블 표시장치.
The method of claim 3,
The liquid layer is made of the liquid metal, and the oxide layer is made of an oxide of the liquid metal.
제1 항에 있어서,
상기 액체 금속은 Al, Zn, Ga , Ge , Cd , In , Sn , Sb, Hg, Tl , Pb 및 Bi로 이루어진 군에서 선택된 적어도 2개 이상의 공정 합금을 포함하는 플렉서블 표시장치.
The method of claim 1,
The liquid metal includes at least two eutectic alloys selected from the group consisting of Al, Zn, Ga, Ge, Cd, In, Sn, Sb, Hg, Tl, Pb, and Bi.
제5 항에 있어서,
상기 공정 합금은 EGaln, 갈린스탄(Galinstan, Ga/In/Sn), Ga/Sn(92:8), Ga/Al(97:3), Ga/Zn(96:4) 및 Ga/Ag(96:4)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 플렉서블 표시장치.
The method of claim 5,
The eutectic alloys include EGaln, Galinstan (Ga/In/Sn), Ga/Sn (92:8), Ga/Al (97:3), Ga/Zn (96:4) and Ga/Ag (96 : A flexible display device comprising at least one selected from the group consisting of 4).
제1 항에 있어서,
상기 광차단층은 상기 홈 내에 채워진 플렉서블 표시장치.
The method of claim 1,
The light blocking layer is filled in the groove.
제1 항에 있어서,
상기 복수의 홈들은 각각이 하나의 서브픽셀에 1 대 1로 대응하는 플렉서블 표시장치.
The method of claim 1,
Each of the plurality of grooves corresponds to one subpixel on a one-to-one basis.
제1 항에 있어서,
상기 트랜지스터는,
상기 광차단층 상에 위치하는 액티브층;
상기 액티브층 상에 위치하는 게이트 절연층;
상기 게이트 절연층 상에 위치하는 게이트 전극;
상기 게이트 전극 상에 위치하는 층간 절연층; 및
상기 층간 절연층 상에 위치하는 소스 전극 및 드레인 전극을 포함하는 플렉서블 표시장치.
The method of claim 1,
The transistor,
An active layer on the light blocking layer;
A gate insulating layer on the active layer;
A gate electrode on the gate insulating layer;
An interlayer insulating layer on the gate electrode; And
A flexible display device including a source electrode and a drain electrode on the interlayer insulating layer.
제1 항에 있어서,
상기 유기 발광 소자는,
상기 트랜지스터에 연결된 제1 전극;
상기 제1 전극 상에 위치하는 유기 발광층; 및
상기 유기 발광층 상에 위치하는 제2 전극을 포함하는 플렉서블 표시장치.
The method of claim 1,
The organic light emitting device,
A first electrode connected to the transistor;
An organic emission layer on the first electrode; And
A flexible display device including a second electrode on the organic emission layer.
제10 항에 있어서,
상기 제2 전극은 상기 광차단층과 연결되는 플렉서블 표시장치.
The method of claim 10,
The second electrode is connected to the light blocking layer.
제11 항에 있어서,
상기 제2 전극은 상기 광차단층 상에 위치하는 제1 연결패턴 및 제2 연결패턴을 통해 상기 광차단층과 연결되는 플렉서블 표시장치.
The method of claim 11,
The second electrode is connected to the light blocking layer through a first connection pattern and a second connection pattern positioned on the light blocking layer.
제12 항에 있어서,
상기 광차단층, 상기 제1 연결패턴, 상기 제2 연결패턴 및 상기 제2 전극은 서로 중첩하는 플렉서블 표시장치.
The method of claim 12,
The light blocking layer, the first connection pattern, the second connection pattern, and the second electrode overlap each other.
제13 항에 있어서,
상기 제1 연결패턴은 상기 광차단층과 상기 제2 연결패턴 사이에 위치하고, 상기 제2 연결패턴은 상기 제1 연결패턴과 상기 제2 전극 사이에 위치하는 플렉서블 표시장치.
The method of claim 13,
The first connection pattern is located between the light blocking layer and the second connection pattern, and the second connection pattern is located between the first connection pattern and the second electrode.
제1 항에 있어서,
상기 유기 발광 소자 상에 위치하며, UV 레진층, 실리콘 산화막, 발수 코팅층 및 지문 방지층 중 적어도 하나를 포함하는 봉지층을 더 포함하는 플렉서블 표시장치.
The method of claim 1,
The flexible display device further comprising an encapsulation layer disposed on the organic light emitting device and including at least one of a UV resin layer, a silicon oxide layer, a water repellent coating layer, and a fingerprint protection layer.
KR1020190116164A 2019-09-20 2019-09-20 Flexible display KR20210034335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190116164A KR20210034335A (en) 2019-09-20 2019-09-20 Flexible display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190116164A KR20210034335A (en) 2019-09-20 2019-09-20 Flexible display

Publications (1)

Publication Number Publication Date
KR20210034335A true KR20210034335A (en) 2021-03-30

Family

ID=75265197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190116164A KR20210034335A (en) 2019-09-20 2019-09-20 Flexible display

Country Status (1)

Country Link
KR (1) KR20210034335A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102452984B1 (en) * 2021-10-19 2022-10-12 한국과학기술원 Capacitive microfabrication ultrasonic transducer with adjustable bending angle and method of fabricating thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102452984B1 (en) * 2021-10-19 2022-10-12 한국과학기술원 Capacitive microfabrication ultrasonic transducer with adjustable bending angle and method of fabricating thereof
WO2023068444A1 (en) * 2021-10-19 2023-04-27 한국과학기술원 Capacitive micromachined ultrasonic transducer having adjustable bending angle, and method for manufacturing same

Similar Documents

Publication Publication Date Title
CN111383531B (en) Stretchable display panel and stretchable display device including the same
US11437439B2 (en) Display device
KR102598831B1 (en) Stretchable display device
US11538893B2 (en) Display device
US11217772B2 (en) Thin film encapsulation structure for display apparatus
US11342520B2 (en) Stretchable display device
KR20210062457A (en) Stretchable display device
CN111354304A (en) Display device
KR20210048945A (en) Stretchable display device
CN114628456A (en) Organic light emitting display device
KR102597309B1 (en) Flexible display device
KR20210079850A (en) Stretchable display device
US11751444B2 (en) Display device
TW201731091A (en) Display device
KR20210075549A (en) Transparent display pannel transparent display device including the same
KR20210034335A (en) Flexible display
US20230199990A1 (en) Display panel
KR102532970B1 (en) Display Device And Method For Manufacturing Of The Same
US20240224740A1 (en) Flexible display device
KR20240079709A (en) Light emitting display device
KR20240079385A (en) Light emitting display device
JP2024095529A (en) Flexible Display Device
KR20210068868A (en) Flexible display
JP2024019137A (en) Light-emitting display device
KR20240104883A (en) Light emitting display device