KR20210028331A - UV LED wafer - Google Patents

UV LED wafer Download PDF

Info

Publication number
KR20210028331A
KR20210028331A KR1020190109227A KR20190109227A KR20210028331A KR 20210028331 A KR20210028331 A KR 20210028331A KR 1020190109227 A KR1020190109227 A KR 1020190109227A KR 20190109227 A KR20190109227 A KR 20190109227A KR 20210028331 A KR20210028331 A KR 20210028331A
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor region
layer
led wafer
type
Prior art date
Application number
KR1020190109227A
Other languages
Korean (ko)
Inventor
오승규
황선교
김경훈
Original Assignee
주식회사 포톤웨이브
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포톤웨이브 filed Critical 주식회사 포톤웨이브
Priority to KR1020190109227A priority Critical patent/KR20210028331A/en
Publication of KR20210028331A publication Critical patent/KR20210028331A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

The present invention relates to an ultraviolet LED wafer and, more specially, to an ultraviolet LED wafer capable of increasing the amount of light compared to the prior art in an area of the same substrate. In the ultraviolet LED wafer, a P-type semiconductor layer includes a first P-type semiconductor region disposed along an edge of a sapphire substrate, and a second P-type semiconductor region extending from the first P-type semiconductor region toward a central portion of the sapphire substrate.

Description

자외선 LED 웨이퍼{UV LED wafer}UV LED wafer

본 발명은 자외선 LED 웨이퍼에 대한 것으로서, 보다 상세하게는 동일한 기판 면적에서 종래 기술에 비해 광량을 증가시킬 수 있는 자외선 LED 웨이퍼에 대한 것이다.The present invention relates to an ultraviolet LED wafer, and more particularly, to an ultraviolet LED wafer capable of increasing the amount of light compared to the prior art in the same substrate area.

발광다이오드(LED, Light Emitting Diode)는 갈륨비소 등의 화합물에 전류를 제공하여 빛을 발산하는 반도체 소자에 해당한다. 1960년대에 적색 LED가 개발된 이후에 청색 LED를 거쳐 최근 모바일 기기 등에 수요가 급증함에 따라 자외선 LED에 대한 관심이 높아지고 있다. Light-emitting diodes (LEDs) correspond to semiconductor devices that emit light by providing current to compounds such as gallium arsenide. Since the red LED was developed in the 1960s, the demand for the ultraviolet LED is increasing due to the rapid increase in demand for mobile devices and the like through blue LED.

자외선 LED의 경우 종래 방법에 따르면 사파이어 기판 등의 상부에 N형 반도체층, 발광층 및 P형 반도체층을 증착하고, 상기 N형 반도체층의 상부에 N형 전극이 형성되고, 상기 P형 반도체층의 상부에 P형 전극이 형성된다.In the case of a UV LED, according to a conventional method, an N-type semiconductor layer, a light emitting layer, and a P-type semiconductor layer are deposited on a sapphire substrate, and an N-type electrode is formed on the N-type semiconductor layer. A P-type electrode is formed on the top.

이 경우, 전술한 P형 전극 및 N형 전극에 전류를 인가할 때, 발광층에서 생성된 광은 발광층 내부에서 모든 방향으로 방사하게 된다. 이때, 전술한 P형 반도체층과 상부로 노출된 N형 반도체층의 배치에 따라 상기 발광층에서 방사되는 광이 상기 자외선 LED의 외부로 방사되지 않고 상기 자외선 LED의 내부로 흡수되는 문제점이 발생할 수 있다.In this case, when current is applied to the aforementioned P-type electrode and N-type electrode, light generated in the light-emitting layer is radiated in all directions inside the light-emitting layer. At this time, according to the arrangement of the P-type semiconductor layer and the N-type semiconductor layer exposed upwardly, there may be a problem in that the light emitted from the emission layer is not radiated to the outside of the UV LED but is absorbed into the UV LED. .

본 발명은 상기와 같은 문제점을 해결하기 위하여, 자외선 LED 웨이퍼를 제조하는 경우에 동일한 기판 면적에서 종래 기술에 비해 광량을 증가시킬 수 있는 자외선 LED 웨이퍼를 제공하는 것을 목적으로 한다.In order to solve the above problems, an object of the present invention is to provide an ultraviolet LED wafer capable of increasing the amount of light compared to the prior art in the same substrate area in the case of manufacturing an ultraviolet LED wafer.

상기와 같은 본 발명의 목적은 사파이어 기판, 상기 사파이어 기판 상부에 증착되는 버퍼층, 상기 버퍼층 상부에 증착되는 N형 반도체층, 상기 N형 반도체층의 상부에 증착되어 발광하는 발광층(emitting layer), 상기 발광층 상부에 증착되는 P형 반도체층, 상기 P형 반도체층 상부에 증착되는 P형 접촉층 및 상기 N형 반도체층의 노출된 상면에 구비되는 N형 전극과, 상기 P형 접촉층의 상면에 구비되는 P형 전극을 포함하고, 상기 P형 반도체층은 상기 사파이어 기판의 가장자리를 따라 배치되는 제1 P형 반도체 영역과, 상기 제1 P형 반도체 영역에서 상기 사파이어 기판의 중앙부를 향해 연장되어 구비된 제2 P형 반도체 영역을 구비하고, 상기 N형 반도체층은 상기 제1 P형 반도체 영역과 제2 P형 반도체 영역의 사이에 배치되어 상부를 향해 노출되는 N형 반도체 영역을 포함하는 것을 특징으로 하는 자외선 LED 웨이퍼에 의해 달성된다.An object of the present invention as described above is a sapphire substrate, a buffer layer deposited on the sapphire substrate, an N-type semiconductor layer deposited on the buffer layer, a light emitting layer deposited on the N-type semiconductor layer to emit light, the A P-type semiconductor layer deposited on the emission layer, a P-type contact layer deposited on the P-type semiconductor layer, and an N-type electrode provided on the exposed upper surface of the N-type semiconductor layer, and provided on an upper surface of the P-type contact layer. A P-type electrode, wherein the P-type semiconductor layer includes a first P-type semiconductor region disposed along an edge of the sapphire substrate, and extending from the first P-type semiconductor region toward a central portion of the sapphire substrate. And a second P-type semiconductor region, wherein the N-type semiconductor layer includes an N-type semiconductor region disposed between the first P-type semiconductor region and the second P-type semiconductor region and exposed upwardly. Which is achieved by means of an ultraviolet LED wafer.

여기서, 상기 제2 P형 반도체 영역의 너비는 상기 제1 P형 반도체 영역의 너비와 동일하거나 상대적으로 더 크게 결정될 수 있다.Here, the width of the second P-type semiconductor region may be determined to be equal to or relatively larger than the width of the first P-type semiconductor region.

즉, 상기 제1 P형 반도체 영역의 너비는 30 ㎛ 내지 60 ㎛에 해당하며, 상기 제2 P형 반도체 영역의 너비는 60 ㎛ 내지 120 ㎛에 해당할 수 있다.That is, the width of the first P-type semiconductor region may correspond to 30 µm to 60 µm, and the width of the second P-type semiconductor region may correspond to 60 µm to 120 µm.

한편, 상기 N형 반도체 영역의 너비는 상기 제2 P형 반도체 영역의 너비와 동일하거나 상대적으로 더 작을 수 있다.Meanwhile, the width of the N-type semiconductor region may be equal to or relatively smaller than the width of the second P-type semiconductor region.

예를 들어, 상기 N형 반도체 영역의 너비는 20 ㎛ 내지 60 ㎛에 해당할 수 있다.For example, the width of the N-type semiconductor region may correspond to 20 μm to 60 μm.

나아가, 상기 제2 P형 반도체 영역은 상기 제1 P형 반도체 영역에서 상기 사파이어 기판의 중앙부를 향해 적어도 3개 이상 분할되어 연장 형성될 수 있다.Furthermore, at least three second P-type semiconductor regions may be formed extending from the first P-type semiconductor region toward a central portion of the sapphire substrate.

전술한 구성을 가지는 본 발명에 따르면, 자외선 LED 웨이퍼를 제조하는 경우에 기판의 가장자리를 따라 P형 반도체층을 배치하여 동일한 기판 면적에서 종래 기술에 비해 광량을 증가시킬 수 있다.According to the present invention having the above-described configuration, when manufacturing an ultraviolet LED wafer, the P-type semiconductor layer is disposed along the edge of the substrate, so that the amount of light can be increased compared to the prior art in the same substrate area.

또한, 상기 기판의 가장자리에서 중앙부를 향해 P형 반도체층을 연장 형성되어 발광층의 측면 길이를 연장시켜 광추출 효율을 증가시킬 수 있다.In addition, the P-type semiconductor layer is formed extending from the edge of the substrate toward the center to extend the side length of the light emitting layer, thereby increasing light extraction efficiency.

도 1은 본 발명에 따른 자외선 LED 웨이퍼의 구조를 도시한 일부 단면도,
도 2는 본 발명에 따른 자외선 LED 웨이퍼의 평면도,
도 3은 본 발명에 따른 자외선 LED 웨이퍼의 측단면도,
도 4는 종래기술에 따른 자외선 LED 웨이퍼의 평면도,
도 5는 도 4의 측단면도,
도 6은 본 발명에 따른 자외선 LED 웨이퍼의 측단면도,
도 7 및 도 8은 본 발명의 다른 실시예에 따른 자외선 LED 웨이퍼의 평면도이다. 1 is a partial cross-sectional view showing the structure of an ultraviolet LED wafer according to the present invention,
2 is a plan view of an ultraviolet LED wafer according to the present invention,
3 is a side cross-sectional view of an ultraviolet LED wafer according to the present invention,
4 is a plan view of an ultraviolet LED wafer according to the prior art,
Figure 5 is a side cross-sectional view of Figure 4,
6 is a side cross-sectional view of an ultraviolet LED wafer according to the present invention,
7 and 8 are plan views of an ultraviolet LED wafer according to another embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 실시예들에 따른 자외선 LED 웨이퍼에 대해서 상세하게 살펴보도록 한다.Hereinafter, an ultraviolet LED wafer according to embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 자외선 LED 웨이퍼(100)의 구조를 도시한 일부 단면도이다.1 is a partial cross-sectional view showing the structure of an ultraviolet LED wafer 100 according to an embodiment of the present invention.

도 1을 참조하면, 상기 자외선 LED 웨이퍼(100)는 기판(10) 상부에 후술하는 각종 층이 증착되어 형성된다.Referring to FIG. 1, the ultraviolet LED wafer 100 is formed by depositing various layers to be described later on the substrate 10.

상기 기판(10)은 사파이어(sapphire), 실리콘카바이드(SiC), 갈륨나이트라이드(GaN), 실리콘(Si) 등의 재질이 사용될 수 있다.The substrate 10 may be formed of a material such as sapphire, silicon carbide (SiC), gallium nitride (GaN), and silicon (Si).

본 발명에서 상기 기판(10)은 사파이어로 제작된 사파이어 기판(10)으로 설명한다. 상기 사파이어 기판(10)은 상대적으로 비용이 저렴하여 자와선 LED 웨이퍼를 제작하는데 널리 사용된다.In the present invention, the substrate 10 will be described as a sapphire substrate 10 made of sapphire. Since the sapphire substrate 10 is relatively inexpensive, it is widely used to manufacture a Jawa wire LED wafer.

상기 사파이어 기판(10)의 상부에 각종 증을 증착시키는 경우에 MOCVD(Metal organic chemical vapor deposition) 장치를 이용하여 에피 방식으로 증착시킬 수 있다.In the case of depositing various vapors on the sapphire substrate 10, it may be deposited in an epitaxial manner using a metal organic chemical vapor deposition (MOCVD) device.

구체적으로, 상기 사파이어 기판(10)의 상부에 버퍼층(20)을 증착시킬 수 있다. Specifically, a buffer layer 20 may be deposited on the sapphire substrate 10.

상기 버퍼층(20)은 알루미늄나이트라이드(AlN)로 구성될 수 있다. 전술한 사파이어 기판(10)과 질화물계 에피층은 격자 부정합도 및 열팽창계수 차이가 크므로 결함 생성을 최소화하고 결함 전파를 억제하기 위하여 저온 성장법을 이용하여 상기 버퍼층(20)이 증착될 수 있다. The buffer layer 20 may be made of aluminum nitride (AlN). Since the above-described sapphire substrate 10 and the nitride-based epi layer have a large difference in lattice mismatch and thermal expansion coefficient, the buffer layer 20 may be deposited using a low-temperature growth method to minimize defect generation and suppress defect propagation. .

상기 버퍼층(20)의 상부에 순차적으로 N형 반도체층(30), 발광층(emitting layer)(40), P형 반도체층(50) 및 P형 접촉층(60)이 증착될 수 있다.An N-type semiconductor layer 30, a light-emitting layer 40, a P-type semiconductor layer 50, and a P-type contact layer 60 may be sequentially deposited on the buffer layer 20.

상기 버퍼층(20) 상부에 증착되는 상기 N형 반도체층(30)은 예를 들어 알루미늄갈륨나이트라이드(AlxGaN)로 이루어질 수 있으며, 규소(Si)를 도핑하여 N형으로 구성될 수 있다.The N-type semiconductor layer 30 deposited on the buffer layer 20 may be formed of, for example, aluminum gallium nitride (Al x GaN), and may be formed of an N-type by doping silicon (Si).

한편, 상기 N형 반도체층(30)의 상부에 빛을 발광하는 발광층(emitting layer)(또는 활성층)(40)이 증착될 수 있다. 상기 발광층(40)은 예를 들어 알루미늄갈륨나이트라이드(AlyGaN)로 구성될 수 있다.Meanwhile, a light emitting layer (or active layer) 40 for emitting light may be deposited on the N-type semiconductor layer 30. The light emitting layer 40 may be formed of, for example, aluminum gallium nitride (Al y GaN).

상기 발광층(40)의 상부에 증착되는 상기 P형 반도체층(50)은 갈륨나이트라이드(GaN) 또는 알루미늄갈륨나이트라이드(AlzGaN)로 이루어질 수 있다. 이 경우, 마그네슘(Mg)을 도핑하여 P형으로 구성될 수 있다.The P-type semiconductor layer 50 deposited on the emission layer 40 may be formed of gallium nitride (GaN) or aluminum gallium nitride (Al z GaN). In this case, it may be doped with magnesium (Mg) to form a P-type.

한편, 상기 P형 반도체층(50)의 상부에 P형 전극(70)을 형성시키는 경우에 접촉저항이 매우 높아져서 효율이 떨어지게 된다. 따라서, 상기 P형 전극(70)을 형성하는 경우에 접촉저항을 낮추기 위하여 상기 P형 반도체층(50)의 상부에 P형 접촉층(60)을 증착할 수 있다.On the other hand, in the case of forming the P-type electrode 70 on the P-type semiconductor layer 50, the contact resistance becomes very high, so that the efficiency decreases. Accordingly, when the P-type electrode 70 is formed, a P-type contact layer 60 may be deposited on the P-type semiconductor layer 50 to lower contact resistance.

상기 P형 접촉층(60)은 갈륨나이트라이드(GaN)에 마그네슘(Mg)을 도핑하여 P형으로 구성될 수 있다. 상기 P형 접촉층(60)은 상기 P형 반도체층(50)의 상부에 형성되어 그 상부에 P형 전극(70)을 형성하는 경우에 접촉저항을 줄이는 역할을 하게 된다.The P-type contact layer 60 may be formed of a P-type by doping magnesium (Mg) on gallium nitride (GaN). The P-type contact layer 60 is formed on the P-type semiconductor layer 50 to reduce contact resistance when the P-type electrode 70 is formed thereon.

한편, N형 전극(80)을 형성시키기 위하여 전술한 P형 접촉층(60), P형 반도체층(50) 및 발광층(40)을 식각하여 상기 N형 반도체층(30)을 노출시키게 된다. 상기 노출된 N형 반도체층(30)의 상면에 상기 N형 전극(80)이 형성된다.Meanwhile, in order to form the N-type electrode 80, the P-type contact layer 60, the P-type semiconductor layer 50, and the light-emitting layer 40 are etched to expose the N-type semiconductor layer 30. The N-type electrode 80 is formed on the exposed upper surface of the N-type semiconductor layer 30.

도 2는 본 발명에 따른 자외선 LED 웨이퍼(100)의 평면도이고, 도 3은 본 발명에 따른 자외선 LED 웨이퍼(100)의 측단면도이다.Figure 2 is a plan view of the ultraviolet LED wafer 100 according to the present invention, Figure 3 is a side cross-sectional view of the ultraviolet LED wafer 100 according to the present invention.

도 2 및 도 3을 참조하면, 상기 자외선 LED 웨이퍼(100)에서 상기 P형 반도체층(50)은 상기 사파이어 기판(10)의 가장자리를 따라 배치되는 제1 P형 반도체 영역(52)과, 상기 제1 P형 반도체 영역(52)에서 상기 사파이어 기판(10)의 중앙부를 향해 연장되어 구비된 제2 P형 반도체 영역(54)을 구비할 수 있다.2 and 3, in the UV LED wafer 100, the P-type semiconductor layer 50 includes a first P-type semiconductor region 52 disposed along an edge of the sapphire substrate 10, and the A second P-type semiconductor region 54 extending from the first P-type semiconductor region 52 toward the central portion of the sapphire substrate 10 may be provided.

또한, 상기 N형 반도체층(30)은 상기 제1 P형 반도체 영역(52)과 제2 P형 반도체 영역(54)의 사이에 배치되어 상부를 향해 노출되는 N형 반도체 영역(32)을 포함할 수 있다.In addition, the N-type semiconductor layer 30 includes an N-type semiconductor region 32 that is disposed between the first P-type semiconductor region 52 and the second P-type semiconductor region 54 and is exposed upward. can do.

도 4는 종래기술에 따른 자외선 LED 웨이퍼(100')의 평면도이고, 도 5는 도 4의 측단면도이다.4 is a plan view of an ultraviolet LED wafer 100 ′ according to the prior art, and FIG. 5 is a side cross-sectional view of FIG. 4.

종래 기술에 따른 자외선 LED 웨이퍼(100')의 사파이어 기판(10'), 상기 사파이어 기판(10') 상부에 증착되는 버퍼층(20'), 상기 버퍼층(20') 상부에 증착되는 N형 반도체층(30'), 상기 N형 반도체층(30')의 상부에 증착되어 발광하는 발광층(emitting layer)(40'), 상기 발광층(40') 상부에 증착되는 P형 반도체층(50'), 상기 P형 반도체층(50') 상부에 증착되는 P형 접촉층(60') 및 상기 N형 반도체층(30')의 노출된 상면에 구비되는 N형 전극(80')과, 상기 P형 접촉층(60')의 상면에 구비되는 P형 전극(70')에 대해서는 본 발명의 설명과 유사하므로 반복적인 설명은 생략한다.A sapphire substrate 10 ′ of an ultraviolet LED wafer 100 ′ according to the prior art, a buffer layer 20 ′ deposited on the sapphire substrate 10 ′, and an N-type semiconductor layer deposited on the buffer layer 20 ′ (30'), a light emitting layer 40' deposited on the N-type semiconductor layer 30' to emit light, a P-type semiconductor layer 50' deposited on the light emitting layer 40', A P-type contact layer 60 ′ deposited on the P-type semiconductor layer 50 ′ and an N-type electrode 80 ′ provided on the exposed upper surface of the N-type semiconductor layer 30 ′, and the P-type Since the P-type electrode 70 ′ provided on the upper surface of the contact layer 60 ′ is similar to the description of the present invention, a repetitive description will be omitted.

도 4 및 도 5에 도시된 바와 같이, 종래 기술에 따른 자외선 LED 웨이퍼(100')의 경우, 상기 N형 반도체층(30')에서 상부를 향해 노출되는 N형 반도체 영역(32')이 상기 사파이어 기판(10')의 가장자리를 따라 배치되고, 상기 N형 반도체 영역(32')의 내측에 P형 반도체층(50')이 배치된다.4 and 5, in the case of the UV LED wafer 100' according to the prior art, the N-type semiconductor region 32' exposed upward from the N-type semiconductor layer 30' is the It is disposed along the edge of the sapphire substrate 10 ′, and a P-type semiconductor layer 50 ′ is disposed inside the N-type semiconductor region 32 ′.

따라서, 한편, 상기 P형 전극(70') 및 N형 전극(80')에 전류를 인가하게 되면, 상기 발광층(40')에서 생성된 광은 상기 자외선 LED 웨이퍼(100')의 외부로 방사되지 못하고 상기 자외선 LED 웨이퍼(100')의 내부로 흡수되어 광 추출 효율을 현저히 떨어뜨리게 된다.Therefore, on the other hand, when current is applied to the P-type electrode 70' and the N-type electrode 80', the light generated from the light-emitting layer 40' is radiated to the outside of the UV LED wafer 100'. It is not possible and is absorbed into the inside of the ultraviolet LED wafer 100', thereby significantly reducing the light extraction efficiency.

전술한 종래기술의 문제점을 해결하기 위하여 본 발명에 따른 자외선 LED 웨이퍼(100)에서 상기 P형 반도체층(50)은 상기 사파이어 기판(10)의 가장자리를 따라 배치되는 상기 제1 P형 반도체 영역(52)을 포함하게 된다.In order to solve the problems of the prior art described above, in the ultraviolet LED wafer 100 according to the present invention, the P-type semiconductor layer 50 is the first P-type semiconductor region disposed along the edge of the sapphire substrate 10 ( 52).

이 경우, 상기 제1 P형 반도체 영역(52)에서 상기 사파이어 기판(10)의 중앙부를 향해 상기 제2 P형 반도체 영역(54)이 분할되어 연장 형성된다.In this case, the second P-type semiconductor region 54 is divided and extended from the first P-type semiconductor region 52 toward the central portion of the sapphire substrate 10.

또한, 상기 N형 반도체층(30)은 상기 제1 P형 반도체 영역(52)과 제2 P형 반도체 영역(54)의 사이에서 상부를 향해 노출될 수 있으며, 상부를 향해 노출된 상기 N형 반도체층을 상기 N형 반도체 영역(32)으로 정의할 수 있다.In addition, the N-type semiconductor layer 30 may be exposed upwardly between the first P-type semiconductor region 52 and the second P-type semiconductor region 54, and the N-type semiconductor layer 30 is exposed upwardly. The semiconductor layer may be defined as the N-type semiconductor region 32.

한편, 상기 P형 전극(70) 및 N형 전극(80)에 전류를 인가하게 되면, 상기 발광층(40)에서 생성된 광은 발광층(40) 내부에서 모든 방향으로 방사하게 된다.On the other hand, when current is applied to the P-type electrode 70 and the N-type electrode 80, the light generated in the light-emitting layer 40 is radiated in all directions inside the light-emitting layer 40.

이때, 본 발명과 같이 상기 사파이어 기판(10)의 가장자리를 따라 상기 제1 P형 반도체 영역(52)을 배치하게 되면, 상기 제1 P형 반도체 영역(52)에서 방사된 광은 도 3에 도시된 바와 같이 상기 자외선 LED 웨이퍼의 내부로 흡수되지 않고 외부로 방사되어 광의 추출 효율을 높일 수 있다.At this time, when the first P-type semiconductor region 52 is disposed along the edge of the sapphire substrate 10 as in the present invention, light emitted from the first P-type semiconductor region 52 is shown in FIG. 3. As described above, the ultraviolet LED wafer is not absorbed into the inside but is radiated to the outside, thereby increasing the extraction efficiency of light.

도 6은 본 발명에 따른 자외선 LED 웨이퍼(100)의 측단면도이다.6 is a side cross-sectional view of an ultraviolet LED wafer 100 according to the present invention.

도 6을 참조하면, 본 발명에 따른 자외선 LED 웨이퍼(100)에 있어서, 상기 제2 P형 반도체 영역(53)의 너비(W3)는 상기 제1 P형 반도체 영역(52)의 너비(W2)와 동일하거나 상대적으로 더 크게 형성될 수 있다.Referring to FIG. 6, in the ultraviolet LED wafer 100 according to the present invention, the width W 3 of the second P-type semiconductor region 53 is the width W of the first P-type semiconductor region 52. It may be the same as 2 ) or may be formed relatively larger.

예를 들어, 상기 제1 P형 반도체 영역(52)의 너비(W2)는 대략 30 ㎛ 내지 60 ㎛에 해당할 수 있으며, 상기 제2 P형 반도체 영역(54)의 너비(W3)는 대략 60 ㎛ 내지 120 ㎛에 해당할 수 있다. For example, the width W 2 of the first P-type semiconductor region 52 may correspond to approximately 30 μm to 60 µm, and the width W 3 of the second P-type semiconductor region 54 is It may correspond to approximately 60 μm to 120 μm.

만약, 상기 제2 P형 반도체 영역(54)의 너비(W3)가 전술한 120 ㎛을 초과하게 되면 상기 제2 P형 반도체 영역(54)의 중앙부에 상대적으로 어두운 영역이 발생하여 광 추출 효율을 저하시킬 수 있다.If the width (W 3 ) of the second P-type semiconductor region 54 exceeds the above-described 120 μm, a relatively dark region is generated in the center of the second P-type semiconductor region 54, resulting in light extraction efficiency. Can decrease.

또한, 상기 N형 반도체 영역(32)의 너비(W1)는 상기 제2 P형 반도체 영역(54)의 너비(W3)와 동일하거나 상대적으로 더 작게 형성될 수 있다. In addition, the width W 1 of the N-type semiconductor region 32 may be equal to or relatively smaller than the width W 3 of the second P-type semiconductor region 54.

이 경우, 상기 N형 반도체 영역(32)의 너비(W1)는 전술한 상기 제1 P형 반도체 영역(52)의 너비(W2)와 대략 비슷할 수 있다. In this case, the width W 1 of the N-type semiconductor region 32 may be substantially similar to the width W 2 of the first P-type semiconductor region 52 described above.

예를 들어, 상기 N형 반도체 영역(32)의 너비(W1)는 대략 20 ㎛ 내지 60 ㎛에 해당할 수 있다. For example, the width W 1 of the N-type semiconductor region 32 may correspond to approximately 20 μm to 60 μm.

만약, 상기 N형 반도체 영역(32)의 너비(W1)가 20 ㎛보다 작아지게 되면 전류가 제대로 흐르지 않는 전류파급(current spreading) 현상이 발생하게 되며, 반대로 상기 N형 반도체 영역(32)의 너비(W1)가 60 ㎛보다 커지게 되면 전술한 발광층(40)이 상대적으로 좁아지게 되어 광 추출 효율이 떨어지게 된다. If the width W 1 of the N-type semiconductor region 32 becomes smaller than 20 μm, a current spreading phenomenon in which current does not flow properly occurs. Conversely, the N-type semiconductor region 32 When the width W 1 becomes larger than 60 μm, the light emitting layer 40 is relatively narrowed, so that the light extraction efficiency decreases.

한편, 본 발명과 같이 자외선 LED 웨이퍼(100) 구조에서는 발광층(40)에서 광이 방사되므로, 상기 발광층(40)의 측면 길이를 연장시킬수록 광 추출 효율을 상승키시킬 수 있다.Meanwhile, in the structure of the ultraviolet LED wafer 100 as in the present invention, since light is emitted from the light emitting layer 40, the light extraction efficiency can be increased as the side length of the light emitting layer 40 is extended.

따라서, 도 2에 도시된 바와 같이 본 발명에 따른 자외선 LED 웨이퍼(100)에서 상기 제2 P형 반도체 영역(54)은 상기 제1 P형 반도체 영역(52)에서 분할되어 상기 사파이어 기판(10)의 중앙부를 향해 연장되는 경우에 적어도 3개 이상 분할되어 연장 형성될 수 있다.Accordingly, as shown in FIG. 2, in the ultraviolet LED wafer 100 according to the present invention, the second P-type semiconductor region 54 is divided in the first P-type semiconductor region 52 to the sapphire substrate 10 When extending toward the central portion of the at least three or more may be formed to be divided into an extension.

즉, 상기 제1 P형 반도체 영역(52)에서 분할되어 상기 사파이어 기판(10)의 중앙부로 연장되는 상기 제2 P형 반도체 영역(54)의 개수를 증가시킬수록 전술한 발광층(40)의 측면 길이를 연장시킬 수 있게 되어 상기 발광층(40)에서 광 추출 효율을 향상시킬 수 있다.That is, as the number of the second P-type semiconductor regions 54 divided from the first P-type semiconductor region 52 and extended to the central portion of the sapphire substrate 10 increases, the side surface of the light emitting layer 40 Since the length can be extended, light extraction efficiency from the light emitting layer 40 can be improved.

도 7 및 도 8은 본 발명의 다른 실시예에 따른 자외선 LED 웨이퍼(200, 300)의 평면도이다. 7 and 8 are plan views of ultraviolet LED wafers 200 and 300 according to another embodiment of the present invention.

도 7 및 도 8을 참조하면, 상기 자외선 LED 웨이퍼(200, 300)에서 상기 P형 반도체층(250, 350)은 상기 사파이어 기판(210, 310)의 가장자리를 따라 배치되는 제1 P형 반도체 영역(252, 352)과, 상기 제1 P형 반도체 영역(252, 352)에서 상기 사파이어 기판(210, 310)의 중앙부를 향해 연장되어 구비된 제2 P형 반도체 영역(254, 354)을 구비할 수 있다.7 and 8, in the UV LED wafers 200 and 300, the P-type semiconductor layers 250 and 350 are a first P-type semiconductor region disposed along the edges of the sapphire substrates 210 and 310. 252 and 352, and second P-type semiconductor regions 254 and 354 extending from the first P-type semiconductor regions 252 and 352 toward the central portions of the sapphire substrates 210 and 310. I can.

또한, 상기 N형 반도체층은 상기 제1 P형 반도체 영역(252, 352)과 제2 P형 반도체 영역(254, 354)의 사이에 배치되어 상부를 향해 노출되는 N형 반도체 영역(232, 332)을 포함할 수 있다.In addition, the N-type semiconductor layer is disposed between the first P-type semiconductor regions 252 and 352 and the second P-type semiconductor regions 254 and 354 and is exposed toward the top of the N-type semiconductor regions 232 and 332. ) Can be included.

나아가, 상기 자외선 LED 웨이퍼(200, 300)에서 상기 제2 P형 반도체 영역(254, 354)은 상기 제1 P형 반도체 영역(252, 352)에서 분할되어 상기 사파이어 기판(210, 310)의 중앙부를 향해 연장되는 경우에 적어도 3개 이상 분할되어 연장 형성될 수 있다.Further, in the ultraviolet LED wafers 200 and 300, the second P-type semiconductor regions 254 and 354 are divided in the first P-type semiconductor regions 252 and 352 to form a central portion of the sapphire substrate 210 and 310. In the case of extending toward the at least three or more may be formed to be extended by dividing.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 당업자는 이하에서 서술하는 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 실시할 수 있을 것이다. 그러므로 변형된 실시가 기본적으로 본 발명의 특허청구범위의 구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art may variously modify and change the present invention within the scope not departing from the spirit and scope of the present invention described in the claims described below. I will be able to do it. Therefore, if the modified implementation basically includes the elements of the claims of the present invention, it should be seen that all are included in the technical scope of the present invention.

10...사파이어 기판
20...버퍼층
30...N형 반도체층
40...발광층
50...P형 반도체층
60...P형 접촉층
70...P형 전극
100...자외선 LED 웨이퍼10...Sapphire substrate
20...buffer layer
30...N-type semiconductor layer
40... light-emitting layer
50...P-type semiconductor layer
60...P type contact layer
70...P-type electrode
100...ultraviolet LED wafer

Claims (6)

사파이어 기판;
상기 사파이어 기판 상부에 증착되는 버퍼층;
상기 버퍼층 상부에 증착되는 N형 반도체층;
상기 N형 반도체층의 상부에 증착되어 발광하는 발광층(emitting layer);
상기 발광층 상부에 증착되는 P형 반도체층;
상기 P형 반도체층 상부에 증착되는 P형 접촉층; 및
상기 N형 반도체층의 노출된 상면에 구비되는 N형 전극과, 상기 P형 접촉층의 상면에 구비되는 P형 전극;을 포함하고,
상기 P형 반도체층은 상기 사파이어 기판의 가장자리를 따라 배치되는 제1 P형 반도체 영역과, 상기 제1 P형 반도체 영역에서 상기 사파이어 기판의 중앙부를 향해 연장되어 구비된 제2 P형 반도체 영역을 구비하고,
상기 N형 반도체층은 상기 제1 P형 반도체 영역과 제2 P형 반도체 영역의 사이에 배치되어 상부를 향해 노출되는 N형 반도체 영역을 포함하는 것을 특징으로 하는 자외선 LED 웨이퍼.Sapphire substrate;
A buffer layer deposited on the sapphire substrate;
An N-type semiconductor layer deposited on the buffer layer;
A light emitting layer deposited on the N-type semiconductor layer to emit light;
A P-type semiconductor layer deposited on the emission layer;
A P-type contact layer deposited on the P-type semiconductor layer; And
Including; an N-type electrode provided on the exposed upper surface of the N-type semiconductor layer, and a P-type electrode provided on the upper surface of the P-type contact layer, Including,
The P-type semiconductor layer includes a first P-type semiconductor region disposed along an edge of the sapphire substrate, and a second P-type semiconductor region extending from the first P-type semiconductor region toward a central portion of the sapphire substrate. and,
Wherein the N-type semiconductor layer includes an N-type semiconductor region disposed between the first P-type semiconductor region and the second P-type semiconductor region and exposed upward. 제1항에 있어서,
상기 제2 P형 반도체 영역의 너비는 상기 제1 P형 반도체 영역의 너비와 동일하거나 상대적으로 더 큰 것을 특징으로 하는 자외선 LED 웨이퍼.The method of claim 1,
An ultraviolet LED wafer, characterized in that the width of the second P-type semiconductor region is equal to or relatively larger than the width of the first P-type semiconductor region. 제2항에 있어서,
상기 제1 P형 반도체 영역의 너비는 30 ㎛ 내지 60 ㎛에 해당하며, 상기 제2 P형 반도체 영역의 너비는 60 ㎛ 내지 120 ㎛에 해당하는 것을 특징으로 하는 자외선 LED 웨이퍼.The method of claim 2,
The first P-type semiconductor region has a width of 30 µm to 60 µm, and the second P-type semiconductor region has a width of 60 µm to 120 µm. 제2항에 있어서,
상기 N형 반도체 영역의 너비는 상기 제2 P형 반도체 영역의 너비와 동일하거나 상대적으로 더 작은 것을 특징으로 하는 자외선 LED 웨이퍼.The method of claim 2,
An ultraviolet LED wafer, wherein the width of the N-type semiconductor region is equal to or relatively smaller than the width of the second P-type semiconductor region. 제4항에 있어서,
상기 N형 반도체 영역의 너비는 20 ㎛ 내지 60 ㎛에 해당하는 것을 특징으로 하는 자외선 LED 웨이퍼.The method of claim 4,
An ultraviolet LED wafer, characterized in that the width of the N-type semiconductor region corresponds to 20 ㎛ to 60 ㎛. 제1항에 있어서,
상기 제2 P형 반도체 영역은 상기 제1 P형 반도체 영역에서 상기 사파이어 기판의 중앙부를 향해 적어도 3개 이상 분할되어 연장 형성되는 것을 특징으로 하는 자외선 LED 웨이퍼.
The method of claim 1,
At least three second P-type semiconductor regions are formed extending from the first P-type semiconductor region toward a central portion of the sapphire substrate.
KR1020190109227A 2019-09-04 2019-09-04 UV LED wafer KR20210028331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190109227A KR20210028331A (en) 2019-09-04 2019-09-04 UV LED wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190109227A KR20210028331A (en) 2019-09-04 2019-09-04 UV LED wafer

Publications (1)

Publication Number Publication Date
KR20210028331A true KR20210028331A (en) 2021-03-12

Family

ID=75177211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190109227A KR20210028331A (en) 2019-09-04 2019-09-04 UV LED wafer

Country Status (1)

Country Link
KR (1) KR20210028331A (en)

Similar Documents

Publication Publication Date Title
US7998771B2 (en) Manufacturing method of light emitting diode including current spreading layer
KR100756841B1 (en) Light emitting diode having graded buffer layer and fabrication method thereof
KR100609117B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US7709847B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR20070079528A (en) Nitride semiconductor light-emitting diode and method of manufacturing the same
TWI445204B (en) Light emitting device with graded composition hole tunneling layer
US8754436B2 (en) Semiconductor light emitting device and method for manufacturing the same
TW201526282A (en) Light emitting diode chip
US8481352B2 (en) Method of fabricating light emitting diode chip
KR101123010B1 (en) semi-conductor light emitting device and manufacturing method thereof
US7572653B2 (en) Method of fabricating light emitting diode
US8314436B2 (en) Light emitting device and manufacturing method thereof
US20090206351A1 (en) Semiconductor light emitting device
KR100897871B1 (en) Light emitting diode and method of fabrication thereof
KR102619686B1 (en) Light-emitting diode precursor comprising a passivation layer
US20110175113A1 (en) Semiconductor light emitting device
KR20210028331A (en) UV LED wafer
KR20130020525A (en) Semiconductor light emitting device and method manufacturing thereof
KR100781660B1 (en) Light emitting device having light emitting band and the method therefor
KR100663910B1 (en) Light-emitting device and method of manufacturing the same
KR100608919B1 (en) Light-emitting device and method of manufacturing the same
KR20180004457A (en) Light emitting diode having contact layers and method of fabricating the same
KR101239851B1 (en) GaN-BASED COMPOUND SEMICONDUCTOR AND THE FABRICATION METHOD THEREOF
KR20130007029A (en) Nitride based light emitting device having improved light extraction efficiedncy and method for fabricating the same
KR20100080668A (en) Light emitting diode and the method of fabricating the same

Legal Events

Date Code Title Description
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination