KR20210025461A - 반도체 제조 공정 가이드 방법 및 이를 포함하는 전자 장치 - Google Patents
반도체 제조 공정 가이드 방법 및 이를 포함하는 전자 장치 Download PDFInfo
- Publication number
- KR20210025461A KR20210025461A KR1020200051830A KR20200051830A KR20210025461A KR 20210025461 A KR20210025461 A KR 20210025461A KR 1020200051830 A KR1020200051830 A KR 1020200051830A KR 20200051830 A KR20200051830 A KR 20200051830A KR 20210025461 A KR20210025461 A KR 20210025461A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- data
- strategy
- model
- manufacturing process
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 392
- 238000000034 method Methods 0.000 title claims abstract description 182
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 109
- 230000008569 process Effects 0.000 claims abstract description 143
- 238000004088 simulation Methods 0.000 claims abstract description 45
- 238000005259 measurement Methods 0.000 claims abstract description 26
- 238000005516 engineering process Methods 0.000 claims abstract description 7
- 238000012549 training Methods 0.000 claims abstract description 7
- 238000011960 computer-aided design Methods 0.000 claims abstract description 6
- 230000015556 catabolic process Effects 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 12
- 238000007726 management method Methods 0.000 claims description 8
- 238000006731 degradation reaction Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 5
- 238000010801 machine learning Methods 0.000 abstract description 3
- 238000003860 storage Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 22
- 238000005468 ion implantation Methods 0.000 description 16
- 238000013528 artificial neural network Methods 0.000 description 7
- 238000013499 data model Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000013145 classification model Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 230000006403 short-term memory Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Software Systems (AREA)
- Manufacturing & Machinery (AREA)
- Artificial Intelligence (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Computational Linguistics (AREA)
- Quality & Reliability (AREA)
- General Health & Medical Sciences (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Geometry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Molecular Biology (AREA)
- Automation & Control Theory (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 개시의 기술적 사상의 일측면에 따른 반도체 제조 공정 가이드 방법에 있어서, 타겟 반도체 제품에 대응하는 반도체 제조 공정 데이터를 입력받는 단계, TCAD(Technology Computer-Aided Design) 시뮬레이션 데이터를 포함하는 학습 데이터를 기반으로 기계 학습된 TCAD 모델을 이용하여 반도체 제조 공정 데이터에 대응되는 제1 반도체 특성 데이터를 생성하는 단계, 제1 반도체 제품의 반도체 특성에 대한 실제 측정 정보에 기초하여 생성된 컴팩트 모델을 이용하여 반도체 제조 공정 데이터에 대응되는 제2 반도체 특성 데이터를 생성하는 단계, 복수의 전략 모델들을 이용하여, 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터로부터 복수의 전략 기준들에 따른 복수의 공정안들을 생성하는 단계 및 복수의 공정안들에 기초하여 타겟 반도체 제품의 최적 공정안을 제공하는 단계를 포함할 수 있다.
Description
본 개시의 기술적 사상은 반도체 제조 공정 가이드 방법 및 이를 포함하는 전자 장치에 관한 것으로, 상세하게는 TCAD(Technology Computer-Aided Design) 모델 및 컴팩트 모델로부터 반도체 제품에 대한 사용자 맞춤형 공정안을 제공하는 방법 및 전자 장치에 관한 것이다.
전자 산업이 발달함에 따라 외부 업체가 설계한 반도체 제품을 생산자가 생산하는 반도체 파운드리 산업의 중요성이 커지고 있다. 파운드리 산업에서, 생산자가 설계 디자인을 실제 생산하기에 앞서 시뮬레이션을 통해 실제 반도체 제품의 성능을 확인할 수 있다. 이 경우, 시뮬레이션 과정에서 위탁자가 설계 변경을 요구하는 경우, 시뮬레이션을 다시 수행하는데 막대한 시간이 소요되며 이에 따라 생산자 입장에서는 비용 및 시간 손실이 발생할 수 있다. 한편, 위탁자가 시뮬레이션에 관한 데이터를 생산자에게 요구할 수 있으며, 이 경우 생산자의 시뮬레이션 및 생산 노하우가 무분별하게 공개되는 문제점이 발생할 수 있다.
본 개시의 기술적 사상이 해결하려는 과제는, TCAD 기반 시뮬레이션 데이터와 기 생산된 반도체 제품의 반도체 특성들이 반영된 컴팩트 모델 기반 데이터를 적절히 고려함으로써 최적 공정안을 제공하며, 사용자 정보마다 서로 상이한 권한 레벨을 부여함으로써 생산 노하우의 보안성을 제고하는 것에 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 반도체 제조 공정 가이드 방법에 있어서, 타겟 반도체 제품에 대응하는 반도체 제조 공정 데이터를 입력받는 단계, TCAD(Technology Computer-Aided Design) 시뮬레이션 데이터를 포함하는 학습 데이터를 기반으로 기계 학습된 TCAD 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제1 반도체 특성 데이터를 생성하는 단계, 제1 반도체 제품의 반도체 특성에 대한 실제 측정 정보에 기초하여 생성된 컴팩트 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제2 반도체 특성 데이터를 생성하는 단계, 복수의 전략 모델들을 이용하여, 상기 제1 반도체 특성 데이터 및 상기 제2 반도체 특성 데이터로부터 복수의 전략 기준들에 따른 복수의 공정안들을 생성하는 단계 및 상기 복수의 공정안들에 기초하여 상기 타겟 반도체 제품의 최적 공정안을 제공하는 단계를 포함할 수 있다.
한편, 본 개시의 기술적 사상의 다른 일측면에 따른 반도체 제조 공정을 가이드하는 전자 장치에 있어서, 디스플레이 및 적어도 하나의 비일시적 컴퓨터 판독 가능한 매체(non-transitory computer-readable medium) 및 상기 적어도 하나의 비일시적 컴퓨터 판독 가능한 매체에 저장된 지시어 또는 명령어를 수행하는 적어도 하나의 프로세서를 포함하며, 상기 적어도 하나의 프로세서는, 타겟 반도체 장치에 대응하는 반도체 제조 공정 데이터를 입력받고, 복수의 반도체 특성들에 대한 정보를 포함하는 학습 데이터를 기반으로 기계 학습된 TCAD 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제1 반도체 특성 데이터를 생성하고, 제1 반도체 장치의 반도체 특성에 대한 실제 측정 정보에 기초하여 생성된 컴팩트 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제2 반도체 특성 데이터를 생성하며, 복수의 전략 모델들을 이용하여, 상기 제1 반도체 특성 데이터 및 상기 제2 반도체 특성 데이터로부터 복수의 전략 기준들에 따른 복수의 공정안들을 생성하고, 상기 생성한 복수의 공정안들 중 적어도 하나를 상기 타겟 반도체 장치의 공정안으로 표시하도록 상기 디스플레이를 제어할 수 있다.
한편, 본 개시의 기술적 사상의 또 다른 일측면에 따른 반도체 제조 공정을 가이드하는 전자 시스템에 있어서, 통신부, 디스플레이, 타겟 반도체 장치에 대응하는 반도체 공정 데이터를 수신하고, TCAD(Technology Computer-Aided Design) 시뮬레이션 데이터를 포함하는 학습 데이터를 기반으로 기계 학습된 TCAD 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제1 반도체 특성 데이터를 출력하고, 제1 반도체 장치의 반도체 특성에 대한 실제 측정 정보에 기초하여 생성된 컴팩트 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제2 반도체 특성 데이터를 출력하며, 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터로부터 복수의 공정안들을 생성하고, 상기 사용자 정보를 상기 통신부를 통해 출력하는 프로세서 및 상기 사용자 정보를 수신하고, 상기 사용자 정보에 따른 권한 레벨에 관한 정보를 출력하는 관리 장치를 포함하며, 상기 프로세서는, 상기 권한 레벨에 관한 정보에 기반하여, 상기 복수의 공정안들 중 적어도 일부를 상기 디스플레이를 통해 표시할 수 있다.
본 개시의 기술적 사상에 따른 반도체 제조 공정 가이드 방법 및 이를 포함하는 전자 장치는, 기계 학습을 통해 시뮬레이션을 수동으로 다시 수행하는데 소요되는 시간을 감소시킬 수 있으며, 위탁자의 설계 변경 요구에 응답하여 최적 공정안을 위탁자에게 신속하게 제공할 수 있고, 권한이 없는 사용자가 시뮬레이션 데이터에 접근할 수 없도록 하여 보안성을 향상시킬 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 전자 장치를 설명하기 위한 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 반도체 제조 공정 가이드 방법을 설명하기 위한 흐름도이다.
도 3은 본 개시의 예시적 실시예에 따른 전자 장치를 설명하기 위한 블록도, 도 4는 본 개시의 예시적 실시예에 따른 TCAD 모델을 설명하기 위한 블록도, 도 5는 본 개시의 예시적 실시예에 따른 반도체 제조 공정 데이터를 설명하기 위한 테이블, 도 6은 본 개시의 예시적 실시예에 따른 출력 설정을 설명하기 위한 테이블이다.
도 7은 본 개시의 예시적 실시예에 따른 전자 장치를 설명하기 위한 블록도, 도 8은 본 개시의 예시적 실시예에 따른 컴팩트 모델을 설명하기 위한 블록도, 도 9는 본 개시의 예시적 실시예에 따른 컴팩트 서브 모델을 설명하기 위한 블록도이다.
도 10은 본 개시의 예시적 실시예에 따라 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터를 비교하는 동작을 설명하기 위한 블록도, 도 11은 본 개시의 예시적 실시예에 따른 비교 동작을 설명하기 위한 흐름도이다.
도 12는 본 개시의 예시적 실시예에 따른 복수의 공정안 및 최적 공정안을 생성하는 방법을 설명하기 위한 블록도이다.
도 13은 본 개시의 예시적 실시예에 따른 그래픽 유저 인터페이스를 설명하기 위한 도면이다.
도 14는 본 개시의 예시적 실시예에 따른 전자 시스템에 관한 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 반도체 제조 공정 가이드 방법을 설명하기 위한 흐름도이다.
도 3은 본 개시의 예시적 실시예에 따른 전자 장치를 설명하기 위한 블록도, 도 4는 본 개시의 예시적 실시예에 따른 TCAD 모델을 설명하기 위한 블록도, 도 5는 본 개시의 예시적 실시예에 따른 반도체 제조 공정 데이터를 설명하기 위한 테이블, 도 6은 본 개시의 예시적 실시예에 따른 출력 설정을 설명하기 위한 테이블이다.
도 7은 본 개시의 예시적 실시예에 따른 전자 장치를 설명하기 위한 블록도, 도 8은 본 개시의 예시적 실시예에 따른 컴팩트 모델을 설명하기 위한 블록도, 도 9는 본 개시의 예시적 실시예에 따른 컴팩트 서브 모델을 설명하기 위한 블록도이다.
도 10은 본 개시의 예시적 실시예에 따라 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터를 비교하는 동작을 설명하기 위한 블록도, 도 11은 본 개시의 예시적 실시예에 따른 비교 동작을 설명하기 위한 흐름도이다.
도 12는 본 개시의 예시적 실시예에 따른 복수의 공정안 및 최적 공정안을 생성하는 방법을 설명하기 위한 블록도이다.
도 13은 본 개시의 예시적 실시예에 따른 그래픽 유저 인터페이스를 설명하기 위한 도면이다.
도 14는 본 개시의 예시적 실시예에 따른 전자 시스템에 관한 블록도이다.
이하, 첨부한 도면을 참조하여 본 개시의 실시 예에 대해 상세히 설명한다.
도 1은 본 개시의 예시적 실시예에 따른 전자 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 전자 장치(1)는 입력부(11), 저장부(12), 프로세서(13), 디스플레이(14) 및 통신부(15)를 포함할 수 있다. 전자 장치(1)는 생산하고자 하는 타겟 반도체 제품과 관련된 각종 정보를 기초로, 타겟 반도체 제품의 공정안을 제공하는 장치일 수 있다. 예를 들어, 전자 장치(1)는 타겟 반도체 제품과 관련된 정보를 기초로 시뮬레이션을 수행하여 타겟 반도체 제품의 예상되는 반도체 특성들(예를 들어, 전기적 특성들 및 구조적 특성들)에 대한 정보를 획득하고, 획득한 특성들에 대한 정보를 기초로 타겟 반도체 제품의 공정안을 제공할 수 있다. 공정안은 설계 구조, 인가 전압, 이온 주입 종류 등 반도체 제품의 공정과 관련된 다양한 정보를 포함할 수 있다.
입력부(11)는 타겟 반도체 제품의 시뮬레이션에 이용되는 반도체 제조 공정 데이터를 사용자로부터 입력받을 수 있다. 사용자는 타겟 반도체 제품에 대응하는 반도체 제조 공정 데이터를 입력부(11)를 통해 전자 장치(1)에 입력할 수 있다.
반도체 제조 공정 데이터는, 반도체 제품(product)의 종류, 반도체 제조 공정(process), 반도체 소자(device) 및 반도체 제품의 버전(version) 중 적어도 하나에 대한 정보를 포함할 수 있다. 또한, 반도체 제조 공정 데이터는 상기 반도체 제품, 공정, 소자 또는 버전에 대응하는 적어도 하나 이상의 반도체 레이아웃(layout)(또는 구조(structure)) 및 이온 주입(ion implantation)에 대한 정보를 추가적으로 포함할 수 있다. 이온 주입에 관한 정보는, 도펀트(dopant)의 종류 및 도펀트의 농도를 포함할 수 있다 한편, 반도체 제조 공정 데이터의 종류는 전술한 예에 한하지 않으며, 다양한 종류의 정보를 추가적으로 포함할 수 있다.
일 실시예에서, 입력부(11)는 반도체 제조 공정 데이터로서, 타겟 반도체 제품에 대응하는 반도체 제품의 종류, 공정, 소자 및 버전 중 적어도 하나에 대한 정보와 반도체 레이아웃 및 이온 주입 중 적어도 하나에 대한 정보를 사용자로부터 입력받을 수 있다. 예를 들어, 입력부(11)는 사용자로부터 타겟 반도체 제품에 대응하는 제1 반도체 제품 및 상기 제1 반도체 제품에 대응하는 제1 반도체 레이아웃을 사용자로부터 입력받을 수 있다.
또 다른 실시예에서, 입력부(11)는 반도체 제조 공정 데이터로서, 타겟 반도체 제품에 대응하는 반도체 레이아웃 및 이온 주입 중 적어도 하나에 대한 정보를 사용자로부터 입력받을 수 있다. 예를 들어, 입력부(11)는 사용자로부터 타겟 반도체 제품인 제2 반도체 소자에 대응하는 제2 반도체 이온 주입 정보만을 입력받을 수 있다. 입력부(11)를 통해 입력받은 반도체 제조 공정 데이터는 프로세서(13)에 제공될 수 있다. 한편, 입력부(11)가 입력받는 반도체 제조 공정 데이터의 예는 전술한 예에 한하지 않는다.
그리고 입력부(11)는 타겟 반도체 제품의 전기적 특성 또는 구조적 특성을 출력 설정으로서 사용자로부터 입력받을 수 있다. 출력 설정은, 타겟 반도체 장치에 대한 시뮬레이션 결과로서, 타겟 반도체 제품의 전기적 특성 또는 구조적 특성 중에서 사용자가 제공받기 원하는 적어도 하나의 특성을 선택한 설정 정보일 수 있다. 예컨대, 출력 설정을 통해 사용자가 선택할 수 있는 정보는, 문턱 전압, 이득, 선형성, 파괴 전압(breakdown voltage), 산소 열화도(oxide degradation), 정션/터널링 누설 전류(junction/tunneling leakage current), 커패시턴스-전압 커브(C-V curve), 전류-전압 커브(I-V curve), 드레인 전류-게이트 전압 커브(Id-Vg curve), 드레인 전압-드레인 전류 커브(Vd-Id curve), 반도체 제품의 프로필 이미지(예컨대, 전위 프로필(electric potential profile), 도핑 프로필(doping profile), 전기장 프로필(electrostatic field profile)) 및 반도체 제품의 필드(field) 이미지 중 적어도 하나를 포함할 수 있다.
예컨대, 입력부(11)는 키보드, 마우스 및 터치패널 등과 같은 하드웨어 인터페이스를 포함할 수 있으며, 그래픽 유저 인터페이스 및 텍스트 기반 인터페이스와 같은 소프트웨어 인터페이스를 포함할 수 있다. 다른 예로, 입력부(11)는 전자 장치(1)의 내부 또는 외부의 장치로부터 반도체 제조 공정 데이터 및 출력 설정을 수신하기 위한 범용 인터페이스를 포함할 수 있으며, 범용 인터페이스는 예컨대, PCIe(Peripheral Component Interconnect Express), 이더넷을 통한 RDMA(remote direct memory access), SATA(Serial Advanced Technology Attachment), 파이버 채널(Fibre Channel), NVMe(Non Volatile Memory Express), 이더넷 및 USB(Universal Serial Bus)을 포함할 수 있다.
저장부(12)는 적어도 하나의 일시적 컴퓨터 판독 가능한 매체(transitory computer readable medium) 및 적어도 하나의 비일시적 컴퓨터 판독 가능한 매체(non-transitory computer readable medium)를 포함할 수 있다.
프로세서(13)는, 컴퓨터 프로그램 명령을 실행하고, 본 명세서에서 설명된 다양한 기능을 수행하기 위해 다른 시스템 구성 요소와 상호 작용하는 프로세서일 수 있다. 전자 장치(1)는 적어도 하나 이상의 프로세서(13)를 포함할 수 있다. 이하에서, 본 개시의 적어도 일부의 실시예들에 따른 전자 장치(1)의 동작은 비일시적 컴퓨터 판독 가능한 매체에 지시어 또는 명령어 형태로 저장될 수 있으며, 저장된 지시어 또는 명령어는 프로세서(13)에 의해 수행될 수 있다.
저장부(12)는 학습 데이터를 기반으로 기계학습된 TCAD 모델을 저장할 수 있다. TCAD 모델은 반도체 제조 공정 데이터를 입력 데이터로 사용하여 시뮬레이션을 수행하고, 시뮬레이션 결과로서 타겟 반도체 제품의 전기적/구조적 특성들에 대한 정보를 출력할 수 있다. TCAD 모델은, 수학적 이론 및 물리학적 이론들에 따른 수학식으로 구현될 수 있다. 또한, TCAD 모델은 TCAD 시뮬레이션 결과들을 학습 데이터로 사용하여 기계 학습될 수 있다. TCAD 모델은 미리 학습되어 저장부(12)에 저장되어 있을 수 있으나, 프로세서(13)가 TCAD 모델을 기계 학습시키는 것 또한 가능하다.
프로세서(13)는 저장부(12)에 저장된 TCAD 모델을 기초로, 반도체 제조 공정 데이터에 대응하는 타겟 반도체 제품의 전기적/구조적 특성들에 대한 정보를 획득할 수 있다. 일 실시예에서, 프로세서(13)는 입력부(11)로부터 수신한 반도체 제조 공정 데이터를 TCAD 모델에 입력하고, TCAD 모델로부터 타겟 반도체 제품의 전기적/구조적 특성들을 획득할 수 있다. 이하에서는 설명의 편의를 위해, TCAD 모델을 통해 획득한 타겟 반도체 제품의 전기적/구조적 특성들에 대한 정보를 제1 반도체 특성 데이터라 지칭한다.
한편, 일 실시예에서, TCAD 모델은 입력부(11)를 통해 입력된 출력 설정에 대응하는 전기적/구조적 특성을 포함하는 제1 반도체 특성 데이터를 생성할 수 있다. 예를 들어, 사용자가 입력부(11)를 통해 파괴 전압을 출력 설정으로 입력한 경우, TCAD 모델은 시뮬레이션 결과로서 파괴 전압에 대한 정보를 포함하는 제1 반도체 특성 데이터를 생성할 수 있다.
저장부(12)는 컴팩트 모델을 저장할 수 있다. 컴팩트 모델은, TCAD 모델과 같이, 반도체 제조 공정 데이터를 입력 데이터로 사용하여 시뮬레이션을 수행하고, 시뮬레이션 결과로서 타겟 반도체 제품의 전기적/구조적 특성들에 대한 정보를 출력할 수 있다. 한편, 컴팩트 모델은, TCAD 모델과 달리, 반도체 제품의 전기적/구조적 특성의 실제 측정 정보가 반영된 모델일 수 있다. 구체적으로, 컴팩트 모델은 반도체 측정 장비를 이용하여 반도체 제조 장비에 의해 생산된 실제 반도체 제품의 전기적/구조적 특성을 측정함으로써 획득된 측정 정보가 반영된 모델일 수 있다. 프로세서(13)는 실제 반도체 제품의 전기적/구조적 특성을 측정한 측정 정보를 기초로 컴팩트 모델을 생성하거나 업데이트할 수 있다.
프로세서(13)는 저장부(12)에 저장된 컴팩트 모델을 기초로, 반도체 제조 공정 데이터에 대응하는 타겟 반도체 제품의 전기적/구조적 특성들에 대한 정보를 획득할 수 있다. 일 실시예에서, 프로세서(13)는 입력부(11)로부터 수신한 반도체 제조 공정 데이터를 컴팩트 모델에 입력하고, 컴팩트 모델로부터 타겟 반도체 제품의 전기적/구조적 특성들을 획득할 수 있다. 이하에서는 설명의 편의를 위해, 컴팩트 모델을 통해 획득한 타겟 반도체 제품의 전기적/구조적 특성들에 대한 정보를 제2 반도체 특성 데이터라 지칭한다.
한편, 일 실시예에서, 컴팩트 모델은 입력부(11)를 통해 입력된 출력 설정에 대응하는 전기적/구조적 특성을 포함하는 제2 반도체 특성 데이터를 생성할 수 있다. 예를 들어, 사용자가 입력부(11)를 통해 파괴 전압을 출력 설정으로 입력한 경우, 컴팩트 모델은 시뮬레이션 결과로서 파괴 전압에 대한 정보를 포함하는 제2 반도체 특성 데이터를 생성할 수 있다.
컴팩트 모델은, 실제 생산된 반도체 제품의 전기적/구조적 특성을 반영하였다는 점에서 보수적인 시뮬레이션 결과가 도출될 수 있다. 다른 예로, 컴팩트 모델은, 실증적이며 소량의 데이터를 포함하는 데이터 모델일 수 있다. 반면에, TCAD 모델은 반도체 제품의 전기적/구조적 특성을 측정한 결과가 포함되어 있지 않기 때문에 급진적인(radical) 데이터 모델일 수 있으며, 다수의 학습 데이터를 이용하여 학습되었다는 점에서 급진적이며 다량의 데이터를 포함하는 데이터 모델일 수 있다.
프로세서(13)는 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터를 이용하여 적어도 하나의 공정안을 생성할 수 있다. 구체적으로, 프로세서(13)는 반도체 제품의 전기적/구조적 특성에 대한 정보를 기초로 공정안을 생성하는 결정 모델을 이용하여, 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터로부터 적어도 하나의 공정안을 생성할 수 있다. 여기서 결정 모델은, 공정안을 생성하는 기준인 전략 기준에 따라, 타겟 반도체 제품의 전기적/구조적 특성에 대한 정보(예컨대, 제1 반도체 특성 데이터 및/또는 제2 반도체 특성 데이터)를 이용하여 공정안을 생성할 수 있다.
일 실시예에서, 결정 모델이 복수의 전략 기준들을 갖는 경우, 결정 모델은 복수의 전략 기준들에 대응하는 복수의 공정안들을 생성할 수 있다. 전략 기준은, 리스크 테이킹 정도(risk taking degree), 전기적/구조적 특성들의 우선 순위, 및 전기적/구조적 특성들의 타겟 범위 중 적어도 하나 및 이들의 조합으로 구성될 수 있다. 한편, 전략 기준은 전술한 예에 한하지 않으며 다양한 항목으로 구성될 수 있다. 결정 모델이 복수의 공정안들을 생성하는 동작에 대한 구체적인 설명은 도 12와 관련하여 후술한다.
한편, 프로세서(13)는 결정 모델을 이용하여 복수의 공정안들 중 적어도 하나를 최적 공정안으로 결정할 수 있다. 일 실시예에서, 입력부(11)는 반도체 제품의 복수의 공정안들 중에서 최적 공정안을 결정하는데 이용되는 결정 가중치(decision weight)를 사용자로부터 입력받을 수 있다. 그리고 결정 모델은 입력된 결정 가중치를 기초로 복수의 공정안들 중 적어도 하나를 최적 공정안으로 결정할 수 있다.
여기서 결정 가중치는, 복수의 반도체 특성들 중 적어도 하나에 관한 우선 순위를 포함할 수 있다. 복수의 반도체 특성들은, 반도체 제품의 전기적/구조적 특성들을 포함할 수 있다. 예를 들어, 복수의 반도체 특성들은, 반도체 제품 자체의 전기적/구조적 특성들을 포함할 수 있다. 또는, 복수의 반도체 특성들은 반도체 제품에 포함된 적어도 하나의 구성 요소의 전기적/구조적 특성들을 포함할 수 있다. 결정 모델이 복수의 공정안들 중 적어도 하나를 최적 공정안으로 결정하는 동작에 대한 구체적인 설명은 도 12와 관련하여 후술한다.
프로세서(13)는 최적 공정안을 디스플레이(14)를 통해 표시할 수 있다. 한편, 본 개시는 이에 한하지 않는다. 예를 들어, 프로세서(13)는 복수의 공정안들 모두를 디스플레이(14)에 표시하거나, 복수의 공정안들 중 기설정된 개수의 공정안들을 디스플레이(14)에 표시하거나, 복수의 공정안들을 순차적으로 디스플레이(14)에 표시할 수도 있다.
프로세서(13)는 CPU(Central Processing Unit) 및/또는 GPU(Graphic Processing Unit)를 포함할 수 있다. 한편, 저장부(12), 프로세서(13) 및 통신부(15) 중 적어도 하나는 하나의 AP(Application Processor)로 구현될 수도 있다.
일시적 컴퓨터 판독 가능한 매체는 레지스터(register), 캐쉬(cache), SRAM(static random access memory), 및 DRAM(dynamic random access memory) 등과 같은, 일시적으로 데이터를 저장하고 기기에 의해 판독이 가능한 매체를 의미할 수 있다. 도 1에 도시된 바와는 달리, 일시적 컴퓨터 판독 가능한 매체(120_1)는 프로세서(13)에 포함될 수 있다. 예를 들어, 프로세서(13)가 수행한 연산 결과는 프로세서(13) 내부에 포함된 일시적 컴퓨터 판독 가능한 매체에 저장될 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다.
비일시적 컴퓨터 판독 가능한 매체는, CD, DVD, 하드 디스크(hard disk), SSD(solid state drive), 블루레이 디스크(blu-ray disk), USB, 및 ROM 등과 같은 반영구적으로 데이터를 저장하고 기기에 의해 판독이 가능한 매체를 의미할 수 있다. 비일시적 컴퓨터 판독 가능한 매체는, 다양한 종류의 비휘발성 메모리 장치를 포함할 수 있다. 예컨대, 비휘발성 메모리 장치는, 플래시 메모리, 상변화 메모리(PRAM), 저항성 메모리(ReRAM) 및 자기 저항 메모리(MRAM) 중 적어도 하나를 포함할 수 있으나 이에 제한되지는 않는다.
컴퓨터 프로그램 명령, TCAD 모델, 컴팩트 모델 및 결정 모델은 일시적 컴퓨터 판독 가능한 매체 또는 비일시적 컴퓨터 판독 가능한 매체에 저장될 수 있다. 또한, 본 개시의 적어도 일부의 실시예들에서, 프로세서가 수행한 시뮬레이션 결과 값들 또는 프로세서가 수행한 연산 처리의 값들은 일시적 컴퓨터 판독 가능한 매체 또는 비일시적 컴퓨터 판독 가능한 매체에 저장될 수 있다. 또한, 본 개시의 적어도 일부의 실시예들에서, 기계 학습을 진행하는 동안 발생하는 중간 값들은 일시적 컴퓨터 판독 가능한 매체 또는 비일시적 컴퓨터 판독 가능한 매체에 저장될 수 있다. 또한, 본 개시의 적어도 일부의 실시예들에서, 후술할 제1 반도체 특성 데이터, 제2 반도체 특성 데이터, 및 공정안은 일시적 컴퓨터 판독 가능한 매체 또는 비일시적 컴퓨터 판독 가능한 매체에 저장될 수 있다. 그러나 본 개시가 이에 제한되지는 않는다.
디스플레이(14)는 전자 장치(1)의 동작에 필요한 다양한 데이터들을 시각적으로 출력할 수 있다. 일 예로, 디스플레이(14)는 반도체 제조 공정 데이터, 출력 설정 및 결정 가중치를 입력받도록 설정 화면을 표시할 수 있다. 다른 예로, 디스플레이(14)는 적어도 하나의 공정안을 표시할 수 있다. 디스플레이(14)는 LCD(Liquid Crystal Display), LED(Light Emitting Diode), OLED(Organic Light Emitting Diode) 및 QD(Quantum Dot) 중 적어도 하나를 포함할 수 있으며, 3D 디스플레이를 포함할 수도 있다.
통신부(15)는 전자 장치(1)가 생성 및/또는 출력한 데이터, 데이터 모델 및 공정안을 전자 장치(1)의 내부 또는 외부로 전송하거나, 전자 장치(1)가 연산 처리에 필요한 데이터 및 데이터 모델을 외부 장치로부터 수신할 수 있다. 통신부(15)는 다양한 종류의 유선 및/또는 무선 통신 인터페이스에 의해 통신이 수행될 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 반도체 제조 공정 가이드 방법을 설명하기 위한 흐름도이다. 이하에서는 도 1의 참조부호와 함께 설명된다.
전자 장치(1)는 타겟 반도체 제품에 대응하는 반도체 제조 공정 데이터 및 반도체 제품의 전기적/구조적 특성을 설정하는 출력 설정을 수신(S210)할 수 있다.
전자 장치(1)는 TCAD 시뮬레이션 데이터를 포함하는 학습 데이터를 기반으로 기계 학습된 TCAD 모델을 이용하여 수신한 반도체 제조 공정 데이터에 대응되는 제1 반도체 특성 데이터를 출력(S220)할 수 있다. 예컨대, 기계 학습된 TCAD 모델은 저장부(12)에 저장될 수 있으며, 프로세서(13)는 수신한 반도체 제조 공정 데이터를 TCAD 모델에 입력하고, TCAD 모델로부터 타겟 반도체 제품의 전기적/구조적 특성들인 제1 반도체 특성 데이터를 출력할 수 있다.
전자 장치(1)는 반도체 제품의 전기적/구조적 특성을 실제 측정한 값에 기초하여 컴팩트 모델을 생성 또는 업데이트(S230)하고, 상기 컴팩트 모델을 이용하여 반도체 제조 공정 데이터에 대응되는 제2 반도체 특성 데이터를 출력(S240)할 수 있다. 예컨대, 컴팩트 모델은 반도체 측정 장비를 이용하여 반도체 제조 장비에 의해 생산된 실제 반도체 제품의 전기적/구조적 특성을 측정함으로써 획득된 측정 정보에 의해 새로 생성되거나, 실시간으로 업데이트 될 수 있다. 프로세서(13)는 수신한 반도체 제조 공정 데이터를 컴팩트 모델에 입력하고, 컴팩트 모델로부터 타겟 반도체 제품의 전기적/구조적 특성들인 제2 반도체 특성 데이터를 출력할 수 있다.
전자 장치(1)는 반도체 제품의 전기적/구조적 특성에 대한 정보를 기초로 공정안을 생성하는 결정 모델을 이용하여, 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터로부터 복수의 공정안들을 출력(S250)할 수 있다. 제1 반도체 특성 데이터는 TCAD 모델에 따른 결과(예컨대, 시뮬레이션 결과)가 반영되어 있을 수 있으며, 제2 반도체 특성 데이터는 반도체 제품을 실제로 측정한 결과가 반영되어 있을 수 있다. 이에 따라, 전자 장치(1)는 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터를 함께 고려함으로써 복수의 공정안들을 출력할 수 있다.
전자 장치(1)는 복수의 공정안들에 기반하여 최적 공정안을 제공(S260)할 수 있다. 일 예로, 전자 장치(1)는 복수의 공정안들 중 적어도 하나를 최적 공정안으로써 제공할 수 있고, 다른 예로, 전자 장치(1)는 복수의 공정안들 중 적어도 일부의 우선 순위를 결정하고, 결정된 우선 순위에 따라 복수의 공정안들을 표시함으로써 최적 공정안을 제공할 수 있다.
도 3은 본 개시의 예시적 실시예에 따른 전자 장치를 설명하기 위한 블록도, 도 4는 본 개시의 예시적 실시예에 따른 TCAD 모델을 설명하기 위한 블록도, 도 5는 본 개시의 예시적 실시예에 따른 반도체 제조 공정 데이터를 설명하기 위한 테이블, 도 6은 본 개시의 예시적 실시예에 따른 출력 설정을 설명하기 위한 테이블이다.
도 3을 참조하면, 전자 장치(1a)는 입력부(11), 저장부(12) 및 프로세서(13)를 포함할 수 있으며, 저장부(12)는 TCAD 모델(121)을 저장할 수 있다.
본 개시의 예시적 실시예에 따르면, 입력부(11)는 반도체 제조 공정 데이터(MD)를 프로세서(13)로 전달할 수 있으며, 프로세서(13)는 TCAD 모델(121)을 이용하여 반도체 제조 공정 데이터(MD)로부터 제1 반도체 특성 데이터를 생성할 수 있다. 이 경우, TCAD 모델(121)은 일련의 학습 과정을 통해 저장부(121)에 저장된 데이터 모델일 수 있다. 다른 예로, 프로세서(13)는 학습 데이터를 수신하고, 저장부(12)에 저장된 TCAD 모델(121)을 기계 학습시킬 수 있다.
도 4를 참조하면, TCAD 모델(121)은 복수의 TCAD 서브 모델들(121_1~121_N) 및 조합 모듈(131)을 포함할 수 있다. N은 2 이상의 자연수일 수 있다. 프로세서(13)는 TCAD 모델(121)에 반도체 제조 공정 데이터(MD)를 입력시킴으로써 연산을 처리할 수 있다. 예컨대, 복수의 TCAD 서브 모델들(121_1~121_N)은 인공 신경망 모델(artificial neural network model)로 구현될 수 있으며, 인공 신경망 모델은, CNN(Convolution Neural Network), R-CNN(Region with Convolution Neural Network), RPN(Region Proposal Network), RNN(Recurrent Neural Network), S-DNN(Stacking-based deep Neural Network), S-SDNN(State-Space Dynamic Neural Network), Deconvolution Network, DBN(Deep Belief Network), RBM(Restricted Boltzman Machine), Fully Convolutional Network, LSTM(Long Short-Term Memory) Network 및 Classification Network 중 적어도 하나를 포함할 수 있다.
한편, 복수의 TCAD 서브 모델들(121_1~121_N) 각각은 반도체 제품의 서로 다른 전기적 특성 또는 서로 다른 구조적 특성을 시뮬레이션 하도록 기계 학습될 수 있다. 반도체 제품의 전기적/구조적 특성들은, 문턱 전압, 이득, 선형성, 파괴 전압, 산소 열화도, 정션/터널링 누설 전류, 커패시턴스-전압 커브, 전류-전압 커브, 드레인 전류-게이트 전압 커브, 드레인 전압-드레인 전류 커브, 반도체 제품의 프로필 이미지(예컨대, 전위 프로필, 도핑 프로필, 전기장 프로필) 및 반도체 제품의 필드 이미지 중 적어도 하나를 포함할 수 있다. 복수의 TCAD 서브 모델들(121_1~121_N) 각각이 시뮬레이션 하는 반도체 제품의 전기적/구조적 특성들의 항목들은, 출력 설정의 항목들과 동일할 수 있다.
일 예로, 제1 TCAD 서브 모델(121_1)은 제1 학습 데이터(ED1)에 의해 학습될 수 있으며, 제1 학습 데이터(ED1)는 반도체 제품의 커패시턴스-전압 커브에 관한 데이터일 수 있다. 제1 TCAD 서브 모델(121_1)은 반도체 제조 공정 데이터(MD)를 기초로 시뮬레이션을 수행하여, 커패시턴스-전압 커브에 관한 데이터인 제1 예측 데이터(TD1)를 생성할 수 있다. 다른 예로, 제2 TCAD 서브 모델(121_2)은 제2 학습 데이터(ED2)에 의해 학습될 수 있으며, 제2 학습 데이터(ED2)는 도핑 농도를 표현하는 반도체 제품의 단면에 관한 이미지 데이터일 수 있다. 제2 TCAD 서브 모델(121_2)은 반도체 제조 공정 데이터(MD)를 기초로 시뮬레이션을 수행하여, 도핑 농도를 표현하는 반도체 제품 단면에 관한 이미지 데이터인 제2 예측 데이터(TD2)를 생성할 수 있다. 또 다른 예로, 제N TCAD 서브 모델(121_N)은 제N 학습 데이터(EDN)에 의해 학습될 수 있으며, 제N 학습 데이터(EDN)는 반도체 제품의 전기장 특성에 관한 데이터일 수 있다. 제N TCAD 서브 모델(121_N)은 반도체 제조 공정 데이터(MD)를 기초로 시뮬레이션을 수행하여, 반도체 제품의 전기장 특성에 관한 데이터인 제N 예측 데이터(TDN)를 생성할 수 있다.
프로세서(13)는 복수의 TCAD 서브 모델들(121_1~121_N) 중 적어도 하나를 이용하여 시뮬레이션을 수행할 수 있다. 예컨대, 프로세서(13)는 수신한 반도체 제조 공정 데이터 및/또는 출력 설정을 참조하여 복수의 TCAD 서브 모델들(121_1~121_N) 중 시뮬레이션에 사용할 TCAD 서브 모델을 선택할 수 있다. 예컨대, 프로세서(13)는 출력 설정에 커패시턴스-전압 커브 항목이 포함된 경우, 커패시턴스-전압 커브에 대한 예측 데이터를 생성하는 TCAD 서브 모델을 선택할 수 있다.
본 개시의 예시적 실시예에 따르면, 프로세서(13)는 환경 변수를 설정할 수 있다. 예컨대, 프로세서(13)는 시뮬레이션 장비, 설계자 및 생산 장비 등에 따른 환경 변수를 설정할 수 있다. 환경 변수는, 켈리브레이션 파라미터(calibration parameter) 및 데이터 스케일링(data scaling)에 관한 정보를 포함할 수 있다. 프로세서(13)는 사용자 입력에 응답하여 환경 변수를 설정할 수 있으며, 저장부(12)에 기저장된 데이터를 이용하여 환경 변수를 설정할 수도 있다. 복수의 TCAD 서브 모델들(121_1~121_N)은 설정된 환경 변수를 고려하여 시뮬레이션을 수행할 수 있다.
TCAD 모델(12)은 예측 데이터들(TO1~TON)을 생성할 수 있다. 각각의 예측 데이터들(TO1~TON)은, 복수의 TCAD 서브 모델들(121_1~121_N) 각각으로부터 출력된 데이터일 수 있다. 즉, 각각의 예측 데이터들(TO1~TON)은 수신한 반도체 제조 공정 데이터(MD)로부터 각각의 TCAD 서브 모델들(121_1~121_N)이 예측한 반도체 제품의 전기적/구조적 특성들일 수 있다.
TCAD 모델(12)은 조합 모듈(131)을 이용하여 복수의 예측 데이터들(TO1~TON)을 조합함으로써 제1 반도체 특성 데이터(SD1)를 출력할 수 있다. 예컨대, 조합 모듈(131)은 서로 다른 전기적 특성들 및 서로 다른 구조적 특성들을 포함하는 예측 데이터들(TO1~TON)을 조합함으로써 반도체 제품에 관한 전반적인 특성들을 나타내는 데이터들을 표현하도록 구현된 하드웨어 및/또는 소프트웨어 모듈일 수 있다. 프로세서(13)는 TCAD 모델(12)을 이용하여 제1 반도체 특성 데이터(SD1)를 생성하고, 이를 저장부(121)에 저장하거나, 후속하는 연산 처리에 이용할 수 있다.
도 5를 참조하면, 반도체 제조 공정 데이터(MD)는 공정에 필요한 구성 요소들(Type)에 따른 데이터 값(Value)을 포함할 수 있다. 반도체 제조 공정 데이터(MD)는 제품에 관한 정보(A)(예컨대, 제품명), 공정에 관한 정보(B)(예컨대, 공정명), 반도체 제품에 관한 정보(C)(예컨대, 반도체 제품의 명칭), 버전에 관한 정보(D), 반도체 레이아웃에 관한 정보(E), 이온 주입에 관한 정보(F)를 포함할 수 있다. 한편, 본 개시는 이에 한하지 않으며, 반도체 제조 공정 데이터(MD)는 다양한 항목을 추가적으로 포함할 수 있다.
도 6을 참조하면, 출력 설정은 출력에 필요한 데이터의 종류와 선택 여부를 결정하는 필드를 포함할 수 있다.
프로세서(13)는 출력 설정에서 나타나는 출력에 필요한 데이터의 종류들 중 적어도 하나를 사용자가 선택하면, 시뮬레이션을 통해 선택된 데이터의 종류에 관한 값, 텍스트 및 이미지를 출력할 수 있다. 출력 설정은, 문턱 전압, 이득, 선형성, 파괴 전압, 산소 열화도, 정션/터널링 누설 전류, 커패시턴스-전압 커브, 전류-전압 커브, 드레인 전류-게이트 전압 커브, 드레인 전압-드레인 전류 커브, 반도체 제품의 프로필 이미지(예컨대, 전위 프로필, 도핑 프로필, 전기장 프로필) 및 반도체 제품의 필드 이미지 중 적어도 하나를 포함할 수 있다. 한편, 이에 제한되지는 않으며, 반도체 회로의 레이아웃에 관한 정보 및 이미지를 포함할 수도 있으며, 반도체 제품의 구조 및 특성을 나타내는 다양한 데이터를 포함할 수 있다.
예를 들어, 도 6을 참조하면, 사용자는 문턱 전압, 파괴 전압 및 반도체 제품의 프로필 이미지를 출력 설정으로 선택하였으므로, 프로세서(13)는 TCAD 모델 및/또는 컴팩트 모델을 이용하여 시뮬레이션을 수행하고, 타겟 반도체 제품의 예상되는 전기적/구조적 특성들로서 문턱 전압, 파괴 전압 및 반도체 프로필 이미지를 출력할 수 있다.
도 7은 본 개시의 예시적 실시예에 따른 전자 장치를 설명하기 위한 블록도, 도 8은 본 개시의 예시적 실시예에 따른 컴팩트 모델을 설명하기 위한 블록도, 도 9는 본 개시의 예시적 실시예에 따른 컴팩트 서브 모델을 설명하기 위한 블록도이다.
도 7을 참조하면, 전자 장치(1b)는 입력부(11), 저장부(12) 및 프로세서(13)를 포함할 수 있으며, 저장부(12)는 컴팩트 모델(122)을 포함할 수 있다. 전자 장치(1b), 반도체 제조 장비(31) 및 반도체 측정 장비(32)는 하나의 반도체 시스템으로써 구현될 수도 있다. 한편, 본 개시는 이에 한하지 않으며, 전자 장치(1b)는 반도체 제조 장비(31) 및 반도체 측정 장비(32)와 별개의 반도체 시스템으로 구현될 수도 있다.
본 개시의 예시적 실시예에 따르면, 입력부(11)는 반도체 제조 공정 데이터(MD)를 프로세서(13)로 전달할 수 있으며, 프로세서(13)는 컴팩트 모델(122)을 이용하여 반도체 제조 공정 데이터(MD)로부터 제2 반도체 특성 데이터를 생성할 수 있다. 프로세서(13)는 컴팩트 모델(122)을 측정 데이터(SM)에 기초하여 생성 또는 업데이트할 수 있으며, 저장부(12)에 컴팩트 모델(122)을 저장할 수 있다.
컴팩트 모델(122)은 측정 데이터(SM)를 기반으로 생성 또는 업데이트될 수 있다. 측정 데이터(SM)란 반도체 측정 장비(32)가 실제 측정한 반도체 제품의 전기적/구조적 특성들을 포함하는 데이터일 수 있다. 반도체 측정 장비(32)가 측정하는 반도체 제품은, 반도체 제조 장비(31)가 반도체 제조 데이터(OD)에 기반하여 제조된 장치일 수 있다. 반도체 제조 데이터(OD)는 타겟 반도체 장치의 제조와 관련된 데이터이거나, 타겟 반도체 장치와 유사한 반도체 장치의 제조와 관련된 데이터일 수 있다.
컴팩트 모델(122)은 반도체 측정 장비(32)에 의해 반도체 제품의 전기적/구조적 특성들이 측정됨에 응답하여 업데이트될 수 있다. 예컨대, 반도체 측정 장비(32)로부터 측정 데이터(SM)를 수신함에 응답하여, 프로세서(13)는 컴팩트 모델(122)을 최신의 측정 데이터(SM)를 반영하도록 업데이트할 수 있다. 프로세서(13)는 반도체 측정 장비(32)로부터 입력부(11) 또는 통신부(15)를 경유하여 측정 데이터(SM)를 수신할 수 있다.
한편, 저장부(12)는 반도체 제조 장비(31) 및 반도체 측정 장비(32) 중 적어도 하나에 관한 장비 정보를 포함할 수 있다. 예컨대, 반도체 제품은, 반도체 제조 장비(31)의 종류에 따라서 상이한 전기적/구조적 특성들을 가질 수 있다. 또한, 반도체 측정 장비(32)의 종류에 따라서, 반도체 제품의 전기적/구조적 특성들이 상이하게 측정될 수 있다. 반도체 제조 장비(31) 및 반도체 측정 장비(32)의 종류에 따른 오차를 감소시키도록, 저장부(12)는 반도체 제조 장비(31) 및 반도체 측정 장비(32)를 제조한 제조사, 장비의 모델 정보 및 장비의 성능에 관한 다양한 장비 정보를 포함할 수 있다. 프로세서(13)는 저장부(12)에 저장된 장비 정보를 참조하여, 컴팩트 모델(122)을 업데이트시킬 수 있다.
도 8을 참조하면, 컴팩트 모델(122)은 데이터 모델의 일종으로서, 반도체 제조 공정 데이터(MD)를 기반으로 시뮬레이션을 수행하는 데이터 모델일 수 있다. 정확한 시뮬레이션 결과를 도출하기 위해, 프로세서(13)는 컴팩트 모델(122)을 측정 데이터(SM)에 기반하여 업데이트할 수 있다. 즉, 프로세서(13)는, 측정 데이터(SM)를 기반으로 업데이트된 컴팩트 모델(122)을 이용하여, 반도체 제조 공정 데이터(MD)로부터 제2 반도체 특성 데이터(SD2)를 출력할 수 있다.
도 9를 참조하면, 컴팩트 모델(122)은 복수의 컴팩트 서브 모델들(122_1~122_N) 및 조합 모듈(132)을 포함할 수 있다. 일 예로, N은 2 이상의 자연수일 수 있고, 다른 예로, N은 도 4에서 전술한 복수의 TCAD 서브 모델들(121_1~121_N)의 개수와 동일할 수 있다. 즉, 프로세서(13)는 복수의 컴팩트 서브 모델들(122_1~122_N)을 복수의 TCAD 서브 모델들(121_1~121_N)과 동일한 개수만큼 생성할 수 있다. 복수의 컴팩트 서브 모델들(122_1~122_N) 각각은, 복수의 TCAD 서브 모델들(121_1~121_N) 각각과 동일한 전기적/구조적 특성들에 관한 정보를 포함할 수 있다. 예컨대, 제1 컴팩트 서브 모델(122_1)은, 도 4의 제1 TCAD 서브 모델(121_1)의 제1 예측 데이터(TD1)와 같이, 커패시턴스-전압 커브에 관한 데이터인 제1 출력 데이터(CO1)를 생성할 수 있다. 또한, 제2 컴팩트 서브 모델(122_2)은 도 4의 제2 TCAD 서브 모델(121_2)과 같이 도핑 농도를 표현하는 반도체 제품 단면에 관한 이미지 데이터인 제2 출력 데이터(CO2)를 생성할 수 있다.
프로세서(13)는 복수의 컴팩트 서브 모델들(122_1~122_N) 중 적어도 하나를 이용하여 시뮬레이션을 수행할 수 있다. 예컨대, 프로세서(13)는 수신한 반도체 제조 공정 데이터 및/또는 출력 설정을 참조하여 복수의 컴팩트 서브 모델들(122_1~122_N) 중 시뮬레이션에 사용할 컴팩트 서브 모델을 선택할 수 있다. 예컨대, 프로세서(13)는 출력 설정에 커패시턴스-전압 커브 항목이 포함된 경우, 커패시턴스-전압 커브에 대한 출력 데이터를 생성하는 컴팩트 서브 모델을 선택할 수 있다.
본 개시의 예시적 실시예에 따르면, 프로세서(13)는 환경 변수를 설정할 수 있다. 예컨대, 프로세서(13)는 시뮬레이션 장비, 설계자 및 생산 장비 등에 따른 환경 변수를 설정할 수 있다. 환경 변수는, 켈리브레이션 파라미터(calibration parameter) 및 데이터 스케일링(data scaling)에 관한 정보를 포함할 수 있다. 프로세서(13)는 사용자 입력에 응답하여 환경 변수를 설정할 수 있으며, 저장부(12)에 기저장된 데이터를 이용하여 환경 변수를 설정할 수도 있다. 복수의 컴팩트 서브 모델들(122_1~122_N)은 설정된 환경 변수를 고려하여 시뮬레이션을 수행할 수 있다.
컴팩트 모델(122)은 복수의 출력 데이터들(CO1~CON)을 생성할 수 있으며, 각각의 출력 데이터들(CO1~CON)은 서로 상이한 전기적/구조적 특성들에 관한 정보를 포함할 수 있다. 컴팩트 모델(122)은 조합 모듈(132)을 이용하여 복수의 출력 데이터들(CO1~CON)을 조합함으로써 제2 반도체 특성 데이터(SD2)를 출력할 수 있다. 예컨대, 조합 모듈(132)은 서로 다른 전기적 특성들 및 서로 다른 구조적 특성들을 포함하는 출력 데이터들(CO1~CON)을 조합함으로써 반도체 제품에 관한 전반적인 특성들을 나타내는 데이터들을 표현하도록 구현된 하드웨어 및/또는 소프트웨어 모듈일 수 있다. 프로세서(13)는 컴팩트 모델(122)을 이용하여 제2 반도체 특성 데이터(SD2)를 생성하고, 이를 저장부(121)에 저장하거나, 후속하는 연산 처리에 이용할 수 있다.
도 10은 본 개시의 예시적 실시예에 따라 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터를 비교하는 동작을 설명하기 위한 블록도, 도 11은 본 개시의 예시적 실시예에 따른 비교 동작을 설명하기 위한 흐름도이다.
도 10 및 도 11을 참조하면, 프로세서(13)는 TCAD 모델(121)을 이용하여 제1 반도체 특성 데이터(SD1)를 생성하고, 컴팩트 모델(122)을 이용하여 제2 반도체 특성 데이터(SD2)를 생성하고, 제1 반도체 특성 데이터(SD1) 및 제2 반도체 특성 데이터(SD2)를 기반으로 조합 데이터(CM)를 생성할 수 있다.
구체적으로, 먼저 프로세서(13)는 반도체 제품의 전기적/구조적 특성들 중에서, 제1 특성(예컨대, 도 6의 파괴 전압(Breakdown voltage)) 및 제2 특성(예컨대, 도 6의 산소 열화도(Oxide degradation))을 포함하는 출력 설정을 수신(S310)할 수 있다.
그리고 프로세서(13)는 제1 반도체 특성 데이터(SD1) 및 제2 반도체 특성 데이터(SD2) 각각에 포함된 제1 특성에 대한 정보를 제1 분류 데이터(CA1, CB1 중 하나)로서 분류(S320)할 수 있다. 구체적으로, 도 10을 참조하면, 프로세서(13)는 제1 분류 모듈(141)을 이용하여, 제1 반도체 특성 데이터(SD1)로부터 제1 특성에 대한 정보인 제1 분류 데이터(CA1)를 분류할 수 있다. 또한, 프로세서(13)는 제2 분류 모듈(142)을 이용하여, 제2 반도체 특성 데이터(SD2)로부터 제1 특성에 대한 정보인 제1 분류 데이터(CB1)를 분류할 수 있다. 제1 분류 데이터들(CA1, CB1)은 서로 동일한 종류의 전기적 특성 또는 서로 동일한 종류의 구조적 특성을 포함할 수 있다.
이와 유사하게, 프로세서(13)는 제1 반도체 특성 데이터(SD1) 및 제2 반도체 특성 데이터(SD2) 각각에 포함된 제2 특성에 대한 정보를 제2 분류 데이터(CA2, CB2 중 하나)로서 분류(S350)할 수 있다. 구체적으로, 도 10을 참조하면, 프로세서(13)는 제2 분류 모듈(142)을 이용하여, 제1 반도체 특성 데이터(SD1)로부터 제2 특성에 대한 정보인 제2 분류 데이터(CA2)를 분류할 수 있다. 또한, 프로세서(13)는 제2 분류 모듈(142)을 이용하여, 제2 반도체 특성 데이터(SD2)로부터 제2 특성에 대한 정보인 제2 분류 데이터(CB2)를 분류할 수 있다. 마찬가지로, 제2 분류 데이터들(CA2, CB2)은 서로 동일한 종류의 전기적 특성 또는 서로 동일한 종류의 구조적 특성을 포함할 수 있다.
그리고 프로세서(13)는 제1 반도체 특성 데이터(SD1)에 관한 제1 분류 데이터(CA1) 및 제2 반도체 특성 데이터(SD2)에 관한 제1 분류 데이터(CB1)를 제1 비교 기준(RF1)에 의해 비교(S330)함으로써, 제1 비교 결과 데이터(CA)를 출력(S340)할 수 있다. 구체적으로, 프로세서(13)는 제1 비교 모듈(151)을 이용하여 제1 분류 데이터(CA1) 및 제1 분류 데이터(CB1)를 서로 비교하고, 제1 분류 데이터들(CA1, CB1) 중 제1 비교 기준(RF1)에 보다 부합하는 데이터를 제1 비교 결과 데이터(CA)로 출력할 수 있다.
제1 비교 기준(RF1)은 제1 특성에 대응하는 비교 기준으로, 제1 특성의 특징에 따라 설정될 수 있다. 예를 들어, 제1 특성이 파괴 전압인 경우, 제1 비교 기준(RF1)은 보다 작은 크기의 파괴 전압을 갖는 것을 기준으로 설정될 수 있다. 한편, 제1 비교 기준(RF1)의 설정 방법은 전술한 예에 한하지 않으며, 예를 들어, 제1 비교 기준(RF1)은 제1 특성에 대하여 설정된 우선 순위, 리스크 테이킹 정도(risk taking degree) 및 타겟 범위 중 적어도 하나 및 이들의 조합을 고려하여 설정될 수 있다. 예컨대, 프로세서(13)는 제1 분류 데이터들(CA1, CB1) 중 제1 특성에 대하여 설정된 타겟 범위에 부합하는 데이터를 제1 비교 결과 데이터(CA)로 출력할 수 있다.
그리고 프로세서(13)는 제1 반도체 특성 데이터(SD1)에 관한 제2 분류 데이터(CA2) 및 제2 반도체 특성 데이터(SD2)에 관한 제2 분류 데이터(CB2)를 제2 비교 기준(RF2)에 의해 비교(S360)함으로써, 제2 비교 결과 데이터(CB)를 출력(S370)할 수 있다. 구체적으로, 프로세서(13)는 제2 비교 모듈(152)을 이용하여 제2 분류 데이터(CA2) 및 제2 분류 데이터(CB2)를 서로 비교하고, 제2 분류 데이터들(CA2, CB2) 중 제2 비교 기준(RF2)에 보다 부합하는 데이터를 제2 비교 결과 데이터(CB)로 출력할 수 있다.
제2 비교 기준(RF2)은 제2 특성에 대응하는 비교 기준으로, 제2 특성의 특징에 따라 설정될 수 있다. 한편, 제2 비교 기준(RF2)의 설정 방법은 전술한 예에 한하지 않으며, 예를 들어, 제2 비교 기준(RF2)은 제2 특성에 대하여 설정된 우선 순위, 리스크 테이킹 정도(risk taking degree) 및 타겟 범위 중 적어도 하나 및 이들의 조합을 고려하여 설정될 수 있다.
그리고 프로세서(13)는 제1 비교 결과 데이터(CA) 및 제2 비교 결과 데이터(CB)를 조합하여 조합 데이터를 생성(S380)할 수 있다. 구체적으로, 도 10을 참조하면, 프로세서(13)는 조합 모듈(161)을 이용하여 제1 비교 결과 데이터(CA) 및 제2 비교 결과 데이터(CB)를 조합하여 조합 데이터(CM)를 생성할 수 있다. 예컨대, 제1 비교 결과 데이터(CA)는 제1 특성에 관한 데이터일 수 있으며, 제2 비교 결과 데이터(CB)는 제2 특성에 관한 데이터일 수 있다. 이에 따라, 프로세서(13)는 반도체 제품에 대한 복수의 반도체 특성들을 포함하는 조합 데이터(CM)를 생성하기 위해, 조합 모듈(161)을 이용하여 제1 비교 결과 데이터(CA) 및 제2 비교 결과 데이터(CB)를 조합할 수 있다. 조합 데이터(CM)는 복수의 비교 결과 데이터들(CA, CB)을 포함할 수 있다.
한편, 도 10 및 도 11을 도시하고 설명함에 있어서, 제1 특성 및 제2 특성에 대한 정보만을 분류 및 비교하는 것으로 도시하고 설명하였지만, 본 개시는 이에 한하지 않으며, 2개 이상의 반도체 제품의 특성들에 대하여 분류 및 비교를 행하도록 구현될 수 있다. 이때, 분류 모델 및 비교 모델 각각도 2개 이상으로 구현될 수 있음은 물론이다.
도 12는 본 개시의 예시적 실시예에 따른 복수의 공정안 및 최적 공정안을 생성하는 방법을 설명하기 위한 블록도이다.
도 12를 참조하면, 결정 모델(170)은 복수의 전략 모델들(170_1~170_M)(M은 2보다 큰 자연수) 및 공정안 결정 모듈(180)을 포함할 수 있다. 결정 모델(170)은 도 10의 조합 데이터(CM)를 입력 받고, 최적 공정안(OP)를 출력할 수 있다.
구체적으로, 결정 모델(170)의 복수의 전략 모델들(170_1~170_M)은 입력된 조합 데이터(CM)를 기초로 복수의 공정안들(PP1~PPM)을 생성할 수 있다. 복수의 전략 모델들(170_1~170_M) 각각은 서로 다른 전략 기준에 따라 서로 다른 공정안을 생성할 수 있다. 전략 기준은, 리스크 테이킹 정도(risk taking degree), 전기적/구조적 특성의 우선 순위, 및 전기적/구조적 특성의 타겟 범위 중 적어도 하나 및 이들의 조합으로 구성될 수 있다. 복수의 전략 모델들(170_1~170_M)은 각각의 전략 기준에 따라 공정안을 생성하도록 학습된 모델일 수 있다.
여기서 리스크 테이킹 정도란, 반도체 제품의 안정성(예컨대, 내구성, 수율) 보다 반도체 제품의 퍼포먼스(예컨대, 대역폭)를 우선하는 정도를 의미할 수 있다. 예컨대, 반도체 제품의 리스크 테이킹 정도가 높을수록 퍼포먼스가 상대적으로 우수한 반면, 반도체 제품의 안정성은 상대적으로 열화될 수 있다. 일 실시예에서, 리스크 테이킹 정도는, 반도체 제품과 관련된 다양한 정보들을 기초로 산출될 수 있다. 예를 들어, 리스크 테이킹 정도는, 반도체 제품의 전기적/구조적 특성들을 기초로 산출된 퍼포먼스 점수와, 반도체 제품의 전기적/구조적 특성들 중 제1 특성의 변화량에 따른 제2 특성의 변화량을 기초로 산출된 안정성 점수를 이용하여 결정될 수 있다.
여기서 제1 특성은, 이온 주입에 관한 특성들(예컨대, 이온 주입 에너지, 이온 주입 각도, 이온 주입 투사 범위(projection range), 이온 주입 마스크 등), 설계 구조에 관한 특성들(예컨대, 게이트 산화막(gate oxide), 게이트 길이, 게이트 폭, STI(shallow trench isolation) 깊이/경사, 컨택트 위치 등), 내부 물리적 특성들(예컨대, 랜덤 도펀트 변동(random dopant fluctuation), 트랩 분포(trap distribution), 이동성 등) 중 적어도 하나일 수 있다. 그리고 제2 특성은 문턱 전압, 이득, 선형성, 파괴 전압, 산소 열화도, 정션/터널링 누설 전류, 커패시턴스-전압 커브, 전류-전압 커브, 드레인 전류-게이트 전압 커브, 드레인 전압-드레인 전류 커브, 반도체 제품의 프로필 이미지(예컨대, 전위 프로필, 도핑 프로필, 전기장 프로필) 및 반도체 제품의 필드 이미지 중 적어도 하나일 수 있다. 한편, 전술한 제1 특성 및 제2 특성의 종류는 하나의 실시예일뿐, 본 개시는 이에 한정되지 않으며, 다양한 특성들이 해당될 수 있음은 물론이다.
예를 들어, 제1 전략 모델(170_1)의 제1 전략 기준은 높은 리스크 테이킹 정도를 갖는 공정안을 생성하도록 설정될 수 있다. 이 경우, 제1 전략 모델(170_1)은 생산 수율이 낮더라도 반도체 제품의 퍼포먼스가 우수한 제1 공정안(PP1)을 출력할 수 있다.
전기적/구조적 특성들의 우선 순위 값이란, 반도체 제품의 복수의 전기적/구조적 특성들 각각에 대하여 할당된 우선 순위 값일 수 있다. 전략 기준은 우선 순위가 높은 반도체 특성이 적절한 값을 갖는 공정안을 생성하도록 설정될 수 있다. 예를 들어, 제2 전략 모델(170_2)의 제2 전략 기준은 전기적/구조적 특성들 중 하나인 누설 전류의 항목을 최우선 순위로 하도록 설정될 수 있다. 이 경우, 제2 전략 모델(170_2)은 누설 전류가 작도록 설계된 제2 공정안(PP2)을 출력할 수 있다. 한편, 우선 순위 값을 기초로 설정되는 전략 기준은 전술한 예에 한하지 않는다. 예를 들어, 전략 기준은 복수의 반도체 특성들 중 우선 순위가 기설정된 값 이상인 복수의 반도체 특성들에 대하여, 적절한 값을 갖는 공정안을 생성하도록 설정될 수 있다.
또한, 전기적/구조적 특성의 타겟 범위란, 반도체 제품의 전기적/구조적 특성 각각의 측정 값(또는 시뮬레이션 값)의 목표로 하는 범위를 의미할 수 있다. 예를 들어, 제M 전략 모델(170_M)의 제M 전략 기준은 전기적/구조적 특성들 중 적어도 하나가 타겟 범위에 포함하도록 설정될 수 있다. 이 경우, 제M 전략 모델(170_M)은 상기 적어도 하나의 특징이 타겟 범위에 포함되는 제M 공정안(PPM)을 출력할 수 있다. 즉, 복수의 전략 모델들(170_1~170_M)은 동일한 입력(즉, 조합 데이터(CM))에 대하여, 서로 다른 공정안들(PP1~PPM)을 생성할 수 있다.
한편, 프로세서(13)는 입력부(11) 또는 통신부(15)를 통해 사용자로부터 결정 가중치(decision weight)를 입력받을 수 있다. 예컨대, 결정 가중치는 복수의 반도체 특성들 중 적어도 일부에 관한 우선 순위를 포함할 수 있다. 복수의 반도체 특성들은, 반도체 제품 자체의 전기적/구조적 특성 및/또는 반도체 제품에 포함된 적어도 하나의 구성 요소에 관한 전기적/구조적 특성을 포함할 수 있다.
그리고 결정 모델(170)의 공정안 결정 모듈(180)은 복수의 공정안들(PP1~PPM)을 기초로 최적 공정안(OP)으로 결정할 수 있다. 일 실시예에서, 공정안 결정 모듈(180)은 결정 가중치를 이용하여, 복수의 공정안들(PP1~PPM) 각각의 우선 순위 점수를 산출하고, 산출한 우선 순위 점수를 기초로 최적 공정안(OP)을 결정할 수 있다. 예를 들어, 공정안 결정 모듈(180)은 복수의 공정안들(PP1~PPM) 중 산출한 우선 순위 점수가 가장 높은 제1 공정안(PP1)을 최적 공정안(OP)으로 결정할 수 있다. 한편, 공정안 결정 모듈(180)이 최적 공정안(OP)을 결정하는 방법은 전술한 예에 한하지 않으며, 최적 공정안(OP)의 개수도 1개 이상이 될 수 있다. 예를 들어, 최적 공정안(OP)은 복수의 공정안들(PP1~PPM)이 결정 가중치에 기반하여 우선 순위화된 복수의 공정안들일 수 있다.
프로세서(13)는 결정 모델(170)에서 출력된 최적 공정안(OP)을 전자 장치(1)의 사용자에게 반도체 제조 공정 데이터(MD) 및 사용자의 니즈에 부합하는 최적의 공정안으로 제공할 수 있다. 예컨대, 프로세서(13)는 디스플레이(14)를 통해 최적 공정안(OP)을 표시함으로써, 사용자에게 최적 공정안을 제공할 수 있다.
도 13은 본 개시의 예시적 실시예에 따른 그래픽 유저 인터페이스를 설명하기 위한 도면이다.
도 13을 참조하면, 프로세서(13)는 디스플레이(14)를 통해 그래픽 유저 인터페이스(GUI)를 표시할 수 있다. 그래픽 유저 인터페이스(GUI)는 반도체 제조 공정 데이터(MD)에 포함되는 정보를 선택할 수 있는 메뉴인 ‘반도체 제조 공정 데이터 선택 1’ 및 ‘반도체 제조 공정 데이터 선택 2’를 포함할 수 있다. ‘반도체 제조 공정 데이터 선택 1’을 통해, 프로세서(13)는 반도체 제조 공정 데이터(MD)에 포함된 반도체 제품(product), 반도체 제조 공정(process), 반도체 소자(device) 및 반도체 제품 버전(version)을 입력받을 수 있다. 또한, ‘반도체 제조 공정 데이터 선택 2’를 통해 프로세서(13)는 상기 ‘반도체 제조 공정 데이터 선택 1’에서 선택된 제품, 공정, 소자 및/또는 버전에 대응하는 반도체 레이아웃(layout)(또는 구조(structure)) 및 이온 주입(ion implantation)에 대한 정보 중 적어도 하나를 선택받을 수 있다.
그래픽 유저 인터페이스(GUI)는 타겟 반도체 제품의 전기적/구조적 특성 중, 타겟 반도체 제품에 대한 시뮬레이션 결과로서 사용자가 제공받기 원하는 적어도 하나의 특성을 선택하는 메뉴인 ‘출력 설정’을 포함할 수 있다. 예컨대, ‘출력 설정’을 통해, 프로세서(13)는 1차원 값(예컨대, 전압 또는 전류 값), 2차원 값(예컨대, 전압-전류 커브) 및 프로필 정보(예컨대, 3차원 정보로 구성된 전기적 특성, 도핑 농도, 전기장 정보) 각각에 포함된 복수의 정보들 중 적어도 하나를 입력받을 수 있다.
도 14는 본 개시의 예시적 실시예에 따른 전자 시스템에 관한 블록도이다.
도 14를 참조하면, 전자 시스템(2)은 전자 장치(1) 및 관리 장치(16)를 포함할 수 있으며, 전자 장치(1)는 도 1에서 전술한 전자 장치(1)의 구성과 실질적으로 동일할 수 있다.
전자 장치(1)는 사용자로부터 사용자 정보(ID1)를 입력받을 수 있다. 예컨대, 사용자는 키보드와 같은 입력 장치를 통해 개인화된 사용자 정보(ID1)를 전자 장치(1)로 입력할 수 있다. 프로세서(13)는 사용자 정보(ID1)의 권한 레벨을 식별할 수 있다.
예컨대, 관리 장치(16)는 전자 장치(1)의 외부에 포함된 서버일 수 있으며, 관리 장치(16)는 복수의 사용자 정보들 및 전자 장치(1)의 사용 이력에 관한 데이터를 포함할 수 있다. 프로세서(13)는 사용자 정보(ID1)를 통신부(15)를 통해 관리 장치(16)로 전송하며, 관리 장치(16)는 수신한 사용자 정보(ID1)에 응답하여 권한 레벨에 관한 정보를 통신부(15)를 통해 프로세서(13)로 전송할 수 있다. 프로세서(13)는 관리 장치(16)를 통해 수신한 권한 레벨에 관한 정보에 기반하여 사용자 정보(ID1)의 권한 레벨을 식별할 수 있다.
또는, 저장부(12) 는 권한 레벨에 관한 정보를 저장할 수 있다. 프로세서(13)는 저장부(12) 에 저장된 권한 레벨에 관한 정보에 기반하여, 사용자 정보(ID1)의 권한 레벨을 식별할 수 있다. 예를 들어, 프로세서(13)는 파운드리 업체의 사용자 정보(ID1)를 기초로 파운드리 업체에게 부여되는 권한 레벨인 제1 레벨을 식별할 수 있고, 팹리스 업체의 사용자 정보(ID1)를 기초로 팹리스 업체에게 부여되는 권한 레벨인 제2 레벨을 식별할 수 있다.
프로세서(13)는 식별된 권한 레벨에 따라 반도체 제조 공정 데이터(MD)의 적어도 일부를 사용자에게 공개할 수 있다. 일 실시예에서, 식별된 권한 레벨이 제1 레벨인 경우, 프로세서(13)는 반도체 제조 공정 데이터(MD)의 모든 항목들(예를 들어, 도 13의 product, process, device, version, layout(structure), ion implantation)을 사용자에게 공개할 수 있다. 한편, 식별된 권한 레벨이 제2 레벨인 경우, 프로세서(13)는 반도체 제조 공정 데이터(MD)의 항목들 중 ion implantation을 사용자에게 공개하지 않을 수 있다. 또한, 프로세서(13)는 식별된 권한 레벨에 따라 최적 공정안(OP)의 내용의 적어도 일부를 사용자에게 공개할 수 있다. 일 실시예에서, 식별된 권한 레벨이 제1 레벨인 경우, 프로세서(13)는 최적 공정안(OP)의 모든 항목들(예를 들어, 설계 구조, 인가 전압, 이온 주입 종류 등)을 사용자에게 공개할 수 있다. 한편, 식별된 권한 레벨이 제2 레벨인 경우, 프로세서(13)는 최적 공정안(OP)의 항목들 중 일부 항목을 사용자에게 공개하지 않을 수 있다.
또한, 실시예에 따라, 최적 공정안(OP)이 복수개인 경우, 프로세서(13)는 복수의 최적 공정안(OP) 중 적어도 하나의 공정안을 사용자에게 공개할 수 있다. 일 실시예에서, 식별된 권한 레벨이 제1 레벨인 경우, 프로세서(13)는 복수의 최적 공정안(OP) 모두를 사용자에게 공개할 수 있다. 한편, 식별된 권한 레벨이 제2 레벨인 경우, 프로세서(13)는 복수의 최적 공정안(OP) 중 하나의 공정안만을 사용자에게 공개할 수 있다.
한편, 권한 레벨에 따라 프로세서(13)가 사용자에게 공개하는 정보의 범위는 전술한 예에 한하지 않으며, 실시예에 따라 다양한 공개 범위를 갖도록 구현될 수 있다. 또한, 권한 레벨은 3개 이상의 레벨들을 포함할 수 있으며, 프로세서(13)는 3개 이상의 레벨들 별로 서로 다른 공개 범위를 갖도록 설정할 수 있음은 물론이다.
이와 같이, 프로세서(13)는 권한 레벨에 따라 반도체 제조 공정 데이터(MD) 및 최적 공정안(OP)의 적어도 일부를 차단, 마스킹, 삭제 또는 숨길 수 있으며, 프로세서는 나머지 정보를 포함하는 데이터(DP_ID1)를 디스플레이(14)에 표시할 수 있다.
'모듈'이라는 용어는 소프트웨어 또는 FPGA(Field Programmable Gate Array)또는 ASIC(Application Specific Integrated Circuit)과 같은 하드웨어 구성요소를 의미하며, '모듈'은 어떤 역할들을 수행한다. 그렇지만 '모듈'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '모듈'은 어드레싱 할 수 있는 저장 매체에 있도록 구성될 수도 있고, 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '모듈'들로 결합되거나 추가적인 구성요소들과 '모듈'들로 더 분리될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시 예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시 예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Claims (20)
- 타겟 반도체 제품에 대응하는 반도체 제조 공정 데이터를 입력받는 단계;
TCAD(Technology Computer-Aided Design) 시뮬레이션 데이터를 포함하는 학습 데이터를 기반으로 기계 학습된 TCAD 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제1 반도체 특성 데이터를 생성하는 단계;
제1 반도체 제품의 반도체 특성에 대한 실제 측정 정보에 기초하여 생성된 컴팩트 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제2 반도체 특성 데이터를 생성하는 단계;
복수의 전략 모델들을 이용하여, 상기 제1 반도체 특성 데이터 및 상기 제2 반도체 특성 데이터로부터 복수의 전략 기준들에 따른 복수의 공정안들을 생성하는 단계; 및
상기 복수의 공정안들에 기초하여 상기 타겟 반도체 제품의 최적 공정안을 제공하는 단계를 포함하는 반도체 제조 공정 가이드 방법. - 제1항에 있어서,
사용자로부터 결정 가중치(decision weight)를 입력받는 단계;를 더 포함하고,
상기 최적 공정안을 제공하는 단계는,
상기 결정 가중치에 기초하여 상기 복수의 공정안들로부터 상기 최적 공정안을 결정하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제2항에 있어서,
상기 결정 가중치는,
복수의 반도체 특성들 중 적어도 일부에 관한 우선 순위를 포함하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제3항에 있어서,
상기 복수의 반도체 특성들은,
반도체 제품 자체의 전기적 특성들과 구조적 특성들, 및 반도체 제품에 포함된 적어도 하나의 구성 요소의 전기적 특성들 및 구조적 특성들 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제3항에 있어서,
상기 최적 공정안을 결정하는 단계는,
상기 결정 가중치를 이용하여 상기 복수의 공정안들 중 우선 순위가 높은 공정안을 상기 최적 공정안으로 결정하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제1항에 있어서,
복수의 반도체 특성들 중, 상기 TCAD 모델 및 상기 컴팩트 모델의 출력에 포함되는 적어도 하나의 반도체 특성을 설정하는 출력 설정을 입력받는 단계;를 더 포함하고,
상기 제1 반도체 특성 데이터를 생성하는 단계는,
상기 출력 설정에 대응하는 적어도 하나의 반도체 특성을 포함하는 상기 제1 반도체 특성 데이터를 생성하고,
상기 제2 반도체 특성 데이터를 생성하는 단계는,
상기 출력 설정에 대응하는 적어도 하나의 반도체 특성을 포함하는 상기 제2 반도체 특성 데이터를 생성하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제1항에 있어서,
복수의 전략 모델들은, 제1 전략 모델 및 제2 전략 모델을 포함하고,
상기 복수의 전략 기준들은, 제1 전략 기준 및 제2 전략 기준을 포함하며,
상기 제1 전략 모델은, 상기 제1 전략 기준에 의해 학습된 결정 모델이며,
상기 제2 전략 모델은, 상기 제2 전략 기준에 의해 학습된 결정 모델인 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제7항에 있어서,
상기 복수의 공정안들은, 제1 공정안 및 제2 공정안을 포함하고,
상기 제1 공정안은, 상기 제1 전략 기준에 따라 상기 제1 전략 모델에 의해 생성된 공정안이고,
상기 제2 공정안은, 상기 제2 전략 기준에 따라 상기 제2 전략 모델에 의해 생성된 공정안인 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제7항에 있어서,
상기 복수의 전략 기준들은,
리스크 테이킹 정도(risk taking degree), 복수의 반도체 특성들의 우선 순위 값, 및 상기 복수의 반도체 특성들의 타겟 범위 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제1항에 있어서,
상기 컴팩트 모델은, 외부 측정 장비에 의해 실제 측정된 상기 제1 반도체 제품의 복수의 반도체 특성들에 대한 정보를 기초로 업데이트되는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제1항에 있어서,
상기 복수의 공정안들을 생성하는 단계는,
상기 제1 반도체 특성 데이터 및 상기 제2 반도체 특성 데이터를 비교하고, 비교 결과를 기초로 상기 제1 반도체 특성 데이터의 적어도 일부 및 상기 제2 반도체 특성 데이터의 적어도 일부를 포함하는 비교 결과 데이터를 생성하는 단계; 및
상기 복수의 전략 모델들을 이용하여, 상기 비교 결과 데이터로부터 상기 복수의 공정안들을 생성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제11항에 있어서,
상기 제1 반도체 특성 데이터 및 상기 제2 반도체 특성 데이터 각각은,
제1 특성에 대응하는 데이터 및 제2 특성에 대응하는 데이터를 포함하며,
상기 비교 결과 데이터를 생성하는 단계는,
상기 제1 반도체 특성 데이터 및 상기 제2 반도체 특성 데이터 각각의 상기 제1 특성에 대응하는 데이터를 제1 분류 데이터로 분류하는 단계;
상기 제1 반도체 특성 데이터 및 상기 제2 반도체 특성 데이터 각각의 상기 제2 특성에 대응하는 데이터를 제2 분류 데이터로 분류하는 단계;
상기 제1 반도체 특성 데이터에 관한 상기 제1 분류 데이터 및 상기 제2 반도체 특성 데이터에 관한 상기 제1 분류 데이터를 제1 비교 기준에 의해 비교함으로써 제1 비교 결과 데이터를 생성하는 단계; 및
상기 제1 반도체 특성 데이터에 관한 상기 제2 분류 데이터 및 상기 제2 반도체 특성 데이터에 관한 상기 제2 분류 데이터를 제2 비교 기준에 의해 비교함으로써 제2 비교 결과 데이터를 생성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제1항에 있어서,
상기 TCAD 모델은, 복수의 TCAD 서브 모델들을 포함하고,
상기 복수의 TCAD 서브 모델들 각각은, 서로 다른 상기 학습 데이터들에 의해 학습되며,
상기 학습 데이터들은,
문턱 전압, 이득, 선형성, 파괴 전압, 산소 열화도, 정션/터널링 누설 전류, 커패시턴스-전압 커브, 전류-전압 커브, 드레인 전류-게이트 전압 커브, 드레인 전압-드레인 전류 커브, 반도체 제품의 프로필 이미지 및 반도체 제품의 필드 이미지 중 적어도 하나 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제13항에 있어서,
상기 제1 반도체 특성 데이터는, 상기 복수의 TCAD 서브 모델들 각각으로부터 출력된 데이터들을 기초로 조합된 데이터인 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제13항에 있어서,
상기 컴팩트 모델은, 복수의 컴팩트 서브 모델들을 포함하고,
상기 복수의 컴팩트 서브 모델들 각각은, 상기 제1 반도체 제품의 서로 다른 반도체 특성들에 대한 실제 측정 정보들에 의해 업데이트되며, 상기 복수의 TCAD 서브 모델들 각각과 대응되도록 학습된 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 제1항에 있어서,
사용자 정보를 입력받는 단계; 및
상기 사용자 정보의 권한 레벨을 식별하는 단계;를 더 포함하고,
상기 최적 공정안을 제공하는 단계는,
상기 식별된 권한 레벨에 따라 상기 최적 공정안의 적어도 일부를 제공하는 것을 특징으로 하는 반도체 제조 공정 가이드 방법. - 반도체 제조 공정을 가이드하는 전자 장치에 있어서,
디스플레이; 및
적어도 하나의 비일시적 컴퓨터 판독 가능한 매체(non-transitory computer-readable medium) 및 상기 적어도 하나의 비일시적 컴퓨터 판독 가능한 매체에 저장된 지시어 또는 명령어를 수행하는 적어도 하나의 프로세서를 포함하며,
상기 적어도 하나의 프로세서는,
타겟 반도체 장치에 대응하는 반도체 제조 공정 데이터를 입력받고, 복수의 반도체 특성들에 대한 정보를 포함하는 학습 데이터를 기반으로 기계 학습된 TCAD 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제1 반도체 특성 데이터를 생성하고, 제1 반도체 장치의 반도체 특성에 대한 실제 측정 정보에 기초하여 생성된 컴팩트 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제2 반도체 특성 데이터를 생성하며,
복수의 전략 모델들을 이용하여, 상기 제1 반도체 특성 데이터 및 상기 제2 반도체 특성 데이터로부터 복수의 전략 기준들에 따른 복수의 공정안들을 생성하고, 상기 생성한 복수의 공정안들 중 적어도 하나를 상기 타겟 반도체 장치의 공정안으로 표시하도록 상기 디스플레이를 제어하는 것을 특징으로 하는 전자 장치. - 제17항에 있어서,
복수의 전략 모델들은, 제1 전략 모델 및 제2 전략 모델을 포함하고,
상기 복수의 전략 기준들은, 제1 전략 기준 및 제2 전략 기준을 포함하며,
상기 복수의 공정안들은, 제1 공정안 및 제2 공정안을 포함하고,
상기 제1 공정안은, 상기 제1 전략 기준에 따라 상기 제1 전략 모델에 의해 생성된 공정안이고,
상기 제2 공정안은, 상기 제2 전략 기준에 따라 상기 제2 전략 모델에 의해 생성된 공정안인 것을 특징으로 하는 전자 장치. - 제16항에 있어서,
상기 복수의 전략 기준들은,
리스크 테이킹 정도(risk taking degree), 복수의 반도체 특성들의 우선 순위 값 및 상기 복수의 반도체 특성들의 타겟 범위 중 적어도 하나를 포함하는 것을 특징으로 하는 전자 장치. - 반도체 제조 공정을 가이드하는 전자 시스템에 있어서,
통신부;
디스플레이;
타겟 반도체 장치에 대응하는 반도체 공정 데이터를 수신하고,TCAD(Technology Computer-Aided Design) 시뮬레이션 데이터를 포함하는 학습 데이터를 기반으로 기계 학습된 TCAD 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제1 반도체 특성 데이터를 출력하고, 제1 반도체 장치의 반도체 특성에 대한 실제 측정 정보에 기초하여 생성된 컴팩트 모델을 이용하여 상기 반도체 제조 공정 데이터에 대응되는 제2 반도체 특성 데이터를 출력하며, 제1 반도체 특성 데이터 및 제2 반도체 특성 데이터로부터 복수의 공정안들을 생성하고, 상기 사용자 정보를 상기 통신부를 통해 출력하는 프로세서; 및
상기 사용자 정보를 수신하고, 상기 사용자 정보에 따른 권한 레벨에 관한 정보를 출력하는 관리 장치를 포함하며,
상기 프로세서는, 상기 권한 레벨에 관한 정보에 기반하여, 상기 복수의 공정안들 중 적어도 일부를 상기 디스플레이를 통해 표시하는 것을 특징으로 하는 전자 시스템.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/992,919 US11693386B2 (en) | 2019-08-27 | 2020-08-13 | Method and electronic device for guiding semiconductor manufacturing process |
| CN202010876227.8A CN112446167A (zh) | 2019-08-27 | 2020-08-27 | 指导半导体制造过程的方法和电子设备 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190105286 | 2019-08-27 | ||
| KR20190105286 | 2019-08-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210025461A true KR20210025461A (ko) | 2021-03-09 |
Family
ID=75179818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200051830A KR20210025461A (ko) | 2019-08-27 | 2020-04-28 | 반도체 제조 공정 가이드 방법 및 이를 포함하는 전자 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20210025461A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023214606A1 (ko) * | 2022-05-04 | 2023-11-09 | 한국핵융합에너지연구원 | 제한된 편집을 제공하는 플라즈마 시뮬레이터 |
-
2020
- 2020-04-28 KR KR1020200051830A patent/KR20210025461A/ko active Search and Examination
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023214606A1 (ko) * | 2022-05-04 | 2023-11-09 | 한국핵융합에너지연구원 | 제한된 편집을 제공하는 플라즈마 시뮬레이터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11693386B2 (en) | Method and electronic device for guiding semiconductor manufacturing process | |
| US10223767B2 (en) | Facial feature liquifying using face mesh | |
| US9804827B2 (en) | Information processing system and management apparatus | |
| CN111428457B (zh) | 数据表的自动格式化 | |
| KR102466464B1 (ko) | 광 근접 보정을 위해 초기 바이어스 값을 제공하는 방법, 및 그 초기 바이어스 값에 기초한 광 근접 보정을 수반하는 마스크 제작 방법 | |
| US20220285024A1 (en) | Facilitating interpretability of classification model | |
| JPWO2020240808A1 (ja) | 学習装置、分類装置、学習方法、分類方法、学習プログラム、及び分類プログラム | |
| CN110110000B (zh) | 展示方法及装置 | |
| KR20210025461A (ko) | 반도체 제조 공정 가이드 방법 및 이를 포함하는 전자 장치 | |
| US9141380B2 (en) | Method and system for visualization of large codebases | |
| CN114519328A (zh) | 一种集成电路参数化方法、装置、存储介质及终端设备 | |
| US20200143904A1 (en) | Predicting molecular properties of molecular variants using residue-specific molecular structural features | |
| CN111339724A (zh) | 用于生成数据处理模型和版图的方法、设备和存储介质 | |
| Dizaji et al. | PARTICLE SWARM OPTIMIZATION AND CHAOS THEORY BASED APPROACH FOR SOFTWARE COST ESTIMATION. | |
| US20160275707A1 (en) | Graph processing system, graph processing method, and non-transitory computer readable medium | |
| CN109189537B (zh) | 页面信息的动态显示方法、计算设备及计算机存储介质 | |
| US20200066377A1 (en) | Method and apparatus for generating chemical structure using neural network | |
| JP2006318232A (ja) | 解析用メッシュ修正装置 | |
| EP3782079A1 (en) | Model interpretation | |
| WO2021220775A1 (ja) | 材料の特性値を推定するシステム | |
| JP6674581B1 (ja) | 画像分類システム及び画像分類方法 | |
| US9495785B2 (en) | Rendering illustrations using a two-dimensional rendering engine | |
| US9547734B2 (en) | Array modeling for one or more analog devices | |
| KR102576664B1 (ko) | 그래픽 사용자 인터페이스의 프로토타입 제작 방법 및 그 시스템 | |
| WO2018025288A1 (ja) | 推論システム、情報処理システム、推論方法、及び、記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |